Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
sequencelengths
0
2.32k
Input
sequencelengths
1
1.02k
GCC
powerpcspe
CPP
stmt_completion
CPU
618,200
[ "c", ")", ")", ";" ]
[ "if", "(", "TARGET_64BIT", ")", "return", "gen_adddi3", "(", "rt", ",", "ra", ",", "GEN_INT", "(" ]
LLVM
X86
CPP
stmt_completion
CPU
618,201
[ "]", ")", "return", "<NUM_LIT>", ";" ]
[ "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "TuningFast7ByteNOP", "]", ")", "return", "<NUM_LIT>", ";", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "TuningFast15ByteNOP", "]", ")", "return", "<NUM_LIT>", ";", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "TuningFast11ByteNOP" ]
LLVM
Z80old
CPP
stmt_completion
MPU
618,202
[ "&", "Z80old", "::", "IR16RegClass", ")", ";" ]
[ "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "unsigned", "BaseReg", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "II", "=", "MBB", "->", "begin", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", "->", "findDebugLoc", "(", "II", ")", ";", "MRI", ".", "setRegClass", "(", "BaseReg", ",", "&", "Z80old", "::", "IR16RegClass", ")", ";", "BuildMI", "(", "*", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "Z80old", "::", "LD88ro", ")", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "Offset", ")", ";", "return", ";", "unsigned", "CopyReg", "=", "MRI", ".", "createVirtualRegister", "(" ]
LLVM
BPF
CPP
next_suggestion
Virtual ISA
618,203
[ "if", "(", "auto", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "MVT", "::", "i64", ")", ";" ]
[ "bool", "BPFDAGToDAGISel", "::", "SelectFIAddr", "(", "SDValue", "Addr", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "{", "SDLoc", "DL", "(", "Addr", ")", ";", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "return", "false", ";", "auto", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "{" ]
LLVM
X86
CPP
program_repair
CPU
618,204
[ "<FIXS>", "overflowMBB", ",", "MIMD", ",", "<FIXE>", "<FIXS>", "overflowMBB", ",", "MIMD", ",", "<FIXE>", "<FIXS>", "BuildMI", "(", "overflowMBB", ",", "MIMD", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "OverflowDestReg", ")", "<FIXE>" ]
[ "BuildMI", "(", "<BUGS>", "overflowMBB", ",", "DL", ",", "<BUGE>", "TII", "->", "get", "(", "Subtarget", ".", "isTarget64BitLP64", "(", ")", "?", "X86", "::", "ADD64ri32", ":", "X86", "::", "ADD32ri", ")", ",", "TmpReg", ")", ".", "addReg", "(", "OverflowAddrReg", ")", ".", "addImm", "(", "Alignment", ".", "value", "(", ")", "-", "<NUM_LIT>", ")", ";", "BuildMI", "(", "<BUGS>", "overflowMBB", ",", "DL", ",", "<BUGE>", "TII", "->", "get", "(", "Subtarget", ".", "isTarget64BitLP64", "(", ")", "?", "X86", "::", "AND64ri32", ":", "X86", "::", "AND32ri", ")", ",", "OverflowDestReg", ")", ".", "addReg", "(", "TmpReg", ")", ".", "addImm", "(", "~", "(", "uint64_t", ")", "(", "Alignment", ".", "value", "(", ")", "-", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "<BUGS>", "BuildMI", "(", "overflowMBB", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "OverflowDestReg", ")", "<BUGE>", ".", "addReg", "(", "OverflowAddrReg", ")", ";", "}" ]
GCC
sh
CPP
program_repair
CPU
618,205
[ "<FIXS>", "fixup_mova", "(", "mova", ")", ";", "<FIXE>" ]
[ "{", "<BUGS>", "SET_SRC", "(", "PATTERN", "(", "mova", ")", ")", "=", "XVECEXP", "(", "SET_SRC", "(", "PATTERN", "(", "mova", ")", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "INSN_CODE", "(", "mova", ")", "=", "-", "<NUM_LIT>", ";", "<BUGE>", "return", "find_barrier", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "mova", ")", ";", "}", "else" ]
LLVM
JVM
CPP
code_generation
Virtual ISA
618,206
[ "bool", "JVMTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", ",", "MachineFunction", "&", ",", "bool", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMContext", "&", ")", "const", "{", "return", "Outs", ".", "size", "(", ")", "<=", "<NUM_LIT>", ";", "}" ]
[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]
GCC
frv
MD
next_suggestion
VLIW
618,207
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
618,208
[ "return", "false", ";" ]
[ "if", "(", "CheckOk", ")", "{", "if", "(", "HexagonMCInstrInfo", "::", "bundleSize", "(", "MCB", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "!", "HexagonMCInstrInfo", "::", "isInnerLoop", "(", "MCB", ")", ")", ";", "assert", "(", "!", "HexagonMCInstrInfo", "::", "isOuterLoop", "(", "MCB", ")", ")", ";", "return", "false", ";", "}", "assert", "(", "HexagonMCInstrInfo", "::", "isBundle", "(", "MCB", ")", ")", ";", "Out", ".", "EmitInstruction", "(", "MCB", ",", "STI", ")", ";", "}", "else", "return", "true", ";" ]
GCC
arm
CPP
next_suggestion
CPU
618,209
[ "}" ]
[ "_", "_", "arm_vhaddq_x_s8", "(", "int8x16_t", "_", "_", "a", ",", "int8x16_t", "_", "_", "b", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vhaddq_m_sv16qi", "(", "_", "_", "arm_vuninitializedq_s8", "(", ")", ",", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "p", ")", ";" ]
LLVM
SystemZ
CPP
next_suggestion
CPU
618,210
[ "}" ]
[ "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "<STR_LIT>", "===== Instruction selection begins:\\n", "<STR_LIT>", ";", "Indent", "=", "<NUM_LIT>", ";", "SelectRoot", "(", "*", "CurDAG", ")", ";", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "<STR_LIT>", "===== Instruction selection ends:\\n", "<STR_LIT>", ";", "CurDAG", "->", "RemoveDeadNodes", "(", ")", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
618,211
[ "if", "(", "Op0Reg", "==", "<NUM_LIT>", ")", "return", "false", ";" ]
[ "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected shift opcode", "<STR_LIT>", ")", ";", "case", "Instruction", "::", "LShr", ":", "OpReg", "=", "X86", "::", "SHR16rCL", ";", "break", ";", "case", "Instruction", "::", "AShr", ":", "OpReg", "=", "X86", "::", "SAR16rCL", ";", "break", ";", "case", "Instruction", "::", "Shl", ":", "OpReg", "=", "X86", "::", "SHL16rCL", ";", "break", ";", "}", "}", "else", "if", "(", "I", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "{", "CReg", "=", "X86", "::", "ECX", ";", "RC", "=", "&", "X86", "::", "GR32RegClass", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected shift opcode", "<STR_LIT>", ")", ";", "case", "Instruction", "::", "LShr", ":", "OpReg", "=", "X86", "::", "SHR32rCL", ";", "break", ";", "case", "Instruction", "::", "AShr", ":", "OpReg", "=", "X86", "::", "SAR32rCL", ";", "break", ";", "case", "Instruction", "::", "Shl", ":", "OpReg", "=", "X86", "::", "SHL32rCL", ";", "break", ";", "}", "}", "else", "if", "(", "I", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "{", "CReg", "=", "X86", "::", "RCX", ";", "RC", "=", "&", "X86", "::", "GR64RegClass", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected shift opcode", "<STR_LIT>", ")", ";", "case", "Instruction", "::", "LShr", ":", "OpReg", "=", "X86", "::", "SHR64rCL", ";", "break", ";", "case", "Instruction", "::", "AShr", ":", "OpReg", "=", "X86", "::", "SAR64rCL", ";", "break", ";", "case", "Instruction", "::", "Shl", ":", "OpReg", "=", "X86", "::", "SHL64rCL", ";", "break", ";", "}", "}", "else", "{", "return", "false", ";", "}", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "Register", "Op0Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]
LLVM
CSKY
CPP
next_suggestion
CPU
618,212
[ "}" ]
[ "int", "NumOp", "=", "MI", ".", "getNumExplicitOperands", "(", ")", ";", "assert", "(", "MI", ".", "getOperand", "(", "NumOp", "-", "<NUM_LIT>", ")", ".", "isMBB", "(", ")", "&&", "<STR_LIT>", "Expected MBB!", "<STR_LIT>", ")", ";", "return", "MI", ".", "getOperand", "(", "NumOp", "-", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";" ]
LLVM
rvex
TD
stmt_completion
VLIW
618,213
[ ",", "CPURegs", ",", "mem", ",", "Pseudo", ">", ";" ]
[ "def", "#", "NAME", "#", ":", "LoadM", "<", "op", ",", "instr_asm", ",", "OpNode" ]
LLVM
SystemZ
TD
stmt_completion
CPU
618,214
[ "<NUM_LIT>", "}", ")", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "V3", ";", "bits", "<", "<NUM_LIT>", ">", "M4", ";", "bits", "<", "<NUM_LIT>", ">", "M5", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "!", "eq", "(", "m5or", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "M5", "{", "<NUM_LIT>", "}", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "!", "eq", "(", "m5or", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "M5", "{", "<NUM_LIT>", "}", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "!", "eq", "(", "m5or", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "M5", "{" ]
GCC
tilepro
MD
stmt_completion
VLIW
618,215
[ ")", "]", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_concat", ":", "V4QI", "(", "v2pack", ":", "V2QI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "v2pack", ":", "V2QI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
Mips
TD
stmt_completion
CPU
618,216
[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "class", "MSACBranch", ":", "MSAInst", "{", "let", "Inst", "{", "<NUM_LIT>", "-" ]
GCC
rs6000
CPP
next_suggestion
CPU
618,217
[ "_", "_", "v4si", "_", "_", "C", "=", "vec_perm", "(", "(", "_", "_", "v4si", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_", "_", "B", ",", "_", "_", "P", ")", ";" ]
[ "const", "_", "_", "v16qu", "_", "_", "P", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "const", "_", "_", "v16qu", "_", "_", "Q", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";" ]
GCC
iq2000
CPP
code_generation
CPU
618,218
[ "static", "void", "iq2000_select_rtx_section", "(", "enum", "machine_mode", "mode", ",", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "mergeable_constant_section", "(", "mode", ",", "align", ",", "<NUM_LIT>", ")", ";", "}" ]
[ "Choose", "the", "section", "to", "use", "for", "the", "constant", "rtx", "expression", "X", "that", "has", "mode", "MODE", "." ]
GCC
cris
CPP
program_repair
MPU
618,219
[ "<FIXS>", "if", "(", "reload_completed", ")", "{", "if", "(", "outer_code", "!=", "COMPARE", ")", "return", "false", ";", "}", "elseswitch", "(", "outer_code", ")", "{", "case", "EQ", ":", "case", "NE", ":", "case", "LT", ":", "case", "LTU", ":", "case", "LE", ":", "case", "LEU", ":", "case", "GT", ":", "case", "GTU", ":", "case", "GE", ":", "case", "GEU", ":", "break", ";", "default", ":", "return", "false", ";", "}", "<FIXE>" ]
[ "return", "false", ";", "case", "ZERO_EXTRACT", ":", "<BUGS>", "if", "(", "outer_code", "!=", "COMPARE", ")", "return", "false", ";", "<BUGE>", "case", "ZERO_EXTEND", ":", "case", "SIGN_EXTEND", ":" ]
LLVM
VE
CPP
next_suggestion
CPU
618,220
[ "}" ]
[ "SDValue", "BasePtr", "=", "LdNode", "->", "getBasePtr", "(", ")", ";", "if", "(", "isa", "<", "FrameIndexSDNode", ">", "(", "BasePtr", ".", "getNode", "(", ")", ")", ")", "{", "return", "Op", ";", "}", "if", "(", "MemVT", "==", "MVT", "::", "f128", ")", "return", "lowerLoadF128", "(", "Op", ",", "DAG", ")", ";", "return", "Op", ";" ]
GCC
ia64
CPP
next_suggestion
CPU
618,221
[ "}" ]
[ "static", "void", "do_restore", "(", "rtx", "(", "*", "move_fn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ",", "rtx", "reg", ",", "HOST_WIDE_INT", "cfa_off", ")", "{", "int", "iter", "=", "spill_fill_data", ".", "next_iter", ";", "rtx", "insn", ";", "insn", "=", "emit_insn", "(", "(", "*", "move_fn", ")", "(", "reg", ",", "spill_restore_mem", "(", "reg", ",", "cfa_off", ")", ",", "GEN_INT", "(", "cfa_off", ")", ")", ")", ";", "spill_fill_data", ".", "prev_insn", "[", "iter", "]", "=", "insn", ";" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
618,222
[ ")", ";" ]
[ "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "true", ";", "SMLoc", "ValLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "CntVal", ")", ")", "return", "true", ";", "AMDGPU", "::", "IsaInfo", "::", "IsaVersion", "ISA", "=", "AMDGPU", "::", "IsaInfo", "::", "getIsaVersion", "(", "getFeatureBits", "(", ")", ")", ";", "bool", "Failed", "=", "true", ";", "bool", "Sat", "=", "CntName", ".", "endswith", "(", "<STR_LIT>", "_sat", "<STR_LIT>", ")", ";", "if", "(", "CntName", "==", "<STR_LIT>", "vmcnt", "<STR_LIT>", "||", "CntName", "==", "<STR_LIT>", "vmcnt_sat", "<STR_LIT>", ")", "{", "Failed", "=", "encodeCnt", "(", "ISA", ",", "IntVal", ",", "CntVal", ",", "Sat", ",", "encodeVmcnt", ",", "decodeVmcnt", ")", ";", "}", "else", "if", "(", "CntName", "==", "<STR_LIT>", "expcnt", "<STR_LIT>", "||", "CntName", "==", "<STR_LIT>", "expcnt_sat", "<STR_LIT>", ")", "{", "Failed", "=", "encodeCnt", "(", "ISA", ",", "IntVal", ",", "CntVal", ",", "Sat", ",", "encodeExpcnt", ",", "decodeExpcnt", ")", ";", "}", "else", "if", "(", "CntName", "==", "<STR_LIT>", "lgkmcnt", "<STR_LIT>", "||", "CntName", "==", "<STR_LIT>", "lgkmcnt_sat", "<STR_LIT>", ")", "{", "Failed", "=", "encodeCnt", "(", "ISA", ",", "IntVal", ",", "CntVal", ",", "Sat", ",", "encodeLgkmcnt", ",", "decodeLgkmcnt", ")", ";", "}", "if", "(", "Failed", ")", "{", "Error", "(", "ValLoc", ",", "<STR_LIT>", "too large value for ", "<STR_LIT>", "+", "CntName", ")", ";", "return", "true", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "return", "true", ";", "}", "Parser", ".", "Lex", "(" ]
LLVM
X86
CPP
next_suggestion
CPU
618,223
[ "case", "X86", "::", "CMOVAE16rr", ":", "Opc", "=", "X86", "::", "CMOVB16rr", ";", "break", ";" ]
[ "auto", "&", "WorkingMI", "=", "cloneIfNew", "(", "MI", ")", ";", "WorkingMI", ".", "setDesc", "(", "get", "(", "Opc", ")", ")", ";", "WorkingMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "Size", "-", "Amt", ")", ";", "return", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "WorkingMI", ",", "false", ",", "OpIdx1", ",", "OpIdx2", ")", ";", "}", "case", "X86", "::", "BLENDPDrri", ":", "case", "X86", "::", "BLENDPSrri", ":", "case", "X86", "::", "PBLENDWrri", ":", "case", "X86", "::", "VBLENDPDrri", ":", "case", "X86", "::", "VBLENDPSrri", ":", "case", "X86", "::", "VBLENDPDYrri", ":", "case", "X86", "::", "VBLENDPSYrri", ":", "case", "X86", "::", "VPBLENDDrri", ":", "case", "X86", "::", "VPBLENDWrri", ":", "case", "X86", "::", "VPBLENDDYrri", ":", "case", "X86", "::", "VPBLENDWYrri", ":", "{", "unsigned", "Mask", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unreachable!", "<STR_LIT>", ")", ";", "case", "X86", "::", "BLENDPDrri", ":", "Mask", "=", "<NUM_LIT>", ";", "break", ";", "case", "X86", "::", "BLENDPSrri", ":", "Mask", "=", "<NUM_LIT>", ";", "break", ";", "case", "X86", "::", "PBLENDWrri", ":", "Mask", "=", "<NUM_LIT>", ";", "break", ";", "case", "X86", "::", "VBLENDPDrri", ":", "Mask", "=", "<NUM_LIT>", ";", "break", ";", "case", "X86", "::", "VBLENDPSrri", ":", "Mask", "=", "<NUM_LIT>", ";", "break", ";", "case", "X86", "::", "VBLENDPDYrri", ":", "Mask", "=", "<NUM_LIT>", ";", "break", ";", "case", "X86", "::", "VBLENDPSYrri", ":", "Mask", "=", "<NUM_LIT>", ";", "break", ";", "case", "X86", "::", "VPBLENDDrri", ":", "Mask", "=", "<NUM_LIT>", ";", "break", ";", "case", "X86", "::", "VPBLENDWrri", ":", "Mask", "=", "<NUM_LIT>", ";", "break", ";", "case", "X86", "::", "VPBLENDDYrri", ":", "Mask", "=", "<NUM_LIT>", ";", "break", ";", "case", "X86", "::", "VPBLENDWYrri", ":", "Mask", "=", "<NUM_LIT>", ";", "break", ";", "}", "unsigned", "Imm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&", "Mask", ";", "auto", "&", "WorkingMI", "=", "cloneIfNew", "(", "MI", ")", ";", "WorkingMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "Mask", "^", "Imm", ")", ";", "return", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "WorkingMI", ",", "false", ",", "OpIdx1", ",", "OpIdx2", ")", ";", "}", "case", "X86", "::", "PCLMULQDQrr", ":", "case", "X86", "::", "VPCLMULQDQrr", ":", "{", "unsigned", "Imm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "Src1Hi", "=", "Imm", "&", "<NUM_LIT>", ";", "unsigned", "Src2Hi", "=", "Imm", "&", "<NUM_LIT>", ";", "auto", "&", "WorkingMI", "=", "cloneIfNew", "(", "MI", ")", ";", "WorkingMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "(", "Src1Hi", "<<", "<NUM_LIT>", ")", "|", "(", "Src2Hi", ">>", "<NUM_LIT>", ")", ")", ";", "return", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "WorkingMI", ",", "false", ",", "OpIdx1", ",", "OpIdx2", ")", ";", "}", "case", "X86", "::", "CMPPDrri", ":", "case", "X86", "::", "CMPPSrri", ":", "case", "X86", "::", "VCMPPDrri", ":", "case", "X86", "::", "VCMPPSrri", ":", "case", "X86", "::", "VCMPPDYrri", ":", "case", "X86", "::", "VCMPPSYrri", ":", "{", "unsigned", "Imm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ";", "switch", "(", "Imm", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ",", "OpIdx1", ",", "OpIdx2", ")", ";", "default", ":", "return", "nullptr", ";", "}", "}", "case", "X86", "::", "VPCOMBri", ":", "case", "X86", "::", "VPCOMUBri", ":", "case", "X86", "::", "VPCOMDri", ":", "case", "X86", "::", "VPCOMUDri", ":", "case", "X86", "::", "VPCOMQri", ":", "case", "X86", "::", "VPCOMUQri", ":", "case", "X86", "::", "VPCOMWri", ":", "case", "X86", "::", "VPCOMUWri", ":", "{", "unsigned", "Imm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ";", "switch", "(", "Imm", ")", "{", "case", "<NUM_LIT>", ":", "Imm", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Imm", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Imm", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Imm", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "default", ":", "break", ";", "}", "auto", "&", "WorkingMI", "=", "cloneIfNew", "(", "MI", ")", ";", "WorkingMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "Imm", ")", ";", "return", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "WorkingMI", ",", "false", ",", "OpIdx1", ",", "OpIdx2", ")", ";", "}", "case", "X86", "::", "VPERM2F128rr", ":", "case", "X86", "::", "VPERM2I128rr", ":", "{", "unsigned", "Imm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ";", "auto", "&", "WorkingMI", "=", "cloneIfNew", "(", "MI", ")", ";", "WorkingMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "Imm", "^", "<NUM_LIT>", ")", ";", "return", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "WorkingMI", ",", "false", ",", "OpIdx1", ",", "OpIdx2", ")", ";", "}", "case", "X86", "::", "CMOVB16rr", ":", "case", "X86", "::", "CMOVB32rr", ":", "case", "X86", "::", "CMOVB64rr", ":", "case", "X86", "::", "CMOVAE16rr", ":", "case", "X86", "::", "CMOVAE32rr", ":", "case", "X86", "::", "CMOVAE64rr", ":", "case", "X86", "::", "CMOVE16rr", ":", "case", "X86", "::", "CMOVE32rr", ":", "case", "X86", "::", "CMOVE64rr", ":", "case", "X86", "::", "CMOVNE16rr", ":", "case", "X86", "::", "CMOVNE32rr", ":", "case", "X86", "::", "CMOVNE64rr", ":", "case", "X86", "::", "CMOVBE16rr", ":", "case", "X86", "::", "CMOVBE32rr", ":", "case", "X86", "::", "CMOVBE64rr", ":", "case", "X86", "::", "CMOVA16rr", ":", "case", "X86", "::", "CMOVA32rr", ":", "case", "X86", "::", "CMOVA64rr", ":", "case", "X86", "::", "CMOVL16rr", ":", "case", "X86", "::", "CMOVL32rr", ":", "case", "X86", "::", "CMOVL64rr", ":", "case", "X86", "::", "CMOVGE16rr", ":", "case", "X86", "::", "CMOVGE32rr", ":", "case", "X86", "::", "CMOVGE64rr", ":", "case", "X86", "::", "CMOVLE16rr", ":", "case", "X86", "::", "CMOVLE32rr", ":", "case", "X86", "::", "CMOVLE64rr", ":", "case", "X86", "::", "CMOVG16rr", ":", "case", "X86", "::", "CMOVG32rr", ":", "case", "X86", "::", "CMOVG64rr", ":", "case", "X86", "::", "CMOVS16rr", ":", "case", "X86", "::", "CMOVS32rr", ":", "case", "X86", "::", "CMOVS64rr", ":", "case", "X86", "::", "CMOVNS16rr", ":", "case", "X86", "::", "CMOVNS32rr", ":", "case", "X86", "::", "CMOVNS64rr", ":", "case", "X86", "::", "CMOVP16rr", ":", "case", "X86", "::", "CMOVP32rr", ":", "case", "X86", "::", "CMOVP64rr", ":", "case", "X86", "::", "CMOVNP16rr", ":", "case", "X86", "::", "CMOVNP32rr", ":", "case", "X86", "::", "CMOVNP64rr", ":", "case", "X86", "::", "CMOVO16rr", ":", "case", "X86", "::", "CMOVO32rr", ":", "case", "X86", "::", "CMOVO64rr", ":", "case", "X86", "::", "CMOVNO16rr", ":", "case", "X86", "::", "CMOVNO32rr", ":", "case", "X86", "::", "CMOVNO64rr", ":", "{", "unsigned", "Opc", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unreachable!", "<STR_LIT>", ")", ";", "case", "X86", "::", "CMOVB16rr", ":", "Opc", "=", "X86", "::", "CMOVAE16rr", ";", "break", ";", "case", "X86", "::", "CMOVB32rr", ":", "Opc", "=", "X86", "::", "CMOVAE32rr", ";", "break", ";", "case", "X86", "::", "CMOVB64rr", ":", "Opc", "=", "X86", "::", "CMOVAE64rr", ";", "break", ";" ]
LLVM
ARM64
TD
next_suggestion
CPU
618,224
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "immr", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imms", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
LLVM
AArch64
CPP
next_suggestion
CPU
618,225
[ "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";" ]
[ "ConstantSDNode", "*", "V", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ";", "ConstantSDNode", "*", "SizeValue", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Size", ")", ";", "const", "char", "*", "bzeroEntry", "=", "(", "V", "&&", "V", "->", "isNullValue", "(", ")", ")", "?", "DAG", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "getBZeroEntry", "(", ")", ":", "nullptr", ";", "if", "(", "bzeroEntry", "&&", "(", "!", "SizeValue", "||", "SizeValue", "->", "getZExtValue", "(", ")", ">", "<NUM_LIT>", ")", ")", "{", "const", "AArch64TargetLowering", "&", "TLI", "=", "*", "static_cast", "<", "const", "AArch64TargetLowering", "*", ">", "(", "DAG", ".", "getTarget", "(", ")", ".", "getTargetLowering", "(", ")", ")", ";", "EVT", "IntPtr", "=", "TLI", ".", "getPointerTy", "(", ")", ";", "Type", "*", "IntPtrTy", "=", "getDataLayout", "(", ")", "->", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Dst", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";" ]
LLVM
ARM
TD
program_repair
CPU
618,226
[ "<FIXS>", "(", "i32", "VTI", ".", "Unsigned", ")", ",", "(", "VTI", ".", "Pred", "VCCR", ":", "$", "mask", ")", ",", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "inactive", ")", ")", ")", ",", "<FIXE>" ]
[ "def", ":", "Pat", "(", "VTI", ".", "Vec", "(", "pred_int", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "Qm", ")", ",", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "Qn", ")", ",", "<BUGS>", "(", "VTI", ".", "Pred", "VCCR", ":", "$", "mask", ")", ",", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "inactive", ")", ")", ")", ",", "<BUGE>", "(", "VTI", ".", "Vec", "(", "!", "cast", "Instruction", ">", "(", "NAME", ")", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "Qm", ")", ",", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "Qn", ")", ",", "ARMVCCThen", ",", "(", "VTI", ".", "Pred", "VCCR", ":", "$", "mask", ")", "," ]
LLVM
X86
TD
stmt_completion
CPU
618,227
[ ",", "XS", ",", "VEX_4V", ",", "VEX_LIG", ",", "VEX_WIG", ",", "Sched", "<", "[", "WriteCvtSS2SD", "]", ">", ",", "Requires", "<", "[", "UseAVX", "]", ">", ";" ]
[ "def", "VCVTSS2SDrr", ":", "I", "<", "<NUM_LIT>", ",", "MRMSrcReg", ",", "(", "outs", "FR64", ":", "$", "dst", ")", ",", "(", "ins", "FR64", ":", "$", "src1", ",", "FR32", ":", "$", "src2", ")", ",", "<STR_LIT>", ",", "[", "]", ">" ]
GCC
i386
MD
next_suggestion
CPU
618,228
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
h8300
CPP
stmt_completion
MPU
618,229
[ "<NUM_LIT>", ";" ]
[ "if", "(", "TARGET_H8300SX", "&&", "(", "GET_CODE", "(", "x", ")", "==", "PRE_INC", "||", "GET_CODE", "(", "x", ")", "==", "PRE_DEC", "||", "GET_CODE", "(", "x", ")", "==", "POST_INC", "||", "GET_CODE", "(", "x", ")", "==", "POST_DEC", ")", "&&", "h8300_rtx_ok_for_base_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "CONSTANT_ADDRESS_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "h8300_rtx_ok_for_base_p", "(", "h8300_get_index", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "mode", ",", "<NUM_LIT>", ")", ",", "strict", ")", ")", "return", "<NUM_LIT>", ";", "return" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
618,230
[ "}" ]
[ "auto", "&", "I", "=", "SubtargetMap", "[", "SubtargetKey", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "llvm", "::", "make_unique", "<", "GCNSubtarget", ">", "(", "TargetTriple", ",", "GPU", ",", "FS", ",", "*", "this", ")", ";", "}", "I", "->", "setScalarizeGlobalBehavior", "(", "ScalarizeGlobal", ")", ";", "return", "I", ".", "get", "(", ")", ";" ]
GCC
mmix
MD
stmt_completion
CPU
618,231
[ ")", ")", ")" ]
[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]
GCC
xtensa
MD
stmt_completion
MPU
618,232
[ "operands", ",", "QImode", ")", ")" ]
[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "xtensa_emit_move_sequence", "(" ]
LLVM
AArch64
CPP
stmt_completion
CPU
618,233
[ "<STR_LIT>", ":" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "int", "Idx", "=", "Instr", ".", "findRegisterUseOperandIdx", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "nullptr", ")", ";", "assert", "(", "Idx", ">=", "<NUM_LIT>", ")", ";", "return", "Idx", "-", "<NUM_LIT>", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::" ]
GCC
ia64
MD
stmt_completion
CPU
618,234
[ "<STR_LIT>", ")", "]", ")" ]
[ "(", "fma", ":", "XF", "(", "neg", ":", "XF", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM
AArch64
CPP
stmt_completion
CPU
618,235
[ "(", ")", ";" ]
[ "AArch64FunctionInfo", "*", "FuncInfo", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "FR", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsStackIndex", "(", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "FR", "=", "DAG", ".", "getZExtOrTrunc", "(", "FR", ",", "DL", ",", "getPointerMemTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue" ]
LLVM
Mips
CPP
stmt_completion
CPU
618,236
[ "emitDirectiveSetNoCRC", "(", ")", ";" ]
[ "return", "false", ";", "}", "clearFeatureBits", "(", "Mips", "::", "FeatureCRC", ",", "<STR_LIT>", "crc", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,237
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Nt8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Ru32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ru32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Nt8", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
618,238
[ "return", "Op", ";" ]
[ "SDValue", "HiShift", "=", "DAG", ".", "getConstant", "(", "EltSizeInBits", ",", "DL", ",", "Amt", ".", "getValueType", "(", ")", ")", ";", "Op0", "=", "DAG", ".", "getAnyExtOrTrunc", "(", "Op0", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "Op1", "=", "DAG", ".", "getZExtOrTrunc", "(", "Op1", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "Amt", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "Amt", ".", "getValueType", "(", ")", ",", "Amt", ",", "Mask", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "MVT", "::", "i32", ",", "Op0", ",", "HiShift", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "DL", ",", "MVT", "::", "i32", ",", "Res", ",", "Op1", ")", ";", "if", "(", "IsFSHR", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "MVT", "::", "i32", ",", "Res", ",", "Amt", ")", ";", "}", "else", "{", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "MVT", "::", "i32", ",", "Res", ",", "Amt", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "MVT", "::", "i32", ",", "Res", ",", "HiShift", ")", ";", "}", "return", "DAG", ".", "getZExtOrTrunc", "(", "Res", ",", "DL", ",", "VT", ")", ";", "}", "if", "(", "VT", "==", "MVT", "::", "i8", "||", "ExpandFunnel", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", "==", "MVT", "::", "i16", ")", "{", "Amt", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "Amt", ".", "getValueType", "(", ")", ",", "Amt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Amt", ".", "getValueType", "(", ")", ")", ")", ";", "unsigned", "FSHOp", "=", "(", "IsFSHR", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "FSHOp", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ",", "Amt", ")", ";", "}" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
618,239
[ "let", "Constraints", "=", "<STR_LIT>", ";" ]
[ "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "src", ";", "let", "Switches", "=", "sw", ";", "let", "OperandType", "=", "OpType", ".", "FP32", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
618,240
[ "false", ";" ]
[ "case", "Hexagon", "::", "S2_storerd_io", ":", "NewOpc", "=", "Hexagon", "::", "S4_storerd_ap", ";", "break", ";", "case", "Hexagon", "::", "S2_storeri_io", ":", "NewOpc", "=", "Hexagon", "::", "S4_storeri_ap", ";", "break", ";", "case", "Hexagon", "::", "S2_storerh_io", ":", "NewOpc", "=", "Hexagon", "::", "S4_storerh_ap", ";", "break", ";", "case", "Hexagon", "::", "S2_storerb_io", ":", "NewOpc", "=", "Hexagon", "::", "S4_storerb_ap", ";", "break", ";", "default", ":", "Result", "=" ]
LLVM
AArch64
TD
stmt_completion
CPU
618,241
[ ")", "return", "false", ";" ]
[ "def", "psbhint_op", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=", "PSBHintOperand", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MCOperandPredicate", "=", "[", "{", "if", "(", "!", "MCOp", ".", "isImm", "(", ")" ]
LLVM
M68k
TD
stmt_completion
MPU
618,242
[ ",", "MEM_ENC", ".", "EA", ")", ",", "MEM_ENC", ".", "Supplement", ")", ";" ]
[ "let", "Inst", "=", "(", "ascend", "(", "descend", "<NUM_LIT>", ",", "(", "operand", "<STR_LIT>", ",", "<NUM_LIT>", ")", ",", "!", "cast", "<", "MxOpModeEncoding", ">", "(", "<STR_LIT>", "#", "TYPE", ".", "Size", "#", "<STR_LIT>", ")", ".", "Value" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
618,243
[ "->", "getContext", "(", ")", ";" ]
[ "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillRestoreOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "&&", "SpillSize", "==", "<NUM_LIT>", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ")", ";", "}", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "AMDGPU", "::", "M0", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "return", ";", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
618,244
[ "ElementIndex", "++", ";" ]
[ "for", "(", "GlobalVariable", "*", "GV", ":", "MergeableStrings", ")", "ConstantsInStruct", ".", "push_back", "(", "GV", "->", "getInitializer", "(", ")", ")", ";", "Constant", "*", "ConstantPool", "=", "ConstantStruct", "::", "getAnon", "(", "ConstantsInStruct", ")", ";", "PooledStructType", "=", "ConstantPool", "->", "getType", "(", ")", ";", "GlobalVariable", "*", "PooledGlobal", "=", "new", "GlobalVariable", "(", "M", ",", "PooledStructType", ",", "true", ",", "GlobalValue", "::", "PrivateLinkage", ",", "ConstantPool", ",", "<STR_LIT>", "__ModuleStringPool", "<STR_LIT>", ")", ";", "PooledGlobal", "->", "setAlignment", "(", "MaxAlignment", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Constructing global variable for string pool: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "PooledGlobal", "->", "dump", "(", ")", ")", ";", "Context", "=", "&", "M", ".", "getContext", "(", ")", ";", "size_t", "ElementIndex", "=", "<NUM_LIT>", ";", "for", "(", "GlobalVariable", "*", "GV", ":", "MergeableStrings", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "The global:\\n", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "GV", "->", "dump", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Has ", "<STR_LIT>", "<<", "GV", "->", "getNumUses", "(", ")", "<<", "<STR_LIT>", " uses.\\n", "<STR_LIT>", ")", ";", "replaceUsesWithGEP", "(", "GV", ",", "PooledGlobal", ",", "ElementIndex", ")", ";", "if", "(", "GV", "->", "use_empty", "(", ")", ")", "GV", "->", "eraseFromParent", "(", ")", ";", "NumPooledStrings", "++", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,245
[ "let", "isCompare", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]
LLVM
Mips
CPP
next_suggestion
CPU
618,246
[ "}" ]
[ "FunctionPass", "*", "llvm", "::", "createCheriInvalidatePass", "(", ")", "{", "return", "new", "CheriInvalidatePass", "(", ")", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
618,247
[ "auto", "*", "ShiftTy", "=", "FixedVectorType", "::", "get", "(", "Type", "::", "getIntNTy", "(", "ValTy", "->", "getContext", "(", ")", ",", "Size", ")", ",", "<NUM_LIT>", "/", "Size", ")", ";" ]
[ "auto", "*", "SubCondTy", "=", "FixedVectorType", "::", "get", "(", "CondTy", "->", "getElementType", "(", ")", ",", "MTy", ".", "getVectorNumElements", "(", ")", ")", ";", "MinMaxCost", "=", "getMinMaxCost", "(", "Ty", ",", "SubCondTy", ",", "IsUnsigned", ")", ";", "MinMaxCost", "*=", "LT", ".", "first", "-", "<NUM_LIT>", ";", "NumVecElts", "=", "MTy", ".", "getVectorNumElements", "(", ")", ";", "}", "if", "(", "ST", "->", "hasBWI", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX512BWCostTblNoPairWise", ",", "ISD", ",", "MTy", ")", ")", "return", "MinMaxCost", "+", "Entry", "->", "Cost", ";", "if", "(", "ST", "->", "hasAVX", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX1CostTblNoPairWise", ",", "ISD", ",", "MTy", ")", ")", "return", "MinMaxCost", "+", "Entry", "->", "Cost", ";", "if", "(", "ST", "->", "hasSSE41", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "SSE41CostTblNoPairWise", ",", "ISD", ",", "MTy", ")", ")", "return", "MinMaxCost", "+", "Entry", "->", "Cost", ";", "if", "(", "ST", "->", "hasSSE2", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "SSE2CostTblNoPairWise", ",", "ISD", ",", "MTy", ")", ")", "return", "MinMaxCost", "+", "Entry", "->", "Cost", ";", "unsigned", "ScalarSize", "=", "ValTy", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "!", "isPowerOf2_32", "(", "ValVTy", "->", "getNumElements", "(", ")", ")", "||", "ScalarSize", "!=", "MTy", ".", "getScalarSizeInBits", "(", ")", ")", "return", "BaseT", "::", "getMinMaxReductionCost", "(", "ValTy", ",", "CondTy", ",", "IsPairwise", ",", "IsUnsigned", ",", "CostKind", ")", ";", "while", "(", "NumVecElts", ">", "<NUM_LIT>", ")", "{", "unsigned", "Size", "=", "NumVecElts", "*", "ScalarSize", ";", "NumVecElts", "/", "=", "<NUM_LIT>", ";", "if", "(", "Size", ">", "<NUM_LIT>", ")", "{", "auto", "*", "SubTy", "=", "FixedVectorType", "::", "get", "(", "ValVTy", "->", "getElementType", "(", ")", ",", "NumVecElts", ")", ";", "MinMaxCost", "+=", "getShuffleCost", "(", "TTI", "::", "SK_ExtractSubvector", ",", "Ty", ",", "None", ",", "NumVecElts", ",", "SubTy", ")", ";", "Ty", "=", "SubTy", ";", "}", "else", "if", "(", "Size", "==", "<NUM_LIT>", ")", "{", "VectorType", "*", "ShufTy", ";", "if", "(", "ValTy", "->", "isFloatingPointTy", "(", ")", ")", "ShufTy", "=", "FixedVectorType", "::", "get", "(", "Type", "::", "getDoubleTy", "(", "ValTy", "->", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "else", "ShufTy", "=", "FixedVectorType", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "ValTy", "->", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "MinMaxCost", "+=", "getShuffleCost", "(", "TTI", "::", "SK_PermuteSingleSrc", ",", "ShufTy", ",", "None", ",", "<NUM_LIT>", ",", "nullptr", ")", ";", "}", "else", "if", "(", "Size", "==", "<NUM_LIT>", ")", "{", "FixedVectorType", "*", "ShufTy", ";", "if", "(", "ValTy", "->", "isFloatingPointTy", "(", ")", ")", "ShufTy", "=", "FixedVectorType", "::", "get", "(", "Type", "::", "getFloatTy", "(", "ValTy", "->", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "else", "ShufTy", "=", "FixedVectorType", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "ValTy", "->", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "MinMaxCost", "+=", "getShuffleCost", "(", "TTI", "::", "SK_PermuteSingleSrc", ",", "ShufTy", ",", "None", ",", "<NUM_LIT>", ",", "nullptr", ")", ";", "}", "else", "{" ]
GCC
s390
MD
stmt_completion
MPU
618,248
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM
Z80
CPP
next_suggestion
MPU
618,249
[ "return", "X", ";" ]
[ "static", "MCRegisterInfo", "*", "createZ80MCRegisterInfo", "(", "const", "Triple", "&", "TT", ")", "{", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "InitZ80MCRegisterInfo", "(", "X", ",", "<NUM_LIT>", ")", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
618,250
[ "}" ]
[ "ConstantSDNode", "*", "CmpRhs", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CmpRhs", "||", "!", "CmpRhs", "->", "isNullValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "ISD", "::", "CondCode", "CCOpcode", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "CmpLHS", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Opc", "=", "isCttzOpc", "(", "RHS", ".", "getOpcode", "(", ")", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "CCOpcode", "==", "ISD", "::", "SETEQ", "&&", "(", "isCtlzOpc", "(", "RHS", ".", "getOpcode", "(", ")", ")", "||", "isCttzOpc", "(", "RHS", ".", "getOpcode", "(", ")", ")", ")", "&&", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "CmpLHS", "&&", "isNegativeOne", "(", "LHS", ")", ")", "{", "return", "getFFBX_U32", "(", "DAG", ",", "CmpLHS", ",", "SL", ",", "Opc", ")", ";", "}", "if", "(", "CCOpcode", "==", "ISD", "::", "SETNE", "&&", "(", "isCtlzOpc", "(", "LHS", ".", "getOpcode", "(", ")", ")", "||", "isCttzOpc", "(", "RHS", ".", "getOpcode", "(", ")", ")", ")", "&&", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "CmpLHS", "&&", "isNegativeOne", "(", "RHS", ")", ")", "{", "return", "getFFBX_U32", "(", "DAG", ",", "CmpLHS", ",", "SL", ",", "Opc", ")", ";" ]
GCC
i386
CPP
program_repair
CPU
618,251
[ "<FIXS>", "half_mode", "=", "V8SImode", ";", "<FIXE>", "<FIXS>", "half_mode", "=", "V8SFmode", ";", "<FIXE>" ]
[ "switch", "(", "mode", ")", "{", "case", "E_V16SImode", ":", "<BUGS>", "cmode", "=", "V2SImode", ";", "hmode", "=", "V4SImode", ";", "gmode", "=", "V8SImode", ";", "<BUGE>", "break", ";", "case", "E_V16SFmode", ":", "<BUGS>", "cmode", "=", "V2SFmode", ";", "hmode", "=", "V4SFmode", ";", "gmode", "=", "V8SFmode", ";", "<BUGE>", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";" ]
GCC
nios2
MD
stmt_completion
MPU
618,252
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "EQNE", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>" ]
LLVM
PIC16
CPP
stmt_completion
MPU
618,253
[ ";" ]
[ "TM", "=", "&", "tm", ";", "ROMDATASection_", "=", "NULL", ";", "SHAREDUDATASection_", "=", "NULL" ]
GCC
i386
MD
next_suggestion
CPU
618,254
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "[", "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_PCMPISTR", ")", ")", "(", "clobber", "(", "match_scratch", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
TPC
CPP
stmt_completion
Virtual ISA
618,255
[ ")", ";" ]
[ "switch", "(", "TypeSize", ")", "{", "case", "<NUM_LIT>", "*", "<NUM_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", "*", "<NUM_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", "*", "<NUM_LIT>", ":", "return", "<NUM_LIT>", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", "Invalid type multiplicity", "<STR_LIT>" ]
LLVM
AArch64
TD
next_suggestion
CPU
618,256
[ "}" ]
[ "def", "_2S", ":", "N2VShift", "<", "<NUM_LIT>", ",", "u", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "VPR64", ",", "v2i32", ",", "shr_imm32", ",", "OpNode", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC
aarch64
CPP
stmt_completion
CPU
618,257
[ "ret", ";" ]
[ "_", "_", "o", "=", "_", "_", "builtin_aarch64_ld4rv8hi", "(", "(", "const", "_", "_", "builtin_aarch64_simd_hi", "*", ")", "_", "_", "a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly16x8_t", ")", "_", "_", "builtin_aarch64_get_qregxiv8hi", "(", "_", "_", "o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly16x8_t", ")", "_", "_", "builtin_aarch64_get_qregxiv8hi", "(", "_", "_", "o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly16x8_t", ")", "_", "_", "builtin_aarch64_get_qregxiv8hi", "(", "_", "_", "o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly16x8_t", ")", "_", "_", "builtin_aarch64_get_qregxiv8hi", "(", "_", "_", "o", ",", "<NUM_LIT>", ")", ";", "return" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
618,258
[ "}" ]
[ "bool", "useHVXV62Ops", "(", ")", "const", "{", "return", "HexagonHVXVersion", ">=", "Hexagon", "::", "ArchEnum", "::", "V62", ";" ]
LLVM
Videocore
CPP
next_suggestion
DSP
618,259
[ "}" ]
[ "unsigned", "Flag", "=", "<NUM_LIT>", ";", "return", "Flag", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,260
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
GCC
arm
MD
stmt_completion
CPU
618,261
[ "<STR_LIT>", ")", ")" ]
[ "(", "call", "(", "mem", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "use", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]
GCC
rs6000
CPP
next_suggestion
CPU
618,262
[ "else", "real", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "real2", ",", "synth", ")", ")", ";" ]
[ "static", "rtx", "spe_synthesize_frame_save", "(", "rtx", "real", ")", "{", "rtx", "synth", ",", "offset", ",", "reg", ",", "real2", ";", "if", "(", "GET_CODE", "(", "real", ")", "!=", "SET", "||", "GET_MODE", "(", "SET_SRC", "(", "real", ")", ")", "!=", "V2SImode", ")", "return", "real", ";", "gcc_assert", "(", "GET_CODE", "(", "SET_DEST", "(", "real", ")", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "SET_DEST", "(", "real", ")", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "SET_SRC", "(", "real", ")", ")", "==", "REG", ")", ";", "real2", "=", "copy_rtx", "(", "real", ")", ";", "PUT_MODE", "(", "SET_DEST", "(", "real2", ")", ",", "SImode", ")", ";", "reg", "=", "SET_SRC", "(", "real2", ")", ";", "real2", "=", "replace_rtx", "(", "real2", ",", "reg", ",", "gen_rtx_REG", "(", "SImode", ",", "REGNO", "(", "reg", ")", ")", ")", ";", "synth", "=", "copy_rtx", "(", "real2", ")", ";", "if", "(", "BYTES_BIG_ENDIAN", ")", "{", "offset", "=", "XEXP", "(", "XEXP", "(", "SET_DEST", "(", "real2", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "real2", "=", "replace_rtx", "(", "real2", ",", "offset", ",", "GEN_INT", "(", "INTVAL", "(", "offset", ")", "+", "<NUM_LIT>", ")", ")", ";", "}", "reg", "=", "SET_SRC", "(", "synth", ")", ";", "synth", "=", "replace_rtx", "(", "synth", ",", "reg", ",", "gen_rtx_REG", "(", "SImode", ",", "REGNO", "(", "reg", ")", "+", "<NUM_LIT>", ")", ")", ";", "offset", "=", "XEXP", "(", "XEXP", "(", "SET_DEST", "(", "synth", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "synth", "=", "replace_rtx", "(", "synth", ",", "offset", ",", "GEN_INT", "(", "INTVAL", "(", "offset", ")", "+", "(", "BYTES_BIG_ENDIAN", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "synth", ")", "=", "<NUM_LIT>", ";", "RTX_FRAME_RELATED_P", "(", "real2", ")", "=", "<NUM_LIT>", ";", "if", "(", "BYTES_BIG_ENDIAN", ")", "real", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "synth", ",", "real2", ")", ")", ";" ]
GCC
s390
MD
next_suggestion
MPU
618,263
[ "[", "(", "set", "(", "reg", ":", "CCS", "CC_REGNUM", ")" ]
[ "(", "compare", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "parallel" ]
LLVM
AArch64
CPP
stmt_completion
CPU
618,264
[ ")", ";" ]
[ "if", "(", "F", ".", "isDeclaration", "(", ")", ")", "return", "false", ";", "Attribute", "A", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "sign-return-address", "<STR_LIT>", ")", ";", "return", "!", "A", ".", "isStringAttribute", "(", ")", "||", "A", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", "none", "<STR_LIT>", ";", "}", ")", ")", "{", "Flags", "&=", "~", "ELF", "::", "GNU_PROPERTY_AARCH64_FEATURE_1_PAC", ";", "}", "if", "(", "Flags", "==", "<NUM_LIT>", ")", "return", ";", "MCSection", "*", "Cur", "=", "OutStreamer", "->", "getCurrentSectionOnly", "(", ")", ";", "MCSection", "*", "Nt", "=", "MMI", "->", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ".note.gnu.property", "<STR_LIT>", ",", "ELF", "::", "SHT_NOTE", ",", "ELF", "::", "SHF_ALLOC", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "Nt", ")", ";", "emitAlignment", "(", "Align", "(", "<NUM_LIT>", ")", ")", ";", "OutStreamer", "->", "emitInt32", "(", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "emitInt32", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "emitInt32", "(", "ELF", "::", "NT_GNU_PROPERTY_TYPE_0", ")", ";", "OutStreamer", "->", "emitBytes", "(", "StringRef", "(", "<STR_LIT>", "GNU", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "OutStreamer", "->", "emitInt32", "(", "ELF", "::", "GNU_PROPERTY_AARCH64_FEATURE_1_AND", ")", ";", "OutStreamer", "->", "emitInt32", "(", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "emitInt32", "(", "Flags", ")", ";", "OutStreamer", "->", "emitInt32", "(", "<NUM_LIT>" ]
LLVM
Mips
TD
stmt_completion
CPU
618,265
[ "<", "<NUM_LIT>", ">", ";" ]
[ "class", "SHLLV_PH_ENC", ":", "SHLL_QB_FMT" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
618,266
[ "TLOF", ".", "get", "(", ")", ")", ";" ]
[ "return", "static_cast", "<", "HexagonTargetObjectFile", "*", ">", "(" ]
GCC
arm
MD
next_suggestion
CPU
618,267
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC
mips
MD
next_suggestion
CPU
618,268
[ "(", "unspec", ":", "BLK", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "mem", ":", "BLK", "(", "scratch", ")", ")" ]
LLVM
ARM
TD
stmt_completion
CPU
618,269
[ ",", "<STR_LIT>", ">", ";" ]
[ "def", "VST3d8", ":", "VST3D", "<", "<NUM_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", "}" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
618,270
[ "case", "AMDGPUAS", "::", "REGION_ADDRESS", ":" ]
[ "case", "AMDGPUAS", "::", "GLOBAL_ADDRESS", ":", "return", "StringRef", "(", "<STR_LIT>", "global", "<STR_LIT>", ")", ";", "case", "AMDGPUAS", "::", "CONSTANT_ADDRESS", ":", "return", "StringRef", "(", "<STR_LIT>", "constant", "<STR_LIT>", ")", ";", "case", "AMDGPUAS", "::", "LOCAL_ADDRESS", ":", "return", "StringRef", "(", "<STR_LIT>", "local", "<STR_LIT>", ")", ";", "case", "AMDGPUAS", "::", "FLAT_ADDRESS", ":", "return", "StringRef", "(", "<STR_LIT>", "generic", "<STR_LIT>", ")", ";" ]
GCC
rs6000
CPP
stmt_completion
CPU
618,271
[ ")", ")", "_", "m_paddw", "(", "_", "_", "m64", "_", "_", "m1", ",", "_", "_", "m64", "_", "_", "m2", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__" ]
LLVM
ARM
TD
next_suggestion
CPU
618,272
[ "}" ]
[ "class", "MVE_VCMPqrf", "<", "string", "suffix", ",", "bit", "size", ">", ":", "MVE_VCMPqr", "<", "suffix", ",", "size", ",", "<NUM_LIT>", ",", "pred_basic_fp", ">", "{", "let", "Predicates", "=", "[", "HasMVEFloat", "]", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
618,273
[ "if", "(", "!", "Parser", ".", "parseExpression", "(", "Expr", ")", ")", "{" ]
[ "OperandMatchResultTy", "AMDGPUAsmParser", "::", "parseOperand", "(", "OperandVector", "&", "Operands", ",", "StringRef", "Mnemonic", ")", "{", "OperandMatchResultTy", "ResTy", "=", "MatchOperandParserImpl", "(", "Operands", ",", "Mnemonic", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_Success", "||", "ResTy", "==", "MatchOperand_ParseFail", "||", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "ResTy", ";", "ResTy", "=", "parseRegOrImm", "(", "Operands", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_Success", ")", "return", "ResTy", ";", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Identifier", ")", "{", "const", "auto", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "S", "=", "Tok", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "Expr", "=", "nullptr", ";" ]
GCC
sparc
MD
stmt_completion
CPU
618,274
[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "[", "(", "set", "(", "reg", ":", "CC", "<NUM_LIT>", ")", "(", "compare", ":", "CC", "(", "zero_extend", ":", "SI" ]
GCC
frv
MD
stmt_completion
VLIW
618,275
[ "]", ")" ]
[ "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Mips
TD
stmt_completion
CPU
618,276
[ ">", ";" ]
[ "class", "MTHLIP_ENC", ":", "SHILO_R2_FMT", "<", "<NUM_LIT>" ]
GCC
i386
MD
stmt_completion
CPU
618,277
[ ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
RV16K
TD
stmt_completion
Virtual ISA
618,278
[ "<STR_LIT>", ";" ]
[ "let", "ParserMatchClass", "=", "UImmAsmOperand", "<", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "EncoderMethod", "=" ]
GCC
mips
MD
next_suggestion
CPU
618,279
[ "DONE" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "convert_to_mode", "(", "Pmode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "false", ")", "emit_insn", "(", "PMODE_INSN", "(", "gen_mips_lbux_extsi", ",", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")" ]
GCC
i386
MD
next_suggestion
CPU
618,280
[ "[", "(", "match_operand", ":", "VF1_VF2_AVX512DQ", "<NUM_LIT>", "<STR_LIT>", ")", "]" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "<", "sseintvecmode", ">", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "<", "sseintvecmode", ">" ]
LLVM
AArch64
CPP
next_suggestion
CPU
618,281
[ "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "VectorSplat", ")", ";" ]
[ "auto", "*", "Extract", "=", "IC", ".", "Builder", ".", "CreateExtractElement", "(", "OpVal", ",", "SplatValue", ")", ";", "auto", "*", "VectorSplat", "=", "IC", ".", "Builder", ".", "CreateVectorSplat", "(", "VTy", "->", "getElementCount", "(", ")", ",", "Extract", ")", ";", "VectorSplat", "->", "takeName", "(", "&", "II", ")", ";" ]
GCC
avr
CPP
code_generation
MPU
618,282
[ "rtx", "avr_return_addr_rtx", "(", "int", "count", ",", "rtx", "tem", ")", "{", "rtx", "r", ";", "if", "(", "count", ")", "return", "NULL", ";", "if", "(", "AVR_3_BYTE_PC", ")", "{", "r", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", ".L__stack_usage+2", "<STR_LIT>", ")", ";", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "%<builtin_return_address%> contains only 2 bytes", "<STR_LIT>", "<STR_LIT>", " of address", "<STR_LIT>", ")", ";", "}", "else", "r", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", ".L__stack_usage+1", "<STR_LIT>", ")", ";", "r", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "tem", ",", "r", ")", ";", "r", "=", "gen_frame_mem", "(", "Pmode", ",", "memory_address", "(", "Pmode", ",", "r", ")", ")", ";", "r", "=", "gen_rtx_ROTATE", "(", "HImode", ",", "r", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "return", "r", ";", "}" ]
[ "Return", "contents", "of", "MEM", "at", "frame", "pointer", "+", "stack", "size", "+", "1", "(", "+2", "if", "3-byte", "PC", ")", ".", "This", "is", "return", "address", "of", "function", "." ]
LLVM
ARM
TD
stmt_completion
CPU
618,283
[ "eq", "(", "saturate", ",", "<NUM_LIT>", ")", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!" ]
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
618,284
[ ";" ]
[ "std", "::", "vector", "<", "WebAssemblyException", "*", ">", "&", "getSubExceptions", "(", ")", "{", "return", "SubExceptions" ]
GCC
cris
MD
stmt_completion
MPU
618,285
[ ")", ")", "]" ]
[ "[", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
618,286
[ "MF", ")", ";" ]
[ "Info", "->", "limitOccupancy", "(", "MF", ")", ";", "if", "(", "ST", ".", "isWave32", "(", ")", "&&", "!", "MF", ".", "empty", "(", ")", ")", "{", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "TII", "->", "fixImplicitOperands", "(", "MI", ")", ";", "}", "}", "}", "if", "(", "ST", ".", "needsAlignedVGPRs", "(", ")", ")", "{", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "Register", "Reg", "=", "Register", "::", "index2VirtReg", "(", "I", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClassOrNull", "(", "Reg", ")", ";", "if", "(", "!", "RC", ")", "continue", ";", "int", "NewClassID", "=", "getAlignedAGPRClassID", "(", "RC", "->", "getID", "(", ")", ")", ";", "if", "(", "NewClassID", "!=", "-", "<NUM_LIT>", ")", "MRI", ".", "setRegClass", "(", "Reg", ",", "TRI", "->", "getRegClass", "(", "NewClassID", ")", ")", ";", "}", "}", "TargetLoweringBase", "::", "finalizeLowering", "(" ]
GCC
i386
CPP
stmt_completion
CPU
618,287
[ "(", "_", "_", "v16si", ")", "_", "mm512_undefined_epi32", "(", ")", ",", "(", "_", "_", "mmask16", ")", "-", "<NUM_LIT>", ")", ";" ]
[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_pslldi512_mask", "(", "(", "_", "_", "v16si", ")", "_", "_", "A", ",", "_", "_", "B", "," ]
LLVM
CellSPU
CPP
stmt_completion
MPU
618,288
[ "isEvenPlace", "=", "!", "isEvenPlace", ";" ]
[ "SPUOpPlace", "this_optype", ",", "next_optype", ";", "MachineBasicBlock", "::", "iterator", "J", "=", "I", ";", "J", "++", ";", "this_optype", "=", "getOpPlacement", "(", "*", "I", ")", ";", "next_optype", "=", "none", ";", "while", "(", "J", "!=", "MBB", ".", "end", "(", ")", ")", "{", "next_optype", "=", "getOpPlacement", "(", "*", "J", ")", ";", "++", "J", ";", "if", "(", "next_optype", "!=", "pseudo", ")", "break", ";", "}", "if", "(", "isEvenPlace", "&&", "this_optype", "==", "odd", "&&", "next_optype", "==", "even", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Adding NOP before: ", "<STR_LIT>", ";", ")", ";", "DEBUG", "(", "I", "->", "dump", "(", ")", ";", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "isEvenPlace", "=", "false", ";", "}", "else", "if", "(", "!", "isEvenPlace", "&&", "this_optype", "==", "even", "&&", "next_optype", "==", "odd", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Adding LNOP before: ", "<STR_LIT>", ";", ")", ";", "DEBUG", "(", "I", "->", "dump", "(", ")", ";", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "isEvenPlace", "=", "true", ";", "}", "if", "(", "this_optype", "!=", "pseudo", ")" ]
GCC
c6x
MD
next_suggestion
VLIW
618,289
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
i386
MD
next_suggestion
CPU
618,290
[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,291
[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
618,292
[ "->", "isStrongDefinitionForLinker", "(", ")", ";" ]
[ "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "return", "G", "->", "getGlobal", "(", ")" ]
LLVM
AMDGPU
TD
next_suggestion
GPU
618,293
[ "}" ]
[ "let", "Size", "=", "<NUM_LIT>", ";", "let", "FixedSize", "=", "<NUM_LIT>", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "usesCustomInserter", "=", "<NUM_LIT>", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
618,294
[ "Int", "+=", "(", "Temp", "<<", "shift", ")", ";" ]
[ "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Prefix", "==", "<STR_LIT>", "row_half_mirror", "<STR_LIT>", ")", "{", "Int", "=", "<NUM_LIT>", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "if", "(", "Prefix", "!=", "<STR_LIT>", "quad_perm", "<STR_LIT>", "&&", "Prefix", "!=", "<STR_LIT>", "row_shl", "<STR_LIT>", "&&", "Prefix", "!=", "<STR_LIT>", "row_shr", "<STR_LIT>", "&&", "Prefix", "!=", "<STR_LIT>", "row_ror", "<STR_LIT>", "&&", "Prefix", "!=", "<STR_LIT>", "wave_shl", "<STR_LIT>", "&&", "Prefix", "!=", "<STR_LIT>", "wave_rol", "<STR_LIT>", "&&", "Prefix", "!=", "<STR_LIT>", "wave_shr", "<STR_LIT>", "&&", "Prefix", "!=", "<STR_LIT>", "wave_ror", "<STR_LIT>", "&&", "Prefix", "!=", "<STR_LIT>", "row_bcast", "<STR_LIT>", ")", "{", "return", "MatchOperand_NoMatch", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Prefix", "==", "<STR_LIT>", "quad_perm", "<STR_LIT>", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Int", ")", "||", "!", "(", "<NUM_LIT>", "<=", "Int", "&&", "Int", "<=", "<NUM_LIT>", ")", ")", "return", "MatchOperand_ParseFail", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "int64_t", "Temp", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Temp", ")", "||", "!", "(", "<NUM_LIT>", "<=", "Temp", "&&", "Temp", "<=", "<NUM_LIT>", ")", ")", "return", "MatchOperand_ParseFail", ";", "const", "int", "shift", "=", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ";" ]
GCC
i386
CPP
stmt_completion
CPU
618,295
[ ")", ";" ]
[ "}", "else", "{", "if", "(", "!", "flag_pic", "||", "targetm", ".", "binds_local_p", "(", "function", ")", ")", ";", "else", "if", "(", "TARGET_MACHO", ")", "{", "fnaddr", "=", "machopic_indirect_call_target", "(", "DECL_RTL", "(", "function", ")", ")", ";", "fnaddr", "=", "XEXP", "(", "fnaddr", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "tmp", "=", "gen_rtx_REG", "(", "Pmode", ",", "CX_REG", ")", ";", "output_set_got", "(", "tmp", ",", "NULL_RTX", ")", ";", "fnaddr", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "fnaddr", ")", ",", "UNSPEC_GOT", ")", ";", "fnaddr", "=", "gen_rtx_CONST", "(", "Pmode", ",", "fnaddr", ")", ";", "fnaddr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "tmp", ",", "fnaddr", ")", ";", "fnaddr", "=", "gen_const_mem", "(", "Pmode", ",", "fnaddr", ")", ";", "}", "}", "if", "(", "MEM_P", "(", "fnaddr", ")", ")", "{", "if", "(", "sibcall_insn_operand", "(", "fnaddr", ",", "word_mode", ")", ")", "{", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "function", ")", ",", "<NUM_LIT>", ")", ";", "tmp", "=", "gen_rtx_MEM", "(", "QImode", ",", "fnaddr", ")", ";", "tmp", "=", "gen_rtx_CALL", "(", "VOIDmode", ",", "tmp", ",", "const0_rtx", ")", ";", "tmp", "=", "emit_call_insn", "(", "tmp", ")", ";", "SIBLING_CALL_P", "(", "tmp", ")", "=", "<NUM_LIT>", ";", "}", "else", "emit_jump_insn", "(", "gen_indirect_jump", "(", "fnaddr", ")", ")", ";", "}", "else", "{", "if", "(", "ix86_cmodel", "==", "CM_LARGE_PIC", "&&", "SYMBOLIC_CONST", "(", "fnaddr", ")", ")", "{", "pic_offset_table_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "R11_REG", ")", ";", "ix86_init_large_pic_reg", "(", "tmp_regno", ")", ";", "fnaddr", "=", "legitimize_pic_address", "(", "fnaddr", ",", "gen_rtx_REG", "(", "Pmode", ",", "tmp_regno", ")", ")", ";", "}", "if", "(", "!", "sibcall_insn_operand", "(", "fnaddr", ",", "word_mode", ")", ")", "{", "tmp", "=", "gen_rtx_REG", "(", "word_mode", ",", "tmp_regno", ")", ";", "if", "(", "GET_MODE", "(", "fnaddr", ")", "!=", "word_mode", ")", "fnaddr", "=", "gen_rtx_ZERO_EXTEND", "(", "word_mode", ",", "fnaddr", ")", ";", "emit_move_insn", "(", "tmp", ",", "fnaddr", ")", ";", "fnaddr", "=", "tmp", ";", "}", "tmp", "=", "gen_rtx_MEM", "(", "QImode", ",", "fnaddr", ")", ";", "tmp", "=", "gen_rtx_CALL", "(", "VOIDmode", ",", "tmp", ",", "const0_rtx", ")", ";", "tmp", "=", "emit_call_insn", "(", "tmp", ")", ";", "SIBLING_CALL_P", "(", "tmp", ")", "=", "<NUM_LIT>", ";", "}", "emit_barrier", "(", ")", ";", "insn", "=", "get_insns", "(" ]
GCC
i386
CPP
next_suggestion
CPU
618,296
[ "}" ]
[ "assemble_name", "(", "file", ",", "name", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_UNSIGNED", "<STR_LIT>", ",%u\\n", "<STR_LIT>", ",", "size", ",", "align", "/", "BITS_PER_UNIT", ")", ";" ]
GCC
ia64
MD
stmt_completion
CPU
618,297
[ "<STR_LIT>", ")", "]", ")", ")", "]" ]
[ "(", "match_operator", ":", "BI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>" ]
LLVM
ARM
CPP
stmt_completion
CPU
618,298
[ "<NUM_LIT>", ")", ")", ";" ]
[ "SDNode", "*", "CmpSwap", "=", "DAG", ".", "getMachineNode", "(", "ARM", "::", "CMP_SWAP_64", ",", "SDLoc", "(", "N", ")", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "Untyped", ",", "MVT", "::", "i32", ",", "MVT", "::", "Other", ")", ",", "Ops", ")", ";", "MachineMemOperand", "*", "MemOp", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "DAG", ".", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "CmpSwap", ")", ",", "{", "MemOp", "}", ")", ";", "bool", "isBigEndian", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getTargetExtractSubreg", "(", "isBigEndian", "?", "ARM", "::", "gsub_1", ":", "ARM", "::", "gsub_0", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i32", ",", "SDValue", "(", "CmpSwap", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getTargetExtractSubreg", "(", "isBigEndian", "?", "ARM", "::", "gsub_0", ":", "ARM", "::", "gsub_1", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i32", ",", "SDValue", "(", "CmpSwap", ",", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_PAIR", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i64", ",", "Lo", ",", "Hi", ")", ")", ";", "Results", ".", "push_back", "(", "SDValue", "(", "CmpSwap", "," ]
GCC
c6x
CPP
program_repair
VLIW
618,299
[ "<FIXS>", "FOR_EACH_VEC_SAFE_ELT", "(", "loop", "->", "incoming", ",", "i", ",", "entry_edge", ")", "<FIXE>" ]
[ "gcc_assert", "(", "loop", "->", "incoming_dest", "==", "loop", "->", "head", ")", ";", "entry_edge", "=", "NULL", ";", "<BUGS>", "FOR_EACH_VEC_ELT", "(", "edge", ",", "loop", "->", "incoming", ",", "i", ",", "entry_edge", ")", "<BUGE>", "if", "(", "entry_edge", "->", "flags", "&", "EDGE_FALLTHRU", ")", "break", ";", "if", "(", "entry_edge", "==", "NULL", ")" ]