docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	Mips	CPP	stmt_completion	CPU	617,700	[ ")", "return", "false", ";" ]	[ "const", "MipsSubtarget", "&", "Subtarget", "=", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "useSmallSection", "(", ")", ")", "return", "false", ";", "const", "GlobalVariable", "*", "GVA", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "if", "(", "!", "GVA", ")", "return", "false", ";", "if", "(", "!", "Kind", ".", "isBSS", "(", ")", "&&", "!", "Kind", ".", "isDataRel", "(", ")", ")", "return", "false", ";", "if", "(", "Kind", ".", "isMergeable1ByteCString", "(", ")" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	617,701	[ "ELF", "::", "EF_AMDGPU_MACH_AMDGCN_GFX810", ";" ]	[ "case", "GK_R600", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_R600", ";", "case", "GK_R630", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_R630", ";", "case", "GK_RS880", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_RS880", ";", "case", "GK_RV670", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_RV670", ";", "case", "GK_RV710", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_RV710", ";", "case", "GK_RV730", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_RV730", ";", "case", "GK_RV770", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_RV770", ";", "case", "GK_CEDAR", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_CEDAR", ";", "case", "GK_CYPRESS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_CYPRESS", ";", "case", "GK_JUNIPER", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_JUNIPER", ";", "case", "GK_REDWOOD", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_REDWOOD", ";", "case", "GK_SUMO", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_SUMO", ";", "case", "GK_BARTS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_BARTS", ";", "case", "GK_CAICOS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_CAICOS", ";", "case", "GK_CAYMAN", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_CAYMAN", ";", "case", "GK_TURKS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_TURKS", ";", "case", "GK_GFX600", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_AMDGCN_GFX600", ";", "case", "GK_GFX601", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_AMDGCN_GFX601", ";", "case", "GK_GFX700", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_AMDGCN_GFX700", ";", "case", "GK_GFX701", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_AMDGCN_GFX701", ";", "case", "GK_GFX702", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_AMDGCN_GFX702", ";", "case", "GK_GFX703", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_AMDGCN_GFX703", ";", "case", "GK_GFX704", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_AMDGCN_GFX704", ";", "case", "GK_GFX801", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_AMDGCN_GFX801", ";", "case", "GK_GFX802", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_AMDGCN_GFX802", ";", "case", "GK_GFX803", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_AMDGCN_GFX803", ";", "case", "GK_GFX810", ":", "return" ]
LLVM	X86	CPP	stmt_completion	CPU	617,702	[ "::", "i32", ")", ";" ]	[ "Disp", "=", "CurDAG", "->", "getTargetExternalSymbol", "(", "AM", ".", "ES", ",", "MVT", "::", "i32", ",", "AM", ".", "SymbolFlags", ")", ";", "}", "else", "if", "(", "AM", ".", "MCSym", ")", "{", "assert", "(", "!", "AM", ".", "Disp", "&&", "<STR_LIT>", "Non-zero displacement is ignored with MCSym.", "<STR_LIT>", ")", ";", "assert", "(", "AM", ".", "SymbolFlags", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "oo", "<STR_LIT>", ")", ";", "Disp", "=", "CurDAG", "->", "getMCSymbol", "(", "AM", ".", "MCSym", ",", "MVT", "::", "i32", ")", ";", "}", "else", "if", "(", "AM", ".", "JT", "!=", "-", "<NUM_LIT>", ")", "{", "assert", "(", "!", "AM", ".", "Disp", "&&", "<STR_LIT>", "Non-zero displacement is ignored with JT.", "<STR_LIT>", ")", ";", "Disp", "=", "CurDAG", "->", "getTargetJumpTable", "(", "AM", ".", "JT", ",", "MVT", "::", "i32", ",", "AM", ".", "SymbolFlags", ")", ";", "}", "else", "if", "(", "AM", ".", "BlockAddr", ")", "Disp", "=", "CurDAG", "->", "getTargetBlockAddress", "(", "AM", ".", "BlockAddr", ",", "MVT", "::", "i32", ",", "AM", ".", "Disp", ",", "AM", ".", "SymbolFlags", ")", ";", "else", "Disp", "=", "CurDAG", "->", "getTargetConstant", "(", "AM", ".", "Disp", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "if", "(", "AM", ".", "Segment", ".", "getNode", "(", ")", ")", "Segment", "=", "AM", ".", "Segment", ";", "else", "Segment", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "MVT" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	617,703	[ "}" ]	[ "if", "(", "!", "UnusedCarry", ".", "isValid", "(", ")", ")", "return", "MachineInstrBuilder", "(", ")", ";", "return", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_ADD_I32_e64", ")", ",", "DestReg", ")", ".", "addReg", "(", "UnusedCarry", ",", "RegState", "::", "Define", "\|", "RegState", "::", "Dead", ")", ";" ]
GCC	s390	CPP	program_repair	MPU	617,704	[ "<FIXS>", "output_asm_insn", "(", "<STR_LIT>", "brasl\\t%0,%2%K2", "<STR_LIT>", ",", "op", ")", ";", "<FIXE>" ]	[ "output_asm_insn", "(", "<STR_LIT>", "st\\t%0,%1", "<STR_LIT>", ",", "op", ")", ";", "if", "(", "flag_dwarf2_cfi_asm", ")", "output_asm_insn", "(", "<STR_LIT>", ".cfi_rel_offset\\t%0,%3", "<STR_LIT>", ",", "op", ")", ";", "<BUGS>", "output_asm_insn", "(", "<STR_LIT>", "brasl\\t%0,%2", "<STR_LIT>", ",", "op", ")", ";", "<BUGE>", "output_asm_insn", "(", "<STR_LIT>", "l\\t%0,%1", "<STR_LIT>", ",", "op", ")", ";", "if", "(", "flag_dwarf2_cfi_asm", ")", "output_asm_insn", "(", "<STR_LIT>", ".cfi_restore\\t%0", "<STR_LIT>", ",", "op", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	617,705	[ "}" ]	[ "SDValue", "Ptr", "=", "St", "->", "getBasePtr", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "(", "ToSz", "", "NumElems", ")", "/", "StoreType", ".", "getSizeInBits", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDValue", "SubVec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "StoreType", ",", "ShuffWide", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ",", "dl", ")", ")", ";", "SDValue", "Ch", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "dl", ",", "SubVec", ",", "Ptr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "Ptr", "=", "DAG", ".", "getMemBasePlusOffset", "(", "Ptr", ",", "StoreType", ".", "getStoreSize", "(", ")", ",", "dl", ")", ";", "Chains", ".", "push_back", "(", "Ch", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "Chains", ")", ";", "}", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "const", "Function", "&", "F", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "bool", "NoImplicitFloatOps", "=", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", ";", "bool", "F64IsLegal", "=", "!", "Subtarget", ".", "useSoftFloat", "(", ")", "&&", "!", "NoImplicitFloatOps", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ";", "if", "(", "(", "VT", ".", "isVector", "(", ")", "\|\|", "(", "VT", "==", "MVT", "::", "i64", "&&", "F64IsLegal", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", ")", "&&", "isa", "<", "LoadSDNode", ">", "(", "St", "->", "getValue", "(", ")", ")", "&&", "!", "cast", "<", "LoadSDNode", ">", "(", "St", "->", "getValue", "(", ")", ")", "->", "isVolatile", "(", ")", "&&", "St", "->", "getChain", "(", ")", ".", "hasOneUse", "(", ")", "&&", "!", "St", "->", "isVolatile", "(", ")", ")", "{", "LoadSDNode", "", "Ld", "=", "cast", "<", "LoadSDNode", ">", "(", "St", "->", "getValue", "(", ")", ".", "getNode", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "if", "(", "!", "ISD", "::", "isNormalLoad", "(", "Ld", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "&&", "!", "Ld", "->", "hasNUsesOfValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "LdDL", "(", "Ld", ")", ";", "SDLoc", "StDL", "(", "N", ")", ";", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", "\|\|", "F64IsLegal", ")", "{", "MVT", "LdVT", "=", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "(", "!", "VT", ".", "isFloatingPoint", "(", ")", "\|\|", "!", "F64IsLegal", ")", ")", "?", "MVT", "::", "i64", ":", "MVT", "::", "f64", ";", "SDValue", "NewLd", "=", "DAG", ".", "getLoad", "(", "LdVT", ",", "LdDL", ",", "Ld", "->", "getChain", "(", ")", ",", "Ld", "->", "getBasePtr", "(", ")", ",", "Ld", "->", "getMemOperand", "(", ")", ")", ";", "DAG", ".", "makeEquivalentMemoryOrdering", "(", "Ld", ",", "NewLd", ")", ";", "return", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "StDL", ",", "NewLd", ",", "St", "->", "getBasePtr", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", ")", ";", "}", "SDValue", "LoAddr", "=", "Ld", "->", "getBasePtr", "(", ")", ";", "SDValue", "HiAddr", "=", "DAG", ".", "getMemBasePlusOffset", "(", "LoAddr", ",", "<NUM_LIT>", ",", "LdDL", ")", ";", "SDValue", "LoLd", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i32", ",", "LdDL", ",", "Ld", "->", "getChain", "(", ")", ",", "LoAddr", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "getAlignment", "(", ")", ",", "Ld", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "HiLd", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i32", ",", "LdDL", ",", "Ld", "->", "getChain", "(", ")", ",", "HiAddr", ",", "Ld", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "MinAlign", "(", "Ld", "->", "getAlignment", "(", ")", ",", "<NUM_LIT>", ")", ",", "Ld", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "DAG", ".", "makeEquivalentMemoryOrdering", "(", "Ld", ",", "LoLd", ")", ";", "DAG", ".", "makeEquivalentMemoryOrdering", "(", "Ld", ",", "HiLd", ")", ";", "LoAddr", "=", "St", "->", "getBasePtr", "(", ")", ";", "HiAddr", "=", "DAG", ".", "getMemBasePlusOffset", "(", "LoAddr", ",", "<NUM_LIT>", ",", "StDL", ")", ";", "SDValue", "LoSt", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "StDL", ",", "LoLd", ",", "LoAddr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "HiSt", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "StDL", ",", "HiLd", ",", "HiAddr", ",", "St", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "MinAlign", "(", "St", "->", "getAlignment", "(", ")", ",", "<NUM_LIT>", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "StDL", ",", "MVT", "::", "Other", ",", "LoSt", ",", "HiSt", ")", ";", "}", "if", "(", "VT", "==", "MVT", "::", "i64", "&&", "F64IsLegal", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "St", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", ")", "{", "SDValue", "OldExtract", "=", "St", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "ExtOp0", "=", "OldExtract", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "VecSize", "=", "ExtOp0", ".", "getValueSizeInBits", "(", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MVT", "::", "f64", ",", "VecSize", "/", "<NUM_LIT>", ")", ";", "SDValue", "BitCast", "=", "DAG", ".", "getBitcast", "(", "VecVT", ",", "ExtOp0", ")", ";", "SDValue", "NewExtract", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "f64", ",", "BitCast", ",", "OldExtract", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "dl", ",", "NewExtract", ",", "St", "->", "getBasePtr", "(", ")", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";" ]
LLVM	ARM64	TD	next_suggestion	CPU	617,706	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ra", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	617,707	[ "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "f80", ",", "MVT", "::", "Other", ")", ";" ]	[ "SDValue", "OffsetSlot", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackSlot", ",", "WordOff", ")", ";", "SDValue", "Store1", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Store2", "=", "DAG", ".", "getStore", "(", "Store1", ",", "dl", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ",", "OffsetSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Fild", "=", "BuildFILD", "(", "Op", ",", "MVT", "::", "i64", ",", "Store2", ",", "StackSlot", ",", "DAG", ")", ";", "return", "Fild", ";", "}", "assert", "(", "SrcVT", "==", "MVT", "::", "i64", "&&", "<STR_LIT>", "Unexpected type in UINT_TO_FP", "<STR_LIT>", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "int", "SSFI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "StackSlot", ")", "->", "getIndex", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "SSFI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	617,708	[ "CreateImm", "(", "Val", ")", ")", ";" ]	[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::" ]
LLVM	ARM	CPP	next_suggestion	CPU	617,709	[ "AllAdds", ".", "insert", "(", "R", ".", "getAdds", "(", ")", ".", "begin", "(", ")", ",", "R", ".", "getAdds", "(", ")", ".", "end", "(", ")", ")", ";" ]	[ "if", "(", "I", ".", "getOpcode", "(", ")", "!=", "Instruction", "::", "Add", ")", "continue", ";", "if", "(", "AllAdds", ".", "count", "(", "&", "I", ")", ")", "continue", ";", "const", "auto", "*", "Ty", "=", "I", ".", "getType", "(", ")", ";", "if", "(", "!", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", "&&", "!", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "continue", ";", "Reduction", "R", "(", "&", "I", ")", ";", "if", "(", "!", "Search", "(", "&", "I", ",", "&", "BB", ",", "R", ")", ")", "continue", ";", "R", ".", "InsertMuls", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "After search, Reduction:\\n", "<STR_LIT>", ";", "R", ".", "dump", "(", ")", ")", ";", "if", "(", "!", "CreateParallelPairs", "(", "R", ")", ")", "continue", ";", "InsertParallelMACs", "(", "R", ")", ";", "Changed", "=", "true", ";" ]
GCC	arm	MD	stmt_completion	CPU	617,710	[ "<STR_LIT>", ")", ")" ]	[ "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM	AMDGPU	TD	next_suggestion	GPU	617,711	[ "let", "OperandType", "=", "<STR_LIT>", ";" ]	[ "def", "InterpSlot", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "InterpSlotMatchClass", ";" ]
GCC	tilegx	CPP	program_repair	VLIW	617,712	[ "<FIXS>", "create_temp_reg_if_possible", "(", "machine_mode", "mode", ",", "rtx", "default_reg", ")", "<FIXE>" ]	[ "static", "rtx", "<BUGS>", "create_temp_reg_if_possible", "(", "enum", "machine_mode", "mode", ",", "rtx", "default_reg", ")", "<BUGE>", "{", "return", "can_create_pseudo_p", "(", ")", "?", "gen_reg_rtx", "(", "mode", ")", ":", "default_reg", ";", "}" ]
LLVM	AArch64	TD	next_suggestion	CPU	617,713	[ "}" ]	[ "def", "movimm32_imm", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=", "AsmImmRange", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,714	[ "}" ]	[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	WebAssembly	CPP	program_repair	Virtual ISA	617,715	[ "<FIXS>", "WebAssemblyMCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "MCContext", "&", "Ctx", ")", ":", "MCII", "(", "MCII", ")", ",", "Ctx", "{", "Ctx", "}", "{", "}", "<FIXE>", "<FIXS>", "MCCodeEmitter", "*", "llvm", "::", "createWebAssemblyMCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "WebAssemblyMCCodeEmitter", "(", "MCII", ",", "Ctx", ")", ";", "<FIXE>" ]	[ "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", ";", "public", ":", "<BUGS>", "WebAssemblyMCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ")", ":", "MCII", "(", "MCII", ")", "{", "}", "<BUGE>", "}", ";", "}", "<BUGS>", "MCCodeEmitter", "*", "llvm", "::", "createWebAssemblyMCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ")", "{", "return", "new", "WebAssemblyMCCodeEmitter", "(", "MCII", ")", ";", "<BUGE>", "}", "void", "WebAssemblyMCCodeEmitter", "::", "encodeInstruction", "(" ]
GCC	nds32	MD	next_suggestion	CPU	617,716	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "match_test", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
LLVM	ARM	CPP	next_suggestion	CPU	617,717	[ "const", "MCInstrDesc", "&", "MCID2", "=", "TII", "->", "get", "(", "AddSubOpc", ")", ";" ]	[ "void", "MLxExpansion", "::", "ExpandFPMLxInstruction", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineInstr", "*", "MI", ",", "unsigned", "MulOpc", ",", "unsigned", "AddSubOpc", ",", "bool", "NegAcc", ",", "bool", "HasLane", ")", "{", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "DstDead", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "unsigned", "AccReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src1Reg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src2Reg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "Src1Kill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "Src2Kill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "unsigned", "LaneImm", "=", "HasLane", "?", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "unsigned", "NextOp", "=", "HasLane", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<STR_LIT>", "::", "<STR_LIT>", "Pred", "=", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "MI", "->", "getOperand", "(", "NextOp", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "MI", "->", "getOperand", "(", "++", "NextOp", ")", ".", "getReg", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID1", "=", "TII", "->", "get", "(", "MulOpc", ")", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	617,718	[ "Success", ";" ]	[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", "-", "Val", ")", ")", ";", "return", "MCDisassembler", "::" ]
GCC	nds32	MD	next_suggestion	CPU	617,719	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	PowerPC	TD	stmt_completion	CPU	617,720	[ ",", "i32imm", ":", "$", "BROPC", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ";" ]	[ "def", "SELECT_CC_F16", ":", "PPCCustomInserterPseudo", "<", "(", "outs", "vrrc", ":", "$", "dst", ")", ",", "(", "ins", "crrc", ":", "$", "cond", ",", "vrrc", ":", "$", "T", ",", "vrrc", ":", "$", "F" ]
GCC	aarch64	MD	next_suggestion	CPU	617,721	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]	[ "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "aarch64_endian_lane_rtx", "(", "<", "VHALF", ">", "mode", ",", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<STR_LIT>", "}" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	617,722	[ "npos", ")", "{" ]	[ "ParseSubtargetFeatures", "(", "FS", ",", "CPU", ")", ";", "if", "(", "is64Bit", ")", "{", "Has64BitSupport", "=", "true", ";", "Use64BitRegs", "=", "true", ";", "}", "if", "(", "use64BitRegs", "(", ")", "&&", "!", "has64BitSupport", "(", ")", ")", "Use64BitRegs", "=", "false", ";", "if", "(", "TT", ".", "length", "(", ")", ">", "<NUM_LIT>", ")", "{", "size_t", "DarwinPos", "=", "TT", ".", "find", "(", "<STR_LIT>", "-darwin", "<STR_LIT>", ")", ";", "if", "(", "DarwinPos", "!=", "std", "::", "string", "::" ]
LLVM	PowerPC	TD	next_suggestion	CPU	617,723	[ "let", "FRB", "=", "<NUM_LIT>", ";" ]	[ "class", "X_BF3", "<", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "bits", "<", "<NUM_LIT>", ">", "xo", ",", "dag", "OOL", ",", "dag", "IOL", ",", "string", "asmstr", ",", "InstrItinClass", "itin", ">", ":", "XForm_17", "<", "opcode", ",", "xo", ",", "OOL", ",", "IOL", ",", "asmstr", ",", "itin", ">", "{", "let", "FRA", "=", "<NUM_LIT>", ";" ]
LLVM	Tile64	CPP	next_suggestion	VLIW	617,724	[ "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheTile64Target", ",", "createTile64MCSubtargetInfo", ")", ";" ]	[ "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheTile64Target", ",", "createTile64MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheTile64Target", ",", "createTile64MCRegisterInfo", ")", ";" ]
LLVM	ARM64	TD	next_suggestion	CPU	617,725	[ "}" ]	[ "let", "ParserMatchClass", "=", "MemoryIndexed32SImm7", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPR64sp", ":", "$", "base", ",", "i32imm", ":", "$", "offset", ")", ";" ]
GCC	rs6000	CPP	program_repair	CPU	617,726	[ "<FIXS>", "return", "COMPARISON_P", "(", "op", ")", ";", "<FIXE>" ]	[ "{", "if", "(", "mode", "!=", "VOIDmode", "&&", "mode", "!=", "GET_MODE", "(", "op", ")", ")", "return", "<NUM_LIT>", ";", "<BUGS>", "return", "GET_RTX_CLASS", "(", "GET_CODE", "(", "op", ")", ")", "==", "'", "'", ";", "<BUGE>", "}", "int" ]
LLVM	AArch64	TD	next_suggestion	CPU	617,727	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm6", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm4", ";", "let", "Unpredictable", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	CPP	code_generation	DSP	617,728	[ "Value", "", "HexagonTargetLowering", "::", "emitStoreConditional", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "", "Val", ",", "Value", "", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "BasicBlock", "", "BB", "=", "Builder", ".", "GetInsertBlock", "(", ")", ";", "Module", "", "M", "=", "BB", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Type", "", "Ty", "=", "Val", "->", "getType", "(", ")", ";", "unsigned", "SZ", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "Type", "", "CastTy", "=", "Builder", ".", "getIntNTy", "(", "SZ", ")", ";", "assert", "(", "(", "SZ", "==", "<NUM_LIT>", "\|\|", "SZ", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Only 32/64-bit atomic stores supported", "<STR_LIT>", ")", ";", "Intrinsic", "::", "ID", "IntID", "=", "(", "SZ", "==", "<NUM_LIT>", ")", "?", "Intrinsic", "::", "hexagon_S2_storew_locked", ":", "Intrinsic", "::", "hexagon_S4_stored_locked", ";", "Function", "", "Fn", "=", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "IntID", ")", ";", "unsigned", "AS", "=", "Addr", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "CastTy", "->", "getPointerTo", "(", "AS", ")", ")", ";", "Val", "=", "Builder", ".", "CreateBitCast", "(", "Val", ",", "CastTy", ")", ";", "Value", "", "Call", "=", "Builder", ".", "CreateCall", "(", "Fn", ",", "{", "Addr", ",", "Val", "}", ",", "<STR_LIT>", "stcx", "<STR_LIT>", ")", ";", "Value", "", "Cmp", "=", "Builder", ".", "CreateICmpEQ", "(", "Call", ",", "Builder", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "Value", "*", "Ext", "=", "Builder", ".", "CreateZExt", "(", "Cmp", ",", "Type", "::", "getInt32Ty", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "return", "Ext", ";", "}" ]	[ "Perform", "a", "store-conditional", "operation", "to", "Addr", "." ]
GCC	s390	MD	next_suggestion	MPU	617,729	[ "else" ]	[ "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "mem", ":", "QI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "get_attr_op_type", "(", "insn", ")", "=", "=", "OP_TYPE_RR", ")", "return", "<STR_LIT>" ]
LLVM	X86	TD	program_repair	CPU	617,730	[ "<FIXS>", "def", ":", "InstRW", "[", "SKXWriteResGroup256", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]	[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "SKXWriteResGroup256", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", "SKXWriteResGroup258", ":", "SchedWriteRes", "[", "SKXPort0", ",", "SKXPort23", ",", "SKXPort05", ",", "SKXPort06", ",", "SKXPort0156", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]
LLVM	R600	CPP	program_repair	GPU	617,731	[ "<FIXS>", "if", "(", "Offset", ")", "{", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_ADD_I32", ")", ",", "AMDGPU", "::", "M0", ")", ".", "addReg", "(", "Idx", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "AMDGPU", "::", "M0", ")", ".", "addReg", "(", "Idx", ")", ";", "}", "<FIXE>" ]	[ "unsigned", "Idx", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "AMDGPU", "::", "SReg_32RegClass", ".", "contains", "(", "Idx", ")", ")", "{", "<BUGS>", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "AMDGPU", "::", "M0", ")", ".", "addReg", "(", "Idx", ")", ";", "<BUGE>", "MBB", ".", "insert", "(", "I", ",", "MovRel", ")", ";", "}", "else", "{" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,732	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_addh_h16_sat_hh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	CellSPU	TD	stmt_completion	MPU	617,733	[ ",", "R32FP", ">", ";" ]	[ "def", "f32_cond", ":", "SELBRegCondInst", "<", "R32C" ]
LLVM	X86	TD	stmt_completion	CPU	617,734	[ "(", "VMOVSHDUPYrm", "addr", ":", "$", "src", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v8i32", "(", "X86Movshdup", "(", "bc_v8i32", "(", "loadv4i64", "addr", ":", "$", "src", ")", ")", ")", ")", "," ]
GCC	i386	CPP	program_repair	CPU	617,735	[ "<FIXS>", "x", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "x", ")", ";", "<FIXE>", "<FIXS>", "add_reg_note", "(", "insn", ",", "REG_CFA_REGISTER", ",", "gen_rtx_SET", "(", "ecx", ",", "pc_rtx", ")", ")", ";", "<FIXE>" ]	[ "m", "->", "fs", ".", "sp_offset", "-=", "UNITS_PER_WORD", ";", "rtx", "x", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "UNITS_PER_WORD", ")", ";", "<BUGS>", "x", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "stack_pointer_rtx", ",", "x", ")", ";", "<BUGE>", "add_reg_note", "(", "insn", ",", "REG_CFA_ADJUST_CFA", ",", "x", ")", ";", "<BUGS>", "add_reg_note", "(", "insn", ",", "REG_CFA_REGISTER", ",", "gen_rtx_SET", "(", "VOIDmode", ",", "ecx", ",", "pc_rtx", ")", ")", ";", "<BUGE>", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "pro_epilogue_adjust_stack", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", "," ]
LLVM	ARM	CPP	next_suggestion	CPU	617,736	[ "else", "if", "(", "isVMOVNTruncMask", "(", "N", "->", "getMask", "(", ")", ",", "VT", ",", "true", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";" ]	[ "static", "SDValue", "PerformShuffleVMOVNCombine", "(", "ShuffleVectorSDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "Trunc", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "Trunc", ".", "getValueType", "(", ")", ";", "if", "(", "Trunc", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "!", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Trunc", ")", ";", "if", "(", "isVMOVNTruncMask", "(", "N", "->", "getMask", "(", ")", ",", "VT", ",", "false", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	617,737	[ "if", "(", "TT", ".", "find", "(", "<STR_LIT>", "linux", "<STR_LIT>", ")", "==", "std", "::", "string", "::", "npos", ")", "IsLinux", "=", "false", ";" ]	[ "MipsGenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "MipsArchVersion", "(", "Mips32", ")", ",", "MipsABI", "(", "UnknownABI", ")", ",", "IsLittle", "(", "little", ")", ",", "IsSingleFloat", "(", "false", ")", ",", "IsFP64bit", "(", "false", ")", ",", "IsGP64bit", "(", "false", ")", ",", "HasVFPU", "(", "false", ")", ",", "IsLinux", "(", "true", ")", ",", "HasSEInReg", "(", "false", ")", ",", "HasCondMov", "(", "false", ")", ",", "HasSwap", "(", "false", ")", ",", "HasBitCount", "(", "false", ")", ",", "HasFPIdx", "(", "false", ")", ",", "InMips16Mode", "(", "false", ")", ",", "InMicroMipsMode", "(", "false", ")", ",", "HasDSP", "(", "false", ")", ",", "HasDSPR2", "(", "false", ")", ",", "RM", "(", "_", "RM", ")", "{", "std", "::", "string", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "<STR_LIT>", "mips32", "<STR_LIT>", ";", "ParseSubtargetFeatures", "(", "CPUName", ",", "FS", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUName", ")", ";", "if", "(", "MipsABI", "==", "UnknownABI", ")", "MipsABI", "=", "hasMips64", "(", ")", "?", "N64", ":", "O32", ";", "assert", "(", "(", "(", "!", "hasMips64", "(", ")", "&&", "(", "isABI_O32", "(", ")", "\|\|", "isABI_EABI", "(", ")", ")", ")", "\|\|", "(", "hasMips64", "(", ")", "&&", "(", "isABI_N32", "(", ")", "\|\|", "isABI_N64", "(", ")", ")", ")", ")", "&&", "<STR_LIT>", "Invalid Arch & ABI pair.", "<STR_LIT>", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	617,738	[ "<STR_LIT>", ")", ";" ]	[ "void", "X86Relocator", "::", "scanRelocation", "(", "Relocation", "&", "pReloc", ",", "IRBuilder", "&", "pLinker", ",", "Module", "&", "pModule", ",", "LDSection", "&", "pSection", ",", "Input", "&", "pInput", ")", "{", "if", "(", "LinkerConfig", "::", "Object", "==", "config", "(", ")", ".", "codeGenType", "(", ")", ")", "return", ";", "ResolveInfo", "*", "rsym", "=", "pReloc", ".", "symInfo", "(", ")", ";", "assert", "(", "rsym", "!=", "NULL", "&&", "<STR_LIT>", "ResolveInfo of relocation not set while scanRelocation" ]
GCC	cris	CPP	next_suggestion	MPU	617,739	[ "}" ]	[ "case", "CONST_DOUBLE", ":", "if", "(", "x", "!=", "CONST0_RTX", "(", "mode", "==", "VOIDmode", "?", "DImode", ":", "mode", ")", ")", "", "total", "=", "<NUM_LIT>", ";", "else", "", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "MULT", ":", "if", "(", "outer_code", "==", "PLUS", "&&", "cris_biap_index_p", "(", "x", ",", "false", ")", ")", "{", "", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "if", "(", "!", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "\|\|", "exact_log2", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "<", "<NUM_LIT>", ")", ")", "{", "if", "(", "TARGET_HAS_MUL_INSNS", ")", "{", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "+", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "return", "true", ";", "}", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "return", "false", ";", "case", "UDIV", ":", "case", "MOD", ":", "case", "UMOD", ":", "case", "DIV", ":", "if", "(", "!", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "\|\|", "exact_log2", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "<", "<NUM_LIT>", ")", ")", "{", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "return", "false", ";", "case", "AND", ":", "if", "(", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "!", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "!", "satisfies_constraint_I", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "", "total", "=", "(", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "mode", ",", "(", "enum", "rtx_code", ")", "outer_code", ",", "opno", ",", "speed", ")", "+", "<NUM_LIT>", "+", "<NUM_LIT>", "", "GET_MODE_NUNITS", "(", "mode", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "case", "ZERO_EXTRACT", ":", "if", "(", "reload_completed", ")", "{", "if", "(", "outer_code", "!=", "COMPARE", ")", "return", "false", ";", "}", "else", "switch", "(", "outer_code", ")", "{", "case", "EQ", ":", "case", "NE", ":", "case", "LT", ":", "case", "LTU", ":", "case", "LE", ":", "case", "LEU", ":", "case", "GT", ":", "case", "GTU", ":", "case", "GE", ":", "case", "GEU", ":", "break", ";", "default", ":", "return", "false", ";", "}", "case", "ZERO_EXTEND", ":", "case", "SIGN_EXTEND", ":", "*", "total", "=", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "VOIDmode", ",", "(", "enum", "rtx_code", ")", "outer_code", ",", "opno", ",", "speed", ")", ";", "return", "true", ";", "default", ":", "return", "false", ";", "}" ]
LLVM	Sparc	CPP	stmt_completion	CPU	617,740	[ "op", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ";" ]	[ "return", "op", ".", "isImm", "(", ")", "&&" ]
LLVM	Mips	CPP	next_suggestion	CPU	617,741	[ "}" ]	[ "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";", "for", "(", "CPEntry", "&", "CPE", ":", "CPEs", ")", "{", "if", "(", "CPE", ".", "CPEMI", "==", "CPEMI", ")", "return", "&", "CPE", ";" ]
LLVM	X86	CPP	program_repair	CPU	617,742	[ "<FIXS>", "<FIXE>", "<FIXS>", "OriginalDemandedElts", ",", "Known", ",", "TLO", ",", "Depth", "+", "<NUM_LIT>", ")", ")", "<FIXE>", "<FIXS>", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "auto", "*", "ShiftImm", "=", "dyn_cast", "ConstantSDNode", ">", "(", "Op1", ")", ")", "{", "<FIXE>", "<FIXS>", "<FIXE>" ]	[ "if", "(", "ShiftImm", "->", "getAPIntValue", "(", ")", ".", "uge", "(", "BitWidth", ")", ")", "break", ";", "<BUGS>", "KnownBits", "KnownOp", ";", "<BUGE>", "unsigned", "ShAmt", "=", "ShiftImm", "->", "getZExtValue", "(", ")", ";", "APInt", "DemandedMask", "=", "OriginalDemandedBits", "<<", "ShAmt", ";", "if", "(", "SimplifyDemandedBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "<BUGS>", "OriginalDemandedElts", ",", "KnownOp", ",", "TLO", ",", "Depth", "+", "<NUM_LIT>", ")", ")", "<BUGE>", "return", "true", ";", "}", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "<BUGS>", "if", "(", "auto", "*", "ShiftImm", "=", "dyn_cast", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "<BUGE>", "if", "(", "ShiftImm", "->", "getAPIntValue", "(", ")", ".", "uge", "(", "BitWidth", ")", ")", "break", ";", "<BUGS>", "KnownBits", "KnownOp", ";", "<BUGE>", "unsigned", "ShAmt", "=", "ShiftImm", "->", "getZExtValue", "(", ")", ";", "APInt", "DemandedMask", "=", "OriginalDemandedBits", "<<", "ShAmt", ";" ]
GCC	sparc	CPP	stmt_completion	CPU	617,743	[ ")", ";" ]	[ "rtx_code_label", "", "neglab", "=", "gen_label_rtx", "(", ")", ";", "rtx_code_label", "", "donelab", "=", "gen_label_rtx", "(", ")", ";", "i0", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "i1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "f0", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_cmp_and_jump_insns", "(", "in", ",", "const0_rtx", ",", "LT", ",", "const0_rtx", ",", "DImode", ",", "<NUM_LIT>", ",", "neglab", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "out", ",", "gen_rtx_FLOAT", "(", "mode", ",", "in", ")", ")", ")", ";", "emit_jump_insn", "(", "gen_jump", "(", "donelab", ")", ")", ";", "emit_barrier", "(" ]
GCC	mips	MD	stmt_completion	CPU	617,744	[ ")", "]", ")" ]	[ "(", "plus", ":", "ANYF", "(", "mult", ":", "ANYF", "(", "match_operand", ":", "ANYF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "ANYF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "ANYF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	ARM	CPP	stmt_completion	CPU	617,745	[ "Value", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";" ]	[ "if", "(", "!", "CE", ")", "return", "false", ";", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ",", "Value", ">>=", "<NUM_LIT>", ")", "if", "(", "(", "Value", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "&&", "(" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	617,746	[ "}" ]	[ "bool", "AMDGPUOperand", "::", "isSDWAOperand", "(", "MVT", "type", ")", "const", "{", "if", "(", "AsmParser", "->", "isVI", "(", ")", ")", "return", "isVReg32", "(", ")", ";", "else", "if", "(", "AsmParser", "->", "isGFX9Plus", "(", ")", ")", "return", "isRegClass", "(", "AMDGPU", "::", "VS_32RegClassID", ")", "\|\|", "isInlinableImm", "(", "type", ")", ";", "else", "return", "false", ";" ]
GCC	i386	CPP	stmt_completion	CPU	617,747	[ "v2di", ")", "_", "_", "A", ",", "_", "_", "B", ")", ";" ]	[ "static", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "always_inline__", ")", ")", "_", "mm_srli_epi64", "(", "_", "_", "m128i", "_", "_", "A", ",", "int", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_psrlqi128", "(", "(", "_", "_" ]
LLVM	ARM	CPP	stmt_completion	CPU	617,748	[ ")", "const", "override", "{" ]	[ "MCFragment", "*", "findAssociatedFragment", "(" ]
LLVM	AArch64	TD	stmt_completion	CPU	617,749	[ "V64", ":", "$", "RHS", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v4i16", "(", "OpNode", "(", "v4i16", "V64", ":", "$", "LHS", ")", ",", "(", "v4i16", "V64", ":", "$", "MHS", ")", ",", "(", "v4i16", "V64", ":", "$", "RHS", ")", ")", ")", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "V64", ":", "$", "LHS", ",", "V64", ":", "$", "MHS", "," ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	617,750	[ "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "NoCalls", ")", ";" ]	[ "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "const", "Function", "&", "Fn", "=", "", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "StringRef", "FuncName", "(", "<STR_LIT>", "<unknown>", "<STR_LIT>", ")", ";", "if", "(", "const", "ExternalSymbolSDNode", "", "G", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "FuncName", "=", "G", "->", "getSymbol", "(", ")", ";", "else", "if", "(", "const", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "FuncName", "=", "G", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", ";", "DiagnosticInfoUnsupported", "NoCalls", "(", "Fn", ",", "Reason", "+", "FuncName", ",", "CLI", ".", "DL", ".", "getDebugLoc", "(", ")", ")", ";" ]
LLVM	ARM64	TD	stmt_completion	CPU	617,751	[ ":", "enc", ";" ]	[ "}", "]", ">", ";", "def", "i32shift_b", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "i32shift_sext_i8", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ";", "enc", "=", "enc", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "enc", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "i32shift_sext_i16", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ";", "enc", "=", "enc", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "enc", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "i64shift_a", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ")", "&", "<NUM_LIT>", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "i64shift_b", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "i64shift_sext_i8", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ";", "enc", "=", "enc", ">", "<NUM_LIT>", "?", "<NUM_LIT>" ]
LLVM	Lanai	CPP	stmt_completion	CPU	617,752	[ ")", ";" ]	[ "std", "::", "unique_ptr", "<", "LanaiOperand", ">", "Op", "=", "parseRegister", "(", "false", ")", ";", "if", "(", "Op", "!=", "nullptr", ")", "RegNum", "=", "Op", "->", "getReg", "(", ")", ";", "return", "(", "Op", "==", "nullptr" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	617,753	[ "if", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "f32", "&&", "!", "PPCSubTarget", ".", "hasFPCVT", "(", ")", ")", "FP", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_ROUND", ",", "dl", ",", "MVT", "::", "f32", ",", "FP", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "SDValue", "PPCTargetLowering", "::", "LowerINT_TO_FP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "!=", "MVT", "::", "f32", "&&", "Op", ".", "getValueType", "(", ")", "!=", "MVT", "::", "f64", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "i1", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SELECT", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "Op", ".", "getValueType", "(", ")", ")", ",", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "Op", ".", "getValueType", "(", ")", ")", ")", ";", "assert", "(", "(", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SINT_TO_FP", "\|\|", "PPCSubTarget", ".", "hasFPCVT", "(", ")", ")", "&&", "<STR_LIT>", "UINT_TO_FP is supported only with FPCVT", "<STR_LIT>", ")", ";", "unsigned", "FCFOp", "=", "(", "PPCSubTarget", ".", "hasFPCVT", "(", ")", "&&", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "f32", ")", "?", "(", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "UINT_TO_FP", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ":", "(", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "UINT_TO_FP", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MVT", "FCFTy", "=", "(", "PPCSubTarget", ".", "hasFPCVT", "(", ")", "&&", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "f32", ")", "?", "MVT", "::", "f32", ":", "MVT", "::", "f64", ";", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "i64", ")", "{", "SDValue", "SINT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "f32", "&&", "!", "PPCSubTarget", ".", "hasFPCVT", "(", ")", "&&", "!", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "UnsafeFPMath", ")", "{", "SDValue", "Round", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "MVT", "::", "i64", ",", "SINT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i64", ")", ")", ";", "Round", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i64", ",", "Round", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i64", ")", ")", ";", "Round", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "dl", ",", "MVT", "::", "i64", ",", "Round", ",", "SINT", ")", ";", "Round", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "MVT", "::", "i64", ",", "Round", ",", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "MVT", "::", "i64", ")", ")", ";", "SDValue", "Cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRA", ",", "dl", ",", "MVT", "::", "i64", ",", "SINT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "Cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i64", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i64", ")", ")", ";", "Cond", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "MVT", "::", "i32", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i64", ")", ",", "ISD", "::", "SETUGT", ")", ";", "SINT", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SELECT", ",", "dl", ",", "MVT", "::", "i64", ",", "Cond", ",", "Round", ",", "SINT", ")", ";", "}", "SDValue", "Bits", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "f64", ",", "SINT", ")", ";", "SDValue", "FP", "=", "DAG", ".", "getNode", "(", "FCFOp", ",", "dl", ",", "FCFTy", ",", "Bits", ")", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	617,754	[ "<STR_LIT>", ";" ]	[ "for", "(", "SDNode", "", "UI", ":", "Node", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "isa", "<", "MemSDNode", ">", "(", "", "UI", ")", ")", "return", "false", ";", "}", "bool", "IsExtendedRegisterWorthFolding", "=", "isWorthFolding", "(", "N", ")", ";", "if", "(", "IsExtendedRegisterWorthFolding", "&&", "RHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", "&&", "SelectExtendedSHL", "(", "RHS", ",", "Size", ",", "true", ",", "Offset", ",", "SignExtend", ")", ")", "{", "Base", "=", "LHS", ";", "DoShift", "=", "CurDAG", "->", "getTargetConstant", "(", "true", ",", "MVT", "::", "i32", ")", ";", "return", "true", ";", "}", "if", "(", "IsExtendedRegisterWorthFolding", "&&", "LHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", "&&", "SelectExtendedSHL", "(", "LHS", ",", "Size", ",", "true", ",", "Offset", ",", "SignExtend", ")", ")", "{", "Base", "=", "RHS", ";", "DoShift", "=", "CurDAG", "->", "getTargetConstant", "(", "true", ",", "MVT", "::", "i32", ")", ";", "return", "true", ";", "}", "DoShift", "=", "CurDAG", "->", "getTargetConstant", "(", "false", ",", "MVT", "::", "i32", ")", ";", "<STR_LIT>", "::", "<STR_LIT>", "Ext", "=", "<STR_LIT>", "::" ]
LLVM	AArch64	CPP	stmt_completion	CPU	617,755	[ ",", "DL", ",", "CmpVT", ",", "Imm", ")", ";" ]	[ "break", ";", "case", "Intrinsic", "::", "aarch64_sve_cmpeq_wide", ":", "case", "Intrinsic", "::", "aarch64_sve_cmpne_wide", ":", "case", "Intrinsic", "::", "aarch64_sve_cmpge_wide", ":", "case", "Intrinsic", "::", "aarch64_sve_cmpgt_wide", ":", "case", "Intrinsic", "::", "aarch64_sve_cmplt_wide", ":", "case", "Intrinsic", "::", "aarch64_sve_cmple_wide", ":", "{", "if", "(", "auto", "", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Comparator", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "int64_t", "ImmVal", "=", "CN", "->", "getSExtValue", "(", ")", ";", "if", "(", "ImmVal", ">=", "-", "<NUM_LIT>", "&&", "ImmVal", "<=", "<NUM_LIT>", ")", "Imm", "=", "DAG", ".", "getConstant", "(", "ImmVal", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "else", "return", "SDValue", "(", ")", ";", "}", "break", ";", "}", "case", "Intrinsic", "::", "aarch64_sve_cmphs_wide", ":", "case", "Intrinsic", "::", "aarch64_sve_cmphi_wide", ":", "case", "Intrinsic", "::", "aarch64_sve_cmplo_wide", ":", "case", "Intrinsic", "::", "aarch64_sve_cmpls_wide", ":", "{", "if", "(", "auto", "", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Comparator", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "uint64_t", "ImmVal", "=", "CN", "->", "getZExtValue", "(", ")", ";", "if", "(", "ImmVal", "<=", "<NUM_LIT>", ")", "Imm", "=", "DAG", ".", "getConstant", "(", "ImmVal", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "else", "return", "SDValue", "(", ")", ";", "}", "break", ";", "}", "}", "SDValue", "Splat", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SPLAT_VECTOR" ]
GCC	sh	CPP	stmt_completion	CPU	617,756	[ ".", "mode", ")", ")", "continue", ";" ]	[ "tree", "shared", "[", "SH_BLTIN_NUM_SHARED_SIGNATURES", "]", ";", "const", "struct", "builtin_description", "*", "d", ";", "memset", "(", "shared", ",", "<NUM_LIT>", ",", "sizeof", "shared", ")", ";", "for", "(", "d", "=", "bdesc", ";", "d", "-", "bdesc", "<", "(", "int", ")", "ARRAY_SIZE", "(", "bdesc", ")", ";", "d", "++", ")", "{", "tree", "type", ",", "arg_type", "=", "<NUM_LIT>", ";", "int", "signature", "=", "d", "->", "signature", ";", "int", "i", ";", "if", "(", "signature", "<", "SH_BLTIN_NUM_SHARED_SIGNATURES", "&&", "shared", "[", "signature", "]", ")", "type", "=", "shared", "[", "signature", "]", ";", "else", "{", "int", "has_result", "=", "signature_args", "[", "signature", "]", "[", "<NUM_LIT>", "]", "!=", "<NUM_LIT>", ";", "if", "(", "(", "signature_args", "[", "signature", "]", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", "&&", "(", "(", "(", "signature_args", "[", "signature", "]", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", "&&", "TARGET_SHMEDIA32", ")", "\|\|", "(", "(", "signature_args", "[", "signature", "]", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", "&&", "TARGET_SHMEDIA64", ")", ")", ")", "continue", ";", "if", "(", "!", "TARGET_FPU_ANY", "&&", "FLOAT_MODE_P", "(", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	617,757	[ "(", ")", ";" ]	[ "if", "(", "UseOp", ".", "getSubReg", "(", ")", "==", "AMDGPU", "::", "sub0", ")", "{", "Imm", "=", "Imm", ".", "getLoBits", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "assert", "(", "UseOp", ".", "getSubReg", "(", ")", "==", "AMDGPU", "::", "sub1", ")", ";", "Imm", "=", "Imm", ".", "getHiBits", "(", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "UseMI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "COPY", ")", "{", "unsigned", "DestReg", "=", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "", "DestRC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "?", "MRI", ".", "getRegClass", "(", "DestReg", ")", ":", "TRI", ".", "getPhysRegClass", "(", "DestReg", ")", ";", "unsigned", "MovOp", "=", "TII", "->", "getMovOpcode", "(", "DestRC", ")", ";", "if", "(", "MovOp", "==", "AMDGPU", "::", "COPY", ")", "return", ";", "UseMI", "->", "setDesc", "(", "TII", "->", "get", "(", "MovOp", ")", ")", ";", "CopiesToReplace", ".", "push_back", "(", "UseMI", ")", ";", "}", "}", "if", "(", "UseMI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "REG_SEQUENCE", ")", "{", "unsigned", "RegSeqDstReg", "=", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "RegSeqDstSubReg", "=", "UseMI", "->", "getOperand", "(", "UseOpIdx", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "RSUse", "=", "MRI", ".", "use_begin", "(", "RegSeqDstReg", ")", ",", "RSE", "=", "MRI", ".", "use_end", "(", ")", ";", "RSUse", "!=", "RSE", ";", "++", "RSUse", ")", "{", "MachineInstr", "", "RSUseMI", "=", "RSUse", "->", "getParent", "(", ")", ";", "if", "(", "RSUse", "->", "getSubReg", "(", ")", "!=", "RegSeqDstSubReg", ")", "continue", ";", "foldOperand", "(", "OpToFold", ",", "RSUseMI", ",", "RSUse", ".", "getOperandNo", "(", ")", ",", "FoldList", ",", "CopiesToReplace", ",", "TII", ",", "TRI", ",", "MRI", ")", ";", "}", "return", ";", "}", "const", "MCInstrDesc", "&", "UseDesc", "=", "UseMI", "->", "getDesc" ]
LLVM	SPIRV	CPP	stmt_completion	Virtual ISA	617,758	[ ".", "addUse", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "constrainAllUses", "(", "TII", ",", "TRI", ",", "RBI", ")", ";" ]	[ "bool", "SPIRVInstructionSelector", "::", "selectRsqrt", "(", "Register", "ResVReg", ",", "const", "SPIRVType", "", "ResType", ",", "MachineInstr", "&", "I", ")", "const", "{", "assert", "(", "I", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", ";", "MachineBasicBlock", "&", "BB", "=", "", "I", ".", "getParent", "(", ")", ";", "return", "BuildMI", "(", "BB", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addDef", "(", "ResVReg", ")", ".", "addUse", "(", "GR", ".", "getSPIRVTypeID", "(", "ResType", ")", ")", ".", "addImm", "(", "static_cast", "<", "uint32_t", ">", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "GLSL_std_450", ")", ")", ".", "addImm", "(", "GL", "::", "InverseSqrt", ")" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	617,759	[ "return", "true", ";" ]	[ "case", "Hexagon", "::", "A4_subp_c", ":", "case", "Hexagon", "::", "A4_tlbmatch", ":", "case", "Hexagon", "::", "A5_ACS", ":", "case", "Hexagon", "::", "F2_sfinvsqrta", ":", "case", "Hexagon", "::", "F2_sfrecipa", ":", "case", "Hexagon", "::", "J2_endloop0", ":", "case", "Hexagon", "::", "J2_endloop01", ":", "case", "Hexagon", "::", "J2_ploop1si", ":", "case", "Hexagon", "::", "J2_ploop1sr", ":", "case", "Hexagon", "::", "J2_ploop2si", ":", "case", "Hexagon", "::", "J2_ploop2sr", ":", "case", "Hexagon", "::", "J2_ploop3si", ":", "case", "Hexagon", "::", "J2_ploop3sr", ":", "case", "Hexagon", "::", "S2_cabacdecbin", ":", "case", "Hexagon", "::", "S2_storew_locked", ":", "case", "Hexagon", "::", "S4_stored_locked", ":", "return", "false", ";", "}" ]
LLVM	PowerPC	CPP	program_repair	CPU	617,760	[ "<FIXS>", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "<FIXE>" ]	[ "ArgVal", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", ",", "MVT", "::", "i64", ",", "ArgVal", ")", ";", "if", "(", "!", "isLittleEndian", ")", "ArgVal", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "dl", ",", "MVT", "::", "i64", ",", "ArgVal", ",", "<BUGS>", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "<BUGE>" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	617,761	[ "BuildMI", "(", "StackExtMBB", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "NextMBB", ")", ";" ]	[ "const", "DebugLoc", "DL", "=", "StackAllocMI", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "", "NextMBB", ";", "MachineBasicBlock", "", "StackExtMBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "MF", ".", "push_back", "(", "StackExtMBB", ")", ";", "BuildMI", "(", "StackExtMBB", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "StackExtMBB", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "NeedSaveArg", ")", "{", "if", "(", "!", "NeedSaveSP", ")", "{", "BuildMI", "(", "MBB", ",", "StackAllocMI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBB", ".", "begin", "(", ")", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "SaveSlotR3", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "}", "BuildMI", "(", "MBB", ",", "StackAllocMI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "StackAllocMI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "StackAllocMI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addMBB", "(", "StackExtMBB", ")", ";", "NextMBB", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "StackAllocMI", ",", "&", "MBB", ")", ";", "MBB", ".", "addSuccessor", "(", "NextMBB", ")", ";", "MBB", ".", "addSuccessor", "(", "StackExtMBB", ")", ";", "if", "(", "NeedSaveArg", ")", "{", "if", "(", "!", "NeedSaveSP", ")", "{", "BuildMI", "(", "", "NextMBB", ",", "StackAllocMI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "}", "else", "{", "BuildMI", "(", "", "NextMBB", ",", "StackAllocMI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "NextMBB", ",", "StackAllocMI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "SaveSlotR3", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "}" ]
LLVM	Mips	CPP	stmt_completion	CPU	617,762	[ ":" ]	[ "O", "<<", "<STR_LIT>", "\\t.set\\tpush\\n", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "\\t.set\\tmips32r2\\n", "<STR_LIT>", ";", "break", ";", "case", "Mips", "::", "Save16", ":", "O", "<<", "<STR_LIT>", "\\tsave\\t", "<STR_LIT>", ";", "printSaveRestore", "(", "MI", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", " # 16 bit inst\\n", "<STR_LIT>", ";", "return", ";", "case", "Mips", "::", "SaveX16", ":", "O", "<<", "<STR_LIT>", "\\tsave\\t", "<STR_LIT>", ";", "printSaveRestore", "(", "MI", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "return", ";", "case", "Mips", "::", "Restore16", ":", "O", "<<", "<STR_LIT>", "\\trestore\\t", "<STR_LIT>", ";", "printSaveRestore", "(", "MI", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", " # 16 bit inst\\n", "<STR_LIT>", ";", "return", ";", "case", "Mips", "::", "RestoreX16", ":", "O", "<<", "<STR_LIT>", "\\trestore\\t", "<STR_LIT>", ";", "printSaveRestore", "(", "MI", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "return", ";", "}", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "O", ")", "&&", "!", "printAlias", "(", "*", "MI", ",", "O", ")", ")", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Mips", "::", "RDHWR", ":", "case", "Mips", "::", "RDHWR64" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	617,763	[ "ImplicitDefine", "\|", "RegState", "::", "Dead", ")", ";" ]	[ "unsigned", "SrcReg", "=", "Compare", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg2", "=", "Compare", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "?", "Compare", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ":", "<NUM_LIT>", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Compare", ",", "MBBE", "=", "Branch", ";", "for", "(", "++", "MBBI", ";", "MBBI", "!=", "MBBE", ";", "++", "MBBI", ")", "if", "(", "MBBI", "->", "modifiesRegister", "(", "SrcReg", ",", "TRI", ")", "\|\|", "(", "SrcReg2", "&&", "MBBI", "->", "modifiesRegister", "(", "SrcReg2", ",", "TRI", ")", ")", ")", "return", "false", ";", "MachineOperand", "CCMask", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "assert", "(", "(", "CCMask", ".", "getImm", "(", ")", "&", "~", "<STR_LIT>", "::", "<STR_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid condition-code mask for integer comparison", "<STR_LIT>", ")", ";", "MachineOperand", "Target", "(", "MBBI", "->", "getOperand", "(", "Type", "==", "<STR_LIT>", "::", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "const", "uint32_t", "", "RegMask", ";", "if", "(", "Type", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "RegMask", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getRegMask", "(", ")", ";", "int", "CCUse", "=", "MBBI", "->", "findRegisterUseOperandIdx", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ",", "TRI", ")", ";", "assert", "(", "CCUse", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "BRC/BCR must use CC", "<STR_LIT>", ")", ";", "Branch", "->", "RemoveOperand", "(", "CCUse", ")", ";", "if", "(", "Type", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Type", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "Branch", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "Branch", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "Branch", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "Branch", "->", "setDesc", "(", "TII", "->", "get", "(", "FusedOpcode", ")", ")", ";", "MachineInstrBuilder", "MIB", "(", "", "Branch", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "Branch", ")", ";", "MIB", ".", "addOperand", "(", "Compare", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "Compare", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "CCMask", ")", ";", "if", "(", "Type", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "MIB", ".", "addOperand", "(", "Target", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::" ]
GCC	mep	MD	stmt_completion	CPU	617,764	[ "<STR_LIT>", "<STR_LIT>", ")", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "mem", ":", "QI", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const", ":", "SI", "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNS_TPREL", ")", ")", ")", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>" ]
LLVM	X86	TD	program_repair	CPU	617,765	[ "<FIXS>", "def", ":", "InstRW", "[", "SKXWriteResGroup30", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<FIXE>" ]	[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "SKXWriteResGroup30", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,766	[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,767	[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	Z80	CPP	next_suggestion	MPU	617,768	[ "return", "SDValue", "(", "Res", ",", "<NUM_LIT>", ")", ";" ]	[ "DAG", ".", "getTargetConstant", "(", "Z80", "::", "G16RegClassID", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "Hi", ",", "DAG", ".", "getTargetConstant", "(", "Z80", "::", "sub_high", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "Lo", ",", "DAG", ".", "getTargetConstant", "(", "Z80", "::", "sub_low", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "}", ";", "SDNode", "*", "Res", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "DL", ",", "MVT", "::", "i16", ",", "Ops", ")", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	617,769	[ "<NUM_LIT>", ")", "return", "false", ";" ]	[ "static", "bool", "isPredicatedOnVCTP", "(", "MachineInstr", "", "MI", ",", "bool", "Exclusive", "=", "false", ")", "{", "SetVector", "<", "MachineInstr", "", ">", "&", "Predicates", "=", "PredicatedInsts", "[", "MI", "]", "->", "Predicates", ";", "if", "(", "Exclusive", "&&", "Predicates", ".", "size", "(", ")", "!=" ]
LLVM	R600	TD	stmt_completion	GPU	617,770	[ ",", "<STR_LIT>", ",", "VReg_64", ">", ";" ]	[ "def", "DS_ADD_RTN_U64", ":", "DS_1A1D_RET", "<", "<NUM_LIT>" ]
LLVM	AArch64	CPP	program_repair	CPU	617,771	[ "<FIXS>", "<FIXE>", "<FIXS>", "Type", "*", "Ty", "=", "AI", "->", "getType", "(", ")", ";", "unsigned", "Size", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]	[ ":", "AtomicExpansionKind", "::", "LLSC", ";", "}", "<BUGS>", "<BUGE>", "TargetLowering", "::", "AtomicExpansionKindAArch64TargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "<BUGS>", "unsigned", "Size", "=", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "<BUGE>", "assert", "(", "Size", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "AtomicExpandPass should've handled larger sizes.", "<STR_LIT>", ")", ";", "<BUGS>", "if", "(", "AI", "->", "isFloatingPointOperation", "(", ")", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "<BUGE>", "bool", "CanUseLSE128", "=", "Subtarget", "->", "hasLSE128", "(", ")", "&&", "Size", "==", "<NUM_LIT>", "&&", "(", "AI", "->", "getOperation", "(", ")", "==", "AtomicRMWInst", "::", "Xchg", "\|\|", "AI", "->", "getOperation", "(", ")", "==", "AtomicRMWInst", "::", "Or", "\|\|" ]
GCC	m32c	MD	stmt_completion	MPU	617,772	[ "<STR_LIT>", "<STR_LIT>", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr" ]
LLVM	X86	CPP	next_suggestion	CPU	617,773	[ "SDValue", "Shuffle", "=", "PerformTargetShuffleCombine", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";" ]	[ "bool", "CanFold", "=", "false", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "ADD", ":", "case", "ISD", "::", "FADD", ":", "case", "ISD", "::", "SUB", ":", "case", "ISD", "::", "FSUB", ":", "case", "ISD", "::", "MUL", ":", "case", "ISD", "::", "FMUL", ":", "CanFold", "=", "true", ";", "}", "unsigned", "SVTNumElts", "=", "SVT", ".", "getVectorNumElements", "(", ")", ";", "ShuffleVectorSDNode", "", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "N", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "SVTNumElts", ";", "i", "!=", "e", "&&", "CanFold", ";", "++", "i", ")", "CanFold", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", "==", "(", "int", ")", "(", "i", "", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "SVTNumElts", ",", "e", "=", "NumElts", ";", "i", "!=", "e", "&&", "CanFold", ";", "++", "i", ")", "CanFold", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", "<", "<NUM_LIT>", ";", "if", "(", "CanFold", ")", "{", "SDValue", "BC00", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "BC0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "BC01", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "BC0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "NewBinOp", "=", "DAG", ".", "getNode", "(", "BC0", ".", "getOpcode", "(", ")", ",", "dl", ",", "VT", ",", "BC00", ",", "BC01", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "NewBinOp", ",", "N1", ",", "&", "SVOp", "->", "getMask", "(", ")", "[", "<NUM_LIT>", "]", ")", ";", "}", "}", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Elts", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Elts", ".", "push_back", "(", "getShuffleScalarElt", "(", "N", ",", "i", ",", "DAG", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "LD", "=", "EltsFromConsecutiveLoads", "(", "VT", ",", "Elts", ",", "dl", ",", "DAG", ",", "true", ")", ";", "if", "(", "LD", ".", "getNode", "(", ")", ")", "return", "LD", ";", "if", "(", "isTargetShuffle", "(", "N", "->", "getOpcode", "(", ")", ")", ")", "{" ]
GCC	mcore	MD	stmt_completion	MPU	617,774	[ ")", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Alpha	CPP	next_suggestion	MPU	617,775	[ "else", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]	[ "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	617,776	[ ")", ";" ]	[ "extern", "_", "_", "inline", "_", "Float16", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_reduce_mul_ph", "(", "_", "_", "m128h", "_", "_", "A", ")", "{", "_", "MM_REDUCE_OP", "(", "*" ]
GCC	sh	CPP	stmt_completion	CPU	617,777	[ "(", "x", ")", ";" ]	[ "if", "(", "FP_REGISTER_P", "(", "rn", ")", "&&", "(", "rn", "-", "FIRST_FP_REG", ")", "&", "<NUM_LIT>", ")", "return", ";", "x", "=", "gen_pop_4", "(", "gen_rtx_REG", "(", "DFmode", ",", "rn", ")", ")", ";", "}", "else", "if", "(", "TARGET_SH2E", "&&", "FP_REGISTER_P", "(", "rn", ")", ")", "x", "=", "gen_pop_e", "(", "gen_rtx_REG", "(", "SFmode", ",", "rn", ")", ")", ";", "else", "x", "=", "gen_pop", "(", "gen_rtx_REG", "(", "SImode", ",", "rn", ")", ")", ";", "x", "=", "emit_insn" ]
LLVM	Hexagon	TD	stmt_completion	DSP	617,778	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicateLate", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "LC0", ",", "P3", ",", "SA0", ",", "USR", "]", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>" ]
LLVM	JVM	CPP	next_suggestion	Virtual ISA	617,779	[ "TargetPassConfig", "::", "addOptimizedRegAlloc", "(", "RegAllocPass", ")", ";" ]	[ "void", "JVMPassConfig", "::", "addOptimizedRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "disablePass", "(", "&", "RegisterCoalescerID", ")", ";" ]
LLVM	SPIRV	CPP	stmt_completion	Virtual ISA	617,780	[ "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{" ]	[ "unsigned", "SPIRVInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&" ]
LLVM	Hexagon	CPP	code_generation	DSP	617,781	[ "void", "HexagonFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "", "RS", ")", "const", "{", "auto", "&", "HRI", "=", "", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "SavedRegs", ".", "resize", "(", "HRI", ".", "getNumRegs", "(", ")", ")", ";", "if", "(", "MF", ".", "getInfo", "<", "HexagonMachineFunctionInfo", ">", "(", ")", "->", "hasEHReturn", "(", ")", ")", "for", "(", "const", "MCPhysReg", "", "R", "=", "HRI", ".", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "", "R", ";", "++", "R", ")", "SavedRegs", ".", "set", "(", "", "R", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "NewRegs", ";", "expandSpillMacros", "(", "MF", ",", "NewRegs", ")", ";", "if", "(", "OptimizeSpillSlots", "&&", "!", "isOptNone", "(", "MF", ")", ")", "optimizeSpillSlots", "(", "MF", ",", "NewRegs", ")", ";", "if", "(", "!", "NewRegs", ".", "empty", "(", ")", "\|\|", "mayOverflowFrameOffset", "(", "MF", ")", ")", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SetVector", "<", "const", "TargetRegisterClass", "", ">", "SpillRCs", ";", "SpillRCs", ".", "insert", "(", "&", "Hexagon", "::", "IntRegsRegClass", ")", ";", "for", "(", "unsigned", "VR", ":", "NewRegs", ")", "SpillRCs", ".", "insert", "(", "MRI", ".", "getRegClass", "(", "VR", ")", ")", ";", "for", "(", "auto", "", "RC", ":", "SpillRCs", ")", "{", "if", "(", "!", "needToReserveScavengingSpillSlots", "(", "MF", ",", "HRI", ",", "RC", ")", ")", "continue", ";", "unsigned", "Num", "=", "<NUM_LIT>", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "case", "Hexagon", "::", "IntRegsRegClassID", ":", "Num", "=", "NumberScavengerSlots", ";", "break", ";", "case", "Hexagon", "::", "HvxQRRegClassID", ":", "Num", "=", "<NUM_LIT>", ";", "break", ";", "}", "unsigned", "S", "=", "HRI", ".", "getSpillSize", "(", "", "RC", ")", ",", "A", "=", "HRI", ".", "getSpillAlignment", "(", "*", "RC", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Num", ";", "i", "++", ")", "{", "int", "NewFI", "=", "MFI", ".", "CreateSpillStackObject", "(", "S", ",", "A", ")", ";", "RS", "->", "addScavengingFrameIndex", "(", "NewFI", ")", ";", "}", "}", "}", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";", "}" ]	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]
GCC	mn10300	CPP	program_repair	MPU	617,782	[ "<FIXS>", "int", "j", ";", "<FIXE>" ]	[ "{", "if", "(", "fmt", "[", "i", "]", "==", "'", "E", "'", ")", "{", "<BUGS>", "register", "int", "j", ";", "<BUGE>", "for", "(", "j", "=", "XVECLEN", "(", "x", ",", "i", ")", "-", "<NUM_LIT>", ";", "j", ">=", "<NUM_LIT>", ";", "j", "--", ")", "if", "(", "!", "legitimate_pic_operand_p", "(", "XVECEXP", "(", "x", ",", "i", ",", "j", ")", ")", ")" ]
LLVM	AArch64	CPP	stmt_completion	CPU	617,783	[ ",", "Modifier", ")", ")", "{" ]	[ "bool", "isMoveWideImm", "(", "unsigned", "RegWidth", ",", "AArch64MCExpr", "::", "VariantKind", "*", "PermittedModifiers", ",", "unsigned", "NumModifiers", ")", "const", "{", "if", "(", "!", "isImmWithLSL", "(", ")", ")", "return", "false", ";", "if", "(", "ImmWithLSL", ".", "ShiftAmount", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "ImmWithLSL", ".", "ShiftAmount", ">=", "RegWidth", ")", "return", "false", ";", "AArch64MCExpr", "::", "VariantKind", "Modifier", ";", "if", "(", "isNonConstantExpr", "(", "ImmWithLSL", ".", "Val" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	617,784	[ "}" ]	[ "Value", "&=", "~", "(", "uint64_t", ")", "<NUM_LIT>", ";", "}", "if", "(", "DLC", ")", "{", "*", "DLC", "=", "DAG", ".", "getTargetConstant", "(", "(", "Value", "&", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "Value", "&=", "~", "(", "uint64_t", ")", "<NUM_LIT>", ";", "}", "return", "Value", "==", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	617,785	[ "(", "v4f16", "V64", ":", "$", "Rn", ")", ",", "(", "v4f16", "V64", ":", "$", "Rm", ")", ")", ")", "]", ">", ";" ]	[ "def", "v4f16", ":", "BaseSIMDThreeSameVector", "<", "<NUM_LIT>", ",", "U", ",", "{", "S", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "opc", "}", ",", "V64", ",", "asm", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v4i16", "V64", ":", "$", "Rd", ")", ",", "(", "OpNode" ]
LLVM	X86	CPP	next_suggestion	CPU	617,786	[ "}" ]	[ "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", "{rn-sae}", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", "{rd-sae}", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", "{ru-sae}", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", "{rz-sae}", "<STR_LIT>", ";", "break", ";", "}" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	617,787	[ "SVT", ",", "Alignment", ",", "Flags", ",", "Fast", ")", ";" ]	[ "MVT", "SVT", "=", "VT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "Subtarget", ".", "isHVXVectorType", "(", "SVT", ",", "true", ")", ")", "return", "allowsHvxMemoryAccess", "(" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	617,788	[ "bits", "<", "<NUM_LIT>", ">", "src", ";" ]	[ "let", "OutOperandList", "=", "(", "outs", "Rdst", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "(", "ins", "Rsrc", ":", "$", "src", ",", "i8imm", ":", "$", "dim", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "SPred", ":", "$", "pred", ")", ";", "let", "Itinerary", "=", "IIC_ScalarOp", ";", "let", "isNotUsedInDisasm", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	617,789	[ "}" ]	[ "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "EltBits", ";", "if", "(", "!", "getTargetConstantBitsFromNode", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "UndefElts", ",", "EltBits", ")", ")", "return", "false", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "(", "int", ")", "EltBits", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "UndefElts", "[", "i", "]", ")", "{", "Mask", ".", "push_back", "(", "SM_SentinelUndef", ")", ";", "continue", ";", "}", "uint64_t", "ByteBits", "=", "EltBits", "[", "i", "]", ".", "getZExtValue", "(", ")", ";", "if", "(", "ByteBits", "!=", "<NUM_LIT>", "&&", "ByteBits", "!=", "<NUM_LIT>", ")", "return", "false", ";", "Mask", ".", "push_back", "(", "ByteBits", "==", "<NUM_LIT>", "?", "SM_SentinelZero", ":", "i", ")", ";", "}", "Ops", ".", "push_back", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "uint64_t", "ShiftVal", "=", "N", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "NumBitsPerElt", "<=", "ShiftVal", ")", "{", "Mask", ".", "append", "(", "NumElts", ",", "SM_SentinelZero", ")", ";", "return", "true", ";" ]
LLVM	AArch64	CPP	program_repair	CPU	617,790	[ "<FIXS>", "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_SUBVECTOR", "&&", "isNullConstant", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "N1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_SUBVECTOR", "&&", "isNullConstant", "(", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "N0", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "N1", "=", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "VT", "=", "N0", ".", "getValueType", "(", ")", ";", "<FIXE>" ]	[ "assert", "(", "(", "VT", ".", "is128BitVector", "(", ")", "\|\|", "VT", ".", "is64BitVector", "(", ")", ")", "&&", "VT", ".", "isInteger", "(", ")", "&&", "<STR_LIT>", "unexpected type for custom-lowering ISD::MUL", "<STR_LIT>", ")", ";", "<BUGS>", "SDNode", "", "N0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "SDNode", "", "N1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "<BUGE>", "bool", "isMLA", "=", "false", ";", "EVT", "OVT", "=", "VT", ";", "if", "(", "VT", ".", "is64BitVector", "(", ")", ")", "{", "<BUGS>", "if", "(", "N0", "->", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_SUBVECTOR", "&&", "isNullConstant", "(", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "N1", "->", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_SUBVECTOR", "&&", "isNullConstant", "(", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "N0", "=", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "N1", "=", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "VT", "=", "N0", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "<BUGE>", "}", "else", "{", "if", "(", "VT", "==", "MVT", "::", "v1i64", ")", "{", "if", "(", "Subtarget", "->", "hasSVE", "(", ")", ")" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	617,791	[ "}" ]	[ "if", "(", "!", "RASI", ")", "{", "int", "LROffset", "=", "Subtarget", ".", "getFrameLowering", "(", ")", "->", "getReturnSaveOffset", "(", ")", ";", "RASI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateFixedObject", "(", "isPPC64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "LROffset", ",", "false", ")", ";", "FI", "->", "setReturnAddrSaveIndex", "(", "RASI", ")", ";" ]
LLVM	R600	CPP	stmt_completion	GPU	617,792	[ "<NUM_LIT>", ")", ";" ]	[ "O", "<<", "formatHex", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", "&" ]
GCC	rs6000	CPP	stmt_completion	CPU	617,793	[ "_", "B", ")", ";" ]	[ "return", "(", "_", "_", "m128i", ")", "vec_mergeh", "(", "(", "_", "_", "v16qu", ")", "_", "_", "A", ",", "(", "_", "_", "v16qu", ")", "_" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	617,794	[ "if", "(", "CriticalResourceIdx", "!=", "UINT_MAX", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "++ \| Critical resource: ", "<STR_LIT>", "<<", "SchedModel", "->", "getProcResource", "(", "CriticalResourceIdx", ")", "->", "Name", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";" ]	[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "SchedModel", "->", "getNumProcResourceKinds", "(", ")", ";", "++", "i", ")", "if", "(", "ProcResourceCounters", "[", "i", "]", ">", "<NUM_LIT>", ")", "dbgs", "(", ")", "<<", "SchedModel", "->", "getProcResource", "(", "i", ")", "->", "Name", "<<", "<STR_LIT>", ":", "<STR_LIT>", "<<", "ProcResourceCounters", "[", "i", "]", "<<", "<STR_LIT>", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";" ]
LLVM	SystemZ	TD	next_suggestion	CPU	617,795	[ "}" ]	[ "class", "LoadMultipleSSe", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterOperand", "cls", ">", ":", "InstSSe", "<", "opcode", ",", "(", "outs", "cls", ":", "$", "R1", ",", "cls", ":", "$", "R3", ")", ",", "(", "ins", "bdaddr12only", ":", "$", "BD2", ",", "bdaddr12only", ":", "$", "BD4", ")", ",", "mnemonic", "#", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "mayLoad", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	617,796	[ ")", ";" ]	[ "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU" ]
LLVM	ARM	TD	next_suggestion	CPU	617,797	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "class", "MVE_VCMPqqi", "<", "string", "suffix", ",", "bits", "<", "<NUM_LIT>", ">", "size", ">", ":", "MVE_VCMPqq", "<", "suffix", ",", "<NUM_LIT>", ",", "size", ",", "pred_basic_i", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	617,798	[ "<STR_LIT>", "over conditional branch expansion", "<STR_LIT>", ")", ";" ]	[ "assert", "(", "Bits", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "max branch displacement must be enough to jump", "<STR_LIT>" ]
GCC	sparc	CPP	program_repair	CPU	617,799	[ "<FIXS>", "static", "int", "<FIXE>" ]	[ "ultra_pipe", ".", "free_slot_mask", "=", "<NUM_LIT>", ";", "}", "<BUGS>", "int", "<BUGE>", "ultrasparc_variable_issue", "(", "insn", ")", "rtx", "insn", ";", "{" ]

LLVM

Mips

CPP

stmt_completion

CPU

617,700

[ ")", "return", "false", ";" ]

[ "const", "MipsSubtarget", "&", "Subtarget", "=", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "useSmallSection", "(", ")", ")", "return", "false", ";", "const", "GlobalVariable", "*", "GVA", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "if", "(", "!", "GVA", ")", "return", "false", ";", "if", "(", "!", "Kind", ".", "isBSS", "(", ")", "&&", "!", "Kind", ".", "isDataRel", "(", ")", ")", "return", "false", ";", "if", "(", "Kind", ".", "isMergeable1ByteCString", "(", ")" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

617,701

[ "ELF", "::", "EF_AMDGPU_MACH_AMDGCN_GFX810", ";" ]

[ "case", "GK_R600", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_R600", ";", "case", "GK_R630", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_R630", ";", "case", "GK_RS880", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_RS880", ";", "case", "GK_RV670", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_RV670", ";", "case", "GK_RV710", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_RV710", ";", "case", "GK_RV730", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_RV730", ";", "case", "GK_RV770", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_RV770", ";", "case", "GK_CEDAR", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_CEDAR", ";", "case", "GK_CYPRESS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_CYPRESS", ";", "case", "GK_JUNIPER", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_JUNIPER", ";", "case", "GK_REDWOOD", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_REDWOOD", ";", "case", "GK_SUMO", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_SUMO", ";", "case", "GK_BARTS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_BARTS", ";", "case", "GK_CAICOS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_CAICOS", ";", "case", "GK_CAYMAN", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_CAYMAN", ";", "case", "GK_TURKS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_TURKS", ";", "case", "GK_GFX600", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_AMDGCN_GFX600", ";", "case", "GK_GFX601", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_AMDGCN_GFX601", ";", "case", "GK_GFX700", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_AMDGCN_GFX700", ";", "case", "GK_GFX701", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_AMDGCN_GFX701", ";", "case", "GK_GFX702", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_AMDGCN_GFX702", ";", "case", "GK_GFX703", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_AMDGCN_GFX703", ";", "case", "GK_GFX704", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_AMDGCN_GFX704", ";", "case", "GK_GFX801", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_AMDGCN_GFX801", ";", "case", "GK_GFX802", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_AMDGCN_GFX802", ";", "case", "GK_GFX803", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_AMDGCN_GFX803", ";", "case", "GK_GFX810", ":", "return" ]

LLVM

X86

CPP

stmt_completion

CPU

617,702

[ "::", "i32", ")", ";" ]

[ "Disp", "=", "CurDAG", "->", "getTargetExternalSymbol", "(", "AM", ".", "ES", ",", "MVT", "::", "i32", ",", "AM", ".", "SymbolFlags", ")", ";", "}", "else", "if", "(", "AM", ".", "MCSym", ")", "{", "assert", "(", "!", "AM", ".", "Disp", "&&", "<STR_LIT>", "Non-zero displacement is ignored with MCSym.", "<STR_LIT>", ")", ";", "assert", "(", "AM", ".", "SymbolFlags", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "oo", "<STR_LIT>", ")", ";", "Disp", "=", "CurDAG", "->", "getMCSymbol", "(", "AM", ".", "MCSym", ",", "MVT", "::", "i32", ")", ";", "}", "else", "if", "(", "AM", ".", "JT", "!=", "-", "<NUM_LIT>", ")", "{", "assert", "(", "!", "AM", ".", "Disp", "&&", "<STR_LIT>", "Non-zero displacement is ignored with JT.", "<STR_LIT>", ")", ";", "Disp", "=", "CurDAG", "->", "getTargetJumpTable", "(", "AM", ".", "JT", ",", "MVT", "::", "i32", ",", "AM", ".", "SymbolFlags", ")", ";", "}", "else", "if", "(", "AM", ".", "BlockAddr", ")", "Disp", "=", "CurDAG", "->", "getTargetBlockAddress", "(", "AM", ".", "BlockAddr", ",", "MVT", "::", "i32", ",", "AM", ".", "Disp", ",", "AM", ".", "SymbolFlags", ")", ";", "else", "Disp", "=", "CurDAG", "->", "getTargetConstant", "(", "AM", ".", "Disp", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "if", "(", "AM", ".", "Segment", ".", "getNode", "(", ")", ")", "Segment", "=", "AM", ".", "Segment", ";", "else", "Segment", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "MVT" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

617,703

[ "}" ]

[ "if", "(", "!", "UnusedCarry", ".", "isValid", "(", ")", ")", "return", "MachineInstrBuilder", "(", ")", ";", "return", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_ADD_I32_e64", ")", ",", "DestReg", ")", ".", "addReg", "(", "UnusedCarry", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";" ]

GCC

s390

CPP

program_repair

MPU

617,704

[ "<FIXS>", "output_asm_insn", "(", "<STR_LIT>", "brasl\\t%0,%2%K2", "<STR_LIT>", ",", "op", ")", ";", "<FIXE>" ]

[ "output_asm_insn", "(", "<STR_LIT>", "st\\t%0,%1", "<STR_LIT>", ",", "op", ")", ";", "if", "(", "flag_dwarf2_cfi_asm", ")", "output_asm_insn", "(", "<STR_LIT>", ".cfi_rel_offset\\t%0,%3", "<STR_LIT>", ",", "op", ")", ";", "<BUGS>", "output_asm_insn", "(", "<STR_LIT>", "brasl\\t%0,%2", "<STR_LIT>", ",", "op", ")", ";", "<BUGE>", "output_asm_insn", "(", "<STR_LIT>", "l\\t%0,%1", "<STR_LIT>", ",", "op", ")", ";", "if", "(", "flag_dwarf2_cfi_asm", ")", "output_asm_insn", "(", "<STR_LIT>", ".cfi_restore\\t%0", "<STR_LIT>", ",", "op", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

617,705

[ "}" ]

[ "SDValue", "Ptr", "=", "St", "->", "getBasePtr", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "(", "ToSz", "*", "NumElems", ")", "/", "StoreType", ".", "getSizeInBits", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDValue", "SubVec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "StoreType", ",", "ShuffWide", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ",", "dl", ")", ")", ";", "SDValue", "Ch", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "dl", ",", "SubVec", ",", "Ptr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "Ptr", "=", "DAG", ".", "getMemBasePlusOffset", "(", "Ptr", ",", "StoreType", ".", "getStoreSize", "(", ")", ",", "dl", ")", ";", "Chains", ".", "push_back", "(", "Ch", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "Chains", ")", ";", "}", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "const", "Function", "&", "F", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "bool", "NoImplicitFloatOps", "=", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", ";", "bool", "F64IsLegal", "=", "!", "Subtarget", ".", "useSoftFloat", "(", ")", "&&", "!", "NoImplicitFloatOps", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ";", "if", "(", "(", "VT", ".", "isVector", "(", ")", "||", "(", "VT", "==", "MVT", "::", "i64", "&&", "F64IsLegal", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", ")", "&&", "isa", "<", "LoadSDNode", ">", "(", "St", "->", "getValue", "(", ")", ")", "&&", "!", "cast", "<", "LoadSDNode", ">", "(", "St", "->", "getValue", "(", ")", ")", "->", "isVolatile", "(", ")", "&&", "St", "->", "getChain", "(", ")", ".", "hasOneUse", "(", ")", "&&", "!", "St", "->", "isVolatile", "(", ")", ")", "{", "LoadSDNode", "*", "Ld", "=", "cast", "<", "LoadSDNode", ">", "(", "St", "->", "getValue", "(", ")", ".", "getNode", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "if", "(", "!", "ISD", "::", "isNormalLoad", "(", "Ld", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "&&", "!", "Ld", "->", "hasNUsesOfValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "LdDL", "(", "Ld", ")", ";", "SDLoc", "StDL", "(", "N", ")", ";", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", "||", "F64IsLegal", ")", "{", "MVT", "LdVT", "=", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "(", "!", "VT", ".", "isFloatingPoint", "(", ")", "||", "!", "F64IsLegal", ")", ")", "?", "MVT", "::", "i64", ":", "MVT", "::", "f64", ";", "SDValue", "NewLd", "=", "DAG", ".", "getLoad", "(", "LdVT", ",", "LdDL", ",", "Ld", "->", "getChain", "(", ")", ",", "Ld", "->", "getBasePtr", "(", ")", ",", "Ld", "->", "getMemOperand", "(", ")", ")", ";", "DAG", ".", "makeEquivalentMemoryOrdering", "(", "Ld", ",", "NewLd", ")", ";", "return", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "StDL", ",", "NewLd", ",", "St", "->", "getBasePtr", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", ")", ";", "}", "SDValue", "LoAddr", "=", "Ld", "->", "getBasePtr", "(", ")", ";", "SDValue", "HiAddr", "=", "DAG", ".", "getMemBasePlusOffset", "(", "LoAddr", ",", "<NUM_LIT>", ",", "LdDL", ")", ";", "SDValue", "LoLd", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i32", ",", "LdDL", ",", "Ld", "->", "getChain", "(", ")", ",", "LoAddr", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "getAlignment", "(", ")", ",", "Ld", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "HiLd", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i32", ",", "LdDL", ",", "Ld", "->", "getChain", "(", ")", ",", "HiAddr", ",", "Ld", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "MinAlign", "(", "Ld", "->", "getAlignment", "(", ")", ",", "<NUM_LIT>", ")", ",", "Ld", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "DAG", ".", "makeEquivalentMemoryOrdering", "(", "Ld", ",", "LoLd", ")", ";", "DAG", ".", "makeEquivalentMemoryOrdering", "(", "Ld", ",", "HiLd", ")", ";", "LoAddr", "=", "St", "->", "getBasePtr", "(", ")", ";", "HiAddr", "=", "DAG", ".", "getMemBasePlusOffset", "(", "LoAddr", ",", "<NUM_LIT>", ",", "StDL", ")", ";", "SDValue", "LoSt", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "StDL", ",", "LoLd", ",", "LoAddr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "HiSt", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "StDL", ",", "HiLd", ",", "HiAddr", ",", "St", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "MinAlign", "(", "St", "->", "getAlignment", "(", ")", ",", "<NUM_LIT>", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "StDL", ",", "MVT", "::", "Other", ",", "LoSt", ",", "HiSt", ")", ";", "}", "if", "(", "VT", "==", "MVT", "::", "i64", "&&", "F64IsLegal", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "St", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", ")", "{", "SDValue", "OldExtract", "=", "St", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "ExtOp0", "=", "OldExtract", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "VecSize", "=", "ExtOp0", ".", "getValueSizeInBits", "(", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MVT", "::", "f64", ",", "VecSize", "/", "<NUM_LIT>", ")", ";", "SDValue", "BitCast", "=", "DAG", ".", "getBitcast", "(", "VecVT", ",", "ExtOp0", ")", ";", "SDValue", "NewExtract", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "f64", ",", "BitCast", ",", "OldExtract", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "dl", ",", "NewExtract", ",", "St", "->", "getBasePtr", "(", ")", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";" ]

LLVM

ARM64

TD

next_suggestion

CPU

617,706

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ra", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

617,707

[ "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "f80", ",", "MVT", "::", "Other", ")", ";" ]

[ "SDValue", "OffsetSlot", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackSlot", ",", "WordOff", ")", ";", "SDValue", "Store1", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Store2", "=", "DAG", ".", "getStore", "(", "Store1", ",", "dl", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ",", "OffsetSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Fild", "=", "BuildFILD", "(", "Op", ",", "MVT", "::", "i64", ",", "Store2", ",", "StackSlot", ",", "DAG", ")", ";", "return", "Fild", ";", "}", "assert", "(", "SrcVT", "==", "MVT", "::", "i64", "&&", "<STR_LIT>", "Unexpected type in UINT_TO_FP", "<STR_LIT>", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "int", "SSFI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "StackSlot", ")", "->", "getIndex", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "SSFI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

617,708

[ "CreateImm", "(", "Val", ")", ")", ";" ]

[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::" ]

LLVM

ARM

CPP

next_suggestion

CPU

617,709

[ "AllAdds", ".", "insert", "(", "R", ".", "getAdds", "(", ")", ".", "begin", "(", ")", ",", "R", ".", "getAdds", "(", ")", ".", "end", "(", ")", ")", ";" ]

[ "if", "(", "I", ".", "getOpcode", "(", ")", "!=", "Instruction", "::", "Add", ")", "continue", ";", "if", "(", "AllAdds", ".", "count", "(", "&", "I", ")", ")", "continue", ";", "const", "auto", "*", "Ty", "=", "I", ".", "getType", "(", ")", ";", "if", "(", "!", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", "&&", "!", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "continue", ";", "Reduction", "R", "(", "&", "I", ")", ";", "if", "(", "!", "Search", "(", "&", "I", ",", "&", "BB", ",", "R", ")", ")", "continue", ";", "R", ".", "InsertMuls", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "After search, Reduction:\\n", "<STR_LIT>", ";", "R", ".", "dump", "(", ")", ")", ";", "if", "(", "!", "CreateParallelPairs", "(", "R", ")", ")", "continue", ";", "InsertParallelMACs", "(", "R", ")", ";", "Changed", "=", "true", ";" ]

GCC

arm

MD

stmt_completion

CPU

617,710

[ "<STR_LIT>", ")", ")" ]

[ "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

LLVM

AMDGPU

TD

next_suggestion

GPU

617,711

[ "let", "OperandType", "=", "<STR_LIT>", ";" ]

[ "def", "InterpSlot", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "InterpSlotMatchClass", ";" ]

GCC

tilegx

CPP

program_repair

VLIW

617,712

[ "<FIXS>", "create_temp_reg_if_possible", "(", "machine_mode", "mode", ",", "rtx", "default_reg", ")", "<FIXE>" ]

[ "static", "rtx", "<BUGS>", "create_temp_reg_if_possible", "(", "enum", "machine_mode", "mode", ",", "rtx", "default_reg", ")", "<BUGE>", "{", "return", "can_create_pseudo_p", "(", ")", "?", "gen_reg_rtx", "(", "mode", ")", ":", "default_reg", ";", "}" ]

LLVM

AArch64

TD

next_suggestion

CPU

617,713

[ "}" ]

[ "def", "movimm32_imm", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=", "AsmImmRange", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,714

[ "}" ]

[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

WebAssembly

CPP

program_repair

Virtual ISA

617,715

[ "<FIXS>", "WebAssemblyMCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "MCContext", "&", "Ctx", ")", ":", "MCII", "(", "MCII", ")", ",", "Ctx", "{", "Ctx", "}", "{", "}", "<FIXE>", "<FIXS>", "MCCodeEmitter", "*", "llvm", "::", "createWebAssemblyMCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "WebAssemblyMCCodeEmitter", "(", "MCII", ",", "Ctx", ")", ";", "<FIXE>" ]

[ "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", ";", "public", ":", "<BUGS>", "WebAssemblyMCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ")", ":", "MCII", "(", "MCII", ")", "{", "}", "<BUGE>", "}", ";", "}", "<BUGS>", "MCCodeEmitter", "*", "llvm", "::", "createWebAssemblyMCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ")", "{", "return", "new", "WebAssemblyMCCodeEmitter", "(", "MCII", ")", ";", "<BUGE>", "}", "void", "WebAssemblyMCCodeEmitter", "::", "encodeInstruction", "(" ]

GCC

nds32

MD

next_suggestion

CPU

617,716

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "match_test", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

617,717

[ "const", "MCInstrDesc", "&", "MCID2", "=", "TII", "->", "get", "(", "AddSubOpc", ")", ";" ]

[ "void", "MLxExpansion", "::", "ExpandFPMLxInstruction", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineInstr", "*", "MI", ",", "unsigned", "MulOpc", ",", "unsigned", "AddSubOpc", ",", "bool", "NegAcc", ",", "bool", "HasLane", ")", "{", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "DstDead", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "unsigned", "AccReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src1Reg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src2Reg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "Src1Kill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "Src2Kill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "unsigned", "LaneImm", "=", "HasLane", "?", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "unsigned", "NextOp", "=", "HasLane", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<STR_LIT>", "::", "<STR_LIT>", "Pred", "=", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "MI", "->", "getOperand", "(", "NextOp", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "MI", "->", "getOperand", "(", "++", "NextOp", ")", ".", "getReg", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID1", "=", "TII", "->", "get", "(", "MulOpc", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

617,718

[ "Success", ";" ]

[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", "-", "Val", ")", ")", ";", "return", "MCDisassembler", "::" ]

GCC

nds32

MD

next_suggestion

CPU

617,719

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

PowerPC

TD

stmt_completion

CPU

617,720

[ ",", "i32imm", ":", "$", "BROPC", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ";" ]

[ "def", "SELECT_CC_F16", ":", "PPCCustomInserterPseudo", "<", "(", "outs", "vrrc", ":", "$", "dst", ")", ",", "(", "ins", "crrc", ":", "$", "cond", ",", "vrrc", ":", "$", "T", ",", "vrrc", ":", "$", "F" ]

GCC

aarch64

MD

next_suggestion

CPU

617,721

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "aarch64_endian_lane_rtx", "(", "<", "VHALF", ">", "mode", ",", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<STR_LIT>", "}" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

617,722

[ "npos", ")", "{" ]

[ "ParseSubtargetFeatures", "(", "FS", ",", "CPU", ")", ";", "if", "(", "is64Bit", ")", "{", "Has64BitSupport", "=", "true", ";", "Use64BitRegs", "=", "true", ";", "}", "if", "(", "use64BitRegs", "(", ")", "&&", "!", "has64BitSupport", "(", ")", ")", "Use64BitRegs", "=", "false", ";", "if", "(", "TT", ".", "length", "(", ")", ">", "<NUM_LIT>", ")", "{", "size_t", "DarwinPos", "=", "TT", ".", "find", "(", "<STR_LIT>", "-darwin", "<STR_LIT>", ")", ";", "if", "(", "DarwinPos", "!=", "std", "::", "string", "::" ]

LLVM

PowerPC

TD

next_suggestion

CPU

617,723

[ "let", "FRB", "=", "<NUM_LIT>", ";" ]

[ "class", "X_BF3", "<", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "bits", "<", "<NUM_LIT>", ">", "xo", ",", "dag", "OOL", ",", "dag", "IOL", ",", "string", "asmstr", ",", "InstrItinClass", "itin", ">", ":", "XForm_17", "<", "opcode", ",", "xo", ",", "OOL", ",", "IOL", ",", "asmstr", ",", "itin", ">", "{", "let", "FRA", "=", "<NUM_LIT>", ";" ]

LLVM

Tile64

CPP

next_suggestion

VLIW

617,724

[ "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheTile64Target", ",", "createTile64MCSubtargetInfo", ")", ";" ]

[ "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheTile64Target", ",", "createTile64MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheTile64Target", ",", "createTile64MCRegisterInfo", ")", ";" ]

LLVM

ARM64

TD

next_suggestion

CPU

617,725

[ "}" ]

[ "let", "ParserMatchClass", "=", "MemoryIndexed32SImm7", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPR64sp", ":", "$", "base", ",", "i32imm", ":", "$", "offset", ")", ";" ]

GCC

rs6000

CPP

program_repair

CPU

617,726

[ "<FIXS>", "return", "COMPARISON_P", "(", "op", ")", ";", "<FIXE>" ]

[ "{", "if", "(", "mode", "!=", "VOIDmode", "&&", "mode", "!=", "GET_MODE", "(", "op", ")", ")", "return", "<NUM_LIT>", ";", "<BUGS>", "return", "GET_RTX_CLASS", "(", "GET_CODE", "(", "op", ")", ")", "==", "'", "'", ";", "<BUGE>", "}", "int" ]

LLVM

AArch64

TD

next_suggestion

CPU

617,727

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm6", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm4", ";", "let", "Unpredictable", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

CPP

code_generation

DSP

617,728

[ "Value", "*", "HexagonTargetLowering", "::", "emitStoreConditional", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "*", "Val", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "BasicBlock", "*", "BB", "=", "Builder", ".", "GetInsertBlock", "(", ")", ";", "Module", "*", "M", "=", "BB", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Type", "*", "Ty", "=", "Val", "->", "getType", "(", ")", ";", "unsigned", "SZ", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "Type", "*", "CastTy", "=", "Builder", ".", "getIntNTy", "(", "SZ", ")", ";", "assert", "(", "(", "SZ", "==", "<NUM_LIT>", "||", "SZ", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Only 32/64-bit atomic stores supported", "<STR_LIT>", ")", ";", "Intrinsic", "::", "ID", "IntID", "=", "(", "SZ", "==", "<NUM_LIT>", ")", "?", "Intrinsic", "::", "hexagon_S2_storew_locked", ":", "Intrinsic", "::", "hexagon_S4_stored_locked", ";", "Function", "*", "Fn", "=", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "IntID", ")", ";", "unsigned", "AS", "=", "Addr", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "CastTy", "->", "getPointerTo", "(", "AS", ")", ")", ";", "Val", "=", "Builder", ".", "CreateBitCast", "(", "Val", ",", "CastTy", ")", ";", "Value", "*", "Call", "=", "Builder", ".", "CreateCall", "(", "Fn", ",", "{", "Addr", ",", "Val", "}", ",", "<STR_LIT>", "stcx", "<STR_LIT>", ")", ";", "Value", "*", "Cmp", "=", "Builder", ".", "CreateICmpEQ", "(", "Call", ",", "Builder", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "Value", "*", "Ext", "=", "Builder", ".", "CreateZExt", "(", "Cmp", ",", "Type", "::", "getInt32Ty", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "return", "Ext", ";", "}" ]

[ "Perform", "a", "store-conditional", "operation", "to", "Addr", "." ]

GCC

s390

MD

next_suggestion

MPU

617,729

[ "else" ]

[ "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "mem", ":", "QI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "get_attr_op_type", "(", "insn", ")", "=", "=", "OP_TYPE_RR", ")", "return", "<STR_LIT>" ]

LLVM

X86

TD

program_repair

CPU

617,730

[ "<FIXS>", "def", ":", "InstRW", "[", "SKXWriteResGroup256", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]

[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "SKXWriteResGroup256", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", "SKXWriteResGroup258", ":", "SchedWriteRes", "[", "SKXPort0", ",", "SKXPort23", ",", "SKXPort05", ",", "SKXPort06", ",", "SKXPort0156", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]

LLVM

R600

CPP

program_repair

GPU

617,731

[ "<FIXS>", "if", "(", "Offset", ")", "{", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_ADD_I32", ")", ",", "AMDGPU", "::", "M0", ")", ".", "addReg", "(", "Idx", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "AMDGPU", "::", "M0", ")", ".", "addReg", "(", "Idx", ")", ";", "}", "<FIXE>" ]

[ "unsigned", "Idx", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "AMDGPU", "::", "SReg_32RegClass", ".", "contains", "(", "Idx", ")", ")", "{", "<BUGS>", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "AMDGPU", "::", "M0", ")", ".", "addReg", "(", "Idx", ")", ";", "<BUGE>", "MBB", ".", "insert", "(", "I", ",", "MovRel", ")", ";", "}", "else", "{" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,732

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_addh_h16_sat_hh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

CellSPU

TD

stmt_completion

MPU

617,733

[ ",", "R32FP", ">", ";" ]

[ "def", "f32_cond", ":", "SELBRegCondInst", "<", "R32C" ]

LLVM

X86

TD

stmt_completion

CPU

617,734

[ "(", "VMOVSHDUPYrm", "addr", ":", "$", "src", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v8i32", "(", "X86Movshdup", "(", "bc_v8i32", "(", "loadv4i64", "addr", ":", "$", "src", ")", ")", ")", ")", "," ]

GCC

i386

CPP

program_repair

CPU

617,735

[ "<FIXS>", "x", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "x", ")", ";", "<FIXE>", "<FIXS>", "add_reg_note", "(", "insn", ",", "REG_CFA_REGISTER", ",", "gen_rtx_SET", "(", "ecx", ",", "pc_rtx", ")", ")", ";", "<FIXE>" ]

[ "m", "->", "fs", ".", "sp_offset", "-=", "UNITS_PER_WORD", ";", "rtx", "x", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "UNITS_PER_WORD", ")", ";", "<BUGS>", "x", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "stack_pointer_rtx", ",", "x", ")", ";", "<BUGE>", "add_reg_note", "(", "insn", ",", "REG_CFA_ADJUST_CFA", ",", "x", ")", ";", "<BUGS>", "add_reg_note", "(", "insn", ",", "REG_CFA_REGISTER", ",", "gen_rtx_SET", "(", "VOIDmode", ",", "ecx", ",", "pc_rtx", ")", ")", ";", "<BUGE>", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "pro_epilogue_adjust_stack", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", "," ]

LLVM

ARM

CPP

next_suggestion

CPU

617,736

[ "else", "if", "(", "isVMOVNTruncMask", "(", "N", "->", "getMask", "(", ")", ",", "VT", ",", "true", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";" ]

[ "static", "SDValue", "PerformShuffleVMOVNCombine", "(", "ShuffleVectorSDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "Trunc", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "Trunc", ".", "getValueType", "(", ")", ";", "if", "(", "Trunc", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "||", "!", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Trunc", ")", ";", "if", "(", "isVMOVNTruncMask", "(", "N", "->", "getMask", "(", ")", ",", "VT", ",", "false", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

617,737

[ "if", "(", "TT", ".", "find", "(", "<STR_LIT>", "linux", "<STR_LIT>", ")", "==", "std", "::", "string", "::", "npos", ")", "IsLinux", "=", "false", ";" ]

[ "MipsGenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "MipsArchVersion", "(", "Mips32", ")", ",", "MipsABI", "(", "UnknownABI", ")", ",", "IsLittle", "(", "little", ")", ",", "IsSingleFloat", "(", "false", ")", ",", "IsFP64bit", "(", "false", ")", ",", "IsGP64bit", "(", "false", ")", ",", "HasVFPU", "(", "false", ")", ",", "IsLinux", "(", "true", ")", ",", "HasSEInReg", "(", "false", ")", ",", "HasCondMov", "(", "false", ")", ",", "HasSwap", "(", "false", ")", ",", "HasBitCount", "(", "false", ")", ",", "HasFPIdx", "(", "false", ")", ",", "InMips16Mode", "(", "false", ")", ",", "InMicroMipsMode", "(", "false", ")", ",", "HasDSP", "(", "false", ")", ",", "HasDSPR2", "(", "false", ")", ",", "RM", "(", "_", "RM", ")", "{", "std", "::", "string", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "<STR_LIT>", "mips32", "<STR_LIT>", ";", "ParseSubtargetFeatures", "(", "CPUName", ",", "FS", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUName", ")", ";", "if", "(", "MipsABI", "==", "UnknownABI", ")", "MipsABI", "=", "hasMips64", "(", ")", "?", "N64", ":", "O32", ";", "assert", "(", "(", "(", "!", "hasMips64", "(", ")", "&&", "(", "isABI_O32", "(", ")", "||", "isABI_EABI", "(", ")", ")", ")", "||", "(", "hasMips64", "(", ")", "&&", "(", "isABI_N32", "(", ")", "||", "isABI_N64", "(", ")", ")", ")", ")", "&&", "<STR_LIT>", "Invalid Arch & ABI pair.", "<STR_LIT>", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

617,738

[ "<STR_LIT>", ")", ";" ]

[ "void", "X86Relocator", "::", "scanRelocation", "(", "Relocation", "&", "pReloc", ",", "IRBuilder", "&", "pLinker", ",", "Module", "&", "pModule", ",", "LDSection", "&", "pSection", ",", "Input", "&", "pInput", ")", "{", "if", "(", "LinkerConfig", "::", "Object", "==", "config", "(", ")", ".", "codeGenType", "(", ")", ")", "return", ";", "ResolveInfo", "*", "rsym", "=", "pReloc", ".", "symInfo", "(", ")", ";", "assert", "(", "rsym", "!=", "NULL", "&&", "<STR_LIT>", "ResolveInfo of relocation not set while scanRelocation" ]

GCC

cris

CPP

next_suggestion

MPU

617,739

[ "}" ]

[ "case", "CONST_DOUBLE", ":", "if", "(", "x", "!=", "CONST0_RTX", "(", "mode", "==", "VOIDmode", "?", "DImode", ":", "mode", ")", ")", "*", "total", "=", "<NUM_LIT>", ";", "else", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "MULT", ":", "if", "(", "outer_code", "==", "PLUS", "&&", "cris_biap_index_p", "(", "x", ",", "false", ")", ")", "{", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "if", "(", "!", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "||", "exact_log2", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "<", "<NUM_LIT>", ")", ")", "{", "if", "(", "TARGET_HAS_MUL_INSNS", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "+", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "return", "true", ";", "}", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "return", "false", ";", "case", "UDIV", ":", "case", "MOD", ":", "case", "UMOD", ":", "case", "DIV", ":", "if", "(", "!", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "||", "exact_log2", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "<", "<NUM_LIT>", ")", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "return", "false", ";", "case", "AND", ":", "if", "(", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "!", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "!", "satisfies_constraint_I", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "*", "total", "=", "(", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "mode", ",", "(", "enum", "rtx_code", ")", "outer_code", ",", "opno", ",", "speed", ")", "+", "<NUM_LIT>", "+", "<NUM_LIT>", "*", "GET_MODE_NUNITS", "(", "mode", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "case", "ZERO_EXTRACT", ":", "if", "(", "reload_completed", ")", "{", "if", "(", "outer_code", "!=", "COMPARE", ")", "return", "false", ";", "}", "else", "switch", "(", "outer_code", ")", "{", "case", "EQ", ":", "case", "NE", ":", "case", "LT", ":", "case", "LTU", ":", "case", "LE", ":", "case", "LEU", ":", "case", "GT", ":", "case", "GTU", ":", "case", "GE", ":", "case", "GEU", ":", "break", ";", "default", ":", "return", "false", ";", "}", "case", "ZERO_EXTEND", ":", "case", "SIGN_EXTEND", ":", "*", "total", "=", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "VOIDmode", ",", "(", "enum", "rtx_code", ")", "outer_code", ",", "opno", ",", "speed", ")", ";", "return", "true", ";", "default", ":", "return", "false", ";", "}" ]

LLVM

Sparc

CPP

stmt_completion

CPU

617,740

[ "op", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ";" ]

[ "return", "op", ".", "isImm", "(", ")", "&&" ]

LLVM

Mips

CPP

next_suggestion

CPU

617,741

[ "}" ]

[ "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";", "for", "(", "CPEntry", "&", "CPE", ":", "CPEs", ")", "{", "if", "(", "CPE", ".", "CPEMI", "==", "CPEMI", ")", "return", "&", "CPE", ";" ]

LLVM

X86

CPP

program_repair

CPU

617,742

[ "<FIXS>", "<FIXE>", "<FIXS>", "OriginalDemandedElts", ",", "Known", ",", "TLO", ",", "Depth", "+", "<NUM_LIT>", ")", ")", "<FIXE>", "<FIXS>", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "auto", "*", "ShiftImm", "=", "dyn_cast", "ConstantSDNode", ">", "(", "Op1", ")", ")", "{", "<FIXE>", "<FIXS>", "<FIXE>" ]

[ "if", "(", "ShiftImm", "->", "getAPIntValue", "(", ")", ".", "uge", "(", "BitWidth", ")", ")", "break", ";", "<BUGS>", "KnownBits", "KnownOp", ";", "<BUGE>", "unsigned", "ShAmt", "=", "ShiftImm", "->", "getZExtValue", "(", ")", ";", "APInt", "DemandedMask", "=", "OriginalDemandedBits", "<<", "ShAmt", ";", "if", "(", "SimplifyDemandedBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "<BUGS>", "OriginalDemandedElts", ",", "KnownOp", ",", "TLO", ",", "Depth", "+", "<NUM_LIT>", ")", ")", "<BUGE>", "return", "true", ";", "}", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "<BUGS>", "if", "(", "auto", "*", "ShiftImm", "=", "dyn_cast", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "<BUGE>", "if", "(", "ShiftImm", "->", "getAPIntValue", "(", ")", ".", "uge", "(", "BitWidth", ")", ")", "break", ";", "<BUGS>", "KnownBits", "KnownOp", ";", "<BUGE>", "unsigned", "ShAmt", "=", "ShiftImm", "->", "getZExtValue", "(", ")", ";", "APInt", "DemandedMask", "=", "OriginalDemandedBits", "<<", "ShAmt", ";" ]

GCC

sparc

CPP

stmt_completion

CPU

617,743

[ ")", ";" ]

[ "rtx_code_label", "*", "neglab", "=", "gen_label_rtx", "(", ")", ";", "rtx_code_label", "*", "donelab", "=", "gen_label_rtx", "(", ")", ";", "i0", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "i1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "f0", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_cmp_and_jump_insns", "(", "in", ",", "const0_rtx", ",", "LT", ",", "const0_rtx", ",", "DImode", ",", "<NUM_LIT>", ",", "neglab", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "out", ",", "gen_rtx_FLOAT", "(", "mode", ",", "in", ")", ")", ")", ";", "emit_jump_insn", "(", "gen_jump", "(", "donelab", ")", ")", ";", "emit_barrier", "(" ]

GCC

mips

MD

stmt_completion

CPU

617,744

[ ")", "]", ")" ]

[ "(", "plus", ":", "ANYF", "(", "mult", ":", "ANYF", "(", "match_operand", ":", "ANYF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "ANYF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "ANYF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

ARM

CPP

stmt_completion

CPU

617,745

[ "Value", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";" ]

[ "if", "(", "!", "CE", ")", "return", "false", ";", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ",", "Value", ">>=", "<NUM_LIT>", ")", "if", "(", "(", "Value", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "&&", "(" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

617,746

[ "}" ]

[ "bool", "AMDGPUOperand", "::", "isSDWAOperand", "(", "MVT", "type", ")", "const", "{", "if", "(", "AsmParser", "->", "isVI", "(", ")", ")", "return", "isVReg32", "(", ")", ";", "else", "if", "(", "AsmParser", "->", "isGFX9Plus", "(", ")", ")", "return", "isRegClass", "(", "AMDGPU", "::", "VS_32RegClassID", ")", "||", "isInlinableImm", "(", "type", ")", ";", "else", "return", "false", ";" ]

GCC

i386

CPP

stmt_completion

CPU

617,747

[ "v2di", ")", "_", "_", "A", ",", "_", "_", "B", ")", ";" ]

[ "static", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "always_inline__", ")", ")", "_", "mm_srli_epi64", "(", "_", "_", "m128i", "_", "_", "A", ",", "int", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_psrlqi128", "(", "(", "_", "_" ]

LLVM

ARM

CPP

stmt_completion

CPU

617,748

[ ")", "const", "override", "{" ]

[ "MCFragment", "*", "findAssociatedFragment", "(" ]

LLVM

AArch64

TD

stmt_completion

CPU

617,749

[ "V64", ":", "$", "RHS", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v4i16", "(", "OpNode", "(", "v4i16", "V64", ":", "$", "LHS", ")", ",", "(", "v4i16", "V64", ":", "$", "MHS", ")", ",", "(", "v4i16", "V64", ":", "$", "RHS", ")", ")", ")", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "V64", ":", "$", "LHS", ",", "V64", ":", "$", "MHS", "," ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

617,750

[ "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "NoCalls", ")", ";" ]

[ "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "const", "Function", "&", "Fn", "=", "*", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "StringRef", "FuncName", "(", "<STR_LIT>", "<unknown>", "<STR_LIT>", ")", ";", "if", "(", "const", "ExternalSymbolSDNode", "*", "G", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "FuncName", "=", "G", "->", "getSymbol", "(", ")", ";", "else", "if", "(", "const", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "FuncName", "=", "G", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", ";", "DiagnosticInfoUnsupported", "NoCalls", "(", "Fn", ",", "Reason", "+", "FuncName", ",", "CLI", ".", "DL", ".", "getDebugLoc", "(", ")", ")", ";" ]

LLVM

ARM64

TD

stmt_completion

CPU

617,751

[ ":", "enc", ";" ]

[ "}", "]", ">", ";", "def", "i32shift_b", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "i32shift_sext_i8", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ";", "enc", "=", "enc", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "enc", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "i32shift_sext_i16", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ";", "enc", "=", "enc", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "enc", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "i64shift_a", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ")", "&", "<NUM_LIT>", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "i64shift_b", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "i64shift_sext_i8", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ";", "enc", "=", "enc", ">", "<NUM_LIT>", "?", "<NUM_LIT>" ]

LLVM

Lanai

CPP

stmt_completion

CPU

617,752

[ ")", ";" ]

[ "std", "::", "unique_ptr", "<", "LanaiOperand", ">", "Op", "=", "parseRegister", "(", "false", ")", ";", "if", "(", "Op", "!=", "nullptr", ")", "RegNum", "=", "Op", "->", "getReg", "(", ")", ";", "return", "(", "Op", "==", "nullptr" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

617,753

[ "if", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "f32", "&&", "!", "PPCSubTarget", ".", "hasFPCVT", "(", ")", ")", "FP", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_ROUND", ",", "dl", ",", "MVT", "::", "f32", ",", "FP", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "SDValue", "PPCTargetLowering", "::", "LowerINT_TO_FP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "!=", "MVT", "::", "f32", "&&", "Op", ".", "getValueType", "(", ")", "!=", "MVT", "::", "f64", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "i1", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SELECT", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "Op", ".", "getValueType", "(", ")", ")", ",", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "Op", ".", "getValueType", "(", ")", ")", ")", ";", "assert", "(", "(", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SINT_TO_FP", "||", "PPCSubTarget", ".", "hasFPCVT", "(", ")", ")", "&&", "<STR_LIT>", "UINT_TO_FP is supported only with FPCVT", "<STR_LIT>", ")", ";", "unsigned", "FCFOp", "=", "(", "PPCSubTarget", ".", "hasFPCVT", "(", ")", "&&", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "f32", ")", "?", "(", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "UINT_TO_FP", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ":", "(", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "UINT_TO_FP", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MVT", "FCFTy", "=", "(", "PPCSubTarget", ".", "hasFPCVT", "(", ")", "&&", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "f32", ")", "?", "MVT", "::", "f32", ":", "MVT", "::", "f64", ";", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "i64", ")", "{", "SDValue", "SINT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "f32", "&&", "!", "PPCSubTarget", ".", "hasFPCVT", "(", ")", "&&", "!", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "UnsafeFPMath", ")", "{", "SDValue", "Round", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "MVT", "::", "i64", ",", "SINT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i64", ")", ")", ";", "Round", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i64", ",", "Round", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i64", ")", ")", ";", "Round", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "dl", ",", "MVT", "::", "i64", ",", "Round", ",", "SINT", ")", ";", "Round", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "MVT", "::", "i64", ",", "Round", ",", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "MVT", "::", "i64", ")", ")", ";", "SDValue", "Cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRA", ",", "dl", ",", "MVT", "::", "i64", ",", "SINT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "Cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i64", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i64", ")", ")", ";", "Cond", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "MVT", "::", "i32", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i64", ")", ",", "ISD", "::", "SETUGT", ")", ";", "SINT", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SELECT", ",", "dl", ",", "MVT", "::", "i64", ",", "Cond", ",", "Round", ",", "SINT", ")", ";", "}", "SDValue", "Bits", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "f64", ",", "SINT", ")", ";", "SDValue", "FP", "=", "DAG", ".", "getNode", "(", "FCFOp", ",", "dl", ",", "FCFTy", ",", "Bits", ")", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

617,754

[ "<STR_LIT>", ";" ]

[ "for", "(", "SDNode", "*", "UI", ":", "Node", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "isa", "<", "MemSDNode", ">", "(", "*", "UI", ")", ")", "return", "false", ";", "}", "bool", "IsExtendedRegisterWorthFolding", "=", "isWorthFolding", "(", "N", ")", ";", "if", "(", "IsExtendedRegisterWorthFolding", "&&", "RHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", "&&", "SelectExtendedSHL", "(", "RHS", ",", "Size", ",", "true", ",", "Offset", ",", "SignExtend", ")", ")", "{", "Base", "=", "LHS", ";", "DoShift", "=", "CurDAG", "->", "getTargetConstant", "(", "true", ",", "MVT", "::", "i32", ")", ";", "return", "true", ";", "}", "if", "(", "IsExtendedRegisterWorthFolding", "&&", "LHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", "&&", "SelectExtendedSHL", "(", "LHS", ",", "Size", ",", "true", ",", "Offset", ",", "SignExtend", ")", ")", "{", "Base", "=", "RHS", ";", "DoShift", "=", "CurDAG", "->", "getTargetConstant", "(", "true", ",", "MVT", "::", "i32", ")", ";", "return", "true", ";", "}", "DoShift", "=", "CurDAG", "->", "getTargetConstant", "(", "false", ",", "MVT", "::", "i32", ")", ";", "<STR_LIT>", "::", "<STR_LIT>", "Ext", "=", "<STR_LIT>", "::" ]

LLVM

AArch64

CPP

stmt_completion

CPU

617,755

[ ",", "DL", ",", "CmpVT", ",", "Imm", ")", ";" ]

[ "break", ";", "case", "Intrinsic", "::", "aarch64_sve_cmpeq_wide", ":", "case", "Intrinsic", "::", "aarch64_sve_cmpne_wide", ":", "case", "Intrinsic", "::", "aarch64_sve_cmpge_wide", ":", "case", "Intrinsic", "::", "aarch64_sve_cmpgt_wide", ":", "case", "Intrinsic", "::", "aarch64_sve_cmplt_wide", ":", "case", "Intrinsic", "::", "aarch64_sve_cmple_wide", ":", "{", "if", "(", "auto", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Comparator", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "int64_t", "ImmVal", "=", "CN", "->", "getSExtValue", "(", ")", ";", "if", "(", "ImmVal", ">=", "-", "<NUM_LIT>", "&&", "ImmVal", "<=", "<NUM_LIT>", ")", "Imm", "=", "DAG", ".", "getConstant", "(", "ImmVal", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "else", "return", "SDValue", "(", ")", ";", "}", "break", ";", "}", "case", "Intrinsic", "::", "aarch64_sve_cmphs_wide", ":", "case", "Intrinsic", "::", "aarch64_sve_cmphi_wide", ":", "case", "Intrinsic", "::", "aarch64_sve_cmplo_wide", ":", "case", "Intrinsic", "::", "aarch64_sve_cmpls_wide", ":", "{", "if", "(", "auto", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Comparator", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "uint64_t", "ImmVal", "=", "CN", "->", "getZExtValue", "(", ")", ";", "if", "(", "ImmVal", "<=", "<NUM_LIT>", ")", "Imm", "=", "DAG", ".", "getConstant", "(", "ImmVal", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "else", "return", "SDValue", "(", ")", ";", "}", "break", ";", "}", "}", "SDValue", "Splat", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SPLAT_VECTOR" ]

GCC

sh

CPP

stmt_completion

CPU

617,756

[ ".", "mode", ")", ")", "continue", ";" ]

[ "tree", "shared", "[", "SH_BLTIN_NUM_SHARED_SIGNATURES", "]", ";", "const", "struct", "builtin_description", "*", "d", ";", "memset", "(", "shared", ",", "<NUM_LIT>", ",", "sizeof", "shared", ")", ";", "for", "(", "d", "=", "bdesc", ";", "d", "-", "bdesc", "<", "(", "int", ")", "ARRAY_SIZE", "(", "bdesc", ")", ";", "d", "++", ")", "{", "tree", "type", ",", "arg_type", "=", "<NUM_LIT>", ";", "int", "signature", "=", "d", "->", "signature", ";", "int", "i", ";", "if", "(", "signature", "<", "SH_BLTIN_NUM_SHARED_SIGNATURES", "&&", "shared", "[", "signature", "]", ")", "type", "=", "shared", "[", "signature", "]", ";", "else", "{", "int", "has_result", "=", "signature_args", "[", "signature", "]", "[", "<NUM_LIT>", "]", "!=", "<NUM_LIT>", ";", "if", "(", "(", "signature_args", "[", "signature", "]", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", "&&", "(", "(", "(", "signature_args", "[", "signature", "]", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", "&&", "TARGET_SHMEDIA32", ")", "||", "(", "(", "signature_args", "[", "signature", "]", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", "&&", "TARGET_SHMEDIA64", ")", ")", ")", "continue", ";", "if", "(", "!", "TARGET_FPU_ANY", "&&", "FLOAT_MODE_P", "(", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

617,757

[ "(", ")", ";" ]

[ "if", "(", "UseOp", ".", "getSubReg", "(", ")", "==", "AMDGPU", "::", "sub0", ")", "{", "Imm", "=", "Imm", ".", "getLoBits", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "assert", "(", "UseOp", ".", "getSubReg", "(", ")", "==", "AMDGPU", "::", "sub1", ")", ";", "Imm", "=", "Imm", ".", "getHiBits", "(", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "UseMI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "COPY", ")", "{", "unsigned", "DestReg", "=", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "DestRC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "?", "MRI", ".", "getRegClass", "(", "DestReg", ")", ":", "TRI", ".", "getPhysRegClass", "(", "DestReg", ")", ";", "unsigned", "MovOp", "=", "TII", "->", "getMovOpcode", "(", "DestRC", ")", ";", "if", "(", "MovOp", "==", "AMDGPU", "::", "COPY", ")", "return", ";", "UseMI", "->", "setDesc", "(", "TII", "->", "get", "(", "MovOp", ")", ")", ";", "CopiesToReplace", ".", "push_back", "(", "UseMI", ")", ";", "}", "}", "if", "(", "UseMI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "REG_SEQUENCE", ")", "{", "unsigned", "RegSeqDstReg", "=", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "RegSeqDstSubReg", "=", "UseMI", "->", "getOperand", "(", "UseOpIdx", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "RSUse", "=", "MRI", ".", "use_begin", "(", "RegSeqDstReg", ")", ",", "RSE", "=", "MRI", ".", "use_end", "(", ")", ";", "RSUse", "!=", "RSE", ";", "++", "RSUse", ")", "{", "MachineInstr", "*", "RSUseMI", "=", "RSUse", "->", "getParent", "(", ")", ";", "if", "(", "RSUse", "->", "getSubReg", "(", ")", "!=", "RegSeqDstSubReg", ")", "continue", ";", "foldOperand", "(", "OpToFold", ",", "RSUseMI", ",", "RSUse", ".", "getOperandNo", "(", ")", ",", "FoldList", ",", "CopiesToReplace", ",", "TII", ",", "TRI", ",", "MRI", ")", ";", "}", "return", ";", "}", "const", "MCInstrDesc", "&", "UseDesc", "=", "UseMI", "->", "getDesc" ]

LLVM

SPIRV

CPP

stmt_completion

Virtual ISA

617,758

[ ".", "addUse", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "constrainAllUses", "(", "TII", ",", "TRI", ",", "RBI", ")", ";" ]

[ "bool", "SPIRVInstructionSelector", "::", "selectRsqrt", "(", "Register", "ResVReg", ",", "const", "SPIRVType", "*", "ResType", ",", "MachineInstr", "&", "I", ")", "const", "{", "assert", "(", "I", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", ";", "MachineBasicBlock", "&", "BB", "=", "*", "I", ".", "getParent", "(", ")", ";", "return", "BuildMI", "(", "BB", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addDef", "(", "ResVReg", ")", ".", "addUse", "(", "GR", ".", "getSPIRVTypeID", "(", "ResType", ")", ")", ".", "addImm", "(", "static_cast", "<", "uint32_t", ">", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "GLSL_std_450", ")", ")", ".", "addImm", "(", "GL", "::", "InverseSqrt", ")" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

617,759

[ "return", "true", ";" ]

[ "case", "Hexagon", "::", "A4_subp_c", ":", "case", "Hexagon", "::", "A4_tlbmatch", ":", "case", "Hexagon", "::", "A5_ACS", ":", "case", "Hexagon", "::", "F2_sfinvsqrta", ":", "case", "Hexagon", "::", "F2_sfrecipa", ":", "case", "Hexagon", "::", "J2_endloop0", ":", "case", "Hexagon", "::", "J2_endloop01", ":", "case", "Hexagon", "::", "J2_ploop1si", ":", "case", "Hexagon", "::", "J2_ploop1sr", ":", "case", "Hexagon", "::", "J2_ploop2si", ":", "case", "Hexagon", "::", "J2_ploop2sr", ":", "case", "Hexagon", "::", "J2_ploop3si", ":", "case", "Hexagon", "::", "J2_ploop3sr", ":", "case", "Hexagon", "::", "S2_cabacdecbin", ":", "case", "Hexagon", "::", "S2_storew_locked", ":", "case", "Hexagon", "::", "S4_stored_locked", ":", "return", "false", ";", "}" ]

LLVM

PowerPC

CPP

program_repair

CPU

617,760

[ "<FIXS>", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "<FIXE>" ]

[ "ArgVal", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", ",", "MVT", "::", "i64", ",", "ArgVal", ")", ";", "if", "(", "!", "isLittleEndian", ")", "ArgVal", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "dl", ",", "MVT", "::", "i64", ",", "ArgVal", ",", "<BUGS>", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "<BUGE>" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

617,761

[ "BuildMI", "(", "StackExtMBB", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "NextMBB", ")", ";" ]

[ "const", "DebugLoc", "DL", "=", "StackAllocMI", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "NextMBB", ";", "MachineBasicBlock", "*", "StackExtMBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "MF", ".", "push_back", "(", "StackExtMBB", ")", ";", "BuildMI", "(", "StackExtMBB", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "StackExtMBB", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "NeedSaveArg", ")", "{", "if", "(", "!", "NeedSaveSP", ")", "{", "BuildMI", "(", "MBB", ",", "StackAllocMI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBB", ".", "begin", "(", ")", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "SaveSlotR3", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "}", "BuildMI", "(", "MBB", ",", "StackAllocMI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "StackAllocMI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "StackAllocMI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addMBB", "(", "StackExtMBB", ")", ";", "NextMBB", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "StackAllocMI", ",", "&", "MBB", ")", ";", "MBB", ".", "addSuccessor", "(", "NextMBB", ")", ";", "MBB", ".", "addSuccessor", "(", "StackExtMBB", ")", ";", "if", "(", "NeedSaveArg", ")", "{", "if", "(", "!", "NeedSaveSP", ")", "{", "BuildMI", "(", "*", "NextMBB", ",", "StackAllocMI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "NextMBB", ",", "StackAllocMI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "NextMBB", ",", "StackAllocMI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "SaveSlotR3", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "}" ]

LLVM

Mips

CPP

stmt_completion

CPU

617,762

[ ":" ]

[ "O", "<<", "<STR_LIT>", "\\t.set\\tpush\\n", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "\\t.set\\tmips32r2\\n", "<STR_LIT>", ";", "break", ";", "case", "Mips", "::", "Save16", ":", "O", "<<", "<STR_LIT>", "\\tsave\\t", "<STR_LIT>", ";", "printSaveRestore", "(", "MI", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", " # 16 bit inst\\n", "<STR_LIT>", ";", "return", ";", "case", "Mips", "::", "SaveX16", ":", "O", "<<", "<STR_LIT>", "\\tsave\\t", "<STR_LIT>", ";", "printSaveRestore", "(", "MI", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "return", ";", "case", "Mips", "::", "Restore16", ":", "O", "<<", "<STR_LIT>", "\\trestore\\t", "<STR_LIT>", ";", "printSaveRestore", "(", "MI", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", " # 16 bit inst\\n", "<STR_LIT>", ";", "return", ";", "case", "Mips", "::", "RestoreX16", ":", "O", "<<", "<STR_LIT>", "\\trestore\\t", "<STR_LIT>", ";", "printSaveRestore", "(", "MI", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "return", ";", "}", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "O", ")", "&&", "!", "printAlias", "(", "*", "MI", ",", "O", ")", ")", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Mips", "::", "RDHWR", ":", "case", "Mips", "::", "RDHWR64" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

617,763

[ "ImplicitDefine", "|", "RegState", "::", "Dead", ")", ";" ]

[ "unsigned", "SrcReg", "=", "Compare", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg2", "=", "Compare", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "?", "Compare", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ":", "<NUM_LIT>", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Compare", ",", "MBBE", "=", "Branch", ";", "for", "(", "++", "MBBI", ";", "MBBI", "!=", "MBBE", ";", "++", "MBBI", ")", "if", "(", "MBBI", "->", "modifiesRegister", "(", "SrcReg", ",", "TRI", ")", "||", "(", "SrcReg2", "&&", "MBBI", "->", "modifiesRegister", "(", "SrcReg2", ",", "TRI", ")", ")", ")", "return", "false", ";", "MachineOperand", "CCMask", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "assert", "(", "(", "CCMask", ".", "getImm", "(", ")", "&", "~", "<STR_LIT>", "::", "<STR_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid condition-code mask for integer comparison", "<STR_LIT>", ")", ";", "MachineOperand", "Target", "(", "MBBI", "->", "getOperand", "(", "Type", "==", "<STR_LIT>", "::", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "const", "uint32_t", "*", "RegMask", ";", "if", "(", "Type", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "RegMask", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getRegMask", "(", ")", ";", "int", "CCUse", "=", "MBBI", "->", "findRegisterUseOperandIdx", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ",", "TRI", ")", ";", "assert", "(", "CCUse", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "BRC/BCR must use CC", "<STR_LIT>", ")", ";", "Branch", "->", "RemoveOperand", "(", "CCUse", ")", ";", "if", "(", "Type", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Type", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "Branch", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "Branch", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "Branch", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "Branch", "->", "setDesc", "(", "TII", "->", "get", "(", "FusedOpcode", ")", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "Branch", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "Branch", ")", ";", "MIB", ".", "addOperand", "(", "Compare", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "Compare", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "CCMask", ")", ";", "if", "(", "Type", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "MIB", ".", "addOperand", "(", "Target", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::" ]

GCC

mep

MD

stmt_completion

CPU

617,764

[ "<STR_LIT>", "<STR_LIT>", ")", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "mem", ":", "QI", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const", ":", "SI", "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNS_TPREL", ")", ")", ")", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>" ]

LLVM

X86

TD

program_repair

CPU

617,765

[ "<FIXS>", "def", ":", "InstRW", "[", "SKXWriteResGroup30", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<FIXE>" ]

[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "SKXWriteResGroup30", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,766

[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,767

[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

Z80

CPP

next_suggestion

MPU

617,768

[ "return", "SDValue", "(", "Res", ",", "<NUM_LIT>", ")", ";" ]

[ "DAG", ".", "getTargetConstant", "(", "Z80", "::", "G16RegClassID", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "Hi", ",", "DAG", ".", "getTargetConstant", "(", "Z80", "::", "sub_high", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "Lo", ",", "DAG", ".", "getTargetConstant", "(", "Z80", "::", "sub_low", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "}", ";", "SDNode", "*", "Res", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "DL", ",", "MVT", "::", "i16", ",", "Ops", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

617,769

[ "<NUM_LIT>", ")", "return", "false", ";" ]

[ "static", "bool", "isPredicatedOnVCTP", "(", "MachineInstr", "*", "MI", ",", "bool", "Exclusive", "=", "false", ")", "{", "SetVector", "<", "MachineInstr", "*", ">", "&", "Predicates", "=", "PredicatedInsts", "[", "MI", "]", "->", "Predicates", ";", "if", "(", "Exclusive", "&&", "Predicates", ".", "size", "(", ")", "!=" ]

LLVM

R600

TD

stmt_completion

GPU

617,770

[ ",", "<STR_LIT>", ",", "VReg_64", ">", ";" ]

[ "def", "DS_ADD_RTN_U64", ":", "DS_1A1D_RET", "<", "<NUM_LIT>" ]

LLVM

AArch64

CPP

program_repair

CPU

617,771

[ "<FIXS>", "<FIXE>", "<FIXS>", "Type", "*", "Ty", "=", "AI", "->", "getType", "(", ")", ";", "unsigned", "Size", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]

[ ":", "AtomicExpansionKind", "::", "LLSC", ";", "}", "<BUGS>", "<BUGE>", "TargetLowering", "::", "AtomicExpansionKindAArch64TargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "<BUGS>", "unsigned", "Size", "=", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "<BUGE>", "assert", "(", "Size", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "AtomicExpandPass should've handled larger sizes.", "<STR_LIT>", ")", ";", "<BUGS>", "if", "(", "AI", "->", "isFloatingPointOperation", "(", ")", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "<BUGE>", "bool", "CanUseLSE128", "=", "Subtarget", "->", "hasLSE128", "(", ")", "&&", "Size", "==", "<NUM_LIT>", "&&", "(", "AI", "->", "getOperation", "(", ")", "==", "AtomicRMWInst", "::", "Xchg", "||", "AI", "->", "getOperation", "(", ")", "==", "AtomicRMWInst", "::", "Or", "||" ]

GCC

m32c

MD

stmt_completion

MPU

617,772

[ "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr" ]

LLVM

X86

CPP

next_suggestion

CPU

617,773

[ "SDValue", "Shuffle", "=", "PerformTargetShuffleCombine", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";" ]

[ "bool", "CanFold", "=", "false", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "ADD", ":", "case", "ISD", "::", "FADD", ":", "case", "ISD", "::", "SUB", ":", "case", "ISD", "::", "FSUB", ":", "case", "ISD", "::", "MUL", ":", "case", "ISD", "::", "FMUL", ":", "CanFold", "=", "true", ";", "}", "unsigned", "SVTNumElts", "=", "SVT", ".", "getVectorNumElements", "(", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "N", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "SVTNumElts", ";", "i", "!=", "e", "&&", "CanFold", ";", "++", "i", ")", "CanFold", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", "==", "(", "int", ")", "(", "i", "*", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "SVTNumElts", ",", "e", "=", "NumElts", ";", "i", "!=", "e", "&&", "CanFold", ";", "++", "i", ")", "CanFold", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", "<", "<NUM_LIT>", ";", "if", "(", "CanFold", ")", "{", "SDValue", "BC00", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "BC0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "BC01", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "BC0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "NewBinOp", "=", "DAG", ".", "getNode", "(", "BC0", ".", "getOpcode", "(", ")", ",", "dl", ",", "VT", ",", "BC00", ",", "BC01", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "NewBinOp", ",", "N1", ",", "&", "SVOp", "->", "getMask", "(", ")", "[", "<NUM_LIT>", "]", ")", ";", "}", "}", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Elts", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Elts", ".", "push_back", "(", "getShuffleScalarElt", "(", "N", ",", "i", ",", "DAG", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "LD", "=", "EltsFromConsecutiveLoads", "(", "VT", ",", "Elts", ",", "dl", ",", "DAG", ",", "true", ")", ";", "if", "(", "LD", ".", "getNode", "(", ")", ")", "return", "LD", ";", "if", "(", "isTargetShuffle", "(", "N", "->", "getOpcode", "(", ")", ")", ")", "{" ]

GCC

mcore

MD

stmt_completion

MPU

617,774

[ ")", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Alpha

CPP

next_suggestion

MPU

617,775

[ "else", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

[ "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

617,776

[ ")", ";" ]

[ "extern", "_", "_", "inline", "_", "Float16", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_reduce_mul_ph", "(", "_", "_", "m128h", "_", "_", "A", ")", "{", "_", "MM_REDUCE_OP", "(", "*" ]

GCC

sh

CPP

stmt_completion

CPU

617,777

[ "(", "x", ")", ";" ]

[ "if", "(", "FP_REGISTER_P", "(", "rn", ")", "&&", "(", "rn", "-", "FIRST_FP_REG", ")", "&", "<NUM_LIT>", ")", "return", ";", "x", "=", "gen_pop_4", "(", "gen_rtx_REG", "(", "DFmode", ",", "rn", ")", ")", ";", "}", "else", "if", "(", "TARGET_SH2E", "&&", "FP_REGISTER_P", "(", "rn", ")", ")", "x", "=", "gen_pop_e", "(", "gen_rtx_REG", "(", "SFmode", ",", "rn", ")", ")", ";", "else", "x", "=", "gen_pop", "(", "gen_rtx_REG", "(", "SImode", ",", "rn", ")", ")", ";", "x", "=", "emit_insn" ]

LLVM

Hexagon

TD

stmt_completion

DSP

617,778

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicateLate", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "LC0", ",", "P3", ",", "SA0", ",", "USR", "]", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>" ]

LLVM

JVM

CPP

next_suggestion

Virtual ISA

617,779

[ "TargetPassConfig", "::", "addOptimizedRegAlloc", "(", "RegAllocPass", ")", ";" ]

[ "void", "JVMPassConfig", "::", "addOptimizedRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "disablePass", "(", "&", "RegisterCoalescerID", ")", ";" ]

LLVM

SPIRV

CPP

stmt_completion

Virtual ISA

617,780

[ "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{" ]

[ "unsigned", "SPIRVInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&" ]

LLVM

Hexagon

CPP

code_generation

DSP

617,781

[ "void", "HexagonFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "auto", "&", "HRI", "=", "*", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "SavedRegs", ".", "resize", "(", "HRI", ".", "getNumRegs", "(", ")", ")", ";", "if", "(", "MF", ".", "getInfo", "<", "HexagonMachineFunctionInfo", ">", "(", ")", "->", "hasEHReturn", "(", ")", ")", "for", "(", "const", "MCPhysReg", "*", "R", "=", "HRI", ".", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "*", "R", ";", "++", "R", ")", "SavedRegs", ".", "set", "(", "*", "R", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "NewRegs", ";", "expandSpillMacros", "(", "MF", ",", "NewRegs", ")", ";", "if", "(", "OptimizeSpillSlots", "&&", "!", "isOptNone", "(", "MF", ")", ")", "optimizeSpillSlots", "(", "MF", ",", "NewRegs", ")", ";", "if", "(", "!", "NewRegs", ".", "empty", "(", ")", "||", "mayOverflowFrameOffset", "(", "MF", ")", ")", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SetVector", "<", "const", "TargetRegisterClass", "*", ">", "SpillRCs", ";", "SpillRCs", ".", "insert", "(", "&", "Hexagon", "::", "IntRegsRegClass", ")", ";", "for", "(", "unsigned", "VR", ":", "NewRegs", ")", "SpillRCs", ".", "insert", "(", "MRI", ".", "getRegClass", "(", "VR", ")", ")", ";", "for", "(", "auto", "*", "RC", ":", "SpillRCs", ")", "{", "if", "(", "!", "needToReserveScavengingSpillSlots", "(", "MF", ",", "HRI", ",", "RC", ")", ")", "continue", ";", "unsigned", "Num", "=", "<NUM_LIT>", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "case", "Hexagon", "::", "IntRegsRegClassID", ":", "Num", "=", "NumberScavengerSlots", ";", "break", ";", "case", "Hexagon", "::", "HvxQRRegClassID", ":", "Num", "=", "<NUM_LIT>", ";", "break", ";", "}", "unsigned", "S", "=", "HRI", ".", "getSpillSize", "(", "*", "RC", ")", ",", "A", "=", "HRI", ".", "getSpillAlignment", "(", "*", "RC", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Num", ";", "i", "++", ")", "{", "int", "NewFI", "=", "MFI", ".", "CreateSpillStackObject", "(", "S", ",", "A", ")", ";", "RS", "->", "addScavengingFrameIndex", "(", "NewFI", ")", ";", "}", "}", "}", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";", "}" ]

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

GCC

mn10300

CPP

program_repair

MPU

617,782

[ "<FIXS>", "int", "j", ";", "<FIXE>" ]

[ "{", "if", "(", "fmt", "[", "i", "]", "==", "'", "E", "'", ")", "{", "<BUGS>", "register", "int", "j", ";", "<BUGE>", "for", "(", "j", "=", "XVECLEN", "(", "x", ",", "i", ")", "-", "<NUM_LIT>", ";", "j", ">=", "<NUM_LIT>", ";", "j", "--", ")", "if", "(", "!", "legitimate_pic_operand_p", "(", "XVECEXP", "(", "x", ",", "i", ",", "j", ")", ")", ")" ]

LLVM

AArch64

CPP

stmt_completion

CPU

617,783

[ ",", "Modifier", ")", ")", "{" ]

[ "bool", "isMoveWideImm", "(", "unsigned", "RegWidth", ",", "AArch64MCExpr", "::", "VariantKind", "*", "PermittedModifiers", ",", "unsigned", "NumModifiers", ")", "const", "{", "if", "(", "!", "isImmWithLSL", "(", ")", ")", "return", "false", ";", "if", "(", "ImmWithLSL", ".", "ShiftAmount", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "ImmWithLSL", ".", "ShiftAmount", ">=", "RegWidth", ")", "return", "false", ";", "AArch64MCExpr", "::", "VariantKind", "Modifier", ";", "if", "(", "isNonConstantExpr", "(", "ImmWithLSL", ".", "Val" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

617,784

[ "}" ]

[ "Value", "&=", "~", "(", "uint64_t", ")", "<NUM_LIT>", ";", "}", "if", "(", "DLC", ")", "{", "*", "DLC", "=", "DAG", ".", "getTargetConstant", "(", "(", "Value", "&", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "Value", "&=", "~", "(", "uint64_t", ")", "<NUM_LIT>", ";", "}", "return", "Value", "==", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

617,785

[ "(", "v4f16", "V64", ":", "$", "Rn", ")", ",", "(", "v4f16", "V64", ":", "$", "Rm", ")", ")", ")", "]", ">", ";" ]

[ "def", "v4f16", ":", "BaseSIMDThreeSameVector", "<", "<NUM_LIT>", ",", "U", ",", "{", "S", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "opc", "}", ",", "V64", ",", "asm", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v4i16", "V64", ":", "$", "Rd", ")", ",", "(", "OpNode" ]

LLVM

X86

CPP

next_suggestion

CPU

617,786

[ "}" ]

[ "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", "{rn-sae}", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", "{rd-sae}", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", "{ru-sae}", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", "{rz-sae}", "<STR_LIT>", ";", "break", ";", "}" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

617,787

[ "SVT", ",", "Alignment", ",", "Flags", ",", "Fast", ")", ";" ]

[ "MVT", "SVT", "=", "VT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "Subtarget", ".", "isHVXVectorType", "(", "SVT", ",", "true", ")", ")", "return", "allowsHvxMemoryAccess", "(" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

617,788

[ "bits", "<", "<NUM_LIT>", ">", "src", ";" ]

[ "let", "OutOperandList", "=", "(", "outs", "Rdst", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "(", "ins", "Rsrc", ":", "$", "src", ",", "i8imm", ":", "$", "dim", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "SPred", ":", "$", "pred", ")", ";", "let", "Itinerary", "=", "IIC_ScalarOp", ";", "let", "isNotUsedInDisasm", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

617,789

[ "}" ]

[ "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "EltBits", ";", "if", "(", "!", "getTargetConstantBitsFromNode", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "UndefElts", ",", "EltBits", ")", ")", "return", "false", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "(", "int", ")", "EltBits", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "UndefElts", "[", "i", "]", ")", "{", "Mask", ".", "push_back", "(", "SM_SentinelUndef", ")", ";", "continue", ";", "}", "uint64_t", "ByteBits", "=", "EltBits", "[", "i", "]", ".", "getZExtValue", "(", ")", ";", "if", "(", "ByteBits", "!=", "<NUM_LIT>", "&&", "ByteBits", "!=", "<NUM_LIT>", ")", "return", "false", ";", "Mask", ".", "push_back", "(", "ByteBits", "==", "<NUM_LIT>", "?", "SM_SentinelZero", ":", "i", ")", ";", "}", "Ops", ".", "push_back", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "uint64_t", "ShiftVal", "=", "N", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "NumBitsPerElt", "<=", "ShiftVal", ")", "{", "Mask", ".", "append", "(", "NumElts", ",", "SM_SentinelZero", ")", ";", "return", "true", ";" ]

LLVM

AArch64

CPP

program_repair

CPU

617,790

[ "<FIXS>", "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_SUBVECTOR", "&&", "isNullConstant", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "N1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_SUBVECTOR", "&&", "isNullConstant", "(", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "N0", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "N1", "=", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "VT", "=", "N0", ".", "getValueType", "(", ")", ";", "<FIXE>" ]

[ "assert", "(", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is64BitVector", "(", ")", ")", "&&", "VT", ".", "isInteger", "(", ")", "&&", "<STR_LIT>", "unexpected type for custom-lowering ISD::MUL", "<STR_LIT>", ")", ";", "<BUGS>", "SDNode", "*", "N0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "SDNode", "*", "N1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "<BUGE>", "bool", "isMLA", "=", "false", ";", "EVT", "OVT", "=", "VT", ";", "if", "(", "VT", ".", "is64BitVector", "(", ")", ")", "{", "<BUGS>", "if", "(", "N0", "->", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_SUBVECTOR", "&&", "isNullConstant", "(", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "N1", "->", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_SUBVECTOR", "&&", "isNullConstant", "(", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "N0", "=", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "N1", "=", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "VT", "=", "N0", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "<BUGE>", "}", "else", "{", "if", "(", "VT", "==", "MVT", "::", "v1i64", ")", "{", "if", "(", "Subtarget", "->", "hasSVE", "(", ")", ")" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

617,791

[ "}" ]

[ "if", "(", "!", "RASI", ")", "{", "int", "LROffset", "=", "Subtarget", ".", "getFrameLowering", "(", ")", "->", "getReturnSaveOffset", "(", ")", ";", "RASI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateFixedObject", "(", "isPPC64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "LROffset", ",", "false", ")", ";", "FI", "->", "setReturnAddrSaveIndex", "(", "RASI", ")", ";" ]

LLVM

R600

CPP

stmt_completion

GPU

617,792

[ "<NUM_LIT>", ")", ";" ]

[ "O", "<<", "formatHex", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", "&" ]

GCC

rs6000

CPP

stmt_completion

CPU

617,793

[ "_", "B", ")", ";" ]

[ "return", "(", "_", "_", "m128i", ")", "vec_mergeh", "(", "(", "_", "_", "v16qu", ")", "_", "_", "A", ",", "(", "_", "_", "v16qu", ")", "_" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

617,794

[ "if", "(", "CriticalResourceIdx", "!=", "UINT_MAX", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "++ | Critical resource: ", "<STR_LIT>", "<<", "SchedModel", "->", "getProcResource", "(", "CriticalResourceIdx", ")", "->", "Name", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";" ]

[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "SchedModel", "->", "getNumProcResourceKinds", "(", ")", ";", "++", "i", ")", "if", "(", "ProcResourceCounters", "[", "i", "]", ">", "<NUM_LIT>", ")", "dbgs", "(", ")", "<<", "SchedModel", "->", "getProcResource", "(", "i", ")", "->", "Name", "<<", "<STR_LIT>", ":", "<STR_LIT>", "<<", "ProcResourceCounters", "[", "i", "]", "<<", "<STR_LIT>", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";" ]

LLVM

SystemZ

TD

next_suggestion

CPU

617,795

[ "}" ]

[ "class", "LoadMultipleSSe", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterOperand", "cls", ">", ":", "InstSSe", "<", "opcode", ",", "(", "outs", "cls", ":", "$", "R1", ",", "cls", ":", "$", "R3", ")", ",", "(", "ins", "bdaddr12only", ":", "$", "BD2", ",", "bdaddr12only", ":", "$", "BD4", ")", ",", "mnemonic", "#", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "mayLoad", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

617,796

[ ")", ";" ]

[ "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU" ]

LLVM

ARM

TD

next_suggestion

CPU

617,797

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "class", "MVE_VCMPqqi", "<", "string", "suffix", ",", "bits", "<", "<NUM_LIT>", ">", "size", ">", ":", "MVE_VCMPqq", "<", "suffix", ",", "<NUM_LIT>", ",", "size", ",", "pred_basic_i", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

617,798

[ "<STR_LIT>", "over conditional branch expansion", "<STR_LIT>", ")", ";" ]

[ "assert", "(", "Bits", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "max branch displacement must be enough to jump", "<STR_LIT>" ]

GCC

sparc

CPP

program_repair

CPU

617,799

[ "<FIXS>", "static", "int", "<FIXE>" ]

[ "ultra_pipe", ".", "free_slot_mask", "=", "<NUM_LIT>", ";", "}", "<BUGS>", "int", "<BUGE>", "ultrasparc_variable_issue", "(", "insn", ")", "rtx", "insn", ";", "{" ]