docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
GCC	arm	CPP	next_suggestion	CPU	616,600	[ "}" ]	[ "_", "_", "arm_vaddq_n_u16", "(", "uint16x8_t", "_", "_", "a", ",", "uint16_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vaddq_n_uv8hi", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]
LLVM	Mips	CPP	program_repair	CPU	616,601	[ "<FIXS>", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "LDC1", ")", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "<FIXE>" ]	[ "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "LWC1", ")", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "else", "if", "(", "RC", "==", "Mips", "::", "AFGR64RegisterClass", ")", "{", "if", "(", "!", "TM", ".", "getSubtarget", "MipsSubtarget", ">", "(", ")", ".", "isMips1", "(", ")", ")", "{", "<BUGS>", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "LDC1", ")", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "<BUGE>", "}", "else", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";" ]
GCC	i386	MD	stmt_completion	CPU	616,602	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_vector", ":", "V12QI", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	616,603	[ "default", ":" ]	[ "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "IsMemOrExport", "?", "DMFMA4x4WriteVgprMemExpReadWaitStates", ":", "DMFMA4x4WriteVgprVALUReadWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "IsMemOrExport", "?", "DMFMA16x16WriteVgprMemExpReadWaitStates", ":", "DMFMA16x16WriteVgprVALUReadWaitStates", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unexpected dgemm", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "ST", ".", "hasGFX940Insts", "(", ")", ")", "{", "NeedWaitStates", "=", "isXDL", "(", "ST", ",", "*", "MFMA", ")", "?", "GFX940_XDL_N_PassWriteVgprVALUMemExpReadWaitStates", "(", "NumPasses", ")", ":", "GFX940_SMFMA_N_PassWriteVgprVALUMemExpReadWaitStates", "(", "NumPasses", ")", ";", "}", "else", "{", "switch", "(", "HazardDefLatency", ")", "{", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "SMFMA4x4WriteVgprVALUMemExpReadWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "SMFMA16x16WriteVgprVALUMemExpReadWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "SMFMA32x32WriteVgprVALUMemExpReadWaitStates", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unexpected number of passes for mfma", "<STR_LIT>", ")", ";", "}", "}", "int", "WaitStatesNeededForUse", "=", "NeedWaitStates", "-", "WaitStatesSinceDef", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "if", "(", "WaitStatesNeeded", "==", "MaxWaitStates", ")", "break", ";", "}", "}", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "const", "int", "DMFMAToFMA64WaitStates", "=", "<NUM_LIT>", ";", "if", "(", "(", "Opc", "==", "AMDGPU", "::", "V_FMA_F64_e64", "\|\|", "Opc", "==", "AMDGPU", "::", "V_FMAC_F64_e32", "\|\|", "Opc", "==", "AMDGPU", "::", "V_FMAC_F64_e64", "\|\|", "Opc", "==", "AMDGPU", "::", "V_FMAC_F64_dpp", ")", "&&", "WaitStatesNeeded", "<", "DMFMAToFMA64WaitStates", ")", "{", "int", "WaitStatesNeededForUse", "=", "DMFMAToFMA64WaitStates", "-", "getWaitStatesSince", "(", "IsDGEMMFn", ",", "DMFMAToFMA64WaitStates", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "}", "if", "(", "!", "IsVALU", "&&", "!", "IsMemOrExport", ")", "return", "WaitStatesNeeded", ";", "for", "(", "const", "MachineOperand", "&", "Def", ":", "MI", "->", "defs", "(", ")", ")", "{", "const", "int", "SMFMA4x4WriteVgprVALUWawWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA16x16WriteVgprVALUWawWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA32x32WriteVgprVALUWawWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA4x4ReadVgprVALUWarWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_XDL4PassReadVgprVALUWarWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA16x16ReadVgprVALUWarWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA32x32ReadVgprVALUWarWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "DMFMA4x4WriteVgprVALUWriteWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "DMFMA16x16WriteVgprVALUWriteWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "DotWriteDifferentVALUWrite", "=", "<NUM_LIT>", ";", "const", "int", "MaxWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "MaxWarWaitStates", "=", "<NUM_LIT>", ";", "Reg", "=", "Def", ".", "getReg", "(", ")", ";", "DOT", "=", "nullptr", ";", "int", "WaitStatesSinceDef", "=", "getWaitStatesSinceDef", "(", "Reg", ",", "IsDotWriteFn", ",", "MaxWaitStates", ")", ";", "if", "(", "DOT", "&&", "DOT", "->", "getOpcode", "(", ")", "!=", "MI", "->", "getOpcode", "(", ")", ")", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "DotWriteDifferentVALUWrite", "-", "WaitStatesSinceDef", ")", ";", "MFMA", "=", "nullptr", ";", "WaitStatesSinceDef", "=", "getWaitStatesSinceDef", "(", "Reg", ",", "IsMFMAWriteFn", ",", "MaxWaitStates", ")", ";", "if", "(", "MFMA", ")", "{", "int", "NeedWaitStates", "=", "MaxWaitStates", ";", "int", "NumPasses", "=", "TSchedModel", ".", "computeInstrLatency", "(", "MFMA", ")", ";", "if", "(", "isDGEMM", "(", "MFMA", "->", "getOpcode", "(", ")", ")", ")", "{", "switch", "(", "NumPasses", ")", "{", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "DMFMA4x4WriteVgprVALUWriteWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "DMFMA16x16WriteVgprVALUWriteWaitStates", ";", "break", ";" ]
GCC	cris	CPP	next_suggestion	MPU	616,604	[ "}" ]	[ "set_optab_libfunc", "(", "udiv_optab", ",", "SImode", ",", "<STR_LIT>", "__Udiv", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "smod_optab", ",", "SImode", ",", "<STR_LIT>", "__Mod", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "umod_optab", ",", "SImode", ",", "<STR_LIT>", "__Umod", "<STR_LIT>", ")", ";", "if", "(", "TARGET_ATOMICS_MAY_CALL_LIBFUNCS", ")", "{", "set_optab_libfunc", "(", "sync_compare_and_swap_optab", ",", "SImode", ",", "<STR_LIT>", "__cris_atcmpxchgr32", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "sync_compare_and_swap_optab", ",", "HImode", ",", "<STR_LIT>", "__cris_atcmpxchgr16", "<STR_LIT>", ")", ";", "}" ]
LLVM	AArch64	CPP	stmt_completion	CPU	616,605	[ "::", "<STR_LIT>", ";" ]	[ "SDValue", "ConditionOp", "=", "DAG", ".", "getTargetConstant", "(", "Condition", ",", "DL", ",", "MVT", "::", "i64", ")", ";", "SmallVector", "<", "SDValue", ">", "Ops", "=", "{", "Chain", ",", "MSROp", ",", "ConditionOp", "}", ";", "if", "(", "Condition", "!=", "AArch64SME", "::", "Always", ")", "{", "assert", "(", "PStateSM", "&&", "<STR_LIT>", "PStateSM should be defined", "<STR_LIT>", ")", ";", "Ops", ".", "push_back", "(", "PStateSM", ")", ";", "}", "Ops", ".", "push_back", "(", "RegMask", ")", ";", "if", "(", "InGlue", ")", "Ops", ".", "push_back", "(", "InGlue", ")", ";", "unsigned", "Opcode", "=", "Enable", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>" ]
LLVM	ARM64	TD	stmt_completion	CPU	616,606	[ "=", "Cm", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "Cn", ";", "bits", "<", "<NUM_LIT>", ">", "Cm", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Cn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
GCC	c6x	CPP	code_generation	VLIW	616,607	[ "static", "bool", "c6x_call_saved_register_used", "(", "tree", "call_expr", ")", "{", "CUMULATIVE_ARGS", "cum_v", ";", "cumulative_args_t", "cum", ";", "HARD_REG_SET", "call_saved_regset", ";", "tree", "parameter", ";", "rtx", "parm_rtx", ";", "int", "i", ";", "INIT_CUMULATIVE_ARGS", "(", "cum_v", ",", "NULL", ",", "NULL", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "cum", "=", "pack_cumulative_args", "(", "&", "cum_v", ")", ";", "call_saved_regset", "=", "~", "call_used_or_fixed_regs", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "call_expr_nargs", "(", "call_expr", ")", ";", "i", "++", ")", "{", "parameter", "=", "CALL_EXPR_ARG", "(", "call_expr", ",", "i", ")", ";", "gcc_assert", "(", "parameter", ")", ";", "if", "(", "TREE_CODE", "(", "parameter", ")", "==", "ERROR_MARK", ")", "return", "true", ";", "function_arg_info", "arg", "(", "TREE_TYPE", "(", "parameter", ")", ",", "true", ")", ";", "apply_pass_by_reference_rules", "(", "&", "cum_v", ",", "arg", ")", ";", "parm_rtx", "=", "c6x_function_arg", "(", "cum", ",", "arg", ")", ";", "c6x_function_arg_advance", "(", "cum", ",", "arg", ")", ";", "if", "(", "!", "parm_rtx", ")", "continue", ";", "if", "(", "REG_P", "(", "parm_rtx", ")", "&&", "overlaps_hard_reg_set_p", "(", "call_saved_regset", ",", "GET_MODE", "(", "parm_rtx", ")", ",", "REGNO", "(", "parm_rtx", ")", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "parm_rtx", ")", "==", "PARALLEL", ")", "{", "int", "n", "=", "XVECLEN", "(", "parm_rtx", ",", "<NUM_LIT>", ")", ";", "while", "(", "n", "--", ">", "<NUM_LIT>", ")", "{", "rtx", "x", "=", "XEXP", "(", "XVECEXP", "(", "parm_rtx", ",", "<NUM_LIT>", ",", "n", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "REG_P", "(", "x", ")", "&&", "overlaps_hard_reg_set_p", "(", "call_saved_regset", ",", "GET_MODE", "(", "x", ")", ",", "REGNO", "(", "x", ")", ")", ")", "return", "true", ";", "}", "}", "}", "return", "false", ";", "}" ]	[ "Checks", "whether", "the", "given", "CALL_EXPR", "would", "use", "a", "caller", "saved", "register", ".", "This", "is", "used", "to", "decide", "whether", "sibling", "call", "optimization", "could", "be", "performed", "on", "the", "respective", "function", "call", "." ]
LLVM	Hexagon	TD	stmt_completion	DSP	616,608	[ "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,609	[ "let", "CextOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	MSP430	CPP	next_suggestion	MPU	616,610	[ "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{" ]	[ "case", "amAbsolute", ":", "if", "(", "Bytes", ".", "size", "(", ")", "<", "(", "Words", "+", "<NUM_LIT>", ")", "", "<NUM_LIT>", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "DecodeStatus", "::", "Fail", ";", "}", "Insn", "\|=", "(", "uint64_t", ")", "support", "::", "endian", "::", "read16le", "(", "Bytes", ".", "data", "(", ")", "+", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "++", "Words", ";", "break", ";", "default", ":", "break", ";", "}", "const", "uint8_t", "", "DecoderTable", "=", "Words", "==", "<NUM_LIT>", "?", "DecoderTable32", ":", "DecoderTable16", ";", "DecodeStatus", "Result", "=", "decodeInstruction", "(", "DecoderTable", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,611	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isCall", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "R29", "]", ";", "let", "Defs", "=", "[", "PC", ",", "R31", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
GCC	rs6000	CPP	next_suggestion	CPU	616,612	[ "if", "(", "insn_entry", "[", "i", "]", ".", "will_delete", ")", "fputs", "(", "<STR_LIT>", "delete ", "<STR_LIT>", ",", "dump_file", ")", ";" ]	[ "swap_web_entry", "", "pred_entry", "=", "(", "swap_web_entry", "", ")", "insn_entry", "[", "i", "]", ".", "pred", "(", ")", ";", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "%6d %6d ", "<STR_LIT>", ",", "i", ",", "pred_entry", "&&", "pred_entry", "->", "insn", "?", "INSN_UID", "(", "pred_entry", "->", "insn", ")", ":", "<NUM_LIT>", ")", ";", "if", "(", "insn_entry", "[", "i", "]", ".", "is_load", ")", "fputs", "(", "<STR_LIT>", "load ", "<STR_LIT>", ",", "dump_file", ")", ";", "if", "(", "insn_entry", "[", "i", "]", ".", "is_store", ")", "fputs", "(", "<STR_LIT>", "store ", "<STR_LIT>", ",", "dump_file", ")", ";", "if", "(", "insn_entry", "[", "i", "]", ".", "is_swap", ")", "fputs", "(", "<STR_LIT>", "swap ", "<STR_LIT>", ",", "dump_file", ")", ";", "if", "(", "insn_entry", "[", "i", "]", ".", "is_live_in", ")", "fputs", "(", "<STR_LIT>", "live-in ", "<STR_LIT>", ",", "dump_file", ")", ";", "if", "(", "insn_entry", "[", "i", "]", ".", "is_live_out", ")", "fputs", "(", "<STR_LIT>", "live-out ", "<STR_LIT>", ",", "dump_file", ")", ";", "if", "(", "insn_entry", "[", "i", "]", ".", "contains_subreg", ")", "fputs", "(", "<STR_LIT>", "subreg ", "<STR_LIT>", ",", "dump_file", ")", ";", "if", "(", "insn_entry", "[", "i", "]", ".", "is_128_int", ")", "fputs", "(", "<STR_LIT>", "int128 ", "<STR_LIT>", ",", "dump_file", ")", ";", "if", "(", "insn_entry", "[", "i", "]", ".", "is_call", ")", "fputs", "(", "<STR_LIT>", "call ", "<STR_LIT>", ",", "dump_file", ")", ";", "if", "(", "insn_entry", "[", "i", "]", ".", "is_swappable", ")", "{", "fputs", "(", "<STR_LIT>", "swappable ", "<STR_LIT>", ",", "dump_file", ")", ";", "if", "(", "insn_entry", "[", "i", "]", ".", "special_handling", "==", "SH_CONST_VECTOR", ")", "fputs", "(", "<STR_LIT>", "special:constvec ", "<STR_LIT>", ",", "dump_file", ")", ";", "else", "if", "(", "insn_entry", "[", "i", "]", ".", "special_handling", "==", "SH_SUBREG", ")", "fputs", "(", "<STR_LIT>", "special:subreg ", "<STR_LIT>", ",", "dump_file", ")", ";", "else", "if", "(", "insn_entry", "[", "i", "]", ".", "special_handling", "==", "SH_NOSWAP_LD", ")", "fputs", "(", "<STR_LIT>", "special:load ", "<STR_LIT>", ",", "dump_file", ")", ";", "else", "if", "(", "insn_entry", "[", "i", "]", ".", "special_handling", "==", "SH_NOSWAP_ST", ")", "fputs", "(", "<STR_LIT>", "special:store ", "<STR_LIT>", ",", "dump_file", ")", ";", "else", "if", "(", "insn_entry", "[", "i", "]", ".", "special_handling", "==", "SH_EXTRACT", ")", "fputs", "(", "<STR_LIT>", "special:extract ", "<STR_LIT>", ",", "dump_file", ")", ";", "else", "if", "(", "insn_entry", "[", "i", "]", ".", "special_handling", "==", "SH_SPLAT", ")", "fputs", "(", "<STR_LIT>", "special:splat ", "<STR_LIT>", ",", "dump_file", ")", ";", "else", "if", "(", "insn_entry", "[", "i", "]", ".", "special_handling", "==", "SH_XXPERMDI", ")", "fputs", "(", "<STR_LIT>", "special:xxpermdi ", "<STR_LIT>", ",", "dump_file", ")", ";", "else", "if", "(", "insn_entry", "[", "i", "]", ".", "special_handling", "==", "SH_CONCAT", ")", "fputs", "(", "<STR_LIT>", "special:concat ", "<STR_LIT>", ",", "dump_file", ")", ";", "else", "if", "(", "insn_entry", "[", "i", "]", ".", "special_handling", "==", "SH_VPERM", ")", "fputs", "(", "<STR_LIT>", "special:vperm ", "<STR_LIT>", ",", "dump_file", ")", ";", "}", "if", "(", "insn_entry", "[", "i", "]", ".", "web_not_optimizable", ")", "fputs", "(", "<STR_LIT>", "unoptimizable ", "<STR_LIT>", ",", "dump_file", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	616,613	[ ",", "(", "DUPv4i16lane", "V128", ":", "$", "Rn", ",", "VectorIndexH", ":", "$", "imm", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v4f16", "(", "AArch64duplane16", "(", "v8f16", "V128", ":", "$", "Rn", ")", ",", "VectorIndexH", ":", "$", "imm", ")", ")" ]
GCC	stormy16	CPP	stmt_completion	CPU	616,614	[ "<NUM_LIT>", ";" ]	[ "case", "'", "U", "'", ":", "return", "(", "GET_CODE", "(", "x", ")", "==", "CONST_INT", "&&", "(", "INTVAL", "(", "x", ")", "<", "<NUM_LIT>", "\|\|", "INTVAL", "(", "x", ")", ">", "<NUM_LIT>", ")", ")", ";", "case", "'", "Z", "'", ":", "return", "(", "GET_CODE", "(", "x", ")", "==", "CONST_INT", "&&", "(", "INTVAL", "(", "x", ")", "==", "<NUM_LIT>", ")", ")", ";", "case", "'", "W", "'", ":", "return", "xstormy16_below100_operand", "(", "x", ",", "GET_MODE", "(", "x", ")", ")", ";", "default", ":", "return" ]
LLVM	Hexagon	CPP	code_generation	DSP	616,615	[ "bool", "CopyPropagation", "::", "run", "(", ")", "{", "scanBlock", "(", "&", "DFG", ".", "getMF", "(", ")", ".", "front", "(", ")", ")", ";", "if", "(", "trace", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "Copies:\\n", "<STR_LIT>", ";", "for", "(", "NodeId", "I", ":", "Copies", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "Instr: ", "<STR_LIT>", "<<", "", "DFG", ".", "addr", "<", "StmtNode", "", ">", "(", "I", ")", ".", "Addr", "->", "getCode", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", " eq: {", "<STR_LIT>", ";", "for", "(", "auto", "J", ":", "CopyMap", "[", "I", "]", ")", "dbgs", "(", ")", "<<", "'", "'", "<<", "Print", "<", "RegisterRef", ">", "(", "J", ".", "first", ",", "DFG", ")", "<<", "'", "=", "'", "<<", "Print", "<", "RegisterRef", ">", "(", "J", ".", "second", ",", "DFG", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", " }\\n", "<STR_LIT>", ";", "}", "}", "bool", "Changed", "=", "false", ";", "bool", "HasLimit", "=", "CpLimit", ".", "getNumOccurrences", "(", ")", ">", "<NUM_LIT>", ";", "auto", "MinPhysReg", "=", "[", "this", "]", "(", "RegisterRef", "RR", ")", "->", "unsigned", "{", "const", "TargetRegisterInfo", "&", "TRI", "=", "DFG", ".", "getTRI", "(", ")", ";", "const", "TargetRegisterClass", "&", "RC", "=", "", "TRI", ".", "getMinimalPhysRegClass", "(", "RR", ".", "Reg", ")", ";", "if", "(", "(", "RC", ".", "LaneMask", "&", "RR", ".", "Mask", ")", "==", "RC", ".", "LaneMask", ")", "return", "RR", ".", "Reg", ";", "for", "(", "MCSubRegIndexIterator", "S", "(", "RR", ".", "Reg", ",", "&", "TRI", ")", ";", "S", ".", "isValid", "(", ")", ";", "++", "S", ")", "if", "(", "RR", ".", "Mask", "==", "TRI", ".", "getSubRegIndexLaneMask", "(", "S", ".", "getSubRegIndex", "(", ")", ")", ")", "return", "S", ".", "getSubReg", "(", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "Should have found a register", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", ";", "for", "(", "NodeId", "C", ":", "Copies", ")", "{", "if", "(", "HasLimit", "&&", "CpCount", ">=", "CpLimit", ")", "break", ";", "auto", "SA", "=", "DFG", ".", "addr", "<", "InstrNode", "", ">", "(", "C", ")", ";", "auto", "FS", "=", "CopyMap", ".", "find", "(", "SA", ".", "Id", ")", ";", "if", "(", "FS", "==", "CopyMap", ".", "end", "(", ")", ")", "continue", ";", "EqualityMap", "&", "EM", "=", "FS", "->", "second", ";", "for", "(", "NodeAddr", "<", "DefNode", "", ">", "DA", ":", "SA", ".", "Addr", "->", "members_if", "(", "DFG", ".", "IsDef", ",", "DFG", ")", ")", "{", "RegisterRef", "DR", "=", "DA", ".", "Addr", "->", "getRegRef", "(", "DFG", ")", ";", "auto", "FR", "=", "EM", ".", "find", "(", "DR", ")", ";", "if", "(", "FR", "==", "EM", ".", "end", "(", ")", ")", "continue", ";", "RegisterRef", "SR", "=", "FR", "->", "second", ";", "if", "(", "DR", "==", "SR", ")", "continue", ";", "NodeId", "AtCopy", "=", "getLocalReachingDef", "(", "SR", ",", "SA", ")", ";", "for", "(", "NodeId", "N", "=", "DA", ".", "Addr", "->", "getReachedUse", "(", ")", ",", "NextN", ";", "N", ";", "N", "=", "NextN", ")", "{", "auto", "UA", "=", "DFG", ".", "addr", "<", "UseNode", "", ">", "(", "N", ")", ";", "NextN", "=", "UA", ".", "Addr", "->", "getSibling", "(", ")", ";", "uint16_t", "F", "=", "UA", ".", "Addr", "->", "getFlags", "(", ")", ";", "if", "(", "(", "F", "&", "NodeAttrs", "::", "PhiRef", ")", "\|\|", "(", "F", "&", "NodeAttrs", "::", "Fixed", ")", ")", "continue", ";", "if", "(", "UA", ".", "Addr", "->", "getRegRef", "(", "DFG", ")", "!=", "DR", ")", "continue", ";", "NodeAddr", "<", "InstrNode", "", ">", "IA", "=", "UA", ".", "Addr", "->", "getOwner", "(", "DFG", ")", ";", "assert", "(", "DFG", ".", "IsCode", "<", "NodeAttrs", "::", "Stmt", ">", "(", "IA", ")", ")", ";", "NodeId", "AtUse", "=", "getLocalReachingDef", "(", "SR", ",", "IA", ")", ";", "if", "(", "AtCopy", "!=", "AtUse", ")", "continue", ";", "MachineOperand", "&", "Op", "=", "UA", ".", "Addr", "->", "getOp", "(", ")", ";", "if", "(", "Op", ".", "isTied", "(", ")", ")", "continue", ";", "if", "(", "trace", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "Can replace ", "<STR_LIT>", "<<", "Print", "<", "RegisterRef", ">", "(", "DR", ",", "DFG", ")", "<<", "<STR_LIT>", " with ", "<STR_LIT>", "<<", "Print", "<", "RegisterRef", ">", "(", "SR", ",", "DFG", ")", "<<", "<STR_LIT>", " in ", "<STR_LIT>", "<<", "", "NodeAddr", "<", "StmtNode", "", ">", "(", "IA", ")", ".", "Addr", "->", "getCode", "(", ")", ";", "}", "unsigned", "NewReg", "=", "MinPhysReg", "(", "SR", ")", ";", "Op", ".", "setReg", "(", "NewReg", ")", ";", "Op", ".", "setSubReg", "(", "<NUM_LIT>", ")", ";", "DFG", ".", "unlinkUse", "(", "UA", ",", "false", ")", ";", "if", "(", "AtCopy", "!=", "<NUM_LIT>", ")", "{", "UA", ".", "Addr", "->", "linkToDef", "(", "UA", ".", "Id", ",", "DFG", ".", "addr", "<", "DefNode", "", ">", "(", "AtCopy", ")", ")", ";", "}", "else", "{", "UA", ".", "Addr", "->", "setReachingDef", "(", "<NUM_LIT>", ")", ";", "UA", ".", "Addr", "->", "setSibling", "(", "<NUM_LIT>", ")", ";", "}", "Changed", "=", "true", ";", "if", "(", "HasLimit", "&&", "CpCount", ">=", "CpLimit", ")", "break", ";", "CpCount", "++", ";", "auto", "FC", "=", "CopyMap", ".", "find", "(", "IA", ".", "Id", ")", ";", "if", "(", "FC", "!=", "CopyMap", ".", "end", "(", ")", ")", "{", "auto", "&", "M", "=", "FC", "->", "second", ";", "for", "(", "auto", "&", "J", ":", "M", ")", "{", "if", "(", "J", ".", "second", "!=", "DR", ")", "continue", ";", "J", ".", "second", "=", "SR", ";", "break", ";", "}", "}", "}", "}", "}", "return", "Changed", ";", "}" ]	[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]
LLVM	VE	CPP	stmt_completion	CPU	616,616	[ "DL", ",", "MVT", "::", "i32", ")", ";" ]	[ "SDValue", "Sub_f32", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "Arg", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "INSERT_SUBREG", ",", "DL", ",", "MVT", "::", "i64", ",", "Undef", ",", "Arg", ",", "Sub_f32", ")", ",", "<NUM_LIT>", ")", ";", "break", ";", "}", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "if", "(", "!", "UseBoth", ")", "continue", ";", "VA", "=", "ArgLocs2", "[", "i", "]", ";", "}", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "PtrVT", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "VA", ".", "getLocMemOffset", "(", ")", "+", "ArgsBaseOffset", ",", "DL", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "StackPtr", ",", "PtrOff", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ")", ")", ";", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "DL", ",", "MVT", "::", "Other", ",", "MemOpChains", ")", ";", "SDValue", "InGlue", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InGlue", ")", ";", "InGlue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "const", "VERegisterInfo", "", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "CLI", ".", "CallConv", ")", ";", "assert", "(", "Mask", "&&", "<STR_LIT>", "Missing call preserved mask for calling convention", "<STR_LIT>", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ")", ";", "if", "(", "InGlue", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "InGlue", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "NodeTys", ",", "Ops", ")", ";", "InGlue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "ArgsSize", ",", "<NUM_LIT>", ",", "InGlue", ",", "DL", ")", ";", "InGlue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "RVInfo", "(", "CLI", ".", "CallConv", ",", "CLI", ".", "IsVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "", "DAG", ".", "getContext", "(", ")", ")", ";", "if", "(", "CLI", ".", "Ins", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "CLI", ".", "Ins", "[", "<NUM_LIT>", "]", ".", "VT", "==", "MVT", "::", "f32", "&&", "!", "CLI", ".", "CB", ")", "CLI", ".", "Ins", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "setInReg", "(", ")", ";", "RVInfo", ".", "AnalyzeCallResult", "(", "CLI", ".", "Ins", ",", "getReturnCC", "(", "CLI", ".", "CallConv", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "!", "VA", ".", "needsCustom", "(", ")", "&&", "<STR_LIT>", "Unexpected custom lowering", "<STR_LIT>", ")", ";", "Register", "Reg", "=", "VA", ".", "getLocReg", "(", ")", ";", "SDValue", "RV", ";", "if", "(", "RegisterSDNode", "", "SrcReg", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "Chain", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "SrcReg", "->", "getReg", "(", ")", "==", "Reg", "&&", "Chain", "->", "getOpcode", "(", ")", "==", "ISD", "::", "CopyFromReg", ")", "RV", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "RV", ".", "getNode", "(", ")", ")", "{", "RV", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "RVLocs", "[", "i", "]", ".", "getLocVT", "(", ")", ",", "InGlue", ")", ";", "Chain", "=", "RV", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InGlue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "SExt", ":", "RV", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertSext", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "RV", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "RV", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertZext", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "RV", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "{", "assert", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i64", ")", ";", "assert", "(", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "f32", ")", ";", "SDValue", "Sub_f32", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", "," ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	616,617	[ ">", "(", ")", ";" ]	[ "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTreeWrapperPass" ]
LLVM	Mips	CPP	code_generation	CPU	616,618	[ "MipsTargetLowering", "::", "ConstraintType", "MipsTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "break", ";", "case", "'", "d", "'", ":", "case", "'", "y", "'", ":", "case", "'", "f", "'", ":", "case", "'", "c", "'", ":", "case", "'", "l", "'", ":", "case", "'", "x", "'", ":", "return", "C_RegisterClass", ";", "case", "'", "R", "'", ":", "return", "C_Memory", ";", "}", "}", "if", "(", "Constraint", "==", "<STR_LIT>", "ZC", "<STR_LIT>", ")", "return", "C_Memory", ";", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";", "}" ]	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]
LLVM	ARM	CPP	next_suggestion	CPU	616,619	[ "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SRL", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";" ]	[ "if", "(", "(", "!", "Con", "&&", "ShAmt", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "\|\|", "(", "Con", "&&", "(", "Con", "->", "getAPIntValue", "(", ")", "==", "<NUM_LIT>", "\|\|", "Con", "->", "getAPIntValue", "(", ")", ".", "uge", "(", "<NUM_LIT>", ")", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ShAmt", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "MVT", "::", "i32", ")", "ShAmt", "=", "DAG", ".", "getZExtOrTrunc", "(", "ShAmt", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "if", "(", "ShOpc", "==", "ISD", "::", "SRL", ")", "{", "if", "(", "!", "Con", ")", "ShAmt", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "dl", ",", "MVT", "::", "i32", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ",", "ShAmt", ")", ";", "else", "ShPartsOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "ShOpc", "==", "ISD", "::", "SRA", ")", "ShPartsOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitScalar", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ",", "MVT", "::", "i32", ",", "MVT", "::", "i32", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "ShPartsOpc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "i32", ")", ",", "Lo", ",", "Hi", ",", "ShAmt", ")", ";", "Hi", "=", "SDValue", "(", "Lo", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_PAIR", ",", "dl", ",", "MVT", "::", "i64", ",", "Lo", ",", "Hi", ")", ";", "}", "if", "(", "!", "isOneConstant", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "\|\|", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitScalar", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ",", "MVT", "::", "i32", ",", "MVT", "::", "i32", ")", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	616,620	[ "(", ")", ")", ")", ";" ]	[ "if", "(", "!", "getMipsSubtarget", "(", ")", ".", "hasMips64", "(", ")", ")", "PM", "->", "add", "(", "createMipsEmitGPRestorePass", "(", "getMipsTargetMachine" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,621	[ "let", "Uses", "=", "[", "P0", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	616,622	[ "Rn", ";" ]	[ "class", "BaseLogicalImm", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "dregtype", ",", "RegisterClass", "sregtype", ",", "Operand", "imm_type", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "(", "outs", "dregtype", ":", "$", "Rd", ")", ",", "(", "ins", "sregtype", ":", "$", "Rn", ",", "imm_type", ":", "$", "imm", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "pattern", ">", ",", "Sched", "<", "[", "WriteI", ",", "ReadI", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">" ]
GCC	i386	MD	stmt_completion	CPU	616,623	[ ")", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	616,624	[ ".", "getImplicitDefs", "(", ")", ";" ]	[ "I", "!=", "EL", ";", "++", "I", ")", "{", "bool", "FoundUse", "=", "false", ";", "for", "(", "MachineRegisterInfo", "::", "use_instr_iterator", "J", "=", "MRI", "->", "use_instr_begin", "(", "CRReg", ")", ",", "JE", "=", "MRI", "->", "use_instr_end", "(", ")", ";", "J", "!=", "JE", ";", "++", "J", ")", "if", "(", "&", "", "J", "==", "&", "", "I", ")", "{", "FoundUse", "=", "true", ";", "break", ";", "}", "if", "(", "FoundUse", ")", "break", ";", "}", "MachineInstr", "", "Sub", "=", "nullptr", ";", "if", "(", "SrcReg2", "!=", "<NUM_LIT>", ")", "MI", "=", "nullptr", ";", "else", "if", "(", "MI", "->", "getParent", "(", ")", "!=", "CmpInstr", "->", "getParent", "(", ")", "\|\|", "Value", "!=", "<NUM_LIT>", ")", "{", "return", "false", ";", "}", "const", "TargetRegisterInfo", "", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "--", "I", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MI", ",", "B", "=", "CmpInstr", "->", "getParent", "(", ")", "->", "begin", "(", ")", ";", "for", "(", ";", "I", "!=", "E", "&&", "!", "noSub", ";", "--", "I", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "", "I", ";", "unsigned", "IOpC", "=", "Instr", ".", "getOpcode", "(", ")", ";", "if", "(", "&", "", "I", "!=", "CmpInstr", "&&", "(", "Instr", ".", "modifiesRegister", "(", "PPC", "::", "CR0", ",", "TRI", ")", "\|\|", "Instr", ".", "readsRegister", "(", "PPC", "::", "CR0", ",", "TRI", ")", ")", ")", "return", "false", ";", "if", "(", "(", "OpC", "==", "PPC", "::", "CMPW", "\|\|", "OpC", "==", "PPC", "::", "CMPLW", "\|\|", "OpC", "==", "PPC", "::", "CMPD", "\|\|", "OpC", "==", "PPC", "::", "CMPLD", ")", "&&", "(", "IOpC", "==", "PPC", "::", "SUBF", "\|\|", "IOpC", "==", "PPC", "::", "SUBF8", ")", "&&", "(", "(", "Instr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "Instr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg2", ")", "\|\|", "(", "Instr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "Instr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", ")", ")", "{", "Sub", "=", "&", "", "I", ";", "break", ";", "}", "if", "(", "I", "==", "B", ")", "return", "false", ";", "}", "if", "(", "!", "MI", "&&", "!", "Sub", ")", "return", "false", ";", "if", "(", "!", "MI", ")", "MI", "=", "Sub", ";", "int", "NewOpC", "=", "-", "<NUM_LIT>", ";", "MIOpC", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "MIOpC", "==", "PPC", "::", "ANDIo", "\|\|", "MIOpC", "==", "PPC", "::", "ANDIo8", ")", "NewOpC", "=", "MIOpC", ";", "else", "{", "NewOpC", "=", "PPC", "::", "getRecordFormOpcode", "(", "MIOpC", ")", ";", "if", "(", "NewOpC", "==", "-", "<NUM_LIT>", "&&", "PPC", "::", "getNonRecordFormOpcode", "(", "MIOpC", ")", "!=", "-", "<NUM_LIT>", ")", "NewOpC", "=", "MIOpC", ";", "}", "if", "(", "NewOpC", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "", ",", "PPC", "::", "Predicate", ">", ",", "<NUM_LIT>", ">", "PredsToUpdate", ";", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "", ",", "unsigned", ">", ",", "<NUM_LIT>", ">", "SubRegsToUpdate", ";", "bool", "ShouldSwap", "=", "false", ";", "if", "(", "Sub", ")", "{", "ShouldSwap", "=", "SrcReg2", "!=", "<NUM_LIT>", "&&", "Sub", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "Sub", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", ";", "ShouldSwap", "=", "!", "ShouldSwap", ";", "}", "if", "(", "ShouldSwap", ")", "for", "(", "MachineRegisterInfo", "::", "use_instr_iterator", "I", "=", "MRI", "->", "use_instr_begin", "(", "CRReg", ")", ",", "IE", "=", "MRI", "->", "use_instr_end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "{", "MachineInstr", "", "UseMI", "=", "&", "", "I", ";", "if", "(", "UseMI", "->", "getOpcode", "(", ")", "==", "PPC", "::", "BCC", ")", "{", "PPC", "::", "Predicate", "Pred", "=", "(", "PPC", "::", "Predicate", ")", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "assert", "(", "(", "!", "equalityOnly", "\|\|", "Pred", "==", "PPC", "::", "PRED_EQ", "\|\|", "Pred", "==", "PPC", "::", "PRED_NE", ")", "&&", "<STR_LIT>", "Invalid predicate for equality-only optimization", "<STR_LIT>", ")", ";", "PredsToUpdate", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "(", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "PPC", "::", "getSwappedPredicate", "(", "Pred", ")", ")", ")", ";", "}", "else", "if", "(", "UseMI", "->", "getOpcode", "(", ")", "==", "PPC", "::", "ISEL", "\|\|", "UseMI", "->", "getOpcode", "(", ")", "==", "PPC", "::", "ISEL8", ")", "{", "unsigned", "NewSubReg", "=", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ";", "assert", "(", "(", "!", "equalityOnly", "\|\|", "NewSubReg", "==", "PPC", "::", "sub_eq", ")", "&&", "<STR_LIT>", "Invalid CR bit for equality-only optimization", "<STR_LIT>", ")", ";", "if", "(", "NewSubReg", "==", "PPC", "::", "sub_lt", ")", "NewSubReg", "=", "PPC", "::", "sub_gt", ";", "else", "if", "(", "NewSubReg", "==", "PPC", "::", "sub_gt", ")", "NewSubReg", "=", "PPC", "::", "sub_lt", ";", "SubRegsToUpdate", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "(", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "NewSubReg", ")", ")", ";", "}", "else", "return", "false", ";", "}", "CmpInstr", "->", "eraseFromParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "MI", ";", "BuildMI", "(", "", "MI", "->", "getParent", "(", ")", ",", "std", "::", "next", "(", "MII", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "CRReg", ")", ".", "addReg", "(", "PPC", "::", "CR0", ",", "MIOpC", "!=", "NewOpC", "?", "RegState", "::", "Kill", ":", "<NUM_LIT>", ")", ";", "MI", "->", "clearRegisterDeads", "(", "PPC", "::", "CR0", ")", ";", "if", "(", "MIOpC", "!=", "NewOpC", ")", "{", "const", "MCInstrDesc", "&", "NewDesc", "=", "get", "(", "NewOpC", ")", ";", "MI", "->", "setDesc", "(", "NewDesc", ")", ";", "if", "(", "NewDesc", ".", "ImplicitDefs", ")", "for", "(", "const", "MCPhysReg", "*", "ImpDefs", "=", "NewDesc" ]
GCC	spu	CPP	next_suggestion	MPU	616,625	[ "return", "(", "(", "vec_float4", ")", "(", "spu_andc", "(", "(", "vec_uint4", ")", "(", "a", ")", ",", "mask", ")", ")", ")", ";" ]	[ "static", "inline", "vec_float4", "vec_ceil", "(", "vec_float4", "a", ")", "{", "vec_int4", "exp", ";", "vec_uint4", "mask", ";", "a", "=", "spu_add", "(", "a", ",", "(", "vec_float4", ")", "(", "spu_and", "(", "spu_xor", "(", "spu_rlmaska", "(", "(", "vec_int4", ")", "a", ",", "-", "<NUM_LIT>", ")", ",", "-", "<NUM_LIT>", ")", ",", "spu_splats", "(", "(", "signed", "int", ")", "<NUM_LIT>", ")", ")", ")", ")", ";", "exp", "=", "spu_sub", "(", "<NUM_LIT>", ",", "(", "vec_int4", ")", "(", "spu_and", "(", "spu_rlmask", "(", "(", "vec_uint4", ")", "(", "a", ")", ",", "-", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ";", "mask", "=", "spu_rlmask", "(", "spu_splats", "(", "(", "unsigned", "int", ")", "<NUM_LIT>", ")", ",", "exp", ")", ";", "mask", "=", "spu_sel", "(", "spu_splats", "(", "(", "unsigned", "int", ")", "<NUM_LIT>", ")", ",", "mask", ",", "spu_cmpgt", "(", "exp", ",", "-", "<NUM_LIT>", ")", ")", ";", "mask", "=", "spu_or", "(", "mask", ",", "spu_xor", "(", "(", "vec_uint4", ")", "(", "spu_rlmaska", "(", "spu_add", "(", "exp", ",", "-", "<NUM_LIT>", ")", ",", "-", "<NUM_LIT>", ")", ")", ",", "-", "<NUM_LIT>", ")", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	616,626	[ "}" ]	[ "else", "RC", "=", "getPhysRegBaseClass", "(", "Reg", ")", ";", "return", "RC", "?", "isSGPRClass", "(", "RC", ")", ":", "false", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	616,627	[ "SupportsDebugInformation", "=", "true", ";" ]	[ "if", "(", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "armeb", ")", "\|\|", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", ")", ")", "IsLittleEndian", "=", "false", ";", "Data64bitsDirective", "=", "nullptr", ";", "CommentString", "=", "<STR_LIT>", "@", "<STR_LIT>", ";", "Code16Directive", "=", "<STR_LIT>", ".code\\t16", "<STR_LIT>", ";", "Code32Directive", "=", "<STR_LIT>", ".code\\t32", "<STR_LIT>", ";", "UseDataRegionDirectives", "=", "true", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	616,628	[ ")", ")", ";" ]	[ "}", "}", "else", "if", "(", "const", "ConstantExpr", "", "C", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "Obj", ")", ")", "{", "Opcode", "=", "C", "->", "getOpcode", "(", ")", ";", "U", "=", "C", ";", "}", "if", "(", "const", "PointerType", "", "Ty", "=", "dyn_cast", "<", "PointerType", ">", "(", "Obj", "->", "getType", "(", ")", ")", ")", "if", "(", "Ty", "->", "getAddressSpace", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "BitCast", ":", "{", "return", "ARMComputeAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ";", "}", "case", "Instruction", "::", "IntToPtr", ":", "{", "if", "(", "TLI", ".", "getValueType", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", ")", ")", "return", "ARMComputeAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ";", "break", ";", "}", "case", "Instruction", "::", "PtrToInt", ":", "{", "if", "(", "TLI", ".", "getValueType", "(", "U", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", ")", ")", "return", "ARMComputeAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ";", "break", ";", "}", "case", "Instruction", "::", "GetElementPtr", ":", "{", "Address", "SavedAddr", "=", "Addr", ";", "int", "TmpOffset", "=", "Addr", ".", "Offset", ";", "gep_type_iterator", "GTI", "=", "gep_type_begin", "(", "U", ")", ";", "for", "(", "User", "::", "const_op_iterator", "i", "=", "U", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "e", "=", "U", "->", "op_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "GTI", ")", "{", "const", "Value", "", "Op", "=", "", "i", ";", "if", "(", "const", "StructType", "", "STy", "=", "dyn_cast", "<", "StructType", ">", "(", "", "GTI", ")", ")", "{", "const", "StructLayout", "", "SL", "=", "TD", ".", "getStructLayout", "(", "STy", ")", ";", "unsigned", "Idx", "=", "cast", "<", "ConstantInt", ">", "(", "Op", ")", "->", "getZExtValue", "(", ")", ";", "TmpOffset", "+=", "SL", "->", "getElementOffset", "(", "Idx", ")", ";", "}", "else", "{", "uint64_t", "S", "=", "TD", ".", "getTypeAllocSize", "(", "GTI", ".", "getIndexedType", "(", ")", ")", ";", "for", "(", ";", ";", ")", "{", "if", "(", "const", "ConstantInt", "", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "{", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "", "S", ";", "break", ";", "}", "if", "(", "isa", "<", "AddOperator", ">", "(", "Op", ")", "&&", "(", "!", "isa", "<", "Instruction", ">", "(", "Op", ")", "\|\|", "FuncInfo", ".", "MBBMap", "[", "cast", "<", "Instruction", ">", "(", "Op", ")", "->", "getParent", "(", ")", "]", "==", "FuncInfo", ".", "MBB", ")", "&&", "isa", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "ConstantInt", "", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "", "S", ";", "Op", "=", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "continue", ";", "}", "goto", "unsupported_gep", ";", "}", "}", "}", "Addr", ".", "Offset", "=", "TmpOffset", ";", "if", "(", "ARMComputeAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ")", "return", "true", ";", "Addr", "=", "SavedAddr", ";", "unsupported_gep", ":", "break", ";", "}", "case", "Instruction", "::", "Alloca", ":", "{", "const", "AllocaInst", "", "AI", "=", "cast", "<", "AllocaInst", ">", "(", "Obj", ")", ";", "DenseMap", "<", "const", "AllocaInst", "", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "(", "AI", ")", ";", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "Addr", ".", "BaseType", "=", "Address", "::", "FrameIndexBase", ";", "Addr", ".", "Base", ".", "FI", "=", "SI", "->", "second", ";", "return", "true", ";", "}", "break", ";", "}", "}", "if", "(", "const", "GlobalValue", "", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Obj", ")", ")", "{", "unsigned", "Tmp", "=", "ARMMaterializeGV", "(", "GV", ",", "TLI", ".", "getValueType", "(", "Obj", "->", "getType", "(", ")" ]
LLVM	ARM64	CPP	stmt_completion	CPU	616,629	[ "NumMultCPSRUses", ";" ]	[ "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "isDeadDef", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "I", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Can't convert compare with live destination: ", "<STR_LIT>", "<<", "", "I", ")", ";", "++", "NumLiveDstRejs", ";", "return", "nullptr", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "I", ";", "}", "MIOperands", "::", "PhysRegInfo", "PRI", "=", "MIOperands", "(", "I", ")", ".", "analyzePhysReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "TRI", ")", ";", "if", "(", "PRI", ".", "Reads", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Can't create ccmp with multiple uses: ", "<STR_LIT>", "<<", "", "I", ")", ";", "++" ]
GCC	mn10300	CPP	stmt_completion	MPU	616,630	[ "*", "UNITS_PER_WORD", ")", "return", "<NUM_LIT>", ";" ]	[ "static", "int", "mn10300_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "int", "size", ";", "int", "nregs", "=", "<NUM_LIT>", ";", "size", "=", "arg", ".", "promoted_size_in_bytes", "(", ")", ";", "cum", "->", "nbytes", "=", "(", "cum", "->", "nbytes", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";", "if", "(", "cum", "->", "nbytes", ">", "nregs" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	616,631	[ "if", "(", "AssignedReg", "!=", "<NUM_LIT>", "&&", "SIRI", "->", "isSGPRReg", "(", "MRI", ",", "AssignedReg", ")", ")", "return", "true", ";" ]	[ "switch", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "Intrinsic", "::", "amdgcn_if", ":", "case", "Intrinsic", "::", "amdgcn_else", ":", "{", "ArrayRef", "<", "unsigned", ">", "Indices", "=", "ExtValue", "->", "getIndices", "(", ")", ";", "if", "(", "Indices", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "Indices", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "{", "return", "true", ";", "}", "}", "}", "}", "}", "if", "(", "const", "CallInst", "", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "{", "if", "(", "isa", "<", "InlineAsm", ">", "(", "CI", "->", "getCalledValue", "(", ")", ")", ")", "{", "const", "SIRegisterInfo", "", "SIRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "ImmutableCallSite", "CS", "(", "CI", ")", ";", "TargetLowering", "::", "AsmOperandInfoVector", "TargetConstraints", "=", "ParseConstraints", "(", "MF", ".", "getDataLayout", "(", ")", ",", "Subtarget", "->", "getRegisterInfo", "(", ")", ",", "CS", ")", ";", "for", "(", "auto", "&", "TC", ":", "TargetConstraints", ")", "{", "if", "(", "TC", ".", "Type", "==", "InlineAsm", "::", "isOutput", ")", "{", "ComputeConstraintToUse", "(", "TC", ",", "SDValue", "(", ")", ")", ";", "unsigned", "AssignedReg", ";", "const", "TargetRegisterClass", "*", "RC", ";", "std", "::", "tie", "(", "AssignedReg", ",", "RC", ")", "=", "getRegForInlineAsmConstraint", "(", "SIRI", ",", "TC", ".", "ConstraintCode", ",", "TC", ".", "ConstraintVT", ")", ";", "if", "(", "RC", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	616,632	[ "=", "<NUM_LIT>", ";" ]	[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign" ]
LLVM	X86	CPP	stmt_completion	CPU	616,633	[ "Mode32Bit", "]", ";" ]	[ "bool", "is32BitMode", "(", ")", "const", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::" ]
LLVM	AArch64	TD	stmt_completion	CPU	616,634	[ "Index", "{", "<NUM_LIT>", "}", "}", ";" ]	[ "def", "_2d2s", ":", "NI_2VE", "<", "<NUM_LIT>", ",", "u", ",", "<NUM_LIT>", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "neon_uimm2_bare", ",", "VPR128", ",", "VPR64", ",", "VPR128", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "{", "Index", "{", "<NUM_LIT>", "}", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "{" ]
GCC	rs6000	CPP	code_generation	CPU	616,635	[ "static", "void", "swap_const_vector_halves", "(", "rtx", "", "op_ptr", ")", "{", "int", "i", ";", "rtx", "op", "=", "", "op_ptr", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_VECTOR", ")", "{", "int", "units", "=", "GET_MODE_NUNITS", "(", "GET_MODE", "(", "op", ")", ")", ";", "rtx_vector_builder", "builder", "(", "GET_MODE", "(", "op", ")", ",", "units", ",", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "units", "/", "<NUM_LIT>", ";", "++", "i", ")", "builder", ".", "quick_push", "(", "CONST_VECTOR_ELT", "(", "op", ",", "i", "+", "units", "/", "<NUM_LIT>", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "units", "/", "<NUM_LIT>", ";", "++", "i", ")", "builder", ".", "quick_push", "(", "CONST_VECTOR_ELT", "(", "op", ",", "i", ")", ")", ";", "", "op_ptr", "=", "builder", ".", "build", "(", ")", ";", "}", "else", "{", "int", "j", ";", "const", "char", "", "fmt", "=", "GET_RTX_FORMAT", "(", "code", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "GET_RTX_LENGTH", "(", "code", ")", ";", "++", "i", ")", "if", "(", "fmt", "[", "i", "]", "==", "'", "e", "'", "\|\|", "fmt", "[", "i", "]", "==", "'", "u", "'", ")", "swap_const_vector_halves", "(", "&", "XEXP", "(", "op", ",", "i", ")", ")", ";", "else", "if", "(", "fmt", "[", "i", "]", "==", "'", "E", "'", ")", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "XVECLEN", "(", "op", ",", "i", ")", ";", "++", "j", ")", "swap_const_vector_halves", "(", "&", "XVECEXP", "(", "op", ",", "i", ",", "j", ")", ")", ";", "}", "}" ]	[ "OP", "is", "either", "a", "CONST_VECTOR", "or", "an", "expression", "containing", "one", ".", "Swap", "the", "first", "half", "of", "the", "vector", "with", "the", "second", "in", "the", "first", "case", ".", "Recurse", "to", "find", "it", "in", "the", "second", "." ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	616,636	[ "}" ]	[ "}", "}", ";", "Builder", ".", "setInstrAndDebugLoc", "(", "", "MatchInfo", ")", ";", "switch", "(", "MatchInfo", "->", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "G_FADD", ":", "case", "AMDGPU", "::", "G_FSUB", ":", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "AMDGPU", "::", "G_FMUL", ":", "NegateEitherOperand", "(", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "AMDGPU", "::", "G_FMINNUM", ":", "case", "AMDGPU", "::", "G_FMAXNUM", ":", "case", "AMDGPU", "::", "G_FMINNUM_IEEE", ":", "case", "AMDGPU", "::", "G_FMAXNUM_IEEE", ":", "case", "AMDGPU", "::", "G_FMINIMUM", ":", "case", "AMDGPU", "::", "G_FMAXIMUM", ":", "case", "AMDGPU", "::", "G_AMDGPU_FMIN_LEGACY", ":", "case", "AMDGPU", "::", "G_AMDGPU_FMAX_LEGACY", ":", "{", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "Opposite", "=", "inverseMinMax", "(", "MatchInfo", "->", "getOpcode", "(", ")", ")", ";", "replaceOpcodeWith", "(", "", "MatchInfo", ",", "Opposite", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "G_FMA", ":", "case", "AMDGPU", "::", "G_FMAD", ":", "NegateEitherOperand", "(", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "AMDGPU", "::", "G_FPEXT", ":", "case", "AMDGPU", "::", "G_INTRINSIC_TRUNC", ":", "case", "AMDGPU", "::", "G_FRINT", ":", "case", "AMDGPU", "::", "G_FNEARBYINT", ":", "case", "AMDGPU", "::", "G_INTRINSIC_ROUND", ":", "case", "AMDGPU", "::", "G_INTRINSIC_ROUNDEVEN", ":", "case", "AMDGPU", "::", "G_FSIN", ":", "case", "AMDGPU", "::", "G_FCANONICALIZE", ":", "case", "AMDGPU", "::", "G_AMDGPU_RCP_IFLAG", ":", "case", "AMDGPU", "::", "G_FPTRUNC", ":", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "AMDGPU", "::", "G_INTRINSIC", ":", "case", "AMDGPU", "::", "G_INTRINSIC_CONVERGENT", ":", "{", "Intrinsic", "::", "ID", "IntrinsicID", "=", "cast", "<", "GIntrinsic", ">", "(", "MatchInfo", ")", "->", "getIntrinsicID", "(", ")", ";", "switch", "(", "IntrinsicID", ")", "{", "case", "Intrinsic", "::", "amdgcn_rcp", ":", "case", "Intrinsic", "::", "amdgcn_rcp_legacy", ":", "case", "Intrinsic", "::", "amdgcn_sin", ":", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "Intrinsic", "::", "amdgcn_fmul_legacy", ":", "NegateEitherOperand", "(", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "Intrinsic", "::", "amdgcn_fmed3", ":", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "Intrinsic", "::", "amdgcn_fma_legacy", ":", "NegateEitherOperand", "(", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "folding fneg not supported for this intrinsic", "<STR_LIT>", ")", ";", "}", "break", ";" ]
GCC	sparc	CPP	next_suggestion	CPU	616,637	[ "}" ]	[ "rtx", "low3", "=", "GEN_INT", "(", "(", "low_bits", ">>", "(", "<NUM_LIT>", "-", "<NUM_LIT>", "-", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";", "int", "to_shift", "=", "<NUM_LIT>", ";", "if", "(", "low1", "!=", "const0_rtx", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "sub_temp", ",", "GEN_INT", "(", "to_shift", ")", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "gen_rtx_IOR", "(", "DImode", ",", "op0", ",", "low1", ")", ")", ")", ";", "sub_temp", "=", "op0", ";", "to_shift", "=", "<NUM_LIT>", ";", "}", "else", "{", "to_shift", "+=", "<NUM_LIT>", ";", "}", "if", "(", "low2", "!=", "const0_rtx", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "sub_temp", ",", "GEN_INT", "(", "to_shift", ")", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "gen_rtx_IOR", "(", "DImode", ",", "op0", ",", "low2", ")", ")", ")", ";", "sub_temp", "=", "op0", ";", "to_shift", "=", "<NUM_LIT>", ";", "}", "else", "{", "to_shift", "+=", "<NUM_LIT>", ";", "}", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "sub_temp", ",", "GEN_INT", "(", "to_shift", ")", ")", ")", ")", ";", "if", "(", "low3", "!=", "const0_rtx", ")", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "gen_rtx_IOR", "(", "DImode", ",", "op0", ",", "low3", ")", ")", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	616,638	[ "}" ]	[ "if", "(", "isVerbose", "(", ")", ")", "{", "std", "::", "string", "HexString", ";", "raw_string_ostream", "HexStream", "(", "HexString", ")", ";", "HexStream", "<<", "format_hex", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "<NUM_LIT>", ",", "true", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", " iglp_opt mask(", "<STR_LIT>", "+", "HexString", "+", "<STR_LIT>", ")", "<STR_LIT>", ")", ";", "}", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "SI_MASKED_UNREACHABLE", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", " divergent unreachable", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "isMetaInstruction", "(", ")", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", " meta instruction", "<STR_LIT>", ")", ";", "return", ";", "}", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "", "OutStreamer", ",", "TmpInst", ")", ";", "if", "(", "!", "MI", "->", "isPseudo", "(", ")", "&&", "STI", ".", "isCPUStringValid", "(", "STI", ".", "getCPU", "(", ")", ")", "&&", "(", "!", "STI", ".", "hasOffset3fBug", "(", ")", "\|\|", "!", "MI", "->", "isBranch", "(", ")", ")", ")", "{", "SmallVector", "<", "MCFixup", ",", "<NUM_LIT>", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "<NUM_LIT>", ">", "CodeBytes", ";", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "InstEmitter", "(", "createAMDGPUMCCodeEmitter", "(", "", "STI", ".", "getInstrInfo", "(", ")", ",", "OutContext", ")", ")", ";", "InstEmitter", "->", "encodeInstruction", "(", "TmpInst", ",", "CodeBytes", ",", "Fixups", ",", "STI", ")", ";", "assert", "(", "CodeBytes", ".", "size", "(", ")", "==", "STI", ".", "getInstrInfo", "(", ")", "->", "getInstSizeInBytes", "(", "", "MI", ")", ")", ";", "}", "if", "(", "DumpCodeInstEmitter", ")", "{", "DisasmLines", ".", "resize", "(", "DisasmLines", ".", "size", "(", ")", "+", "<NUM_LIT>", ")", ";", "std", "::", "string", "&", "DisasmLine", "=", "DisasmLines", ".", "back", "(", ")", ";", "raw_string_ostream", "DisasmStream", "(", "DisasmLine", ")", ";", "AMDGPUInstPrinter", "InstPrinter", "(", "", "TM", ".", "getMCAsmInfo", "(", ")", ",", "", "STI", ".", "getInstrInfo", "(", ")", ",", "", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "InstPrinter", ".", "printInst", "(", "&", "TmpInst", ",", "<NUM_LIT>", ",", "StringRef", "(", ")", ",", "STI", ",", "DisasmStream", ")", ";", "SmallVector", "<", "MCFixup", ",", "<NUM_LIT>", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "<NUM_LIT>", ">", "CodeBytes", ";", "DumpCodeInstEmitter", "->", "encodeInstruction", "(", "TmpInst", ",", "CodeBytes", ",", "Fixups", ",", "MF", "->", "getSubtarget", "<", "MCSubtargetInfo", ">", "(", ")", ")", ";", "HexLines", ".", "resize", "(", "HexLines", ".", "size", "(", ")", "+", "<NUM_LIT>", ")", ";", "std", "::", "string", "&", "HexLine", "=", "HexLines", ".", "back", "(", ")", ";", "raw_string_ostream", "HexStream", "(", "HexLine", ")", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "CodeBytes", ".", "size", "(", ")", ";", "i", "+=", "<NUM_LIT>", ")", "{", "unsigned", "int", "CodeDWord", "=", "", "(", "unsigned", "int", "", ")", "&", "CodeBytes", "[", "i", "]", ";", "HexStream", "<<", "format", "(", "<STR_LIT>", "%s%08X", "<STR_LIT>", ",", "(", "i", ">", "<NUM_LIT>", "?", "<STR_LIT>", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", ",", "CodeDWord", ")", ";", "}", "DisasmStream", ".", "flush", "(", ")", ";", "DisasmLineMaxLen", "=", "std", "::", "max", "(", "DisasmLineMaxLen", ",", "DisasmLine", ".", "size", "(", ")", ")", ";", "}" ]
GCC	rs6000	MD	next_suggestion	CPU	616,639	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	ARM	TD	stmt_completion	CPU	616,640	[ "SDTARMVCMP", ">", ";" ]	[ "def", "NEONvcge", ":", "SDNode", "<", "<STR_LIT>", "," ]
LLVM	X86	TD	next_suggestion	CPU	616,641	[ "}" ]	[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,642	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "CS", "]", ";" ]
LLVM	AMDGPU	CPP	program_repair	GPU	616,643	[ "<FIXS>", "int", "WaitStatesNeeded", "=", "getWaitStatesSinceSetReg", "(", "IsHazardFn", ",", "GetRegWaitStates", ")", ";", "<FIXE>" ]	[ "auto", "IsHazardFn", "=", "[", "TII", ",", "GetRegHWReg", "]", "(", "MachineInstr", "", "MI", ")", "{", "return", "GetRegHWReg", "==", "getHWReg", "(", "TII", ",", "", "MI", ")", ";", "}", ";", "<BUGS>", "int", "WaitStatesNeeded", "=", "getWaitStatesSinceSetReg", "(", "IsHazardFn", ")", ";", "<BUGE>", "return", "GetRegWaitStates", "-", "WaitStatesNeeded", ";", "}" ]
GCC	arm	CPP	stmt_completion	CPU	616,644	[ "_", "_", "p", ")", "{" ]	[ "_", "_", "arm_vmladavq_p", "(", "int32x4_t", "_", "_", "a", ",", "int32x4_t", "_", "_", "b", ",", "mve_pred16_t" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,645	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	616,646	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCommutable", "=" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	616,647	[ "(", ")", ")", "{" ]	[ "void", "RecordRelocation", "(", "MachObjectWriter", "", "Writer", ",", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "const", "MCFragment", "", "Fragment", ",", "const", "MCFixup", "&", "Fixup", ",", "MCValue", "Target", ",", "uint64_t", "&", "FixedValue", ")", "override", "{", "if", "(", "Writer", "->", "is64Bit" ]
LLVM	ARM	CPP	next_suggestion	CPU	616,648	[ "if", "(", "isAdd", ")", "Binary", "\|=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";" ]	[ "bool", "isAdd", "=", "Imm8", ">=", "<NUM_LIT>", ";", "if", "(", "Imm8", "<", "<NUM_LIT>", ")", "Imm8", "=", "-", "Imm8", ";", "Imm8", "/", "=", "<NUM_LIT>", ";", "uint32_t", "Binary", "=", "Imm8", "&", "<NUM_LIT>", ";" ]
GCC	mips	MD	next_suggestion	CPU	616,649	[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extract", ":", "GPR", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	i386	MD	stmt_completion	CPU	616,650	[ ")", "+", "<NUM_LIT>", ")", "," ]	[ "int", "mask", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "emit_insn", "(", "gen_avx_shufps256_1", "<", "mask_expand4_name", ">", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "(", "mask", ">", ">", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "(", "mask", ">", ">", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "(", "(", "mask", ">", ">", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "(", "(", "mask", ">", ">", "<NUM_LIT>", ")", "&", "<NUM_LIT>" ]
LLVM	Comet2	CPP	stmt_completion	CPU	616,651	[ "Options", ".", "UseInitArray", ")", ";" ]	[ "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,652	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rx32", ";" ]
GCC	pa	MD	stmt_completion	CPU	616,653	[ ")", ")", "]" ]	[ "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")" ]
LLVM	AArch64	TD	next_suggestion	CPU	616,654	[ "}", "]", ",", "fpimm16XForm", ">", "{", "let", "ParserMatchClass", "=", "FPImmOperand", ";" ]	[ "APFloat", "InVal", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "uint32_t", "enc", "=", "AArch64_AM", ":", ":", "getFP32Imm", "(", "InVal", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "fpimm64XForm", ":", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "InVal", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "uint32_t", "enc", "=", "AArch64_AM", ":", ":", "getFP64Imm", "(", "InVal", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "fpimm16", ":", "Operand", "<", "f16", ">", ",", "FPImmLeaf", "<", "f16", ",", "[", "{", "return", "AArch64_AM", ":", ":", "getFP16Imm", "(", "Imm", ")", "!", "=", "-", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,655	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	616,656	[ ".", "push_back", "(", "&", "I", ")", ";" ]	[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Reverting any remaining pseudos...\\n", "<STR_LIT>", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "", "MF", ")", "{", "SmallVector", "<", "MachineInstr", "", ",", "<NUM_LIT>", ">", "Starts", ";", "SmallVector", "<", "MachineInstr", "", ",", "<NUM_LIT>", ">", "Decs", ";", "SmallVector", "<", "MachineInstr", "", ",", "<NUM_LIT>", ">", "Ends", ";", "for", "(", "auto", "&", "I", ":", "MBB", ")", "{", "if", "(", "isLoopStart", "(", "I", ")", ")", "Starts" ]
GCC	arm	MD	program_repair	CPU	616,657	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>", "<FIXS>", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "<FIXE>" ]	[ "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "SI", "<BUGS>", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "<BUGE>", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "not", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operator", ":", "SI", "<NUM_LIT>", "<STR_LIT>" ]
LLVM	AArch64	CPP	stmt_completion	CPU	616,658	[ "true", ";" ]	[ "ApplyFn", "=", "[", "=", "]", "(", "MachineIRBuilder", "&", "B", ",", "Register", "DstReg", ")", "{", "auto", "Shift", "=", "B", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "ShiftAmt", ")", ";", "auto", "ShiftedVal", "=", "B", ".", "buildShl", "(", "Ty", ",", "LHS", ",", "Shift", ")", ";", "Register", "AddSubLHS", "=", "ShiftValUseIsLHS", "?", "ShiftedVal", ".", "getReg", "(", "<NUM_LIT>", ")", ":", "LHS", ";", "Register", "AddSubRHS", "=", "ShiftValUseIsLHS", "?", "LHS", ":", "ShiftedVal", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "auto", "Res", "=", "B", ".", "buildInstr", "(", "AddSubOpc", ",", "{", "Ty", "}", ",", "{", "AddSubLHS", ",", "AddSubRHS", "}", ")", ";", "assert", "(", "!", "(", "NegateResult", "&&", "TrailingZeroes", ")", "&&", "<STR_LIT>", "NegateResult and TrailingZeroes cannot both be true for now.", "<STR_LIT>", ")", ";", "if", "(", "NegateResult", ")", "{", "B", ".", "buildSub", "(", "DstReg", ",", "B", ".", "buildConstant", "(", "Ty", ",", "<NUM_LIT>", ")", ",", "Res", ")", ";", "return", ";", "}", "if", "(", "TrailingZeroes", ")", "{", "B", ".", "buildShl", "(", "DstReg", ",", "Res", ",", "B", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "TrailingZeroes", ")", ")", ";", "return", ";", "}", "B", ".", "buildCopy", "(", "DstReg", ",", "Res", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "}", ";", "return" ]
LLVM	LoongArch	CPP	code_generation	CPU	616,659	[ "bool", "LoongArchTargetLowering", "::", "isLegalICmpImmediate", "(", "int64_t", "Imm", ")", "const", "{", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "}" ]	[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "icmp", "immediate", ",", "that", "is", "the", "target", "has", "icmp", "instructions", "which", "can", "compare", "a", "register", "against", "the", "immediate", "without", "having", "to", "materialize", "the", "immediate", "into", "a", "register", "." ]
LLVM	WDC65816	CPP	next_suggestion	MPU	616,660	[ "}" ]	[ "O", "<<", "<STR_LIT>", "#", "<STR_LIT>", "<<", "MO", ".", "getImm", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "O", "<<", "", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "return", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "O", "<<", "MAI", "->", "getGlobalPrefix", "(", ")", "<<", "MO", ".", "getSymbolName", "(", ")", ";", "return", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	616,661	[ "}" ]	[ "bool", "Changed", "=", "false", ";", "clearStack", "(", ")", ";", "IgnoreStall", ".", "clear", "(", ")", ";", "unsigned", "Skip", "=", "<NUM_LIT>", ";", "MachineBasicBlock", "::", "reverse_iterator", "MII", "=", "MBB", ".", "rbegin", "(", ")", ",", "E", "=", "MBB", ".", "rend", "(", ")", ";", "while", "(", "MII", "!=", "E", ")", "{", "MachineInstr", "", "MI", "=", "&", "", "MII", "++", ";", "if", "(", "MI", "->", "isPosition", "(", ")", "\|\|", "MI", "->", "isImplicitDef", "(", ")", "\|\|", "MI", "->", "isCopy", "(", ")", ")", "continue", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MI", "->", "isBarrier", "(", ")", ")", "{", "clearStack", "(", ")", ";", "Skip", "=", "<NUM_LIT>", ";", "continue", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,662	[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "ByteAccess", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,663	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	616,664	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";" ]	[ "def", "v4i32_indexed", ":", "BaseSIMDIndexed", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "V128", ",", "V128", ",", "VectorIndexS", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v4f32", "V128", ":", "$", "Rd", ")", ",", "(", "OpNode", "(", "v4f32", "V128", ":", "$", "Rn", ")", ",", "(", "v4f32", "(", "AArch64duplane32", "(", "v4f32", "V128", ":", "$", "Rm", ")", ",", "VectorIndexS", ":", "$", "idx", ")", ")", ")", ")", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";" ]
GCC	s390	MD	next_suggestion	MPU	616,665	[ "<STR_LIT>" ]	[ "(", "fma", ":", "VF_HW", "(", "match_operand", ":", "VF_HW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VF_HW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VF_HW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]" ]
LLVM	AMDGPU	TD	next_suggestion	GPU	616,666	[ "}" ]	[ "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	616,667	[ "(", "P", ")", ",", "TripCount", "(", "TC", ")", ",", "VecTy", "(", "VT", ")", "{", "}" ]	[ "TripCountPattern", "(", "Instruction", "", "P", ",", "Value", "", "TC", ",", "VectorType", "*", "VT", ")", ":", "Predicate" ]
LLVM	BPF	CPP	stmt_completion	Virtual ISA	616,668	[ "CM", ",", "OL", ")", ";" ]	[ "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "X", "->", "InitMCCodeGenInfo", "(", "RM", "," ]
LLVM	AMDGPU	TD	program_repair	GPU	616,669	[ "<FIXS>", "FeatureDefaultComponentZero", ",", "FeatureVmemWriteVgprInOrder", "<FIXE>" ]	[ "FeatureGFX7GFX8GFX9Insts", ",", "FeatureSMemTimeInst", ",", "FeatureMadMacF32Insts", ",", "FeatureDsSrc2Insts", ",", "FeatureExtendedImageInsts", ",", "FeatureFastDenormalF32", ",", "FeatureUnalignedBufferAccess", ",", "FeatureImageInsts", ",", "FeatureGDS", ",", "FeatureGWS", ",", "<BUGS>", "FeatureDefaultComponentZero", "<BUGE>", "]", ">", ";" ]
GCC	pa	MD	next_suggestion	CPU	616,670	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
GCC	arm	CPP	stmt_completion	CPU	616,671	[ "_", "C", ")", ";" ]	[ "static", "_", "_", "inline", "_", "_", "m64", "_", "mm_miabb_si64", "(", "_", "_", "m64", "_", "_", "A", ",", "int", "_", "_", "B", ",", "int", "_", "_", "C", ")", "{", "return", "_", "_", "builtin_arm_tmiabb", "(", "_", "_", "A", ",", "_", "_", "B", ",", "_" ]
GCC	i386	MD	program_repair	CPU	616,672	[ "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "[", "(", "set", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sqrt", ":", "V4SF", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sqrt", ":", "V2DF", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SSEMODEF2P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_merge", ":", "SSEMODEF2P" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,673	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rs16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs16", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "n1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	arm	MD	stmt_completion	CPU	616,674	[ "plus", "<STR_LIT>", ")", "(", "minus", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_code_attr", "sync_optab", "[", "(", "ior", "<STR_LIT>", ")", "(", "xor", "<STR_LIT>", ")", "(", "and", "<STR_LIT>", ")", "(" ]
LLVM	ARM	TD	stmt_completion	CPU	616,675	[ "ops", "i32imm", ")", ";" ]	[ "def", "VectorIndex64", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "uint64_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "VectorIndex64Operand", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(" ]
LLVM	AArch64	TD	next_suggestion	CPU	616,676	[ "}" ]	[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "Imm1_32Operand", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,677	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	616,678	[ "-", "ByteRotation", ";" ]	[ "static", "SDValue", "lowerVectorShuffleAsByteRotate", "(", "const", "SDLoc", "&", "DL", ",", "MVT", "VT", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "const", "X86Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "!", "isNoopShuffleMask", "(", "Mask", ")", "&&", "<STR_LIT>", "We shouldn't lower no-op shuffles!", "<STR_LIT>", ")", ";", "SDValue", "Lo", "=", "V1", ",", "Hi", "=", "V2", ";", "int", "ByteRotation", "=", "matchVectorShuffleAsByteRotate", "(", "VT", ",", "Lo", ",", "Hi", ",", "Mask", ")", ";", "if", "(", "ByteRotation", "<=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "MVT", "ByteVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i8", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "Lo", "=", "DAG", ".", "getBitcast", "(", "ByteVT", ",", "Lo", ")", ";", "Hi", "=", "DAG", ".", "getBitcast", "(", "ByteVT", ",", "Hi", ")", ";", "if", "(", "Subtarget", ".", "hasSSSE3", "(", ")", ")", "{", "assert", "(", "(", "!", "VT", ".", "is512BitVector", "(", ")", "\|\|", "Subtarget", ".", "hasBWI", "(", ")", ")", "&&", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "ByteVT", ",", "Lo", ",", "Hi", ",", "DAG", ".", "getConstant", "(", "ByteRotation", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ")", ";", "}", "assert", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", "Rotate-based lowering only supports 128-bit lowering!", "<STR_LIT>", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "Can shuffle at most 16 bytes in a 128-bit vector!", "<STR_LIT>", ")", ";", "assert", "(", "ByteVT", "==", "MVT", "::", "v16i8", "&&", "<STR_LIT>", "SSE2 rotate lowering only needed for v16i8!", "<STR_LIT>", ")", ";", "int", "LoByteShift", "=", "<NUM_LIT>" ]
LLVM	TLCS900	CPP	next_suggestion	MPU	616,679	[ "O", "<<", "*", "Op", ".", "getExpr", "(", ")", ";" ]	[ "if", "(", "Op", ".", "isImm", "(", ")", ")", "O", "<<", "Op", ".", "getImm", "(", ")", ";", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", "unknown pcrel immediate operand", "<STR_LIT>", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	616,680	[ "}" ]	[ "assert", "(", "RBGPR", ".", "covers", "(", "", "TRI", ".", "getRegClass", "(", "ARM", "::", "GPRRegClassID", ")", ")", "&&", "<STR_LIT>", "Subclass not added?", "<STR_LIT>", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "", "TRI", ".", "getRegClass", "(", "ARM", "::", "GPRwithAPSRRegClassID", ")", ")", "&&", "<STR_LIT>", "Subclass not added?", "<STR_LIT>", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "", "TRI", ".", "getRegClass", "(", "ARM", "::", "GPRnopcRegClassID", ")", ")", "&&", "<STR_LIT>", "Subclass not added?", "<STR_LIT>", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "", "TRI", ".", "getRegClass", "(", "ARM", "::", "rGPRRegClassID", ")", ")", "&&", "<STR_LIT>", "Subclass not added?", "<STR_LIT>", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "", "TRI", ".", "getRegClass", "(", "ARM", "::", "tGPRRegClassID", ")", ")", "&&", "<STR_LIT>", "Subclass not added?", "<STR_LIT>", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "", "TRI", ".", "getRegClass", "(", "ARM", "::", "tcGPRRegClassID", ")", ")", "&&", "<STR_LIT>", "Subclass not added?", "<STR_LIT>", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "ARM", "::", "tGPROdd_and_tcGPRRegClassID", ")", ")", "&&", "<STR_LIT>", "Subclass not added?", "<STR_LIT>", ")", ";", "assert", "(", "getMaximumSize", "(", "RBGPR", ".", "getID", "(", ")", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "GPRs should hold up to 32-bit", "<STR_LIT>", ")", ";", "ARM", "::", "checkPartialMappings", "(", ")", ";", "ARM", "::", "checkValueMappings", "(", ")", ";", "}", ";", "llvm", "::", "call_once", "(", "InitializeRegisterBankFlag", ",", "InitializeRegisterBankOnce", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	616,681	[ "}" ]	[ "CallTargetMCOp", "=", "MCOperand", "::", "createReg", "(", "CallTarget", ".", "getReg", "(", ")", ")", ";", "CallOpcode", "=", "X86", "::", "CALL64r", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported operand type in statepoint call target", "<STR_LIT>", ")", ";", "break", ";", "}", "MCInst", "CallInst", ";", "CallInst", ".", "setOpcode", "(", "CallOpcode", ")", ";", "CallInst", ".", "addOperand", "(", "CallTargetMCOp", ")", ";", "OutStreamer", "->", "EmitInstruction", "(", "CallInst", ",", "getSubtargetInfo", "(", ")", ")", ";", "}", "auto", "&", "Ctx", "=", "OutStreamer", "->", "getContext", "(", ")", ";", "MCSymbol", "", "MILabel", "=", "Ctx", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "MILabel", ")", ";", "SM", ".", "recordStatepoint", "(", "", "MILabel", ",", "MI", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	616,682	[ "<NUM_LIT>", "}", "=", "Rm", ";" ]	[ "let", "Uses", "=", "[", "NZCV", "]", ";", "let", "Defs", "=", "[", "NZCV", "]", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "nzcv", ";", "bits", "<", "<NUM_LIT>", ">", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
GCC	rs6000	MD	next_suggestion	CPU	616,683	[ "<STR_LIT>" ]	[ "UNSPEC_VADDU", ")", ")", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_SET_VSCR", ")", ")", "]", "<STR_LIT>" ]
GCC	i386	CPP	stmt_completion	CPU	616,684	[ "_", "M", ")", ";" ]	[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_pbroadcastd512_gpr_mask", "(", "_", "_", "A", ",", "(", "_", "_", "v16si", ")", "_", "_", "O", ",", "_" ]
GCC	rs6000	MD	stmt_completion	CPU	616,685	[ "match_dup", "<NUM_LIT>", ")", ")", "]" ]	[ "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(" ]
GCC	sh	MD	next_suggestion	CPU	616,686	[ "DONE" ]	[ "insn", "=", "emit_insn", "(", "gen_movsf_ie", "(", "gen_rtx_REG", "(", "SFmode", ",", "regno", "+", "SH_REG_MSW_OFFSET", ")", ",", "mem2", ")", ")", "add_reg_note", "(", "insn", ",", "REG_INC", ",", "operands", "[", "<NUM_LIT>", "]", ")", "insn", "=", "emit_insn", "(", "gen_movsf_ie", "(", "gen_rtx_REG", "(", "SFmode", ",", "regno", "+", "SH_REG_LSW_OFFSET", ")", ",", "change_address", "(", "mem", ",", "SFmode", ",", "NULL_RTX", ")", ")", ")" ]
LLVM	ARM	TD	next_suggestion	CPU	616,687	[ "}" ]	[ "def", "v4i32", ":", "N2VQSh", "<", "op24", ",", "op23", ",", "op11_8", ",", "<NUM_LIT>", ",", "op4", ",", "N2RegVShLFrm", ",", "itin", ",", "i32imm", ",", "OpcodeStr", ",", "!", "strconcat", "(", "Dt", ",", "<STR_LIT>", ")", ",", "v4i32", ",", "OpNode", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	616,688	[ ")", "{" ]	[ "if", "(", "!", "STI", ".", "isThumb2", "(", ")", "\|\|", "!", "STI", ".", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "******* ARM MVE VPT Optimisations ******\\n", "<STR_LIT>", "<<", "<STR_LIT>", "******** Function: ", "<STR_LIT>", "<<", "Fn", ".", "getName", "(", ")", "<<", "'", "\\n", "'", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn" ]
GCC	i386	CPP	program_repair	CPU	616,689	[ "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "tmp", ",", "gen_rtx_VEC_DUPLICATE", "(", "mode", ",", "val", ")", ")", ")", ";", "<FIXE>" ]	[ "if", "(", "TARGET_AVX512F", "&&", "TARGET_AVX512BW", ")", "{", "tmp", "=", "gen_reg_rtx", "(", "mode", ")", ";", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "tmp", ",", "gen_rtx_VEC_DUPLICATE", "(", "mode", ",", "val", ")", ")", ")", ";", "<BUGE>", "emit_insn", "(", "gen_avx512bw_blendmv32hi", "(", "target", ",", "tmp", ",", "target", ",", "force_reg", "(", "SImode", ",", "GEN_INT", "(", "<NUM_LIT>", "<<", "elt", ")", ")", ")", ")", ";", "return", ";" ]
GCC	sh	CPP	stmt_completion	CPU	616,690	[ "res", ";" ]	[ "float", "res", ";", "_", "_", "asm__", "(", "<STR_LIT>", "fmov.ls\t%1, %0", "<STR_LIT>", ":", "<STR_LIT>", "=f", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "r", "<STR_LIT>", "(", "mm", ")", ")", ";", "return" ]
GCC	frv	CPP	code_generation	VLIW	616,691	[ "int", "frv_emit_movsi", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "int", "base_regno", "=", "-", "<NUM_LIT>", ";", "int", "unspec", "=", "<NUM_LIT>", ";", "rtx", "sym", "=", "src", ";", "struct", "frv_unspec", "old_unspec", ";", "if", "(", "!", "reload_in_progress", "&&", "!", "reload_completed", "&&", "!", "register_operand", "(", "dest", ",", "SImode", ")", "&&", "(", "!", "reg_or_0_operand", "(", "src", ",", "SImode", ")", "\|\|", "(", "GET_CODE", "(", "src", ")", "==", "REG", "&&", "IN_RANGE_P", "(", "REGNO", "(", "src", ")", ",", "FIRST_VIRTUAL_REGISTER", ",", "LAST_VIRTUAL_REGISTER", ")", ")", ")", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "dest", ",", "copy_to_mode_reg", "(", "SImode", ",", "src", ")", ")", ")", ";", "return", "TRUE", ";", "}", "switch", "(", "GET_CODE", "(", "src", ")", ")", "{", "default", ":", "break", ";", "case", "LABEL_REF", ":", "handle_label", ":", "if", "(", "TARGET_FDPIC", ")", "{", "if", "(", "TARGET_GPREL_RO", ")", "unspec", "=", "R_FRV_GPREL12", ";", "else", "unspec", "=", "R_FRV_GOT12", ";", "}", "else", "if", "(", "flag_pic", ")", "base_regno", "=", "PIC_REGNO", ";", "break", ";", "case", "CONST", ":", "if", "(", "frv_const_unspec_p", "(", "src", ",", "&", "old_unspec", ")", ")", "break", ";", "if", "(", "TARGET_FDPIC", "&&", "frv_function_symbol_referenced_p", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ")", "{", "handle_whatever", ":", "src", "=", "force_reg", "(", "GET_MODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ",", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ";", "emit_move_insn", "(", "dest", ",", "src", ")", ";", "return", "TRUE", ";", "}", "else", "{", "sym", "=", "XEXP", "(", "sym", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "sym", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "sym", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "GET_CODE", "(", "XEXP", "(", "sym", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "sym", "=", "XEXP", "(", "sym", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "sym", ")", "==", "SYMBOL_REF", ")", "goto", "handle_sym", ";", "else", "if", "(", "GET_CODE", "(", "sym", ")", "==", "LABEL_REF", ")", "goto", "handle_label", ";", "else", "goto", "handle_whatever", ";", "}", "break", ";", "case", "SYMBOL_REF", ":", "handle_sym", ":", "if", "(", "TARGET_FDPIC", ")", "{", "enum", "tls_model", "model", "=", "SYMBOL_REF_TLS_MODEL", "(", "sym", ")", ";", "if", "(", "model", "!=", "<NUM_LIT>", ")", "{", "src", "=", "frv_legitimize_tls_address", "(", "src", ",", "model", ")", ";", "emit_move_insn", "(", "dest", ",", "src", ")", ";", "return", "TRUE", ";", "}", "if", "(", "SYMBOL_REF_FUNCTION_P", "(", "sym", ")", ")", "{", "if", "(", "frv_local_funcdesc_p", "(", "sym", ")", ")", "unspec", "=", "R_FRV_FUNCDESC_GOTOFF12", ";", "else", "unspec", "=", "R_FRV_FUNCDESC_GOT12", ";", "}", "else", "{", "if", "(", "CONSTANT_POOL_ADDRESS_P", "(", "sym", ")", ")", "switch", "(", "GET_CODE", "(", "get_pool_constant", "(", "sym", ")", ")", ")", "{", "case", "CONST", ":", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "if", "(", "flag_pic", ")", "{", "unspec", "=", "R_FRV_GOTOFF12", ";", "break", ";", "}", "default", ":", "if", "(", "TARGET_GPREL_RO", ")", "unspec", "=", "R_FRV_GPREL12", ";", "else", "unspec", "=", "R_FRV_GOT12", ";", "break", ";", "}", "else", "if", "(", "SYMBOL_REF_LOCAL_P", "(", "sym", ")", "&&", "!", "SYMBOL_REF_EXTERNAL_P", "(", "sym", ")", "&&", "SYMBOL_REF_DECL", "(", "sym", ")", "&&", "(", "!", "DECL_P", "(", "SYMBOL_REF_DECL", "(", "sym", ")", ")", "\|\|", "!", "DECL_COMMON", "(", "SYMBOL_REF_DECL", "(", "sym", ")", ")", ")", ")", "{", "tree", "decl", "=", "SYMBOL_REF_DECL", "(", "sym", ")", ";", "tree", "init", "=", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", "?", "DECL_INITIAL", "(", "decl", ")", ":", "TREE_CODE", "(", "decl", ")", "==", "CONSTRUCTOR", "?", "decl", ":", "<NUM_LIT>", ";", "int", "reloc", "=", "<NUM_LIT>", ";", "bool", "named_section", ",", "readonly", ";", "if", "(", "init", "&&", "init", "!=", "error_mark_node", ")", "reloc", "=", "compute_reloc_for_constant", "(", "init", ")", ";", "named_section", "=", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", "&&", "lookup_attribute", "(", "<STR_LIT>", "section", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "decl", ")", ")", ";", "readonly", "=", "decl_readonly_section", "(", "decl", ",", "reloc", ")", ";", "if", "(", "named_section", ")", "unspec", "=", "R_FRV_GOT12", ";", "else", "if", "(", "!", "readonly", ")", "unspec", "=", "R_FRV_GOTOFF12", ";", "else", "if", "(", "readonly", "&&", "TARGET_GPREL_RO", ")", "unspec", "=", "R_FRV_GPREL12", ";", "else", "unspec", "=", "R_FRV_GOT12", ";", "}", "else", "unspec", "=", "R_FRV_GOT12", ";", "}", "}", "else", "if", "(", "SYMBOL_REF_SMALL_P", "(", "sym", ")", ")", "base_regno", "=", "SDA_BASE_REG", ";", "else", "if", "(", "flag_pic", ")", "base_regno", "=", "PIC_REGNO", ";", "break", ";", "}", "if", "(", "base_regno", ">=", "<NUM_LIT>", ")", "{", "if", "(", "GET_CODE", "(", "sym", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_SMALL_P", "(", "sym", ")", ")", "emit_insn", "(", "gen_symGOTOFF2reg", "(", "dest", ",", "src", ",", "gen_rtx_REG", "(", "Pmode", ",", "base_regno", ")", ",", "GEN_INT", "(", "R_FRV_GPREL12", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_symGOTOFF2reg_hilo", "(", "dest", ",", "src", ",", "gen_rtx_REG", "(", "Pmode", ",", "base_regno", ")", ",", "GEN_INT", "(", "R_FRV_GPREL12", ")", ")", ")", ";", "if", "(", "base_regno", "==", "PIC_REGNO", ")", "cfun", "->", "uses_pic_offset_table", "=", "TRUE", ";", "return", "TRUE", ";", "}", "if", "(", "unspec", ")", "{", "rtx", "x", ";", "gcc_assert", "(", "!", "reload_in_progress", "&&", "!", "reload_completed", ")", ";", "switch", "(", "unspec", ")", "{", "case", "R_FRV_GOTOFF12", ":", "if", "(", "!", "frv_small_data_reloc_p", "(", "sym", ",", "unspec", ")", ")", "x", "=", "gen_symGOTOFF2reg_hilo", "(", "dest", ",", "src", ",", "OUR_FDPIC_REG", ",", "GEN_INT", "(", "unspec", ")", ")", ";", "else", "x", "=", "gen_symGOTOFF2reg", "(", "dest", ",", "src", ",", "OUR_FDPIC_REG", ",", "GEN_INT", "(", "unspec", ")", ")", ";", "break", ";", "case", "R_FRV_GPREL12", ":", "if", "(", "!", "frv_small_data_reloc_p", "(", "sym", ",", "unspec", ")", ")", "x", "=", "gen_symGPREL2reg_hilo", "(", "dest", ",", "src", ",", "OUR_FDPIC_REG", ",", "GEN_INT", "(", "unspec", ")", ")", ";", "else", "x", "=", "gen_symGPREL2reg", "(", "dest", ",", "src", ",", "OUR_FDPIC_REG", ",", "GEN_INT", "(", "unspec", ")", ")", ";", "break", ";", "case", "R_FRV_FUNCDESC_GOTOFF12", ":", "if", "(", "flag_pic", "!=", "<NUM_LIT>", ")", "x", "=", "gen_symGOTOFF2reg_hilo", "(", "dest", ",", "src", ",", "OUR_FDPIC_REG", ",", "GEN_INT", "(", "unspec", ")", ")", ";", "else", "x", "=", "gen_symGOTOFF2reg", "(", "dest", ",", "src", ",", "OUR_FDPIC_REG", ",", "GEN_INT", "(", "unspec", ")", ")", ";", "break", ";", "default", ":", "if", "(", "flag_pic", "!=", "<NUM_LIT>", ")", "x", "=", "gen_symGOT2reg_hilo", "(", "dest", ",", "src", ",", "OUR_FDPIC_REG", ",", "GEN_INT", "(", "unspec", ")", ")", ";", "else", "x", "=", "gen_symGOT2reg", "(", "dest", ",", "src", ",", "OUR_FDPIC_REG", ",", "GEN_INT", "(", "unspec", ")", ")", ";", "break", ";", "}", "emit_insn", "(", "x", ")", ";", "cfun", "->", "uses_pic_offset_table", "=", "TRUE", ";", "return", "TRUE", ";", "}", "return", "FALSE", ";", "}" ]	[ "Emit", "code", "to", "handle", "a", "MOVSI", ",", "adding", "in", "the", "small", "data", "register", "or", "pic", "register", "if", "needed", "to", "load", "up", "addresses", ".", "Return", "TRUE", "if", "the", "appropriate", "instructions", "are", "emitted", "." ]
GCC	arm	CPP	stmt_completion	CPU	616,692	[ "<NUM_LIT>", ")", ";" ]	[ "if", "(", "IS_NAKED", "(", "func_type", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_APCS_FRAME", "&&", "frame_pointer_needed", "&&", "TARGET_ARM", ")", "save_reg_mask", "\|=", "(", "<NUM_LIT>", "<<", "ARM_HARD_FRAME_POINTER_REGNUM", ")", "\|", "(", "<NUM_LIT>", "<<", "IP_REGNUM", ")", "\|", "(", "<NUM_LIT>", "<<", "LR_REGNUM", ")", "\|", "(", "<NUM_LIT>", "<<", "PC_REGNUM", ")", ";", "save_reg_mask", "\|=", "arm_compute_save_reg0_reg12_mask", "(", ")", ";", "if", "(", "df_regs_ever_live_p", "(", "LR_REGNUM", ")", "\|\|", "(", "save_reg_mask", "&&", "optimize_size", "&&", "ARM_FUNC_TYPE", "(", "func_type", ")", "==", "ARM_FT_NORMAL", "&&", "!", "crtl", "->", "tail_call_emit", "&&", "!", "crtl", "->", "calls_eh_return", ")", ")", "save_reg_mask", "\|=", "<NUM_LIT>", "<<", "LR_REGNUM", ";", "if", "(", "cfun", "->", "machine", "->", "lr_save_eliminated", ")", "save_reg_mask", "&=", "~", "(", "<NUM_LIT>", "<<", "LR_REGNUM", ")", ";", "if", "(", "TARGET_REALLY_IWMMXT", "&&", "(", "(", "bit_count", "(", "save_reg_mask", ")", "+", "ARM_NUM_INTS", "(", "crtl", "->", "args", ".", "pretend_args_size", "+", "arm_compute_static_chain_stack_bytes", "(", ")", ")", ")", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "for", "(", "reg", "=", "<NUM_LIT>", ";", "reg", "<=", "<NUM_LIT>", ";", "reg", "++", ")", "if", "(", "(", "save_reg_mask", "&", "(", "<NUM_LIT>", "<<", "reg", ")", ")", "==", "<NUM_LIT>", ")", "break", ";", "if", "(", "reg", "<=", "<NUM_LIT>", ")", "save_reg_mask", "\|=", "(", "<NUM_LIT>", "<<", "reg", ")", ";", "else", "{", "cfun", "->", "machine", "->", "sibcall_blocked", "=", "<NUM_LIT>", ";", "save_reg_mask", "\|=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "TARGET_THUMB2", "&&", "IS_NESTED", "(", "func_type", ")", "&&", "flag_pic", "&&", "(", "save_reg_mask", "&", "THUMB2_WORK_REGS", ")", "==", "<NUM_LIT>", ")", "{", "reg", "=", "thumb_find_work_register", "(", "<NUM_LIT>", "<<" ]
GCC	sh	MD	next_suggestion	CPU	616,693	[ "}" ]	[ "if", "(", "!", "arith_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "{", "if", "(", "!", "sh_lra_p", "(", ")", "\|", "\|", "reg_overlap_mentioned_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "emit_insn", "(", "gen_addsi3_scr", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "DONE" ]
LLVM	ARM	CPP	program_repair	CPU	616,694	[ "<FIXS>", "unsigned", "Offset", "=", "getMemoryOpOffset", "(", "*", "First", ")", ";", "<FIXE>" ]	[ "MachineInstr", "", "LatestMI", "=", "Cand", ".", "Instrs", "[", "Cand", ".", "LatestMIIdx", "]", ";", "iterator", "InsertBefore", "=", "std", "::", "next", "(", "iterator", "(", "LatestMI", ")", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "", "LatestMI", "->", "getParent", "(", ")", ";", "<BUGS>", "unsigned", "Offset", "=", "getMemoryOpOffset", "(", "First", ")", ";", "<BUGE>", "unsigned", "Base", "=", "getLoadStoreBaseOp", "(", "*", "First", ")", ".", "getReg", "(", ")", ";", "bool", "BaseKill", "=", "LatestMI", "->", "killsRegister", "(", "Base", ")", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";" ]
GCC	aarch64	MD	stmt_completion	CPU	616,695	[ "rtx", ",", "rtx", ",", "rtx", ")" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "rtx", "(", "*", "gen", ")", "(", "rtx", "," ]
GCC	arm	MD	stmt_completion	CPU	616,696	[ ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	CSKY	TD	next_suggestion	CPU	616,697	[ "let", "isTerminator", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sop", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm16", ";", "let", "isBranch", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,698	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicateLate", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	TD	stmt_completion	CPU	616,699	[ ",", "<NUM_LIT>", ">", ";" ]	[ "class", "MIN_U_H_ENC", ":", "MSA_3R_FMT", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]

GCC

arm

CPP

next_suggestion

CPU

616,600

[ "}" ]

[ "_", "_", "arm_vaddq_n_u16", "(", "uint16x8_t", "_", "_", "a", ",", "uint16_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vaddq_n_uv8hi", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]

LLVM

Mips

CPP

program_repair

CPU

616,601

[ "<FIXS>", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "LDC1", ")", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "<FIXE>" ]

[ "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "LWC1", ")", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "else", "if", "(", "RC", "==", "Mips", "::", "AFGR64RegisterClass", ")", "{", "if", "(", "!", "TM", ".", "getSubtarget", "MipsSubtarget", ">", "(", ")", ".", "isMips1", "(", ")", ")", "{", "<BUGS>", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "LDC1", ")", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "<BUGE>", "}", "else", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";" ]

GCC

i386

MD

stmt_completion

CPU

616,602

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_vector", ":", "V12QI", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

616,603

[ "default", ":" ]

[ "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "IsMemOrExport", "?", "DMFMA4x4WriteVgprMemExpReadWaitStates", ":", "DMFMA4x4WriteVgprVALUReadWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "IsMemOrExport", "?", "DMFMA16x16WriteVgprMemExpReadWaitStates", ":", "DMFMA16x16WriteVgprVALUReadWaitStates", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unexpected dgemm", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "ST", ".", "hasGFX940Insts", "(", ")", ")", "{", "NeedWaitStates", "=", "isXDL", "(", "ST", ",", "*", "MFMA", ")", "?", "GFX940_XDL_N_PassWriteVgprVALUMemExpReadWaitStates", "(", "NumPasses", ")", ":", "GFX940_SMFMA_N_PassWriteVgprVALUMemExpReadWaitStates", "(", "NumPasses", ")", ";", "}", "else", "{", "switch", "(", "HazardDefLatency", ")", "{", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "SMFMA4x4WriteVgprVALUMemExpReadWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "SMFMA16x16WriteVgprVALUMemExpReadWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "SMFMA32x32WriteVgprVALUMemExpReadWaitStates", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unexpected number of passes for mfma", "<STR_LIT>", ")", ";", "}", "}", "int", "WaitStatesNeededForUse", "=", "NeedWaitStates", "-", "WaitStatesSinceDef", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "if", "(", "WaitStatesNeeded", "==", "MaxWaitStates", ")", "break", ";", "}", "}", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "const", "int", "DMFMAToFMA64WaitStates", "=", "<NUM_LIT>", ";", "if", "(", "(", "Opc", "==", "AMDGPU", "::", "V_FMA_F64_e64", "||", "Opc", "==", "AMDGPU", "::", "V_FMAC_F64_e32", "||", "Opc", "==", "AMDGPU", "::", "V_FMAC_F64_e64", "||", "Opc", "==", "AMDGPU", "::", "V_FMAC_F64_dpp", ")", "&&", "WaitStatesNeeded", "<", "DMFMAToFMA64WaitStates", ")", "{", "int", "WaitStatesNeededForUse", "=", "DMFMAToFMA64WaitStates", "-", "getWaitStatesSince", "(", "IsDGEMMFn", ",", "DMFMAToFMA64WaitStates", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "}", "if", "(", "!", "IsVALU", "&&", "!", "IsMemOrExport", ")", "return", "WaitStatesNeeded", ";", "for", "(", "const", "MachineOperand", "&", "Def", ":", "MI", "->", "defs", "(", ")", ")", "{", "const", "int", "SMFMA4x4WriteVgprVALUWawWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA16x16WriteVgprVALUWawWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA32x32WriteVgprVALUWawWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA4x4ReadVgprVALUWarWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_XDL4PassReadVgprVALUWarWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA16x16ReadVgprVALUWarWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA32x32ReadVgprVALUWarWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "DMFMA4x4WriteVgprVALUWriteWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "DMFMA16x16WriteVgprVALUWriteWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "DotWriteDifferentVALUWrite", "=", "<NUM_LIT>", ";", "const", "int", "MaxWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "MaxWarWaitStates", "=", "<NUM_LIT>", ";", "Reg", "=", "Def", ".", "getReg", "(", ")", ";", "DOT", "=", "nullptr", ";", "int", "WaitStatesSinceDef", "=", "getWaitStatesSinceDef", "(", "Reg", ",", "IsDotWriteFn", ",", "MaxWaitStates", ")", ";", "if", "(", "DOT", "&&", "DOT", "->", "getOpcode", "(", ")", "!=", "MI", "->", "getOpcode", "(", ")", ")", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "DotWriteDifferentVALUWrite", "-", "WaitStatesSinceDef", ")", ";", "MFMA", "=", "nullptr", ";", "WaitStatesSinceDef", "=", "getWaitStatesSinceDef", "(", "Reg", ",", "IsMFMAWriteFn", ",", "MaxWaitStates", ")", ";", "if", "(", "MFMA", ")", "{", "int", "NeedWaitStates", "=", "MaxWaitStates", ";", "int", "NumPasses", "=", "TSchedModel", ".", "computeInstrLatency", "(", "MFMA", ")", ";", "if", "(", "isDGEMM", "(", "MFMA", "->", "getOpcode", "(", ")", ")", ")", "{", "switch", "(", "NumPasses", ")", "{", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "DMFMA4x4WriteVgprVALUWriteWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "DMFMA16x16WriteVgprVALUWriteWaitStates", ";", "break", ";" ]

GCC

cris

CPP

next_suggestion

MPU

616,604

[ "}" ]

[ "set_optab_libfunc", "(", "udiv_optab", ",", "SImode", ",", "<STR_LIT>", "__Udiv", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "smod_optab", ",", "SImode", ",", "<STR_LIT>", "__Mod", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "umod_optab", ",", "SImode", ",", "<STR_LIT>", "__Umod", "<STR_LIT>", ")", ";", "if", "(", "TARGET_ATOMICS_MAY_CALL_LIBFUNCS", ")", "{", "set_optab_libfunc", "(", "sync_compare_and_swap_optab", ",", "SImode", ",", "<STR_LIT>", "__cris_atcmpxchgr32", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "sync_compare_and_swap_optab", ",", "HImode", ",", "<STR_LIT>", "__cris_atcmpxchgr16", "<STR_LIT>", ")", ";", "}" ]

LLVM

AArch64

CPP

stmt_completion

CPU

616,605

[ "::", "<STR_LIT>", ";" ]

[ "SDValue", "ConditionOp", "=", "DAG", ".", "getTargetConstant", "(", "Condition", ",", "DL", ",", "MVT", "::", "i64", ")", ";", "SmallVector", "<", "SDValue", ">", "Ops", "=", "{", "Chain", ",", "MSROp", ",", "ConditionOp", "}", ";", "if", "(", "Condition", "!=", "AArch64SME", "::", "Always", ")", "{", "assert", "(", "PStateSM", "&&", "<STR_LIT>", "PStateSM should be defined", "<STR_LIT>", ")", ";", "Ops", ".", "push_back", "(", "PStateSM", ")", ";", "}", "Ops", ".", "push_back", "(", "RegMask", ")", ";", "if", "(", "InGlue", ")", "Ops", ".", "push_back", "(", "InGlue", ")", ";", "unsigned", "Opcode", "=", "Enable", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>" ]

LLVM

ARM64

TD

stmt_completion

CPU

616,606

[ "=", "Cm", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "Cn", ";", "bits", "<", "<NUM_LIT>", ">", "Cm", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Cn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

GCC

c6x

CPP

code_generation

VLIW

616,607

[ "static", "bool", "c6x_call_saved_register_used", "(", "tree", "call_expr", ")", "{", "CUMULATIVE_ARGS", "cum_v", ";", "cumulative_args_t", "cum", ";", "HARD_REG_SET", "call_saved_regset", ";", "tree", "parameter", ";", "rtx", "parm_rtx", ";", "int", "i", ";", "INIT_CUMULATIVE_ARGS", "(", "cum_v", ",", "NULL", ",", "NULL", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "cum", "=", "pack_cumulative_args", "(", "&", "cum_v", ")", ";", "call_saved_regset", "=", "~", "call_used_or_fixed_regs", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "call_expr_nargs", "(", "call_expr", ")", ";", "i", "++", ")", "{", "parameter", "=", "CALL_EXPR_ARG", "(", "call_expr", ",", "i", ")", ";", "gcc_assert", "(", "parameter", ")", ";", "if", "(", "TREE_CODE", "(", "parameter", ")", "==", "ERROR_MARK", ")", "return", "true", ";", "function_arg_info", "arg", "(", "TREE_TYPE", "(", "parameter", ")", ",", "true", ")", ";", "apply_pass_by_reference_rules", "(", "&", "cum_v", ",", "arg", ")", ";", "parm_rtx", "=", "c6x_function_arg", "(", "cum", ",", "arg", ")", ";", "c6x_function_arg_advance", "(", "cum", ",", "arg", ")", ";", "if", "(", "!", "parm_rtx", ")", "continue", ";", "if", "(", "REG_P", "(", "parm_rtx", ")", "&&", "overlaps_hard_reg_set_p", "(", "call_saved_regset", ",", "GET_MODE", "(", "parm_rtx", ")", ",", "REGNO", "(", "parm_rtx", ")", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "parm_rtx", ")", "==", "PARALLEL", ")", "{", "int", "n", "=", "XVECLEN", "(", "parm_rtx", ",", "<NUM_LIT>", ")", ";", "while", "(", "n", "--", ">", "<NUM_LIT>", ")", "{", "rtx", "x", "=", "XEXP", "(", "XVECEXP", "(", "parm_rtx", ",", "<NUM_LIT>", ",", "n", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "REG_P", "(", "x", ")", "&&", "overlaps_hard_reg_set_p", "(", "call_saved_regset", ",", "GET_MODE", "(", "x", ")", ",", "REGNO", "(", "x", ")", ")", ")", "return", "true", ";", "}", "}", "}", "return", "false", ";", "}" ]

[ "Checks", "whether", "the", "given", "CALL_EXPR", "would", "use", "a", "caller", "saved", "register", ".", "This", "is", "used", "to", "decide", "whether", "sibling", "call", "optimization", "could", "be", "performed", "on", "the", "respective", "function", "call", "." ]

LLVM

Hexagon

TD

stmt_completion

DSP

616,608

[ "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,609

[ "let", "CextOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

MSP430

CPP

next_suggestion

MPU

616,610

[ "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{" ]

[ "case", "amAbsolute", ":", "if", "(", "Bytes", ".", "size", "(", ")", "<", "(", "Words", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "DecodeStatus", "::", "Fail", ";", "}", "Insn", "|=", "(", "uint64_t", ")", "support", "::", "endian", "::", "read16le", "(", "Bytes", ".", "data", "(", ")", "+", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "++", "Words", ";", "break", ";", "default", ":", "break", ";", "}", "const", "uint8_t", "*", "DecoderTable", "=", "Words", "==", "<NUM_LIT>", "?", "DecoderTable32", ":", "DecoderTable16", ";", "DecodeStatus", "Result", "=", "decodeInstruction", "(", "DecoderTable", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,611

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isCall", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "R29", "]", ";", "let", "Defs", "=", "[", "PC", ",", "R31", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

GCC

rs6000

CPP

next_suggestion

CPU

616,612

[ "if", "(", "insn_entry", "[", "i", "]", ".", "will_delete", ")", "fputs", "(", "<STR_LIT>", "delete ", "<STR_LIT>", ",", "dump_file", ")", ";" ]

[ "swap_web_entry", "*", "pred_entry", "=", "(", "swap_web_entry", "*", ")", "insn_entry", "[", "i", "]", ".", "pred", "(", ")", ";", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "%6d %6d ", "<STR_LIT>", ",", "i", ",", "pred_entry", "&&", "pred_entry", "->", "insn", "?", "INSN_UID", "(", "pred_entry", "->", "insn", ")", ":", "<NUM_LIT>", ")", ";", "if", "(", "insn_entry", "[", "i", "]", ".", "is_load", ")", "fputs", "(", "<STR_LIT>", "load ", "<STR_LIT>", ",", "dump_file", ")", ";", "if", "(", "insn_entry", "[", "i", "]", ".", "is_store", ")", "fputs", "(", "<STR_LIT>", "store ", "<STR_LIT>", ",", "dump_file", ")", ";", "if", "(", "insn_entry", "[", "i", "]", ".", "is_swap", ")", "fputs", "(", "<STR_LIT>", "swap ", "<STR_LIT>", ",", "dump_file", ")", ";", "if", "(", "insn_entry", "[", "i", "]", ".", "is_live_in", ")", "fputs", "(", "<STR_LIT>", "live-in ", "<STR_LIT>", ",", "dump_file", ")", ";", "if", "(", "insn_entry", "[", "i", "]", ".", "is_live_out", ")", "fputs", "(", "<STR_LIT>", "live-out ", "<STR_LIT>", ",", "dump_file", ")", ";", "if", "(", "insn_entry", "[", "i", "]", ".", "contains_subreg", ")", "fputs", "(", "<STR_LIT>", "subreg ", "<STR_LIT>", ",", "dump_file", ")", ";", "if", "(", "insn_entry", "[", "i", "]", ".", "is_128_int", ")", "fputs", "(", "<STR_LIT>", "int128 ", "<STR_LIT>", ",", "dump_file", ")", ";", "if", "(", "insn_entry", "[", "i", "]", ".", "is_call", ")", "fputs", "(", "<STR_LIT>", "call ", "<STR_LIT>", ",", "dump_file", ")", ";", "if", "(", "insn_entry", "[", "i", "]", ".", "is_swappable", ")", "{", "fputs", "(", "<STR_LIT>", "swappable ", "<STR_LIT>", ",", "dump_file", ")", ";", "if", "(", "insn_entry", "[", "i", "]", ".", "special_handling", "==", "SH_CONST_VECTOR", ")", "fputs", "(", "<STR_LIT>", "special:constvec ", "<STR_LIT>", ",", "dump_file", ")", ";", "else", "if", "(", "insn_entry", "[", "i", "]", ".", "special_handling", "==", "SH_SUBREG", ")", "fputs", "(", "<STR_LIT>", "special:subreg ", "<STR_LIT>", ",", "dump_file", ")", ";", "else", "if", "(", "insn_entry", "[", "i", "]", ".", "special_handling", "==", "SH_NOSWAP_LD", ")", "fputs", "(", "<STR_LIT>", "special:load ", "<STR_LIT>", ",", "dump_file", ")", ";", "else", "if", "(", "insn_entry", "[", "i", "]", ".", "special_handling", "==", "SH_NOSWAP_ST", ")", "fputs", "(", "<STR_LIT>", "special:store ", "<STR_LIT>", ",", "dump_file", ")", ";", "else", "if", "(", "insn_entry", "[", "i", "]", ".", "special_handling", "==", "SH_EXTRACT", ")", "fputs", "(", "<STR_LIT>", "special:extract ", "<STR_LIT>", ",", "dump_file", ")", ";", "else", "if", "(", "insn_entry", "[", "i", "]", ".", "special_handling", "==", "SH_SPLAT", ")", "fputs", "(", "<STR_LIT>", "special:splat ", "<STR_LIT>", ",", "dump_file", ")", ";", "else", "if", "(", "insn_entry", "[", "i", "]", ".", "special_handling", "==", "SH_XXPERMDI", ")", "fputs", "(", "<STR_LIT>", "special:xxpermdi ", "<STR_LIT>", ",", "dump_file", ")", ";", "else", "if", "(", "insn_entry", "[", "i", "]", ".", "special_handling", "==", "SH_CONCAT", ")", "fputs", "(", "<STR_LIT>", "special:concat ", "<STR_LIT>", ",", "dump_file", ")", ";", "else", "if", "(", "insn_entry", "[", "i", "]", ".", "special_handling", "==", "SH_VPERM", ")", "fputs", "(", "<STR_LIT>", "special:vperm ", "<STR_LIT>", ",", "dump_file", ")", ";", "}", "if", "(", "insn_entry", "[", "i", "]", ".", "web_not_optimizable", ")", "fputs", "(", "<STR_LIT>", "unoptimizable ", "<STR_LIT>", ",", "dump_file", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

616,613

[ ",", "(", "DUPv4i16lane", "V128", ":", "$", "Rn", ",", "VectorIndexH", ":", "$", "imm", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v4f16", "(", "AArch64duplane16", "(", "v8f16", "V128", ":", "$", "Rn", ")", ",", "VectorIndexH", ":", "$", "imm", ")", ")" ]

GCC

stormy16

CPP

stmt_completion

CPU

616,614

[ "<NUM_LIT>", ";" ]

[ "case", "'", "U", "'", ":", "return", "(", "GET_CODE", "(", "x", ")", "==", "CONST_INT", "&&", "(", "INTVAL", "(", "x", ")", "<", "<NUM_LIT>", "||", "INTVAL", "(", "x", ")", ">", "<NUM_LIT>", ")", ")", ";", "case", "'", "Z", "'", ":", "return", "(", "GET_CODE", "(", "x", ")", "==", "CONST_INT", "&&", "(", "INTVAL", "(", "x", ")", "==", "<NUM_LIT>", ")", ")", ";", "case", "'", "W", "'", ":", "return", "xstormy16_below100_operand", "(", "x", ",", "GET_MODE", "(", "x", ")", ")", ";", "default", ":", "return" ]

LLVM

Hexagon

CPP

code_generation

DSP

616,615

[ "bool", "CopyPropagation", "::", "run", "(", ")", "{", "scanBlock", "(", "&", "DFG", ".", "getMF", "(", ")", ".", "front", "(", ")", ")", ";", "if", "(", "trace", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "Copies:\\n", "<STR_LIT>", ";", "for", "(", "NodeId", "I", ":", "Copies", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "Instr: ", "<STR_LIT>", "<<", "*", "DFG", ".", "addr", "<", "StmtNode", "*", ">", "(", "I", ")", ".", "Addr", "->", "getCode", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", " eq: {", "<STR_LIT>", ";", "for", "(", "auto", "J", ":", "CopyMap", "[", "I", "]", ")", "dbgs", "(", ")", "<<", "'", "'", "<<", "Print", "<", "RegisterRef", ">", "(", "J", ".", "first", ",", "DFG", ")", "<<", "'", "=", "'", "<<", "Print", "<", "RegisterRef", ">", "(", "J", ".", "second", ",", "DFG", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", " }\\n", "<STR_LIT>", ";", "}", "}", "bool", "Changed", "=", "false", ";", "bool", "HasLimit", "=", "CpLimit", ".", "getNumOccurrences", "(", ")", ">", "<NUM_LIT>", ";", "auto", "MinPhysReg", "=", "[", "this", "]", "(", "RegisterRef", "RR", ")", "->", "unsigned", "{", "const", "TargetRegisterInfo", "&", "TRI", "=", "DFG", ".", "getTRI", "(", ")", ";", "const", "TargetRegisterClass", "&", "RC", "=", "*", "TRI", ".", "getMinimalPhysRegClass", "(", "RR", ".", "Reg", ")", ";", "if", "(", "(", "RC", ".", "LaneMask", "&", "RR", ".", "Mask", ")", "==", "RC", ".", "LaneMask", ")", "return", "RR", ".", "Reg", ";", "for", "(", "MCSubRegIndexIterator", "S", "(", "RR", ".", "Reg", ",", "&", "TRI", ")", ";", "S", ".", "isValid", "(", ")", ";", "++", "S", ")", "if", "(", "RR", ".", "Mask", "==", "TRI", ".", "getSubRegIndexLaneMask", "(", "S", ".", "getSubRegIndex", "(", ")", ")", ")", "return", "S", ".", "getSubReg", "(", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "Should have found a register", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", ";", "for", "(", "NodeId", "C", ":", "Copies", ")", "{", "if", "(", "HasLimit", "&&", "CpCount", ">=", "CpLimit", ")", "break", ";", "auto", "SA", "=", "DFG", ".", "addr", "<", "InstrNode", "*", ">", "(", "C", ")", ";", "auto", "FS", "=", "CopyMap", ".", "find", "(", "SA", ".", "Id", ")", ";", "if", "(", "FS", "==", "CopyMap", ".", "end", "(", ")", ")", "continue", ";", "EqualityMap", "&", "EM", "=", "FS", "->", "second", ";", "for", "(", "NodeAddr", "<", "DefNode", "*", ">", "DA", ":", "SA", ".", "Addr", "->", "members_if", "(", "DFG", ".", "IsDef", ",", "DFG", ")", ")", "{", "RegisterRef", "DR", "=", "DA", ".", "Addr", "->", "getRegRef", "(", "DFG", ")", ";", "auto", "FR", "=", "EM", ".", "find", "(", "DR", ")", ";", "if", "(", "FR", "==", "EM", ".", "end", "(", ")", ")", "continue", ";", "RegisterRef", "SR", "=", "FR", "->", "second", ";", "if", "(", "DR", "==", "SR", ")", "continue", ";", "NodeId", "AtCopy", "=", "getLocalReachingDef", "(", "SR", ",", "SA", ")", ";", "for", "(", "NodeId", "N", "=", "DA", ".", "Addr", "->", "getReachedUse", "(", ")", ",", "NextN", ";", "N", ";", "N", "=", "NextN", ")", "{", "auto", "UA", "=", "DFG", ".", "addr", "<", "UseNode", "*", ">", "(", "N", ")", ";", "NextN", "=", "UA", ".", "Addr", "->", "getSibling", "(", ")", ";", "uint16_t", "F", "=", "UA", ".", "Addr", "->", "getFlags", "(", ")", ";", "if", "(", "(", "F", "&", "NodeAttrs", "::", "PhiRef", ")", "||", "(", "F", "&", "NodeAttrs", "::", "Fixed", ")", ")", "continue", ";", "if", "(", "UA", ".", "Addr", "->", "getRegRef", "(", "DFG", ")", "!=", "DR", ")", "continue", ";", "NodeAddr", "<", "InstrNode", "*", ">", "IA", "=", "UA", ".", "Addr", "->", "getOwner", "(", "DFG", ")", ";", "assert", "(", "DFG", ".", "IsCode", "<", "NodeAttrs", "::", "Stmt", ">", "(", "IA", ")", ")", ";", "NodeId", "AtUse", "=", "getLocalReachingDef", "(", "SR", ",", "IA", ")", ";", "if", "(", "AtCopy", "!=", "AtUse", ")", "continue", ";", "MachineOperand", "&", "Op", "=", "UA", ".", "Addr", "->", "getOp", "(", ")", ";", "if", "(", "Op", ".", "isTied", "(", ")", ")", "continue", ";", "if", "(", "trace", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "Can replace ", "<STR_LIT>", "<<", "Print", "<", "RegisterRef", ">", "(", "DR", ",", "DFG", ")", "<<", "<STR_LIT>", " with ", "<STR_LIT>", "<<", "Print", "<", "RegisterRef", ">", "(", "SR", ",", "DFG", ")", "<<", "<STR_LIT>", " in ", "<STR_LIT>", "<<", "*", "NodeAddr", "<", "StmtNode", "*", ">", "(", "IA", ")", ".", "Addr", "->", "getCode", "(", ")", ";", "}", "unsigned", "NewReg", "=", "MinPhysReg", "(", "SR", ")", ";", "Op", ".", "setReg", "(", "NewReg", ")", ";", "Op", ".", "setSubReg", "(", "<NUM_LIT>", ")", ";", "DFG", ".", "unlinkUse", "(", "UA", ",", "false", ")", ";", "if", "(", "AtCopy", "!=", "<NUM_LIT>", ")", "{", "UA", ".", "Addr", "->", "linkToDef", "(", "UA", ".", "Id", ",", "DFG", ".", "addr", "<", "DefNode", "*", ">", "(", "AtCopy", ")", ")", ";", "}", "else", "{", "UA", ".", "Addr", "->", "setReachingDef", "(", "<NUM_LIT>", ")", ";", "UA", ".", "Addr", "->", "setSibling", "(", "<NUM_LIT>", ")", ";", "}", "Changed", "=", "true", ";", "if", "(", "HasLimit", "&&", "CpCount", ">=", "CpLimit", ")", "break", ";", "CpCount", "++", ";", "auto", "FC", "=", "CopyMap", ".", "find", "(", "IA", ".", "Id", ")", ";", "if", "(", "FC", "!=", "CopyMap", ".", "end", "(", ")", ")", "{", "auto", "&", "M", "=", "FC", "->", "second", ";", "for", "(", "auto", "&", "J", ":", "M", ")", "{", "if", "(", "J", ".", "second", "!=", "DR", ")", "continue", ";", "J", ".", "second", "=", "SR", ";", "break", ";", "}", "}", "}", "}", "}", "return", "Changed", ";", "}" ]

[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]

LLVM

VE

CPP

stmt_completion

CPU

616,616

[ "DL", ",", "MVT", "::", "i32", ")", ";" ]

[ "SDValue", "Sub_f32", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "Arg", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "INSERT_SUBREG", ",", "DL", ",", "MVT", "::", "i64", ",", "Undef", ",", "Arg", ",", "Sub_f32", ")", ",", "<NUM_LIT>", ")", ";", "break", ";", "}", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "if", "(", "!", "UseBoth", ")", "continue", ";", "VA", "=", "ArgLocs2", "[", "i", "]", ";", "}", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "PtrVT", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "VA", ".", "getLocMemOffset", "(", ")", "+", "ArgsBaseOffset", ",", "DL", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "StackPtr", ",", "PtrOff", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ")", ")", ";", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "DL", ",", "MVT", "::", "Other", ",", "MemOpChains", ")", ";", "SDValue", "InGlue", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InGlue", ")", ";", "InGlue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "const", "VERegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "CLI", ".", "CallConv", ")", ";", "assert", "(", "Mask", "&&", "<STR_LIT>", "Missing call preserved mask for calling convention", "<STR_LIT>", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ")", ";", "if", "(", "InGlue", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "InGlue", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "NodeTys", ",", "Ops", ")", ";", "InGlue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "ArgsSize", ",", "<NUM_LIT>", ",", "InGlue", ",", "DL", ")", ";", "InGlue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "RVInfo", "(", "CLI", ".", "CallConv", ",", "CLI", ".", "IsVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "if", "(", "CLI", ".", "Ins", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "CLI", ".", "Ins", "[", "<NUM_LIT>", "]", ".", "VT", "==", "MVT", "::", "f32", "&&", "!", "CLI", ".", "CB", ")", "CLI", ".", "Ins", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "setInReg", "(", ")", ";", "RVInfo", ".", "AnalyzeCallResult", "(", "CLI", ".", "Ins", ",", "getReturnCC", "(", "CLI", ".", "CallConv", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "!", "VA", ".", "needsCustom", "(", ")", "&&", "<STR_LIT>", "Unexpected custom lowering", "<STR_LIT>", ")", ";", "Register", "Reg", "=", "VA", ".", "getLocReg", "(", ")", ";", "SDValue", "RV", ";", "if", "(", "RegisterSDNode", "*", "SrcReg", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "Chain", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "SrcReg", "->", "getReg", "(", ")", "==", "Reg", "&&", "Chain", "->", "getOpcode", "(", ")", "==", "ISD", "::", "CopyFromReg", ")", "RV", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "RV", ".", "getNode", "(", ")", ")", "{", "RV", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "RVLocs", "[", "i", "]", ".", "getLocVT", "(", ")", ",", "InGlue", ")", ";", "Chain", "=", "RV", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InGlue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "SExt", ":", "RV", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertSext", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "RV", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "RV", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertZext", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "RV", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "{", "assert", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i64", ")", ";", "assert", "(", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "f32", ")", ";", "SDValue", "Sub_f32", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", "," ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

616,617

[ ">", "(", ")", ";" ]

[ "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTreeWrapperPass" ]

LLVM

Mips

CPP

code_generation

CPU

616,618

[ "MipsTargetLowering", "::", "ConstraintType", "MipsTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "break", ";", "case", "'", "d", "'", ":", "case", "'", "y", "'", ":", "case", "'", "f", "'", ":", "case", "'", "c", "'", ":", "case", "'", "l", "'", ":", "case", "'", "x", "'", ":", "return", "C_RegisterClass", ";", "case", "'", "R", "'", ":", "return", "C_Memory", ";", "}", "}", "if", "(", "Constraint", "==", "<STR_LIT>", "ZC", "<STR_LIT>", ")", "return", "C_Memory", ";", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";", "}" ]

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

LLVM

ARM

CPP

next_suggestion

CPU

616,619

[ "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SRL", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

[ "if", "(", "(", "!", "Con", "&&", "ShAmt", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "||", "(", "Con", "&&", "(", "Con", "->", "getAPIntValue", "(", ")", "==", "<NUM_LIT>", "||", "Con", "->", "getAPIntValue", "(", ")", ".", "uge", "(", "<NUM_LIT>", ")", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ShAmt", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "MVT", "::", "i32", ")", "ShAmt", "=", "DAG", ".", "getZExtOrTrunc", "(", "ShAmt", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "if", "(", "ShOpc", "==", "ISD", "::", "SRL", ")", "{", "if", "(", "!", "Con", ")", "ShAmt", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "dl", ",", "MVT", "::", "i32", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ",", "ShAmt", ")", ";", "else", "ShPartsOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "ShOpc", "==", "ISD", "::", "SRA", ")", "ShPartsOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitScalar", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ",", "MVT", "::", "i32", ",", "MVT", "::", "i32", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "ShPartsOpc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "i32", ")", ",", "Lo", ",", "Hi", ",", "ShAmt", ")", ";", "Hi", "=", "SDValue", "(", "Lo", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_PAIR", ",", "dl", ",", "MVT", "::", "i64", ",", "Lo", ",", "Hi", ")", ";", "}", "if", "(", "!", "isOneConstant", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitScalar", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ",", "MVT", "::", "i32", ",", "MVT", "::", "i32", ")", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

616,620

[ "(", ")", ")", ")", ";" ]

[ "if", "(", "!", "getMipsSubtarget", "(", ")", ".", "hasMips64", "(", ")", ")", "PM", "->", "add", "(", "createMipsEmitGPRestorePass", "(", "getMipsTargetMachine" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,621

[ "let", "Uses", "=", "[", "P0", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

616,622

[ "Rn", ";" ]

[ "class", "BaseLogicalImm", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "dregtype", ",", "RegisterClass", "sregtype", ",", "Operand", "imm_type", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "(", "outs", "dregtype", ":", "$", "Rd", ")", ",", "(", "ins", "sregtype", ":", "$", "Rn", ",", "imm_type", ":", "$", "imm", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "pattern", ">", ",", "Sched", "<", "[", "WriteI", ",", "ReadI", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">" ]

GCC

i386

MD

stmt_completion

CPU

616,623

[ ")", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

616,624

[ ".", "getImplicitDefs", "(", ")", ";" ]

[ "I", "!=", "EL", ";", "++", "I", ")", "{", "bool", "FoundUse", "=", "false", ";", "for", "(", "MachineRegisterInfo", "::", "use_instr_iterator", "J", "=", "MRI", "->", "use_instr_begin", "(", "CRReg", ")", ",", "JE", "=", "MRI", "->", "use_instr_end", "(", ")", ";", "J", "!=", "JE", ";", "++", "J", ")", "if", "(", "&", "*", "J", "==", "&", "*", "I", ")", "{", "FoundUse", "=", "true", ";", "break", ";", "}", "if", "(", "FoundUse", ")", "break", ";", "}", "MachineInstr", "*", "Sub", "=", "nullptr", ";", "if", "(", "SrcReg2", "!=", "<NUM_LIT>", ")", "MI", "=", "nullptr", ";", "else", "if", "(", "MI", "->", "getParent", "(", ")", "!=", "CmpInstr", "->", "getParent", "(", ")", "||", "Value", "!=", "<NUM_LIT>", ")", "{", "return", "false", ";", "}", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "--", "I", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MI", ",", "B", "=", "CmpInstr", "->", "getParent", "(", ")", "->", "begin", "(", ")", ";", "for", "(", ";", "I", "!=", "E", "&&", "!", "noSub", ";", "--", "I", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "unsigned", "IOpC", "=", "Instr", ".", "getOpcode", "(", ")", ";", "if", "(", "&", "*", "I", "!=", "CmpInstr", "&&", "(", "Instr", ".", "modifiesRegister", "(", "PPC", "::", "CR0", ",", "TRI", ")", "||", "Instr", ".", "readsRegister", "(", "PPC", "::", "CR0", ",", "TRI", ")", ")", ")", "return", "false", ";", "if", "(", "(", "OpC", "==", "PPC", "::", "CMPW", "||", "OpC", "==", "PPC", "::", "CMPLW", "||", "OpC", "==", "PPC", "::", "CMPD", "||", "OpC", "==", "PPC", "::", "CMPLD", ")", "&&", "(", "IOpC", "==", "PPC", "::", "SUBF", "||", "IOpC", "==", "PPC", "::", "SUBF8", ")", "&&", "(", "(", "Instr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "Instr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg2", ")", "||", "(", "Instr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "Instr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", ")", ")", "{", "Sub", "=", "&", "*", "I", ";", "break", ";", "}", "if", "(", "I", "==", "B", ")", "return", "false", ";", "}", "if", "(", "!", "MI", "&&", "!", "Sub", ")", "return", "false", ";", "if", "(", "!", "MI", ")", "MI", "=", "Sub", ";", "int", "NewOpC", "=", "-", "<NUM_LIT>", ";", "MIOpC", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "MIOpC", "==", "PPC", "::", "ANDIo", "||", "MIOpC", "==", "PPC", "::", "ANDIo8", ")", "NewOpC", "=", "MIOpC", ";", "else", "{", "NewOpC", "=", "PPC", "::", "getRecordFormOpcode", "(", "MIOpC", ")", ";", "if", "(", "NewOpC", "==", "-", "<NUM_LIT>", "&&", "PPC", "::", "getNonRecordFormOpcode", "(", "MIOpC", ")", "!=", "-", "<NUM_LIT>", ")", "NewOpC", "=", "MIOpC", ";", "}", "if", "(", "NewOpC", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "PPC", "::", "Predicate", ">", ",", "<NUM_LIT>", ">", "PredsToUpdate", ";", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "unsigned", ">", ",", "<NUM_LIT>", ">", "SubRegsToUpdate", ";", "bool", "ShouldSwap", "=", "false", ";", "if", "(", "Sub", ")", "{", "ShouldSwap", "=", "SrcReg2", "!=", "<NUM_LIT>", "&&", "Sub", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "Sub", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", ";", "ShouldSwap", "=", "!", "ShouldSwap", ";", "}", "if", "(", "ShouldSwap", ")", "for", "(", "MachineRegisterInfo", "::", "use_instr_iterator", "I", "=", "MRI", "->", "use_instr_begin", "(", "CRReg", ")", ",", "IE", "=", "MRI", "->", "use_instr_end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "{", "MachineInstr", "*", "UseMI", "=", "&", "*", "I", ";", "if", "(", "UseMI", "->", "getOpcode", "(", ")", "==", "PPC", "::", "BCC", ")", "{", "PPC", "::", "Predicate", "Pred", "=", "(", "PPC", "::", "Predicate", ")", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "assert", "(", "(", "!", "equalityOnly", "||", "Pred", "==", "PPC", "::", "PRED_EQ", "||", "Pred", "==", "PPC", "::", "PRED_NE", ")", "&&", "<STR_LIT>", "Invalid predicate for equality-only optimization", "<STR_LIT>", ")", ";", "PredsToUpdate", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "(", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "PPC", "::", "getSwappedPredicate", "(", "Pred", ")", ")", ")", ";", "}", "else", "if", "(", "UseMI", "->", "getOpcode", "(", ")", "==", "PPC", "::", "ISEL", "||", "UseMI", "->", "getOpcode", "(", ")", "==", "PPC", "::", "ISEL8", ")", "{", "unsigned", "NewSubReg", "=", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ";", "assert", "(", "(", "!", "equalityOnly", "||", "NewSubReg", "==", "PPC", "::", "sub_eq", ")", "&&", "<STR_LIT>", "Invalid CR bit for equality-only optimization", "<STR_LIT>", ")", ";", "if", "(", "NewSubReg", "==", "PPC", "::", "sub_lt", ")", "NewSubReg", "=", "PPC", "::", "sub_gt", ";", "else", "if", "(", "NewSubReg", "==", "PPC", "::", "sub_gt", ")", "NewSubReg", "=", "PPC", "::", "sub_lt", ";", "SubRegsToUpdate", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "(", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "NewSubReg", ")", ")", ";", "}", "else", "return", "false", ";", "}", "CmpInstr", "->", "eraseFromParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "MI", ";", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "std", "::", "next", "(", "MII", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "CRReg", ")", ".", "addReg", "(", "PPC", "::", "CR0", ",", "MIOpC", "!=", "NewOpC", "?", "RegState", "::", "Kill", ":", "<NUM_LIT>", ")", ";", "MI", "->", "clearRegisterDeads", "(", "PPC", "::", "CR0", ")", ";", "if", "(", "MIOpC", "!=", "NewOpC", ")", "{", "const", "MCInstrDesc", "&", "NewDesc", "=", "get", "(", "NewOpC", ")", ";", "MI", "->", "setDesc", "(", "NewDesc", ")", ";", "if", "(", "NewDesc", ".", "ImplicitDefs", ")", "for", "(", "const", "MCPhysReg", "*", "ImpDefs", "=", "NewDesc" ]

GCC

spu

CPP

next_suggestion

MPU

616,625

[ "return", "(", "(", "vec_float4", ")", "(", "spu_andc", "(", "(", "vec_uint4", ")", "(", "a", ")", ",", "mask", ")", ")", ")", ";" ]

[ "static", "inline", "vec_float4", "vec_ceil", "(", "vec_float4", "a", ")", "{", "vec_int4", "exp", ";", "vec_uint4", "mask", ";", "a", "=", "spu_add", "(", "a", ",", "(", "vec_float4", ")", "(", "spu_and", "(", "spu_xor", "(", "spu_rlmaska", "(", "(", "vec_int4", ")", "a", ",", "-", "<NUM_LIT>", ")", ",", "-", "<NUM_LIT>", ")", ",", "spu_splats", "(", "(", "signed", "int", ")", "<NUM_LIT>", ")", ")", ")", ")", ";", "exp", "=", "spu_sub", "(", "<NUM_LIT>", ",", "(", "vec_int4", ")", "(", "spu_and", "(", "spu_rlmask", "(", "(", "vec_uint4", ")", "(", "a", ")", ",", "-", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ";", "mask", "=", "spu_rlmask", "(", "spu_splats", "(", "(", "unsigned", "int", ")", "<NUM_LIT>", ")", ",", "exp", ")", ";", "mask", "=", "spu_sel", "(", "spu_splats", "(", "(", "unsigned", "int", ")", "<NUM_LIT>", ")", ",", "mask", ",", "spu_cmpgt", "(", "exp", ",", "-", "<NUM_LIT>", ")", ")", ";", "mask", "=", "spu_or", "(", "mask", ",", "spu_xor", "(", "(", "vec_uint4", ")", "(", "spu_rlmaska", "(", "spu_add", "(", "exp", ",", "-", "<NUM_LIT>", ")", ",", "-", "<NUM_LIT>", ")", ")", ",", "-", "<NUM_LIT>", ")", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

616,626

[ "}" ]

[ "else", "RC", "=", "getPhysRegBaseClass", "(", "Reg", ")", ";", "return", "RC", "?", "isSGPRClass", "(", "RC", ")", ":", "false", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

616,627

[ "SupportsDebugInformation", "=", "true", ";" ]

[ "if", "(", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "armeb", ")", "||", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", ")", ")", "IsLittleEndian", "=", "false", ";", "Data64bitsDirective", "=", "nullptr", ";", "CommentString", "=", "<STR_LIT>", "@", "<STR_LIT>", ";", "Code16Directive", "=", "<STR_LIT>", ".code\\t16", "<STR_LIT>", ";", "Code32Directive", "=", "<STR_LIT>", ".code\\t32", "<STR_LIT>", ";", "UseDataRegionDirectives", "=", "true", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

616,628

[ ")", ")", ";" ]

[ "}", "}", "else", "if", "(", "const", "ConstantExpr", "*", "C", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "Obj", ")", ")", "{", "Opcode", "=", "C", "->", "getOpcode", "(", ")", ";", "U", "=", "C", ";", "}", "if", "(", "const", "PointerType", "*", "Ty", "=", "dyn_cast", "<", "PointerType", ">", "(", "Obj", "->", "getType", "(", ")", ")", ")", "if", "(", "Ty", "->", "getAddressSpace", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "BitCast", ":", "{", "return", "ARMComputeAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ";", "}", "case", "Instruction", "::", "IntToPtr", ":", "{", "if", "(", "TLI", ".", "getValueType", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", ")", ")", "return", "ARMComputeAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ";", "break", ";", "}", "case", "Instruction", "::", "PtrToInt", ":", "{", "if", "(", "TLI", ".", "getValueType", "(", "U", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", ")", ")", "return", "ARMComputeAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ";", "break", ";", "}", "case", "Instruction", "::", "GetElementPtr", ":", "{", "Address", "SavedAddr", "=", "Addr", ";", "int", "TmpOffset", "=", "Addr", ".", "Offset", ";", "gep_type_iterator", "GTI", "=", "gep_type_begin", "(", "U", ")", ";", "for", "(", "User", "::", "const_op_iterator", "i", "=", "U", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "e", "=", "U", "->", "op_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "GTI", ")", "{", "const", "Value", "*", "Op", "=", "*", "i", ";", "if", "(", "const", "StructType", "*", "STy", "=", "dyn_cast", "<", "StructType", ">", "(", "*", "GTI", ")", ")", "{", "const", "StructLayout", "*", "SL", "=", "TD", ".", "getStructLayout", "(", "STy", ")", ";", "unsigned", "Idx", "=", "cast", "<", "ConstantInt", ">", "(", "Op", ")", "->", "getZExtValue", "(", ")", ";", "TmpOffset", "+=", "SL", "->", "getElementOffset", "(", "Idx", ")", ";", "}", "else", "{", "uint64_t", "S", "=", "TD", ".", "getTypeAllocSize", "(", "GTI", ".", "getIndexedType", "(", ")", ")", ";", "for", "(", ";", ";", ")", "{", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "{", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "break", ";", "}", "if", "(", "isa", "<", "AddOperator", ">", "(", "Op", ")", "&&", "(", "!", "isa", "<", "Instruction", ">", "(", "Op", ")", "||", "FuncInfo", ".", "MBBMap", "[", "cast", "<", "Instruction", ">", "(", "Op", ")", "->", "getParent", "(", ")", "]", "==", "FuncInfo", ".", "MBB", ")", "&&", "isa", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "Op", "=", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "continue", ";", "}", "goto", "unsupported_gep", ";", "}", "}", "}", "Addr", ".", "Offset", "=", "TmpOffset", ";", "if", "(", "ARMComputeAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ")", "return", "true", ";", "Addr", "=", "SavedAddr", ";", "unsupported_gep", ":", "break", ";", "}", "case", "Instruction", "::", "Alloca", ":", "{", "const", "AllocaInst", "*", "AI", "=", "cast", "<", "AllocaInst", ">", "(", "Obj", ")", ";", "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "(", "AI", ")", ";", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "Addr", ".", "BaseType", "=", "Address", "::", "FrameIndexBase", ";", "Addr", ".", "Base", ".", "FI", "=", "SI", "->", "second", ";", "return", "true", ";", "}", "break", ";", "}", "}", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Obj", ")", ")", "{", "unsigned", "Tmp", "=", "ARMMaterializeGV", "(", "GV", ",", "TLI", ".", "getValueType", "(", "Obj", "->", "getType", "(", ")" ]

LLVM

ARM64

CPP

stmt_completion

CPU

616,629

[ "NumMultCPSRUses", ";" ]

[ "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "isDeadDef", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "I", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Can't convert compare with live destination: ", "<STR_LIT>", "<<", "*", "I", ")", ";", "++", "NumLiveDstRejs", ";", "return", "nullptr", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "I", ";", "}", "MIOperands", "::", "PhysRegInfo", "PRI", "=", "MIOperands", "(", "I", ")", ".", "analyzePhysReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "TRI", ")", ";", "if", "(", "PRI", ".", "Reads", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Can't create ccmp with multiple uses: ", "<STR_LIT>", "<<", "*", "I", ")", ";", "++" ]

GCC

mn10300

CPP

stmt_completion

MPU

616,630

[ "*", "UNITS_PER_WORD", ")", "return", "<NUM_LIT>", ";" ]

[ "static", "int", "mn10300_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "int", "size", ";", "int", "nregs", "=", "<NUM_LIT>", ";", "size", "=", "arg", ".", "promoted_size_in_bytes", "(", ")", ";", "cum", "->", "nbytes", "=", "(", "cum", "->", "nbytes", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";", "if", "(", "cum", "->", "nbytes", ">", "nregs" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

616,631

[ "if", "(", "AssignedReg", "!=", "<NUM_LIT>", "&&", "SIRI", "->", "isSGPRReg", "(", "MRI", ",", "AssignedReg", ")", ")", "return", "true", ";" ]

[ "switch", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "Intrinsic", "::", "amdgcn_if", ":", "case", "Intrinsic", "::", "amdgcn_else", ":", "{", "ArrayRef", "<", "unsigned", ">", "Indices", "=", "ExtValue", "->", "getIndices", "(", ")", ";", "if", "(", "Indices", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "Indices", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "{", "return", "true", ";", "}", "}", "}", "}", "}", "if", "(", "const", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "{", "if", "(", "isa", "<", "InlineAsm", ">", "(", "CI", "->", "getCalledValue", "(", ")", ")", ")", "{", "const", "SIRegisterInfo", "*", "SIRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "ImmutableCallSite", "CS", "(", "CI", ")", ";", "TargetLowering", "::", "AsmOperandInfoVector", "TargetConstraints", "=", "ParseConstraints", "(", "MF", ".", "getDataLayout", "(", ")", ",", "Subtarget", "->", "getRegisterInfo", "(", ")", ",", "CS", ")", ";", "for", "(", "auto", "&", "TC", ":", "TargetConstraints", ")", "{", "if", "(", "TC", ".", "Type", "==", "InlineAsm", "::", "isOutput", ")", "{", "ComputeConstraintToUse", "(", "TC", ",", "SDValue", "(", ")", ")", ";", "unsigned", "AssignedReg", ";", "const", "TargetRegisterClass", "*", "RC", ";", "std", "::", "tie", "(", "AssignedReg", ",", "RC", ")", "=", "getRegForInlineAsmConstraint", "(", "SIRI", ",", "TC", ".", "ConstraintCode", ",", "TC", ".", "ConstraintVT", ")", ";", "if", "(", "RC", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

616,632

[ "=", "<NUM_LIT>", ";" ]

[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign" ]

LLVM

X86

CPP

stmt_completion

CPU

616,633

[ "Mode32Bit", "]", ";" ]

[ "bool", "is32BitMode", "(", ")", "const", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::" ]

LLVM

AArch64

TD

stmt_completion

CPU

616,634

[ "Index", "{", "<NUM_LIT>", "}", "}", ";" ]

[ "def", "_2d2s", ":", "NI_2VE", "<", "<NUM_LIT>", ",", "u", ",", "<NUM_LIT>", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "neon_uimm2_bare", ",", "VPR128", ",", "VPR64", ",", "VPR128", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "{", "Index", "{", "<NUM_LIT>", "}", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "{" ]

GCC

rs6000

CPP

code_generation

CPU

616,635

[ "static", "void", "swap_const_vector_halves", "(", "rtx", "*", "op_ptr", ")", "{", "int", "i", ";", "rtx", "op", "=", "*", "op_ptr", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_VECTOR", ")", "{", "int", "units", "=", "GET_MODE_NUNITS", "(", "GET_MODE", "(", "op", ")", ")", ";", "rtx_vector_builder", "builder", "(", "GET_MODE", "(", "op", ")", ",", "units", ",", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "units", "/", "<NUM_LIT>", ";", "++", "i", ")", "builder", ".", "quick_push", "(", "CONST_VECTOR_ELT", "(", "op", ",", "i", "+", "units", "/", "<NUM_LIT>", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "units", "/", "<NUM_LIT>", ";", "++", "i", ")", "builder", ".", "quick_push", "(", "CONST_VECTOR_ELT", "(", "op", ",", "i", ")", ")", ";", "*", "op_ptr", "=", "builder", ".", "build", "(", ")", ";", "}", "else", "{", "int", "j", ";", "const", "char", "*", "fmt", "=", "GET_RTX_FORMAT", "(", "code", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "GET_RTX_LENGTH", "(", "code", ")", ";", "++", "i", ")", "if", "(", "fmt", "[", "i", "]", "==", "'", "e", "'", "||", "fmt", "[", "i", "]", "==", "'", "u", "'", ")", "swap_const_vector_halves", "(", "&", "XEXP", "(", "op", ",", "i", ")", ")", ";", "else", "if", "(", "fmt", "[", "i", "]", "==", "'", "E", "'", ")", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "XVECLEN", "(", "op", ",", "i", ")", ";", "++", "j", ")", "swap_const_vector_halves", "(", "&", "XVECEXP", "(", "op", ",", "i", ",", "j", ")", ")", ";", "}", "}" ]

[ "OP", "is", "either", "a", "CONST_VECTOR", "or", "an", "expression", "containing", "one", ".", "Swap", "the", "first", "half", "of", "the", "vector", "with", "the", "second", "in", "the", "first", "case", ".", "Recurse", "to", "find", "it", "in", "the", "second", "." ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

616,636

[ "}" ]

[ "}", "}", ";", "Builder", ".", "setInstrAndDebugLoc", "(", "*", "MatchInfo", ")", ";", "switch", "(", "MatchInfo", "->", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "G_FADD", ":", "case", "AMDGPU", "::", "G_FSUB", ":", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "AMDGPU", "::", "G_FMUL", ":", "NegateEitherOperand", "(", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "AMDGPU", "::", "G_FMINNUM", ":", "case", "AMDGPU", "::", "G_FMAXNUM", ":", "case", "AMDGPU", "::", "G_FMINNUM_IEEE", ":", "case", "AMDGPU", "::", "G_FMAXNUM_IEEE", ":", "case", "AMDGPU", "::", "G_FMINIMUM", ":", "case", "AMDGPU", "::", "G_FMAXIMUM", ":", "case", "AMDGPU", "::", "G_AMDGPU_FMIN_LEGACY", ":", "case", "AMDGPU", "::", "G_AMDGPU_FMAX_LEGACY", ":", "{", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "Opposite", "=", "inverseMinMax", "(", "MatchInfo", "->", "getOpcode", "(", ")", ")", ";", "replaceOpcodeWith", "(", "*", "MatchInfo", ",", "Opposite", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "G_FMA", ":", "case", "AMDGPU", "::", "G_FMAD", ":", "NegateEitherOperand", "(", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "AMDGPU", "::", "G_FPEXT", ":", "case", "AMDGPU", "::", "G_INTRINSIC_TRUNC", ":", "case", "AMDGPU", "::", "G_FRINT", ":", "case", "AMDGPU", "::", "G_FNEARBYINT", ":", "case", "AMDGPU", "::", "G_INTRINSIC_ROUND", ":", "case", "AMDGPU", "::", "G_INTRINSIC_ROUNDEVEN", ":", "case", "AMDGPU", "::", "G_FSIN", ":", "case", "AMDGPU", "::", "G_FCANONICALIZE", ":", "case", "AMDGPU", "::", "G_AMDGPU_RCP_IFLAG", ":", "case", "AMDGPU", "::", "G_FPTRUNC", ":", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "AMDGPU", "::", "G_INTRINSIC", ":", "case", "AMDGPU", "::", "G_INTRINSIC_CONVERGENT", ":", "{", "Intrinsic", "::", "ID", "IntrinsicID", "=", "cast", "<", "GIntrinsic", ">", "(", "MatchInfo", ")", "->", "getIntrinsicID", "(", ")", ";", "switch", "(", "IntrinsicID", ")", "{", "case", "Intrinsic", "::", "amdgcn_rcp", ":", "case", "Intrinsic", "::", "amdgcn_rcp_legacy", ":", "case", "Intrinsic", "::", "amdgcn_sin", ":", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "Intrinsic", "::", "amdgcn_fmul_legacy", ":", "NegateEitherOperand", "(", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "Intrinsic", "::", "amdgcn_fmed3", ":", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "Intrinsic", "::", "amdgcn_fma_legacy", ":", "NegateEitherOperand", "(", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "folding fneg not supported for this intrinsic", "<STR_LIT>", ")", ";", "}", "break", ";" ]

GCC

sparc

CPP

next_suggestion

CPU

616,637

[ "}" ]

[ "rtx", "low3", "=", "GEN_INT", "(", "(", "low_bits", ">>", "(", "<NUM_LIT>", "-", "<NUM_LIT>", "-", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";", "int", "to_shift", "=", "<NUM_LIT>", ";", "if", "(", "low1", "!=", "const0_rtx", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "sub_temp", ",", "GEN_INT", "(", "to_shift", ")", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "gen_rtx_IOR", "(", "DImode", ",", "op0", ",", "low1", ")", ")", ")", ";", "sub_temp", "=", "op0", ";", "to_shift", "=", "<NUM_LIT>", ";", "}", "else", "{", "to_shift", "+=", "<NUM_LIT>", ";", "}", "if", "(", "low2", "!=", "const0_rtx", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "sub_temp", ",", "GEN_INT", "(", "to_shift", ")", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "gen_rtx_IOR", "(", "DImode", ",", "op0", ",", "low2", ")", ")", ")", ";", "sub_temp", "=", "op0", ";", "to_shift", "=", "<NUM_LIT>", ";", "}", "else", "{", "to_shift", "+=", "<NUM_LIT>", ";", "}", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "sub_temp", ",", "GEN_INT", "(", "to_shift", ")", ")", ")", ")", ";", "if", "(", "low3", "!=", "const0_rtx", ")", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "gen_rtx_IOR", "(", "DImode", ",", "op0", ",", "low3", ")", ")", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

616,638

[ "}" ]

[ "if", "(", "isVerbose", "(", ")", ")", "{", "std", "::", "string", "HexString", ";", "raw_string_ostream", "HexStream", "(", "HexString", ")", ";", "HexStream", "<<", "format_hex", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "<NUM_LIT>", ",", "true", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", " iglp_opt mask(", "<STR_LIT>", "+", "HexString", "+", "<STR_LIT>", ")", "<STR_LIT>", ")", ";", "}", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "SI_MASKED_UNREACHABLE", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", " divergent unreachable", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "isMetaInstruction", "(", ")", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", " meta instruction", "<STR_LIT>", ")", ";", "return", ";", "}", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "if", "(", "!", "MI", "->", "isPseudo", "(", ")", "&&", "STI", ".", "isCPUStringValid", "(", "STI", ".", "getCPU", "(", ")", ")", "&&", "(", "!", "STI", ".", "hasOffset3fBug", "(", ")", "||", "!", "MI", "->", "isBranch", "(", ")", ")", ")", "{", "SmallVector", "<", "MCFixup", ",", "<NUM_LIT>", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "<NUM_LIT>", ">", "CodeBytes", ";", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "InstEmitter", "(", "createAMDGPUMCCodeEmitter", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "OutContext", ")", ")", ";", "InstEmitter", "->", "encodeInstruction", "(", "TmpInst", ",", "CodeBytes", ",", "Fixups", ",", "STI", ")", ";", "assert", "(", "CodeBytes", ".", "size", "(", ")", "==", "STI", ".", "getInstrInfo", "(", ")", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ")", ";", "}", "if", "(", "DumpCodeInstEmitter", ")", "{", "DisasmLines", ".", "resize", "(", "DisasmLines", ".", "size", "(", ")", "+", "<NUM_LIT>", ")", ";", "std", "::", "string", "&", "DisasmLine", "=", "DisasmLines", ".", "back", "(", ")", ";", "raw_string_ostream", "DisasmStream", "(", "DisasmLine", ")", ";", "AMDGPUInstPrinter", "InstPrinter", "(", "*", "TM", ".", "getMCAsmInfo", "(", ")", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "InstPrinter", ".", "printInst", "(", "&", "TmpInst", ",", "<NUM_LIT>", ",", "StringRef", "(", ")", ",", "STI", ",", "DisasmStream", ")", ";", "SmallVector", "<", "MCFixup", ",", "<NUM_LIT>", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "<NUM_LIT>", ">", "CodeBytes", ";", "DumpCodeInstEmitter", "->", "encodeInstruction", "(", "TmpInst", ",", "CodeBytes", ",", "Fixups", ",", "MF", "->", "getSubtarget", "<", "MCSubtargetInfo", ">", "(", ")", ")", ";", "HexLines", ".", "resize", "(", "HexLines", ".", "size", "(", ")", "+", "<NUM_LIT>", ")", ";", "std", "::", "string", "&", "HexLine", "=", "HexLines", ".", "back", "(", ")", ";", "raw_string_ostream", "HexStream", "(", "HexLine", ")", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "CodeBytes", ".", "size", "(", ")", ";", "i", "+=", "<NUM_LIT>", ")", "{", "unsigned", "int", "CodeDWord", "=", "*", "(", "unsigned", "int", "*", ")", "&", "CodeBytes", "[", "i", "]", ";", "HexStream", "<<", "format", "(", "<STR_LIT>", "%s%08X", "<STR_LIT>", ",", "(", "i", ">", "<NUM_LIT>", "?", "<STR_LIT>", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", ",", "CodeDWord", ")", ";", "}", "DisasmStream", ".", "flush", "(", ")", ";", "DisasmLineMaxLen", "=", "std", "::", "max", "(", "DisasmLineMaxLen", ",", "DisasmLine", ".", "size", "(", ")", ")", ";", "}" ]

GCC

rs6000

MD

next_suggestion

CPU

616,639

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

ARM

TD

stmt_completion

CPU

616,640

[ "SDTARMVCMP", ">", ";" ]

[ "def", "NEONvcge", ":", "SDNode", "<", "<STR_LIT>", "," ]

LLVM

X86

TD

next_suggestion

CPU

616,641

[ "}" ]

[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,642

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "CS", "]", ";" ]

LLVM

AMDGPU

CPP

program_repair

GPU

616,643

[ "<FIXS>", "int", "WaitStatesNeeded", "=", "getWaitStatesSinceSetReg", "(", "IsHazardFn", ",", "GetRegWaitStates", ")", ";", "<FIXE>" ]

[ "auto", "IsHazardFn", "=", "[", "TII", ",", "GetRegHWReg", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "GetRegHWReg", "==", "getHWReg", "(", "TII", ",", "*", "MI", ")", ";", "}", ";", "<BUGS>", "int", "WaitStatesNeeded", "=", "getWaitStatesSinceSetReg", "(", "IsHazardFn", ")", ";", "<BUGE>", "return", "GetRegWaitStates", "-", "WaitStatesNeeded", ";", "}" ]

GCC

arm

CPP

stmt_completion

CPU

616,644

[ "_", "_", "p", ")", "{" ]

[ "_", "_", "arm_vmladavq_p", "(", "int32x4_t", "_", "_", "a", ",", "int32x4_t", "_", "_", "b", ",", "mve_pred16_t" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,645

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

616,646

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCommutable", "=" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

616,647

[ "(", ")", ")", "{" ]

[ "void", "RecordRelocation", "(", "MachObjectWriter", "*", "Writer", ",", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "const", "MCFragment", "*", "Fragment", ",", "const", "MCFixup", "&", "Fixup", ",", "MCValue", "Target", ",", "uint64_t", "&", "FixedValue", ")", "override", "{", "if", "(", "Writer", "->", "is64Bit" ]

LLVM

ARM

CPP

next_suggestion

CPU

616,648

[ "if", "(", "isAdd", ")", "Binary", "|=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";" ]

[ "bool", "isAdd", "=", "Imm8", ">=", "<NUM_LIT>", ";", "if", "(", "Imm8", "<", "<NUM_LIT>", ")", "Imm8", "=", "-", "Imm8", ";", "Imm8", "/", "=", "<NUM_LIT>", ";", "uint32_t", "Binary", "=", "Imm8", "&", "<NUM_LIT>", ";" ]

GCC

mips

MD

next_suggestion

CPU

616,649

[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extract", ":", "GPR", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

i386

MD

stmt_completion

CPU

616,650

[ ")", "+", "<NUM_LIT>", ")", "," ]

[ "int", "mask", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "emit_insn", "(", "gen_avx_shufps256_1", "<", "mask_expand4_name", ">", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "(", "mask", ">", ">", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "(", "mask", ">", ">", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "(", "(", "mask", ">", ">", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "(", "(", "mask", ">", ">", "<NUM_LIT>", ")", "&", "<NUM_LIT>" ]

LLVM

Comet2

CPP

stmt_completion

CPU

616,651

[ "Options", ".", "UseInitArray", ")", ";" ]

[ "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,652

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rx32", ";" ]

GCC

pa

MD

stmt_completion

CPU

616,653

[ ")", ")", "]" ]

[ "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")" ]

LLVM

AArch64

TD

next_suggestion

CPU

616,654

[ "}", "]", ",", "fpimm16XForm", ">", "{", "let", "ParserMatchClass", "=", "FPImmOperand", ";" ]

[ "APFloat", "InVal", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "uint32_t", "enc", "=", "AArch64_AM", ":", ":", "getFP32Imm", "(", "InVal", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "fpimm64XForm", ":", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "InVal", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "uint32_t", "enc", "=", "AArch64_AM", ":", ":", "getFP64Imm", "(", "InVal", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "fpimm16", ":", "Operand", "<", "f16", ">", ",", "FPImmLeaf", "<", "f16", ",", "[", "{", "return", "AArch64_AM", ":", ":", "getFP16Imm", "(", "Imm", ")", "!", "=", "-", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,655

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

616,656

[ ".", "push_back", "(", "&", "I", ")", ";" ]

[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Reverting any remaining pseudos...\\n", "<STR_LIT>", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "*", "MF", ")", "{", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Starts", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Decs", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Ends", ";", "for", "(", "auto", "&", "I", ":", "MBB", ")", "{", "if", "(", "isLoopStart", "(", "I", ")", ")", "Starts" ]

GCC

arm

MD

program_repair

CPU

616,657

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>", "<FIXS>", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "<FIXE>" ]

[ "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "SI", "<BUGS>", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "<BUGE>", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "not", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operator", ":", "SI", "<NUM_LIT>", "<STR_LIT>" ]

LLVM

AArch64

CPP

stmt_completion

CPU

616,658

[ "true", ";" ]

[ "ApplyFn", "=", "[", "=", "]", "(", "MachineIRBuilder", "&", "B", ",", "Register", "DstReg", ")", "{", "auto", "Shift", "=", "B", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "ShiftAmt", ")", ";", "auto", "ShiftedVal", "=", "B", ".", "buildShl", "(", "Ty", ",", "LHS", ",", "Shift", ")", ";", "Register", "AddSubLHS", "=", "ShiftValUseIsLHS", "?", "ShiftedVal", ".", "getReg", "(", "<NUM_LIT>", ")", ":", "LHS", ";", "Register", "AddSubRHS", "=", "ShiftValUseIsLHS", "?", "LHS", ":", "ShiftedVal", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "auto", "Res", "=", "B", ".", "buildInstr", "(", "AddSubOpc", ",", "{", "Ty", "}", ",", "{", "AddSubLHS", ",", "AddSubRHS", "}", ")", ";", "assert", "(", "!", "(", "NegateResult", "&&", "TrailingZeroes", ")", "&&", "<STR_LIT>", "NegateResult and TrailingZeroes cannot both be true for now.", "<STR_LIT>", ")", ";", "if", "(", "NegateResult", ")", "{", "B", ".", "buildSub", "(", "DstReg", ",", "B", ".", "buildConstant", "(", "Ty", ",", "<NUM_LIT>", ")", ",", "Res", ")", ";", "return", ";", "}", "if", "(", "TrailingZeroes", ")", "{", "B", ".", "buildShl", "(", "DstReg", ",", "Res", ",", "B", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "TrailingZeroes", ")", ")", ";", "return", ";", "}", "B", ".", "buildCopy", "(", "DstReg", ",", "Res", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "}", ";", "return" ]

LLVM

LoongArch

CPP

code_generation

CPU

616,659

[ "bool", "LoongArchTargetLowering", "::", "isLegalICmpImmediate", "(", "int64_t", "Imm", ")", "const", "{", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "}" ]

[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "icmp", "immediate", ",", "that", "is", "the", "target", "has", "icmp", "instructions", "which", "can", "compare", "a", "register", "against", "the", "immediate", "without", "having", "to", "materialize", "the", "immediate", "into", "a", "register", "." ]

LLVM

WDC65816

CPP

next_suggestion

MPU

616,660

[ "}" ]

[ "O", "<<", "<STR_LIT>", "#", "<STR_LIT>", "<<", "MO", ".", "getImm", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "O", "<<", "*", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "return", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "O", "<<", "MAI", "->", "getGlobalPrefix", "(", ")", "<<", "MO", ".", "getSymbolName", "(", ")", ";", "return", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

616,661

[ "}" ]

[ "bool", "Changed", "=", "false", ";", "clearStack", "(", ")", ";", "IgnoreStall", ".", "clear", "(", ")", ";", "unsigned", "Skip", "=", "<NUM_LIT>", ";", "MachineBasicBlock", "::", "reverse_iterator", "MII", "=", "MBB", ".", "rbegin", "(", ")", ",", "E", "=", "MBB", ".", "rend", "(", ")", ";", "while", "(", "MII", "!=", "E", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "MII", "++", ";", "if", "(", "MI", "->", "isPosition", "(", ")", "||", "MI", "->", "isImplicitDef", "(", ")", "||", "MI", "->", "isCopy", "(", ")", ")", "continue", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MI", "->", "isBarrier", "(", ")", ")", "{", "clearStack", "(", ")", ";", "Skip", "=", "<NUM_LIT>", ";", "continue", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,662

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "ByteAccess", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,663

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

616,664

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";" ]

[ "def", "v4i32_indexed", ":", "BaseSIMDIndexed", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "V128", ",", "V128", ",", "VectorIndexS", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v4f32", "V128", ":", "$", "Rd", ")", ",", "(", "OpNode", "(", "v4f32", "V128", ":", "$", "Rn", ")", ",", "(", "v4f32", "(", "AArch64duplane32", "(", "v4f32", "V128", ":", "$", "Rm", ")", ",", "VectorIndexS", ":", "$", "idx", ")", ")", ")", ")", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";" ]

GCC

s390

MD

next_suggestion

MPU

616,665

[ "<STR_LIT>" ]

[ "(", "fma", ":", "VF_HW", "(", "match_operand", ":", "VF_HW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VF_HW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VF_HW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]" ]

LLVM

AMDGPU

TD

next_suggestion

GPU

616,666

[ "}" ]

[ "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

616,667

[ "(", "P", ")", ",", "TripCount", "(", "TC", ")", ",", "VecTy", "(", "VT", ")", "{", "}" ]

[ "TripCountPattern", "(", "Instruction", "*", "P", ",", "Value", "*", "TC", ",", "VectorType", "*", "VT", ")", ":", "Predicate" ]

LLVM

BPF

CPP

stmt_completion

Virtual ISA

616,668

[ "CM", ",", "OL", ")", ";" ]

[ "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "X", "->", "InitMCCodeGenInfo", "(", "RM", "," ]

LLVM

AMDGPU

TD

program_repair

GPU

616,669

[ "<FIXS>", "FeatureDefaultComponentZero", ",", "FeatureVmemWriteVgprInOrder", "<FIXE>" ]

[ "FeatureGFX7GFX8GFX9Insts", ",", "FeatureSMemTimeInst", ",", "FeatureMadMacF32Insts", ",", "FeatureDsSrc2Insts", ",", "FeatureExtendedImageInsts", ",", "FeatureFastDenormalF32", ",", "FeatureUnalignedBufferAccess", ",", "FeatureImageInsts", ",", "FeatureGDS", ",", "FeatureGWS", ",", "<BUGS>", "FeatureDefaultComponentZero", "<BUGE>", "]", ">", ";" ]

GCC

pa

MD

next_suggestion

CPU

616,670

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

GCC

arm

CPP

stmt_completion

CPU

616,671

[ "_", "C", ")", ";" ]

[ "static", "_", "_", "inline", "_", "_", "m64", "_", "mm_miabb_si64", "(", "_", "_", "m64", "_", "_", "A", ",", "int", "_", "_", "B", ",", "int", "_", "_", "C", ")", "{", "return", "_", "_", "builtin_arm_tmiabb", "(", "_", "_", "A", ",", "_", "_", "B", ",", "_" ]

GCC

i386

MD

program_repair

CPU

616,672

[ "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "[", "(", "set", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sqrt", ":", "V4SF", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sqrt", ":", "V2DF", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SSEMODEF2P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_merge", ":", "SSEMODEF2P" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,673

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rs16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs16", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "n1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

arm

MD

stmt_completion

CPU

616,674

[ "plus", "<STR_LIT>", ")", "(", "minus", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_code_attr", "sync_optab", "[", "(", "ior", "<STR_LIT>", ")", "(", "xor", "<STR_LIT>", ")", "(", "and", "<STR_LIT>", ")", "(" ]

LLVM

ARM

TD

stmt_completion

CPU

616,675

[ "ops", "i32imm", ")", ";" ]

[ "def", "VectorIndex64", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "uint64_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "VectorIndex64Operand", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(" ]

LLVM

AArch64

TD

next_suggestion

CPU

616,676

[ "}" ]

[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "Imm1_32Operand", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,677

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

616,678

[ "-", "ByteRotation", ";" ]

[ "static", "SDValue", "lowerVectorShuffleAsByteRotate", "(", "const", "SDLoc", "&", "DL", ",", "MVT", "VT", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "const", "X86Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "!", "isNoopShuffleMask", "(", "Mask", ")", "&&", "<STR_LIT>", "We shouldn't lower no-op shuffles!", "<STR_LIT>", ")", ";", "SDValue", "Lo", "=", "V1", ",", "Hi", "=", "V2", ";", "int", "ByteRotation", "=", "matchVectorShuffleAsByteRotate", "(", "VT", ",", "Lo", ",", "Hi", ",", "Mask", ")", ";", "if", "(", "ByteRotation", "<=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "MVT", "ByteVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i8", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "Lo", "=", "DAG", ".", "getBitcast", "(", "ByteVT", ",", "Lo", ")", ";", "Hi", "=", "DAG", ".", "getBitcast", "(", "ByteVT", ",", "Hi", ")", ";", "if", "(", "Subtarget", ".", "hasSSSE3", "(", ")", ")", "{", "assert", "(", "(", "!", "VT", ".", "is512BitVector", "(", ")", "||", "Subtarget", ".", "hasBWI", "(", ")", ")", "&&", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "ByteVT", ",", "Lo", ",", "Hi", ",", "DAG", ".", "getConstant", "(", "ByteRotation", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ")", ";", "}", "assert", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", "Rotate-based lowering only supports 128-bit lowering!", "<STR_LIT>", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "Can shuffle at most 16 bytes in a 128-bit vector!", "<STR_LIT>", ")", ";", "assert", "(", "ByteVT", "==", "MVT", "::", "v16i8", "&&", "<STR_LIT>", "SSE2 rotate lowering only needed for v16i8!", "<STR_LIT>", ")", ";", "int", "LoByteShift", "=", "<NUM_LIT>" ]

LLVM

TLCS900

CPP

next_suggestion

MPU

616,679

[ "O", "<<", "*", "Op", ".", "getExpr", "(", ")", ";" ]

[ "if", "(", "Op", ".", "isImm", "(", ")", ")", "O", "<<", "Op", ".", "getImm", "(", ")", ";", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", "unknown pcrel immediate operand", "<STR_LIT>", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

616,680

[ "}" ]

[ "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "ARM", "::", "GPRRegClassID", ")", ")", "&&", "<STR_LIT>", "Subclass not added?", "<STR_LIT>", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "ARM", "::", "GPRwithAPSRRegClassID", ")", ")", "&&", "<STR_LIT>", "Subclass not added?", "<STR_LIT>", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "ARM", "::", "GPRnopcRegClassID", ")", ")", "&&", "<STR_LIT>", "Subclass not added?", "<STR_LIT>", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "ARM", "::", "rGPRRegClassID", ")", ")", "&&", "<STR_LIT>", "Subclass not added?", "<STR_LIT>", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "ARM", "::", "tGPRRegClassID", ")", ")", "&&", "<STR_LIT>", "Subclass not added?", "<STR_LIT>", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "ARM", "::", "tcGPRRegClassID", ")", ")", "&&", "<STR_LIT>", "Subclass not added?", "<STR_LIT>", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "ARM", "::", "tGPROdd_and_tcGPRRegClassID", ")", ")", "&&", "<STR_LIT>", "Subclass not added?", "<STR_LIT>", ")", ";", "assert", "(", "getMaximumSize", "(", "RBGPR", ".", "getID", "(", ")", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "GPRs should hold up to 32-bit", "<STR_LIT>", ")", ";", "ARM", "::", "checkPartialMappings", "(", ")", ";", "ARM", "::", "checkValueMappings", "(", ")", ";", "}", ";", "llvm", "::", "call_once", "(", "InitializeRegisterBankFlag", ",", "InitializeRegisterBankOnce", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

616,681

[ "}" ]

[ "CallTargetMCOp", "=", "MCOperand", "::", "createReg", "(", "CallTarget", ".", "getReg", "(", ")", ")", ";", "CallOpcode", "=", "X86", "::", "CALL64r", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported operand type in statepoint call target", "<STR_LIT>", ")", ";", "break", ";", "}", "MCInst", "CallInst", ";", "CallInst", ".", "setOpcode", "(", "CallOpcode", ")", ";", "CallInst", ".", "addOperand", "(", "CallTargetMCOp", ")", ";", "OutStreamer", "->", "EmitInstruction", "(", "CallInst", ",", "getSubtargetInfo", "(", ")", ")", ";", "}", "auto", "&", "Ctx", "=", "OutStreamer", "->", "getContext", "(", ")", ";", "MCSymbol", "*", "MILabel", "=", "Ctx", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "MILabel", ")", ";", "SM", ".", "recordStatepoint", "(", "*", "MILabel", ",", "MI", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

616,682

[ "<NUM_LIT>", "}", "=", "Rm", ";" ]

[ "let", "Uses", "=", "[", "NZCV", "]", ";", "let", "Defs", "=", "[", "NZCV", "]", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "nzcv", ";", "bits", "<", "<NUM_LIT>", ">", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]

GCC

rs6000

MD

next_suggestion

CPU

616,683

[ "<STR_LIT>" ]

[ "UNSPEC_VADDU", ")", ")", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_SET_VSCR", ")", ")", "]", "<STR_LIT>" ]

GCC

i386

CPP

stmt_completion

CPU

616,684

[ "_", "M", ")", ";" ]

[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_pbroadcastd512_gpr_mask", "(", "_", "_", "A", ",", "(", "_", "_", "v16si", ")", "_", "_", "O", ",", "_" ]

GCC

rs6000

MD

stmt_completion

CPU

616,685

[ "match_dup", "<NUM_LIT>", ")", ")", "]" ]

[ "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(" ]

GCC

sh

MD

next_suggestion

CPU

616,686

[ "DONE" ]

[ "insn", "=", "emit_insn", "(", "gen_movsf_ie", "(", "gen_rtx_REG", "(", "SFmode", ",", "regno", "+", "SH_REG_MSW_OFFSET", ")", ",", "mem2", ")", ")", "add_reg_note", "(", "insn", ",", "REG_INC", ",", "operands", "[", "<NUM_LIT>", "]", ")", "insn", "=", "emit_insn", "(", "gen_movsf_ie", "(", "gen_rtx_REG", "(", "SFmode", ",", "regno", "+", "SH_REG_LSW_OFFSET", ")", ",", "change_address", "(", "mem", ",", "SFmode", ",", "NULL_RTX", ")", ")", ")" ]

LLVM

ARM

TD

next_suggestion

CPU

616,687

[ "}" ]

[ "def", "v4i32", ":", "N2VQSh", "<", "op24", ",", "op23", ",", "op11_8", ",", "<NUM_LIT>", ",", "op4", ",", "N2RegVShLFrm", ",", "itin", ",", "i32imm", ",", "OpcodeStr", ",", "!", "strconcat", "(", "Dt", ",", "<STR_LIT>", ")", ",", "v4i32", ",", "OpNode", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

616,688

[ ")", "{" ]

[ "if", "(", "!", "STI", ".", "isThumb2", "(", ")", "||", "!", "STI", ".", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "********** ARM MVE VPT Optimisations **********\\n", "<STR_LIT>", "<<", "<STR_LIT>", "********** Function: ", "<STR_LIT>", "<<", "Fn", ".", "getName", "(", ")", "<<", "'", "\\n", "'", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn" ]

GCC

i386

CPP

program_repair

CPU

616,689

[ "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "tmp", ",", "gen_rtx_VEC_DUPLICATE", "(", "mode", ",", "val", ")", ")", ")", ";", "<FIXE>" ]

[ "if", "(", "TARGET_AVX512F", "&&", "TARGET_AVX512BW", ")", "{", "tmp", "=", "gen_reg_rtx", "(", "mode", ")", ";", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "tmp", ",", "gen_rtx_VEC_DUPLICATE", "(", "mode", ",", "val", ")", ")", ")", ";", "<BUGE>", "emit_insn", "(", "gen_avx512bw_blendmv32hi", "(", "target", ",", "tmp", ",", "target", ",", "force_reg", "(", "SImode", ",", "GEN_INT", "(", "<NUM_LIT>", "<<", "elt", ")", ")", ")", ")", ";", "return", ";" ]

GCC

sh

CPP

stmt_completion

CPU

616,690

[ "res", ";" ]

[ "float", "res", ";", "_", "_", "asm__", "(", "<STR_LIT>", "fmov.ls\t%1, %0", "<STR_LIT>", ":", "<STR_LIT>", "=f", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "r", "<STR_LIT>", "(", "mm", ")", ")", ";", "return" ]

GCC

frv

CPP

code_generation

VLIW

616,691

[ "int", "frv_emit_movsi", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "int", "base_regno", "=", "-", "<NUM_LIT>", ";", "int", "unspec", "=", "<NUM_LIT>", ";", "rtx", "sym", "=", "src", ";", "struct", "frv_unspec", "old_unspec", ";", "if", "(", "!", "reload_in_progress", "&&", "!", "reload_completed", "&&", "!", "register_operand", "(", "dest", ",", "SImode", ")", "&&", "(", "!", "reg_or_0_operand", "(", "src", ",", "SImode", ")", "||", "(", "GET_CODE", "(", "src", ")", "==", "REG", "&&", "IN_RANGE_P", "(", "REGNO", "(", "src", ")", ",", "FIRST_VIRTUAL_REGISTER", ",", "LAST_VIRTUAL_REGISTER", ")", ")", ")", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "dest", ",", "copy_to_mode_reg", "(", "SImode", ",", "src", ")", ")", ")", ";", "return", "TRUE", ";", "}", "switch", "(", "GET_CODE", "(", "src", ")", ")", "{", "default", ":", "break", ";", "case", "LABEL_REF", ":", "handle_label", ":", "if", "(", "TARGET_FDPIC", ")", "{", "if", "(", "TARGET_GPREL_RO", ")", "unspec", "=", "R_FRV_GPREL12", ";", "else", "unspec", "=", "R_FRV_GOT12", ";", "}", "else", "if", "(", "flag_pic", ")", "base_regno", "=", "PIC_REGNO", ";", "break", ";", "case", "CONST", ":", "if", "(", "frv_const_unspec_p", "(", "src", ",", "&", "old_unspec", ")", ")", "break", ";", "if", "(", "TARGET_FDPIC", "&&", "frv_function_symbol_referenced_p", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ")", "{", "handle_whatever", ":", "src", "=", "force_reg", "(", "GET_MODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ",", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ";", "emit_move_insn", "(", "dest", ",", "src", ")", ";", "return", "TRUE", ";", "}", "else", "{", "sym", "=", "XEXP", "(", "sym", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "sym", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "sym", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "GET_CODE", "(", "XEXP", "(", "sym", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "sym", "=", "XEXP", "(", "sym", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "sym", ")", "==", "SYMBOL_REF", ")", "goto", "handle_sym", ";", "else", "if", "(", "GET_CODE", "(", "sym", ")", "==", "LABEL_REF", ")", "goto", "handle_label", ";", "else", "goto", "handle_whatever", ";", "}", "break", ";", "case", "SYMBOL_REF", ":", "handle_sym", ":", "if", "(", "TARGET_FDPIC", ")", "{", "enum", "tls_model", "model", "=", "SYMBOL_REF_TLS_MODEL", "(", "sym", ")", ";", "if", "(", "model", "!=", "<NUM_LIT>", ")", "{", "src", "=", "frv_legitimize_tls_address", "(", "src", ",", "model", ")", ";", "emit_move_insn", "(", "dest", ",", "src", ")", ";", "return", "TRUE", ";", "}", "if", "(", "SYMBOL_REF_FUNCTION_P", "(", "sym", ")", ")", "{", "if", "(", "frv_local_funcdesc_p", "(", "sym", ")", ")", "unspec", "=", "R_FRV_FUNCDESC_GOTOFF12", ";", "else", "unspec", "=", "R_FRV_FUNCDESC_GOT12", ";", "}", "else", "{", "if", "(", "CONSTANT_POOL_ADDRESS_P", "(", "sym", ")", ")", "switch", "(", "GET_CODE", "(", "get_pool_constant", "(", "sym", ")", ")", ")", "{", "case", "CONST", ":", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "if", "(", "flag_pic", ")", "{", "unspec", "=", "R_FRV_GOTOFF12", ";", "break", ";", "}", "default", ":", "if", "(", "TARGET_GPREL_RO", ")", "unspec", "=", "R_FRV_GPREL12", ";", "else", "unspec", "=", "R_FRV_GOT12", ";", "break", ";", "}", "else", "if", "(", "SYMBOL_REF_LOCAL_P", "(", "sym", ")", "&&", "!", "SYMBOL_REF_EXTERNAL_P", "(", "sym", ")", "&&", "SYMBOL_REF_DECL", "(", "sym", ")", "&&", "(", "!", "DECL_P", "(", "SYMBOL_REF_DECL", "(", "sym", ")", ")", "||", "!", "DECL_COMMON", "(", "SYMBOL_REF_DECL", "(", "sym", ")", ")", ")", ")", "{", "tree", "decl", "=", "SYMBOL_REF_DECL", "(", "sym", ")", ";", "tree", "init", "=", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", "?", "DECL_INITIAL", "(", "decl", ")", ":", "TREE_CODE", "(", "decl", ")", "==", "CONSTRUCTOR", "?", "decl", ":", "<NUM_LIT>", ";", "int", "reloc", "=", "<NUM_LIT>", ";", "bool", "named_section", ",", "readonly", ";", "if", "(", "init", "&&", "init", "!=", "error_mark_node", ")", "reloc", "=", "compute_reloc_for_constant", "(", "init", ")", ";", "named_section", "=", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", "&&", "lookup_attribute", "(", "<STR_LIT>", "section", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "decl", ")", ")", ";", "readonly", "=", "decl_readonly_section", "(", "decl", ",", "reloc", ")", ";", "if", "(", "named_section", ")", "unspec", "=", "R_FRV_GOT12", ";", "else", "if", "(", "!", "readonly", ")", "unspec", "=", "R_FRV_GOTOFF12", ";", "else", "if", "(", "readonly", "&&", "TARGET_GPREL_RO", ")", "unspec", "=", "R_FRV_GPREL12", ";", "else", "unspec", "=", "R_FRV_GOT12", ";", "}", "else", "unspec", "=", "R_FRV_GOT12", ";", "}", "}", "else", "if", "(", "SYMBOL_REF_SMALL_P", "(", "sym", ")", ")", "base_regno", "=", "SDA_BASE_REG", ";", "else", "if", "(", "flag_pic", ")", "base_regno", "=", "PIC_REGNO", ";", "break", ";", "}", "if", "(", "base_regno", ">=", "<NUM_LIT>", ")", "{", "if", "(", "GET_CODE", "(", "sym", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_SMALL_P", "(", "sym", ")", ")", "emit_insn", "(", "gen_symGOTOFF2reg", "(", "dest", ",", "src", ",", "gen_rtx_REG", "(", "Pmode", ",", "base_regno", ")", ",", "GEN_INT", "(", "R_FRV_GPREL12", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_symGOTOFF2reg_hilo", "(", "dest", ",", "src", ",", "gen_rtx_REG", "(", "Pmode", ",", "base_regno", ")", ",", "GEN_INT", "(", "R_FRV_GPREL12", ")", ")", ")", ";", "if", "(", "base_regno", "==", "PIC_REGNO", ")", "cfun", "->", "uses_pic_offset_table", "=", "TRUE", ";", "return", "TRUE", ";", "}", "if", "(", "unspec", ")", "{", "rtx", "x", ";", "gcc_assert", "(", "!", "reload_in_progress", "&&", "!", "reload_completed", ")", ";", "switch", "(", "unspec", ")", "{", "case", "R_FRV_GOTOFF12", ":", "if", "(", "!", "frv_small_data_reloc_p", "(", "sym", ",", "unspec", ")", ")", "x", "=", "gen_symGOTOFF2reg_hilo", "(", "dest", ",", "src", ",", "OUR_FDPIC_REG", ",", "GEN_INT", "(", "unspec", ")", ")", ";", "else", "x", "=", "gen_symGOTOFF2reg", "(", "dest", ",", "src", ",", "OUR_FDPIC_REG", ",", "GEN_INT", "(", "unspec", ")", ")", ";", "break", ";", "case", "R_FRV_GPREL12", ":", "if", "(", "!", "frv_small_data_reloc_p", "(", "sym", ",", "unspec", ")", ")", "x", "=", "gen_symGPREL2reg_hilo", "(", "dest", ",", "src", ",", "OUR_FDPIC_REG", ",", "GEN_INT", "(", "unspec", ")", ")", ";", "else", "x", "=", "gen_symGPREL2reg", "(", "dest", ",", "src", ",", "OUR_FDPIC_REG", ",", "GEN_INT", "(", "unspec", ")", ")", ";", "break", ";", "case", "R_FRV_FUNCDESC_GOTOFF12", ":", "if", "(", "flag_pic", "!=", "<NUM_LIT>", ")", "x", "=", "gen_symGOTOFF2reg_hilo", "(", "dest", ",", "src", ",", "OUR_FDPIC_REG", ",", "GEN_INT", "(", "unspec", ")", ")", ";", "else", "x", "=", "gen_symGOTOFF2reg", "(", "dest", ",", "src", ",", "OUR_FDPIC_REG", ",", "GEN_INT", "(", "unspec", ")", ")", ";", "break", ";", "default", ":", "if", "(", "flag_pic", "!=", "<NUM_LIT>", ")", "x", "=", "gen_symGOT2reg_hilo", "(", "dest", ",", "src", ",", "OUR_FDPIC_REG", ",", "GEN_INT", "(", "unspec", ")", ")", ";", "else", "x", "=", "gen_symGOT2reg", "(", "dest", ",", "src", ",", "OUR_FDPIC_REG", ",", "GEN_INT", "(", "unspec", ")", ")", ";", "break", ";", "}", "emit_insn", "(", "x", ")", ";", "cfun", "->", "uses_pic_offset_table", "=", "TRUE", ";", "return", "TRUE", ";", "}", "return", "FALSE", ";", "}" ]

[ "Emit", "code", "to", "handle", "a", "MOVSI", ",", "adding", "in", "the", "small", "data", "register", "or", "pic", "register", "if", "needed", "to", "load", "up", "addresses", ".", "Return", "TRUE", "if", "the", "appropriate", "instructions", "are", "emitted", "." ]

GCC

arm

CPP

stmt_completion

CPU

616,692

[ "<NUM_LIT>", ")", ";" ]

[ "if", "(", "IS_NAKED", "(", "func_type", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_APCS_FRAME", "&&", "frame_pointer_needed", "&&", "TARGET_ARM", ")", "save_reg_mask", "|=", "(", "<NUM_LIT>", "<<", "ARM_HARD_FRAME_POINTER_REGNUM", ")", "|", "(", "<NUM_LIT>", "<<", "IP_REGNUM", ")", "|", "(", "<NUM_LIT>", "<<", "LR_REGNUM", ")", "|", "(", "<NUM_LIT>", "<<", "PC_REGNUM", ")", ";", "save_reg_mask", "|=", "arm_compute_save_reg0_reg12_mask", "(", ")", ";", "if", "(", "df_regs_ever_live_p", "(", "LR_REGNUM", ")", "||", "(", "save_reg_mask", "&&", "optimize_size", "&&", "ARM_FUNC_TYPE", "(", "func_type", ")", "==", "ARM_FT_NORMAL", "&&", "!", "crtl", "->", "tail_call_emit", "&&", "!", "crtl", "->", "calls_eh_return", ")", ")", "save_reg_mask", "|=", "<NUM_LIT>", "<<", "LR_REGNUM", ";", "if", "(", "cfun", "->", "machine", "->", "lr_save_eliminated", ")", "save_reg_mask", "&=", "~", "(", "<NUM_LIT>", "<<", "LR_REGNUM", ")", ";", "if", "(", "TARGET_REALLY_IWMMXT", "&&", "(", "(", "bit_count", "(", "save_reg_mask", ")", "+", "ARM_NUM_INTS", "(", "crtl", "->", "args", ".", "pretend_args_size", "+", "arm_compute_static_chain_stack_bytes", "(", ")", ")", ")", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "for", "(", "reg", "=", "<NUM_LIT>", ";", "reg", "<=", "<NUM_LIT>", ";", "reg", "++", ")", "if", "(", "(", "save_reg_mask", "&", "(", "<NUM_LIT>", "<<", "reg", ")", ")", "==", "<NUM_LIT>", ")", "break", ";", "if", "(", "reg", "<=", "<NUM_LIT>", ")", "save_reg_mask", "|=", "(", "<NUM_LIT>", "<<", "reg", ")", ";", "else", "{", "cfun", "->", "machine", "->", "sibcall_blocked", "=", "<NUM_LIT>", ";", "save_reg_mask", "|=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "TARGET_THUMB2", "&&", "IS_NESTED", "(", "func_type", ")", "&&", "flag_pic", "&&", "(", "save_reg_mask", "&", "THUMB2_WORK_REGS", ")", "==", "<NUM_LIT>", ")", "{", "reg", "=", "thumb_find_work_register", "(", "<NUM_LIT>", "<<" ]

GCC

sh

MD

next_suggestion

CPU

616,693

[ "}" ]

[ "if", "(", "!", "arith_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "{", "if", "(", "!", "sh_lra_p", "(", ")", "|", "|", "reg_overlap_mentioned_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "emit_insn", "(", "gen_addsi3_scr", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "DONE" ]

LLVM

ARM

CPP

program_repair

CPU

616,694

[ "<FIXS>", "unsigned", "Offset", "=", "getMemoryOpOffset", "(", "*", "First", ")", ";", "<FIXE>" ]

[ "MachineInstr", "*", "LatestMI", "=", "Cand", ".", "Instrs", "[", "Cand", ".", "LatestMIIdx", "]", ";", "iterator", "InsertBefore", "=", "std", "::", "next", "(", "iterator", "(", "LatestMI", ")", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "LatestMI", "->", "getParent", "(", ")", ";", "<BUGS>", "unsigned", "Offset", "=", "getMemoryOpOffset", "(", "First", ")", ";", "<BUGE>", "unsigned", "Base", "=", "getLoadStoreBaseOp", "(", "*", "First", ")", ".", "getReg", "(", ")", ";", "bool", "BaseKill", "=", "LatestMI", "->", "killsRegister", "(", "Base", ")", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";" ]

GCC

aarch64

MD

stmt_completion

CPU

616,695

[ "rtx", ",", "rtx", ",", "rtx", ")" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "rtx", "(", "*", "gen", ")", "(", "rtx", "," ]

GCC

arm

MD

stmt_completion

CPU

616,696

[ ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

CSKY

TD

next_suggestion

CPU

616,697

[ "let", "isTerminator", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sop", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm16", ";", "let", "isBranch", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,698

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicateLate", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

TD

stmt_completion

CPU

616,699

[ ",", "<NUM_LIT>", ">", ";" ]

[ "class", "MIN_U_H_ENC", ":", "MSA_3R_FMT", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]