docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
GCC	gcn	CPP	stmt_completion	GPU	616,100	[ "=", "<NUM_LIT>", ";" ]	[ "XHSA", "(", "hsa_fns", ".", "hsa_signal_create_fn", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "NULL", ",", "&", "signal", ")", ",", "<STR_LIT>", "Create signal", "<STR_LIT>", ")", ";", "uint64_t", "index", "=", "hsa_fns", ".", "hsa_queue_load_write_index_relaxed_fn", "(", "queue", ")", ";", "const", "uint32_t", "queueMask", "=", "queue", "->", "size", "-", "<NUM_LIT>", ";", "hsa_kernel_dispatch_packet_t", "", "dispatch_packet", "=", "&", "(", "(", "(", "hsa_kernel_dispatch_packet_t", "", ")", "(", "queue", "->", "base_address", ")", ")", "[", "index", "&", "queueMask", "]", ")", ";", "dispatch_packet", "->", "setup", "\|=", "<NUM_LIT>", "<<", "HSA_KERNEL_DISPATCH_PACKET_SETUP_DIMENSIONS", ";", "dispatch_packet", "->", "workgroup_size_x", "=", "(", "uint16_t", ")", "<NUM_LIT>", ";", "dispatch_packet", "->", "workgroup_size_y", "=", "(", "uint16_t", ")", "<NUM_LIT>", ";", "dispatch_packet", "->", "workgroup_size_z", "=", "(", "uint16_t", ")", "<NUM_LIT>", ";", "dispatch_packet", "->", "grid_size_x", "=", "<NUM_LIT>", ";", "dispatch_packet", "->", "grid_size_y", "=", "<NUM_LIT>", ";", "dispatch_packet", "->", "grid_size_z" ]
GCC	aarch64	CPP	next_suggestion	CPU	616,101	[ "}" ]	[ "vornq_s32", "(", "int32x4_t", "_", "_", "a", ",", "int32x4_t", "_", "_", "b", ")", "{", "return", "_", "_", "a", "\|", "~", "_", "_", "b", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	616,102	[ "OffsetOp", "=", "getNamedOperand", "(", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", ";" ]	[ "const", "MachineOperand", "", "SOffset", "=", "getNamedOperand", "(", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "soffset", ")", ";", "if", "(", "SOffset", "&&", "SOffset", "->", "isReg", "(", ")", ")", "{", "const", "MachineOperand", "", "AddrReg", "=", "getNamedOperand", "(", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "vaddr", ")", ";", "if", "(", "AddrReg", "&&", "!", "AddrReg", "->", "isFI", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "", "RSrc", "=", "getNamedOperand", "(", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "srsrc", ")", ";", "const", "SIMachineFunctionInfo", "", "MFI", "=", "LdSt", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "if", "(", "RSrc", "->", "getReg", "(", ")", "!=", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", ";", "BaseOps", ".", "push_back", "(", "RSrc", ")", ";", "BaseOps", ".", "push_back", "(", "SOffset", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "return", "true", ";", "}", "BaseOp", "=", "getNamedOperand", "(", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "srsrc", ")", ";", "if", "(", "!", "BaseOp", ")", "return", "false", ";", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "BaseOp", "=", "getNamedOperand", "(", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "vaddr", ")", ";", "if", "(", "BaseOp", ")", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "const", "MachineOperand", "", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "if", "(", "SOffset", ")", "Offset", "+=", "SOffset", "->", "getImm", "(", ")", ";", "return", "true", ";", "}", "if", "(", "isSMRD", "(", "LdSt", ")", ")", "{", "BaseOp", "=", "getNamedOperand", "(", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "sbase", ")", ";", "if", "(", "!", "BaseOp", ")", "return", "false", ";", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";" ]
LLVM	X86	CPP	code_generation	CPU	616,103	[ "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "const", "X86TargetMachine", "", "TM", "=", "static_cast", "<", "const", "X86TargetMachine", "", ">", "(", "&", "MF", ".", "getTarget", "(", ")", ")", ";", "const", "X86Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "if", "(", "STI", ".", "is64Bit", "(", ")", ")", "return", "false", ";", "if", "(", "TM", "->", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "return", "false", ";", "X86MachineFunctionInfo", "", "X86FI", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "GlobalBaseReg", "=", "X86FI", "->", "getGlobalBaseReg", "(", ")", ";", "if", "(", "GlobalBaseReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "MachineBasicBlock", "&", "FirstMBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "FirstMBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", "=", "FirstMBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "X86InstrInfo", "", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "unsigned", "PC", ";", "if", "(", "STI", ".", "isPICStyleGOT", "(", ")", ")", "PC", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "X86", "::", "GR32RegClass", ")", ";", "else", "PC", "=", "GlobalBaseReg", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "MOVPC32r", ")", ",", "PC", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "STI", ".", "isPICStyleGOT", "(", ")", ")", "{", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "ADD32ri", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "PC", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "_GLOBAL_OFFSET_TABLE_", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "return", "true", ";", "}" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM	ARM	CPP	next_suggestion	CPU	616,104	[ "SDValue", "Ops", "[", "]", "=", "{", "FalseVal", ",", "TrueVal", ",", "Tmp2", ",", "CCR", ",", "InFlag", "}", ";" ]	[ "SDNode", "", "Res", "=", "SelectARMCMOVShiftOp", "(", "N", ",", "FalseVal", ",", "TrueVal", ",", "CCVal", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "!", "Res", ")", "Res", "=", "SelectARMCMOVShiftOp", "(", "N", ",", "TrueVal", ",", "FalseVal", ",", "<STR_LIT>", "::", "<STR_LIT>", "(", "CCVal", ")", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "Res", ")", "return", "Res", ";", "}", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "SDNode", "", "Res", "=", "SelectT2CMOVImmOp", "(", "N", ",", "FalseVal", ",", "TrueVal", ",", "CCVal", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "!", "Res", ")", "Res", "=", "SelectT2CMOVImmOp", "(", "N", ",", "TrueVal", ",", "FalseVal", ",", "<STR_LIT>", "::", "<STR_LIT>", "(", "CCVal", ")", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "Res", ")", "return", "Res", ";", "}", "else", "{", "SDNode", "*", "Res", "=", "SelectARMCMOVImmOp", "(", "N", ",", "FalseVal", ",", "TrueVal", ",", "CCVal", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "!", "Res", ")", "Res", "=", "SelectARMCMOVImmOp", "(", "N", ",", "TrueVal", ",", "FalseVal", ",", "<STR_LIT>", "::", "<STR_LIT>", "(", "CCVal", ")", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "Res", ")", "return", "Res", ";", "}", "}", "SDValue", "Tmp2", "=", "CurDAG", "->", "getTargetConstant", "(", "CCVal", ",", "MVT", "::", "i32", ")", ";" ]
GCC	sparc	MD	next_suggestion	CPU	616,105	[ "}", ")" ]	[ "emit_move_insn", "(", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_ADDR_REGNUM", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", "emit_jump_insn", "(", "gen_eh_return_internal", "(", ")", ")", "emit_barrier", "(", ")", "DONE" ]
LLVM	AMDGPU	TD	stmt_completion	GPU	616,106	[ "SendMsgMatchClass", ";" ]	[ "def", "SendMsgImm", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=" ]
GCC	m68k	MD	stmt_completion	MPU	616,107	[ "]", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "cc0", ")", "(", "compare", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	ia64	CPP	next_suggestion	CPU	616,108	[ "MEM_LIBFUNCS_INIT", ";" ]	[ "set_optab_libfunc", "(", "udiv_optab", ",", "DImode", ",", "<STR_LIT>", "OTS$DIV_UL", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "smod_optab", ",", "SImode", ",", "<STR_LIT>", "OTS$REM_I", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "smod_optab", ",", "DImode", ",", "<STR_LIT>", "OTS$REM_L", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "umod_optab", ",", "SImode", ",", "<STR_LIT>", "OTS$REM_UI", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "umod_optab", ",", "DImode", ",", "<STR_LIT>", "OTS$REM_UL", "<STR_LIT>", ")", ";" ]
LLVM	X86	TD	stmt_completion	CPU	616,109	[ "(", "VCMPPSrmi", "VR128", ":", "$", "src1", ",", "addr", ":", "$", "src2", ",", "imm", ":", "$", "cc", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v4f32", "(", "X86cmpp", "(", "loadv4f32", "addr", ":", "$", "src2", ")", ",", "VR128", ":", "$", "src1", ",", "CommutableCMPCC", ":", "$", "cc", ")", ")", "," ]
LLVM	ARM	TD	next_suggestion	CPU	616,110	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "class", "MVE_VMLAMLSDAV", "<", "string", "iname", ",", "string", "suffix", ",", "dag", "iops", ",", "string", "cstr", ",", "bit", "sz", ",", "bit", "bit_28", ",", "bit", "A", ",", "bit", "X", ",", "bit", "bit_8", ",", "bit", "bit_0", ">", ":", "MVE_rDest", "<", "(", "outs", "tGPREven", ":", "$", "RdaDest", ")", ",", "iops", ",", "NoItinerary", ",", "iname", ",", "suffix", ",", "<STR_LIT>", ",", "cstr", ",", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "RdaDest", ";", "bits", "<", "<NUM_LIT>", ">", "Qm", ";", "bits", "<", "<NUM_LIT>", ">", "Qn", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_28", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RdaDest", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "X", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_8", ";" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	616,111	[ "auto", "Val", "=", "Signed", "?", "decodeSLEB128", "(", "Bytes", ".", "data", "(", ")", "+", "Size", ",", "&", "N", ",", "Bytes", ".", "data", "(", ")", "+", "Bytes", ".", "size", "(", ")", ",", "&", "Error", ")", ":", "static_cast", "<", "int64_t", ">", "(", "decodeULEB128", "(", "Bytes", ".", "data", "(", ")", "+", "Size", ",", "&", "N", ",", "Bytes", ".", "data", "(", ")", "+", "Bytes", ".", "size", "(", ")", ",", "&", "Error", ")", ")", ";" ]	[ "static", "bool", "parseLEBImmediate", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "bool", "Signed", ")", "{", "unsigned", "N", "=", "<NUM_LIT>", ";", "const", "char", "*", "Error", "=", "nullptr", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,112	[ "let", "addrMode", "=", "PostInc", ";" ]	[ "def", "L2_loadbzw2_pr", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "ModRegs", ":", "$", "Mu2", ")", ",", "<STR_LIT>", ",", "tc_44d3da28", ",", "TypeLD", ">", ",", "Enc_74d4e5", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
GCC	i386	MD	next_suggestion	CPU	616,113	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	aarch64	MD	stmt_completion	CPU	616,114	[ "<", "VWIDE", ">" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "<", "VWIDE", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ss_minus", ":", "<", "VWIDE", ">", "(", "match_operand", ":", "<", "VWIDE", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ss_ashift", ":", "<", "VWIDE", ">", "(", "mult", ":" ]
GCC	arm	CPP	stmt_completion	CPU	616,115	[ ")", ")", ";" ]	[ "HOST_WIDE_INT", "reg_size", ",", "vector_size", ",", "nelems", ";", "tree", "elem_type", ",", "upper_bound", ",", "array_type", ";", "vector_size", "=", "GET_MODE_SIZE", "(", "vector_mode", ")", ";", "reg_size", "=", "GET_MODE_SIZE", "(", "reg_mode", ")", ";", "gcc_assert", "(", "POINTER_TYPE_P", "(", "type" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,116	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A4_vcmpbgti", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "s8_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_643b4717", ",", "TypeALU64", ">", ",", "Enc_0d8adb", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	MSP430	CPP	code_generation	MPU	616,117	[ "SDValue", "MSP430TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "switch", "(", "CallConv", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", "Unsupported calling convention", "<STR_LIT>", ")", ";", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "return", "LowerCCCArguments", "(", "Chain", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";", "case", "CallingConv", "::", "MSP430_INTR", ":", "if", "(", "Ins", ".", "empty", "(", ")", ")", "return", "Chain", ";", "report_fatal_error", "(", "<STR_LIT>", "ISRs cannot have arguments", "<STR_LIT>", ")", ";", "}", "}" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,118	[ "let", "Uses", "=", "[", "CS", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	616,119	[ "HasScatteredSymbols", "=", "true", ";" ]	[ "DarwinX86AsmBackend", "(", "const", "Target", "&", "T", ")", ":", "X86AsmBackend", "(", "T", ")", "{", "HasAbsolutizedSet", "=", "true", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	616,120	[ ")", ";" ]	[ "unsigned", "S", "=", "(", "F", ">>", "MemAccessSizePos", ")", "&", "MemAccesSizeMask", ";", "unsigned", "Size", "=", "getMemAccessSizeInBytes", "(", "MemAccessSize", "(", "S", ")", ")", ";", "if", "(", "Size", "!=", "<NUM_LIT>", ")", "return", "Size", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "Hexagon", "::", "Y2_dcfetchbo", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "const", "HexagonRegisterInfo", "&", "HRI", "=", "*", "Subtarget", ".", "getRegisterInfo", "(" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	616,121	[ ")", ";" ]	[ "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "InitHexagonMCRegisterInfo", "(", "X", ",", "Hexagon", "::", "R31" ]
LLVM	X86	CPP	next_suggestion	CPU	616,122	[ "if", "(", "!", "CstTy", "->", "isVectorTy", "(", ")", "\|\|", "(", "SizeInBits", "!=", "CstTy", "->", "getPrimitiveSizeInBits", "(", ")", ")", ")", "return", "false", ";" ]	[ "if", "(", "UndefSrcElts", ".", "getBoolValue", "(", ")", "&&", "!", "AllowUndefs", ")", "return", "false", ";", "if", "(", "NumSrcElts", "==", "NumElts", ")", "{", "UndefElts", "=", "UndefSrcElts", ";", "EltBits", ".", "assign", "(", "SrcEltBits", ".", "begin", "(", ")", ",", "SrcEltBits", ".", "end", "(", ")", ")", ";", "return", "true", ";", "}", "APInt", "UndefBits", "(", "SizeInBits", ",", "<NUM_LIT>", ")", ";", "APInt", "MaskBits", "(", "SizeInBits", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumSrcElts", ";", "++", "i", ")", "{", "unsigned", "BitOffset", "=", "i", "", "SrcEltSizeInBits", ";", "if", "(", "UndefSrcElts", "[", "i", "]", ")", "UndefBits", ".", "setBits", "(", "BitOffset", ",", "BitOffset", "+", "SrcEltSizeInBits", ")", ";", "MaskBits", ".", "insertBits", "(", "SrcEltBits", "[", "i", "]", ",", "BitOffset", ")", ";", "}", "UndefElts", "=", "APInt", "(", "NumElts", ",", "<NUM_LIT>", ")", ";", "EltBits", ".", "resize", "(", "NumElts", ",", "APInt", "(", "EltSizeInBits", ",", "<NUM_LIT>", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "unsigned", "BitOffset", "=", "i", "", "EltSizeInBits", ";", "APInt", "UndefEltBits", "=", "UndefBits", ".", "extractBits", "(", "EltSizeInBits", ",", "BitOffset", ")", ";", "if", "(", "UndefEltBits", ".", "isAllOnesValue", "(", ")", ")", "{", "if", "(", "!", "AllowWholeUndefs", ")", "return", "false", ";", "UndefElts", ".", "setBit", "(", "i", ")", ";", "continue", ";", "}", "if", "(", "UndefEltBits", ".", "getBoolValue", "(", ")", "&&", "!", "AllowPartialUndefs", ")", "return", "false", ";", "APInt", "Bits", "=", "MaskBits", ".", "extractBits", "(", "EltSizeInBits", ",", "BitOffset", ")", ";", "EltBits", "[", "i", "]", "=", "Bits", ".", "getZExtValue", "(", ")", ";", "}", "return", "true", ";", "}", ";", "auto", "CollectConstantBits", "=", "[", "]", "(", "const", "Constant", "", "Cst", ",", "APInt", "&", "Mask", ",", "APInt", "&", "Undefs", ",", "unsigned", "UndefBitIndex", ")", "{", "if", "(", "!", "Cst", ")", "return", "false", ";", "if", "(", "isa", "<", "UndefValue", ">", "(", "Cst", ")", ")", "{", "Undefs", ".", "setBit", "(", "UndefBitIndex", ")", ";", "return", "true", ";", "}", "if", "(", "auto", "", "CInt", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Cst", ")", ")", "{", "Mask", "=", "CInt", "->", "getValue", "(", ")", ";", "return", "true", ";", "}", "if", "(", "auto", "", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "Cst", ")", ")", "{", "Mask", "=", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "if", "(", "Op", ".", "isUndef", "(", ")", ")", "{", "APInt", "UndefSrcElts", "=", "APInt", "::", "getAllOnesValue", "(", "NumElts", ")", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "SrcEltBits", "(", "NumElts", ",", "APInt", "(", "EltSizeInBits", ",", "<NUM_LIT>", ")", ")", ";", "return", "CastBitData", "(", "UndefSrcElts", ",", "SrcEltBits", ")", ";", "}", "if", "(", "auto", "", "Cst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "APInt", "UndefSrcElts", "=", "APInt", "::", "getNullValue", "(", "<NUM_LIT>", ")", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "SrcEltBits", "(", "<NUM_LIT>", ",", "Cst", "->", "getAPIntValue", "(", ")", ")", ";", "return", "CastBitData", "(", "UndefSrcElts", ",", "SrcEltBits", ")", ";", "}", "if", "(", "auto", "", "Cst", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ")", "{", "APInt", "UndefSrcElts", "=", "APInt", "::", "getNullValue", "(", "<NUM_LIT>", ")", ";", "APInt", "RawBits", "=", "Cst", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "SrcEltBits", "(", "<NUM_LIT>", ",", "RawBits", ")", ";", "return", "CastBitData", "(", "UndefSrcElts", ",", "SrcEltBits", ")", ";", "}", "if", "(", "ISD", "::", "isBuildVectorOfConstantSDNodes", "(", "Op", ".", "getNode", "(", ")", ")", ")", "{", "unsigned", "SrcEltSizeInBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "unsigned", "NumSrcElts", "=", "SizeInBits", "/", "SrcEltSizeInBits", ";", "APInt", "UndefSrcElts", "(", "NumSrcElts", ",", "<NUM_LIT>", ")", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "SrcEltBits", "(", "NumSrcElts", ",", "APInt", "(", "SrcEltSizeInBits", ",", "<NUM_LIT>", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Op", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "SDValue", "&", "Src", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", ")", "{", "UndefSrcElts", ".", "setBit", "(", "i", ")", ";", "continue", ";", "}", "auto", "", "Cst", "=", "cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ";", "SrcEltBits", "[", "i", "]", "=", "Cst", "->", "getAPIntValue", "(", ")", ".", "zextOrTrunc", "(", "SrcEltSizeInBits", ")", ";", "}", "return", "CastBitData", "(", "UndefSrcElts", ",", "SrcEltBits", ")", ";", "}", "if", "(", "ISD", "::", "isBuildVectorOfConstantFPSDNodes", "(", "Op", ".", "getNode", "(", ")", ")", ")", "{", "unsigned", "SrcEltSizeInBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "unsigned", "NumSrcElts", "=", "SizeInBits", "/", "SrcEltSizeInBits", ";", "APInt", "UndefSrcElts", "(", "NumSrcElts", ",", "<NUM_LIT>", ")", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "SrcEltBits", "(", "NumSrcElts", ",", "APInt", "(", "SrcEltSizeInBits", ",", "<NUM_LIT>", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Op", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "SDValue", "&", "Src", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", ")", "{", "UndefSrcElts", ".", "setBit", "(", "i", ")", ";", "continue", ";", "}", "auto", "", "Cst", "=", "cast", "<", "ConstantFPSDNode", ">", "(", "Src", ")", ";", "APInt", "RawBits", "=", "Cst", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ";", "SrcEltBits", "[", "i", "]", "=", "RawBits", ".", "zextOrTrunc", "(", "SrcEltSizeInBits", ")", ";", "}", "return", "CastBitData", "(", "UndefSrcElts", ",", "SrcEltBits", ")", ";", "}", "if", "(", "auto", "", "Cst", "=", "getTargetConstantFromNode", "(", "Op", ")", ")", "{", "Type", "*", "CstTy", "=", "Cst", "->", "getType", "(", ")", ";" ]
LLVM	Teak	CPP	stmt_completion	DSP	616,123	[ "<STR_LIT>", "Invalid type access!", "<STR_LIT>", ")", ";" ]	[ "const", "MCExpr", "*", "getImm", "(", ")", "const", "{", "assert", "(", "Kind", "==", "Immediate", "&&" ]
GCC	mips	CPP	code_generation	CPU	616,124	[ "bool", "mips_linked_madd_p", "(", "rtx", "prev", ",", "rtx", "insn", ")", "{", "rtx", "x", ";", "x", "=", "single_set", "(", "insn", ")", ";", "if", "(", "x", "==", "<NUM_LIT>", ")", "return", "false", ";", "x", "=", "SET_SRC", "(", "x", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "MULT", "&&", "reg_set_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "prev", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "MINUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "MULT", "&&", "reg_set_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "prev", ")", ")", "return", "true", ";", "return", "false", ";", "}" ]	[ "Return", "true", "if", "INSN", "is", "a", "multiply-add", "or", "multiply-subtract", "instruction", "and", "PREV", "assigns", "to", "the", "accumulator", "operand", "." ]
LLVM	SystemZ	CPP	next_suggestion	CPU	616,125	[ "for", "(", "auto", "I", "=", "LiveRegs", ".", "begin", "(", ")", ";", "I", "!=", "LiveRegs", ".", "end", "(", ")", ";", "++", "I", ")", "MoveMBB", "->", "addLiveIn", "(", "*", "I", ")", ";" ]	[ "const", "BasicBlock", "", "BB", "=", "MBB", ".", "getBasicBlock", "(", ")", ";", "MachineInstr", "&", "MI", "=", "", "MBBI", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "CCValid", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "CCMask", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "LivePhysRegs", "LiveRegs", "(", "TII", "->", "getRegisterInfo", "(", ")", ")", ";", "LiveRegs", ".", "addLiveOuts", "(", "MBB", ")", ";", "for", "(", "auto", "I", "=", "std", "::", "prev", "(", "MBB", ".", "end", "(", ")", ")", ";", "I", "!=", "MBBI", ";", "--", "I", ")", "LiveRegs", ".", "stepBackward", "(", "", "I", ")", ";", "MachineBasicBlock", "", "RestMBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MF", ".", "insert", "(", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ",", "RestMBB", ")", ";", "RestMBB", "->", "splice", "(", "RestMBB", "->", "begin", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";", "RestMBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "for", "(", "auto", "I", "=", "LiveRegs", ".", "begin", "(", ")", ";", "I", "!=", "LiveRegs", ".", "end", "(", ")", ";", "++", "I", ")", "RestMBB", "->", "addLiveIn", "(", "", "I", ")", ";", "MachineBasicBlock", "", "MoveMBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MF", ".", "insert", "(", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ",", "MoveMBB", ")", ";", "MoveMBB", "->", "addLiveIn", "(", "SrcReg", ")", ";" ]
GCC	i386	MD	next_suggestion	CPU	616,126	[ "<STR_LIT>" ]	[ "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "VF_128", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]
LLVM	AArch64	CPP	stmt_completion	CPU	616,127	[ ")", ")", ")", "{" ]	[ "if", "(", "!", "isOpcWithIntImmediate", "(", "N", ",", "ISD", "::", "AND", ",", "AndImm", ")", ")", "return", "false", ";", "const", "SDNode", "*", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "AndImm", "\|=", "maskTrailingOnes", "<", "uint64_t", ">", "(", "NumberOfIgnoredLowBits", ")", ";", "if", "(", "AndImm", "&", "(", "AndImm", "+", "<NUM_LIT>", ")", ")", "return", "false", ";", "bool", "ClampMSB", "=", "false", ";", "uint64_t", "SrlImm", "=", "<NUM_LIT>", ";", "if", "(", "VT", "==", "MVT", "::", "i64", "&&", "Op0", "->", "getOpcode", "(", ")", "==", "ISD", "::", "ANY_EXTEND", "&&", "isOpcWithIntImmediate", "(", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "ISD", "::", "SRL", ",", "SrlImm", ")", ")", "{", "Opd0", "=", "Widen", "(", "CurDAG", ",", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "ClampMSB", "=", "true", ";", "}", "else", "if", "(", "VT", "==", "MVT", "::", "i32", "&&", "Op0", "->", "getOpcode", "(", ")", "==", "ISD", "::", "TRUNCATE", "&&", "isOpcWithIntImmediate", "(", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "ISD", "::", "SRL", ",", "SrlImm", ")", ")", "{", "Opd0", "=", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "VT", "=", "Opd0", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "isOpcWithIntImmediate", "(", "Op0", ",", "ISD", "::", "SRL", ",", "SrlImm", ")", ")", "{", "Opd0", "=", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "BiggerPattern", ")", "{", "Opd0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "return", "false", ";", "if", "(", "!", "BiggerPattern", "&&", "(", "SrlImm", "<=", "<NUM_LIT>", "\|\|", "SrlImm", ">=", "VT", ".", "getSizeInBits", "(" ]
GCC	nios2	CPP	code_generation	MPU	616,128	[ "static", "bool", "nios2_small_section_name_p", "(", "const", "char", "*", "section", ")", "{", "return", "(", "strcmp", "(", "section", ",", "<STR_LIT>", ".sbss", "<STR_LIT>", ")", "==", "<NUM_LIT>", "\|\|", "startswith", "(", "section", ",", "<STR_LIT>", ".sbss.", "<STR_LIT>", ")", "\|\|", "strcmp", "(", "section", ",", "<STR_LIT>", ".sdata", "<STR_LIT>", ")", "==", "<NUM_LIT>", "\|\|", "startswith", "(", "section", ",", "<STR_LIT>", ".sdata.", "<STR_LIT>", ")", "\|\|", "(", "nios2_gprel_sec", "&&", "regexec", "(", "&", "nios2_gprel_sec_regex", ",", "section", ",", "<NUM_LIT>", ",", "NULL", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", ";", "}" ]	[ "Return", "true", "if", "SECTION", "is", "a", "small", "section", "name", "." ]
LLVM	PowerPC	CPP	next_suggestion	CPU	616,129	[ "case", "Intrinsic", "::", "ppc_qpx_qvstfcs", ":" ]	[ "break", ";", "case", "Intrinsic", "::", "ppc_qpx_qvlfcd", ":", "case", "Intrinsic", "::", "ppc_qpx_qvlfcda", ":", "VT", "=", "MVT", "::", "v2f64", ";", "break", ";", "case", "Intrinsic", "::", "ppc_qpx_qvlfcs", ":", "case", "Intrinsic", "::", "ppc_qpx_qvlfcsa", ":", "VT", "=", "MVT", "::", "v2f32", ";", "break", ";", "case", "Intrinsic", "::", "ppc_qpx_qvlfiwa", ":", "case", "Intrinsic", "::", "ppc_qpx_qvlfiwz", ":", "case", "Intrinsic", "::", "ppc_altivec_lvx", ":", "case", "Intrinsic", "::", "ppc_altivec_lvxl", ":", "case", "Intrinsic", "::", "ppc_vsx_lxvw4x", ":", "VT", "=", "MVT", "::", "v4i32", ";", "break", ";", "case", "Intrinsic", "::", "ppc_vsx_lxvd2x", ":", "VT", "=", "MVT", "::", "v2f64", ";", "break", ";", "case", "Intrinsic", "::", "ppc_altivec_lvebx", ":", "VT", "=", "MVT", "::", "i8", ";", "break", ";", "case", "Intrinsic", "::", "ppc_altivec_lvehx", ":", "VT", "=", "MVT", "::", "i16", ";", "break", ";", "case", "Intrinsic", "::", "ppc_altivec_lvewx", ":", "VT", "=", "MVT", "::", "i32", ";", "break", ";", "}", "return", "isConsecutiveLSLoc", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "Base", ",", "Bytes", ",", "Dist", ",", "DAG", ")", ";", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "INTRINSIC_VOID", ")", "{", "EVT", "VT", ";", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "Intrinsic", "::", "ppc_qpx_qvstfd", ":", "case", "Intrinsic", "::", "ppc_qpx_qvstfda", ":", "VT", "=", "MVT", "::", "v4f64", ";", "break", ";", "case", "Intrinsic", "::", "ppc_qpx_qvstfs", ":", "case", "Intrinsic", "::", "ppc_qpx_qvstfsa", ":", "VT", "=", "MVT", "::", "v4f32", ";", "break", ";", "case", "Intrinsic", "::", "ppc_qpx_qvstfcd", ":", "case", "Intrinsic", "::", "ppc_qpx_qvstfcda", ":", "VT", "=", "MVT", "::", "v2f64", ";", "break", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,130	[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	616,131	[ "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", ">", ";" ]	[ "def", ":", "ROInstAlias", "<", "asm", ",", "regtype", ",", "!", "cast", "<" ]
LLVM	Hexagon	TD	stmt_completion	DSP	616,132	[ ";" ]	[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	616,133	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]	[ "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "Pos", "==", "Position", "::", "AFTER", ")", "++", "MI", ";", "if", "(", "(", "AddrSpace", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "switch", "(", "Scope", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "BUFFER_WBINVL1_VOL", ")", ")", ";", "Changed", "=", "true", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	616,134	[ "<NUM_LIT>", ";" ]	[ "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "Register", "ResultReg", "=", "createResultReg", "(", "&", "PPC", "::", "G8RC_and_G8RC_NOX0RegClass", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "PPC", "::", "ADDI8", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "SI", "->", "second", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", "ResultReg", ";", "}", "return" ]
LLVM	Lanai	CPP	next_suggestion	CPU	616,135	[ "return", "AluOp", "&", "ALU_MASK", ";" ]	[ "inline", "static", "unsigned", "getAluOp", "(", "unsigned", "AluOp", ")", "{", "unsigned", "const", "ALU_MASK", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	616,136	[ "}" ]	[ "RegisterSDNode", "*", "RN", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "Base", ")", ";", "if", "(", "RN", "&&", "RN", "->", "getReg", "(", ")", "==", "<NUM_LIT>", ")", "Base", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "MVT", "::", "i64", ")", ";", "else", "if", "(", "Base", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", "&&", "!", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", ")", "{", "Base", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ",", "DL", ",", "MVT", "::", "i64", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i64", ")", ",", "Base", ",", "CurDAG", "->", "getTargetConstant", "(", "X86", "::", "sub_32bit", ",", "MVT", "::", "i32", ")", ")", ",", "<NUM_LIT>", ")", ";", "}", "RN", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "Index", ")", ";", "if", "(", "RN", "&&", "RN", "->", "getReg", "(", ")", "==", "<NUM_LIT>", ")", "Index", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "MVT", "::", "i64", ")", ";", "else", "{", "assert", "(", "Index", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", "&&", "<STR_LIT>", "Expect to be extending 32-bit registers for use in LEA", "<STR_LIT>", ")", ";", "Index", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ",", "DL", ",", "MVT", "::", "i64", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i64", ")", ",", "Index", ",", "CurDAG", "->", "getTargetConstant", "(", "X86", "::", "sub_32bit", ",", "MVT", "::", "i32", ")", ")", ",", "<NUM_LIT>", ")", ";", "}", "return", "true", ";" ]
GCC	rs6000	MD	next_suggestion	CPU	616,137	[ "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V4SI", "[", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	PowerPC	CPP	program_repair	CPU	616,138	[ "<FIXS>", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "MVT", "::", "Other", ",", "<FIXE>" ]	[ "unsigned", "Amt", "=", "cast", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "CALLSEQ_START", "?", "PPC", "::", "ADJCALLSTACKDOWN", ":", "PPC", "::", "ADJCALLSTACKUP", ";", "<BUGS>", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "MVT", "::", "Other", ",", "Opc", ",", "<BUGE>", "getI32Imm", "(", "Amt", ")", ",", "Select", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "break", ";", "}" ]
LLVM	Mips	CPP	next_suggestion	CPU	616,139	[ "}" ]	[ "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "GotPrologue16", ")", ",", "V0", ")", ".", "addReg", "(", "V1", ",", "RegState", "::", "Define", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "_gp_disp", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "_gp_disp", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "SllX16", ")", ",", "V2", ")", ".", "addReg", "(", "V0", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "AdduRxRyRz16", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "V1", ")", ".", "addReg", "(", "V2", ")", ";" ]
GCC	a29k	CPP	program_repair	MPU	616,140	[ "<FIXS>", "enum", "machine_mode", "mode", ";", "<FIXE>" ]	[ "intgpc_reg_or_immediate_operand", "(", "op", ",", "mode", ")", "rtx", "op", ";", "<BUGS>", "enum", "machine_mode", ";", "<BUGE>", "{", "return", "gpc_reg_operand", "(", "op", ",", "mode", ")", "\|\|", "immediate_operand", "(", "op", ",", "mode", ")", ";", "}" ]
LLVM	SPIRV	CPP	stmt_completion	Virtual ISA	616,141	[ "OldNew", ".", "second", ";" ]	[ "bool", "SPIRVOCLRegularizer", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "visit", "(", "F", ")", ";", "for", "(", "auto", "&", "OldNew", ":", "Old2NewFuncs", ")", "{", "auto", "", "OldF", "=", "OldNew", ".", "first", ";", "auto", "", "NewF", "=" ]
LLVM	Mips	CPP	program_repair	CPU	616,142	[ "<FIXS>", "MipsMCAsmInfo", "::", "MipsMCAsmInfo", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "&", "TT", ")", "{", "<FIXE>" ]	[ "#", "include", "<STR_LIT>", "MipsMCAsmInfo.h", "<STR_LIT>", "using", "namespace", "llvm", ";", "<BUGS>", "MipsMCAsmInfo", "::", "MipsMCAsmInfo", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "&", "TT", ",", "bool", "isLittleEndian", ")", ":", "MCAsmInfo", "(", "isLittleEndian", ")", "{", "<BUGE>", "AlignmentIsInBytes", "=", "false", ";", "COMMDirectiveTakesAlignment", "=", "true", ";", "Data16bitsDirective", "=", "<STR_LIT>", "\\t.half\\t", "<STR_LIT>", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	616,143	[ "}" ]	[ "let", "Name", "=", "<STR_LIT>", "#", "N", ";", "let", "DiagnosticType", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", "#", "N", "#", "<STR_LIT>", ";" ]
LLVM	WebAssembly	CPP	code_generation	Virtual ISA	616,144	[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "WebAssembly Assembly Printer", "<STR_LIT>", ";", "}" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
LLVM	AMDGPU	TD	next_suggestion	GPU	616,145	[ "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";" ]	[ "def", "FETCH_CLAUSE", ":", "R600WrapperInst", "<", "(", "outs", ")", ",", "(", "ins", "i32imm", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "bits", "<", "<NUM_LIT>", ">", "num", ";", "let", "Inst", "=", "num", ";" ]
GCC	mips	MD	stmt_completion	CPU	616,146	[ ")", "(", "V2SI", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_mode_attr", "V_inner", "[", "(", "V8QI", "<STR_LIT>", ")", "(", "V4HI", "<STR_LIT>" ]
LLVM	AArch64	TD	next_suggestion	CPU	616,147	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sf", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "C", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	616,148	[ "i32Stack", ")", "{" ]	[ "SDValue", "FIPtr", "=", "DAG", ".", "CreateStackTemporary", "(", "i32Stack", "?", "MVT", "::", "i32", ":", "MVT", "::", "f64", ")", ";", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "FIPtr", ")", "->", "getIndex", "(", ")", ";", "MachinePointerInfo", "MPI", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ";", "SDValue", "Chain", "=", "IsStrict", "?", "Tmp", ".", "getValue", "(", "<NUM_LIT>", ")", ":", "DAG", ".", "getEntryNode", "(", ")", ";", "Align", "Alignment", "(", "DAG", ".", "getEVTAlign", "(", "Tmp", ".", "getValueType", "(", ")", ")", ")", ";", "if", "(", "i32Stack", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "Alignment", "=", "Align", "(", "<NUM_LIT>", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MPI", ",", "MachineMemOperand", "::", "MOStore", ",", "<NUM_LIT>", ",", "Alignment", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Tmp", ",", "FIPtr", "}", ";", "Chain", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ")", ",", "Ops", ",", "MVT", "::", "i32", ",", "MMO", ")", ";", "}", "else", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Tmp", ",", "FIPtr", ",", "MPI", ",", "Alignment", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", "&&", "!" ]
LLVM	SystemZ	TD	next_suggestion	CPU	616,149	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R2", ";" ]
GCC	mips	MD	next_suggestion	CPU	616,150	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	616,151	[ ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";" ]	[ "if", "(", "VSXSelfCopyCrash", "&&", "SrcReg", "==", "SuperReg", ")", "llvm_unreachable", "(", "<STR_LIT>", "nop VSX copy", "<STR_LIT>", ")", ";", "DestReg", "=", "SuperReg", ";", "}", "else", "if", "(", "PPC", "::", "F8RCRegClass", ".", "contains", "(", "SrcReg", ")", "&&", "PPC", "::", "VSRCRegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "unsigned", "SuperReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcReg", ",", "PPC", "::", "sub_64", ",", "&", "PPC", "::", "VSRCRegClass", ")", ";", "if", "(", "VSXSelfCopyCrash", "&&", "DestReg", "==", "SuperReg", ")", "llvm_unreachable", "(", "<STR_LIT>", "nop VSX copy", "<STR_LIT>", ")", ";", "SrcReg", "=", "SuperReg", ";", "}", "if", "(", "PPC", "::", "CRBITRCRegClass", ".", "contains", "(", "SrcReg", ")", "&&", "PPC", "::", "GPRCRegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "unsigned", "CRReg", "=", "getCRFromCRBit", "(", "SrcReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "PPC", "::", "MFOCRF", ")", ",", "DestReg", ")", ".", "addReg", "(", "CRReg", ")", ";", "getKillRegState", "(", "KillSrc", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "PPC", "::", "RLWINM", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "TRI", "->", "getEncodingValue", "(", "CRReg", ")", "*", "<NUM_LIT>", "+", "(", "<NUM_LIT>", "-", "getCRBitValue", "(", "SrcReg", ")", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", ";", "}", "else", "if", "(", "PPC", "::", "CRRCRegClass", ".", "contains", "(", "SrcReg", ")", "&&", "PPC", "::", "G8RCRegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "PPC", "::", "MFOCRF8", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "getKillRegState", "(", "KillSrc", ")", ";", "return", ";", "}", "else", "if", "(", "PPC", "::", "CRRCRegClass", ".", "contains", "(", "SrcReg", ")", "&&", "PPC", "::", "GPRCRegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "PPC", "::", "MFOCRF", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "getKillRegState", "(", "KillSrc", ")", ";", "return", ";", "}", "else", "if", "(", "PPC", "::", "G8RCRegClass", ".", "contains", "(", "SrcReg", ")", "&&", "PPC", "::", "VSFRCRegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "PPC", "::", "MTVSRD" ]
GCC	c6x	CPP	next_suggestion	VLIW	616,152	[ "}" ]	[ "switch", "(", "units", ")", "{", "case", "UNITS_D", ":", "case", "UNITS_DL", ":", "case", "UNITS_DS", ":", "case", "UNITS_DLS", ":", "case", "UNITS_D_ADDR", ":", "return", "'", "d", "'", ";", "case", "UNITS_L", ":", "case", "UNITS_LS", ":", "return", "'", "l", "'", ";", "case", "UNITS_S", ":", "return", "'", "s", "'", ";", "case", "UNITS_M", ":", "return", "'", "m", "'", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}" ]
GCC	powerpcspe	CPP	next_suggestion	CPU	616,153	[ "default", ":" ]	[ "rtx", "compare_rtx", ";", "rtx", "cmove_rtx", ";", "rtx", "clobber_rtx", ";", "if", "(", "!", "can_create_pseudo_p", "(", ")", ")", "return", "<NUM_LIT>", ";", "switch", "(", "code", ")", "{", "case", "EQ", ":", "case", "GE", ":", "case", "GT", ":", "break", ";", "case", "NE", ":", "case", "LT", ":", "case", "LE", ":", "code", "=", "swap_condition", "(", "code", ")", ";", "std", "::", "swap", "(", "op0", ",", "op1", ")", ";", "break", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	616,154	[ "<NUM_LIT>", ";" ]	[ "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=" ]
LLVM	X86	CPP	next_suggestion	CPU	616,155	[ "return", "true", ";" ]	[ "getParser", "(", ")", ".", "setAssemblerDialect", "(", "<NUM_LIT>", ")", ";", "getParser", "(", ")", ".", "setParsingInlineAsm", "(", "true", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", "==", "<STR_LIT>", "noprefix", "<STR_LIT>", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", "==", "<STR_LIT>", "prefix", "<STR_LIT>", ")", "return", "Error", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "'.intel_syntax prefix' is not ", "<STR_LIT>", "<STR_LIT>", "supported: registers must not have ", "<STR_LIT>", "<STR_LIT>", "a '%' prefix in .intel_syntax", "<STR_LIT>", ")", ";", "}", "return", "false", ";", "}", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".even", "<STR_LIT>", ")", "return", "parseDirectiveEven", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";" ]
LLVM	ARM	CPP	program_repair	CPU	616,156	[ "<FIXS>", "#", "endif", "<FIXE>" ]	[ "}", "<BUGS>", "#", "endif", "<BUGE>" ]
LLVM	ARM	CPP	next_suggestion	CPU	616,157	[ "if", "(", "AddCurrentAddress", ")", "O", "<<", "<STR_LIT>", "-.", "<STR_LIT>", ";" ]	[ "if", "(", "isNonLazyPointer", "(", ")", ")", "O", "<<", "<STR_LIT>", "$non_lazy_ptr", "<STR_LIT>", ";", "else", "if", "(", "isStub", "(", ")", ")", "O", "<<", "<STR_LIT>", "$stub", "<STR_LIT>", ";", "if", "(", "Modifier", ")", "O", "<<", "<STR_LIT>", "(", "<STR_LIT>", "<<", "Modifier", "<<", "<STR_LIT>", ")", "<STR_LIT>", ";", "if", "(", "PCAdjust", "!=", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", "-(LPC", "<STR_LIT>", "<<", "LabelId", "<<", "<STR_LIT>", "+", "<STR_LIT>", "<<", "(", "unsigned", ")", "PCAdjust", ";" ]
GCC	mips	MD	stmt_completion	CPU	616,158	[ ")", ")" ]	[ "<STR_LIT>", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,159	[ "let", "CextOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
GCC	cr16	MD	next_suggestion	MPU	616,160	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]" ]
GCC	i386	CPP	stmt_completion	CPU	616,161	[ "(", "_", "_", "m128d", "_", "_", "A", ",", "long", "long", "_", "_", "B", ",", "const", "int", "_", "_", "R", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cvt_roundsi64_sd" ]
LLVM	X86	CPP	next_suggestion	CPU	616,162	[ "if", "(", "VT", "==", "MVT", "::", "v32i16", "\|\|", "VT", "==", "MVT", "::", "v64i8", ")", "return", "splitVectorIntBinary", "(", "Op", ",", "DAG", ")", ";" ]	[ "static", "SDValue", "lowerAddSub", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "X86Subtarget", "&", "Subtarget", ")", "{", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "VT", "==", "MVT", "::", "i16", "\|\|", "VT", "==", "MVT", "::", "i32", ")", "return", "lowerAddSubToHorizontalOp", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "VT", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i1", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	616,163	[ ")", ";" ]	[ "const", "MachineFunction", "", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "Function", "", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "!", "F", "\|\|", "MF", "->", "getMMI", "(", ")", ".", "callsEHReturn", "(", ")", ")", "return", "<NUM_LIT>", ";", "static", "const", "uint16_t", "CallerSavedRegs32Bit", "[", "]", "=", "{", "X86", "::", "EAX", ",", "X86", "::", "EDX", ",", "X86", "::", "ECX", ",", "<NUM_LIT>", "}", ";", "static", "const", "uint16_t", "CallerSavedRegs64Bit", "[", "]", "=", "{", "X86", "::", "RAX", ",", "X86", "::", "RDX", ",", "X86", "::", "RCX", ",", "X86", "::", "RSI", ",", "X86", "::", "RDI", ",", "X86", "::", "R8", ",", "X86", "::", "R9", ",", "X86", "::", "R10", ",", "X86", "::", "R11", ",", "<NUM_LIT>", "}", ";", "unsigned", "Opc", "=", "MBBI", "->", "getOpcode", "(" ]
LLVM	CSKY	CPP	stmt_completion	CPU	616,164	[ "(", ")", ".", "getFeatureBits", "(", ")", ")", ";" ]	[ "bool", "CSKYAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MCSubtargetInfo", "&", "NewSTI", "=", "OutStreamer", "->", "getContext", "(", ")", ".", "getSubtargetCopy", "(", "*", "TM", ".", "getMCSubtargetInfo", "(", ")", ")", ";", "NewSTI", ".", "setFeatureBits", "(", "MF", ".", "getSubtarget" ]
LLVM	Mips	CPP	next_suggestion	CPU	616,165	[ "}" ]	[ "TargetIRAnalysis", "MipsTargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "Function", "&", "F", ")", "{", "if", "(", "Subtarget", "->", "allowMixed16_32", "(", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "No Target Transform Info Pass Added\\n", "<STR_LIT>", ")", ";", "return", "TargetTransformInfo", "(", "getDataLayout", "(", ")", ")", ";" ]
LLVM	Mips	TD	stmt_completion	CPU	616,166	[ "Ty", ",", "vsplat_maskr_bits", ",", "ROWD", ",", "ROWS", ",", "itin", ">", ";" ]	[ "class", "MSA_BIT_BINSRI_DESC_BASE", "<", "string", "instr_asm", ",", "ValueType", "Ty", ",", "RegisterOperand", "ROWD", ",", "RegisterOperand", "ROWS", "=", "ROWD", ",", "InstrItinClass", "itin", "=", "NoItinerary", ">", ":", "MSA_BIT_BINSXI_DESC_BASE", "<", "instr_asm", "," ]
LLVM	SystemZ	CPP	next_suggestion	CPU	616,167	[ "}" ]	[ "const", "MCDisassembler", "", "Dis", "=", "static_cast", "<", "const", "MCDisassembler", "", ">", "(", "Decoder", ")", ";", "return", "Dis", "->", "tryAddingSymbolicOperand", "(", "MI", ",", "Value", ",", "Address", ",", "isBranch", ",", "Offset", ",", "Width", ")", ";" ]
GCC	epiphany	CPP	stmt_completion	MPU	616,168	[ ";" ]	[ "if", "(", "lookup_attribute", "(", "<STR_LIT>", "long_call", "<STR_LIT>", ",", "attrs", ")", ")", "ret_val", "=", "true", ";", "else", "if", "(", "lookup_attribute", "(", "<STR_LIT>", "short_call", "<STR_LIT>", ",", "attrs", ")", ")", "ret_val", "=", "false", ";", "}", "return", "ret_val" ]
LLVM	Hexagon	TD	stmt_completion	DSP	616,169	[ "<STR_LIT>", ";" ]	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "Absolute", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "DecoderNamespace", "=" ]
GCC	sh	MD	program_repair	CPU	616,170	[ "<FIXS>", "(", "use", "(", "reg", ":", "SI", "FPSCR_MODES_REG", ")", ")", "<FIXE>", "<FIXS>", "(", "use", "(", "reg", ":", "SI", "FPSCR_MODES_REG", ")", ")", "<FIXE>", "<FIXS>", "(", "use", "(", "reg", ":", "SI", "FPSCR_MODES_REG", ")", ")", "<FIXE>" ]	[ "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGS>", "(", "use", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "(", "clobber", "(", "reg", ":", "SI", "FPUL_REG", ")", ")", "]", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "reg", ":", "SF", "FPUL_REG", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "use", "(", "match_dup", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "clobber", "(", "scratch", ":", "SI", ")", ")", "]", ")", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "reg", ":", "SF", "FPUL_REG", ")", ")", "<BUGS>", "(", "use", "(", "match_dup", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "clobber", "(", "scratch", ":", "SI", ")", ")", "]", ")", "]", "<STR_LIT>", ")" ]
GCC	aarch64	MD	stmt_completion	CPU	616,171	[ "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "VDQ_BHSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "clrsb", ":", "VDQ_BHSI", "(", "match_operand", ":", "VDQ_BHSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Z80	CPP	next_suggestion	MPU	616,172	[ "}" ]	[ "if", "(", "isFrameLoadOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "&&", "isFrameOperand", "(", "MI", ",", "<NUM_LIT>", ",", "FrameIndex", ")", ")", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "return", "<NUM_LIT>", ";" ]
GCC	s390	CPP	next_suggestion	MPU	616,173	[ "}" ]	[ "tree", "fully_fold_convert", "(", "tree", "type", ",", "tree", "expr", ")", "{", "tree", "result", "=", "fold_convert", "(", "type", ",", "expr", ")", ";", "bool", "maybe_const", "=", "true", ";", "if", "(", "!", "c_dialect_cxx", "(", ")", ")", "result", "=", "c_fully_fold", "(", "result", ",", "false", ",", "&", "maybe_const", ")", ";", "return", "result", ";" ]
LLVM	TVM	CPP	stmt_completion	Virtual ISA	616,174	[ ";" ]	[ "Value", "", "Store", "=", "M", "->", "getOrInsertFunction", "(", "<STR_LIT>", "__tvm_store", "<STR_LIT>", ",", "Type", "::", "getVoidTy", "(", "Context", ")", ",", "Type", "::", "getIntBytePtrTy", "(", "Context", ")", ",", "Type", "::", "getByteTy", "(", "Context", ")", ")", ";", "for", "(", "auto", "II", "=", "BB", ".", "begin", "(", ")", ",", "IE", "=", "BB", ".", "end", "(", ")", ";", "II", "!=", "IE", ";", ")", "{", "Instruction", "", "I", "=", "&", "", "II", "++", ";", "if", "(", "LoadInst", "", "LI", "=", "dyn_cast", "<", "LoadInst", ">", "(", "I", ")", ")", "{", "CallInst", "*", "C", "=", "CallInst", "::", "Create", "(", "Load", ",", "{", "LI", "->", "getPointerOperand", "(", ")", "}", ",", "<STR_LIT>", "<STR_LIT>", ",", "LI", ")", ";", "BasicBlock", "::", "iterator", "It", "(", "LI", ")", ";", "ReplaceInstWithValue", "(", "LI", "->", "getParent", "(", ")", "->", "getInstList", "(", ")", ",", "It", ",", "C", ")", ";", "Changed", "=", "true" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	616,175	[ "Map", "[", "GRH32Regs", "[", "I", "]", "]", "=", "I", ";" ]	[ "unsigned", "<STR_LIT>", "::", "<STR_LIT>", "(", "unsigned", "Reg", ")", "{", "static", "unsigned", "Map", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", ";", "static", "bool", "Initialized", "=", "false", ";", "if", "(", "!", "Initialized", ")", "{", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "{", "Map", "[", "GR32Regs", "[", "I", "]", "]", "=", "I", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	616,176	[ ";" ]	[ "OS", "<<", "<STR_LIT>", "\\t.seh_clear_unwound_to_call\\n", "<STR_LIT>" ]
GCC	aarch64	CPP	stmt_completion	CPU	616,177	[ "<STR_LIT>", "w", "<STR_LIT>", "(", "a", ")", ":", ")", ";" ]	[ "_", "_", "asm__", "(", "<STR_LIT>", "xtn %0.8b,%1.8h", "<STR_LIT>", ":", "<STR_LIT>", "=w", "<STR_LIT>", "(", "result", ")", ":" ]
LLVM	ARM	TD	stmt_completion	CPU	616,178	[ "]", ">", ";" ]	[ "def", "ARMintretflag", ":", "SDNode", "<", "<STR_LIT>", ",", "SDT_ARMcall", ",", "[", "SDNPHasChain", ",", "SDNPOptInGlue", ",", "SDNPVariadic" ]
GCC	c6x	MD	stmt_completion	VLIW	616,179	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "unspec", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "rotate", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "UNSPEC_REAL_MULT", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	616,180	[ "-", "<NUM_LIT>", ":", "DPP32", ";" ]	[ "auto", "E32", "=", "AMDGPU", "::", "getVOPe32", "(", "Op", ")", ";", "DPP32", "=", "(", "E32", "==", "-", "<NUM_LIT>", ")", "?", "-", "<NUM_LIT>", ":", "AMDGPU", "::", "getDPPOp32", "(", "E32", ")", ";", "}", "return", "(", "DPP32", "==", "-", "<NUM_LIT>", "\|\|", "TII", "->", "pseudoToMCOpcode", "(", "DPP32", ")", "==", "-", "<NUM_LIT>", ")", "?" ]
GCC	i386	MD	program_repair	CPU	616,181	[ "<FIXS>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "}", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "}", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "}", "<FIXE>" ]	[ "[", "(", "call", "(", "mem", ":", "QI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "call", "(", "mem", ":", "QI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "call", "(", "mem", ":", "QI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
GCC	arm	CPP	code_generation	CPU	616,182	[ "static", "int", "thumb1_base_register_rtx_p", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "int", "strict_p", ")", "{", "int", "regno", ";", "if", "(", "!", "REG_P", "(", "x", ")", ")", "return", "<NUM_LIT>", ";", "regno", "=", "REGNO", "(", "x", ")", ";", "if", "(", "strict_p", ")", "return", "THUMB1_REGNO_MODE_OK_FOR_BASE_P", "(", "regno", ",", "mode", ")", ";", "return", "(", "regno", "<=", "LAST_LO_REGNUM", "\|\|", "regno", ">", "LAST_VIRTUAL_REGISTER", "\|\|", "regno", "==", "FRAME_POINTER_REGNUM", "\|\|", "(", "GET_MODE_SIZE", "(", "mode", ")", ">=", "<NUM_LIT>", "&&", "(", "regno", "==", "STACK_POINTER_REGNUM", "\|\|", "regno", ">=", "FIRST_PSEUDO_REGISTER", "\|\|", "x", "==", "hard_frame_pointer_rtx", "\|\|", "x", "==", "arg_pointer_rtx", ")", ")", ")", ";", "}" ]	[ "Return", "nonzero", "if", "X", "is", "valid", "as", "a", "16-bit", "Thumb", "state", "base", "register", "." ]
LLVM	AArch64	TD	stmt_completion	CPU	616,183	[ ",", "CRm", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", ")", ",", "asm", ",", "<STR_LIT>", ",", "pattern", ">", "{" ]	[ "class", "TMSystemINoOperand", "<", "bits", "<", "<NUM_LIT>", ">", "CRm", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "TMBaseSystemI", "<", "<NUM_LIT>" ]
GCC	aarch64	MD	next_suggestion	CPU	616,184	[ ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "TF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "TF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM	X86	CPP	code_generation	CPU	616,185	[ "X86TargetLowering", "::", "ConstraintType", "X86TargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'", "R", "'", ":", "case", "'", "q", "'", ":", "case", "'", "Q", "'", ":", "case", "'", "f", "'", ":", "case", "'", "t", "'", ":", "case", "'", "u", "'", ":", "case", "'", "y", "'", ":", "case", "'", "x", "'", ":", "case", "'", "v", "'", ":", "case", "'", "l", "'", ":", "case", "'", "k", "'", ":", "return", "C_RegisterClass", ";", "case", "'", "a", "'", ":", "case", "'", "b", "'", ":", "case", "'", "c", "'", ":", "case", "'", "d", "'", ":", "case", "'", "S", "'", ":", "case", "'", "D", "'", ":", "case", "'", "A", "'", ":", "return", "C_Register", ";", "case", "'", "I", "'", ":", "case", "'", "J", "'", ":", "case", "'", "K", "'", ":", "case", "'", "N", "'", ":", "case", "'", "G", "'", ":", "case", "'", "L", "'", ":", "case", "'", "M", "'", ":", "return", "C_Immediate", ";", "case", "'", "C", "'", ":", "case", "'", "e", "'", ":", "case", "'", "Z", "'", ":", "return", "C_Other", ";", "default", ":", "break", ";", "}", "}", "else", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "break", ";", "case", "'", "W", "'", ":", "if", "(", "Constraint", "[", "<NUM_LIT>", "]", "!=", "'", "s", "'", ")", "break", ";", "return", "C_Other", ";", "case", "'", "Y", "'", ":", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "break", ";", "case", "'", "z", "'", ":", "return", "C_Register", ";", "case", "'", "i", "'", ":", "case", "'", "m", "'", ":", "case", "'", "k", "'", ":", "case", "'", "t", "'", ":", "case", "'", "<NUM_LIT>", "'", ":", "return", "C_RegisterClass", ";", "}", "break", ";", "case", "'", "j", "'", ":", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "break", ";", "case", "'", "r", "'", ":", "case", "'", "R", "'", ":", "return", "C_RegisterClass", ";", "}", "}", "}", "else", "if", "(", "parseConstraintCode", "(", "Constraint", ")", "!=", "X86", "::", "COND_INVALID", ")", "return", "C_Other", ";", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";", "}" ]	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]
LLVM	MBlaze	TD	program_repair	MPU	616,186	[ "<FIXS>", "TB", "op", ",", "(", "outs", "CPURegs", ":", "$", "dst", ")", ",", "(", "ins", "CPURegs", ":", "$", "b", ",", "Od", ":", "$", "c", ")", ",", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ",", "[", "]", ",", "IIAlu", ">", ";", "<FIXE>" ]	[ "[", "]", ",", "itin", ">", ";", "class", "ArithNI", "bits", "<NUM_LIT>", ">", "op", ",", "string", "instr_asm", ",", "Operand", "Od", ",", "PatLeaf", "imm_type", ">", ":", "<BUGS>", "TAI", "op", ",", "(", "outs", "CPURegs", ":", "$", "dst", ")", ",", "(", "ins", "CPURegs", ":", "$", "b", ",", "Od", ":", "$", "c", ")", ",", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ",", "[", "]", ",", "IIAlu", ">", ";", "<BUGE>", "class", "ArithRN", "bits", "<NUM_LIT>", ">", "op", ",", "bits", "<NUM_LIT>", ">", "flags", ",", "string", "instr_asm", ",", "InstrItinClass", "itin", ">", ":" ]
GCC	i386	MD	stmt_completion	CPU	616,187	[ "XFmode", ")" ]	[ "rtx", "op0", "=", "gen_reg_rtx", "(", "XFmode", ")", "rtx", "op1", "=", "gen_reg_rtx", "(" ]
GCC	arm	CPP	stmt_completion	CPU	616,188	[ "op1", ")", ";" ]	[ "thumb1_const_rtl", "t", "(", "dst", ")", ";", "thumb1_gen_const_int_1", "(", "t", "," ]
LLVM	AArch64	TD	stmt_completion	CPU	616,189	[ "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";", "let", "DecoderMethod", "=" ]
LLVM	AArch64	CPP	next_suggestion	CPU	616,190	[ "return", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "MUL", "?", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", ":", "(", "unsigned", ")", "ISD", "::", "SIGN_EXTEND", ",", "DL", ",", "VT", ",", "NewOp", ")", ";" ]	[ "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "InVT", "=", "N0", ".", "getValueType", "(", ")", ";", "EVT", "S1", "=", "InVT", ".", "getScalarType", "(", ")", ";", "EVT", "S2", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "(", "S2", "==", "MVT", "::", "i32", "&&", "S1", "==", "MVT", "::", "i8", ")", "\|\|", "(", "S2", "==", "MVT", "::", "i64", "&&", "(", "S1", "==", "MVT", "::", "i8", "\|\|", "S1", "==", "MVT", "::", "i16", ")", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "HalfVT", "=", "EVT", "::", "getVectorVT", "(", "", "DAG", ".", "getContext", "(", ")", ",", "S2", ".", "getHalfSizedIntegerVT", "(", "", "DAG", ".", "getContext", "(", ")", ")", ",", "VT", ".", "getVectorElementCount", "(", ")", ")", ";", "SDValue", "NewN0", "=", "DAG", ".", "getNode", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", ",", "DL", ",", "HalfVT", ",", "N0", ")", ";", "SDValue", "NewN1", "=", "DAG", ".", "getNode", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", ",", "DL", ",", "HalfVT", ",", "N1", ")", ";", "SDValue", "NewOp", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "DL", ",", "HalfVT", ",", "NewN0", ",", "NewN1", ")", ";" ]
LLVM	Sparc	CPP	code_generation	CPU	616,191	[ "const", "TargetRegisterClass", "*", "SparcRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "const", "SparcSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "SparcSubtarget", ">", "(", ")", ";", "return", "Subtarget", ".", "is64Bit", "(", ")", "?", "&", "<STR_LIT>", "::", "<STR_LIT>", ":", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]
GCC	sparc	MD	stmt_completion	CPU	616,192	[ "V4HI", "V8QI", "]", ")" ]	[ "(", "define_mode_iterator", "DUMODE", "[", "V2SI" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,193	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,194	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
GCC	powerpcspe	CPP	next_suggestion	CPU	616,195	[ "}" ]	[ "gcc_assert", "(", "GET_CODE", "(", "const_vector", ")", "==", "CONST_VECTOR", ")", ";", "unsigned", "int", "new", "_", "mask", "[", "<NUM_LIT>", "]", ",", "i", ",", "val", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "val", "=", "INTVAL", "(", "XVECEXP", "(", "const_vector", ",", "<NUM_LIT>", ",", "i", ")", ")", ";", "if", "(", "val", "<", "<NUM_LIT>", ")", "new", "_", "mask", "[", "i", "]", "=", "(", "val", "+", "<NUM_LIT>", ")", "%", "<NUM_LIT>", ";", "else", "new", "_", "mask", "[", "i", "]", "=", "(", "(", "val", "+", "<NUM_LIT>", ")", "%", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "}", "rtx", "vals", "=", "gen_rtx_PARALLEL", "(", "V16QImode", ",", "rtvec_alloc", "(", "<NUM_LIT>", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "i", ")", "=", "GEN_INT", "(", "new", "_", "mask", "[", "i", "]", ")", ";", "rtx", "new", "_", "const_vector", "=", "gen_rtx_CONST_VECTOR", "(", "V16QImode", ",", "XVEC", "(", "vals", ",", "<NUM_LIT>", ")", ")", ";", "rtx", "new", "_", "mem", "=", "force_const_mem", "(", "V16QImode", ",", "new", "_", "const_vector", ")", ";", "if", "(", "!", "REG_P", "(", "XEXP", "(", "new", "_", "mem", ",", "<NUM_LIT>", ")", ")", ")", "{", "rtx", "base_reg", "=", "force_reg", "(", "Pmode", ",", "XEXP", "(", "new", "_", "mem", ",", "<NUM_LIT>", ")", ")", ";", "XEXP", "(", "new", "_", "mem", ",", "<NUM_LIT>", ")", "=", "base_reg", ";", "rtx_insn", "", "force_insn", "=", "get_last_insn", "(", ")", ";", "remove_insn", "(", "force_insn", ")", ";", "rtx_insn", "", "before_load_insn", "=", "PREV_INSN", "(", "load_insn", ")", ";", "add_insn_after", "(", "force_insn", ",", "before_load_insn", ",", "BLOCK_FOR_INSN", "(", "load_insn", ")", ")", ";", "df_insn_rescan", "(", "before_load_insn", ")", ";", "df_insn_rescan", "(", "force_insn", ")", ";" ]
LLVM	ARM	CPP	program_repair	CPU	616,196	[ "<FIXS>", "CreateTargetHazardRecognizer", "(", "const", "TargetMachine", "", "TM", ",", "const", "ScheduleDAG", "", "DAG", ")", "const", ";", "ScheduleHazardRecognizer", "", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", ";", "<FIXE>" ]	[ "const", "ARMSubtarget", "&", "getSubtarget", "(", ")", "const", "{", "return", "Subtarget", ";", "}", "ScheduleHazardRecognizer", "", "<BUGS>", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "", "II", ")", "const", ";", "<BUGE>", "virtual", "bool", "AnalyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", "," ]
LLVM	Mips	CPP	next_suggestion	CPU	616,197	[ "}" ]	[ "virtual", "const", "TargetFrameLowering", "*", "getFrameLowering", "(", ")", "const", "{", "return", "FrameLowering", ".", "get", "(", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	616,198	[ "D", ",", "_", "_", "A", ",", "_", "_", "B", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m512h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_add_ph", "(", "_", "_", "m512h", "_", "_", "A", ",", "_", "_", "mmask32", "_", "_", "B", ",", "_", "_", "m512h", "_", "_", "C", ",", "_", "_", "m512h", "_", "_", "D", ")", "{", "return", "_", "_", "builtin_ia32_addph512_mask", "(", "_", "_", "C", ",", "_", "_" ]
GCC	i386	CPP	next_suggestion	CPU	616,199	[ "}" ]	[ "_", "mm512_reduce_max_epi64", "(", "_", "_", "m512i", "_", "_", "A", ")", "{", "_", "_", "MM512_REDUCE_OP", "(", "max_epi64", ")", ";" ]

GCC

gcn

CPP

stmt_completion

GPU

616,100

[ "=", "<NUM_LIT>", ";" ]

[ "XHSA", "(", "hsa_fns", ".", "hsa_signal_create_fn", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "NULL", ",", "&", "signal", ")", ",", "<STR_LIT>", "Create signal", "<STR_LIT>", ")", ";", "uint64_t", "index", "=", "hsa_fns", ".", "hsa_queue_load_write_index_relaxed_fn", "(", "queue", ")", ";", "const", "uint32_t", "queueMask", "=", "queue", "->", "size", "-", "<NUM_LIT>", ";", "hsa_kernel_dispatch_packet_t", "*", "dispatch_packet", "=", "&", "(", "(", "(", "hsa_kernel_dispatch_packet_t", "*", ")", "(", "queue", "->", "base_address", ")", ")", "[", "index", "&", "queueMask", "]", ")", ";", "dispatch_packet", "->", "setup", "|=", "<NUM_LIT>", "<<", "HSA_KERNEL_DISPATCH_PACKET_SETUP_DIMENSIONS", ";", "dispatch_packet", "->", "workgroup_size_x", "=", "(", "uint16_t", ")", "<NUM_LIT>", ";", "dispatch_packet", "->", "workgroup_size_y", "=", "(", "uint16_t", ")", "<NUM_LIT>", ";", "dispatch_packet", "->", "workgroup_size_z", "=", "(", "uint16_t", ")", "<NUM_LIT>", ";", "dispatch_packet", "->", "grid_size_x", "=", "<NUM_LIT>", ";", "dispatch_packet", "->", "grid_size_y", "=", "<NUM_LIT>", ";", "dispatch_packet", "->", "grid_size_z" ]

GCC

aarch64

CPP

next_suggestion

CPU

616,101

[ "}" ]

[ "vornq_s32", "(", "int32x4_t", "_", "_", "a", ",", "int32x4_t", "_", "_", "b", ")", "{", "return", "_", "_", "a", "|", "~", "_", "_", "b", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

616,102

[ "OffsetOp", "=", "getNamedOperand", "(", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", ";" ]

[ "const", "MachineOperand", "*", "SOffset", "=", "getNamedOperand", "(", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "soffset", ")", ";", "if", "(", "SOffset", "&&", "SOffset", "->", "isReg", "(", ")", ")", "{", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "vaddr", ")", ";", "if", "(", "AddrReg", "&&", "!", "AddrReg", "->", "isFI", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "*", "RSrc", "=", "getNamedOperand", "(", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "srsrc", ")", ";", "const", "SIMachineFunctionInfo", "*", "MFI", "=", "LdSt", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "if", "(", "RSrc", "->", "getReg", "(", ")", "!=", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", ";", "BaseOps", ".", "push_back", "(", "RSrc", ")", ";", "BaseOps", ".", "push_back", "(", "SOffset", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "return", "true", ";", "}", "BaseOp", "=", "getNamedOperand", "(", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "srsrc", ")", ";", "if", "(", "!", "BaseOp", ")", "return", "false", ";", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "BaseOp", "=", "getNamedOperand", "(", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "vaddr", ")", ";", "if", "(", "BaseOp", ")", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "if", "(", "SOffset", ")", "Offset", "+=", "SOffset", "->", "getImm", "(", ")", ";", "return", "true", ";", "}", "if", "(", "isSMRD", "(", "LdSt", ")", ")", "{", "BaseOp", "=", "getNamedOperand", "(", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "sbase", ")", ";", "if", "(", "!", "BaseOp", ")", "return", "false", ";", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";" ]

LLVM

X86

CPP

code_generation

CPU

616,103

[ "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "const", "X86TargetMachine", "*", "TM", "=", "static_cast", "<", "const", "X86TargetMachine", "*", ">", "(", "&", "MF", ".", "getTarget", "(", ")", ")", ";", "const", "X86Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "if", "(", "STI", ".", "is64Bit", "(", ")", ")", "return", "false", ";", "if", "(", "TM", "->", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "return", "false", ";", "X86MachineFunctionInfo", "*", "X86FI", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "GlobalBaseReg", "=", "X86FI", "->", "getGlobalBaseReg", "(", ")", ";", "if", "(", "GlobalBaseReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "MachineBasicBlock", "&", "FirstMBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "FirstMBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", "=", "FirstMBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "X86InstrInfo", "*", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "unsigned", "PC", ";", "if", "(", "STI", ".", "isPICStyleGOT", "(", ")", ")", "PC", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "X86", "::", "GR32RegClass", ")", ";", "else", "PC", "=", "GlobalBaseReg", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "MOVPC32r", ")", ",", "PC", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "STI", ".", "isPICStyleGOT", "(", ")", ")", "{", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "ADD32ri", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "PC", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "_GLOBAL_OFFSET_TABLE_", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "return", "true", ";", "}" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

LLVM

ARM

CPP

next_suggestion

CPU

616,104

[ "SDValue", "Ops", "[", "]", "=", "{", "FalseVal", ",", "TrueVal", ",", "Tmp2", ",", "CCR", ",", "InFlag", "}", ";" ]

[ "SDNode", "*", "Res", "=", "SelectARMCMOVShiftOp", "(", "N", ",", "FalseVal", ",", "TrueVal", ",", "CCVal", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "!", "Res", ")", "Res", "=", "SelectARMCMOVShiftOp", "(", "N", ",", "TrueVal", ",", "FalseVal", ",", "<STR_LIT>", "::", "<STR_LIT>", "(", "CCVal", ")", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "Res", ")", "return", "Res", ";", "}", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "SDNode", "*", "Res", "=", "SelectT2CMOVImmOp", "(", "N", ",", "FalseVal", ",", "TrueVal", ",", "CCVal", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "!", "Res", ")", "Res", "=", "SelectT2CMOVImmOp", "(", "N", ",", "TrueVal", ",", "FalseVal", ",", "<STR_LIT>", "::", "<STR_LIT>", "(", "CCVal", ")", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "Res", ")", "return", "Res", ";", "}", "else", "{", "SDNode", "*", "Res", "=", "SelectARMCMOVImmOp", "(", "N", ",", "FalseVal", ",", "TrueVal", ",", "CCVal", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "!", "Res", ")", "Res", "=", "SelectARMCMOVImmOp", "(", "N", ",", "TrueVal", ",", "FalseVal", ",", "<STR_LIT>", "::", "<STR_LIT>", "(", "CCVal", ")", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "Res", ")", "return", "Res", ";", "}", "}", "SDValue", "Tmp2", "=", "CurDAG", "->", "getTargetConstant", "(", "CCVal", ",", "MVT", "::", "i32", ")", ";" ]

GCC

sparc

MD

next_suggestion

CPU

616,105

[ "}", ")" ]

[ "emit_move_insn", "(", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_ADDR_REGNUM", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", "emit_jump_insn", "(", "gen_eh_return_internal", "(", ")", ")", "emit_barrier", "(", ")", "DONE" ]

LLVM

AMDGPU

TD

stmt_completion

GPU

616,106

[ "SendMsgMatchClass", ";" ]

[ "def", "SendMsgImm", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=" ]

GCC

m68k

MD

stmt_completion

MPU

616,107

[ "]", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "cc0", ")", "(", "compare", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

ia64

CPP

next_suggestion

CPU

616,108

[ "MEM_LIBFUNCS_INIT", ";" ]

[ "set_optab_libfunc", "(", "udiv_optab", ",", "DImode", ",", "<STR_LIT>", "OTS$DIV_UL", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "smod_optab", ",", "SImode", ",", "<STR_LIT>", "OTS$REM_I", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "smod_optab", ",", "DImode", ",", "<STR_LIT>", "OTS$REM_L", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "umod_optab", ",", "SImode", ",", "<STR_LIT>", "OTS$REM_UI", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "umod_optab", ",", "DImode", ",", "<STR_LIT>", "OTS$REM_UL", "<STR_LIT>", ")", ";" ]

LLVM

X86

TD

stmt_completion

CPU

616,109

[ "(", "VCMPPSrmi", "VR128", ":", "$", "src1", ",", "addr", ":", "$", "src2", ",", "imm", ":", "$", "cc", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v4f32", "(", "X86cmpp", "(", "loadv4f32", "addr", ":", "$", "src2", ")", ",", "VR128", ":", "$", "src1", ",", "CommutableCMPCC", ":", "$", "cc", ")", ")", "," ]

LLVM

ARM

TD

next_suggestion

CPU

616,110

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "class", "MVE_VMLAMLSDAV", "<", "string", "iname", ",", "string", "suffix", ",", "dag", "iops", ",", "string", "cstr", ",", "bit", "sz", ",", "bit", "bit_28", ",", "bit", "A", ",", "bit", "X", ",", "bit", "bit_8", ",", "bit", "bit_0", ">", ":", "MVE_rDest", "<", "(", "outs", "tGPREven", ":", "$", "RdaDest", ")", ",", "iops", ",", "NoItinerary", ",", "iname", ",", "suffix", ",", "<STR_LIT>", ",", "cstr", ",", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "RdaDest", ";", "bits", "<", "<NUM_LIT>", ">", "Qm", ";", "bits", "<", "<NUM_LIT>", ">", "Qn", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_28", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RdaDest", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "X", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_8", ";" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

616,111

[ "auto", "Val", "=", "Signed", "?", "decodeSLEB128", "(", "Bytes", ".", "data", "(", ")", "+", "Size", ",", "&", "N", ",", "Bytes", ".", "data", "(", ")", "+", "Bytes", ".", "size", "(", ")", ",", "&", "Error", ")", ":", "static_cast", "<", "int64_t", ">", "(", "decodeULEB128", "(", "Bytes", ".", "data", "(", ")", "+", "Size", ",", "&", "N", ",", "Bytes", ".", "data", "(", ")", "+", "Bytes", ".", "size", "(", ")", ",", "&", "Error", ")", ")", ";" ]

[ "static", "bool", "parseLEBImmediate", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "bool", "Signed", ")", "{", "unsigned", "N", "=", "<NUM_LIT>", ";", "const", "char", "*", "Error", "=", "nullptr", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,112

[ "let", "addrMode", "=", "PostInc", ";" ]

[ "def", "L2_loadbzw2_pr", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "ModRegs", ":", "$", "Mu2", ")", ",", "<STR_LIT>", ",", "tc_44d3da28", ",", "TypeLD", ">", ",", "Enc_74d4e5", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

GCC

i386

MD

next_suggestion

CPU

616,113

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

aarch64

MD

stmt_completion

CPU

616,114

[ "<", "VWIDE", ">" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "<", "VWIDE", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ss_minus", ":", "<", "VWIDE", ">", "(", "match_operand", ":", "<", "VWIDE", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ss_ashift", ":", "<", "VWIDE", ">", "(", "mult", ":" ]

GCC

arm

CPP

stmt_completion

CPU

616,115

[ ")", ")", ";" ]

[ "HOST_WIDE_INT", "reg_size", ",", "vector_size", ",", "nelems", ";", "tree", "elem_type", ",", "upper_bound", ",", "array_type", ";", "vector_size", "=", "GET_MODE_SIZE", "(", "vector_mode", ")", ";", "reg_size", "=", "GET_MODE_SIZE", "(", "reg_mode", ")", ";", "gcc_assert", "(", "POINTER_TYPE_P", "(", "type" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,116

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A4_vcmpbgti", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "s8_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_643b4717", ",", "TypeALU64", ">", ",", "Enc_0d8adb", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

MSP430

CPP

code_generation

MPU

616,117

[ "SDValue", "MSP430TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "switch", "(", "CallConv", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", "Unsupported calling convention", "<STR_LIT>", ")", ";", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "return", "LowerCCCArguments", "(", "Chain", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";", "case", "CallingConv", "::", "MSP430_INTR", ":", "if", "(", "Ins", ".", "empty", "(", ")", ")", "return", "Chain", ";", "report_fatal_error", "(", "<STR_LIT>", "ISRs cannot have arguments", "<STR_LIT>", ")", ";", "}", "}" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,118

[ "let", "Uses", "=", "[", "CS", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

616,119

[ "HasScatteredSymbols", "=", "true", ";" ]

[ "DarwinX86AsmBackend", "(", "const", "Target", "&", "T", ")", ":", "X86AsmBackend", "(", "T", ")", "{", "HasAbsolutizedSet", "=", "true", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

616,120

[ ")", ";" ]

[ "unsigned", "S", "=", "(", "F", ">>", "MemAccessSizePos", ")", "&", "MemAccesSizeMask", ";", "unsigned", "Size", "=", "getMemAccessSizeInBytes", "(", "MemAccessSize", "(", "S", ")", ")", ";", "if", "(", "Size", "!=", "<NUM_LIT>", ")", "return", "Size", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "Hexagon", "::", "Y2_dcfetchbo", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "const", "HexagonRegisterInfo", "&", "HRI", "=", "*", "Subtarget", ".", "getRegisterInfo", "(" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

616,121

[ ")", ";" ]

[ "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "InitHexagonMCRegisterInfo", "(", "X", ",", "Hexagon", "::", "R31" ]

LLVM

X86

CPP

next_suggestion

CPU

616,122

[ "if", "(", "!", "CstTy", "->", "isVectorTy", "(", ")", "||", "(", "SizeInBits", "!=", "CstTy", "->", "getPrimitiveSizeInBits", "(", ")", ")", ")", "return", "false", ";" ]

[ "if", "(", "UndefSrcElts", ".", "getBoolValue", "(", ")", "&&", "!", "AllowUndefs", ")", "return", "false", ";", "if", "(", "NumSrcElts", "==", "NumElts", ")", "{", "UndefElts", "=", "UndefSrcElts", ";", "EltBits", ".", "assign", "(", "SrcEltBits", ".", "begin", "(", ")", ",", "SrcEltBits", ".", "end", "(", ")", ")", ";", "return", "true", ";", "}", "APInt", "UndefBits", "(", "SizeInBits", ",", "<NUM_LIT>", ")", ";", "APInt", "MaskBits", "(", "SizeInBits", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumSrcElts", ";", "++", "i", ")", "{", "unsigned", "BitOffset", "=", "i", "*", "SrcEltSizeInBits", ";", "if", "(", "UndefSrcElts", "[", "i", "]", ")", "UndefBits", ".", "setBits", "(", "BitOffset", ",", "BitOffset", "+", "SrcEltSizeInBits", ")", ";", "MaskBits", ".", "insertBits", "(", "SrcEltBits", "[", "i", "]", ",", "BitOffset", ")", ";", "}", "UndefElts", "=", "APInt", "(", "NumElts", ",", "<NUM_LIT>", ")", ";", "EltBits", ".", "resize", "(", "NumElts", ",", "APInt", "(", "EltSizeInBits", ",", "<NUM_LIT>", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "unsigned", "BitOffset", "=", "i", "*", "EltSizeInBits", ";", "APInt", "UndefEltBits", "=", "UndefBits", ".", "extractBits", "(", "EltSizeInBits", ",", "BitOffset", ")", ";", "if", "(", "UndefEltBits", ".", "isAllOnesValue", "(", ")", ")", "{", "if", "(", "!", "AllowWholeUndefs", ")", "return", "false", ";", "UndefElts", ".", "setBit", "(", "i", ")", ";", "continue", ";", "}", "if", "(", "UndefEltBits", ".", "getBoolValue", "(", ")", "&&", "!", "AllowPartialUndefs", ")", "return", "false", ";", "APInt", "Bits", "=", "MaskBits", ".", "extractBits", "(", "EltSizeInBits", ",", "BitOffset", ")", ";", "EltBits", "[", "i", "]", "=", "Bits", ".", "getZExtValue", "(", ")", ";", "}", "return", "true", ";", "}", ";", "auto", "CollectConstantBits", "=", "[", "]", "(", "const", "Constant", "*", "Cst", ",", "APInt", "&", "Mask", ",", "APInt", "&", "Undefs", ",", "unsigned", "UndefBitIndex", ")", "{", "if", "(", "!", "Cst", ")", "return", "false", ";", "if", "(", "isa", "<", "UndefValue", ">", "(", "Cst", ")", ")", "{", "Undefs", ".", "setBit", "(", "UndefBitIndex", ")", ";", "return", "true", ";", "}", "if", "(", "auto", "*", "CInt", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Cst", ")", ")", "{", "Mask", "=", "CInt", "->", "getValue", "(", ")", ";", "return", "true", ";", "}", "if", "(", "auto", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "Cst", ")", ")", "{", "Mask", "=", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "if", "(", "Op", ".", "isUndef", "(", ")", ")", "{", "APInt", "UndefSrcElts", "=", "APInt", "::", "getAllOnesValue", "(", "NumElts", ")", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "SrcEltBits", "(", "NumElts", ",", "APInt", "(", "EltSizeInBits", ",", "<NUM_LIT>", ")", ")", ";", "return", "CastBitData", "(", "UndefSrcElts", ",", "SrcEltBits", ")", ";", "}", "if", "(", "auto", "*", "Cst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "APInt", "UndefSrcElts", "=", "APInt", "::", "getNullValue", "(", "<NUM_LIT>", ")", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "SrcEltBits", "(", "<NUM_LIT>", ",", "Cst", "->", "getAPIntValue", "(", ")", ")", ";", "return", "CastBitData", "(", "UndefSrcElts", ",", "SrcEltBits", ")", ";", "}", "if", "(", "auto", "*", "Cst", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ")", "{", "APInt", "UndefSrcElts", "=", "APInt", "::", "getNullValue", "(", "<NUM_LIT>", ")", ";", "APInt", "RawBits", "=", "Cst", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "SrcEltBits", "(", "<NUM_LIT>", ",", "RawBits", ")", ";", "return", "CastBitData", "(", "UndefSrcElts", ",", "SrcEltBits", ")", ";", "}", "if", "(", "ISD", "::", "isBuildVectorOfConstantSDNodes", "(", "Op", ".", "getNode", "(", ")", ")", ")", "{", "unsigned", "SrcEltSizeInBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "unsigned", "NumSrcElts", "=", "SizeInBits", "/", "SrcEltSizeInBits", ";", "APInt", "UndefSrcElts", "(", "NumSrcElts", ",", "<NUM_LIT>", ")", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "SrcEltBits", "(", "NumSrcElts", ",", "APInt", "(", "SrcEltSizeInBits", ",", "<NUM_LIT>", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Op", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "SDValue", "&", "Src", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", ")", "{", "UndefSrcElts", ".", "setBit", "(", "i", ")", ";", "continue", ";", "}", "auto", "*", "Cst", "=", "cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ";", "SrcEltBits", "[", "i", "]", "=", "Cst", "->", "getAPIntValue", "(", ")", ".", "zextOrTrunc", "(", "SrcEltSizeInBits", ")", ";", "}", "return", "CastBitData", "(", "UndefSrcElts", ",", "SrcEltBits", ")", ";", "}", "if", "(", "ISD", "::", "isBuildVectorOfConstantFPSDNodes", "(", "Op", ".", "getNode", "(", ")", ")", ")", "{", "unsigned", "SrcEltSizeInBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "unsigned", "NumSrcElts", "=", "SizeInBits", "/", "SrcEltSizeInBits", ";", "APInt", "UndefSrcElts", "(", "NumSrcElts", ",", "<NUM_LIT>", ")", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "SrcEltBits", "(", "NumSrcElts", ",", "APInt", "(", "SrcEltSizeInBits", ",", "<NUM_LIT>", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Op", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "SDValue", "&", "Src", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", ")", "{", "UndefSrcElts", ".", "setBit", "(", "i", ")", ";", "continue", ";", "}", "auto", "*", "Cst", "=", "cast", "<", "ConstantFPSDNode", ">", "(", "Src", ")", ";", "APInt", "RawBits", "=", "Cst", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ";", "SrcEltBits", "[", "i", "]", "=", "RawBits", ".", "zextOrTrunc", "(", "SrcEltSizeInBits", ")", ";", "}", "return", "CastBitData", "(", "UndefSrcElts", ",", "SrcEltBits", ")", ";", "}", "if", "(", "auto", "*", "Cst", "=", "getTargetConstantFromNode", "(", "Op", ")", ")", "{", "Type", "*", "CstTy", "=", "Cst", "->", "getType", "(", ")", ";" ]

LLVM

Teak

CPP

stmt_completion

DSP

616,123

[ "<STR_LIT>", "Invalid type access!", "<STR_LIT>", ")", ";" ]

[ "const", "MCExpr", "*", "getImm", "(", ")", "const", "{", "assert", "(", "Kind", "==", "Immediate", "&&" ]

GCC

mips

CPP

code_generation

CPU

616,124

[ "bool", "mips_linked_madd_p", "(", "rtx", "prev", ",", "rtx", "insn", ")", "{", "rtx", "x", ";", "x", "=", "single_set", "(", "insn", ")", ";", "if", "(", "x", "==", "<NUM_LIT>", ")", "return", "false", ";", "x", "=", "SET_SRC", "(", "x", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "MULT", "&&", "reg_set_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "prev", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "MINUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "MULT", "&&", "reg_set_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "prev", ")", ")", "return", "true", ";", "return", "false", ";", "}" ]

[ "Return", "true", "if", "INSN", "is", "a", "multiply-add", "or", "multiply-subtract", "instruction", "and", "PREV", "assigns", "to", "the", "accumulator", "operand", "." ]

LLVM

SystemZ

CPP

next_suggestion

CPU

616,125

[ "for", "(", "auto", "I", "=", "LiveRegs", ".", "begin", "(", ")", ";", "I", "!=", "LiveRegs", ".", "end", "(", ")", ";", "++", "I", ")", "MoveMBB", "->", "addLiveIn", "(", "*", "I", ")", ";" ]

[ "const", "BasicBlock", "*", "BB", "=", "MBB", ".", "getBasicBlock", "(", ")", ";", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "CCValid", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "CCMask", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "LivePhysRegs", "LiveRegs", "(", "TII", "->", "getRegisterInfo", "(", ")", ")", ";", "LiveRegs", ".", "addLiveOuts", "(", "MBB", ")", ";", "for", "(", "auto", "I", "=", "std", "::", "prev", "(", "MBB", ".", "end", "(", ")", ")", ";", "I", "!=", "MBBI", ";", "--", "I", ")", "LiveRegs", ".", "stepBackward", "(", "*", "I", ")", ";", "MachineBasicBlock", "*", "RestMBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MF", ".", "insert", "(", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ",", "RestMBB", ")", ";", "RestMBB", "->", "splice", "(", "RestMBB", "->", "begin", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";", "RestMBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "for", "(", "auto", "I", "=", "LiveRegs", ".", "begin", "(", ")", ";", "I", "!=", "LiveRegs", ".", "end", "(", ")", ";", "++", "I", ")", "RestMBB", "->", "addLiveIn", "(", "*", "I", ")", ";", "MachineBasicBlock", "*", "MoveMBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MF", ".", "insert", "(", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ",", "MoveMBB", ")", ";", "MoveMBB", "->", "addLiveIn", "(", "SrcReg", ")", ";" ]

GCC

i386

MD

next_suggestion

CPU

616,126

[ "<STR_LIT>" ]

[ "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "VF_128", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]

LLVM

AArch64

CPP

stmt_completion

CPU

616,127

[ ")", ")", ")", "{" ]

[ "if", "(", "!", "isOpcWithIntImmediate", "(", "N", ",", "ISD", "::", "AND", ",", "AndImm", ")", ")", "return", "false", ";", "const", "SDNode", "*", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "AndImm", "|=", "maskTrailingOnes", "<", "uint64_t", ">", "(", "NumberOfIgnoredLowBits", ")", ";", "if", "(", "AndImm", "&", "(", "AndImm", "+", "<NUM_LIT>", ")", ")", "return", "false", ";", "bool", "ClampMSB", "=", "false", ";", "uint64_t", "SrlImm", "=", "<NUM_LIT>", ";", "if", "(", "VT", "==", "MVT", "::", "i64", "&&", "Op0", "->", "getOpcode", "(", ")", "==", "ISD", "::", "ANY_EXTEND", "&&", "isOpcWithIntImmediate", "(", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "ISD", "::", "SRL", ",", "SrlImm", ")", ")", "{", "Opd0", "=", "Widen", "(", "CurDAG", ",", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "ClampMSB", "=", "true", ";", "}", "else", "if", "(", "VT", "==", "MVT", "::", "i32", "&&", "Op0", "->", "getOpcode", "(", ")", "==", "ISD", "::", "TRUNCATE", "&&", "isOpcWithIntImmediate", "(", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "ISD", "::", "SRL", ",", "SrlImm", ")", ")", "{", "Opd0", "=", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "VT", "=", "Opd0", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "isOpcWithIntImmediate", "(", "Op0", ",", "ISD", "::", "SRL", ",", "SrlImm", ")", ")", "{", "Opd0", "=", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "BiggerPattern", ")", "{", "Opd0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "return", "false", ";", "if", "(", "!", "BiggerPattern", "&&", "(", "SrlImm", "<=", "<NUM_LIT>", "||", "SrlImm", ">=", "VT", ".", "getSizeInBits", "(" ]

GCC

nios2

CPP

code_generation

MPU

616,128

[ "static", "bool", "nios2_small_section_name_p", "(", "const", "char", "*", "section", ")", "{", "return", "(", "strcmp", "(", "section", ",", "<STR_LIT>", ".sbss", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "startswith", "(", "section", ",", "<STR_LIT>", ".sbss.", "<STR_LIT>", ")", "||", "strcmp", "(", "section", ",", "<STR_LIT>", ".sdata", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "startswith", "(", "section", ",", "<STR_LIT>", ".sdata.", "<STR_LIT>", ")", "||", "(", "nios2_gprel_sec", "&&", "regexec", "(", "&", "nios2_gprel_sec_regex", ",", "section", ",", "<NUM_LIT>", ",", "NULL", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", ";", "}" ]

[ "Return", "true", "if", "SECTION", "is", "a", "small", "section", "name", "." ]

LLVM

PowerPC

CPP

next_suggestion

CPU

616,129

[ "case", "Intrinsic", "::", "ppc_qpx_qvstfcs", ":" ]

[ "break", ";", "case", "Intrinsic", "::", "ppc_qpx_qvlfcd", ":", "case", "Intrinsic", "::", "ppc_qpx_qvlfcda", ":", "VT", "=", "MVT", "::", "v2f64", ";", "break", ";", "case", "Intrinsic", "::", "ppc_qpx_qvlfcs", ":", "case", "Intrinsic", "::", "ppc_qpx_qvlfcsa", ":", "VT", "=", "MVT", "::", "v2f32", ";", "break", ";", "case", "Intrinsic", "::", "ppc_qpx_qvlfiwa", ":", "case", "Intrinsic", "::", "ppc_qpx_qvlfiwz", ":", "case", "Intrinsic", "::", "ppc_altivec_lvx", ":", "case", "Intrinsic", "::", "ppc_altivec_lvxl", ":", "case", "Intrinsic", "::", "ppc_vsx_lxvw4x", ":", "VT", "=", "MVT", "::", "v4i32", ";", "break", ";", "case", "Intrinsic", "::", "ppc_vsx_lxvd2x", ":", "VT", "=", "MVT", "::", "v2f64", ";", "break", ";", "case", "Intrinsic", "::", "ppc_altivec_lvebx", ":", "VT", "=", "MVT", "::", "i8", ";", "break", ";", "case", "Intrinsic", "::", "ppc_altivec_lvehx", ":", "VT", "=", "MVT", "::", "i16", ";", "break", ";", "case", "Intrinsic", "::", "ppc_altivec_lvewx", ":", "VT", "=", "MVT", "::", "i32", ";", "break", ";", "}", "return", "isConsecutiveLSLoc", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "Base", ",", "Bytes", ",", "Dist", ",", "DAG", ")", ";", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "INTRINSIC_VOID", ")", "{", "EVT", "VT", ";", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "Intrinsic", "::", "ppc_qpx_qvstfd", ":", "case", "Intrinsic", "::", "ppc_qpx_qvstfda", ":", "VT", "=", "MVT", "::", "v4f64", ";", "break", ";", "case", "Intrinsic", "::", "ppc_qpx_qvstfs", ":", "case", "Intrinsic", "::", "ppc_qpx_qvstfsa", ":", "VT", "=", "MVT", "::", "v4f32", ";", "break", ";", "case", "Intrinsic", "::", "ppc_qpx_qvstfcd", ":", "case", "Intrinsic", "::", "ppc_qpx_qvstfcda", ":", "VT", "=", "MVT", "::", "v2f64", ";", "break", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,130

[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

616,131

[ "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", ">", ";" ]

[ "def", ":", "ROInstAlias", "<", "asm", ",", "regtype", ",", "!", "cast", "<" ]

LLVM

Hexagon

TD

stmt_completion

DSP

616,132

[ ";" ]

[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

616,133

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "Pos", "==", "Position", "::", "AFTER", ")", "++", "MI", ";", "if", "(", "(", "AddrSpace", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "switch", "(", "Scope", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "BUFFER_WBINVL1_VOL", ")", ")", ";", "Changed", "=", "true", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

616,134

[ "<NUM_LIT>", ";" ]

[ "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "Register", "ResultReg", "=", "createResultReg", "(", "&", "PPC", "::", "G8RC_and_G8RC_NOX0RegClass", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "PPC", "::", "ADDI8", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "SI", "->", "second", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", "ResultReg", ";", "}", "return" ]

LLVM

Lanai

CPP

next_suggestion

CPU

616,135

[ "return", "AluOp", "&", "ALU_MASK", ";" ]

[ "inline", "static", "unsigned", "getAluOp", "(", "unsigned", "AluOp", ")", "{", "unsigned", "const", "ALU_MASK", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

616,136

[ "}" ]

[ "RegisterSDNode", "*", "RN", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "Base", ")", ";", "if", "(", "RN", "&&", "RN", "->", "getReg", "(", ")", "==", "<NUM_LIT>", ")", "Base", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "MVT", "::", "i64", ")", ";", "else", "if", "(", "Base", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", "&&", "!", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", ")", "{", "Base", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ",", "DL", ",", "MVT", "::", "i64", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i64", ")", ",", "Base", ",", "CurDAG", "->", "getTargetConstant", "(", "X86", "::", "sub_32bit", ",", "MVT", "::", "i32", ")", ")", ",", "<NUM_LIT>", ")", ";", "}", "RN", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "Index", ")", ";", "if", "(", "RN", "&&", "RN", "->", "getReg", "(", ")", "==", "<NUM_LIT>", ")", "Index", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "MVT", "::", "i64", ")", ";", "else", "{", "assert", "(", "Index", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", "&&", "<STR_LIT>", "Expect to be extending 32-bit registers for use in LEA", "<STR_LIT>", ")", ";", "Index", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ",", "DL", ",", "MVT", "::", "i64", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i64", ")", ",", "Index", ",", "CurDAG", "->", "getTargetConstant", "(", "X86", "::", "sub_32bit", ",", "MVT", "::", "i32", ")", ")", ",", "<NUM_LIT>", ")", ";", "}", "return", "true", ";" ]

GCC

rs6000

MD

next_suggestion

CPU

616,137

[ "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V4SI", "[", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

PowerPC

CPP

program_repair

CPU

616,138

[ "<FIXS>", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "MVT", "::", "Other", ",", "<FIXE>" ]

[ "unsigned", "Amt", "=", "cast", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "CALLSEQ_START", "?", "PPC", "::", "ADJCALLSTACKDOWN", ":", "PPC", "::", "ADJCALLSTACKUP", ";", "<BUGS>", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "MVT", "::", "Other", ",", "Opc", ",", "<BUGE>", "getI32Imm", "(", "Amt", ")", ",", "Select", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "break", ";", "}" ]

LLVM

Mips

CPP

next_suggestion

CPU

616,139

[ "}" ]

[ "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "GotPrologue16", ")", ",", "V0", ")", ".", "addReg", "(", "V1", ",", "RegState", "::", "Define", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "_gp_disp", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "_gp_disp", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "SllX16", ")", ",", "V2", ")", ".", "addReg", "(", "V0", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "AdduRxRyRz16", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "V1", ")", ".", "addReg", "(", "V2", ")", ";" ]

GCC

a29k

CPP

program_repair

MPU

616,140

[ "<FIXS>", "enum", "machine_mode", "mode", ";", "<FIXE>" ]

[ "intgpc_reg_or_immediate_operand", "(", "op", ",", "mode", ")", "rtx", "op", ";", "<BUGS>", "enum", "machine_mode", ";", "<BUGE>", "{", "return", "gpc_reg_operand", "(", "op", ",", "mode", ")", "||", "immediate_operand", "(", "op", ",", "mode", ")", ";", "}" ]

LLVM

SPIRV

CPP

stmt_completion

Virtual ISA

616,141

[ "OldNew", ".", "second", ";" ]

[ "bool", "SPIRVOCLRegularizer", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "visit", "(", "F", ")", ";", "for", "(", "auto", "&", "OldNew", ":", "Old2NewFuncs", ")", "{", "auto", "*", "OldF", "=", "OldNew", ".", "first", ";", "auto", "*", "NewF", "=" ]

LLVM

Mips

CPP

program_repair

CPU

616,142

[ "<FIXS>", "MipsMCAsmInfo", "::", "MipsMCAsmInfo", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "&", "TT", ")", "{", "<FIXE>" ]

[ "#", "include", "<STR_LIT>", "MipsMCAsmInfo.h", "<STR_LIT>", "using", "namespace", "llvm", ";", "<BUGS>", "MipsMCAsmInfo", "::", "MipsMCAsmInfo", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "&", "TT", ",", "bool", "isLittleEndian", ")", ":", "MCAsmInfo", "(", "isLittleEndian", ")", "{", "<BUGE>", "AlignmentIsInBytes", "=", "false", ";", "COMMDirectiveTakesAlignment", "=", "true", ";", "Data16bitsDirective", "=", "<STR_LIT>", "\\t.half\\t", "<STR_LIT>", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

616,143

[ "}" ]

[ "let", "Name", "=", "<STR_LIT>", "#", "N", ";", "let", "DiagnosticType", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", "#", "N", "#", "<STR_LIT>", ";" ]

LLVM

WebAssembly

CPP

code_generation

Virtual ISA

616,144

[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "WebAssembly Assembly Printer", "<STR_LIT>", ";", "}" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

LLVM

AMDGPU

TD

next_suggestion

GPU

616,145

[ "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";" ]

[ "def", "FETCH_CLAUSE", ":", "R600WrapperInst", "<", "(", "outs", ")", ",", "(", "ins", "i32imm", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "bits", "<", "<NUM_LIT>", ">", "num", ";", "let", "Inst", "=", "num", ";" ]

GCC

mips

MD

stmt_completion

CPU

616,146

[ ")", "(", "V2SI", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_mode_attr", "V_inner", "[", "(", "V8QI", "<STR_LIT>", ")", "(", "V4HI", "<STR_LIT>" ]

LLVM

AArch64

TD

next_suggestion

CPU

616,147

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sf", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "C", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

616,148

[ "i32Stack", ")", "{" ]

[ "SDValue", "FIPtr", "=", "DAG", ".", "CreateStackTemporary", "(", "i32Stack", "?", "MVT", "::", "i32", ":", "MVT", "::", "f64", ")", ";", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "FIPtr", ")", "->", "getIndex", "(", ")", ";", "MachinePointerInfo", "MPI", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ";", "SDValue", "Chain", "=", "IsStrict", "?", "Tmp", ".", "getValue", "(", "<NUM_LIT>", ")", ":", "DAG", ".", "getEntryNode", "(", ")", ";", "Align", "Alignment", "(", "DAG", ".", "getEVTAlign", "(", "Tmp", ".", "getValueType", "(", ")", ")", ")", ";", "if", "(", "i32Stack", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "Alignment", "=", "Align", "(", "<NUM_LIT>", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MPI", ",", "MachineMemOperand", "::", "MOStore", ",", "<NUM_LIT>", ",", "Alignment", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Tmp", ",", "FIPtr", "}", ";", "Chain", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ")", ",", "Ops", ",", "MVT", "::", "i32", ",", "MMO", ")", ";", "}", "else", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Tmp", ",", "FIPtr", ",", "MPI", ",", "Alignment", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", "&&", "!" ]

LLVM

SystemZ

TD

next_suggestion

CPU

616,149

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R2", ";" ]

GCC

mips

MD

next_suggestion

CPU

616,150

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

616,151

[ ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";" ]

[ "if", "(", "VSXSelfCopyCrash", "&&", "SrcReg", "==", "SuperReg", ")", "llvm_unreachable", "(", "<STR_LIT>", "nop VSX copy", "<STR_LIT>", ")", ";", "DestReg", "=", "SuperReg", ";", "}", "else", "if", "(", "PPC", "::", "F8RCRegClass", ".", "contains", "(", "SrcReg", ")", "&&", "PPC", "::", "VSRCRegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "unsigned", "SuperReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcReg", ",", "PPC", "::", "sub_64", ",", "&", "PPC", "::", "VSRCRegClass", ")", ";", "if", "(", "VSXSelfCopyCrash", "&&", "DestReg", "==", "SuperReg", ")", "llvm_unreachable", "(", "<STR_LIT>", "nop VSX copy", "<STR_LIT>", ")", ";", "SrcReg", "=", "SuperReg", ";", "}", "if", "(", "PPC", "::", "CRBITRCRegClass", ".", "contains", "(", "SrcReg", ")", "&&", "PPC", "::", "GPRCRegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "unsigned", "CRReg", "=", "getCRFromCRBit", "(", "SrcReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "PPC", "::", "MFOCRF", ")", ",", "DestReg", ")", ".", "addReg", "(", "CRReg", ")", ";", "getKillRegState", "(", "KillSrc", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "PPC", "::", "RLWINM", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "TRI", "->", "getEncodingValue", "(", "CRReg", ")", "*", "<NUM_LIT>", "+", "(", "<NUM_LIT>", "-", "getCRBitValue", "(", "SrcReg", ")", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", ";", "}", "else", "if", "(", "PPC", "::", "CRRCRegClass", ".", "contains", "(", "SrcReg", ")", "&&", "PPC", "::", "G8RCRegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "PPC", "::", "MFOCRF8", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "getKillRegState", "(", "KillSrc", ")", ";", "return", ";", "}", "else", "if", "(", "PPC", "::", "CRRCRegClass", ".", "contains", "(", "SrcReg", ")", "&&", "PPC", "::", "GPRCRegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "PPC", "::", "MFOCRF", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "getKillRegState", "(", "KillSrc", ")", ";", "return", ";", "}", "else", "if", "(", "PPC", "::", "G8RCRegClass", ".", "contains", "(", "SrcReg", ")", "&&", "PPC", "::", "VSFRCRegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "PPC", "::", "MTVSRD" ]

GCC

c6x

CPP

next_suggestion

VLIW

616,152

[ "}" ]

[ "switch", "(", "units", ")", "{", "case", "UNITS_D", ":", "case", "UNITS_DL", ":", "case", "UNITS_DS", ":", "case", "UNITS_DLS", ":", "case", "UNITS_D_ADDR", ":", "return", "'", "d", "'", ";", "case", "UNITS_L", ":", "case", "UNITS_LS", ":", "return", "'", "l", "'", ";", "case", "UNITS_S", ":", "return", "'", "s", "'", ";", "case", "UNITS_M", ":", "return", "'", "m", "'", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}" ]

GCC

powerpcspe

CPP

next_suggestion

CPU

616,153

[ "default", ":" ]

[ "rtx", "compare_rtx", ";", "rtx", "cmove_rtx", ";", "rtx", "clobber_rtx", ";", "if", "(", "!", "can_create_pseudo_p", "(", ")", ")", "return", "<NUM_LIT>", ";", "switch", "(", "code", ")", "{", "case", "EQ", ":", "case", "GE", ":", "case", "GT", ":", "break", ";", "case", "NE", ":", "case", "LT", ":", "case", "LE", ":", "code", "=", "swap_condition", "(", "code", ")", ";", "std", "::", "swap", "(", "op0", ",", "op1", ")", ";", "break", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

616,154

[ "<NUM_LIT>", ";" ]

[ "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=" ]

LLVM

X86

CPP

next_suggestion

CPU

616,155

[ "return", "true", ";" ]

[ "getParser", "(", ")", ".", "setAssemblerDialect", "(", "<NUM_LIT>", ")", ";", "getParser", "(", ")", ".", "setParsingInlineAsm", "(", "true", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", "==", "<STR_LIT>", "noprefix", "<STR_LIT>", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", "==", "<STR_LIT>", "prefix", "<STR_LIT>", ")", "return", "Error", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "'.intel_syntax prefix' is not ", "<STR_LIT>", "<STR_LIT>", "supported: registers must not have ", "<STR_LIT>", "<STR_LIT>", "a '%' prefix in .intel_syntax", "<STR_LIT>", ")", ";", "}", "return", "false", ";", "}", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".even", "<STR_LIT>", ")", "return", "parseDirectiveEven", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";" ]

LLVM

ARM

CPP

program_repair

CPU

616,156

[ "<FIXS>", "#", "endif", "<FIXE>" ]

[ "}", "<BUGS>", "#", "endif", "<BUGE>" ]

LLVM

ARM

CPP

next_suggestion

CPU

616,157

[ "if", "(", "AddCurrentAddress", ")", "O", "<<", "<STR_LIT>", "-.", "<STR_LIT>", ";" ]

[ "if", "(", "isNonLazyPointer", "(", ")", ")", "O", "<<", "<STR_LIT>", "$non_lazy_ptr", "<STR_LIT>", ";", "else", "if", "(", "isStub", "(", ")", ")", "O", "<<", "<STR_LIT>", "$stub", "<STR_LIT>", ";", "if", "(", "Modifier", ")", "O", "<<", "<STR_LIT>", "(", "<STR_LIT>", "<<", "Modifier", "<<", "<STR_LIT>", ")", "<STR_LIT>", ";", "if", "(", "PCAdjust", "!=", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", "-(LPC", "<STR_LIT>", "<<", "LabelId", "<<", "<STR_LIT>", "+", "<STR_LIT>", "<<", "(", "unsigned", ")", "PCAdjust", ";" ]

GCC

mips

MD

stmt_completion

CPU

616,158

[ ")", ")" ]

[ "<STR_LIT>", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,159

[ "let", "CextOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

GCC

cr16

MD

next_suggestion

MPU

616,160

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]" ]

GCC

i386

CPP

stmt_completion

CPU

616,161

[ "(", "_", "_", "m128d", "_", "_", "A", ",", "long", "long", "_", "_", "B", ",", "const", "int", "_", "_", "R", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cvt_roundsi64_sd" ]

LLVM

X86

CPP

next_suggestion

CPU

616,162

[ "if", "(", "VT", "==", "MVT", "::", "v32i16", "||", "VT", "==", "MVT", "::", "v64i8", ")", "return", "splitVectorIntBinary", "(", "Op", ",", "DAG", ")", ";" ]

[ "static", "SDValue", "lowerAddSub", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "X86Subtarget", "&", "Subtarget", ")", "{", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "VT", "==", "MVT", "::", "i16", "||", "VT", "==", "MVT", "::", "i32", ")", "return", "lowerAddSubToHorizontalOp", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "VT", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i1", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

616,163

[ ")", ";" ]

[ "const", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "!", "F", "||", "MF", "->", "getMMI", "(", ")", ".", "callsEHReturn", "(", ")", ")", "return", "<NUM_LIT>", ";", "static", "const", "uint16_t", "CallerSavedRegs32Bit", "[", "]", "=", "{", "X86", "::", "EAX", ",", "X86", "::", "EDX", ",", "X86", "::", "ECX", ",", "<NUM_LIT>", "}", ";", "static", "const", "uint16_t", "CallerSavedRegs64Bit", "[", "]", "=", "{", "X86", "::", "RAX", ",", "X86", "::", "RDX", ",", "X86", "::", "RCX", ",", "X86", "::", "RSI", ",", "X86", "::", "RDI", ",", "X86", "::", "R8", ",", "X86", "::", "R9", ",", "X86", "::", "R10", ",", "X86", "::", "R11", ",", "<NUM_LIT>", "}", ";", "unsigned", "Opc", "=", "MBBI", "->", "getOpcode", "(" ]

LLVM

CSKY

CPP

stmt_completion

CPU

616,164

[ "(", ")", ".", "getFeatureBits", "(", ")", ")", ";" ]

[ "bool", "CSKYAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MCSubtargetInfo", "&", "NewSTI", "=", "OutStreamer", "->", "getContext", "(", ")", ".", "getSubtargetCopy", "(", "*", "TM", ".", "getMCSubtargetInfo", "(", ")", ")", ";", "NewSTI", ".", "setFeatureBits", "(", "MF", ".", "getSubtarget" ]

LLVM

Mips

CPP

next_suggestion

CPU

616,165

[ "}" ]

[ "TargetIRAnalysis", "MipsTargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "Function", "&", "F", ")", "{", "if", "(", "Subtarget", "->", "allowMixed16_32", "(", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "No Target Transform Info Pass Added\\n", "<STR_LIT>", ")", ";", "return", "TargetTransformInfo", "(", "getDataLayout", "(", ")", ")", ";" ]

LLVM

Mips

TD

stmt_completion

CPU

616,166

[ "Ty", ",", "vsplat_maskr_bits", ",", "ROWD", ",", "ROWS", ",", "itin", ">", ";" ]

[ "class", "MSA_BIT_BINSRI_DESC_BASE", "<", "string", "instr_asm", ",", "ValueType", "Ty", ",", "RegisterOperand", "ROWD", ",", "RegisterOperand", "ROWS", "=", "ROWD", ",", "InstrItinClass", "itin", "=", "NoItinerary", ">", ":", "MSA_BIT_BINSXI_DESC_BASE", "<", "instr_asm", "," ]

LLVM

SystemZ

CPP

next_suggestion

CPU

616,167

[ "}" ]

[ "const", "MCDisassembler", "*", "Dis", "=", "static_cast", "<", "const", "MCDisassembler", "*", ">", "(", "Decoder", ")", ";", "return", "Dis", "->", "tryAddingSymbolicOperand", "(", "MI", ",", "Value", ",", "Address", ",", "isBranch", ",", "Offset", ",", "Width", ")", ";" ]

GCC

epiphany

CPP

stmt_completion

MPU

616,168

[ ";" ]

[ "if", "(", "lookup_attribute", "(", "<STR_LIT>", "long_call", "<STR_LIT>", ",", "attrs", ")", ")", "ret_val", "=", "true", ";", "else", "if", "(", "lookup_attribute", "(", "<STR_LIT>", "short_call", "<STR_LIT>", ",", "attrs", ")", ")", "ret_val", "=", "false", ";", "}", "return", "ret_val" ]

LLVM

Hexagon

TD

stmt_completion

DSP

616,169

[ "<STR_LIT>", ";" ]

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "Absolute", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "DecoderNamespace", "=" ]

GCC

sh

MD

program_repair

CPU

616,170

[ "<FIXS>", "(", "use", "(", "reg", ":", "SI", "FPSCR_MODES_REG", ")", ")", "<FIXE>", "<FIXS>", "(", "use", "(", "reg", ":", "SI", "FPSCR_MODES_REG", ")", ")", "<FIXE>", "<FIXS>", "(", "use", "(", "reg", ":", "SI", "FPSCR_MODES_REG", ")", ")", "<FIXE>" ]

[ "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGS>", "(", "use", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "(", "clobber", "(", "reg", ":", "SI", "FPUL_REG", ")", ")", "]", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "reg", ":", "SF", "FPUL_REG", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "use", "(", "match_dup", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "clobber", "(", "scratch", ":", "SI", ")", ")", "]", ")", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "reg", ":", "SF", "FPUL_REG", ")", ")", "<BUGS>", "(", "use", "(", "match_dup", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "clobber", "(", "scratch", ":", "SI", ")", ")", "]", ")", "]", "<STR_LIT>", ")" ]

GCC

aarch64

MD

stmt_completion

CPU

616,171

[ "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "VDQ_BHSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "clrsb", ":", "VDQ_BHSI", "(", "match_operand", ":", "VDQ_BHSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Z80

CPP

next_suggestion

MPU

616,172

[ "}" ]

[ "if", "(", "isFrameLoadOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "&&", "isFrameOperand", "(", "MI", ",", "<NUM_LIT>", ",", "FrameIndex", ")", ")", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "return", "<NUM_LIT>", ";" ]

GCC

s390

CPP

next_suggestion

MPU

616,173

[ "}" ]

[ "tree", "fully_fold_convert", "(", "tree", "type", ",", "tree", "expr", ")", "{", "tree", "result", "=", "fold_convert", "(", "type", ",", "expr", ")", ";", "bool", "maybe_const", "=", "true", ";", "if", "(", "!", "c_dialect_cxx", "(", ")", ")", "result", "=", "c_fully_fold", "(", "result", ",", "false", ",", "&", "maybe_const", ")", ";", "return", "result", ";" ]

LLVM

TVM

CPP

stmt_completion

Virtual ISA

616,174

[ ";" ]

[ "Value", "*", "Store", "=", "M", "->", "getOrInsertFunction", "(", "<STR_LIT>", "__tvm_store", "<STR_LIT>", ",", "Type", "::", "getVoidTy", "(", "Context", ")", ",", "Type", "::", "getIntBytePtrTy", "(", "Context", ")", ",", "Type", "::", "getByteTy", "(", "Context", ")", ")", ";", "for", "(", "auto", "II", "=", "BB", ".", "begin", "(", ")", ",", "IE", "=", "BB", ".", "end", "(", ")", ";", "II", "!=", "IE", ";", ")", "{", "Instruction", "*", "I", "=", "&", "*", "II", "++", ";", "if", "(", "LoadInst", "*", "LI", "=", "dyn_cast", "<", "LoadInst", ">", "(", "I", ")", ")", "{", "CallInst", "*", "C", "=", "CallInst", "::", "Create", "(", "Load", ",", "{", "LI", "->", "getPointerOperand", "(", ")", "}", ",", "<STR_LIT>", "<STR_LIT>", ",", "LI", ")", ";", "BasicBlock", "::", "iterator", "It", "(", "LI", ")", ";", "ReplaceInstWithValue", "(", "LI", "->", "getParent", "(", ")", "->", "getInstList", "(", ")", ",", "It", ",", "C", ")", ";", "Changed", "=", "true" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

616,175

[ "Map", "[", "GRH32Regs", "[", "I", "]", "]", "=", "I", ";" ]

[ "unsigned", "<STR_LIT>", "::", "<STR_LIT>", "(", "unsigned", "Reg", ")", "{", "static", "unsigned", "Map", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", ";", "static", "bool", "Initialized", "=", "false", ";", "if", "(", "!", "Initialized", ")", "{", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "{", "Map", "[", "GR32Regs", "[", "I", "]", "]", "=", "I", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

616,176

[ ";" ]

[ "OS", "<<", "<STR_LIT>", "\\t.seh_clear_unwound_to_call\\n", "<STR_LIT>" ]

GCC

aarch64

CPP

stmt_completion

CPU

616,177

[ "<STR_LIT>", "w", "<STR_LIT>", "(", "a", ")", ":", ")", ";" ]

[ "_", "_", "asm__", "(", "<STR_LIT>", "xtn %0.8b,%1.8h", "<STR_LIT>", ":", "<STR_LIT>", "=w", "<STR_LIT>", "(", "result", ")", ":" ]

LLVM

ARM

TD

stmt_completion

CPU

616,178

[ "]", ">", ";" ]

[ "def", "ARMintretflag", ":", "SDNode", "<", "<STR_LIT>", ",", "SDT_ARMcall", ",", "[", "SDNPHasChain", ",", "SDNPOptInGlue", ",", "SDNPVariadic" ]

GCC

c6x

MD

stmt_completion

VLIW

616,179

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "unspec", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "rotate", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "UNSPEC_REAL_MULT", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

616,180

[ "-", "<NUM_LIT>", ":", "DPP32", ";" ]

[ "auto", "E32", "=", "AMDGPU", "::", "getVOPe32", "(", "Op", ")", ";", "DPP32", "=", "(", "E32", "==", "-", "<NUM_LIT>", ")", "?", "-", "<NUM_LIT>", ":", "AMDGPU", "::", "getDPPOp32", "(", "E32", ")", ";", "}", "return", "(", "DPP32", "==", "-", "<NUM_LIT>", "||", "TII", "->", "pseudoToMCOpcode", "(", "DPP32", ")", "==", "-", "<NUM_LIT>", ")", "?" ]

GCC

i386

MD

program_repair

CPU

616,181

[ "<FIXS>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "}", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "}", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "}", "<FIXE>" ]

[ "[", "(", "call", "(", "mem", ":", "QI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "call", "(", "mem", ":", "QI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "call", "(", "mem", ":", "QI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

GCC

arm

CPP

code_generation

CPU

616,182

[ "static", "int", "thumb1_base_register_rtx_p", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "int", "strict_p", ")", "{", "int", "regno", ";", "if", "(", "!", "REG_P", "(", "x", ")", ")", "return", "<NUM_LIT>", ";", "regno", "=", "REGNO", "(", "x", ")", ";", "if", "(", "strict_p", ")", "return", "THUMB1_REGNO_MODE_OK_FOR_BASE_P", "(", "regno", ",", "mode", ")", ";", "return", "(", "regno", "<=", "LAST_LO_REGNUM", "||", "regno", ">", "LAST_VIRTUAL_REGISTER", "||", "regno", "==", "FRAME_POINTER_REGNUM", "||", "(", "GET_MODE_SIZE", "(", "mode", ")", ">=", "<NUM_LIT>", "&&", "(", "regno", "==", "STACK_POINTER_REGNUM", "||", "regno", ">=", "FIRST_PSEUDO_REGISTER", "||", "x", "==", "hard_frame_pointer_rtx", "||", "x", "==", "arg_pointer_rtx", ")", ")", ")", ";", "}" ]

[ "Return", "nonzero", "if", "X", "is", "valid", "as", "a", "16-bit", "Thumb", "state", "base", "register", "." ]

LLVM

AArch64

TD

stmt_completion

CPU

616,183

[ ",", "CRm", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", ")", ",", "asm", ",", "<STR_LIT>", ",", "pattern", ">", "{" ]

[ "class", "TMSystemINoOperand", "<", "bits", "<", "<NUM_LIT>", ">", "CRm", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "TMBaseSystemI", "<", "<NUM_LIT>" ]

GCC

aarch64

MD

next_suggestion

CPU

616,184

[ ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "TF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "TF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

LLVM

X86

CPP

code_generation

CPU

616,185

[ "X86TargetLowering", "::", "ConstraintType", "X86TargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'", "R", "'", ":", "case", "'", "q", "'", ":", "case", "'", "Q", "'", ":", "case", "'", "f", "'", ":", "case", "'", "t", "'", ":", "case", "'", "u", "'", ":", "case", "'", "y", "'", ":", "case", "'", "x", "'", ":", "case", "'", "v", "'", ":", "case", "'", "l", "'", ":", "case", "'", "k", "'", ":", "return", "C_RegisterClass", ";", "case", "'", "a", "'", ":", "case", "'", "b", "'", ":", "case", "'", "c", "'", ":", "case", "'", "d", "'", ":", "case", "'", "S", "'", ":", "case", "'", "D", "'", ":", "case", "'", "A", "'", ":", "return", "C_Register", ";", "case", "'", "I", "'", ":", "case", "'", "J", "'", ":", "case", "'", "K", "'", ":", "case", "'", "N", "'", ":", "case", "'", "G", "'", ":", "case", "'", "L", "'", ":", "case", "'", "M", "'", ":", "return", "C_Immediate", ";", "case", "'", "C", "'", ":", "case", "'", "e", "'", ":", "case", "'", "Z", "'", ":", "return", "C_Other", ";", "default", ":", "break", ";", "}", "}", "else", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "break", ";", "case", "'", "W", "'", ":", "if", "(", "Constraint", "[", "<NUM_LIT>", "]", "!=", "'", "s", "'", ")", "break", ";", "return", "C_Other", ";", "case", "'", "Y", "'", ":", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "break", ";", "case", "'", "z", "'", ":", "return", "C_Register", ";", "case", "'", "i", "'", ":", "case", "'", "m", "'", ":", "case", "'", "k", "'", ":", "case", "'", "t", "'", ":", "case", "'", "<NUM_LIT>", "'", ":", "return", "C_RegisterClass", ";", "}", "break", ";", "case", "'", "j", "'", ":", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "break", ";", "case", "'", "r", "'", ":", "case", "'", "R", "'", ":", "return", "C_RegisterClass", ";", "}", "}", "}", "else", "if", "(", "parseConstraintCode", "(", "Constraint", ")", "!=", "X86", "::", "COND_INVALID", ")", "return", "C_Other", ";", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";", "}" ]

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

LLVM

MBlaze

TD

program_repair

MPU

616,186

[ "<FIXS>", "TB", "op", ",", "(", "outs", "CPURegs", ":", "$", "dst", ")", ",", "(", "ins", "CPURegs", ":", "$", "b", ",", "Od", ":", "$", "c", ")", ",", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ",", "[", "]", ",", "IIAlu", ">", ";", "<FIXE>" ]

[ "[", "]", ",", "itin", ">", ";", "class", "ArithNI", "bits", "<NUM_LIT>", ">", "op", ",", "string", "instr_asm", ",", "Operand", "Od", ",", "PatLeaf", "imm_type", ">", ":", "<BUGS>", "TAI", "op", ",", "(", "outs", "CPURegs", ":", "$", "dst", ")", ",", "(", "ins", "CPURegs", ":", "$", "b", ",", "Od", ":", "$", "c", ")", ",", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ",", "[", "]", ",", "IIAlu", ">", ";", "<BUGE>", "class", "ArithRN", "bits", "<NUM_LIT>", ">", "op", ",", "bits", "<NUM_LIT>", ">", "flags", ",", "string", "instr_asm", ",", "InstrItinClass", "itin", ">", ":" ]

GCC

i386

MD

stmt_completion

CPU

616,187

[ "XFmode", ")" ]

[ "rtx", "op0", "=", "gen_reg_rtx", "(", "XFmode", ")", "rtx", "op1", "=", "gen_reg_rtx", "(" ]

GCC

arm

CPP

stmt_completion

CPU

616,188

[ "op1", ")", ";" ]

[ "thumb1_const_rtl", "t", "(", "dst", ")", ";", "thumb1_gen_const_int_1", "(", "t", "," ]

LLVM

AArch64

TD

stmt_completion

CPU

616,189

[ "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";", "let", "DecoderMethod", "=" ]

LLVM

AArch64

CPP

next_suggestion

CPU

616,190

[ "return", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "MUL", "?", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", ":", "(", "unsigned", ")", "ISD", "::", "SIGN_EXTEND", ",", "DL", ",", "VT", ",", "NewOp", ")", ";" ]

[ "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "InVT", "=", "N0", ".", "getValueType", "(", ")", ";", "EVT", "S1", "=", "InVT", ".", "getScalarType", "(", ")", ";", "EVT", "S2", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "(", "S2", "==", "MVT", "::", "i32", "&&", "S1", "==", "MVT", "::", "i8", ")", "||", "(", "S2", "==", "MVT", "::", "i64", "&&", "(", "S1", "==", "MVT", "::", "i8", "||", "S1", "==", "MVT", "::", "i16", ")", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "HalfVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "S2", ".", "getHalfSizedIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "VT", ".", "getVectorElementCount", "(", ")", ")", ";", "SDValue", "NewN0", "=", "DAG", ".", "getNode", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", ",", "DL", ",", "HalfVT", ",", "N0", ")", ";", "SDValue", "NewN1", "=", "DAG", ".", "getNode", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", ",", "DL", ",", "HalfVT", ",", "N1", ")", ";", "SDValue", "NewOp", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "DL", ",", "HalfVT", ",", "NewN0", ",", "NewN1", ")", ";" ]

LLVM

Sparc

CPP

code_generation

CPU

616,191

[ "const", "TargetRegisterClass", "*", "SparcRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "const", "SparcSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "SparcSubtarget", ">", "(", ")", ";", "return", "Subtarget", ".", "is64Bit", "(", ")", "?", "&", "<STR_LIT>", "::", "<STR_LIT>", ":", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

GCC

sparc

MD

stmt_completion

CPU

616,192

[ "V4HI", "V8QI", "]", ")" ]

[ "(", "define_mode_iterator", "DUMODE", "[", "V2SI" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,193

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,194

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

GCC

powerpcspe

CPP

next_suggestion

CPU

616,195

[ "}" ]

[ "gcc_assert", "(", "GET_CODE", "(", "const_vector", ")", "==", "CONST_VECTOR", ")", ";", "unsigned", "int", "new", "_", "mask", "[", "<NUM_LIT>", "]", ",", "i", ",", "val", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "val", "=", "INTVAL", "(", "XVECEXP", "(", "const_vector", ",", "<NUM_LIT>", ",", "i", ")", ")", ";", "if", "(", "val", "<", "<NUM_LIT>", ")", "new", "_", "mask", "[", "i", "]", "=", "(", "val", "+", "<NUM_LIT>", ")", "%", "<NUM_LIT>", ";", "else", "new", "_", "mask", "[", "i", "]", "=", "(", "(", "val", "+", "<NUM_LIT>", ")", "%", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "}", "rtx", "vals", "=", "gen_rtx_PARALLEL", "(", "V16QImode", ",", "rtvec_alloc", "(", "<NUM_LIT>", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "i", ")", "=", "GEN_INT", "(", "new", "_", "mask", "[", "i", "]", ")", ";", "rtx", "new", "_", "const_vector", "=", "gen_rtx_CONST_VECTOR", "(", "V16QImode", ",", "XVEC", "(", "vals", ",", "<NUM_LIT>", ")", ")", ";", "rtx", "new", "_", "mem", "=", "force_const_mem", "(", "V16QImode", ",", "new", "_", "const_vector", ")", ";", "if", "(", "!", "REG_P", "(", "XEXP", "(", "new", "_", "mem", ",", "<NUM_LIT>", ")", ")", ")", "{", "rtx", "base_reg", "=", "force_reg", "(", "Pmode", ",", "XEXP", "(", "new", "_", "mem", ",", "<NUM_LIT>", ")", ")", ";", "XEXP", "(", "new", "_", "mem", ",", "<NUM_LIT>", ")", "=", "base_reg", ";", "rtx_insn", "*", "force_insn", "=", "get_last_insn", "(", ")", ";", "remove_insn", "(", "force_insn", ")", ";", "rtx_insn", "*", "before_load_insn", "=", "PREV_INSN", "(", "load_insn", ")", ";", "add_insn_after", "(", "force_insn", ",", "before_load_insn", ",", "BLOCK_FOR_INSN", "(", "load_insn", ")", ")", ";", "df_insn_rescan", "(", "before_load_insn", ")", ";", "df_insn_rescan", "(", "force_insn", ")", ";" ]

LLVM

ARM

CPP

program_repair

CPU

616,196

[ "<FIXS>", "CreateTargetHazardRecognizer", "(", "const", "TargetMachine", "*", "TM", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", ";", "ScheduleHazardRecognizer", "*", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "*", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", ";", "<FIXE>" ]

[ "const", "ARMSubtarget", "&", "getSubtarget", "(", ")", "const", "{", "return", "Subtarget", ";", "}", "ScheduleHazardRecognizer", "*", "<BUGS>", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "*", "II", ")", "const", ";", "<BUGE>", "virtual", "bool", "AnalyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", "," ]

LLVM

Mips

CPP

next_suggestion

CPU

616,197

[ "}" ]

[ "virtual", "const", "TargetFrameLowering", "*", "getFrameLowering", "(", ")", "const", "{", "return", "FrameLowering", ".", "get", "(", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

616,198

[ "D", ",", "_", "_", "A", ",", "_", "_", "B", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m512h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_add_ph", "(", "_", "_", "m512h", "_", "_", "A", ",", "_", "_", "mmask32", "_", "_", "B", ",", "_", "_", "m512h", "_", "_", "C", ",", "_", "_", "m512h", "_", "_", "D", ")", "{", "return", "_", "_", "builtin_ia32_addph512_mask", "(", "_", "_", "C", ",", "_", "_" ]

GCC

i386

CPP

next_suggestion

CPU

616,199

[ "}" ]

[ "_", "mm512_reduce_max_epi64", "(", "_", "_", "m512i", "_", "_", "A", ")", "{", "_", "_", "MM512_REDUCE_OP", "(", "max_epi64", ")", ";" ]