docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	AMDGPU	CPP	next_suggestion	GPU	620,200	[ "return", "false", ";" ]	[ "Operands", ".", "push_back", "(", "AMDGPUOperand", "::", "CreateToken", "(", "this", ",", "Name", ",", "NameLoc", ")", ")", ";", "bool", "IsMIMG", "=", "Name", ".", "startswith", "(", "<STR_LIT>", "image_", "<STR_LIT>", ")", ";", "while", "(", "!", "trySkipToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "OperandMode", "Mode", "=", "OperandMode_Default", ";", "if", "(", "IsMIMG", "&&", "isGFX10Plus", "(", ")", "&&", "Operands", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "Mode", "=", "OperandMode_NSA", ";", "OperandMatchResultTy", "Res", "=", "parseOperand", "(", "Operands", ",", "Name", ",", "Mode", ")", ";", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "{", "checkUnsupportedInstruction", "(", "Name", ",", "NameLoc", ")", ";", "if", "(", "!", "Parser", ".", "hasPendingError", "(", ")", ")", "{", "StringRef", "Msg", "=", "(", "Res", "==", "MatchOperand_ParseFail", ")", "?", "<STR_LIT>", "failed parsing operand.", "<STR_LIT>", ":", "<STR_LIT>", "not a valid operand.", "<STR_LIT>", ";", "Error", "(", "getLoc", "(", ")", ",", "Msg", ")", ";", "}", "while", "(", "!", "trySkipToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "true", ";", "}", "}" ]
GCC	sparc	CPP	stmt_completion	CPU	620,201	[ "op0", ",", "const0_rtx", ")", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "label", ")", ",", "pc_rtx", ")", ")", ")", ";" ]	[ "emit_jump_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "pc_rtx", ",", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "gen_rtx_fmt_ee", "(", "code", ",", "GET_MODE", "(", "op0", ")", "," ]
LLVM	ARM64	TD	next_suggestion	CPU	620,202	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
LLVM	SPIRV	CPP	next_suggestion	Virtual ISA	620,203	[ "SPIRVMCInstLower", "MCInstLowering", ";" ]	[ "assert", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "auto", "SC", "=", "static_cast", "<", "StorageClass", "::", "StorageClass", ">", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "ST", "->", "getTargetSPIRVVersion", "(", ")", ">=", "<NUM_LIT>", "\|\|", "SC", "==", "StorageClass", "::", "Input", "\|\|", "SC", "==", "StorageClass", "::", "Output", ")", "{", "MachineFunction", "", "MF", "=", "MI", "->", "getMF", "(", ")", ";", "Register", "Reg", "=", "MAI", "->", "getRegisterAlias", "(", "MF", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "InterfaceIDs", ".", "insert", "(", "Reg", ")", ";", "}", "}", "for", "(", "MachineInstr", "", "MI", ":", "MAI", "->", "getMSInstrs", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{" ]
GCC	powerpcspe	CPP	stmt_completion	CPU	620,204	[ "par", ")", ";" ]	[ "rtx", "sym", ";", "rtvec", "p", ";", "rtx", "par", ";", "rtx_insn", "", "insn", ";", "offset", "=", "<NUM_LIT>", ";", "start_reg", "=", "(", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_GPR", "?", "info", "->", "first_gp_reg_save", ":", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_FPR", "?", "info", "->", "first_fp_reg_save", ":", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_VR", "?", "info", "->", "first_altivec_reg_save", ":", "-", "<NUM_LIT>", ")", ";", "end_reg", "=", "(", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_GPR", "?", "<NUM_LIT>", ":", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_FPR", "?", "<NUM_LIT>", ":", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_VR", "?", "LAST_ALTIVEC_REGNO", "+", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ")", ";", "n_regs", "=", "end_reg", "-", "start_reg", ";", "p", "=", "rtvec_alloc", "(", "<NUM_LIT>", "+", "(", "(", "sel", "&", "SAVRES_LR", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "+", "(", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_VR", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "+", "n_regs", ")", ";", "if", "(", "!", "(", "sel", "&", "SAVRES_SAVE", ")", "&&", "(", "sel", "&", "SAVRES_LR", ")", ")", "RTVEC_ELT", "(", "p", ",", "offset", "++", ")", "=", "ret_rtx", ";", "RTVEC_ELT", "(", "p", ",", "offset", "++", ")", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "LR_REGNO", ")", ")", ";", "sym", "=", "rs6000_savres_routine_sym", "(", "info", ",", "sel", ")", ";", "RTVEC_ELT", "(", "p", ",", "offset", "++", ")", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "sym", ")", ";", "use_reg", "=", "ptr_regno_for_savres", "(", "sel", ")", ";", "if", "(", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_VR", ")", "{", "RTVEC_ELT", "(", "p", ",", "offset", "++", ")", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "use_reg", ")", ")", ";", "RTVEC_ELT", "(", "p", ",", "offset", "++", ")", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "RTVEC_ELT", "(", "p", ",", "offset", "++", ")", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "use_reg", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "end_reg", "-", "start_reg", ";", "i", "++", ")", "RTVEC_ELT", "(", "p", ",", "i", "+", "offset", ")", "=", "gen_frame_set", "(", "gen_rtx_REG", "(", "reg_mode", ",", "start_reg", "+", "i", ")", ",", "frame_reg_rtx", ",", "save_area_offset", "+", "reg_size", "", "i", ",", "(", "sel", "&", "SAVRES_SAVE", ")", "!=", "<NUM_LIT>", ")", ";", "if", "(", "(", "sel", "&", "SAVRES_SAVE", ")", "&&", "(", "sel", "&", "SAVRES_LR", ")", ")", "RTVEC_ELT", "(", "p", ",", "i", "+", "offset", ")", "=", "gen_frame_store", "(", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ",", "frame_reg_rtx", ",", "lr_offset", ")", ";", "par", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "p", ")", ";", "if", "(", "!", "(", "sel", "&", "SAVRES_SAVE", ")", "&&", "(", "sel", "&", "SAVRES_LR", ")", ")", "{", "insn", "=", "emit_jump_insn", "(" ]
GCC	rs6000	MD	stmt_completion	CPU	620,205	[ ")", "]", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "GPR", "(", "match_operator", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "return", "rs6000_insn_for_shift_mask", "(", "<", "MODE", ">", "mode", ",", "operands", ",", "false", ")", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	620,206	[ "}" ]	[ "void", "setVarArgsFrameIndex", "(", "int", "Index", ")", "{", "VarArgsFrameIndex", "=", "Index", ";" ]
LLVM	Mips	TD	stmt_completion	CPU	620,207	[ "NoItinerary", ";" ]	[ "class", "CTCMSA_DESC", "{", "dag", "OutOperandList", "=", "(", "outs", ")", ";", "dag", "InOperandList", "=", "(", "ins", "MSA128CROpnd", ":", "$", "cd", ",", "GPR32Opnd", ":", "$", "rs", ")", ";", "string", "AsmString", "=", "<STR_LIT>", ";", "InstrItinClass", "Itinerary", "=" ]
LLVM	X86	CPP	next_suggestion	CPU	620,208	[ "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ".", "addReg", "(", "NewSrc", ",", "RegState", "::", "Define", "\|", "RegState", "::", "Undef", ",", "X86", "::", "sub_32bit", ")", ".", "addOperand", "(", "Src", ")", ";" ]	[ "return", "true", ";", "}", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", ")", "{", "ImplicitOp", "=", "Src", ";", "ImplicitOp", ".", "setImplicit", "(", ")", ";", "NewSrc", "=", "getX86SubSuperRegister", "(", "Src", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "isKill", "=", "Src", ".", "isKill", "(", ")", ";", "isUndef", "=", "Src", ".", "isUndef", "(", ")", ";", "}", "else", "{", "NewSrc", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";" ]
GCC	arm	MD	next_suggestion	CPU	620,209	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,210	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]	[ "def", "F2_conv_sf2w", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_5e2823", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,211	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
GCC	mips	MD	next_suggestion	CPU	620,212	[ "(", "pc", ")" ]	[ "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "FPCC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,213	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	620,214	[ "}" ]	[ "Kind", "=", "improveShuffleKindFromMask", "(", "Kind", ",", "Mask", ")", ";", "if", "(", "ST", "->", "hasVector", "(", ")", ")", "{", "unsigned", "NumVectors", "=", "getNumVectorRegs", "(", "Tp", ")", ";", "if", "(", "Tp", "->", "getScalarType", "(", ")", "->", "isFP128Ty", "(", ")", ")", "return", "(", "Kind", "==", "TargetTransformInfo", "::", "SK_Broadcast", "?", "NumVectors", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "switch", "(", "Kind", ")", "{", "case", "TargetTransformInfo", "::", "SK_ExtractSubvector", ":", "return", "(", "Index", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "NumVectors", ")", ";", "case", "TargetTransformInfo", "::", "SK_Broadcast", ":", "return", "NumVectors", "-", "<NUM_LIT>", ";", "default", ":", "return", "NumVectors", ";" ]
LLVM	TL45	CPP	next_suggestion	MPU	620,215	[ "if", "(", "LowerTL45MachineOperandToMCOperand", "(", "MO", ",", "MCOp", ",", "*", "this", ")", ")", "TmpInst", ".", "addOperand", "(", "MCOp", ")", ";" ]	[ "if", "(", "emitPseudoExpansionLowering", "(", "*", "OutStreamer", ",", "MI", ")", ")", "return", ";", "MCInst", "TmpInst", ";", "TmpInst", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "MCOperand", "MCOp", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	620,216	[ "return", "IsGP64bit", ";", "}" ]	[ "bool", "isGP64bit", "(", ")", "const", "{" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	620,217	[ "}" ]	[ "NewN", "->", "Flags", "&=", "~", "GepNode", "::", "Used", ";", "if", "(", "C", ")", "C", "->", "Parent", "=", "NewN", ";", "C", "=", "NewN", ";", "N", "=", "N", "->", "Parent", ";", "}", "if", "(", "!", "NewNode", ")", "return", ";", "NodeToUsesMap", "::", "iterator", "UF", "=", "Uses", ".", "find", "(", "Node", ")", ";", "assert", "(", "UF", "!=", "Uses", ".", "end", "(", ")", ")", ";", "UseSet", "&", "Us", "=", "UF", "->", "second", ";", "UseSet", "NewUs", ";", "for", "(", "Use", "", "U", ":", "Us", ")", "{", "if", "(", "U", "->", "getUser", "(", ")", "==", "R", ")", "NewUs", ".", "insert", "(", "U", ")", ";", "}", "for", "(", "Use", "", "U", ":", "NewUs", ")", "Us", ".", "remove", "(", "U", ")", ";", "if", "(", "Us", ".", "empty", "(", ")", ")", "{", "Node", "->", "Flags", "&=", "~", "GepNode", "::", "Used", ";", "Uses", ".", "erase", "(", "UF", ")", ";", "}", "NewNode", "->", "Flags", "\|=", "GepNode", "::", "Used", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "new node: ", "<STR_LIT>", "<<", "NewNode", "<<", "<STR_LIT>", " ", "<STR_LIT>", "<<", "*", "NewNode", "<<", "'", "\\n", "'", ")", ";", "assert", "(", "!", "NewUs", ".", "empty", "(", ")", ")", ";", "Uses", "[", "NewNode", "]", "=", "NewUs", ";" ]
LLVM	Mips	TD	next_suggestion	CPU	620,218	[ "InstrItinClass", "Itinerary", "=", "Itin", ";" ]	[ "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";", "list", "<", "dag", ">", "Pattern", "=", "[", "(", "set", "RC", ":", "$", "fd", ",", "(", "OpNode", "RC", ":", "$", "fs", ",", "RC", ":", "$", "ft", ")", ")", "]", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,219	[ "let", "Uses", "=", "[", "USR", "]", ";" ]	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	620,220	[ ",", "MVT", "::", "i32", ")", ";" ]	[ "bool", "UseMovddup", "=", "HasSSE3", "&&", "(", "!", "Op", ".", "hasOneUse", "(", ")", "\|\|", "isVectorLoad", "(", "V1", ")", ")", ";", "MVT", "PVT", "=", "UseMovddup", "?", "MVT", "::", "v2f64", ":", "MVT", "::", "v4f32", ";", "MVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "==", "PVT", ")", "return", "Op", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "NumElems", "=", "PVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElems", "==", "<NUM_LIT>", ")", "{", "SDValue", "Cst", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "Mask", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", ",", "MVT", "::", "v2i32", ",", "Cst", ",", "Cst", ")", ";", "}", "else", "{", "assert", "(", "NumElems", "==", "<NUM_LIT>", ")", ";", "SDValue", "Cst0", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Cst1", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	620,221	[ "}" ]	[ "unsigned", "BPReg", "=", "HasBP", "?", "(", "unsigned", ")", "RegInfo", "->", "getBaseRegister", "(", "MF", ")", ":", "FPReg", ";", "unsigned", "BP8Reg", "=", "HasBP", "?", "(", "unsigned", ")", "PPC", "::", "X30", ":", "FP8Reg", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "for", "(", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "end", "(", ")", ";", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ";", ")", "{", "--", "MBBI", ";", "for", "(", "MachineOperand", "&", "MO", ":", "MBBI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "switch", "(", "MO", ".", "getReg", "(", ")", ")", "{", "case", "PPC", "::", "FP", ":", "MO", ".", "setReg", "(", "FPReg", ")", ";", "break", ";", "case", "PPC", "::", "FP8", ":", "MO", ".", "setReg", "(", "FP8Reg", ")", ";", "break", ";", "case", "PPC", "::", "BP", ":", "MO", ".", "setReg", "(", "BPReg", ")", ";", "break", ";", "case", "PPC", "::", "BP8", ":", "MO", ".", "setReg", "(", "BP8Reg", ")", ";", "break", ";", "}", "}", "}" ]
GCC	i386	MD	stmt_completion	CPU	620,222	[ ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	Xtensa	CPP	next_suggestion	MPU	620,223	[ "}" ]	[ "static", "MCInstPrinter", "*", "createXtensaMCInstPrinter", "(", "const", "Triple", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", "{", "return", "new", "XtensaInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";" ]
GCC	nds32	CPP	stmt_completion	CPU	620,224	[ ",", "regno", ")", ";" ]	[ "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "ca", ")", ";", "tree", "type", "=", "arg", ".", "type", ";", "machine_mode", "mode", "=", "arg", ".", "mode", ";", "if", "(", "arg", ".", "end_marker_p", "(", ")", ")", "return", "NULL_RTX", ";", "if", "(", "!", "arg", ".", "named", ")", "{", "if", "(", "TARGET_HARD_FLOAT", ")", "return", "NULL_RTX", ";", "if", "(", "NDS32_ARG_PARTIAL_IN_GPR_REG_P", "(", "cum", "->", "gpr_offset", ",", "mode", ",", "type", ")", ")", "{", "regno", "=", "NDS32_AVAILABLE_REGNUM_FOR_GPR_ARG", "(", "cum", "->", "gpr_offset", ",", "mode", ",", "type", ")", ";", "return", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "}", "return", "NULL_RTX", ";", "}", "if", "(", "TARGET_HARD_FLOAT", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", "&&", "NDS32_ARG_ENTIRE_IN_FPR_REG_P", "(", "cum", "->", "fpr_offset", ",", "mode", ",", "type", ")", ")", "{", "regno", "=", "NDS32_AVAILABLE_REGNUM_FOR_FPR_ARG", "(", "cum", "->", "fpr_offset", ",", "mode", ",", "type", ")", ";", "return", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "}", "else", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "!=", "MODE_FLOAT", "&&", "NDS32_ARG_ENTIRE_IN_GPR_REG_P", "(", "cum", "->", "gpr_offset", ",", "mode", ",", "type", ")", ")", "{", "regno", "=", "NDS32_AVAILABLE_REGNUM_FOR_GPR_ARG", "(", "cum", "->", "gpr_offset", ",", "mode", ",", "type", ")", ";", "return", "gen_rtx_REG", "(", "mode" ]
LLVM	X86	CPP	stmt_completion	CPU	620,225	[ ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ";" ]	[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v4f64", ",", "V1", ",", "DAG", ".", "getTargetConstant", "(", "VPERMILPMask", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";", "}", "if", "(", "Subtarget", ".", "hasAVX2", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v4f64", ",", "V1", ",", "getV4X86ShuffleImm8ForMask", "(", "Mask", ",", "DL", ",", "DAG", ")", ")", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "MVT", "::", "v4f64", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsLanePermuteAndPermute", "(", "DL", ",", "MVT", "::", "v4f64", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "return", "lowerShuffleAsLanePermuteAndShuffle", "(", "DL", ",", "MVT", "::", "v4f64", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ",", "Subtarget", ")", ";", "}", "if", "(", "SDValue", "V", "=", "lowerShuffleWithUNPCK", "(", "DL", ",", "MVT", "::", "v4f64", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Blend", "=", "lowerShuffleAsBlend", "(", "DL", ",", "MVT", "::", "v4f64", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Op", "=", "lowerShuffleWithSHUFPD", "(", "DL", ",", "MVT", "::", "v4f64", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Op", ";", "if", "(", "is128BitLaneCrossingShuffleMask", "(", "MVT", "::", "v4f64", ",", "Mask", ")", "&&", "!", "all_of", "(", "Mask", ",", "[", "]", "(", "int", "M", ")", "{", "return", "M", "<", "<NUM_LIT>", "\|\|", "(", "<NUM_LIT>", "<=", "M", "&&", "M", "<", "<NUM_LIT>", ")", ";", "}", ")", "&&", "(", "V1", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "BUILD_VECTOR", ")", "&&", "(", "V2", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "BUILD_VECTOR", ")", ")", "if", "(", "SDValue", "Op", "=", "lowerShuffleAsLanePermuteAndSHUFP", "(", "DL", ",", "MVT", "::", "v4f64", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "Op", ";", "if", "(", "isShuffleMaskInputInPlace", "(", "<NUM_LIT>", ",", "Mask", ")", "\|\|", "isShuffleMaskInputInPlace", "(", "<NUM_LIT>", ",", "Mask", ")", ")", "return", "lowerShuffleAsDecomposedShuffleMerge", "(", "DL", ",", "MVT", "::", "v4f64" ]
GCC	rs6000	MD	next_suggestion	CPU	620,226	[ "{" ]	[ "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "P", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "P", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "P", "CA_REGNO", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "P", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "reg", ":", "P", "CA_REGNO", ")", "(", "ne", ":", "P", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", ")", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "P", "(", "match_dup", "<NUM_LIT>", ")", "(", "reg", ":", "P", "CA_REGNO", ")", ")", ")", "(", "clobber", "(", "reg", ":", "P", "CA_REGNO", ")", ")", "]", ")", "]" ]
LLVM	AArch64	CPP	stmt_completion	CPU	620,227	[ ")", ")", ";" ]	[ "initializeAArch64MIPeepholeOptPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(" ]
LLVM	PTX	CPP	stmt_completion	GPU	620,228	[ ";" ]	[ "virtual", "unsigned", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", "PTX does not have a frame register", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>" ]
LLVM	AArch64	CPP	stmt_completion	CPU	620,229	[ "i64", ")", ")", ";" ]	[ "if", "(", "SDValue", "Res", "=", "performLastTrueTestVectorCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Res", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "const", "bool", "FullFP16", "=", "DAG", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "hasFullFP16", "(", ")", ";", "bool", "IsStrict", "=", "N0", "->", "isStrictFPOpcode", "(", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "VT", ".", "isInteger", "(", ")", "?", "DAG", ".", "getZExtOrTrunc", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ":", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isNullConstant", "(", "N1", ")", "&&", "hasPairwiseAdd", "(", "N0", "->", "getOpcode", "(", ")", ",", "VT", ",", "FullFP16", ")", "&&", "(", "!", "IsStrict", "\|\|", "N0", ".", "hasOneUse", "(", ")", ")", ")", "{", "SDLoc", "DL", "(", "N0", ")", ";", "SDValue", "N00", "=", "N0", "->", "getOperand", "(", "IsStrict", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "SDValue", "N01", "=", "N0", "->", "getOperand", "(", "IsStrict", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "ShuffleVectorSDNode", "*", "Shuffle", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "N01", ")", ";", "SDValue", "Other", "=", "N00", ";", "if", "(", "!", "Shuffle", ")", "{", "Shuffle", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "N00", ")", ";", "Other", "=", "N01", ";", "}", "if", "(", "Shuffle", "&&", "Shuffle", "->", "getMaskElt", "(", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "Other", "==", "Shuffle", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "{", "SDValue", "Extract1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "VT", ",", "Other", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::" ]
GCC	sh	MD	next_suggestion	CPU	620,230	[ "<STR_LIT>" ]	[ "(", "gt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM	X86	CPP	stmt_completion	CPU	620,231	[ ";" ]	[ "EVT", "SrcVT", "=", "ExtVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i1", ")", "return", "false", ";", "return", "true" ]
LLVM	ARM64	TD	next_suggestion	CPU	620,232	[ "}" ]	[ "class", "HintI", "<", "string", "mnemonic", ">", ":", "SimpleSystemI", "<", "<NUM_LIT>", ",", "(", "ins", "imm0_127", ":", "$", "imm", ")", ",", "mnemonic", "#", "<STR_LIT>", ",", "<STR_LIT>", ">", ",", "Sched", "<", "[", "WriteHint", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";" ]
GCC	powerpcspe	CPP	code_generation	CPU	620,233	[ "void", "rs6000_call_aix", "(", "rtx", "value", ",", "rtx", "func_desc", ",", "rtx", "flag", ",", "rtx", "cookie", ")", "{", "const", "bool", "direct_call_p", "=", "GET_CODE", "(", "func_desc", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_FUNCTION_P", "(", "func_desc", ")", ";", "rtx", "toc_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "TOC_REGNUM", ")", ";", "rtx", "toc_load", "=", "NULL_RTX", ";", "rtx", "toc_restore", "=", "NULL_RTX", ";", "rtx", "func_addr", ";", "rtx", "abi_reg", "=", "NULL_RTX", ";", "rtx", "call", "[", "<NUM_LIT>", "]", ";", "int", "n_call", ";", "rtx", "insn", ";", "if", "(", "INTVAL", "(", "cookie", ")", "&", "CALL_LONG", ")", "func_desc", "=", "rs6000_longcall_ref", "(", "func_desc", ")", ";", "if", "(", "GET_CODE", "(", "func_desc", ")", "!=", "SYMBOL_REF", "\|\|", "(", "DEFAULT_ABI", "==", "ABI_AIX", "&&", "!", "SYMBOL_REF_FUNCTION_P", "(", "func_desc", ")", ")", ")", "{", "rtx", "stack_ptr", "=", "gen_rtx_REG", "(", "Pmode", ",", "STACK_POINTER_REGNUM", ")", ";", "rtx", "stack_toc_offset", "=", "GEN_INT", "(", "RS6000_TOC_SAVE_SLOT", ")", ";", "rtx", "stack_toc_mem", "=", "gen_frame_mem", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_ptr", ",", "stack_toc_offset", ")", ")", ";", "rtx", "stack_toc_unspec", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "stack_toc_offset", ")", ",", "UNSPEC_TOCSLOT", ")", ";", "toc_restore", "=", "gen_rtx_SET", "(", "toc_reg", ",", "stack_toc_unspec", ")", ";", "if", "(", "TARGET_SAVE_TOC_INDIRECT", "&&", "!", "cfun", "->", "calls_alloca", ")", "cfun", "->", "machine", "->", "save_toc_in_prologue", "=", "true", ";", "else", "{", "MEM_VOLATILE_P", "(", "stack_toc_mem", ")", "=", "<NUM_LIT>", ";", "emit_move_insn", "(", "stack_toc_mem", ",", "toc_reg", ")", ";", "}", "if", "(", "DEFAULT_ABI", "==", "ABI_ELFv2", ")", "{", "func_addr", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "func_addr", ",", "func_desc", ")", ";", "abi_reg", "=", "func_addr", ";", "}", "else", "{", "func_desc", "=", "force_reg", "(", "Pmode", ",", "func_desc", ")", ";", "func_addr", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_move_insn", "(", "func_addr", ",", "gen_rtx_MEM", "(", "Pmode", ",", "func_desc", ")", ")", ";", "rtx", "func_toc_offset", "=", "GEN_INT", "(", "GET_MODE_SIZE", "(", "Pmode", ")", ")", ";", "rtx", "func_toc_mem", "=", "gen_rtx_MEM", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "func_desc", ",", "func_toc_offset", ")", ")", ";", "toc_load", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "func_toc_mem", ")", ";", "if", "(", "!", "direct_call_p", "&&", "TARGET_POINTERS_TO_NESTED_FUNCTIONS", "&&", "!", "chain_already_loaded", "(", "get_current_sequence", "(", ")", "->", "next", "->", "last", ")", ")", "{", "rtx", "sc_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "STATIC_CHAIN_REGNUM", ")", ";", "rtx", "func_sc_offset", "=", "GEN_INT", "(", "<NUM_LIT>", "*", "GET_MODE_SIZE", "(", "Pmode", ")", ")", ";", "rtx", "func_sc_mem", "=", "gen_rtx_MEM", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "func_desc", ",", "func_sc_offset", ")", ")", ";", "emit_move_insn", "(", "sc_reg", ",", "func_sc_mem", ")", ";", "abi_reg", "=", "sc_reg", ";", "}", "}", "}", "else", "{", "abi_reg", "=", "toc_reg", ";", "func_addr", "=", "func_desc", ";", "}", "call", "[", "<NUM_LIT>", "]", "=", "gen_rtx_CALL", "(", "VOIDmode", ",", "gen_rtx_MEM", "(", "SImode", ",", "func_addr", ")", ",", "flag", ")", ";", "if", "(", "value", "!=", "NULL_RTX", ")", "call", "[", "<NUM_LIT>", "]", "=", "gen_rtx_SET", "(", "value", ",", "call", "[", "<NUM_LIT>", "]", ")", ";", "n_call", "=", "<NUM_LIT>", ";", "if", "(", "toc_load", ")", "call", "[", "n_call", "++", "]", "=", "toc_load", ";", "if", "(", "toc_restore", ")", "call", "[", "n_call", "++", "]", "=", "toc_restore", ";", "call", "[", "n_call", "++", "]", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "LR_REGNO", ")", ")", ";", "insn", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec_v", "(", "n_call", ",", "call", ")", ")", ";", "insn", "=", "emit_call_insn", "(", "insn", ")", ";", "if", "(", "abi_reg", ")", "use_reg", "(", "&", "CALL_INSN_FUNCTION_USAGE", "(", "insn", ")", ",", "abi_reg", ")", ";", "}" ]	[ "Expand", "code", "to", "perform", "a", "call", "under", "the", "AIX", "or", "ELFv2", "ABI", "." ]
GCC	s390	MD	stmt_completion	MPU	620,234	[ ")" ]	[ "(", "clobber", "(", "match_scratch", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	P2	CPP	stmt_completion	MPU	620,235	[ ";" ]	[ "reorder", "=", "false" ]
LLVM	Tile64	CPP	next_suggestion	VLIW	620,236	[ "SDValue", "NewVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "NewSP", ")", ";" ]	[ "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Size", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "SPReg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "SDValue", "SP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "SPReg", ",", "MVT", "::", "i32", ")", ";", "Chain", "=", "SP", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "NewSP", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "DL", ",", "MVT", "::", "i32", ",", "SP", ",", "Size", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "SPReg", ",", "NewSP", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Other", ",", "Chain", ")", ";" ]
GCC	arm	MD	program_repair	CPU	620,237	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "define_attr", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")" ]
GCC	sh	MD	program_repair	CPU	620,238	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "clobber", "(", "reg", ":", "SI", "PR_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "R4_REG", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "udiv", ":", "SI", "(", "reg", ":", "SI", "R4_REG", ")", "(", "reg", ":", "SI", "R5_REG", ")", ")", ")" ]
GCC	sparc	CPP	next_suggestion	CPU	620,239	[ "}" ]	[ "emit_move_insn", "(", "adjust_address", "(", "m_tramp", ",", "DImode", ",", "<NUM_LIT>", ")", ",", "fnaddr", ")", ";", "emit_insn", "(", "gen_flushdi", "(", "validize_mem", "(", "adjust_address", "(", "m_tramp", ",", "DImode", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "if", "(", "sparc_cpu", "!=", "PROCESSOR_ULTRASPARC", "&&", "sparc_cpu", "!=", "PROCESSOR_ULTRASPARC3", "&&", "sparc_cpu", "!=", "PROCESSOR_NIAGARA", "&&", "sparc_cpu", "!=", "PROCESSOR_NIAGARA2", "&&", "sparc_cpu", "!=", "PROCESSOR_NIAGARA3", "&&", "sparc_cpu", "!=", "PROCESSOR_NIAGARA4", "&&", "sparc_cpu", "!=", "PROCESSOR_NIAGARA7", ")", "emit_insn", "(", "gen_flushdi", "(", "validize_mem", "(", "adjust_address", "(", "m_tramp", ",", "DImode", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "emit_library_call", "(", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", "__enable_execute_stack", "<STR_LIT>", ")", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "XEXP", "(", "m_tramp", ",", "<NUM_LIT>", ")", ",", "Pmode", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,240	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
GCC	rs6000	CPP	next_suggestion	CPU	620,241	[ "}" ]	[ "inline", "vector", "unsigned", "short", "vec_vpkuwum", "(", "vector", "unsigned", "int", "a1", ",", "vector", "unsigned", "int", "a2", ")", "{", "return", "(", "vector", "unsigned", "short", ")", "_", "_", "builtin_altivec_vpkuwum", "(", "(", "vector", "signed", "int", ")", "a1", ",", "(", "vector", "signed", "int", ")", "a2", ")", ";" ]
LLVM	Lanai	CPP	next_suggestion	CPU	620,242	[ "}" ]	[ "int64_t", "Value", "=", "ConstExpr", "->", "getValue", "(", ")", ";", "return", "(", "Value", "!=", "<NUM_LIT>", ")", "&&", "(", "(", "Value", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";" ]
GCC	i386	MD	program_repair	CPU	620,243	[ "<FIXS>", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>", "<FIXS>", "", "return", "TARGET_AES", "?", "\\\"vaesenc\\t{%2, %1, %0\|%0, %1, %2}\\\" : \\\"%{evex%} vaesenc\\t{%2, %1, %0\|%0, %1, %2}\\\"<FIXE><FIXS>[(set_attr ", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>", "<FIXS>", "", "return", "TARGET_AES", "?", "\\\"vaesenclast\\t{%2, %1, %0\|%0, %1, %2}\\\" : \\\"%{evex%} vaesenclast\\t{%2, %1, %0\|%0, %1, %2}\\\"<FIXE><FIXS>[(set_attr ", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>", "<FIXS>", "", "return", "TARGET_AES", "?", "\\\"vaesdec\\t{%2, %1, %0\|%0, %1, %2}\\\" : \\\"%{evex%} vaesdec\\t{%2, %1, %0\|%0, %1, %2}\\\"<FIXE><FIXS>[(set_attr ", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>", "<FIXS>", "", "return", "TARGET_AES", "?", "\\\"vaesdeclast\\t{%2, %1, %0\|%0, %1, %2}\\\" : \\\"%{evex%} vaesdeclast\\t{%2, %1, %0\|%0, %1, %2}\\\"<FIXE><FIXS>[(set_attr ", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V2DI", "[", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", "UNSPEC_AESENC", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V2DI", "[", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", "UNSPEC_AESENCLAST", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V2DI", "[", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", "UNSPEC_AESDEC", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V2DI", "[", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", "UNSPEC_AESDECLAST", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
LLVM	UPT	CPP	stmt_completion	CPU	620,244	[ "UPTELFObjectWriter", ">", "(", "OSABI", ")", ";" ]	[ "return", "std", "::", "make_unique", "<" ]
LLVM	ARM	CPP	stmt_completion	CPU	620,245	[ "<", "<NUM_LIT>", ")", "++", "DefCycle", ";" ]	[ "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", ")", "{", "DefCycle", "=", "RegNo", "/", "<NUM_LIT>", ";", "if", "(", "DefCycle", "<", "<NUM_LIT>", ")", "DefCycle", "=", "<NUM_LIT>", ";", "DefCycle", "+=", "<NUM_LIT>", ";", "}", "else", "if", "(", "Subtarget", ".", "isLikeA9", "(", ")", "\|\|", "Subtarget", ".", "isSwift", "(", ")", ")", "{", "DefCycle", "=", "(", "RegNo", "/", "<NUM_LIT>", ")", ";", "if", "(", "(", "RegNo", "%", "<NUM_LIT>", ")", "\|\|", "DefAlign" ]
LLVM	ARM64	TD	next_suggestion	CPU	620,246	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	620,247	[ "bits", "<", "<NUM_LIT>", ">", "pred", ";" ]	[ "let", "InOperandList", "=", "(", "ins", "Rsrc", ":", "$", "src", ",", "DimMask", ":", "$", "mask", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "SPred", ":", "$", "pred", ")", ";", "let", "Itinerary", "=", "IIC_ScalarOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "mask", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";" ]
GCC	sparc	MD	next_suggestion	CPU	620,248	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
GCC	arm	CPP	stmt_completion	CPU	620,249	[ "a", ")", ";" ]	[ "return", "(", "int16x4_t", ")", "_", "_", "builtin_neon_vclzv4hi", "(", "_", "_" ]
LLVM	AArch64	TD	stmt_completion	CPU	620,250	[ ")", ")", ")", ",", "(", "DUP_ZI_H", "$", "a", ",", "$", "b", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "nxv8i16", "(", "AArch64dup", "(", "i32", "(", "SVE8BitLslImm", "i32", ":", "$", "a", ",", "i32", ":", "$", "b", ")" ]
GCC	sparc	MD	stmt_completion	CPU	620,251	[ "<STR_LIT>", ")", "]", ")" ]	[ "(", "compare", ":", "CCC", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM	AArch64	TD	stmt_completion	CPU	620,252	[ "<STR_LIT>", ";" ]	[ "let", "RenderMethod", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=" ]
LLVM	Mips	CPP	stmt_completion	CPU	620,253	[ "getValueType", "(", "ValVT", ")", ")", ";" ]	[ "case", "CCValAssign", "::", "AExtUpper", ":", "case", "CCValAssign", "::", "SExtUpper", ":", "case", "CCValAssign", "::", "ZExtUpper", ":", "{", "unsigned", "ValSizeInBits", "=", "ArgVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "LocSizeInBits", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "Opcode", "=", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExtUpper", "?", "ISD", "::", "SRL", ":", "ISD", "::", "SRA", ";", "Val", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Val", ",", "DAG", ".", "getConstant", "(", "LocSizeInBits", "-", "ValSizeInBits", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "break", ";", "}", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "AExtUpper", ":", "case", "CCValAssign", "::", "AExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "ValVT", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExtUpper", ":", "case", "CCValAssign", "::", "SExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertSext", ",", "DL", ",", "LocVT", ",", "Val", ",", "DAG", ".", "getValueType", "(", "ValVT", ")", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "ValVT", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExtUpper", ":", "case", "CCValAssign", "::", "ZExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertZext", ",", "DL", ",", "LocVT", ",", "Val", ",", "DAG", "." ]
LLVM	Hexagon	CPP	next_suggestion	DSP	620,254	[ "else", "if", "(", "ArgFlags", ".", "isZExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "ZExt", ";" ]	[ "ofst", "=", "State", ".", "AllocateStack", "(", "ArgFlags", ".", "getByValSize", "(", ")", ",", "<NUM_LIT>", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "ValNo", ",", "ValVT", ",", "ofst", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "if", "(", "LocVT", "==", "MVT", "::", "i1", "\|\|", "LocVT", "==", "MVT", "::", "i8", "\|\|", "LocVT", "==", "MVT", "::", "i16", ")", "{", "LocVT", "=", "MVT", "::", "i32", ";", "ValVT", "=", "MVT", "::", "i32", ";", "if", "(", "ArgFlags", ".", "isSExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "SExt", ";" ]
GCC	arm	MD	next_suggestion	CPU	620,255	[ "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_WSADZ", ")", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V2SI", "[", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	rl78	CPP	program_repair	MPU	620,256	[ "<FIXS>", "if", "(", "!", "MEM_P", "(", "x", ")", ")", "<FIXE>", "<FIXS>", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\033[35mrl78_far_p: ", "<STR_LIT>", ")", ";", "debug_rtx", "(", "x", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", " = %d\\033[0m\\n", "<STR_LIT>", ",", "MEM_ADDR_SPACE", "(", "x", ")", "==", "ADDR_SPACE_FAR", ")", ";", "<FIXE>" ]	[ "intrl78_far_p", "(", "rtx", "x", ")", "{", "<BUGS>", "if", "(", "GET_CODE", "(", "x", ")", "!=", "MEM", ")", "<BUGE>", "return", "<NUM_LIT>", ";", "#", "if", "DEBUG0", "<BUGS>", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\033[35mrl78_far_p: ", "<STR_LIT>", ")", ";", "debug_rtx", "(", "x", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", " = %d\\033[0m\\n", "<STR_LIT>", ",", "MEM_ADDR_SPACE", "(", "x", ")", "==", "ADDR_SPACE_FAR", ")", ";", "<BUGE>", "#", "endifreturn", "MEM_ADDR_SPACE", "(", "x", ")", "==", "ADDR_SPACE_FAR", ";", "}" ]
LLVM	AArch64	CPP	next_suggestion	CPU	620,257	[ "}" ]	[ "return", "VT", "==", "MVT", "::", "i8", "\|\|", "VT", "==", "MVT", "::", "i16", "\|\|", "VT", "==", "MVT", "::", "i32", "\|\|", "VT", "==", "MVT", "::", "i64", ";", "}", ";", "MVT", "KeptBitsVT", "=", "MVT", "::", "getIntegerVT", "(", "KeptBits", ")", ";", "return", "VTIsOk", "(", "XVT", ")", "&&", "VTIsOk", "(", "KeptBitsVT", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,258	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "C4_and_andn", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Ps4", ",", "PredRegs", ":", "$", "Pt4", ",", "PredRegs", ":", "$", "Pu4", ")", ",", "<STR_LIT>", ",", "tc_b31c2e97", ",", "TypeCR", ">", ",", "Enc_9ac432", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	620,259	[ ";" ]	[ "Operands", ".", "push_back", "(", "make_unique", "<", "WebAssemblyOperand", ">", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "NameLoc", ",", "SMLoc", "::", "getFromPointer", "(", "NameLoc", ".", "getPointer", "(", ")", "+", "Name", ".", "size", "(", ")", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "{", "StringRef", "(", "NameLoc", ".", "getPointer", "(", ")", ",", "Name", ".", "size", "(", ")", ")", "}", ")", ")", ";", "auto", "NamePair", "=", "Name", ".", "split", "(", "'", ".", "'", ")", ";", "if", "(", "NamePair", ".", "second", ".", "empty", "(", ")", ")", "std", "::", "swap", "(", "NamePair", ".", "first", ",", "NamePair", ".", "second", ")", ";", "while", "(", "Lexer", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "auto", "&", "Tok", "=", "Lexer", ".", "getTok", "(", ")", ";", "switch", "(", "Tok", ".", "getKind", "(", ")", ")", "{", "case", "AsmToken", "::", "Identifier", ":", "{", "auto", "&", "Id", "=", "Lexer", ".", "getTok", "(", ")", ";", "const", "MCExpr", "*", "Val", ";", "SMLoc", "End" ]
GCC	m32c	CPP	next_suggestion	MPU	620,260	[ "}" ]	[ "void", "m32c_emit_eh_epilogue", "(", "rtx", "ret_addr", ")", "{", "emit_jump_insn", "(", "gen_eh_epilogue", "(", "ret_addr", ",", "cfun", "->", "machine", "->", "eh_stack_adjust", ")", ")", ";" ]
LLVM	SPIRV	CPP	program_repair	Virtual ISA	620,261	[ "<FIXS>", "if", "(", "!", "IsLoad", ")", "{", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "if", "(", "(", "IsLoad", "&&", "NumArgs", ">=", "<NUM_LIT>", ")", "\|\|", "NumArgs", ">=", "<NUM_LIT>", ")", "{", "<FIXE>", "<FIXS>", "MRI", "->", "setRegClass", "(", "Call", "->", "Arguments", "[", "IsLoad", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "]", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "IsLoad", "&&", "NumArgs", ">=", "<NUM_LIT>", ")", "\|\|", "NumArgs", ">=", "<NUM_LIT>", ")", "{", "<FIXE>" ]	[ "}", "MIB", ".", "addUse", "(", "Call", "->", "Arguments", "[", "<NUM_LIT>", "]", ")", ";", "<BUGS>", "if", "(", "!", "IsLoad", ")", "<BUGE>", "MIB", ".", "addUse", "(", "Call", "->", "Arguments", "[", "<NUM_LIT>", "]", ")", ";", "<BUGS>", "MachineRegisterInfo", "*", "MRI", "=", "MIRBuilder", ".", "getMRI", "(", ")", ";", "<BUGE>", "unsigned", "NumArgs", "=", "Call", "->", "Arguments", ".", "size", "(", ")", ";", "<BUGS>", "if", "(", "(", "IsLoad", "&&", "NumArgs", ">=", "<NUM_LIT>", ")", "\|\|", "NumArgs", ">=", "<NUM_LIT>", ")", "<BUGE>", "MIB", ".", "addImm", "(", "getConstFromIntrinsic", "(", "Call", "->", "Arguments", "[", "IsLoad", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "]", ",", "MRI", ")", ")", ";", "<BUGS>", "if", "(", "(", "IsLoad", "&&", "NumArgs", ">=", "<NUM_LIT>", ")", "\|\|", "NumArgs", ">=", "<NUM_LIT>", ")", "<BUGE>", "MIB", ".", "addImm", "(", "getConstFromIntrinsic", "(", "Call", "->", "Arguments", "[", "IsLoad", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "]", ",", "MRI", ")", ")", ";", "return", "true", ";", "}" ]
GCC	aarch64	CPP	code_generation	CPU	620,262	[ "enum", "aarch64_symbol_type", "aarch64_classify_symbol", "(", "rtx", "x", ",", "rtx", "offset", ",", "enum", "aarch64_symbol_context", "context", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", "{", "switch", "(", "aarch64_cmodel", ")", "{", "case", "AARCH64_CMODEL_LARGE", ":", "return", "SYMBOL_FORCE_TO_MEM", ";", "case", "AARCH64_CMODEL_TINY_PIC", ":", "case", "AARCH64_CMODEL_TINY", ":", "return", "SYMBOL_TINY_ABSOLUTE", ";", "case", "AARCH64_CMODEL_SMALL_PIC", ":", "case", "AARCH64_CMODEL_SMALL", ":", "return", "SYMBOL_SMALL_ABSOLUTE", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", "{", "if", "(", "aarch64_cmodel", "==", "AARCH64_CMODEL_LARGE", ")", "return", "SYMBOL_FORCE_TO_MEM", ";", "if", "(", "aarch64_tls_symbol_p", "(", "x", ")", ")", "return", "aarch64_classify_tls_symbol", "(", "x", ")", ";", "switch", "(", "aarch64_cmodel", ")", "{", "case", "AARCH64_CMODEL_TINY", ":", "if", "(", "SYMBOL_REF_WEAK", "(", "x", ")", "\|\|", "INTVAL", "(", "offset", ")", "<", "-", "<NUM_LIT>", "\|\|", "INTVAL", "(", "offset", ")", ">", "<NUM_LIT>", ")", "return", "SYMBOL_FORCE_TO_MEM", ";", "return", "SYMBOL_TINY_ABSOLUTE", ";", "case", "AARCH64_CMODEL_SMALL", ":", "if", "(", "SYMBOL_REF_WEAK", "(", "x", ")", "\|\|", "!", "IN_RANGE", "(", "INTVAL", "(", "offset", ")", ",", "HOST_WIDE_INT_C", "(", "-", "<NUM_LIT>", ")", ",", "HOST_WIDE_INT_C", "(", "<NUM_LIT>", ")", ")", ")", "return", "SYMBOL_FORCE_TO_MEM", ";", "return", "SYMBOL_SMALL_ABSOLUTE", ";", "case", "AARCH64_CMODEL_TINY_PIC", ":", "if", "(", "!", "aarch64_symbol_binds_local_p", "(", "x", ")", ")", "return", "SYMBOL_TINY_GOT", ";", "return", "SYMBOL_TINY_ABSOLUTE", ";", "case", "AARCH64_CMODEL_SMALL_PIC", ":", "if", "(", "!", "aarch64_symbol_binds_local_p", "(", "x", ")", ")", "return", "SYMBOL_SMALL_GOT", ";", "return", "SYMBOL_SMALL_ABSOLUTE", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "return", "SYMBOL_FORCE_TO_MEM", ";", "}" ]	[ "Return", "the", "method", "that", "should", "be", "used", "to", "access", "SYMBOL_REF", "or", "LABEL_REF", "X", "." ]
GCC	arm	CPP	stmt_completion	CPU	620,263	[ "_", "b", ")", ";" ]	[ "return", "_", "_", "builtin_neon_vcvts_nv8hf", "(", "_", "_", "a", ",", "_" ]
GCC	visium	CPP	code_generation	Virtual ISA	620,264	[ "bool", "ok_for_simple_move_operands", "(", "rtx", "*", "operands", ",", "machine_mode", "mode", ")", "{", "if", "(", "!", "register_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", "&&", "!", "reg_or_0_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", ")", "return", "false", ";", "if", "(", "visium_flags_exposed", "&&", "gpc_reg_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", "&&", "gpc_reg_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", ")", "return", "false", ";", "return", "true", ";", "}" ]	[ "Return", "true", "if", "the", "operands", "are", "valid", "for", "a", "simple", "move", "insn", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,265	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MajOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MinOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rdd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rss", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rtt", ";" ]
GCC	aarch64	CPP	next_suggestion	CPU	620,266	[ "}" ]	[ "bool", "writeback", "=", "false", ";", "bool", "ldp", "=", "false", ";", "if", "(", "!", "INSN_P", "(", "insn", ")", "\|\|", "DEBUG_INSN_P", "(", "insn", ")", ")", "continue", ";", "if", "(", "get_load_info", "(", "insn", ",", "loop", ",", "&", "dest", ",", "&", "base", ",", "&", "offset", ",", "&", "writeback", ",", "&", "ldp", ")", ")", "{", "tag_insn_info", "*", "i", "=", "new", "tag_insn_info", "(", "insn", ",", "dest", ",", "base", ",", "offset", ",", "writeback", ",", "ldp", ")", ";", "rtx", "tag", "=", "GEN_INT", "(", "i", "->", "tag", "(", ")", ")", ";", "tag_map", ".", "get_or_insert", "(", "tag", ")", ".", "safe_push", "(", "i", ")", ";" ]
GCC	sh	MD	stmt_completion	CPU	620,267	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	620,268	[ "NewInstr", ")", ";" ]	[ "MachineInstr", "", "NewInstr", "=", "MF", "->", "CreateMachineInstr", "(", "TII", "->", "get", "(", "NewOpcode", ")", ",", "DL", ")", ";", "blk", "->", "insert", "(", "I", ",", "NewInstr", ")", ";", "MachineInstrBuilder", "(", "", "MF", ",", "NewInstr", ")", ".", "addReg", "(", "RegNum", ",", "false", ")", ";", "SHOWNEWINSTR", "(" ]
LLVM	MCS51	CPP	stmt_completion	MPU	620,269	[ ")", ")", ")", ";" ]	[ "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(" ]
GCC	sparc	CPP	stmt_completion	CPU	620,270	[ ",", "_", "_", "i64", "_", "_", "B", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "i64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "vis_fpadd64", "(", "_", "_", "i64", "_", "_", "A" ]
LLVM	X86	CPP	next_suggestion	CPU	620,271	[ "}" ]	[ "}", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "X86", "::", "CondCode", "BranchCode", "=", "GetCondFromBranchOpc", "(", "I", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "BranchCode", "==", "X86", "::", "COND_INVALID", ")", "return", "true", ";", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "FBB", "=", "TBB", ";", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "BranchCode", ")", ")", ";", "continue", ";", "}", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "TBB", ")", ";", "if", "(", "TBB", "!=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", "return", "true", ";", "X86", "::", "CondCode", "OldBranchCode", "=", "(", "X86", "::", "CondCode", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "if", "(", "OldBranchCode", "==", "BranchCode", ")", "continue", ";", "if", "(", "(", "OldBranchCode", "==", "X86", "::", "COND_NP", "&&", "BranchCode", "==", "X86", "::", "COND_E", ")", "\|\|", "(", "OldBranchCode", "==", "X86", "::", "COND_E", "&&", "BranchCode", "==", "X86", "::", "COND_NP", ")", ")", "BranchCode", "=", "X86", "::", "COND_NP_OR_E", ";", "else", "if", "(", "(", "OldBranchCode", "==", "X86", "::", "COND_P", "&&", "BranchCode", "==", "X86", "::", "COND_NE", ")", "\|\|", "(", "OldBranchCode", "==", "X86", "::", "COND_NE", "&&", "BranchCode", "==", "X86", "::", "COND_P", ")", ")", "BranchCode", "=", "X86", "::", "COND_NE_OR_P", ";", "else", "return", "true", ";", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "BranchCode", ")", ";", "}", "return", "false", ";" ]
LLVM	ARM64	TD	stmt_completion	CPU	620,272	[ "<STR_LIT>", ";" ]	[ "let", "DiagnosticType", "=" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,273	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A4_cmpheq", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeS_3op", ">", ",", "Enc_c2b48e", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	620,274	[ "(", "Constraint", ")", ";" ]	[ "default", ":", "break", ";", "case", "'", "d", "'", ":", "case", "'", "y", "'", ":", "case", "'", "f", "'", ":", "case", "'", "c", "'", ":", "case", "'", "l", "'", ":", "case", "'", "x", "'", ":", "return", "C_RegisterClass", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType" ]
LLVM	AArch64	CPP	program_repair	CPU	620,275	[ "<FIXS>", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ".", "getIterator", "(", ")", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "<FIXE>" ]	[ "MF", "->", "insert", "(", "++", "OrigBB", "->", "getIterator", "(", ")", ",", "NewBB", ")", ";", "<BUGS>", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "<BUGE>" ]
LLVM	Mips	CPP	code_generation	CPU	620,276	[ "void", "MipsRegisterBankInfo", "::", "setRegBank", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ")", "const", "{", "Register", "Dest", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_STORE", ":", "break", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_SELECT", ":", "case", "TargetOpcode", "::", "G_PHI", ":", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "{", "assert", "(", "MRI", ".", "getType", "(", "Dest", ")", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Unexpected operand type.", "<STR_LIT>", ")", ";", "MRI", ".", "setRegBank", "(", "Dest", ",", "getRegBank", "(", "Mips", "::", "GPRBRegBankID", ")", ")", ";", "break", ";", "}", "case", "TargetOpcode", "::", "G_PTR_ADD", ":", "{", "assert", "(", "MRI", ".", "getType", "(", "Dest", ")", ".", "isPointer", "(", ")", "&&", "<STR_LIT>", "Unexpected operand type.", "<STR_LIT>", ")", ";", "MRI", ".", "setRegBank", "(", "Dest", ",", "getRegBank", "(", "Mips", "::", "GPRBRegBankID", ")", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected opcode.", "<STR_LIT>", ")", ";", "}", "}" ]	[ "RegBankSelect", "determined", "that", "s64", "operand", "is", "better", "to", "be", "split", "into", "two", "s32", "operands", "in", "gprb", "." ]
LLVM	SystemZ	CPP	next_suggestion	CPU	620,277	[ "InVals", ".", "push_back", "(", "RetValue", ")", ";" ]	[ "SDValue", "SystemZTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_SystemZ", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "RetValue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "RetValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertSext", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "RetValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "RetValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertZext", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "RetValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "RetValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "RetValue", ")", ";" ]
GCC	csky	CPP	code_generation	CPU	620,278	[ "static", "void", "csky_conditional_register_usage", "(", "void", ")", "{", "if", "(", "TARGET_MINI_REGISTERS", ")", "{", "int", "i", ";", "for", "(", "i", "=", "(", "CSKY_LAST_MINI_REGNUM", "+", "<NUM_LIT>", ")", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "fixed_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "CSKY_TARGET_ARCH", "(", "CK802", ")", "\|\|", "CSKY_TARGET_ARCH", "(", "CK803", ")", "\|\|", "!", "TARGET_HIGH_REGISTERS", ")", "{", "int", "i", ";", "for", "(", "i", "=", "CSKY_FIRST_HIGH_REGNUM", ";", "i", "<=", "CSKY_LAST_HIGH_REGNUM", ";", "i", "++", ")", "{", "fixed_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "CSKY_TARGET_ARCH", "(", "CK801", ")", "\|\|", "CSKY_TARGET_ARCH", "(", "CK802", ")", ")", "{", "fixed_regs", "[", "CSKY_LR_REGNUM", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "CSKY_LR_REGNUM", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "TARGET_DSP", ")", "{", "fixed_regs", "[", "CSKY_HI_REGNUM", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "CSKY_HI_REGNUM", "]", "=", "<NUM_LIT>", ";", "fixed_regs", "[", "CSKY_LO_REGNUM", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "CSKY_LO_REGNUM", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "TARGET_HARD_FLOAT", ")", "{", "int", "regno", ";", "for", "(", "regno", "=", "CSKY_FIRST_VFP_REGNUM", ";", "regno", "<=", "CSKY_LAST_VFP3_REGNUM", ";", "regno", "++", ")", "{", "fixed_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "!", "TARGET_SUPPORT_FPV3", ")", "{", "int", "regno", ";", "for", "(", "regno", "=", "CSKY_FIRST_VFP3_REGNUM", ";", "regno", "<=", "CSKY_LAST_VFP3_REGNUM", ";", "regno", "++", ")", "{", "fixed_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "flag_pic", ")", "{", "fixed_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "<NUM_LIT>", ";", "}", "}" ]	[ "Implement", "TARGET_CONDITIONAL_REGISTER_USAGE", ".", "Conditionally", "modify", "five", "variables", "fixed_regs", ",", "call_used_regs", ",", "global_regs", ",", "reg_names", ",", "and", "reg_class_contents", ",", "to", "take", "into", "account", "any", "dependence", "of", "these", "register", "sets", "on", "target", "flags", ".", "CK801", "has", "registers", "r0-r8", "and", "r13-r15", ".", "CK802", "and", "CK803", "have", "registers", "r0-r15", "(", "the", "``", "low", "''", "registers", ")", ".", "Other", "cpus", "use", "registers", "r0-r31", "with", "-mhigh-registers", ",", "otherwise", "also", "only", "r0-r15", ".", "CK801", "only", "has", "16-bit", "instructions", ",", "most", "of", "which", "can", "only", "reference", "r0-r7", "(", "the", "``", "mini", "''", "registers", ")", ".", "So", "we", "mark", "regs", "outside", "that", "range", "as", "fixed", ".", "-msmart", "can", "be", "used", "on", "other", "arch", "variants", "to", "force", "the", "same", "behavior", "because", "it", "results", "in", "smaller", "code", "size", ".", "TODO", ":", "investigate", "whether", "it", "'s", "beneficial", "to", "use", "r8-r13", "as", "a", "spill", "class", "when", "TARGET_MINI_REGISTERS", "instead", "of", "making", "them", "unusable", "by", "the", "register", "allocator", "." ]
GCC	mcore	CPP	code_generation	MPU	620,279	[ "static", "void", "block_move_sequence", "(", "rtx", "dst_mem", ",", "rtx", "src_mem", ",", "int", "size", ",", "int", "align", ")", "{", "rtx", "temp", "[", "<NUM_LIT>", "]", ";", "machine_mode", "mode", "[", "<NUM_LIT>", "]", ";", "int", "amount", "[", "<NUM_LIT>", "]", ";", "bool", "active", "[", "<NUM_LIT>", "]", ";", "int", "phase", "=", "<NUM_LIT>", ";", "int", "next", ";", "int", "offset_ld", "=", "<NUM_LIT>", ";", "int", "offset_st", "=", "<NUM_LIT>", ";", "rtx", "x", ";", "x", "=", "XEXP", "(", "dst_mem", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "REG_P", "(", "x", ")", ")", "{", "x", "=", "force_reg", "(", "Pmode", ",", "x", ")", ";", "dst_mem", "=", "replace_equiv_address", "(", "dst_mem", ",", "x", ")", ";", "}", "x", "=", "XEXP", "(", "src_mem", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "REG_P", "(", "x", ")", ")", "{", "x", "=", "force_reg", "(", "Pmode", ",", "x", ")", ";", "src_mem", "=", "replace_equiv_address", "(", "src_mem", ",", "x", ")", ";", "}", "active", "[", "<NUM_LIT>", "]", "=", "active", "[", "<NUM_LIT>", "]", "=", "false", ";", "do", "{", "next", "=", "phase", ";", "phase", "^=", "<NUM_LIT>", ";", "if", "(", "size", ">", "<NUM_LIT>", ")", "{", "int", "next_amount", ";", "next_amount", "=", "(", "size", ">=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "(", "size", ">=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "next_amount", "=", "MIN", "(", "next_amount", ",", "align", ")", ";", "amount", "[", "next", "]", "=", "next_amount", ";", "mode", "[", "next", "]", "=", "mode_from_align", "[", "next_amount", "]", ";", "temp", "[", "next", "]", "=", "gen_reg_rtx", "(", "mode", "[", "next", "]", ")", ";", "x", "=", "adjust_address", "(", "src_mem", ",", "mode", "[", "next", "]", ",", "offset_ld", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp", "[", "next", "]", ",", "x", ")", ")", ";", "offset_ld", "+=", "next_amount", ";", "size", "-=", "next_amount", ";", "active", "[", "next", "]", "=", "true", ";", "}", "if", "(", "active", "[", "phase", "]", ")", "{", "active", "[", "phase", "]", "=", "false", ";", "x", "=", "adjust_address", "(", "dst_mem", ",", "mode", "[", "phase", "]", ",", "offset_st", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "x", ",", "temp", "[", "phase", "]", ")", ")", ";", "offset_st", "+=", "amount", "[", "phase", "]", ";", "}", "}", "while", "(", "active", "[", "next", "]", ")", ";", "}" ]	[ "Emit", "code", "to", "perform", "a", "block", "move", "with", "an", "offset", "sequence", "of", "ld/st", "instructions", "(", "...", ",", "ld", "0", ",", "st", "1", ",", "ld", "1", ",", "st", "0", ",", "...", ")", ".", "SIZE", "and", "ALIGN", "are", "known", "constants", ".", "DEST", "and", "SRC", "are", "registers", ".", "OFFSET", "is", "the", "known", "starting", "point", "for", "the", "output", "pattern", "." ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	620,280	[ "}" ]	[ "SelectVOP3Mods", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";", "SelectVOP3Mods", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "VCC", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "VCC", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "N", "->", "getVTList", "(", ")", ",", "Ops", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,281	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vv32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vv32", ";" ]
GCC	arm	CPP	next_suggestion	CPU	620,282	[ "}" ]	[ "else", "if", "(", "!", "push", "&&", "(", "mask", "&", "(", "<NUM_LIT>", "<<", "PC_REGNUM", ")", ")", ")", "{", "if", "(", "TARGET_INTERWORK", "\|\|", "TARGET_BACKTRACE", "\|\|", "current_function_calls_eh_return", ")", "{", "fprintf", "(", "f", ",", "<STR_LIT>", "}\\n", "<STR_LIT>", ")", ";", "thumb_exit", "(", "f", ",", "-", "<NUM_LIT>", ")", ";", "return", ";", "}", "else", "{", "if", "(", "mask", "&", "<NUM_LIT>", ")", "fprintf", "(", "f", ",", "<STR_LIT>", ", ", "<STR_LIT>", ")", ";", "asm_fprintf", "(", "f", ",", "<STR_LIT>", "%r", "<STR_LIT>", ",", "PC_REGNUM", ")", ";", "}", "}", "fprintf", "(", "f", ",", "<STR_LIT>", "}\\n", "<STR_LIT>", ")", ";", "if", "(", "push", "&&", "pushed_words", "&&", "dwarf2out_do_frame", "(", ")", ")", "{", "char", "", "l", "=", "dwarf2out_cfi_label", "(", ")", ";", "int", "pushed_mask", "=", "real_regs", ";", "", "cfa_offset", "+=", "pushed_words", "", "<NUM_LIT>", ";", "dwarf2out_def_cfa", "(", "l", ",", "SP_REGNUM", ",", "", "cfa_offset", ")", ";", "pushed_words", "=", "<NUM_LIT>", ";", "pushed_mask", "=", "real_regs", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<=", "<NUM_LIT>", ";", "regno", "++", ",", "pushed_mask", ">>=", "<NUM_LIT>", ")", "{", "if", "(", "pushed_mask", "&", "<NUM_LIT>", ")", "dwarf2out_reg_save", "(", "l", ",", "regno", ",", "<NUM_LIT>", "", "pushed_words", "++", "-", "", "cfa_offset", ")", ";", "}" ]
GCC	arm	CPP	stmt_completion	CPU	620,283	[ "ag_mode", ",", "&", "count", ")", ";" ]	[ "if", "(", "!", "use_vfp_abi", "(", "pcs_variant", ",", "false", ")", ")", "return", "false", ";", "return", "aapcs_vfp_is_call_or_return_candidate", "(", "pcs_variant", ",", "mode", ",", "type", ",", "&" ]
LLVM	X86	CPP	stmt_completion	CPU	620,284	[ ")", ";" ]	[ "for", "(", "unsigned", "Elt", "=", "<NUM_LIT>", ";", "Elt", "!=", "NumDstEltsPerLane", ";", "++", "Elt", ")", "{", "unsigned", "SrcIdx", "=", "Lane", "", "NumSrcEltsPerLane", "+", "Elt", "%", "NumSrcEltsPerLane", ";", "auto", "&", "UndefElts", "=", "(", "Elt", ">=", "NumSrcEltsPerLane", "?", "UndefElts1", ":", "UndefElts0", ")", ";", "auto", "&", "EltBits", "=", "(", "Elt", ">=", "NumSrcEltsPerLane", "?", "EltBits1", ":", "EltBits0", ")", ";", "if", "(", "UndefElts", "[", "SrcIdx", "]", ")", "{", "Undefs", ".", "setBit", "(", "Lane", "", "NumDstEltsPerLane", "+", "Elt", ")", ";", "continue", ";", "}", "APInt", "&", "Val", "=", "EltBits", "[", "SrcIdx", "]", ";", "if", "(", "IsSigned", ")", "{", "if", "(", "Val", ".", "isSignedIntN", "(", "DstBitsPerElt", ")", ")", "Val", "=", "Val", ".", "trunc", "(", "DstBitsPerElt", ")", ";", "else", "if", "(", "Val", ".", "isNegative", "(", ")", ")", "Val", "=", "APInt", "::", "getSignedMinValue", "(", "DstBitsPerElt", ")", ";", "else", "Val", "=", "APInt", "::", "getSignedMaxValue", "(", "DstBitsPerElt", ")", ";", "}", "else", "{", "if", "(", "Val", ".", "isIntN", "(", "DstBitsPerElt", ")", ")", "Val", "=", "Val", ".", "trunc", "(", "DstBitsPerElt", ")", ";", "else", "if", "(", "Val", ".", "isNegative", "(", ")", ")", "Val", "=", "APInt", "::", "getNullValue", "(", "DstBitsPerElt", ")", ";", "else", "Val", "=", "APInt", "::", "getAllOnesValue", "(", "DstBitsPerElt", ")", ";", "}", "Bits", "[", "Lane", "*", "NumDstEltsPerLane", "+", "Elt", "]", "=", "Val", ";", "}", "}", "return", "getConstVector", "(", "Bits", ",", "Undefs", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "DAG", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "if", "(", "SDValue", "V", "=", "combineHorizOpWithShuffle", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "N0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TRUNCATE", "&&", "N1", ".", "isUndef", "(", ")", "&&", "VT", "==", "MVT", "::", "v16i8", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "v8i32", ")", "{", "if", "(", "(", "IsSigned", "&&", "DAG", ".", "ComputeNumSignBits", "(", "N0", ")", ">", "<NUM_LIT>", ")", "\|\|", "(", "!", "IsSigned", "&&", "DAG", ".", "MaskedValueIsZero", "(", "N0", ",", "APInt", "::", "getHighBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ")", "{", "if", "(", "Subtarget", ".", "hasVLX", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDLoc", "dl", "(", "N" ]
LLVM	M680x0	CPP	stmt_completion	MPU	620,285	[ "getNumRegs", "(", ")", ";", "++", "i", ")", "{" ]	[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "TRC", "." ]
LLVM	SystemZ	TD	next_suggestion	CPU	620,286	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M5", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "!", "eq", "(", "m6or", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "M6", "{", "<NUM_LIT>", "}", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "!", "eq", "(", "m6or", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "M6", "{", "<NUM_LIT>", "}", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "!", "eq", "(", "m6or", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "M6", "{", "<NUM_LIT>", "}", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "!", "eq", "(", "m6or", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "M6", "{", "<NUM_LIT>", "}", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V4", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	pdp11	MD	stmt_completion	MPU	620,287	[ ")", ")", ")" ]	[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]
LLVM	X86	TD	program_repair	CPU	620,288	[ "<FIXS>", "OpSize16", ",", "Requires", "[", "Not64BitMode", "]", ">", ";", "<FIXE>" ]	[ "<STR_LIT>", ",", "[", "(", "set", "GR32", ":", "$", "dst", ",", "EFLAGS", ",", "(", "X86dec_flag", "GR32", ":", "$", "src1", ")", ")", "]", ",", "IIC_UNARY_REG", ">", ",", "<BUGS>", "Requires", "[", "Not64BitMode", "]", ">", ";", "<BUGE>", "def", "DEC64r", ":", "RI", "<NUM_LIT>", ",", "MRM1r", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "GR64", ":", "$", "src1", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "GR64", ":", "$", "dst", ",", "EFLAGS", ",", "(", "X86dec_flag", "GR64", ":", "$", "src1", ")", ")", "]", ",", "IIC_UNARY_REG", ">", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	620,289	[ ")", "const", "{" ]	[ "short", "HexagonInstrInfo", "::", "getEquivalentHWInstr", "(", "const", "MachineInstr", "*", "MI" ]
GCC	tilegx	MD	next_suggestion	VLIW	620,290	[ "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]	[ "(", "vec_concat", ":", "V8HI", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	620,291	[ "<STR_LIT>", ")", ";" ]	[ "MachineBasicBlock", "&", "MBB", "=", "", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "bool", "LP64", "=", "TM", ".", "isPPC64", "(", ")", ";", "const", "TargetRegisterClass", "", "G8RC", "=", "&", "PPC", "::", "G8RCRegClass", ";", "const", "TargetRegisterClass", "*", "GPRC", "=", "&", "PPC", "::", "GPRCRegClass", ";", "Register", "Reg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "LP64", "?", "G8RC", ":", "GPRC", ")", ";", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "MI", ".", "definesRegister", "(", "DestReg", ")", "&&", "<STR_LIT>", "RESTORE_CRBIT does not define its destination" ]
GCC	mips	MD	program_repair	CPU	620,292	[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "V4QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V4QI", "[", "(", "match_operand", ":", "V4QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_ABSQ_S_QB", ")", ")", "(", "set", "(", "reg", ":", "CCDSP", "CCDSP_OU_REGNUM", ")", "(", "unspec", ":", "CCDSP", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_ABSQ_S_QB", ")", ")", "]", "<FIXE>", "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "V2HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "reg", ":", "CCDSP", "CCDSP_OU_REGNUM", ")", "(", "unspec", ":", "CCDSP", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_ADDU_PH", ")", ")", "]", "<FIXE>", "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V2HI", "[", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_ADDU_S_PH", ")", ")", "(", "set", "(", "reg", ":", "CCDSP", "CCDSP_OU_REGNUM", ")", "(", "unspec", ":", "CCDSP", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_ADDU_S_PH", ")", ")", "]", "<FIXE>" ]	[ "]", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "V4QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V4QI", "[", "(", "match_operand", ":", "V4QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_ABSQ_S_QB", ")", ")", "(", "set", "(", "reg", ":", "CCDSP", "CCDSP_OU_REGNUM", ")", "(", "unspec", ":", "CCDSP", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_ABSQ_S_QB", ")", ")", "]", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "V2HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "reg", ":", "CCDSP", "CCDSP_OU_REGNUM", ")", "(", "unspec", ":", "CCDSP", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_ADDU_PH", ")", ")", "]", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V2HI", "[", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_ADDU_S_PH", ")", ")", "(", "set", "(", "reg", ":", "CCDSP", "CCDSP_OU_REGNUM", ")", "(", "unspec", ":", "CCDSP", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_ADDU_S_PH", ")", ")", "]", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	620,293	[ "return", "true", ";" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "NonExtOpcode", "=", "Hexagon", "::", "getBaseWithRegOffset", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "NonExtOpcode", "=", "Hexagon", "::", "getRegShlForm", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "break", ";", "default", ":", "return", "false", ";", "}", "if", "(", "NonExtOpcode", "<", "<NUM_LIT>", ")", "return", "false", ";" ]
GCC	visium	CPP	code_generation	Virtual ISA	620,294	[ "static", "int", "visium_compute_frame_size", "(", "int", "size", ")", "{", "const", "int", "save_area_size", "=", "visium_reg_parm_save_area_size", ";", "const", "int", "var_size", "=", "VISIUM_STACK_ALIGN", "(", "size", ")", ";", "const", "int", "save_fp", "=", "frame_pointer_needed", "\|\|", "df_regs_ever_live_p", "(", "HARD_FRAME_POINTER_REGNUM", ")", ";", "const", "int", "save_lr", "=", "frame_pointer_needed", "\|\|", "!", "crtl", "->", "is_leaf", ";", "const", "int", "lr_slot", "=", "!", "save_lr", "&&", "df_regs_ever_live_p", "(", "long_branch_regnum", ")", ";", "const", "int", "local_frame_offset", "=", "(", "save_fp", "+", "save_lr", "+", "lr_slot", ")", "", "UNITS_PER_WORD", ";", "const", "int", "interrupt", "=", "visium_interrupt_function_p", "(", ")", ";", "unsigned", "int", "mask", "[", "last_type", "]", ";", "int", "reg_size1", "=", "<NUM_LIT>", ";", "int", "max_reg1", "=", "<NUM_LIT>", ";", "int", "reg_size2", "=", "<NUM_LIT>", ";", "int", "reg_size", ";", "int", "combine", ";", "int", "frame_size", ";", "int", "regno", ";", "memset", "(", "mask", ",", "<NUM_LIT>", ",", "last_type", "", "sizeof", "(", "unsigned", "int", ")", ")", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "{", "if", "(", "visium_save_reg_p", "(", "interrupt", ",", "regno", ")", ")", "{", "enum", "reg_type", "reg_type", "=", "GET_REG_TYPE", "(", "regno", ")", ";", "int", "mask_bit", "=", "<NUM_LIT>", "<<", "(", "regno", "-", "first_regno", "[", "reg_type", "]", ")", ";", "int", "nbytes", "=", "reg_type_size", "[", "reg_type", "]", ";", "if", "(", "reg_size1", "+", "nbytes", ">", "<NUM_LIT>", "", "UNITS_PER_WORD", ")", "break", ";", "reg_size1", "+=", "nbytes", ";", "max_reg1", "=", "regno", ";", "mask", "[", "reg_type", "]", "\|=", "mask_bit", ";", "}", "}", "for", "(", "regno", "=", "max_reg1", "+", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "{", "if", "(", "visium_save_reg_p", "(", "interrupt", ",", "regno", ")", ")", "{", "enum", "reg_type", "reg_type", "=", "GET_REG_TYPE", "(", "regno", ")", ";", "int", "mask_bit", "=", "<NUM_LIT>", "<<", "(", "regno", "-", "first_regno", "[", "reg_type", "]", ")", ";", "int", "nbytes", "=", "reg_type_size", "[", "reg_type", "]", ";", "reg_size2", "+=", "nbytes", ";", "mask", "[", "reg_type", "]", "\|=", "mask_bit", ";", "}", "}", "reg_size", "=", "reg_size2", "?", "reg_size2", ":", "reg_size1", ";", "combine", "=", "(", "local_frame_offset", "+", "var_size", "+", "reg_size", ")", "<=", "<NUM_LIT>", "", "UNITS_PER_WORD", ";", "frame_size", "=", "local_frame_offset", "+", "var_size", "+", "reg_size2", "+", "reg_size1", "+", "save_area_size", ";", "current_frame_info", ".", "save_area_size", "=", "save_area_size", ";", "current_frame_info", ".", "reg_size1", "=", "reg_size1", ";", "current_frame_info", ".", "max_reg1", "=", "max_reg1", ";", "current_frame_info", ".", "reg_size2", "=", "reg_size2", ";", "current_frame_info", ".", "var_size", "=", "var_size", ";", "current_frame_info", ".", "save_fp", "=", "save_fp", ";", "current_frame_info", ".", "save_lr", "=", "save_lr", ";", "current_frame_info", ".", "lr_slot", "=", "lr_slot", ";", "current_frame_info", ".", "combine", "=", "combine", ";", "current_frame_info", ".", "interrupt", "=", "interrupt", ";", "memcpy", "(", "current_frame_info", ".", "mask", ",", "mask", ",", "last_type", "*", "sizeof", "(", "unsigned", "int", ")", ")", ";", "return", "frame_size", ";", "}" ]	[ "Compute", "the", "frame", "size", "required", "by", "the", "function", ".", "This", "function", "is", "called", "during", "the", "reload", "pass", "and", "also", "by", "visium_expand_prologue", "." ]
GCC	arm	CPP	next_suggestion	CPU	620,295	[ "return", "_", "_", "res", ";" ]	[ "uint32x4_t", "_", "_", "res", "=", "_", "_", "builtin_mve_vidupq_m_n_uv4si", "(", "_", "_", "arg1", ",", "", "_", "_", "a", ",", "_", "_", "imm", ",", "_", "_", "p", ")", ";", "", "_", "_", "a", "+=", "_", "_", "imm", "*", "<NUM_LIT>", "u", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	620,296	[ "let", "ParserMatchClass", "=", "BarriernXSAsmOperand", ";" ]	[ "def", "barrier_nxs_op", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
GCC	rs6000	CPP	program_repair	CPU	620,297	[ "<FIXS>", "long_integer_type_node", ",", "pcvoid_type_node", ",", "NULL_TREE", ")", ";", "<FIXE>", "<FIXS>", "long_integer_type_node", ",", "pcvoid_type_node", ",", "NULL_TREE", ")", ";", "<FIXE>", "<FIXS>", "long_integer_type_node", ",", "pcvoid_type_node", ",", "NULL_TREE", ")", ";", "<FIXE>", "<FIXS>", "long_integer_type_node", ",", "pcvoid_type_node", ",", "NULL_TREE", ")", ";", "tree", "v4sf_ftype_long_pcvoid", "=", "build_function_type_list", "(", "V4SF_type_node", ",", "long_integer_type_node", ",", "pcvoid_type_node", ",", "NULL_TREE", ")", ";", "tree", "v2df_ftype_long_pcvoid", "=", "build_function_type_list", "(", "V2DF_type_node", ",", "long_integer_type_node", ",", "pcvoid_type_node", ",", "NULL_TREE", ")", ";", "tree", "v2di_ftype_long_pcvoid", "=", "build_function_type_list", "(", "V2DI_type_node", ",", "long_integer_type_node", ",", "pcvoid_type_node", ",", "NULL_TREE", ")", ";", "<FIXE>" ]	[ "tree", "opaque_ftype_long_pcvoid", "=", "build_function_type_list", "(", "opaque_V4SI_type_node", ",", "<BUGS>", "long_integer_type_node", ",", "pcvoid_type_node", ",", "NULL_TREE", ")", ";", "<BUGE>", "tree", "v16qi_ftype_long_pcvoid", "=", "build_function_type_list", "(", "V16QI_type_node", ",", "<BUGS>", "long_integer_type_node", ",", "pcvoid_type_node", ",", "NULL_TREE", ")", ";", "<BUGE>", "tree", "v8hi_ftype_long_pcvoid", "=", "build_function_type_list", "(", "V8HI_type_node", ",", "<BUGS>", "long_integer_type_node", ",", "pcvoid_type_node", ",", "NULL_TREE", ")", ";", "<BUGE>", "tree", "v4si_ftype_long_pcvoid", "=", "build_function_type_list", "(", "V4SI_type_node", ",", "<BUGS>", "long_integer_type_node", ",", "pcvoid_type_node", ",", "NULL_TREE", ")", ";", "<BUGE>", "tree", "void_ftype_opaque_long_pvoid", "=", "build_function_type_list", "(", "void_type_node", "," ]
LLVM	X86	CPP	stmt_completion	CPU	620,298	[ "<STR_LIT>", "Immediate operand value out of range", "<STR_LIT>", ")", ";" ]	[ "SrcRegNum", "=", "CurOp", "+", "X86", "::", "AddrNumOperands", ";", "if", "(", "HasVEX_4V", ")", "++", "SrcRegNum", ";", "EmitMemModRMByte", "(", "MI", ",", "CurOp", ",", "GetX86RegNum", "(", "MI", ".", "getOperand", "(", "SrcRegNum", ")", ")", ",", "TSFlags", ",", "CurByte", ",", "OS", ",", "Fixups", ")", ";", "CurOp", "=", "SrcRegNum", "+", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "EmitByte", "(", "BaseOpcode", ",", "CurByte", ",", "OS", ")", ";", "SrcRegNum", "=", "CurOp", "+", "<NUM_LIT>", ";", "if", "(", "HasVEX_4V", ")", "++", "SrcRegNum", ";", "if", "(", "HasMemOp4", ")", "++", "SrcRegNum", ";", "EmitRegModRMByte", "(", "MI", ".", "getOperand", "(", "SrcRegNum", ")", ",", "GetX86RegNum", "(", "MI", ".", "getOperand", "(", "CurOp", ")", ")", ",", "CurByte", ",", "OS", ")", ";", "CurOp", "=", "HasMemOp4", "?", "SrcRegNum", ":", "SrcRegNum", "+", "<NUM_LIT>", ";", "if", "(", "HasVEX_4VOp3", ")", "++", "CurOp", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "int", "AddrOperands", "=", "X86", "::", "AddrNumOperands", ";", "unsigned", "FirstMemOp", "=", "CurOp", "+", "<NUM_LIT>", ";", "if", "(", "HasVEX_4V", ")", "{", "++", "AddrOperands", ";", "++", "FirstMemOp", ";", "}", "if", "(", "HasMemOp4", ")", "++", "FirstMemOp", ";", "EmitByte", "(", "BaseOpcode", ",", "CurByte", ",", "OS", ")", ";", "EmitMemModRMByte", "(", "MI", ",", "FirstMemOp", ",", "GetX86RegNum", "(", "MI", ".", "getOperand", "(", "CurOp", ")", ")", ",", "TSFlags", ",", "CurByte", ",", "OS", ",", "Fixups", ")", ";", "CurOp", "+=", "AddrOperands", "+", "<NUM_LIT>", ";", "if", "(", "HasVEX_4VOp3", ")", "++", "CurOp", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "HasVEX_4V", ")", "++", "CurOp", ";", "EmitByte", "(", "BaseOpcode", ",", "CurByte", ",", "OS", ")", ";", "EmitRegModRMByte", "(", "MI", ".", "getOperand", "(", "CurOp", "++", ")", ",", "(", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "-", "<STR_LIT>", "::", "<STR_LIT>", ",", "CurByte", ",", "OS", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "HasVEX_4V", ")", "++", "CurOp", ";", "EmitByte", "(", "BaseOpcode", ",", "CurByte", ",", "OS", ")", ";", "EmitMemModRMByte", "(", "MI", ",", "CurOp", ",", "(", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "-", "<STR_LIT>", "::", "<STR_LIT>", ",", "TSFlags", ",", "CurByte", ",", "OS", ",", "Fixups", ")", ";", "CurOp", "+=", "X86", "::", "AddrNumOperands", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "EmitByte", "(", "BaseOpcode", ",", "CurByte", ",", "OS", ")", ";", "unsigned", "char", "MRM", ";", "switch", "(", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Invalid Form", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "}", "EmitByte", "(", "MRM", ",", "CurByte", ",", "OS", ")", ";", "break", ";", "}", "while", "(", "CurOp", "!=", "NumOps", "&&", "NumOps", "-", "CurOp", "<=", "<NUM_LIT>", ")", "{", "if", "(", "(", "TSFlags", ">>", "<STR_LIT>", "::", "<STR_LIT>", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "HasMemOp4", "?", "MemOp4_I8IMMOperand", ":", "CurOp", ")", ";", "++", "CurOp", ";", "unsigned", "RegNum", "=", "GetX86RegNum", "(", "MO", ")", "<<", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO", ".", "getReg", "(", ")", ")", ")", "RegNum", "\|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "if", "(", "CurOp", "!=", "NumOps", ")", "{", "const", "MCOperand", "&", "MIMM", "=", "MI", ".", "getOperand", "(", "CurOp", "++", ")", ";", "if", "(", "MIMM", ".", "isImm", "(", ")", ")", "{", "unsigned", "Val", "=", "MIMM", ".", "getImm", "(", ")", ";", "assert", "(", "Val", "<", "<NUM_LIT>", "&&" ]
GCC	ia64	MD	next_suggestion	CPU	620,299	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "match_operator", ":", "BI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

620,200

[ "return", "false", ";" ]

[ "Operands", ".", "push_back", "(", "AMDGPUOperand", "::", "CreateToken", "(", "this", ",", "Name", ",", "NameLoc", ")", ")", ";", "bool", "IsMIMG", "=", "Name", ".", "startswith", "(", "<STR_LIT>", "image_", "<STR_LIT>", ")", ";", "while", "(", "!", "trySkipToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "OperandMode", "Mode", "=", "OperandMode_Default", ";", "if", "(", "IsMIMG", "&&", "isGFX10Plus", "(", ")", "&&", "Operands", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "Mode", "=", "OperandMode_NSA", ";", "OperandMatchResultTy", "Res", "=", "parseOperand", "(", "Operands", ",", "Name", ",", "Mode", ")", ";", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "{", "checkUnsupportedInstruction", "(", "Name", ",", "NameLoc", ")", ";", "if", "(", "!", "Parser", ".", "hasPendingError", "(", ")", ")", "{", "StringRef", "Msg", "=", "(", "Res", "==", "MatchOperand_ParseFail", ")", "?", "<STR_LIT>", "failed parsing operand.", "<STR_LIT>", ":", "<STR_LIT>", "not a valid operand.", "<STR_LIT>", ";", "Error", "(", "getLoc", "(", ")", ",", "Msg", ")", ";", "}", "while", "(", "!", "trySkipToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "true", ";", "}", "}" ]

GCC

sparc

CPP

stmt_completion

CPU

620,201

[ "op0", ",", "const0_rtx", ")", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "label", ")", ",", "pc_rtx", ")", ")", ")", ";" ]

[ "emit_jump_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "pc_rtx", ",", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "gen_rtx_fmt_ee", "(", "code", ",", "GET_MODE", "(", "op0", ")", "," ]

LLVM

ARM64

TD

next_suggestion

CPU

620,202

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

LLVM

SPIRV

CPP

next_suggestion

Virtual ISA

620,203

[ "SPIRVMCInstLower", "MCInstLowering", ";" ]

[ "assert", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "auto", "SC", "=", "static_cast", "<", "StorageClass", "::", "StorageClass", ">", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "ST", "->", "getTargetSPIRVVersion", "(", ")", ">=", "<NUM_LIT>", "||", "SC", "==", "StorageClass", "::", "Input", "||", "SC", "==", "StorageClass", "::", "Output", ")", "{", "MachineFunction", "*", "MF", "=", "MI", "->", "getMF", "(", ")", ";", "Register", "Reg", "=", "MAI", "->", "getRegisterAlias", "(", "MF", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "InterfaceIDs", ".", "insert", "(", "Reg", ")", ";", "}", "}", "for", "(", "MachineInstr", "*", "MI", ":", "MAI", "->", "getMSInstrs", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{" ]

GCC

powerpcspe

CPP

stmt_completion

CPU

620,204

[ "par", ")", ";" ]

[ "rtx", "sym", ";", "rtvec", "p", ";", "rtx", "par", ";", "rtx_insn", "*", "insn", ";", "offset", "=", "<NUM_LIT>", ";", "start_reg", "=", "(", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_GPR", "?", "info", "->", "first_gp_reg_save", ":", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_FPR", "?", "info", "->", "first_fp_reg_save", ":", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_VR", "?", "info", "->", "first_altivec_reg_save", ":", "-", "<NUM_LIT>", ")", ";", "end_reg", "=", "(", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_GPR", "?", "<NUM_LIT>", ":", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_FPR", "?", "<NUM_LIT>", ":", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_VR", "?", "LAST_ALTIVEC_REGNO", "+", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ")", ";", "n_regs", "=", "end_reg", "-", "start_reg", ";", "p", "=", "rtvec_alloc", "(", "<NUM_LIT>", "+", "(", "(", "sel", "&", "SAVRES_LR", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "+", "(", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_VR", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "+", "n_regs", ")", ";", "if", "(", "!", "(", "sel", "&", "SAVRES_SAVE", ")", "&&", "(", "sel", "&", "SAVRES_LR", ")", ")", "RTVEC_ELT", "(", "p", ",", "offset", "++", ")", "=", "ret_rtx", ";", "RTVEC_ELT", "(", "p", ",", "offset", "++", ")", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "LR_REGNO", ")", ")", ";", "sym", "=", "rs6000_savres_routine_sym", "(", "info", ",", "sel", ")", ";", "RTVEC_ELT", "(", "p", ",", "offset", "++", ")", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "sym", ")", ";", "use_reg", "=", "ptr_regno_for_savres", "(", "sel", ")", ";", "if", "(", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_VR", ")", "{", "RTVEC_ELT", "(", "p", ",", "offset", "++", ")", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "use_reg", ")", ")", ";", "RTVEC_ELT", "(", "p", ",", "offset", "++", ")", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "RTVEC_ELT", "(", "p", ",", "offset", "++", ")", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "use_reg", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "end_reg", "-", "start_reg", ";", "i", "++", ")", "RTVEC_ELT", "(", "p", ",", "i", "+", "offset", ")", "=", "gen_frame_set", "(", "gen_rtx_REG", "(", "reg_mode", ",", "start_reg", "+", "i", ")", ",", "frame_reg_rtx", ",", "save_area_offset", "+", "reg_size", "*", "i", ",", "(", "sel", "&", "SAVRES_SAVE", ")", "!=", "<NUM_LIT>", ")", ";", "if", "(", "(", "sel", "&", "SAVRES_SAVE", ")", "&&", "(", "sel", "&", "SAVRES_LR", ")", ")", "RTVEC_ELT", "(", "p", ",", "i", "+", "offset", ")", "=", "gen_frame_store", "(", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ",", "frame_reg_rtx", ",", "lr_offset", ")", ";", "par", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "p", ")", ";", "if", "(", "!", "(", "sel", "&", "SAVRES_SAVE", ")", "&&", "(", "sel", "&", "SAVRES_LR", ")", ")", "{", "insn", "=", "emit_jump_insn", "(" ]

GCC

rs6000

MD

stmt_completion

CPU

620,205

[ ")", "]", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "GPR", "(", "match_operator", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "return", "rs6000_insn_for_shift_mask", "(", "<", "MODE", ">", "mode", ",", "operands", ",", "false", ")", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

620,206

[ "}" ]

[ "void", "setVarArgsFrameIndex", "(", "int", "Index", ")", "{", "VarArgsFrameIndex", "=", "Index", ";" ]

LLVM

Mips

TD

stmt_completion

CPU

620,207

[ "NoItinerary", ";" ]

[ "class", "CTCMSA_DESC", "{", "dag", "OutOperandList", "=", "(", "outs", ")", ";", "dag", "InOperandList", "=", "(", "ins", "MSA128CROpnd", ":", "$", "cd", ",", "GPR32Opnd", ":", "$", "rs", ")", ";", "string", "AsmString", "=", "<STR_LIT>", ";", "InstrItinClass", "Itinerary", "=" ]

LLVM

X86

CPP

next_suggestion

CPU

620,208

[ "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ".", "addReg", "(", "NewSrc", ",", "RegState", "::", "Define", "|", "RegState", "::", "Undef", ",", "X86", "::", "sub_32bit", ")", ".", "addOperand", "(", "Src", ")", ";" ]

[ "return", "true", ";", "}", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", ")", "{", "ImplicitOp", "=", "Src", ";", "ImplicitOp", ".", "setImplicit", "(", ")", ";", "NewSrc", "=", "getX86SubSuperRegister", "(", "Src", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "isKill", "=", "Src", ".", "isKill", "(", ")", ";", "isUndef", "=", "Src", ".", "isUndef", "(", ")", ";", "}", "else", "{", "NewSrc", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";" ]

GCC

arm

MD

next_suggestion

CPU

620,209

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,210

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

[ "def", "F2_conv_sf2w", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_5e2823", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,211

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

GCC

mips

MD

next_suggestion

CPU

620,212

[ "(", "pc", ")" ]

[ "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "FPCC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,213

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

620,214

[ "}" ]

[ "Kind", "=", "improveShuffleKindFromMask", "(", "Kind", ",", "Mask", ")", ";", "if", "(", "ST", "->", "hasVector", "(", ")", ")", "{", "unsigned", "NumVectors", "=", "getNumVectorRegs", "(", "Tp", ")", ";", "if", "(", "Tp", "->", "getScalarType", "(", ")", "->", "isFP128Ty", "(", ")", ")", "return", "(", "Kind", "==", "TargetTransformInfo", "::", "SK_Broadcast", "?", "NumVectors", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "switch", "(", "Kind", ")", "{", "case", "TargetTransformInfo", "::", "SK_ExtractSubvector", ":", "return", "(", "Index", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "NumVectors", ")", ";", "case", "TargetTransformInfo", "::", "SK_Broadcast", ":", "return", "NumVectors", "-", "<NUM_LIT>", ";", "default", ":", "return", "NumVectors", ";" ]

LLVM

TL45

CPP

next_suggestion

MPU

620,215

[ "if", "(", "LowerTL45MachineOperandToMCOperand", "(", "MO", ",", "MCOp", ",", "*", "this", ")", ")", "TmpInst", ".", "addOperand", "(", "MCOp", ")", ";" ]

[ "if", "(", "emitPseudoExpansionLowering", "(", "*", "OutStreamer", ",", "MI", ")", ")", "return", ";", "MCInst", "TmpInst", ";", "TmpInst", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "MCOperand", "MCOp", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

620,216

[ "return", "IsGP64bit", ";", "}" ]

[ "bool", "isGP64bit", "(", ")", "const", "{" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

620,217

[ "}" ]

[ "NewN", "->", "Flags", "&=", "~", "GepNode", "::", "Used", ";", "if", "(", "C", ")", "C", "->", "Parent", "=", "NewN", ";", "C", "=", "NewN", ";", "N", "=", "N", "->", "Parent", ";", "}", "if", "(", "!", "NewNode", ")", "return", ";", "NodeToUsesMap", "::", "iterator", "UF", "=", "Uses", ".", "find", "(", "Node", ")", ";", "assert", "(", "UF", "!=", "Uses", ".", "end", "(", ")", ")", ";", "UseSet", "&", "Us", "=", "UF", "->", "second", ";", "UseSet", "NewUs", ";", "for", "(", "Use", "*", "U", ":", "Us", ")", "{", "if", "(", "U", "->", "getUser", "(", ")", "==", "R", ")", "NewUs", ".", "insert", "(", "U", ")", ";", "}", "for", "(", "Use", "*", "U", ":", "NewUs", ")", "Us", ".", "remove", "(", "U", ")", ";", "if", "(", "Us", ".", "empty", "(", ")", ")", "{", "Node", "->", "Flags", "&=", "~", "GepNode", "::", "Used", ";", "Uses", ".", "erase", "(", "UF", ")", ";", "}", "NewNode", "->", "Flags", "|=", "GepNode", "::", "Used", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "new node: ", "<STR_LIT>", "<<", "NewNode", "<<", "<STR_LIT>", " ", "<STR_LIT>", "<<", "*", "NewNode", "<<", "'", "\\n", "'", ")", ";", "assert", "(", "!", "NewUs", ".", "empty", "(", ")", ")", ";", "Uses", "[", "NewNode", "]", "=", "NewUs", ";" ]

LLVM

Mips

TD

next_suggestion

CPU

620,218

[ "InstrItinClass", "Itinerary", "=", "Itin", ";" ]

[ "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";", "list", "<", "dag", ">", "Pattern", "=", "[", "(", "set", "RC", ":", "$", "fd", ",", "(", "OpNode", "RC", ":", "$", "fs", ",", "RC", ":", "$", "ft", ")", ")", "]", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,219

[ "let", "Uses", "=", "[", "USR", "]", ";" ]

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

620,220

[ ",", "MVT", "::", "i32", ")", ";" ]

[ "bool", "UseMovddup", "=", "HasSSE3", "&&", "(", "!", "Op", ".", "hasOneUse", "(", ")", "||", "isVectorLoad", "(", "V1", ")", ")", ";", "MVT", "PVT", "=", "UseMovddup", "?", "MVT", "::", "v2f64", ":", "MVT", "::", "v4f32", ";", "MVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "==", "PVT", ")", "return", "Op", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "NumElems", "=", "PVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElems", "==", "<NUM_LIT>", ")", "{", "SDValue", "Cst", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "Mask", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", ",", "MVT", "::", "v2i32", ",", "Cst", ",", "Cst", ")", ";", "}", "else", "{", "assert", "(", "NumElems", "==", "<NUM_LIT>", ")", ";", "SDValue", "Cst0", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Cst1", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

620,221

[ "}" ]

[ "unsigned", "BPReg", "=", "HasBP", "?", "(", "unsigned", ")", "RegInfo", "->", "getBaseRegister", "(", "MF", ")", ":", "FPReg", ";", "unsigned", "BP8Reg", "=", "HasBP", "?", "(", "unsigned", ")", "PPC", "::", "X30", ":", "FP8Reg", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "for", "(", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "end", "(", ")", ";", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ";", ")", "{", "--", "MBBI", ";", "for", "(", "MachineOperand", "&", "MO", ":", "MBBI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "switch", "(", "MO", ".", "getReg", "(", ")", ")", "{", "case", "PPC", "::", "FP", ":", "MO", ".", "setReg", "(", "FPReg", ")", ";", "break", ";", "case", "PPC", "::", "FP8", ":", "MO", ".", "setReg", "(", "FP8Reg", ")", ";", "break", ";", "case", "PPC", "::", "BP", ":", "MO", ".", "setReg", "(", "BPReg", ")", ";", "break", ";", "case", "PPC", "::", "BP8", ":", "MO", ".", "setReg", "(", "BP8Reg", ")", ";", "break", ";", "}", "}", "}" ]

GCC

i386

MD

stmt_completion

CPU

620,222

[ ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

Xtensa

CPP

next_suggestion

MPU

620,223

[ "}" ]

[ "static", "MCInstPrinter", "*", "createXtensaMCInstPrinter", "(", "const", "Triple", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", "{", "return", "new", "XtensaInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";" ]

GCC

nds32

CPP

stmt_completion

CPU

620,224

[ ",", "regno", ")", ";" ]

[ "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "ca", ")", ";", "tree", "type", "=", "arg", ".", "type", ";", "machine_mode", "mode", "=", "arg", ".", "mode", ";", "if", "(", "arg", ".", "end_marker_p", "(", ")", ")", "return", "NULL_RTX", ";", "if", "(", "!", "arg", ".", "named", ")", "{", "if", "(", "TARGET_HARD_FLOAT", ")", "return", "NULL_RTX", ";", "if", "(", "NDS32_ARG_PARTIAL_IN_GPR_REG_P", "(", "cum", "->", "gpr_offset", ",", "mode", ",", "type", ")", ")", "{", "regno", "=", "NDS32_AVAILABLE_REGNUM_FOR_GPR_ARG", "(", "cum", "->", "gpr_offset", ",", "mode", ",", "type", ")", ";", "return", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "}", "return", "NULL_RTX", ";", "}", "if", "(", "TARGET_HARD_FLOAT", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", "&&", "NDS32_ARG_ENTIRE_IN_FPR_REG_P", "(", "cum", "->", "fpr_offset", ",", "mode", ",", "type", ")", ")", "{", "regno", "=", "NDS32_AVAILABLE_REGNUM_FOR_FPR_ARG", "(", "cum", "->", "fpr_offset", ",", "mode", ",", "type", ")", ";", "return", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "}", "else", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "!=", "MODE_FLOAT", "&&", "NDS32_ARG_ENTIRE_IN_GPR_REG_P", "(", "cum", "->", "gpr_offset", ",", "mode", ",", "type", ")", ")", "{", "regno", "=", "NDS32_AVAILABLE_REGNUM_FOR_GPR_ARG", "(", "cum", "->", "gpr_offset", ",", "mode", ",", "type", ")", ";", "return", "gen_rtx_REG", "(", "mode" ]

LLVM

X86

CPP

stmt_completion

CPU

620,225

[ ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ";" ]

[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v4f64", ",", "V1", ",", "DAG", ".", "getTargetConstant", "(", "VPERMILPMask", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";", "}", "if", "(", "Subtarget", ".", "hasAVX2", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v4f64", ",", "V1", ",", "getV4X86ShuffleImm8ForMask", "(", "Mask", ",", "DL", ",", "DAG", ")", ")", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "MVT", "::", "v4f64", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsLanePermuteAndPermute", "(", "DL", ",", "MVT", "::", "v4f64", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "return", "lowerShuffleAsLanePermuteAndShuffle", "(", "DL", ",", "MVT", "::", "v4f64", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ",", "Subtarget", ")", ";", "}", "if", "(", "SDValue", "V", "=", "lowerShuffleWithUNPCK", "(", "DL", ",", "MVT", "::", "v4f64", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Blend", "=", "lowerShuffleAsBlend", "(", "DL", ",", "MVT", "::", "v4f64", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Op", "=", "lowerShuffleWithSHUFPD", "(", "DL", ",", "MVT", "::", "v4f64", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Op", ";", "if", "(", "is128BitLaneCrossingShuffleMask", "(", "MVT", "::", "v4f64", ",", "Mask", ")", "&&", "!", "all_of", "(", "Mask", ",", "[", "]", "(", "int", "M", ")", "{", "return", "M", "<", "<NUM_LIT>", "||", "(", "<NUM_LIT>", "<=", "M", "&&", "M", "<", "<NUM_LIT>", ")", ";", "}", ")", "&&", "(", "V1", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "BUILD_VECTOR", ")", "&&", "(", "V2", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "BUILD_VECTOR", ")", ")", "if", "(", "SDValue", "Op", "=", "lowerShuffleAsLanePermuteAndSHUFP", "(", "DL", ",", "MVT", "::", "v4f64", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "Op", ";", "if", "(", "isShuffleMaskInputInPlace", "(", "<NUM_LIT>", ",", "Mask", ")", "||", "isShuffleMaskInputInPlace", "(", "<NUM_LIT>", ",", "Mask", ")", ")", "return", "lowerShuffleAsDecomposedShuffleMerge", "(", "DL", ",", "MVT", "::", "v4f64" ]

GCC

rs6000

MD

next_suggestion

CPU

620,226

[ "{" ]

[ "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "P", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "P", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "P", "CA_REGNO", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "P", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "reg", ":", "P", "CA_REGNO", ")", "(", "ne", ":", "P", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", ")", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "P", "(", "match_dup", "<NUM_LIT>", ")", "(", "reg", ":", "P", "CA_REGNO", ")", ")", ")", "(", "clobber", "(", "reg", ":", "P", "CA_REGNO", ")", ")", "]", ")", "]" ]

LLVM

AArch64

CPP

stmt_completion

CPU

620,227

[ ")", ")", ";" ]

[ "initializeAArch64MIPeepholeOptPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(" ]

LLVM

PTX

CPP

stmt_completion

GPU

620,228

[ ";" ]

[ "virtual", "unsigned", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", "PTX does not have a frame register", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>" ]

LLVM

AArch64

CPP

stmt_completion

CPU

620,229

[ "i64", ")", ")", ";" ]

[ "if", "(", "SDValue", "Res", "=", "performLastTrueTestVectorCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Res", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "const", "bool", "FullFP16", "=", "DAG", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "hasFullFP16", "(", ")", ";", "bool", "IsStrict", "=", "N0", "->", "isStrictFPOpcode", "(", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "VT", ".", "isInteger", "(", ")", "?", "DAG", ".", "getZExtOrTrunc", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ":", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isNullConstant", "(", "N1", ")", "&&", "hasPairwiseAdd", "(", "N0", "->", "getOpcode", "(", ")", ",", "VT", ",", "FullFP16", ")", "&&", "(", "!", "IsStrict", "||", "N0", ".", "hasOneUse", "(", ")", ")", ")", "{", "SDLoc", "DL", "(", "N0", ")", ";", "SDValue", "N00", "=", "N0", "->", "getOperand", "(", "IsStrict", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "SDValue", "N01", "=", "N0", "->", "getOperand", "(", "IsStrict", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "ShuffleVectorSDNode", "*", "Shuffle", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "N01", ")", ";", "SDValue", "Other", "=", "N00", ";", "if", "(", "!", "Shuffle", ")", "{", "Shuffle", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "N00", ")", ";", "Other", "=", "N01", ";", "}", "if", "(", "Shuffle", "&&", "Shuffle", "->", "getMaskElt", "(", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "Other", "==", "Shuffle", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "{", "SDValue", "Extract1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "VT", ",", "Other", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::" ]

GCC

sh

MD

next_suggestion

CPU

620,230

[ "<STR_LIT>" ]

[ "(", "gt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

LLVM

X86

CPP

stmt_completion

CPU

620,231

[ ";" ]

[ "EVT", "SrcVT", "=", "ExtVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i1", ")", "return", "false", ";", "return", "true" ]

LLVM

ARM64

TD

next_suggestion

CPU

620,232

[ "}" ]

[ "class", "HintI", "<", "string", "mnemonic", ">", ":", "SimpleSystemI", "<", "<NUM_LIT>", ",", "(", "ins", "imm0_127", ":", "$", "imm", ")", ",", "mnemonic", "#", "<STR_LIT>", ",", "<STR_LIT>", ">", ",", "Sched", "<", "[", "WriteHint", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";" ]

GCC

powerpcspe

CPP

code_generation

CPU

620,233

[ "void", "rs6000_call_aix", "(", "rtx", "value", ",", "rtx", "func_desc", ",", "rtx", "flag", ",", "rtx", "cookie", ")", "{", "const", "bool", "direct_call_p", "=", "GET_CODE", "(", "func_desc", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_FUNCTION_P", "(", "func_desc", ")", ";", "rtx", "toc_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "TOC_REGNUM", ")", ";", "rtx", "toc_load", "=", "NULL_RTX", ";", "rtx", "toc_restore", "=", "NULL_RTX", ";", "rtx", "func_addr", ";", "rtx", "abi_reg", "=", "NULL_RTX", ";", "rtx", "call", "[", "<NUM_LIT>", "]", ";", "int", "n_call", ";", "rtx", "insn", ";", "if", "(", "INTVAL", "(", "cookie", ")", "&", "CALL_LONG", ")", "func_desc", "=", "rs6000_longcall_ref", "(", "func_desc", ")", ";", "if", "(", "GET_CODE", "(", "func_desc", ")", "!=", "SYMBOL_REF", "||", "(", "DEFAULT_ABI", "==", "ABI_AIX", "&&", "!", "SYMBOL_REF_FUNCTION_P", "(", "func_desc", ")", ")", ")", "{", "rtx", "stack_ptr", "=", "gen_rtx_REG", "(", "Pmode", ",", "STACK_POINTER_REGNUM", ")", ";", "rtx", "stack_toc_offset", "=", "GEN_INT", "(", "RS6000_TOC_SAVE_SLOT", ")", ";", "rtx", "stack_toc_mem", "=", "gen_frame_mem", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_ptr", ",", "stack_toc_offset", ")", ")", ";", "rtx", "stack_toc_unspec", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "stack_toc_offset", ")", ",", "UNSPEC_TOCSLOT", ")", ";", "toc_restore", "=", "gen_rtx_SET", "(", "toc_reg", ",", "stack_toc_unspec", ")", ";", "if", "(", "TARGET_SAVE_TOC_INDIRECT", "&&", "!", "cfun", "->", "calls_alloca", ")", "cfun", "->", "machine", "->", "save_toc_in_prologue", "=", "true", ";", "else", "{", "MEM_VOLATILE_P", "(", "stack_toc_mem", ")", "=", "<NUM_LIT>", ";", "emit_move_insn", "(", "stack_toc_mem", ",", "toc_reg", ")", ";", "}", "if", "(", "DEFAULT_ABI", "==", "ABI_ELFv2", ")", "{", "func_addr", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "func_addr", ",", "func_desc", ")", ";", "abi_reg", "=", "func_addr", ";", "}", "else", "{", "func_desc", "=", "force_reg", "(", "Pmode", ",", "func_desc", ")", ";", "func_addr", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_move_insn", "(", "func_addr", ",", "gen_rtx_MEM", "(", "Pmode", ",", "func_desc", ")", ")", ";", "rtx", "func_toc_offset", "=", "GEN_INT", "(", "GET_MODE_SIZE", "(", "Pmode", ")", ")", ";", "rtx", "func_toc_mem", "=", "gen_rtx_MEM", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "func_desc", ",", "func_toc_offset", ")", ")", ";", "toc_load", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "func_toc_mem", ")", ";", "if", "(", "!", "direct_call_p", "&&", "TARGET_POINTERS_TO_NESTED_FUNCTIONS", "&&", "!", "chain_already_loaded", "(", "get_current_sequence", "(", ")", "->", "next", "->", "last", ")", ")", "{", "rtx", "sc_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "STATIC_CHAIN_REGNUM", ")", ";", "rtx", "func_sc_offset", "=", "GEN_INT", "(", "<NUM_LIT>", "*", "GET_MODE_SIZE", "(", "Pmode", ")", ")", ";", "rtx", "func_sc_mem", "=", "gen_rtx_MEM", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "func_desc", ",", "func_sc_offset", ")", ")", ";", "emit_move_insn", "(", "sc_reg", ",", "func_sc_mem", ")", ";", "abi_reg", "=", "sc_reg", ";", "}", "}", "}", "else", "{", "abi_reg", "=", "toc_reg", ";", "func_addr", "=", "func_desc", ";", "}", "call", "[", "<NUM_LIT>", "]", "=", "gen_rtx_CALL", "(", "VOIDmode", ",", "gen_rtx_MEM", "(", "SImode", ",", "func_addr", ")", ",", "flag", ")", ";", "if", "(", "value", "!=", "NULL_RTX", ")", "call", "[", "<NUM_LIT>", "]", "=", "gen_rtx_SET", "(", "value", ",", "call", "[", "<NUM_LIT>", "]", ")", ";", "n_call", "=", "<NUM_LIT>", ";", "if", "(", "toc_load", ")", "call", "[", "n_call", "++", "]", "=", "toc_load", ";", "if", "(", "toc_restore", ")", "call", "[", "n_call", "++", "]", "=", "toc_restore", ";", "call", "[", "n_call", "++", "]", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "LR_REGNO", ")", ")", ";", "insn", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec_v", "(", "n_call", ",", "call", ")", ")", ";", "insn", "=", "emit_call_insn", "(", "insn", ")", ";", "if", "(", "abi_reg", ")", "use_reg", "(", "&", "CALL_INSN_FUNCTION_USAGE", "(", "insn", ")", ",", "abi_reg", ")", ";", "}" ]

[ "Expand", "code", "to", "perform", "a", "call", "under", "the", "AIX", "or", "ELFv2", "ABI", "." ]

GCC

s390

MD

stmt_completion

MPU

620,234

[ ")" ]

[ "(", "clobber", "(", "match_scratch", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

P2

CPP

stmt_completion

MPU

620,235

[ ";" ]

[ "reorder", "=", "false" ]

LLVM

Tile64

CPP

next_suggestion

VLIW

620,236

[ "SDValue", "NewVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "NewSP", ")", ";" ]

[ "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Size", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "SPReg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "SDValue", "SP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "SPReg", ",", "MVT", "::", "i32", ")", ";", "Chain", "=", "SP", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "NewSP", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "DL", ",", "MVT", "::", "i32", ",", "SP", ",", "Size", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "SPReg", ",", "NewSP", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Other", ",", "Chain", ")", ";" ]

GCC

arm

MD

program_repair

CPU

620,237

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "define_attr", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")" ]

GCC

sh

MD

program_repair

CPU

620,238

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "clobber", "(", "reg", ":", "SI", "PR_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "R4_REG", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "udiv", ":", "SI", "(", "reg", ":", "SI", "R4_REG", ")", "(", "reg", ":", "SI", "R5_REG", ")", ")", ")" ]

GCC

sparc

CPP

next_suggestion

CPU

620,239

[ "}" ]

[ "emit_move_insn", "(", "adjust_address", "(", "m_tramp", ",", "DImode", ",", "<NUM_LIT>", ")", ",", "fnaddr", ")", ";", "emit_insn", "(", "gen_flushdi", "(", "validize_mem", "(", "adjust_address", "(", "m_tramp", ",", "DImode", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "if", "(", "sparc_cpu", "!=", "PROCESSOR_ULTRASPARC", "&&", "sparc_cpu", "!=", "PROCESSOR_ULTRASPARC3", "&&", "sparc_cpu", "!=", "PROCESSOR_NIAGARA", "&&", "sparc_cpu", "!=", "PROCESSOR_NIAGARA2", "&&", "sparc_cpu", "!=", "PROCESSOR_NIAGARA3", "&&", "sparc_cpu", "!=", "PROCESSOR_NIAGARA4", "&&", "sparc_cpu", "!=", "PROCESSOR_NIAGARA7", ")", "emit_insn", "(", "gen_flushdi", "(", "validize_mem", "(", "adjust_address", "(", "m_tramp", ",", "DImode", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "emit_library_call", "(", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", "__enable_execute_stack", "<STR_LIT>", ")", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "XEXP", "(", "m_tramp", ",", "<NUM_LIT>", ")", ",", "Pmode", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,240

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

GCC

rs6000

CPP

next_suggestion

CPU

620,241

[ "}" ]

[ "inline", "vector", "unsigned", "short", "vec_vpkuwum", "(", "vector", "unsigned", "int", "a1", ",", "vector", "unsigned", "int", "a2", ")", "{", "return", "(", "vector", "unsigned", "short", ")", "_", "_", "builtin_altivec_vpkuwum", "(", "(", "vector", "signed", "int", ")", "a1", ",", "(", "vector", "signed", "int", ")", "a2", ")", ";" ]

LLVM

Lanai

CPP

next_suggestion

CPU

620,242

[ "}" ]

[ "int64_t", "Value", "=", "ConstExpr", "->", "getValue", "(", ")", ";", "return", "(", "Value", "!=", "<NUM_LIT>", ")", "&&", "(", "(", "Value", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";" ]

GCC

i386

MD

program_repair

CPU

620,243

[ "<FIXS>", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>", "<FIXS>", "*", "return", "TARGET_AES", "?", "\\\"vaesenc\\t{%2, %1, %0|%0, %1, %2}\\\" : \\\"%{evex%} vaesenc\\t{%2, %1, %0|%0, %1, %2}\\\"<FIXE><FIXS>[(set_attr ", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>", "<FIXS>", "*", "return", "TARGET_AES", "?", "\\\"vaesenclast\\t{%2, %1, %0|%0, %1, %2}\\\" : \\\"%{evex%} vaesenclast\\t{%2, %1, %0|%0, %1, %2}\\\"<FIXE><FIXS>[(set_attr ", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>", "<FIXS>", "*", "return", "TARGET_AES", "?", "\\\"vaesdec\\t{%2, %1, %0|%0, %1, %2}\\\" : \\\"%{evex%} vaesdec\\t{%2, %1, %0|%0, %1, %2}\\\"<FIXE><FIXS>[(set_attr ", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>", "<FIXS>", "*", "return", "TARGET_AES", "?", "\\\"vaesdeclast\\t{%2, %1, %0|%0, %1, %2}\\\" : \\\"%{evex%} vaesdeclast\\t{%2, %1, %0|%0, %1, %2}\\\"<FIXE><FIXS>[(set_attr ", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V2DI", "[", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", "UNSPEC_AESENC", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V2DI", "[", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", "UNSPEC_AESENCLAST", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V2DI", "[", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", "UNSPEC_AESDEC", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V2DI", "[", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", "UNSPEC_AESDECLAST", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

LLVM

UPT

CPP

stmt_completion

CPU

620,244

[ "UPTELFObjectWriter", ">", "(", "OSABI", ")", ";" ]

[ "return", "std", "::", "make_unique", "<" ]

LLVM

ARM

CPP

stmt_completion

CPU

620,245

[ "<", "<NUM_LIT>", ")", "++", "DefCycle", ";" ]

[ "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", ")", "{", "DefCycle", "=", "RegNo", "/", "<NUM_LIT>", ";", "if", "(", "DefCycle", "<", "<NUM_LIT>", ")", "DefCycle", "=", "<NUM_LIT>", ";", "DefCycle", "+=", "<NUM_LIT>", ";", "}", "else", "if", "(", "Subtarget", ".", "isLikeA9", "(", ")", "||", "Subtarget", ".", "isSwift", "(", ")", ")", "{", "DefCycle", "=", "(", "RegNo", "/", "<NUM_LIT>", ")", ";", "if", "(", "(", "RegNo", "%", "<NUM_LIT>", ")", "||", "DefAlign" ]

LLVM

ARM64

TD

next_suggestion

CPU

620,246

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

620,247

[ "bits", "<", "<NUM_LIT>", ">", "pred", ";" ]

[ "let", "InOperandList", "=", "(", "ins", "Rsrc", ":", "$", "src", ",", "DimMask", ":", "$", "mask", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "SPred", ":", "$", "pred", ")", ";", "let", "Itinerary", "=", "IIC_ScalarOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "mask", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";" ]

GCC

sparc

MD

next_suggestion

CPU

620,248

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

GCC

arm

CPP

stmt_completion

CPU

620,249

[ "a", ")", ";" ]

[ "return", "(", "int16x4_t", ")", "_", "_", "builtin_neon_vclzv4hi", "(", "_", "_" ]

LLVM

AArch64

TD

stmt_completion

CPU

620,250

[ ")", ")", ")", ",", "(", "DUP_ZI_H", "$", "a", ",", "$", "b", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "nxv8i16", "(", "AArch64dup", "(", "i32", "(", "SVE8BitLslImm", "i32", ":", "$", "a", ",", "i32", ":", "$", "b", ")" ]

GCC

sparc

MD

stmt_completion

CPU

620,251

[ "<STR_LIT>", ")", "]", ")" ]

[ "(", "compare", ":", "CCC", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

LLVM

AArch64

TD

stmt_completion

CPU

620,252

[ "<STR_LIT>", ";" ]

[ "let", "RenderMethod", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=" ]

LLVM

Mips

CPP

stmt_completion

CPU

620,253

[ "getValueType", "(", "ValVT", ")", ")", ";" ]

[ "case", "CCValAssign", "::", "AExtUpper", ":", "case", "CCValAssign", "::", "SExtUpper", ":", "case", "CCValAssign", "::", "ZExtUpper", ":", "{", "unsigned", "ValSizeInBits", "=", "ArgVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "LocSizeInBits", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "Opcode", "=", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExtUpper", "?", "ISD", "::", "SRL", ":", "ISD", "::", "SRA", ";", "Val", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Val", ",", "DAG", ".", "getConstant", "(", "LocSizeInBits", "-", "ValSizeInBits", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "break", ";", "}", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "AExtUpper", ":", "case", "CCValAssign", "::", "AExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "ValVT", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExtUpper", ":", "case", "CCValAssign", "::", "SExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertSext", ",", "DL", ",", "LocVT", ",", "Val", ",", "DAG", ".", "getValueType", "(", "ValVT", ")", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "ValVT", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExtUpper", ":", "case", "CCValAssign", "::", "ZExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertZext", ",", "DL", ",", "LocVT", ",", "Val", ",", "DAG", "." ]

LLVM

Hexagon

CPP

next_suggestion

DSP

620,254

[ "else", "if", "(", "ArgFlags", ".", "isZExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "ZExt", ";" ]

[ "ofst", "=", "State", ".", "AllocateStack", "(", "ArgFlags", ".", "getByValSize", "(", ")", ",", "<NUM_LIT>", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "ValNo", ",", "ValVT", ",", "ofst", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "if", "(", "LocVT", "==", "MVT", "::", "i1", "||", "LocVT", "==", "MVT", "::", "i8", "||", "LocVT", "==", "MVT", "::", "i16", ")", "{", "LocVT", "=", "MVT", "::", "i32", ";", "ValVT", "=", "MVT", "::", "i32", ";", "if", "(", "ArgFlags", ".", "isSExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "SExt", ";" ]

GCC

arm

MD

next_suggestion

CPU

620,255

[ "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_WSADZ", ")", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V2SI", "[", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

rl78

CPP

program_repair

MPU

620,256

[ "<FIXS>", "if", "(", "!", "MEM_P", "(", "x", ")", ")", "<FIXE>", "<FIXS>", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\033[35mrl78_far_p: ", "<STR_LIT>", ")", ";", "debug_rtx", "(", "x", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", " = %d\\033[0m\\n", "<STR_LIT>", ",", "MEM_ADDR_SPACE", "(", "x", ")", "==", "ADDR_SPACE_FAR", ")", ";", "<FIXE>" ]

[ "intrl78_far_p", "(", "rtx", "x", ")", "{", "<BUGS>", "if", "(", "GET_CODE", "(", "x", ")", "!=", "MEM", ")", "<BUGE>", "return", "<NUM_LIT>", ";", "#", "if", "DEBUG0", "<BUGS>", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\033[35mrl78_far_p: ", "<STR_LIT>", ")", ";", "debug_rtx", "(", "x", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", " = %d\\033[0m\\n", "<STR_LIT>", ",", "MEM_ADDR_SPACE", "(", "x", ")", "==", "ADDR_SPACE_FAR", ")", ";", "<BUGE>", "#", "endifreturn", "MEM_ADDR_SPACE", "(", "x", ")", "==", "ADDR_SPACE_FAR", ";", "}" ]

LLVM

AArch64

CPP

next_suggestion

CPU

620,257

[ "}" ]

[ "return", "VT", "==", "MVT", "::", "i8", "||", "VT", "==", "MVT", "::", "i16", "||", "VT", "==", "MVT", "::", "i32", "||", "VT", "==", "MVT", "::", "i64", ";", "}", ";", "MVT", "KeptBitsVT", "=", "MVT", "::", "getIntegerVT", "(", "KeptBits", ")", ";", "return", "VTIsOk", "(", "XVT", ")", "&&", "VTIsOk", "(", "KeptBitsVT", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,258

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "C4_and_andn", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Ps4", ",", "PredRegs", ":", "$", "Pt4", ",", "PredRegs", ":", "$", "Pu4", ")", ",", "<STR_LIT>", ",", "tc_b31c2e97", ",", "TypeCR", ">", ",", "Enc_9ac432", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

620,259

[ ";" ]

[ "Operands", ".", "push_back", "(", "make_unique", "<", "WebAssemblyOperand", ">", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "NameLoc", ",", "SMLoc", "::", "getFromPointer", "(", "NameLoc", ".", "getPointer", "(", ")", "+", "Name", ".", "size", "(", ")", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "{", "StringRef", "(", "NameLoc", ".", "getPointer", "(", ")", ",", "Name", ".", "size", "(", ")", ")", "}", ")", ")", ";", "auto", "NamePair", "=", "Name", ".", "split", "(", "'", ".", "'", ")", ";", "if", "(", "NamePair", ".", "second", ".", "empty", "(", ")", ")", "std", "::", "swap", "(", "NamePair", ".", "first", ",", "NamePair", ".", "second", ")", ";", "while", "(", "Lexer", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "auto", "&", "Tok", "=", "Lexer", ".", "getTok", "(", ")", ";", "switch", "(", "Tok", ".", "getKind", "(", ")", ")", "{", "case", "AsmToken", "::", "Identifier", ":", "{", "auto", "&", "Id", "=", "Lexer", ".", "getTok", "(", ")", ";", "const", "MCExpr", "*", "Val", ";", "SMLoc", "End" ]

GCC

m32c

CPP

next_suggestion

MPU

620,260

[ "}" ]

[ "void", "m32c_emit_eh_epilogue", "(", "rtx", "ret_addr", ")", "{", "emit_jump_insn", "(", "gen_eh_epilogue", "(", "ret_addr", ",", "cfun", "->", "machine", "->", "eh_stack_adjust", ")", ")", ";" ]

LLVM

SPIRV

CPP

program_repair

Virtual ISA

620,261

[ "<FIXS>", "if", "(", "!", "IsLoad", ")", "{", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "if", "(", "(", "IsLoad", "&&", "NumArgs", ">=", "<NUM_LIT>", ")", "||", "NumArgs", ">=", "<NUM_LIT>", ")", "{", "<FIXE>", "<FIXS>", "MRI", "->", "setRegClass", "(", "Call", "->", "Arguments", "[", "IsLoad", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "]", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "IsLoad", "&&", "NumArgs", ">=", "<NUM_LIT>", ")", "||", "NumArgs", ">=", "<NUM_LIT>", ")", "{", "<FIXE>" ]

[ "}", "MIB", ".", "addUse", "(", "Call", "->", "Arguments", "[", "<NUM_LIT>", "]", ")", ";", "<BUGS>", "if", "(", "!", "IsLoad", ")", "<BUGE>", "MIB", ".", "addUse", "(", "Call", "->", "Arguments", "[", "<NUM_LIT>", "]", ")", ";", "<BUGS>", "MachineRegisterInfo", "*", "MRI", "=", "MIRBuilder", ".", "getMRI", "(", ")", ";", "<BUGE>", "unsigned", "NumArgs", "=", "Call", "->", "Arguments", ".", "size", "(", ")", ";", "<BUGS>", "if", "(", "(", "IsLoad", "&&", "NumArgs", ">=", "<NUM_LIT>", ")", "||", "NumArgs", ">=", "<NUM_LIT>", ")", "<BUGE>", "MIB", ".", "addImm", "(", "getConstFromIntrinsic", "(", "Call", "->", "Arguments", "[", "IsLoad", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "]", ",", "MRI", ")", ")", ";", "<BUGS>", "if", "(", "(", "IsLoad", "&&", "NumArgs", ">=", "<NUM_LIT>", ")", "||", "NumArgs", ">=", "<NUM_LIT>", ")", "<BUGE>", "MIB", ".", "addImm", "(", "getConstFromIntrinsic", "(", "Call", "->", "Arguments", "[", "IsLoad", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "]", ",", "MRI", ")", ")", ";", "return", "true", ";", "}" ]

GCC

aarch64

CPP

code_generation

CPU

620,262

[ "enum", "aarch64_symbol_type", "aarch64_classify_symbol", "(", "rtx", "x", ",", "rtx", "offset", ",", "enum", "aarch64_symbol_context", "context", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", "{", "switch", "(", "aarch64_cmodel", ")", "{", "case", "AARCH64_CMODEL_LARGE", ":", "return", "SYMBOL_FORCE_TO_MEM", ";", "case", "AARCH64_CMODEL_TINY_PIC", ":", "case", "AARCH64_CMODEL_TINY", ":", "return", "SYMBOL_TINY_ABSOLUTE", ";", "case", "AARCH64_CMODEL_SMALL_PIC", ":", "case", "AARCH64_CMODEL_SMALL", ":", "return", "SYMBOL_SMALL_ABSOLUTE", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", "{", "if", "(", "aarch64_cmodel", "==", "AARCH64_CMODEL_LARGE", ")", "return", "SYMBOL_FORCE_TO_MEM", ";", "if", "(", "aarch64_tls_symbol_p", "(", "x", ")", ")", "return", "aarch64_classify_tls_symbol", "(", "x", ")", ";", "switch", "(", "aarch64_cmodel", ")", "{", "case", "AARCH64_CMODEL_TINY", ":", "if", "(", "SYMBOL_REF_WEAK", "(", "x", ")", "||", "INTVAL", "(", "offset", ")", "<", "-", "<NUM_LIT>", "||", "INTVAL", "(", "offset", ")", ">", "<NUM_LIT>", ")", "return", "SYMBOL_FORCE_TO_MEM", ";", "return", "SYMBOL_TINY_ABSOLUTE", ";", "case", "AARCH64_CMODEL_SMALL", ":", "if", "(", "SYMBOL_REF_WEAK", "(", "x", ")", "||", "!", "IN_RANGE", "(", "INTVAL", "(", "offset", ")", ",", "HOST_WIDE_INT_C", "(", "-", "<NUM_LIT>", ")", ",", "HOST_WIDE_INT_C", "(", "<NUM_LIT>", ")", ")", ")", "return", "SYMBOL_FORCE_TO_MEM", ";", "return", "SYMBOL_SMALL_ABSOLUTE", ";", "case", "AARCH64_CMODEL_TINY_PIC", ":", "if", "(", "!", "aarch64_symbol_binds_local_p", "(", "x", ")", ")", "return", "SYMBOL_TINY_GOT", ";", "return", "SYMBOL_TINY_ABSOLUTE", ";", "case", "AARCH64_CMODEL_SMALL_PIC", ":", "if", "(", "!", "aarch64_symbol_binds_local_p", "(", "x", ")", ")", "return", "SYMBOL_SMALL_GOT", ";", "return", "SYMBOL_SMALL_ABSOLUTE", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "return", "SYMBOL_FORCE_TO_MEM", ";", "}" ]

[ "Return", "the", "method", "that", "should", "be", "used", "to", "access", "SYMBOL_REF", "or", "LABEL_REF", "X", "." ]

GCC

arm

CPP

stmt_completion

CPU

620,263

[ "_", "b", ")", ";" ]

[ "return", "_", "_", "builtin_neon_vcvts_nv8hf", "(", "_", "_", "a", ",", "_" ]

GCC

visium

CPP

code_generation

Virtual ISA

620,264

[ "bool", "ok_for_simple_move_operands", "(", "rtx", "*", "operands", ",", "machine_mode", "mode", ")", "{", "if", "(", "!", "register_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", "&&", "!", "reg_or_0_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", ")", "return", "false", ";", "if", "(", "visium_flags_exposed", "&&", "gpc_reg_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", "&&", "gpc_reg_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", ")", "return", "false", ";", "return", "true", ";", "}" ]

[ "Return", "true", "if", "the", "operands", "are", "valid", "for", "a", "simple", "move", "insn", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,265

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MajOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MinOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rdd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rss", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rtt", ";" ]

GCC

aarch64

CPP

next_suggestion

CPU

620,266

[ "}" ]

[ "bool", "writeback", "=", "false", ";", "bool", "ldp", "=", "false", ";", "if", "(", "!", "INSN_P", "(", "insn", ")", "||", "DEBUG_INSN_P", "(", "insn", ")", ")", "continue", ";", "if", "(", "get_load_info", "(", "insn", ",", "loop", ",", "&", "dest", ",", "&", "base", ",", "&", "offset", ",", "&", "writeback", ",", "&", "ldp", ")", ")", "{", "tag_insn_info", "*", "i", "=", "new", "tag_insn_info", "(", "insn", ",", "dest", ",", "base", ",", "offset", ",", "writeback", ",", "ldp", ")", ";", "rtx", "tag", "=", "GEN_INT", "(", "i", "->", "tag", "(", ")", ")", ";", "tag_map", ".", "get_or_insert", "(", "tag", ")", ".", "safe_push", "(", "i", ")", ";" ]

GCC

sh

MD

stmt_completion

CPU

620,267

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

620,268

[ "NewInstr", ")", ";" ]

[ "MachineInstr", "*", "NewInstr", "=", "MF", "->", "CreateMachineInstr", "(", "TII", "->", "get", "(", "NewOpcode", ")", ",", "DL", ")", ";", "blk", "->", "insert", "(", "I", ",", "NewInstr", ")", ";", "MachineInstrBuilder", "(", "*", "MF", ",", "NewInstr", ")", ".", "addReg", "(", "RegNum", ",", "false", ")", ";", "SHOWNEWINSTR", "(" ]

LLVM

MCS51

CPP

stmt_completion

MPU

620,269

[ ")", ")", ")", ";" ]

[ "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(" ]

GCC

sparc

CPP

stmt_completion

CPU

620,270

[ ",", "_", "_", "i64", "_", "_", "B", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "i64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "vis_fpadd64", "(", "_", "_", "i64", "_", "_", "A" ]

LLVM

X86

CPP

next_suggestion

CPU

620,271

[ "}" ]

[ "}", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "X86", "::", "CondCode", "BranchCode", "=", "GetCondFromBranchOpc", "(", "I", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "BranchCode", "==", "X86", "::", "COND_INVALID", ")", "return", "true", ";", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "FBB", "=", "TBB", ";", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "BranchCode", ")", ")", ";", "continue", ";", "}", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "TBB", ")", ";", "if", "(", "TBB", "!=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", "return", "true", ";", "X86", "::", "CondCode", "OldBranchCode", "=", "(", "X86", "::", "CondCode", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "if", "(", "OldBranchCode", "==", "BranchCode", ")", "continue", ";", "if", "(", "(", "OldBranchCode", "==", "X86", "::", "COND_NP", "&&", "BranchCode", "==", "X86", "::", "COND_E", ")", "||", "(", "OldBranchCode", "==", "X86", "::", "COND_E", "&&", "BranchCode", "==", "X86", "::", "COND_NP", ")", ")", "BranchCode", "=", "X86", "::", "COND_NP_OR_E", ";", "else", "if", "(", "(", "OldBranchCode", "==", "X86", "::", "COND_P", "&&", "BranchCode", "==", "X86", "::", "COND_NE", ")", "||", "(", "OldBranchCode", "==", "X86", "::", "COND_NE", "&&", "BranchCode", "==", "X86", "::", "COND_P", ")", ")", "BranchCode", "=", "X86", "::", "COND_NE_OR_P", ";", "else", "return", "true", ";", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "BranchCode", ")", ";", "}", "return", "false", ";" ]

LLVM

ARM64

TD

stmt_completion

CPU

620,272

[ "<STR_LIT>", ";" ]

[ "let", "DiagnosticType", "=" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,273

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A4_cmpheq", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeS_3op", ">", ",", "Enc_c2b48e", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

620,274

[ "(", "Constraint", ")", ";" ]

[ "default", ":", "break", ";", "case", "'", "d", "'", ":", "case", "'", "y", "'", ":", "case", "'", "f", "'", ":", "case", "'", "c", "'", ":", "case", "'", "l", "'", ":", "case", "'", "x", "'", ":", "return", "C_RegisterClass", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType" ]

LLVM

AArch64

CPP

program_repair

CPU

620,275

[ "<FIXS>", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ".", "getIterator", "(", ")", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "<FIXE>" ]

[ "MF", "->", "insert", "(", "++", "OrigBB", "->", "getIterator", "(", ")", ",", "NewBB", ")", ";", "<BUGS>", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "<BUGE>" ]

LLVM

Mips

CPP

code_generation

CPU

620,276

[ "void", "MipsRegisterBankInfo", "::", "setRegBank", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ")", "const", "{", "Register", "Dest", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_STORE", ":", "break", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_SELECT", ":", "case", "TargetOpcode", "::", "G_PHI", ":", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "{", "assert", "(", "MRI", ".", "getType", "(", "Dest", ")", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Unexpected operand type.", "<STR_LIT>", ")", ";", "MRI", ".", "setRegBank", "(", "Dest", ",", "getRegBank", "(", "Mips", "::", "GPRBRegBankID", ")", ")", ";", "break", ";", "}", "case", "TargetOpcode", "::", "G_PTR_ADD", ":", "{", "assert", "(", "MRI", ".", "getType", "(", "Dest", ")", ".", "isPointer", "(", ")", "&&", "<STR_LIT>", "Unexpected operand type.", "<STR_LIT>", ")", ";", "MRI", ".", "setRegBank", "(", "Dest", ",", "getRegBank", "(", "Mips", "::", "GPRBRegBankID", ")", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected opcode.", "<STR_LIT>", ")", ";", "}", "}" ]

[ "RegBankSelect", "determined", "that", "s64", "operand", "is", "better", "to", "be", "split", "into", "two", "s32", "operands", "in", "gprb", "." ]

LLVM

SystemZ

CPP

next_suggestion

CPU

620,277

[ "InVals", ".", "push_back", "(", "RetValue", ")", ";" ]

[ "SDValue", "SystemZTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_SystemZ", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "RetValue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "RetValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertSext", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "RetValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "RetValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertZext", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "RetValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "RetValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "RetValue", ")", ";" ]

GCC

csky

CPP

code_generation

CPU

620,278

[ "static", "void", "csky_conditional_register_usage", "(", "void", ")", "{", "if", "(", "TARGET_MINI_REGISTERS", ")", "{", "int", "i", ";", "for", "(", "i", "=", "(", "CSKY_LAST_MINI_REGNUM", "+", "<NUM_LIT>", ")", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "fixed_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "CSKY_TARGET_ARCH", "(", "CK802", ")", "||", "CSKY_TARGET_ARCH", "(", "CK803", ")", "||", "!", "TARGET_HIGH_REGISTERS", ")", "{", "int", "i", ";", "for", "(", "i", "=", "CSKY_FIRST_HIGH_REGNUM", ";", "i", "<=", "CSKY_LAST_HIGH_REGNUM", ";", "i", "++", ")", "{", "fixed_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "CSKY_TARGET_ARCH", "(", "CK801", ")", "||", "CSKY_TARGET_ARCH", "(", "CK802", ")", ")", "{", "fixed_regs", "[", "CSKY_LR_REGNUM", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "CSKY_LR_REGNUM", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "TARGET_DSP", ")", "{", "fixed_regs", "[", "CSKY_HI_REGNUM", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "CSKY_HI_REGNUM", "]", "=", "<NUM_LIT>", ";", "fixed_regs", "[", "CSKY_LO_REGNUM", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "CSKY_LO_REGNUM", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "TARGET_HARD_FLOAT", ")", "{", "int", "regno", ";", "for", "(", "regno", "=", "CSKY_FIRST_VFP_REGNUM", ";", "regno", "<=", "CSKY_LAST_VFP3_REGNUM", ";", "regno", "++", ")", "{", "fixed_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "!", "TARGET_SUPPORT_FPV3", ")", "{", "int", "regno", ";", "for", "(", "regno", "=", "CSKY_FIRST_VFP3_REGNUM", ";", "regno", "<=", "CSKY_LAST_VFP3_REGNUM", ";", "regno", "++", ")", "{", "fixed_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "flag_pic", ")", "{", "fixed_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "<NUM_LIT>", ";", "}", "}" ]

[ "Implement", "TARGET_CONDITIONAL_REGISTER_USAGE", ".", "Conditionally", "modify", "five", "variables", "fixed_regs", ",", "call_used_regs", ",", "global_regs", ",", "reg_names", ",", "and", "reg_class_contents", ",", "to", "take", "into", "account", "any", "dependence", "of", "these", "register", "sets", "on", "target", "flags", ".", "CK801", "has", "registers", "r0-r8", "and", "r13-r15", ".", "CK802", "and", "CK803", "have", "registers", "r0-r15", "(", "the", "``", "low", "''", "registers", ")", ".", "Other", "cpus", "use", "registers", "r0-r31", "with", "-mhigh-registers", ",", "otherwise", "also", "only", "r0-r15", ".", "CK801", "only", "has", "16-bit", "instructions", ",", "most", "of", "which", "can", "only", "reference", "r0-r7", "(", "the", "``", "mini", "''", "registers", ")", ".", "So", "we", "mark", "regs", "outside", "that", "range", "as", "fixed", ".", "-msmart", "can", "be", "used", "on", "other", "arch", "variants", "to", "force", "the", "same", "behavior", "because", "it", "results", "in", "smaller", "code", "size", ".", "TODO", ":", "investigate", "whether", "it", "'s", "beneficial", "to", "use", "r8-r13", "as", "a", "spill", "class", "when", "TARGET_MINI_REGISTERS", "instead", "of", "making", "them", "unusable", "by", "the", "register", "allocator", "." ]

GCC

mcore

CPP

code_generation

MPU

620,279

[ "static", "void", "block_move_sequence", "(", "rtx", "dst_mem", ",", "rtx", "src_mem", ",", "int", "size", ",", "int", "align", ")", "{", "rtx", "temp", "[", "<NUM_LIT>", "]", ";", "machine_mode", "mode", "[", "<NUM_LIT>", "]", ";", "int", "amount", "[", "<NUM_LIT>", "]", ";", "bool", "active", "[", "<NUM_LIT>", "]", ";", "int", "phase", "=", "<NUM_LIT>", ";", "int", "next", ";", "int", "offset_ld", "=", "<NUM_LIT>", ";", "int", "offset_st", "=", "<NUM_LIT>", ";", "rtx", "x", ";", "x", "=", "XEXP", "(", "dst_mem", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "REG_P", "(", "x", ")", ")", "{", "x", "=", "force_reg", "(", "Pmode", ",", "x", ")", ";", "dst_mem", "=", "replace_equiv_address", "(", "dst_mem", ",", "x", ")", ";", "}", "x", "=", "XEXP", "(", "src_mem", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "REG_P", "(", "x", ")", ")", "{", "x", "=", "force_reg", "(", "Pmode", ",", "x", ")", ";", "src_mem", "=", "replace_equiv_address", "(", "src_mem", ",", "x", ")", ";", "}", "active", "[", "<NUM_LIT>", "]", "=", "active", "[", "<NUM_LIT>", "]", "=", "false", ";", "do", "{", "next", "=", "phase", ";", "phase", "^=", "<NUM_LIT>", ";", "if", "(", "size", ">", "<NUM_LIT>", ")", "{", "int", "next_amount", ";", "next_amount", "=", "(", "size", ">=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "(", "size", ">=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "next_amount", "=", "MIN", "(", "next_amount", ",", "align", ")", ";", "amount", "[", "next", "]", "=", "next_amount", ";", "mode", "[", "next", "]", "=", "mode_from_align", "[", "next_amount", "]", ";", "temp", "[", "next", "]", "=", "gen_reg_rtx", "(", "mode", "[", "next", "]", ")", ";", "x", "=", "adjust_address", "(", "src_mem", ",", "mode", "[", "next", "]", ",", "offset_ld", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp", "[", "next", "]", ",", "x", ")", ")", ";", "offset_ld", "+=", "next_amount", ";", "size", "-=", "next_amount", ";", "active", "[", "next", "]", "=", "true", ";", "}", "if", "(", "active", "[", "phase", "]", ")", "{", "active", "[", "phase", "]", "=", "false", ";", "x", "=", "adjust_address", "(", "dst_mem", ",", "mode", "[", "phase", "]", ",", "offset_st", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "x", ",", "temp", "[", "phase", "]", ")", ")", ";", "offset_st", "+=", "amount", "[", "phase", "]", ";", "}", "}", "while", "(", "active", "[", "next", "]", ")", ";", "}" ]

[ "Emit", "code", "to", "perform", "a", "block", "move", "with", "an", "offset", "sequence", "of", "ld/st", "instructions", "(", "...", ",", "ld", "0", ",", "st", "1", ",", "ld", "1", ",", "st", "0", ",", "...", ")", ".", "SIZE", "and", "ALIGN", "are", "known", "constants", ".", "DEST", "and", "SRC", "are", "registers", ".", "OFFSET", "is", "the", "known", "starting", "point", "for", "the", "output", "pattern", "." ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

620,280

[ "}" ]

[ "SelectVOP3Mods", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";", "SelectVOP3Mods", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "VCC", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "VCC", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "N", "->", "getVTList", "(", ")", ",", "Ops", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,281

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vv32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vv32", ";" ]

GCC

arm

CPP

next_suggestion

CPU

620,282

[ "}" ]

[ "else", "if", "(", "!", "push", "&&", "(", "mask", "&", "(", "<NUM_LIT>", "<<", "PC_REGNUM", ")", ")", ")", "{", "if", "(", "TARGET_INTERWORK", "||", "TARGET_BACKTRACE", "||", "current_function_calls_eh_return", ")", "{", "fprintf", "(", "f", ",", "<STR_LIT>", "}\\n", "<STR_LIT>", ")", ";", "thumb_exit", "(", "f", ",", "-", "<NUM_LIT>", ")", ";", "return", ";", "}", "else", "{", "if", "(", "mask", "&", "<NUM_LIT>", ")", "fprintf", "(", "f", ",", "<STR_LIT>", ", ", "<STR_LIT>", ")", ";", "asm_fprintf", "(", "f", ",", "<STR_LIT>", "%r", "<STR_LIT>", ",", "PC_REGNUM", ")", ";", "}", "}", "fprintf", "(", "f", ",", "<STR_LIT>", "}\\n", "<STR_LIT>", ")", ";", "if", "(", "push", "&&", "pushed_words", "&&", "dwarf2out_do_frame", "(", ")", ")", "{", "char", "*", "l", "=", "dwarf2out_cfi_label", "(", ")", ";", "int", "pushed_mask", "=", "real_regs", ";", "*", "cfa_offset", "+=", "pushed_words", "*", "<NUM_LIT>", ";", "dwarf2out_def_cfa", "(", "l", ",", "SP_REGNUM", ",", "*", "cfa_offset", ")", ";", "pushed_words", "=", "<NUM_LIT>", ";", "pushed_mask", "=", "real_regs", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<=", "<NUM_LIT>", ";", "regno", "++", ",", "pushed_mask", ">>=", "<NUM_LIT>", ")", "{", "if", "(", "pushed_mask", "&", "<NUM_LIT>", ")", "dwarf2out_reg_save", "(", "l", ",", "regno", ",", "<NUM_LIT>", "*", "pushed_words", "++", "-", "*", "cfa_offset", ")", ";", "}" ]

GCC

arm

CPP

stmt_completion

CPU

620,283

[ "ag_mode", ",", "&", "count", ")", ";" ]

[ "if", "(", "!", "use_vfp_abi", "(", "pcs_variant", ",", "false", ")", ")", "return", "false", ";", "return", "aapcs_vfp_is_call_or_return_candidate", "(", "pcs_variant", ",", "mode", ",", "type", ",", "&" ]

LLVM

X86

CPP

stmt_completion

CPU

620,284

[ ")", ";" ]

[ "for", "(", "unsigned", "Elt", "=", "<NUM_LIT>", ";", "Elt", "!=", "NumDstEltsPerLane", ";", "++", "Elt", ")", "{", "unsigned", "SrcIdx", "=", "Lane", "*", "NumSrcEltsPerLane", "+", "Elt", "%", "NumSrcEltsPerLane", ";", "auto", "&", "UndefElts", "=", "(", "Elt", ">=", "NumSrcEltsPerLane", "?", "UndefElts1", ":", "UndefElts0", ")", ";", "auto", "&", "EltBits", "=", "(", "Elt", ">=", "NumSrcEltsPerLane", "?", "EltBits1", ":", "EltBits0", ")", ";", "if", "(", "UndefElts", "[", "SrcIdx", "]", ")", "{", "Undefs", ".", "setBit", "(", "Lane", "*", "NumDstEltsPerLane", "+", "Elt", ")", ";", "continue", ";", "}", "APInt", "&", "Val", "=", "EltBits", "[", "SrcIdx", "]", ";", "if", "(", "IsSigned", ")", "{", "if", "(", "Val", ".", "isSignedIntN", "(", "DstBitsPerElt", ")", ")", "Val", "=", "Val", ".", "trunc", "(", "DstBitsPerElt", ")", ";", "else", "if", "(", "Val", ".", "isNegative", "(", ")", ")", "Val", "=", "APInt", "::", "getSignedMinValue", "(", "DstBitsPerElt", ")", ";", "else", "Val", "=", "APInt", "::", "getSignedMaxValue", "(", "DstBitsPerElt", ")", ";", "}", "else", "{", "if", "(", "Val", ".", "isIntN", "(", "DstBitsPerElt", ")", ")", "Val", "=", "Val", ".", "trunc", "(", "DstBitsPerElt", ")", ";", "else", "if", "(", "Val", ".", "isNegative", "(", ")", ")", "Val", "=", "APInt", "::", "getNullValue", "(", "DstBitsPerElt", ")", ";", "else", "Val", "=", "APInt", "::", "getAllOnesValue", "(", "DstBitsPerElt", ")", ";", "}", "Bits", "[", "Lane", "*", "NumDstEltsPerLane", "+", "Elt", "]", "=", "Val", ";", "}", "}", "return", "getConstVector", "(", "Bits", ",", "Undefs", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "DAG", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "if", "(", "SDValue", "V", "=", "combineHorizOpWithShuffle", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "N0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TRUNCATE", "&&", "N1", ".", "isUndef", "(", ")", "&&", "VT", "==", "MVT", "::", "v16i8", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "v8i32", ")", "{", "if", "(", "(", "IsSigned", "&&", "DAG", ".", "ComputeNumSignBits", "(", "N0", ")", ">", "<NUM_LIT>", ")", "||", "(", "!", "IsSigned", "&&", "DAG", ".", "MaskedValueIsZero", "(", "N0", ",", "APInt", "::", "getHighBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ")", "{", "if", "(", "Subtarget", ".", "hasVLX", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDLoc", "dl", "(", "N" ]

LLVM

M680x0

CPP

stmt_completion

MPU

620,285

[ "getNumRegs", "(", ")", ";", "++", "i", ")", "{" ]

[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "TRC", "." ]

LLVM

SystemZ

TD

next_suggestion

CPU

620,286

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M5", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "!", "eq", "(", "m6or", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "M6", "{", "<NUM_LIT>", "}", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "!", "eq", "(", "m6or", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "M6", "{", "<NUM_LIT>", "}", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "!", "eq", "(", "m6or", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "M6", "{", "<NUM_LIT>", "}", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "!", "eq", "(", "m6or", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "M6", "{", "<NUM_LIT>", "}", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V4", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

pdp11

MD

stmt_completion

MPU

620,287

[ ")", ")", ")" ]

[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]

LLVM

X86

TD

program_repair

CPU

620,288

[ "<FIXS>", "OpSize16", ",", "Requires", "[", "Not64BitMode", "]", ">", ";", "<FIXE>" ]

[ "<STR_LIT>", ",", "[", "(", "set", "GR32", ":", "$", "dst", ",", "EFLAGS", ",", "(", "X86dec_flag", "GR32", ":", "$", "src1", ")", ")", "]", ",", "IIC_UNARY_REG", ">", ",", "<BUGS>", "Requires", "[", "Not64BitMode", "]", ">", ";", "<BUGE>", "def", "DEC64r", ":", "RI", "<NUM_LIT>", ",", "MRM1r", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "GR64", ":", "$", "src1", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "GR64", ":", "$", "dst", ",", "EFLAGS", ",", "(", "X86dec_flag", "GR64", ":", "$", "src1", ")", ")", "]", ",", "IIC_UNARY_REG", ">", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

620,289

[ ")", "const", "{" ]

[ "short", "HexagonInstrInfo", "::", "getEquivalentHWInstr", "(", "const", "MachineInstr", "*", "MI" ]

GCC

tilegx

MD

next_suggestion

VLIW

620,290

[ "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]

[ "(", "vec_concat", ":", "V8HI", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

620,291

[ "<STR_LIT>", ")", ";" ]

[ "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "bool", "LP64", "=", "TM", ".", "isPPC64", "(", ")", ";", "const", "TargetRegisterClass", "*", "G8RC", "=", "&", "PPC", "::", "G8RCRegClass", ";", "const", "TargetRegisterClass", "*", "GPRC", "=", "&", "PPC", "::", "GPRCRegClass", ";", "Register", "Reg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "LP64", "?", "G8RC", ":", "GPRC", ")", ";", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "MI", ".", "definesRegister", "(", "DestReg", ")", "&&", "<STR_LIT>", "RESTORE_CRBIT does not define its destination" ]

GCC

mips

MD

program_repair

CPU

620,292

[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "V4QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V4QI", "[", "(", "match_operand", ":", "V4QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_ABSQ_S_QB", ")", ")", "(", "set", "(", "reg", ":", "CCDSP", "CCDSP_OU_REGNUM", ")", "(", "unspec", ":", "CCDSP", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_ABSQ_S_QB", ")", ")", "]", "<FIXE>", "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "V2HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "reg", ":", "CCDSP", "CCDSP_OU_REGNUM", ")", "(", "unspec", ":", "CCDSP", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_ADDU_PH", ")", ")", "]", "<FIXE>", "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V2HI", "[", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_ADDU_S_PH", ")", ")", "(", "set", "(", "reg", ":", "CCDSP", "CCDSP_OU_REGNUM", ")", "(", "unspec", ":", "CCDSP", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_ADDU_S_PH", ")", ")", "]", "<FIXE>" ]

[ "]", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "V4QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V4QI", "[", "(", "match_operand", ":", "V4QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_ABSQ_S_QB", ")", ")", "(", "set", "(", "reg", ":", "CCDSP", "CCDSP_OU_REGNUM", ")", "(", "unspec", ":", "CCDSP", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_ABSQ_S_QB", ")", ")", "]", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "V2HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "reg", ":", "CCDSP", "CCDSP_OU_REGNUM", ")", "(", "unspec", ":", "CCDSP", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_ADDU_PH", ")", ")", "]", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V2HI", "[", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_ADDU_S_PH", ")", ")", "(", "set", "(", "reg", ":", "CCDSP", "CCDSP_OU_REGNUM", ")", "(", "unspec", ":", "CCDSP", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_ADDU_S_PH", ")", ")", "]", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

620,293

[ "return", "true", ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "NonExtOpcode", "=", "Hexagon", "::", "getBaseWithRegOffset", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "NonExtOpcode", "=", "Hexagon", "::", "getRegShlForm", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "break", ";", "default", ":", "return", "false", ";", "}", "if", "(", "NonExtOpcode", "<", "<NUM_LIT>", ")", "return", "false", ";" ]

GCC

visium

CPP

code_generation

Virtual ISA

620,294

[ "static", "int", "visium_compute_frame_size", "(", "int", "size", ")", "{", "const", "int", "save_area_size", "=", "visium_reg_parm_save_area_size", ";", "const", "int", "var_size", "=", "VISIUM_STACK_ALIGN", "(", "size", ")", ";", "const", "int", "save_fp", "=", "frame_pointer_needed", "||", "df_regs_ever_live_p", "(", "HARD_FRAME_POINTER_REGNUM", ")", ";", "const", "int", "save_lr", "=", "frame_pointer_needed", "||", "!", "crtl", "->", "is_leaf", ";", "const", "int", "lr_slot", "=", "!", "save_lr", "&&", "df_regs_ever_live_p", "(", "long_branch_regnum", ")", ";", "const", "int", "local_frame_offset", "=", "(", "save_fp", "+", "save_lr", "+", "lr_slot", ")", "*", "UNITS_PER_WORD", ";", "const", "int", "interrupt", "=", "visium_interrupt_function_p", "(", ")", ";", "unsigned", "int", "mask", "[", "last_type", "]", ";", "int", "reg_size1", "=", "<NUM_LIT>", ";", "int", "max_reg1", "=", "<NUM_LIT>", ";", "int", "reg_size2", "=", "<NUM_LIT>", ";", "int", "reg_size", ";", "int", "combine", ";", "int", "frame_size", ";", "int", "regno", ";", "memset", "(", "mask", ",", "<NUM_LIT>", ",", "last_type", "*", "sizeof", "(", "unsigned", "int", ")", ")", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "{", "if", "(", "visium_save_reg_p", "(", "interrupt", ",", "regno", ")", ")", "{", "enum", "reg_type", "reg_type", "=", "GET_REG_TYPE", "(", "regno", ")", ";", "int", "mask_bit", "=", "<NUM_LIT>", "<<", "(", "regno", "-", "first_regno", "[", "reg_type", "]", ")", ";", "int", "nbytes", "=", "reg_type_size", "[", "reg_type", "]", ";", "if", "(", "reg_size1", "+", "nbytes", ">", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", "break", ";", "reg_size1", "+=", "nbytes", ";", "max_reg1", "=", "regno", ";", "mask", "[", "reg_type", "]", "|=", "mask_bit", ";", "}", "}", "for", "(", "regno", "=", "max_reg1", "+", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "{", "if", "(", "visium_save_reg_p", "(", "interrupt", ",", "regno", ")", ")", "{", "enum", "reg_type", "reg_type", "=", "GET_REG_TYPE", "(", "regno", ")", ";", "int", "mask_bit", "=", "<NUM_LIT>", "<<", "(", "regno", "-", "first_regno", "[", "reg_type", "]", ")", ";", "int", "nbytes", "=", "reg_type_size", "[", "reg_type", "]", ";", "reg_size2", "+=", "nbytes", ";", "mask", "[", "reg_type", "]", "|=", "mask_bit", ";", "}", "}", "reg_size", "=", "reg_size2", "?", "reg_size2", ":", "reg_size1", ";", "combine", "=", "(", "local_frame_offset", "+", "var_size", "+", "reg_size", ")", "<=", "<NUM_LIT>", "*", "UNITS_PER_WORD", ";", "frame_size", "=", "local_frame_offset", "+", "var_size", "+", "reg_size2", "+", "reg_size1", "+", "save_area_size", ";", "current_frame_info", ".", "save_area_size", "=", "save_area_size", ";", "current_frame_info", ".", "reg_size1", "=", "reg_size1", ";", "current_frame_info", ".", "max_reg1", "=", "max_reg1", ";", "current_frame_info", ".", "reg_size2", "=", "reg_size2", ";", "current_frame_info", ".", "var_size", "=", "var_size", ";", "current_frame_info", ".", "save_fp", "=", "save_fp", ";", "current_frame_info", ".", "save_lr", "=", "save_lr", ";", "current_frame_info", ".", "lr_slot", "=", "lr_slot", ";", "current_frame_info", ".", "combine", "=", "combine", ";", "current_frame_info", ".", "interrupt", "=", "interrupt", ";", "memcpy", "(", "current_frame_info", ".", "mask", ",", "mask", ",", "last_type", "*", "sizeof", "(", "unsigned", "int", ")", ")", ";", "return", "frame_size", ";", "}" ]

[ "Compute", "the", "frame", "size", "required", "by", "the", "function", ".", "This", "function", "is", "called", "during", "the", "reload", "pass", "and", "also", "by", "visium_expand_prologue", "." ]

GCC

arm

CPP

next_suggestion

CPU

620,295

[ "return", "_", "_", "res", ";" ]

[ "uint32x4_t", "_", "_", "res", "=", "_", "_", "builtin_mve_vidupq_m_n_uv4si", "(", "_", "_", "arg1", ",", "*", "_", "_", "a", ",", "_", "_", "imm", ",", "_", "_", "p", ")", ";", "*", "_", "_", "a", "+=", "_", "_", "imm", "*", "<NUM_LIT>", "u", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

620,296

[ "let", "ParserMatchClass", "=", "BarriernXSAsmOperand", ";" ]

[ "def", "barrier_nxs_op", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

GCC

rs6000

CPP

program_repair

CPU

620,297

[ "<FIXS>", "long_integer_type_node", ",", "pcvoid_type_node", ",", "NULL_TREE", ")", ";", "<FIXE>", "<FIXS>", "long_integer_type_node", ",", "pcvoid_type_node", ",", "NULL_TREE", ")", ";", "<FIXE>", "<FIXS>", "long_integer_type_node", ",", "pcvoid_type_node", ",", "NULL_TREE", ")", ";", "<FIXE>", "<FIXS>", "long_integer_type_node", ",", "pcvoid_type_node", ",", "NULL_TREE", ")", ";", "tree", "v4sf_ftype_long_pcvoid", "=", "build_function_type_list", "(", "V4SF_type_node", ",", "long_integer_type_node", ",", "pcvoid_type_node", ",", "NULL_TREE", ")", ";", "tree", "v2df_ftype_long_pcvoid", "=", "build_function_type_list", "(", "V2DF_type_node", ",", "long_integer_type_node", ",", "pcvoid_type_node", ",", "NULL_TREE", ")", ";", "tree", "v2di_ftype_long_pcvoid", "=", "build_function_type_list", "(", "V2DI_type_node", ",", "long_integer_type_node", ",", "pcvoid_type_node", ",", "NULL_TREE", ")", ";", "<FIXE>" ]

[ "tree", "opaque_ftype_long_pcvoid", "=", "build_function_type_list", "(", "opaque_V4SI_type_node", ",", "<BUGS>", "long_integer_type_node", ",", "pcvoid_type_node", ",", "NULL_TREE", ")", ";", "<BUGE>", "tree", "v16qi_ftype_long_pcvoid", "=", "build_function_type_list", "(", "V16QI_type_node", ",", "<BUGS>", "long_integer_type_node", ",", "pcvoid_type_node", ",", "NULL_TREE", ")", ";", "<BUGE>", "tree", "v8hi_ftype_long_pcvoid", "=", "build_function_type_list", "(", "V8HI_type_node", ",", "<BUGS>", "long_integer_type_node", ",", "pcvoid_type_node", ",", "NULL_TREE", ")", ";", "<BUGE>", "tree", "v4si_ftype_long_pcvoid", "=", "build_function_type_list", "(", "V4SI_type_node", ",", "<BUGS>", "long_integer_type_node", ",", "pcvoid_type_node", ",", "NULL_TREE", ")", ";", "<BUGE>", "tree", "void_ftype_opaque_long_pvoid", "=", "build_function_type_list", "(", "void_type_node", "," ]

LLVM

X86

CPP

stmt_completion

CPU

620,298

[ "<STR_LIT>", "Immediate operand value out of range", "<STR_LIT>", ")", ";" ]

[ "SrcRegNum", "=", "CurOp", "+", "X86", "::", "AddrNumOperands", ";", "if", "(", "HasVEX_4V", ")", "++", "SrcRegNum", ";", "EmitMemModRMByte", "(", "MI", ",", "CurOp", ",", "GetX86RegNum", "(", "MI", ".", "getOperand", "(", "SrcRegNum", ")", ")", ",", "TSFlags", ",", "CurByte", ",", "OS", ",", "Fixups", ")", ";", "CurOp", "=", "SrcRegNum", "+", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "EmitByte", "(", "BaseOpcode", ",", "CurByte", ",", "OS", ")", ";", "SrcRegNum", "=", "CurOp", "+", "<NUM_LIT>", ";", "if", "(", "HasVEX_4V", ")", "++", "SrcRegNum", ";", "if", "(", "HasMemOp4", ")", "++", "SrcRegNum", ";", "EmitRegModRMByte", "(", "MI", ".", "getOperand", "(", "SrcRegNum", ")", ",", "GetX86RegNum", "(", "MI", ".", "getOperand", "(", "CurOp", ")", ")", ",", "CurByte", ",", "OS", ")", ";", "CurOp", "=", "HasMemOp4", "?", "SrcRegNum", ":", "SrcRegNum", "+", "<NUM_LIT>", ";", "if", "(", "HasVEX_4VOp3", ")", "++", "CurOp", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "int", "AddrOperands", "=", "X86", "::", "AddrNumOperands", ";", "unsigned", "FirstMemOp", "=", "CurOp", "+", "<NUM_LIT>", ";", "if", "(", "HasVEX_4V", ")", "{", "++", "AddrOperands", ";", "++", "FirstMemOp", ";", "}", "if", "(", "HasMemOp4", ")", "++", "FirstMemOp", ";", "EmitByte", "(", "BaseOpcode", ",", "CurByte", ",", "OS", ")", ";", "EmitMemModRMByte", "(", "MI", ",", "FirstMemOp", ",", "GetX86RegNum", "(", "MI", ".", "getOperand", "(", "CurOp", ")", ")", ",", "TSFlags", ",", "CurByte", ",", "OS", ",", "Fixups", ")", ";", "CurOp", "+=", "AddrOperands", "+", "<NUM_LIT>", ";", "if", "(", "HasVEX_4VOp3", ")", "++", "CurOp", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "HasVEX_4V", ")", "++", "CurOp", ";", "EmitByte", "(", "BaseOpcode", ",", "CurByte", ",", "OS", ")", ";", "EmitRegModRMByte", "(", "MI", ".", "getOperand", "(", "CurOp", "++", ")", ",", "(", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "-", "<STR_LIT>", "::", "<STR_LIT>", ",", "CurByte", ",", "OS", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "HasVEX_4V", ")", "++", "CurOp", ";", "EmitByte", "(", "BaseOpcode", ",", "CurByte", ",", "OS", ")", ";", "EmitMemModRMByte", "(", "MI", ",", "CurOp", ",", "(", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "-", "<STR_LIT>", "::", "<STR_LIT>", ",", "TSFlags", ",", "CurByte", ",", "OS", ",", "Fixups", ")", ";", "CurOp", "+=", "X86", "::", "AddrNumOperands", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "EmitByte", "(", "BaseOpcode", ",", "CurByte", ",", "OS", ")", ";", "unsigned", "char", "MRM", ";", "switch", "(", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Invalid Form", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MRM", "=", "<NUM_LIT>", ";", "break", ";", "}", "EmitByte", "(", "MRM", ",", "CurByte", ",", "OS", ")", ";", "break", ";", "}", "while", "(", "CurOp", "!=", "NumOps", "&&", "NumOps", "-", "CurOp", "<=", "<NUM_LIT>", ")", "{", "if", "(", "(", "TSFlags", ">>", "<STR_LIT>", "::", "<STR_LIT>", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "HasMemOp4", "?", "MemOp4_I8IMMOperand", ":", "CurOp", ")", ";", "++", "CurOp", ";", "unsigned", "RegNum", "=", "GetX86RegNum", "(", "MO", ")", "<<", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO", ".", "getReg", "(", ")", ")", ")", "RegNum", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "if", "(", "CurOp", "!=", "NumOps", ")", "{", "const", "MCOperand", "&", "MIMM", "=", "MI", ".", "getOperand", "(", "CurOp", "++", ")", ";", "if", "(", "MIMM", ".", "isImm", "(", ")", ")", "{", "unsigned", "Val", "=", "MIMM", ".", "getImm", "(", ")", ";", "assert", "(", "Val", "<", "<NUM_LIT>", "&&" ]

GCC

ia64

MD

next_suggestion

CPU

620,299

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "match_operator", ":", "BI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]