docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	X86	CPP	next_suggestion	CPU	620,400	[ "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";" ]	[ "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DstReg", ")", "&&", "(", "X86", "::", "GR8RegClass", ".", "contains", "(", "DstReg", ")", "\|\|", "X86", "::", "GR16RegClass", ".", "contains", "(", "DstReg", ")", ")", ")", "return", "false", ";" ]
GCC	aarch64	MD	next_suggestion	CPU	620,401	[ ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "SVE_FULL_F", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SVE_FULL_F", "[", "(", "match_operand", ":", "SVE_FULL_F", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_FRECPE", ")", ")", "]", "<STR_LIT>" ]
GCC	arm	MD	stmt_completion	CPU	620,402	[ "<STR_LIT>", ")", ")", "<NUM_LIT>", "<NUM_LIT>", ")" ]	[ "(", "define_function_unit", "<STR_LIT>", "<NUM_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
GCC	visium	MD	stmt_completion	Virtual ISA	620,403	[ "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	620,404	[ "}" ]	[ "}", "if", "(", "Value", ".", "getOpcode", "(", ")", "==", "ISD", "::", "UNDEF", ")", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "DL", ",", "VT", ",", "Value", ")", ";" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	620,405	[ "<STR_LIT>", "\\n", "<STR_LIT>", ";" ]	[ "Size", "=", "<NUM_LIT>", ";", "if", "(", "Address", "==", "<NUM_LIT>", ")", "{", "int64_t", "FunctionCount", ";", "if", "(", "!", "nextLEB", "(", "FunctionCount", ",", "Bytes", ",", "Size", ",", "false", ")", ")", "return", "None", ";", "outs", "(", ")", "<<", "<STR_LIT>", " # ", "<STR_LIT>", "<<", "FunctionCount", "<<", "<STR_LIT>", " functions in section.", "<STR_LIT>", ";", "}", "else", "{", "int64_t", "BodySize", ",", "LocalEntryCount", ";", "if", "(", "!", "nextLEB", "(", "BodySize", ",", "Bytes", ",", "Size", ",", "false", ")", "\|\|", "!", "nextLEB", "(", "LocalEntryCount", ",", "Bytes", ",", "Size", ",", "false", ")", ")", "return", "None", ";", "if", "(", "LocalEntryCount", ")", "{", "outs", "(", ")", "<<", "<STR_LIT>", " .local ", "<STR_LIT>", ";", "for", "(", "int64_t", "I", "=", "<NUM_LIT>", ";", "I", "<", "LocalEntryCount", ";", "I", "++", ")", "{", "int64_t", "Count", ",", "Type", ";", "if", "(", "!", "nextLEB", "(", "Count", ",", "Bytes", ",", "Size", ",", "false", ")", "\|\|", "!", "nextLEB", "(", "Type", ",", "Bytes", ",", "Size", ",", "false", ")", ")", "return", "None", ";", "for", "(", "int64_t", "J", "=", "<NUM_LIT>", ";", "J", "<", "Count", ";", "J", "++", ")", "{", "if", "(", "I", "\|\|", "J", ")", "outs", "(", ")", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "outs", "(", ")", "<<", "WebAssembly", "::", "anyTypeToString", "(", "Type", ")", ";", "}", "}", "}", "}", "outs", "(", ")", "<<" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,406	[ "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";" ]	[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";" ]
GCC	s390	MD	stmt_completion	MPU	620,407	[ ")", "]", ")" ]	[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	SystemZ	TD	program_repair	CPU	620,408	[ "<FIXS>", "let", "Defs", "=", "[", "CC", "]", ",", "CCValues", "=", "<NUM_LIT>", ",", "IsLogical", "=", "<NUM_LIT>", "in", "{", "<FIXE>" ]	[ "defm", ":", "SXB", "z_cmp", ",", "GR64", ",", "CGFR", ">", ";", "<BUGS>", "let", "Defs", "=", "[", "CC", "]", "in", "{", "<BUGE>", "def", "CLR", ":", "CompareRR", "<STR_LIT>", ",", "<NUM_LIT>", ",", "z_ucmp", ",", "GR32", ",", "GR32", ">", ";", "def", "CLGFR", ":", "CompareRRE", "<STR_LIT>", ",", "<NUM_LIT>", ",", "null_frag", ",", "GR64", ",", "GR32", ">", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	620,409	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_12", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	ARM64	TD	stmt_completion	CPU	620,410	[ "asm", ",", "pattern", ">", ";" ]	[ "class", "CallImm", "<", "bit", "op", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "BImm", "<", "op", ",", "(", "ins", "am_bl_target", ":", "$", "addr", ")", "," ]
LLVM	AArch64	TD	stmt_completion	CPU	620,411	[ "(", "instrs", "ST3H", ")", ">", ";" ]	[ "def", ":", "InstRW", "<", "[", "A64FXWrite_ST3W_8", "]", "," ]
LLVM	ARM	CPP	program_repair	CPU	620,412	[ "<FIXS>", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "ARM", "::", "tGPRRegClassID", ",", "<FIXE>" ]	[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "(", "RegListBits", ">>", "i", ")", "&", "<NUM_LIT>", ")", "{", "<BUGS>", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "ARM", "::", "tGPRRegClassID", ",", "<BUGE>", "i", ")", ")", ")", ";", "}" ]
LLVM	AAP	TD	next_suggestion	MPU	620,413	[ "}" ]	[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "memsrc3AsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "GR8", ",", "off3", ")", ";" ]
GCC	rs6000	MD	next_suggestion	CPU	620,414	[ "]", ")" ]	[ "(", "define_c_enum", "<STR_LIT>", "[", "UNSPECV_BLOCK", "UNSPECV_LL", "UNSPECV_SC", "UNSPECV_PROBE_STACK_RANGE", "UNSPECV_EH_RR", "UNSPECV_ISYNC", "UNSPECV_MFTB", "UNSPECV_DARN", "UNSPECV_NLGR", "UNSPECV_MFFS", "UNSPECV_MFFSL", "UNSPECV_MFFSCRN", "UNSPECV_MFFSCDRN", "UNSPECV_MTFSF", "UNSPECV_MTFSF_HI", "UNSPECV_MTFSB0", "UNSPECV_MTFSB1", "UNSPECV_SPLIT_STACK_RETURN", "UNSPECV_SPEC_BARRIER", "UNSPECV_PLT16_LO", "UNSPECV_PLT_PCREL" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	620,415	[ "case", "ImmTyDMask", ":", "OS", "<<", "<STR_LIT>", "DMask", "<STR_LIT>", ";", "break", ";" ]	[ "case", "ImmTyOffset0", ":", "OS", "<<", "<STR_LIT>", "Offset0", "<STR_LIT>", ";", "break", ";", "case", "ImmTyOffset1", ":", "OS", "<<", "<STR_LIT>", "Offset1", "<STR_LIT>", ";", "break", ";", "case", "ImmTyGLC", ":", "OS", "<<", "<STR_LIT>", "GLC", "<STR_LIT>", ";", "break", ";", "case", "ImmTySLC", ":", "OS", "<<", "<STR_LIT>", "SLC", "<STR_LIT>", ";", "break", ";", "case", "ImmTyTFE", ":", "OS", "<<", "<STR_LIT>", "TFE", "<STR_LIT>", ";", "break", ";", "case", "ImmTyClampSI", ":", "OS", "<<", "<STR_LIT>", "ClampSI", "<STR_LIT>", ";", "break", ";", "case", "ImmTyOModSI", ":", "OS", "<<", "<STR_LIT>", "OModSI", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppCtrl", ":", "OS", "<<", "<STR_LIT>", "DppCtrl", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppRowMask", ":", "OS", "<<", "<STR_LIT>", "DppRowMask", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppBankMask", ":", "OS", "<<", "<STR_LIT>", "DppBankMask", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppBoundCtrl", ":", "OS", "<<", "<STR_LIT>", "DppBoundCtrl", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaDstSel", ":", "OS", "<<", "<STR_LIT>", "SdwaDstSel", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaSrc0Sel", ":", "OS", "<<", "<STR_LIT>", "SdwaSrc0Sel", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaSrc1Sel", ":", "OS", "<<", "<STR_LIT>", "SdwaSrc1Sel", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "<STR_LIT>", "SdwaDstUnused", "<STR_LIT>", ";", "break", ";" ]
GCC	loongarch	CPP	stmt_completion	CPU	620,416	[ "(", "<NUM_LIT>", ")", ",", "x", ")", ")", ";" ]	[ "else", "x", "=", "force_reg", "(", "mode", ",", "x", ")", ";", "set_unique_reg_note", "(", "get_last_insn", "(", ")", ",", "REG_EQUAL", ",", "GEN_INT", "(", "codes", "[", "i", "-", "<NUM_LIT>", "]", ".", "curr_value", ")", ")", ";", "switch", "(", "codes", "[", "i", "]", ".", "method", ")", "{", "case", "METHOD_NORMAL", ":", "x", "=", "gen_rtx_fmt_ee", "(", "codes", "[", "i", "]", ".", "code", ",", "mode", ",", "x", ",", "GEN_INT", "(", "codes", "[", "i", "]", ".", "value", ")", ")", ";", "break", ";", "case", "METHOD_LU32I", ":", "gcc_assert", "(", "mode", "==", "DImode", ")", ";", "x", "=", "gen_rtx_IOR", "(", "DImode", ",", "gen_rtx_ZERO_EXTEND", "(", "DImode", ",", "gen_rtx_SUBREG", "(", "SImode", ",", "x", ",", "<NUM_LIT>", ")", ")", ",", "GEN_INT", "(", "codes", "[", "i", "]", ".", "value", ")", ")", ";", "break", ";", "case", "METHOD_LU52I", ":", "gcc_assert", "(", "mode", "==", "DImode", ")", ";", "x", "=", "gen_rtx_IOR", "(", "DImode", ",", "gen_rtx_AND", "(", "DImode", ",", "x", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ",", "GEN_INT", "(", "codes", "[", "i", "]", ".", "value", ")", ")", ";", "break", ";", "case", "METHOD_MIRROR", ":", "gcc_assert", "(", "mode", "==", "DImode", ")", ";", "emit_insn", "(", "gen_insvdi", "(", "x", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT" ]
LLVM	X86	TD	next_suggestion	CPU	620,417	[ "}" ]	[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]
LLVM	TGSI	CPP	stmt_completion	Virtual ISA	620,418	[ ";" ]	[ "addPass", "(", "createAlwaysInlinerLegacyPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")" ]
GCC	i386	CPP	stmt_completion	CPU	620,419	[ "_", "mmask32", ")", "_", "_", "U", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]	[ "return", "(", "_", "_", "m512h", ")", "_", "_", "builtin_ia32_vfmsubaddph512_maskz", "(", "(", "_", "_", "v32hf", ")", "_", "_", "A", ",", "(", "_", "_", "v32hf", ")", "_", "_", "B", ",", "(", "_", "_", "v32hf", ")", "_", "_", "C", ",", "(", "_" ]
LLVM	Mips	CPP	next_suggestion	CPU	620,420	[ "}" ]	[ "if", "(", "CPU", ".", "empty", "(", ")", "\|\|", "CPU", "==", "<STR_LIT>", "generic", "<STR_LIT>", ")", "{", "if", "(", "TT", ".", "isMIPS32", "(", ")", ")", "CPU", "=", "<STR_LIT>", "mips32", "<STR_LIT>", ";", "else", "CPU", "=", "<STR_LIT>", "mips64", "<STR_LIT>", ";", "}", "return", "CPU", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	620,421	[ "Value", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", ";" ]	[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Size", ";", "++", "i", ")", "DF", ".", "getContents", "(", ")", "[", "Fixup", ".", "Offset", "+", "i", "]", "=", "uint8_t", "(" ]
GCC	i960	MD	stmt_completion	CPU	620,422	[ "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unsigned_fix", ":", "SI", "(", "fix", ":", "SF", "(", "match_operand", ":" ]
GCC	aarch64	MD	stmt_completion	CPU	620,423	[ ")" ]	[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	620,424	[ "}" ]	[ "for", "(", "typename", "T", "::", "iterator", "I", "=", "Blocks", ".", "begin", "(", ")", ",", "E", "=", "Blocks", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "", "I", ")", "continue", ";", "BasicBlock", "", "B", "=", "cast", "<", "BasicBlock", ">", "(", "*", "I", ")", ";", "dbgs", "(", ")", "<<", "'", "'", "<<", "B", "->", "getName", "(", ")", ";", "}", "dbgs", "(", ")", "<<", "<STR_LIT>", " }\\n", "<STR_LIT>", ";" ]
GCC	mips	MD	stmt_completion	CPU	620,425	[ "IMSA", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "IMSA", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "IMSA", "[", "(", "match_operand", ":" ]
LLVM	ARM	CPP	next_suggestion	CPU	620,426	[ "Entry", ".", "Ty", "=", "(", "Type", "", ")", "Type", "::", "getInt32Ty", "(", "", "DAG", ".", "getContext", "(", ")", ")", ";" ]	[ "SDValue", "ARMTargetLowering", "::", "LowerToTLSGeneralDynamicModel", "(", "GlobalAddressSDNode", "", "GA", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "DebugLoc", "dl", "=", "GA", "->", "getDebugLoc", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "ARMFunctionInfo", "", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "unsigned", "ARMPCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ARMConstantPoolValue", "*", "CPV", "=", "ARMConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "ARMPCLabelIndex", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "PCAdj", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "ARMPCLabelIndex", ",", "MVT", "::", "i32", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	620,427	[ "M", ".", "addModuleFlag", "(", "Module", "::", "ModFlagBehavior", "::", "Error", ",", "<STR_LIT>", "wasm-feature-shared-mem", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]	[ "M", ".", "addModuleFlag", "(", "Module", "::", "ModFlagBehavior", "::", "Error", ",", "MDKey", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "Stripped", ")", "{" ]
LLVM	X86	CPP	stmt_completion	CPU	620,428	[ ";", "return", "NULL", ";" ]	[ "Value", "", "X86IREmitter", "::", "visitMOVDQ2Q", "(", "const", "SDNode", "", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", "visitMOVDQ2Q Unimplemented X86 visit...", "<STR_LIT>", ")" ]
GCC	mips	MD	stmt_completion	CPU	620,429	[ "<STR_LIT>", ")", "]", ")" ]	[ "(", "match_operand", ":", "ANYF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]
LLVM	ARM	CPP	stmt_completion	CPU	620,430	[ "MO", ".", "isKill", "(", ")", ")", "continue", ";" ]	[ "for", "(", "MachineOperand", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "\|\|", "MO", ".", "isDef", "(", ")", "\|\|", "!" ]
GCC	avr	CPP	program_repair	MPU	620,431	[ "<FIXS>", "int", "segment", "=", "avr_addrspace", "[", "as", "]", ".", "segment", ";", "<FIXE>" ]	[ "xop", "[", "<NUM_LIT>", "]", "=", "tmp_reg_rtx", ";", "xop", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "rampz_rtx", ",", "<NUM_LIT>", ")", ";", "<BUGS>", "segment", "=", "avr_addrspace", "[", "as", "]", ".", "segment", ";", "<BUGE>" ]
LLVM	X86	CPP	stmt_completion	CPU	620,432	[ "DispVal", ";" ]	[ "if", "(", "NeedPlus", ")", "O", "<<", "<STR_LIT>", " + ", "<STR_LIT>", ";", "if", "(", "ScaleVal", "!=", "<NUM_LIT>", ")", "O", "<<", "ScaleVal", "<<", "'", "", "'", ";", "printOperand", "(", "MI", ",", "Op", "+", "<NUM_LIT>", ")", ";", "NeedPlus", "=", "true", ";", "}", "if", "(", "!", "DispSpec", ".", "isImm", "(", ")", ")", "{", "if", "(", "NeedPlus", ")", "O", "<<", "<STR_LIT>", " + ", "<STR_LIT>", ";", "assert", "(", "DispSpec", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", "non-immediate displacement for LEA?", "<STR_LIT>", ")", ";", "O", "<<", "", "DispSpec", ".", "getExpr", "(", ")", ";", "}", "else", "{", "int64_t", "DispVal", "=", "DispSpec", ".", "getImm", "(", ")", ";", "if", "(", "DispVal", "\|\|", "(", "!", "IndexReg", ".", "getReg", "(", ")", "&&", "!", "BaseReg", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "NeedPlus", ")", "{", "if", "(", "DispVal", ">", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", " + ", "<STR_LIT>", ";", "else", "{", "O", "<<", "<STR_LIT>", " - ", "<STR_LIT>", ";", "DispVal", "=", "-", "DispVal", ";", "}", "}", "O", "<<" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	620,433	[ "<NUM_LIT>", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ")", "}", ";" ]	[ "case", "ISD", "::", "SETNE", ":", "{", "if", "(", "isPPC64", ")", "break", ";", "Op", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "NOR", ",", "dl", ",", "MVT", "::", "i32", ",", "Op", ",", "Op", ")", ",", "<NUM_LIT>", ")", ";", "SDNode", "*", "AD", "=", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "ADDIC", ",", "dl", ",", "MVT", "::", "i32", ",", "MVT", "::", "Glue", ",", "Op", ",", "getI32Imm", "(", "~", "<NUM_LIT>", "U", ")", ")", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "PPC", "::", "SUBFE", ",", "MVT", "::", "i32", ",", "SDValue", "(", "AD", ",", "<NUM_LIT>", ")", ",", "Op", ",", "SDValue", "(", "AD", ",", "<NUM_LIT>", ")", ")", ";", "}", "case", "ISD", "::", "SETLT", ":", "{", "SDValue", "AD", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "ADDI", ",", "dl", ",", "MVT", "::", "i32", ",", "Op", ",", "getI32Imm", "(", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "AN", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "AND", ",", "dl", ",", "MVT", "::", "i32", ",", "AD", ",", "Op", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "AN", ",", "getI32Imm", "(", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ")", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "PPC", "::", "RLWINM", ",", "MVT", "::", "i32", ",", "Ops", ")", ";", "}", "case", "ISD", "::", "SETGT", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Op", ",", "getI32Imm", "(", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ")", "}", ";", "Op", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "RLWINM", ",", "dl", ",", "MVT", "::", "i32", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "PPC", "::", "XORI", ",", "MVT", "::", "i32", ",", "Op", ",", "getI32Imm", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "}", "}", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "{", "if", "(", "PPCSubTarget", "->", "hasQPX", "(", ")", ")", "return", "nullptr", ";", "EVT", "VecVT", "=", "LHS", ".", "getValueType", "(", ")", ";", "bool", "Swap", ",", "Negate", ";", "unsigned", "int", "VCmpInst", "=", "getVCmpInst", "(", "VecVT", ".", "getSimpleVT", "(", ")", ",", "CC", ",", "PPCSubTarget", "->", "hasVSX", "(", ")", ",", "Swap", ",", "Negate", ")", ";", "if", "(", "Swap", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "Negate", ")", "{", "SDValue", "VCmp", "(", "CurDAG", "->", "getMachineNode", "(", "VCmpInst", ",", "dl", ",", "VecVT", ",", "LHS", ",", "RHS", ")", ",", "<NUM_LIT>", ")", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "PPCSubTarget", "->", "hasVSX", "(", ")", "?", "PPC", "::", "XXLNOR", ":", "PPC", "::", "VNOR", ",", "VecVT", ",", "VCmp", ",", "VCmp", ")", ";", "}", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "VCmpInst", ",", "VecVT", ",", "LHS", ",", "RHS", ")", ";", "}", "if", "(", "PPCSubTarget", "->", "useCRBits", "(", ")", ")", "return", "nullptr", ";", "bool", "Inv", ";", "unsigned", "Idx", "=", "getCRIdxForSetCC", "(", "CC", ",", "Inv", ")", ";", "SDValue", "CCReg", "=", "SelectCC", "(", "LHS", ",", "RHS", ",", "CC", ",", "dl", ")", ";", "SDValue", "IntCR", ";", "SDValue", "CR7Reg", "=", "CurDAG", "->", "getRegister", "(", "PPC", "::", "CR7", ",", "MVT", "::", "i32", ")", ";", "SDValue", "InFlag", "(", "nullptr", ",", "<NUM_LIT>", ")", ";", "CCReg", "=", "CurDAG", "->", "getCopyToReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "dl", ",", "CR7Reg", ",", "CCReg", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "IntCR", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "MFOCRF", ",", "dl", ",", "MVT", "::", "i32", ",", "CR7Reg", ",", "CCReg", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "IntCR", ",", "getI32Imm", "(", "(", "<NUM_LIT>", "-", "(", "<NUM_LIT>", "-", "Idx", ")", ")", "&" ]
GCC	mcore	MD	next_suggestion	MPU	620,434	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "ne", ":", "CC", "(", "zero_extract", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	ARM	TD	stmt_completion	CPU	620,435	[ "(", "outs", "DPR", ":", "$", "Vd", ")", ",", "(", "ins", "QPR", ":", "$", "Vm", ")", ",", "itin", ",", "OpcodeStr", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "DPR", ":", "$", "Vd", ",", "(", "TyD", "(", "IntOp", "(", "TyQ", "QPR", ":", "$", "Vm", ")", ")", ")", ")", "]", ">", ";" ]	[ "class", "N2VNInt", "<", "bits", "<", "<NUM_LIT>", ">", "op24_23", ",", "bits", "<", "<NUM_LIT>", ">", "op21_20", ",", "bits", "<", "<NUM_LIT>", ">", "op19_18", ",", "bits", "<", "<NUM_LIT>", ">", "op17_16", ",", "bits", "<", "<NUM_LIT>", ">", "op11_7", ",", "bit", "op6", ",", "bit", "op4", ",", "InstrItinClass", "itin", ",", "string", "OpcodeStr", ",", "string", "Dt", ",", "ValueType", "TyD", ",", "ValueType", "TyQ", ",", "SDPatternOperator", "IntOp", ">", ":", "N2V", "<", "op24_23", ",", "op21_20", ",", "op19_18", ",", "op17_16", ",", "op11_7", ",", "op6", ",", "op4", "," ]
GCC	rs6000	CPP	next_suggestion	CPU	620,436	[ "gcc_unreachable", "(", ")", ";" ]	[ "case", "CONST_WIDE_INT", ":", "{", "int", "i", ";", "int", "ins", "=", "CONST_WIDE_INT_NUNITS", "(", "op", ")", "-", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "CONST_WIDE_INT_NUNITS", "(", "op", ")", ";", "i", "++", ")", "ins", "+=", "num_insns_constant_wide", "(", "CONST_WIDE_INT_ELT", "(", "op", ",", "i", ")", ")", ";", "return", "ins", ";", "}", "case", "CONST_DOUBLE", ":", "if", "(", "mode", "==", "SFmode", "\|\|", "mode", "==", "SDmode", ")", "{", "long", "l", ";", "REAL_VALUE_TYPE", "rv", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "rv", ",", "op", ")", ";", "if", "(", "DECIMAL_FLOAT_MODE_P", "(", "mode", ")", ")", "REAL_VALUE_TO_TARGET_DECIMAL32", "(", "rv", ",", "l", ")", ";", "else", "REAL_VALUE_TO_TARGET_SINGLE", "(", "rv", ",", "l", ")", ";", "return", "num_insns_constant_wide", "(", "(", "HOST_WIDE_INT", ")", "l", ")", ";", "}", "long", "l", "[", "<NUM_LIT>", "]", ";", "REAL_VALUE_TYPE", "rv", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "rv", ",", "op", ")", ";", "if", "(", "DECIMAL_FLOAT_MODE_P", "(", "mode", ")", ")", "REAL_VALUE_TO_TARGET_DECIMAL64", "(", "rv", ",", "l", ")", ";", "else", "REAL_VALUE_TO_TARGET_DOUBLE", "(", "rv", ",", "l", ")", ";", "high", "=", "l", "[", "WORDS_BIG_ENDIAN", "==", "<NUM_LIT>", "]", ";", "low", "=", "l", "[", "WORDS_BIG_ENDIAN", "!=", "<NUM_LIT>", "]", ";", "if", "(", "TARGET_32BIT", ")", "return", "(", "num_insns_constant_wide", "(", "low", ")", "+", "num_insns_constant_wide", "(", "high", ")", ")", ";", "else", "{", "if", "(", "(", "high", "==", "<NUM_LIT>", "&&", "low", ">=", "<NUM_LIT>", ")", "\|\|", "(", "high", "==", "-", "<NUM_LIT>", "&&", "low", "<", "<NUM_LIT>", ")", ")", "return", "num_insns_constant_wide", "(", "low", ")", ";", "else", "if", "(", "mask64_operand", "(", "op", ",", "mode", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "low", "==", "<NUM_LIT>", ")", "return", "num_insns_constant_wide", "(", "high", ")", "+", "<NUM_LIT>", ";", "else", "return", "(", "num_insns_constant_wide", "(", "high", ")", "+", "num_insns_constant_wide", "(", "low", ")", "+", "<NUM_LIT>", ")", ";", "}", "default", ":" ]
GCC	rs6000	CPP	stmt_completion	CPU	620,437	[ ")", ")", ")", ")", ";" ]	[ "static", "_", "_", "inline", "qword", "si_ceqhi", "(", "qword", "a", ",", "signed", "short", "b", ")", "{", "return", "(", "(", "qword", ")", "(", "vec_cmpeq", "(", "(", "vec_short8", ")", "(", "a", ")", ",", "vec_splat", "(", "(", "vec_short8", ")", "(", "si_from_short", "(", "b", ")", ")", ",", "<NUM_LIT>" ]
LLVM	Mips	CPP	next_suggestion	CPU	620,438	[ "}" ]	[ "void", "MipsInstrInfo", "::", "AnalyzeCondBr", "(", "const", "MachineInstr", "", "Inst", ",", "unsigned", "Opc", ",", "MachineBasicBlock", "", "&", "BB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "GetAnalyzableBrOpc", "(", "Opc", ")", "&&", "<STR_LIT>", "Not an analyzable branch", "<STR_LIT>", ")", ";", "int", "NumOp", "=", "Inst", "->", "getNumExplicitOperands", "(", ")", ";", "BB", "=", "Inst", "->", "getOperand", "(", "NumOp", "-", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "Opc", ")", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumOp", "-", "<NUM_LIT>", ";", "i", "++", ")", "Cond", ".", "push_back", "(", "Inst", "->", "getOperand", "(", "i", ")", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	620,439	[ "}" ]	[ "SIPostRABundler", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initializeSIPostRABundlerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";" ]
GCC	aarch64	CPP	next_suggestion	CPU	620,440	[ "}" ]	[ "if", "(", "DECL_SIZE", "(", "field", ")", "&&", "integer_zerop", "(", "DECL_SIZE", "(", "field", ")", ")", ")", "continue", ";", "pure_scalable_type_info", "field_info", ";", "analysis_result", "subresult", "=", "field_info", ".", "analyze", "(", "TREE_TYPE", "(", "field", ")", ")", ";", "if", "(", "subresult", "==", "NO_ABI_IDENTITY", ")", "continue", ";", "if", "(", "subresult", "!=", "IS_PST", ")", "return", "subresult", ";", "tree", "bitpos", "=", "bit_position", "(", "field", ")", ";", "gcc_assert", "(", "poly_int_tree_p", "(", "bitpos", ")", ")", ";", "poly_widest_int", "wide_bytepos", "=", "exact_div", "(", "wi", "::", "to_poly_widest", "(", "bitpos", ")", ",", "BITS_PER_UNIT", ")", ";", "poly_uint64", "bytepos", ";", "if", "(", "!", "wide_bytepos", ".", "to_uhwi", "(", "&", "bytepos", ")", "\|\|", "pieces", ".", "length", "(", ")", "+", "field_info", ".", "pieces", ".", "length", "(", ")", ">", "MAX_PIECES", ")", "return", "DOESNT_MATTER", ";", "gcc_assert", "(", "!", "field_info", ".", "pieces", ".", "is_empty", "(", ")", ")", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "field_info", ".", "pieces", ".", "length", "(", ")", ";", "++", "i", ")", "{", "piece", "p", "=", "field_info", ".", "pieces", "[", "i", "]", ";", "p", ".", "offset", "+=", "bytepos", ";", "add_piece", "(", "p", ")", ";", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,441	[ "}" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";" ]
GCC	nds32	MD	next_suggestion	CPU	620,442	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "ior", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_test", "<STR_LIT>", ")", ")" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	620,443	[ ")", "==", "<NUM_LIT>", ")", ";" ]	[ "MVT", "VecTy", "=", "ty", "(", "Op", ")", ";", "assert", "(", "!", "Subtarget", ".", "useHVXOps", "(", ")", "\|\|", "!", "Subtarget", ".", "isHVXVectorType", "(", "VecTy", ")", ")", ";", "if", "(", "VecTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "Op", ".", "getNumOperands", "(" ]
GCC	aarch64	CPP	stmt_completion	CPU	620,444	[ "(", ")", ".", "vectors_per_tuple", ";" ]	[ "unsigned", "int", "vectors_per_tuple", "(", "const", "function_instance", "&", "fi", ")", "const", "override", "{", "if", "(", "fi", ".", "group_suffix_id", "!=", "GROUP_none", ")", "{", "gcc_checking_assert", "(", "m_vectors_per_tuple", "==", "<NUM_LIT>", ")", ";", "return", "fi", ".", "group_suffix" ]
GCC	arm	MD	stmt_completion	CPU	620,445	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr" ]
LLVM	PIC16	CPP	stmt_completion	MPU	620,446	[ "i", "]", "&&", "<NUM_LIT>", ")", ";" ]	[ "std", "::", "string", "Tmp", ";", "if", "(", "!", "TagName", ".", "empty", "(", ")", ")", "Tmp", "+=", "<STR_LIT>", ", ", "<STR_LIT>", "+", "TagName", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Num", ";", "i", "++", ")", "Tmp", "+=", "<STR_LIT>", ",", "<STR_LIT>", "+", "utostr", "(", "Aux", "[" ]
GCC	m32c	CPP	code_generation	MPU	620,447	[ "static", "bool", "m32c_class_likely_spilled_p", "(", "reg_class_t", "regclass", ")", "{", "if", "(", "regclass", "==", "A_REGS", ")", "return", "true", ";", "return", "(", "reg_class_size", "[", "(", "int", ")", "regclass", "]", "==", "<NUM_LIT>", ")", ";", "}" ]	[ "Implements", "CLASS_LIKELY_SPILLED_P", ".", "A_REGS", "is", "needed", "for", "address", "reloads", "." ]
LLVM	PowerPC	CPP	next_suggestion	CPU	620,448	[ "}" ]	[ "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "llvm", "::", "createPPCMachObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ",", "bool", "Is64Bit", ",", "uint32_t", "CPUType", ",", "uint32_t", "CPUSubtype", ")", "{", "return", "createMachObjectWriter", "(", "llvm", "::", "make_unique", "<", "PPCMachObjectWriter", ">", "(", "Is64Bit", ",", "CPUType", ",", "CPUSubtype", ")", ",", "OS", ",", "false", ")", ";" ]
LLVM	Mips	CPP	code_generation	CPU	620,449	[ "TargetTransformInfo", "MipsTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "const", "{", "if", "(", "Subtarget", "->", "allowMixed16_32", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "No Target Transform Info Pass Added\\n", "<STR_LIT>", ")", ";", "return", "TargetTransformInfo", "(", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ";", "}", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "Target Transform Info Pass Added\\n", "<STR_LIT>", ")", ";", "return", "TargetTransformInfo", "(", "BasicTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}" ]	[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]
LLVM	Mips	CPP	next_suggestion	CPU	620,450	[ "}" ]	[ "if", "(", "Subtarget", ".", "isABI_N64", "(", ")", ")", "return", "CSR_N64_SaveList", ";", "if", "(", "Subtarget", ".", "isABI_N32", "(", ")", ")", "return", "CSR_N32_SaveList", ";", "if", "(", "Subtarget", ".", "isFP64bit", "(", ")", ")", "return", "CSR_O32_FP64_SaveList", ";", "if", "(", "Subtarget", ".", "isFPXX", "(", ")", ")", "return", "CSR_O32_FPXX_SaveList", ";", "return", "CSR_O32_SaveList", ";" ]
LLVM	AAP	TD	stmt_completion	MPU	620,451	[ "}", "=", "opcode", ";" ]	[ "class", "Inst_rr_i10", "<", "bits", "<", "<NUM_LIT>", ">", "opclass", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstAAP_base", "<", "opclass", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "bits", "<", "<NUM_LIT>", ">", "rD", ";", "bits", "<", "<NUM_LIT>", ">", "rA", ";", "bits", "<", "<NUM_LIT>", ">", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
GCC	i386	MD	next_suggestion	CPU	620,452	[ "return", "standard_80387_constant_opcode", "(", "operands", "[", "<NUM_LIT>", "]", ")" ]	[ "{", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{", "case", "TYPE_FMOV", ":", "if", "(", "which_alternative", "=", "=", "<NUM_LIT>", ")" ]
LLVM	R600	CPP	next_suggestion	GPU	620,453	[ "APInt", "Offset", "=", "CAdd", "->", "getAPIntValue", "(", ")", "<<", "CN1", "->", "getAPIntValue", "(", ")", ";" ]	[ "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "ADD", ")", "return", "SDValue", "(", ")", ";", "const", "ConstantSDNode", "", "CN1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "!", "CN1", ")", "return", "SDValue", "(", ")", ";", "const", "ConstantSDNode", "", "CAdd", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CAdd", ")", "return", "SDValue", "(", ")", ";" ]
GCC	arm	MD	stmt_completion	CPU	620,454	[ "]", ")", ")" ]	[ "(", "lshiftrt", ":", "V2DI", "(", "plus", ":", "V2DI", "(", "mult", ":", "V2DI", "(", "zero_extend", ":", "V2DI", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "zero_extend", ":", "V2DI", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "const_vector", ":", "V2DI", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]
GCC	rs6000	MD	program_repair	CPU	620,455	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "P", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>" ]
LLVM	Hexagon	TD	stmt_completion	DSP	620,456	[ "<NUM_LIT>", ";" ]	[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=" ]
LLVM	ARM	TD	stmt_completion	CPU	620,457	[ ")", ",", "(", "Ty", "(", "NEONvduplane", "(", "Ty", "DPR_8", ":", "$", "Vm", ")", ",", "imm", ":", "$", "lane", ")", ")", ")", ")", ")", "]", ">", "{" ]	[ "class", "N3VDSL16", "<", "bits", "<", "<NUM_LIT>", ">", "op21_20", ",", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "string", "OpcodeStr", ",", "string", "Dt", ",", "ValueType", "Ty", ",", "SDNode", "ShOp", ">", ":", "N3VLane16", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op21_20", ",", "op11_8", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "DPR", ":", "$", "Vd", ")", ",", "(", "ins", "DPR", ":", "$", "Vn", ",", "DPR_8", ":", "$", "Vm", ",", "VectorIndex16", ":", "$", "lane", ")", ",", "NVMulSLFrm", ",", "IIC_VMULi16D", ",", "OpcodeStr", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "Ty", "DPR", ":", "$", "Vd", ")", ",", "(", "Ty", "(", "ShOp", "(", "Ty", "DPR", ":", "$", "Vn" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	620,458	[ "}" ]	[ "def", "MMriAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	620,459	[ "}" ]	[ "uint64_t", "getPLT16DBLEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNum", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "return", "getPCRelEncoding", "(", "MI", ",", "OpNum", ",", "Fixups", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	620,460	[ "return", ";" ]	[ "void", "ArgDescriptor", "::", "print", "(", "raw_ostream", "&", "OS", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "!", "isSet", "(", ")", ")", "{", "OS", "<<", "<STR_LIT>", "<not set>\\n", "<STR_LIT>", ";" ]
LLVM	DLX	CPP	next_suggestion	CPU	620,461	[ "}" ]	[ "bool", "DLXInstrInfo", "::", "getMemOpBaseRegImmOfs", "(", "MachineInstr", "&", "LdSt", ",", "unsigned", "&", "BaseReg", ",", "int64_t", "&", "Offset", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "return", "false", ";" ]
LLVM	TriCore	CPP	stmt_completion	MPU	620,462	[ "<STR_LIT>", ";" ]	[ "return", "<STR_LIT>", "e-m:e-p:32:32-i64:32-a:0:32-n32" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,463	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "DoubleWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
GCC	stormy16	MD	stmt_completion	CPU	620,464	[ "BI", "CARRY_REG", ")", ")", ")" ]	[ "(", "set", "(", "reg", ":", "BI", "CARRY_REG", ")", "(", "truncate", ":", "BI", "(", "lshiftrt", ":", "SI", "(", "plus", ":", "SI", "(", "plus", ":", "SI", "(", "zero_extend", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "zero_extend", ":", "SI", "(", "reg", ":" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,465	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	next_suggestion	CPU	620,466	[ "fputc", "(", "'", "\\n", "'", ",", "f", ")", ";" ]	[ "seh", "->", "cfa_reg", "=", "stack_pointer_rtx", ";", "fputs", "(", "<STR_LIT>", "\\t.seh_proc\\t", "<STR_LIT>", ",", "f", ")", ";", "assemble_name", "(", "f", ",", "IDENTIFIER_POINTER", "(", "DECL_ASSEMBLER_NAME", "(", "cfun", "->", "decl", ")", ")", ")", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	620,467	[ "NextBB", ")", "{" ]	[ "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "LIS", "=", "getAnalysisIfAvailable", "<", "LiveIntervals", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "BoolRC", "=", "TRI", "->", "getBoolRC", "(", ")", ";", "InsertKillCleanups", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "AMDGPU_PS", ";", "if", "(", "ST", ".", "isWave32", "(", ")", ")", "{", "AndOpc", "=", "AMDGPU", "::", "S_AND_B32", ";", "OrOpc", "=", "AMDGPU", "::", "S_OR_B32", ";", "XorOpc", "=", "AMDGPU", "::", "S_XOR_B32", ";", "MovTermOpc", "=", "AMDGPU", "::", "S_MOV_B32_term", ";", "Andn2TermOpc", "=", "AMDGPU", "::", "S_ANDN2_B32_term", ";", "XorTermrOpc", "=", "AMDGPU", "::", "S_XOR_B32_term", ";", "OrSaveExecOpc", "=", "AMDGPU", "::", "S_OR_SAVEEXEC_B32", ";", "Exec", "=", "AMDGPU", "::", "EXEC_LO", ";", "}", "else", "{", "AndOpc", "=", "AMDGPU", "::", "S_AND_B64", ";", "OrOpc", "=", "AMDGPU", "::", "S_OR_B64", ";", "XorOpc", "=", "AMDGPU", "::", "S_XOR_B64", ";", "MovTermOpc", "=", "AMDGPU", "::", "S_MOV_B64_term", ";", "Andn2TermOpc", "=", "AMDGPU", "::", "S_ANDN2_B64_term", ";", "XorTermrOpc", "=", "AMDGPU", "::", "S_XOR_B64_term", ";", "OrSaveExecOpc", "=", "AMDGPU", "::", "S_OR_SAVEEXEC_B64", ";", "Exec", "=", "AMDGPU", "::", "EXEC", ";", "}", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Worklist", ";", "MachineFunction", "::", "iterator", "NextBB", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "BI", "=" ]
LLVM	AArch64	TD	stmt_completion	CPU	620,468	[ "V128", ":", "$", "Rd", ")", ",", "(", "v16i8", "V128", ":", "$", "Rn", ")", ",", "(", "v16i8", "V128", ":", "$", "Rm", ")", ")", ")", "]", ">", ";" ]	[ "def", "v16i8", ":", "BaseSIMDThreeSameVectorTied", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "asm", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v16i8", "V128", ":", "$", "dst", ")", ",", "(", "OpNode", "(", "v16i8" ]
GCC	sparc	CPP	code_generation	CPU	620,469	[ "static", "bool", "sparc_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "(", "regno", "==", "<NUM_LIT>", "\|\|", "(", "TARGET_FPU", "&&", "regno", "==", "<NUM_LIT>", ")", ")", ";", "}" ]	[ "Handle", "FUNCTION_VALUE_REGNO_P", ".", "On", "the", "SPARC", ",", "the", "first", "``", "output", "''", "reg", "is", "used", "for", "integer", "values", ",", "and", "the", "first", "floating", "point", "register", "is", "used", "for", "floating", "point", "values", "." ]
GCC	i386	MD	stmt_completion	CPU	620,470	[ "]", ")" ]	[ "(", "define_mode_attr", "SDOT_VPDP_SUF", "[", "(", "V32HI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")" ]
LLVM	Mips	CPP	code_generation	CPU	620,471	[ "bool", "MipsCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const", "{", "MachineInstrBuilder", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Mips", "::", "RetRA", ")", ";", "if", "(", "Val", "!=", "nullptr", "&&", "!", "isSupportedReturnType", "(", "Val", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "VRegs", ".", "empty", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "const", "MipsTargetLowering", "&", "TLI", "=", "", "getTLI", "<", "MipsTargetLowering", ">", "(", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "RetInfos", ";", "ArgInfo", "ArgRetInfo", "(", "VRegs", ",", "*", "Val", ",", "<NUM_LIT>", ")", ";", "setArgFlags", "(", "ArgRetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "ArgRetInfo", ",", "RetInfos", ",", "DL", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "SmallVector", "<", "ISD", "::", "OutputArg", ",", "<NUM_LIT>", ">", "Outs", ";", "MipsCCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "MipsOutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ")", ";", "std", "::", "string", "FuncName", "=", "F", ".", "getName", "(", ")", ".", "str", "(", ")", ";", "MipsOutgoingValueAssigner", "Assigner", "(", "TLI", ".", "CCAssignFnForReturn", "(", ")", ",", "FuncName", ".", "c_str", "(", ")", ",", "true", ")", ";", "if", "(", "!", "determineAssignments", "(", "Assigner", ",", "RetInfos", ",", "CCInfo", ")", ")", "return", "false", ";", "if", "(", "!", "handleAssignments", "(", "RetHandler", ",", "RetInfos", ",", "CCInfo", ",", "ArgLocs", ",", "MIRBuilder", ")", ")", "return", "false", ";", "}", "MIRBuilder", ".", "insertInstr", "(", "Ret", ")", ";", "return", "true", ";", "}" ]	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]
GCC	i386	MD	stmt_completion	CPU	620,472	[ "<STR_LIT>", ")", ")", ")", "]", ")" ]	[ "(", "match_operand", ":", "FMAMODE_AVX512", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "FMAMODE_AVX512", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "FMAMODE_AVX512", "<NUM_LIT>" ]
GCC	arm	CPP	stmt_completion	CPU	620,473	[ "{" ]	[ "static", "unsigned", "int", "arm_autovectorize_vector_modes", "(", "vector_modes", "*", "modes", ",", "bool", ")", "{", "if", "(", "!", "TARGET_NEON_VECTORIZE_DOUBLE", ")" ]
GCC	bpf	CPP	program_repair	Virtual ISA	620,474	[ "<FIXS>", "int", "padding_locals", ";", "<FIXE>" ]	[ "bpf_compute_frame_layout", "(", "void", ")", "{", "int", "stack_alignment", "=", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ";", "<BUGS>", "int", "padding_locals", ",", "regno", ";", "<BUGE>" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	620,475	[ "PSK_FastHardware", ";" ]	[ "assert", "(", "isPowerOf2_32", "(", "TyWidth", ")", "&&", "<STR_LIT>", "Ty width must be power of 2", "<STR_LIT>", ")", ";", "return", "TTI", "::" ]
LLVM	SystemZ	TD	next_suggestion	CPU	620,476	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "class", "InstVRId", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "V1", ";", "bits", "<", "<NUM_LIT>", ">", "V2", ";", "bits", "<", "<NUM_LIT>", ">", "V3", ";", "bits", "<", "<NUM_LIT>", ">", "I4", ";", "bits", "<", "<NUM_LIT>", ">", "M5", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	i386	MD	stmt_completion	CPU	620,477	[ "<STR_LIT>", ")" ]	[ "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "VF_128", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM	Mips	CPP	stmt_completion	CPU	620,478	[ ")", "const", "{" ]	[ "unsigned", "MipsABIInfo", "::", "GetPtrAdduOp", "(" ]
GCC	loongarch	CPP	code_generation	CPU	620,479	[ "void", "loongarch_expand_scc", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "target", "=", "operands", "[", "<NUM_LIT>", "]", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "rtx", "op0", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "op1", "=", "operands", "[", "<NUM_LIT>", "]", ";", "loongarch_extend_comparands", "(", "code", ",", "&", "op0", ",", "&", "op1", ")", ";", "op0", "=", "force_reg", "(", "word_mode", ",", "op0", ")", ";", "gcc_assert", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "op0", ")", ")", "==", "MODE_INT", ")", ";", "if", "(", "code", "==", "EQ", "\|\|", "code", "==", "NE", ")", "{", "rtx", "zie", "=", "loongarch_zero_if_equal", "(", "op0", ",", "op1", ")", ";", "loongarch_emit_binary", "(", "code", ",", "target", ",", "zie", ",", "const0_rtx", ")", ";", "}", "else", "loongarch_emit_int_order_test", "(", "code", ",", "<NUM_LIT>", ",", "target", ",", "op0", ",", "op1", ")", ";", "}" ]	[ "Try", "performing", "the", "comparison", "in", "OPERANDS", "[", "1", "]", ",", "whose", "arms", "are", "OPERANDS", "[", "2", "]", "and", "OPERAND", "[", "3", "]", ".", "Store", "the", "result", "in", "OPERANDS", "[", "0", "]", ".", "On", "64-bit", "targets", ",", "the", "mode", "of", "the", "comparison", "and", "target", "will", "always", "be", "SImode", ",", "thus", "possibly", "narrower", "than", "that", "of", "the", "comparison", "'s", "operands", "." ]
GCC	pa	CPP	stmt_completion	CPU	620,480	[ "+", "<NUM_LIT>", ",", "objfmt", ")", ";" ]	[ "if", "(", "objfmt", "==", "NULL", ")", "return", "NULL_TREE", ";", "return", "build_string_literal", "(", "strlen", "(", "objfmt", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	620,481	[ "PC", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", "," ]
LLVM	Mips	TD	stmt_completion	CPU	620,482	[ "int_mips_ave_s_w", ",", "MSA128WOpnd", ">", ",", "IsCommutable", ";" ]	[ "class", "AVE_S_W_DESC", ":", "MSA_3R_DESC_BASE", "<", "<STR_LIT>", "," ]
GCC	mips	MD	program_repair	CPU	620,483	[ "<FIXS>", "gen_int_relational", "(", "LTU", ",", "operands", "[", "<NUM_LIT>", "]", ",", "branch_cmp", "[", "<NUM_LIT>", "]", ",", "branch_cmp", "[", "<NUM_LIT>", "]", ",", "NULL", ")", "DONE", "<FIXE>" ]	[ "if", "(", "branch_type", "!", "=", "CMP_SI", "&", "&", "(", "!", "TARGET_64BIT", "\|", "\|", "branch_type", "!", "=", "CMP_DI", ")", ")", "FAIL", "<BUGS>", "operands", "[", "<NUM_LIT>", "]", "=", "branch_cmp", "[", "<NUM_LIT>", "]", "operands", "[", "<NUM_LIT>", "]", "=", "branch_cmp", "[", "<NUM_LIT>", "]", "if", "(", "TARGET_64BIT", "\|", "\|", "!", "TARGET_DEBUG_C_MODE", "\|", "\|", "TARGET_MIPS16", ")", "{", "gen_int_relational", "(", "LTU", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "(", "int", "*", ")", "<NUM_LIT>", ")", "DONE", "}", "<BUGE>", "}", ")", "(", "define_insn", "<STR_LIT>" ]
LLVM	ARM	TD	next_suggestion	CPU	620,484	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "L_bit", ";", "let", "D", "=", "VFPNeonDomain", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	620,485	[ "<STR_LIT>", ")" ]	[ "(", "define_automaton" ]
LLVM	ARM	CPP	stmt_completion	CPU	620,486	[ "break", ";" ]	[ "MachineBasicBlock", "::", "const_instr_iterator", "II", "=", "std", "::", "prev", "(", "I", ".", "getInstrIterator", "(", ")", ")", ";", "assert", "(", "II", "->", "isInsideBundle", "(", ")", "&&", "<STR_LIT>", "Empty bundle?", "<STR_LIT>", ")", ";", "int", "Idx", "=", "-", "<NUM_LIT>", ";", "while", "(", "II", "->", "isInsideBundle", "(", ")", ")", "{", "Idx", "=", "II", "->", "findRegisterDefOperandIdx", "(", "Reg", ",", "false", ",", "true", ",", "TRI", ")", ";", "if", "(", "Idx", "!=", "-", "<NUM_LIT>", ")" ]
GCC	bfin	MD	stmt_completion	DSP	620,487	[ "match_code", "<STR_LIT>", ")" ]	[ "(", "and", "(" ]
GCC	sparc	MD	stmt_completion	CPU	620,488	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_reservation" ]
GCC	mep	CPP	stmt_completion	CPU	620,489	[ ";" ]	[ "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "x", ",", "NONCONST", ")", "if", "(", "REG_P", "(", "x", ")", "&&", "reg_set_p", "(", "x", ",", "prev", ")", ")", "return", "true", ";", "return", "false" ]
LLVM	ARM	CPP	next_suggestion	CPU	620,490	[ "if", "(", "rsym", "->", "reserved", "(", ")", "&", "ARMRelocator", "::", "ReservePLT", ")", "{" ]	[ "ARMRelocator", "::", "Result", "thm_movt_abs", "(", "Relocation", "&", "pReloc", ",", "ARMRelocator", "&", "pParent", ")", "{", "ResolveInfo", "", "rsym", "=", "pReloc", ".", "symInfo", "(", ")", ";", "Relocator", "::", "Address", "S", "=", "pReloc", ".", "symValue", "(", ")", ";", "uint16_t", "upper_inst", "=", "", "(", "reinterpret_cast", "<", "uint16_t", "", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", ")", ";", "uint16_t", "lower_inst", "=", "", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", "+", "<NUM_LIT>", ")", ";", "Relocator", "::", "DWord", "val", "=", "(", "(", "upper_inst", ")", "<<", "<NUM_LIT>", ")", "\|", "(", "lower_inst", ")", ";", "Relocator", "::", "DWord", "A", "=", "helper_extract_thumb_movw_movt_addend", "(", "val", ")", "+", "pReloc", ".", "addend", "(", ")", ";", "LDSection", "&", "target_sect", "=", "pReloc", ".", "targetRef", "(", ")", ".", "frag", "(", ")", "->", "getParent", "(", ")", "->", "getSection", "(", ")", ";", "if", "(", "(", "llvm", "::", "ELF", "::", "SHF_ALLOC", "&", "target_sect", ".", "flag", "(", ")", ")", "!=", "<NUM_LIT>", ")", "{" ]
LLVM	AArch64	TD	stmt_completion	CPU	620,491	[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]	[ "def", ":", "ROSysReg", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]
LLVM	BPF	CPP	code_generation	Virtual ISA	620,492	[ "SDValue", "BPFTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InGlue", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "if", "(", "Ins", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "only small returns supported", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "In", ":", "Ins", ")", "InVals", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "In", ".", "VT", ")", ")", ";", "return", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "<NUM_LIT>", ",", "Ins", "[", "<NUM_LIT>", "]", ".", "VT", ",", "InGlue", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "getHasAlu32", "(", ")", "?", "RetCC_BPF32", ":", "RetCC_BPF64", ")", ";", "for", "(", "auto", "&", "Val", ":", "RVLocs", ")", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Val", ".", "getLocReg", "(", ")", ",", "Val", ".", "getValVT", "(", ")", ",", "InGlue", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InGlue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", "Chain", ";", "}" ]	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]
GCC	i386	MD	stmt_completion	CPU	620,493	[ "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "]" ]	[ "(", "float", ":", "V2DF", "(", "vec_select", ":", "V2SI", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int" ]
LLVM	PowerPC	TD	next_suggestion	CPU	620,494	[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]	[ "def", "PPCS17ImmAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";" ]
GCC	mips	MD	program_repair	CPU	620,495	[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "V2SF", "(", "vec_concat", ":", "V4SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "parallel", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", ")", ")", ")", "]", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "rtx", "temp", "=", "gen_reg_rtx", "(", "V2SFmode", ")", "emit_insn", "(", "gen_vec_concatv2sf", "(", "temp", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "tempoperands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")", "<FIXE>" ]	[ "(", "define_expand", "<STR_LIT>", "<BUGS>", "[", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", "<STR_LIT>", "{", "<BUGS>", "rtx", "temp", "<BUGE>", "<BUGS>", "temp", "=", "gen_reg_rtx", "(", "V2SFmode", ")", "emit_insn", "(", "gen_mips_cvt_ps_s", "(", "temp", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "if", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "!", "BYTES_BIG_ENDIAN", ")", "emit_insn", "(", "gen_mips_pul_ps", "(", "operands", "[", "<NUM_LIT>", "]", ",", "temp", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "elseemit_insn", "(", "gen_mips_pul_ps", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "temp", ")", ")", "DONE", "<BUGE>", "}", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	620,496	[ "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "REX", "\|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";" ]	[ "static", "unsigned", "DetermineREXPrefix", "(", "const", "MCInst", "&", "MI", ",", "uint64_t", "TSFlags", ",", "const", "MCInstrDesc", "&", "Desc", ")", "{", "unsigned", "REX", "=", "<NUM_LIT>", ";", "if", "(", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "REX", "\|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "if", "(", "MI", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "return", "REX", ";", "unsigned", "NumOps", "=", "MI", ".", "getNumOperands", "(", ")", ";", "bool", "isTwoAddr", "=", "NumOps", ">", "<NUM_LIT>", "&&", "Desc", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "<NUM_LIT>", ";", "unsigned", "i", "=", "isTwoAddr", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "<STR_LIT>", "::", "<STR_LIT>", "(", "Reg", ")", ")", "continue", ";", "REX", "\|=", "<NUM_LIT>", ";", "break", ";", "}", "switch", "(", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", "FIXME: Remove this!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "REX", "\|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "i", "=", "isTwoAddr", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO", ".", "getReg", "(", ")", ")", ")", "REX", "\|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getOperand" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	620,497	[ ",", "const", "MCTargetOptions", "&", "Options", ")", "{" ]	[ "static", "MCRegisterInfo", "*", "createSystemZMCRegisterInfo", "(", "const", "Triple", "&", "TT" ]
GCC	s390	MD	program_repair	MPU	620,498	[ "<FIXS>", "(", "and", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "and", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>" ]
GCC	i386	CPP	stmt_completion	CPU	620,499	[ ",", "_", "_", "m128i", "_", "_", "Y", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_insert_si64", "(", "_", "_", "m128i", "_", "_", "X" ]

LLVM

X86

CPP

next_suggestion

CPU

620,400

[ "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";" ]

[ "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DstReg", ")", "&&", "(", "X86", "::", "GR8RegClass", ".", "contains", "(", "DstReg", ")", "||", "X86", "::", "GR16RegClass", ".", "contains", "(", "DstReg", ")", ")", ")", "return", "false", ";" ]

GCC

aarch64

MD

next_suggestion

CPU

620,401

[ ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SVE_FULL_F", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SVE_FULL_F", "[", "(", "match_operand", ":", "SVE_FULL_F", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_FRECPE", ")", ")", "]", "<STR_LIT>" ]

GCC

arm

MD

stmt_completion

CPU

620,402

[ "<STR_LIT>", ")", ")", "<NUM_LIT>", "<NUM_LIT>", ")" ]

[ "(", "define_function_unit", "<STR_LIT>", "<NUM_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

GCC

visium

MD

stmt_completion

Virtual ISA

620,403

[ "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

620,404

[ "}" ]

[ "}", "if", "(", "Value", ".", "getOpcode", "(", ")", "==", "ISD", "::", "UNDEF", ")", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "DL", ",", "VT", ",", "Value", ")", ";" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

620,405

[ "<STR_LIT>", "\\n", "<STR_LIT>", ";" ]

[ "Size", "=", "<NUM_LIT>", ";", "if", "(", "Address", "==", "<NUM_LIT>", ")", "{", "int64_t", "FunctionCount", ";", "if", "(", "!", "nextLEB", "(", "FunctionCount", ",", "Bytes", ",", "Size", ",", "false", ")", ")", "return", "None", ";", "outs", "(", ")", "<<", "<STR_LIT>", " # ", "<STR_LIT>", "<<", "FunctionCount", "<<", "<STR_LIT>", " functions in section.", "<STR_LIT>", ";", "}", "else", "{", "int64_t", "BodySize", ",", "LocalEntryCount", ";", "if", "(", "!", "nextLEB", "(", "BodySize", ",", "Bytes", ",", "Size", ",", "false", ")", "||", "!", "nextLEB", "(", "LocalEntryCount", ",", "Bytes", ",", "Size", ",", "false", ")", ")", "return", "None", ";", "if", "(", "LocalEntryCount", ")", "{", "outs", "(", ")", "<<", "<STR_LIT>", " .local ", "<STR_LIT>", ";", "for", "(", "int64_t", "I", "=", "<NUM_LIT>", ";", "I", "<", "LocalEntryCount", ";", "I", "++", ")", "{", "int64_t", "Count", ",", "Type", ";", "if", "(", "!", "nextLEB", "(", "Count", ",", "Bytes", ",", "Size", ",", "false", ")", "||", "!", "nextLEB", "(", "Type", ",", "Bytes", ",", "Size", ",", "false", ")", ")", "return", "None", ";", "for", "(", "int64_t", "J", "=", "<NUM_LIT>", ";", "J", "<", "Count", ";", "J", "++", ")", "{", "if", "(", "I", "||", "J", ")", "outs", "(", ")", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "outs", "(", ")", "<<", "WebAssembly", "::", "anyTypeToString", "(", "Type", ")", ";", "}", "}", "}", "}", "outs", "(", ")", "<<" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,406

[ "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";" ]

[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";" ]

GCC

s390

MD

stmt_completion

MPU

620,407

[ ")", "]", ")" ]

[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

SystemZ

TD

program_repair

CPU

620,408

[ "<FIXS>", "let", "Defs", "=", "[", "CC", "]", ",", "CCValues", "=", "<NUM_LIT>", ",", "IsLogical", "=", "<NUM_LIT>", "in", "{", "<FIXE>" ]

[ "defm", ":", "SXB", "z_cmp", ",", "GR64", ",", "CGFR", ">", ";", "<BUGS>", "let", "Defs", "=", "[", "CC", "]", "in", "{", "<BUGE>", "def", "CLR", ":", "CompareRR", "<STR_LIT>", ",", "<NUM_LIT>", ",", "z_ucmp", ",", "GR32", ",", "GR32", ">", ";", "def", "CLGFR", ":", "CompareRRE", "<STR_LIT>", ",", "<NUM_LIT>", ",", "null_frag", ",", "GR64", ",", "GR32", ">", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

620,409

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_12", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

ARM64

TD

stmt_completion

CPU

620,410

[ "asm", ",", "pattern", ">", ";" ]

[ "class", "CallImm", "<", "bit", "op", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "BImm", "<", "op", ",", "(", "ins", "am_bl_target", ":", "$", "addr", ")", "," ]

LLVM

AArch64

TD

stmt_completion

CPU

620,411

[ "(", "instrs", "ST3H", ")", ">", ";" ]

[ "def", ":", "InstRW", "<", "[", "A64FXWrite_ST3W_8", "]", "," ]

LLVM

ARM

CPP

program_repair

CPU

620,412

[ "<FIXS>", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "ARM", "::", "tGPRRegClassID", ",", "<FIXE>" ]

[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "(", "RegListBits", ">>", "i", ")", "&", "<NUM_LIT>", ")", "{", "<BUGS>", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "ARM", "::", "tGPRRegClassID", ",", "<BUGE>", "i", ")", ")", ")", ";", "}" ]

LLVM

AAP

TD

next_suggestion

MPU

620,413

[ "}" ]

[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "memsrc3AsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "GR8", ",", "off3", ")", ";" ]

GCC

rs6000

MD

next_suggestion

CPU

620,414

[ "]", ")" ]

[ "(", "define_c_enum", "<STR_LIT>", "[", "UNSPECV_BLOCK", "UNSPECV_LL", "UNSPECV_SC", "UNSPECV_PROBE_STACK_RANGE", "UNSPECV_EH_RR", "UNSPECV_ISYNC", "UNSPECV_MFTB", "UNSPECV_DARN", "UNSPECV_NLGR", "UNSPECV_MFFS", "UNSPECV_MFFSL", "UNSPECV_MFFSCRN", "UNSPECV_MFFSCDRN", "UNSPECV_MTFSF", "UNSPECV_MTFSF_HI", "UNSPECV_MTFSB0", "UNSPECV_MTFSB1", "UNSPECV_SPLIT_STACK_RETURN", "UNSPECV_SPEC_BARRIER", "UNSPECV_PLT16_LO", "UNSPECV_PLT_PCREL" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

620,415

[ "case", "ImmTyDMask", ":", "OS", "<<", "<STR_LIT>", "DMask", "<STR_LIT>", ";", "break", ";" ]

[ "case", "ImmTyOffset0", ":", "OS", "<<", "<STR_LIT>", "Offset0", "<STR_LIT>", ";", "break", ";", "case", "ImmTyOffset1", ":", "OS", "<<", "<STR_LIT>", "Offset1", "<STR_LIT>", ";", "break", ";", "case", "ImmTyGLC", ":", "OS", "<<", "<STR_LIT>", "GLC", "<STR_LIT>", ";", "break", ";", "case", "ImmTySLC", ":", "OS", "<<", "<STR_LIT>", "SLC", "<STR_LIT>", ";", "break", ";", "case", "ImmTyTFE", ":", "OS", "<<", "<STR_LIT>", "TFE", "<STR_LIT>", ";", "break", ";", "case", "ImmTyClampSI", ":", "OS", "<<", "<STR_LIT>", "ClampSI", "<STR_LIT>", ";", "break", ";", "case", "ImmTyOModSI", ":", "OS", "<<", "<STR_LIT>", "OModSI", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppCtrl", ":", "OS", "<<", "<STR_LIT>", "DppCtrl", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppRowMask", ":", "OS", "<<", "<STR_LIT>", "DppRowMask", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppBankMask", ":", "OS", "<<", "<STR_LIT>", "DppBankMask", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppBoundCtrl", ":", "OS", "<<", "<STR_LIT>", "DppBoundCtrl", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaDstSel", ":", "OS", "<<", "<STR_LIT>", "SdwaDstSel", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaSrc0Sel", ":", "OS", "<<", "<STR_LIT>", "SdwaSrc0Sel", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaSrc1Sel", ":", "OS", "<<", "<STR_LIT>", "SdwaSrc1Sel", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "<STR_LIT>", "SdwaDstUnused", "<STR_LIT>", ";", "break", ";" ]

GCC

loongarch

CPP

stmt_completion

CPU

620,416

[ "(", "<NUM_LIT>", ")", ",", "x", ")", ")", ";" ]

[ "else", "x", "=", "force_reg", "(", "mode", ",", "x", ")", ";", "set_unique_reg_note", "(", "get_last_insn", "(", ")", ",", "REG_EQUAL", ",", "GEN_INT", "(", "codes", "[", "i", "-", "<NUM_LIT>", "]", ".", "curr_value", ")", ")", ";", "switch", "(", "codes", "[", "i", "]", ".", "method", ")", "{", "case", "METHOD_NORMAL", ":", "x", "=", "gen_rtx_fmt_ee", "(", "codes", "[", "i", "]", ".", "code", ",", "mode", ",", "x", ",", "GEN_INT", "(", "codes", "[", "i", "]", ".", "value", ")", ")", ";", "break", ";", "case", "METHOD_LU32I", ":", "gcc_assert", "(", "mode", "==", "DImode", ")", ";", "x", "=", "gen_rtx_IOR", "(", "DImode", ",", "gen_rtx_ZERO_EXTEND", "(", "DImode", ",", "gen_rtx_SUBREG", "(", "SImode", ",", "x", ",", "<NUM_LIT>", ")", ")", ",", "GEN_INT", "(", "codes", "[", "i", "]", ".", "value", ")", ")", ";", "break", ";", "case", "METHOD_LU52I", ":", "gcc_assert", "(", "mode", "==", "DImode", ")", ";", "x", "=", "gen_rtx_IOR", "(", "DImode", ",", "gen_rtx_AND", "(", "DImode", ",", "x", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ",", "GEN_INT", "(", "codes", "[", "i", "]", ".", "value", ")", ")", ";", "break", ";", "case", "METHOD_MIRROR", ":", "gcc_assert", "(", "mode", "==", "DImode", ")", ";", "emit_insn", "(", "gen_insvdi", "(", "x", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT" ]

LLVM

X86

TD

next_suggestion

CPU

620,417

[ "}" ]

[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]

LLVM

TGSI

CPP

stmt_completion

Virtual ISA

620,418

[ ";" ]

[ "addPass", "(", "createAlwaysInlinerLegacyPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")" ]

GCC

i386

CPP

stmt_completion

CPU

620,419

[ "_", "mmask32", ")", "_", "_", "U", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]

[ "return", "(", "_", "_", "m512h", ")", "_", "_", "builtin_ia32_vfmsubaddph512_maskz", "(", "(", "_", "_", "v32hf", ")", "_", "_", "A", ",", "(", "_", "_", "v32hf", ")", "_", "_", "B", ",", "(", "_", "_", "v32hf", ")", "_", "_", "C", ",", "(", "_" ]

LLVM

Mips

CPP

next_suggestion

CPU

620,420

[ "}" ]

[ "if", "(", "CPU", ".", "empty", "(", ")", "||", "CPU", "==", "<STR_LIT>", "generic", "<STR_LIT>", ")", "{", "if", "(", "TT", ".", "isMIPS32", "(", ")", ")", "CPU", "=", "<STR_LIT>", "mips32", "<STR_LIT>", ";", "else", "CPU", "=", "<STR_LIT>", "mips64", "<STR_LIT>", ";", "}", "return", "CPU", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

620,421

[ "Value", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", ";" ]

[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Size", ";", "++", "i", ")", "DF", ".", "getContents", "(", ")", "[", "Fixup", ".", "Offset", "+", "i", "]", "=", "uint8_t", "(" ]

GCC

i960

MD

stmt_completion

CPU

620,422

[ "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unsigned_fix", ":", "SI", "(", "fix", ":", "SF", "(", "match_operand", ":" ]

GCC

aarch64

MD

stmt_completion

CPU

620,423

[ ")" ]

[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

620,424

[ "}" ]

[ "for", "(", "typename", "T", "::", "iterator", "I", "=", "Blocks", ".", "begin", "(", ")", ",", "E", "=", "Blocks", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "*", "I", ")", "continue", ";", "BasicBlock", "*", "B", "=", "cast", "<", "BasicBlock", ">", "(", "*", "I", ")", ";", "dbgs", "(", ")", "<<", "'", "'", "<<", "B", "->", "getName", "(", ")", ";", "}", "dbgs", "(", ")", "<<", "<STR_LIT>", " }\\n", "<STR_LIT>", ";" ]

GCC

mips

MD

stmt_completion

CPU

620,425

[ "IMSA", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "IMSA", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "IMSA", "[", "(", "match_operand", ":" ]

LLVM

ARM

CPP

next_suggestion

CPU

620,426

[ "Entry", ".", "Ty", "=", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";" ]

[ "SDValue", "ARMTargetLowering", "::", "LowerToTLSGeneralDynamicModel", "(", "GlobalAddressSDNode", "*", "GA", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "DebugLoc", "dl", "=", "GA", "->", "getDebugLoc", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "ARMFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "unsigned", "ARMPCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ARMConstantPoolValue", "*", "CPV", "=", "ARMConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "ARMPCLabelIndex", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "PCAdj", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "ARMPCLabelIndex", ",", "MVT", "::", "i32", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

620,427

[ "M", ".", "addModuleFlag", "(", "Module", "::", "ModFlagBehavior", "::", "Error", ",", "<STR_LIT>", "wasm-feature-shared-mem", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

[ "M", ".", "addModuleFlag", "(", "Module", "::", "ModFlagBehavior", "::", "Error", ",", "MDKey", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "Stripped", ")", "{" ]

LLVM

X86

CPP

stmt_completion

CPU

620,428

[ ";", "return", "NULL", ";" ]

[ "Value", "*", "X86IREmitter", "::", "visitMOVDQ2Q", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", "visitMOVDQ2Q Unimplemented X86 visit...", "<STR_LIT>", ")" ]

GCC

mips

MD

stmt_completion

CPU

620,429

[ "<STR_LIT>", ")", "]", ")" ]

[ "(", "match_operand", ":", "ANYF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]

LLVM

ARM

CPP

stmt_completion

CPU

620,430

[ "MO", ".", "isKill", "(", ")", ")", "continue", ";" ]

[ "for", "(", "MachineOperand", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isDef", "(", ")", "||", "!" ]

GCC

avr

CPP

program_repair

MPU

620,431

[ "<FIXS>", "int", "segment", "=", "avr_addrspace", "[", "as", "]", ".", "segment", ";", "<FIXE>" ]

[ "xop", "[", "<NUM_LIT>", "]", "=", "tmp_reg_rtx", ";", "xop", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "rampz_rtx", ",", "<NUM_LIT>", ")", ";", "<BUGS>", "segment", "=", "avr_addrspace", "[", "as", "]", ".", "segment", ";", "<BUGE>" ]

LLVM

X86

CPP

stmt_completion

CPU

620,432

[ "DispVal", ";" ]

[ "if", "(", "NeedPlus", ")", "O", "<<", "<STR_LIT>", " + ", "<STR_LIT>", ";", "if", "(", "ScaleVal", "!=", "<NUM_LIT>", ")", "O", "<<", "ScaleVal", "<<", "'", "*", "'", ";", "printOperand", "(", "MI", ",", "Op", "+", "<NUM_LIT>", ")", ";", "NeedPlus", "=", "true", ";", "}", "if", "(", "!", "DispSpec", ".", "isImm", "(", ")", ")", "{", "if", "(", "NeedPlus", ")", "O", "<<", "<STR_LIT>", " + ", "<STR_LIT>", ";", "assert", "(", "DispSpec", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", "non-immediate displacement for LEA?", "<STR_LIT>", ")", ";", "O", "<<", "*", "DispSpec", ".", "getExpr", "(", ")", ";", "}", "else", "{", "int64_t", "DispVal", "=", "DispSpec", ".", "getImm", "(", ")", ";", "if", "(", "DispVal", "||", "(", "!", "IndexReg", ".", "getReg", "(", ")", "&&", "!", "BaseReg", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "NeedPlus", ")", "{", "if", "(", "DispVal", ">", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", " + ", "<STR_LIT>", ";", "else", "{", "O", "<<", "<STR_LIT>", " - ", "<STR_LIT>", ";", "DispVal", "=", "-", "DispVal", ";", "}", "}", "O", "<<" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

620,433

[ "<NUM_LIT>", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ")", "}", ";" ]

[ "case", "ISD", "::", "SETNE", ":", "{", "if", "(", "isPPC64", ")", "break", ";", "Op", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "NOR", ",", "dl", ",", "MVT", "::", "i32", ",", "Op", ",", "Op", ")", ",", "<NUM_LIT>", ")", ";", "SDNode", "*", "AD", "=", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "ADDIC", ",", "dl", ",", "MVT", "::", "i32", ",", "MVT", "::", "Glue", ",", "Op", ",", "getI32Imm", "(", "~", "<NUM_LIT>", "U", ")", ")", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "PPC", "::", "SUBFE", ",", "MVT", "::", "i32", ",", "SDValue", "(", "AD", ",", "<NUM_LIT>", ")", ",", "Op", ",", "SDValue", "(", "AD", ",", "<NUM_LIT>", ")", ")", ";", "}", "case", "ISD", "::", "SETLT", ":", "{", "SDValue", "AD", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "ADDI", ",", "dl", ",", "MVT", "::", "i32", ",", "Op", ",", "getI32Imm", "(", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "AN", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "AND", ",", "dl", ",", "MVT", "::", "i32", ",", "AD", ",", "Op", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "AN", ",", "getI32Imm", "(", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ")", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "PPC", "::", "RLWINM", ",", "MVT", "::", "i32", ",", "Ops", ")", ";", "}", "case", "ISD", "::", "SETGT", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Op", ",", "getI32Imm", "(", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ")", "}", ";", "Op", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "RLWINM", ",", "dl", ",", "MVT", "::", "i32", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "PPC", "::", "XORI", ",", "MVT", "::", "i32", ",", "Op", ",", "getI32Imm", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "}", "}", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "{", "if", "(", "PPCSubTarget", "->", "hasQPX", "(", ")", ")", "return", "nullptr", ";", "EVT", "VecVT", "=", "LHS", ".", "getValueType", "(", ")", ";", "bool", "Swap", ",", "Negate", ";", "unsigned", "int", "VCmpInst", "=", "getVCmpInst", "(", "VecVT", ".", "getSimpleVT", "(", ")", ",", "CC", ",", "PPCSubTarget", "->", "hasVSX", "(", ")", ",", "Swap", ",", "Negate", ")", ";", "if", "(", "Swap", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "Negate", ")", "{", "SDValue", "VCmp", "(", "CurDAG", "->", "getMachineNode", "(", "VCmpInst", ",", "dl", ",", "VecVT", ",", "LHS", ",", "RHS", ")", ",", "<NUM_LIT>", ")", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "PPCSubTarget", "->", "hasVSX", "(", ")", "?", "PPC", "::", "XXLNOR", ":", "PPC", "::", "VNOR", ",", "VecVT", ",", "VCmp", ",", "VCmp", ")", ";", "}", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "VCmpInst", ",", "VecVT", ",", "LHS", ",", "RHS", ")", ";", "}", "if", "(", "PPCSubTarget", "->", "useCRBits", "(", ")", ")", "return", "nullptr", ";", "bool", "Inv", ";", "unsigned", "Idx", "=", "getCRIdxForSetCC", "(", "CC", ",", "Inv", ")", ";", "SDValue", "CCReg", "=", "SelectCC", "(", "LHS", ",", "RHS", ",", "CC", ",", "dl", ")", ";", "SDValue", "IntCR", ";", "SDValue", "CR7Reg", "=", "CurDAG", "->", "getRegister", "(", "PPC", "::", "CR7", ",", "MVT", "::", "i32", ")", ";", "SDValue", "InFlag", "(", "nullptr", ",", "<NUM_LIT>", ")", ";", "CCReg", "=", "CurDAG", "->", "getCopyToReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "dl", ",", "CR7Reg", ",", "CCReg", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "IntCR", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "MFOCRF", ",", "dl", ",", "MVT", "::", "i32", ",", "CR7Reg", ",", "CCReg", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "IntCR", ",", "getI32Imm", "(", "(", "<NUM_LIT>", "-", "(", "<NUM_LIT>", "-", "Idx", ")", ")", "&" ]

GCC

mcore

MD

next_suggestion

MPU

620,434

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "ne", ":", "CC", "(", "zero_extract", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

ARM

TD

stmt_completion

CPU

620,435

[ "(", "outs", "DPR", ":", "$", "Vd", ")", ",", "(", "ins", "QPR", ":", "$", "Vm", ")", ",", "itin", ",", "OpcodeStr", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "DPR", ":", "$", "Vd", ",", "(", "TyD", "(", "IntOp", "(", "TyQ", "QPR", ":", "$", "Vm", ")", ")", ")", ")", "]", ">", ";" ]

[ "class", "N2VNInt", "<", "bits", "<", "<NUM_LIT>", ">", "op24_23", ",", "bits", "<", "<NUM_LIT>", ">", "op21_20", ",", "bits", "<", "<NUM_LIT>", ">", "op19_18", ",", "bits", "<", "<NUM_LIT>", ">", "op17_16", ",", "bits", "<", "<NUM_LIT>", ">", "op11_7", ",", "bit", "op6", ",", "bit", "op4", ",", "InstrItinClass", "itin", ",", "string", "OpcodeStr", ",", "string", "Dt", ",", "ValueType", "TyD", ",", "ValueType", "TyQ", ",", "SDPatternOperator", "IntOp", ">", ":", "N2V", "<", "op24_23", ",", "op21_20", ",", "op19_18", ",", "op17_16", ",", "op11_7", ",", "op6", ",", "op4", "," ]

GCC

rs6000

CPP

next_suggestion

CPU

620,436

[ "gcc_unreachable", "(", ")", ";" ]

[ "case", "CONST_WIDE_INT", ":", "{", "int", "i", ";", "int", "ins", "=", "CONST_WIDE_INT_NUNITS", "(", "op", ")", "-", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "CONST_WIDE_INT_NUNITS", "(", "op", ")", ";", "i", "++", ")", "ins", "+=", "num_insns_constant_wide", "(", "CONST_WIDE_INT_ELT", "(", "op", ",", "i", ")", ")", ";", "return", "ins", ";", "}", "case", "CONST_DOUBLE", ":", "if", "(", "mode", "==", "SFmode", "||", "mode", "==", "SDmode", ")", "{", "long", "l", ";", "REAL_VALUE_TYPE", "rv", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "rv", ",", "op", ")", ";", "if", "(", "DECIMAL_FLOAT_MODE_P", "(", "mode", ")", ")", "REAL_VALUE_TO_TARGET_DECIMAL32", "(", "rv", ",", "l", ")", ";", "else", "REAL_VALUE_TO_TARGET_SINGLE", "(", "rv", ",", "l", ")", ";", "return", "num_insns_constant_wide", "(", "(", "HOST_WIDE_INT", ")", "l", ")", ";", "}", "long", "l", "[", "<NUM_LIT>", "]", ";", "REAL_VALUE_TYPE", "rv", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "rv", ",", "op", ")", ";", "if", "(", "DECIMAL_FLOAT_MODE_P", "(", "mode", ")", ")", "REAL_VALUE_TO_TARGET_DECIMAL64", "(", "rv", ",", "l", ")", ";", "else", "REAL_VALUE_TO_TARGET_DOUBLE", "(", "rv", ",", "l", ")", ";", "high", "=", "l", "[", "WORDS_BIG_ENDIAN", "==", "<NUM_LIT>", "]", ";", "low", "=", "l", "[", "WORDS_BIG_ENDIAN", "!=", "<NUM_LIT>", "]", ";", "if", "(", "TARGET_32BIT", ")", "return", "(", "num_insns_constant_wide", "(", "low", ")", "+", "num_insns_constant_wide", "(", "high", ")", ")", ";", "else", "{", "if", "(", "(", "high", "==", "<NUM_LIT>", "&&", "low", ">=", "<NUM_LIT>", ")", "||", "(", "high", "==", "-", "<NUM_LIT>", "&&", "low", "<", "<NUM_LIT>", ")", ")", "return", "num_insns_constant_wide", "(", "low", ")", ";", "else", "if", "(", "mask64_operand", "(", "op", ",", "mode", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "low", "==", "<NUM_LIT>", ")", "return", "num_insns_constant_wide", "(", "high", ")", "+", "<NUM_LIT>", ";", "else", "return", "(", "num_insns_constant_wide", "(", "high", ")", "+", "num_insns_constant_wide", "(", "low", ")", "+", "<NUM_LIT>", ")", ";", "}", "default", ":" ]

GCC

rs6000

CPP

stmt_completion

CPU

620,437

[ ")", ")", ")", ")", ";" ]

[ "static", "_", "_", "inline", "qword", "si_ceqhi", "(", "qword", "a", ",", "signed", "short", "b", ")", "{", "return", "(", "(", "qword", ")", "(", "vec_cmpeq", "(", "(", "vec_short8", ")", "(", "a", ")", ",", "vec_splat", "(", "(", "vec_short8", ")", "(", "si_from_short", "(", "b", ")", ")", ",", "<NUM_LIT>" ]

LLVM

Mips

CPP

next_suggestion

CPU

620,438

[ "}" ]

[ "void", "MipsInstrInfo", "::", "AnalyzeCondBr", "(", "const", "MachineInstr", "*", "Inst", ",", "unsigned", "Opc", ",", "MachineBasicBlock", "*", "&", "BB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "GetAnalyzableBrOpc", "(", "Opc", ")", "&&", "<STR_LIT>", "Not an analyzable branch", "<STR_LIT>", ")", ";", "int", "NumOp", "=", "Inst", "->", "getNumExplicitOperands", "(", ")", ";", "BB", "=", "Inst", "->", "getOperand", "(", "NumOp", "-", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "Opc", ")", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumOp", "-", "<NUM_LIT>", ";", "i", "++", ")", "Cond", ".", "push_back", "(", "Inst", "->", "getOperand", "(", "i", ")", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

620,439

[ "}" ]

[ "SIPostRABundler", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initializeSIPostRABundlerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";" ]

GCC

aarch64

CPP

next_suggestion

CPU

620,440

[ "}" ]

[ "if", "(", "DECL_SIZE", "(", "field", ")", "&&", "integer_zerop", "(", "DECL_SIZE", "(", "field", ")", ")", ")", "continue", ";", "pure_scalable_type_info", "field_info", ";", "analysis_result", "subresult", "=", "field_info", ".", "analyze", "(", "TREE_TYPE", "(", "field", ")", ")", ";", "if", "(", "subresult", "==", "NO_ABI_IDENTITY", ")", "continue", ";", "if", "(", "subresult", "!=", "IS_PST", ")", "return", "subresult", ";", "tree", "bitpos", "=", "bit_position", "(", "field", ")", ";", "gcc_assert", "(", "poly_int_tree_p", "(", "bitpos", ")", ")", ";", "poly_widest_int", "wide_bytepos", "=", "exact_div", "(", "wi", "::", "to_poly_widest", "(", "bitpos", ")", ",", "BITS_PER_UNIT", ")", ";", "poly_uint64", "bytepos", ";", "if", "(", "!", "wide_bytepos", ".", "to_uhwi", "(", "&", "bytepos", ")", "||", "pieces", ".", "length", "(", ")", "+", "field_info", ".", "pieces", ".", "length", "(", ")", ">", "MAX_PIECES", ")", "return", "DOESNT_MATTER", ";", "gcc_assert", "(", "!", "field_info", ".", "pieces", ".", "is_empty", "(", ")", ")", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "field_info", ".", "pieces", ".", "length", "(", ")", ";", "++", "i", ")", "{", "piece", "p", "=", "field_info", ".", "pieces", "[", "i", "]", ";", "p", ".", "offset", "+=", "bytepos", ";", "add_piece", "(", "p", ")", ";", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,441

[ "}" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";" ]

GCC

nds32

MD

next_suggestion

CPU

620,442

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "ior", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_test", "<STR_LIT>", ")", ")" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

620,443

[ ")", "==", "<NUM_LIT>", ")", ";" ]

[ "MVT", "VecTy", "=", "ty", "(", "Op", ")", ";", "assert", "(", "!", "Subtarget", ".", "useHVXOps", "(", ")", "||", "!", "Subtarget", ".", "isHVXVectorType", "(", "VecTy", ")", ")", ";", "if", "(", "VecTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "Op", ".", "getNumOperands", "(" ]

GCC

aarch64

CPP

stmt_completion

CPU

620,444

[ "(", ")", ".", "vectors_per_tuple", ";" ]

[ "unsigned", "int", "vectors_per_tuple", "(", "const", "function_instance", "&", "fi", ")", "const", "override", "{", "if", "(", "fi", ".", "group_suffix_id", "!=", "GROUP_none", ")", "{", "gcc_checking_assert", "(", "m_vectors_per_tuple", "==", "<NUM_LIT>", ")", ";", "return", "fi", ".", "group_suffix" ]

GCC

arm

MD

stmt_completion

CPU

620,445

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr" ]

LLVM

PIC16

CPP

stmt_completion

MPU

620,446

[ "i", "]", "&&", "<NUM_LIT>", ")", ";" ]

[ "std", "::", "string", "Tmp", ";", "if", "(", "!", "TagName", ".", "empty", "(", ")", ")", "Tmp", "+=", "<STR_LIT>", ", ", "<STR_LIT>", "+", "TagName", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Num", ";", "i", "++", ")", "Tmp", "+=", "<STR_LIT>", ",", "<STR_LIT>", "+", "utostr", "(", "Aux", "[" ]

GCC

m32c

CPP

code_generation

MPU

620,447

[ "static", "bool", "m32c_class_likely_spilled_p", "(", "reg_class_t", "regclass", ")", "{", "if", "(", "regclass", "==", "A_REGS", ")", "return", "true", ";", "return", "(", "reg_class_size", "[", "(", "int", ")", "regclass", "]", "==", "<NUM_LIT>", ")", ";", "}" ]

[ "Implements", "CLASS_LIKELY_SPILLED_P", ".", "A_REGS", "is", "needed", "for", "address", "reloads", "." ]

LLVM

PowerPC

CPP

next_suggestion

CPU

620,448

[ "}" ]

[ "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "llvm", "::", "createPPCMachObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ",", "bool", "Is64Bit", ",", "uint32_t", "CPUType", ",", "uint32_t", "CPUSubtype", ")", "{", "return", "createMachObjectWriter", "(", "llvm", "::", "make_unique", "<", "PPCMachObjectWriter", ">", "(", "Is64Bit", ",", "CPUType", ",", "CPUSubtype", ")", ",", "OS", ",", "false", ")", ";" ]

LLVM

Mips

CPP

code_generation

CPU

620,449

[ "TargetTransformInfo", "MipsTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "const", "{", "if", "(", "Subtarget", "->", "allowMixed16_32", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "No Target Transform Info Pass Added\\n", "<STR_LIT>", ")", ";", "return", "TargetTransformInfo", "(", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ";", "}", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "Target Transform Info Pass Added\\n", "<STR_LIT>", ")", ";", "return", "TargetTransformInfo", "(", "BasicTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}" ]

[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]

LLVM

Mips

CPP

next_suggestion

CPU

620,450

[ "}" ]

[ "if", "(", "Subtarget", ".", "isABI_N64", "(", ")", ")", "return", "CSR_N64_SaveList", ";", "if", "(", "Subtarget", ".", "isABI_N32", "(", ")", ")", "return", "CSR_N32_SaveList", ";", "if", "(", "Subtarget", ".", "isFP64bit", "(", ")", ")", "return", "CSR_O32_FP64_SaveList", ";", "if", "(", "Subtarget", ".", "isFPXX", "(", ")", ")", "return", "CSR_O32_FPXX_SaveList", ";", "return", "CSR_O32_SaveList", ";" ]

LLVM

AAP

TD

stmt_completion

MPU

620,451

[ "}", "=", "opcode", ";" ]

[ "class", "Inst_rr_i10", "<", "bits", "<", "<NUM_LIT>", ">", "opclass", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstAAP_base", "<", "opclass", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "bits", "<", "<NUM_LIT>", ">", "rD", ";", "bits", "<", "<NUM_LIT>", ">", "rA", ";", "bits", "<", "<NUM_LIT>", ">", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

GCC

i386

MD

next_suggestion

CPU

620,452

[ "return", "standard_80387_constant_opcode", "(", "operands", "[", "<NUM_LIT>", "]", ")" ]

[ "{", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{", "case", "TYPE_FMOV", ":", "if", "(", "which_alternative", "=", "=", "<NUM_LIT>", ")" ]

LLVM

R600

CPP

next_suggestion

GPU

620,453

[ "APInt", "Offset", "=", "CAdd", "->", "getAPIntValue", "(", ")", "<<", "CN1", "->", "getAPIntValue", "(", ")", ";" ]

[ "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "ADD", ")", "return", "SDValue", "(", ")", ";", "const", "ConstantSDNode", "*", "CN1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "!", "CN1", ")", "return", "SDValue", "(", ")", ";", "const", "ConstantSDNode", "*", "CAdd", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CAdd", ")", "return", "SDValue", "(", ")", ";" ]

GCC

arm

MD

stmt_completion

CPU

620,454

[ "]", ")", ")" ]

[ "(", "lshiftrt", ":", "V2DI", "(", "plus", ":", "V2DI", "(", "mult", ":", "V2DI", "(", "zero_extend", ":", "V2DI", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "zero_extend", ":", "V2DI", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "const_vector", ":", "V2DI", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]

GCC

rs6000

MD

program_repair

CPU

620,455

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "P", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>" ]

LLVM

Hexagon

TD

stmt_completion

DSP

620,456

[ "<NUM_LIT>", ";" ]

[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=" ]

LLVM

ARM

TD

stmt_completion

CPU

620,457

[ ")", ",", "(", "Ty", "(", "NEONvduplane", "(", "Ty", "DPR_8", ":", "$", "Vm", ")", ",", "imm", ":", "$", "lane", ")", ")", ")", ")", ")", "]", ">", "{" ]

[ "class", "N3VDSL16", "<", "bits", "<", "<NUM_LIT>", ">", "op21_20", ",", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "string", "OpcodeStr", ",", "string", "Dt", ",", "ValueType", "Ty", ",", "SDNode", "ShOp", ">", ":", "N3VLane16", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op21_20", ",", "op11_8", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "DPR", ":", "$", "Vd", ")", ",", "(", "ins", "DPR", ":", "$", "Vn", ",", "DPR_8", ":", "$", "Vm", ",", "VectorIndex16", ":", "$", "lane", ")", ",", "NVMulSLFrm", ",", "IIC_VMULi16D", ",", "OpcodeStr", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "Ty", "DPR", ":", "$", "Vd", ")", ",", "(", "Ty", "(", "ShOp", "(", "Ty", "DPR", ":", "$", "Vn" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

620,458

[ "}" ]

[ "def", "MMriAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

620,459

[ "}" ]

[ "uint64_t", "getPLT16DBLEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNum", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "return", "getPCRelEncoding", "(", "MI", ",", "OpNum", ",", "Fixups", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

620,460

[ "return", ";" ]

[ "void", "ArgDescriptor", "::", "print", "(", "raw_ostream", "&", "OS", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "!", "isSet", "(", ")", ")", "{", "OS", "<<", "<STR_LIT>", "<not set>\\n", "<STR_LIT>", ";" ]

LLVM

DLX

CPP

next_suggestion

CPU

620,461

[ "}" ]

[ "bool", "DLXInstrInfo", "::", "getMemOpBaseRegImmOfs", "(", "MachineInstr", "&", "LdSt", ",", "unsigned", "&", "BaseReg", ",", "int64_t", "&", "Offset", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "return", "false", ";" ]

LLVM

TriCore

CPP

stmt_completion

MPU

620,462

[ "<STR_LIT>", ";" ]

[ "return", "<STR_LIT>", "e-m:e-p:32:32-i64:32-a:0:32-n32" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,463

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "DoubleWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

GCC

stormy16

MD

stmt_completion

CPU

620,464

[ "BI", "CARRY_REG", ")", ")", ")" ]

[ "(", "set", "(", "reg", ":", "BI", "CARRY_REG", ")", "(", "truncate", ":", "BI", "(", "lshiftrt", ":", "SI", "(", "plus", ":", "SI", "(", "plus", ":", "SI", "(", "zero_extend", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "zero_extend", ":", "SI", "(", "reg", ":" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,465

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

next_suggestion

CPU

620,466

[ "fputc", "(", "'", "\\n", "'", ",", "f", ")", ";" ]

[ "seh", "->", "cfa_reg", "=", "stack_pointer_rtx", ";", "fputs", "(", "<STR_LIT>", "\\t.seh_proc\\t", "<STR_LIT>", ",", "f", ")", ";", "assemble_name", "(", "f", ",", "IDENTIFIER_POINTER", "(", "DECL_ASSEMBLER_NAME", "(", "cfun", "->", "decl", ")", ")", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

620,467

[ "NextBB", ")", "{" ]

[ "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "LIS", "=", "getAnalysisIfAvailable", "<", "LiveIntervals", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "BoolRC", "=", "TRI", "->", "getBoolRC", "(", ")", ";", "InsertKillCleanups", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "AMDGPU_PS", ";", "if", "(", "ST", ".", "isWave32", "(", ")", ")", "{", "AndOpc", "=", "AMDGPU", "::", "S_AND_B32", ";", "OrOpc", "=", "AMDGPU", "::", "S_OR_B32", ";", "XorOpc", "=", "AMDGPU", "::", "S_XOR_B32", ";", "MovTermOpc", "=", "AMDGPU", "::", "S_MOV_B32_term", ";", "Andn2TermOpc", "=", "AMDGPU", "::", "S_ANDN2_B32_term", ";", "XorTermrOpc", "=", "AMDGPU", "::", "S_XOR_B32_term", ";", "OrSaveExecOpc", "=", "AMDGPU", "::", "S_OR_SAVEEXEC_B32", ";", "Exec", "=", "AMDGPU", "::", "EXEC_LO", ";", "}", "else", "{", "AndOpc", "=", "AMDGPU", "::", "S_AND_B64", ";", "OrOpc", "=", "AMDGPU", "::", "S_OR_B64", ";", "XorOpc", "=", "AMDGPU", "::", "S_XOR_B64", ";", "MovTermOpc", "=", "AMDGPU", "::", "S_MOV_B64_term", ";", "Andn2TermOpc", "=", "AMDGPU", "::", "S_ANDN2_B64_term", ";", "XorTermrOpc", "=", "AMDGPU", "::", "S_XOR_B64_term", ";", "OrSaveExecOpc", "=", "AMDGPU", "::", "S_OR_SAVEEXEC_B64", ";", "Exec", "=", "AMDGPU", "::", "EXEC", ";", "}", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Worklist", ";", "MachineFunction", "::", "iterator", "NextBB", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "BI", "=" ]

LLVM

AArch64

TD

stmt_completion

CPU

620,468

[ "V128", ":", "$", "Rd", ")", ",", "(", "v16i8", "V128", ":", "$", "Rn", ")", ",", "(", "v16i8", "V128", ":", "$", "Rm", ")", ")", ")", "]", ">", ";" ]

[ "def", "v16i8", ":", "BaseSIMDThreeSameVectorTied", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "asm", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v16i8", "V128", ":", "$", "dst", ")", ",", "(", "OpNode", "(", "v16i8" ]

GCC

sparc

CPP

code_generation

CPU

620,469

[ "static", "bool", "sparc_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "(", "regno", "==", "<NUM_LIT>", "||", "(", "TARGET_FPU", "&&", "regno", "==", "<NUM_LIT>", ")", ")", ";", "}" ]

[ "Handle", "FUNCTION_VALUE_REGNO_P", ".", "On", "the", "SPARC", ",", "the", "first", "``", "output", "''", "reg", "is", "used", "for", "integer", "values", ",", "and", "the", "first", "floating", "point", "register", "is", "used", "for", "floating", "point", "values", "." ]

GCC

i386

MD

stmt_completion

CPU

620,470

[ "]", ")" ]

[ "(", "define_mode_attr", "SDOT_VPDP_SUF", "[", "(", "V32HI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")" ]

LLVM

Mips

CPP

code_generation

CPU

620,471

[ "bool", "MipsCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const", "{", "MachineInstrBuilder", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Mips", "::", "RetRA", ")", ";", "if", "(", "Val", "!=", "nullptr", "&&", "!", "isSupportedReturnType", "(", "Val", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "VRegs", ".", "empty", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "const", "MipsTargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "MipsTargetLowering", ">", "(", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "RetInfos", ";", "ArgInfo", "ArgRetInfo", "(", "VRegs", ",", "*", "Val", ",", "<NUM_LIT>", ")", ";", "setArgFlags", "(", "ArgRetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "ArgRetInfo", ",", "RetInfos", ",", "DL", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "SmallVector", "<", "ISD", "::", "OutputArg", ",", "<NUM_LIT>", ">", "Outs", ";", "MipsCCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "MipsOutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ")", ";", "std", "::", "string", "FuncName", "=", "F", ".", "getName", "(", ")", ".", "str", "(", ")", ";", "MipsOutgoingValueAssigner", "Assigner", "(", "TLI", ".", "CCAssignFnForReturn", "(", ")", ",", "FuncName", ".", "c_str", "(", ")", ",", "true", ")", ";", "if", "(", "!", "determineAssignments", "(", "Assigner", ",", "RetInfos", ",", "CCInfo", ")", ")", "return", "false", ";", "if", "(", "!", "handleAssignments", "(", "RetHandler", ",", "RetInfos", ",", "CCInfo", ",", "ArgLocs", ",", "MIRBuilder", ")", ")", "return", "false", ";", "}", "MIRBuilder", ".", "insertInstr", "(", "Ret", ")", ";", "return", "true", ";", "}" ]

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

GCC

i386

MD

stmt_completion

CPU

620,472

[ "<STR_LIT>", ")", ")", ")", "]", ")" ]

[ "(", "match_operand", ":", "FMAMODE_AVX512", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "FMAMODE_AVX512", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "FMAMODE_AVX512", "<NUM_LIT>" ]

GCC

arm

CPP

stmt_completion

CPU

620,473

[ "{" ]

[ "static", "unsigned", "int", "arm_autovectorize_vector_modes", "(", "vector_modes", "*", "modes", ",", "bool", ")", "{", "if", "(", "!", "TARGET_NEON_VECTORIZE_DOUBLE", ")" ]

GCC

bpf

CPP

program_repair

Virtual ISA

620,474

[ "<FIXS>", "int", "padding_locals", ";", "<FIXE>" ]

[ "bpf_compute_frame_layout", "(", "void", ")", "{", "int", "stack_alignment", "=", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ";", "<BUGS>", "int", "padding_locals", ",", "regno", ";", "<BUGE>" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

620,475

[ "PSK_FastHardware", ";" ]

[ "assert", "(", "isPowerOf2_32", "(", "TyWidth", ")", "&&", "<STR_LIT>", "Ty width must be power of 2", "<STR_LIT>", ")", ";", "return", "TTI", "::" ]

LLVM

SystemZ

TD

next_suggestion

CPU

620,476

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "class", "InstVRId", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "V1", ";", "bits", "<", "<NUM_LIT>", ">", "V2", ";", "bits", "<", "<NUM_LIT>", ">", "V3", ";", "bits", "<", "<NUM_LIT>", ">", "I4", ";", "bits", "<", "<NUM_LIT>", ">", "M5", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

i386

MD

stmt_completion

CPU

620,477

[ "<STR_LIT>", ")" ]

[ "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "VF_128", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

LLVM

Mips

CPP

stmt_completion

CPU

620,478

[ ")", "const", "{" ]

[ "unsigned", "MipsABIInfo", "::", "GetPtrAdduOp", "(" ]

GCC

loongarch

CPP

code_generation

CPU

620,479

[ "void", "loongarch_expand_scc", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "target", "=", "operands", "[", "<NUM_LIT>", "]", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "rtx", "op0", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "op1", "=", "operands", "[", "<NUM_LIT>", "]", ";", "loongarch_extend_comparands", "(", "code", ",", "&", "op0", ",", "&", "op1", ")", ";", "op0", "=", "force_reg", "(", "word_mode", ",", "op0", ")", ";", "gcc_assert", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "op0", ")", ")", "==", "MODE_INT", ")", ";", "if", "(", "code", "==", "EQ", "||", "code", "==", "NE", ")", "{", "rtx", "zie", "=", "loongarch_zero_if_equal", "(", "op0", ",", "op1", ")", ";", "loongarch_emit_binary", "(", "code", ",", "target", ",", "zie", ",", "const0_rtx", ")", ";", "}", "else", "loongarch_emit_int_order_test", "(", "code", ",", "<NUM_LIT>", ",", "target", ",", "op0", ",", "op1", ")", ";", "}" ]

[ "Try", "performing", "the", "comparison", "in", "OPERANDS", "[", "1", "]", ",", "whose", "arms", "are", "OPERANDS", "[", "2", "]", "and", "OPERAND", "[", "3", "]", ".", "Store", "the", "result", "in", "OPERANDS", "[", "0", "]", ".", "On", "64-bit", "targets", ",", "the", "mode", "of", "the", "comparison", "and", "target", "will", "always", "be", "SImode", ",", "thus", "possibly", "narrower", "than", "that", "of", "the", "comparison", "'s", "operands", "." ]

GCC

pa

CPP

stmt_completion

CPU

620,480

[ "+", "<NUM_LIT>", ",", "objfmt", ")", ";" ]

[ "if", "(", "objfmt", "==", "NULL", ")", "return", "NULL_TREE", ";", "return", "build_string_literal", "(", "strlen", "(", "objfmt", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

620,481

[ "PC", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", "," ]

LLVM

Mips

TD

stmt_completion

CPU

620,482

[ "int_mips_ave_s_w", ",", "MSA128WOpnd", ">", ",", "IsCommutable", ";" ]

[ "class", "AVE_S_W_DESC", ":", "MSA_3R_DESC_BASE", "<", "<STR_LIT>", "," ]

GCC

mips

MD

program_repair

CPU

620,483

[ "<FIXS>", "gen_int_relational", "(", "LTU", ",", "operands", "[", "<NUM_LIT>", "]", ",", "branch_cmp", "[", "<NUM_LIT>", "]", ",", "branch_cmp", "[", "<NUM_LIT>", "]", ",", "NULL", ")", "DONE", "<FIXE>" ]

[ "if", "(", "branch_type", "!", "=", "CMP_SI", "&", "&", "(", "!", "TARGET_64BIT", "|", "|", "branch_type", "!", "=", "CMP_DI", ")", ")", "FAIL", "<BUGS>", "operands", "[", "<NUM_LIT>", "]", "=", "branch_cmp", "[", "<NUM_LIT>", "]", "operands", "[", "<NUM_LIT>", "]", "=", "branch_cmp", "[", "<NUM_LIT>", "]", "if", "(", "TARGET_64BIT", "|", "|", "!", "TARGET_DEBUG_C_MODE", "|", "|", "TARGET_MIPS16", ")", "{", "gen_int_relational", "(", "LTU", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "(", "int", "*", ")", "<NUM_LIT>", ")", "DONE", "}", "<BUGE>", "}", ")", "(", "define_insn", "<STR_LIT>" ]

LLVM

ARM

TD

next_suggestion

CPU

620,484

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "L_bit", ";", "let", "D", "=", "VFPNeonDomain", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

620,485

[ "<STR_LIT>", ")" ]

[ "(", "define_automaton" ]

LLVM

ARM

CPP

stmt_completion

CPU

620,486

[ "break", ";" ]

[ "MachineBasicBlock", "::", "const_instr_iterator", "II", "=", "std", "::", "prev", "(", "I", ".", "getInstrIterator", "(", ")", ")", ";", "assert", "(", "II", "->", "isInsideBundle", "(", ")", "&&", "<STR_LIT>", "Empty bundle?", "<STR_LIT>", ")", ";", "int", "Idx", "=", "-", "<NUM_LIT>", ";", "while", "(", "II", "->", "isInsideBundle", "(", ")", ")", "{", "Idx", "=", "II", "->", "findRegisterDefOperandIdx", "(", "Reg", ",", "false", ",", "true", ",", "TRI", ")", ";", "if", "(", "Idx", "!=", "-", "<NUM_LIT>", ")" ]

GCC

bfin

MD

stmt_completion

DSP

620,487

[ "match_code", "<STR_LIT>", ")" ]

[ "(", "and", "(" ]

GCC

sparc

MD

stmt_completion

CPU

620,488

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_reservation" ]

GCC

mep

CPP

stmt_completion

CPU

620,489

[ ";" ]

[ "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "x", ",", "NONCONST", ")", "if", "(", "REG_P", "(", "x", ")", "&&", "reg_set_p", "(", "x", ",", "prev", ")", ")", "return", "true", ";", "return", "false" ]

LLVM

ARM

CPP

next_suggestion

CPU

620,490

[ "if", "(", "rsym", "->", "reserved", "(", ")", "&", "ARMRelocator", "::", "ReservePLT", ")", "{" ]

[ "ARMRelocator", "::", "Result", "thm_movt_abs", "(", "Relocation", "&", "pReloc", ",", "ARMRelocator", "&", "pParent", ")", "{", "ResolveInfo", "*", "rsym", "=", "pReloc", ".", "symInfo", "(", ")", ";", "Relocator", "::", "Address", "S", "=", "pReloc", ".", "symValue", "(", ")", ";", "uint16_t", "upper_inst", "=", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", ")", ";", "uint16_t", "lower_inst", "=", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", "+", "<NUM_LIT>", ")", ";", "Relocator", "::", "DWord", "val", "=", "(", "(", "upper_inst", ")", "<<", "<NUM_LIT>", ")", "|", "(", "lower_inst", ")", ";", "Relocator", "::", "DWord", "A", "=", "helper_extract_thumb_movw_movt_addend", "(", "val", ")", "+", "pReloc", ".", "addend", "(", ")", ";", "LDSection", "&", "target_sect", "=", "pReloc", ".", "targetRef", "(", ")", ".", "frag", "(", ")", "->", "getParent", "(", ")", "->", "getSection", "(", ")", ";", "if", "(", "(", "llvm", "::", "ELF", "::", "SHF_ALLOC", "&", "target_sect", ".", "flag", "(", ")", ")", "!=", "<NUM_LIT>", ")", "{" ]

LLVM

AArch64

TD

stmt_completion

CPU

620,491

[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "def", ":", "ROSysReg", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]

LLVM

BPF

CPP

code_generation

Virtual ISA

620,492

[ "SDValue", "BPFTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InGlue", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "if", "(", "Ins", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "only small returns supported", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "In", ":", "Ins", ")", "InVals", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "In", ".", "VT", ")", ")", ";", "return", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "<NUM_LIT>", ",", "Ins", "[", "<NUM_LIT>", "]", ".", "VT", ",", "InGlue", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "getHasAlu32", "(", ")", "?", "RetCC_BPF32", ":", "RetCC_BPF64", ")", ";", "for", "(", "auto", "&", "Val", ":", "RVLocs", ")", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Val", ".", "getLocReg", "(", ")", ",", "Val", ".", "getValVT", "(", ")", ",", "InGlue", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InGlue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", "Chain", ";", "}" ]

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

GCC

i386

MD

stmt_completion

CPU

620,493

[ "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "]" ]

[ "(", "float", ":", "V2DF", "(", "vec_select", ":", "V2SI", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int" ]

LLVM

PowerPC

TD

next_suggestion

CPU

620,494

[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]

[ "def", "PPCS17ImmAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";" ]

GCC

mips

MD

program_repair

CPU

620,495

[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "V2SF", "(", "vec_concat", ":", "V4SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "parallel", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", ")", ")", ")", "]", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "rtx", "temp", "=", "gen_reg_rtx", "(", "V2SFmode", ")", "emit_insn", "(", "gen_vec_concatv2sf", "(", "temp", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "tempoperands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")", "<FIXE>" ]

[ "(", "define_expand", "<STR_LIT>", "<BUGS>", "[", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", "<STR_LIT>", "{", "<BUGS>", "rtx", "temp", "<BUGE>", "<BUGS>", "temp", "=", "gen_reg_rtx", "(", "V2SFmode", ")", "emit_insn", "(", "gen_mips_cvt_ps_s", "(", "temp", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "if", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "!", "BYTES_BIG_ENDIAN", ")", "emit_insn", "(", "gen_mips_pul_ps", "(", "operands", "[", "<NUM_LIT>", "]", ",", "temp", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "elseemit_insn", "(", "gen_mips_pul_ps", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "temp", ")", ")", "DONE", "<BUGE>", "}", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

620,496

[ "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "REX", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";" ]

[ "static", "unsigned", "DetermineREXPrefix", "(", "const", "MCInst", "&", "MI", ",", "uint64_t", "TSFlags", ",", "const", "MCInstrDesc", "&", "Desc", ")", "{", "unsigned", "REX", "=", "<NUM_LIT>", ";", "if", "(", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "REX", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "if", "(", "MI", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "return", "REX", ";", "unsigned", "NumOps", "=", "MI", ".", "getNumOperands", "(", ")", ";", "bool", "isTwoAddr", "=", "NumOps", ">", "<NUM_LIT>", "&&", "Desc", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "<NUM_LIT>", ";", "unsigned", "i", "=", "isTwoAddr", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "<STR_LIT>", "::", "<STR_LIT>", "(", "Reg", ")", ")", "continue", ";", "REX", "|=", "<NUM_LIT>", ";", "break", ";", "}", "switch", "(", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", "FIXME: Remove this!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "REX", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "i", "=", "isTwoAddr", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO", ".", "getReg", "(", ")", ")", ")", "REX", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getOperand" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

620,497

[ ",", "const", "MCTargetOptions", "&", "Options", ")", "{" ]

[ "static", "MCRegisterInfo", "*", "createSystemZMCRegisterInfo", "(", "const", "Triple", "&", "TT" ]

GCC

s390

MD

program_repair

MPU

620,498

[ "<FIXS>", "(", "and", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "and", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>" ]

GCC

i386

CPP

stmt_completion

CPU

620,499

[ ",", "_", "_", "m128i", "_", "_", "Y", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_insert_si64", "(", "_", "_", "m128i", "_", "_", "X" ]