docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
GCC	rs6000	CPP	program_repair	CPU	620,600	[ "<FIXS>", "if", "(", "TARGET_FLOAT128_HW", "&&", "!", "TARGET_FLOAT128_KEYWORD", "&&", "(", "rs6000_isa_flags_explicit", "&", "OPTION_MASK_FLOAT128_HW", ")", "!=", "<NUM_LIT>", "&&", "(", "rs6000_isa_flags_explicit", "&", "OPTION_MASK_FLOAT128_KEYWORD", ")", "==", "<NUM_LIT>", ")", "rs6000_isa_flags", "\|=", "OPTION_MASK_FLOAT128_KEYWORD", ";", "<FIXE>" ]	[ "rs6000_isa_flags", "&=", "~", "OPTION_MASK_FLOAT128_HW", ";", "}", "<BUGS>", "if", "(", "TARGET_FLOAT128_HW", "&&", "(", "rs6000_isa_flags_explicit", "&", "OPTION_MASK_FLOAT128", ")", "==", "<NUM_LIT>", ")", "rs6000_isa_flags", "\|=", "OPTION_MASK_FLOAT128", ";", "<BUGE>", "if", "(", "TARGET_DEBUG_REG", "\|\|", "TARGET_DEBUG_TARGET", ")" ]
GCC	rs6000	MD	program_repair	CPU	620,601	[ "<FIXS>", "$", "v", ",", "^", "wa", ",", "wa", ",", "wa", ",", "v", ",", "wa", ",", "wa", ",", "v", ",", "v", ",", "r", ",", "", "h", ",", "", "h", ",", "<FIXE>", "<FIXS>", "^", "d", ",", "m", ",", "^", "d", ",", "^", "v", ",", "$", "v", ",", "wY", ",", "<FIXE>" ]	[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]" ]
GCC	arm	CPP	stmt_completion	CPU	620,602	[ "_", "b", ")", ";" ]	[ "return", "_", "_", "builtin_neon_vcmla0v8hf", "(", "_", "_", "r", ",", "_", "_", "a", ",", "_" ]
GCC	tilepro	MD	stmt_completion	VLIW	620,603	[ ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Mips	CPP	stmt_completion	CPU	620,604	[ "true", ";" ]	[ "MachineInstr", "", "NewInst", "=", "BuildMI", "(", "", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addDef", "(", "Dest", ")", ".", "add", "(", "BaseAddr", ")", ".", "addImm", "(", "Offset", ")", ".", "addUse", "(", "TiedDest", ")", ".", "addMemOperand", "(", "", "I", ".", "memoperands_begin", "(", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "", "NewInst", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "return" ]
LLVM	Sparc	CPP	stmt_completion	CPU	620,605	[ "S", ";" ]	[ "SparcOperand", "*", "Op", "=", "new", "SparcOperand", "(", "k_Token", ")", ";", "Op", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "Op", "->", "StartLoc", "=" ]
LLVM	CSKY	CPP	next_suggestion	CPU	620,606	[ "computeBlockSize", "(", "OrigBB", ")", ";" ]	[ "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";", "water_iterator", "IP", "=", "llvm", "::", "lower_bound", "(", "WaterList", ",", "OrigBB", ",", "compareMbbNumbers", ")", ";", "MachineBasicBlock", "", "WaterBB", "=", "", "IP", ";", "if", "(", "WaterBB", "==", "OrigBB", ")", "WaterList", ".", "insert", "(", "std", "::", "next", "(", "IP", ")", ",", "NewBB", ")", ";", "else", "WaterList", ".", "insert", "(", "IP", ",", "OrigBB", ")", ";", "NewWaterList", ".", "insert", "(", "OrigBB", ")", ";" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	620,607	[ "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "dt", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "=", "optype", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Switches", "=", "sw", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	arm	MD	next_suggestion	CPU	620,608	[ "<STR_LIT>" ]	[ "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "(", "vec_select", ":", "V2SI", "(", "zero_extend", ":", "V4SI", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "(", "mult", ":", "V2SI", "(", "vec_select", ":", "V2SI", "(", "zero_extend", ":", "V4SI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "(", "vec_select", ":", "V2SI", "(", "zero_extend", ":", "V4SI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	ARM64	CPP	stmt_completion	CPU	620,609	[ ";" ]	[ "Offset", "=", "O" ]
GCC	aarch64	MD	stmt_completion	CPU	620,610	[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "and", "(" ]
LLVM	X86	CPP	next_suggestion	CPU	620,611	[ "assert", "(", "std", "::", "adjacent_find", "(", "Table", ".", "begin", "(", ")", ",", "Table", ".", "end", "(", ")", ")", "==", "Table", ".", "end", "(", ")", "&&", "<STR_LIT>", "Memory unfolding table is not unique!", "<STR_LIT>", ")", ";" ]	[ "for", "(", "const", "X86MemoryFoldTableEntry", "&", "Entry", ":", "MemoryFoldTable4", ")", "addTableEntry", "(", "Entry", ",", "TB_INDEX_4", "\|", "TB_FOLDED_LOAD", ")", ";", "for", "(", "const", "X86MemoryFoldTableEntry", "&", "Entry", ":", "BroadcastFoldTable2", ")", "addTableEntry", "(", "Entry", ",", "TB_INDEX_2", "\|", "TB_FOLDED_LOAD", "\|", "TB_FOLDED_BCAST", ")", ";", "array_pod_sort", "(", "Table", ".", "begin", "(", ")", ",", "Table", ".", "end", "(", ")", ")", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	620,612	[ ";" ]	[ "const", "TargetRegisterClass", "*", "RC", "=", "RI", ".", "getCommonSubClass", "(", "MRI", ".", "getRegClass", "(", "TrueReg", ")", ",", "MRI", ".", "getRegClass", "(", "FalseReg", ")", ")", ";", "if", "(", "!", "RC", ")", "return", "false", ";", "if", "(", "!", "PPC", "::", "GPRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", "&&", "!", "PPC", "::", "GPRC_NOR0RegClass", ".", "hasSubClassEq", "(", "RC", ")", "&&", "!", "PPC", "::", "G8RCRegClass", ".", "hasSubClassEq", "(", "RC", ")", "&&", "!", "PPC", "::", "G8RC_NOX0RegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "false", ";", "CondCycles", "=", "<NUM_LIT>" ]
LLVM	SystemZ	TD	stmt_completion	CPU	620,613	[ "BD2", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "BD1", ";", "bits", "<", "<NUM_LIT>", ">", "BD2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
GCC	aarch64	CPP	next_suggestion	CPU	620,614	[ "}" ]	[ "_", "_", "asm__", "(", "<STR_LIT>", "sadalp %0.4s,%2.8h", "<STR_LIT>", ":", "<STR_LIT>", "=w", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "w", "<STR_LIT>", "(", "b", ")", ":", ")", ";", "return", "result", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,615	[ "}" ]	[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
GCC	i860	MD	next_suggestion	CPU	620,616	[ "<STR_LIT>", ")" ]	[ "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	620,617	[ "MVT", "::", "v2i64", "&&", "MemT", "==", "MVT", "::", "v2i32", ")", ";" ]	[ "MVT", "MemT", "=", "cast", "<", "LoadSDNode", ">", "(", "ExtVal", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "return", "(", "ExtT", "==", "MVT", "::", "v8i16", "&&", "MemT", "==", "MVT", "::", "v8i8", ")", "\|\|", "(", "ExtT", "==", "MVT", "::", "v4i32", "&&", "MemT", "==", "MVT", "::", "v4i16", ")", "\|\|", "(", "ExtT", "==" ]
GCC	arm	CPP	stmt_completion	CPU	620,618	[ ",", "_", "_", "offset", ")", ";" ]	[ "_", "_", "arm_vldrhq_gather_offset_u32", "(", "uint16_t", "const", "", "_", "_", "base", ",", "uint32x4_t", "_", "_", "offset", ")", "{", "return", "_", "_", "builtin_mve_vldrhq_gather_offset_uv4si", "(", "(", "_", "_", "builtin_neon_hi", "", ")", "_", "_", "base" ]
GCC	i386	MD	stmt_completion	CPU	620,619	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit" ]
LLVM	X86	CPP	code_generation	CPU	620,620	[ "SDValue", "X86TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ",", "uint32_t", "", "RegMask", ")", "const", "{", "const", "TargetRegisterInfo", "", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "bool", "Is64Bit", "=", "Subtarget", ".", "is64Bit", "(", ")", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_X86", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "InsIndex", "=", "<NUM_LIT>", ",", "E", "=", "RVLocs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "InsIndex", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "I", "]", ";", "EVT", "CopyVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "RegMask", ")", "{", "for", "(", "MCSubRegIterator", "SubRegs", "(", "VA", ".", "getLocReg", "(", ")", ",", "TRI", ",", "true", ")", ";", "SubRegs", ".", "isValid", "(", ")", ";", "++", "SubRegs", ")", "RegMask", "[", "", "SubRegs", "/", "<NUM_LIT>", "]", "&=", "~", "(", "<NUM_LIT>", "u", "<<", "(", "*", "SubRegs", "%", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "(", "CopyVT", "==", "MVT", "::", "f32", "\|\|", "CopyVT", "==", "MVT", "::", "f64", "\|\|", "CopyVT", "==", "MVT", "::", "f128", ")", "&&", "(", "(", "Is64Bit", "\|\|", "Ins", "[", "InsIndex", "]", ".", "Flags", ".", "isInReg", "(", ")", ")", "&&", "!", "Subtarget", ".", "hasSSE1", "(", ")", ")", ")", "{", "errorUnsupported", "(", "DAG", ",", "dl", ",", "<STR_LIT>", "SSE register return with SSE disabled", "<STR_LIT>", ")", ";", "VA", ".", "convertToReg", "(", "X86", "::", "FP0", ")", ";", "}", "else", "if", "(", "CopyVT", "==", "MVT", "::", "f64", "&&", "(", "Is64Bit", "&&", "!", "Subtarget", ".", "hasSSE2", "(", ")", ")", ")", "{", "errorUnsupported", "(", "DAG", ",", "dl", ",", "<STR_LIT>", "SSE2 register return with SSE2 disabled", "<STR_LIT>", ")", ";", "VA", ".", "convertToReg", "(", "X86", "::", "FP0", ")", ";", "}", "bool", "RoundAfterCopy", "=", "false", ";", "if", "(", "(", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "FP0", "\|\|", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "FP1", ")", "&&", "isScalarFPTypeInSSEReg", "(", "VA", ".", "getValVT", "(", ")", ")", ")", "{", "if", "(", "!", "Subtarget", ".", "hasX87", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "X87 register return with X87 disabled", "<STR_LIT>", ")", ";", "CopyVT", "=", "MVT", "::", "f80", ";", "RoundAfterCopy", "=", "(", "CopyVT", "!=", "VA", ".", "getLocVT", "(", ")", ")", ";", "}", "SDValue", "Val", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "assert", "(", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "v64i1", "&&", "<STR_LIT>", "Currently the only custom case is when we split v64i1 to 2 regs", "<STR_LIT>", ")", ";", "Val", "=", "getv64i1Argument", "(", "VA", ",", "RVLocs", "[", "++", "I", "]", ",", "Chain", ",", "DAG", ",", "dl", ",", "Subtarget", ",", "&", "InFlag", ")", ";", "}", "else", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "CopyVT", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Val", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "RoundAfterCopy", ")", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_ROUND", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "if", "(", "VA", ".", "isExtInLoc", "(", ")", "&&", "(", "VA", ".", "getValVT", "(", ")", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i1", ")", ")", "{", "if", "(", "VA", ".", "getValVT", "(", ")", ".", "isVector", "(", ")", "&&", "(", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i64", ")", "\|\|", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i32", ")", "\|\|", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i16", ")", "\|\|", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i8", ")", ")", ")", "{", "Val", "=", "lowerRegToMasks", "(", "Val", ",", "VA", ".", "getValVT", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "dl", ",", "DAG", ")", ";", "}", "else", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "}", "InVals", ".", "push_back", "(", "Val", ")", ";", "}", "return", "Chain", ";", "}" ]	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]
GCC	m68k	CPP	next_suggestion	MPU	620,621	[ "else", "flags_operand2", "=", "NULL_RTX", ";" ]	[ "return", ";", "}", "else", "if", "(", "v", "==", "FLAGS_VALID_UNCHANGED", ")", "{", "if", "(", "flags_operand1", "!=", "NULL_RTX", "&&", "modified_in_p", "(", "flags_operand1", ",", "insn", ")", ")", "flags_operand1", "=", "NULL_RTX", ";", "if", "(", "flags_operand2", "!=", "NULL_RTX", "&&", "modified_in_p", "(", "flags_operand2", ",", "insn", ")", ")", "flags_operand2", "=", "NULL_RTX", ";", "return", ";", "}", "flags_valid", "=", "v", ";", "rtx", "set", "=", "single_set", "(", "insn", ")", ";", "rtx", "dest", "=", "SET_DEST", "(", "set", ")", ";", "rtx", "src", "=", "SET_SRC", "(", "set", ")", ";", "if", "(", "side_effects_p", "(", "dest", ")", ")", "dest", "=", "NULL_RTX", ";", "switch", "(", "v", ")", "{", "case", "FLAGS_VALID_YES", ":", "case", "FLAGS_VALID_NOOV", ":", "flags_operand1", "=", "dest", ";", "flags_operand2", "=", "NULL_RTX", ";", "break", ";", "case", "FLAGS_VALID_MOVE", ":", "if", "(", "dest", "!=", "NULL_RTX", "&&", "!", "FP_REG_P", "(", "dest", ")", "&&", "(", "FP_REG_P", "(", "src", ")", "\|\|", "GET_CODE", "(", "src", ")", "==", "FIX", "\|\|", "FLOAT_MODE_P", "(", "GET_MODE", "(", "dest", ")", ")", ")", ")", "flags_operand1", "=", "flags_operand2", "=", "NULL_RTX", ";", "else", "{", "flags_operand1", "=", "dest", ";", "if", "(", "GET_MODE", "(", "src", ")", "!=", "VOIDmode", "&&", "!", "side_effects_p", "(", "src", ")", "&&", "!", "modified_in_p", "(", "src", ",", "insn", ")", ")", "flags_operand2", "=", "src", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	620,622	[ "return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ",", "UseMaskForCond", ",", "UseMaskForGaps", ")", ";" ]	[ "unsigned", "NumElts", "=", "VecVTy", "->", "getNumElements", "(", ")", ";", "auto", "", "SubVecTy", "=", "VectorType", "::", "get", "(", "VecTy", "->", "getScalarType", "(", ")", ",", "NumElts", "/", "Factor", ")", ";", "if", "(", "NumElts", "%", "Factor", "==", "<NUM_LIT>", "&&", "TLI", "->", "isLegalInterleavedAccessType", "(", "SubVecTy", ",", "DL", ")", ")", "return", "Factor", "", "TLI", "->", "getNumInterleavedAccesses", "(", "SubVecTy", ",", "DL", ")", ";", "}" ]
LLVM	AArch64	CPP	next_suggestion	CPU	620,623	[ "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "(", "TM", "->", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "isCortexA53", "(", ")", "\|\|", "TM", "->", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "isCortexA57", "(", ")", ")", "&&", "usingDefaultRegAlloc", "(", ")", ")", "addPass", "(", "createAArch64A57FPLoadBalancing", "(", ")", ")", ";" ]	[ "void", "AArch64PassConfig", "::", "addPostRegAlloc", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableDeadRegisterElimination", ")", "addPass", "(", "createAArch64DeadRegisterDefinitions", "(", ")", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	620,624	[ "case", "Intrinsic", "::", "arm_mve_vld4q", ":" ]	[ "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "HighWidth", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "HighMask", "=", "APInt", "::", "getHighBitsSet", "(", "HighWidth", ",", "<NUM_LIT>", ")", ";", "unsigned", "LowWidth", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "LowMask", "=", "APInt", "::", "getLowBitsSet", "(", "LowWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "HighMask", ",", "DCI", ")", ")", "\|\|", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "LowMask", ",", "DCI", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "\|\|", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getLowBitsSet", "(", "BitWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "\|\|", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "ISD", "::", "INTRINSIC_VOID", ":", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "case", "Intrinsic", "::", "arm_neon_vld1", ":", "case", "Intrinsic", "::", "arm_neon_vld1x2", ":", "case", "Intrinsic", "::", "arm_neon_vld1x3", ":", "case", "Intrinsic", "::", "arm_neon_vld1x4", ":", "case", "Intrinsic", "::", "arm_neon_vld2", ":", "case", "Intrinsic", "::", "arm_neon_vld3", ":", "case", "Intrinsic", "::", "arm_neon_vld4", ":", "case", "Intrinsic", "::", "arm_neon_vld2lane", ":", "case", "Intrinsic", "::", "arm_neon_vld3lane", ":", "case", "Intrinsic", "::", "arm_neon_vld4lane", ":", "case", "Intrinsic", "::", "arm_neon_vld2dup", ":", "case", "Intrinsic", "::", "arm_neon_vld3dup", ":", "case", "Intrinsic", "::", "arm_neon_vld4dup", ":", "case", "Intrinsic", "::", "arm_neon_vst1", ":", "case", "Intrinsic", "::", "arm_neon_vst1x2", ":", "case", "Intrinsic", "::", "arm_neon_vst1x3", ":", "case", "Intrinsic", "::", "arm_neon_vst1x4", ":", "case", "Intrinsic", "::", "arm_neon_vst2", ":", "case", "Intrinsic", "::", "arm_neon_vst3", ":", "case", "Intrinsic", "::", "arm_neon_vst4", ":", "case", "Intrinsic", "::", "arm_neon_vst2lane", ":", "case", "Intrinsic", "::", "arm_neon_vst3lane", ":", "case", "Intrinsic", "::", "arm_neon_vst4lane", ":", "return", "PerformVLDCombine", "(", "N", ",", "DCI", ")", ";", "case", "Intrinsic", "::", "arm_mve_vld2q", ":" ]
GCC	i386	MD	stmt_completion	CPU	620,625	[ "(", "V4SF", "<STR_LIT>", ")" ]	[ "(", "V16SI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V8DI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V16SF", "<STR_LIT>", ")", "(", "V8SF", "<STR_LIT>", ")" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	620,626	[ "}" ]	[ "SDValue", "N0", "=", "Addr", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "C1", "->", "getZExtValue", "(", ")", ")", ")", "N0", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "C1", "=", "nullptr", ";", "}", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", ")", "{", "SDValue", "N2", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N3", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i1", ")", ";", "if", "(", "N2", "->", "isDivergent", "(", ")", ")", "{", "if", "(", "N3", "->", "isDivergent", "(", ")", ")", "{", "Ptr", "=", "SDValue", "(", "buildSMovImm64", "(", "DL", ",", "<NUM_LIT>", ",", "MVT", "::", "v2i32", ")", ",", "<NUM_LIT>", ")", ";", "VAddr", "=", "N0", ";", "}", "else", "{", "Ptr", "=", "N3", ";", "VAddr", "=", "N2", ";", "}", "}", "else", "{", "Ptr", "=", "N2", ";", "VAddr", "=", "N3", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i16", ")", ";", "}", "else", "if", "(", "N0", "->", "isDivergent", "(", ")", ")", "{", "Ptr", "=", "SDValue", "(", "buildSMovImm64", "(", "DL", ",", "<NUM_LIT>", ",", "MVT", "::", "v2i32", ")", ",", "<NUM_LIT>", ")", ";", "VAddr", "=", "N0", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i1", ")", ";", "}", "else", "{", "VAddr", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "Ptr", "=", "N0", ";", "}", "if", "(", "!", "C1", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i16", ")", ";", "return", "true", ";", "}", "if", "(", "SIInstrInfo", "::", "isLegalMUBUFImmOffset", "(", "C1", "->", "getZExtValue", "(", ")", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "MVT", "::", "i16", ")", ";", "return", "true", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i16", ")", ";", "SOffset", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "AMDGPU", "::", "S_MOV_B32", ",", "DL", ",", "MVT", "::", "i32", ",", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ",", "<NUM_LIT>", ")", ";", "return", "true", ";" ]
GCC	arm	CPP	stmt_completion	CPU	620,627	[ "value", ",", "_", "_", "p", ")", ";" ]	[ "_", "_", "builtin_mve_vstrbq_scatter_offset_p_sv16qi", "(", "(", "_", "_", "builtin_neon_qi", "*", ")", "_", "_", "base", ",", "_", "_", "offset", ",", "_", "_" ]
LLVM	Hexagon	TD	stmt_completion	DSP	620,628	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isReMaterializable", "=", "<NUM_LIT>", ";", "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>" ]
GCC	mips	CPP	code_generation	CPU	620,629	[ "static", "rtx", "mips_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "int", "ignore", ")", "{", "tree", "fndecl", ";", "unsigned", "int", "fcode", ",", "avail", ";", "const", "struct", "mips_builtin_description", "*", "d", ";", "fndecl", "=", "TREE_OPERAND", "(", "CALL_EXPR_FN", "(", "exp", ")", ",", "<NUM_LIT>", ")", ";", "fcode", "=", "DECL_FUNCTION_CODE", "(", "fndecl", ")", ";", "gcc_assert", "(", "fcode", "<", "ARRAY_SIZE", "(", "mips_builtins", ")", ")", ";", "d", "=", "&", "mips_builtins", "[", "fcode", "]", ";", "avail", "=", "d", "->", "avail", "(", ")", ";", "gcc_assert", "(", "avail", "!=", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_MIPS16", "&&", "!", "(", "avail", "&", "BUILTIN_AVAIL_MIPS16", ")", ")", "{", "error", "(", "<STR_LIT>", "built-in function %qE not supported for MIPS16", "<STR_LIT>", ",", "DECL_NAME", "(", "fndecl", ")", ")", ";", "return", "ignore", "?", "const0_rtx", ":", "CONST0_RTX", "(", "mode", ")", ";", "}", "switch", "(", "d", "->", "builtin_type", ")", "{", "case", "MIPS_BUILTIN_DIRECT", ":", "return", "mips_expand_builtin_direct", "(", "d", "->", "icode", ",", "target", ",", "exp", ",", "true", ")", ";", "case", "MIPS_BUILTIN_DIRECT_NO_TARGET", ":", "return", "mips_expand_builtin_direct", "(", "d", "->", "icode", ",", "target", ",", "exp", ",", "false", ")", ";", "case", "MIPS_BUILTIN_MOVT", ":", "case", "MIPS_BUILTIN_MOVF", ":", "return", "mips_expand_builtin_movtf", "(", "d", "->", "builtin_type", ",", "d", "->", "icode", ",", "d", "->", "cond", ",", "target", ",", "exp", ")", ";", "case", "MIPS_BUILTIN_CMP_ANY", ":", "case", "MIPS_BUILTIN_CMP_ALL", ":", "case", "MIPS_BUILTIN_CMP_UPPER", ":", "case", "MIPS_BUILTIN_CMP_LOWER", ":", "case", "MIPS_BUILTIN_CMP_SINGLE", ":", "return", "mips_expand_builtin_compare", "(", "d", "->", "builtin_type", ",", "d", "->", "icode", ",", "d", "->", "cond", ",", "target", ",", "exp", ")", ";", "case", "MIPS_BUILTIN_BPOSGE32", ":", "return", "mips_expand_builtin_bposge", "(", "d", "->", "builtin_type", ",", "target", ")", ";", "}", "gcc_unreachable", "(", ")", ";", "}" ]	[ "Expand", "builtin", "functions", ".", "This", "is", "called", "from", "TARGET_EXPAND_BUILTIN", "." ]
LLVM	Mips	TD	stmt_completion	CPU	620,630	[ "INSERT_W_ENC", ",", "INSERT_W_DESC", ";" ]	[ "def", "INSERT_W", ":" ]
LLVM	X86	CPP	next_suggestion	CPU	620,631	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combinePDEP", "(", "N", ",", "DAG", ",", "DCI", ")", ";" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "return", "combineShuffle", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "ISD", "::", "FMA", ":", "case", "ISD", "::", "STRICT_FMA", ":", "return", "combineFMA", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineFMADDSUB", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineMOVMSK", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineX86GatherScatter", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "MGATHER", ":", "case", "ISD", "::", "MSCATTER", ":", "return", "combineGatherScatter", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineVectorCompare", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combinePMULDQ", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineVPMADD", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineKSHIFT", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "ISD", "::", "FP16_TO_FP", ":", "return", "combineFP16_TO_FP", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "STRICT_FP_EXTEND", ":", "case", "ISD", "::", "FP_EXTEND", ":", "return", "combineFP_EXTEND", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "FP_ROUND", ":", "return", "combineFP_ROUND", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineBROADCAST_LOAD", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineMOVDQ2Q", "(", "N", ",", "DAG", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	620,632	[ "}" ]	[ "static", "void", "reorderSubVector", "(", "MVT", "VT", ",", "SmallVectorImpl", "<", "Value", "", ">", "&", "TransposedMatrix", ",", "ArrayRef", "<", "Value", "", ">", "Vec", ",", "ArrayRef", "<", "uint32_t", ">", "VPShuf", ",", "unsigned", "VecElems", ",", "unsigned", "Stride", ",", "IRBuilder", "<", ">", "Builder", ")", "{", "if", "(", "VecElems", "==", "<NUM_LIT>", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Stride", ";", "i", "++", ")", "TransposedMatrix", "[", "i", "]", "=", "Builder", ".", "CreateShuffleVector", "(", "Vec", "[", "i", "]", ",", "UndefValue", "::", "get", "(", "Vec", "[", "i", "]", "->", "getType", "(", ")", ")", ",", "VPShuf", ")", ";", "return", ";" ]
GCC	gcn	CPP	program_repair	GPU	620,633	[ "<FIXS>", "echo", "isa", ":", "fiji", "gfx803", "gfx900", "gfx906", "gfx908", "gfx90a", "gfx1030", ">>", "$", "@", "<FIXE>" ]	[ "elf_arch", "=", "EF_AMDGPU_MACH_AMDGCN_GFX908", ";", "else", "if", "(", "strcmp", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", "-march=gfx90a", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "elf_arch", "=", "EF_AMDGPU_MACH_AMDGCN_GFX90a", ";", "#", "define", "STR", "<STR_LIT>", "-mstack-size=", "<STR_LIT>", "else", "if", "(", "startswith", "(", "argv", "[", "i", "]", ",", "STR", ")", ")", "gcn_stack_size", "=", "atoi", "(", "argv", "[", "i", "]", "+", "strlen", "(", "STR", ")", ")", ";", "@", "@", "-", "<NUM_LIT>", ",", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", "@", "@", "omp", "-", "device", "-", "properties", "-", "gcn", ":", "$", "(", "srcdir", ")", "/", "config", "/", "gcn", "/", "gcn", ".", "ccecho", "kind", ":", "gpu", ">", "$", "@", "echo", "arch", ":", "amdgcn", "gcn", ">>", "$", "@", "<BUGS>", "echo", "isa", ":", "fiji", "gfx803", "gfx900", "gfx906", "gfx908", "gfx90a", ">>", "$", "@", "<BUGE>" ]
GCC	i386	MD	program_repair	CPU	620,634	[ "<FIXS>", "(", "compare", ":", "CC", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC", "FLAGS_REG", ")", "<BUGS>", "(", "compare", ":", "CC", "(", "match_operand", ":", "SSEMODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SSEMODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "{", "ix86_compare_op0", "=", "operands", "[", "<NUM_LIT>", "]" ]
LLVM	ARM	CPP	stmt_completion	CPU	620,635	[ "false", ";" ]	[ "PM", ".", "add", "(", "createARMISelDag", "(", "*", "this", ")", ")", ";", "return" ]
GCC	s390	MD	program_repair	MPU	620,636	[ "<FIXS>", "operands", "[", "<NUM_LIT>", "]", "=", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DImode", ")", "<FIXE>" ]	[ "operands", "[", "<NUM_LIT>", "]", "=", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DImode", ")", "operands", "[", "<NUM_LIT>", "]", "=", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DImode", ")", "operands", "[", "<NUM_LIT>", "]", "=", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DImode", ")", "<BUGS>", "operands", "[", "<NUM_LIT>", "]", "=", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DImode", ")", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn_and_split", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,637	[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]	[ "def", "J4_cmpgtn1_tp0_jump_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "n1Const", ":", "$", "n1", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ",", "Enc_b78edd", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	620,638	[ "const", "{" ]	[ "unsigned", "top", "(", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	620,639	[ "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,640	[ "}" ]	[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	BPF	CPP	next_suggestion	Virtual ISA	620,641	[ "setLoadExtAction", "(", "ISD", "::", "ZEXTLOAD", ",", "VT", ",", "MVT", "::", "i1", ",", "Promote", ")", ";" ]	[ "setOperationAction", "(", "ISD", "::", "MULHU", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHS", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UMUL_LOHI", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SMUL_LOHI", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ROTR", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ROTL", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SHL_PARTS", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SRL_PARTS", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SRA_PARTS", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTPOP", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SETCC", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "VT", ",", "Custom", ")", ";", "}", "if", "(", "STI", ".", "getHasAlu32", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "BSWAP", ",", "MVT", "::", "i32", ",", "Promote", ")", ";", "setOperationAction", "(", "ISD", "::", "BR_CC", ",", "MVT", "::", "i32", ",", "Promote", ")", ";", "}", "setOperationAction", "(", "ISD", "::", "CTTZ", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "CTTZ_ZERO_UNDEF", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ_ZERO_UNDEF", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "MVT", "::", "i1", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "for", "(", "MVT", "VT", ":", "MVT", "::", "integer_valuetypes", "(", ")", ")", "{", "setLoadExtAction", "(", "ISD", "::", "EXTLOAD", ",", "VT", ",", "MVT", "::", "i1", ",", "Promote", ")", ";" ]
GCC	i386	CPP	next_suggestion	CPU	620,642	[ "it_v", "=", "default_version_info", ";" ]	[ "if", "(", "first_v", "!=", "default_version_info", ")", "{", "default_version_info", "->", "prev", "->", "next", "=", "default_version_info", "->", "next", ";", "if", "(", "default_version_info", "->", "next", ")", "default_version_info", "->", "next", "->", "prev", "=", "default_version_info", "->", "prev", ";", "first_v", "->", "prev", "=", "default_version_info", ";", "default_version_info", "->", "next", "=", "first_v", ";", "default_version_info", "->", "prev", "=", "NULL", ";", "}", "default_node", "=", "default_version_info", "->", "this_node", ";", "if", "(", "targetm", ".", "has_ifunc_p", "(", ")", ")", "{", "struct", "cgraph_function_version_info", "", "it_v", "=", "NULL", ";", "struct", "cgraph_node", "", "dispatcher_node", "=", "NULL", ";", "struct", "cgraph_function_version_info", "*", "dispatcher_version_info", "=", "NULL", ";", "dispatch_decl", "=", "make_dispatcher_decl", "(", "default_node", "->", "decl", ")", ";", "TREE_NOTHROW", "(", "dispatch_decl", ")", "=", "TREE_NOTHROW", "(", "fn", ")", ";", "dispatcher_node", "=", "cgraph_node", "::", "get_create", "(", "dispatch_decl", ")", ";", "gcc_assert", "(", "dispatcher_node", "!=", "NULL", ")", ";", "dispatcher_node", "->", "dispatcher_function", "=", "<NUM_LIT>", ";", "dispatcher_version_info", "=", "dispatcher_node", "->", "insert_new_function_version", "(", ")", ";", "dispatcher_version_info", "->", "next", "=", "default_version_info", ";", "dispatcher_node", "->", "definition", "=", "<NUM_LIT>", ";" ]
GCC	mips	CPP	stmt_completion	CPU	620,643	[ "i", "<", "MAX_ARGS_IN_REGISTERS", ";" ]	[ "fp_saved", "=", "(", "EABI_FLOAT_VARARGS_P", "?", "MAX_ARGS_IN_REGISTERS", "-", "local_cum", ".", "num_fprs", ":", "<NUM_LIT>", ")", ";", "if", "(", "!", "no_rtl", ")", "{", "if", "(", "gp_saved", ">", "<NUM_LIT>", ")", "{", "rtx", "ptr", ",", "mem", ";", "ptr", "=", "plus_constant", "(", "Pmode", ",", "virtual_incoming_args_rtx", ",", "REG_PARM_STACK_SPACE", "(", "cfun", "->", "decl", ")", "-", "gp_saved", "", "UNITS_PER_WORD", ")", ";", "mem", "=", "gen_frame_mem", "(", "BLKmode", ",", "ptr", ")", ";", "set_mem_alias_set", "(", "mem", ",", "get_varargs_alias_set", "(", ")", ")", ";", "move_block_from_reg", "(", "local_cum", ".", "num_gprs", "+", "GP_ARG_FIRST", ",", "mem", ",", "gp_saved", ")", ";", "}", "if", "(", "fp_saved", ">", "<NUM_LIT>", ")", "{", "machine_mode", "mode", ";", "int", "off", ",", "i", ";", "off", "=", "ROUND_DOWN", "(", "-", "gp_saved", "", "UNITS_PER_WORD", ",", "UNITS_PER_FPVALUE", ")", ";", "off", "-=", "fp_saved", "*", "UNITS_PER_FPREG", ";", "mode", "=", "TARGET_SINGLE_FLOAT", "?", "SFmode", ":", "DFmode", ";", "for", "(", "i", "=", "local_cum", ".", "num_fprs", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,644	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]
GCC	aarch64	MD	program_repair	CPU	620,645	[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,646	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_andp", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_946df596", ",", "TypeALU64", ">", ",", "Enc_a56825", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	620,647	[ "}" ]	[ "bool", "X86PreAMXConfig", "::", "getKeyAMXShapes", "(", "IntrinsicInst", "", "KeyAMX", ",", "SmallVector", "<", "Value", "", ",", "<NUM_LIT>", ">", "&", "Shapes", ")", "{", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "KeyAMX", "->", "getNumOperands", "(", ")", ";", "I", "++", ")", "{", "Value", "", "Op", "=", "KeyAMX", "->", "getOperand", "(", "I", ")", ";", "if", "(", "!", "Op", "->", "getType", "(", ")", "->", "isX86_AMXTy", "(", ")", ")", "continue", ";", "IntrinsicInst", "", "TileDef", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "Op", ")", ";", "assert", "(", "(", "TileDef", "&&", "isTileLoad", "(", "TileDef", ")", ")", "&&", "<STR_LIT>", "All KeyAMX's tile definiation should comes from TileLoad!", "<STR_LIT>", ")", ";", "Shapes", ".", "push_back", "(", "TileDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Shapes", ".", "push_back", "(", "TileDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "!", "isTileStore", "(", "KeyAMX", ")", ")", "{", "Shapes", ".", "push_back", "(", "KeyAMX", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Shapes", ".", "push_back", "(", "KeyAMX", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]
GCC	arm	CPP	stmt_completion	CPU	620,648	[ "fntype", ")", ")", ";" ]	[ "", "no_add_attrs", "=", "true", ";", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", "%qE attribute ignored without -mcmse option.", "<STR_LIT>", ",", "name", ")", ";", "return", "NULL_TREE", ";", "}", "if", "(", "TREE_CODE", "(", "", "node", ")", "==", "VAR_DECL", "\|\|", "TREE_CODE", "(", "", "node", ")", "==", "TYPE_DECL", ")", "{", "decl", "=", "", "node", ";", "fntype", "=", "TREE_TYPE", "(", "decl", ")", ";", "}", "while", "(", "fntype", "!=", "NULL_TREE", "&&", "TREE_CODE", "(", "fntype", ")", "==", "POINTER_TYPE", ")", "fntype", "=", "TREE_TYPE", "(", "fntype", ")", ";", "if", "(", "!", "decl", "\|\|", "TREE_CODE", "(", "fntype", ")", "!=", "FUNCTION_TYPE", ")", "{", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", "%qE attribute only applies to base type of a ", "<STR_LIT>", "<STR_LIT>", "function pointer", "<STR_LIT>", ",", "name", ")", ";", "", "no_add_attrs", "=", "true", ";", "return", "NULL_TREE", ";", "}", "", "no_add_attrs", "\|=", "cmse_func_args_or_return_in_stack", "(", "NULL", ",", "name", ",", "fntype", ")", ";", "if", "(", "*", "no_add_attrs", ")", "return", "NULL_TREE", ";", "type", "=", "TREE_TYPE", "(", "decl", ")", ";", "type", "=", "build_distinct_type_copy", "(", "type", ")", ";", "TREE_TYPE", "(", "decl", ")", "=", "type", ";", "fntype", "=", "type", ";", "while", "(", "TREE_CODE", "(", "fntype", ")", "!=", "FUNCTION_TYPE", ")", "{", "type", "=", "fntype", ";", "fntype", "=", "TREE_TYPE", "(", "fntype", ")", ";", "fntype", "=", "build_distinct_type_copy", "(", "fntype", ")", ";", "TREE_TYPE", "(", "type", ")", "=", "fntype", ";", "}", "tree", "attrs", "=", "tree_cons", "(", "get_identifier", "(", "<STR_LIT>", "cmse_nonsecure_call", "<STR_LIT>", ")", ",", "NULL_TREE", ",", "TYPE_ATTRIBUTES", "(" ]
GCC	mips	MD	stmt_completion	CPU	620,649	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>" ]
LLVM	AArch64	CPP	stmt_completion	CPU	620,650	[ ";" ]	[ "FunctionPass", "*", "llvm", "::", "createAArch64ExpandPseudoPass", "(", ")", "{", "return", "new", "AArch64ExpandPseudo", "(", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,651	[ "}" ]	[ "def", "L4_and_memoph_io", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "u31_1Imm", ":", "$", "Ii", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_7186d325", ",", "TypeV4LDST", ">", ",", "Enc_163a3c", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
LLVM	Patmos	CPP	stmt_completion	VLIW	620,652	[ "const", "{" ]	[ "Type", "*", "getType", "(", ")" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	620,653	[ "SDValue", "Op1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "(", "MulAmtAbs", "+", "<NUM_LIT>", ")", ".", "logBase2", "(", ")", ",", "DL", ",", "VT", ")", ")", ";" ]	[ "return", "true", ";", "case", "PPC", "::", "DIR_PWR9", ":", "return", "IsAddOne", "&&", "IsNeg", "?", "VT", ".", "isVector", "(", ")", ":", "true", ";", "}", "}", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "const", "APInt", "&", "MulAmt", "=", "ConstOpOrElement", "->", "getAPIntValue", "(", ")", ";", "bool", "IsNeg", "=", "MulAmt", ".", "isNegative", "(", ")", ";", "APInt", "MulAmtAbs", "=", "MulAmt", ".", "abs", "(", ")", ";", "if", "(", "(", "MulAmtAbs", "-", "<NUM_LIT>", ")", ".", "isPowerOf2", "(", ")", ")", "{", "if", "(", "!", "IsProfitable", "(", "IsNeg", ",", "true", ",", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "(", "MulAmtAbs", "-", "<NUM_LIT>", ")", ".", "logBase2", "(", ")", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ")", ";", "if", "(", "!", "IsNeg", ")", "return", "Res", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "Res", ")", ";", "}", "else", "if", "(", "(", "MulAmtAbs", "+", "<NUM_LIT>", ")", ".", "isPowerOf2", "(", ")", ")", "{", "if", "(", "!", "IsProfitable", "(", "IsNeg", ",", "false", ",", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";" ]
GCC	mips	MD	stmt_completion	CPU	620,654	[ ")", ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]
LLVM	ARM	TD	stmt_completion	CPU	620,655	[ "VecListThreeQHWordIndexAsmOperand", ";" ]	[ "def", "VecListThreeQHWordIndexed", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=" ]
LLVM	AArch64	TD	stmt_completion	CPU	620,656	[ ";" ]	[ "let", "Name", "=", "<STR_LIT>" ]
LLVM	AArch64	TD	stmt_completion	CPU	620,657	[ "<STR_LIT>", ";" ]	[ "def", "LogicalVecHalfWordShifterOperand", ":", "AsmOperandClass", "{", "let", "SuperClasses", "=", "[", "LogicalVecShifterOperand", "]", ";", "let", "Name", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	620,658	[ "for", "(", "auto", "I", ":", "PALMetadata", ")", "OS", ".", "EmitIntValue", "(", "I", ",", "sizeof", "(", "uint32_t", ")", ")", ";" ]	[ "bool", "AMDGPUTargetELFStreamer", "::", "EmitPALMetadata", "(", "const", "PALMD", "::", "Metadata", "&", "PALMetadata", ")", "{", "EmitAMDGPUNote", "(", "MCConstantExpr", "::", "create", "(", "PALMetadata", ".", "size", "(", ")", "*", "sizeof", "(", "uint32_t", ")", ",", "getContext", "(", ")", ")", ",", "ELF", "::", "NT_AMD_AMDGPU_PAL_METADATA", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{" ]
GCC	nios2	MD	stmt_completion	MPU	620,659	[ ")", "]", ")" ]	[ "(", "UNSPEC_FTAN", "<STR_LIT>", ")", "(", "UNSPEC_FATAN", "<STR_LIT>", ")", "(", "UNSPEC_FEXP", "<STR_LIT>", ")", "(", "UNSPEC_FLOG", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,660	[ "}" ]	[ "def", "J2_endloop0", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "tc_1b6f7cec", ",", "TypeJ", ">", "{", "let", "Uses", "=", "[", "LC0", ",", "SA0", "]", ";", "let", "Defs", "=", "[", "LC0", ",", "P3", ",", "PC", ",", "USR", "]", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	620,661	[ "}" ]	[ "}", "else", "{", "addPass", "(", "createAArch64PreLegalizerCombiner", "(", ")", ")", ";", "addPass", "(", "new", "Localizer", "(", ")", ")", ";", "if", "(", "EnableGISelLoadStoreOptPreLegal", ")", "addPass", "(", "new", "LoadStoreOpt", "(", ")", ")", ";" ]
GCC	loongarch	CPP	next_suggestion	CPU	620,662	[ "}" ]	[ "static", "int", "loongarch_adjust_cost", "(", "rtx_insn", "", ",", "int", "dep_type", ",", "rtx_insn", "", ",", "int", "cost", ",", "unsigned", "int", ")", "{", "if", "(", "dep_type", "!=", "<NUM_LIT>", "&&", "(", "dep_type", "!=", "REG_DEP_OUTPUT", ")", ")", "return", "<NUM_LIT>", ";", "return", "cost", ";" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	620,663	[ "let", "VectorPred", "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "rmw", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "SrcA", "=", "coords", ";", "let", "SrcB", "=", "tensor", ";", "let", "SrcExtra", "=", "value", ";", "let", "Switches", "=", "sw", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "OutOfSlotData", "=", "<NUM_LIT>", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]
GCC	alpha	MD	program_repair	MPU	620,664	[ "<FIXS>", "if", "(", "!", "call_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "Pmode", ")", ")", "<FIXE>", "<FIXS>", "rtx", "pv", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", "emit_move_insn", "(", "pv", ",", "operands", "[", "<NUM_LIT>", "]", ")", "operands", "[", "<NUM_LIT>", "]", "=", "pv", "<FIXE>" ]	[ "abort", "(", ")", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "<BUGS>", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!", "=", "SYMBOL_REF", "&", "&", "!", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "REG", "&", "&", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "<NUM_LIT>", ")", ")", "<BUGE>", "{", "<BUGS>", "rtx", "tem", "=", "gen_rtx_REG", "(", "DImode", ",", "<NUM_LIT>", ")", "emit_move_insn", "(", "tem", ",", "operands", "[", "<NUM_LIT>", "]", ")", "operands", "[", "<NUM_LIT>", "]", "=", "tem", "<BUGE>", "}", "}", ")" ]
GCC	i386	CPP	next_suggestion	CPU	620,665	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "mmask16", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_cmpge_epu16_mask", "(", "_", "_", "m256i", "_", "_", "X", ",", "_", "_", "m256i", "_", "_", "Y", ")", "{", "return", "(", "_", "_", "mmask16", ")", "_", "_", "builtin_ia32_ucmpw256_mask", "(", "(", "_", "_", "v16hi", ")", "_", "_", "X", ",", "(", "_", "_", "v16hi", ")", "_", "_", "Y", ",", "<NUM_LIT>", ",", "(", "_", "_", "mmask16", ")", "-", "<NUM_LIT>", ")", ";" ]
GCC	alpha	CPP	next_suggestion	MPU	620,666	[ "return", "plus_constant", "(", "Pmode", ",", "base", ",", "offset", ")", ";" ]	[ "if", "(", "reload_in_progress", "&&", "!", "memory_address_p", "(", "GET_MODE", "(", "ref", ")", ",", "XEXP", "(", "ref", ",", "<NUM_LIT>", ")", ")", ")", "{", "base", "=", "find_replacement", "(", "&", "XEXP", "(", "ref", ",", "<NUM_LIT>", ")", ")", ";", "gcc_assert", "(", "memory_address_p", "(", "GET_MODE", "(", "ref", ")", ",", "base", ")", ")", ";", "}", "else", "base", "=", "XEXP", "(", "ref", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "base", ")", "==", "PLUS", ")", "offset", "+=", "INTVAL", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ",", "base", "=", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	620,667	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM	AArch64	TD	stmt_completion	CPU	620,668	[ "$", "MHS", ",", "V128", ":", "$", "RHS", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v2i64", "(", "OpNode", "(", "v2i64", "V128", ":", "$", "LHS", ")", ",", "(", "v2i64", "V128", ":", "$", "MHS", ")", ",", "(", "v2i64", "V128", ":", "$", "RHS", ")", ")", ")", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "V128", ":", "$", "LHS", ",", "V128", ":" ]
LLVM	LC2200	CPP	next_suggestion	CPU	620,669	[ "}" ]	[ "EVT", "TrueType", "=", "TrueValue", ".", "getValueType", "(", ")", ";", "EVT", "FalseType", "=", "FalseValue", ".", "getValueType", "(", ")", ";", "if", "(", "TrueType", "!=", "FalseType", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", "mismatched types of select_cc true and false nodes", "<STR_LIT>", ")", ";", "}", "SDValue", "SelectMove", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "TrueType", ",", "DAG", ".", "getConstant", "(", "CC", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "LHS", ",", "RHS", ",", "TrueValue", ",", "FalseValue", ")", ";", "return", "SelectMove", ";" ]
GCC	bfin	CPP	program_repair	DSP	620,670	[ "<FIXS>", "if", "(", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "pointer offset from symbol maybe incorrect", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "Make", "the", "linker", "relaxation", "machine", "assume", "that", "a", "program", "counter", "wrap", "-", "around", "occurs", ".", "<FIXE>" ]	[ "output_addr_const", "(", "file", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "+", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", ")", "<STR_LIT>", ",", "<NUM_LIT>", "*", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ";", "if", "(", "AVR_3_BYTE_PC", ")", "<BUGS>", "if", "(", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "Pointer offset from symbol maybe incorrect.", "<STR_LIT>", ")", ")", "<BUGE>", "{", "output_addr_const", "(", "stderr", ",", "addr", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "@", "@", "-", "<NUM_LIT>", ",", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", "@", "@", "Relax", "branchesmpmem", "-", "wrap", "-", "aroundTarget", "Report", "<BUGS>", "Make", "the", "linker", "relaxation", "machine", "assume", "that", "a", "program", "counter", "wrap", "-", "around", "occures", ".", "<BUGE>" ]
GCC	v850	MD	next_suggestion	MPU	620,671	[ "<STR_LIT>" ]	[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
LLVM	XCore	CPP	stmt_completion	MPU	620,672	[ "'", ";" ]	[ "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "return", "true", ";", "}", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "O", "<<", "'", "[" ]
LLVM	SNES	TD	next_suggestion	DSP	620,673	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "memri", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "memri", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "type", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "reg", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "reg", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "memri", "{", "<NUM_LIT>", "}", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,674	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	620,675	[ "}" ]	[ "MIB", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MIB", ".", "add", "(", "VCMP", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "VCMP", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "VCMP", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Combining with VCMP to VPT: ", "<STR_LIT>", "<<", "", "MIB", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "VCMP", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "", "InsertAt", "->", "getParent", "(", ")", ",", "InsertAt", ",", "InsertAt", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "ARM", "::", "MVE_VPST", ")", ")", ";", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Created VPST: ", "<STR_LIT>", "<<", "", "MIB", ")", ";", "}", "LoLoop", ".", "ToRemove", ".", "insert", "(", "Block", ".", "getPredicateThen", "(", ")", ")", ";", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "MIB", ".", "getInstr", "(", ")", ")", ";", "}", "else", "if", "(", "Block", ".", "isVPT", "(", ")", ")", "{", "bool", "RemovedVCTP", "=", "false", ";", "for", "(", "PredicatedMI", "&", "Elt", ":", "Block", ".", "getInsts", "(", ")", ")", "{", "MachineInstr", "", "MI", "=", "Elt", ".", "MI", ";", "if", "(", "isVCTP", "(", "MI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Removing VCTP: ", "<STR_LIT>", "<<", "", "MI", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "MI", ")", ";", "RemovedVCTP", "=", "true", ";", "continue", ";", "}", "}", "if", "(", "RemovedVCTP", ")", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "Block", ".", "getPredicateThen", "(", ")", ")", ";", "}", "}", "else", "if", "(", "Block", ".", "IsOnlyPredicatedOn", "(", "LoLoop", ".", "VCTP", ")", "&&", "Block", ".", "isVPST", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Removing VPST: ", "<STR_LIT>", "<<", "", "Block", ".", "getPredicateThen", "(", ")", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "Block", ".", "getPredicateThen", "(", ")", ")", ";", "for", "(", "auto", "&", "PredMI", ":", "Insts", ")", "RemovePredicate", "(", "PredMI", ".", "MI", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Removing remaining VCTPs...\\n", "<STR_LIT>", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "LoLoop", ".", "VCTP", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " ", "<STR_LIT>", "<<", "", "LoLoop", ".", "VCTP", ")", ";", "for", "(", "MachineInstr", "", "VCTP", ":", "LoLoop", ".", "SecondaryVCTPs", ")", "{", "if", "(", "LoLoop", ".", "ToRemove", ".", "insert", "(", "VCTP", ")", ".", "second", ")", "{", "assert", "(", "getVPTInstrPredicate", "(", "", "VCTP", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "<STR_LIT>", "Removing Predicated VCTP without updating the block mask!", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " ", "<STR_LIT>", "<<", "", "VCTP", ")", ";", "}", "}" ]
LLVM	AArch64	CPP	next_suggestion	CPU	620,676	[ "return", "expandMOVImm", "(", "MBB", ",", "MBBI", ",", "<NUM_LIT>", ")", ";" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "MachineInstrBuilder", "MIB1", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "transferImpOps", "(", "MI", ",", "MIB1", ",", "MIB1", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "MachineFunction", "", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Flags", "=", "MO1", ".", "getTargetFlags", "(", ")", ";", "if", "(", "MF", "->", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Tiny", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DstReg", ")", ";", "if", "(", "MO1", ".", "isGlobal", "(", ")", ")", "{", "MIB", ".", "addGlobalAddress", "(", "MO1", ".", "getGlobal", "(", ")", ",", "<NUM_LIT>", ",", "Flags", ")", ";", "}", "else", "if", "(", "MO1", ".", "isSymbol", "(", ")", ")", "{", "MIB", ".", "addExternalSymbol", "(", "MO1", ".", "getSymbolName", "(", ")", ",", "Flags", ")", ";", "}", "else", "{", "assert", "(", "MO1", ".", "isCPI", "(", ")", "&&", "<STR_LIT>", "Only expect globals, externalsymbols, or constant pools", "<STR_LIT>", ")", ";", "MIB", ".", "addConstantPoolIndex", "(", "MO1", ".", "getIndex", "(", ")", ",", "MO1", ".", "getOffset", "(", ")", ",", "Flags", ")", ";", "}", "}", "else", "{", "MachineInstrBuilder", "MIB1", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DstReg", ")", ";", "MachineInstrBuilder", "MIB2", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "if", "(", "MO1", ".", "isGlobal", "(", ")", ")", "{", "MIB1", ".", "addGlobalAddress", "(", "MO1", ".", "getGlobal", "(", ")", ",", "<NUM_LIT>", ",", "Flags", "\|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MIB2", ".", "addGlobalAddress", "(", "MO1", ".", "getGlobal", "(", ")", ",", "<NUM_LIT>", ",", "Flags", "\|", "<STR_LIT>", "::", "<STR_LIT>", "\|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "MO1", ".", "isSymbol", "(", ")", ")", "{", "MIB1", ".", "addExternalSymbol", "(", "MO1", ".", "getSymbolName", "(", ")", ",", "Flags", "\|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MIB2", ".", "addExternalSymbol", "(", "MO1", ".", "getSymbolName", "(", ")", ",", "Flags", "\|", "<STR_LIT>", "::", "<STR_LIT>", "\|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "{", "assert", "(", "MO1", ".", "isCPI", "(", ")", "&&", "<STR_LIT>", "Only expect globals, externalsymbols, or constant pools", "<STR_LIT>", ")", ";", "MIB1", ".", "addConstantPoolIndex", "(", "MO1", ".", "getIndex", "(", ")", ",", "MO1", ".", "getOffset", "(", ")", ",", "Flags", "\|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MIB2", ".", "addConstantPoolIndex", "(", "MO1", ".", "getIndex", "(", ")", ",", "MO1", ".", "getOffset", "(", ")", ",", "Flags", "\|", "<STR_LIT>", "::", "<STR_LIT>", "\|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "transferImpOps", "(", "MI", ",", "MIB1", ",", "MIB2", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstrBuilder", "MIB1", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MachineInstrBuilder", "MIB2", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "DstReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "transferImpOps", "(", "MI", ",", "MIB1", ",", "MIB2", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "SysReg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "MachineFunction", "", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "if", "(", "MF", "->", "getTarget", "(", ")", ".", "getTargetTriple", "(", ")", ".", "isOSFuchsia", "(", ")", "&&", "MF", "->", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Kernel", ")", "SysReg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "MF", "->", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "useEL3ForTP", "(", ")", ")", "SysReg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "MF", "->", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "useEL2ForTP", "(", ")", ")", "SysReg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "MF", "->", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "useEL1ForTP", "(", ")", ")", "SysReg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addImm", "(", "SysReg", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "expandMOVImm", "(", "MBB", ",", "MBBI", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
GCC	i386	CPP	next_suggestion	CPU	620,677	[ "}" ]	[ "else", "num_of_st", "=", "<NUM_LIT>", ";", "else", "num_of_st", "=", "<NUM_LIT>", ";", "rtx", "st_reg", "=", "gen_rtx_REG", "(", "XFmode", ",", "FIRST_STACK_REG", ")", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_of_st", ";", "i", "++", ")", "emit_insn", "(", "gen_rtx_SET", "(", "st_reg", ",", "CONST0_RTX", "(", "XFmode", ")", ")", ")", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_of_st", ";", "i", "++", ")", "{", "rtx", "insn", ";", "insn", "=", "emit_insn", "(", "gen_rtx_SET", "(", "st_reg", ",", "st_reg", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_DEAD", ",", "st_reg", ")", ";", "}", "return", "true", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	620,678	[ "let", "Defs", "=", "[", "NZCV", "]", ";" ]	[ "class", "MRSI", ":", "RtSystemI", "<", "<NUM_LIT>", ",", "(", "outs", "GPR64", ":", "$", "Rt", ")", ",", "(", "ins", "mrs_sysreg_op", ":", "$", "systemreg", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ">", "{", "bits", "<", "<NUM_LIT>", ">", "systemreg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "systemreg", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,679	[ "let", "isCompare", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	620,680	[ "UpdateValueMap", "(", "I", ",", "Result", ")", ";" ]	[ "Value", "", "V", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "(", "I", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", "&&", "V", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Result", "=", "createResultReg", "(", "&", "ARM", "::", "SPRRegClass", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "ARM", "::", "VCVTSD", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";" ]
LLVM	Xtensa	CPP	next_suggestion	MPU	620,681	[ "}" ]	[ "void", "XtensaAsmPrinter", "::", "EmitFunctionBodyStart", "(", ")", "{", "assert", "(", "false", "&&", "<STR_LIT>", "XtensaAsmPrinter::EmitFunctionBodyStart", "<STR_LIT>", "<STR_LIT>", " not implemented", "<STR_LIT>", ")", ";" ]
LLVM	Mips	TD	stmt_completion	CPU	620,682	[ ",", "AssemblerPredicate", "<", "<STR_LIT>", ">", ";" ]	[ "def", "NotMips32r6", ":", "Predicate", "<", "<STR_LIT>", ">" ]
LLVM	AArch64	CPP	code_generation	CPU	620,683	[ "TargetLowering", "::", "AtomicExpansionKind", "AArch64TargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{", "if", "(", "Subtarget", "->", "hasLSE", "(", ")", ")", "return", "AtomicExpansionKind", "::", "None", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", "==", "<NUM_LIT>", ")", "return", "AtomicExpansionKind", "::", "None", ";", "return", "AtomicExpansionKind", "::", "LLSC", ";", "}" ]	[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]
LLVM	ARM64	TD	next_suggestion	CPU	620,684	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ra", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "Ra", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isNegated", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	620,685	[ ">", ";" ]	[ "def", "_H", ":", "sve_int_index_ii", "<", "<NUM_LIT>", ",", "asm", ",", "ZPR16", ",", "simm5_32b" ]
LLVM	X86	CPP	stmt_completion	CPU	620,686	[ "Loaded", ")", ";" ]	[ "Module", "", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "auto", "SSID", "=", "AI", "->", "getSyncScopeID", "(", ")", ";", "auto", "Order", "=", "AtomicCmpXchgInst", "::", "getStrongestFailureOrdering", "(", "AI", "->", "getOrdering", "(", ")", ")", ";", "auto", "Ptr", "=", "AI", "->", "getPointerOperand", "(", ")", ";", "if", "(", "SSID", "==", "SyncScope", "::", "SingleThread", ")", "return", "nullptr", ";", "if", "(", "!", "Subtarget", ".", "hasMFence", "(", ")", ")", "return", "nullptr", ";", "Function", "", "MFence", "=", "llvm", "::", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "Intrinsic", "::", "x86_sse2_mfence", ")", ";", "Builder", ".", "CreateCall", "(", "MFence", ",", "{", "}", ")", ";", "LoadInst", "*", "Loaded", "=", "Builder", ".", "CreateAlignedLoad", "(", "Ptr", ",", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ")", ";", "Loaded", "->", "setAtomic", "(", "Order", ",", "SSID", ")", ";", "AI", "->", "replaceAllUsesWith", "(" ]
LLVM	ARM	CPP	next_suggestion	CPU	620,687	[ "}" ]	[ "Offset", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Label", "=", "CurDAG", "->", "getTargetConstant", "(", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", "->", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i32", ")", ";", "return", "true", ";", "}", "return", "false", ";" ]
GCC	avr	CPP	program_repair	MPU	620,688	[ "<FIXS>", "for", "(", "int", "reg", "=", "REG_31", ";", "reg", ">=", "REG_0", ";", "--", "reg", ")", "<FIXE>" ]	[ "CLEAR_HARD_REG_BIT", "(", "set", ",", "treg", ")", ";", "}", "<BUGS>", "for", "(", "int", "reg", "=", "<NUM_LIT>", ";", "reg", ">=", "<NUM_LIT>", ";", "--", "reg", ")", "<BUGE>", "if", "(", "TEST_HARD_REG_BIT", "(", "set", ",", "reg", ")", ")", "emit_pop_byte", "(", "reg", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,689	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	620,690	[ "return", "false", ";" ]	[ "int", "SecLastOpcode", "=", "SecondLastInst", "->", "getOpcode", "(", ")", ";", "bool", "SecLastOpcodeHasJMP_c", "=", "PredOpcodeHasJMP_c", "(", "SecLastOpcode", ")", ";", "bool", "SecLastOpcodeHasNot", "=", "PredOpcodeHasNot", "(", "SecLastOpcode", ")", ";", "if", "(", "SecLastOpcodeHasJMP_c", "&&", "(", "LastOpcode", "==", "Hexagon", "::", "JMP", ")", ")", "{", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "SecLastOpcodeHasNot", ")", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "Cond", ".", "push_back", "(", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "FBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "if", "(", "SecLastOpcode", "==", "Hexagon", "::", "JMP", "&&", "LastOpcode", "==", "Hexagon", "::", "JMP", ")", "{", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "I", "=", "LastInst", ";", "if", "(", "AllowModify", ")", "I", "->", "eraseFromParent", "(", ")", ";", "return", "false", ";", "}", "if", "(", "SecLastOpcode", "==", "Hexagon", "::", "ENDLOOP0", "&&", "LastOpcode", "==", "Hexagon", "::", "JMP", ")", "{", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "FBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";" ]
LLVM	Mips	CPP	code_generation	CPU	620,691	[ "SDValue", "MipsTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "", "DAG", ".", "getContext", "(", ")", ")", ";", "MipsCC", "MipsCCInfo", "(", "CallConv", ",", "Subtarget", "->", "isABI_O32", "(", ")", ",", "Subtarget", "->", "isFP64bit", "(", ")", ",", "CCInfo", ")", ";", "MipsCCInfo", ".", "analyzeReturn", "(", "Outs", ",", "Subtarget", "->", "abiUsesSoftFloat", "(", ")", ",", "MF", ".", "getFunction", "(", ")", "->", "getReturnType", "(", ")", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "SDValue", "Val", "=", "OutVals", "[", "i", "]", ";", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "Can only return in registers!", "<STR_LIT>", ")", ";", "if", "(", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", "!=", "RVLocs", "[", "i", "]", ".", "getLocVT", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "RVLocs", "[", "i", "]", ".", "getLocVT", "(", ")", ",", "Val", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasStructRetAttr", "(", ")", ")", "{", "MipsFunctionInfo", "", "MipsFI", "=", "MF", ".", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", ";", "unsigned", "Reg", "=", "MipsFI", "->", "getSRetReturnReg", "(", ")", ";", "if", "(", "!", "Reg", ")", "llvm_unreachable", "(", "<STR_LIT>", "sret virtual register not created in the entry block", "<STR_LIT>", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "getPointerTy", "(", ")", ")", ";", "unsigned", "V0", "=", "Subtarget", "->", "isABI_N64", "(", ")", "?", "Mips", "::", "V0_64", ":", "Mips", "::", "V0", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "V0", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "V0", ",", "getPointerTy", "(", ")", ")", ")", ";", "}", "RetOps", "[", "<NUM_LIT>", "]", "=", "Chain", ";", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "RetOps", ".", "push_back", "(", "Flag", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Other", ",", "RetOps", ")", ";", "}" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]
GCC	i386	CPP	program_repair	CPU	620,692	[ "<FIXS>", "output_address", "(", "VOIDmode", ",", "x", ")", ";", "<FIXE>" ]	[ "if", "(", "TARGET_64BIT", ")", "x", "=", "gen_rtx_UNSPEC", "(", "DImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "x", ")", ",", "UNSPEC_LEA_ADDR", ")", ";", "<BUGS>", "output_address", "(", "x", ")", ";", "<BUGE>", "return", ";", "case", "'", "L", "'", ":" ]
LLVM	X86	CPP	program_repair	CPU	620,693	[ "<FIXS>", "<FIXE>", "<FIXS>", "Chain", "=", "RetVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "RetVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "<FIXE>" ]	[ "Chain", "=", "Hi", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "<BUGS>", "case", "MVT", "::", "f32", ":", "<BUGE>", "case", "MVT", "::", "f64", ":", "{", "std", "::", "vector", "MVT", "::", "ValueType", ">", "Tys", ";", "Tys", ".", "push_back", "(", "MVT", "::", "f64", ")", ";", "Tys", ".", "push_back", "(", "MVT", "::", "Other", ")", ";", "std", "::", "vector", "SDOperand", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "RetVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "Tys", ",", "Ops", ")", ";", "<BUGS>", "Chain", "=", "RetVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "<BUGE>", "if", "(", "X86ScalarSSE", ")", "{", "unsigned", "Size", "=", "MVT", "::", "getSizeInBits", "(", "MVT", "::", "f64", ")", "/", "<NUM_LIT>", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";" ]
GCC	arm	CPP	next_suggestion	CPU	620,694	[ "}" ]	[ "_", "_", "arm_vminavq_s8", "(", "uint8_t", "_", "_", "a", ",", "int8x16_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vminavq_sv16qi", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	620,695	[ "for", "(", "StringSet", "<", ">", "::", "iterator", "i", "=", "DLLExportedGVs", ".", "begin", "(", ")", ",", "e", "=", "DLLExportedGVs", ".", "end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "O", "<<", "<STR_LIT>", "\\t.ascii \\\" -export:", "<STR_LIT>", "<<", "i", "->", "getKeyData", "(", ")", "<<", "<STR_LIT>", ",data\\\"\\n", "<STR_LIT>", ";" ]	[ "O", "<<", "'", "\\n", "'", ";", "}", "if", "(", "!", "GVStubs", ".", "empty", "(", ")", ")", "{", "const", "MCSection", "*", "TheSection", "=", "TLOFMacho", ".", "getMachOSection", "(", "<STR_LIT>", "__IMPORT", "<STR_LIT>", ",", "<STR_LIT>", "__pointers", "<STR_LIT>", ",", "MCSectionMachO", "::", "S_NON_LAZY_SYMBOL_POINTERS", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TheSection", ")", ";", "for", "(", "StringMap", "<", "std", "::", "string", ">", "::", "iterator", "I", "=", "GVStubs", ".", "begin", "(", ")", ",", "E", "=", "GVStubs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "O", "<<", "I", "->", "getKeyData", "(", ")", "<<", "<STR_LIT>", ":\\n\\t.indirect_symbol ", "<STR_LIT>", "<<", "I", "->", "second", "<<", "<STR_LIT>", "\\n\\t.long\\t0\\n", "<STR_LIT>", ";", "}", "if", "(", "!", "HiddenGVStubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "(", ")", ")", ";", "EmitAlignment", "(", "<NUM_LIT>", ")", ";", "for", "(", "StringMap", "<", "std", "::", "string", ">", "::", "iterator", "I", "=", "HiddenGVStubs", ".", "begin", "(", ")", ",", "E", "=", "HiddenGVStubs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "O", "<<", "I", "->", "getKeyData", "(", ")", "<<", "<STR_LIT>", ":\\n", "<STR_LIT>", "<<", "TAI", "->", "getData32bitsDirective", "(", ")", "<<", "I", "->", "second", "<<", "'", "\\n", "'", ";", "}", "O", "<<", "<STR_LIT>", "\\t.subsections_via_symbols\\n", "<STR_LIT>", ";", "}", "else", "if", "(", "Subtarget", "->", "isTargetCygMing", "(", ")", ")", "{", "for", "(", "StringSet", "<", ">", "::", "iterator", "i", "=", "CygMingStubs", ".", "begin", "(", ")", ",", "e", "=", "CygMingStubs", ".", "end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "O", "<<", "<STR_LIT>", "\\t.def\\t ", "<STR_LIT>", "<<", "i", "->", "getKeyData", "(", ")", "<<", "<STR_LIT>", ";\\t.scl\\t", "<STR_LIT>", "<<", "COFF", "::", "C_EXT", "<<", "<STR_LIT>", ";\\t.type\\t", "<STR_LIT>", "<<", "(", "COFF", "::", "DT_FCN", "<<", "COFF", "::", "N_BTSHFT", ")", "<<", "<STR_LIT>", ";\\t.endef\\n", "<STR_LIT>", ";", "}", "}", "if", "(", "!", "DLLExportedGVs", ".", "empty", "(", ")", "\|\|", "!", "DLLExportedFns", ".", "empty", "(", ")", ")", "{", "TargetLoweringObjectFileCOFF", "&", "TLOFMacho", "=", "static_cast", "<", "TargetLoweringObjectFileCOFF", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getCOFFSection", "(", "<STR_LIT>", ".section .drectve", "<STR_LIT>", ",", "true", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ")", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	620,696	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "ext", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "setFlags", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "ext", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "ext", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	620,697	[ "Imm1_15AsmOperand", ";" ]	[ "def", "Imm1_15AsmOperand", ":", "ImmAsmOperand", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "imm1_15", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "Imm", ">", "<NUM_LIT>", "&", "&", "Imm", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=" ]
LLVM	Mips	TD	stmt_completion	CPU	620,698	[ "FuncUnit", ";" ]	[ "def", "ALU", ":" ]
GCC	s390	CPP	stmt_completion	MPU	620,699	[ "]", ")", "<", "<NUM_LIT>", ")", "continue", ";" ]	[ "}", "if", "(", "max_index", "!=", "-", "<NUM_LIT>", ")", "{", "if", "(", "max_index", "!=", "last_index", ")", "{", "tmp", "=", "ready", "[", "max_index", "]", ";", "ready", "[", "max_index", "]", "=", "ready", "[", "last_index", "]", ";", "ready", "[", "last_index", "]", "=", "tmp", ";", "if", "(", "verbose", ">", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "move insn %d to the top of list\\n", "<STR_LIT>", ",", "INSN_UID", "(", "ready", "[", "last_index", "]", ")", ")", ";", "}", "else", "if", "(", "verbose", ">", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "best insn %d already on top\\n", "<STR_LIT>", ",", "INSN_UID", "(", "ready", "[", "last_index", "]", ")", ")", ";", "}", "if", "(", "verbose", ">", "<NUM_LIT>", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", "ready list ooo attributes - sched state: %d\\n", "<STR_LIT>", ",", "s390_sched_state", ")", ";", "for", "(", "i", "=", "last_index", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{", "if", "(", "recog_memoized", "(", "ready", "[", "i" ]

GCC

rs6000

CPP

program_repair

CPU

620,600

[ "<FIXS>", "if", "(", "TARGET_FLOAT128_HW", "&&", "!", "TARGET_FLOAT128_KEYWORD", "&&", "(", "rs6000_isa_flags_explicit", "&", "OPTION_MASK_FLOAT128_HW", ")", "!=", "<NUM_LIT>", "&&", "(", "rs6000_isa_flags_explicit", "&", "OPTION_MASK_FLOAT128_KEYWORD", ")", "==", "<NUM_LIT>", ")", "rs6000_isa_flags", "|=", "OPTION_MASK_FLOAT128_KEYWORD", ";", "<FIXE>" ]

[ "rs6000_isa_flags", "&=", "~", "OPTION_MASK_FLOAT128_HW", ";", "}", "<BUGS>", "if", "(", "TARGET_FLOAT128_HW", "&&", "(", "rs6000_isa_flags_explicit", "&", "OPTION_MASK_FLOAT128", ")", "==", "<NUM_LIT>", ")", "rs6000_isa_flags", "|=", "OPTION_MASK_FLOAT128", ";", "<BUGE>", "if", "(", "TARGET_DEBUG_REG", "||", "TARGET_DEBUG_TARGET", ")" ]

GCC

rs6000

MD

program_repair

CPU

620,601

[ "<FIXS>", "$", "v", ",", "^", "wa", ",", "wa", ",", "wa", ",", "v", ",", "wa", ",", "wa", ",", "v", ",", "v", ",", "r", ",", "*", "h", ",", "*", "h", ",", "<FIXE>", "<FIXS>", "^", "d", ",", "m", ",", "^", "d", ",", "^", "v", ",", "$", "v", ",", "wY", ",", "<FIXE>" ]

[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]" ]

GCC

arm

CPP

stmt_completion

CPU

620,602

[ "_", "b", ")", ";" ]

[ "return", "_", "_", "builtin_neon_vcmla0v8hf", "(", "_", "_", "r", ",", "_", "_", "a", ",", "_" ]

GCC

tilepro

MD

stmt_completion

VLIW

620,603

[ ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Mips

CPP

stmt_completion

CPU

620,604

[ "true", ";" ]

[ "MachineInstr", "*", "NewInst", "=", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addDef", "(", "Dest", ")", ".", "add", "(", "BaseAddr", ")", ".", "addImm", "(", "Offset", ")", ".", "addUse", "(", "TiedDest", ")", ".", "addMemOperand", "(", "*", "I", ".", "memoperands_begin", "(", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "NewInst", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "return" ]

LLVM

Sparc

CPP

stmt_completion

CPU

620,605

[ "S", ";" ]

[ "SparcOperand", "*", "Op", "=", "new", "SparcOperand", "(", "k_Token", ")", ";", "Op", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "Op", "->", "StartLoc", "=" ]

LLVM

CSKY

CPP

next_suggestion

CPU

620,606

[ "computeBlockSize", "(", "OrigBB", ")", ";" ]

[ "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";", "water_iterator", "IP", "=", "llvm", "::", "lower_bound", "(", "WaterList", ",", "OrigBB", ",", "compareMbbNumbers", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "WaterBB", "==", "OrigBB", ")", "WaterList", ".", "insert", "(", "std", "::", "next", "(", "IP", ")", ",", "NewBB", ")", ";", "else", "WaterList", ".", "insert", "(", "IP", ",", "OrigBB", ")", ";", "NewWaterList", ".", "insert", "(", "OrigBB", ")", ";" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

620,607

[ "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "dt", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "=", "optype", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Switches", "=", "sw", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

arm

MD

next_suggestion

CPU

620,608

[ "<STR_LIT>" ]

[ "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "(", "vec_select", ":", "V2SI", "(", "zero_extend", ":", "V4SI", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "(", "mult", ":", "V2SI", "(", "vec_select", ":", "V2SI", "(", "zero_extend", ":", "V4SI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "(", "vec_select", ":", "V2SI", "(", "zero_extend", ":", "V4SI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

ARM64

CPP

stmt_completion

CPU

620,609

[ ";" ]

[ "Offset", "=", "O" ]

GCC

aarch64

MD

stmt_completion

CPU

620,610

[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "and", "(" ]

LLVM

X86

CPP

next_suggestion

CPU

620,611

[ "assert", "(", "std", "::", "adjacent_find", "(", "Table", ".", "begin", "(", ")", ",", "Table", ".", "end", "(", ")", ")", "==", "Table", ".", "end", "(", ")", "&&", "<STR_LIT>", "Memory unfolding table is not unique!", "<STR_LIT>", ")", ";" ]

[ "for", "(", "const", "X86MemoryFoldTableEntry", "&", "Entry", ":", "MemoryFoldTable4", ")", "addTableEntry", "(", "Entry", ",", "TB_INDEX_4", "|", "TB_FOLDED_LOAD", ")", ";", "for", "(", "const", "X86MemoryFoldTableEntry", "&", "Entry", ":", "BroadcastFoldTable2", ")", "addTableEntry", "(", "Entry", ",", "TB_INDEX_2", "|", "TB_FOLDED_LOAD", "|", "TB_FOLDED_BCAST", ")", ";", "array_pod_sort", "(", "Table", ".", "begin", "(", ")", ",", "Table", ".", "end", "(", ")", ")", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

620,612

[ ";" ]

[ "const", "TargetRegisterClass", "*", "RC", "=", "RI", ".", "getCommonSubClass", "(", "MRI", ".", "getRegClass", "(", "TrueReg", ")", ",", "MRI", ".", "getRegClass", "(", "FalseReg", ")", ")", ";", "if", "(", "!", "RC", ")", "return", "false", ";", "if", "(", "!", "PPC", "::", "GPRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", "&&", "!", "PPC", "::", "GPRC_NOR0RegClass", ".", "hasSubClassEq", "(", "RC", ")", "&&", "!", "PPC", "::", "G8RCRegClass", ".", "hasSubClassEq", "(", "RC", ")", "&&", "!", "PPC", "::", "G8RC_NOX0RegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "false", ";", "CondCycles", "=", "<NUM_LIT>" ]

LLVM

SystemZ

TD

stmt_completion

CPU

620,613

[ "BD2", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "BD1", ";", "bits", "<", "<NUM_LIT>", ">", "BD2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

GCC

aarch64

CPP

next_suggestion

CPU

620,614

[ "}" ]

[ "_", "_", "asm__", "(", "<STR_LIT>", "sadalp %0.4s,%2.8h", "<STR_LIT>", ":", "<STR_LIT>", "=w", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "w", "<STR_LIT>", "(", "b", ")", ":", ")", ";", "return", "result", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,615

[ "}" ]

[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

GCC

i860

MD

next_suggestion

CPU

620,616

[ "<STR_LIT>", ")" ]

[ "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

620,617

[ "MVT", "::", "v2i64", "&&", "MemT", "==", "MVT", "::", "v2i32", ")", ";" ]

[ "MVT", "MemT", "=", "cast", "<", "LoadSDNode", ">", "(", "ExtVal", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "return", "(", "ExtT", "==", "MVT", "::", "v8i16", "&&", "MemT", "==", "MVT", "::", "v8i8", ")", "||", "(", "ExtT", "==", "MVT", "::", "v4i32", "&&", "MemT", "==", "MVT", "::", "v4i16", ")", "||", "(", "ExtT", "==" ]

GCC

arm

CPP

stmt_completion

CPU

620,618

[ ",", "_", "_", "offset", ")", ";" ]

[ "_", "_", "arm_vldrhq_gather_offset_u32", "(", "uint16_t", "const", "*", "_", "_", "base", ",", "uint32x4_t", "_", "_", "offset", ")", "{", "return", "_", "_", "builtin_mve_vldrhq_gather_offset_uv4si", "(", "(", "_", "_", "builtin_neon_hi", "*", ")", "_", "_", "base" ]

GCC

i386

MD

stmt_completion

CPU

620,619

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit" ]

LLVM

X86

CPP

code_generation

CPU

620,620

[ "SDValue", "X86TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ",", "uint32_t", "*", "RegMask", ")", "const", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "bool", "Is64Bit", "=", "Subtarget", ".", "is64Bit", "(", ")", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_X86", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "InsIndex", "=", "<NUM_LIT>", ",", "E", "=", "RVLocs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "InsIndex", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "I", "]", ";", "EVT", "CopyVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "RegMask", ")", "{", "for", "(", "MCSubRegIterator", "SubRegs", "(", "VA", ".", "getLocReg", "(", ")", ",", "TRI", ",", "true", ")", ";", "SubRegs", ".", "isValid", "(", ")", ";", "++", "SubRegs", ")", "RegMask", "[", "*", "SubRegs", "/", "<NUM_LIT>", "]", "&=", "~", "(", "<NUM_LIT>", "u", "<<", "(", "*", "SubRegs", "%", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "(", "CopyVT", "==", "MVT", "::", "f32", "||", "CopyVT", "==", "MVT", "::", "f64", "||", "CopyVT", "==", "MVT", "::", "f128", ")", "&&", "(", "(", "Is64Bit", "||", "Ins", "[", "InsIndex", "]", ".", "Flags", ".", "isInReg", "(", ")", ")", "&&", "!", "Subtarget", ".", "hasSSE1", "(", ")", ")", ")", "{", "errorUnsupported", "(", "DAG", ",", "dl", ",", "<STR_LIT>", "SSE register return with SSE disabled", "<STR_LIT>", ")", ";", "VA", ".", "convertToReg", "(", "X86", "::", "FP0", ")", ";", "}", "else", "if", "(", "CopyVT", "==", "MVT", "::", "f64", "&&", "(", "Is64Bit", "&&", "!", "Subtarget", ".", "hasSSE2", "(", ")", ")", ")", "{", "errorUnsupported", "(", "DAG", ",", "dl", ",", "<STR_LIT>", "SSE2 register return with SSE2 disabled", "<STR_LIT>", ")", ";", "VA", ".", "convertToReg", "(", "X86", "::", "FP0", ")", ";", "}", "bool", "RoundAfterCopy", "=", "false", ";", "if", "(", "(", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "FP0", "||", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "FP1", ")", "&&", "isScalarFPTypeInSSEReg", "(", "VA", ".", "getValVT", "(", ")", ")", ")", "{", "if", "(", "!", "Subtarget", ".", "hasX87", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "X87 register return with X87 disabled", "<STR_LIT>", ")", ";", "CopyVT", "=", "MVT", "::", "f80", ";", "RoundAfterCopy", "=", "(", "CopyVT", "!=", "VA", ".", "getLocVT", "(", ")", ")", ";", "}", "SDValue", "Val", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "assert", "(", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "v64i1", "&&", "<STR_LIT>", "Currently the only custom case is when we split v64i1 to 2 regs", "<STR_LIT>", ")", ";", "Val", "=", "getv64i1Argument", "(", "VA", ",", "RVLocs", "[", "++", "I", "]", ",", "Chain", ",", "DAG", ",", "dl", ",", "Subtarget", ",", "&", "InFlag", ")", ";", "}", "else", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "CopyVT", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Val", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "RoundAfterCopy", ")", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_ROUND", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "if", "(", "VA", ".", "isExtInLoc", "(", ")", "&&", "(", "VA", ".", "getValVT", "(", ")", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i1", ")", ")", "{", "if", "(", "VA", ".", "getValVT", "(", ")", ".", "isVector", "(", ")", "&&", "(", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i64", ")", "||", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i32", ")", "||", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i16", ")", "||", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i8", ")", ")", ")", "{", "Val", "=", "lowerRegToMasks", "(", "Val", ",", "VA", ".", "getValVT", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "dl", ",", "DAG", ")", ";", "}", "else", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "}", "InVals", ".", "push_back", "(", "Val", ")", ";", "}", "return", "Chain", ";", "}" ]

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

GCC

m68k

CPP

next_suggestion

MPU

620,621

[ "else", "flags_operand2", "=", "NULL_RTX", ";" ]

[ "return", ";", "}", "else", "if", "(", "v", "==", "FLAGS_VALID_UNCHANGED", ")", "{", "if", "(", "flags_operand1", "!=", "NULL_RTX", "&&", "modified_in_p", "(", "flags_operand1", ",", "insn", ")", ")", "flags_operand1", "=", "NULL_RTX", ";", "if", "(", "flags_operand2", "!=", "NULL_RTX", "&&", "modified_in_p", "(", "flags_operand2", ",", "insn", ")", ")", "flags_operand2", "=", "NULL_RTX", ";", "return", ";", "}", "flags_valid", "=", "v", ";", "rtx", "set", "=", "single_set", "(", "insn", ")", ";", "rtx", "dest", "=", "SET_DEST", "(", "set", ")", ";", "rtx", "src", "=", "SET_SRC", "(", "set", ")", ";", "if", "(", "side_effects_p", "(", "dest", ")", ")", "dest", "=", "NULL_RTX", ";", "switch", "(", "v", ")", "{", "case", "FLAGS_VALID_YES", ":", "case", "FLAGS_VALID_NOOV", ":", "flags_operand1", "=", "dest", ";", "flags_operand2", "=", "NULL_RTX", ";", "break", ";", "case", "FLAGS_VALID_MOVE", ":", "if", "(", "dest", "!=", "NULL_RTX", "&&", "!", "FP_REG_P", "(", "dest", ")", "&&", "(", "FP_REG_P", "(", "src", ")", "||", "GET_CODE", "(", "src", ")", "==", "FIX", "||", "FLOAT_MODE_P", "(", "GET_MODE", "(", "dest", ")", ")", ")", ")", "flags_operand1", "=", "flags_operand2", "=", "NULL_RTX", ";", "else", "{", "flags_operand1", "=", "dest", ";", "if", "(", "GET_MODE", "(", "src", ")", "!=", "VOIDmode", "&&", "!", "side_effects_p", "(", "src", ")", "&&", "!", "modified_in_p", "(", "src", ",", "insn", ")", ")", "flags_operand2", "=", "src", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

620,622

[ "return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ",", "UseMaskForCond", ",", "UseMaskForGaps", ")", ";" ]

[ "unsigned", "NumElts", "=", "VecVTy", "->", "getNumElements", "(", ")", ";", "auto", "*", "SubVecTy", "=", "VectorType", "::", "get", "(", "VecTy", "->", "getScalarType", "(", ")", ",", "NumElts", "/", "Factor", ")", ";", "if", "(", "NumElts", "%", "Factor", "==", "<NUM_LIT>", "&&", "TLI", "->", "isLegalInterleavedAccessType", "(", "SubVecTy", ",", "DL", ")", ")", "return", "Factor", "*", "TLI", "->", "getNumInterleavedAccesses", "(", "SubVecTy", ",", "DL", ")", ";", "}" ]

LLVM

AArch64

CPP

next_suggestion

CPU

620,623

[ "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "(", "TM", "->", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "isCortexA53", "(", ")", "||", "TM", "->", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "isCortexA57", "(", ")", ")", "&&", "usingDefaultRegAlloc", "(", ")", ")", "addPass", "(", "createAArch64A57FPLoadBalancing", "(", ")", ")", ";" ]

[ "void", "AArch64PassConfig", "::", "addPostRegAlloc", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableDeadRegisterElimination", ")", "addPass", "(", "createAArch64DeadRegisterDefinitions", "(", ")", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

620,624

[ "case", "Intrinsic", "::", "arm_mve_vld4q", ":" ]

[ "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "HighWidth", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "HighMask", "=", "APInt", "::", "getHighBitsSet", "(", "HighWidth", ",", "<NUM_LIT>", ")", ";", "unsigned", "LowWidth", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "LowMask", "=", "APInt", "::", "getLowBitsSet", "(", "LowWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "HighMask", ",", "DCI", ")", ")", "||", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "LowMask", ",", "DCI", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "||", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getLowBitsSet", "(", "BitWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "||", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "ISD", "::", "INTRINSIC_VOID", ":", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "case", "Intrinsic", "::", "arm_neon_vld1", ":", "case", "Intrinsic", "::", "arm_neon_vld1x2", ":", "case", "Intrinsic", "::", "arm_neon_vld1x3", ":", "case", "Intrinsic", "::", "arm_neon_vld1x4", ":", "case", "Intrinsic", "::", "arm_neon_vld2", ":", "case", "Intrinsic", "::", "arm_neon_vld3", ":", "case", "Intrinsic", "::", "arm_neon_vld4", ":", "case", "Intrinsic", "::", "arm_neon_vld2lane", ":", "case", "Intrinsic", "::", "arm_neon_vld3lane", ":", "case", "Intrinsic", "::", "arm_neon_vld4lane", ":", "case", "Intrinsic", "::", "arm_neon_vld2dup", ":", "case", "Intrinsic", "::", "arm_neon_vld3dup", ":", "case", "Intrinsic", "::", "arm_neon_vld4dup", ":", "case", "Intrinsic", "::", "arm_neon_vst1", ":", "case", "Intrinsic", "::", "arm_neon_vst1x2", ":", "case", "Intrinsic", "::", "arm_neon_vst1x3", ":", "case", "Intrinsic", "::", "arm_neon_vst1x4", ":", "case", "Intrinsic", "::", "arm_neon_vst2", ":", "case", "Intrinsic", "::", "arm_neon_vst3", ":", "case", "Intrinsic", "::", "arm_neon_vst4", ":", "case", "Intrinsic", "::", "arm_neon_vst2lane", ":", "case", "Intrinsic", "::", "arm_neon_vst3lane", ":", "case", "Intrinsic", "::", "arm_neon_vst4lane", ":", "return", "PerformVLDCombine", "(", "N", ",", "DCI", ")", ";", "case", "Intrinsic", "::", "arm_mve_vld2q", ":" ]

GCC

i386

MD

stmt_completion

CPU

620,625

[ "(", "V4SF", "<STR_LIT>", ")" ]

[ "(", "V16SI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V8DI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V16SF", "<STR_LIT>", ")", "(", "V8SF", "<STR_LIT>", ")" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

620,626

[ "}" ]

[ "SDValue", "N0", "=", "Addr", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "C1", "->", "getZExtValue", "(", ")", ")", ")", "N0", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "C1", "=", "nullptr", ";", "}", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", ")", "{", "SDValue", "N2", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N3", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i1", ")", ";", "if", "(", "N2", "->", "isDivergent", "(", ")", ")", "{", "if", "(", "N3", "->", "isDivergent", "(", ")", ")", "{", "Ptr", "=", "SDValue", "(", "buildSMovImm64", "(", "DL", ",", "<NUM_LIT>", ",", "MVT", "::", "v2i32", ")", ",", "<NUM_LIT>", ")", ";", "VAddr", "=", "N0", ";", "}", "else", "{", "Ptr", "=", "N3", ";", "VAddr", "=", "N2", ";", "}", "}", "else", "{", "Ptr", "=", "N2", ";", "VAddr", "=", "N3", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i16", ")", ";", "}", "else", "if", "(", "N0", "->", "isDivergent", "(", ")", ")", "{", "Ptr", "=", "SDValue", "(", "buildSMovImm64", "(", "DL", ",", "<NUM_LIT>", ",", "MVT", "::", "v2i32", ")", ",", "<NUM_LIT>", ")", ";", "VAddr", "=", "N0", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i1", ")", ";", "}", "else", "{", "VAddr", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "Ptr", "=", "N0", ";", "}", "if", "(", "!", "C1", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i16", ")", ";", "return", "true", ";", "}", "if", "(", "SIInstrInfo", "::", "isLegalMUBUFImmOffset", "(", "C1", "->", "getZExtValue", "(", ")", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "MVT", "::", "i16", ")", ";", "return", "true", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i16", ")", ";", "SOffset", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "AMDGPU", "::", "S_MOV_B32", ",", "DL", ",", "MVT", "::", "i32", ",", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ",", "<NUM_LIT>", ")", ";", "return", "true", ";" ]

GCC

arm

CPP

stmt_completion

CPU

620,627

[ "value", ",", "_", "_", "p", ")", ";" ]

[ "_", "_", "builtin_mve_vstrbq_scatter_offset_p_sv16qi", "(", "(", "_", "_", "builtin_neon_qi", "*", ")", "_", "_", "base", ",", "_", "_", "offset", ",", "_", "_" ]

LLVM

Hexagon

TD

stmt_completion

DSP

620,628

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isReMaterializable", "=", "<NUM_LIT>", ";", "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>" ]

GCC

mips

CPP

code_generation

CPU

620,629

[ "static", "rtx", "mips_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "int", "ignore", ")", "{", "tree", "fndecl", ";", "unsigned", "int", "fcode", ",", "avail", ";", "const", "struct", "mips_builtin_description", "*", "d", ";", "fndecl", "=", "TREE_OPERAND", "(", "CALL_EXPR_FN", "(", "exp", ")", ",", "<NUM_LIT>", ")", ";", "fcode", "=", "DECL_FUNCTION_CODE", "(", "fndecl", ")", ";", "gcc_assert", "(", "fcode", "<", "ARRAY_SIZE", "(", "mips_builtins", ")", ")", ";", "d", "=", "&", "mips_builtins", "[", "fcode", "]", ";", "avail", "=", "d", "->", "avail", "(", ")", ";", "gcc_assert", "(", "avail", "!=", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_MIPS16", "&&", "!", "(", "avail", "&", "BUILTIN_AVAIL_MIPS16", ")", ")", "{", "error", "(", "<STR_LIT>", "built-in function %qE not supported for MIPS16", "<STR_LIT>", ",", "DECL_NAME", "(", "fndecl", ")", ")", ";", "return", "ignore", "?", "const0_rtx", ":", "CONST0_RTX", "(", "mode", ")", ";", "}", "switch", "(", "d", "->", "builtin_type", ")", "{", "case", "MIPS_BUILTIN_DIRECT", ":", "return", "mips_expand_builtin_direct", "(", "d", "->", "icode", ",", "target", ",", "exp", ",", "true", ")", ";", "case", "MIPS_BUILTIN_DIRECT_NO_TARGET", ":", "return", "mips_expand_builtin_direct", "(", "d", "->", "icode", ",", "target", ",", "exp", ",", "false", ")", ";", "case", "MIPS_BUILTIN_MOVT", ":", "case", "MIPS_BUILTIN_MOVF", ":", "return", "mips_expand_builtin_movtf", "(", "d", "->", "builtin_type", ",", "d", "->", "icode", ",", "d", "->", "cond", ",", "target", ",", "exp", ")", ";", "case", "MIPS_BUILTIN_CMP_ANY", ":", "case", "MIPS_BUILTIN_CMP_ALL", ":", "case", "MIPS_BUILTIN_CMP_UPPER", ":", "case", "MIPS_BUILTIN_CMP_LOWER", ":", "case", "MIPS_BUILTIN_CMP_SINGLE", ":", "return", "mips_expand_builtin_compare", "(", "d", "->", "builtin_type", ",", "d", "->", "icode", ",", "d", "->", "cond", ",", "target", ",", "exp", ")", ";", "case", "MIPS_BUILTIN_BPOSGE32", ":", "return", "mips_expand_builtin_bposge", "(", "d", "->", "builtin_type", ",", "target", ")", ";", "}", "gcc_unreachable", "(", ")", ";", "}" ]

[ "Expand", "builtin", "functions", ".", "This", "is", "called", "from", "TARGET_EXPAND_BUILTIN", "." ]

LLVM

Mips

TD

stmt_completion

CPU

620,630

[ "INSERT_W_ENC", ",", "INSERT_W_DESC", ";" ]

[ "def", "INSERT_W", ":" ]

LLVM

X86

CPP

next_suggestion

CPU

620,631

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combinePDEP", "(", "N", ",", "DAG", ",", "DCI", ")", ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "return", "combineShuffle", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "ISD", "::", "FMA", ":", "case", "ISD", "::", "STRICT_FMA", ":", "return", "combineFMA", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineFMADDSUB", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineMOVMSK", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineX86GatherScatter", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "MGATHER", ":", "case", "ISD", "::", "MSCATTER", ":", "return", "combineGatherScatter", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineVectorCompare", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combinePMULDQ", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineVPMADD", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineKSHIFT", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "ISD", "::", "FP16_TO_FP", ":", "return", "combineFP16_TO_FP", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "STRICT_FP_EXTEND", ":", "case", "ISD", "::", "FP_EXTEND", ":", "return", "combineFP_EXTEND", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "FP_ROUND", ":", "return", "combineFP_ROUND", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineBROADCAST_LOAD", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineMOVDQ2Q", "(", "N", ",", "DAG", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

620,632

[ "}" ]

[ "static", "void", "reorderSubVector", "(", "MVT", "VT", ",", "SmallVectorImpl", "<", "Value", "*", ">", "&", "TransposedMatrix", ",", "ArrayRef", "<", "Value", "*", ">", "Vec", ",", "ArrayRef", "<", "uint32_t", ">", "VPShuf", ",", "unsigned", "VecElems", ",", "unsigned", "Stride", ",", "IRBuilder", "<", ">", "Builder", ")", "{", "if", "(", "VecElems", "==", "<NUM_LIT>", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Stride", ";", "i", "++", ")", "TransposedMatrix", "[", "i", "]", "=", "Builder", ".", "CreateShuffleVector", "(", "Vec", "[", "i", "]", ",", "UndefValue", "::", "get", "(", "Vec", "[", "i", "]", "->", "getType", "(", ")", ")", ",", "VPShuf", ")", ";", "return", ";" ]

GCC

gcn

CPP

program_repair

GPU

620,633

[ "<FIXS>", "echo", "isa", ":", "fiji", "gfx803", "gfx900", "gfx906", "gfx908", "gfx90a", "gfx1030", ">>", "$", "@", "<FIXE>" ]

[ "elf_arch", "=", "EF_AMDGPU_MACH_AMDGCN_GFX908", ";", "else", "if", "(", "strcmp", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", "-march=gfx90a", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "elf_arch", "=", "EF_AMDGPU_MACH_AMDGCN_GFX90a", ";", "#", "define", "STR", "<STR_LIT>", "-mstack-size=", "<STR_LIT>", "else", "if", "(", "startswith", "(", "argv", "[", "i", "]", ",", "STR", ")", ")", "gcn_stack_size", "=", "atoi", "(", "argv", "[", "i", "]", "+", "strlen", "(", "STR", ")", ")", ";", "@", "@", "-", "<NUM_LIT>", ",", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", "@", "@", "omp", "-", "device", "-", "properties", "-", "gcn", ":", "$", "(", "srcdir", ")", "/", "config", "/", "gcn", "/", "gcn", ".", "ccecho", "kind", ":", "gpu", ">", "$", "@", "echo", "arch", ":", "amdgcn", "gcn", ">>", "$", "@", "<BUGS>", "echo", "isa", ":", "fiji", "gfx803", "gfx900", "gfx906", "gfx908", "gfx90a", ">>", "$", "@", "<BUGE>" ]

GCC

i386

MD

program_repair

CPU

620,634

[ "<FIXS>", "(", "compare", ":", "CC", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC", "FLAGS_REG", ")", "<BUGS>", "(", "compare", ":", "CC", "(", "match_operand", ":", "SSEMODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SSEMODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "{", "ix86_compare_op0", "=", "operands", "[", "<NUM_LIT>", "]" ]

LLVM

ARM

CPP

stmt_completion

CPU

620,635

[ "false", ";" ]

[ "PM", ".", "add", "(", "createARMISelDag", "(", "*", "this", ")", ")", ";", "return" ]

GCC

s390

MD

program_repair

MPU

620,636

[ "<FIXS>", "operands", "[", "<NUM_LIT>", "]", "=", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DImode", ")", "<FIXE>" ]

[ "operands", "[", "<NUM_LIT>", "]", "=", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DImode", ")", "operands", "[", "<NUM_LIT>", "]", "=", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DImode", ")", "operands", "[", "<NUM_LIT>", "]", "=", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DImode", ")", "<BUGS>", "operands", "[", "<NUM_LIT>", "]", "=", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DImode", ")", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn_and_split", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,637

[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]

[ "def", "J4_cmpgtn1_tp0_jump_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "n1Const", ":", "$", "n1", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ",", "Enc_b78edd", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

620,638

[ "const", "{" ]

[ "unsigned", "top", "(", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

620,639

[ "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,640

[ "}" ]

[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

BPF

CPP

next_suggestion

Virtual ISA

620,641

[ "setLoadExtAction", "(", "ISD", "::", "ZEXTLOAD", ",", "VT", ",", "MVT", "::", "i1", ",", "Promote", ")", ";" ]

[ "setOperationAction", "(", "ISD", "::", "MULHU", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHS", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UMUL_LOHI", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SMUL_LOHI", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ROTR", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ROTL", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SHL_PARTS", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SRL_PARTS", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SRA_PARTS", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTPOP", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SETCC", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "VT", ",", "Custom", ")", ";", "}", "if", "(", "STI", ".", "getHasAlu32", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "BSWAP", ",", "MVT", "::", "i32", ",", "Promote", ")", ";", "setOperationAction", "(", "ISD", "::", "BR_CC", ",", "MVT", "::", "i32", ",", "Promote", ")", ";", "}", "setOperationAction", "(", "ISD", "::", "CTTZ", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "CTTZ_ZERO_UNDEF", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ_ZERO_UNDEF", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "MVT", "::", "i1", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "for", "(", "MVT", "VT", ":", "MVT", "::", "integer_valuetypes", "(", ")", ")", "{", "setLoadExtAction", "(", "ISD", "::", "EXTLOAD", ",", "VT", ",", "MVT", "::", "i1", ",", "Promote", ")", ";" ]

GCC

i386

CPP

next_suggestion

CPU

620,642

[ "it_v", "=", "default_version_info", ";" ]

[ "if", "(", "first_v", "!=", "default_version_info", ")", "{", "default_version_info", "->", "prev", "->", "next", "=", "default_version_info", "->", "next", ";", "if", "(", "default_version_info", "->", "next", ")", "default_version_info", "->", "next", "->", "prev", "=", "default_version_info", "->", "prev", ";", "first_v", "->", "prev", "=", "default_version_info", ";", "default_version_info", "->", "next", "=", "first_v", ";", "default_version_info", "->", "prev", "=", "NULL", ";", "}", "default_node", "=", "default_version_info", "->", "this_node", ";", "if", "(", "targetm", ".", "has_ifunc_p", "(", ")", ")", "{", "struct", "cgraph_function_version_info", "*", "it_v", "=", "NULL", ";", "struct", "cgraph_node", "*", "dispatcher_node", "=", "NULL", ";", "struct", "cgraph_function_version_info", "*", "dispatcher_version_info", "=", "NULL", ";", "dispatch_decl", "=", "make_dispatcher_decl", "(", "default_node", "->", "decl", ")", ";", "TREE_NOTHROW", "(", "dispatch_decl", ")", "=", "TREE_NOTHROW", "(", "fn", ")", ";", "dispatcher_node", "=", "cgraph_node", "::", "get_create", "(", "dispatch_decl", ")", ";", "gcc_assert", "(", "dispatcher_node", "!=", "NULL", ")", ";", "dispatcher_node", "->", "dispatcher_function", "=", "<NUM_LIT>", ";", "dispatcher_version_info", "=", "dispatcher_node", "->", "insert_new_function_version", "(", ")", ";", "dispatcher_version_info", "->", "next", "=", "default_version_info", ";", "dispatcher_node", "->", "definition", "=", "<NUM_LIT>", ";" ]

GCC

mips

CPP

stmt_completion

CPU

620,643

[ "i", "<", "MAX_ARGS_IN_REGISTERS", ";" ]

[ "fp_saved", "=", "(", "EABI_FLOAT_VARARGS_P", "?", "MAX_ARGS_IN_REGISTERS", "-", "local_cum", ".", "num_fprs", ":", "<NUM_LIT>", ")", ";", "if", "(", "!", "no_rtl", ")", "{", "if", "(", "gp_saved", ">", "<NUM_LIT>", ")", "{", "rtx", "ptr", ",", "mem", ";", "ptr", "=", "plus_constant", "(", "Pmode", ",", "virtual_incoming_args_rtx", ",", "REG_PARM_STACK_SPACE", "(", "cfun", "->", "decl", ")", "-", "gp_saved", "*", "UNITS_PER_WORD", ")", ";", "mem", "=", "gen_frame_mem", "(", "BLKmode", ",", "ptr", ")", ";", "set_mem_alias_set", "(", "mem", ",", "get_varargs_alias_set", "(", ")", ")", ";", "move_block_from_reg", "(", "local_cum", ".", "num_gprs", "+", "GP_ARG_FIRST", ",", "mem", ",", "gp_saved", ")", ";", "}", "if", "(", "fp_saved", ">", "<NUM_LIT>", ")", "{", "machine_mode", "mode", ";", "int", "off", ",", "i", ";", "off", "=", "ROUND_DOWN", "(", "-", "gp_saved", "*", "UNITS_PER_WORD", ",", "UNITS_PER_FPVALUE", ")", ";", "off", "-=", "fp_saved", "*", "UNITS_PER_FPREG", ";", "mode", "=", "TARGET_SINGLE_FLOAT", "?", "SFmode", ":", "DFmode", ";", "for", "(", "i", "=", "local_cum", ".", "num_fprs", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,644

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]

GCC

aarch64

MD

program_repair

CPU

620,645

[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,646

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_andp", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_946df596", ",", "TypeALU64", ">", ",", "Enc_a56825", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

620,647

[ "}" ]

[ "bool", "X86PreAMXConfig", "::", "getKeyAMXShapes", "(", "IntrinsicInst", "*", "KeyAMX", ",", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "&", "Shapes", ")", "{", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "KeyAMX", "->", "getNumOperands", "(", ")", ";", "I", "++", ")", "{", "Value", "*", "Op", "=", "KeyAMX", "->", "getOperand", "(", "I", ")", ";", "if", "(", "!", "Op", "->", "getType", "(", ")", "->", "isX86_AMXTy", "(", ")", ")", "continue", ";", "IntrinsicInst", "*", "TileDef", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "Op", ")", ";", "assert", "(", "(", "TileDef", "&&", "isTileLoad", "(", "TileDef", ")", ")", "&&", "<STR_LIT>", "All KeyAMX's tile definiation should comes from TileLoad!", "<STR_LIT>", ")", ";", "Shapes", ".", "push_back", "(", "TileDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Shapes", ".", "push_back", "(", "TileDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "!", "isTileStore", "(", "KeyAMX", ")", ")", "{", "Shapes", ".", "push_back", "(", "KeyAMX", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Shapes", ".", "push_back", "(", "KeyAMX", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]

GCC

arm

CPP

stmt_completion

CPU

620,648

[ "fntype", ")", ")", ";" ]

[ "*", "no_add_attrs", "=", "true", ";", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", "%qE attribute ignored without -mcmse option.", "<STR_LIT>", ",", "name", ")", ";", "return", "NULL_TREE", ";", "}", "if", "(", "TREE_CODE", "(", "*", "node", ")", "==", "VAR_DECL", "||", "TREE_CODE", "(", "*", "node", ")", "==", "TYPE_DECL", ")", "{", "decl", "=", "*", "node", ";", "fntype", "=", "TREE_TYPE", "(", "decl", ")", ";", "}", "while", "(", "fntype", "!=", "NULL_TREE", "&&", "TREE_CODE", "(", "fntype", ")", "==", "POINTER_TYPE", ")", "fntype", "=", "TREE_TYPE", "(", "fntype", ")", ";", "if", "(", "!", "decl", "||", "TREE_CODE", "(", "fntype", ")", "!=", "FUNCTION_TYPE", ")", "{", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", "%qE attribute only applies to base type of a ", "<STR_LIT>", "<STR_LIT>", "function pointer", "<STR_LIT>", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";", "return", "NULL_TREE", ";", "}", "*", "no_add_attrs", "|=", "cmse_func_args_or_return_in_stack", "(", "NULL", ",", "name", ",", "fntype", ")", ";", "if", "(", "*", "no_add_attrs", ")", "return", "NULL_TREE", ";", "type", "=", "TREE_TYPE", "(", "decl", ")", ";", "type", "=", "build_distinct_type_copy", "(", "type", ")", ";", "TREE_TYPE", "(", "decl", ")", "=", "type", ";", "fntype", "=", "type", ";", "while", "(", "TREE_CODE", "(", "fntype", ")", "!=", "FUNCTION_TYPE", ")", "{", "type", "=", "fntype", ";", "fntype", "=", "TREE_TYPE", "(", "fntype", ")", ";", "fntype", "=", "build_distinct_type_copy", "(", "fntype", ")", ";", "TREE_TYPE", "(", "type", ")", "=", "fntype", ";", "}", "tree", "attrs", "=", "tree_cons", "(", "get_identifier", "(", "<STR_LIT>", "cmse_nonsecure_call", "<STR_LIT>", ")", ",", "NULL_TREE", ",", "TYPE_ATTRIBUTES", "(" ]

GCC

mips

MD

stmt_completion

CPU

620,649

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>" ]

LLVM

AArch64

CPP

stmt_completion

CPU

620,650

[ ";" ]

[ "FunctionPass", "*", "llvm", "::", "createAArch64ExpandPseudoPass", "(", ")", "{", "return", "new", "AArch64ExpandPseudo", "(", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,651

[ "}" ]

[ "def", "L4_and_memoph_io", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "u31_1Imm", ":", "$", "Ii", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_7186d325", ",", "TypeV4LDST", ">", ",", "Enc_163a3c", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

LLVM

Patmos

CPP

stmt_completion

VLIW

620,652

[ "const", "{" ]

[ "Type", "*", "getType", "(", ")" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

620,653

[ "SDValue", "Op1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "(", "MulAmtAbs", "+", "<NUM_LIT>", ")", ".", "logBase2", "(", ")", ",", "DL", ",", "VT", ")", ")", ";" ]

[ "return", "true", ";", "case", "PPC", "::", "DIR_PWR9", ":", "return", "IsAddOne", "&&", "IsNeg", "?", "VT", ".", "isVector", "(", ")", ":", "true", ";", "}", "}", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "const", "APInt", "&", "MulAmt", "=", "ConstOpOrElement", "->", "getAPIntValue", "(", ")", ";", "bool", "IsNeg", "=", "MulAmt", ".", "isNegative", "(", ")", ";", "APInt", "MulAmtAbs", "=", "MulAmt", ".", "abs", "(", ")", ";", "if", "(", "(", "MulAmtAbs", "-", "<NUM_LIT>", ")", ".", "isPowerOf2", "(", ")", ")", "{", "if", "(", "!", "IsProfitable", "(", "IsNeg", ",", "true", ",", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "(", "MulAmtAbs", "-", "<NUM_LIT>", ")", ".", "logBase2", "(", ")", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ")", ";", "if", "(", "!", "IsNeg", ")", "return", "Res", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "Res", ")", ";", "}", "else", "if", "(", "(", "MulAmtAbs", "+", "<NUM_LIT>", ")", ".", "isPowerOf2", "(", ")", ")", "{", "if", "(", "!", "IsProfitable", "(", "IsNeg", ",", "false", ",", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";" ]

GCC

mips

MD

stmt_completion

CPU

620,654

[ ")", ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]

LLVM

ARM

TD

stmt_completion

CPU

620,655

[ "VecListThreeQHWordIndexAsmOperand", ";" ]

[ "def", "VecListThreeQHWordIndexed", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=" ]

LLVM

AArch64

TD

stmt_completion

CPU

620,656

[ ";" ]

[ "let", "Name", "=", "<STR_LIT>" ]

LLVM

AArch64

TD

stmt_completion

CPU

620,657

[ "<STR_LIT>", ";" ]

[ "def", "LogicalVecHalfWordShifterOperand", ":", "AsmOperandClass", "{", "let", "SuperClasses", "=", "[", "LogicalVecShifterOperand", "]", ";", "let", "Name", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

620,658

[ "for", "(", "auto", "I", ":", "PALMetadata", ")", "OS", ".", "EmitIntValue", "(", "I", ",", "sizeof", "(", "uint32_t", ")", ")", ";" ]

[ "bool", "AMDGPUTargetELFStreamer", "::", "EmitPALMetadata", "(", "const", "PALMD", "::", "Metadata", "&", "PALMetadata", ")", "{", "EmitAMDGPUNote", "(", "MCConstantExpr", "::", "create", "(", "PALMetadata", ".", "size", "(", ")", "*", "sizeof", "(", "uint32_t", ")", ",", "getContext", "(", ")", ")", ",", "ELF", "::", "NT_AMD_AMDGPU_PAL_METADATA", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{" ]

GCC

nios2

MD

stmt_completion

MPU

620,659

[ ")", "]", ")" ]

[ "(", "UNSPEC_FTAN", "<STR_LIT>", ")", "(", "UNSPEC_FATAN", "<STR_LIT>", ")", "(", "UNSPEC_FEXP", "<STR_LIT>", ")", "(", "UNSPEC_FLOG", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,660

[ "}" ]

[ "def", "J2_endloop0", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "tc_1b6f7cec", ",", "TypeJ", ">", "{", "let", "Uses", "=", "[", "LC0", ",", "SA0", "]", ";", "let", "Defs", "=", "[", "LC0", ",", "P3", ",", "PC", ",", "USR", "]", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

620,661

[ "}" ]

[ "}", "else", "{", "addPass", "(", "createAArch64PreLegalizerCombiner", "(", ")", ")", ";", "addPass", "(", "new", "Localizer", "(", ")", ")", ";", "if", "(", "EnableGISelLoadStoreOptPreLegal", ")", "addPass", "(", "new", "LoadStoreOpt", "(", ")", ")", ";" ]

GCC

loongarch

CPP

next_suggestion

CPU

620,662

[ "}" ]

[ "static", "int", "loongarch_adjust_cost", "(", "rtx_insn", "*", ",", "int", "dep_type", ",", "rtx_insn", "*", ",", "int", "cost", ",", "unsigned", "int", ")", "{", "if", "(", "dep_type", "!=", "<NUM_LIT>", "&&", "(", "dep_type", "!=", "REG_DEP_OUTPUT", ")", ")", "return", "<NUM_LIT>", ";", "return", "cost", ";" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

620,663

[ "let", "VectorPred", "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "rmw", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "SrcA", "=", "coords", ";", "let", "SrcB", "=", "tensor", ";", "let", "SrcExtra", "=", "value", ";", "let", "Switches", "=", "sw", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "OutOfSlotData", "=", "<NUM_LIT>", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]

GCC

alpha

MD

program_repair

MPU

620,664

[ "<FIXS>", "if", "(", "!", "call_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "Pmode", ")", ")", "<FIXE>", "<FIXS>", "rtx", "pv", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", "emit_move_insn", "(", "pv", ",", "operands", "[", "<NUM_LIT>", "]", ")", "operands", "[", "<NUM_LIT>", "]", "=", "pv", "<FIXE>" ]

[ "abort", "(", ")", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "<BUGS>", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!", "=", "SYMBOL_REF", "&", "&", "!", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "REG", "&", "&", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "<NUM_LIT>", ")", ")", "<BUGE>", "{", "<BUGS>", "rtx", "tem", "=", "gen_rtx_REG", "(", "DImode", ",", "<NUM_LIT>", ")", "emit_move_insn", "(", "tem", ",", "operands", "[", "<NUM_LIT>", "]", ")", "operands", "[", "<NUM_LIT>", "]", "=", "tem", "<BUGE>", "}", "}", ")" ]

GCC

i386

CPP

next_suggestion

CPU

620,665

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "mmask16", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_cmpge_epu16_mask", "(", "_", "_", "m256i", "_", "_", "X", ",", "_", "_", "m256i", "_", "_", "Y", ")", "{", "return", "(", "_", "_", "mmask16", ")", "_", "_", "builtin_ia32_ucmpw256_mask", "(", "(", "_", "_", "v16hi", ")", "_", "_", "X", ",", "(", "_", "_", "v16hi", ")", "_", "_", "Y", ",", "<NUM_LIT>", ",", "(", "_", "_", "mmask16", ")", "-", "<NUM_LIT>", ")", ";" ]

GCC

alpha

CPP

next_suggestion

MPU

620,666

[ "return", "plus_constant", "(", "Pmode", ",", "base", ",", "offset", ")", ";" ]

[ "if", "(", "reload_in_progress", "&&", "!", "memory_address_p", "(", "GET_MODE", "(", "ref", ")", ",", "XEXP", "(", "ref", ",", "<NUM_LIT>", ")", ")", ")", "{", "base", "=", "find_replacement", "(", "&", "XEXP", "(", "ref", ",", "<NUM_LIT>", ")", ")", ";", "gcc_assert", "(", "memory_address_p", "(", "GET_MODE", "(", "ref", ")", ",", "base", ")", ")", ";", "}", "else", "base", "=", "XEXP", "(", "ref", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "base", ")", "==", "PLUS", ")", "offset", "+=", "INTVAL", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ",", "base", "=", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

620,667

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]

LLVM

AArch64

TD

stmt_completion

CPU

620,668

[ "$", "MHS", ",", "V128", ":", "$", "RHS", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v2i64", "(", "OpNode", "(", "v2i64", "V128", ":", "$", "LHS", ")", ",", "(", "v2i64", "V128", ":", "$", "MHS", ")", ",", "(", "v2i64", "V128", ":", "$", "RHS", ")", ")", ")", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "V128", ":", "$", "LHS", ",", "V128", ":" ]

LLVM

LC2200

CPP

next_suggestion

CPU

620,669

[ "}" ]

[ "EVT", "TrueType", "=", "TrueValue", ".", "getValueType", "(", ")", ";", "EVT", "FalseType", "=", "FalseValue", ".", "getValueType", "(", ")", ";", "if", "(", "TrueType", "!=", "FalseType", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", "mismatched types of select_cc true and false nodes", "<STR_LIT>", ")", ";", "}", "SDValue", "SelectMove", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "TrueType", ",", "DAG", ".", "getConstant", "(", "CC", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "LHS", ",", "RHS", ",", "TrueValue", ",", "FalseValue", ")", ";", "return", "SelectMove", ";" ]

GCC

bfin

CPP

program_repair

DSP

620,670

[ "<FIXS>", "if", "(", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "pointer offset from symbol maybe incorrect", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "Make", "the", "linker", "relaxation", "machine", "assume", "that", "a", "program", "counter", "wrap", "-", "around", "occurs", ".", "<FIXE>" ]

[ "output_addr_const", "(", "file", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "+", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", ")", "<STR_LIT>", ",", "<NUM_LIT>", "*", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ";", "if", "(", "AVR_3_BYTE_PC", ")", "<BUGS>", "if", "(", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "Pointer offset from symbol maybe incorrect.", "<STR_LIT>", ")", ")", "<BUGE>", "{", "output_addr_const", "(", "stderr", ",", "addr", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "@", "@", "-", "<NUM_LIT>", ",", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", "@", "@", "Relax", "branchesmpmem", "-", "wrap", "-", "aroundTarget", "Report", "<BUGS>", "Make", "the", "linker", "relaxation", "machine", "assume", "that", "a", "program", "counter", "wrap", "-", "around", "occures", ".", "<BUGE>" ]

GCC

v850

MD

next_suggestion

MPU

620,671

[ "<STR_LIT>" ]

[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]

LLVM

XCore

CPP

stmt_completion

MPU

620,672

[ "'", ";" ]

[ "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "return", "true", ";", "}", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "O", "<<", "'", "[" ]

LLVM

SNES

TD

next_suggestion

DSP

620,673

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "memri", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "memri", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "type", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "reg", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "reg", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "memri", "{", "<NUM_LIT>", "}", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,674

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

620,675

[ "}" ]

[ "MIB", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MIB", ".", "add", "(", "VCMP", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "VCMP", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "VCMP", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Combining with VCMP to VPT: ", "<STR_LIT>", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "VCMP", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "*", "InsertAt", "->", "getParent", "(", ")", ",", "InsertAt", ",", "InsertAt", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "ARM", "::", "MVE_VPST", ")", ")", ";", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Created VPST: ", "<STR_LIT>", "<<", "*", "MIB", ")", ";", "}", "LoLoop", ".", "ToRemove", ".", "insert", "(", "Block", ".", "getPredicateThen", "(", ")", ")", ";", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "MIB", ".", "getInstr", "(", ")", ")", ";", "}", "else", "if", "(", "Block", ".", "isVPT", "(", ")", ")", "{", "bool", "RemovedVCTP", "=", "false", ";", "for", "(", "PredicatedMI", "&", "Elt", ":", "Block", ".", "getInsts", "(", ")", ")", "{", "MachineInstr", "*", "MI", "=", "Elt", ".", "MI", ";", "if", "(", "isVCTP", "(", "MI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Removing VCTP: ", "<STR_LIT>", "<<", "*", "MI", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "MI", ")", ";", "RemovedVCTP", "=", "true", ";", "continue", ";", "}", "}", "if", "(", "RemovedVCTP", ")", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "Block", ".", "getPredicateThen", "(", ")", ")", ";", "}", "}", "else", "if", "(", "Block", ".", "IsOnlyPredicatedOn", "(", "LoLoop", ".", "VCTP", ")", "&&", "Block", ".", "isVPST", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Removing VPST: ", "<STR_LIT>", "<<", "*", "Block", ".", "getPredicateThen", "(", ")", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "Block", ".", "getPredicateThen", "(", ")", ")", ";", "for", "(", "auto", "&", "PredMI", ":", "Insts", ")", "RemovePredicate", "(", "PredMI", ".", "MI", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Removing remaining VCTPs...\\n", "<STR_LIT>", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "LoLoop", ".", "VCTP", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " ", "<STR_LIT>", "<<", "*", "LoLoop", ".", "VCTP", ")", ";", "for", "(", "MachineInstr", "*", "VCTP", ":", "LoLoop", ".", "SecondaryVCTPs", ")", "{", "if", "(", "LoLoop", ".", "ToRemove", ".", "insert", "(", "VCTP", ")", ".", "second", ")", "{", "assert", "(", "getVPTInstrPredicate", "(", "*", "VCTP", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "<STR_LIT>", "Removing Predicated VCTP without updating the block mask!", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " ", "<STR_LIT>", "<<", "*", "VCTP", ")", ";", "}", "}" ]

LLVM

AArch64

CPP

next_suggestion

CPU

620,676

[ "return", "expandMOVImm", "(", "MBB", ",", "MBBI", ",", "<NUM_LIT>", ")", ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "MachineInstrBuilder", "MIB1", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "transferImpOps", "(", "MI", ",", "MIB1", ",", "MIB1", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Flags", "=", "MO1", ".", "getTargetFlags", "(", ")", ";", "if", "(", "MF", "->", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Tiny", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DstReg", ")", ";", "if", "(", "MO1", ".", "isGlobal", "(", ")", ")", "{", "MIB", ".", "addGlobalAddress", "(", "MO1", ".", "getGlobal", "(", ")", ",", "<NUM_LIT>", ",", "Flags", ")", ";", "}", "else", "if", "(", "MO1", ".", "isSymbol", "(", ")", ")", "{", "MIB", ".", "addExternalSymbol", "(", "MO1", ".", "getSymbolName", "(", ")", ",", "Flags", ")", ";", "}", "else", "{", "assert", "(", "MO1", ".", "isCPI", "(", ")", "&&", "<STR_LIT>", "Only expect globals, externalsymbols, or constant pools", "<STR_LIT>", ")", ";", "MIB", ".", "addConstantPoolIndex", "(", "MO1", ".", "getIndex", "(", ")", ",", "MO1", ".", "getOffset", "(", ")", ",", "Flags", ")", ";", "}", "}", "else", "{", "MachineInstrBuilder", "MIB1", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DstReg", ")", ";", "MachineInstrBuilder", "MIB2", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "if", "(", "MO1", ".", "isGlobal", "(", ")", ")", "{", "MIB1", ".", "addGlobalAddress", "(", "MO1", ".", "getGlobal", "(", ")", ",", "<NUM_LIT>", ",", "Flags", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MIB2", ".", "addGlobalAddress", "(", "MO1", ".", "getGlobal", "(", ")", ",", "<NUM_LIT>", ",", "Flags", "|", "<STR_LIT>", "::", "<STR_LIT>", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "MO1", ".", "isSymbol", "(", ")", ")", "{", "MIB1", ".", "addExternalSymbol", "(", "MO1", ".", "getSymbolName", "(", ")", ",", "Flags", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MIB2", ".", "addExternalSymbol", "(", "MO1", ".", "getSymbolName", "(", ")", ",", "Flags", "|", "<STR_LIT>", "::", "<STR_LIT>", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "{", "assert", "(", "MO1", ".", "isCPI", "(", ")", "&&", "<STR_LIT>", "Only expect globals, externalsymbols, or constant pools", "<STR_LIT>", ")", ";", "MIB1", ".", "addConstantPoolIndex", "(", "MO1", ".", "getIndex", "(", ")", ",", "MO1", ".", "getOffset", "(", ")", ",", "Flags", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MIB2", ".", "addConstantPoolIndex", "(", "MO1", ".", "getIndex", "(", ")", ",", "MO1", ".", "getOffset", "(", ")", ",", "Flags", "|", "<STR_LIT>", "::", "<STR_LIT>", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "transferImpOps", "(", "MI", ",", "MIB1", ",", "MIB2", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstrBuilder", "MIB1", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MachineInstrBuilder", "MIB2", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "DstReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "transferImpOps", "(", "MI", ",", "MIB1", ",", "MIB2", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "SysReg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "if", "(", "MF", "->", "getTarget", "(", ")", ".", "getTargetTriple", "(", ")", ".", "isOSFuchsia", "(", ")", "&&", "MF", "->", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Kernel", ")", "SysReg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "MF", "->", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "useEL3ForTP", "(", ")", ")", "SysReg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "MF", "->", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "useEL2ForTP", "(", ")", ")", "SysReg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "MF", "->", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "useEL1ForTP", "(", ")", ")", "SysReg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addImm", "(", "SysReg", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "expandMOVImm", "(", "MBB", ",", "MBBI", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

GCC

i386

CPP

next_suggestion

CPU

620,677

[ "}" ]

[ "else", "num_of_st", "=", "<NUM_LIT>", ";", "else", "num_of_st", "=", "<NUM_LIT>", ";", "rtx", "st_reg", "=", "gen_rtx_REG", "(", "XFmode", ",", "FIRST_STACK_REG", ")", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_of_st", ";", "i", "++", ")", "emit_insn", "(", "gen_rtx_SET", "(", "st_reg", ",", "CONST0_RTX", "(", "XFmode", ")", ")", ")", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_of_st", ";", "i", "++", ")", "{", "rtx", "insn", ";", "insn", "=", "emit_insn", "(", "gen_rtx_SET", "(", "st_reg", ",", "st_reg", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_DEAD", ",", "st_reg", ")", ";", "}", "return", "true", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

620,678

[ "let", "Defs", "=", "[", "NZCV", "]", ";" ]

[ "class", "MRSI", ":", "RtSystemI", "<", "<NUM_LIT>", ",", "(", "outs", "GPR64", ":", "$", "Rt", ")", ",", "(", "ins", "mrs_sysreg_op", ":", "$", "systemreg", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ">", "{", "bits", "<", "<NUM_LIT>", ">", "systemreg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "systemreg", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,679

[ "let", "isCompare", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

620,680

[ "UpdateValueMap", "(", "I", ",", "Result", ")", ";" ]

[ "Value", "*", "V", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "(", "I", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", "&&", "V", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Result", "=", "createResultReg", "(", "&", "ARM", "::", "SPRRegClass", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "ARM", "::", "VCVTSD", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";" ]

LLVM

Xtensa

CPP

next_suggestion

MPU

620,681

[ "}" ]

[ "void", "XtensaAsmPrinter", "::", "EmitFunctionBodyStart", "(", ")", "{", "assert", "(", "false", "&&", "<STR_LIT>", "XtensaAsmPrinter::EmitFunctionBodyStart", "<STR_LIT>", "<STR_LIT>", " not implemented", "<STR_LIT>", ")", ";" ]

LLVM

Mips

TD

stmt_completion

CPU

620,682

[ ",", "AssemblerPredicate", "<", "<STR_LIT>", ">", ";" ]

[ "def", "NotMips32r6", ":", "Predicate", "<", "<STR_LIT>", ">" ]

LLVM

AArch64

CPP

code_generation

CPU

620,683

[ "TargetLowering", "::", "AtomicExpansionKind", "AArch64TargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{", "if", "(", "Subtarget", "->", "hasLSE", "(", ")", ")", "return", "AtomicExpansionKind", "::", "None", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", "==", "<NUM_LIT>", ")", "return", "AtomicExpansionKind", "::", "None", ";", "return", "AtomicExpansionKind", "::", "LLSC", ";", "}" ]

[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]

LLVM

ARM64

TD

next_suggestion

CPU

620,684

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ra", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "Ra", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isNegated", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

620,685

[ ">", ";" ]

[ "def", "_H", ":", "sve_int_index_ii", "<", "<NUM_LIT>", ",", "asm", ",", "ZPR16", ",", "simm5_32b" ]

LLVM

X86

CPP

stmt_completion

CPU

620,686

[ "Loaded", ")", ";" ]

[ "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "auto", "SSID", "=", "AI", "->", "getSyncScopeID", "(", ")", ";", "auto", "Order", "=", "AtomicCmpXchgInst", "::", "getStrongestFailureOrdering", "(", "AI", "->", "getOrdering", "(", ")", ")", ";", "auto", "Ptr", "=", "AI", "->", "getPointerOperand", "(", ")", ";", "if", "(", "SSID", "==", "SyncScope", "::", "SingleThread", ")", "return", "nullptr", ";", "if", "(", "!", "Subtarget", ".", "hasMFence", "(", ")", ")", "return", "nullptr", ";", "Function", "*", "MFence", "=", "llvm", "::", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "Intrinsic", "::", "x86_sse2_mfence", ")", ";", "Builder", ".", "CreateCall", "(", "MFence", ",", "{", "}", ")", ";", "LoadInst", "*", "Loaded", "=", "Builder", ".", "CreateAlignedLoad", "(", "Ptr", ",", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ")", ";", "Loaded", "->", "setAtomic", "(", "Order", ",", "SSID", ")", ";", "AI", "->", "replaceAllUsesWith", "(" ]

LLVM

ARM

CPP

next_suggestion

CPU

620,687

[ "}" ]

[ "Offset", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Label", "=", "CurDAG", "->", "getTargetConstant", "(", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", "->", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i32", ")", ";", "return", "true", ";", "}", "return", "false", ";" ]

GCC

avr

CPP

program_repair

MPU

620,688

[ "<FIXS>", "for", "(", "int", "reg", "=", "REG_31", ";", "reg", ">=", "REG_0", ";", "--", "reg", ")", "<FIXE>" ]

[ "CLEAR_HARD_REG_BIT", "(", "set", ",", "treg", ")", ";", "}", "<BUGS>", "for", "(", "int", "reg", "=", "<NUM_LIT>", ";", "reg", ">=", "<NUM_LIT>", ";", "--", "reg", ")", "<BUGE>", "if", "(", "TEST_HARD_REG_BIT", "(", "set", ",", "reg", ")", ")", "emit_pop_byte", "(", "reg", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,689

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

620,690

[ "return", "false", ";" ]

[ "int", "SecLastOpcode", "=", "SecondLastInst", "->", "getOpcode", "(", ")", ";", "bool", "SecLastOpcodeHasJMP_c", "=", "PredOpcodeHasJMP_c", "(", "SecLastOpcode", ")", ";", "bool", "SecLastOpcodeHasNot", "=", "PredOpcodeHasNot", "(", "SecLastOpcode", ")", ";", "if", "(", "SecLastOpcodeHasJMP_c", "&&", "(", "LastOpcode", "==", "Hexagon", "::", "JMP", ")", ")", "{", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "SecLastOpcodeHasNot", ")", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "Cond", ".", "push_back", "(", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "FBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "if", "(", "SecLastOpcode", "==", "Hexagon", "::", "JMP", "&&", "LastOpcode", "==", "Hexagon", "::", "JMP", ")", "{", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "I", "=", "LastInst", ";", "if", "(", "AllowModify", ")", "I", "->", "eraseFromParent", "(", ")", ";", "return", "false", ";", "}", "if", "(", "SecLastOpcode", "==", "Hexagon", "::", "ENDLOOP0", "&&", "LastOpcode", "==", "Hexagon", "::", "JMP", ")", "{", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "FBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";" ]

LLVM

Mips

CPP

code_generation

CPU

620,691

[ "SDValue", "MipsTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "MipsCC", "MipsCCInfo", "(", "CallConv", ",", "Subtarget", "->", "isABI_O32", "(", ")", ",", "Subtarget", "->", "isFP64bit", "(", ")", ",", "CCInfo", ")", ";", "MipsCCInfo", ".", "analyzeReturn", "(", "Outs", ",", "Subtarget", "->", "abiUsesSoftFloat", "(", ")", ",", "MF", ".", "getFunction", "(", ")", "->", "getReturnType", "(", ")", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "SDValue", "Val", "=", "OutVals", "[", "i", "]", ";", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "Can only return in registers!", "<STR_LIT>", ")", ";", "if", "(", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", "!=", "RVLocs", "[", "i", "]", ".", "getLocVT", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "RVLocs", "[", "i", "]", ".", "getLocVT", "(", ")", ",", "Val", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasStructRetAttr", "(", ")", ")", "{", "MipsFunctionInfo", "*", "MipsFI", "=", "MF", ".", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", ";", "unsigned", "Reg", "=", "MipsFI", "->", "getSRetReturnReg", "(", ")", ";", "if", "(", "!", "Reg", ")", "llvm_unreachable", "(", "<STR_LIT>", "sret virtual register not created in the entry block", "<STR_LIT>", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "getPointerTy", "(", ")", ")", ";", "unsigned", "V0", "=", "Subtarget", "->", "isABI_N64", "(", ")", "?", "Mips", "::", "V0_64", ":", "Mips", "::", "V0", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "V0", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "V0", ",", "getPointerTy", "(", ")", ")", ")", ";", "}", "RetOps", "[", "<NUM_LIT>", "]", "=", "Chain", ";", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "RetOps", ".", "push_back", "(", "Flag", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Other", ",", "RetOps", ")", ";", "}" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

GCC

i386

CPP

program_repair

CPU

620,692

[ "<FIXS>", "output_address", "(", "VOIDmode", ",", "x", ")", ";", "<FIXE>" ]

[ "if", "(", "TARGET_64BIT", ")", "x", "=", "gen_rtx_UNSPEC", "(", "DImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "x", ")", ",", "UNSPEC_LEA_ADDR", ")", ";", "<BUGS>", "output_address", "(", "x", ")", ";", "<BUGE>", "return", ";", "case", "'", "L", "'", ":" ]

LLVM

X86

CPP

program_repair

CPU

620,693

[ "<FIXS>", "<FIXE>", "<FIXS>", "Chain", "=", "RetVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "RetVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "<FIXE>" ]

[ "Chain", "=", "Hi", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "<BUGS>", "case", "MVT", "::", "f32", ":", "<BUGE>", "case", "MVT", "::", "f64", ":", "{", "std", "::", "vector", "MVT", "::", "ValueType", ">", "Tys", ";", "Tys", ".", "push_back", "(", "MVT", "::", "f64", ")", ";", "Tys", ".", "push_back", "(", "MVT", "::", "Other", ")", ";", "std", "::", "vector", "SDOperand", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "RetVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "Tys", ",", "Ops", ")", ";", "<BUGS>", "Chain", "=", "RetVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "<BUGE>", "if", "(", "X86ScalarSSE", ")", "{", "unsigned", "Size", "=", "MVT", "::", "getSizeInBits", "(", "MVT", "::", "f64", ")", "/", "<NUM_LIT>", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";" ]

GCC

arm

CPP

next_suggestion

CPU

620,694

[ "}" ]

[ "_", "_", "arm_vminavq_s8", "(", "uint8_t", "_", "_", "a", ",", "int8x16_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vminavq_sv16qi", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

620,695

[ "for", "(", "StringSet", "<", ">", "::", "iterator", "i", "=", "DLLExportedGVs", ".", "begin", "(", ")", ",", "e", "=", "DLLExportedGVs", ".", "end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "O", "<<", "<STR_LIT>", "\\t.ascii \\\" -export:", "<STR_LIT>", "<<", "i", "->", "getKeyData", "(", ")", "<<", "<STR_LIT>", ",data\\\"\\n", "<STR_LIT>", ";" ]

[ "O", "<<", "'", "\\n", "'", ";", "}", "if", "(", "!", "GVStubs", ".", "empty", "(", ")", ")", "{", "const", "MCSection", "*", "TheSection", "=", "TLOFMacho", ".", "getMachOSection", "(", "<STR_LIT>", "__IMPORT", "<STR_LIT>", ",", "<STR_LIT>", "__pointers", "<STR_LIT>", ",", "MCSectionMachO", "::", "S_NON_LAZY_SYMBOL_POINTERS", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TheSection", ")", ";", "for", "(", "StringMap", "<", "std", "::", "string", ">", "::", "iterator", "I", "=", "GVStubs", ".", "begin", "(", ")", ",", "E", "=", "GVStubs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "O", "<<", "I", "->", "getKeyData", "(", ")", "<<", "<STR_LIT>", ":\\n\\t.indirect_symbol ", "<STR_LIT>", "<<", "I", "->", "second", "<<", "<STR_LIT>", "\\n\\t.long\\t0\\n", "<STR_LIT>", ";", "}", "if", "(", "!", "HiddenGVStubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "(", ")", ")", ";", "EmitAlignment", "(", "<NUM_LIT>", ")", ";", "for", "(", "StringMap", "<", "std", "::", "string", ">", "::", "iterator", "I", "=", "HiddenGVStubs", ".", "begin", "(", ")", ",", "E", "=", "HiddenGVStubs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "O", "<<", "I", "->", "getKeyData", "(", ")", "<<", "<STR_LIT>", ":\\n", "<STR_LIT>", "<<", "TAI", "->", "getData32bitsDirective", "(", ")", "<<", "I", "->", "second", "<<", "'", "\\n", "'", ";", "}", "O", "<<", "<STR_LIT>", "\\t.subsections_via_symbols\\n", "<STR_LIT>", ";", "}", "else", "if", "(", "Subtarget", "->", "isTargetCygMing", "(", ")", ")", "{", "for", "(", "StringSet", "<", ">", "::", "iterator", "i", "=", "CygMingStubs", ".", "begin", "(", ")", ",", "e", "=", "CygMingStubs", ".", "end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "O", "<<", "<STR_LIT>", "\\t.def\\t ", "<STR_LIT>", "<<", "i", "->", "getKeyData", "(", ")", "<<", "<STR_LIT>", ";\\t.scl\\t", "<STR_LIT>", "<<", "COFF", "::", "C_EXT", "<<", "<STR_LIT>", ";\\t.type\\t", "<STR_LIT>", "<<", "(", "COFF", "::", "DT_FCN", "<<", "COFF", "::", "N_BTSHFT", ")", "<<", "<STR_LIT>", ";\\t.endef\\n", "<STR_LIT>", ";", "}", "}", "if", "(", "!", "DLLExportedGVs", ".", "empty", "(", ")", "||", "!", "DLLExportedFns", ".", "empty", "(", ")", ")", "{", "TargetLoweringObjectFileCOFF", "&", "TLOFMacho", "=", "static_cast", "<", "TargetLoweringObjectFileCOFF", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getCOFFSection", "(", "<STR_LIT>", ".section .drectve", "<STR_LIT>", ",", "true", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ")", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

620,696

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "ext", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "setFlags", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "ext", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "ext", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

620,697

[ "Imm1_15AsmOperand", ";" ]

[ "def", "Imm1_15AsmOperand", ":", "ImmAsmOperand", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "imm1_15", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "Imm", ">", "<NUM_LIT>", "&", "&", "Imm", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=" ]

LLVM

Mips

TD

stmt_completion

CPU

620,698

[ "FuncUnit", ";" ]

[ "def", "ALU", ":" ]

GCC

s390

CPP

stmt_completion

MPU

620,699

[ "]", ")", "<", "<NUM_LIT>", ")", "continue", ";" ]

[ "}", "if", "(", "max_index", "!=", "-", "<NUM_LIT>", ")", "{", "if", "(", "max_index", "!=", "last_index", ")", "{", "tmp", "=", "ready", "[", "max_index", "]", ";", "ready", "[", "max_index", "]", "=", "ready", "[", "last_index", "]", ";", "ready", "[", "last_index", "]", "=", "tmp", ";", "if", "(", "verbose", ">", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "move insn %d to the top of list\\n", "<STR_LIT>", ",", "INSN_UID", "(", "ready", "[", "last_index", "]", ")", ")", ";", "}", "else", "if", "(", "verbose", ">", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "best insn %d already on top\\n", "<STR_LIT>", ",", "INSN_UID", "(", "ready", "[", "last_index", "]", ")", ")", ";", "}", "if", "(", "verbose", ">", "<NUM_LIT>", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", "ready list ooo attributes - sched state: %d\\n", "<STR_LIT>", ",", "s390_sched_state", ")", ";", "for", "(", "i", "=", "last_index", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{", "if", "(", "recog_memoized", "(", "ready", "[", "i" ]