docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
GCC	ia64	MD	stmt_completion	CPU	620,700	[ "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "DI", "(", "unspec", ":", "DI" ]
LLVM	Mips	CPP	stmt_completion	CPU	620,701	[ "FP", ")", ":" ]	[ "bool", "IsN64", "=", "static_cast", "<", "const", "MipsTargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ".", "getABI", "(", ")", ".", "IsN64", "(", ")", ";", "if", "(", "Subtarget", ".", "inMips16Mode", "(", ")", ")", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "Mips", "::", "S0", ":", "Mips", "::", "SP", ";", "else", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "(", "IsN64", "?", "Mips", "::", "FP_64", ":", "Mips", "::" ]
LLVM	ARM	TD	next_suggestion	CPU	620,702	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "rot", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "rot", "{", "<NUM_LIT>", "}", ";", "let", "Predicates", "=", "[", "HasMVEFloat", "]", ";" ]
GCC	ia64	MD	next_suggestion	CPU	620,703	[ "{" ]	[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	620,704	[ "(", "Id", ")", ";" ]	[ "void", "setId", "(", "EFuncId", "Id", ")", "{", "Impl", "->", "setId" ]
LLVM	Xtensa	CPP	stmt_completion	MPU	620,705	[ "bool", "IsLittle", ")", "{" ]	[ "static", "std", "::", "string", "computeDataLayout", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "const", "TargetOptions", "&", "Options", "," ]
GCC	arm	MD	stmt_completion	CPU	620,706	[ ")" ]	[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>" ]
GCC	powerpcspe	CPP	next_suggestion	CPU	620,707	[ "}" ]	[ "union", "{", "qword", "q", ";", "unsigned", "char", "c", "[", "<NUM_LIT>", "]", ";", "}", "x", ";", "x", ".", "q", "=", "q", ";", "return", "(", "x", ".", "c", "[", "<NUM_LIT>", "]", ")", ";" ]
GCC	i386	MD	next_suggestion	CPU	620,708	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "HI", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	620,709	[ "}" ]	[ "bool", "HexagonInstrInfo", "::", "isV60VectorInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "!", "MI", ")", "return", "false", ";", "const", "uint64_t", "V", "=", "getType", "(", "MI", ")", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", "<=", "V", "&&", "V", "<=", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
GCC	aarch64	CPP	next_suggestion	CPU	620,710	[ "tag_map", ".", "traverse", "<", "arg_pair_t", "*", ",", "check_colliding_tags", ">", "(", "&", "arg", ")", ";" ]	[ "for", "(", "struct", "du_chain", "", "tmp", "=", "head", "->", "first", ";", "tmp", ";", "tmp", "=", "tmp", "->", "next_use", ")", "{", "if", "(", "DEBUG_INSN_P", "(", "tmp", "->", "insn", ")", ")", "continue", ";", "", "unavailable", "\|=", "~", "reg_class_contents", "[", "tmp", "->", "cl", "]", ";", "super_class", "=", "reg_class_superunion", "[", "(", "int", ")", "super_class", "]", "[", "(", "int", ")", "tmp", "->", "cl", "]", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "if", "(", "fixed_regs", "[", "i", "]", "\|\|", "global_regs", "[", "i", "]", ")", "add_to_hard_reg_set", "(", "unavailable", ",", "mode", ",", "i", ")", ";", "arg_pair_t", "arg", "=", "arg_pair_t", "(", "insn_info", ",", "unavailable", ")", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	620,711	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";" ]
LLVM	Z80	CPP	next_suggestion	MPU	620,712	[ "}" ]	[ "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "if", "(", "hasRegPrefix", "(", ")", ")", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "FK_Data_2", ")", ")", ";", "else", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "FK_Data_2", ")", ")", ";", "}", "return", "<NUM_LIT>", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	620,713	[ "if", "(", "MBB", ".", "empty", "(", ")", ")", "TS", ".", "emitDirectiveInsn", "(", ")", ";" ]	[ "void", "MipsAsmPrinter", "::", "emitBasicBlockEnd", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "{", "AsmPrinter", "::", "emitBasicBlockEnd", "(", "MBB", ")", ";", "MipsTargetStreamer", "&", "TS", "=", "getTargetStreamer", "(", ")", ";" ]
LLVM	CellSPU	CPP	program_repair	MPU	620,714	[ "<FIXS>", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "NULL", ",", "<NUM_LIT>", ")", ")", ";", "<FIXE>" ]	[ "if", "(", "ArgRegIdx", "!=", "NumArgRegs", ")", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "ArgRegs", "[", "ArgRegIdx", "++", "]", ",", "Arg", ")", ")", ";", "}", "else", "{", "<BUGS>", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "Arg", ",", "PtrOff", ",", "NULL", ",", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "ArgOffset", "+=", "StackSlotSize", ";", "}", "break", ";" ]
GCC	sh	MD	next_suggestion	CPU	620,715	[ "<STR_LIT>", "\t", "\t", "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_TLSIE", ")", ")", "(", "use", "(", "reg", ":", "SI", "GBR_REG", ")", ")", "(", "use", "(", "reg", ":", "SI", "PIC_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "R0_REG", ")", ")", "]", "<STR_LIT>", "{", "return", "<STR_LIT>", "\t", "\t", "<STR_LIT>", "<STR_LIT>", "\t", "\t", "<STR_LIT>", "<STR_LIT>", "\t", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,716	[ "}" ]	[ "def", "F2_sfcmpge", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeS_3op", ">", ",", "Enc_c2b48e", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";", "let", "isCompare", "=", "<NUM_LIT>", ";" ]
GCC	sparc	CPP	program_repair	CPU	620,717	[ "<FIXS>", "emit_insn_before", "(", "gen_nop", "(", ")", ",", "next", ")", ";", "<FIXE>" ]	[ "break", ";", "}", "}", "elsenext", "=", "NEXT_INSN", "(", "insn", ")", ";", "if", "(", "insert_nop", ")", "<BUGS>", "emit_insn_after", "(", "gen_nop", "(", ")", ",", "insn", ")", ";", "<BUGE>", "}", "return", "<NUM_LIT>", ";", "}" ]
GCC	rs6000	CPP	stmt_completion	CPU	620,718	[ "_", "mm_sub_pd", "(", "_", "_", "m128d", "_", "_", "A", ",", "_", "_", "m128d", "_", "_", "B", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")" ]
GCC	rs6000	CPP	next_suggestion	CPU	620,719	[ "}" ]	[ "static", "void", "rs6000_disqualify_components", "(", "sbitmap", "components", ",", "edge", "e", ",", "sbitmap", "edge_components", ",", "bool", ")", "{", "if", "(", "bitmap_bit_p", "(", "edge_components", ",", "<NUM_LIT>", ")", "&&", "bitmap_bit_p", "(", "DF_LIVE_IN", "(", "e", "->", "dest", ")", ",", "<NUM_LIT>", ")", ")", "{", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "Disqualifying LR because GPR0 is live ", "<STR_LIT>", "<STR_LIT>", "on entry to bb %d\\n", "<STR_LIT>", ",", "e", "->", "dest", "->", "index", ")", ";", "bitmap_clear_bit", "(", "components", ",", "<NUM_LIT>", ")", ";" ]
LLVM	J2	CPP	next_suggestion	MPU	620,720	[ "}" ]	[ "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "return", "false", ";" ]
LLVM	AArch64	TD	program_repair	CPU	620,721	[ "<FIXS>", "NoItinerary", ">", ",", "Sched", "[", "WriteFPALU", "]", ">", "{", "<FIXE>" ]	[ "[", "(", "set", "(", "v4i32", "VPR128", ":", "$", "Rd", ")", ",", "(", "v4i32", "(", "opnode", "(", "timm", ":", "$", "Imm", ")", ",", "(", "neon_mov_imm_MSL_operand", ":", "$", "Simm", ")", ")", ")", ")", "]", ",", "<BUGS>", "NoItinerary", ">", "{", "<BUGE>", "bit", "Simm", ";", "let", "cmode", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Simm", "}", ";", "}" ]
GCC	arm	CPP	stmt_completion	CPU	620,722	[ "_", "_", "a", ")", ";" ]	[ "vld1_dup_p16", "(", "const", "poly16_t", "", "_", "_", "a", ")", "{", "return", "(", "poly16x4_t", ")", "_", "_", "builtin_neon_vld1_dupv4hi", "(", "(", "const", "_", "_", "builtin_neon_hi", "", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	620,723	[ "}", "else", "if", "(", "IDVal", ".", "startswith", "(", "<STR_LIT>", ".intel_syntax", "<STR_LIT>", ")", ")", "{" ]	[ "else", "if", "(", "IDVal", ".", "startswith", "(", "<STR_LIT>", ".code", "<STR_LIT>", ")", ")", "return", "ParseDirectiveCode", "(", "IDVal", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", ".", "startswith", "(", "<STR_LIT>", ".att_syntax", "<STR_LIT>", ")", ")", "{", "getParser", "(", ")", ".", "setAssemblerDialect", "(", "<NUM_LIT>", ")", ";", "return", "false", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,724	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	CPP	code_generation	CPU	620,725	[ "void", "AArch64AsmBackend", "::", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", "AArch64AsmBackend::relaxInstruction() unimplemented", "<STR_LIT>", ")", ";", "}" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]
LLVM	X86	CPP	next_suggestion	CPU	620,726	[ "if", "(", "!", "doMergeWithPrevious", ")", "MBBI", "=", "NI", ";" ]	[ "if", "(", "(", "Opc", "==", "X86", "::", "ADD64ri32", "\|\|", "Opc", "==", "X86", "::", "ADD64ri8", "\|\|", "Opc", "==", "X86", "::", "ADD32ri", "\|\|", "Opc", "==", "X86", "::", "ADD32ri8", ")", "&&", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "StackPtr", ")", "{", "assert", "(", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "StackPtr", ")", ";", "Offset", "+=", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MBB", ".", "erase", "(", "PI", ")", ";", "if", "(", "!", "doMergeWithPrevious", ")", "MBBI", "=", "NI", ";", "}", "else", "if", "(", "(", "Opc", "==", "X86", "::", "LEA32r", "\|\|", "Opc", "==", "X86", "::", "LEA64_32r", ")", "&&", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "StackPtr", "&&", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "StackPtr", "&&", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "X86", "::", "NoRegister", "&&", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "X86", "::", "NoRegister", ")", "{", "Offset", "+=", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MBB", ".", "erase", "(", "PI", ")", ";" ]
GCC	frv	CPP	code_generation	VLIW	620,727	[ "void", "frv_final_prescan_insn", "(", "rtx", "insn", ",", "rtx", "*", "opvec", ",", "int", "noperands", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "INSN_P", "(", "insn", ")", ")", "{", "if", "(", "frv_insn_packing_flag", ">=", "<NUM_LIT>", ")", "{", "frv_insn_operands", "=", "opvec", ";", "frv_insn_packing_flag", "=", "PACKING_FLAG_P", "(", "insn", ")", ";", "}", "else", "if", "(", "recog_memoized", "(", "insn", ")", ">=", "<NUM_LIT>", "&&", "get_attr_acc_group", "(", "insn", ")", "==", "ACC_GROUP_ODD", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\tmnop.p\\n", "<STR_LIT>", ")", ";", "}", "}" ]	[ "Set", "up", "the", "packing", "bit", "for", "the", "current", "output", "insn", ".", "Note", "that", "this", "function", "is", "not", "called", "for", "asm", "insns", "." ]
LLVM	ARM	TD	next_suggestion	CPU	620,728	[ "}" ]	[ "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "ShiftedRegAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPRnopc", ",", "GPRnopc", ",", "i32imm", ")", ";" ]
GCC	arm	CPP	stmt_completion	CPU	620,729	[ "_", "p", ")", ";" ]	[ "return", "_", "_", "builtin_mve_vrndxq_m_fv4sf", "(", "_", "_", "inactive", ",", "_", "_", "a", ",", "_" ]
LLVM	AArch64	CPP	next_suggestion	CPU	620,730	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]	[ "return", "EmitAllocateZABuffer", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitF128CSEL", "(", "MI", ",", "BB", ")", ";", "case", "TargetOpcode", "::", "STATEPOINT", ":", "MI", ".", "addOperand", "(", "*", "MI", ".", "getMF", "(", ")", ",", "MachineOperand", "::", "CreateReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ",", "true", ",", "false", ",", "true", ",", "false", ",", "true", ")", ")", ";", "[", "[", "fallthrough", "]", "]", ";", "case", "TargetOpcode", "::", "STACKMAP", ":", "case", "TargetOpcode", "::", "PATCHPOINT", ":", "return", "emitPatchPoint", "(", "MI", ",", "BB", ")", ";", "case", "TargetOpcode", "::", "PATCHABLE_EVENT_CALL", ":", "case", "TargetOpcode", "::", "PATCHABLE_TYPED_EVENT_CALL", ":", "return", "BB", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitLoweredCatchRet", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitDynamicProbedAlloc", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitTileLoad", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitTileLoad", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitTileLoad", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitTileLoad", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitTileLoad", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitTileLoad", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitTileLoad", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitTileLoad", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitTileLoad", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitTileLoad", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MI", ",", "BB", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,731	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseLongOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	620,732	[ "<NUM_LIT>", ";" ]	[ "def", "DDDD", ":", "RegisterClass", "<", "<STR_LIT>", ",", "[", "untyped", "]", ",", "<NUM_LIT>", ",", "(", "add", "DSeqQuads", ")", ">", "{", "let", "Size", "=" ]
GCC	bfin	MD	stmt_completion	DSP	620,733	[ "<STR_LIT>", ")", "]", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "V2HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
GCC	i386	CPP	stmt_completion	CPU	620,734	[ ",", "(", "_", "_", "v8hi", ")", "_", "_", "B", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_sll_epi16", "(", "_", "_", "m256i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_psllw256", "(", "(", "_", "_", "v16hi", ")", "_", "_", "A" ]
GCC	arm	CPP	next_suggestion	CPU	620,735	[ "}" ]	[ "vld4_lane_u32", "(", "const", "uint32_t", "", "_", "_", "a", ",", "uint32x2x4_t", "_", "_", "b", ",", "const", "int", "_", "_", "c", ")", "{", "union", "{", "uint32x2x4_t", "_", "_", "i", ";", "_", "_", "builtin_neon_oi", "_", "_", "o", ";", "}", "_", "_", "bu", "=", "{", "_", "_", "b", "}", ";", "union", "{", "uint32x2x4_t", "_", "_", "i", ";", "_", "_", "builtin_neon_oi", "_", "_", "o", ";", "}", "_", "_", "rv", ";", "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld4_lanev2si", "(", "(", "const", "_", "_", "builtin_neon_si", "", ")", "_", "_", "a", ",", "_", "_", "bu", ".", "_", "_", "o", ",", "_", "_", "c", ")", ";", "return", "_", "_", "rv", ".", "_", "_", "i", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	620,736	[ "<STR_LIT>", "Minimum SVE vector size should not be larger than its maximum!", "<STR_LIT>", ")", ";" ]	[ "bool", "HasMinSize", "=", "F", ".", "hasMinSize", "(", ")", ";", "bool", "StreamingSVEMode", "=", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", "aarch64_pstate_sm_enabled", "<STR_LIT>", ")", "\|\|", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", "aarch64_pstate_sm_body", "<STR_LIT>", ")", ";", "bool", "StreamingCompatibleSVEMode", "=", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", "aarch64_pstate_sm_compatible", "<STR_LIT>", ")", ";", "unsigned", "MinSVEVectorSize", "=", "<NUM_LIT>", ";", "unsigned", "MaxSVEVectorSize", "=", "<NUM_LIT>", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "VScaleRange", ")", ")", "{", "ConstantRange", "CR", "=", "getVScaleRange", "(", "&", "F", ",", "<NUM_LIT>", ")", ";", "MinSVEVectorSize", "=", "CR", ".", "getUnsignedMin", "(", ")", ".", "getZExtValue", "(", ")", "", "<NUM_LIT>", ";", "MaxSVEVectorSize", "=", "CR", ".", "getUnsignedMax", "(", ")", ".", "getZExtValue", "(", ")", "", "<NUM_LIT>", ";", "}", "else", "{", "MinSVEVectorSize", "=", "SVEVectorBitsMinOpt", ";", "MaxSVEVectorSize", "=", "SVEVectorBitsMaxOpt", ";", "}", "assert", "(", "MinSVEVectorSize", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "SVE requires vector length in multiples of 128!", "<STR_LIT>", ")", ";", "assert", "(", "MaxSVEVectorSize", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "SVE requires vector length in multiples of 128!", "<STR_LIT>", ")", ";", "assert", "(", "(", "MaxSVEVectorSize", ">=", "MinSVEVectorSize", "\|\|", "MaxSVEVectorSize", "==", "<NUM_LIT>", ")", "&&" ]
GCC	sparc	CPP	stmt_completion	CPU	620,737	[ "<NUM_LIT>", "\|\|", "GET_MODE_SIZE", "(", "mode", ")", "<", "<NUM_LIT>", ")", ")", ";" ]	[ "return", "(", "(", "FP_REG_CLASS_P", "(", "class1", ")", "!=", "FP_REG_CLASS_P", "(", "class2", ")", ")", "&&", "(", "!", "TARGET_VIS3", "\|\|", "GET_MODE_SIZE", "(", "mode", ")", ">" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	620,738	[ ")", "==", "Triple", "::", "ppc64", ";" ]	[ "PPCAsmParser", "(", "MCSubtargetInfo", "&", "_", "STI", ",", "MCAsmParser", "&", "_", "Parser", ")", ":", "MCTargetAsmParser", "(", ")", ",", "STI", "(", "_", "STI", ")", ",", "Parser", "(", "_", "Parser", ")", "{", "Triple", "TheTriple", "(", "STI", ".", "getTargetTriple", "(", ")", ")", ";", "IsPPC64", "=", "TheTriple", ".", "getArch", "(" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	620,739	[ "i32", ")", ";" ]	[ "if", "(", "V", ".", "getValueSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "V", ";", "assert", "(", "V", ".", "getValueSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ";", "SDValue", "SubRegIdx", "=", "CurDAG", "->", "getTargetConstant", "(", "PPC", "::", "sub_32", ",", "dl", ",", "MVT", "::" ]
GCC	i386	CPP	stmt_completion	CPU	620,740	[ "_", "P", ",", "_", "_", "m512h", "_", "_", "A", ")", "{" ]	[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_store_ph", "(", "void", "*", "_" ]
GCC	alpha	MD	program_repair	MPU	620,741	[ "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "use", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "TF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "trunctfsf2", "<STR_LIT>", "register_operand", "<STR_LIT>", "<STR_LIT>", "general_operand", "<STR_LIT>", "<STR_LIT>", "TARGET_HAS_XFLOATING_LIBS", "<STR_LIT>", "{", "rtx", "tmpf", ",", "sticky", ",", "arg", ",", "lo", ",", "hi" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	620,742	[ "{" ]	[ "bool", "hasVcmpxExecWARHazard", "(", ")", "const" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	620,743	[ "MaximumWorkGroupSize", ";" ]	[ "unsigned", "SIMachineFunctionInfo", "::", "getMaximumWorkGroupSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return" ]
GCC	mips	MD	stmt_completion	CPU	620,744	[ ")", ")", ")" ]	[ "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "if", "(", "BYTES_BIG_ENDIAN", ")", "emit_insn", "(", "gen_vec_perm_const_ps", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "const1_rtx", ",", "GEN_INT", "(", "<NUM_LIT>" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	620,745	[ "ResolveInfo", "::", "Common", ";" ]	[ "if", "(", "shndx", ">=", "llvm", "::", "ELF", "::", "SHN_HEXAGON_SCOMMON", "&&", "shndx", "<=", "llvm", "::", "ELF", "::", "SHN_HEXAGON_SCOMMON_8", ")", "return" ]
LLVM	RV16K	CPP	next_suggestion	Virtual ISA	620,746	[ "}" ]	[ "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", "expected '('", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "getLoc", "(", ")", ")", ")", ";", "if", "(", "parseRegister", "(", "Operands", ")", "!=", "MatchOperand_Success", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", "expected register", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", "expected ')'", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";" ]
GCC	m32r	CPP	program_repair	MPU	620,747	[ "<FIXS>", "rtx", "label", "=", "NULL_RTX", ";", "rtx", "final_src", "=", "NULL_RTX", ";", "<FIXE>" ]	[ "if", "(", "bytes", ")", "{", "<BUGS>", "rtx", "label", ";", "rtx", "final_src", ";", "<BUGE>", "rtx", "at_a_time", "=", "GEN_INT", "(", "MAX_MOVE_BYTES", ")", ";", "rtx", "rounded_total", "=", "GEN_INT", "(", "bytes", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	620,748	[ "PredReg", "=", "MI", ".", "getOperand", "(", "PIdx", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";" ]	[ "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "==", "-", "<NUM_LIT>", ")", "{", "PredReg", "=", "<NUM_LIT>", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]
GCC	mips	MD	stmt_completion	CPU	620,749	[ "]", ")" ]	[ "(", "define_code_iterator", "any_shiftrt", "[", "ashiftrt", "lshiftrt" ]
GCC	arm	CPP	stmt_completion	CPU	620,750	[ ",", "_", "_", "b", ")", ";" ]	[ "return", "_", "_", "builtin_neon_vmulfv4hf", "(", "_", "_", "a" ]
GCC	tilegx	MD	next_suggestion	VLIW	620,751	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_MOV_LARGE_PCREL_STEP4", ")", ")", "]" ]
GCC	arm	CPP	stmt_completion	CPU	620,752	[ "b", ")", ";" ]	[ "_", "_", "arm_vmaxq_s16", "(", "int16x8_t", "_", "_", "a", ",", "int16x8_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vmaxq_sv8hi", "(", "_", "_", "a", ",", "_", "_" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,753	[ "let", "mayLoad", "=", "<NUM_LIT>", ";" ]	[ "def", "L4_loadrh_ur", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "u2_0Imm", ":", "$", "Ii", ",", "u32_0Imm", ":", "$", "II", ")", ",", "<STR_LIT>", ",", "tc_bab0eed9", ",", "TypeLD", ">", ",", "Enc_4f677b", ",", "AddrModeRel", ",", "ImmRegShl", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseLongOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";" ]
GCC	rs6000	MD	next_suggestion	CPU	620,754	[ "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "GPR", "(", "reg", ":", "GPR", "CA_REGNO", ")" ]
GCC	msp430	MD	program_repair	MPU	620,755	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "subreg", ":", "PSI", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<NUM_LIT>", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", ")" ]
GCC	pdp11	MD	next_suggestion	MPU	620,756	[ "(", "clobber", "(", "reg", ":", "CC", "FCC_REGNUM", ")", ")", "]", ")", "]" ]	[ "(", "mult", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "mult", ":", "DF", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	620,757	[ ")", "const", "override", "{" ]	[ "bool", "isAliased", "(", "const", "MachineFrameInfo", "*" ]
GCC	m32c	MD	stmt_completion	MPU	620,758	[ ")", ")", ")" ]	[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]
GCC	i386	CPP	stmt_completion	CPU	620,759	[ "min_ps", ")", ";" ]	[ "_", "_", "A", "=", "_", "mm512_mask_mov_ps", "(", "_", "mm512_set1_ps", "(", "_", "_", "builtin_inff", "(", ")", ")", ",", "_", "_", "U", ",", "_", "_", "A", ")", ";", "_", "_", "MM512_REDUCE_OP", "(" ]
LLVM	Hexagon	TD	stmt_completion	DSP	620,760	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCommutable", "=" ]
GCC	sparc	MD	program_repair	CPU	620,761	[ "<FIXS>", "if", "(", "TARGET_FLAT", ")", "sparc_flat_expand_prologue", "(", ")", "elsesparc_expand_prologue", "(", ")", "<FIXE>" ]	[ "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<STR_LIT>", "{", "<BUGS>", "sparc_expand_prologue", "(", ")", "<BUGE>", "DONE", "}", ")" ]
GCC	m32c	CPP	next_suggestion	MPU	620,762	[ "neg", "=", "!", "neg", ";" ]	[ "SItype", "res", ";", "if", "(", "a", "<", "<NUM_LIT>", ")", "{", "a", "=", "-", "a", ";", "neg", "=", "!", "neg", ";", "}", "if", "(", "b", "<", "<NUM_LIT>", ")", "{", "b", "=", "-", "b", ";" ]
GCC	i386	CPP	program_repair	CPU	620,763	[ "<FIXS>", "gen_pop", "(", "rtx", "arg", ",", "bool", "ppx_p", ")", "<FIXE>", "<FIXS>", "rtx", "stack", "=", "gen_rtx_MEM", "(", "word_mode", ",", "gen_rtx_POST_INC", "(", "Pmode", ",", "stack_pointer_rtx", ")", ")", ";", "return", "ppx_p", "?", "gen_popp_di", "(", "arg", ",", "stack", ")", ":", "gen_rtx_SET", "(", "arg", ",", "stack", ")", ";", "<FIXE>" ]	[ "rtx", "<BUGS>", "gen_pop", "(", "rtx", "arg", ")", "<BUGE>", "{", "if", "(", "REG_P", "(", "arg", ")", "&&", "GET_MODE", "(", "arg", ")", "!=", "word_mode", ")", "arg", "=", "gen_rtx_REG", "(", "word_mode", ",", "REGNO", "(", "arg", ")", ")", ";", "<BUGS>", "return", "gen_rtx_SET", "(", "arg", ",", "gen_rtx_MEM", "(", "word_mode", ",", "gen_rtx_POST_INC", "(", "Pmode", ",", "stack_pointer_rtx", ")", ")", ")", ";", "<BUGE>", "}", "rtx" ]
LLVM	Mips	CPP	stmt_completion	CPU	620,764	[ "MipsFunctionInfo", ">", "(", ")", ";" ]	[ "explicit", "MipsFastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "", "libInfo", ")", ":", "FastISel", "(", "funcInfo", ",", "libInfo", ")", ",", "TM", "(", "funcInfo", ".", "MF", "->", "getTarget", "(", ")", ")", ",", "Subtarget", "(", "&", "funcInfo", ".", "MF", "->", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ")", ",", "TII", "(", "", "Subtarget", "->", "getInstrInfo", "(", ")", ")", ",", "TLI", "(", "*", "Subtarget", "->", "getTargetLowering", "(", ")", ")", "{", "MFI", "=", "funcInfo", ".", "MF", "->", "getInfo", "<" ]
LLVM	Mips	CPP	stmt_completion	CPU	620,765	[ "false", ";" ]	[ "bool", "Mips16InstrInfo", "::", "isCopyInstr", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "", "&", "Src", ",", "const", "MachineOperand", "", "&", "Dest", ")", "const", "{", "if", "(", "MI", ".", "isMoveReg", "(", ")", ")", "{", "Dest", "=", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Src", "=", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "return" ]
LLVM	X86	CPP	code_generation	CPU	620,766	[ "static", "const", "unsigned", "*", "lookup", "(", "unsigned", "opcode", ",", "unsigned", "domain", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "array_lengthof", "(", "ReplaceableInstrs", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "ReplaceableInstrs", "[", "i", "]", "[", "domain", "-", "<NUM_LIT>", "]", "==", "opcode", ")", "return", "ReplaceableInstrs", "[", "i", "]", ";", "return", "<NUM_LIT>", ";", "}" ]	[ "This", "method", "finds", "the", "value", "with", "the", "given", "Name", "in", "the", "the", "symbol", "table", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,767	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";" ]
GCC	i386	MD	stmt_completion	CPU	620,768	[ ")", ")" ]	[ "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "ix86_expand_set_or_cpymem", "(", "operands", "[", "<NUM_LIT>", "]", ",", "NULL", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "true" ]
GCC	tilegx	CPP	next_suggestion	VLIW	620,769	[ "}" ]	[ "gcc_assert", "(", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", ";", "if", "(", "output_memory_autoinc_first", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "%s", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "else", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	620,770	[ "}", "=", "<NUM_LIT>", ";" ]	[ "def", "F2_dfcmpge", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeALU64", ">", ",", "Enc_fcf7a7", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
LLVM	AArch64	CPP	next_suggestion	CPU	620,771	[ "break", ";" ]	[ "Scale", "=", "TypeSize", "::", "Scalable", "(", "<NUM_LIT>", ")", ";", "Width", "=", "SVEMaxBytesPerVector", "", "<NUM_LIT>", ";", "MinOffset", "=", "-", "<NUM_LIT>", ";", "MaxOffset", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "TypeSize", "::", "Scalable", "(", "<NUM_LIT>", ")", ";", "Width", "=", "SVEMaxBytesPerVector", "", "<NUM_LIT>", ";", "MinOffset", "=", "-", "<NUM_LIT>", ";", "MaxOffset", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "TypeSize", "::", "Scalable", "(", "<NUM_LIT>", ")", ";", "Width", "=", "SVEMaxBytesPerVector", "/", "<NUM_LIT>", ";", "MinOffset", "=", "-", "<NUM_LIT>", ";", "MaxOffset", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "TypeSize", "::", "Scalable", "(", "<NUM_LIT>", ")", ";", "Width", "=", "SVEMaxBytesPerVector", ";", "MinOffset", "=", "-", "<NUM_LIT>", ";", "MaxOffset", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "TypeSize", "::", "Scalable", "(", "<NUM_LIT>", ")", ";", "Width", "=", "SVEMaxBytesPerVector", ";", "MinOffset", "=", "-", "<NUM_LIT>", ";", "MaxOffset", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "TypeSize", "::", "Scalable", "(", "<NUM_LIT>", ")", ";", "Width", "=", "SVEMaxBytesPerVector", "/", "<NUM_LIT>", ";", "MinOffset", "=", "-", "<NUM_LIT>", ";", "MaxOffset", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "TypeSize", "::", "Scalable", "(", "<NUM_LIT>", ")", ";", "Width", "=", "SVEMaxBytesPerVector", "/", "<NUM_LIT>", ";", "MinOffset", "=", "-", "<NUM_LIT>", ";", "MaxOffset", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "TypeSize", "::", "Scalable", "(", "<NUM_LIT>", ")", ";", "Width", "=", "SVEMaxBytesPerVector", "/", "<NUM_LIT>", ";", "MinOffset", "=", "-", "<NUM_LIT>", ";", "MaxOffset", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "TypeSize", "::", "Fixed", "(", "<NUM_LIT>", ")", ";", "Width", "=", "<NUM_LIT>", ";", "MinOffset", "=", "-", "<NUM_LIT>", ";", "MaxOffset", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "TypeSize", "::", "Fixed", "(", "<NUM_LIT>", ")", ";", "Width", "=", "<NUM_LIT>", ";", "MinOffset", "=", "-", "<NUM_LIT>", ";", "MaxOffset", "=", "<NUM_LIT>", ";" ]
GCC	i386	MD	program_repair	CPU	620,772	[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "SWI1248_AVX512BWDQ", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "any_logic", ":", "SWI1248_AVX512BWDQ", "(", "match_operand", ":", "SWI1248_AVX512BWDQ", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SWI1248_AVX512BWDQ", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>" ]	[ "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SWI1248_AVX512BW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "any_logic", ":", "SWI1248_AVX512BW", "(", "match_operand", ":", "SWI1248_AVX512BW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SWI1248_AVX512BW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "{", "if", "(", "!", "TARGET_AVX512DQ", "&", "&", "MODE", ">", "mode", "=", "=", "QImode", ")" ]
GCC	powerpcspe	CPP	code_generation	CPU	620,773	[ "static", "void", "rs6000_xcoff_output_readwrite_section_asm_op", "(", "const", "void", "", "directive", ")", "{", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t.csect %s[RW],%s\\n", "<STR_LIT>", ",", "", "(", "const", "char", "", "const", "", ")", "directive", ",", "XCOFF_CSECT_DEFAULT_ALIGNMENT_STR", ")", ";", "}" ]	[ "Likewise", "for", "read-write", "sections", "." ]
GCC	pru	CPP	stmt_completion	CPU	620,774	[ ";" ]	[ "const_tree", "fntype", "=", "TREE_TYPE", "(", "fun", "->", "decl", ")", ";", "gimple_seq", "body", "=", "gimple_body", "(", "current_function_decl", ")", ";", "memset", "(", "&", "wi", ",", "<NUM_LIT>", ",", "sizeof", "(", "wi", ")", ")", ";", "wi", ".", "info", "=", "NULL" ]
LLVM	X86	CPP	next_suggestion	CPU	620,775	[ "}", "else", "if", "(", "DstVT", "!=", "MVT", "::", "i8", ")", "{" ]	[ "Register", "ResultReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "ResultReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "MVT", "SrcVT", "=", "TLI", ".", "getSimpleValueType", "(", "DL", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "if", "(", "SrcVT", "==", "MVT", "::", "i1", ")", "{", "Register", "ZExtReg", "=", "fastEmitZExtFromI1", "(", "MVT", "::", "i8", ",", "ResultReg", ",", "false", ")", ";", "if", "(", "ZExtReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "ResultReg", "=", "createResultReg", "(", "&", "X86", "::", "GR8RegClass", ")", ";", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "X86", "::", "NEG8r", ")", ",", "ResultReg", ")", ".", "addReg", "(", "ZExtReg", ")", ";", "SrcVT", "=", "MVT", "::", "i8", ";", "}", "if", "(", "DstVT", "==", "MVT", "::", "i16", ")", "{", "Register", "Result32", "=", "createResultReg", "(", "&", "X86", "::", "GR32RegClass", ")", ";", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "X86", "::", "MOVSX32rr8", ")", ",", "Result32", ")", ".", "addReg", "(", "ResultReg", ")", ";", "ResultReg", "=", "fastEmitInst_extractsubreg", "(", "MVT", "::", "i16", ",", "Result32", ",", "true", ",", "X86", "::", "sub_16bit", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,776	[ "let", "InputType", "=", "<STR_LIT>", ";" ]	[ "def", "A4_rcmpneqi", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_b8c967", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	620,777	[ "<STR_LIT>", ";" ]	[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=" ]
GCC	rs6000	MD	next_suggestion	CPU	620,778	[ "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "SFDF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "SFDF", "(", "match_operand", ":", "SFDF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	620,779	[ "::", "<STR_LIT>", ";" ]	[ "const", "uint64_t", "F", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", ";", "return", "(", "F", ">>", "<STR_LIT>", "::", "<STR_LIT>", ")", "&", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,780	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
GCC	pa	CPP	stmt_completion	CPU	620,781	[ ";" ]	[ "static", "rtx", "pa_trampoline_adjust_address", "(", "rtx", "addr", ")", "{", "if", "(", "!", "TARGET_64BIT", ")", "addr", "=", "memory_address", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "addr", ",", "<NUM_LIT>", ")", ")", ";", "return", "addr" ]
GCC	microblaze	CPP	code_generation	MPU	620,782	[ "int", "microblaze_can_use_return_insn", "(", "void", ")", "{", "if", "(", "!", "reload_completed", ")", "return", "<NUM_LIT>", ";", "if", "(", "df_regs_ever_live_p", "(", "MB_ABI_SUB_RETURN_ADDR_REGNUM", ")", "\|\|", "profile_flag", ")", "return", "<NUM_LIT>", ";", "if", "(", "current_frame_info", ".", "initialized", ")", "return", "current_frame_info", ".", "total_size", "==", "<NUM_LIT>", ";", "return", "compute_frame_size", "(", "get_frame_size", "(", ")", ")", "==", "<NUM_LIT>", ";", "}" ]	[ "Return", "nonzero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", ".", "This", "allows", "the", "optimizer", "to", "omit", "jumps", "to", "jumps", "if", "no", "stack", "was", "created", "." ]
GCC	c6x	CPP	code_generation	VLIW	620,783	[ "static", "void", "insn_set_clock", "(", "rtx", "insn", ",", "int", "cycle", ")", "{", "unsigned", "uid", "=", "INSN_UID", "(", "insn", ")", ";", "if", "(", "uid", ">=", "INSN_INFO_LENGTH", ")", "insn_info", ".", "safe_grow", "(", "uid", "*", "<NUM_LIT>", "/", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "true", ")", ";", "INSN_INFO_ENTRY", "(", "uid", ")", ".", "clock", "=", "cycle", ";", "INSN_INFO_ENTRY", "(", "uid", ")", ".", "new", "_", "cond", "=", "NULL", ";", "INSN_INFO_ENTRY", "(", "uid", ")", ".", "reservation", "=", "<NUM_LIT>", ";", "INSN_INFO_ENTRY", "(", "uid", ")", ".", "ebb_start", "=", "false", ";", "}" ]	[ "Set", "the", "clock", "cycle", "of", "INSN", "to", "CYCLE", ".", "Also", "clears", "the", "insn", "'s", "entry", "in", "new_conditions", "." ]
LLVM	X86	CPP	next_suggestion	CPU	620,784	[ "case", "AsmToken", "::", "Star", ":", "SM", ".", "onStar", "(", ")", ";", "break", ";" ]	[ "if", "(", "Identifier", ".", "count", "(", "'", ".", "'", ")", "&&", "(", "PrevTK", "==", "AsmToken", "::", "RBrac", "\|\|", "PrevTK", "==", "AsmToken", "::", "RParen", ")", ")", "{", "if", "(", "ParseIntelDotOperator", "(", "SM", ",", "End", ")", ")", "return", "true", ";", "break", ";", "}", "}", "if", "(", "isParsingMSInlineAsm", "(", ")", ")", "{", "if", "(", "unsigned", "OpKind", "=", "IdentifyIntelInlineAsmOperator", "(", "Identifier", ")", ")", "{", "if", "(", "int64_t", "Val", "=", "ParseIntelInlineAsmOperator", "(", "OpKind", ")", ")", "{", "if", "(", "SM", ".", "onInteger", "(", "Val", ",", "ErrMsg", ")", ")", "return", "Error", "(", "IdentLoc", ",", "ErrMsg", ")", ";", "}", "else", "{", "return", "true", ";", "}", "break", ";", "}", "if", "(", "TK", "==", "AsmToken", "::", "At", "&&", "Parser", ".", "parseIdentifier", "(", "Identifier", ")", ")", "return", "Error", "(", "IdentLoc", ",", "<STR_LIT>", "expected identifier", "<STR_LIT>", ")", ";", "if", "(", "ParseIntelInlineAsmIdentifier", "(", "Val", ",", "Identifier", ",", "Info", ",", "false", ",", "End", ")", ")", "return", "true", ";", "else", "if", "(", "SM", ".", "onIdentifierExpr", "(", "Val", ",", "Identifier", ",", "Info", ",", "FieldInfo", ".", "Type", ",", "true", ",", "ErrMsg", ")", ")", "return", "Error", "(", "IdentLoc", ",", "ErrMsg", ")", ";", "break", ";", "}", "if", "(", "Parser", ".", "isParsingMasm", "(", ")", ")", "{", "if", "(", "unsigned", "OpKind", "=", "IdentifyMasmOperator", "(", "Identifier", ")", ")", "{", "int64_t", "Val", ";", "if", "(", "ParseMasmOperator", "(", "OpKind", ",", "Val", ")", ")", "return", "true", ";", "if", "(", "SM", ".", "onInteger", "(", "Val", ",", "ErrMsg", ")", ")", "return", "Error", "(", "IdentLoc", ",", "ErrMsg", ")", ";", "break", ";", "}", "if", "(", "!", "getParser", "(", ")", ".", "lookUpType", "(", "Identifier", ",", "FieldInfo", ".", "Type", ")", ")", "{", "Lex", "(", ")", ";", "bool", "EndDot", "=", "parseOptionalToken", "(", "AsmToken", "::", "Dot", ")", ";", "while", "(", "EndDot", "\|\|", "(", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "getTok", "(", ")", ".", "getString", "(", ")", ".", "startswith", "(", "<STR_LIT>", ".", "<STR_LIT>", ")", ")", ")", "{", "getParser", "(", ")", ".", "parseIdentifier", "(", "Identifier", ")", ";", "if", "(", "!", "EndDot", ")", "Identifier", ".", "consume_front", "(", "<STR_LIT>", ".", "<STR_LIT>", ")", ";", "EndDot", "=", "Identifier", ".", "consume_back", "(", "<STR_LIT>", ".", "<STR_LIT>", ")", ";", "if", "(", "getParser", "(", ")", ".", "lookUpField", "(", "FieldInfo", ".", "Type", ".", "Name", ",", "Identifier", ",", "FieldInfo", ")", ")", "{", "SMLoc", "IDEnd", "=", "SMLoc", "::", "getFromPointer", "(", "Identifier", ".", "data", "(", ")", "+", "Identifier", ".", "size", "(", ")", ")", ";", "return", "Error", "(", "IdentLoc", ",", "<STR_LIT>", "Unable to lookup field reference!", "<STR_LIT>", ",", "SMRange", "(", "IdentLoc", ",", "IDEnd", ")", ")", ";", "}", "if", "(", "!", "EndDot", ")", "EndDot", "=", "parseOptionalToken", "(", "AsmToken", "::", "Dot", ")", ";", "}", "if", "(", "SM", ".", "onInteger", "(", "FieldInfo", ".", "Offset", ",", "ErrMsg", ")", ")", "return", "Error", "(", "IdentLoc", ",", "ErrMsg", ")", ";", "break", ";", "}", "}", "if", "(", "getParser", "(", ")", ".", "parsePrimaryExpr", "(", "Val", ",", "End", ",", "&", "FieldInfo", ".", "Type", ")", ")", "{", "return", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "Unexpected identifier!", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "SM", ".", "onIdentifierExpr", "(", "Val", ",", "Identifier", ",", "Info", ",", "FieldInfo", ".", "Type", ",", "false", ",", "ErrMsg", ")", ")", "{", "return", "Error", "(", "IdentLoc", ",", "ErrMsg", ")", ";", "}", "break", ";", "}", "case", "AsmToken", "::", "Integer", ":", "{", "SMLoc", "Loc", "=", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "IntVal", "=", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "End", "=", "consumeToken", "(", ")", ";", "UpdateLocLex", "=", "false", ";", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Identifier", ")", "{", "StringRef", "IDVal", "=", "getTok", "(", ")", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", "f", "<STR_LIT>", "\|\|", "IDVal", "==", "<STR_LIT>", "b", "<STR_LIT>", ")", "{", "MCSymbol", "", "Sym", "=", "getContext", "(", ")", ".", "getDirectionalLocalSymbol", "(", "IntVal", ",", "IDVal", "==", "<STR_LIT>", "b", "<STR_LIT>", ")", ";", "MCSymbolRefExpr", "::", "VariantKind", "Variant", "=", "MCSymbolRefExpr", "::", "VK_None", ";", "const", "MCExpr", "", "Val", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Variant", ",", "getContext", "(", ")", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", "b", "<STR_LIT>", "&&", "Sym", "->", "isUndefined", "(", ")", ")", "return", "Error", "(", "Loc", ",", "<STR_LIT>", "invalid reference to undefined symbol", "<STR_LIT>", ")", ";", "StringRef", "Identifier", "=", "Sym", "->", "getName", "(", ")", ";", "InlineAsmIdentifierInfo", "Info", ";", "AsmTypeInfo", "Type", ";", "if", "(", "SM", ".", "onIdentifierExpr", "(", "Val", ",", "Identifier", ",", "Info", ",", "Type", ",", "isParsingMSInlineAsm", "(", ")", ",", "ErrMsg", ")", ")", "return", "Error", "(", "Loc", ",", "ErrMsg", ")", ";", "End", "=", "consumeToken", "(", ")", ";", "}", "else", "{", "if", "(", "SM", ".", "onInteger", "(", "IntVal", ",", "ErrMsg", ")", ")", "return", "Error", "(", "Loc", ",", "ErrMsg", ")", ";", "}", "}", "else", "{", "if", "(", "SM", ".", "onInteger", "(", "IntVal", ",", "ErrMsg", ")", ")", "return", "Error", "(", "Loc", ",", "ErrMsg", ")", ";", "}", "break", ";", "}", "case", "AsmToken", "::", "Plus", ":", "if", "(", "SM", ".", "onPlus", "(", "ErrMsg", ")", ")", "return", "Error", "(", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "ErrMsg", ")", ";", "break", ";", "case", "AsmToken", "::", "Minus", ":", "if", "(", "SM", ".", "onMinus", "(", "ErrMsg", ")", ")", "return", "Error", "(", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "ErrMsg", ")", ";", "break", ";", "case", "AsmToken", "::", "Tilde", ":", "SM", ".", "onNot", "(", ")", ";", "break", ";" ]
GCC	avr	MD	next_suggestion	MPU	620,785	[ "(", "lshiftrt", ":", "ALL2", "(", "match_dup", "<NUM_LIT>", ")" ]	[ "[", "(", "match_scratch", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "ALL2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "ALL2", "(", "match_operand", ":", "ALL2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "REG_CC", ")", ")", "]", ")", "]", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]
GCC	i386	MD	stmt_completion	CPU	620,786	[ ")", ")", ")" ]	[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]
GCC	arm	CPP	stmt_completion	CPU	620,787	[ "<STR_LIT>", ",", "current_tune", "->", "fusible_ops", ")", ";" ]	[ "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t\\t", "<STR_LIT>", "ASM_COMMENT_START", "<STR_LIT>", "prefer_ldrd_strd:\\t%d\\n", "<STR_LIT>", ",", "(", "int", ")", "current_tune", "->", "prefer_ldrd_strd", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t\\t", "<STR_LIT>", "ASM_COMMENT_START", "<STR_LIT>", "logical_op_non_short_circuit:\\t[%d,%d]\\n", "<STR_LIT>", ",", "(", "int", ")", "current_tune", "->", "logical_op_non_short_circuit_thumb", ",", "(", "int", ")", "current_tune", "->", "logical_op_non_short_circuit_arm", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t\\t", "<STR_LIT>", "ASM_COMMENT_START", "<STR_LIT>", "disparage_flag_setting_t16_encodings:\\t%d\\n", "<STR_LIT>", ",", "(", "int", ")", "current_tune", "->", "disparage_flag_setting_t16_encodings", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t\\t", "<STR_LIT>", "ASM_COMMENT_START", "<STR_LIT>", "string_ops_prefer_neon:\\t%d\\n", "<STR_LIT>", ",", "(", "int", ")", "current_tune", "->", "string_ops_prefer_neon", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t\\t", "<STR_LIT>", "ASM_COMMENT_START", "<STR_LIT>", "max_insns_inline_memset:\\t%d\\n", "<STR_LIT>", ",", "current_tune", "->", "max_insns_inline_memset", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t\\t", "<STR_LIT>", "ASM_COMMENT_START", "<STR_LIT>", "fusible_ops:\\t%u\\n" ]
LLVM	ARM	CPP	next_suggestion	CPU	620,788	[ "}" ]	[ "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Hint", "=", "MRI", "->", "getRegAllocationHint", "(", "Reg", ")", ";", "if", "(", "(", "Hint", ".", "first", "==", "(", "unsigned", ")", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Hint", ".", "first", "==", "(", "unsigned", ")", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Hint", ".", "second", ")", ")", "{", "unsigned", "OtherReg", "=", "Hint", ".", "second", ";", "Hint", "=", "MRI", "->", "getRegAllocationHint", "(", "OtherReg", ")", ";", "if", "(", "Hint", ".", "second", "==", "Reg", ")", "MRI", "->", "setRegAllocationHint", "(", "OtherReg", ",", "Hint", ".", "first", ",", "NewReg", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	620,789	[ "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM	Hexagon	TD	stmt_completion	DSP	620,790	[ "<NUM_LIT>", ";" ]	[ "def", "L2_loadruh_pi", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "s4_1Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_44d3da28", ",", "TypeLD", ">", ",", "Enc_152467", ",", "PredNewRel", ",", "PostInc_BaseImm", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=" ]
GCC	rs6000	CPP	program_repair	CPU	620,791	[ "<FIXS>", "if", "(", "gregno", "+", "n_words", "-", "<NUM_LIT>", ">", "GP_ARG_MAX_REG", ")", "<FIXE>" ]	[ "gregno", "+=", "(", "<NUM_LIT>", "-", "gregno", ")", "&", "<NUM_LIT>", ";", "<BUGS>", "if", "(", "gregno", "+", "n_words", "-", "<NUM_LIT>", "<=", "GP_ARG_MAX_REG", ")", "return", "gen_rtx_REG", "(", "mode", ",", "gregno", ")", ";", "else", "<BUGE>", "return", "NULL_RTX", ";", "}", "}", "else" ]
GCC	i386	CPP	stmt_completion	CPU	620,792	[ "fndecl", ")", "{" ]	[ "enum", "calling_abi", "ix86_function_abi", "(", "const_tree" ]
LLVM	X86	TD	program_repair	CPU	620,793	[ "<FIXS>", "EVEX", ",", "TAPD", ",", "Sched", "[", "WriteVecExtract", "]", ">", ";", "<FIXE>" ]	[ "OpcodeStr", "#", "<STR_LIT>", ",", "[", "(", "set", "GRC", ":", "$", "dst", ",", "(", "extractelt", "(", "_", ".", "VT", "_", ".", "RC", ":", "$", "src1", ")", ",", "imm", ":", "$", "src2", ")", ")", "]", ">", ",", "<BUGS>", "EVEX", ",", "TAPD", ",", "Sched", "[", "WriteShuffle", "]", ">", ";", "<BUGE>", "def", "mr", ":", "AVX512Ii8", "<NUM_LIT>", ",", "MRMDestMem", ",", "(", "outs", ")", ",", "(", "ins", "_", ".", "ScalarMemOp", ":", "$", "dst", ",", "_", ".", "RC", ":", "$", "src1", ",", "u8imm", ":", "$", "src2", ")", "," ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	620,794	[ "SUnit", "*", "Pred", "=", "PredDep", ".", "getSUnit", "(", ")", ";" ]	[ "SUnit", "", "SU", "=", "&", "DAG", "->", "SUnits", "[", "i", "]", ";", "unsigned", "Color", "=", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", ";", "if", "(", "RealID", ".", "find", "(", "Color", ")", "==", "RealID", ".", "end", "(", ")", ")", "{", "int", "ID", "=", "CurrentBlocks", ".", "size", "(", ")", ";", "BlockPtrs", ".", "push_back", "(", "std", "::", "make_unique", "<", "SIScheduleBlock", ">", "(", "DAG", ",", "this", ",", "ID", ")", ")", ";", "CurrentBlocks", ".", "push_back", "(", "BlockPtrs", ".", "rbegin", "(", ")", "->", "get", "(", ")", ")", ";", "RealID", "[", "Color", "]", "=", "ID", ";", "}", "CurrentBlocks", "[", "RealID", "[", "Color", "]", "]", "->", "addUnit", "(", "SU", ")", ";", "Node2CurrentBlock", "[", "SU", "->", "NodeNum", "]", "=", "RealID", "[", "Color", "]", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "", "SU", "=", "&", "DAG", "->", "SUnits", "[", "i", "]", ";", "int", "SUID", "=", "Node2CurrentBlock", "[", "i", "]", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "\|\|", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "if", "(", "Node2CurrentBlock", "[", "Succ", "->", "NodeNum", "]", "!=", "SUID", ")", "CurrentBlocks", "[", "SUID", "]", "->", "addSucc", "(", "CurrentBlocks", "[", "Node2CurrentBlock", "[", "Succ", "->", "NodeNum", "]", "]", ",", "SuccDep", ".", "isCtrl", "(", ")", "?", "NoData", ":", "Data", ")", ";", "}", "for", "(", "SDep", "&", "PredDep", ":", "SU", "->", "Preds", ")", "{" ]
LLVM	AArch64	TD	next_suggestion	CPU	620,795	[ "}" ]	[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]
GCC	i386	MD	program_repair	CPU	620,796	[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	620,797	[ ",", "Mods", ")", ")", "return", "false", ";" ]	[ "bool", "AMDGPUDAGToDAGISel", "::", "SelectVOP3PMadMixModsExt", "(", "SDValue", "In", ",", "SDValue", "&", "Src", ",", "SDValue", "&", "SrcMods", ")", "const", "{", "unsigned", "Mods", "=", "<NUM_LIT>", ";", "if", "(", "!", "SelectVOP3PMadMixModsImpl", "(", "In", ",", "Src" ]
GCC	pdp10	CPP	code_generation	MPU	620,798	[ "int", "pdp10_starting_frame_offset", "(", ")", "{", "return", "<NUM_LIT>", ";", "}" ]	[ "Called", "by", "the", "STARTING_FRAME_OFFSET", "macro", "." ]
GCC	arm	MD	next_suggestion	CPU	620,799	[ "(", "UNSPEC_VQRSHRN_S_N", "<STR_LIT>", ")", "(", "UNSPEC_VQRSHRN_U_N", "<STR_LIT>", ")" ]	[ "(", "UNSPEC_VRSHL_S", "<STR_LIT>", ")", "(", "UNSPEC_VRSHL_U", "<STR_LIT>", ")", "(", "UNSPEC_VQSHL_S", "<STR_LIT>", ")", "(", "UNSPEC_VQSHL_U", "<STR_LIT>", ")", "(", "UNSPEC_VQRSHL_S", "<STR_LIT>", ")", "(", "UNSPEC_VQRSHL_U", "<STR_LIT>", ")", "(", "UNSPEC_VSHR_S_N", "<STR_LIT>", ")", "(", "UNSPEC_VSHR_U_N", "<STR_LIT>", ")", "(", "UNSPEC_VRSHR_S_N", "<STR_LIT>", ")", "(", "UNSPEC_VRSHR_U_N", "<STR_LIT>", ")", "(", "UNSPEC_VSHRN_N", "<STR_LIT>", ")", "(", "UNSPEC_VRSHRN_N", "<STR_LIT>", ")" ]

GCC

ia64

MD

stmt_completion

CPU

620,700

[ "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "DI", "(", "unspec", ":", "DI" ]

LLVM

Mips

CPP

stmt_completion

CPU

620,701

[ "FP", ")", ":" ]

[ "bool", "IsN64", "=", "static_cast", "<", "const", "MipsTargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ".", "getABI", "(", ")", ".", "IsN64", "(", ")", ";", "if", "(", "Subtarget", ".", "inMips16Mode", "(", ")", ")", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "Mips", "::", "S0", ":", "Mips", "::", "SP", ";", "else", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "(", "IsN64", "?", "Mips", "::", "FP_64", ":", "Mips", "::" ]

LLVM

ARM

TD

next_suggestion

CPU

620,702

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "rot", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "rot", "{", "<NUM_LIT>", "}", ";", "let", "Predicates", "=", "[", "HasMVEFloat", "]", ";" ]

GCC

ia64

MD

next_suggestion

CPU

620,703

[ "{" ]

[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

620,704

[ "(", "Id", ")", ";" ]

[ "void", "setId", "(", "EFuncId", "Id", ")", "{", "Impl", "->", "setId" ]

LLVM

Xtensa

CPP

stmt_completion

MPU

620,705

[ "bool", "IsLittle", ")", "{" ]

[ "static", "std", "::", "string", "computeDataLayout", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "const", "TargetOptions", "&", "Options", "," ]

GCC

arm

MD

stmt_completion

CPU

620,706

[ ")" ]

[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>" ]

GCC

powerpcspe

CPP

next_suggestion

CPU

620,707

[ "}" ]

[ "union", "{", "qword", "q", ";", "unsigned", "char", "c", "[", "<NUM_LIT>", "]", ";", "}", "x", ";", "x", ".", "q", "=", "q", ";", "return", "(", "x", ".", "c", "[", "<NUM_LIT>", "]", ")", ";" ]

GCC

i386

MD

next_suggestion

CPU

620,708

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "HI", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

620,709

[ "}" ]

[ "bool", "HexagonInstrInfo", "::", "isV60VectorInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "!", "MI", ")", "return", "false", ";", "const", "uint64_t", "V", "=", "getType", "(", "MI", ")", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", "<=", "V", "&&", "V", "<=", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

GCC

aarch64

CPP

next_suggestion

CPU

620,710

[ "tag_map", ".", "traverse", "<", "arg_pair_t", "*", ",", "check_colliding_tags", ">", "(", "&", "arg", ")", ";" ]

[ "for", "(", "struct", "du_chain", "*", "tmp", "=", "head", "->", "first", ";", "tmp", ";", "tmp", "=", "tmp", "->", "next_use", ")", "{", "if", "(", "DEBUG_INSN_P", "(", "tmp", "->", "insn", ")", ")", "continue", ";", "*", "unavailable", "|=", "~", "reg_class_contents", "[", "tmp", "->", "cl", "]", ";", "super_class", "=", "reg_class_superunion", "[", "(", "int", ")", "super_class", "]", "[", "(", "int", ")", "tmp", "->", "cl", "]", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "if", "(", "fixed_regs", "[", "i", "]", "||", "global_regs", "[", "i", "]", ")", "add_to_hard_reg_set", "(", "unavailable", ",", "mode", ",", "i", ")", ";", "arg_pair_t", "arg", "=", "arg_pair_t", "(", "insn_info", ",", "unavailable", ")", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

620,711

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";" ]

LLVM

Z80

CPP

next_suggestion

MPU

620,712

[ "}" ]

[ "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "if", "(", "hasRegPrefix", "(", ")", ")", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "FK_Data_2", ")", ")", ";", "else", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "FK_Data_2", ")", ")", ";", "}", "return", "<NUM_LIT>", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

620,713

[ "if", "(", "MBB", ".", "empty", "(", ")", ")", "TS", ".", "emitDirectiveInsn", "(", ")", ";" ]

[ "void", "MipsAsmPrinter", "::", "emitBasicBlockEnd", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "{", "AsmPrinter", "::", "emitBasicBlockEnd", "(", "MBB", ")", ";", "MipsTargetStreamer", "&", "TS", "=", "getTargetStreamer", "(", ")", ";" ]

LLVM

CellSPU

CPP

program_repair

MPU

620,714

[ "<FIXS>", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "NULL", ",", "<NUM_LIT>", ")", ")", ";", "<FIXE>" ]

[ "if", "(", "ArgRegIdx", "!=", "NumArgRegs", ")", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "ArgRegs", "[", "ArgRegIdx", "++", "]", ",", "Arg", ")", ")", ";", "}", "else", "{", "<BUGS>", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "Arg", ",", "PtrOff", ",", "NULL", ",", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "ArgOffset", "+=", "StackSlotSize", ";", "}", "break", ";" ]

GCC

sh

MD

next_suggestion

CPU

620,715

[ "<STR_LIT>", "\t", "\t", "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_TLSIE", ")", ")", "(", "use", "(", "reg", ":", "SI", "GBR_REG", ")", ")", "(", "use", "(", "reg", ":", "SI", "PIC_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "R0_REG", ")", ")", "]", "<STR_LIT>", "{", "return", "<STR_LIT>", "\t", "\t", "<STR_LIT>", "<STR_LIT>", "\t", "\t", "<STR_LIT>", "<STR_LIT>", "\t", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,716

[ "}" ]

[ "def", "F2_sfcmpge", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeS_3op", ">", ",", "Enc_c2b48e", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";", "let", "isCompare", "=", "<NUM_LIT>", ";" ]

GCC

sparc

CPP

program_repair

CPU

620,717

[ "<FIXS>", "emit_insn_before", "(", "gen_nop", "(", ")", ",", "next", ")", ";", "<FIXE>" ]

[ "break", ";", "}", "}", "elsenext", "=", "NEXT_INSN", "(", "insn", ")", ";", "if", "(", "insert_nop", ")", "<BUGS>", "emit_insn_after", "(", "gen_nop", "(", ")", ",", "insn", ")", ";", "<BUGE>", "}", "return", "<NUM_LIT>", ";", "}" ]

GCC

rs6000

CPP

stmt_completion

CPU

620,718

[ "_", "mm_sub_pd", "(", "_", "_", "m128d", "_", "_", "A", ",", "_", "_", "m128d", "_", "_", "B", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")" ]

GCC

rs6000

CPP

next_suggestion

CPU

620,719

[ "}" ]

[ "static", "void", "rs6000_disqualify_components", "(", "sbitmap", "components", ",", "edge", "e", ",", "sbitmap", "edge_components", ",", "bool", ")", "{", "if", "(", "bitmap_bit_p", "(", "edge_components", ",", "<NUM_LIT>", ")", "&&", "bitmap_bit_p", "(", "DF_LIVE_IN", "(", "e", "->", "dest", ")", ",", "<NUM_LIT>", ")", ")", "{", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "Disqualifying LR because GPR0 is live ", "<STR_LIT>", "<STR_LIT>", "on entry to bb %d\\n", "<STR_LIT>", ",", "e", "->", "dest", "->", "index", ")", ";", "bitmap_clear_bit", "(", "components", ",", "<NUM_LIT>", ")", ";" ]

LLVM

J2

CPP

next_suggestion

MPU

620,720

[ "}" ]

[ "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "return", "false", ";" ]

LLVM

AArch64

TD

program_repair

CPU

620,721

[ "<FIXS>", "NoItinerary", ">", ",", "Sched", "[", "WriteFPALU", "]", ">", "{", "<FIXE>" ]

[ "[", "(", "set", "(", "v4i32", "VPR128", ":", "$", "Rd", ")", ",", "(", "v4i32", "(", "opnode", "(", "timm", ":", "$", "Imm", ")", ",", "(", "neon_mov_imm_MSL_operand", ":", "$", "Simm", ")", ")", ")", ")", "]", ",", "<BUGS>", "NoItinerary", ">", "{", "<BUGE>", "bit", "Simm", ";", "let", "cmode", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Simm", "}", ";", "}" ]

GCC

arm

CPP

stmt_completion

CPU

620,722

[ "_", "_", "a", ")", ";" ]

[ "vld1_dup_p16", "(", "const", "poly16_t", "*", "_", "_", "a", ")", "{", "return", "(", "poly16x4_t", ")", "_", "_", "builtin_neon_vld1_dupv4hi", "(", "(", "const", "_", "_", "builtin_neon_hi", "*", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

620,723

[ "}", "else", "if", "(", "IDVal", ".", "startswith", "(", "<STR_LIT>", ".intel_syntax", "<STR_LIT>", ")", ")", "{" ]

[ "else", "if", "(", "IDVal", ".", "startswith", "(", "<STR_LIT>", ".code", "<STR_LIT>", ")", ")", "return", "ParseDirectiveCode", "(", "IDVal", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", ".", "startswith", "(", "<STR_LIT>", ".att_syntax", "<STR_LIT>", ")", ")", "{", "getParser", "(", ")", ".", "setAssemblerDialect", "(", "<NUM_LIT>", ")", ";", "return", "false", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,724

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

CPP

code_generation

CPU

620,725

[ "void", "AArch64AsmBackend", "::", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", "AArch64AsmBackend::relaxInstruction() unimplemented", "<STR_LIT>", ")", ";", "}" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

LLVM

X86

CPP

next_suggestion

CPU

620,726

[ "if", "(", "!", "doMergeWithPrevious", ")", "MBBI", "=", "NI", ";" ]

[ "if", "(", "(", "Opc", "==", "X86", "::", "ADD64ri32", "||", "Opc", "==", "X86", "::", "ADD64ri8", "||", "Opc", "==", "X86", "::", "ADD32ri", "||", "Opc", "==", "X86", "::", "ADD32ri8", ")", "&&", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "StackPtr", ")", "{", "assert", "(", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "StackPtr", ")", ";", "Offset", "+=", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MBB", ".", "erase", "(", "PI", ")", ";", "if", "(", "!", "doMergeWithPrevious", ")", "MBBI", "=", "NI", ";", "}", "else", "if", "(", "(", "Opc", "==", "X86", "::", "LEA32r", "||", "Opc", "==", "X86", "::", "LEA64_32r", ")", "&&", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "StackPtr", "&&", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "StackPtr", "&&", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "X86", "::", "NoRegister", "&&", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "X86", "::", "NoRegister", ")", "{", "Offset", "+=", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MBB", ".", "erase", "(", "PI", ")", ";" ]

GCC

frv

CPP

code_generation

VLIW

620,727

[ "void", "frv_final_prescan_insn", "(", "rtx", "insn", ",", "rtx", "*", "opvec", ",", "int", "noperands", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "INSN_P", "(", "insn", ")", ")", "{", "if", "(", "frv_insn_packing_flag", ">=", "<NUM_LIT>", ")", "{", "frv_insn_operands", "=", "opvec", ";", "frv_insn_packing_flag", "=", "PACKING_FLAG_P", "(", "insn", ")", ";", "}", "else", "if", "(", "recog_memoized", "(", "insn", ")", ">=", "<NUM_LIT>", "&&", "get_attr_acc_group", "(", "insn", ")", "==", "ACC_GROUP_ODD", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\tmnop.p\\n", "<STR_LIT>", ")", ";", "}", "}" ]

[ "Set", "up", "the", "packing", "bit", "for", "the", "current", "output", "insn", ".", "Note", "that", "this", "function", "is", "not", "called", "for", "asm", "insns", "." ]

LLVM

ARM

TD

next_suggestion

CPU

620,728

[ "}" ]

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "ShiftedRegAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPRnopc", ",", "GPRnopc", ",", "i32imm", ")", ";" ]

GCC

arm

CPP

stmt_completion

CPU

620,729

[ "_", "p", ")", ";" ]

[ "return", "_", "_", "builtin_mve_vrndxq_m_fv4sf", "(", "_", "_", "inactive", ",", "_", "_", "a", ",", "_" ]

LLVM

AArch64

CPP

next_suggestion

CPU

620,730

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "return", "EmitAllocateZABuffer", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitF128CSEL", "(", "MI", ",", "BB", ")", ";", "case", "TargetOpcode", "::", "STATEPOINT", ":", "MI", ".", "addOperand", "(", "*", "MI", ".", "getMF", "(", ")", ",", "MachineOperand", "::", "CreateReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ",", "true", ",", "false", ",", "true", ",", "false", ",", "true", ")", ")", ";", "[", "[", "fallthrough", "]", "]", ";", "case", "TargetOpcode", "::", "STACKMAP", ":", "case", "TargetOpcode", "::", "PATCHPOINT", ":", "return", "emitPatchPoint", "(", "MI", ",", "BB", ")", ";", "case", "TargetOpcode", "::", "PATCHABLE_EVENT_CALL", ":", "case", "TargetOpcode", "::", "PATCHABLE_TYPED_EVENT_CALL", ":", "return", "BB", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitLoweredCatchRet", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitDynamicProbedAlloc", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitTileLoad", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitTileLoad", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitTileLoad", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitTileLoad", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitTileLoad", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitTileLoad", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitTileLoad", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitTileLoad", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitTileLoad", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitTileLoad", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MI", ",", "BB", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,731

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseLongOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

620,732

[ "<NUM_LIT>", ";" ]

[ "def", "DDDD", ":", "RegisterClass", "<", "<STR_LIT>", ",", "[", "untyped", "]", ",", "<NUM_LIT>", ",", "(", "add", "DSeqQuads", ")", ">", "{", "let", "Size", "=" ]

GCC

bfin

MD

stmt_completion

DSP

620,733

[ "<STR_LIT>", ")", "]", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "V2HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

GCC

i386

CPP

stmt_completion

CPU

620,734

[ ",", "(", "_", "_", "v8hi", ")", "_", "_", "B", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_sll_epi16", "(", "_", "_", "m256i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_psllw256", "(", "(", "_", "_", "v16hi", ")", "_", "_", "A" ]

GCC

arm

CPP

next_suggestion

CPU

620,735

[ "}" ]

[ "vld4_lane_u32", "(", "const", "uint32_t", "*", "_", "_", "a", ",", "uint32x2x4_t", "_", "_", "b", ",", "const", "int", "_", "_", "c", ")", "{", "union", "{", "uint32x2x4_t", "_", "_", "i", ";", "_", "_", "builtin_neon_oi", "_", "_", "o", ";", "}", "_", "_", "bu", "=", "{", "_", "_", "b", "}", ";", "union", "{", "uint32x2x4_t", "_", "_", "i", ";", "_", "_", "builtin_neon_oi", "_", "_", "o", ";", "}", "_", "_", "rv", ";", "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld4_lanev2si", "(", "(", "const", "_", "_", "builtin_neon_si", "*", ")", "_", "_", "a", ",", "_", "_", "bu", ".", "_", "_", "o", ",", "_", "_", "c", ")", ";", "return", "_", "_", "rv", ".", "_", "_", "i", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

620,736

[ "<STR_LIT>", "Minimum SVE vector size should not be larger than its maximum!", "<STR_LIT>", ")", ";" ]

[ "bool", "HasMinSize", "=", "F", ".", "hasMinSize", "(", ")", ";", "bool", "StreamingSVEMode", "=", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", "aarch64_pstate_sm_enabled", "<STR_LIT>", ")", "||", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", "aarch64_pstate_sm_body", "<STR_LIT>", ")", ";", "bool", "StreamingCompatibleSVEMode", "=", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", "aarch64_pstate_sm_compatible", "<STR_LIT>", ")", ";", "unsigned", "MinSVEVectorSize", "=", "<NUM_LIT>", ";", "unsigned", "MaxSVEVectorSize", "=", "<NUM_LIT>", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "VScaleRange", ")", ")", "{", "ConstantRange", "CR", "=", "getVScaleRange", "(", "&", "F", ",", "<NUM_LIT>", ")", ";", "MinSVEVectorSize", "=", "CR", ".", "getUnsignedMin", "(", ")", ".", "getZExtValue", "(", ")", "*", "<NUM_LIT>", ";", "MaxSVEVectorSize", "=", "CR", ".", "getUnsignedMax", "(", ")", ".", "getZExtValue", "(", ")", "*", "<NUM_LIT>", ";", "}", "else", "{", "MinSVEVectorSize", "=", "SVEVectorBitsMinOpt", ";", "MaxSVEVectorSize", "=", "SVEVectorBitsMaxOpt", ";", "}", "assert", "(", "MinSVEVectorSize", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "SVE requires vector length in multiples of 128!", "<STR_LIT>", ")", ";", "assert", "(", "MaxSVEVectorSize", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "SVE requires vector length in multiples of 128!", "<STR_LIT>", ")", ";", "assert", "(", "(", "MaxSVEVectorSize", ">=", "MinSVEVectorSize", "||", "MaxSVEVectorSize", "==", "<NUM_LIT>", ")", "&&" ]

GCC

sparc

CPP

stmt_completion

CPU

620,737

[ "<NUM_LIT>", "||", "GET_MODE_SIZE", "(", "mode", ")", "<", "<NUM_LIT>", ")", ")", ";" ]

[ "return", "(", "(", "FP_REG_CLASS_P", "(", "class1", ")", "!=", "FP_REG_CLASS_P", "(", "class2", ")", ")", "&&", "(", "!", "TARGET_VIS3", "||", "GET_MODE_SIZE", "(", "mode", ")", ">" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

620,738

[ ")", "==", "Triple", "::", "ppc64", ";" ]

[ "PPCAsmParser", "(", "MCSubtargetInfo", "&", "_", "STI", ",", "MCAsmParser", "&", "_", "Parser", ")", ":", "MCTargetAsmParser", "(", ")", ",", "STI", "(", "_", "STI", ")", ",", "Parser", "(", "_", "Parser", ")", "{", "Triple", "TheTriple", "(", "STI", ".", "getTargetTriple", "(", ")", ")", ";", "IsPPC64", "=", "TheTriple", ".", "getArch", "(" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

620,739

[ "i32", ")", ";" ]

[ "if", "(", "V", ".", "getValueSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "V", ";", "assert", "(", "V", ".", "getValueSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ";", "SDValue", "SubRegIdx", "=", "CurDAG", "->", "getTargetConstant", "(", "PPC", "::", "sub_32", ",", "dl", ",", "MVT", "::" ]

GCC

i386

CPP

stmt_completion

CPU

620,740

[ "_", "P", ",", "_", "_", "m512h", "_", "_", "A", ")", "{" ]

[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_store_ph", "(", "void", "*", "_" ]

GCC

alpha

MD

program_repair

MPU

620,741

[ "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "use", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "TF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "trunctfsf2", "<STR_LIT>", "register_operand", "<STR_LIT>", "<STR_LIT>", "general_operand", "<STR_LIT>", "<STR_LIT>", "TARGET_HAS_XFLOATING_LIBS", "<STR_LIT>", "{", "rtx", "tmpf", ",", "sticky", ",", "arg", ",", "lo", ",", "hi" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

620,742

[ "{" ]

[ "bool", "hasVcmpxExecWARHazard", "(", ")", "const" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

620,743

[ "MaximumWorkGroupSize", ";" ]

[ "unsigned", "SIMachineFunctionInfo", "::", "getMaximumWorkGroupSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return" ]

GCC

mips

MD

stmt_completion

CPU

620,744

[ ")", ")", ")" ]

[ "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "if", "(", "BYTES_BIG_ENDIAN", ")", "emit_insn", "(", "gen_vec_perm_const_ps", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "const1_rtx", ",", "GEN_INT", "(", "<NUM_LIT>" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

620,745

[ "ResolveInfo", "::", "Common", ";" ]

[ "if", "(", "shndx", ">=", "llvm", "::", "ELF", "::", "SHN_HEXAGON_SCOMMON", "&&", "shndx", "<=", "llvm", "::", "ELF", "::", "SHN_HEXAGON_SCOMMON_8", ")", "return" ]

LLVM

RV16K

CPP

next_suggestion

Virtual ISA

620,746

[ "}" ]

[ "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", "expected '('", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "getLoc", "(", ")", ")", ")", ";", "if", "(", "parseRegister", "(", "Operands", ")", "!=", "MatchOperand_Success", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", "expected register", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", "expected ')'", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";" ]

GCC

m32r

CPP

program_repair

MPU

620,747

[ "<FIXS>", "rtx", "label", "=", "NULL_RTX", ";", "rtx", "final_src", "=", "NULL_RTX", ";", "<FIXE>" ]

[ "if", "(", "bytes", ")", "{", "<BUGS>", "rtx", "label", ";", "rtx", "final_src", ";", "<BUGE>", "rtx", "at_a_time", "=", "GEN_INT", "(", "MAX_MOVE_BYTES", ")", ";", "rtx", "rounded_total", "=", "GEN_INT", "(", "bytes", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

620,748

[ "PredReg", "=", "MI", ".", "getOperand", "(", "PIdx", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";" ]

[ "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "==", "-", "<NUM_LIT>", ")", "{", "PredReg", "=", "<NUM_LIT>", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]

GCC

mips

MD

stmt_completion

CPU

620,749

[ "]", ")" ]

[ "(", "define_code_iterator", "any_shiftrt", "[", "ashiftrt", "lshiftrt" ]

GCC

arm

CPP

stmt_completion

CPU

620,750

[ ",", "_", "_", "b", ")", ";" ]

[ "return", "_", "_", "builtin_neon_vmulfv4hf", "(", "_", "_", "a" ]

GCC

tilegx

MD

next_suggestion

VLIW

620,751

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_MOV_LARGE_PCREL_STEP4", ")", ")", "]" ]

GCC

arm

CPP

stmt_completion

CPU

620,752

[ "b", ")", ";" ]

[ "_", "_", "arm_vmaxq_s16", "(", "int16x8_t", "_", "_", "a", ",", "int16x8_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vmaxq_sv8hi", "(", "_", "_", "a", ",", "_", "_" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,753

[ "let", "mayLoad", "=", "<NUM_LIT>", ";" ]

[ "def", "L4_loadrh_ur", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "u2_0Imm", ":", "$", "Ii", ",", "u32_0Imm", ":", "$", "II", ")", ",", "<STR_LIT>", ",", "tc_bab0eed9", ",", "TypeLD", ">", ",", "Enc_4f677b", ",", "AddrModeRel", ",", "ImmRegShl", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseLongOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";" ]

GCC

rs6000

MD

next_suggestion

CPU

620,754

[ "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "GPR", "(", "reg", ":", "GPR", "CA_REGNO", ")" ]

GCC

msp430

MD

program_repair

MPU

620,755

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "subreg", ":", "PSI", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<NUM_LIT>", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", ")" ]

GCC

pdp11

MD

next_suggestion

MPU

620,756

[ "(", "clobber", "(", "reg", ":", "CC", "FCC_REGNUM", ")", ")", "]", ")", "]" ]

[ "(", "mult", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "mult", ":", "DF", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

620,757

[ ")", "const", "override", "{" ]

[ "bool", "isAliased", "(", "const", "MachineFrameInfo", "*" ]

GCC

m32c

MD

stmt_completion

MPU

620,758

[ ")", ")", ")" ]

[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]

GCC

i386

CPP

stmt_completion

CPU

620,759

[ "min_ps", ")", ";" ]

[ "_", "_", "A", "=", "_", "mm512_mask_mov_ps", "(", "_", "mm512_set1_ps", "(", "_", "_", "builtin_inff", "(", ")", ")", ",", "_", "_", "U", ",", "_", "_", "A", ")", ";", "_", "_", "MM512_REDUCE_OP", "(" ]

LLVM

Hexagon

TD

stmt_completion

DSP

620,760

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCommutable", "=" ]

GCC

sparc

MD

program_repair

CPU

620,761

[ "<FIXS>", "if", "(", "TARGET_FLAT", ")", "sparc_flat_expand_prologue", "(", ")", "elsesparc_expand_prologue", "(", ")", "<FIXE>" ]

[ "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<STR_LIT>", "{", "<BUGS>", "sparc_expand_prologue", "(", ")", "<BUGE>", "DONE", "}", ")" ]

GCC

m32c

CPP

next_suggestion

MPU

620,762

[ "neg", "=", "!", "neg", ";" ]

[ "SItype", "res", ";", "if", "(", "a", "<", "<NUM_LIT>", ")", "{", "a", "=", "-", "a", ";", "neg", "=", "!", "neg", ";", "}", "if", "(", "b", "<", "<NUM_LIT>", ")", "{", "b", "=", "-", "b", ";" ]

GCC

i386

CPP

program_repair

CPU

620,763

[ "<FIXS>", "gen_pop", "(", "rtx", "arg", ",", "bool", "ppx_p", ")", "<FIXE>", "<FIXS>", "rtx", "stack", "=", "gen_rtx_MEM", "(", "word_mode", ",", "gen_rtx_POST_INC", "(", "Pmode", ",", "stack_pointer_rtx", ")", ")", ";", "return", "ppx_p", "?", "gen_popp_di", "(", "arg", ",", "stack", ")", ":", "gen_rtx_SET", "(", "arg", ",", "stack", ")", ";", "<FIXE>" ]

[ "rtx", "<BUGS>", "gen_pop", "(", "rtx", "arg", ")", "<BUGE>", "{", "if", "(", "REG_P", "(", "arg", ")", "&&", "GET_MODE", "(", "arg", ")", "!=", "word_mode", ")", "arg", "=", "gen_rtx_REG", "(", "word_mode", ",", "REGNO", "(", "arg", ")", ")", ";", "<BUGS>", "return", "gen_rtx_SET", "(", "arg", ",", "gen_rtx_MEM", "(", "word_mode", ",", "gen_rtx_POST_INC", "(", "Pmode", ",", "stack_pointer_rtx", ")", ")", ")", ";", "<BUGE>", "}", "rtx" ]

LLVM

Mips

CPP

stmt_completion

CPU

620,764

[ "MipsFunctionInfo", ">", "(", ")", ";" ]

[ "explicit", "MipsFastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "*", "libInfo", ")", ":", "FastISel", "(", "funcInfo", ",", "libInfo", ")", ",", "TM", "(", "funcInfo", ".", "MF", "->", "getTarget", "(", ")", ")", ",", "Subtarget", "(", "&", "funcInfo", ".", "MF", "->", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ")", ",", "TII", "(", "*", "Subtarget", "->", "getInstrInfo", "(", ")", ")", ",", "TLI", "(", "*", "Subtarget", "->", "getTargetLowering", "(", ")", ")", "{", "MFI", "=", "funcInfo", ".", "MF", "->", "getInfo", "<" ]

LLVM

Mips

CPP

stmt_completion

CPU

620,765

[ "false", ";" ]

[ "bool", "Mips16InstrInfo", "::", "isCopyInstr", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "*", "&", "Src", ",", "const", "MachineOperand", "*", "&", "Dest", ")", "const", "{", "if", "(", "MI", ".", "isMoveReg", "(", ")", ")", "{", "Dest", "=", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Src", "=", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "return" ]

LLVM

X86

CPP

code_generation

CPU

620,766

[ "static", "const", "unsigned", "*", "lookup", "(", "unsigned", "opcode", ",", "unsigned", "domain", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "array_lengthof", "(", "ReplaceableInstrs", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "ReplaceableInstrs", "[", "i", "]", "[", "domain", "-", "<NUM_LIT>", "]", "==", "opcode", ")", "return", "ReplaceableInstrs", "[", "i", "]", ";", "return", "<NUM_LIT>", ";", "}" ]

[ "This", "method", "finds", "the", "value", "with", "the", "given", "Name", "in", "the", "the", "symbol", "table", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,767

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";" ]

GCC

i386

MD

stmt_completion

CPU

620,768

[ ")", ")" ]

[ "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "ix86_expand_set_or_cpymem", "(", "operands", "[", "<NUM_LIT>", "]", ",", "NULL", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "true" ]

GCC

tilegx

CPP

next_suggestion

VLIW

620,769

[ "}" ]

[ "gcc_assert", "(", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", ";", "if", "(", "output_memory_autoinc_first", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "%s", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "else", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

620,770

[ "}", "=", "<NUM_LIT>", ";" ]

[ "def", "F2_dfcmpge", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeALU64", ">", ",", "Enc_fcf7a7", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

LLVM

AArch64

CPP

next_suggestion

CPU

620,771

[ "break", ";" ]

[ "Scale", "=", "TypeSize", "::", "Scalable", "(", "<NUM_LIT>", ")", ";", "Width", "=", "SVEMaxBytesPerVector", "*", "<NUM_LIT>", ";", "MinOffset", "=", "-", "<NUM_LIT>", ";", "MaxOffset", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "TypeSize", "::", "Scalable", "(", "<NUM_LIT>", ")", ";", "Width", "=", "SVEMaxBytesPerVector", "*", "<NUM_LIT>", ";", "MinOffset", "=", "-", "<NUM_LIT>", ";", "MaxOffset", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "TypeSize", "::", "Scalable", "(", "<NUM_LIT>", ")", ";", "Width", "=", "SVEMaxBytesPerVector", "/", "<NUM_LIT>", ";", "MinOffset", "=", "-", "<NUM_LIT>", ";", "MaxOffset", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "TypeSize", "::", "Scalable", "(", "<NUM_LIT>", ")", ";", "Width", "=", "SVEMaxBytesPerVector", ";", "MinOffset", "=", "-", "<NUM_LIT>", ";", "MaxOffset", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "TypeSize", "::", "Scalable", "(", "<NUM_LIT>", ")", ";", "Width", "=", "SVEMaxBytesPerVector", ";", "MinOffset", "=", "-", "<NUM_LIT>", ";", "MaxOffset", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "TypeSize", "::", "Scalable", "(", "<NUM_LIT>", ")", ";", "Width", "=", "SVEMaxBytesPerVector", "/", "<NUM_LIT>", ";", "MinOffset", "=", "-", "<NUM_LIT>", ";", "MaxOffset", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "TypeSize", "::", "Scalable", "(", "<NUM_LIT>", ")", ";", "Width", "=", "SVEMaxBytesPerVector", "/", "<NUM_LIT>", ";", "MinOffset", "=", "-", "<NUM_LIT>", ";", "MaxOffset", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "TypeSize", "::", "Scalable", "(", "<NUM_LIT>", ")", ";", "Width", "=", "SVEMaxBytesPerVector", "/", "<NUM_LIT>", ";", "MinOffset", "=", "-", "<NUM_LIT>", ";", "MaxOffset", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "TypeSize", "::", "Fixed", "(", "<NUM_LIT>", ")", ";", "Width", "=", "<NUM_LIT>", ";", "MinOffset", "=", "-", "<NUM_LIT>", ";", "MaxOffset", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "TypeSize", "::", "Fixed", "(", "<NUM_LIT>", ")", ";", "Width", "=", "<NUM_LIT>", ";", "MinOffset", "=", "-", "<NUM_LIT>", ";", "MaxOffset", "=", "<NUM_LIT>", ";" ]

GCC

i386

MD

program_repair

CPU

620,772

[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "SWI1248_AVX512BWDQ", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "any_logic", ":", "SWI1248_AVX512BWDQ", "(", "match_operand", ":", "SWI1248_AVX512BWDQ", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SWI1248_AVX512BWDQ", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>" ]

[ "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SWI1248_AVX512BW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "any_logic", ":", "SWI1248_AVX512BW", "(", "match_operand", ":", "SWI1248_AVX512BW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SWI1248_AVX512BW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "{", "if", "(", "!", "TARGET_AVX512DQ", "&", "&", "MODE", ">", "mode", "=", "=", "QImode", ")" ]

GCC

powerpcspe

CPP

code_generation

CPU

620,773

[ "static", "void", "rs6000_xcoff_output_readwrite_section_asm_op", "(", "const", "void", "*", "directive", ")", "{", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t.csect %s[RW],%s\\n", "<STR_LIT>", ",", "*", "(", "const", "char", "*", "const", "*", ")", "directive", ",", "XCOFF_CSECT_DEFAULT_ALIGNMENT_STR", ")", ";", "}" ]

[ "Likewise", "for", "read-write", "sections", "." ]

GCC

pru

CPP

stmt_completion

CPU

620,774

[ ";" ]

[ "const_tree", "fntype", "=", "TREE_TYPE", "(", "fun", "->", "decl", ")", ";", "gimple_seq", "body", "=", "gimple_body", "(", "current_function_decl", ")", ";", "memset", "(", "&", "wi", ",", "<NUM_LIT>", ",", "sizeof", "(", "wi", ")", ")", ";", "wi", ".", "info", "=", "NULL" ]

LLVM

X86

CPP

next_suggestion

CPU

620,775

[ "}", "else", "if", "(", "DstVT", "!=", "MVT", "::", "i8", ")", "{" ]

[ "Register", "ResultReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "ResultReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "MVT", "SrcVT", "=", "TLI", ".", "getSimpleValueType", "(", "DL", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "if", "(", "SrcVT", "==", "MVT", "::", "i1", ")", "{", "Register", "ZExtReg", "=", "fastEmitZExtFromI1", "(", "MVT", "::", "i8", ",", "ResultReg", ",", "false", ")", ";", "if", "(", "ZExtReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "ResultReg", "=", "createResultReg", "(", "&", "X86", "::", "GR8RegClass", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "X86", "::", "NEG8r", ")", ",", "ResultReg", ")", ".", "addReg", "(", "ZExtReg", ")", ";", "SrcVT", "=", "MVT", "::", "i8", ";", "}", "if", "(", "DstVT", "==", "MVT", "::", "i16", ")", "{", "Register", "Result32", "=", "createResultReg", "(", "&", "X86", "::", "GR32RegClass", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "X86", "::", "MOVSX32rr8", ")", ",", "Result32", ")", ".", "addReg", "(", "ResultReg", ")", ";", "ResultReg", "=", "fastEmitInst_extractsubreg", "(", "MVT", "::", "i16", ",", "Result32", ",", "true", ",", "X86", "::", "sub_16bit", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,776

[ "let", "InputType", "=", "<STR_LIT>", ";" ]

[ "def", "A4_rcmpneqi", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_b8c967", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

620,777

[ "<STR_LIT>", ";" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=" ]

GCC

rs6000

MD

next_suggestion

CPU

620,778

[ "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SFDF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "SFDF", "(", "match_operand", ":", "SFDF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

620,779

[ "::", "<STR_LIT>", ";" ]

[ "const", "uint64_t", "F", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", ";", "return", "(", "F", ">>", "<STR_LIT>", "::", "<STR_LIT>", ")", "&", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,780

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

GCC

pa

CPP

stmt_completion

CPU

620,781

[ ";" ]

[ "static", "rtx", "pa_trampoline_adjust_address", "(", "rtx", "addr", ")", "{", "if", "(", "!", "TARGET_64BIT", ")", "addr", "=", "memory_address", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "addr", ",", "<NUM_LIT>", ")", ")", ";", "return", "addr" ]

GCC

microblaze

CPP

code_generation

MPU

620,782

[ "int", "microblaze_can_use_return_insn", "(", "void", ")", "{", "if", "(", "!", "reload_completed", ")", "return", "<NUM_LIT>", ";", "if", "(", "df_regs_ever_live_p", "(", "MB_ABI_SUB_RETURN_ADDR_REGNUM", ")", "||", "profile_flag", ")", "return", "<NUM_LIT>", ";", "if", "(", "current_frame_info", ".", "initialized", ")", "return", "current_frame_info", ".", "total_size", "==", "<NUM_LIT>", ";", "return", "compute_frame_size", "(", "get_frame_size", "(", ")", ")", "==", "<NUM_LIT>", ";", "}" ]

[ "Return", "nonzero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", ".", "This", "allows", "the", "optimizer", "to", "omit", "jumps", "to", "jumps", "if", "no", "stack", "was", "created", "." ]

GCC

c6x

CPP

code_generation

VLIW

620,783

[ "static", "void", "insn_set_clock", "(", "rtx", "insn", ",", "int", "cycle", ")", "{", "unsigned", "uid", "=", "INSN_UID", "(", "insn", ")", ";", "if", "(", "uid", ">=", "INSN_INFO_LENGTH", ")", "insn_info", ".", "safe_grow", "(", "uid", "*", "<NUM_LIT>", "/", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "true", ")", ";", "INSN_INFO_ENTRY", "(", "uid", ")", ".", "clock", "=", "cycle", ";", "INSN_INFO_ENTRY", "(", "uid", ")", ".", "new", "_", "cond", "=", "NULL", ";", "INSN_INFO_ENTRY", "(", "uid", ")", ".", "reservation", "=", "<NUM_LIT>", ";", "INSN_INFO_ENTRY", "(", "uid", ")", ".", "ebb_start", "=", "false", ";", "}" ]

[ "Set", "the", "clock", "cycle", "of", "INSN", "to", "CYCLE", ".", "Also", "clears", "the", "insn", "'s", "entry", "in", "new_conditions", "." ]

LLVM

X86

CPP

next_suggestion

CPU

620,784

[ "case", "AsmToken", "::", "Star", ":", "SM", ".", "onStar", "(", ")", ";", "break", ";" ]

[ "if", "(", "Identifier", ".", "count", "(", "'", ".", "'", ")", "&&", "(", "PrevTK", "==", "AsmToken", "::", "RBrac", "||", "PrevTK", "==", "AsmToken", "::", "RParen", ")", ")", "{", "if", "(", "ParseIntelDotOperator", "(", "SM", ",", "End", ")", ")", "return", "true", ";", "break", ";", "}", "}", "if", "(", "isParsingMSInlineAsm", "(", ")", ")", "{", "if", "(", "unsigned", "OpKind", "=", "IdentifyIntelInlineAsmOperator", "(", "Identifier", ")", ")", "{", "if", "(", "int64_t", "Val", "=", "ParseIntelInlineAsmOperator", "(", "OpKind", ")", ")", "{", "if", "(", "SM", ".", "onInteger", "(", "Val", ",", "ErrMsg", ")", ")", "return", "Error", "(", "IdentLoc", ",", "ErrMsg", ")", ";", "}", "else", "{", "return", "true", ";", "}", "break", ";", "}", "if", "(", "TK", "==", "AsmToken", "::", "At", "&&", "Parser", ".", "parseIdentifier", "(", "Identifier", ")", ")", "return", "Error", "(", "IdentLoc", ",", "<STR_LIT>", "expected identifier", "<STR_LIT>", ")", ";", "if", "(", "ParseIntelInlineAsmIdentifier", "(", "Val", ",", "Identifier", ",", "Info", ",", "false", ",", "End", ")", ")", "return", "true", ";", "else", "if", "(", "SM", ".", "onIdentifierExpr", "(", "Val", ",", "Identifier", ",", "Info", ",", "FieldInfo", ".", "Type", ",", "true", ",", "ErrMsg", ")", ")", "return", "Error", "(", "IdentLoc", ",", "ErrMsg", ")", ";", "break", ";", "}", "if", "(", "Parser", ".", "isParsingMasm", "(", ")", ")", "{", "if", "(", "unsigned", "OpKind", "=", "IdentifyMasmOperator", "(", "Identifier", ")", ")", "{", "int64_t", "Val", ";", "if", "(", "ParseMasmOperator", "(", "OpKind", ",", "Val", ")", ")", "return", "true", ";", "if", "(", "SM", ".", "onInteger", "(", "Val", ",", "ErrMsg", ")", ")", "return", "Error", "(", "IdentLoc", ",", "ErrMsg", ")", ";", "break", ";", "}", "if", "(", "!", "getParser", "(", ")", ".", "lookUpType", "(", "Identifier", ",", "FieldInfo", ".", "Type", ")", ")", "{", "Lex", "(", ")", ";", "bool", "EndDot", "=", "parseOptionalToken", "(", "AsmToken", "::", "Dot", ")", ";", "while", "(", "EndDot", "||", "(", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "getTok", "(", ")", ".", "getString", "(", ")", ".", "startswith", "(", "<STR_LIT>", ".", "<STR_LIT>", ")", ")", ")", "{", "getParser", "(", ")", ".", "parseIdentifier", "(", "Identifier", ")", ";", "if", "(", "!", "EndDot", ")", "Identifier", ".", "consume_front", "(", "<STR_LIT>", ".", "<STR_LIT>", ")", ";", "EndDot", "=", "Identifier", ".", "consume_back", "(", "<STR_LIT>", ".", "<STR_LIT>", ")", ";", "if", "(", "getParser", "(", ")", ".", "lookUpField", "(", "FieldInfo", ".", "Type", ".", "Name", ",", "Identifier", ",", "FieldInfo", ")", ")", "{", "SMLoc", "IDEnd", "=", "SMLoc", "::", "getFromPointer", "(", "Identifier", ".", "data", "(", ")", "+", "Identifier", ".", "size", "(", ")", ")", ";", "return", "Error", "(", "IdentLoc", ",", "<STR_LIT>", "Unable to lookup field reference!", "<STR_LIT>", ",", "SMRange", "(", "IdentLoc", ",", "IDEnd", ")", ")", ";", "}", "if", "(", "!", "EndDot", ")", "EndDot", "=", "parseOptionalToken", "(", "AsmToken", "::", "Dot", ")", ";", "}", "if", "(", "SM", ".", "onInteger", "(", "FieldInfo", ".", "Offset", ",", "ErrMsg", ")", ")", "return", "Error", "(", "IdentLoc", ",", "ErrMsg", ")", ";", "break", ";", "}", "}", "if", "(", "getParser", "(", ")", ".", "parsePrimaryExpr", "(", "Val", ",", "End", ",", "&", "FieldInfo", ".", "Type", ")", ")", "{", "return", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "Unexpected identifier!", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "SM", ".", "onIdentifierExpr", "(", "Val", ",", "Identifier", ",", "Info", ",", "FieldInfo", ".", "Type", ",", "false", ",", "ErrMsg", ")", ")", "{", "return", "Error", "(", "IdentLoc", ",", "ErrMsg", ")", ";", "}", "break", ";", "}", "case", "AsmToken", "::", "Integer", ":", "{", "SMLoc", "Loc", "=", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "IntVal", "=", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "End", "=", "consumeToken", "(", ")", ";", "UpdateLocLex", "=", "false", ";", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Identifier", ")", "{", "StringRef", "IDVal", "=", "getTok", "(", ")", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", "f", "<STR_LIT>", "||", "IDVal", "==", "<STR_LIT>", "b", "<STR_LIT>", ")", "{", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "getDirectionalLocalSymbol", "(", "IntVal", ",", "IDVal", "==", "<STR_LIT>", "b", "<STR_LIT>", ")", ";", "MCSymbolRefExpr", "::", "VariantKind", "Variant", "=", "MCSymbolRefExpr", "::", "VK_None", ";", "const", "MCExpr", "*", "Val", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Variant", ",", "getContext", "(", ")", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", "b", "<STR_LIT>", "&&", "Sym", "->", "isUndefined", "(", ")", ")", "return", "Error", "(", "Loc", ",", "<STR_LIT>", "invalid reference to undefined symbol", "<STR_LIT>", ")", ";", "StringRef", "Identifier", "=", "Sym", "->", "getName", "(", ")", ";", "InlineAsmIdentifierInfo", "Info", ";", "AsmTypeInfo", "Type", ";", "if", "(", "SM", ".", "onIdentifierExpr", "(", "Val", ",", "Identifier", ",", "Info", ",", "Type", ",", "isParsingMSInlineAsm", "(", ")", ",", "ErrMsg", ")", ")", "return", "Error", "(", "Loc", ",", "ErrMsg", ")", ";", "End", "=", "consumeToken", "(", ")", ";", "}", "else", "{", "if", "(", "SM", ".", "onInteger", "(", "IntVal", ",", "ErrMsg", ")", ")", "return", "Error", "(", "Loc", ",", "ErrMsg", ")", ";", "}", "}", "else", "{", "if", "(", "SM", ".", "onInteger", "(", "IntVal", ",", "ErrMsg", ")", ")", "return", "Error", "(", "Loc", ",", "ErrMsg", ")", ";", "}", "break", ";", "}", "case", "AsmToken", "::", "Plus", ":", "if", "(", "SM", ".", "onPlus", "(", "ErrMsg", ")", ")", "return", "Error", "(", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "ErrMsg", ")", ";", "break", ";", "case", "AsmToken", "::", "Minus", ":", "if", "(", "SM", ".", "onMinus", "(", "ErrMsg", ")", ")", "return", "Error", "(", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "ErrMsg", ")", ";", "break", ";", "case", "AsmToken", "::", "Tilde", ":", "SM", ".", "onNot", "(", ")", ";", "break", ";" ]

GCC

avr

MD

next_suggestion

MPU

620,785

[ "(", "lshiftrt", ":", "ALL2", "(", "match_dup", "<NUM_LIT>", ")" ]

[ "[", "(", "match_scratch", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "ALL2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "ALL2", "(", "match_operand", ":", "ALL2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "REG_CC", ")", ")", "]", ")", "]", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]

GCC

i386

MD

stmt_completion

CPU

620,786

[ ")", ")", ")" ]

[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]

GCC

arm

CPP

stmt_completion

CPU

620,787

[ "<STR_LIT>", ",", "current_tune", "->", "fusible_ops", ")", ";" ]

[ "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t\\t", "<STR_LIT>", "ASM_COMMENT_START", "<STR_LIT>", "prefer_ldrd_strd:\\t%d\\n", "<STR_LIT>", ",", "(", "int", ")", "current_tune", "->", "prefer_ldrd_strd", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t\\t", "<STR_LIT>", "ASM_COMMENT_START", "<STR_LIT>", "logical_op_non_short_circuit:\\t[%d,%d]\\n", "<STR_LIT>", ",", "(", "int", ")", "current_tune", "->", "logical_op_non_short_circuit_thumb", ",", "(", "int", ")", "current_tune", "->", "logical_op_non_short_circuit_arm", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t\\t", "<STR_LIT>", "ASM_COMMENT_START", "<STR_LIT>", "disparage_flag_setting_t16_encodings:\\t%d\\n", "<STR_LIT>", ",", "(", "int", ")", "current_tune", "->", "disparage_flag_setting_t16_encodings", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t\\t", "<STR_LIT>", "ASM_COMMENT_START", "<STR_LIT>", "string_ops_prefer_neon:\\t%d\\n", "<STR_LIT>", ",", "(", "int", ")", "current_tune", "->", "string_ops_prefer_neon", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t\\t", "<STR_LIT>", "ASM_COMMENT_START", "<STR_LIT>", "max_insns_inline_memset:\\t%d\\n", "<STR_LIT>", ",", "current_tune", "->", "max_insns_inline_memset", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t\\t", "<STR_LIT>", "ASM_COMMENT_START", "<STR_LIT>", "fusible_ops:\\t%u\\n" ]

LLVM

ARM

CPP

next_suggestion

CPU

620,788

[ "}" ]

[ "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Hint", "=", "MRI", "->", "getRegAllocationHint", "(", "Reg", ")", ";", "if", "(", "(", "Hint", ".", "first", "==", "(", "unsigned", ")", "<STR_LIT>", "::", "<STR_LIT>", "||", "Hint", ".", "first", "==", "(", "unsigned", ")", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Hint", ".", "second", ")", ")", "{", "unsigned", "OtherReg", "=", "Hint", ".", "second", ";", "Hint", "=", "MRI", "->", "getRegAllocationHint", "(", "OtherReg", ")", ";", "if", "(", "Hint", ".", "second", "==", "Reg", ")", "MRI", "->", "setRegAllocationHint", "(", "OtherReg", ",", "Hint", ".", "first", ",", "NewReg", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

620,789

[ "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

LLVM

Hexagon

TD

stmt_completion

DSP

620,790

[ "<NUM_LIT>", ";" ]

[ "def", "L2_loadruh_pi", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "s4_1Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_44d3da28", ",", "TypeLD", ">", ",", "Enc_152467", ",", "PredNewRel", ",", "PostInc_BaseImm", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=" ]

GCC

rs6000

CPP

program_repair

CPU

620,791

[ "<FIXS>", "if", "(", "gregno", "+", "n_words", "-", "<NUM_LIT>", ">", "GP_ARG_MAX_REG", ")", "<FIXE>" ]

[ "gregno", "+=", "(", "<NUM_LIT>", "-", "gregno", ")", "&", "<NUM_LIT>", ";", "<BUGS>", "if", "(", "gregno", "+", "n_words", "-", "<NUM_LIT>", "<=", "GP_ARG_MAX_REG", ")", "return", "gen_rtx_REG", "(", "mode", ",", "gregno", ")", ";", "else", "<BUGE>", "return", "NULL_RTX", ";", "}", "}", "else" ]

GCC

i386

CPP

stmt_completion

CPU

620,792

[ "fndecl", ")", "{" ]

[ "enum", "calling_abi", "ix86_function_abi", "(", "const_tree" ]

LLVM

X86

TD

program_repair

CPU

620,793

[ "<FIXS>", "EVEX", ",", "TAPD", ",", "Sched", "[", "WriteVecExtract", "]", ">", ";", "<FIXE>" ]

[ "OpcodeStr", "#", "<STR_LIT>", ",", "[", "(", "set", "GRC", ":", "$", "dst", ",", "(", "extractelt", "(", "_", ".", "VT", "_", ".", "RC", ":", "$", "src1", ")", ",", "imm", ":", "$", "src2", ")", ")", "]", ">", ",", "<BUGS>", "EVEX", ",", "TAPD", ",", "Sched", "[", "WriteShuffle", "]", ">", ";", "<BUGE>", "def", "mr", ":", "AVX512Ii8", "<NUM_LIT>", ",", "MRMDestMem", ",", "(", "outs", ")", ",", "(", "ins", "_", ".", "ScalarMemOp", ":", "$", "dst", ",", "_", ".", "RC", ":", "$", "src1", ",", "u8imm", ":", "$", "src2", ")", "," ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

620,794

[ "SUnit", "*", "Pred", "=", "PredDep", ".", "getSUnit", "(", ")", ";" ]

[ "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "i", "]", ";", "unsigned", "Color", "=", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", ";", "if", "(", "RealID", ".", "find", "(", "Color", ")", "==", "RealID", ".", "end", "(", ")", ")", "{", "int", "ID", "=", "CurrentBlocks", ".", "size", "(", ")", ";", "BlockPtrs", ".", "push_back", "(", "std", "::", "make_unique", "<", "SIScheduleBlock", ">", "(", "DAG", ",", "this", ",", "ID", ")", ")", ";", "CurrentBlocks", ".", "push_back", "(", "BlockPtrs", ".", "rbegin", "(", ")", "->", "get", "(", ")", ")", ";", "RealID", "[", "Color", "]", "=", "ID", ";", "}", "CurrentBlocks", "[", "RealID", "[", "Color", "]", "]", "->", "addUnit", "(", "SU", ")", ";", "Node2CurrentBlock", "[", "SU", "->", "NodeNum", "]", "=", "RealID", "[", "Color", "]", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "i", "]", ";", "int", "SUID", "=", "Node2CurrentBlock", "[", "i", "]", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "if", "(", "Node2CurrentBlock", "[", "Succ", "->", "NodeNum", "]", "!=", "SUID", ")", "CurrentBlocks", "[", "SUID", "]", "->", "addSucc", "(", "CurrentBlocks", "[", "Node2CurrentBlock", "[", "Succ", "->", "NodeNum", "]", "]", ",", "SuccDep", ".", "isCtrl", "(", ")", "?", "NoData", ":", "Data", ")", ";", "}", "for", "(", "SDep", "&", "PredDep", ":", "SU", "->", "Preds", ")", "{" ]

LLVM

AArch64

TD

next_suggestion

CPU

620,795

[ "}" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]

GCC

i386

MD

program_repair

CPU

620,796

[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

620,797

[ ",", "Mods", ")", ")", "return", "false", ";" ]

[ "bool", "AMDGPUDAGToDAGISel", "::", "SelectVOP3PMadMixModsExt", "(", "SDValue", "In", ",", "SDValue", "&", "Src", ",", "SDValue", "&", "SrcMods", ")", "const", "{", "unsigned", "Mods", "=", "<NUM_LIT>", ";", "if", "(", "!", "SelectVOP3PMadMixModsImpl", "(", "In", ",", "Src" ]

GCC

pdp10

CPP

code_generation

MPU

620,798

[ "int", "pdp10_starting_frame_offset", "(", ")", "{", "return", "<NUM_LIT>", ";", "}" ]

[ "Called", "by", "the", "STARTING_FRAME_OFFSET", "macro", "." ]

GCC

arm

MD

next_suggestion

CPU

620,799

[ "(", "UNSPEC_VQRSHRN_S_N", "<STR_LIT>", ")", "(", "UNSPEC_VQRSHRN_U_N", "<STR_LIT>", ")" ]

[ "(", "UNSPEC_VRSHL_S", "<STR_LIT>", ")", "(", "UNSPEC_VRSHL_U", "<STR_LIT>", ")", "(", "UNSPEC_VQSHL_S", "<STR_LIT>", ")", "(", "UNSPEC_VQSHL_U", "<STR_LIT>", ")", "(", "UNSPEC_VQRSHL_S", "<STR_LIT>", ")", "(", "UNSPEC_VQRSHL_U", "<STR_LIT>", ")", "(", "UNSPEC_VSHR_S_N", "<STR_LIT>", ")", "(", "UNSPEC_VSHR_U_N", "<STR_LIT>", ")", "(", "UNSPEC_VRSHR_S_N", "<STR_LIT>", ")", "(", "UNSPEC_VRSHR_U_N", "<STR_LIT>", ")", "(", "UNSPEC_VSHRN_N", "<STR_LIT>", ")", "(", "UNSPEC_VRSHRN_N", "<STR_LIT>", ")" ]