Compiler_Type
stringclasses 2
values | Target
stringclasses 176
values | Programming Language
stringclasses 3
values | Task
stringclasses 4
values | Target_Type
stringclasses 7
values | Idx
int64 0
636k
| Ground_Truth
listlengths 0
2.32k
| Input
listlengths 1
1.02k
|
|---|---|---|---|---|---|---|---|
LLVM
|
AArch64
|
TD
|
stmt_completion
|
CPU
| 620,500 |
[
"=",
"<STR_LIT>",
";"
] |
[
"class",
"NeonI_3VDL_3Op",
"<",
"bit",
"q",
",",
"bit",
"u",
",",
"bits",
"<",
"<NUM_LIT>",
">",
"size",
",",
"bits",
"<",
"<NUM_LIT>",
">",
"opcode",
",",
"string",
"asmop",
",",
"string",
"ResS",
",",
"string",
"OpS",
",",
"SDPatternOperator",
"opnode",
",",
"ValueType",
"ResTy",
",",
"ValueType",
"OpTy",
">",
":",
"NeonI_3VDiff",
"<",
"q",
",",
"u",
",",
"size",
",",
"opcode",
",",
"(",
"outs",
"VPR128",
":",
"$",
"Rd",
")",
",",
"(",
"ins",
"VPR128",
":",
"$",
"src",
",",
"VPR64",
":",
"$",
"Rn",
",",
"VPR64",
":",
"$",
"Rm",
")",
",",
"asmop",
"#",
"<STR_LIT>",
"#",
"ResS",
"#",
"<STR_LIT>",
"#",
"OpS",
"#",
"<STR_LIT>",
"#",
"OpS",
",",
"[",
"(",
"set",
"(",
"ResTy",
"VPR128",
":",
"$",
"Rd",
")",
",",
"(",
"ResTy",
"(",
"opnode",
"(",
"ResTy",
"VPR128",
":",
"$",
"src",
")",
",",
"(",
"OpTy",
"VPR64",
":",
"$",
"Rn",
")",
",",
"(",
"OpTy",
"VPR64",
":",
"$",
"Rm",
")",
")",
")",
")",
"]",
",",
"NoItinerary",
">",
"{",
"let",
"Constraints"
] |
GCC
|
rs6000
|
CPP
|
next_suggestion
|
CPU
| 620,501 |
[
"}"
] |
[
"rtx",
"out_set",
",",
"in_set",
";",
"out_set",
"=",
"single_set",
"(",
"out_insn",
")",
";",
"if",
"(",
"out_set",
")",
"{",
"in_set",
"=",
"single_set",
"(",
"in_insn",
")",
";",
"if",
"(",
"in_set",
")",
"return",
"reg_mentioned_p",
"(",
"SET_DEST",
"(",
"out_set",
")",
",",
"SET_SRC",
"(",
"in_set",
")",
")",
";"
] |
GCC
|
i386
|
MD
|
program_repair
|
CPU
| 620,502 |
[
"<FIXS>",
"(",
"define_expand",
"<STR_LIT>",
"<FIXE>"
] |
[
"elt",
"*",
"GET_MODE_SIZE",
"(",
"ssescalarmode",
">",
"mode",
")",
")",
"}",
")",
"<BUGS>",
"(",
"define_expand",
"<STR_LIT>",
"<BUGE>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"VF2",
"<NUM_LIT>",
"<STR_LIT>",
")",
"(",
"vec_select",
":",
"VF2",
"(",
"match_operand",
":",
"VF2",
"<NUM_LIT>",
"<STR_LIT>",
")"
] |
GCC
|
mips
|
CPP
|
next_suggestion
|
CPU
| 620,503 |
[
"memcpy",
"(",
"rname",
"+",
"<NUM_LIT>",
",",
"<STR_LIT>",
"data",
"<STR_LIT>",
",",
"<NUM_LIT>",
")",
";"
] |
[
"else",
"if",
"(",
"decl",
"&&",
"DECL_SECTION_NAME",
"(",
"decl",
")",
")",
"{",
"const",
"char",
"*",
"name",
"=",
"TREE_STRING_POINTER",
"(",
"DECL_SECTION_NAME",
"(",
"decl",
")",
")",
";",
"if",
"(",
"DECL_ONE_ONLY",
"(",
"decl",
")",
"&&",
"strncmp",
"(",
"name",
",",
"<STR_LIT>",
".gnu.linkonce.t.",
"<STR_LIT>",
",",
"<NUM_LIT>",
")",
"==",
"<NUM_LIT>",
")",
"{",
"char",
"*",
"rname",
"=",
"ASTRDUP",
"(",
"name",
")",
";",
"rname",
"[",
"<NUM_LIT>",
"]",
"=",
"'",
"d",
"'",
";",
"named_section_real",
"(",
"rname",
",",
"SECTION_LINKONCE",
"|",
"SECTION_WRITE",
",",
"decl",
")",
";",
"}",
"else",
"if",
"(",
"flag_function_sections",
"&&",
"flag_data_sections",
"&&",
"strncmp",
"(",
"name",
",",
"<STR_LIT>",
".text.",
"<STR_LIT>",
",",
"<NUM_LIT>",
")",
"==",
"<NUM_LIT>",
")",
"{",
"char",
"*",
"rname",
"=",
"ASTRDUP",
"(",
"name",
")",
";"
] |
LLVM
|
ARM64
|
TD
|
next_suggestion
|
CPU
| 620,504 |
[
"}"
] |
[
"def",
"Dri",
":",
"BaseOneOperandFPComparison",
"<",
"signalAllNans",
",",
"FPR64",
",",
"asm",
",",
"[",
"(",
"OpNode",
"(",
"f64",
"FPR64",
":",
"$",
"Rn",
")",
",",
"fpimm0",
")",
",",
"(",
"implicit",
"CPSR",
")",
"]",
">",
"{",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";"
] |
GCC
|
sparc
|
MD
|
next_suggestion
|
CPU
| 620,505 |
[
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")"
] |
[
"(",
"define_insn",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"VADDSUB",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"plusminus",
":",
"VADDSUB",
"(",
"match_operand",
":",
"VADDSUB",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"VADDSUB",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"]",
"<STR_LIT>",
"<STR_LIT>"
] |
GCC
|
alpha
|
CPP
|
next_suggestion
|
MPU
| 620,506 |
[
"else",
"temp",
"+=",
"b",
"-",
"a",
";"
] |
[
"static",
"tree",
"alpha_fold_builtin_perr",
"(",
"unsigned",
"HOST_WIDE_INT",
"opint",
"[",
"]",
",",
"long",
"op_const",
")",
"{",
"unsigned",
"HOST_WIDE_INT",
"temp",
"=",
"<NUM_LIT>",
";",
"int",
"i",
";",
"if",
"(",
"op_const",
"!=",
"<NUM_LIT>",
")",
"return",
"NULL",
";",
"for",
"(",
"i",
"=",
"<NUM_LIT>",
";",
"i",
"<",
"<NUM_LIT>",
";",
"++",
"i",
")",
"{",
"unsigned",
"HOST_WIDE_INT",
"a",
"=",
"(",
"opint",
"[",
"<NUM_LIT>",
"]",
">>",
"(",
"i",
"*",
"<NUM_LIT>",
")",
")",
"&",
"<NUM_LIT>",
";",
"unsigned",
"HOST_WIDE_INT",
"b",
"=",
"(",
"opint",
"[",
"<NUM_LIT>",
"]",
">>",
"(",
"i",
"*",
"<NUM_LIT>",
")",
")",
"&",
"<NUM_LIT>",
";",
"if",
"(",
"a",
">=",
"b",
")",
"temp",
"+=",
"a",
"-",
"b",
";"
] |
GCC
|
pa
|
MD
|
next_suggestion
|
CPU
| 620,507 |
[
"(",
"and",
"(",
"match_code",
"<STR_LIT>",
")"
] |
[
"(",
"define_constraint",
"<STR_LIT>",
"<STR_LIT>"
] |
LLVM
|
ARM
|
CPP
|
next_suggestion
|
CPU
| 620,508 |
[
"VT",
"=",
"ST",
"->",
"getMemoryVT",
"(",
")",
";"
] |
[
"Alignment",
"=",
"LD",
"->",
"getAlign",
"(",
")",
";",
"isSEXTLoad",
"=",
"LD",
"->",
"getExtensionType",
"(",
")",
"==",
"ISD",
"::",
"SEXTLOAD",
";",
"}",
"else",
"if",
"(",
"StoreSDNode",
"*",
"ST",
"=",
"dyn_cast",
"<",
"StoreSDNode",
">",
"(",
"N",
")",
")",
"{",
"Ptr",
"=",
"ST",
"->",
"getBasePtr",
"(",
")",
";",
"VT",
"=",
"ST",
"->",
"getMemoryVT",
"(",
")",
";",
"Alignment",
"=",
"ST",
"->",
"getAlign",
"(",
")",
";",
"}",
"else",
"if",
"(",
"MaskedLoadSDNode",
"*",
"LD",
"=",
"dyn_cast",
"<",
"MaskedLoadSDNode",
">",
"(",
"N",
")",
")",
"{",
"Ptr",
"=",
"LD",
"->",
"getBasePtr",
"(",
")",
";",
"VT",
"=",
"LD",
"->",
"getMemoryVT",
"(",
")",
";",
"Alignment",
"=",
"LD",
"->",
"getAlign",
"(",
")",
";",
"isSEXTLoad",
"=",
"LD",
"->",
"getExtensionType",
"(",
")",
"==",
"ISD",
"::",
"SEXTLOAD",
";",
"IsMasked",
"=",
"true",
";",
"}",
"else",
"if",
"(",
"MaskedStoreSDNode",
"*",
"ST",
"=",
"dyn_cast",
"<",
"MaskedStoreSDNode",
">",
"(",
"N",
")",
")",
"{",
"Ptr",
"=",
"ST",
"->",
"getBasePtr",
"(",
")",
";"
] |
GCC
|
i386
|
MD
|
stmt_completion
|
CPU
| 620,509 |
[
"<STR_LIT>",
")"
] |
[
"(",
"define_reservation",
"<STR_LIT>"
] |
LLVM
|
AMDGPU
|
CPP
|
stmt_completion
|
GPU
| 620,510 |
[
"&",
"STI",
",",
"raw_ostream",
"&",
"O",
")",
"{"
] |
[
"void",
"AMDGPUInstPrinter",
"::",
"printSMEMOffsetMod",
"(",
"const",
"MCInst",
"*",
"MI",
",",
"unsigned",
"OpNo",
",",
"const",
"MCSubtargetInfo"
] |
LLVM
|
SystemZ
|
TD
|
next_suggestion
|
CPU
| 620,511 |
[
"bits",
"<",
"<NUM_LIT>",
">",
"V1",
";"
] |
[
"class",
"InstVRIh",
"<",
"bits",
"<",
"<NUM_LIT>",
">",
"op",
",",
"dag",
"outs",
",",
"dag",
"ins",
",",
"string",
"asmstr",
",",
"list",
"<",
"dag",
">",
"pattern",
">",
":",
"InstSystemZ",
"<",
"<NUM_LIT>",
",",
"outs",
",",
"ins",
",",
"asmstr",
",",
"pattern",
">",
"{",
"field",
"bits",
"<",
"<NUM_LIT>",
">",
"Inst",
";",
"field",
"bits",
"<",
"<NUM_LIT>",
">",
"SoftFail",
"=",
"<NUM_LIT>",
";"
] |
LLVM
|
X86
|
TD
|
next_suggestion
|
CPU
| 620,512 |
[
"let",
"ResourceCycles",
"=",
"[",
"<NUM_LIT>",
"]",
";"
] |
[
"def",
":",
"WriteRes",
"<",
"WritePCmpIStrI",
",",
"[",
"SKXPort0",
"]",
">",
"{",
"let",
"Latency",
"=",
"<NUM_LIT>",
";",
"let",
"NumMicroOps",
"=",
"<NUM_LIT>",
";"
] |
LLVM
|
Lanai
|
TD
|
stmt_completion
|
CPU
| 620,513 |
[
";"
] |
[
"let",
"ParserMatchClass",
"=",
"MemImmAsmOperand",
";",
"let",
"PrintMethod",
"=",
"<STR_LIT>"
] |
LLVM
|
ARM
|
CPP
|
stmt_completion
|
CPU
| 620,514 |
[
".",
"clampScalar",
"(",
"<NUM_LIT>",
",",
"s32",
",",
"s32",
")",
";"
] |
[
"if",
"(",
"HasHWDivide",
")",
"getActionDefinitionsBuilder",
"(",
"{",
"G_SDIV",
",",
"G_UDIV",
"}",
")",
".",
"legalFor",
"(",
"{",
"s32",
"}",
")",
".",
"clampScalar",
"(",
"<NUM_LIT>",
",",
"s32",
",",
"s32",
")",
";",
"else",
"getActionDefinitionsBuilder",
"(",
"{",
"G_SDIV",
",",
"G_UDIV",
"}",
")",
".",
"libcallFor",
"(",
"{",
"s32",
"}",
")",
".",
"clampScalar",
"(",
"<NUM_LIT>",
",",
"s32",
",",
"s32",
")",
";",
"for",
"(",
"unsigned",
"Op",
":",
"{",
"G_SREM",
",",
"G_UREM",
"}",
")",
"{",
"setLegalizeScalarToDifferentSizeStrategy",
"(",
"Op",
",",
"<NUM_LIT>",
",",
"widen_8_16",
")",
";",
"if",
"(",
"HasHWDivide",
")",
"setAction",
"(",
"{",
"Op",
",",
"s32",
"}",
",",
"Lower",
")",
";",
"else",
"if",
"(",
"AEABI",
"(",
"ST",
")",
")",
"setAction",
"(",
"{",
"Op",
",",
"s32",
"}",
",",
"Custom",
")",
";",
"else",
"setAction",
"(",
"{",
"Op",
",",
"s32",
"}",
",",
"Libcall",
")",
";",
"}",
"getActionDefinitionsBuilder",
"(",
"G_INTTOPTR",
")",
".",
"legalFor",
"(",
"{",
"{",
"p0",
",",
"s32",
"}",
"}",
")",
";",
"getActionDefinitionsBuilder",
"(",
"G_PTRTOINT",
")",
".",
"legalFor",
"(",
"{",
"{",
"s32",
",",
"p0",
"}",
"}",
")",
";",
"getActionDefinitionsBuilder",
"(",
"G_CONSTANT",
")",
".",
"legalFor",
"(",
"{",
"s32",
",",
"p0",
"}",
")",
".",
"clampScalar",
"(",
"<NUM_LIT>",
",",
"s32",
",",
"s32",
")",
";",
"getActionDefinitionsBuilder",
"(",
"G_ICMP",
")",
".",
"legalForCartesianProduct",
"(",
"{",
"s1",
"}",
",",
"{",
"s32",
",",
"p0",
"}",
")",
".",
"minScalar",
"(",
"<NUM_LIT>",
",",
"s32",
")",
";",
"getActionDefinitionsBuilder",
"(",
"G_SELECT",
")",
".",
"legalForCartesianProduct",
"(",
"{",
"s32",
",",
"p0",
"}",
",",
"{",
"s1",
"}",
")",
";",
"auto",
"&",
"LoadStoreBuilder",
"=",
"getActionDefinitionsBuilder",
"(",
"{",
"G_LOAD",
",",
"G_STORE",
"}",
")",
".",
"legalForTypesWithMemSize",
"(",
"{",
"{",
"s1",
",",
"p0",
",",
"<NUM_LIT>",
"}",
",",
"{",
"s8",
",",
"p0",
",",
"<NUM_LIT>",
"}",
",",
"{",
"s16",
",",
"p0",
",",
"<NUM_LIT>",
"}",
",",
"{",
"s32",
",",
"p0",
",",
"<NUM_LIT>",
"}",
",",
"{",
"p0",
",",
"p0",
",",
"<NUM_LIT>",
"}",
"}",
")",
";",
"getActionDefinitionsBuilder",
"(",
"G_GEP",
")",
".",
"legalFor",
"(",
"{",
"{",
"p0",
",",
"s32",
"}",
"}",
")",
";",
"if",
"(",
"ST",
".",
"isThumb",
"(",
")",
")",
"{",
"computeTables",
"(",
")",
";",
"verify",
"(",
"*",
"ST",
".",
"getInstrInfo",
"(",
")",
")",
";",
"return",
";",
"}",
"getActionDefinitionsBuilder",
"(",
"G_GLOBAL_VALUE",
")",
".",
"legalFor",
"(",
"{",
"p0",
"}",
")",
";",
"getActionDefinitionsBuilder",
"(",
"G_FRAME_INDEX",
")",
".",
"legalFor",
"(",
"{",
"p0",
"}",
")",
";",
"if",
"(",
"ST",
".",
"hasV5TOps",
"(",
")",
")",
"{",
"getActionDefinitionsBuilder",
"(",
"G_CTLZ",
")",
".",
"legalFor",
"(",
"{",
"s32",
",",
"s32",
"}",
")",
".",
"clampScalar",
"(",
"<NUM_LIT>",
",",
"s32",
",",
"s32",
")",
".",
"clampScalar",
"(",
"<NUM_LIT>",
",",
"s32",
",",
"s32",
")",
";",
"getActionDefinitionsBuilder",
"(",
"G_CTLZ_ZERO_UNDEF",
")",
".",
"lowerFor",
"(",
"{",
"s32",
",",
"s32",
"}",
")",
".",
"clampScalar",
"(",
"<NUM_LIT>",
",",
"s32",
",",
"s32",
")",
".",
"clampScalar",
"(",
"<NUM_LIT>",
",",
"s32",
",",
"s32",
")",
";",
"}",
"else",
"{",
"getActionDefinitionsBuilder",
"(",
"G_CTLZ_ZERO_UNDEF",
")",
".",
"libcallFor",
"(",
"{",
"s32",
",",
"s32",
"}",
")",
".",
"clampScalar",
"(",
"<NUM_LIT>",
",",
"s32",
",",
"s32",
")"
] |
GCC
|
m32c
|
MD
|
stmt_completion
|
MPU
| 620,515 |
[
")",
")"
] |
[
"<STR_LIT>",
"(",
"and",
"(",
"match_code",
"<STR_LIT>",
")",
"(",
"match_test",
"<STR_LIT>",
")"
] |
GCC
|
arm
|
MD
|
program_repair
|
CPU
| 620,516 |
[
"<FIXS>",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"<FIXE>"
] |
[
"(",
"set",
"(",
"match_operand",
":",
"V_narrow_pack",
">",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"unspec",
":",
"V_narrow_pack",
">",
"[",
"(",
"match_operand",
":",
"V_narrow_pack",
">",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"MVE_5",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"<BUGS>",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"<BUGE>",
"(",
"match_operand",
":",
"HI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
"VQRSHRUNTQ_M_N_S",
")",
")",
"]"
] |
GCC
|
alpha
|
CPP
|
stmt_completion
|
MPU
| 620,517 |
[
";"
] |
[
"int",
"len",
",",
"in_use",
";",
"len",
"=",
"in_use",
"=",
"<NUM_LIT>",
";",
"if",
"(",
"!",
"INSN_P",
"(",
"insn",
")",
"||",
"GET_CODE",
"(",
"PATTERN",
"(",
"insn",
")",
")",
"==",
"CLOBBER",
"||",
"GET_CODE",
"(",
"PATTERN",
"(",
"insn",
")",
")",
"==",
"USE",
")",
"goto",
"next_and_done",
";",
"while",
"(",
"<NUM_LIT>",
")",
"{",
"enum",
"alphaev5_pipe",
"pipe",
";",
"pipe",
"=",
"alphaev5_insn_pipe",
"(",
"insn",
")",
";",
"switch",
"(",
"pipe",
")",
"{",
"case",
"EV5_STOP",
":",
"if",
"(",
"in_use",
")",
"goto",
"done",
";",
"if",
"(",
"recog_memoized",
"(",
"insn",
")",
"<",
"<NUM_LIT>",
")",
"len",
"=",
"-",
"<NUM_LIT>",
";",
"else",
"len",
"=",
"get_attr_length",
"(",
"insn",
")",
";",
"goto",
"next_and_done",
";",
"case",
"EV5_E01",
":",
"if",
"(",
"in_use",
"&",
"EV5_E0",
")",
"{",
"if",
"(",
"in_use",
"&",
"EV5_E1",
")",
"goto",
"done"
] |
LLVM
|
X86
|
CPP
|
next_suggestion
|
CPU
| 620,518 |
[
"SmallVector",
"<",
"SDValue",
",",
"<NUM_LIT>",
">",
"ULTOp1",
";"
] |
[
"BuildVectorSDNode",
"*",
"BV",
"=",
"dyn_cast",
"<",
"BuildVectorSDNode",
">",
"(",
"Op1",
".",
"getNode",
"(",
")",
")",
";",
"if",
"(",
"!",
"BV",
")",
"return",
"SDValue",
"(",
")",
";",
"MVT",
"VT",
"=",
"Op1",
".",
"getSimpleValueType",
"(",
")",
";",
"MVT",
"EVT",
"=",
"VT",
".",
"getVectorElementType",
"(",
")",
";",
"unsigned",
"n",
"=",
"VT",
".",
"getVectorNumElements",
"(",
")",
";"
] |
GCC
|
csky
|
CPP
|
stmt_completion
|
CPU
| 620,519 |
[
"to",
")",
")",
")",
"return",
"<NUM_LIT>",
";"
] |
[
"(",
"(",
"CLASS",
")",
"==",
"GENERAL_REGS",
"||",
"(",
"CLASS",
")",
"==",
"MINI_REGS",
"||",
"(",
"CLASS",
")",
"==",
"SP_REGS",
"\\",
"||",
"(",
"CLASS",
")",
"==",
"LOW_REGS",
")",
"(",
"(",
"CLASS",
")",
"==",
"HILO_REGS",
")",
"(",
"(",
"CLASS",
")",
"==",
"V_REGS",
")",
"if",
"(",
"V_REG_CLASS_P",
"(",
"from",
")",
"&&",
"V_REG_CLASS_P",
"(",
"to",
")",
")",
"return",
"<NUM_LIT>",
";",
"if",
"(",
"(",
"V_REG_CLASS_P",
"(",
"from",
")",
"&&",
"GR_REG_CLASS_P",
"(",
"to",
")",
")",
"||",
"(",
"GR_REG_CLASS_P",
"(",
"from",
")",
"&&",
"V_REG_CLASS_P",
"("
] |
LLVM
|
Mips
|
CPP
|
stmt_completion
|
CPU
| 620,520 |
[
"::",
"Success",
";"
] |
[
"unsigned",
"Reg",
"=",
"getReg",
"(",
"Decoder",
",",
"Mips",
"::",
"MSA128BRegClassID",
",",
"RegNo",
")",
";",
"Inst",
".",
"addOperand",
"(",
"MCOperand",
"::",
"createReg",
"(",
"Reg",
")",
")",
";",
"return",
"MCDisassembler"
] |
GCC
|
aarch64
|
MD
|
next_suggestion
|
CPU
| 620,521 |
[
"<STR_LIT>"
] |
[
"(",
"unspec",
":",
"SVE_F",
"[",
"(",
"match_operand",
":",
"<",
"VPRED",
">",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"SVE_F",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"SVE_F",
"<NUM_LIT>",
"<STR_LIT>",
")",
"]",
"UNSPEC_SEL",
")",
"]",
"UNSPEC_FADDA",
")",
")",
"]",
"<STR_LIT>"
] |
LLVM
|
AArch64
|
TD
|
stmt_completion
|
CPU
| 620,522 |
[
";"
] |
[
"def",
"neon_uimm3_bare",
":",
"Operand",
"<",
"i64",
">",
",",
"ImmLeaf",
"<",
"i64",
",",
"[",
"{",
"return",
"Imm",
"<",
"<NUM_LIT>",
";",
"}",
"]",
">",
"{",
"let",
"ParserMatchClass",
"=",
"uimm3_asmoperand",
";",
"let",
"PrintMethod",
"=",
"<STR_LIT>"
] |
LLVM
|
Mips
|
CPP
|
next_suggestion
|
CPU
| 620,523 |
[
"return",
"Mips16ConstantIslands",
";"
] |
[
"bool",
"MipsSubtarget",
"::",
"useConstantIslands",
"(",
")",
"{",
"LLVM_DEBUG",
"(",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
"use constant islands ",
"<STR_LIT>",
"<<",
"Mips16ConstantIslands",
"<<",
"<STR_LIT>",
"\\n",
"<STR_LIT>",
")",
";"
] |
LLVM
|
AMDGPU
|
TD
|
next_suggestion
|
GPU
| 620,524 |
[
"bit",
"isReMaterializable",
";"
] |
[
"bit",
"ReadsModeReg",
";",
"bit",
"mayRaiseFPException",
";",
"bit",
"isCommutable",
";",
"bit",
"isConvertibleToThreeAddress",
";",
"bit",
"isMoveImm",
";"
] |
LLVM
|
PowerPC
|
CPP
|
next_suggestion
|
CPU
| 620,525 |
[
"}"
] |
[
"bool",
"PPCAsmParser",
"::",
"ParseDirectiveAbiVersion",
"(",
"SMLoc",
"L",
")",
"{",
"int64_t",
"AbiVersion",
";",
"if",
"(",
"getParser",
"(",
")",
".",
"parseAbsoluteExpression",
"(",
"AbiVersion",
")",
")",
"{",
"Error",
"(",
"L",
",",
"<STR_LIT>",
"expected constant expression",
"<STR_LIT>",
")",
";",
"return",
"false",
";",
"}",
"if",
"(",
"getLexer",
"(",
")",
".",
"isNot",
"(",
"AsmToken",
"::",
"EndOfStatement",
")",
")",
"{",
"Error",
"(",
"L",
",",
"<STR_LIT>",
"unexpected token in directive",
"<STR_LIT>",
")",
";",
"return",
"false",
";",
"}",
"PPCTargetStreamer",
"&",
"TStreamer",
"=",
"*",
"static_cast",
"<",
"PPCTargetStreamer",
"*",
">",
"(",
"getParser",
"(",
")",
".",
"getStreamer",
"(",
")",
".",
"getTargetStreamer",
"(",
")",
")",
";",
"TStreamer",
".",
"emitAbiVersion",
"(",
"AbiVersion",
")",
";",
"return",
"false",
";"
] |
GCC
|
xtensa
|
MD
|
next_suggestion
|
MPU
| 620,526 |
[
"(",
"set_attr",
"<STR_LIT>",
"\t",
"<STR_LIT>",
")",
"]",
")"
] |
[
"<STR_LIT>",
"[",
"(",
"set_attr",
"<STR_LIT>",
"\t",
"<STR_LIT>",
")",
"(",
"set_attr",
"<STR_LIT>",
"\t",
"<STR_LIT>",
")"
] |
GCC
|
arm
|
MD
|
next_suggestion
|
CPU
| 620,527 |
[
"<STR_LIT>",
")"
] |
[
"(",
"define_insn_reservation",
"<STR_LIT>",
"<NUM_LIT>",
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
")"
] |
GCC
|
i386
|
MD
|
program_repair
|
CPU
| 620,528 |
[
"<FIXS>",
"(",
"vec_select",
":",
"V8QI",
"<FIXE>"
] |
[
"(",
"ss_plus",
":",
"V8HI",
"(",
"mult",
":",
"V8HI",
"(",
"zero_extend",
":",
"V8HI",
"<BUGS>",
"(",
"vec_select",
":",
"V4QI",
"<BUGE>",
"(",
"match_operand",
":",
"V16QI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"parallel",
"[",
"(",
"const_int",
"<NUM_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")"
] |
GCC
|
i386
|
CPP
|
program_repair
|
CPU
| 620,529 |
[
"<FIXS>",
"{",
"if",
"(",
"TARGET_IAMCU_P",
"(",
"opts",
"->",
"x_target_flags",
")",
")",
"opts",
"->",
"x_flag_pcc_struct_return",
"=",
"<NUM_LIT>",
";",
"elseopts",
"->",
"x_flag_pcc_struct_return",
"=",
"DEFAULT_PCC_STRUCT_RETURN",
";",
"}",
"<FIXE>"
] |
[
"if",
"(",
"opts",
"->",
"x_flag_asynchronous_unwind_tables",
"==",
"<NUM_LIT>",
")",
"opts",
"->",
"x_flag_asynchronous_unwind_tables",
"=",
"!",
"USE_IX86_FRAME_POINTER",
";",
"if",
"(",
"opts",
"->",
"x_flag_pcc_struct_return",
"==",
"<NUM_LIT>",
")",
"<BUGS>",
"opts",
"->",
"x_flag_pcc_struct_return",
"=",
"DEFAULT_PCC_STRUCT_RETURN",
";",
"<BUGE>",
"}",
"ix86_tune_cost",
"=",
"processor_target_table",
"[",
"ix86_tune",
"]",
".",
"cost",
";"
] |
GCC
|
sh
|
MD
|
stmt_completion
|
CPU
| 620,530 |
[
")",
"]"
] |
[
"[",
"(",
"set",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"neg",
":",
"SI",
"(",
"plus",
":",
"SI",
"(",
"reg",
":",
"SI",
"T_REG",
")",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
")",
"(",
"set",
"(",
"reg",
":",
"SI",
"T_REG",
")",
"(",
"ne",
":",
"SI",
"(",
"ior",
":",
"SI",
"(",
"reg",
":",
"SI",
"T_REG",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
")"
] |
GCC
|
rs6000
|
MD
|
program_repair
|
CPU
| 620,531 |
[
"<FIXS>",
"(",
"define_insn",
"<STR_LIT>",
"<FIXE>",
"<FIXS>",
"(",
"define_insn",
"<STR_LIT>",
"<FIXE>"
] |
[
"<STR_LIT>",
"<STR_LIT>",
")",
"<BUGS>",
"(",
"define_insn",
"<STR_LIT>",
"<BUGE>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"DF",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"abs",
":",
"DF",
"(",
"match_operand",
":",
"DF",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"]",
"<STR_LIT>",
"<STR_LIT>",
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
")",
"<BUGS>",
"(",
"define_insn",
"<STR_LIT>",
"<BUGE>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"DF",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"neg",
":",
"DF",
"(",
"abs",
":",
"DF",
"(",
"match_operand",
":",
"DF",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
")",
"]",
"<STR_LIT>"
] |
LLVM
|
XCore
|
CPP
|
stmt_completion
|
MPU
| 620,532 |
[
")",
"{"
] |
[
"bool",
"LRUsed",
"=",
"MRI",
".",
"isPhysRegModified",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"if",
"(",
"!",
"LRUsed",
"&&",
"!",
"MF",
".",
"getFunction",
"(",
")",
".",
"isVarArg",
"(",
")",
"&&",
"MF",
".",
"getFrameInfo",
"(",
")",
".",
"estimateStackSize",
"(",
"MF",
")",
")",
"LRUsed",
"=",
"true",
";",
"if",
"(",
"MF",
".",
"callsUnwindInit",
"(",
")",
"||",
"MF",
".",
"callsEHReturn",
"(",
")",
")",
"{",
"XFI",
"->",
"createEHSpillSlot",
"(",
"MF",
")",
";",
"LRUsed",
"=",
"true",
";",
"}",
"if",
"(",
"LRUsed"
] |
GCC
|
rs6000
|
MD
|
program_repair
|
CPU
| 620,533 |
[
"<FIXS>",
"gen_rtx",
"(",
"SYMBOL_REF",
",",
"Pmode",
",",
"RS6000_ITRUNC",
")",
")",
")",
"<FIXE>"
] |
[
"<STR_LIT>",
")"
] |
LLVM
|
PowerPC
|
CPP
|
next_suggestion
|
CPU
| 620,534 |
[
"else",
"SReg",
"=",
"PPC",
"::",
"R0",
";"
] |
[
"if",
"(",
"MI",
".",
"getOpcode",
"(",
")",
"==",
"TargetInstrInfo",
"::",
"INLINEASM",
")",
"OffsetOperandNo",
"=",
"FIOperandNo",
"-",
"<NUM_LIT>",
";",
"int",
"FrameIndex",
"=",
"MI",
".",
"getOperand",
"(",
"FIOperandNo",
")",
".",
"getIndex",
"(",
")",
";",
"PPCFunctionInfo",
"*",
"FI",
"=",
"MF",
".",
"getInfo",
"<",
"PPCFunctionInfo",
">",
"(",
")",
";",
"int",
"FPSI",
"=",
"FI",
"->",
"getFramePointerSaveIndex",
"(",
")",
";",
"unsigned",
"OpC",
"=",
"MI",
".",
"getOpcode",
"(",
")",
";",
"if",
"(",
"FPSI",
"&&",
"FrameIndex",
"==",
"FPSI",
"&&",
"(",
"OpC",
"==",
"PPC",
"::",
"DYNALLOC",
"||",
"OpC",
"==",
"PPC",
"::",
"DYNALLOC8",
")",
")",
"{",
"lowerDynamicAlloc",
"(",
"II",
",",
"SPAdj",
",",
"RS",
")",
";",
"return",
";",
"}",
"if",
"(",
"EnableRegisterScavenging",
")",
"if",
"(",
"OpC",
"==",
"PPC",
"::",
"SPILL_CR",
")",
"{",
"lowerCRSpilling",
"(",
"II",
",",
"FrameIndex",
",",
"SPAdj",
",",
"RS",
")",
";",
"return",
";",
"}",
"MI",
".",
"getOperand",
"(",
"FIOperandNo",
")",
".",
"ChangeToRegister",
"(",
"hasFP",
"(",
"MF",
")",
"?",
"PPC",
"::",
"R31",
":",
"PPC",
"::",
"R1",
",",
"false",
")",
";",
"bool",
"isIXAddr",
"=",
"false",
";",
"switch",
"(",
"OpC",
")",
"{",
"case",
"PPC",
"::",
"LWA",
":",
"case",
"PPC",
"::",
"LD",
":",
"case",
"PPC",
"::",
"STD",
":",
"case",
"PPC",
"::",
"STD_32",
":",
"isIXAddr",
"=",
"true",
";",
"break",
";",
"}",
"int",
"Offset",
"=",
"MFI",
"->",
"getObjectOffset",
"(",
"FrameIndex",
")",
";",
"if",
"(",
"!",
"isIXAddr",
")",
"Offset",
"+=",
"MI",
".",
"getOperand",
"(",
"OffsetOperandNo",
")",
".",
"getImm",
"(",
")",
";",
"else",
"Offset",
"+=",
"MI",
".",
"getOperand",
"(",
"OffsetOperandNo",
")",
".",
"getImm",
"(",
")",
"<<",
"<NUM_LIT>",
";",
"Offset",
"+=",
"MFI",
"->",
"getStackSize",
"(",
")",
";",
"if",
"(",
"isInt16",
"(",
"Offset",
")",
"&&",
"(",
"!",
"isIXAddr",
"||",
"(",
"Offset",
"&",
"<NUM_LIT>",
")",
"==",
"<NUM_LIT>",
")",
")",
"{",
"if",
"(",
"isIXAddr",
")",
"Offset",
">>=",
"<NUM_LIT>",
";",
"MI",
".",
"getOperand",
"(",
"OffsetOperandNo",
")",
".",
"ChangeToImmediate",
"(",
"Offset",
")",
";",
"return",
";",
"}",
"unsigned",
"SReg",
";",
"if",
"(",
"EnableRegisterScavenging",
")",
"SReg",
"=",
"findScratchRegister",
"(",
"II",
",",
"RS",
",",
"&",
"PPC",
"::",
"GPRCRegClass",
",",
"SPAdj",
")",
";"
] |
LLVM
|
AArch64
|
TD
|
stmt_completion
|
CPU
| 620,535 |
[
"Imm",
"=",
"=",
"<NUM_LIT>",
";",
"}",
"]",
">",
"{"
] |
[
"def",
"uimm_exact6",
":",
"Operand",
"<",
"i32",
">",
",",
"ImmLeaf",
"<",
"i32",
",",
"[",
"{",
"return"
] |
GCC
|
mmix
|
CPP
|
stmt_completion
|
CPU
| 620,536 |
[
"x",
")",
")",
"{"
] |
[
"rtx",
"x2",
"=",
"XEXP",
"(",
"x",
",",
"<NUM_LIT>",
")",
";",
"if",
"(",
"REG_P",
"(",
"x1",
")",
")",
"{",
"fprintf",
"(",
"stream",
",",
"<STR_LIT>",
"%s,",
"<STR_LIT>",
",",
"reg_names",
"[",
"MMIX_OUTPUT_REGNO",
"(",
"REGNO",
"(",
"x1",
")",
")",
"]",
")",
";",
"if",
"(",
"REG_P",
"(",
"x2",
")",
")",
"{",
"fprintf",
"(",
"stream",
",",
"<STR_LIT>",
"%s",
"<STR_LIT>",
",",
"reg_names",
"[",
"MMIX_OUTPUT_REGNO",
"(",
"REGNO",
"(",
"x2",
")",
")",
"]",
")",
";",
"return",
";",
"}",
"else",
"if",
"(",
"satisfies_constraint_I",
"(",
"x2",
")",
")",
"{",
"output_addr_const",
"(",
"stream",
",",
"x2",
")",
";",
"return",
";",
"}",
"}",
"}",
"if",
"(",
"TARGET_BASE_ADDRESSES",
"&&",
"mmix_legitimate_constant_p",
"(",
"Pmode",
","
] |
LLVM
|
Hexagon
|
TD
|
stmt_completion
|
DSP
| 620,537 |
[
"}",
"=",
"<NUM_LIT>",
";"
] |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>"
] |
LLVM
|
PowerPC
|
CPP
|
next_suggestion
|
CPU
| 620,538 |
[
"}"
] |
[
"assert",
"(",
"TT",
".",
"isOSBinFormatELF",
"(",
")",
"&&",
"<STR_LIT>",
"All remaining PPC OSes are ELF based.",
"<STR_LIT>",
")",
";",
"if",
"(",
"TT",
".",
"isArch32Bit",
"(",
")",
")",
"return",
"CodeModel",
"::",
"Small",
";",
"assert",
"(",
"TT",
".",
"isArch64Bit",
"(",
")",
"&&",
"<STR_LIT>",
"Unsupported PPC architecture.",
"<STR_LIT>",
")",
";",
"return",
"CodeModel",
"::",
"Medium",
";"
] |
LLVM
|
WebAssembly
|
CPP
|
stmt_completion
|
Virtual ISA
| 620,539 |
[
"addParam",
"(",
"In",
".",
"VT",
")",
";"
] |
[
"for",
"(",
"const",
"ISD",
"::",
"InputArg",
"&",
"In",
":",
"Ins",
")",
"{",
"if",
"(",
"In",
".",
"Flags",
".",
"isInAlloca",
"(",
")",
")",
"fail",
"(",
"DL",
",",
"DAG",
",",
"<STR_LIT>",
"WebAssembly hasn't implemented inalloca arguments",
"<STR_LIT>",
")",
";",
"if",
"(",
"In",
".",
"Flags",
".",
"isNest",
"(",
")",
")",
"fail",
"(",
"DL",
",",
"DAG",
",",
"<STR_LIT>",
"WebAssembly hasn't implemented nest arguments",
"<STR_LIT>",
")",
";",
"if",
"(",
"In",
".",
"Flags",
".",
"isInConsecutiveRegs",
"(",
")",
")",
"fail",
"(",
"DL",
",",
"DAG",
",",
"<STR_LIT>",
"WebAssembly hasn't implemented cons regs arguments",
"<STR_LIT>",
")",
";",
"if",
"(",
"In",
".",
"Flags",
".",
"isInConsecutiveRegsLast",
"(",
")",
")",
"fail",
"(",
"DL",
",",
"DAG",
",",
"<STR_LIT>",
"WebAssembly hasn't implemented cons regs last arguments",
"<STR_LIT>",
")",
";",
"InVals",
".",
"push_back",
"(",
"In",
".",
"Used",
"?",
"DAG",
".",
"getNode",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"DL",
",",
"In",
".",
"VT",
",",
"DAG",
".",
"getTargetConstant",
"(",
"InVals",
".",
"size",
"(",
")",
",",
"DL",
",",
"MVT",
"::",
"i32",
")",
")",
":",
"DAG",
".",
"getUNDEF",
"(",
"In",
".",
"VT",
")",
")",
";",
"MF",
".",
"getInfo",
"<",
"WebAssemblyFunctionInfo",
">",
"(",
")",
"->"
] |
LLVM
|
PowerPC
|
CPP
|
stmt_completion
|
CPU
| 620,540 |
[
",",
"<NUM_LIT>"
] |
[
"const",
"MCFixupKindInfo",
"&",
"getFixupKindInfo",
"(",
"MCFixupKind",
"Kind",
")",
"const",
"override",
"{",
"const",
"static",
"MCFixupKindInfo",
"InfosBE",
"[",
"PPC",
"::",
"NumTargetFixupKinds",
"]",
"=",
"{",
"{",
"<STR_LIT>",
"fixup_ppc_br24",
"<STR_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"MCFixupKindInfo",
"::",
"FKF_IsPCRel",
"}",
",",
"{",
"<STR_LIT>",
"fixup_ppc_br24_notoc",
"<STR_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"MCFixupKindInfo",
"::",
"FKF_IsPCRel",
"}",
",",
"{",
"<STR_LIT>",
"fixup_ppc_brcond14",
"<STR_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"MCFixupKindInfo",
"::",
"FKF_IsPCRel",
"}",
",",
"{",
"<STR_LIT>",
"fixup_ppc_br24abs",
"<STR_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
"}",
",",
"{",
"<STR_LIT>",
"fixup_ppc_brcond14abs",
"<STR_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
"}",
",",
"{",
"<STR_LIT>",
"fixup_ppc_half16",
"<STR_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
"}",
",",
"{",
"<STR_LIT>",
"fixup_ppc_half16ds",
"<STR_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
"}",
",",
"{",
"<STR_LIT>",
"fixup_ppc_pcrel34",
"<STR_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"MCFixupKindInfo",
"::",
"FKF_IsPCRel",
"}",
",",
"{",
"<STR_LIT>",
"fixup_ppc_nofixup",
"<STR_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>"
] |
LLVM
|
ARM64
|
TD
|
next_suggestion
|
CPU
| 620,541 |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"idx",
"{",
"<NUM_LIT>",
"}",
";"
] |
[
"def",
"v4i32_indexed",
":",
"BaseSIMDIndexedTied",
"<",
"<NUM_LIT>",
",",
"U",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"opc",
",",
"V128",
",",
"V128",
",",
"V128",
",",
"VectorIndexS",
",",
"asm",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"[",
"]",
">",
"{",
"bits",
"<",
"<NUM_LIT>",
">",
"idx",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"idx",
"{",
"<NUM_LIT>",
"}",
";"
] |
GCC
|
sparc
|
MD
|
stmt_completion
|
CPU
| 620,542 |
[
")",
")"
] |
[
"(",
"define_attr",
"<STR_LIT>",
"<STR_LIT>",
"(",
"const_string",
"<STR_LIT>"
] |
LLVM
|
ARM64
|
TD
|
next_suggestion
|
CPU
| 620,543 |
[
"let",
"ParserMatchClass",
"=",
"Imm0_15Operand",
";"
] |
[
"def",
"vecshiftL16",
":",
"Operand",
"<",
"i32",
">",
",",
"ImmLeaf",
"<",
"i32",
",",
"[",
"{",
"return",
"(",
"(",
"(",
"uint32_t",
")",
"Imm",
")",
"<",
"<NUM_LIT>",
")",
";",
"}",
"]",
">",
"{",
"let",
"EncoderMethod",
"=",
"<STR_LIT>",
";",
"let",
"DecoderMethod",
"=",
"<STR_LIT>",
";"
] |
LLVM
|
SystemZ
|
CPP
|
next_suggestion
|
CPU
| 620,544 |
[
"}"
] |
[
"}",
"if",
"(",
"EffectivelyUnsigned",
"&&",
"CmpVal",
">=",
"Mask",
"-",
"High",
"&&",
"CmpVal",
"<",
"High",
")",
"{",
"if",
"(",
"CCMask",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
"return",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"if",
"(",
"CCMask",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
"return",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"}",
"if",
"(",
"EffectivelyUnsigned",
"&&",
"CmpVal",
">",
"Mask",
"-",
"High",
"&&",
"CmpVal",
"<=",
"High",
")",
"{",
"if",
"(",
"CCMask",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
"return",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"if",
"(",
"CCMask",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
"return",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"}",
"if",
"(",
"Mask",
"==",
"Low",
"+",
"High",
")",
"{",
"if",
"(",
"CCMask",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
"&&",
"CmpVal",
"==",
"Low",
")",
"return",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"if",
"(",
"CCMask",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
"&&",
"CmpVal",
"==",
"Low",
")",
"return",
"<STR_LIT>",
"::",
"<STR_LIT>",
"^",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"if",
"(",
"CCMask",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
"&&",
"CmpVal",
"==",
"High",
")",
"return",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"if",
"(",
"CCMask",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
"&&",
"CmpVal",
"==",
"High",
")",
"return",
"<STR_LIT>",
"::",
"<STR_LIT>",
"^",
"<STR_LIT>",
"::",
"<STR_LIT>",
";"
] |
GCC
|
i386
|
MD
|
next_suggestion
|
CPU
| 620,545 |
[
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")"
] |
[
"(",
"match_operand",
":",
"VF_128",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
")",
")",
"]",
"<STR_LIT>",
"<STR_LIT>",
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")"
] |
LLVM
|
Hexagon
|
TD
|
stmt_completion
|
DSP
| 620,546 |
[
"<STR_LIT>",
";"
] |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicated",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicatedFalse",
"=",
"<NUM_LIT>",
";",
"let",
"isTerminator",
"=",
"<NUM_LIT>",
";",
"let",
"isIndirectBranch",
"=",
"<NUM_LIT>",
";",
"let",
"isBranch",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicatedNew",
"=",
"<NUM_LIT>",
";",
"let",
"cofMax1",
"=",
"<NUM_LIT>",
";",
"let",
"Defs",
"=",
"[",
"PC",
"]",
";",
"let",
"InputType",
"=",
"<STR_LIT>",
";",
"let",
"BaseOpcode",
"="
] |
LLVM
|
Hexagon
|
TD
|
stmt_completion
|
DSP
| 620,547 |
[
"=",
"<NUM_LIT>",
";"
] |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicated",
"=",
"<NUM_LIT>",
";",
"let",
"isTerminator",
"=",
"<NUM_LIT>",
";",
"let",
"isBranch",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicatedNew",
"=",
"<NUM_LIT>",
";",
"let",
"cofRelax1",
"=",
"<NUM_LIT>",
";",
"let",
"cofRelax2",
"=",
"<NUM_LIT>",
";",
"let",
"cofMax1",
"=",
"<NUM_LIT>",
";",
"let",
"Uses",
"=",
"[",
"P0",
"]",
";",
"let",
"Defs",
"=",
"[",
"P0",
",",
"PC",
"]",
";",
"let",
"BaseOpcode",
"=",
"<STR_LIT>",
";",
"let",
"isTaken",
"=",
"Inst",
"{",
"<NUM_LIT>",
"}",
";",
"let",
"isExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"opExtendable"
] |
LLVM
|
SNES
|
CPP
|
stmt_completion
|
DSP
| 620,548 |
[
")",
";"
] |
[
"RegisterMCAsmInfo",
"<",
"SNESMCAsmInfo",
">",
"X",
"(",
"getTheSNESTarget",
"(",
")",
")",
";",
"TargetRegistry",
"::",
"RegisterMCInstrInfo",
"(",
"getTheSNESTarget",
"(",
")",
",",
"createSNESMCInstrInfo",
")",
";",
"TargetRegistry",
"::",
"RegisterMCRegInfo",
"(",
"getTheSNESTarget",
"(",
")",
",",
"createSNESMCRegisterInfo",
")",
";",
"TargetRegistry",
"::",
"RegisterMCSubtargetInfo",
"(",
"getTheSNESTarget",
"(",
")",
",",
"createSNESMCSubtargetInfo",
")",
";",
"TargetRegistry",
"::",
"RegisterMCInstPrinter",
"(",
"getTheSNESTarget",
"(",
")",
",",
"createSNESMCInstPrinter",
")",
";",
"TargetRegistry",
"::",
"RegisterMCCodeEmitter",
"(",
"getTheSNESTarget",
"(",
")",
",",
"createSNESMCCodeEmitter"
] |
LLVM
|
ARM
|
CPP
|
stmt_completion
|
CPU
| 620,549 |
[
",",
"PICLabelUId",
"(",
"<NUM_LIT>",
")",
",",
"VarArgsFrameIndex",
"(",
"<NUM_LIT>",
")",
",",
"HasITBlocks",
"(",
"false",
")",
",",
"GlobalBaseReg",
"(",
"<NUM_LIT>",
")",
"{"
] |
[
"isThumb",
"(",
"false",
")",
",",
"hasThumb2",
"(",
"false",
")",
",",
"ArgRegsSaveSize",
"(",
"<NUM_LIT>",
")",
",",
"ReturnRegsCount",
"(",
"<NUM_LIT>",
")",
",",
"HasStackFrame",
"(",
"false",
")",
",",
"RestoreSPFromFP",
"(",
"false",
")",
",",
"LRSpilledForFarJump",
"(",
"false",
")",
",",
"FramePtrSpillOffset",
"(",
"<NUM_LIT>",
")",
",",
"GPRCS1Offset",
"(",
"<NUM_LIT>",
")",
",",
"GPRCS2Offset",
"(",
"<NUM_LIT>",
")",
",",
"DPRCSOffset",
"(",
"<NUM_LIT>",
")",
",",
"GPRCS1Size",
"(",
"<NUM_LIT>",
")",
",",
"GPRCS2Size",
"(",
"<NUM_LIT>",
")",
",",
"DPRCSAlignGapSize",
"(",
"<NUM_LIT>",
")",
",",
"DPRCSSize",
"(",
"<NUM_LIT>",
")",
",",
"NumAlignedDPRCS2Regs",
"(",
"<NUM_LIT>",
")",
",",
"JumpTableUId",
"(",
"<NUM_LIT>",
")"
] |
LLVM
|
BPF
|
CPP
|
stmt_completion
|
Virtual ISA
| 620,550 |
[
")",
";"
] |
[
"PB",
".",
"registerPeepholeEPCallback",
"(",
"[",
"=",
"]",
"(",
"FunctionPassManager",
"&",
"FPM",
",",
"PassBuilder",
"::",
"OptimizationLevel",
"Level",
")",
"{",
"FPM",
".",
"addPass",
"(",
"SimplifyCFGPass",
"(",
"SimplifyCFGOptions",
"(",
")",
".",
"hoistCommonInsts",
"(",
"true",
")",
")",
")",
";",
"}"
] |
LLVM
|
PowerPC
|
CPP
|
stmt_completion
|
CPU
| 620,551 |
[
"<STR_LIT>",
"E-p:32:32-f64:32:64-i64:32:64-f128:64:128-n32",
"<STR_LIT>",
";"
] |
[
"const",
"char",
"*",
"getTargetDataString",
"(",
")",
"const",
"{",
"return",
"isPPC64",
"(",
")",
"?",
"<STR_LIT>",
"E-p:64:64-f64:64:64-i64:64:64-f128:64:128-n32:64",
"<STR_LIT>",
":"
] |
LLVM
|
Mips
|
CPP
|
next_suggestion
|
CPU
| 620,552 |
[
"}"
] |
[
"void",
"EmitInstruction",
"(",
"const",
"MachineInstr",
"*",
"MI",
")",
"{",
"printInstruction",
"(",
"MI",
")",
";",
"OutStreamer",
".",
"AddBlankLine",
"(",
")",
";"
] |
GCC
|
arm
|
CPP
|
stmt_completion
|
CPU
| 620,553 |
[
"const",
"{"
] |
[
"virtual",
"gimple",
"*",
"fold",
"(",
"gimple_folder",
"&",
")"
] |
GCC
|
avr
|
MD
|
stmt_completion
|
MPU
| 620,554 |
[
")",
"]",
")"
] |
[
"[",
"(",
"set",
"(",
"reg",
":",
"HI",
"<NUM_LIT>",
")",
"(",
"truncate",
":",
"HI",
"(",
"lshiftrt",
":",
"SI",
"(",
"mult",
":",
"SI",
"(",
"any_extend",
":",
"SI",
"(",
"reg",
":",
"HI",
"<NUM_LIT>",
")",
")",
"(",
"any_extend",
":",
"SI",
"(",
"reg",
":",
"HI",
"<NUM_LIT>",
")",
")",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
")",
")",
")",
"(",
"clobber",
"(",
"reg",
":",
"HI",
"<NUM_LIT>",
")",
")",
"]",
"<STR_LIT>",
"<STR_LIT>",
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>"
] |
LLVM
|
AMDGPU
|
CPP
|
stmt_completion
|
GPU
| 620,555 |
[
")",
";"
] |
[
"MachineInstr",
"*",
"predSet",
"=",
"findFirstPredicateSetterFrom",
"(",
"MBB",
",",
"I",
")",
";",
"clearFlag",
"(",
"predSet",
",",
"<NUM_LIT>",
",",
"MO_FLAG_PUSH",
")",
";",
"I",
"->",
"eraseFromParent",
"(",
")",
";",
"MachineBasicBlock",
"::",
"iterator",
"CfAlu",
"=",
"FindLastAluClause",
"(",
"MBB",
")",
";",
"if",
"(",
"CfAlu",
"==",
"MBB",
".",
"end",
"(",
")",
")",
"break",
";",
"assert",
"(",
"CfAlu",
"->",
"getOpcode",
"(",
")",
"==",
"AMDGPU",
"::",
"CF_ALU_PUSH_BEFORE",
")",
";",
"CfAlu",
"->",
"setDesc",
"(",
"get",
"(",
"AMDGPU",
"::",
"CF_ALU",
")",
")",
";",
"break",
";",
"}",
"case",
"AMDGPU",
"::",
"JUMP",
":",
"I",
"->",
"eraseFromParent",
"(",
")",
";",
"break",
";",
"}",
"I",
"=",
"MBB",
".",
"end",
"(",
")",
";",
"if",
"(",
"I",
"==",
"MBB",
".",
"begin",
"(",
")",
")",
"{",
"return",
"<NUM_LIT>",
";",
"}",
"--",
"I",
";",
"switch",
"(",
"I",
"->",
"getOpcode",
"(",
")",
")",
"{",
"default",
":",
"return",
"<NUM_LIT>",
";",
"case",
"AMDGPU",
"::",
"JUMP_COND",
":",
"{",
"MachineInstr",
"*",
"predSet",
"=",
"findFirstPredicateSetterFrom",
"(",
"MBB",
",",
"I",
")",
";",
"clearFlag",
"(",
"predSet",
",",
"<NUM_LIT>",
",",
"MO_FLAG_PUSH",
")",
";",
"I",
"->",
"eraseFromParent",
"(",
")",
";",
"MachineBasicBlock",
"::",
"iterator",
"CfAlu",
"=",
"FindLastAluClause",
"(",
"MBB"
] |
LLVM
|
Hexagon
|
TD
|
next_suggestion
|
DSP
| 620,556 |
[
"let",
"Uses",
"=",
"[",
"USR",
"]",
";"
] |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"isFP",
"=",
"<NUM_LIT>",
";"
] |
LLVM
|
VE
|
CPP
|
next_suggestion
|
CPU
| 620,557 |
[
"}"
] |
[
"for",
"(",
"unsigned",
"i",
"=",
"<NUM_LIT>",
",",
"e",
"=",
"MI",
"->",
"getNumOperands",
"(",
")",
";",
"i",
"!=",
"e",
";",
"++",
"i",
")",
"{",
"const",
"MachineOperand",
"&",
"MO",
"=",
"MI",
"->",
"getOperand",
"(",
"i",
")",
";",
"MCOperand",
"MCOp",
"=",
"LowerOperand",
"(",
"MI",
",",
"MO",
",",
"AP",
")",
";",
"if",
"(",
"MCOp",
".",
"isValid",
"(",
")",
")",
"OutMI",
".",
"addOperand",
"(",
"MCOp",
")",
";"
] |
LLVM
|
TPC
|
TD
|
next_suggestion
|
Virtual ISA
| 620,558 |
[
"let",
"Constraints",
"=",
"<STR_LIT>",
";"
] |
[
"let",
"Pattern",
"=",
"pattern",
";",
"let",
"Itinerary",
"=",
"IIC_ScalarOp",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"dest",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"op1",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"op2",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"optype",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"sw",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"pred",
";",
"let",
"Dest",
"=",
"dest",
";",
"let",
"SrcA",
"=",
"op1",
";",
"let",
"SrcB",
"=",
"op2",
";",
"let",
"OperandType",
"=",
"optype",
";",
"let",
"PredAddress",
"=",
"pred",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"let",
"PredPolarity",
"=",
"pred",
"{",
"<NUM_LIT>",
"}",
";",
"let",
"Switches",
"=",
"sw",
";",
"let",
"Switches",
"{",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"HasImm",
"=",
"<NUM_LIT>",
";",
"let",
"immOpNum",
"=",
"<NUM_LIT>",
";",
"let",
"OutOfSlotData",
"=",
"<NUM_LIT>",
";"
] |
GCC
|
i386
|
CPP
|
next_suggestion
|
CPU
| 620,559 |
[
"seh",
"->",
"sp_offset",
"+=",
"offset",
";"
] |
[
"static",
"void",
"seh_emit_stackalloc",
"(",
"FILE",
"*",
"f",
",",
"struct",
"seh_frame_state",
"*",
"seh",
",",
"HOST_WIDE_INT",
"offset",
")",
"{",
"gcc_assert",
"(",
"offset",
"<",
"<NUM_LIT>",
")",
";",
"offset",
"=",
"-",
"offset",
";",
"if",
"(",
"seh",
"->",
"cfa_reg",
"==",
"stack_pointer_rtx",
")",
"seh",
"->",
"cfa_offset",
"+=",
"offset",
";"
] |
GCC
|
rs6000
|
CPP
|
stmt_completion
|
CPU
| 620,560 |
[
"_",
"m128i",
"_",
"_",
"B",
")",
"{"
] |
[
"extern",
"_",
"_",
"inline",
"_",
"_",
"m128i",
"_",
"_",
"attribute__",
"(",
"(",
"_",
"_",
"gnu_inline__",
",",
"_",
"_",
"always_inline__",
",",
"_",
"_",
"artificial__",
")",
")",
"_",
"mm_cmpgt_epi32",
"(",
"_",
"_",
"m128i",
"_",
"_",
"A",
",",
"_"
] |
LLVM
|
MCS51
|
CPP
|
stmt_completion
|
MPU
| 620,561 |
[
"<NUM_LIT>",
";"
] |
[
"adjustRelativeBranch",
"(",
"Size",
",",
"Fixup",
",",
"Value",
",",
"Ctx",
")",
";",
"Value",
"&="
] |
GCC
|
mips
|
MD
|
next_suggestion
|
CPU
| 620,562 |
[
"[",
"(",
"set_attr",
"<STR_LIT>",
"\t",
"<STR_LIT>",
")"
] |
[
"UNSPEC_ADDWC",
")",
")",
"(",
"set",
"(",
"reg",
":",
"CCDSP",
"CCDSP_OU_REGNUM",
")",
"(",
"unspec",
":",
"CCDSP",
"[",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
"]",
"UNSPEC_ADDWC",
")",
")",
"]",
"<STR_LIT>",
"<STR_LIT>"
] |
GCC
|
mcore
|
CPP
|
program_repair
|
MPU
| 620,563 |
[
"<FIXS>",
"assert",
"(",
"ARRAY_SIZE",
"(",
"arg_regs",
")",
"==",
"<NUM_LIT>",
")",
";",
"<FIXE>"
] |
[
"}",
"<BUGS>",
"assert",
"(",
"sizeof",
"(",
"arg_regs",
")",
"/",
"sizeof",
"(",
"arg_regs",
"[",
"<NUM_LIT>",
"]",
")",
"==",
"<NUM_LIT>",
")",
";",
"<BUGE>",
"rtvec",
"=",
"gen_rtvec",
"(",
"nregs",
",",
"arg_regs",
"[",
"<NUM_LIT>",
"]",
",",
"arg_regs",
"[",
"<NUM_LIT>",
"]",
",",
"arg_regs",
"[",
"<NUM_LIT>",
"]",
",",
"arg_regs",
"[",
"<NUM_LIT>",
"]",
",",
"arg_regs",
"[",
"<NUM_LIT>",
"]",
",",
"arg_regs",
"[",
"<NUM_LIT>",
"]",
")",
";"
] |
LLVM
|
PowerPC
|
CPP
|
stmt_completion
|
CPU
| 620,564 |
[
"(",
")",
";"
] |
[
"if",
"(",
"PredToInc2",
")",
"{",
"NewImm2",
"++",
";",
"NewPredicate2",
"=",
"PredToInc2",
";",
"}",
"else",
"if",
"(",
"PredToDec1",
")",
"{",
"NewImm1",
"--",
";",
"NewPredicate1",
"=",
"PredToDec1",
";",
"}",
"}",
"else",
"if",
"(",
"Diff",
"==",
"-",
"<NUM_LIT>",
")",
"{",
"if",
"(",
"PredToDec2",
")",
"{",
"NewImm2",
"--",
";",
"NewPredicate2",
"=",
"PredToDec2",
";",
"}",
"else",
"if",
"(",
"PredToInc1",
")",
"{",
"NewImm1",
"++",
";",
"NewPredicate1",
"=",
"PredToInc1",
";",
"}",
"}",
"else",
"if",
"(",
"Diff",
"==",
"-",
"<NUM_LIT>",
")",
"{",
"if",
"(",
"PredToDec2",
"&&",
"PredToInc1",
")",
"{",
"NewPredicate2",
"=",
"PredToDec2",
";",
"NewPredicate1",
"=",
"PredToInc1",
";",
"NewImm2",
"--",
";",
"NewImm1",
"++",
";",
"}",
"}",
"}",
"if",
"(",
"NewImm2",
"!=",
"NewImm1",
")",
"continue",
";",
"}",
"DEBUG",
"(",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
"Optimize two pairs of compare and branch:\\n",
"<STR_LIT>",
")",
";",
"DEBUG",
"(",
"CMPI1",
"->",
"dump",
"(",
")",
")",
";",
"DEBUG",
"(",
"BI1",
"->",
"dump",
"(",
")",
")",
";",
"DEBUG",
"(",
"CMPI2",
"->",
"dump",
"(",
")",
")",
";",
"DEBUG",
"(",
"BI2",
"->",
"dump",
"(",
")",
")",
";",
"if",
"(",
"NewOpCode",
"!=",
"<NUM_LIT>",
"&&",
"NewOpCode",
"!=",
"CMPI1",
"->",
"getOpcode",
"(",
")",
")",
"{",
"CMPI1",
"->",
"setDesc",
"(",
"TII",
"->",
"get",
"(",
"NewOpCode",
")",
")",
";",
"}",
"if",
"(",
"NewPredicate1",
")",
"{",
"BI1",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"setImm",
"(",
"NewPredicate1",
")",
";",
"}",
"if",
"(",
"NewPredicate2",
")",
"{",
"BI2",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"setImm",
"(",
"NewPredicate2",
")",
";",
"}",
"if",
"(",
"NewImm1",
"!=",
"Imm1",
")",
"{",
"CMPI1",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"setImm",
"(",
"NewImm1",
")",
";",
"}",
"if",
"(",
"IsPartiallyRedundant",
")",
"{",
"if",
"(",
"SwapOperands",
")",
"{",
"unsigned",
"Op1",
"=",
"CMPI2",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"unsigned",
"Op2",
"=",
"CMPI2",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"CMPI2",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"setReg",
"(",
"Op2",
")",
";",
"CMPI2",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"setReg",
"(",
"Op1",
")",
";",
"}",
"if",
"(",
"NewImm2",
"!=",
"Imm2",
")",
"CMPI2",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"setImm",
"(",
"NewImm2",
")",
";",
"for",
"(",
"int",
"I",
"=",
"<NUM_LIT>",
";",
"I",
"<=",
"<NUM_LIT>",
";",
"I",
"++",
")",
"{",
"if",
"(",
"CMPI2",
"->",
"getOperand",
"(",
"I",
")",
".",
"isReg",
"(",
")",
")",
"{",
"MachineInstr",
"*",
"Inst",
"=",
"MRI",
"->",
"getVRegDef",
"(",
"CMPI2",
"->",
"getOperand",
"(",
"I",
")",
".",
"getReg",
"(",
")",
")",
";",
"if",
"(",
"Inst",
"->",
"getParent",
"(",
")",
"!=",
"&",
"MBB2",
")",
"continue",
";",
"assert",
"(",
"Inst",
"->",
"getOpcode",
"(",
")",
"==",
"PPC",
"::",
"PHI",
"&&",
"<STR_LIT>",
"We cannot support if an operand comes from this BB.",
"<STR_LIT>",
")",
";",
"unsigned",
"SrcReg",
"=",
"getIncomingRegForBlock",
"(",
"Inst",
",",
"MBBtoMoveCmp",
")",
";",
"CMPI2",
"->",
"getOperand",
"(",
"I",
")",
".",
"setReg",
"(",
"SrcReg",
")",
";",
"}",
"}",
"auto",
"I",
"=",
"MachineBasicBlock",
"::",
"iterator",
"(",
"MBBtoMoveCmp",
"->",
"getFirstTerminator",
"(",
")",
")",
";",
"MBBtoMoveCmp",
"->",
"splice",
"(",
"I",
",",
"&",
"MBB2",
",",
"MachineBasicBlock",
"::",
"iterator",
"(",
"CMPI2",
")",
")",
";",
"DebugLoc",
"DL",
"=",
"CMPI2",
"->",
"getDebugLoc"
] |
LLVM
|
Patmos
|
CPP
|
next_suggestion
|
VLIW
| 620,565 |
[
"size",
"+=",
"MID",
".",
"getSize",
"(",
")",
";"
] |
[
"void",
"emitInstruction",
"(",
"const",
"MCInst",
"&",
"Inst",
",",
"const",
"MCSubtargetInfo",
"&",
"STI",
")",
"override",
"{",
"const",
"MCInstrDesc",
"&",
"MID",
"=",
"MII",
".",
"get",
"(",
"Inst",
".",
"getOpcode",
"(",
")",
")",
";",
"count",
"++",
";"
] |
LLVM
|
ARM
|
CPP
|
code_generation
|
CPU
| 620,566 |
[
"DecodeStatus",
"ThumbDisassembler",
"::",
"getInstruction",
"(",
"MCInst",
"&",
"MI",
",",
"uint64_t",
"&",
"Size",
",",
"const",
"MemoryObject",
"&",
"Region",
",",
"uint64_t",
"Address",
",",
"raw_ostream",
"&",
"os",
",",
"raw_ostream",
"&",
"cs",
")",
"const",
"{",
"CommentStream",
"=",
"&",
"cs",
";",
"uint8_t",
"bytes",
"[",
"<NUM_LIT>",
"]",
";",
"assert",
"(",
"(",
"STI",
".",
"getFeatureBits",
"(",
")",
"&",
"ARM",
"::",
"ModeThumb",
")",
"&&",
"<STR_LIT>",
"Asked to disassemble in Thumb mode but Subtarget is in ARM mode!",
"<STR_LIT>",
")",
";",
"if",
"(",
"Region",
".",
"readBytes",
"(",
"Address",
",",
"<NUM_LIT>",
",",
"(",
"uint8_t",
"*",
")",
"bytes",
",",
"NULL",
")",
"==",
"-",
"<NUM_LIT>",
")",
"{",
"Size",
"=",
"<NUM_LIT>",
";",
"return",
"MCDisassembler",
"::",
"Fail",
";",
"}",
"uint16_t",
"insn16",
"=",
"(",
"bytes",
"[",
"<NUM_LIT>",
"]",
"<<",
"<NUM_LIT>",
")",
"|",
"bytes",
"[",
"<NUM_LIT>",
"]",
";",
"DecodeStatus",
"result",
"=",
"decodeInstruction",
"(",
"DecoderTableThumb16",
",",
"MI",
",",
"insn16",
",",
"Address",
",",
"this",
",",
"STI",
")",
";",
"if",
"(",
"result",
"!=",
"MCDisassembler",
"::",
"Fail",
")",
"{",
"Size",
"=",
"<NUM_LIT>",
";",
"Check",
"(",
"result",
",",
"AddThumbPredicate",
"(",
"MI",
")",
")",
";",
"return",
"result",
";",
"}",
"MI",
".",
"clear",
"(",
")",
";",
"result",
"=",
"decodeInstruction",
"(",
"DecoderTableThumbSBit16",
",",
"MI",
",",
"insn16",
",",
"Address",
",",
"this",
",",
"STI",
")",
";",
"if",
"(",
"result",
")",
"{",
"Size",
"=",
"<NUM_LIT>",
";",
"bool",
"InITBlock",
"=",
"ITBlock",
".",
"instrInITBlock",
"(",
")",
";",
"Check",
"(",
"result",
",",
"AddThumbPredicate",
"(",
"MI",
")",
")",
";",
"AddThumb1SBit",
"(",
"MI",
",",
"InITBlock",
")",
";",
"return",
"result",
";",
"}",
"MI",
".",
"clear",
"(",
")",
";",
"result",
"=",
"decodeInstruction",
"(",
"DecoderTableThumb216",
",",
"MI",
",",
"insn16",
",",
"Address",
",",
"this",
",",
"STI",
")",
";",
"if",
"(",
"result",
"!=",
"MCDisassembler",
"::",
"Fail",
")",
"{",
"Size",
"=",
"<NUM_LIT>",
";",
"if",
"(",
"MI",
".",
"getOpcode",
"(",
")",
"==",
"ARM",
"::",
"t2IT",
"&&",
"ITBlock",
".",
"instrInITBlock",
"(",
")",
")",
"result",
"=",
"MCDisassembler",
"::",
"SoftFail",
";",
"Check",
"(",
"result",
",",
"AddThumbPredicate",
"(",
"MI",
")",
")",
";",
"if",
"(",
"MI",
".",
"getOpcode",
"(",
")",
"==",
"ARM",
"::",
"t2IT",
")",
"{",
"unsigned",
"Firstcond",
"=",
"MI",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getImm",
"(",
")",
";",
"unsigned",
"Mask",
"=",
"MI",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getImm",
"(",
")",
";",
"ITBlock",
".",
"setITState",
"(",
"Firstcond",
",",
"Mask",
")",
";",
"}",
"return",
"result",
";",
"}",
"if",
"(",
"Region",
".",
"readBytes",
"(",
"Address",
",",
"<NUM_LIT>",
",",
"(",
"uint8_t",
"*",
")",
"bytes",
",",
"NULL",
")",
"==",
"-",
"<NUM_LIT>",
")",
"{",
"Size",
"=",
"<NUM_LIT>",
";",
"return",
"MCDisassembler",
"::",
"Fail",
";",
"}",
"uint32_t",
"insn32",
"=",
"(",
"bytes",
"[",
"<NUM_LIT>",
"]",
"<<",
"<NUM_LIT>",
")",
"|",
"(",
"bytes",
"[",
"<NUM_LIT>",
"]",
"<<",
"<NUM_LIT>",
")",
"|",
"(",
"bytes",
"[",
"<NUM_LIT>",
"]",
"<<",
"<NUM_LIT>",
")",
"|",
"(",
"bytes",
"[",
"<NUM_LIT>",
"]",
"<<",
"<NUM_LIT>",
")",
";",
"MI",
".",
"clear",
"(",
")",
";",
"result",
"=",
"decodeInstruction",
"(",
"DecoderTableThumb32",
",",
"MI",
",",
"insn32",
",",
"Address",
",",
"this",
",",
"STI",
")",
";",
"if",
"(",
"result",
"!=",
"MCDisassembler",
"::",
"Fail",
")",
"{",
"Size",
"=",
"<NUM_LIT>",
";",
"bool",
"InITBlock",
"=",
"ITBlock",
".",
"instrInITBlock",
"(",
")",
";",
"Check",
"(",
"result",
",",
"AddThumbPredicate",
"(",
"MI",
")",
")",
";",
"AddThumb1SBit",
"(",
"MI",
",",
"InITBlock",
")",
";",
"return",
"result",
";",
"}",
"MI",
".",
"clear",
"(",
")",
";",
"result",
"=",
"decodeInstruction",
"(",
"DecoderTableThumb232",
",",
"MI",
",",
"insn32",
",",
"Address",
",",
"this",
",",
"STI",
")",
";",
"if",
"(",
"result",
"!=",
"MCDisassembler",
"::",
"Fail",
")",
"{",
"Size",
"=",
"<NUM_LIT>",
";",
"Check",
"(",
"result",
",",
"AddThumbPredicate",
"(",
"MI",
")",
")",
";",
"return",
"result",
";",
"}",
"MI",
".",
"clear",
"(",
")",
";",
"result",
"=",
"decodeInstruction",
"(",
"DecoderTableVFP32",
",",
"MI",
",",
"insn32",
",",
"Address",
",",
"this",
",",
"STI",
")",
";",
"if",
"(",
"result",
"!=",
"MCDisassembler",
"::",
"Fail",
")",
"{",
"Size",
"=",
"<NUM_LIT>",
";",
"UpdateThumbVFPPredicate",
"(",
"MI",
")",
";",
"return",
"result",
";",
"}",
"MI",
".",
"clear",
"(",
")",
";",
"result",
"=",
"decodeInstruction",
"(",
"DecoderTableNEONDup32",
",",
"MI",
",",
"insn32",
",",
"Address",
",",
"this",
",",
"STI",
")",
";",
"if",
"(",
"result",
"!=",
"MCDisassembler",
"::",
"Fail",
")",
"{",
"Size",
"=",
"<NUM_LIT>",
";",
"Check",
"(",
"result",
",",
"AddThumbPredicate",
"(",
"MI",
")",
")",
";",
"return",
"result",
";",
"}",
"if",
"(",
"fieldFromInstruction",
"(",
"insn32",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
")",
"==",
"<NUM_LIT>",
")",
"{",
"MI",
".",
"clear",
"(",
")",
";",
"uint32_t",
"NEONLdStInsn",
"=",
"insn32",
";",
"NEONLdStInsn",
"&=",
"<NUM_LIT>",
";",
"NEONLdStInsn",
"|=",
"<NUM_LIT>",
";",
"result",
"=",
"decodeInstruction",
"(",
"DecoderTableNEONLoadStore32",
",",
"MI",
",",
"NEONLdStInsn",
",",
"Address",
",",
"this",
",",
"STI",
")",
";",
"if",
"(",
"result",
"!=",
"MCDisassembler",
"::",
"Fail",
")",
"{",
"Size",
"=",
"<NUM_LIT>",
";",
"Check",
"(",
"result",
",",
"AddThumbPredicate",
"(",
"MI",
")",
")",
";",
"return",
"result",
";",
"}",
"}",
"if",
"(",
"fieldFromInstruction",
"(",
"insn32",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
")",
"==",
"<NUM_LIT>",
")",
"{",
"MI",
".",
"clear",
"(",
")",
";",
"uint32_t",
"NEONDataInsn",
"=",
"insn32",
";",
"NEONDataInsn",
"&=",
"<NUM_LIT>",
";",
"NEONDataInsn",
"|=",
"(",
"NEONDataInsn",
"&",
"<NUM_LIT>",
")",
">>",
"<NUM_LIT>",
";",
"NEONDataInsn",
"|=",
"<NUM_LIT>",
";",
"result",
"=",
"decodeInstruction",
"(",
"DecoderTableNEONData32",
",",
"MI",
",",
"NEONDataInsn",
",",
"Address",
",",
"this",
",",
"STI",
")",
";",
"if",
"(",
"result",
"!=",
"MCDisassembler",
"::",
"Fail",
")",
"{",
"Size",
"=",
"<NUM_LIT>",
";",
"Check",
"(",
"result",
",",
"AddThumbPredicate",
"(",
"MI",
")",
")",
";",
"return",
"result",
";",
"}",
"}",
"Size",
"=",
"<NUM_LIT>",
";",
"return",
"MCDisassembler",
"::",
"Fail",
";",
"}"
] |
[
"Returns",
"the",
"disassembly",
"of",
"a",
"single",
"instruction",
"."
] |
GCC
|
rx
|
CPP
|
stmt_completion
|
CPU
| 620,567 |
[
"decl",
")",
"&&",
"!",
"is_naked_func",
"(",
"decl",
")",
";"
] |
[
"return",
"!",
"is_fast_interrupt_func",
"(",
"decl",
")",
"&&",
"!",
"is_interrupt_func",
"("
] |
LLVM
|
X86
|
CPP
|
program_repair
|
CPU
| 620,568 |
[
"<FIXS>",
"SrcValueSDNode",
"*",
"TrmpSV",
"=",
"cast",
"SrcValueSDNode",
">",
"(",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
";",
"<FIXE>"
] |
[
"SDOperand",
"FPtr",
"=",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"SDOperand",
"Nest",
"=",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"<BUGS>",
"const",
"Value",
"*",
"TrmpAddr",
"=",
"cast",
"SrcValueSDNode",
">",
"(",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
"->",
"getValue",
"(",
")",
";",
"<BUGE>",
"const",
"X86InstrInfo",
"*",
"TII",
"=",
"(",
"(",
"X86TargetMachine",
"&",
")",
"getTargetMachine",
"(",
")",
")",
".",
"getInstrInfo",
"(",
")",
";"
] |
GCC
|
arm
|
CPP
|
next_suggestion
|
CPU
| 620,569 |
[
"}"
] |
[
"vqadd_s16",
"(",
"int16x4_t",
"_",
"_",
"a",
",",
"int16x4_t",
"_",
"_",
"b",
")",
"{",
"return",
"(",
"int16x4_t",
")",
"_",
"_",
"builtin_neon_vqaddsv4hi",
"(",
"_",
"_",
"a",
",",
"_",
"_",
"b",
")",
";"
] |
GCC
|
ia64
|
MD
|
stmt_completion
|
CPU
| 620,570 |
[
"<STR_LIT>",
"<STR_LIT>",
")"
] |
[
"(",
"define_insn",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"SF",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"fma",
":",
"SF",
"(",
"match_operand",
":",
"SF",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"SF",
"<NUM_LIT>"
] |
LLVM
|
LM32
|
CPP
|
next_suggestion
|
MPU
| 620,571 |
[
"MAI",
"->",
"addInitialFrameState",
"(",
"Inst",
")",
";"
] |
[
"static",
"MCAsmInfo",
"*",
"createLM32MCAsmInfo",
"(",
"const",
"MCRegisterInfo",
"&",
"MRI",
",",
"StringRef",
"TT",
")",
"{",
"MCAsmInfo",
"*",
"MAI",
"=",
"new",
"LM32MCAsmInfo",
"(",
"TT",
")",
";",
"MCCFIInstruction",
"Inst",
"=",
"MCCFIInstruction",
"::",
"createDefCfa",
"(",
"nullptr",
",",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"<NUM_LIT>",
")",
";"
] |
GCC
|
rs6000
|
CPP
|
program_repair
|
CPU
| 620,572 |
[
"<FIXS>",
"if",
"(",
"flag_shrink_wrap",
"||",
"offset_below_red_zone_p",
"(",
"info",
"->",
"altivec_save_offset",
"+",
"(",
"i",
"-",
"info",
"->",
"first_altivec_reg_save",
")",
"*",
"<NUM_LIT>",
")",
")",
"<FIXE>"
] |
[
"reg",
"=",
"gen_rtx_REG",
"(",
"V4SImode",
",",
"i",
")",
";",
"emit_move_insn",
"(",
"reg",
",",
"mem",
")",
";",
"<BUGS>",
"if",
"(",
"offset_below_red_zone_p",
"(",
"info",
"->",
"altivec_save_offset",
"+",
"(",
"i",
"-",
"info",
"->",
"first_altivec_reg_save",
")",
"*",
"<NUM_LIT>",
")",
")",
"<BUGE>",
"cfa_restores",
"=",
"alloc_reg_note",
"(",
"REG_CFA_RESTORE",
",",
"reg",
",",
"cfa_restores",
")",
";",
"}"
] |
GCC
|
powerpcspe
|
MD
|
stmt_completion
|
CPU
| 620,573 |
[
"<STR_LIT>",
"<STR_LIT>",
")"
] |
[
"(",
"define_insn_reservation",
"<STR_LIT>",
"<NUM_LIT>",
"(",
"and",
"(",
"eq_attr"
] |
LLVM
|
X86
|
CPP
|
program_repair
|
CPU
| 620,574 |
[
"<FIXS>",
"bool",
"isVolatile",
",",
"bool",
"AlwaysInline",
",",
"<FIXE>"
] |
[
"SDValue",
"Chain",
",",
"SDValue",
"Dst",
",",
"SDValue",
"Src",
",",
"SDValue",
"Size",
",",
"unsigned",
"Align",
",",
"const",
"Value",
"*",
"DstSV",
",",
"uint64_t",
"DstSVOff",
")",
";",
"SDValue",
"EmitTargetCodeForMemcpy",
"(",
"SelectionDAG",
"&",
"DAG",
",",
"DebugLoc",
"dl",
",",
"SDValue",
"Chain",
",",
"SDValue",
"Dst",
",",
"SDValue",
"Src",
",",
"SDValue",
"Size",
",",
"unsigned",
"Align",
",",
"<BUGS>",
"bool",
"AlwaysInline",
",",
"<BUGE>",
"const",
"Value",
"*",
"DstSV",
",",
"uint64_t",
"DstSVOff",
",",
"const",
"Value",
"*",
"SrcSV",
",",
"uint64_t",
"SrcSVOff",
")",
";"
] |
LLVM
|
Hexagon
|
TD
|
next_suggestion
|
DSP
| 620,575 |
[
"let",
"BaseOpcode",
"=",
"<STR_LIT>",
";"
] |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"InputType",
"=",
"<STR_LIT>",
";"
] |
GCC
|
i386
|
CPP
|
stmt_completion
|
CPU
| 620,576 |
[
"m128",
")",
"_",
"_",
"A",
")",
";"
] |
[
"extern",
"_",
"_",
"inline",
"_",
"_",
"m512",
"_",
"_",
"attribute__",
"(",
"(",
"_",
"_",
"gnu_inline__",
",",
"_",
"_",
"always_inline__",
",",
"_",
"_",
"artificial__",
")",
")",
"_",
"mm512_castps128_ps512",
"(",
"_",
"_",
"m128",
"_",
"_",
"A",
")",
"{",
"return",
"(",
"_",
"_",
"m512",
")",
"_",
"_",
"builtin_ia32_ps512_ps",
"(",
"(",
"_",
"_"
] |
LLVM
|
ARM
|
CPP
|
program_repair
|
CPU
| 620,577 |
[
"<FIXS>",
"bool",
"ValidateMVEInst",
"(",
"MachineInstr",
"*",
"MI",
")",
";",
"<FIXE>",
"<FIXS>",
"void",
"AnalyseMVEInst",
"(",
"MachineInstr",
"*",
"MI",
")",
"{",
"CannotTailPredicate",
"=",
"!",
"ValidateMVEInst",
"(",
"MI",
")",
";",
"<FIXE>"
] |
[
"MF",
"=",
"ML",
"->",
"getHeader",
"(",
")",
"->",
"getParent",
"(",
")",
";",
"}",
"<BUGS>",
"bool",
"RecordVPTBlocks",
"(",
"MachineInstr",
"*",
"MI",
")",
";",
"void",
"AnalyseMVEInst",
"(",
"MachineInstr",
"*",
"MI",
")",
"{",
"if",
"(",
"CannotTailPredicate",
")",
"return",
";",
"if",
"(",
"!",
"RecordVPTBlocks",
"(",
"MI",
")",
")",
"{",
"CannotTailPredicate",
"=",
"true",
";",
"return",
";",
"}",
"const",
"MCInstrDesc",
"&",
"MCID",
"=",
"MI",
"->",
"getDesc",
"(",
")",
";",
"uint64_t",
"Flags",
"=",
"MCID",
".",
"TSFlags",
";",
"if",
"(",
"(",
"Flags",
"&",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
"!=",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
"return",
";",
"<BUGE>",
"<BUGS>",
"if",
"(",
"(",
"Flags",
"&",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
"==",
"<NUM_LIT>",
")",
"{",
"LLVM_DEBUG",
"(",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
"ARM Loops: Can't tail predicate: ",
"<STR_LIT>",
"<<",
"*",
"MI",
")",
";",
"CannotTailPredicate",
"=",
"true",
";",
"}",
"<BUGE>",
"}",
"bool",
"IsTailPredicationLegal",
"(",
")",
"const",
"{"
] |
GCC
|
mips
|
CPP
|
code_generation
|
CPU
| 620,578 |
[
"static",
"void",
"mips_block_move_loop",
"(",
"rtx",
"dest",
",",
"rtx",
"src",
",",
"HOST_WIDE_INT",
"length",
",",
"HOST_WIDE_INT",
"bytes_per_iter",
")",
"{",
"rtx_code_label",
"*",
"label",
";",
"rtx",
"src_reg",
",",
"dest_reg",
",",
"final_src",
",",
"test",
";",
"HOST_WIDE_INT",
"leftover",
";",
"leftover",
"=",
"length",
"%",
"bytes_per_iter",
";",
"length",
"-=",
"leftover",
";",
"mips_adjust_block_mem",
"(",
"src",
",",
"bytes_per_iter",
",",
"&",
"src_reg",
",",
"&",
"src",
")",
";",
"mips_adjust_block_mem",
"(",
"dest",
",",
"bytes_per_iter",
",",
"&",
"dest_reg",
",",
"&",
"dest",
")",
";",
"final_src",
"=",
"expand_simple_binop",
"(",
"Pmode",
",",
"PLUS",
",",
"src_reg",
",",
"GEN_INT",
"(",
"length",
")",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"OPTAB_WIDEN",
")",
";",
"label",
"=",
"gen_label_rtx",
"(",
")",
";",
"emit_label",
"(",
"label",
")",
";",
"mips_block_move_straight",
"(",
"dest",
",",
"src",
",",
"bytes_per_iter",
")",
";",
"mips_emit_move",
"(",
"src_reg",
",",
"plus_constant",
"(",
"Pmode",
",",
"src_reg",
",",
"bytes_per_iter",
")",
")",
";",
"mips_emit_move",
"(",
"dest_reg",
",",
"plus_constant",
"(",
"Pmode",
",",
"dest_reg",
",",
"bytes_per_iter",
")",
")",
";",
"test",
"=",
"gen_rtx_NE",
"(",
"VOIDmode",
",",
"src_reg",
",",
"final_src",
")",
";",
"if",
"(",
"Pmode",
"==",
"DImode",
")",
"emit_jump_insn",
"(",
"gen_cbranchdi4",
"(",
"test",
",",
"src_reg",
",",
"final_src",
",",
"label",
")",
")",
";",
"else",
"emit_jump_insn",
"(",
"gen_cbranchsi4",
"(",
"test",
",",
"src_reg",
",",
"final_src",
",",
"label",
")",
")",
";",
"if",
"(",
"leftover",
")",
"mips_block_move_straight",
"(",
"dest",
",",
"src",
",",
"leftover",
")",
";",
"}"
] |
[
"Move",
"LENGTH",
"bytes",
"from",
"SRC",
"to",
"DEST",
"using",
"a",
"loop",
"that",
"moves",
"MAX_MOVE_BYTES",
"per",
"iteration",
".",
"LENGTH",
"must",
"be",
"at",
"least",
"MAX_MOVE_BYTES",
".",
"Assume",
"that",
"the",
"memory",
"regions",
"do",
"not",
"overlap",
"."
] |
GCC
|
aarch64
|
MD
|
next_suggestion
|
CPU
| 620,579 |
[
"(",
"plus",
":",
"GPI",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
")",
")",
"]",
")"
] |
[
"<STR_LIT>",
"<STR_LIT>",
"[",
"(",
"parallel",
"[",
"(",
"set",
"(",
"reg",
":",
"CC",
"CC_REGNUM",
")",
"(",
"compare",
":",
"CC",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
")",
")",
"(",
"set",
"(",
"match_dup",
"<NUM_LIT>",
")"
] |
LLVM
|
X86
|
CPP
|
stmt_completion
|
CPU
| 620,580 |
[
"VMOVUPDZ256mr",
":",
"X86",
"::",
"VMOVUPDYmr",
";"
] |
[
"else",
"Opc",
"=",
"HasAVX512",
"?",
"X86",
"::",
"VMOVSDZmr",
":",
"HasAVX",
"?",
"X86",
"::",
"VMOVSDmr",
":",
"X86",
"::",
"MOVSDmr",
";",
"}",
"else",
"Opc",
"=",
"X86",
"::",
"ST_Fp64m",
";",
"break",
";",
"case",
"MVT",
"::",
"v4f32",
":",
"if",
"(",
"Aligned",
")",
"{",
"if",
"(",
"IsNonTemporal",
")",
"Opc",
"=",
"HasVLX",
"?",
"X86",
"::",
"VMOVNTPSZ128mr",
":",
"HasAVX",
"?",
"X86",
"::",
"VMOVNTPSmr",
":",
"X86",
"::",
"MOVNTPSmr",
";",
"else",
"Opc",
"=",
"HasVLX",
"?",
"X86",
"::",
"VMOVAPSZ128mr",
":",
"HasAVX",
"?",
"X86",
"::",
"VMOVAPSmr",
":",
"X86",
"::",
"MOVAPSmr",
";",
"}",
"else",
"Opc",
"=",
"HasVLX",
"?",
"X86",
"::",
"VMOVUPSZ128mr",
":",
"HasAVX",
"?",
"X86",
"::",
"VMOVUPSmr",
":",
"X86",
"::",
"MOVUPSmr",
";",
"break",
";",
"case",
"MVT",
"::",
"v2f64",
":",
"if",
"(",
"Aligned",
")",
"{",
"if",
"(",
"IsNonTemporal",
")",
"Opc",
"=",
"HasVLX",
"?",
"X86",
"::",
"VMOVNTPDZ128mr",
":",
"HasAVX",
"?",
"X86",
"::",
"VMOVNTPDmr",
":",
"X86",
"::",
"MOVNTPDmr",
";",
"else",
"Opc",
"=",
"HasVLX",
"?",
"X86",
"::",
"VMOVAPDZ128mr",
":",
"HasAVX",
"?",
"X86",
"::",
"VMOVAPDmr",
":",
"X86",
"::",
"MOVAPDmr",
";",
"}",
"else",
"Opc",
"=",
"HasVLX",
"?",
"X86",
"::",
"VMOVUPDZ128mr",
":",
"HasAVX",
"?",
"X86",
"::",
"VMOVUPDmr",
":",
"X86",
"::",
"MOVUPDmr",
";",
"break",
";",
"case",
"MVT",
"::",
"v4i32",
":",
"case",
"MVT",
"::",
"v2i64",
":",
"case",
"MVT",
"::",
"v8i16",
":",
"case",
"MVT",
"::",
"v16i8",
":",
"if",
"(",
"Aligned",
")",
"{",
"if",
"(",
"IsNonTemporal",
")",
"Opc",
"=",
"HasVLX",
"?",
"X86",
"::",
"VMOVNTDQZ128mr",
":",
"HasAVX",
"?",
"X86",
"::",
"VMOVNTDQmr",
":",
"X86",
"::",
"MOVNTDQmr",
";",
"else",
"Opc",
"=",
"HasVLX",
"?",
"X86",
"::",
"VMOVDQA64Z128mr",
":",
"HasAVX",
"?",
"X86",
"::",
"VMOVDQAmr",
":",
"X86",
"::",
"MOVDQAmr",
";",
"}",
"else",
"Opc",
"=",
"HasVLX",
"?",
"X86",
"::",
"VMOVDQU64Z128mr",
":",
"HasAVX",
"?",
"X86",
"::",
"VMOVDQUmr",
":",
"X86",
"::",
"MOVDQUmr",
";",
"break",
";",
"case",
"MVT",
"::",
"v8f32",
":",
"assert",
"(",
"HasAVX",
")",
";",
"if",
"(",
"Aligned",
")",
"{",
"if",
"(",
"IsNonTemporal",
")",
"Opc",
"=",
"HasVLX",
"?",
"X86",
"::",
"VMOVNTPSZ256mr",
":",
"X86",
"::",
"VMOVNTPSYmr",
";",
"else",
"Opc",
"=",
"HasVLX",
"?",
"X86",
"::",
"VMOVAPSZ256mr",
":",
"X86",
"::",
"VMOVAPSYmr",
";",
"}",
"else",
"Opc",
"=",
"HasVLX",
"?",
"X86",
"::",
"VMOVUPSZ256mr",
":",
"X86",
"::",
"VMOVUPSYmr",
";",
"break",
";",
"case",
"MVT",
"::",
"v4f64",
":",
"assert",
"(",
"HasAVX",
")",
";",
"if",
"(",
"Aligned",
")",
"{",
"if",
"(",
"IsNonTemporal",
")",
"Opc",
"=",
"HasVLX",
"?",
"X86",
"::",
"VMOVNTPDZ256mr",
":",
"X86",
"::",
"VMOVNTPDYmr",
";",
"else",
"Opc",
"=",
"HasVLX",
"?",
"X86",
"::",
"VMOVAPDZ256mr",
":",
"X86",
"::",
"VMOVAPDYmr",
";",
"}",
"else",
"Opc",
"=",
"HasVLX",
"?",
"X86",
"::"
] |
LLVM
|
GBZ80
|
CPP
|
next_suggestion
|
MPU
| 620,581 |
[
"BuildMI",
"(",
"LoopMBB",
",",
"dl",
",",
"TII",
".",
"get",
"(",
"Opc2",
")",
",",
"RegHi2",
")",
".",
"addReg",
"(",
"RegHi",
")",
";"
] |
[
"RC",
"=",
"&",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"Opc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"RC",
"=",
"&",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"Opc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"Opc2",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"RC",
"=",
"&",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"Opc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"Opc2",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"RC",
"=",
"&",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"Opc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"Opc2",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"RC",
"=",
"&",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"}",
"const",
"BasicBlock",
"*",
"LLVM_BB",
"=",
"MBB",
"->",
"getBasicBlock",
"(",
")",
";",
"MachineFunction",
"::",
"iterator",
"I",
"=",
"MBB",
";",
"I",
"++",
";",
"MachineBasicBlock",
"*",
"LoopMBB",
"=",
"MF",
"->",
"CreateMachineBasicBlock",
"(",
"LLVM_BB",
")",
";",
"MachineBasicBlock",
"*",
"RemMBB",
"=",
"MF",
"->",
"CreateMachineBasicBlock",
"(",
"LLVM_BB",
")",
";",
"MF",
"->",
"insert",
"(",
"I",
",",
"LoopMBB",
")",
";",
"MF",
"->",
"insert",
"(",
"I",
",",
"RemMBB",
")",
";",
"RemMBB",
"->",
"splice",
"(",
"RemMBB",
"->",
"begin",
"(",
")",
",",
"MBB",
",",
"std",
"::",
"next",
"<",
"MachineBasicBlock",
"::",
"iterator",
">",
"(",
"MI",
")",
",",
"MBB",
"->",
"end",
"(",
")",
")",
";",
"RemMBB",
"->",
"transferSuccessorsAndUpdatePHIs",
"(",
"MBB",
")",
";",
"MBB",
"->",
"addSuccessor",
"(",
"LoopMBB",
")",
";",
"MBB",
"->",
"addSuccessor",
"(",
"RemMBB",
")",
";",
"LoopMBB",
"->",
"addSuccessor",
"(",
"RemMBB",
")",
";",
"LoopMBB",
"->",
"addSuccessor",
"(",
"LoopMBB",
")",
";",
"unsigned",
"ShiftReg",
"=",
"MRI",
".",
"createVirtualRegister",
"(",
"RC",
")",
";",
"unsigned",
"ShiftReg2",
"=",
"MRI",
".",
"createVirtualRegister",
"(",
"RC",
")",
";",
"unsigned",
"ShiftAmt",
"=",
"MRI",
".",
"createVirtualRegister",
"(",
"&",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"unsigned",
"ShiftAmt2",
"=",
"MRI",
".",
"createVirtualRegister",
"(",
"&",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"unsigned",
"DstReg",
"=",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"unsigned",
"SrcReg",
"=",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"unsigned",
"AmtReg",
"=",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"BuildMI",
"(",
"MBB",
",",
"dl",
",",
"TII",
".",
"get",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
",",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
".",
"addReg",
"(",
"AmtReg",
")",
";",
"BuildMI",
"(",
"MBB",
",",
"dl",
",",
"TII",
".",
"get",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
")",
".",
"addImm",
"(",
"<NUM_LIT>",
")",
";",
"BuildMI",
"(",
"MBB",
",",
"dl",
",",
"TII",
".",
"get",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
")",
".",
"addMBB",
"(",
"RemMBB",
")",
".",
"addImm",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"BuildMI",
"(",
"LoopMBB",
",",
"dl",
",",
"TII",
".",
"get",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
",",
"ShiftReg",
")",
".",
"addReg",
"(",
"SrcReg",
")",
".",
"addMBB",
"(",
"MBB",
")",
".",
"addReg",
"(",
"ShiftReg2",
")",
".",
"addMBB",
"(",
"LoopMBB",
")",
";",
"BuildMI",
"(",
"LoopMBB",
",",
"dl",
",",
"TII",
".",
"get",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
",",
"ShiftAmt",
")",
".",
"addReg",
"(",
"AmtReg",
")",
".",
"addMBB",
"(",
"MBB",
")",
".",
"addReg",
"(",
"ShiftAmt2",
")",
".",
"addMBB",
"(",
"LoopMBB",
")",
";",
"if",
"(",
"Opc2",
")",
"{",
"unsigned",
"RegLo",
"=",
"MRI",
".",
"createVirtualRegister",
"(",
"&",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"unsigned",
"RegHi",
"=",
"MRI",
".",
"createVirtualRegister",
"(",
"&",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"unsigned",
"RegLo2",
"=",
"MRI",
".",
"createVirtualRegister",
"(",
"&",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"unsigned",
"RegHi2",
"=",
"MRI",
".",
"createVirtualRegister",
"(",
"&",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"unsigned",
"SupReg",
"=",
"MRI",
".",
"createVirtualRegister",
"(",
"&",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"unsigned",
"Idx1",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"unsigned",
"Idx2",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"if",
"(",
"Opc2",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
"std",
"::",
"swap",
"(",
"Idx1",
",",
"Idx2",
")",
";",
"BuildMI",
"(",
"LoopMBB",
",",
"dl",
",",
"TII",
".",
"get",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
",",
"RegLo",
")",
".",
"addReg",
"(",
"ShiftReg",
",",
"<NUM_LIT>",
",",
"Idx1",
")",
";",
"BuildMI",
"(",
"LoopMBB",
",",
"dl",
",",
"TII",
".",
"get",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
",",
"RegHi",
")",
".",
"addReg",
"(",
"ShiftReg",
",",
"<NUM_LIT>",
",",
"Idx2",
")",
";",
"BuildMI",
"(",
"LoopMBB",
",",
"dl",
",",
"TII",
".",
"get",
"(",
"Opc",
")",
",",
"RegLo2",
")",
".",
"addReg",
"(",
"RegLo",
")",
";"
] |
LLVM
|
PowerPC
|
CPP
|
next_suggestion
|
CPU
| 620,582 |
[
"}"
] |
[
"return",
"SDValue",
"(",
")",
";",
"}",
"}",
"}",
"DenseMap",
"<",
"SDNode",
"*",
",",
"EVT",
">",
"SelectTruncOp",
"[",
"<NUM_LIT>",
"]",
";",
"for",
"(",
"unsigned",
"i",
"=",
"<NUM_LIT>",
",",
"ie",
"=",
"Inputs",
".",
"size",
"(",
")",
";",
"i",
"!=",
"ie",
";",
"++",
"i",
")",
"{",
"if",
"(",
"isa",
"<",
"ConstantSDNode",
">",
"(",
"Inputs",
"[",
"i",
"]",
")",
")",
"continue",
";",
"for",
"(",
"SDNode",
"::",
"use_iterator",
"UI",
"=",
"Inputs",
"[",
"i",
"]",
".",
"getNode",
"(",
")",
"->",
"use_begin",
"(",
")",
",",
"UE",
"=",
"Inputs",
"[",
"i",
"]",
".",
"getNode",
"(",
")",
"->",
"use_end",
"(",
")",
";",
"UI",
"!=",
"UE",
";",
"++",
"UI",
")",
"{",
"SDNode",
"*",
"User",
"=",
"*",
"UI",
";",
"if",
"(",
"User",
"!=",
"N",
"&&",
"!",
"Visited",
".",
"count",
"(",
"User",
")",
")",
"return",
"SDValue",
"(",
")",
";",
"if",
"(",
"User",
"->",
"getOpcode",
"(",
")",
"==",
"ISD",
"::",
"SELECT",
")",
"{",
"if",
"(",
"User",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
"==",
"Inputs",
"[",
"i",
"]",
")",
"SelectTruncOp",
"[",
"<NUM_LIT>",
"]",
".",
"insert",
"(",
"std",
"::",
"make_pair",
"(",
"User",
",",
"User",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getValueType",
"(",
")",
")",
")",
";",
"}",
"else",
"if",
"(",
"User",
"->",
"getOpcode",
"(",
")",
"==",
"ISD",
"::",
"SELECT_CC",
")",
"{",
"if",
"(",
"User",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
"==",
"Inputs",
"[",
"i",
"]",
")",
"SelectTruncOp",
"[",
"<NUM_LIT>",
"]",
".",
"insert",
"(",
"std",
"::",
"make_pair",
"(",
"User",
",",
"User",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getValueType",
"(",
")",
")",
")",
";",
"if",
"(",
"User",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
"==",
"Inputs",
"[",
"i",
"]",
")",
"SelectTruncOp",
"[",
"<NUM_LIT>",
"]",
".",
"insert",
"(",
"std",
"::",
"make_pair",
"(",
"User",
",",
"User",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getValueType",
"(",
")",
")",
")",
";",
"}",
"}",
"}",
"for",
"(",
"unsigned",
"i",
"=",
"<NUM_LIT>",
",",
"ie",
"=",
"PromOps",
".",
"size",
"(",
")",
";",
"i",
"!=",
"ie",
";",
"++",
"i",
")",
"{",
"for",
"(",
"SDNode",
"::",
"use_iterator",
"UI",
"=",
"PromOps",
"[",
"i",
"]",
".",
"getNode",
"(",
")",
"->",
"use_begin",
"(",
")",
",",
"UE",
"=",
"PromOps",
"[",
"i",
"]",
".",
"getNode",
"(",
")",
"->",
"use_end",
"(",
")",
";",
"UI",
"!=",
"UE",
";",
"++",
"UI",
")",
"{",
"SDNode",
"*",
"User",
"=",
"*",
"UI",
";",
"if",
"(",
"User",
"!=",
"N",
"&&",
"!",
"Visited",
".",
"count",
"(",
"User",
")",
")",
"return",
"SDValue",
"(",
")",
";",
"if",
"(",
"User",
"->",
"getOpcode",
"(",
")",
"==",
"ISD",
"::",
"SELECT",
")",
"{",
"if",
"(",
"User",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
"==",
"PromOps",
"[",
"i",
"]",
")",
"SelectTruncOp",
"[",
"<NUM_LIT>",
"]",
".",
"insert",
"(",
"std",
"::",
"make_pair",
"(",
"User",
",",
"User",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getValueType",
"(",
")",
")",
")",
";",
"}",
"else",
"if",
"(",
"User",
"->",
"getOpcode",
"(",
")",
"==",
"ISD",
"::",
"SELECT_CC",
")",
"{",
"if",
"(",
"User",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
"==",
"PromOps",
"[",
"i",
"]",
")",
"SelectTruncOp",
"[",
"<NUM_LIT>",
"]",
".",
"insert",
"(",
"std",
"::",
"make_pair",
"(",
"User",
",",
"User",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getValueType",
"(",
")",
")",
")",
";",
"if",
"(",
"User",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
"==",
"PromOps",
"[",
"i",
"]",
")",
"SelectTruncOp",
"[",
"<NUM_LIT>",
"]",
".",
"insert",
"(",
"std",
"::",
"make_pair",
"(",
"User",
",",
"User",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getValueType",
"(",
")",
")",
")",
";",
"}",
"}",
"}",
"unsigned",
"PromBits",
"=",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getValueSizeInBits",
"(",
")",
";",
"bool",
"ReallyNeedsExt",
"=",
"false",
";",
"if",
"(",
"N",
"->",
"getOpcode",
"(",
")",
"!=",
"ISD",
"::",
"ANY_EXTEND",
")",
"{",
"for",
"(",
"unsigned",
"i",
"=",
"<NUM_LIT>",
",",
"ie",
"=",
"Inputs",
".",
"size",
"(",
")",
";",
"i",
"!=",
"ie",
";",
"++",
"i",
")",
"{",
"if",
"(",
"isa",
"<",
"ConstantSDNode",
">",
"(",
"Inputs",
"[",
"i",
"]",
")",
")",
"continue",
";",
"unsigned",
"OpBits",
"=",
"Inputs",
"[",
"i",
"]",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getValueSizeInBits",
"(",
")",
";",
"assert",
"(",
"PromBits",
"<",
"OpBits",
"&&",
"<STR_LIT>",
"Truncation not to a smaller bit count?",
"<STR_LIT>",
")",
";",
"if",
"(",
"(",
"N",
"->",
"getOpcode",
"(",
")",
"==",
"ISD",
"::",
"ZERO_EXTEND",
"&&",
"!",
"DAG",
".",
"MaskedValueIsZero",
"(",
"Inputs",
"[",
"i",
"]",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"APInt",
"::",
"getHighBitsSet",
"(",
"OpBits",
",",
"OpBits",
"-",
"PromBits",
")",
")",
")",
"||",
"(",
"N",
"->",
"getOpcode",
"(",
")",
"==",
"ISD",
"::",
"SIGN_EXTEND",
"&&",
"DAG",
".",
"ComputeNumSignBits",
"(",
"Inputs",
"[",
"i",
"]",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
"<",
"(",
"OpBits",
"-",
"(",
"PromBits",
"-",
"<NUM_LIT>",
")",
")",
")",
")",
"{",
"ReallyNeedsExt",
"=",
"true",
";",
"break",
";",
"}",
"}",
"}",
"for",
"(",
"unsigned",
"i",
"=",
"<NUM_LIT>",
",",
"ie",
"=",
"Inputs",
".",
"size",
"(",
")",
";",
"i",
"!=",
"ie",
";",
"++",
"i",
")",
"{",
"if",
"(",
"isa",
"<",
"ConstantSDNode",
">",
"(",
"Inputs",
"[",
"i",
"]",
")",
")",
"continue",
";",
"SDValue",
"InSrc",
"=",
"Inputs",
"[",
"i",
"]",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"if",
"(",
"Inputs",
"[",
"i",
"]",
".",
"getValueType",
"(",
")",
"==",
"N",
"->",
"getValueType",
"(",
"<NUM_LIT>",
")",
")",
"DAG",
".",
"ReplaceAllUsesOfValueWith",
"(",
"Inputs",
"[",
"i",
"]",
",",
"InSrc",
")",
";",
"else",
"if",
"(",
"N",
"->",
"getOpcode",
"(",
")",
"==",
"ISD",
"::",
"SIGN_EXTEND",
")",
"DAG",
".",
"ReplaceAllUsesOfValueWith",
"(",
"Inputs",
"[",
"i",
"]",
",",
"DAG",
".",
"getSExtOrTrunc",
"(",
"InSrc",
",",
"dl",
",",
"N",
"->",
"getValueType",
"(",
"<NUM_LIT>",
")",
")",
")",
";",
"else",
"if",
"(",
"N",
"->",
"getOpcode",
"(",
")",
"==",
"ISD",
"::",
"ZERO_EXTEND",
")",
"DAG",
".",
"ReplaceAllUsesOfValueWith",
"(",
"Inputs",
"[",
"i",
"]",
",",
"DAG",
".",
"getZExtOrTrunc",
"(",
"InSrc",
",",
"dl",
",",
"N",
"->",
"getValueType",
"(",
"<NUM_LIT>",
")",
")",
")",
";",
"else",
"DAG",
".",
"ReplaceAllUsesOfValueWith",
"(",
"Inputs",
"[",
"i",
"]",
",",
"DAG",
".",
"getAnyExtOrTrunc",
"(",
"InSrc",
",",
"dl",
",",
"N",
"->",
"getValueType",
"(",
"<NUM_LIT>",
")",
")",
")",
";"
] |
GCC
|
alpha
|
MD
|
next_suggestion
|
MPU
| 620,583 |
[
"DONE"
] |
[
"<STR_LIT>",
"{",
"alpha_expand_movmisalign",
"(",
"<",
"MODE",
">",
"mode",
",",
"operands",
")"
] |
LLVM
|
AVR
|
TD
|
stmt_completion
|
MPU
| 620,584 |
[
",",
"ELFArchAVR5",
">",
";"
] |
[
"def",
":",
"Device",
"<",
"<STR_LIT>",
",",
"FamilyAVR5"
] |
LLVM
|
X86
|
TD
|
stmt_completion
|
CPU
| 620,585 |
[
"v4i32",
"immAllOnesV",
")",
")",
"]",
">",
";"
] |
[
"def",
"V_SETALLONES",
":",
"I",
"<",
"<NUM_LIT>",
",",
"Pseudo",
",",
"(",
"outs",
"VR128",
":",
"$",
"dst",
")",
",",
"(",
"ins",
")",
",",
"<STR_LIT>",
",",
"[",
"(",
"set",
"VR128",
":",
"$",
"dst",
",",
"("
] |
GCC
|
i386
|
MD
|
program_repair
|
CPU
| 620,586 |
[
"<FIXS>",
"<STR_LIT>",
"<FIXE>"
] |
[
"(",
"clobber",
"(",
"match_scratch",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
")",
")",
"(",
"clobber",
"(",
"reg",
":",
"CC",
"<NUM_LIT>",
")",
")",
"]",
"<STR_LIT>",
"<BUGS>",
"<STR_LIT>",
"<BUGE>",
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")"
] |
GCC
|
ia64
|
CPP
|
stmt_completion
|
CPU
| 620,587 |
[
"<NUM_LIT>",
";"
] |
[
"case",
"IN_REG",
"(",
"<NUM_LIT>",
")",
":",
"case",
"IN_REG",
"(",
"<NUM_LIT>",
")",
":",
"case",
"IN_REG",
"(",
"<NUM_LIT>",
")",
":",
"case",
"IN_REG",
"(",
"<NUM_LIT>",
")",
":",
"case",
"IN_REG",
"(",
"<NUM_LIT>",
")",
":",
"case",
"IN_REG",
"(",
"<NUM_LIT>",
")",
":",
"case",
"IN_REG",
"(",
"<NUM_LIT>",
")",
":",
"case",
"IN_REG",
"(",
"<NUM_LIT>",
")",
":",
"return",
"lookup_attribute",
"(",
"<STR_LIT>",
"syscall_linkage",
"<STR_LIT>",
",",
"TYPE_ATTRIBUTES",
"(",
"TREE_TYPE",
"(",
"current_function_decl",
")",
")",
")",
"!=",
"NULL",
";",
"case",
"R_BR",
"(",
"<NUM_LIT>",
")",
":",
"return"
] |
GCC
|
rs6000
|
CPP
|
stmt_completion
|
CPU
| 620,588 |
[
"_",
"_",
"p",
")",
";"
] |
[
"extern",
"_",
"_",
"inline",
"void",
"_",
"_",
"attribute__",
"(",
"(",
"_",
"_",
"gnu_inline__",
",",
"_",
"_",
"always_inline__",
",",
"_",
"_",
"artificial__",
")",
")",
"_",
"mm_maskmoveu_si128",
"(",
"_",
"_",
"m128i",
"_",
"_",
"A",
",",
"_",
"_",
"m128i",
"_",
"_",
"B",
",",
"char",
"*",
"_",
"_",
"C",
")",
"{",
"_",
"_",
"v2du",
"_",
"_",
"hibit",
"=",
"{",
"<NUM_LIT>",
"UL",
",",
"<NUM_LIT>",
"UL",
"}",
";",
"_",
"_",
"v16qu",
"_",
"_",
"mask",
",",
"_",
"_",
"tmp",
";",
"_",
"_",
"m128i_u",
"*",
"_",
"_",
"p",
"=",
"(",
"_",
"_",
"m128i_u",
"*",
")",
"_",
"_",
"C",
";",
"_",
"_",
"tmp",
"=",
"(",
"_",
"_",
"v16qu",
")",
"_",
"mm_loadu_si128",
"("
] |
LLVM
|
Hexagon
|
CPP
|
next_suggestion
|
DSP
| 620,589 |
[
"if",
"(",
"TargetRegisterInfo",
"::",
"isVirtualRegister",
"(",
"RD",
".",
"R",
")",
")",
"PredGPRs",
".",
"insert",
"(",
"RD",
")",
";"
] |
[
"void",
"HexagonGenPredicate",
"::",
"collectPredicateGPR",
"(",
"MachineFunction",
"&",
"MF",
")",
"{",
"for",
"(",
"MachineFunction",
"::",
"iterator",
"A",
"=",
"MF",
".",
"begin",
"(",
")",
",",
"Z",
"=",
"MF",
".",
"end",
"(",
")",
";",
"A",
"!=",
"Z",
";",
"++",
"A",
")",
"{",
"MachineBasicBlock",
"&",
"B",
"=",
"*",
"A",
";",
"for",
"(",
"MachineBasicBlock",
"::",
"iterator",
"I",
"=",
"B",
".",
"begin",
"(",
")",
",",
"E",
"=",
"B",
".",
"end",
"(",
")",
";",
"I",
"!=",
"E",
";",
"++",
"I",
")",
"{",
"MachineInstr",
"*",
"MI",
"=",
"&",
"*",
"I",
";",
"unsigned",
"Opc",
"=",
"MI",
"->",
"getOpcode",
"(",
")",
";",
"switch",
"(",
"Opc",
")",
"{",
"case",
"Hexagon",
"::",
"C2_tfrpr",
":",
"case",
"TargetOpcode",
"::",
"COPY",
":",
"if",
"(",
"isPredReg",
"(",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
")",
")",
"{",
"RegisterSubReg",
"RD",
"=",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
";"
] |
GCC
|
rs6000
|
CPP
|
stmt_completion
|
CPU
| 620,590 |
[
"<NUM_LIT>",
")",
":",
"vec_splat_u8",
"(",
"-",
"<NUM_LIT>",
")",
";"
] |
[
"x",
".",
"i",
"[",
"<NUM_LIT>",
"]",
"=",
"cnt",
"=",
"(",
"<NUM_LIT>",
"-",
"x",
".",
"i",
"[",
"<NUM_LIT>",
"]",
")",
"<<",
"<NUM_LIT>",
";",
"x",
".",
"v",
"=",
"vec_splat",
"(",
"x",
".",
"v",
",",
"<NUM_LIT>",
")",
";",
"mask",
"=",
"(",
"cnt",
"&",
"<NUM_LIT>",
")",
"?",
"vec_splat_u8",
"("
] |
LLVM
|
Hexagon
|
TD
|
next_suggestion
|
DSP
| 620,591 |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"dst",
";"
] |
[
"bits",
"<",
"<NUM_LIT>",
">",
"offsetBits",
";",
"let",
"offsetBits",
"=",
"!",
"if",
"(",
"!",
"eq",
"(",
"!",
"cast",
"<",
"string",
">",
"(",
"ImmOp",
")",
",",
"<STR_LIT>",
")",
",",
"offset",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
",",
"offset",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
")",
";",
"let",
"IClass",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"offsetBits",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"MajOp",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"src2",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"offsetBits",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";"
] |
LLVM
|
X86
|
CPP
|
stmt_completion
|
CPU
| 620,592 |
[
"else",
"{"
] |
[
"if",
"(",
"!",
"ResultReg",
")",
"return",
"false",
";",
"if",
"(",
"!",
"isTypeLegal",
"(",
"PrevVal",
"->",
"getType",
"(",
")",
",",
"VT",
")",
")",
"return",
"false",
";",
"ResultReg",
"=",
"fastEmit_ri",
"(",
"VT",
",",
"VT",
",",
"ISD",
"::",
"AND",
",",
"ResultReg",
",",
"hasTrivialKill",
"(",
"PrevVal",
")",
",",
"<NUM_LIT>",
")",
";",
"}",
"else",
"{",
"if",
"(",
"!",
"isTypeLegal",
"(",
"Val",
"->",
"getType",
"(",
")",
",",
"VT",
")",
")",
"return",
"false",
";",
"ResultReg",
"=",
"getRegForValue",
"(",
"Val",
")",
";",
"}",
"if",
"(",
"!",
"ResultReg",
")",
"return",
"false",
";",
"ArgRegs",
".",
"push_back",
"(",
"ResultReg",
")",
";",
"OutVTs",
".",
"push_back",
"(",
"VT",
")",
";",
"}",
"SmallVector",
"<",
"CCValAssign",
",",
"<NUM_LIT>",
">",
"ArgLocs",
";",
"CCState",
"CCInfo",
"(",
"CC",
",",
"IsVarArg",
",",
"*",
"FuncInfo",
".",
"MF",
",",
"ArgLocs",
",",
"CLI",
".",
"RetTy",
"->",
"getContext",
"(",
")",
")",
";",
"if",
"(",
"IsWin64",
")",
"CCInfo",
".",
"AllocateStack",
"(",
"<NUM_LIT>",
",",
"<NUM_LIT>",
")",
";",
"CCInfo",
".",
"AnalyzeCallOperands",
"(",
"OutVTs",
",",
"OutFlags",
",",
"CC_X86",
")",
";",
"unsigned",
"NumBytes",
"=",
"CCInfo",
".",
"getNextStackOffset",
"(",
")",
";",
"unsigned",
"AdjStackDown",
"=",
"TII",
".",
"getCallFrameSetupOpcode",
"(",
")",
";",
"BuildMI",
"(",
"*",
"FuncInfo",
".",
"MBB",
",",
"FuncInfo",
".",
"InsertPt",
",",
"DbgLoc",
",",
"TII",
".",
"get",
"(",
"AdjStackDown",
")",
")",
".",
"addImm",
"(",
"NumBytes",
")",
".",
"addImm",
"(",
"<NUM_LIT>",
")",
";",
"const",
"X86RegisterInfo",
"*",
"RegInfo",
"=",
"Subtarget",
"->",
"getRegisterInfo",
"(",
")",
";",
"for",
"(",
"unsigned",
"i",
"=",
"<NUM_LIT>",
",",
"e",
"=",
"ArgLocs",
".",
"size",
"(",
")",
";",
"i",
"!=",
"e",
";",
"++",
"i",
")",
"{",
"CCValAssign",
"const",
"&",
"VA",
"=",
"ArgLocs",
"[",
"i",
"]",
";",
"const",
"Value",
"*",
"ArgVal",
"=",
"OutVals",
"[",
"VA",
".",
"getValNo",
"(",
")",
"]",
";",
"MVT",
"ArgVT",
"=",
"OutVTs",
"[",
"VA",
".",
"getValNo",
"(",
")",
"]",
";",
"if",
"(",
"ArgVT",
"==",
"MVT",
"::",
"x86mmx",
")",
"return",
"false",
";",
"unsigned",
"ArgReg",
"=",
"ArgRegs",
"[",
"VA",
".",
"getValNo",
"(",
")",
"]",
";",
"switch",
"(",
"VA",
".",
"getLocInfo",
"(",
")",
")",
"{",
"case",
"CCValAssign",
"::",
"Full",
":",
"break",
";",
"case",
"CCValAssign",
"::",
"SExt",
":",
"{",
"assert",
"(",
"VA",
".",
"getLocVT",
"(",
")",
".",
"isInteger",
"(",
")",
"&&",
"!",
"VA",
".",
"getLocVT",
"(",
")",
".",
"isVector",
"(",
")",
"&&",
"<STR_LIT>",
"Unexpected extend",
"<STR_LIT>",
")",
";",
"bool",
"Emitted",
"=",
"X86FastEmitExtend",
"(",
"ISD",
"::",
"SIGN_EXTEND",
",",
"VA",
".",
"getLocVT",
"(",
")",
",",
"ArgReg",
",",
"ArgVT",
",",
"ArgReg",
")",
";",
"assert",
"(",
"Emitted",
"&&",
"<STR_LIT>",
"Failed to emit a sext!",
"<STR_LIT>",
")",
";",
"(",
"void",
")",
"Emitted",
";",
"ArgVT",
"=",
"VA",
".",
"getLocVT",
"(",
")",
";",
"break",
";",
"}",
"case",
"CCValAssign",
"::",
"ZExt",
":",
"{",
"assert",
"(",
"VA",
".",
"getLocVT",
"(",
")",
".",
"isInteger",
"(",
")",
"&&",
"!",
"VA",
".",
"getLocVT",
"(",
")",
".",
"isVector",
"(",
")",
"&&",
"<STR_LIT>",
"Unexpected extend",
"<STR_LIT>",
")",
";",
"bool",
"Emitted",
"=",
"X86FastEmitExtend",
"(",
"ISD",
"::",
"ZERO_EXTEND",
",",
"VA",
".",
"getLocVT",
"(",
")",
",",
"ArgReg",
",",
"ArgVT",
",",
"ArgReg",
")",
";",
"assert",
"(",
"Emitted",
"&&",
"<STR_LIT>",
"Failed to emit a zext!",
"<STR_LIT>",
")",
";",
"(",
"void",
")",
"Emitted",
";",
"ArgVT",
"=",
"VA",
".",
"getLocVT",
"(",
")",
";",
"break",
";",
"}",
"case",
"CCValAssign",
"::",
"AExt",
":",
"{",
"assert",
"(",
"VA",
".",
"getLocVT",
"(",
")",
".",
"isInteger",
"(",
")",
"&&",
"!",
"VA",
".",
"getLocVT",
"(",
")",
".",
"isVector",
"(",
")",
"&&",
"<STR_LIT>",
"Unexpected extend",
"<STR_LIT>",
")",
";",
"bool",
"Emitted",
"=",
"X86FastEmitExtend",
"(",
"ISD",
"::",
"ANY_EXTEND",
",",
"VA",
".",
"getLocVT",
"(",
")",
",",
"ArgReg",
",",
"ArgVT",
",",
"ArgReg",
")",
";",
"if",
"(",
"!",
"Emitted",
")",
"Emitted",
"=",
"X86FastEmitExtend",
"(",
"ISD",
"::",
"ZERO_EXTEND",
",",
"VA",
".",
"getLocVT",
"(",
")",
",",
"ArgReg",
",",
"ArgVT",
",",
"ArgReg",
")",
";",
"if",
"(",
"!",
"Emitted",
")",
"Emitted",
"=",
"X86FastEmitExtend",
"(",
"ISD",
"::",
"SIGN_EXTEND",
",",
"VA",
".",
"getLocVT",
"(",
")",
",",
"ArgReg",
",",
"ArgVT",
",",
"ArgReg",
")",
";",
"assert",
"(",
"Emitted",
"&&",
"<STR_LIT>",
"Failed to emit a aext!",
"<STR_LIT>",
")",
";",
"(",
"void",
")",
"Emitted",
";",
"ArgVT",
"=",
"VA",
".",
"getLocVT",
"(",
")",
";",
"break",
";",
"}",
"case",
"CCValAssign",
"::",
"BCvt",
":",
"{",
"ArgReg",
"=",
"fastEmit_r",
"(",
"ArgVT",
",",
"VA",
".",
"getLocVT",
"(",
")",
",",
"ISD",
"::",
"BITCAST",
",",
"ArgReg",
",",
"false",
")",
";",
"assert",
"(",
"ArgReg",
"&&",
"<STR_LIT>",
"Failed to emit a bitcast!",
"<STR_LIT>",
")",
";",
"ArgVT",
"=",
"VA",
".",
"getLocVT",
"(",
")",
";",
"break",
";",
"}",
"case",
"CCValAssign",
"::",
"VExt",
":",
"return",
"false",
";",
"case",
"CCValAssign",
"::",
"AExtUpper",
":",
"case",
"CCValAssign",
"::",
"SExtUpper",
":",
"case",
"CCValAssign",
"::",
"ZExtUpper",
":",
"case",
"CCValAssign",
"::",
"FPExt",
":",
"llvm_unreachable",
"(",
"<STR_LIT>",
"Unexpected loc info!",
"<STR_LIT>",
")",
";",
"case",
"CCValAssign",
"::",
"Indirect",
":",
"return",
"false",
";",
"}",
"if",
"(",
"VA",
".",
"isRegLoc",
"(",
")",
")",
"{",
"BuildMI",
"(",
"*",
"FuncInfo",
".",
"MBB",
",",
"FuncInfo",
".",
"InsertPt",
",",
"DbgLoc",
",",
"TII",
".",
"get",
"(",
"TargetOpcode",
"::",
"COPY",
")",
",",
"VA",
".",
"getLocReg",
"(",
")",
")",
".",
"addReg",
"(",
"ArgReg",
")",
";",
"OutRegs",
".",
"push_back",
"(",
"VA",
".",
"getLocReg",
"(",
")",
")",
";",
"}"
] |
LLVM
|
X86
|
TD
|
stmt_completion
|
CPU
| 620,593 |
[
">",
";"
] |
[
"def",
":",
"ReadAdvance",
"<",
"ReadInt2Fpu",
",",
"<NUM_LIT>"
] |
GCC
|
cris
|
MD
|
stmt_completion
|
MPU
| 620,594 |
[
")",
")",
")"
] |
[
"(",
"ior",
"(",
"match_test",
"<STR_LIT>",
")",
"(",
"match_test",
"<STR_LIT>",
")"
] |
LLVM
|
ARM
|
CPP
|
next_suggestion
|
CPU
| 620,595 |
[
"return",
"S",
";"
] |
[
"CurBit",
"^=",
"(",
"Val",
">>",
"i",
")",
"&",
"<NUM_LIT>",
"U",
";",
"Imm",
"|=",
"(",
"CurBit",
"<<",
"i",
")",
";",
"if",
"(",
"(",
"Val",
"&",
"~",
"(",
"~",
"<NUM_LIT>",
"U",
"<<",
"i",
")",
")",
"==",
"<NUM_LIT>",
")",
"{",
"Imm",
"|=",
"<NUM_LIT>",
"U",
"<<",
"i",
";",
"break",
";",
"}",
"}",
"Inst",
".",
"addOperand",
"(",
"MCOperand",
"::",
"createImm",
"(",
"Imm",
")",
")",
";"
] |
LLVM
|
AMDGPU
|
CPP
|
code_generation
|
GPU
| 620,596 |
[
"void",
"SIInstrInfo",
"::",
"moveToVALU",
"(",
"MachineInstr",
"&",
"TopInst",
")",
"const",
"{",
"SmallVector",
"<",
"MachineInstr",
"*",
",",
"<NUM_LIT>",
">",
"Worklist",
";",
"Worklist",
".",
"push_back",
"(",
"&",
"TopInst",
")",
";",
"while",
"(",
"!",
"Worklist",
".",
"empty",
"(",
")",
")",
"{",
"MachineInstr",
"*",
"Inst",
"=",
"Worklist",
".",
"pop_back_val",
"(",
")",
";",
"MachineBasicBlock",
"*",
"MBB",
"=",
"Inst",
"->",
"getParent",
"(",
")",
";",
"MachineRegisterInfo",
"&",
"MRI",
"=",
"MBB",
"->",
"getParent",
"(",
")",
"->",
"getRegInfo",
"(",
")",
";",
"unsigned",
"Opcode",
"=",
"Inst",
"->",
"getOpcode",
"(",
")",
";",
"unsigned",
"NewOpcode",
"=",
"getVALUOp",
"(",
"*",
"Inst",
")",
";",
"switch",
"(",
"Opcode",
")",
"{",
"default",
":",
"if",
"(",
"isSMRD",
"(",
"*",
"Inst",
")",
")",
"{",
"moveSMRDToVALU",
"(",
"Inst",
",",
"MRI",
",",
"Worklist",
")",
";",
"continue",
";",
"}",
"break",
";",
"case",
"AMDGPU",
"::",
"S_AND_B64",
":",
"splitScalar64BitBinaryOp",
"(",
"Worklist",
",",
"Inst",
",",
"AMDGPU",
"::",
"V_AND_B32_e64",
")",
";",
"Inst",
"->",
"eraseFromParent",
"(",
")",
";",
"continue",
";",
"case",
"AMDGPU",
"::",
"S_OR_B64",
":",
"splitScalar64BitBinaryOp",
"(",
"Worklist",
",",
"Inst",
",",
"AMDGPU",
"::",
"V_OR_B32_e64",
")",
";",
"Inst",
"->",
"eraseFromParent",
"(",
")",
";",
"continue",
";",
"case",
"AMDGPU",
"::",
"S_XOR_B64",
":",
"splitScalar64BitBinaryOp",
"(",
"Worklist",
",",
"Inst",
",",
"AMDGPU",
"::",
"V_XOR_B32_e64",
")",
";",
"Inst",
"->",
"eraseFromParent",
"(",
")",
";",
"continue",
";",
"case",
"AMDGPU",
"::",
"S_NOT_B64",
":",
"splitScalar64BitUnaryOp",
"(",
"Worklist",
",",
"Inst",
",",
"AMDGPU",
"::",
"V_NOT_B32_e32",
")",
";",
"Inst",
"->",
"eraseFromParent",
"(",
")",
";",
"continue",
";",
"case",
"AMDGPU",
"::",
"S_BCNT1_I32_B64",
":",
"splitScalar64BitBCNT",
"(",
"Worklist",
",",
"Inst",
")",
";",
"Inst",
"->",
"eraseFromParent",
"(",
")",
";",
"continue",
";",
"case",
"AMDGPU",
"::",
"S_BFE_I64",
":",
"{",
"splitScalar64BitBFE",
"(",
"Worklist",
",",
"Inst",
")",
";",
"Inst",
"->",
"eraseFromParent",
"(",
")",
";",
"continue",
";",
"}",
"case",
"AMDGPU",
"::",
"S_LSHL_B32",
":",
"if",
"(",
"ST",
".",
"getGeneration",
"(",
")",
">=",
"AMDGPUSubtarget",
"::",
"VOLCANIC_ISLANDS",
")",
"{",
"NewOpcode",
"=",
"AMDGPU",
"::",
"V_LSHLREV_B32_e64",
";",
"swapOperands",
"(",
"Inst",
")",
";",
"}",
"break",
";",
"case",
"AMDGPU",
"::",
"S_ASHR_I32",
":",
"if",
"(",
"ST",
".",
"getGeneration",
"(",
")",
">=",
"AMDGPUSubtarget",
"::",
"VOLCANIC_ISLANDS",
")",
"{",
"NewOpcode",
"=",
"AMDGPU",
"::",
"V_ASHRREV_I32_e64",
";",
"swapOperands",
"(",
"Inst",
")",
";",
"}",
"break",
";",
"case",
"AMDGPU",
"::",
"S_LSHR_B32",
":",
"if",
"(",
"ST",
".",
"getGeneration",
"(",
")",
">=",
"AMDGPUSubtarget",
"::",
"VOLCANIC_ISLANDS",
")",
"{",
"NewOpcode",
"=",
"AMDGPU",
"::",
"V_LSHRREV_B32_e64",
";",
"swapOperands",
"(",
"Inst",
")",
";",
"}",
"break",
";",
"case",
"AMDGPU",
"::",
"S_LSHL_B64",
":",
"if",
"(",
"ST",
".",
"getGeneration",
"(",
")",
">=",
"AMDGPUSubtarget",
"::",
"VOLCANIC_ISLANDS",
")",
"{",
"NewOpcode",
"=",
"AMDGPU",
"::",
"V_LSHLREV_B64",
";",
"swapOperands",
"(",
"Inst",
")",
";",
"}",
"break",
";",
"case",
"AMDGPU",
"::",
"S_ASHR_I64",
":",
"if",
"(",
"ST",
".",
"getGeneration",
"(",
")",
">=",
"AMDGPUSubtarget",
"::",
"VOLCANIC_ISLANDS",
")",
"{",
"NewOpcode",
"=",
"AMDGPU",
"::",
"V_ASHRREV_I64",
";",
"swapOperands",
"(",
"Inst",
")",
";",
"}",
"break",
";",
"case",
"AMDGPU",
"::",
"S_LSHR_B64",
":",
"if",
"(",
"ST",
".",
"getGeneration",
"(",
")",
">=",
"AMDGPUSubtarget",
"::",
"VOLCANIC_ISLANDS",
")",
"{",
"NewOpcode",
"=",
"AMDGPU",
"::",
"V_LSHRREV_B64",
";",
"swapOperands",
"(",
"Inst",
")",
";",
"}",
"break",
";",
"case",
"AMDGPU",
"::",
"S_ABS_I32",
":",
"lowerScalarAbs",
"(",
"Worklist",
",",
"Inst",
")",
";",
"Inst",
"->",
"eraseFromParent",
"(",
")",
";",
"continue",
";",
"case",
"AMDGPU",
"::",
"S_BFE_U64",
":",
"case",
"AMDGPU",
"::",
"S_BFM_B64",
":",
"llvm_unreachable",
"(",
"<STR_LIT>",
"Moving this op to VALU not implemented",
"<STR_LIT>",
")",
";",
"}",
"if",
"(",
"NewOpcode",
"==",
"AMDGPU",
"::",
"INSTRUCTION_LIST_END",
")",
"{",
"legalizeOperands",
"(",
"Inst",
")",
";",
"continue",
";",
"}",
"const",
"MCInstrDesc",
"&",
"NewDesc",
"=",
"get",
"(",
"NewOpcode",
")",
";",
"Inst",
"->",
"setDesc",
"(",
"NewDesc",
")",
";",
"for",
"(",
"unsigned",
"i",
"=",
"Inst",
"->",
"getNumOperands",
"(",
")",
"-",
"<NUM_LIT>",
";",
"i",
">",
"<NUM_LIT>",
";",
"--",
"i",
")",
"{",
"MachineOperand",
"&",
"Op",
"=",
"Inst",
"->",
"getOperand",
"(",
"i",
")",
";",
"if",
"(",
"Op",
".",
"isReg",
"(",
")",
"&&",
"Op",
".",
"getReg",
"(",
")",
"==",
"AMDGPU",
"::",
"SCC",
")",
"Inst",
"->",
"RemoveOperand",
"(",
"i",
")",
";",
"}",
"if",
"(",
"Opcode",
"==",
"AMDGPU",
"::",
"S_SEXT_I32_I8",
"||",
"Opcode",
"==",
"AMDGPU",
"::",
"S_SEXT_I32_I16",
")",
"{",
"unsigned",
"Size",
"=",
"(",
"Opcode",
"==",
"AMDGPU",
"::",
"S_SEXT_I32_I8",
")",
"?",
"<NUM_LIT>",
":",
"<NUM_LIT>",
";",
"Inst",
"->",
"addOperand",
"(",
"MachineOperand",
"::",
"CreateImm",
"(",
"<NUM_LIT>",
")",
")",
";",
"Inst",
"->",
"addOperand",
"(",
"MachineOperand",
"::",
"CreateImm",
"(",
"Size",
")",
")",
";",
"}",
"else",
"if",
"(",
"Opcode",
"==",
"AMDGPU",
"::",
"S_BCNT1_I32_B32",
")",
"{",
"Inst",
"->",
"addOperand",
"(",
"MachineOperand",
"::",
"CreateImm",
"(",
"<NUM_LIT>",
")",
")",
";",
"}",
"Inst",
"->",
"addImplicitDefUseOperands",
"(",
"*",
"Inst",
"->",
"getParent",
"(",
")",
"->",
"getParent",
"(",
")",
")",
";",
"if",
"(",
"Opcode",
"==",
"AMDGPU",
"::",
"S_BFE_I32",
"||",
"Opcode",
"==",
"AMDGPU",
"::",
"S_BFE_U32",
")",
"{",
"const",
"MachineOperand",
"&",
"OffsetWidthOp",
"=",
"Inst",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"assert",
"(",
"OffsetWidthOp",
".",
"isImm",
"(",
")",
"&&",
"<STR_LIT>",
"Scalar BFE is only implemented for constant width and offset",
"<STR_LIT>",
")",
";",
"uint32_t",
"Imm",
"=",
"OffsetWidthOp",
".",
"getImm",
"(",
")",
";",
"uint32_t",
"Offset",
"=",
"Imm",
"&",
"<NUM_LIT>",
";",
"uint32_t",
"BitWidth",
"=",
"(",
"Imm",
"&",
"<NUM_LIT>",
")",
">>",
"<NUM_LIT>",
";",
"Inst",
"->",
"RemoveOperand",
"(",
"<NUM_LIT>",
")",
";",
"Inst",
"->",
"addOperand",
"(",
"MachineOperand",
"::",
"CreateImm",
"(",
"Offset",
")",
")",
";",
"Inst",
"->",
"addOperand",
"(",
"MachineOperand",
"::",
"CreateImm",
"(",
"BitWidth",
")",
")",
";",
"}",
"const",
"TargetRegisterClass",
"*",
"NewDstRC",
"=",
"getDestEquivalentVGPRClass",
"(",
"*",
"Inst",
")",
";",
"if",
"(",
"!",
"NewDstRC",
")",
"continue",
";",
"unsigned",
"DstReg",
"=",
"Inst",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"unsigned",
"NewDstReg",
"=",
"MRI",
".",
"createVirtualRegister",
"(",
"NewDstRC",
")",
";",
"MRI",
".",
"replaceRegWith",
"(",
"DstReg",
",",
"NewDstReg",
")",
";",
"legalizeOperands",
"(",
"Inst",
")",
";",
"addUsersToMoveToVALUWorklist",
"(",
"NewDstReg",
",",
"MRI",
",",
"Worklist",
")",
";",
"}",
"}"
] |
[
"Replace",
"the",
"instructions",
"opcode",
"with",
"the",
"equivalent",
"VALU",
"opcode",
"."
] |
LLVM
|
Hexagon
|
TD
|
next_suggestion
|
DSP
| 620,597 |
[
"}"
] |
[
"def",
"J4_cmpeq_tp0_jump_nt",
":",
"HInst",
"<",
"(",
"outs",
")",
",",
"(",
"ins",
"GeneralSubRegs",
":",
"$",
"Rs16",
",",
"GeneralSubRegs",
":",
"$",
"Rt16",
",",
"b30_2Imm",
":",
"$",
"Ii",
")",
",",
"<STR_LIT>",
",",
"tc_56336eb0",
",",
"TypeCJ",
">",
",",
"Enc_6a5972",
",",
"PredRel",
"{",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicated",
"=",
"<NUM_LIT>",
";",
"let",
"isTerminator",
"=",
"<NUM_LIT>",
";",
"let",
"isBranch",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicatedNew",
"=",
"<NUM_LIT>",
";",
"let",
"cofRelax1",
"=",
"<NUM_LIT>",
";",
"let",
"cofRelax2",
"=",
"<NUM_LIT>",
";",
"let",
"cofMax1",
"=",
"<NUM_LIT>",
";",
"let",
"Uses",
"=",
"[",
"P0",
"]",
";",
"let",
"Defs",
"=",
"[",
"P0",
",",
"PC",
"]",
";",
"let",
"BaseOpcode",
"=",
"<STR_LIT>",
";",
"let",
"isTaken",
"=",
"Inst",
"{",
"<NUM_LIT>",
"}",
";",
"let",
"isExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"opExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"isExtentSigned",
"=",
"<NUM_LIT>",
";",
"let",
"opExtentBits",
"=",
"<NUM_LIT>",
";",
"let",
"opExtentAlign",
"=",
"<NUM_LIT>",
";"
] |
LLVM
|
X86
|
CPP
|
next_suggestion
|
CPU
| 620,598 |
[
"}"
] |
[
"CCInfo",
".",
"AnalyzeCallOperands",
"(",
"Outs",
",",
"CC_X86",
")",
";",
"if",
"(",
"CCInfo",
".",
"getNextStackOffset",
"(",
")",
")",
"{",
"MachineFunction",
"&",
"MF",
"=",
"DAG",
".",
"getMachineFunction",
"(",
")",
";",
"if",
"(",
"MF",
".",
"getInfo",
"<",
"X86MachineFunctionInfo",
">",
"(",
")",
"->",
"getBytesToPopOnReturn",
"(",
")",
")",
"return",
"false",
";",
"MachineFrameInfo",
"*",
"MFI",
"=",
"MF",
".",
"getFrameInfo",
"(",
")",
";",
"const",
"MachineRegisterInfo",
"*",
"MRI",
"=",
"&",
"MF",
".",
"getRegInfo",
"(",
")",
";",
"const",
"X86InstrInfo",
"*",
"TII",
"=",
"(",
"(",
"X86TargetMachine",
"&",
")",
"getTargetMachine",
"(",
")",
")",
".",
"getInstrInfo",
"(",
")",
";",
"for",
"(",
"unsigned",
"i",
"=",
"<NUM_LIT>",
",",
"e",
"=",
"ArgLocs",
".",
"size",
"(",
")",
";",
"i",
"!=",
"e",
";",
"++",
"i",
")",
"{",
"CCValAssign",
"&",
"VA",
"=",
"ArgLocs",
"[",
"i",
"]",
";",
"SDValue",
"Arg",
"=",
"OutVals",
"[",
"i",
"]",
";",
"ISD",
"::",
"ArgFlagsTy",
"Flags",
"=",
"Outs",
"[",
"i",
"]",
".",
"Flags",
";",
"if",
"(",
"VA",
".",
"getLocInfo",
"(",
")",
"==",
"CCValAssign",
"::",
"Indirect",
")",
"return",
"false",
";",
"if",
"(",
"!",
"VA",
".",
"isRegLoc",
"(",
")",
")",
"{",
"if",
"(",
"!",
"MatchingStackOffset",
"(",
"Arg",
",",
"VA",
".",
"getLocMemOffset",
"(",
")",
",",
"Flags",
",",
"MFI",
",",
"MRI",
",",
"TII",
")",
")",
"return",
"false",
";",
"}",
"}",
"}",
"if",
"(",
"!",
"Subtarget",
"->",
"is64Bit",
"(",
")",
"&&",
"!",
"isa",
"<",
"GlobalAddressSDNode",
">",
"(",
"Callee",
")",
"&&",
"!",
"isa",
"<",
"ExternalSymbolSDNode",
">",
"(",
"Callee",
")",
")",
"{",
"unsigned",
"NumInRegs",
"=",
"<NUM_LIT>",
";",
"for",
"(",
"unsigned",
"i",
"=",
"<NUM_LIT>",
",",
"e",
"=",
"ArgLocs",
".",
"size",
"(",
")",
";",
"i",
"!=",
"e",
";",
"++",
"i",
")",
"{",
"CCValAssign",
"&",
"VA",
"=",
"ArgLocs",
"[",
"i",
"]",
";",
"if",
"(",
"!",
"VA",
".",
"isRegLoc",
"(",
")",
")",
"continue",
";",
"unsigned",
"Reg",
"=",
"VA",
".",
"getLocReg",
"(",
")",
";",
"switch",
"(",
"Reg",
")",
"{",
"default",
":",
"break",
";",
"case",
"X86",
"::",
"EAX",
":",
"case",
"X86",
"::",
"EDX",
":",
"case",
"X86",
"::",
"ECX",
":",
"if",
"(",
"++",
"NumInRegs",
"==",
"<NUM_LIT>",
")",
"return",
"false",
";",
"break",
";",
"}",
"}",
"}"
] |
GCC
|
i386
|
CPP
|
stmt_completion
|
CPU
| 620,599 |
[
"mm256_mask_sqrt_pd",
"(",
"_",
"_",
"m256d",
"_",
"_",
"W",
",",
"_",
"_",
"mmask8",
"_",
"_",
"U",
",",
"_",
"_",
"m256d",
"_",
"_",
"A",
")",
"{"
] |
[
"extern",
"_",
"_",
"inline",
"_",
"_",
"m256d",
"_",
"_",
"attribute__",
"(",
"(",
"_",
"_",
"gnu_inline__",
",",
"_",
"_",
"always_inline__",
",",
"_",
"_",
"artificial__",
")",
")",
"_"
] |
Subsets and Splits
No community queries yet
The top public SQL queries from the community will appear here once available.