docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	ARM	TD	next_suggestion	CPU	620,900	[ "let", "RenderMethod", "=", "<STR_LIT>", "#", "From", ".", "Size", "#", "<STR_LIT>", ";" ]	[ "let", "Name", "=", "<STR_LIT>", "#", "To", ".", "Size", "#", "<STR_LIT>", "#", "From", ".", "Size", "#", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", "#", "From", ".", "Size", "#", "<STR_LIT>", "#", "To", ".", "Size", "#", "<STR_LIT>", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	620,901	[ "GPR32sp", ",", "arith_extended_reg32_i32", ",", "mnemonic", ",", "OpNode", ">", "{" ]	[ "def", "Wrx", ":", "BaseAddSubEReg", "<", "isSub", ",", "<NUM_LIT>", ",", "GPR32sp", "," ]
GCC	mcore	MD	program_repair	MPU	620,902	[ "<FIXS>", "=", "gen_rtx_SET", "(", "<FIXE>" ]	[ "for", "(", "i", "=", "<NUM_LIT>", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "i", ")", "<BUGS>", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "<BUGE>", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "i", "*", "<NUM_LIT>", ")", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "regno", "+", "i", ")", ")" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	620,903	[ "}", "else", "{" ]	[ "MachineOperand", "", "Src1", "=", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "", "SrcReg", "=", "Src0", ";", "MachineOperand", "*", "SrcImm", "=", "Src1", ";", "if", "(", "!", "SrcImm", "->", "isImm", "(", ")", "\|\|", "AMDGPU", "::", "isInlinableLiteral32", "(", "SrcImm", "->", "getImm", "(", ")", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "return", "false", ";", "uint32_t", "Imm", "=", "static_cast", "<", "uint32_t", ">", "(", "SrcImm", "->", "getImm", "(", ")", ")", ";", "uint32_t", "NewImm", "=", "<NUM_LIT>", ";", "if", "(", "Opc", "==", "AMDGPU", "::", "S_AND_B32", ")", "{", "if", "(", "isPowerOf2_32", "(", "~", "Imm", ")", ")", "{", "NewImm", "=", "countTrailingOnes", "(", "Imm", ")", ";", "Opc", "=", "AMDGPU", "::", "S_BITSET0_B32", ";", "}", "else", "if", "(", "AMDGPU", "::", "isInlinableLiteral32", "(", "~", "Imm", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "AMDGPU", "::", "S_ANDN2_B32", ";", "}", "}", "else", "if", "(", "Opc", "==", "AMDGPU", "::", "S_OR_B32", ")", "{", "if", "(", "isPowerOf2_32", "(", "Imm", ")", ")", "{", "NewImm", "=", "countTrailingZeros", "(", "Imm", ")", ";", "Opc", "=", "AMDGPU", "::", "S_BITSET1_B32", ";", "}", "else", "if", "(", "AMDGPU", "::", "isInlinableLiteral32", "(", "~", "Imm", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "AMDGPU", "::", "S_ORN2_B32", ";", "}", "}", "else", "if", "(", "Opc", "==", "AMDGPU", "::", "S_XOR_B32", ")", "{", "if", "(", "AMDGPU", "::", "isInlinableLiteral32", "(", "~", "Imm", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "AMDGPU", "::", "S_XNOR_B32", ";", "}" ]
LLVM	Mips	CPP	next_suggestion	CPU	620,904	[ "return", "false", ";" ]	[ "if", "(", "RegSet", ".", "count", "(", "Reg", ")", ")", "return", "true", ";", "for", "(", "const", "unsigned", "", "Alias", "=", "TM", ".", "getRegisterInfo", "(", ")", "->", "getAliasSet", "(", "Reg", ")", ";", "", "Alias", ";", "++", "Alias", ")", "if", "(", "RegSet", ".", "count", "(", "*", "Alias", ")", ")", "return", "true", ";" ]
LLVM	Sparc	CPP	next_suggestion	CPU	620,905	[ "}" ]	[ "if", "(", "modName", "==", "<STR_LIT>", "a", "<STR_LIT>", "\|\|", "modName", "==", "<STR_LIT>", "pn", "<STR_LIT>", "\|\|", "modName", "==", "<STR_LIT>", "pt", "<STR_LIT>", ")", "{", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "modName", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}" ]
LLVM	ARM	CPP	next_suggestion	CPU	620,906	[ "AddDefaultPred", "(", "MIB", ")", ";" ]	[ "ARMFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "Opc", "=", "Addr", "[", "<NUM_LIT>", "]", ".", "isFI", "(", ")", "?", "ARM", "::", "tRestore", ":", "ARM", "::", "tLDR", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Addr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "Addr", "[", "i", "]", ")", ";", "NewMIs", ".", "push_back", "(", "MIB", ")", ";", "return", ";", "}", "Opc", "=", "ARM", "::", "LDR", ";", "}", "else", "if", "(", "RC", "==", "ARM", "::", "DPRRegisterClass", ")", "{", "Opc", "=", "ARM", "::", "FLDD", ";", "}", "else", "{", "assert", "(", "RC", "==", "ARM", "::", "SPRRegisterClass", "&&", "<STR_LIT>", "Unknown regclass!", "<STR_LIT>", ")", ";", "Opc", "=", "ARM", "::", "FLDS", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Addr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "Addr", "[", "i", "]", ")", ";" ]
GCC	i386	MD	stmt_completion	CPU	620,907	[ ")", "]", ")" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AArch64	TD	next_suggestion	CPU	620,908	[ "}" ]	[ "def", ":", "WriteRes", "<", "WriteFImm", ",", "[", "A64FXGI0", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";" ]
LLVM	TPC	TD	stmt_completion	Virtual ISA	620,909	[ "}", ";" ]	[ "let", "SrcB", "=", "op2", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "=", "sw", ";", "bit", "Src1IsSRF", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Rsrc1", ")", ",", "<STR_LIT>", ")", ";", "bit", "Src2IsSRF", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Rsrc2", ")", ",", "<STR_LIT>", ")", ";", "let", "isNotUsedInDisasm", "=", "!", "if", "(", "!", "and", "(", "Src1IsSRF", ",", "Src2IsSRF", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>" ]
LLVM	AArch64	TD	next_suggestion	CPU	620,910	[ "}" ]	[ "let", "ParserMatchClass", "=", "BranchTarget14Operand", ";", "let", "OperandType", "=", "<STR_LIT>", ";" ]
LLVM	TPC	TD	stmt_completion	Virtual ISA	620,911	[ "<STR_LIT>", ";" ]	[ "let", "MIOperandInfo", "=", "(", "ops", "i32imm", ":", "$", "step", ")", ";", "let", "DecoderMethod", "=" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	620,912	[ "}" ]	[ "MI", "=", "BuildMI", "(", "MBB", ",", "Before", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "ST", "->", "isWave32", "(", ")", "?", "AMDGPU", "::", "S_AND_B32", ":", "AMDGPU", "::", "S_AND_B64", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "LiveMaskReg", ")", ";", "}", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	620,913	[ ";" ]	[ "SDValue", "NewFrom", "=", "ParseBFI", "(", "V", ".", "getNode", "(", ")", ",", "NewToMask", ",", "NewFromMask", ")", ";", "if", "(", "NewFrom", "!=", "From", ")", "{", "CombinedToMask", "\|=", "NewToMask", ";", "V", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "continue", ";", "}", "if", "(", "(", "NewToMask", "&", "CombinedToMask", ")", ".", "getBoolValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "BitsProperlyConcatenate", "(", "ToMask", ",", "NewToMask", ")", "&&", "BitsProperlyConcatenate", "(", "FromMask", ",", "NewFromMask", ")", ")", "return", "V", ";", "if", "(", "BitsProperlyConcatenate", "(", "NewToMask", ",", "ToMask", ")", "&&", "BitsProperlyConcatenate", "(", "NewFromMask", ",", "FromMask", ")", ")", "return", "V", ";", "CombinedToMask", "\|=", "NewToMask", ";", "V", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "return", "SDValue", "(", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,914	[ "let", "isCompare", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]
LLVM	Mips	CPP	program_repair	CPU	620,915	[ "<FIXS>", "Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "ImmValue", ".", "countPopulation", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "EltTy", ")", ";", "<FIXE>" ]	[ "if", "(", "ImmValue", "==", "~", "(", "~", "ImmValue", "&", "~", "(", "~", "ImmValue", "+", "<NUM_LIT>", ")", ")", ")", "{", "<BUGS>", "Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "ImmValue", ".", "countPopulation", "(", ")", ",", "EltTy", ")", ";", "<BUGE>", "return", "true", ";", "}", "}" ]
LLVM	Cpu0	CPP	stmt_completion	CPU	620,916	[ "::", "PIC_", ")", "&&", "Cpu0FI", "->", "globalBaseRegSet", "(", ")", "&&", "Cpu0FI", "->", "globalBaseRegFixed", "(", ")", ";" ]	[ "void", "Cpu0AsmPrinter", "::", "EmitFunctionBodyStart", "(", ")", "{", "MCInstLowering", ".", "Initialize", "(", "Mang", ",", "&", "MF", "->", "getContext", "(", ")", ")", ";", "emitFrameDirective", "(", ")", ";", "bool", "EmitCPLoad", "=", "(", "MF", "->", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	620,917	[ "case", "<NUM_LIT>", ":" ]	[ "switch", "(", "N", ")", "{", "case", "<NUM_LIT>", ":", "IntrID", "=", "IsAMDGCN", "?", "(", "Intrinsic", "::", "ID", ")", "Intrinsic", "::", "amdgcn_workitem_id_x", ":", "(", "Intrinsic", "::", "ID", ")", "Intrinsic", "::", "r600_read_tidig_x", ";", "break", ";", "case", "<NUM_LIT>", ":", "IntrID", "=", "IsAMDGCN", "?", "(", "Intrinsic", "::", "ID", ")", "Intrinsic", "::", "amdgcn_workitem_id_y", ":", "(", "Intrinsic", "::", "ID", ")", "Intrinsic", "::", "r600_read_tidig_y", ";", "break", ";" ]
GCC	i386	CPP	stmt_completion	CPU	620,918	[ "_", "A", ")", ";" ]	[ "extern", "_", "_", "inline", "double", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_reduce_max_pd", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m512d", "_", "_", "A", ")", "{", "_", "_", "A", "=", "_", "mm512_mask_mov_pd", "(", "_", "mm512_set1_pd", "(", "-", "_", "_", "builtin_inf", "(", ")", ")", ",", "_", "_", "U", ",", "_" ]
GCC	h8300	MD	stmt_completion	MPU	620,919	[ "nil", ")" ]	[ "(", "eq", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(" ]
GCC	nios2	CPP	stmt_completion	MPU	620,920	[ ")", ";" ]	[ "break", ";", "}", "if", "(", "!", "flag_unsafe_math_optimizations", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "nios2_fpu_insn", ")", ";", "i", "++", ")", "if", "(", "N2FPU_ENABLED_P", "(", "i", ")", "&&", "N2FPU_UNSAFE_P", "(", "i", ")", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "switch %<-mcustom-%s%> has no effect unless ", "<STR_LIT>", "<STR_LIT>", "-funsafe-math-optimizations is specified", "<STR_LIT>", ",", "N2FPU_NAME", "(", "i", ")", ")", ";", "if", "(", "!", "flag_finite_math_only", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "nios2_fpu_insn", ")", ";", "i", "++", ")", "if", "(", "N2FPU_ENABLED_P", "(", "i", ")", "&&", "N2FPU_FINITE_P", "(", "i", ")", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "switch %<-mcustom-%s%> has no effect unless ", "<STR_LIT>", "<STR_LIT>", "-ffinite-math-only is specified", "<STR_LIT>", ",", "N2FPU_NAME", "(", "i", ")", ")", ";", "if", "(", "flag_errno_math", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "nios2_fpu_insn", ")", ";", "i", "++", ")", "if", "(", "N2FPU_ENABLED_P", "(", "i", ")", "&&", "N2FPU_NO_ERRNO_P", "(", "i", ")", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "switch %<-mcustom-%s%> has no effect unless ", "<STR_LIT>", "<STR_LIT>", "-fno-math-errno is specified", "<STR_LIT>", ",", "N2FPU_NAME", "(", "i", ")", ")", ";", "if", "(", "errors", "\|\|", "custom_code_conflict", ")", "fatal_error", "(", "input_location", ",", "<STR_LIT>", "conflicting use of -mcustom switches, target attributes, ", "<STR_LIT>", "<STR_LIT>", "and/or __builtin_custom_ functions", "<STR_LIT>" ]
GCC	i386	CPP	next_suggestion	CPU	620,921	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m512d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_fmaddsub_pd", "(", "_", "_", "m512d", "_", "_", "A", ",", "_", "_", "m512d", "_", "_", "B", ",", "_", "_", "m512d", "_", "_", "C", ")", "{", "return", "(", "_", "_", "m512d", ")", "_", "_", "builtin_ia32_vfmaddsubpd512_mask", "(", "(", "_", "_", "v8df", ")", "_", "_", "A", ",", "(", "_", "_", "v8df", ")", "_", "_", "B", ",", "(", "_", "_", "v8df", ")", "_", "_", "C", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]
GCC	i386	MD	program_repair	CPU	620,922	[ "<FIXS>", "return", "<STR_LIT>", "<FIXE>" ]	[ "case", "TYPE_IMOV", ":", "gcc_assert", "(", "!", "flag_pic", "\|", "\|", "LEGITIMATE_PIC_OPERAND_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "if", "(", "get_attr_mode", "(", "insn", ")", "=", "=", "MODE_SI", ")", "<BUGS>", "{", "if", "(", "optimize_size", ">", "<NUM_LIT>", "&", "&", "TARGET_64BIT", "&", "&", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "&", "IN_RANGE", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "<STR_LIT>", "return", "<STR_LIT>", "}", "<BUGE>", "else", "if", "(", "which_alternative", "=", "=", "<NUM_LIT>", ")", "return", "<STR_LIT>", "else", "if", "(", "ix86_use_lea_for_mov", "(", "insn", ",", "operands", ")", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	620,923	[ ",", "CondCode2", ";" ]	[ "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", ")", "{", "SDValue", "ARMcc", ";", "SDValue", "Cmp", "=", "getARMCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "ARMcc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "ARM", "::", "CPSR", ",", "MVT", "::", "i32", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Dest", ",", "ARMcc", ",", "CCR", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "MVT", "::", "f32", "\|\|", "LHS", ".", "getValueType", "(", ")", "==", "MVT", "::", "f64", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "(", "CC", "==", "ISD", "::", "SETEQ", "\|\|", "CC", "==", "ISD", "::", "SETOEQ", "\|\|", "CC", "==", "ISD", "::", "SETNE", "\|\|", "CC", "==", "ISD", "::", "SETUNE", ")", ")", "{", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "<STR_LIT>", "::", "<STR_LIT>", "CondCode" ]
GCC	aarch64	MD	stmt_completion	CPU	620,924	[ "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "VSDQ_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VSDQ_I", "[", "(", "match_operand", ":", "VSDQ_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "VQSHL_N", ")", ")" ]
GCC	mips	CPP	program_repair	CPU	620,925	[ "<FIXS>", "emit_insn", "(", "gen_movsi", "(", "frame_pointer_rtx", ",", "stack_pointer_rtx", ")", ")", ";", "<FIXE>" ]	[ "save_restore_insns", "(", "TRUE", ")", ";", "if", "(", "frame_pointer_needed", ")", "<BUGS>", "emit_insn", "(", "gen_addsi3", "(", "frame_pointer_rtx", ",", "stack_pointer_rtx", ",", "tsize_rtx", ")", ")", ";", "<BUGE>", "}", "}" ]
LLVM	Sparc	CPP	program_repair	CPU	620,926	[ "<FIXS>", "SDValue", "Mask", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "<FIXE>" ]	[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Glue", ",", "Result", ",", "RHS", ")", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "<BUGS>", "SDValue", "Mask", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "<BUGE>", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ",", "Result", ",", "Mask", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "SPCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	620,927	[ "}", "else", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "{" ]	[ "void", "AMDGPUInstPrinter", "::", "printDPPCtrl", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "<=", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", " quad_perm:[", "<STR_LIT>", ";", "O", "<<", "formatDec", "(", "Imm", "&", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ",", "<STR_LIT>", ";", "O", "<<", "formatDec", "(", "(", "Imm", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ",", "<STR_LIT>", ";", "O", "<<", "formatDec", "(", "(", "Imm", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ",", "<STR_LIT>", ";", "O", "<<", "formatDec", "(", "(", "Imm", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "<<", "<STR_LIT>", "]", "<STR_LIT>", ";", "}", "else", "if", "(", "(", "Imm", ">=", "<NUM_LIT>", ")", "&&", "(", "Imm", "<=", "<NUM_LIT>", ")", ")", "{", "O", "<<", "<STR_LIT>", " row_shl:", "<STR_LIT>", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "(", "Imm", ">=", "<NUM_LIT>", ")", "&&", "(", "Imm", "<=", "<NUM_LIT>", ")", ")", "{", "O", "<<", "<STR_LIT>", " row_shr:", "<STR_LIT>", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "(", "Imm", ">=", "<NUM_LIT>", ")", "&&", "(", "Imm", "<=", "<NUM_LIT>", ")", ")", "{", "O", "<<", "<STR_LIT>", " row_ror:", "<STR_LIT>", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", " wave_shl:1", "<STR_LIT>", ";", "}", "else", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", " wave_rol:1", "<STR_LIT>", ";", "}", "else", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", " wave_shr:1", "<STR_LIT>", ";", "}", "else", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", " wave_ror:1", "<STR_LIT>", ";", "}", "else", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", " row_mirror", "<STR_LIT>", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	620,928	[ "LoadInst", "*", "LoadZU", "=", "Builder", ".", "CreateAlignedLoad", "(", "I32Ty", ",", "GEPZU", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "Function", "", "LocalSizeZFn", "=", "Intrinsic", "::", "getDeclaration", "(", "Mod", ",", "Intrinsic", "::", "r600_read_local_size_z", ")", ";", "CallInst", "", "LocalSizeY", "=", "Builder", ".", "CreateCall", "(", "LocalSizeYFn", ",", "{", "}", ")", ";", "CallInst", "", "LocalSizeZ", "=", "Builder", ".", "CreateCall", "(", "LocalSizeZFn", ",", "{", "}", ")", ";", "ST", ".", "makeLIDRangeMetadata", "(", "LocalSizeY", ")", ";", "ST", ".", "makeLIDRangeMetadata", "(", "LocalSizeZ", ")", ";", "return", "std", "::", "pair", "(", "LocalSizeY", ",", "LocalSizeZ", ")", ";", "}", "assert", "(", "IsAMDGCN", ")", ";", "Function", "", "DispatchPtrFn", "=", "Intrinsic", "::", "getDeclaration", "(", "Mod", ",", "Intrinsic", "::", "amdgcn_dispatch_ptr", ")", ";", "CallInst", "", "DispatchPtr", "=", "Builder", ".", "CreateCall", "(", "DispatchPtrFn", ",", "{", "}", ")", ";", "DispatchPtr", "->", "addRetAttr", "(", "Attribute", "::", "NoAlias", ")", ";", "DispatchPtr", "->", "addRetAttr", "(", "Attribute", "::", "NonNull", ")", ";", "F", ".", "removeFnAttr", "(", "<STR_LIT>", "amdgpu-no-dispatch-ptr", "<STR_LIT>", ")", ";", "DispatchPtr", "->", "addDereferenceableRetAttr", "(", "<NUM_LIT>", ")", ";", "Type", "", "I32Ty", "=", "Type", "::", "getInt32Ty", "(", "Mod", "->", "getContext", "(", ")", ")", ";", "Value", "", "CastDispatchPtr", "=", "Builder", ".", "CreateBitCast", "(", "DispatchPtr", ",", "PointerType", "::", "get", "(", "I32Ty", ",", "AMDGPUAS", "::", "CONSTANT_ADDRESS", ")", ")", ";", "Value", "", "GEPXY", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "I32Ty", ",", "CastDispatchPtr", ",", "<NUM_LIT>", ")", ";", "LoadInst", "", "LoadXY", "=", "Builder", ".", "CreateAlignedLoad", "(", "I32Ty", ",", "GEPXY", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "Value", "", "GEPZU", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "I32Ty", ",", "CastDispatchPtr", ",", "<NUM_LIT>", ")", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	620,929	[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]	[ "def", "simm6s1", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "Imm", ">", "=", "-", "<NUM_LIT>", "&", "&", "Imm", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "SImm6s1Operand", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	620,930	[ "}" ]	[ "void", "AMDGPUTargetELFStreamer", "::", "finish", "(", ")", "{", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";", "MCA", ".", "setELFHeaderEFlags", "(", "getEFlags", "(", ")", ")", ";", "std", "::", "string", "Blob", ";", "const", "char", "*", "Vendor", "=", "getPALMetadata", "(", ")", "->", "getVendor", "(", ")", ";", "unsigned", "Type", "=", "getPALMetadata", "(", ")", "->", "getType", "(", ")", ";", "getPALMetadata", "(", ")", "->", "toBlob", "(", "Type", ",", "Blob", ")", ";", "if", "(", "Blob", ".", "empty", "(", ")", ")", "return", ";", "EmitNote", "(", "Vendor", ",", "MCConstantExpr", "::", "create", "(", "Blob", ".", "size", "(", ")", ",", "getContext", "(", ")", ")", ",", "Type", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "OS", ".", "emitBytes", "(", "Blob", ")", ";", "}", ")", ";", "getPALMetadata", "(", ")", "->", "reset", "(", ")", ";" ]
GCC	rs6000	CPP	next_suggestion	CPU	620,931	[ "if", "(", "TARGET_ELF", ")", "emit_insn", "(", "gen_elf_high", "(", "reg", ",", "x", ")", ")", ";" ]	[ "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "!", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "GET_MODE_NUNITS", "(", "mode", ")", "==", "<NUM_LIT>", "&&", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "UNITS_PER_WORD", "\|\|", "(", "TARGET_HARD_FLOAT", "&&", "(", "mode", "==", "DFmode", "\|\|", "mode", "==", "DDmode", ")", ")", ")", "&&", "!", "avoiding_indexed_address_p", "(", "mode", ")", ")", "{", "return", "gen_rtx_PLUS", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "force_reg", "(", "Pmode", ",", "force_operand", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ";", "}", "else", "if", "(", "(", "TARGET_ELF", "\|\|", "!", "MACHO_DYNAMIC_NO_PIC_P", ")", "&&", "TARGET_32BIT", "&&", "TARGET_NO_TOC_OR_PCREL", "&&", "!", "flag_pic", "&&", "!", "CONST_INT_P", "(", "x", ")", "&&", "!", "CONST_WIDE_INT_P", "(", "x", ")", "&&", "!", "CONST_DOUBLE_P", "(", "x", ")", "&&", "CONSTANT_P", "(", "x", ")", "&&", "GET_MODE_NUNITS", "(", "mode", ")", "==", "<NUM_LIT>", "&&", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "UNITS_PER_WORD", "\|\|", "(", "TARGET_HARD_FLOAT", "&&", "(", "mode", "==", "DFmode", "\|\|", "mode", "==", "DDmode", ")", ")", ")", ")", "{", "rtx", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	620,932	[ ")", ")", "return", "false", ";" ]	[ "bool", "SIRegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "if", "(", "!", "MI", "->", "mayLoadOrStore", "(" ]
LLVM	AArch64	TD	stmt_completion	CPU	620,933	[ "ro_Xextend32", ">", ";" ]	[ "def", "ro32", ":", "ROAddrMode", "<", "ro_Windexed32", ",", "ro_Xindexed32", ",", "ro_Wextend32", "," ]
GCC	m68k	CPP	stmt_completion	MPU	620,934	[ "op", ")", ";" ]	[ "return", "reg_renumber", "&&", "FP_REG_P", "(" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,935	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pd", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rs", ";", "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MajOp", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "IsNeg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	620,936	[ ";" ]	[ "if", "(", "ISD", "::", "isBuildVectorOfConstantSDNodes", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", "&&", "ISD", "::", "isBuildVectorOfConstantSDNodes", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", "&&", "ISD", "::", "isBuildVectorOfConstantSDNodes", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SDValue", "BlendOp", "=", "lowerVSELECTtoVectorShuffle", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ")", "return", "BlendOp", ";", "if", "(", "!", "Subtarget", ".", "hasSSE41", "(", ")", ")", "return", "SDValue", "(", ")", ";", "switch", "(", "Op", ".", "getSimpleValueType", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "Op", ";", "case", "MVT", "::", "v32i8", ":", "if", "(", "Subtarget", ".", "hasAVX2", "(", ")", ")", "return", "Op", ";", "return", "SDValue", "(", ")" ]
GCC	mep	CPP	program_repair	CPU	620,937	[ "<FIXS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "c3", "-", "isa", "(", "SLOTS", "C3", ")", "(", "INTRINSIC", "<STR_LIT>", "cpmula1_b", "<STR_LIT>", ")", "(", "CPTYPE", "V8QI", ")", "VOLATILE", ")", "<FIXE>" ]	[ ";", "<NUM_LIT>", "<NUM_LIT>", "<NUM_LIT>", "<NUM_LIT>", "<NUM_LIT>", "qqqqq", "ppppp", "<NUM_LIT>", "cpmula1", ".", "b", "crqc", ",", "crpc", "(", "c3_1", ")", "(", "dni", "cpmula1_b_C3", "<STR_LIT>", "cpmula1.b $crqc,$crpc C3", "<STR_LIT>", "<BUGS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "c3", "-", "isa", "(", "SLOTS", "C3", ")", "(", "INTRINSIC", "<STR_LIT>", "cpmula1_b", "<STR_LIT>", ")", "(", "CPTYPE", "V8QI", ")", ")", "<BUGE>", "<STR_LIT>", "cpmula1.b $crqc,$crpc", "<STR_LIT>", "(", "+", "MAJ_15", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u4", "#", "x0", ")", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u7", "#", "x9", ")", "(", "f", "-", "sub4", "<NUM_LIT>", ")", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u16", "#", "x1", ")", "crqc", "crpc", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u31", "#", "x1", ")", ")" ]
GCC	s390	MD	stmt_completion	MPU	620,938	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr" ]
GCC	m68k	MD	stmt_completion	MPU	620,939	[ "<STR_LIT>", ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM	Hexagon	TD	stmt_completion	DSP	620,940	[ ";" ]	[ "def", "A4_vrmaxuw", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rxx32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rxx32in", ",", "DoubleRegs", ":", "$", "Rss32", ",", "IntRegs", ":", "$", "Ru32", ")", ",", "<STR_LIT>", ",", "tc_5b54b33f", ",", "TypeS_3op", ">", ",", "Enc_412ff0", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>" ]
LLVM	AArch64	TD	stmt_completion	CPU	620,941	[ ",", "shr_imm32", ",", "OpNode", ">", "{" ]	[ "def", "_4S", ":", "N2VShiftAdd_R", "<", "<NUM_LIT>", ",", "u", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "VPR128", ",", "v4i32" ]
LLVM	ARM	TD	stmt_completion	CPU	620,942	[ ",", "cde_vcx_params_s_noacc", ">", ";" ]	[ "def", "CDE_VCX2_fpsp", ":", "CDE_VCX2_FP_Instr_S", "<", "<STR_LIT>" ]
GCC	sparc	MD	stmt_completion	CPU	620,943	[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "DI", "(", "match_operand", ":", "DI" ]
GCC	m32r	CPP	stmt_completion	MPU	620,944	[ ")", ";" ]	[ "current_frame_info", "=", "zero_frame_info", ";", "m32r_compute_function_type", "(", "NULL_TREE" ]
GCC	arm	CPP	stmt_completion	CPU	620,945	[ "_", "_", "o", ",", "_", "_", "c", ")", ";" ]	[ "union", "{", "uint32x2x2_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ti", "_", "_", "o", ";", "}", "_", "_", "bu", "=", "{", "_", "_", "b", "}", ";", "_", "_", "builtin_neon_vst2_lanev2si", "(", "(", "_", "_", "builtin_neon_si", "*", ")", "_", "_", "a", ",", "_", "_", "bu", "." ]
LLVM	X86	CPP	program_repair	CPU	620,946	[ "<FIXS>", "unsigned", "leaInReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "X86", "::", "GR32_NOSPRegClass", ")", ";", "<FIXE>" ]	[ "unsigned", "Opc", "=", "TM", ".", "getSubtarget", "X86Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", "?", "X86", "::", "LEA64_32r", ":", "X86", "::", "LEA32r", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MFI", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "<BUGS>", "unsigned", "leaInReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "X86", "::", "GR32RegClass", ")", ";", "<BUGE>", "unsigned", "leaOutReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "X86", "::", "GR32RegClass", ")", ";" ]
GCC	rs6000	CPP	program_repair	CPU	620,947	[ "<FIXS>", "abort", "(", ")", ";", "<FIXE>" ]	[ "{", "if", "(", "GET_MODE_BITSIZE", "(", "mode", ")", "<=", "HOST_BITS_PER_WIDE_INT", "\|\|", "mode", "!=", "DImode", ")", "<BUGS>", "abort", "(", ")", ";", "<BUGE>", "return", "CONST_DOUBLE_HIGH", "(", "op", ")", "==", "<NUM_LIT>", ";", "}" ]
LLVM	WebAssembly	CPP	code_generation	Virtual ISA	620,948	[ "MCDisassembler", "::", "DecodeStatus", "WebAssemblyDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", ",", "raw_ostream", "&", ",", "raw_ostream", "&", "CS", ")", "const", "{", "CommentStream", "=", "&", "CS", ";", "Size", "=", "<NUM_LIT>", ";", "auto", "Opc", "=", "nextByte", "(", "Bytes", ",", "Size", ")", ";", "if", "(", "Opc", "<", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "const", "auto", "*", "WasmInst", "=", "&", "InstructionTable0", "[", "Opc", "]", ";", "if", "(", "WasmInst", "->", "ET", "==", "ET_Prefix", ")", "{", "WasmInst", "=", "nullptr", ";", "for", "(", "auto", "PT", "=", "PrefixTable", ";", "PT", "->", "Table", ";", "PT", "++", ")", "{", "if", "(", "PT", "->", "Prefix", "==", "Opc", ")", "{", "WasmInst", "=", "PT", "->", "Table", ";", "break", ";", "}", "}", "if", "(", "!", "WasmInst", ")", "return", "MCDisassembler", "::", "Fail", ";", "Opc", "=", "nextByte", "(", "Bytes", ",", "Size", ")", ";", "if", "(", "Opc", "<", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "WasmInst", "+=", "Opc", ";", "}", "if", "(", "WasmInst", "->", "ET", "==", "ET_Unused", ")", "return", "MCDisassembler", "::", "Fail", ";", "assert", "(", "WasmInst", "->", "ET", "==", "ET_Instruction", ")", ";", "MI", ".", "setOpcode", "(", "WasmInst", "->", "Opcode", ")", ";", "for", "(", "uint8_t", "OPI", "=", "<NUM_LIT>", ";", "OPI", "<", "WasmInst", "->", "NumOperands", ";", "OPI", "++", ")", "{", "switch", "(", "OperandTable", "[", "WasmInst", "->", "OperandStart", "+", "OPI", "]", ")", "{", "case", "WebAssembly", "::", "OPERAND_BASIC_BLOCK", ":", "case", "WebAssembly", "::", "OPERAND_LOCAL", ":", "case", "WebAssembly", "::", "OPERAND_GLOBAL", ":", "case", "WebAssembly", "::", "OPERAND_FUNCTION32", ":", "case", "WebAssembly", "::", "OPERAND_OFFSET32", ":", "case", "WebAssembly", "::", "OPERAND_P2ALIGN", ":", "case", "WebAssembly", "::", "OPERAND_TYPEINDEX", ":", "case", "MCOI", "::", "OPERAND_IMMEDIATE", ":", "{", "if", "(", "!", "parseLEBImmediate", "(", "MI", ",", "Size", ",", "Bytes", ",", "false", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "case", "WebAssembly", "::", "OPERAND_I32IMM", ":", "case", "WebAssembly", "::", "OPERAND_I64IMM", ":", "case", "WebAssembly", "::", "OPERAND_SIGNATURE", ":", "{", "if", "(", "!", "parseLEBImmediate", "(", "MI", ",", "Size", ",", "Bytes", ",", "true", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "case", "WebAssembly", "::", "OPERAND_F32IMM", ":", "{", "if", "(", "!", "parseImmediate", "<", "float", ">", "(", "MI", ",", "Size", ",", "Bytes", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "case", "WebAssembly", "::", "OPERAND_F64IMM", ":", "{", "if", "(", "!", "parseImmediate", "<", "double", ">", "(", "MI", ",", "Size", ",", "Bytes", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "case", "WebAssembly", "::", "OPERAND_VEC_I8IMM", ":", "{", "if", "(", "!", "parseImmediate", "<", "uint8_t", ">", "(", "MI", ",", "Size", ",", "Bytes", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "case", "WebAssembly", "::", "OPERAND_VEC_I16IMM", ":", "{", "if", "(", "!", "parseImmediate", "<", "uint16_t", ">", "(", "MI", ",", "Size", ",", "Bytes", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "case", "WebAssembly", "::", "OPERAND_VEC_I32IMM", ":", "{", "if", "(", "!", "parseImmediate", "<", "uint32_t", ">", "(", "MI", ",", "Size", ",", "Bytes", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "case", "WebAssembly", "::", "OPERAND_VEC_I64IMM", ":", "{", "if", "(", "!", "parseImmediate", "<", "uint64_t", ">", "(", "MI", ",", "Size", ",", "Bytes", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "case", "MCOI", "::", "OPERAND_REGISTER", ":", "llvm_unreachable", "(", "<STR_LIT>", "Register operand in WebAssemblyDisassembler", "<STR_LIT>", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown operand type in WebAssemblyDisassembler", "<STR_LIT>", ")", ";", "}", "}", "return", "MCDisassembler", "::", "Success", ";", "}" ]	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]
GCC	frv	MD	next_suggestion	VLIW	620,949	[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "SI" ]
GCC	i386	MD	program_repair	CPU	620,950	[ "<FIXS>", "(", "match_operand", ":", "VFH_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "(", "match_operand", ":", "VFH_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "VFH_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VFH_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGS>", "(", "match_operand", ":", "VFH_128", "<NUM_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	620,951	[ "}" ]	[ "IsaVersion", "Version", "=", "getIsaVersion", "(", "Features", ")", ";", "if", "(", "Version", ".", "Major", ">=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,952	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	620,953	[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_vnavgwr", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_002cb246", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{", "let", "Inst", "{", "<NUM_LIT>", "-" ]
LLVM	AArch64	CPP	stmt_completion	CPU	620,954	[ "DL", ")", ";" ]	[ "if", "(", "Elt0", "->", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", "&&", "Elt1", "->", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Elt0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Elt1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "Elt0", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "Elt1", "->", "getOperand", "(", "<NUM_LIT>", ")", "&&", "Elt0", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "+", "<NUM_LIT>", "==", "Elt1", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "&&", "Elt0", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "%", "VT", ".", "getVectorMinNumElements", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "VecToExtend", "=", "Elt0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "ExtVT", "=", "VecToExtend", ".", "getValueType", "(", ")", ".", "changeVectorElementType", "(", "MVT", "::", "i32", ")", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "ExtVT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "SubvectorIdx", "=", "DAG", ".", "getVectorIdxConstant", "(", "Elt0", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "," ]
LLVM	Hexagon	TD	stmt_completion	DSP	620,955	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=" ]
LLVM	M88k	CPP	next_suggestion	MPU	620,956	[ "}" ]	[ "MachineFunctionProperties", "M88kDelaySlotFiller", "::", "getRequiredProperties", "(", ")", "const", "{", "return", "MachineFunctionProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "NoVRegs", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,957	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Vu32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vu32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vv32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vv32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vd32", ";" ]
GCC	arm	CPP	stmt_completion	CPU	620,958	[ ")", "{" ]	[ "vreinterpret_u16_s8", "(", "int8x8_t", "_", "_", "a" ]
LLVM	ARM	CPP	program_repair	CPU	620,959	[ "<FIXS>", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "(", "Opcode", "==", "ARM", "::", "MOVsrl_flag", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ".", "addReg", "(", "ARM", "::", "CPSR", ",", "RegState", "::", "Define", ")", ";", "<FIXE>", "<FIXS>", "return", "true", ";", "<FIXE>", "<FIXS>", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "<FIXE>", "<FIXS>", "return", "true", ";", "<FIXE>" ]	[ "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "ARM", "::", "MOVs", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<BUGS>", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "(", "Opcode", "==", "ARM", "::", "MOVsrl_flag", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ".", "addReg", "(", "ARM", "::", "CPSR", ",", "RegState", "::", "Define", ")", ";", "<BUGE>", "MI", ".", "eraseFromParent", "(", ")", ";", "<BUGS>", "break", ";", "<BUGE>", "}", "case", "ARM", "::", "RRX", ":", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "ARM", "::", "MOVs", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<BUGS>", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "<BUGE>", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "TransferImpOps", "(", "MI", ",", "MIB", ",", "MIB", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "<BUGS>", "break", ";", "<BUGE>", "}", "case", "ARM", "::", "TPsoft", ":", "{", "MachineInstrBuilder", "MIB", "=" ]
LLVM	PowerPC	CPP	program_repair	CPU	620,960	[ "<FIXS>", "SelectionDAG", "::", "allnodes_iterator", "Position", "=", "CurDAG", "->", "allnodes_end", "(", ")", ";", "<FIXE>" ]	[ "}", "void", "PPCDAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "<BUGS>", "SelectionDAG", "::", "allnodes_iterator", "Position", "(", "CurDAG", "->", "getRoot", "(", ")", ".", "getNode", "(", ")", ")", ";", "++", "Position", ";", "<BUGE>", "bool", "MadeChange", "=", "false", ";", "while", "(", "Position", "!=", "CurDAG", "->", "allnodes_begin", "(", ")", ")", "{" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	620,961	[ ".", "getImm", "(", ")", ")", ";" ]	[ "}", "else", "if", "(", "Name", "==", "<STR_LIT>", "local.tee", "<STR_LIT>", ")", "{", "if", "(", "getLocal", "(", "ErrorLoc", ",", "Inst", ",", "Type", ")", ")", "return", "true", ";", "if", "(", "popType", "(", "ErrorLoc", ",", "Type", ")", ")", "return", "true", ";", "Stack", ".", "push_back", "(", "Type", ")", ";", "}", "else", "if", "(", "Name", "==", "<STR_LIT>", "global.get", "<STR_LIT>", ")", "{", "if", "(", "getGlobal", "(", "ErrorLoc", ",", "Inst", ",", "Type", ")", ")", "return", "true", ";", "Stack", ".", "push_back", "(", "Type", ")", ";", "}", "else", "if", "(", "Name", "==", "<STR_LIT>", "global.set", "<STR_LIT>", ")", "{", "if", "(", "getGlobal", "(", "ErrorLoc", ",", "Inst", ",", "Type", ")", ")", "return", "true", ";", "if", "(", "popType", "(", "ErrorLoc", ",", "Type", ")", ")", "return", "true", ";", "}", "else", "if", "(", "Name", "==", "<STR_LIT>", "drop", "<STR_LIT>", ")", "{", "if", "(", "popType", "(", "ErrorLoc", ",", "{", "}", ")", ")", "return", "true", ";", "}", "else", "if", "(", "Name", "==", "<STR_LIT>", "end_block", "<STR_LIT>", "\|\|", "Name", "==", "<STR_LIT>", "end_loop", "<STR_LIT>", "\|\|", "Name", "==", "<STR_LIT>", "end_if", "<STR_LIT>", "\|\|", "Name", "==", "<STR_LIT>", "else", "<STR_LIT>", ")", "{", "if", "(", "checkEnd", "(", "ErrorLoc", ")", ")", "return", "true", ";", "}", "else", "if", "(", "Name", "==", "<STR_LIT>", "call_indirect", "<STR_LIT>", "\|\|", "Name", "==", "<STR_LIT>", "return_call_indirect", "<STR_LIT>", ")", "{", "if", "(", "popType", "(", "ErrorLoc", ",", "<STR_LIT>", "::", "<STR_LIT>", "::", "I32", ")", ")", "return", "true", ";", "if", "(", "checkSig", "(", "ErrorLoc", ",", "LastSig", ")", ")", "return", "true", ";", "}", "else", "if", "(", "Name", "==", "<STR_LIT>", "call", "<STR_LIT>", "\|\|", "Name", "==", "<STR_LIT>", "return_call", "<STR_LIT>", ")", "{", "const", "MCSymbolRefExpr", "", "SymRef", ";", "if", "(", "getSymRef", "(", "ErrorLoc", ",", "Inst", ",", "SymRef", ")", ")", "return", "true", ";", "auto", "WasmSym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "&", "SymRef", "->", "getSymbol", "(", ")", ")", ";", "auto", "Sig", "=", "WasmSym", "->", "getSignature", "(", ")", ";", "if", "(", "!", "Sig", "\|\|", "WasmSym", "->", "getType", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "typeError", "(", "ErrorLoc", ",", "StringRef", "(", "<STR_LIT>", "symbol ", "<STR_LIT>", ")", "+", "WasmSym", "->", "getName", "(", ")", "+", "<STR_LIT>", " missing .functype", "<STR_LIT>", ")", ";", "if", "(", "checkSig", "(", "ErrorLoc", ",", "", "Sig", ")", ")", "return", "true", ";", "}", "else", "if", "(", "Name", "==", "<STR_LIT>", "ref.null", "<STR_LIT>", ")", "{", "auto", "VT", "=", "static_cast", "<", "<STR_LIT>", "::", "<STR_LIT>", ">", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	620,962	[ "Align", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "unsigned", "PaddedSize", "=", "Size", "+", "(", "(", "RequiredPadding", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "RequiredPadding", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "ARMFunctionInfo", "", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "AFI", "->", "getGlobalsPromotedToConstantPool", "(", ")", ".", "count", "(", "GVar", ")", "&&", "Size", ">", "<NUM_LIT>", ")", "if", "(", "AFI", "->", "getPromotedConstpoolIncrease", "(", ")", "+", "PaddedSize", "-", "<NUM_LIT>", ">=", "ConstpoolPromotionMaxTotal", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "allUsersAreInFunction", "(", "GVar", ",", "&", "F", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "RequiredPadding", "!=", "<NUM_LIT>", ")", "{", "StringRef", "S", "=", "CDAInit", "->", "getAsString", "(", ")", ";", "SmallVector", "<", "uint8_t", ",", "<NUM_LIT>", ">", "V", "(", "S", ".", "size", "(", ")", ")", ";", "std", "::", "copy", "(", "S", ".", "bytes_begin", "(", ")", ",", "S", ".", "bytes_end", "(", ")", ",", "V", ".", "begin", "(", ")", ")", ";", "while", "(", "RequiredPadding", "--", ")", "V", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "Init", "=", "ConstantDataArray", "::", "get", "(", "", "DAG", ".", "getContext", "(", ")", ",", "V", ")", ";", "}", "auto", "CPVal", "=", "ARMConstantPoolConstant", "::", "Create", "(", "GVar", ",", "Init", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPVal", ",", "PtrVT", "," ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	620,963	[ "<STR_LIT>", ")", ";" ]	[ "NewOpcode", "=", "AMDGPU", "::", "V_LSHLREV_B32_e64", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "AMDGPU", "::", "S_ASHR_I32", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "SISubtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "AMDGPU", "::", "V_ASHRREV_I32_e64", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "AMDGPU", "::", "S_LSHR_B32", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "SISubtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "AMDGPU", "::", "V_LSHRREV_B32_e64", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "AMDGPU", "::", "S_LSHL_B64", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "SISubtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "AMDGPU", "::", "V_LSHLREV_B64", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "AMDGPU", "::", "S_ASHR_I64", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "SISubtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "AMDGPU", "::", "V_ASHRREV_I64", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "AMDGPU", "::", "S_LSHR_B64", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "SISubtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "AMDGPU", "::", "V_LSHRREV_B64", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "AMDGPU", "::", "S_ABS_I32", ":", "lowerScalarAbs", "(", "Worklist", ",", "Inst", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "AMDGPU", "::", "S_CBRANCH_SCC0", ":", "case", "AMDGPU", "::", "S_CBRANCH_SCC1", ":", "BuildMI", "(", "", "MBB", ",", "Inst", ",", "Inst", ".", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "S_AND_B64", ")", ",", "AMDGPU", "::", "VCC", ")", ".", "addReg", "(", "AMDGPU", "::", "EXEC", ")", ".", "addReg", "(", "AMDGPU", "::", "VCC", ")", ";", "break", ";", "case", "AMDGPU", "::", "S_BFE_U64", ":", "case", "AMDGPU", "::", "S_BFM_B64", ":", "llvm_unreachable", "(", "<STR_LIT>", "Moving this op to VALU not implemented", "<STR_LIT>", ")", ";", "case", "AMDGPU", "::", "S_PACK_LL_B32_B16", ":", "case", "AMDGPU", "::", "S_PACK_LH_B32_B16", ":", "case", "AMDGPU", "::", "S_PACK_HH_B32_B16", ":", "{", "movePackToVALU", "(", "Worklist", ",", "MRI", ",", "Inst", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "}", "if", "(", "NewOpcode", "==", "AMDGPU", "::", "INSTRUCTION_LIST_END", ")", "{", "legalizeOperands", "(", "Inst", ")", ";", "continue", ";", "}", "const", "MCInstrDesc", "&", "NewDesc", "=", "get", "(", "NewOpcode", ")", ";", "Inst", ".", "setDesc", "(", "NewDesc", ")", ";", "for", "(", "unsigned", "i", "=", "Inst", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", ">", "<NUM_LIT>", ";", "--", "i", ")", "{", "MachineOperand", "&", "Op", "=", "Inst", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "SCC", ")", "{", "Inst", ".", "RemoveOperand", "(", "i", ")", ";", "addSCCDefUsersToVALUWorklist", "(", "Inst", ",", "Worklist", ")", ";", "}", "}", "if", "(", "Opcode", "==", "AMDGPU", "::", "S_SEXT_I32_I8", "\|\|", "Opcode", "==", "AMDGPU", "::", "S_SEXT_I32_I16", ")", "{", "unsigned", "Size", "=", "(", "Opcode", "==", "AMDGPU", "::", "S_SEXT_I32_I8", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Size", ")", ")", ";", "}", "else", "if", "(", "Opcode", "==", "AMDGPU", "::", "S_BCNT1_I32_B32", ")", "{", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "Inst", ".", "addImplicitDefUseOperands", "(", "", "Inst", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "if", "(", "Opcode", "==", "AMDGPU", "::", "S_BFE_I32", "\|\|", "Opcode", "==", "AMDGPU", "::", "S_BFE_U32", ")", "{", "const", "MachineOperand", "&", "OffsetWidthOp", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "OffsetWidthOp", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Scalar BFE is only implemented for constant width and offset" ]
LLVM	AArch64	CPP	stmt_completion	CPU	620,964	[ "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "Color", "::", "Even", ";" ]	[ "if", "(", "(", "TRI", "->", "getEncodingValue", "(", "Reg", ")", "%" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	620,965	[ "break", ";" ]	[ "case", "CF_TC", ":", "Opcode", "=", "isEg", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "CF_VC", ":", "Opcode", "=", "isEg", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "CF_CALL_FS", ":", "Opcode", "=", "isEg", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "CF_WHILE_LOOP", ":", "Opcode", "=", "isEg", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "CF_END_LOOP", ":", "Opcode", "=", "isEg", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "CF_LOOP_BREAK", ":", "Opcode", "=", "isEg", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	620,966	[ ",", "FCMGTvvv_2S", ",", "VPR64", ">", ";" ]	[ "def", "FCMLTvvv_2S", ":", "NeonI_compare_aliases", "<", "<STR_LIT>", ",", "<STR_LIT>" ]
GCC	m68k	MD	stmt_completion	MPU	620,967	[ "<STR_LIT>", ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM	AArch64	TD	next_suggestion	CPU	620,968	[ "}" ]	[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,969	[ "}" ]	[ "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	620,970	[ "Error", "(", "S", ",", "<STR_LIT>", "gotpage label reference not allowed an addend", "<STR_LIT>", ")", ";" ]	[ "const", "MCExpr", "*", "Expr", "=", "nullptr", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "if", "(", "parseSymbolicImmVal", "(", "Expr", ")", ")", "return", "MatchOperand_ParseFail", ";", "AArch64MCExpr", "::", "VariantKind", "ELFRefKind", ";", "MCSymbolRefExpr", "::", "VariantKind", "DarwinRefKind", ";", "int64_t", "Addend", ";", "if", "(", "classifySymbolRef", "(", "Expr", ",", "ELFRefKind", ",", "DarwinRefKind", ",", "Addend", ")", ")", "{", "if", "(", "DarwinRefKind", "==", "MCSymbolRefExpr", "::", "VK_None", "&&", "ELFRefKind", "==", "AArch64MCExpr", "::", "VK_INVALID", ")", "{", "Expr", "=", "AArch64MCExpr", "::", "create", "(", "Expr", ",", "AArch64MCExpr", "::", "VK_ABS_PAGE", ",", "getContext", "(", ")", ")", ";", "}", "else", "if", "(", "(", "DarwinRefKind", "==", "MCSymbolRefExpr", "::", "VK_GOTPAGE", "\|\|", "DarwinRefKind", "==", "MCSymbolRefExpr", "::", "VK_TLVPPAGE", ")", "&&", "Addend", "!=", "<NUM_LIT>", ")", "{" ]
GCC	mips	MD	next_suggestion	CPU	620,971	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,972	[ "let", "Uses", "=", "[", "USR", "]", ";" ]	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	620,973	[ ";" ]	[ "def", "A2_sxtb", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_57890846", ",", "TypeALU32_2op", ">", ",", "Enc_5e2823", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>" ]
GCC	rs6000	MD	stmt_completion	CPU	620,974	[ ")" ]	[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>" ]
LLVM	TGSI	CPP	next_suggestion	Virtual ISA	620,975	[ "}" ]	[ "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "case", "MVT", "::", "i32", ":", "return", "&", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
GCC	arm	CPP	stmt_completion	CPU	620,976	[ "p", ")", "{" ]	[ "_", "_", "arm_vrev64q_m_f16", "(", "float16x8_t", "_", "_", "inactive", ",", "float16x8_t", "_", "_", "a", ",", "mve_pred16_t", "_", "_" ]
LLVM	ARM	TD	next_suggestion	CPU	620,977	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Qd", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "halfword", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "halfword", ",", "<NUM_LIT>", ",", "imm", "{", "<NUM_LIT>", "}", ")", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	620,978	[ "unsigned", "ResEltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";" ]	[ "BuildVectorSDNode", "*", "BVN", "=", "cast", "<", "BuildVectorSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "unsigned", "UseNeonMov", "=", "VT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ";", "if", "(", "UseNeonMov", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "<=", "<NUM_LIT>", ")", "{", "EVT", "NeonMovVT", ";", "unsigned", "Imm", "=", "<NUM_LIT>", ";", "unsigned", "OpCmode", "=", "<NUM_LIT>", ";", "if", "(", "isNeonModifiedImm", "(", "SplatBits", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "VT", ".", "is128BitVector", "(", ")", ",", "Neon_Mov_Imm", ",", "NeonMovVT", ",", "Imm", ",", "OpCmode", ")", ")", "{", "SDValue", "ImmVal", "=", "DAG", ".", "getTargetConstant", "(", "Imm", ",", "MVT", "::", "i32", ")", ";", "SDValue", "OpCmodeVal", "=", "DAG", ".", "getConstant", "(", "OpCmode", ",", "MVT", "::", "i32", ")", ";", "if", "(", "ImmVal", ".", "getNode", "(", ")", "&&", "OpCmodeVal", ".", "getNode", "(", ")", ")", "{", "SDValue", "NeonMov", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "NeonMovVT", ",", "ImmVal", ",", "OpCmodeVal", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "VT", ",", "NeonMov", ")", ";", "}", "}", "uint64_t", "NegatedImm", "=", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "isNeonModifiedImm", "(", "NegatedImm", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "VT", ".", "is128BitVector", "(", ")", ",", "Neon_Mvn_Imm", ",", "NeonMovVT", ",", "Imm", ",", "OpCmode", ")", ")", "{", "SDValue", "ImmVal", "=", "DAG", ".", "getTargetConstant", "(", "Imm", ",", "MVT", "::", "i32", ")", ";", "SDValue", "OpCmodeVal", "=", "DAG", ".", "getConstant", "(", "OpCmode", ",", "MVT", "::", "i32", ")", ";", "if", "(", "ImmVal", ".", "getNode", "(", ")", "&&", "OpCmodeVal", ".", "getNode", "(", ")", ")", "{", "SDValue", "NeonMov", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "NeonMovVT", ",", "ImmVal", ",", "OpCmodeVal", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "VT", ",", "NeonMov", ")", ";", "}", "}", "if", "(", "(", "(", "VT", "==", "MVT", "::", "v2f32", "\|\|", "VT", "==", "MVT", "::", "v4f32", ")", "&&", "SplatBitSize", "==", "<NUM_LIT>", ")", "\|\|", "(", "VT", "==", "MVT", "::", "v2f64", "&&", "SplatBitSize", "==", "<NUM_LIT>", ")", ")", "{", "APFloat", "RealVal", "(", "SplatBitSize", "==", "<NUM_LIT>", "?", "APFloat", "::", "IEEEsingle", ":", "APFloat", "::", "IEEEdouble", ",", "SplatBits", ")", ";", "uint32_t", "ImmVal", ";", "if", "(", "A64Imms", "::", "isFPImm", "(", "RealVal", ",", "ImmVal", ")", ")", "{", "SDValue", "Val", "=", "DAG", ".", "getTargetConstant", "(", "ImmVal", ",", "MVT", "::", "i32", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Val", ")", ";", "}", "}", "}", "}", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "bool", "isOnlyLowElement", "=", "true", ";", "bool", "usesOnlyOneValue", "=", "true", ";", "bool", "hasDominantValue", "=", "false", ";", "bool", "isConstant", "=", "true", ";", "DenseMap", "<", "SDValue", ",", "unsigned", ">", "ValueCounts", ";", "SDValue", "Value", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "ISD", "::", "UNDEF", ")", "continue", ";", "if", "(", "i", ">", "<NUM_LIT>", ")", "isOnlyLowElement", "=", "false", ";", "if", "(", "!", "isa", "<", "ConstantFPSDNode", ">", "(", "V", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", ")", "isConstant", "=", "false", ";", "ValueCounts", ".", "insert", "(", "std", "::", "make_pair", "(", "V", ",", "<NUM_LIT>", ")", ")", ";", "unsigned", "&", "Count", "=", "ValueCounts", "[", "V", "]", ";", "if", "(", "++", "Count", ">", "(", "NumElts", "/", "<NUM_LIT>", ")", ")", "{", "hasDominantValue", "=", "true", ";", "Value", "=", "V", ";", "}", "}", "if", "(", "ValueCounts", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "usesOnlyOneValue", "=", "false", ";", "if", "(", "!", "Value", ".", "getNode", "(", ")", "&&", "ValueCounts", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "Value", "=", "ValueCounts", ".", "begin", "(", ")", "->", "first", ";", "if", "(", "ValueCounts", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "isOnlyLowElement", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "DL", ",", "VT", ",", "Value", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "hasDominantValue", "&&", "EltSize", "<=", "<NUM_LIT>", ")", "{", "if", "(", "!", "isConstant", ")", "{", "SDValue", "N", ";", "SDValue", "V", "=", "Value", ";", "if", "(", "Value", "->", "getOpcode", "(", ")", "==", "ISD", "::", "TRUNCATE", ")", "V", "=", "Value", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "V", "->", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", "&&", "isa", "<", "ConstantSDNode", ">", "(", "V", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "V", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", "{", "SDValue", "SrcVec", "=", "V", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "SrcEltSize", "=", "SrcVec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	620,979	[ "}" ]	[ "MachineFunction", "", "MF", "=", "C", ".", "getMF", "(", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "AArch64RegisterInfo", "", "ARI", "=", "static_cast", "<", "const", "AArch64RegisterInfo", "", ">", "(", "&", "TRI", ")", ";", "for", "(", "unsigned", "Reg", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "if", "(", "!", "ARI", "->", "isReservedReg", "(", "*", "MF", ",", "Reg", ")", "&&", "Reg", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Reg", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Reg", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "C", ".", "isAvailableAcrossAndOutOfSeq", "(", "Reg", ",", "TRI", ")", "&&", "C", ".", "isAvailableInsideSeq", "(", "Reg", ",", "TRI", ")", ")", "return", "Reg", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	620,980	[ ")", "=", "=", "MVT", ":", ":", "i16", ";" ]	[ "return", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "-", ">", "getMemoryVT", "(", ")", "=", "=", "MVT", ":", ":", "i16", ";", "}", "]", ">", ";", "def", "strex_4", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "int_arm_strex", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "-", ">", "getMemoryVT", "(", ")", "=", "=", "MVT", ":", ":", "i32", ";", "}", "]", ">", ";", "def", "ldaex_1", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "int_arm_ldaex", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "-", ">", "getMemoryVT", "(", ")", "=", "=", "MVT", ":", ":", "i8", ";", "}", "]", ">", ";", "def", "ldaex_2", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "int_arm_ldaex", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "-", ">", "getMemoryVT", "(", ")", "=", "=", "MVT", ":", ":", "i16", ";", "}", "]", ">", ";", "def", "ldaex_4", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "int_arm_ldaex", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "-", ">", "getMemoryVT", "(", ")", "=", "=", "MVT", ":", ":", "i32", ";", "}", "]", ">", ";", "def", "stlex_1", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "int_arm_stlex", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "-", ">", "getMemoryVT", "(", ")", "=", "=", "MVT", ":", ":", "i8", ";", "}", "]", ">", ";", "def", "stlex_2", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "int_arm_stlex", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "-", ">", "getMemoryVT", "(" ]
GCC	s390	MD	next_suggestion	MPU	620,981	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AArch64	TD	stmt_completion	CPU	620,982	[ "$", "Rn", ",", "GPR64", ":", "$", "Rm", ",", "XZR", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "i64", "(", "ineg", "(", "mul", "GPR64", ":", "$", "Rn", ",", "GPR64", ":", "$", "Rm", ")", ")", ")", ",", "(", "MSUBXrrr", "GPR64", ":" ]
LLVM	WebAssembly	CPP	code_generation	Virtual ISA	620,983	[ "static", "unsigned", "getType", "(", "const", "TargetRegisterClass", "*", "RC", ")", "{", "if", "(", "RC", "==", "&", "WebAssembly", "::", "I32RegClass", ")", "return", "unsigned", "(", "WebAssembly", "::", "ExprType", "::", "I32", ")", ";", "if", "(", "RC", "==", "&", "WebAssembly", "::", "I64RegClass", ")", "return", "unsigned", "(", "WebAssembly", "::", "ExprType", "::", "I64", ")", ";", "if", "(", "RC", "==", "&", "WebAssembly", "::", "F32RegClass", ")", "return", "unsigned", "(", "WebAssembly", "::", "ExprType", "::", "F32", ")", ";", "if", "(", "RC", "==", "&", "WebAssembly", "::", "F64RegClass", ")", "return", "unsigned", "(", "WebAssembly", "::", "ExprType", "::", "F64", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected register class", "<STR_LIT>", ")", ";", "}" ]	[ "Overload", "to", "return", "most", "specific", "vector", "type", "." ]
LLVM	ARM	CPP	stmt_completion	CPU	620,984	[ "Offset", ")", ";" ]	[ "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "if", "(", "!", "STI", ".", "isThumb1Only", "(", ")", ")", "return", "ARMBaseRegisterInfo", "::", "eliminateFrameIndex", "(", "II", ",", "SPAdj", ",", "FIOperandNum", ",", "RS", ")", ";", "unsigned", "VReg", "=", "<NUM_LIT>", ";", "const", "ARMBaseInstrInfo", "&", "TII", "=", "", "STI", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "(", "", "MBB", ".", "getParent", "(", ")", ",", "&", "MI", ")", ";", "unsigned", "FrameReg", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "const", "ARMFrameLowering", "", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "int", "Offset", "=", "TFI", "->", "ResolveFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ",", "SPAdj", ")", ";", "if", "(", "RS", "&&", "FrameReg", "==", "ARM", "::", "SP", "&&", "RS", "->", "isScavengingFrameIndex", "(", "FrameIndex", ")", ")", "{", "assert", "(", "STI", ".", "getFrameLowering", "(", ")", "->", "hasReservedCallFrame", "(", "MF", ")", "&&", "<STR_LIT>", "Cannot use SP to access the emergency spill slot in ", "<STR_LIT>", "<STR_LIT>", "functions without a reserved call frame", "<STR_LIT>", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", "&&", "<STR_LIT>", "Cannot use SP to access the emergency spill slot in ", "<STR_LIT>", "<STR_LIT>", "functions with variable sized frame objects", "<STR_LIT>", ")", ";", "}", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "assert", "(", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", "&&", "<STR_LIT>", "This eliminateFrameIndex only supports Thumb1!", "<STR_LIT>", ")", ";", "if", "(", "rewriteFrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ")", "return", ";", "assert", "(", "Offset", "&&", "<STR_LIT>", "This code isn't needed if offset already handled!", "<STR_LIT>", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "<NUM_LIT>", ")", "removeOperands", "(", "MI", ",", "PIdx", ")", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "{", "Register", "TmpReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "ARM", "::", "tLDRspi", ")", "{", "if", "(", "FrameReg", "==", "ARM", "::", "SP", "\|\|", "STI", ".", "genExecuteOnly", "(", ")", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "<NUM_LIT>", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "", "this", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "UseRR", "?", "ARM", "::", "tLDRr", ":", "ARM", "::", "tLDRi", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "TmpReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "}", "else", "if", "(", "MI", ".", "mayStore", "(", ")", ")", "{", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "ARM", "::", "tGPRRegClass", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "ARM", "::", "tSTRspi", ")", "{", "if", "(", "FrameReg", "==", "ARM", "::", "SP", "\|\|", "STI", ".", "genExecuteOnly", "(", ")", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "<NUM_LIT>", "," ]
GCC	i386	MD	stmt_completion	CPU	620,985	[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(" ]
LLVM	AArch64	TD	next_suggestion	CPU	620,986	[ "bits", "<", "<NUM_LIT>", ">", "imm3", ";" ]	[ "class", "sve_fp_ftmad", "<", "bits", "<", "<NUM_LIT>", ">", "sz", ",", "string", "asm", ",", "ZPRRegOp", "zprty", ">", ":", "I", "<", "(", "outs", "zprty", ":", "$", "Zdn", ")", ",", "(", "ins", "zprty", ":", "$", "_Zdn", ",", "zprty", ":", "$", "Zm", ",", "imm0_7", ":", "$", "imm3", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Zdn", ";", "bits", "<", "<NUM_LIT>", ">", "Zm", ";" ]
GCC	rs6000	MD	program_repair	CPU	620,987	[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "return", "rs6000_output_move_128bit", "(", "operands", ")", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "TI2", "<NUM_LIT>", "<STR_LIT>", ")" ]
GCC	rs6000	CPP	next_suggestion	CPU	620,988	[ "return", "(", "_", "_", "m64", ")", "(", "(", "_", "_", "v2du", ")", "_", "_", "C", ")", "[", "<NUM_LIT>", "]", ";" ]	[ "_", "_", "v8hi", "_", "_", "C", "=", "(", "_", "_", "v8hi", ")", "(", "_", "_", "v2du", ")", "{", "_", "_", "A", ",", "_", "_", "B", "}", ";", "_", "_", "v8hi", "_", "_", "D", "=", "vec_perm", "(", "_", "_", "C", ",", "_", "_", "C", ",", "_", "_", "P", ")", ";", "_", "_", "v8hi", "_", "_", "E", "=", "vec_perm", "(", "_", "_", "C", ",", "_", "_", "C", ",", "_", "_", "Q", ")", ";", "_", "_", "C", "=", "vec_subs", "(", "_", "_", "D", ",", "_", "_", "E", ")", ";" ]
LLVM	Patmos	CPP	next_suggestion	VLIW	620,989	[ "if", "(", "!", "masks", ".", "count", "(", "fi", ")", ")", "{" ]	[ "std", "::", "map", "<", "int", ",", "uint32_t", ">", "masks", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " - Stack Loc: ", "<STR_LIT>", ")", ";", "for", "(", "auto", "pred", ":", "S", "->", "getAllPredicates", "(", ")", ")", "{", "if", "(", "pred", "==", "*", "S", "->", "getHeader", "(", ")", "->", "getBlockPredicates", "(", ")", ".", "begin", "(", ")", ")", "continue", ";", "RAInfo", "::", "LocType", "type", ";", "unsigned", "stloc", ";", "std", "::", "tie", "(", "type", ",", "stloc", ")", "=", "R", ".", "getDefLoc", "(", "pred", ")", ";", "if", "(", "type", "==", "RAInfo", "::", "Stack", ")", "{", "int", "fi", ";", "unsigned", "bitpos", ";", "getStackLocPair", "(", "fi", ",", "bitpos", ",", "stloc", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "p", "<STR_LIT>", "<<", "pred", "<<", "<STR_LIT>", "<STR_LIT>", "<<", "stloc", "<<", "<STR_LIT>", " (", "<STR_LIT>", "<<", "fi", "<<", "<STR_LIT>", "/", "<STR_LIT>", "<<", "bitpos", "<<", "<STR_LIT>", "); ", "<STR_LIT>", ")", ";" ]
LLVM	ARM	CPP	program_repair	CPU	620,990	[ "<FIXS>", "const", "Value", "", "DstSV", ",", "uint64_t", "DstOff", ",", "const", "Value", "", "SrcSV", ",", "uint64_t", "SrcOff", ")", ";", "<FIXE>" ]	[ "SDOperand", "Dst", ",", "SDOperand", "Src", ",", "SDOperand", "Size", ",", "unsigned", "Align", ",", "bool", "AlwaysInline", ",", "<BUGS>", "Value", "", "DstSV", ",", "uint64_t", "DstOff", ",", "Value", "", "SrcSV", ",", "uint64_t", "SrcOff", ")", ";", "<BUGE>", "}", ";", "}" ]
GCC	mmix	MD	stmt_completion	CPU	620,991	[ ")", ")" ]	[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	620,992	[ "&", "PPC", "::", "G8RC_NOX0RegClass", ";" ]	[ "const", "TargetRegisterClass", "*", "PPCRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "if", "(", "Kind", "==", "<NUM_LIT>", ")", "{", "if", "(", "Subtarget", ".", "isPPC64", "(", ")", ")", "return" ]
LLVM	Mips	CPP	stmt_completion	CPU	620,993	[ "ArgInfos", ")", ")", "return", "false", ";" ]	[ "MipsCCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "const", "MipsTargetMachine", "&", "TM", "=", "static_cast", "<", "const", "MipsTargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ";", "const", "MipsABIInfo", "&", "ABI", "=", "TM", ".", "getABI", "(", ")", ";", "CCInfo", ".", "AllocateStack", "(", "ABI", ".", "GetCalleeAllocdArgSizeInBytes", "(", "F", ".", "getCallingConv", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "TLI", ".", "CCAssignFnForCall", "(", ")", ")", ";", "IncomingValueHandler", "Handler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ")", ";", "if", "(", "!", "Handler", ".", "handle", "(", "ArgLocs", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,994	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	TPC	CPP	stmt_completion	Virtual ISA	620,995	[ "FrameIndex", ",", "StackID", ")", ";" ]	[ "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "StoreOpCode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "StackID", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "StoreOpCode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "StackID", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "StoreOpCode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "StackID", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "StoreOpCode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "StackID", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "StoreOpCode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "StackID", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "StoreOpCode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "StackID", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "StoreOpCode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "StackID", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Subtarget", ".", "getTargetLowering", "(", ")", "->", "getTargetMachine", "(", ")", ".", "Options", ".", "LongIRF", ")", "report_fatal_error", "(", "<STR_LIT>", "IRF registers are not spillable if -long-irf is specified", "<STR_LIT>", ")", ";", "StoreOpCode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "StackID", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "{", "report_fatal_error", "(", "<STR_LIT>", "Unsupported register class in StoreToStack", "<STR_LIT>", ")", ";", "}", "FrameInfo", ".", "setStackID", "(" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	620,996	[ ";" ]	[ "BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "SIInstrInfo", "", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "BB", ":", "MF", ")", "processBlockPhase1", "(", "BB", ",", "TII", ")", ";", "for", "(", "MachineBasicBlock", "&", "BB", ":", "MF", ")", "Phase2List", ".", "push", "(", "&", "BB", ")", ";", "while", "(", "!", "Phase2List", ".", "empty", "(", ")", ")", "{", "processBlockPhase2", "(", "", "Phase2List", ".", "front", "(", ")", ",", "TII", ")", ";", "Phase2List", ".", "pop", "(", ")", ";", "}", "for", "(", "MachineBasicBlock", "&", "BB", ":", "MF", ")", "processBlockPhase3", "(", "BB", ",", "TII", ")", ";", "BlockInfo", ".", "clear", "(", ")", ";", "return", "NumSetregInserted", ">", "<NUM_LIT>" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	620,997	[ ")", ")", "return", ";" ]	[ "SDNode", "", "UpdatedNode", "=", "CurDAG", "->", "UpdateNodeOperands", "(", "Node", ",", "Op1", ",", "Op0", ",", "CCValid", ",", "CCMask", ",", "Op4", ")", ";", "if", "(", "UpdatedNode", "!=", "Node", ")", "{", "ReplaceNode", "(", "Node", ",", "UpdatedNode", ")", ";", "Node", "=", "UpdatedNode", ";", "}", "}", "break", ";", "}", "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "{", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "ElemBitSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "ElemBitSize", "==", "<NUM_LIT>", ")", "{", "if", "(", "tryGather", "(", "Node", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", ";", "}", "else", "if", "(", "ElemBitSize", "==", "<NUM_LIT>", ")", "{", "if", "(", "tryGather", "(", "Node", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", ";", "}", "break", ";", "}", "case", "ISD", "::", "BUILD_VECTOR", ":", "{", "auto", "", "BVN", "=", "cast", "<", "BuildVectorSDNode", ">", "(", "Node", ")", ";", "SDLoc", "DL", "(", "Node", ")", ";", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "uint64_t", "Mask", "=", "<NUM_LIT>", ";", "if", "(", "SystemZTargetLowering", "::", "tryBuildVectorByteMask", "(", "BVN", ",", "Mask", ")", ")", "{", "SDNode", "", "Res", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "CurDAG", "->", "getTargetConstant", "(", "Mask", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "ReplaceNode", "(", "Node", ",", "Res", ")", ";", "return", ";", "}", "break", ";", "}", "case", "ISD", "::", "ConstantFP", ":", "{", "APFloat", "Imm", "=", "cast", "<", "ConstantFPSDNode", ">", "(", "Node", ")", "->", "getValueAPF", "(", ")", ";", "if", "(", "Imm", ".", "isZero", "(", ")", "\|\|", "Imm", ".", "isNegZero", "(", ")", ")", "break", ";", "const", "SystemZInstrInfo", "", "TII", "=", "getInstrInfo", "(", ")", ";", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "Start", ",", "End", ";", "unsigned", "BitWidth", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "bool", "Success", "=", "SystemZTargetLowering", "::", "analyzeFPImm", "(", "Imm", ",", "BitWidth", ",", "Start", ",", "End", ",", "static_cast", "<", "const", "SystemZInstrInfo", "", ">", "(", "TII", ")", ")", ";", "(", "void", ")", "Success", ";", "assert", "(", "Success", "&&", "<STR_LIT>", "Expected legal FP immediate", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "Node", ")", ";", "unsigned", "Opcode", "=", "(", "BitWidth", "==", "<NUM_LIT>", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDNode", "", "Res", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "VT", ",", "CurDAG", "->", "getTargetConstant", "(", "Start", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "End", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "unsigned", "SubRegIdx", "=", "(", "BitWidth", "==", "<NUM_LIT>", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Res", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubRegIdx", ",", "DL", ",", "VT", ",", "SDValue", "(", "Res", ",", "<NUM_LIT>", ")", ")", ".", "getNode", "(", ")", ";", "ReplaceNode", "(", "Node", ",", "Res", ")", ";", "return", ";", "}", "case", "ISD", "::", "STORE", ":", "{", "if", "(", "tryFoldLoadStoreIntoMemOperand", "(", "Node", ")", ")", "return", ";", "auto", "*", "Store", "=", "cast", "<", "StoreSDNode", ">", "(", "Node", ")", ";", "unsigned", "ElemBitSize", "=", "Store", "->", "getValue", "(", ")", ".", "getValueSizeInBits", "(", ")", ";", "if", "(", "ElemBitSize", "==", "<NUM_LIT>", ")", "{", "if", "(", "tryScatter", "(", "Store", ",", "<STR_LIT>", "::", "<STR_LIT>" ]
GCC	v850	CPP	next_suggestion	MPU	620,998	[ "size", "=", "atoi", "(", "value", ")", ";" ]	[ "int", "i", ",", "size", ";", "if", "(", "", "value", "!=", "'", "-", "'", "&&", "", "value", "!=", "'", "=", "'", ")", "return", "false", ";", "value", "++", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "value", "[", "i", "]", ";", "i", "++", ")", "if", "(", "!", "ISDIGIT", "(", "value", "[", "i", "]", ")", ")", "return", "false", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	620,999	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MRm", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Imm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Imm", "{", "<NUM_LIT>", "}", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

620,900

[ "let", "RenderMethod", "=", "<STR_LIT>", "#", "From", ".", "Size", "#", "<STR_LIT>", ";" ]

[ "let", "Name", "=", "<STR_LIT>", "#", "To", ".", "Size", "#", "<STR_LIT>", "#", "From", ".", "Size", "#", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", "#", "From", ".", "Size", "#", "<STR_LIT>", "#", "To", ".", "Size", "#", "<STR_LIT>", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

620,901

[ "GPR32sp", ",", "arith_extended_reg32_i32", ",", "mnemonic", ",", "OpNode", ">", "{" ]

[ "def", "Wrx", ":", "BaseAddSubEReg", "<", "isSub", ",", "<NUM_LIT>", ",", "GPR32sp", "," ]

GCC

mcore

MD

program_repair

MPU

620,902

[ "<FIXS>", "=", "gen_rtx_SET", "(", "<FIXE>" ]

[ "for", "(", "i", "=", "<NUM_LIT>", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "i", ")", "<BUGS>", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "<BUGE>", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "i", "*", "<NUM_LIT>", ")", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "regno", "+", "i", ")", ")" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

620,903

[ "}", "else", "{" ]

[ "MachineOperand", "*", "Src1", "=", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "*", "SrcReg", "=", "Src0", ";", "MachineOperand", "*", "SrcImm", "=", "Src1", ";", "if", "(", "!", "SrcImm", "->", "isImm", "(", ")", "||", "AMDGPU", "::", "isInlinableLiteral32", "(", "SrcImm", "->", "getImm", "(", ")", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "return", "false", ";", "uint32_t", "Imm", "=", "static_cast", "<", "uint32_t", ">", "(", "SrcImm", "->", "getImm", "(", ")", ")", ";", "uint32_t", "NewImm", "=", "<NUM_LIT>", ";", "if", "(", "Opc", "==", "AMDGPU", "::", "S_AND_B32", ")", "{", "if", "(", "isPowerOf2_32", "(", "~", "Imm", ")", ")", "{", "NewImm", "=", "countTrailingOnes", "(", "Imm", ")", ";", "Opc", "=", "AMDGPU", "::", "S_BITSET0_B32", ";", "}", "else", "if", "(", "AMDGPU", "::", "isInlinableLiteral32", "(", "~", "Imm", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "AMDGPU", "::", "S_ANDN2_B32", ";", "}", "}", "else", "if", "(", "Opc", "==", "AMDGPU", "::", "S_OR_B32", ")", "{", "if", "(", "isPowerOf2_32", "(", "Imm", ")", ")", "{", "NewImm", "=", "countTrailingZeros", "(", "Imm", ")", ";", "Opc", "=", "AMDGPU", "::", "S_BITSET1_B32", ";", "}", "else", "if", "(", "AMDGPU", "::", "isInlinableLiteral32", "(", "~", "Imm", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "AMDGPU", "::", "S_ORN2_B32", ";", "}", "}", "else", "if", "(", "Opc", "==", "AMDGPU", "::", "S_XOR_B32", ")", "{", "if", "(", "AMDGPU", "::", "isInlinableLiteral32", "(", "~", "Imm", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "AMDGPU", "::", "S_XNOR_B32", ";", "}" ]

LLVM

Mips

CPP

next_suggestion

CPU

620,904

[ "return", "false", ";" ]

[ "if", "(", "RegSet", ".", "count", "(", "Reg", ")", ")", "return", "true", ";", "for", "(", "const", "unsigned", "*", "Alias", "=", "TM", ".", "getRegisterInfo", "(", ")", "->", "getAliasSet", "(", "Reg", ")", ";", "*", "Alias", ";", "++", "Alias", ")", "if", "(", "RegSet", ".", "count", "(", "*", "Alias", ")", ")", "return", "true", ";" ]

LLVM

Sparc

CPP

next_suggestion

CPU

620,905

[ "}" ]

[ "if", "(", "modName", "==", "<STR_LIT>", "a", "<STR_LIT>", "||", "modName", "==", "<STR_LIT>", "pn", "<STR_LIT>", "||", "modName", "==", "<STR_LIT>", "pt", "<STR_LIT>", ")", "{", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "modName", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}" ]

LLVM

ARM

CPP

next_suggestion

CPU

620,906

[ "AddDefaultPred", "(", "MIB", ")", ";" ]

[ "ARMFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "Opc", "=", "Addr", "[", "<NUM_LIT>", "]", ".", "isFI", "(", ")", "?", "ARM", "::", "tRestore", ":", "ARM", "::", "tLDR", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Addr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "Addr", "[", "i", "]", ")", ";", "NewMIs", ".", "push_back", "(", "MIB", ")", ";", "return", ";", "}", "Opc", "=", "ARM", "::", "LDR", ";", "}", "else", "if", "(", "RC", "==", "ARM", "::", "DPRRegisterClass", ")", "{", "Opc", "=", "ARM", "::", "FLDD", ";", "}", "else", "{", "assert", "(", "RC", "==", "ARM", "::", "SPRRegisterClass", "&&", "<STR_LIT>", "Unknown regclass!", "<STR_LIT>", ")", ";", "Opc", "=", "ARM", "::", "FLDS", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Addr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "Addr", "[", "i", "]", ")", ";" ]

GCC

i386

MD

stmt_completion

CPU

620,907

[ ")", "]", ")" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AArch64

TD

next_suggestion

CPU

620,908

[ "}" ]

[ "def", ":", "WriteRes", "<", "WriteFImm", ",", "[", "A64FXGI0", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";" ]

LLVM

TPC

TD

stmt_completion

Virtual ISA

620,909

[ "}", ";" ]

[ "let", "SrcB", "=", "op2", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "=", "sw", ";", "bit", "Src1IsSRF", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Rsrc1", ")", ",", "<STR_LIT>", ")", ";", "bit", "Src2IsSRF", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Rsrc2", ")", ",", "<STR_LIT>", ")", ";", "let", "isNotUsedInDisasm", "=", "!", "if", "(", "!", "and", "(", "Src1IsSRF", ",", "Src2IsSRF", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>" ]

LLVM

AArch64

TD

next_suggestion

CPU

620,910

[ "}" ]

[ "let", "ParserMatchClass", "=", "BranchTarget14Operand", ";", "let", "OperandType", "=", "<STR_LIT>", ";" ]

LLVM

TPC

TD

stmt_completion

Virtual ISA

620,911

[ "<STR_LIT>", ";" ]

[ "let", "MIOperandInfo", "=", "(", "ops", "i32imm", ":", "$", "step", ")", ";", "let", "DecoderMethod", "=" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

620,912

[ "}" ]

[ "MI", "=", "BuildMI", "(", "MBB", ",", "Before", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "ST", "->", "isWave32", "(", ")", "?", "AMDGPU", "::", "S_AND_B32", ":", "AMDGPU", "::", "S_AND_B64", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "LiveMaskReg", ")", ";", "}", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

620,913

[ ";" ]

[ "SDValue", "NewFrom", "=", "ParseBFI", "(", "V", ".", "getNode", "(", ")", ",", "NewToMask", ",", "NewFromMask", ")", ";", "if", "(", "NewFrom", "!=", "From", ")", "{", "CombinedToMask", "|=", "NewToMask", ";", "V", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "continue", ";", "}", "if", "(", "(", "NewToMask", "&", "CombinedToMask", ")", ".", "getBoolValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "BitsProperlyConcatenate", "(", "ToMask", ",", "NewToMask", ")", "&&", "BitsProperlyConcatenate", "(", "FromMask", ",", "NewFromMask", ")", ")", "return", "V", ";", "if", "(", "BitsProperlyConcatenate", "(", "NewToMask", ",", "ToMask", ")", "&&", "BitsProperlyConcatenate", "(", "NewFromMask", ",", "FromMask", ")", ")", "return", "V", ";", "CombinedToMask", "|=", "NewToMask", ";", "V", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "return", "SDValue", "(", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,914

[ "let", "isCompare", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]

LLVM

Mips

CPP

program_repair

CPU

620,915

[ "<FIXS>", "Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "ImmValue", ".", "countPopulation", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "EltTy", ")", ";", "<FIXE>" ]

[ "if", "(", "ImmValue", "==", "~", "(", "~", "ImmValue", "&", "~", "(", "~", "ImmValue", "+", "<NUM_LIT>", ")", ")", ")", "{", "<BUGS>", "Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "ImmValue", ".", "countPopulation", "(", ")", ",", "EltTy", ")", ";", "<BUGE>", "return", "true", ";", "}", "}" ]

LLVM

Cpu0

CPP

stmt_completion

CPU

620,916

[ "::", "PIC_", ")", "&&", "Cpu0FI", "->", "globalBaseRegSet", "(", ")", "&&", "Cpu0FI", "->", "globalBaseRegFixed", "(", ")", ";" ]

[ "void", "Cpu0AsmPrinter", "::", "EmitFunctionBodyStart", "(", ")", "{", "MCInstLowering", ".", "Initialize", "(", "Mang", ",", "&", "MF", "->", "getContext", "(", ")", ")", ";", "emitFrameDirective", "(", ")", ";", "bool", "EmitCPLoad", "=", "(", "MF", "->", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

620,917

[ "case", "<NUM_LIT>", ":" ]

[ "switch", "(", "N", ")", "{", "case", "<NUM_LIT>", ":", "IntrID", "=", "IsAMDGCN", "?", "(", "Intrinsic", "::", "ID", ")", "Intrinsic", "::", "amdgcn_workitem_id_x", ":", "(", "Intrinsic", "::", "ID", ")", "Intrinsic", "::", "r600_read_tidig_x", ";", "break", ";", "case", "<NUM_LIT>", ":", "IntrID", "=", "IsAMDGCN", "?", "(", "Intrinsic", "::", "ID", ")", "Intrinsic", "::", "amdgcn_workitem_id_y", ":", "(", "Intrinsic", "::", "ID", ")", "Intrinsic", "::", "r600_read_tidig_y", ";", "break", ";" ]

GCC

i386

CPP

stmt_completion

CPU

620,918

[ "_", "A", ")", ";" ]

[ "extern", "_", "_", "inline", "double", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_reduce_max_pd", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m512d", "_", "_", "A", ")", "{", "_", "_", "A", "=", "_", "mm512_mask_mov_pd", "(", "_", "mm512_set1_pd", "(", "-", "_", "_", "builtin_inf", "(", ")", ")", ",", "_", "_", "U", ",", "_" ]

GCC

h8300

MD

stmt_completion

MPU

620,919

[ "nil", ")" ]

[ "(", "eq", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(" ]

GCC

nios2

CPP

stmt_completion

MPU

620,920

[ ")", ";" ]

[ "break", ";", "}", "if", "(", "!", "flag_unsafe_math_optimizations", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "nios2_fpu_insn", ")", ";", "i", "++", ")", "if", "(", "N2FPU_ENABLED_P", "(", "i", ")", "&&", "N2FPU_UNSAFE_P", "(", "i", ")", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "switch %<-mcustom-%s%> has no effect unless ", "<STR_LIT>", "<STR_LIT>", "-funsafe-math-optimizations is specified", "<STR_LIT>", ",", "N2FPU_NAME", "(", "i", ")", ")", ";", "if", "(", "!", "flag_finite_math_only", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "nios2_fpu_insn", ")", ";", "i", "++", ")", "if", "(", "N2FPU_ENABLED_P", "(", "i", ")", "&&", "N2FPU_FINITE_P", "(", "i", ")", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "switch %<-mcustom-%s%> has no effect unless ", "<STR_LIT>", "<STR_LIT>", "-ffinite-math-only is specified", "<STR_LIT>", ",", "N2FPU_NAME", "(", "i", ")", ")", ";", "if", "(", "flag_errno_math", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "nios2_fpu_insn", ")", ";", "i", "++", ")", "if", "(", "N2FPU_ENABLED_P", "(", "i", ")", "&&", "N2FPU_NO_ERRNO_P", "(", "i", ")", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "switch %<-mcustom-%s%> has no effect unless ", "<STR_LIT>", "<STR_LIT>", "-fno-math-errno is specified", "<STR_LIT>", ",", "N2FPU_NAME", "(", "i", ")", ")", ";", "if", "(", "errors", "||", "custom_code_conflict", ")", "fatal_error", "(", "input_location", ",", "<STR_LIT>", "conflicting use of -mcustom switches, target attributes, ", "<STR_LIT>", "<STR_LIT>", "and/or __builtin_custom_ functions", "<STR_LIT>" ]

GCC

i386

CPP

next_suggestion

CPU

620,921

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m512d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_fmaddsub_pd", "(", "_", "_", "m512d", "_", "_", "A", ",", "_", "_", "m512d", "_", "_", "B", ",", "_", "_", "m512d", "_", "_", "C", ")", "{", "return", "(", "_", "_", "m512d", ")", "_", "_", "builtin_ia32_vfmaddsubpd512_mask", "(", "(", "_", "_", "v8df", ")", "_", "_", "A", ",", "(", "_", "_", "v8df", ")", "_", "_", "B", ",", "(", "_", "_", "v8df", ")", "_", "_", "C", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]

GCC

i386

MD

program_repair

CPU

620,922

[ "<FIXS>", "return", "<STR_LIT>", "<FIXE>" ]

[ "case", "TYPE_IMOV", ":", "gcc_assert", "(", "!", "flag_pic", "|", "|", "LEGITIMATE_PIC_OPERAND_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "if", "(", "get_attr_mode", "(", "insn", ")", "=", "=", "MODE_SI", ")", "<BUGS>", "{", "if", "(", "optimize_size", ">", "<NUM_LIT>", "&", "&", "TARGET_64BIT", "&", "&", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "&", "IN_RANGE", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "<STR_LIT>", "return", "<STR_LIT>", "}", "<BUGE>", "else", "if", "(", "which_alternative", "=", "=", "<NUM_LIT>", ")", "return", "<STR_LIT>", "else", "if", "(", "ix86_use_lea_for_mov", "(", "insn", ",", "operands", ")", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

620,923

[ ",", "CondCode2", ";" ]

[ "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", ")", "{", "SDValue", "ARMcc", ";", "SDValue", "Cmp", "=", "getARMCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "ARMcc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "ARM", "::", "CPSR", ",", "MVT", "::", "i32", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Dest", ",", "ARMcc", ",", "CCR", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "MVT", "::", "f32", "||", "LHS", ".", "getValueType", "(", ")", "==", "MVT", "::", "f64", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "(", "CC", "==", "ISD", "::", "SETEQ", "||", "CC", "==", "ISD", "::", "SETOEQ", "||", "CC", "==", "ISD", "::", "SETNE", "||", "CC", "==", "ISD", "::", "SETUNE", ")", ")", "{", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "<STR_LIT>", "::", "<STR_LIT>", "CondCode" ]

GCC

aarch64

MD

stmt_completion

CPU

620,924

[ "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "VSDQ_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VSDQ_I", "[", "(", "match_operand", ":", "VSDQ_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "VQSHL_N", ")", ")" ]

GCC

mips

CPP

program_repair

CPU

620,925

[ "<FIXS>", "emit_insn", "(", "gen_movsi", "(", "frame_pointer_rtx", ",", "stack_pointer_rtx", ")", ")", ";", "<FIXE>" ]

[ "save_restore_insns", "(", "TRUE", ")", ";", "if", "(", "frame_pointer_needed", ")", "<BUGS>", "emit_insn", "(", "gen_addsi3", "(", "frame_pointer_rtx", ",", "stack_pointer_rtx", ",", "tsize_rtx", ")", ")", ";", "<BUGE>", "}", "}" ]

LLVM

Sparc

CPP

program_repair

CPU

620,926

[ "<FIXS>", "SDValue", "Mask", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "<FIXE>" ]

[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Glue", ",", "Result", ",", "RHS", ")", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "<BUGS>", "SDValue", "Mask", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "<BUGE>", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ",", "Result", ",", "Mask", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "SPCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

620,927

[ "}", "else", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "{" ]

[ "void", "AMDGPUInstPrinter", "::", "printDPPCtrl", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "<=", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", " quad_perm:[", "<STR_LIT>", ";", "O", "<<", "formatDec", "(", "Imm", "&", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ",", "<STR_LIT>", ";", "O", "<<", "formatDec", "(", "(", "Imm", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ",", "<STR_LIT>", ";", "O", "<<", "formatDec", "(", "(", "Imm", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ",", "<STR_LIT>", ";", "O", "<<", "formatDec", "(", "(", "Imm", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "<<", "<STR_LIT>", "]", "<STR_LIT>", ";", "}", "else", "if", "(", "(", "Imm", ">=", "<NUM_LIT>", ")", "&&", "(", "Imm", "<=", "<NUM_LIT>", ")", ")", "{", "O", "<<", "<STR_LIT>", " row_shl:", "<STR_LIT>", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "(", "Imm", ">=", "<NUM_LIT>", ")", "&&", "(", "Imm", "<=", "<NUM_LIT>", ")", ")", "{", "O", "<<", "<STR_LIT>", " row_shr:", "<STR_LIT>", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "(", "Imm", ">=", "<NUM_LIT>", ")", "&&", "(", "Imm", "<=", "<NUM_LIT>", ")", ")", "{", "O", "<<", "<STR_LIT>", " row_ror:", "<STR_LIT>", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", " wave_shl:1", "<STR_LIT>", ";", "}", "else", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", " wave_rol:1", "<STR_LIT>", ";", "}", "else", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", " wave_shr:1", "<STR_LIT>", ";", "}", "else", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", " wave_ror:1", "<STR_LIT>", ";", "}", "else", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", " row_mirror", "<STR_LIT>", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

620,928

[ "LoadInst", "*", "LoadZU", "=", "Builder", ".", "CreateAlignedLoad", "(", "I32Ty", ",", "GEPZU", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "Function", "*", "LocalSizeZFn", "=", "Intrinsic", "::", "getDeclaration", "(", "Mod", ",", "Intrinsic", "::", "r600_read_local_size_z", ")", ";", "CallInst", "*", "LocalSizeY", "=", "Builder", ".", "CreateCall", "(", "LocalSizeYFn", ",", "{", "}", ")", ";", "CallInst", "*", "LocalSizeZ", "=", "Builder", ".", "CreateCall", "(", "LocalSizeZFn", ",", "{", "}", ")", ";", "ST", ".", "makeLIDRangeMetadata", "(", "LocalSizeY", ")", ";", "ST", ".", "makeLIDRangeMetadata", "(", "LocalSizeZ", ")", ";", "return", "std", "::", "pair", "(", "LocalSizeY", ",", "LocalSizeZ", ")", ";", "}", "assert", "(", "IsAMDGCN", ")", ";", "Function", "*", "DispatchPtrFn", "=", "Intrinsic", "::", "getDeclaration", "(", "Mod", ",", "Intrinsic", "::", "amdgcn_dispatch_ptr", ")", ";", "CallInst", "*", "DispatchPtr", "=", "Builder", ".", "CreateCall", "(", "DispatchPtrFn", ",", "{", "}", ")", ";", "DispatchPtr", "->", "addRetAttr", "(", "Attribute", "::", "NoAlias", ")", ";", "DispatchPtr", "->", "addRetAttr", "(", "Attribute", "::", "NonNull", ")", ";", "F", ".", "removeFnAttr", "(", "<STR_LIT>", "amdgpu-no-dispatch-ptr", "<STR_LIT>", ")", ";", "DispatchPtr", "->", "addDereferenceableRetAttr", "(", "<NUM_LIT>", ")", ";", "Type", "*", "I32Ty", "=", "Type", "::", "getInt32Ty", "(", "Mod", "->", "getContext", "(", ")", ")", ";", "Value", "*", "CastDispatchPtr", "=", "Builder", ".", "CreateBitCast", "(", "DispatchPtr", ",", "PointerType", "::", "get", "(", "I32Ty", ",", "AMDGPUAS", "::", "CONSTANT_ADDRESS", ")", ")", ";", "Value", "*", "GEPXY", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "I32Ty", ",", "CastDispatchPtr", ",", "<NUM_LIT>", ")", ";", "LoadInst", "*", "LoadXY", "=", "Builder", ".", "CreateAlignedLoad", "(", "I32Ty", ",", "GEPXY", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "Value", "*", "GEPZU", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "I32Ty", ",", "CastDispatchPtr", ",", "<NUM_LIT>", ")", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

620,929

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "def", "simm6s1", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "Imm", ">", "=", "-", "<NUM_LIT>", "&", "&", "Imm", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "SImm6s1Operand", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

620,930

[ "}" ]

[ "void", "AMDGPUTargetELFStreamer", "::", "finish", "(", ")", "{", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";", "MCA", ".", "setELFHeaderEFlags", "(", "getEFlags", "(", ")", ")", ";", "std", "::", "string", "Blob", ";", "const", "char", "*", "Vendor", "=", "getPALMetadata", "(", ")", "->", "getVendor", "(", ")", ";", "unsigned", "Type", "=", "getPALMetadata", "(", ")", "->", "getType", "(", ")", ";", "getPALMetadata", "(", ")", "->", "toBlob", "(", "Type", ",", "Blob", ")", ";", "if", "(", "Blob", ".", "empty", "(", ")", ")", "return", ";", "EmitNote", "(", "Vendor", ",", "MCConstantExpr", "::", "create", "(", "Blob", ".", "size", "(", ")", ",", "getContext", "(", ")", ")", ",", "Type", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "OS", ".", "emitBytes", "(", "Blob", ")", ";", "}", ")", ";", "getPALMetadata", "(", ")", "->", "reset", "(", ")", ";" ]

GCC

rs6000

CPP

next_suggestion

CPU

620,931

[ "if", "(", "TARGET_ELF", ")", "emit_insn", "(", "gen_elf_high", "(", "reg", ",", "x", ")", ")", ";" ]

[ "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "!", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "GET_MODE_NUNITS", "(", "mode", ")", "==", "<NUM_LIT>", "&&", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "UNITS_PER_WORD", "||", "(", "TARGET_HARD_FLOAT", "&&", "(", "mode", "==", "DFmode", "||", "mode", "==", "DDmode", ")", ")", ")", "&&", "!", "avoiding_indexed_address_p", "(", "mode", ")", ")", "{", "return", "gen_rtx_PLUS", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "force_reg", "(", "Pmode", ",", "force_operand", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ";", "}", "else", "if", "(", "(", "TARGET_ELF", "||", "!", "MACHO_DYNAMIC_NO_PIC_P", ")", "&&", "TARGET_32BIT", "&&", "TARGET_NO_TOC_OR_PCREL", "&&", "!", "flag_pic", "&&", "!", "CONST_INT_P", "(", "x", ")", "&&", "!", "CONST_WIDE_INT_P", "(", "x", ")", "&&", "!", "CONST_DOUBLE_P", "(", "x", ")", "&&", "CONSTANT_P", "(", "x", ")", "&&", "GET_MODE_NUNITS", "(", "mode", ")", "==", "<NUM_LIT>", "&&", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "UNITS_PER_WORD", "||", "(", "TARGET_HARD_FLOAT", "&&", "(", "mode", "==", "DFmode", "||", "mode", "==", "DDmode", ")", ")", ")", ")", "{", "rtx", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

620,932

[ ")", ")", "return", "false", ";" ]

[ "bool", "SIRegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "if", "(", "!", "MI", "->", "mayLoadOrStore", "(" ]

LLVM

AArch64

TD

stmt_completion

CPU

620,933

[ "ro_Xextend32", ">", ";" ]

[ "def", "ro32", ":", "ROAddrMode", "<", "ro_Windexed32", ",", "ro_Xindexed32", ",", "ro_Wextend32", "," ]

GCC

m68k

CPP

stmt_completion

MPU

620,934

[ "op", ")", ";" ]

[ "return", "reg_renumber", "&&", "FP_REG_P", "(" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,935

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pd", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rs", ";", "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MajOp", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "IsNeg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

620,936

[ ";" ]

[ "if", "(", "ISD", "::", "isBuildVectorOfConstantSDNodes", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", "&&", "ISD", "::", "isBuildVectorOfConstantSDNodes", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", "&&", "ISD", "::", "isBuildVectorOfConstantSDNodes", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SDValue", "BlendOp", "=", "lowerVSELECTtoVectorShuffle", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ")", "return", "BlendOp", ";", "if", "(", "!", "Subtarget", ".", "hasSSE41", "(", ")", ")", "return", "SDValue", "(", ")", ";", "switch", "(", "Op", ".", "getSimpleValueType", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "Op", ";", "case", "MVT", "::", "v32i8", ":", "if", "(", "Subtarget", ".", "hasAVX2", "(", ")", ")", "return", "Op", ";", "return", "SDValue", "(", ")" ]

GCC

mep

CPP

program_repair

CPU

620,937

[ "<FIXS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "c3", "-", "isa", "(", "SLOTS", "C3", ")", "(", "INTRINSIC", "<STR_LIT>", "cpmula1_b", "<STR_LIT>", ")", "(", "CPTYPE", "V8QI", ")", "VOLATILE", ")", "<FIXE>" ]

[ ";", "<NUM_LIT>", "<NUM_LIT>", "<NUM_LIT>", "<NUM_LIT>", "<NUM_LIT>", "qqqqq", "ppppp", "<NUM_LIT>", "cpmula1", ".", "b", "crqc", ",", "crpc", "(", "c3_1", ")", "(", "dni", "cpmula1_b_C3", "<STR_LIT>", "cpmula1.b $crqc,$crpc C3", "<STR_LIT>", "<BUGS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "c3", "-", "isa", "(", "SLOTS", "C3", ")", "(", "INTRINSIC", "<STR_LIT>", "cpmula1_b", "<STR_LIT>", ")", "(", "CPTYPE", "V8QI", ")", ")", "<BUGE>", "<STR_LIT>", "cpmula1.b $crqc,$crpc", "<STR_LIT>", "(", "+", "MAJ_15", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u4", "#", "x0", ")", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u7", "#", "x9", ")", "(", "f", "-", "sub4", "<NUM_LIT>", ")", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u16", "#", "x1", ")", "crqc", "crpc", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u31", "#", "x1", ")", ")" ]

GCC

s390

MD

stmt_completion

MPU

620,938

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr" ]

GCC

m68k

MD

stmt_completion

MPU

620,939

[ "<STR_LIT>", ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>" ]

LLVM

Hexagon

TD

stmt_completion

DSP

620,940

[ ";" ]

[ "def", "A4_vrmaxuw", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rxx32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rxx32in", ",", "DoubleRegs", ":", "$", "Rss32", ",", "IntRegs", ":", "$", "Ru32", ")", ",", "<STR_LIT>", ",", "tc_5b54b33f", ",", "TypeS_3op", ">", ",", "Enc_412ff0", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>" ]

LLVM

AArch64

TD

stmt_completion

CPU

620,941

[ ",", "shr_imm32", ",", "OpNode", ">", "{" ]

[ "def", "_4S", ":", "N2VShiftAdd_R", "<", "<NUM_LIT>", ",", "u", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "VPR128", ",", "v4i32" ]

LLVM

ARM

TD

stmt_completion

CPU

620,942

[ ",", "cde_vcx_params_s_noacc", ">", ";" ]

[ "def", "CDE_VCX2_fpsp", ":", "CDE_VCX2_FP_Instr_S", "<", "<STR_LIT>" ]

GCC

sparc

MD

stmt_completion

CPU

620,943

[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "DI", "(", "match_operand", ":", "DI" ]

GCC

m32r

CPP

stmt_completion

MPU

620,944

[ ")", ";" ]

[ "current_frame_info", "=", "zero_frame_info", ";", "m32r_compute_function_type", "(", "NULL_TREE" ]

GCC

arm

CPP

stmt_completion

CPU

620,945

[ "_", "_", "o", ",", "_", "_", "c", ")", ";" ]

[ "union", "{", "uint32x2x2_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ti", "_", "_", "o", ";", "}", "_", "_", "bu", "=", "{", "_", "_", "b", "}", ";", "_", "_", "builtin_neon_vst2_lanev2si", "(", "(", "_", "_", "builtin_neon_si", "*", ")", "_", "_", "a", ",", "_", "_", "bu", "." ]

LLVM

X86

CPP

program_repair

CPU

620,946

[ "<FIXS>", "unsigned", "leaInReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "X86", "::", "GR32_NOSPRegClass", ")", ";", "<FIXE>" ]

[ "unsigned", "Opc", "=", "TM", ".", "getSubtarget", "X86Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", "?", "X86", "::", "LEA64_32r", ":", "X86", "::", "LEA32r", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MFI", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "<BUGS>", "unsigned", "leaInReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "X86", "::", "GR32RegClass", ")", ";", "<BUGE>", "unsigned", "leaOutReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "X86", "::", "GR32RegClass", ")", ";" ]

GCC

rs6000

CPP

program_repair

CPU

620,947

[ "<FIXS>", "abort", "(", ")", ";", "<FIXE>" ]

[ "{", "if", "(", "GET_MODE_BITSIZE", "(", "mode", ")", "<=", "HOST_BITS_PER_WIDE_INT", "||", "mode", "!=", "DImode", ")", "<BUGS>", "abort", "(", ")", ";", "<BUGE>", "return", "CONST_DOUBLE_HIGH", "(", "op", ")", "==", "<NUM_LIT>", ";", "}" ]

LLVM

WebAssembly

CPP

code_generation

Virtual ISA

620,948

[ "MCDisassembler", "::", "DecodeStatus", "WebAssemblyDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", ",", "raw_ostream", "&", ",", "raw_ostream", "&", "CS", ")", "const", "{", "CommentStream", "=", "&", "CS", ";", "Size", "=", "<NUM_LIT>", ";", "auto", "Opc", "=", "nextByte", "(", "Bytes", ",", "Size", ")", ";", "if", "(", "Opc", "<", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "const", "auto", "*", "WasmInst", "=", "&", "InstructionTable0", "[", "Opc", "]", ";", "if", "(", "WasmInst", "->", "ET", "==", "ET_Prefix", ")", "{", "WasmInst", "=", "nullptr", ";", "for", "(", "auto", "PT", "=", "PrefixTable", ";", "PT", "->", "Table", ";", "PT", "++", ")", "{", "if", "(", "PT", "->", "Prefix", "==", "Opc", ")", "{", "WasmInst", "=", "PT", "->", "Table", ";", "break", ";", "}", "}", "if", "(", "!", "WasmInst", ")", "return", "MCDisassembler", "::", "Fail", ";", "Opc", "=", "nextByte", "(", "Bytes", ",", "Size", ")", ";", "if", "(", "Opc", "<", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "WasmInst", "+=", "Opc", ";", "}", "if", "(", "WasmInst", "->", "ET", "==", "ET_Unused", ")", "return", "MCDisassembler", "::", "Fail", ";", "assert", "(", "WasmInst", "->", "ET", "==", "ET_Instruction", ")", ";", "MI", ".", "setOpcode", "(", "WasmInst", "->", "Opcode", ")", ";", "for", "(", "uint8_t", "OPI", "=", "<NUM_LIT>", ";", "OPI", "<", "WasmInst", "->", "NumOperands", ";", "OPI", "++", ")", "{", "switch", "(", "OperandTable", "[", "WasmInst", "->", "OperandStart", "+", "OPI", "]", ")", "{", "case", "WebAssembly", "::", "OPERAND_BASIC_BLOCK", ":", "case", "WebAssembly", "::", "OPERAND_LOCAL", ":", "case", "WebAssembly", "::", "OPERAND_GLOBAL", ":", "case", "WebAssembly", "::", "OPERAND_FUNCTION32", ":", "case", "WebAssembly", "::", "OPERAND_OFFSET32", ":", "case", "WebAssembly", "::", "OPERAND_P2ALIGN", ":", "case", "WebAssembly", "::", "OPERAND_TYPEINDEX", ":", "case", "MCOI", "::", "OPERAND_IMMEDIATE", ":", "{", "if", "(", "!", "parseLEBImmediate", "(", "MI", ",", "Size", ",", "Bytes", ",", "false", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "case", "WebAssembly", "::", "OPERAND_I32IMM", ":", "case", "WebAssembly", "::", "OPERAND_I64IMM", ":", "case", "WebAssembly", "::", "OPERAND_SIGNATURE", ":", "{", "if", "(", "!", "parseLEBImmediate", "(", "MI", ",", "Size", ",", "Bytes", ",", "true", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "case", "WebAssembly", "::", "OPERAND_F32IMM", ":", "{", "if", "(", "!", "parseImmediate", "<", "float", ">", "(", "MI", ",", "Size", ",", "Bytes", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "case", "WebAssembly", "::", "OPERAND_F64IMM", ":", "{", "if", "(", "!", "parseImmediate", "<", "double", ">", "(", "MI", ",", "Size", ",", "Bytes", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "case", "WebAssembly", "::", "OPERAND_VEC_I8IMM", ":", "{", "if", "(", "!", "parseImmediate", "<", "uint8_t", ">", "(", "MI", ",", "Size", ",", "Bytes", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "case", "WebAssembly", "::", "OPERAND_VEC_I16IMM", ":", "{", "if", "(", "!", "parseImmediate", "<", "uint16_t", ">", "(", "MI", ",", "Size", ",", "Bytes", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "case", "WebAssembly", "::", "OPERAND_VEC_I32IMM", ":", "{", "if", "(", "!", "parseImmediate", "<", "uint32_t", ">", "(", "MI", ",", "Size", ",", "Bytes", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "case", "WebAssembly", "::", "OPERAND_VEC_I64IMM", ":", "{", "if", "(", "!", "parseImmediate", "<", "uint64_t", ">", "(", "MI", ",", "Size", ",", "Bytes", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "case", "MCOI", "::", "OPERAND_REGISTER", ":", "llvm_unreachable", "(", "<STR_LIT>", "Register operand in WebAssemblyDisassembler", "<STR_LIT>", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown operand type in WebAssemblyDisassembler", "<STR_LIT>", ")", ";", "}", "}", "return", "MCDisassembler", "::", "Success", ";", "}" ]

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

GCC

frv

MD

next_suggestion

VLIW

620,949

[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "SI" ]

GCC

i386

MD

program_repair

CPU

620,950

[ "<FIXS>", "(", "match_operand", ":", "VFH_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "(", "match_operand", ":", "VFH_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "VFH_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VFH_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGS>", "(", "match_operand", ":", "VFH_128", "<NUM_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

620,951

[ "}" ]

[ "IsaVersion", "Version", "=", "getIsaVersion", "(", "Features", ")", ";", "if", "(", "Version", ".", "Major", ">=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,952

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

620,953

[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_vnavgwr", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_002cb246", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{", "let", "Inst", "{", "<NUM_LIT>", "-" ]

LLVM

AArch64

CPP

stmt_completion

CPU

620,954

[ "DL", ")", ";" ]

[ "if", "(", "Elt0", "->", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", "&&", "Elt1", "->", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Elt0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Elt1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "Elt0", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "Elt1", "->", "getOperand", "(", "<NUM_LIT>", ")", "&&", "Elt0", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "+", "<NUM_LIT>", "==", "Elt1", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "&&", "Elt0", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "%", "VT", ".", "getVectorMinNumElements", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "VecToExtend", "=", "Elt0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "ExtVT", "=", "VecToExtend", ".", "getValueType", "(", ")", ".", "changeVectorElementType", "(", "MVT", "::", "i32", ")", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "ExtVT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "SubvectorIdx", "=", "DAG", ".", "getVectorIdxConstant", "(", "Elt0", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "," ]

LLVM

Hexagon

TD

stmt_completion

DSP

620,955

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=" ]

LLVM

M88k

CPP

next_suggestion

MPU

620,956

[ "}" ]

[ "MachineFunctionProperties", "M88kDelaySlotFiller", "::", "getRequiredProperties", "(", ")", "const", "{", "return", "MachineFunctionProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "NoVRegs", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,957

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Vu32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vu32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vv32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vv32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vd32", ";" ]

GCC

arm

CPP

stmt_completion

CPU

620,958

[ ")", "{" ]

[ "vreinterpret_u16_s8", "(", "int8x8_t", "_", "_", "a" ]

LLVM

ARM

CPP

program_repair

CPU

620,959

[ "<FIXS>", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "(", "Opcode", "==", "ARM", "::", "MOVsrl_flag", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ".", "addReg", "(", "ARM", "::", "CPSR", ",", "RegState", "::", "Define", ")", ";", "<FIXE>", "<FIXS>", "return", "true", ";", "<FIXE>", "<FIXS>", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "<FIXE>", "<FIXS>", "return", "true", ";", "<FIXE>" ]

[ "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "ARM", "::", "MOVs", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<BUGS>", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "(", "Opcode", "==", "ARM", "::", "MOVsrl_flag", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ".", "addReg", "(", "ARM", "::", "CPSR", ",", "RegState", "::", "Define", ")", ";", "<BUGE>", "MI", ".", "eraseFromParent", "(", ")", ";", "<BUGS>", "break", ";", "<BUGE>", "}", "case", "ARM", "::", "RRX", ":", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "ARM", "::", "MOVs", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<BUGS>", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "<BUGE>", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "TransferImpOps", "(", "MI", ",", "MIB", ",", "MIB", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "<BUGS>", "break", ";", "<BUGE>", "}", "case", "ARM", "::", "TPsoft", ":", "{", "MachineInstrBuilder", "MIB", "=" ]

LLVM

PowerPC

CPP

program_repair

CPU

620,960

[ "<FIXS>", "SelectionDAG", "::", "allnodes_iterator", "Position", "=", "CurDAG", "->", "allnodes_end", "(", ")", ";", "<FIXE>" ]

[ "}", "void", "PPCDAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "<BUGS>", "SelectionDAG", "::", "allnodes_iterator", "Position", "(", "CurDAG", "->", "getRoot", "(", ")", ".", "getNode", "(", ")", ")", ";", "++", "Position", ";", "<BUGE>", "bool", "MadeChange", "=", "false", ";", "while", "(", "Position", "!=", "CurDAG", "->", "allnodes_begin", "(", ")", ")", "{" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

620,961

[ ".", "getImm", "(", ")", ")", ";" ]

[ "}", "else", "if", "(", "Name", "==", "<STR_LIT>", "local.tee", "<STR_LIT>", ")", "{", "if", "(", "getLocal", "(", "ErrorLoc", ",", "Inst", ",", "Type", ")", ")", "return", "true", ";", "if", "(", "popType", "(", "ErrorLoc", ",", "Type", ")", ")", "return", "true", ";", "Stack", ".", "push_back", "(", "Type", ")", ";", "}", "else", "if", "(", "Name", "==", "<STR_LIT>", "global.get", "<STR_LIT>", ")", "{", "if", "(", "getGlobal", "(", "ErrorLoc", ",", "Inst", ",", "Type", ")", ")", "return", "true", ";", "Stack", ".", "push_back", "(", "Type", ")", ";", "}", "else", "if", "(", "Name", "==", "<STR_LIT>", "global.set", "<STR_LIT>", ")", "{", "if", "(", "getGlobal", "(", "ErrorLoc", ",", "Inst", ",", "Type", ")", ")", "return", "true", ";", "if", "(", "popType", "(", "ErrorLoc", ",", "Type", ")", ")", "return", "true", ";", "}", "else", "if", "(", "Name", "==", "<STR_LIT>", "drop", "<STR_LIT>", ")", "{", "if", "(", "popType", "(", "ErrorLoc", ",", "{", "}", ")", ")", "return", "true", ";", "}", "else", "if", "(", "Name", "==", "<STR_LIT>", "end_block", "<STR_LIT>", "||", "Name", "==", "<STR_LIT>", "end_loop", "<STR_LIT>", "||", "Name", "==", "<STR_LIT>", "end_if", "<STR_LIT>", "||", "Name", "==", "<STR_LIT>", "else", "<STR_LIT>", ")", "{", "if", "(", "checkEnd", "(", "ErrorLoc", ")", ")", "return", "true", ";", "}", "else", "if", "(", "Name", "==", "<STR_LIT>", "call_indirect", "<STR_LIT>", "||", "Name", "==", "<STR_LIT>", "return_call_indirect", "<STR_LIT>", ")", "{", "if", "(", "popType", "(", "ErrorLoc", ",", "<STR_LIT>", "::", "<STR_LIT>", "::", "I32", ")", ")", "return", "true", ";", "if", "(", "checkSig", "(", "ErrorLoc", ",", "LastSig", ")", ")", "return", "true", ";", "}", "else", "if", "(", "Name", "==", "<STR_LIT>", "call", "<STR_LIT>", "||", "Name", "==", "<STR_LIT>", "return_call", "<STR_LIT>", ")", "{", "const", "MCSymbolRefExpr", "*", "SymRef", ";", "if", "(", "getSymRef", "(", "ErrorLoc", ",", "Inst", ",", "SymRef", ")", ")", "return", "true", ";", "auto", "WasmSym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "&", "SymRef", "->", "getSymbol", "(", ")", ")", ";", "auto", "Sig", "=", "WasmSym", "->", "getSignature", "(", ")", ";", "if", "(", "!", "Sig", "||", "WasmSym", "->", "getType", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "typeError", "(", "ErrorLoc", ",", "StringRef", "(", "<STR_LIT>", "symbol ", "<STR_LIT>", ")", "+", "WasmSym", "->", "getName", "(", ")", "+", "<STR_LIT>", " missing .functype", "<STR_LIT>", ")", ";", "if", "(", "checkSig", "(", "ErrorLoc", ",", "*", "Sig", ")", ")", "return", "true", ";", "}", "else", "if", "(", "Name", "==", "<STR_LIT>", "ref.null", "<STR_LIT>", ")", "{", "auto", "VT", "=", "static_cast", "<", "<STR_LIT>", "::", "<STR_LIT>", ">", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

620,962

[ "Align", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "unsigned", "PaddedSize", "=", "Size", "+", "(", "(", "RequiredPadding", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "RequiredPadding", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "ARMFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "AFI", "->", "getGlobalsPromotedToConstantPool", "(", ")", ".", "count", "(", "GVar", ")", "&&", "Size", ">", "<NUM_LIT>", ")", "if", "(", "AFI", "->", "getPromotedConstpoolIncrease", "(", ")", "+", "PaddedSize", "-", "<NUM_LIT>", ">=", "ConstpoolPromotionMaxTotal", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "allUsersAreInFunction", "(", "GVar", ",", "&", "F", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "RequiredPadding", "!=", "<NUM_LIT>", ")", "{", "StringRef", "S", "=", "CDAInit", "->", "getAsString", "(", ")", ";", "SmallVector", "<", "uint8_t", ",", "<NUM_LIT>", ">", "V", "(", "S", ".", "size", "(", ")", ")", ";", "std", "::", "copy", "(", "S", ".", "bytes_begin", "(", ")", ",", "S", ".", "bytes_end", "(", ")", ",", "V", ".", "begin", "(", ")", ")", ";", "while", "(", "RequiredPadding", "--", ")", "V", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "Init", "=", "ConstantDataArray", "::", "get", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "V", ")", ";", "}", "auto", "CPVal", "=", "ARMConstantPoolConstant", "::", "Create", "(", "GVar", ",", "Init", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPVal", ",", "PtrVT", "," ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

620,963

[ "<STR_LIT>", ")", ";" ]

[ "NewOpcode", "=", "AMDGPU", "::", "V_LSHLREV_B32_e64", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "AMDGPU", "::", "S_ASHR_I32", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "SISubtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "AMDGPU", "::", "V_ASHRREV_I32_e64", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "AMDGPU", "::", "S_LSHR_B32", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "SISubtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "AMDGPU", "::", "V_LSHRREV_B32_e64", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "AMDGPU", "::", "S_LSHL_B64", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "SISubtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "AMDGPU", "::", "V_LSHLREV_B64", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "AMDGPU", "::", "S_ASHR_I64", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "SISubtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "AMDGPU", "::", "V_ASHRREV_I64", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "AMDGPU", "::", "S_LSHR_B64", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "SISubtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "AMDGPU", "::", "V_LSHRREV_B64", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "AMDGPU", "::", "S_ABS_I32", ":", "lowerScalarAbs", "(", "Worklist", ",", "Inst", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "AMDGPU", "::", "S_CBRANCH_SCC0", ":", "case", "AMDGPU", "::", "S_CBRANCH_SCC1", ":", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "Inst", ".", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "S_AND_B64", ")", ",", "AMDGPU", "::", "VCC", ")", ".", "addReg", "(", "AMDGPU", "::", "EXEC", ")", ".", "addReg", "(", "AMDGPU", "::", "VCC", ")", ";", "break", ";", "case", "AMDGPU", "::", "S_BFE_U64", ":", "case", "AMDGPU", "::", "S_BFM_B64", ":", "llvm_unreachable", "(", "<STR_LIT>", "Moving this op to VALU not implemented", "<STR_LIT>", ")", ";", "case", "AMDGPU", "::", "S_PACK_LL_B32_B16", ":", "case", "AMDGPU", "::", "S_PACK_LH_B32_B16", ":", "case", "AMDGPU", "::", "S_PACK_HH_B32_B16", ":", "{", "movePackToVALU", "(", "Worklist", ",", "MRI", ",", "Inst", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "}", "if", "(", "NewOpcode", "==", "AMDGPU", "::", "INSTRUCTION_LIST_END", ")", "{", "legalizeOperands", "(", "Inst", ")", ";", "continue", ";", "}", "const", "MCInstrDesc", "&", "NewDesc", "=", "get", "(", "NewOpcode", ")", ";", "Inst", ".", "setDesc", "(", "NewDesc", ")", ";", "for", "(", "unsigned", "i", "=", "Inst", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", ">", "<NUM_LIT>", ";", "--", "i", ")", "{", "MachineOperand", "&", "Op", "=", "Inst", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "SCC", ")", "{", "Inst", ".", "RemoveOperand", "(", "i", ")", ";", "addSCCDefUsersToVALUWorklist", "(", "Inst", ",", "Worklist", ")", ";", "}", "}", "if", "(", "Opcode", "==", "AMDGPU", "::", "S_SEXT_I32_I8", "||", "Opcode", "==", "AMDGPU", "::", "S_SEXT_I32_I16", ")", "{", "unsigned", "Size", "=", "(", "Opcode", "==", "AMDGPU", "::", "S_SEXT_I32_I8", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Size", ")", ")", ";", "}", "else", "if", "(", "Opcode", "==", "AMDGPU", "::", "S_BCNT1_I32_B32", ")", "{", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "Inst", ".", "addImplicitDefUseOperands", "(", "*", "Inst", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "if", "(", "Opcode", "==", "AMDGPU", "::", "S_BFE_I32", "||", "Opcode", "==", "AMDGPU", "::", "S_BFE_U32", ")", "{", "const", "MachineOperand", "&", "OffsetWidthOp", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "OffsetWidthOp", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Scalar BFE is only implemented for constant width and offset" ]

LLVM

AArch64

CPP

stmt_completion

CPU

620,964

[ "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "Color", "::", "Even", ";" ]

[ "if", "(", "(", "TRI", "->", "getEncodingValue", "(", "Reg", ")", "%" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

620,965

[ "break", ";" ]

[ "case", "CF_TC", ":", "Opcode", "=", "isEg", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "CF_VC", ":", "Opcode", "=", "isEg", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "CF_CALL_FS", ":", "Opcode", "=", "isEg", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "CF_WHILE_LOOP", ":", "Opcode", "=", "isEg", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "CF_END_LOOP", ":", "Opcode", "=", "isEg", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "CF_LOOP_BREAK", ":", "Opcode", "=", "isEg", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

620,966

[ ",", "FCMGTvvv_2S", ",", "VPR64", ">", ";" ]

[ "def", "FCMLTvvv_2S", ":", "NeonI_compare_aliases", "<", "<STR_LIT>", ",", "<STR_LIT>" ]

GCC

m68k

MD

stmt_completion

MPU

620,967

[ "<STR_LIT>", ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>" ]

LLVM

AArch64

TD

next_suggestion

CPU

620,968

[ "}" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,969

[ "}" ]

[ "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

620,970

[ "Error", "(", "S", ",", "<STR_LIT>", "gotpage label reference not allowed an addend", "<STR_LIT>", ")", ";" ]

[ "const", "MCExpr", "*", "Expr", "=", "nullptr", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "if", "(", "parseSymbolicImmVal", "(", "Expr", ")", ")", "return", "MatchOperand_ParseFail", ";", "AArch64MCExpr", "::", "VariantKind", "ELFRefKind", ";", "MCSymbolRefExpr", "::", "VariantKind", "DarwinRefKind", ";", "int64_t", "Addend", ";", "if", "(", "classifySymbolRef", "(", "Expr", ",", "ELFRefKind", ",", "DarwinRefKind", ",", "Addend", ")", ")", "{", "if", "(", "DarwinRefKind", "==", "MCSymbolRefExpr", "::", "VK_None", "&&", "ELFRefKind", "==", "AArch64MCExpr", "::", "VK_INVALID", ")", "{", "Expr", "=", "AArch64MCExpr", "::", "create", "(", "Expr", ",", "AArch64MCExpr", "::", "VK_ABS_PAGE", ",", "getContext", "(", ")", ")", ";", "}", "else", "if", "(", "(", "DarwinRefKind", "==", "MCSymbolRefExpr", "::", "VK_GOTPAGE", "||", "DarwinRefKind", "==", "MCSymbolRefExpr", "::", "VK_TLVPPAGE", ")", "&&", "Addend", "!=", "<NUM_LIT>", ")", "{" ]

GCC

mips

MD

next_suggestion

CPU

620,971

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,972

[ "let", "Uses", "=", "[", "USR", "]", ";" ]

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

620,973

[ ";" ]

[ "def", "A2_sxtb", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_57890846", ",", "TypeALU32_2op", ">", ",", "Enc_5e2823", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>" ]

GCC

rs6000

MD

stmt_completion

CPU

620,974

[ ")" ]

[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>" ]

LLVM

TGSI

CPP

next_suggestion

Virtual ISA

620,975

[ "}" ]

[ "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "case", "MVT", "::", "i32", ":", "return", "&", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

GCC

arm

CPP

stmt_completion

CPU

620,976

[ "p", ")", "{" ]

[ "_", "_", "arm_vrev64q_m_f16", "(", "float16x8_t", "_", "_", "inactive", ",", "float16x8_t", "_", "_", "a", ",", "mve_pred16_t", "_", "_" ]

LLVM

ARM

TD

next_suggestion

CPU

620,977

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Qd", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "halfword", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "halfword", ",", "<NUM_LIT>", ",", "imm", "{", "<NUM_LIT>", "}", ")", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

620,978

[ "unsigned", "ResEltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";" ]

[ "BuildVectorSDNode", "*", "BVN", "=", "cast", "<", "BuildVectorSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "unsigned", "UseNeonMov", "=", "VT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ";", "if", "(", "UseNeonMov", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "<=", "<NUM_LIT>", ")", "{", "EVT", "NeonMovVT", ";", "unsigned", "Imm", "=", "<NUM_LIT>", ";", "unsigned", "OpCmode", "=", "<NUM_LIT>", ";", "if", "(", "isNeonModifiedImm", "(", "SplatBits", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "VT", ".", "is128BitVector", "(", ")", ",", "Neon_Mov_Imm", ",", "NeonMovVT", ",", "Imm", ",", "OpCmode", ")", ")", "{", "SDValue", "ImmVal", "=", "DAG", ".", "getTargetConstant", "(", "Imm", ",", "MVT", "::", "i32", ")", ";", "SDValue", "OpCmodeVal", "=", "DAG", ".", "getConstant", "(", "OpCmode", ",", "MVT", "::", "i32", ")", ";", "if", "(", "ImmVal", ".", "getNode", "(", ")", "&&", "OpCmodeVal", ".", "getNode", "(", ")", ")", "{", "SDValue", "NeonMov", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "NeonMovVT", ",", "ImmVal", ",", "OpCmodeVal", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "VT", ",", "NeonMov", ")", ";", "}", "}", "uint64_t", "NegatedImm", "=", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "isNeonModifiedImm", "(", "NegatedImm", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "VT", ".", "is128BitVector", "(", ")", ",", "Neon_Mvn_Imm", ",", "NeonMovVT", ",", "Imm", ",", "OpCmode", ")", ")", "{", "SDValue", "ImmVal", "=", "DAG", ".", "getTargetConstant", "(", "Imm", ",", "MVT", "::", "i32", ")", ";", "SDValue", "OpCmodeVal", "=", "DAG", ".", "getConstant", "(", "OpCmode", ",", "MVT", "::", "i32", ")", ";", "if", "(", "ImmVal", ".", "getNode", "(", ")", "&&", "OpCmodeVal", ".", "getNode", "(", ")", ")", "{", "SDValue", "NeonMov", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "NeonMovVT", ",", "ImmVal", ",", "OpCmodeVal", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "VT", ",", "NeonMov", ")", ";", "}", "}", "if", "(", "(", "(", "VT", "==", "MVT", "::", "v2f32", "||", "VT", "==", "MVT", "::", "v4f32", ")", "&&", "SplatBitSize", "==", "<NUM_LIT>", ")", "||", "(", "VT", "==", "MVT", "::", "v2f64", "&&", "SplatBitSize", "==", "<NUM_LIT>", ")", ")", "{", "APFloat", "RealVal", "(", "SplatBitSize", "==", "<NUM_LIT>", "?", "APFloat", "::", "IEEEsingle", ":", "APFloat", "::", "IEEEdouble", ",", "SplatBits", ")", ";", "uint32_t", "ImmVal", ";", "if", "(", "A64Imms", "::", "isFPImm", "(", "RealVal", ",", "ImmVal", ")", ")", "{", "SDValue", "Val", "=", "DAG", ".", "getTargetConstant", "(", "ImmVal", ",", "MVT", "::", "i32", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Val", ")", ";", "}", "}", "}", "}", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "bool", "isOnlyLowElement", "=", "true", ";", "bool", "usesOnlyOneValue", "=", "true", ";", "bool", "hasDominantValue", "=", "false", ";", "bool", "isConstant", "=", "true", ";", "DenseMap", "<", "SDValue", ",", "unsigned", ">", "ValueCounts", ";", "SDValue", "Value", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "ISD", "::", "UNDEF", ")", "continue", ";", "if", "(", "i", ">", "<NUM_LIT>", ")", "isOnlyLowElement", "=", "false", ";", "if", "(", "!", "isa", "<", "ConstantFPSDNode", ">", "(", "V", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", ")", "isConstant", "=", "false", ";", "ValueCounts", ".", "insert", "(", "std", "::", "make_pair", "(", "V", ",", "<NUM_LIT>", ")", ")", ";", "unsigned", "&", "Count", "=", "ValueCounts", "[", "V", "]", ";", "if", "(", "++", "Count", ">", "(", "NumElts", "/", "<NUM_LIT>", ")", ")", "{", "hasDominantValue", "=", "true", ";", "Value", "=", "V", ";", "}", "}", "if", "(", "ValueCounts", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "usesOnlyOneValue", "=", "false", ";", "if", "(", "!", "Value", ".", "getNode", "(", ")", "&&", "ValueCounts", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "Value", "=", "ValueCounts", ".", "begin", "(", ")", "->", "first", ";", "if", "(", "ValueCounts", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "isOnlyLowElement", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "DL", ",", "VT", ",", "Value", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "hasDominantValue", "&&", "EltSize", "<=", "<NUM_LIT>", ")", "{", "if", "(", "!", "isConstant", ")", "{", "SDValue", "N", ";", "SDValue", "V", "=", "Value", ";", "if", "(", "Value", "->", "getOpcode", "(", ")", "==", "ISD", "::", "TRUNCATE", ")", "V", "=", "Value", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "V", "->", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", "&&", "isa", "<", "ConstantSDNode", ">", "(", "V", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "V", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", "{", "SDValue", "SrcVec", "=", "V", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "SrcEltSize", "=", "SrcVec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

620,979

[ "}" ]

[ "MachineFunction", "*", "MF", "=", "C", ".", "getMF", "(", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "AArch64RegisterInfo", "*", "ARI", "=", "static_cast", "<", "const", "AArch64RegisterInfo", "*", ">", "(", "&", "TRI", ")", ";", "for", "(", "unsigned", "Reg", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "if", "(", "!", "ARI", "->", "isReservedReg", "(", "*", "MF", ",", "Reg", ")", "&&", "Reg", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Reg", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Reg", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "C", ".", "isAvailableAcrossAndOutOfSeq", "(", "Reg", ",", "TRI", ")", "&&", "C", ".", "isAvailableInsideSeq", "(", "Reg", ",", "TRI", ")", ")", "return", "Reg", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

620,980

[ ")", "=", "=", "MVT", ":", ":", "i16", ";" ]

[ "return", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "-", ">", "getMemoryVT", "(", ")", "=", "=", "MVT", ":", ":", "i16", ";", "}", "]", ">", ";", "def", "strex_4", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "int_arm_strex", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "-", ">", "getMemoryVT", "(", ")", "=", "=", "MVT", ":", ":", "i32", ";", "}", "]", ">", ";", "def", "ldaex_1", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "int_arm_ldaex", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "-", ">", "getMemoryVT", "(", ")", "=", "=", "MVT", ":", ":", "i8", ";", "}", "]", ">", ";", "def", "ldaex_2", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "int_arm_ldaex", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "-", ">", "getMemoryVT", "(", ")", "=", "=", "MVT", ":", ":", "i16", ";", "}", "]", ">", ";", "def", "ldaex_4", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "int_arm_ldaex", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "-", ">", "getMemoryVT", "(", ")", "=", "=", "MVT", ":", ":", "i32", ";", "}", "]", ">", ";", "def", "stlex_1", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "int_arm_stlex", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "-", ">", "getMemoryVT", "(", ")", "=", "=", "MVT", ":", ":", "i8", ";", "}", "]", ">", ";", "def", "stlex_2", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "int_arm_stlex", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "-", ">", "getMemoryVT", "(" ]

GCC

s390

MD

next_suggestion

MPU

620,981

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AArch64

TD

stmt_completion

CPU

620,982

[ "$", "Rn", ",", "GPR64", ":", "$", "Rm", ",", "XZR", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "i64", "(", "ineg", "(", "mul", "GPR64", ":", "$", "Rn", ",", "GPR64", ":", "$", "Rm", ")", ")", ")", ",", "(", "MSUBXrrr", "GPR64", ":" ]

LLVM

WebAssembly

CPP

code_generation

Virtual ISA

620,983

[ "static", "unsigned", "getType", "(", "const", "TargetRegisterClass", "*", "RC", ")", "{", "if", "(", "RC", "==", "&", "WebAssembly", "::", "I32RegClass", ")", "return", "unsigned", "(", "WebAssembly", "::", "ExprType", "::", "I32", ")", ";", "if", "(", "RC", "==", "&", "WebAssembly", "::", "I64RegClass", ")", "return", "unsigned", "(", "WebAssembly", "::", "ExprType", "::", "I64", ")", ";", "if", "(", "RC", "==", "&", "WebAssembly", "::", "F32RegClass", ")", "return", "unsigned", "(", "WebAssembly", "::", "ExprType", "::", "F32", ")", ";", "if", "(", "RC", "==", "&", "WebAssembly", "::", "F64RegClass", ")", "return", "unsigned", "(", "WebAssembly", "::", "ExprType", "::", "F64", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected register class", "<STR_LIT>", ")", ";", "}" ]

[ "Overload", "to", "return", "most", "specific", "vector", "type", "." ]

LLVM

ARM

CPP

stmt_completion

CPU

620,984

[ "Offset", ")", ";" ]

[ "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "if", "(", "!", "STI", ".", "isThumb1Only", "(", ")", ")", "return", "ARMBaseRegisterInfo", "::", "eliminateFrameIndex", "(", "II", ",", "SPAdj", ",", "FIOperandNum", ",", "RS", ")", ";", "unsigned", "VReg", "=", "<NUM_LIT>", ";", "const", "ARMBaseInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "&", "MI", ")", ";", "unsigned", "FrameReg", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "const", "ARMFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "int", "Offset", "=", "TFI", "->", "ResolveFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ",", "SPAdj", ")", ";", "if", "(", "RS", "&&", "FrameReg", "==", "ARM", "::", "SP", "&&", "RS", "->", "isScavengingFrameIndex", "(", "FrameIndex", ")", ")", "{", "assert", "(", "STI", ".", "getFrameLowering", "(", ")", "->", "hasReservedCallFrame", "(", "MF", ")", "&&", "<STR_LIT>", "Cannot use SP to access the emergency spill slot in ", "<STR_LIT>", "<STR_LIT>", "functions without a reserved call frame", "<STR_LIT>", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", "&&", "<STR_LIT>", "Cannot use SP to access the emergency spill slot in ", "<STR_LIT>", "<STR_LIT>", "functions with variable sized frame objects", "<STR_LIT>", ")", ";", "}", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "assert", "(", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", "&&", "<STR_LIT>", "This eliminateFrameIndex only supports Thumb1!", "<STR_LIT>", ")", ";", "if", "(", "rewriteFrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ")", "return", ";", "assert", "(", "Offset", "&&", "<STR_LIT>", "This code isn't needed if offset already handled!", "<STR_LIT>", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "<NUM_LIT>", ")", "removeOperands", "(", "MI", ",", "PIdx", ")", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "{", "Register", "TmpReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "ARM", "::", "tLDRspi", ")", "{", "if", "(", "FrameReg", "==", "ARM", "::", "SP", "||", "STI", ".", "genExecuteOnly", "(", ")", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "<NUM_LIT>", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "UseRR", "?", "ARM", "::", "tLDRr", ":", "ARM", "::", "tLDRi", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "TmpReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "}", "else", "if", "(", "MI", ".", "mayStore", "(", ")", ")", "{", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "ARM", "::", "tGPRRegClass", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "ARM", "::", "tSTRspi", ")", "{", "if", "(", "FrameReg", "==", "ARM", "::", "SP", "||", "STI", ".", "genExecuteOnly", "(", ")", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "<NUM_LIT>", "," ]

GCC

i386

MD

stmt_completion

CPU

620,985

[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(" ]

LLVM

AArch64

TD

next_suggestion

CPU

620,986

[ "bits", "<", "<NUM_LIT>", ">", "imm3", ";" ]

[ "class", "sve_fp_ftmad", "<", "bits", "<", "<NUM_LIT>", ">", "sz", ",", "string", "asm", ",", "ZPRRegOp", "zprty", ">", ":", "I", "<", "(", "outs", "zprty", ":", "$", "Zdn", ")", ",", "(", "ins", "zprty", ":", "$", "_Zdn", ",", "zprty", ":", "$", "Zm", ",", "imm0_7", ":", "$", "imm3", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Zdn", ";", "bits", "<", "<NUM_LIT>", ">", "Zm", ";" ]

GCC

rs6000

MD

program_repair

CPU

620,987

[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "return", "rs6000_output_move_128bit", "(", "operands", ")", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "TI2", "<NUM_LIT>", "<STR_LIT>", ")" ]

GCC

rs6000

CPP

next_suggestion

CPU

620,988

[ "return", "(", "_", "_", "m64", ")", "(", "(", "_", "_", "v2du", ")", "_", "_", "C", ")", "[", "<NUM_LIT>", "]", ";" ]

[ "_", "_", "v8hi", "_", "_", "C", "=", "(", "_", "_", "v8hi", ")", "(", "_", "_", "v2du", ")", "{", "_", "_", "A", ",", "_", "_", "B", "}", ";", "_", "_", "v8hi", "_", "_", "D", "=", "vec_perm", "(", "_", "_", "C", ",", "_", "_", "C", ",", "_", "_", "P", ")", ";", "_", "_", "v8hi", "_", "_", "E", "=", "vec_perm", "(", "_", "_", "C", ",", "_", "_", "C", ",", "_", "_", "Q", ")", ";", "_", "_", "C", "=", "vec_subs", "(", "_", "_", "D", ",", "_", "_", "E", ")", ";" ]

LLVM

Patmos

CPP

next_suggestion

VLIW

620,989

[ "if", "(", "!", "masks", ".", "count", "(", "fi", ")", ")", "{" ]

[ "std", "::", "map", "<", "int", ",", "uint32_t", ">", "masks", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " - Stack Loc: ", "<STR_LIT>", ")", ";", "for", "(", "auto", "pred", ":", "S", "->", "getAllPredicates", "(", ")", ")", "{", "if", "(", "pred", "==", "*", "S", "->", "getHeader", "(", ")", "->", "getBlockPredicates", "(", ")", ".", "begin", "(", ")", ")", "continue", ";", "RAInfo", "::", "LocType", "type", ";", "unsigned", "stloc", ";", "std", "::", "tie", "(", "type", ",", "stloc", ")", "=", "R", ".", "getDefLoc", "(", "pred", ")", ";", "if", "(", "type", "==", "RAInfo", "::", "Stack", ")", "{", "int", "fi", ";", "unsigned", "bitpos", ";", "getStackLocPair", "(", "fi", ",", "bitpos", ",", "stloc", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "p", "<STR_LIT>", "<<", "pred", "<<", "<STR_LIT>", "<STR_LIT>", "<<", "stloc", "<<", "<STR_LIT>", " (", "<STR_LIT>", "<<", "fi", "<<", "<STR_LIT>", "/", "<STR_LIT>", "<<", "bitpos", "<<", "<STR_LIT>", "); ", "<STR_LIT>", ")", ";" ]

LLVM

ARM

CPP

program_repair

CPU

620,990

[ "<FIXS>", "const", "Value", "*", "DstSV", ",", "uint64_t", "DstOff", ",", "const", "Value", "*", "SrcSV", ",", "uint64_t", "SrcOff", ")", ";", "<FIXE>" ]

[ "SDOperand", "Dst", ",", "SDOperand", "Src", ",", "SDOperand", "Size", ",", "unsigned", "Align", ",", "bool", "AlwaysInline", ",", "<BUGS>", "Value", "*", "DstSV", ",", "uint64_t", "DstOff", ",", "Value", "*", "SrcSV", ",", "uint64_t", "SrcOff", ")", ";", "<BUGE>", "}", ";", "}" ]

GCC

mmix

MD

stmt_completion

CPU

620,991

[ ")", ")" ]

[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

620,992

[ "&", "PPC", "::", "G8RC_NOX0RegClass", ";" ]

[ "const", "TargetRegisterClass", "*", "PPCRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "if", "(", "Kind", "==", "<NUM_LIT>", ")", "{", "if", "(", "Subtarget", ".", "isPPC64", "(", ")", ")", "return" ]

LLVM

Mips

CPP

stmt_completion

CPU

620,993

[ "ArgInfos", ")", ")", "return", "false", ";" ]

[ "MipsCCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "const", "MipsTargetMachine", "&", "TM", "=", "static_cast", "<", "const", "MipsTargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ";", "const", "MipsABIInfo", "&", "ABI", "=", "TM", ".", "getABI", "(", ")", ";", "CCInfo", ".", "AllocateStack", "(", "ABI", ".", "GetCalleeAllocdArgSizeInBytes", "(", "F", ".", "getCallingConv", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "TLI", ".", "CCAssignFnForCall", "(", ")", ")", ";", "IncomingValueHandler", "Handler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ")", ";", "if", "(", "!", "Handler", ".", "handle", "(", "ArgLocs", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,994

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

TPC

CPP

stmt_completion

Virtual ISA

620,995

[ "FrameIndex", ",", "StackID", ")", ";" ]

[ "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "StoreOpCode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "StackID", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "StoreOpCode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "StackID", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "StoreOpCode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "StackID", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "StoreOpCode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "StackID", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "StoreOpCode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "StackID", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "StoreOpCode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "StackID", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "StoreOpCode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "StackID", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Subtarget", ".", "getTargetLowering", "(", ")", "->", "getTargetMachine", "(", ")", ".", "Options", ".", "LongIRF", ")", "report_fatal_error", "(", "<STR_LIT>", "IRF registers are not spillable if -long-irf is specified", "<STR_LIT>", ")", ";", "StoreOpCode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "StackID", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "{", "report_fatal_error", "(", "<STR_LIT>", "Unsupported register class in StoreToStack", "<STR_LIT>", ")", ";", "}", "FrameInfo", ".", "setStackID", "(" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

620,996

[ ";" ]

[ "BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "SIInstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "BB", ":", "MF", ")", "processBlockPhase1", "(", "BB", ",", "TII", ")", ";", "for", "(", "MachineBasicBlock", "&", "BB", ":", "MF", ")", "Phase2List", ".", "push", "(", "&", "BB", ")", ";", "while", "(", "!", "Phase2List", ".", "empty", "(", ")", ")", "{", "processBlockPhase2", "(", "*", "Phase2List", ".", "front", "(", ")", ",", "TII", ")", ";", "Phase2List", ".", "pop", "(", ")", ";", "}", "for", "(", "MachineBasicBlock", "&", "BB", ":", "MF", ")", "processBlockPhase3", "(", "BB", ",", "TII", ")", ";", "BlockInfo", ".", "clear", "(", ")", ";", "return", "NumSetregInserted", ">", "<NUM_LIT>" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

620,997

[ ")", ")", "return", ";" ]

[ "SDNode", "*", "UpdatedNode", "=", "CurDAG", "->", "UpdateNodeOperands", "(", "Node", ",", "Op1", ",", "Op0", ",", "CCValid", ",", "CCMask", ",", "Op4", ")", ";", "if", "(", "UpdatedNode", "!=", "Node", ")", "{", "ReplaceNode", "(", "Node", ",", "UpdatedNode", ")", ";", "Node", "=", "UpdatedNode", ";", "}", "}", "break", ";", "}", "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "{", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "ElemBitSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "ElemBitSize", "==", "<NUM_LIT>", ")", "{", "if", "(", "tryGather", "(", "Node", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", ";", "}", "else", "if", "(", "ElemBitSize", "==", "<NUM_LIT>", ")", "{", "if", "(", "tryGather", "(", "Node", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", ";", "}", "break", ";", "}", "case", "ISD", "::", "BUILD_VECTOR", ":", "{", "auto", "*", "BVN", "=", "cast", "<", "BuildVectorSDNode", ">", "(", "Node", ")", ";", "SDLoc", "DL", "(", "Node", ")", ";", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "uint64_t", "Mask", "=", "<NUM_LIT>", ";", "if", "(", "SystemZTargetLowering", "::", "tryBuildVectorByteMask", "(", "BVN", ",", "Mask", ")", ")", "{", "SDNode", "*", "Res", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "CurDAG", "->", "getTargetConstant", "(", "Mask", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "ReplaceNode", "(", "Node", ",", "Res", ")", ";", "return", ";", "}", "break", ";", "}", "case", "ISD", "::", "ConstantFP", ":", "{", "APFloat", "Imm", "=", "cast", "<", "ConstantFPSDNode", ">", "(", "Node", ")", "->", "getValueAPF", "(", ")", ";", "if", "(", "Imm", ".", "isZero", "(", ")", "||", "Imm", ".", "isNegZero", "(", ")", ")", "break", ";", "const", "SystemZInstrInfo", "*", "TII", "=", "getInstrInfo", "(", ")", ";", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "Start", ",", "End", ";", "unsigned", "BitWidth", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "bool", "Success", "=", "SystemZTargetLowering", "::", "analyzeFPImm", "(", "Imm", ",", "BitWidth", ",", "Start", ",", "End", ",", "static_cast", "<", "const", "SystemZInstrInfo", "*", ">", "(", "TII", ")", ")", ";", "(", "void", ")", "Success", ";", "assert", "(", "Success", "&&", "<STR_LIT>", "Expected legal FP immediate", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "Node", ")", ";", "unsigned", "Opcode", "=", "(", "BitWidth", "==", "<NUM_LIT>", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDNode", "*", "Res", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "VT", ",", "CurDAG", "->", "getTargetConstant", "(", "Start", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "End", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "unsigned", "SubRegIdx", "=", "(", "BitWidth", "==", "<NUM_LIT>", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Res", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubRegIdx", ",", "DL", ",", "VT", ",", "SDValue", "(", "Res", ",", "<NUM_LIT>", ")", ")", ".", "getNode", "(", ")", ";", "ReplaceNode", "(", "Node", ",", "Res", ")", ";", "return", ";", "}", "case", "ISD", "::", "STORE", ":", "{", "if", "(", "tryFoldLoadStoreIntoMemOperand", "(", "Node", ")", ")", "return", ";", "auto", "*", "Store", "=", "cast", "<", "StoreSDNode", ">", "(", "Node", ")", ";", "unsigned", "ElemBitSize", "=", "Store", "->", "getValue", "(", ")", ".", "getValueSizeInBits", "(", ")", ";", "if", "(", "ElemBitSize", "==", "<NUM_LIT>", ")", "{", "if", "(", "tryScatter", "(", "Store", ",", "<STR_LIT>", "::", "<STR_LIT>" ]

GCC

v850

CPP

next_suggestion

MPU

620,998

[ "size", "=", "atoi", "(", "value", ")", ";" ]

[ "int", "i", ",", "size", ";", "if", "(", "*", "value", "!=", "'", "-", "'", "&&", "*", "value", "!=", "'", "=", "'", ")", "return", "false", ";", "value", "++", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "value", "[", "i", "]", ";", "i", "++", ")", "if", "(", "!", "ISDIGIT", "(", "value", "[", "i", "]", ")", ")", "return", "false", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

620,999

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MRm", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Imm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Imm", "{", "<NUM_LIT>", "}", ";" ]