docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	SystemZ	CPP	stmt_completion	CPU	621,000	[ "SYSTEMZ_POSTREWRITE_NAME", ";" ]	[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return" ]
LLVM	Hexagon	TD	stmt_completion	DSP	621,001	[ ";" ]	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>" ]
LLVM	ARM	CPP	next_suggestion	CPU	621,002	[ "}" ]	[ "bool", "CanDeleteLEA", "=", "false", ";", "bool", "BaseRegKill", "=", "false", ";", "bool", "PreservedBaseReg", "=", "preserveBaseRegister", "(", "MI", ",", "User", ".", "MI", ",", "DeadSize", ",", "CanDeleteLEA", ",", "BaseRegKill", ")", ";", "if", "(", "!", "jumpTableFollowsTB", "(", "MI", ",", "User", ".", "CPEMI", ")", "&&", "!", "PreservedBaseReg", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Shrink JT: ", "<STR_LIT>", "<<", "", "MI", ")", ";", "MachineInstr", "", "CPEMI", "=", "User", ".", "CPEMI", ";", "unsigned", "Opc", "=", "ByteOk", "?", "ARM", "::", "t2TBB_JT", ":", "ARM", "::", "t2TBH_JT", ";", "MachineBasicBlock", "::", "iterator", "MI_JT", "=", "MI", ";", "MachineInstr", "", "NewJTMI", "=", "BuildMI", "(", "", "MBB", ",", "MI_JT", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "User", ".", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "BaseRegKill", ")", ")", ".", "addReg", "(", "IdxReg", ",", "getKillRegState", "(", "IdxRegKill", ")", ")", ".", "addJumpTableIndex", "(", "JTI", ",", "JTOP", ".", "getTargetFlags", "(", ")", ")", ".", "addImm", "(", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "BB#", "<STR_LIT>", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ": ", "<STR_LIT>", "<<", "*", "NewJTMI", ")", ";", "unsigned", "JTOpc", "=", "ByteOk", "?", "ARM", "::", "JUMPTABLE_TBB", ":", "ARM", "::", "JUMPTABLE_TBH", ";", "CPEMI", "->", "setDesc", "(", "TII", "->", "get", "(", "JTOpc", ")", ")", ";", "if", "(", "jumpTableFollowsTB", "(", "MI", ",", "User", ".", "CPEMI", ")", ")", "{", "NewJTMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "ARM", "::", "PC", ")", ";", "NewJTMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", "false", ")", ";", "if", "(", "CanDeleteLEA", ")", "{", "User", ".", "MI", "->", "eraseFromParent", "(", ")", ";", "DeadSize", "+=", "<NUM_LIT>", ";", "User", ".", "MI", "=", "NewJTMI", ";", "User", ".", "MaxDisp", "=", "<NUM_LIT>", ";", "User", ".", "NegOk", "=", "false", ";", "User", ".", "IsSoImm", "=", "false", ";", "User", ".", "KnownAlignment", "=", "false", ";", "}", "else", "{", "int", "CPEntryIdx", "=", "JumpTableEntryIndices", "[", "JTI", "]", ";", "auto", "&", "CPEs", "=", "CPEntries", "[", "CPEntryIdx", "]", ";", "auto", "Entry", "=", "std", "::", "find_if", "(", "CPEs", ".", "begin", "(", ")", ",", "CPEs", ".", "end", "(", ")", ",", "[", "&", "]", "(", "CPEntry", "&", "E", ")", "{", "return", "E", ".", "CPEMI", "==", "User", ".", "CPEMI", ";", "}", ")", ";", "++", "Entry", "->", "RefCount", ";", "CPUsers", ".", "emplace_back", "(", "CPUser", "(", "NewJTMI", ",", "User", ".", "CPEMI", ",", "<NUM_LIT>", ",", "false", ",", "false", ")", ")", ";" ]
LLVM	Z80old	CPP	next_suggestion	MPU	621,003	[ "}" ]	[ "OS", "<<", "<STR_LIT>", "\\tXDEF\\t", "<STR_LIT>", ";", "Symbol", "->", "print", "(", "OS", ",", "MAI", ")", ";", "OS", "<<", "'", "\\n", "'", ";" ]
LLVM	SystemZ	TD	next_suggestion	CPU	621,004	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD2", ";" ]	[ "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "V1", ";", "bits", "<", "<NUM_LIT>", ">", "BD2", ";", "bits", "<", "<NUM_LIT>", ">", "V3", ";", "bits", "<", "<NUM_LIT>", ">", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	pa	MD	next_suggestion	CPU	621,005	[ "<STR_LIT>" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CCFP", "<NUM_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]" ]
GCC	i386	MD	stmt_completion	CPU	621,006	[ "XFmode", ")" ]	[ "(", "use", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "rtx", "op0", "=", "gen_reg_rtx", "(", "XFmode", ")", "rtx", "op1", "=", "gen_reg_rtx", "(", "XFmode", ")", "rtx", "op2", "=", "gen_reg_rtx", "(" ]
LLVM	ARM	CPP	stmt_completion	CPU	621,007	[ ")", "{" ]	[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unhandled submode!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ARM", "::", "t2LDMIA_UPD", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ARM", "::", "t2LDMDB_UPD", ";", "}", "case", "ARM", "::", "t2STMIA", ":", "case", "ARM", "::", "t2STMDB", ":", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unhandled submode!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ARM", "::", "t2STMIA_UPD", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ARM", "::", "t2STMDB_UPD", ";", "}", "case", "ARM", "::", "VLDMSIA", ":", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unhandled submode!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ARM", "::", "VLDMSIA_UPD", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ARM", "::", "VLDMSDB_UPD", ";", "}", "case", "ARM", "::", "VLDMDIA", ":", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unhandled submode!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ARM", "::", "VLDMDIA_UPD", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ARM", "::", "VLDMDDB_UPD", ";", "}", "case", "ARM", "::", "VSTMSIA", ":", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unhandled submode!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ARM", "::", "VSTMSIA_UPD", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ARM", "::", "VSTMSDB_UPD", ";", "}", "case", "ARM", "::", "VSTMDIA", ":", "switch", "(", "Mode" ]
GCC	i386	MD	stmt_completion	CPU	621,008	[ "simple_return", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(" ]
GCC	pa	MD	stmt_completion	CPU	621,009	[ "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]
GCC	i386	CPP	stmt_completion	CPU	621,010	[ "_", "m256", "_", "_", "A", ",", "_", "_", "m256", "_", "_", "B", ",", "_", "_", "m256", "_", "_", "C", ",", "_", "_", "mmask8", "_", "_", "U", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m256", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask3_fnmsub_ps", "(", "_" ]
LLVM	Alpha	CPP	program_repair	MPU	621,011	[ "<FIXS>", "{", "Tmp3", "=", "MakeReg", "(", "MVT", "::", "f64", ")", ";", "BuildMI", "(", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "Tmp3", ")", ".", "addReg", "(", "Tmp1", ")", ";", "Tmp1", "=", "Tmp3", ";", "}", "<FIXE>", "<FIXS>", "{", "Tmp3", "=", "MakeReg", "(", "MVT", "::", "f64", ")", ";", "BuildMI", "(", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "Tmp3", ")", ".", "addReg", "(", "Tmp2", ")", ";", "Tmp1", "=", "Tmp2", ";", "}", "<FIXE>" ]	[ "Tmp2", "=", "SelectExpr", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "SetCC", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "f32", ")", "<BUGS>", "{", "Tmp3", "=", "MakeReg", "(", "MVT", "::", "f64", ")", ";", "BuildMI", "(", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "Tmp3", ")", ".", "addReg", "(", "Tmp1", ")", ";", "Tmp1", "=", "Tmp3", ";", "}", "<BUGE>", "if", "(", "SetCC", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "f32", ")", "<BUGS>", "{", "Tmp3", "=", "MakeReg", "(", "MVT", "::", "f64", ")", ";", "BuildMI", "(", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "Tmp3", ")", ".", "addReg", "(", "Tmp2", ")", ";", "Tmp1", "=", "Tmp2", ";", "}", "<BUGE>", "if", "(", "rev", ")", "std", "::", "swap", "(", "Tmp1", ",", "Tmp2", ")", ";", "Tmp3", "=", "MakeReg", "(", "MVT", "::", "f64", ")", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	621,012	[ "if", "(", "!", "RegZeroIsDDC", ")", "{" ]	[ "ErrorIfNotPending", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "Register name $", "<STR_LIT>", "+", "Name", "+", "<STR_LIT>", " can only be used in the pure-capability ABI", "<STR_LIT>", ")", ";", "return", "-", "<NUM_LIT>", ";", "}", "}", "if", "(", "CC", "==", "-", "<NUM_LIT>", ")", "{", "if", "(", "Name", "[", "<NUM_LIT>", "]", "==", "'", "c", "'", ")", "{", "if", "(", "Name", "==", "<STR_LIT>", "cnull", "<STR_LIT>", ")", "{", "CC", "=", "Mips", "::", "CNULL", ";", "}", "else", "{", "StringRef", "NumString", "=", "Name", ".", "substr", "(", "<NUM_LIT>", ")", ";", "int", "IntVal", ";", "if", "(", "NumString", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "IntVal", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "IntVal", "<", "<NUM_LIT>", "\|\|", "IntVal", ">", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "IntVal", "==", "<NUM_LIT>", ")", "CC", "=", "<NUM_LIT>", ";", "else", "CC", "=", "Mips", "::", "C1", "+", "IntVal", "-", "<NUM_LIT>", ";", "}", "}", "else", "{", "int", "InvalidReg", "=", "StringSwitch", "<", "int", ">", "(", "Name", ")", ".", "Case", "(", "<STR_LIT>", "kr1c", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "kr2c", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "kcc", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "kdc", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "epcc", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "if", "(", "InvalidReg", ")", "{", "ErrorIfNotPending", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "Register $", "<STR_LIT>", "+", "Name", "+", "<STR_LIT>", " is no longer a general-purpose CHERI register. If you want ", "<STR_LIT>", "<STR_LIT>", "to access the special register use c{get,set}", "<STR_LIT>", "+", "Name", "+", "<STR_LIT>", " instead. If you really want to access $c", "<STR_LIT>", "+", "Twine", "(", "InvalidReg", ")", "+", "<STR_LIT>", " (which is ABI-reserved for kernel use and may be clobbered ", "<STR_LIT>", "<STR_LIT>", "at any time), use that instead.", "<STR_LIT>", ",", "Parser", ".", "getTok", "(", ")", ".", "getLocRange", "(", ")", ")", ";", "return", "-", "<NUM_LIT>", ";", "}", "CC", "=", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Case", "(", "<STR_LIT>", "ddc", "<STR_LIT>", ",", "Mips", "::", "DDC", ")", ".", "Case", "(", "<STR_LIT>", "idc", "<STR_LIT>", ",", "Mips", "::", "C26", ")", ".", "Default", "(", "-", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "CC", "==", "<NUM_LIT>", ")", "{", "bool", "RegZeroIsDDC", "=", "isCRegZeroDDC", "(", "Operands", ",", "Name", ")", ";", "if", "(", "Name", "==", "<STR_LIT>", "c0", "<STR_LIT>", ")", "{" ]
GCC	rs6000	MD	stmt_completion	CPU	621,013	[ ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	i386	CPP	stmt_completion	CPU	621,014	[ "artificial__", ")", ")", "_", "mm512_broadcastb_epi8", "(", "_", "_", "m128i", "_", "_", "A", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_" ]
GCC	ia64	CPP	next_suggestion	CPU	621,015	[ "first_instruction", "=", "saved_first_instruction", ";" ]	[ "int", "saved_first_instruction", ";", "int", "t", ";", "saved_first_instruction", "=", "first_instruction", ";", "in_safe_group_barrier", "=", "<NUM_LIT>", ";", "t", "=", "group_barrier_needed", "(", "insn", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	621,016	[ "=", "DestructiveInstType", ".", "Value", ";" ]	[ "DestructiveInstTypeEnum", "DestructiveInstType", "=", "NotDestructive", ";", "ElementSizeEnum", "ElementSize", "=", "ElementSizeNone", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "isPTestLike", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "isWhile", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "FalseLanes", ".", "Value", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
LLVM	R600	CPP	stmt_completion	GPU	621,017	[ "<STR_LIT>", ";" ]	[ "AMDGPUMCAsmInfo", "::", "AMDGPUMCAsmInfo", "(", "StringRef", "&", "TT", ")", ":", "MCAsmInfo", "(", ")", "{", "HasSingleParameterDotFile", "=", "false", ";", "HasSubsectionsViaSymbols", "=", "true", ";", "HasMachoZeroFillDirective", "=", "false", ";", "HasMachoTBSSDirective", "=", "false", ";", "HasStaticCtorDtorReferenceInStaticMode", "=", "false", ";", "LinkerRequiresNonEmptyDwarfLines", "=", "true", ";", "MaxInstLength", "=", "<NUM_LIT>", ";", "SeparatorString", "=", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "CommentColumn", "=", "<NUM_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "<STR_LIT>", ";", "LabelSuffix", "=", "<STR_LIT>", ":", "<STR_LIT>", ";", "GlobalPrefix", "=", "<STR_LIT>", "@", "<STR_LIT>", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";.", "<STR_LIT>", ";", "LinkerPrivateGlobalPrefix", "=", "<STR_LIT>", "!", "<STR_LIT>", ";", "InlineAsmStart", "=", "<STR_LIT>", ";#ASMSTART", "<STR_LIT>", ";", "InlineAsmEnd", "=", "<STR_LIT>", ";#ASMEND", "<STR_LIT>", ";", "AssemblerDialect", "=", "<NUM_LIT>", ";", "ZeroDirective", "=", "<STR_LIT>", ".zero", "<STR_LIT>", ";", "AsciiDirective", "=", "<STR_LIT>", ".ascii\\t", "<STR_LIT>", ";", "AscizDirective", "=", "<STR_LIT>", ".asciz\\t", "<STR_LIT>", ";", "Data8bitsDirective", "=", "<STR_LIT>", ".byte\\t", "<STR_LIT>", ";", "Data16bitsDirective", "=", "<STR_LIT>", ".short\\t", "<STR_LIT>", ";", "Data32bitsDirective", "=", "<STR_LIT>", ".long\\t", "<STR_LIT>", ";", "Data64bitsDirective", "=", "<STR_LIT>", ".quad\\t", "<STR_LIT>", ";", "GPRel32Directive", "=", "<NUM_LIT>", ";", "SunStyleELFSectionSwitchSyntax", "=", "true", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "HasMicrosoftFastStdCallMangling", "=", "false", ";", "AlignDirective", "=", "<STR_LIT>", ".align\\t", "<STR_LIT>", ";", "AlignmentIsInBytes", "=", "true", ";", "TextAlignFillValue", "=", "<NUM_LIT>", ";", "GlobalDirective", "=", "<STR_LIT>", ".global", "<STR_LIT>", ";", "HasSetDirective", "=", "false", ";", "HasAggressiveSymbolFolding", "=", "true", ";", "COMMDirectiveAlignmentIsInBytes", "=", "false", ";", "HasDotTypeDotSizeDirective", "=", "false", ";", "HasNoDeadStrip", "=", "true", ";", "WeakRefDirective", "=", "<STR_LIT>", ".weakref\\t" ]
LLVM	X86	CPP	next_suggestion	CPU	621,018	[ "unsigned", "Reg", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ";" ]	[ "SDValue", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "DL", ",", "GA", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "GA", "->", "getOffset", "(", ")", ",", "OpFlag", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getNode", "(", "WrapperKind", ",", "DL", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";", "if", "(", "PIC32", ")", "Offset", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "getPointerTy", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DebugLoc", "(", ")", ",", "getPointerTy", "(", ")", ")", ",", "Offset", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "SDValue", "Args", "[", "]", "=", "{", "Chain", ",", "Offset", "}", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "NodeTys", ",", "Args", ",", "<NUM_LIT>", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setAdjustsStack", "(", "true", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	621,019	[ "}" ]	[ "break", ";", "case", "ARM", "::", "LDMIA_UPD", ":", "case", "ARM", "::", "LDMDB_UPD", ":", "case", "ARM", "::", "LDMIB_UPD", ":", "case", "ARM", "::", "LDMDA_UPD", ":", "case", "ARM", "::", "t2LDMIA_UPD", ":", "case", "ARM", "::", "t2LDMDB_UPD", ":", "case", "ARM", "::", "t2STMIA_UPD", ":", "case", "ARM", "::", "t2STMDB_UPD", ":", "NeedDisjointWriteback", "=", "true", ";", "WritebackReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "break", ";", "}", "if", "(", "Val", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "Val", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "i", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "NeedDisjointWriteback", "&&", "WritebackReg", "==", "Inst", ".", "end", "(", ")", "[", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "}" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	621,020	[ "SDNode", "*", "N0Lo", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "MVT", "::", "i32", ",", "N0", ",", "Sub0", ")", ";" ]	[ "if", "(", "TII", "->", "isLegalFLATOffset", "(", "COffsetVal", ",", "AS", ",", "IsSigned", ")", ")", "{", "Addr", "=", "N0", ";", "OffsetVal", "=", "COffsetVal", ";", "}", "else", "{", "SDLoc", "DL", "(", "N", ")", ";", "uint64_t", "RemainderOffset", ";", "std", "::", "tie", "(", "OffsetVal", ",", "RemainderOffset", ")", "=", "TII", "->", "splitFlatOffset", "(", "COffsetVal", ",", "AS", ",", "IsSigned", ")", ";", "SDValue", "AddOffsetLo", "=", "getMaterializedScalarImm32", "(", "Lo_32", "(", "RemainderOffset", ")", ",", "DL", ")", ";", "SDValue", "Clamp", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i1", ")", ";", "if", "(", "Addr", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Opnds", ";", "Opnds", ".", "push_back", "(", "N0", ")", ";", "Opnds", ".", "push_back", "(", "AddOffsetLo", ")", ";", "unsigned", "AddOp", "=", "AMDGPU", "::", "V_ADD_CO_U32_e32", ";", "if", "(", "Subtarget", "->", "hasAddNoCarry", "(", ")", ")", "{", "AddOp", "=", "AMDGPU", "::", "V_ADD_U32_e64", ";", "Opnds", ".", "push_back", "(", "Clamp", ")", ";", "}", "Addr", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "AddOp", ",", "DL", ",", "MVT", "::", "i32", ",", "Opnds", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "SDValue", "Sub0", "=", "CurDAG", "->", "getTargetConstant", "(", "AMDGPU", "::", "sub0", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Sub1", "=", "CurDAG", "->", "getTargetConstant", "(", "AMDGPU", "::", "sub1", ",", "DL", ",", "MVT", "::", "i32", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	621,021	[ "}" ]	[ "static", "MCAsmInfo", "*", "createARMMCAsmInfo", "(", "const", "MCRegisterInfo", "&", "MRI", ",", "StringRef", "TT", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "return", "new", "ARMMCAsmInfoDarwin", "(", ")", ";", "return", "new", "ARMELFMCAsmInfo", "(", ")", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	621,022	[ "true", ";" ]	[ "bool", "UseMemory", "=", "false", ";", "unsigned", "Align", "=", "CalculateStackSlotAlignment", "(", "ArgVT", ",", "OrigVT", ",", "Flags", ",", "PtrByteSize", ")", ";", "ArgOffset", "=", "(", "(", "ArgOffset", "+", "Align", "-", "<NUM_LIT>", ")", "/", "Align", ")", "", "Align", ";", "if", "(", "ArgOffset", ">=", "LinkageSize", "+", "ParamAreaSize", ")", "UseMemory", "=", "true", ";", "ArgOffset", "+=", "CalculateStackSlotSize", "(", "ArgVT", ",", "Flags", ",", "PtrByteSize", ")", ";", "if", "(", "Flags", ".", "isInConsecutiveRegsLast", "(", ")", ")", "ArgOffset", "=", "(", "(", "ArgOffset", "+", "PtrByteSize", "-", "<NUM_LIT>", ")", "/", "PtrByteSize", ")", "", "PtrByteSize", ";", "if", "(", "ArgOffset", ">", "LinkageSize", "+", "ParamAreaSize", ")", "UseMemory", "=" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	621,023	[ "return", "true", ";" ]	[ "assert", "(", "TripCount", "->", "isImm", "(", ")", "&&", "<STR_LIT>", "Expecting immediate value for trip count", "<STR_LIT>", ")", ";", "int64_t", "CountImm", "=", "TripCount", "->", "getImm", "(", ")", ";", "if", "(", "!", "TII", "->", "isValidOffset", "(", "Hexagon", "::", "LOOP0_i", ",", "CountImm", ")", ")", "{", "unsigned", "CountReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "Hexagon", "::", "IntRegsRegClass", ")", ";", "BuildMI", "(", "", "Preheader", ",", "InsertPos", ",", "DL", ",", "TII", "->", "get", "(", "Hexagon", "::", "TFRI", ")", ",", "CountReg", ")", ".", "addImm", "(", "CountImm", ")", ";", "BuildMI", "(", "", "Preheader", ",", "InsertPos", ",", "DL", ",", "TII", "->", "get", "(", "Hexagon", "::", "LOOP0_r", ")", ")", ".", "addMBB", "(", "LoopStart", ")", ".", "addReg", "(", "CountReg", ")", ";", "}", "else", "BuildMI", "(", "", "Preheader", ",", "InsertPos", ",", "DL", ",", "TII", "->", "get", "(", "Hexagon", "::", "LOOP0_i", ")", ")", ".", "addMBB", "(", "LoopStart", ")", ".", "addImm", "(", "CountImm", ")", ";", "}", "LoopStart", "->", "setHasAddressTaken", "(", ")", ";", "BlockAddress", "::", "get", "(", "const_cast", "<", "BasicBlock", "", ">", "(", "LoopStart", "->", "getBasicBlock", "(", ")", ")", ")", ";", "DebugLoc", "LastIDL", "=", "LastI", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "", "LastMBB", ",", "LastI", ",", "LastIDL", ",", "TII", "->", "get", "(", "Hexagon", "::", "ENDLOOP0", ")", ")", ".", "addMBB", "(", "LoopStart", ")", ";", "if", "(", "LastI", "->", "getOpcode", "(", ")", "==", "Hexagon", "::", "JMP_t", "\|\|", "LastI", "->", "getOpcode", "(", ")", "==", "Hexagon", "::", "JMP_f", ")", "{", "MachineBasicBlock", "", "BranchTarget", "=", "LastI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "LastI", "=", "LastMBB", "->", "erase", "(", "LastI", ")", ";", "if", "(", "!", "L", "->", "contains", "(", "BranchTarget", ")", ")", "{", "if", "(", "LastI", "!=", "LastMBB", "->", "end", "(", ")", ")", "LastI", "=", "LastMBB", "->", "erase", "(", "LastI", ")", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "TII", "->", "InsertBranch", "(", "*", "LastMBB", ",", "BranchTarget", ",", "<NUM_LIT>", ",", "Cond", ",", "LastIDL", ")", ";", "}", "}", "else", "{", "LastMBB", "->", "erase", "(", "LastI", ")", ";", "}", "delete", "TripCount", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "OldInsts", ".", "size", "(", ")", ";", "++", "i", ")", "removeIfDead", "(", "OldInsts", "[", "i", "]", ")", ";", "++", "NumHWLoops", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	621,024	[ ".", "getPersonalityFn", "(", ")", ")", ")", "&&", "<STR_LIT>", "SEH does not use catchret!", "<STR_LIT>", ")", ";" ]	[ "assert", "(", "!", "isAsynchronousEHPersonality", "(", "classifyEHPersonality", "(", "BB", "->", "getParent", "(", ")", "->", "getFunction", "(", ")" ]
GCC	arm	MD	next_suggestion	CPU	621,025	[ "UNSPEC_VCDE", ")", ")", "]" ]	[ "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM	AArch64	TD	next_suggestion	CPU	621,026	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zd", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zn", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,027	[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
GCC	rl78	CPP	next_suggestion	MPU	621,028	[ "}" ]	[ "static", "void", "rl78_asm_destructor", "(", "rtx", "symbol", ",", "int", "priority", ")", "{", "rl78_asm_ctor_dtor", "(", "symbol", ",", "priority", ",", "false", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	621,029	[ ">", ";" ]	[ "def", "SETFFR", ":", "sve_int_setffr", "<", "<STR_LIT>", ",", "int_aarch64_sve_setffr" ]
LLVM	Mips	CPP	next_suggestion	CPU	621,030	[ "JTILo", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ",", "OfstFlag", ")", ";" ]	[ "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "bool", "IsPIC", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Op", ")", ";", "if", "(", "!", "IsPIC", "&&", "!", "IsN64", ")", "{", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "HiPart", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "JTI", ")", ";", "JTILo", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "{", "unsigned", "GOTFlag", "=", "IsN64", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "unsigned", "OfstFlag", "=", "IsN64", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ",", "GOTFlag", ")", ";", "JTI", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "JTI", ")", ";", "HiPart", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "JTI", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";" ]
GCC	ia64	MD	next_suggestion	CPU	621,031	[ "(", "match_test", "<STR_LIT>", ")", ")", ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	621,032	[ ")", ";" ]	[ "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	621,033	[ ")", ":", "nullptr", ")", ";" ]	[ "LRegion", "->", "setRegionMRT", "(", "Region", ")", ";", "Region", "->", "setLinearizedRegion", "(", "LRegion", ")", ";", "LRegion", "->", "setParent", "(", "Region", "->", "getParent", "(", ")", "?", "Region", "->", "getParent", "(", ")", "->", "getLinearizedRegion", "(" ]
LLVM	AMDGPU	TD	program_repair	GPU	621,034	[ "<FIXS>", "dag", "InsPartVOP3DPP", "=", "(", "ins", "FPVRegInputMods", ":", "$", "src0_modifiers", ",", "VGPRSrc_32", ":", "$", "src0", ",", "VCSrc_b32", ":", "$", "src1", ")", ";", "<FIXE>" ]	[ "let", "Ins64", "=", "(", "ins", "Src0Mod", ":", "$", "src0_modifiers", ",", "Src0RC64", ":", "$", "src0", ",", "Src1RC64", ":", "$", "src1", ")", ";", "<BUGS>", "dag", "InsPartVOP3DPP", "=", "(", "ins", "FPVRegInputMods", ":", "$", "src0_modifiers", ",", "VGPRSrc_32", ":", "$", "src0", ",", "VRegSrc_32", ":", "$", "src1", ")", ";", "<BUGE>", "let", "InsVOP3Base", "=", "!", "con", "(", "InsPartVOP3DPP", ",", "!", "if", "(", "HasOpSel", ",", "(", "ins", "op_sel0", ":", "$", "op_sel", ")", ",", "(", "ins", ")", ")", ")", ";", "let", "AsmVOP3Base", "=", "<STR_LIT>", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	621,035	[ ";" ]	[ "assert", "(", "(", "StoreVT", ".", "getVectorNumElements", "(", ")", "!=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Handle v3f16", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", "->", "hasUnpackedD16VMem", "(", ")", ")", "{", "EVT", "IntStoreVT", "=", "StoreVT", ".", "changeTypeToInteger", "(", ")", ";", "SDValue", "IntVData", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "IntStoreVT", ",", "VData", ")", ";", "EVT", "EquivStoreVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MVT", "::", "i32", ",", "StoreVT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "ZExt", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "EquivStoreVT", ",", "IntVData", ")", ";", "return", "DAG", ".", "UnrollVectorOp", "(", "ZExt", ".", "getNode", "(", ")", ")", ";", "}", "assert", "(", "isTypeLegal", "(", "StoreVT", ")", ")", ";", "return", "VData" ]
LLVM	Hexagon	TD	stmt_completion	DSP	621,036	[ "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
LLVM	PowerPC	TD	program_repair	CPU	621,037	[ "<FIXS>", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "FRSP_rec", "<FIXE>" ]	[ "def", ":", "InstRW", "[", "P9_DPOpAndALU2Op_10C", ",", "IP_EXEC_1C", ",", "IP_EXEC_1C", ",", "DISP_3SLOTS_1C", ",", "DISP_1C", "]", ",", "(", "instrs", "<BUGS>", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "FRSPo", "<BUGE>", ")", ">", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	621,038	[ "}" ]	[ "return", "false", ";", "}", "assert", "(", "BlockStates", ".", "empty", "(", ")", "&&", "DirtySuccessors", ".", "empty", "(", ")", "&&", "<STR_LIT>", "X86VZeroUpper state should be clear", "<STR_LIT>", ")", ";", "BlockStates", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "processBasicBlock", "(", "MBB", ")", ";", "if", "(", "FnHasLiveInYmm", ")", "addDirtySuccessor", "(", "MF", ".", "front", "(", ")", ")", ";", "while", "(", "!", "DirtySuccessors", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "", "DirtySuccessors", ".", "back", "(", ")", ";", "DirtySuccessors", ".", "pop_back", "(", ")", ";", "BlockState", "&", "BBState", "=", "BlockStates", "[", "MBB", ".", "getNumber", "(", ")", "]", ";", "if", "(", "BBState", ".", "FirstUnguardedCall", "!=", "MBB", ".", "end", "(", ")", ")", "insertVZeroUpper", "(", "BBState", ".", "FirstUnguardedCall", ",", "MBB", ")", ";", "if", "(", "BBState", ".", "ExitState", "==", "PASS_THROUGH", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "MBB #", "<STR_LIT>", "<<", "MBB", ".", "getNumber", "(", ")", "<<", "<STR_LIT>", " was Pass-through, is now Dirty-out.\\n", "<STR_LIT>", ")", ";", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "SI", "=", "MBB", ".", "succ_begin", "(", ")", ",", "SE", "=", "MBB", ".", "succ_end", "(", ")", ";", "SI", "!=", "SE", ";", "++", "SI", ")", "addDirtySuccessor", "(", "", "*", "SI", ")", ";", "}" ]
LLVM	AArch64	TD	next_suggestion	CPU	621,039	[ "}" ]	[ "let", "EncoderMethod", "=", "<STR_LIT>", "#", "OFFSET", ";", "let", "DecoderMethod", "=", "<STR_LIT>", "#", "OFFSET", ";", "let", "ParserMatchClass", "=", "!", "cast", "<", "AsmOperandClass", ">", "(", "<STR_LIT>", "#", "OFFSET", "#", "<STR_LIT>", ")", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	621,040	[ "<NUM_LIT>", ">", ";" ]	[ "def", "MVE_VSHLL_immu8th", ":", "MVE_VSHLL_imm8", "<", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,041	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	stmt_completion	CPU	621,042	[ ")", ")", ";" ]	[ "if", "(", "stack_realign_fp", ")", "return", "(", "(", "from", "==", "ARG_POINTER_REGNUM", "&&", "to", "==", "HARD_FRAME_POINTER_REGNUM", ")", "\|\|", "(", "from", "==", "FRAME_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	621,043	[ ")", ";" ]	[ "if", "(", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureTrapHandler", ")", ")", "MaxNumSGPRs", "-=", "std", "::", "min", "(", "MaxNumSGPRs", ",", "(", "unsigned", ")", "TRAP_NUM_SGPRS", ")", ";", "MaxNumSGPRs", "=", "alignDown", "(", "MaxNumSGPRs", ",", "getSGPRAllocGranule", "(", "STI", ")", ")", ";", "return", "std", "::", "min", "(", "MaxNumSGPRs", ",", "AddressableNumSGPRs" ]
GCC	mn10200	MD	next_suggestion	MPU	621,044	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ior", ":", "HI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	X86	CPP	stmt_completion	CPU	621,045	[ "Val", ",", "getContext", "(", ")", ")", ";" ]	[ "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "Disp", ",", "Start", ",", "End", ",", "Size", ")", ";", "}", "}", "else", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "int64_t", "Val", "=", "Parser", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "", "Disp", "=", "MCConstantExpr", "::", "Create", "(", "Val", ",", "getContext", "(", ")", ")", ";", "if", "(", "SegReg", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "SegReg", ",", "Disp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Scale", ",", "Start", ",", "End", ",", "Size", ")", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "Disp", ",", "Start", ",", "End", ",", "Size", ")", ";", "}", "else", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Star", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "IdxRegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "ParseRegister", "(", "IndexReg", ",", "IdxRegLoc", ",", "End", ")", ")", "return", "ErrorOperand", "(", "IdxRegLoc", ",", "<STR_LIT>", "Expected register", "<STR_LIT>", ")", ";", "Scale", "=", "Val", ";", "}", "else", "return", "ErrorOperand", "(", "Loc", ",", "<STR_LIT>", "Unexpected token", "<STR_LIT>", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Plus", ")", "\|\|", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "bool", "isPlus", "=", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Plus", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "PlusLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "int64_t", "Val", "=", "Parser", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Star", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "IdxRegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "ParseRegister", "(", "IndexReg", ",", "IdxRegLoc", ",", "End", ")", ")", "return", "ErrorOperand", "(", "IdxRegLoc", ",", "<STR_LIT>", "Expected register", "<STR_LIT>", ")", ";", "Scale", "=", "Val", ";", "}", "else", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "const", "MCExpr", "", "ValExpr", "=", "MCConstantExpr", "::", "Create", "(" ]
GCC	aarch64	CPP	code_generation	CPU	621,046	[ "rtx", "function_expander", "::", "generate_insn", "(", "insn_code", "icode", ")", "{", "expand_insn", "(", "icode", ",", "m_ops", ".", "length", "(", ")", ",", "m_ops", ".", "address", "(", ")", ")", ";", "return", "function_returns_void_p", "(", ")", "?", "const0_rtx", ":", "m_ops", "[", "<NUM_LIT>", "]", ".", "value", ";", "}" ]	[ "Generate", "instruction", "ICODE", ",", "given", "that", "its", "operands", "have", "already", "been", "added", "to", "M_OPS", ".", "Return", "the", "value", "of", "the", "first", "operand", "." ]
GCC	rs6000	MD	next_suggestion	CPU	621,047	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	X86	TD	stmt_completion	CPU	621,048	[ "]", ">", ";" ]	[ "def", "SKXPort56", ":", "ProcResGroup", "<", "[", "SKXPort5", ",", "SKXPort6" ]
GCC	arm	MD	next_suggestion	CPU	621,049	[ "ops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DImode", ",", "regno", "+", "<NUM_LIT>", ")" ]	[ "<STR_LIT>", "{", "int", "regno", "=", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "rtx", "ops", "[", "<NUM_LIT>", "]", "ops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DImode", ",", "regno", "+", "<NUM_LIT>", ")", "ops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DImode", ",", "regno", "+", "<NUM_LIT>", ")" ]
LLVM	AArch64	CPP	next_suggestion	CPU	621,050	[ "return", "-", "<NUM_LIT>", ";" ]	[ "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "TokError", "(", "<STR_LIT>", "vector register expected", "<STR_LIT>", ")", ";", "return", "-", "<NUM_LIT>", ";", "}", "StringRef", "Name", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "size_t", "Start", "=", "<NUM_LIT>", ",", "Next", "=", "Name", ".", "find", "(", "'", ".", "'", ")", ";", "StringRef", "Head", "=", "Name", ".", "slice", "(", "Start", ",", "Next", ")", ";", "unsigned", "RegNum", "=", "matchRegisterNameAlias", "(", "Head", ",", "RegKind", "::", "NeonVector", ")", ";", "if", "(", "RegNum", ")", "{", "if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "{", "Kind", "=", "Name", ".", "slice", "(", "Next", ",", "StringRef", "::", "npos", ")", ";", "if", "(", "!", "isValidVectorKind", "(", "Kind", ")", ")", "{", "TokError", "(", "<STR_LIT>", "invalid vector kind qualifier", "<STR_LIT>", ")", ";", "return", "-", "<NUM_LIT>", ";", "}", "}", "Parser", ".", "Lex", "(", ")", ";", "return", "RegNum", ";", "}", "if", "(", "expected", ")", "TokError", "(", "<STR_LIT>", "vector register expected", "<STR_LIT>", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,051	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,052	[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]	[ "def", "J4_cmpgt_fp1_jump_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "GeneralSubRegs", ":", "$", "Rt16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56336eb0", ",", "TypeCJ", ">", ",", "Enc_6a5972", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	621,053	[ "let", "OutOfSlotData", "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "acc", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "=", "sw", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "HasImm", "=", "<NUM_LIT>", ";", "let", "immOpNum", "=", "<NUM_LIT>", ";" ]
GCC	s390	CPP	program_repair	MPU	621,054	[ "<FIXS>", "t", "=", "build2", "(", "POINTER_PLUS_EXPR", ",", "ptr_type_node", ",", "t", ",", "size_int", "(", "UNITS_PER_WORD", "-", "size", ")", ")", ";", "<FIXE>", "<FIXS>", "t", "=", "build2", "(", "POINTER_PLUS_EXPR", ",", "ptr_type_node", ",", "t", ",", "size_int", "(", "size", ")", ")", ";", "<FIXE>" ]	[ "t", "=", "ovf", ";", "if", "(", "size", "UNITS_PER_WORD", ")", "<BUGS>", "t", "=", "build2", "(", "PLUS_EXPR", ",", "ptr_type_node", ",", "t", ",", "fold_convert", "(", "ptr_type_node", ",", "size_int", "(", "UNITS_PER_WORD", "-", "size", ")", ")", ")", ";", "<BUGE>", "gimplify_expr", "(", "&", "t", ",", "pre_p", ",", "NULL", ",", "is_gimple_val", ",", "fb_rvalue", ")", ";", "u", "=", "build2", "(", "GIMPLE_MODIFY_STMT", ",", "void_type_node", ",", "addr", ",", "t", ")", ";", "gimplify_and_add", "(", "u", ",", "pre_p", ")", ";", "<BUGS>", "t", "=", "build2", "(", "PLUS_EXPR", ",", "ptr_type_node", ",", "t", ",", "fold_convert", "(", "ptr_type_node", ",", "size_int", "(", "size", ")", ")", ")", ";", "<BUGE>", "t", "=", "build2", "(", "GIMPLE_MODIFY_STMT", ",", "ptr_type_node", ",", "ovf", ",", "t", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";" ]
GCC	i386	CPP	next_suggestion	CPU	621,055	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "mmask32", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_cmpgt_epu16_mask", "(", "_", "_", "m512i", "_", "_", "A", ",", "_", "_", "m512i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "mmask32", ")", "_", "_", "builtin_ia32_ucmpw512_mask", "(", "(", "_", "_", "v32hi", ")", "_", "_", "A", ",", "(", "_", "_", "v32hi", ")", "_", "_", "B", ",", "<NUM_LIT>", ",", "(", "_", "_", "mmask32", ")", "-", "<NUM_LIT>", ")", ";" ]
GCC	arm	MD	next_suggestion	CPU	621,056	[ "(", "xor", ":", "VDQ", "(", "match_operand", ":", "VDQ", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VDQ", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,057	[ "let", "Uses", "=", "[", "USR", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	stmt_completion	CPU	621,058	[ ",", "(", "_", "_", "v16qi", ")", "_", "_", "B", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]	[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_vpermi2varqi128_mask", "(", "(", "_", "_", "v16qi", ")", "_", "_", "A", ",", "(", "_", "_", "v16qi", ")", "_", "_", "I" ]
LLVM	ARM	TD	next_suggestion	CPU	621,059	[ "}", "]", ",", "vfp_f32imm_xform", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]	[ "def", "vfp_f32imm", ":", "Operand", "<", "f32", ">", ",", "PatLeaf", "<", "(", "f32", "fpimm", ")", ",", "[", "{", "return", "ARM_AM", ":", ":", "getFP32Imm", "(", "N", "-", ">", "getValueAPF", "(", ")", ")", "!", "=", "-", "<NUM_LIT>", ";" ]
LLVM	TPC	CPP	next_suggestion	Virtual ISA	621,060	[ "}" ]	[ "return", "false", ";", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "case", "Instruction", "::", "And", ":", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "return", "true", ";", "case", "Instruction", "::", "Sub", ":", "return", "true", ";", "case", "Instruction", "::", "ICmp", ":", "return", "FoldComparisons", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	621,061	[ "}" ]	[ "def", "_4H", ":", "N2VShiftAdd", "<", "<NUM_LIT>", ",", "u", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "VPR64", ",", "v4i16", ",", "shr_imm16", ",", "OpNode", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	621,062	[ "Mask", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", ",", "Input", ",", "Mask", "}", ")", ";" ]	[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "masked scatters: storing to a vector of pointers\\n", "<STR_LIT>", ")", ";", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "Intrinsic", "::", "arm_mve_vstr_scatter_base", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", ",", "Input", "}", ")", ";", "else", "return", "Builder", ".", "CreateIntrinsic", "(", "Intrinsic", "::", "arm_mve_vstr_scatter_base_predicated", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "," ]
LLVM	AArch64	CPP	code_generation	CPU	621,063	[ "bool", "AArch64TargetLowering", "::", "isExtractSubvectorCheap", "(", "EVT", "ResVT", ",", "EVT", "SrcVT", ",", "unsigned", "Index", ")", "const", "{", "if", "(", "!", "isOperationLegalOrCustom", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "ResVT", ")", ")", "return", "false", ";", "return", "(", "Index", "==", "<NUM_LIT>", "\|\|", "Index", "==", "ResVT", ".", "getVectorNumElements", "(", ")", ")", ";", "}" ]	[ "Return", "true", "if", "EXTRACT_SUBVECTOR", "is", "cheap", "for", "this", "result", "type", "with", "this", "index", "." ]
LLVM	Hexagon	TD	stmt_completion	DSP	621,064	[ ">", "Pe4", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>" ]
LLVM	Cpu0	CPP	next_suggestion	CPU	621,065	[ "OutStreamer", "->", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\t.set\\treorder", "<STR_LIT>", ")", ")", ";" ]	[ "if", "(", "OutStreamer", "->", "hasRawTextSupport", "(", ")", ")", "{", "if", "(", "Cpu0MFI", "->", "getEmitNOAT", "(", ")", ")", "OutStreamer", "->", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\t.set\\tat", "<STR_LIT>", ")", ")", ";", "OutStreamer", "->", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\t.set\\tmacro", "<STR_LIT>", ")", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	621,066	[ "}" ]	[ "bool", "hasVcmpxPermlaneHazard", "(", ")", "const", "{", "return", "HasVcmpxPermlaneHazard", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	621,067	[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]	[ "(", "unspec", ":", "CCFP", "[", "(", "match_operand", ":", "VSX_B", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VSX_B" ]
LLVM	TPC	CPP	next_suggestion	Virtual ISA	621,068	[ "}" ]	[ "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";" ]
GCC	loongarch	CPP	stmt_completion	CPU	621,069	[ "return", "true", ";" ]	[ "static", "bool", "loongarch_frame_pointer_required", "(", "void", ")", "{", "if", "(", "cfun", "->", "calls_alloca", ")" ]
LLVM	AMDGPU	CPP	code_generation	GPU	621,070	[ "bool", "SIOptimizeExecMaskingPreRA", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "const", "bool", "Wave32", "=", "ST", ".", "isWave32", "(", ")", ";", "AndOpc", "=", "Wave32", "?", "AMDGPU", "::", "S_AND_B32", ":", "AMDGPU", "::", "S_AND_B64", ";", "Andn2Opc", "=", "Wave32", "?", "AMDGPU", "::", "S_ANDN2_B32", ":", "AMDGPU", "::", "S_ANDN2_B64", ";", "OrSaveExecOpc", "=", "Wave32", "?", "AMDGPU", "::", "S_OR_SAVEEXEC_B32", ":", "AMDGPU", "::", "S_OR_SAVEEXEC_B64", ";", "XorTermrOpc", "=", "Wave32", "?", "AMDGPU", "::", "S_XOR_B32_term", ":", "AMDGPU", "::", "S_XOR_B64_term", ";", "CondReg", "=", "MCRegister", "::", "from", "(", "Wave32", "?", "AMDGPU", "::", "VCC_LO", ":", "AMDGPU", "::", "VCC", ")", ";", "ExecReg", "=", "MCRegister", "::", "from", "(", "Wave32", "?", "AMDGPU", "::", "EXEC_LO", ":", "AMDGPU", "::", "EXEC", ")", ";", "DenseSet", "<", "Register", ">", "RecalcRegs", "(", "{", "AMDGPU", "::", "EXEC_LO", ",", "AMDGPU", "::", "EXEC_HI", "}", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "if", "(", "optimizeElseBranch", "(", "MBB", ")", ")", "{", "RecalcRegs", ".", "insert", "(", "AMDGPU", "::", "SCC", ")", ";", "Changed", "=", "true", ";", "}", "if", "(", "optimizeVcndVcmpPair", "(", "MBB", ")", ")", "{", "RecalcRegs", ".", "insert", "(", "AMDGPU", "::", "VCC_LO", ")", ";", "RecalcRegs", ".", "insert", "(", "AMDGPU", "::", "VCC_HI", ")", ";", "RecalcRegs", ".", "insert", "(", "AMDGPU", "::", "SCC", ")", ";", "Changed", "=", "true", ";", "}", "if", "(", "MBB", ".", "succ_empty", "(", ")", ")", "{", "if", "(", "MBB", ".", "empty", "(", ")", ")", "continue", ";", "MachineInstr", "&", "Term", "=", "MBB", ".", "back", "(", ")", ";", "if", "(", "Term", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "S_ENDPGM", "\|\|", "Term", ".", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "SmallVector", "<", "MachineBasicBlock", "", ",", "<NUM_LIT>", ">", "Blocks", "(", "{", "&", "MBB", "}", ")", ";", "while", "(", "!", "Blocks", ".", "empty", "(", ")", ")", "{", "auto", "CurBB", "=", "Blocks", ".", "pop_back_val", "(", ")", ";", "auto", "I", "=", "CurBB", "->", "rbegin", "(", ")", ",", "E", "=", "CurBB", "->", "rend", "(", ")", ";", "if", "(", "I", "!=", "E", ")", "{", "if", "(", "I", "->", "isUnconditionalBranch", "(", ")", "\|\|", "I", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_ENDPGM", ")", "++", "I", ";", "else", "if", "(", "I", "->", "isBranch", "(", ")", ")", "continue", ";", "}", "while", "(", "I", "!=", "E", ")", "{", "if", "(", "I", "->", "isDebugInstr", "(", ")", ")", "{", "I", "=", "std", "::", "next", "(", "I", ")", ";", "continue", ";", "}", "if", "(", "I", "->", "mayStore", "(", ")", "\|\|", "I", "->", "isBarrier", "(", ")", "\|\|", "I", "->", "isCall", "(", ")", "\|\|", "I", "->", "hasUnmodeledSideEffects", "(", ")", "\|\|", "I", "->", "hasOrderedMemoryRef", "(", ")", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Removing no effect instruction: ", "<STR_LIT>", "<<", "", "I", "<<", "'", "\\n", "'", ")", ";", "for", "(", "auto", "&", "Op", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", ")", "RecalcRegs", ".", "insert", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", "auto", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "Next", ";", "Changed", "=", "true", ";", "}", "if", "(", "I", "!=", "E", ")", "continue", ";", "for", "(", "auto", "", "Pred", ":", "CurBB", "->", "predecessors", "(", ")", ")", "{", "if", "(", "Pred", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", ")", "Blocks", ".", "push_back", "(", "Pred", ")", ";", "}", "}", "continue", ";", "}", "unsigned", "ScanThreshold", "=", "<NUM_LIT>", ";", "for", "(", "auto", "I", "=", "MBB", ".", "rbegin", "(", ")", ",", "E", "=", "MBB", ".", "rend", "(", ")", ";", "I", "!=", "E", "&&", "ScanThreshold", "--", ";", "++", "I", ")", "{", "if", "(", "!", "(", "I", "->", "isFullCopy", "(", ")", "&&", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "Register", "(", "ExecReg", ")", ")", ")", "continue", ";", "Register", "SavedExec", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "SavedExec", ".", "isVirtual", "(", ")", "&&", "MRI", "->", "hasOneNonDBGUse", "(", "SavedExec", ")", ")", "{", "MachineInstr", "", "SingleExecUser", "=", "&", "", "MRI", "->", "use_instr_nodbg_begin", "(", "SavedExec", ")", ";", "int", "Idx", "=", "SingleExecUser", "->", "findRegisterUseOperandIdx", "(", "SavedExec", ")", ";", "assert", "(", "Idx", "!=", "-", "<NUM_LIT>", ")", ";", "if", "(", "SingleExecUser", "->", "getParent", "(", ")", "==", "I", "->", "getParent", "(", ")", "&&", "!", "SingleExecUser", "->", "getOperand", "(", "Idx", ")", ".", "isImplicit", "(", ")", "&&", "TII", "->", "isOperandLegal", "(", "", "SingleExecUser", ",", "Idx", ",", "&", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Redundant EXEC COPY: ", "<STR_LIT>", "<<", "", "I", "<<", "'", "\\n", "'", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "MRI", "->", "replaceRegWith", "(", "SavedExec", ",", "ExecReg", ")", ";", "LIS", "->", "removeInterval", "(", "SavedExec", ")", ";", "Changed", "=", "true", ";", "}", "}", "break", ";", "}", "}", "if", "(", "Changed", ")", "{", "for", "(", "auto", "Reg", ":", "RecalcRegs", ")", "{", "if", "(", "Reg", ".", "isVirtual", "(", ")", ")", "{", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "if", "(", "!", "MRI", "->", "reg_empty", "(", "Reg", ")", ")", "LIS", "->", "createAndComputeVirtRegInterval", "(", "Reg", ")", ";", "}", "else", "{", "LIS", "->", "removeAllRegUnitsForPhysReg", "(", "Reg", ")", ";", "}", "}", "}", "return", "Changed", ";", "}" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM	AMDGPU	TD	next_suggestion	GPU	621,071	[ "let", "Word1", "{", "<NUM_LIT>", "}", "=", "dst_rel", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "clamp", ";", "bits", "<", "<NUM_LIT>", ">", "dst_sel", "=", "dst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "dst_chan", "=", "dst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Word1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "bank_swizzle", ";", "let", "Word1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst_sel", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	621,072	[ "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";" ]	[ "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "<STR_LIT>", "::", "<STR_LIT>", "Pred", ",", "unsigned", "PredReg", ",", "unsigned", "MIFlags", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	621,073	[ "$", "LHS", ")", ",", "(", "i64", "<NUM_LIT>", ")", ")", ">", ";" ]	[ "def", "extract_high_v8i16", ":", "UnOpFrag", "<", "(", "extract_subvector", "(", "v8i16", "node", ":" ]
LLVM	P2	CPP	code_generation	MPU	621,074	[ "void", "P2InstrInfo", "::", "adjustStackPtr", "(", "unsigned", "SP", ",", "int64_t", "amount", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "DebugLoc", "DL", "=", "I", "!=", "MBB", ".", "end", "(", ")", "?", "I", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "unsigned", "inst", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "adjust stack pointer by ", "<STR_LIT>", "<<", "amount", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "if", "(", "amount", "<", "<NUM_LIT>", ")", "{", "inst", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "amount", "=", "-", "amount", ";", "}", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "amount", ")", ")", "{", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "amount", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "amount", ">>", "<NUM_LIT>", ")", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "inst", ")", ",", "SP", ")", ".", "addReg", "(", "SP", ")", ".", "addImm", "(", "amount", "&", "<NUM_LIT>", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", "Cannot adjust stack pointer by more than 32 bits (and adjusting by more than 20 bits never makes sense!)", "<STR_LIT>", ")", ";", "}", "}" ]	[ "Adjust", "SP", "by", "Amount", "bytes", "." ]
LLVM	ARM	CPP	program_repair	CPU	621,075	[ "<FIXS>", "if", "(", "!", "MRI", ".", "isReserved", "(", "ARM", "::", "LR", ")", "&&", "!", "MRI", ".", "isPhysRegUsed", "(", "ARM", "::", "LR", ")", "&&", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "<FIXE>" ]	[ "UnspilledCS1GPRs", ".", "erase", "(", "LRPos", ")", ";", "ForceLRSpill", "=", "false", ";", "<BUGS>", "if", "(", "!", "MRI", ".", "isReserved", "(", "ARM", "::", "LR", ")", "&&", "!", "MRI", ".", "isPhysRegUsed", "(", "ARM", "::", "LR", ")", ")", "<BUGE>", "ExtraCSSpill", "=", "true", ";", "}" ]
LLVM	ARM	CPP	stmt_completion	CPU	621,076	[ ",", "Range", ")", ";" ]	[ "return", "getParser", "(", ")", ".", "Warning", "(", "L", ",", "Msg" ]
LLVM	AMDGPU	TD	next_suggestion	GPU	621,077	[ "}" ]	[ "class", "R600ALU_Word0", ":", "R600_ALU_LDS_Word0", "{", "bits", "<", "<NUM_LIT>", ">", "src0_neg", ";", "bits", "<", "<NUM_LIT>", ">", "src1_neg", ";", "let", "Word0", "{", "<NUM_LIT>", "}", "=", "src0_neg", ";", "let", "Word0", "{", "<NUM_LIT>", "}", "=", "src1_neg", ";" ]
LLVM	X86	CPP	program_repair	CPU	621,078	[ "<FIXS>", "static", "void", "writeGadgetGraph", "(", "raw_ostream", "&", "OS", ",", "MachineFunction", "&", "MF", ",", "<FIXE>" ]	[ "AU", ".", "setPreservesCFG", "(", ")", ";", "}", "<BUGS>", "static", "void", "WriteGadgetGraph", "(", "raw_ostream", "&", "OS", ",", "MachineFunction", "&", "MF", ",", "<BUGE>", "MachineGadgetGraph", "*", "G", ")", "{", "WriteGraph", "(", "OS", ",", "G", ",", "false", ",", "<STR_LIT>", "Speculative gadgets for \\\"", "<STR_LIT>", "+", "MF", ".", "getName", "(", ")", "+", "<STR_LIT>", "\\\" function", "<STR_LIT>", ")", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	621,079	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MRm", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Imm", "{", "<NUM_LIT>", "}", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	621,080	[ "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRFEHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";" ]	[ "ScheduleHazardRecognizer", "::", "HazardType", "GCNHazardRecognizer", "::", "getHazardType", "(", "SUnit", "", "SU", ",", "int", "Stalls", ")", "{", "MachineInstr", "", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "SIInstrInfo", "::", "isSMRD", "(", "", "MI", ")", "&&", "checkSMRDHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "(", "SIInstrInfo", "::", "isVMEM", "(", "", "MI", ")", "\|\|", "SIInstrInfo", "::", "isFLAT", "(", "", "MI", ")", ")", "&&", "checkVMEMHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "SIInstrInfo", "::", "isVALU", "(", "", "MI", ")", "&&", "checkVALUHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "SIInstrInfo", "::", "isDPP", "(", "*", "MI", ")", "&&", "checkDPPHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkDivFMasHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRWLaneHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkGetRegHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkSetRegHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";" ]
LLVM	AMDGPU	TD	next_suggestion	GPU	621,081	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "offen", "=", "!", "if", "(", "!", "eq", "(", "addrKind", ",", "BUFAddrKind", ".", "OffEn", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "addrKind", ",", "BUFAddrKind", ".", "BothEn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "bits", "<", "<NUM_LIT>", ">", "idxen", "=", "!", "if", "(", "!", "eq", "(", "addrKind", ",", "BUFAddrKind", ".", "IdxEn", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "addrKind", ",", "BUFAddrKind", ".", "BothEn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "bits", "<", "<NUM_LIT>", ">", "addr64", "=", "!", "if", "(", "!", "eq", "(", "addrKind", ",", "BUFAddrKind", ".", "Addr64", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "bits", "<", "<NUM_LIT>", ">", "has_vaddr", "=", "!", "if", "(", "!", "eq", "(", "addrKind", ",", "BUFAddrKind", ".", "Offset", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";" ]
GCC	i386	MD	next_suggestion	CPU	621,082	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	621,083	[ "case", "Hexagon", "::", "DoubleRegsRegClassID", ":" ]	[ "unsigned", "HexagonEarlyIfConversion", "::", "buildMux", "(", "MachineBasicBlock", "", "B", ",", "MachineBasicBlock", "::", "iterator", "At", ",", "const", "TargetRegisterClass", "", "DRC", ",", "unsigned", "PredR", ",", "unsigned", "TR", ",", "unsigned", "TSR", ",", "unsigned", "FR", ",", "unsigned", "FSR", ")", "{", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "switch", "(", "DRC", "->", "getID", "(", ")", ")", "{", "case", "Hexagon", "::", "IntRegsRegClassID", ":", "case", "Hexagon", "::", "IntRegsLow8RegClassID", ":", "Opc", "=", "Hexagon", "::", "C2_mux", ";", "break", ";" ]
GCC	rs6000	CPP	stmt_completion	CPU	621,084	[ "=", "_", "_", "b7", ";" ]	[ "_", "_", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "b3", ";", "_", "_", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "b4", ";", "_", "_", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "b5", ";", "_", "_", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "b6", ";", "_", "_", "res", ".", "as_char", "[", "<NUM_LIT>", "]" ]
LLVM	CellSPU	CPP	stmt_completion	MPU	621,085	[ ")", ")", ";" ]	[ "printOp", "(", "MI", "->", "getOperand", "(", "OpNo" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	621,086	[ "return", "MCDisassembler", "::", "Success", ";" ]	[ "static", "DecodeStatus", "DecodeIntRegsRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", ",", "void", "const", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "IntRegDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";" ]
GCC	nds32	MD	stmt_completion	CPU	621,087	[ "match_test", "<STR_LIT>", ")" ]	[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "and", "(" ]
LLVM	X86	CPP	code_generation	CPU	621,088	[ "void", "X86FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "X86MachineFunctionInfo", "", "X86FI", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Terminator", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Terminator", ";", "DebugLoc", "DL", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "const", "bool", "Is64BitILP32", "=", "STI", ".", "isTarget64BitILP32", "(", ")", ";", "unsigned", "FramePtr", "=", "TRI", "->", "getFrameRegister", "(", "MF", ")", ";", "unsigned", "MachineFramePtr", "=", "Is64BitILP32", "?", "getX86SubSuperRegister", "(", "FramePtr", ",", "<NUM_LIT>", ")", ":", "FramePtr", ";", "bool", "IsWin64Prologue", "=", "MF", ".", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", "->", "usesWindowsCFI", "(", ")", ";", "bool", "NeedsWin64CFI", "=", "IsWin64Prologue", "&&", "MF", ".", "getFunction", "(", ")", "->", "needsUnwindTableEntry", "(", ")", ";", "bool", "IsFunclet", "=", "MBBI", "==", "MBB", ".", "end", "(", ")", "?", "false", ":", "isFuncletReturnInstr", "(", "", "MBBI", ")", ";", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "uint64_t", "MaxAlign", "=", "calculateMaxStackAlign", "(", "MF", ")", ";", "unsigned", "CSSize", "=", "X86FI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "uint64_t", "NumBytes", "=", "<NUM_LIT>", ";", "if", "(", "IsFunclet", ")", "{", "assert", "(", "HasFP", "&&", "<STR_LIT>", "EH funclets without FP not yet implemented", "<STR_LIT>", ")", ";", "NumBytes", "=", "getWinEHFuncletFrameSize", "(", "MF", ")", ";", "}", "else", "if", "(", "HasFP", ")", "{", "uint64_t", "FrameSize", "=", "StackSize", "-", "SlotSize", ";", "NumBytes", "=", "FrameSize", "-", "CSSize", ";", "if", "(", "TRI", "->", "needsStackRealignment", "(", "MF", ")", "&&", "!", "IsWin64Prologue", ")", "NumBytes", "=", "alignTo", "(", "FrameSize", ",", "MaxAlign", ")", ";", "}", "else", "{", "NumBytes", "=", "StackSize", "-", "CSSize", ";", "}", "uint64_t", "SEHStackAllocAmt", "=", "NumBytes", ";", "if", "(", "HasFP", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "X86", "::", "POP64r", ":", "X86", "::", "POP32r", ")", ",", "MachineFramePtr", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "MachineBasicBlock", "::", "iterator", "FirstCSPop", "=", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "unsigned", "Opc", "=", "PI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "X86", "::", "DBG_VALUE", "&&", "!", "PI", "->", "isTerminator", "(", ")", ")", "{", "if", "(", "(", "Opc", "!=", "X86", "::", "POP32r", "\|\|", "!", "PI", "->", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", "&&", "(", "Opc", "!=", "X86", "::", "POP64r", "\|\|", "!", "PI", "->", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", ")", "break", ";", "FirstCSPop", "=", "PI", ";", "}", "--", "MBBI", ";", "}", "MBBI", "=", "FirstCSPop", ";", "if", "(", "IsFunclet", "&&", "Terminator", "->", "getOpcode", "(", ")", "==", "X86", "::", "CATCHRET", ")", "emitCatchRetReturnValue", "(", "MBB", ",", "FirstCSPop", ",", "&", "", "Terminator", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "NumBytes", "\|\|", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "NumBytes", "+=", "mergeSPUpdates", "(", "MBB", ",", "MBBI", ",", "true", ")", ";", "if", "(", "(", "TRI", "->", "needsStackRealignment", "(", "MF", ")", "\|\|", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "&&", "!", "IsFunclet", ")", "{", "if", "(", "TRI", "->", "needsStackRealignment", "(", "MF", ")", ")", "MBBI", "=", "FirstCSPop", ";", "unsigned", "SEHFrameOffset", "=", "calculateSetFPREG", "(", "SEHStackAllocAmt", ")", ";", "uint64_t", "LEAAmount", "=", "IsWin64Prologue", "?", "SEHStackAllocAmt", "-", "SEHFrameOffset", ":", "-", "CSSize", ";", "if", "(", "LEAAmount", "!=", "<NUM_LIT>", ")", "{", "unsigned", "Opc", "=", "getLEArOpcode", "(", "Uses64BitFramePtr", ")", ";", "addRegOffset", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ",", "FramePtr", ",", "false", ",", "LEAAmount", ")", ";", "--", "MBBI", ";", "}", "else", "{", "unsigned", "Opc", "=", "(", "Uses64BitFramePtr", "?", "X86", "::", "MOV64rr", ":", "X86", "::", "MOV32rr", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "FramePtr", ")", ";", "--", "MBBI", ";", "}", "}", "else", "if", "(", "NumBytes", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "NumBytes", ",", "true", ")", ";", "--", "MBBI", ";", "}", "if", "(", "NeedsWin64CFI", "&&", "MF", ".", "hasWinCFI", "(", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "SEH_Epilogue", ")", ")", ";", "if", "(", "Terminator", "==", "MBB", ".", "end", "(", ")", "\|\|", "!", "isTailCallOpcode", "(", "Terminator", "->", "getOpcode", "(", ")", ")", ")", "{", "int", "Offset", "=", "-", "<NUM_LIT>", "", "X86FI", "->", "getTCReturnAddrDelta", "(", ")", ";", "assert", "(", "Offset", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "TCDelta should never be positive", "<STR_LIT>", ")", ";", "if", "(", "Offset", ")", "{", "Offset", "+=", "mergeSPUpdates", "(", "MBB", ",", "Terminator", ",", "true", ")", ";", "emitSPUpdate", "(", "MBB", ",", "Terminator", ",", "Offset", ",", "true", ")", ";", "}", "}", "}" ]	[ "Insert", "epilog", "code", "into", "the", "function", "." ]
LLVM	CellSPU	TD	stmt_completion	MPU	621,089	[ "<", "v4i32", ">", ";" ]	[ "def", "v4i32", ":", "SHLQBYVecInst" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	621,090	[ "unsigned", "MinMask", "=", "std", "::", "min", "(", "CI", ".", "DMask", ",", "Paired", ".", "DMask", ")", ";" ]	[ "int", "Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "CI", ".", "I", "->", "getOpcode", "(", ")", ",", "op", ")", ";", "if", "(", "AMDGPU", "::", "getNamedOperandIdx", "(", "Paired", ".", "I", "->", "getOpcode", "(", ")", ",", "op", ")", "!=", "Idx", ")", "return", "false", ";", "if", "(", "Idx", "!=", "-", "<NUM_LIT>", "&&", "CI", ".", "I", "->", "getOperand", "(", "Idx", ")", ".", "getImm", "(", ")", "!=", "Paired", ".", "I", "->", "getOperand", "(", "Idx", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}", "unsigned", "MaxMask", "=", "std", "::", "max", "(", "CI", ".", "DMask", ",", "Paired", ".", "DMask", ")", ";" ]
LLVM	AArch64	CPP	code_generation	CPU	621,091	[ "bool", "AArch64FrameLowering", "::", "canUseAsPrologue", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFunction", "", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "", "TmpMBB", "=", "const_cast", "<", "MachineBasicBlock", "", ">", "(", "&", "MBB", ")", ";", "const", "AArch64Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ";", "const", "AArch64RegisterInfo", "", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "AArch64TargetLowering", "", "TLI", "=", "Subtarget", ".", "getTargetLowering", "(", ")", ";", "const", "AArch64FunctionInfo", "", "AFI", "=", "MF", "->", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "hasSwiftAsyncContext", "(", ")", ")", "{", "const", "AArch64RegisterInfo", "&", "TRI", "=", "", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "LivePhysRegs", "LiveRegs", "(", "TRI", ")", ";", "getLiveRegsForEntryMBB", "(", "LiveRegs", ",", "MBB", ")", ";", "if", "(", "!", "LiveRegs", ".", "available", "(", "MRI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "\|\|", "!", "LiveRegs", ".", "available", "(", "MRI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", "false", ";", "}", "if", "(", "MF", "->", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", "->", "hasStackProbing", "(", ")", "&&", "MBB", ".", "isLiveIn", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "!", "RegInfo", "->", "hasStackRealignment", "(", "", "MF", ")", "&&", "!", "TLI", "->", "hasInlineStackProbe", "(", "*", "MF", ")", ")", "return", "true", ";", "return", "findScratchNonCalleeSaveRegister", "(", "TmpMBB", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]	[ "Check", "whether", "or", "not", "the", "given", "MBB", "can", "be", "used", "as", "a", "prologue", "for", "the", "target", "." ]
GCC	aarch64	CPP	code_generation	CPU	621,092	[ "static", "bool", "aarch64_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fndecl", "ATTRIBUTE_UNUSED", ")", "{", "HOST_WIDE_INT", "size", ";", "machine_mode", "ag_mode", ";", "int", "count", ";", "if", "(", "!", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "TREE_CODE", "(", "type", ")", "!=", "COMPLEX_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=", "VECTOR_TYPE", ")", "return", "false", ";", "if", "(", "aarch64_vfp_is_call_or_return_candidate", "(", "TYPE_MODE", "(", "type", ")", ",", "type", ",", "&", "ag_mode", ",", "&", "count", ",", "NULL", ")", ")", "return", "false", ";", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "return", "(", "size", "<", "<NUM_LIT>", "\|\|", "size", ">", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", ";", "}" ]	[ "Implement", "TARGET_RETURN_IN_MEMORY", ".", "If", "the", "type", "T", "of", "the", "result", "of", "a", "function", "is", "such", "that", "void", "func", "(", "T", "arg", ")", "would", "require", "that", "arg", "be", "passed", "as", "a", "value", "in", "a", "register", "(", "or", "set", "of", "registers", ")", "according", "to", "the", "parameter", "passing", "rules", ",", "then", "the", "result", "is", "returned", "in", "the", "same", "registers", "as", "would", "be", "used", "for", "such", "an", "argument", "." ]
GCC	microblaze	MD	stmt_completion	MPU	621,093	[ "<NUM_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand" ]
LLVM	AMDGPU	TD	next_suggestion	GPU	621,094	[ "}" ]	[ "let", "MIOperandInfo", "=", "(", "ops", "R600_TReg32_X", ":", "$", "ptr", ",", "i32imm", ":", "$", "index", ")", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
LLVM	M68k	CPP	next_suggestion	MPU	621,095	[ "}" ]	[ "Inst", ".", "setLoc", "(", "Loc", ")", ";", "Out", ".", "emitInstruction", "(", "Inst", ",", "STI", ")", ";", "return", "false", ";" ]
LLVM	TPC	TD	stmt_completion	Virtual ISA	621,096	[ "<STR_LIT>", ";" ]	[ "class", "VpuInst_MovIType", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "Rdst", ",", "Operand", "Isrc", ",", "string", "asmstr", ",", "Operand", "Pred", ">", ":", "VectorInstShort", "<", "opc", ",", "asmstr", ">", "{", "let", "OutOperandList", "=", "(", "outs", "Rdst", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "(", "ins", "TPCImm", "<", "Isrc", ">", ":", "$", "src", ",", "DataType", ":", "$", "optype", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "Pred", ":", "$", "pred", ")", ";", "let", "Itinerary", "=", "IIC_VectorOp", ";", "let", "isReMaterializable", "=", "<NUM_LIT>", ";", "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "src", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "=", "sw", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "HasImm", "=", "<NUM_LIT>", ";", "let", "immOpNum", "=", "<NUM_LIT>", ";", "let", "Constraints", "=" ]
LLVM	CSKY	CPP	next_suggestion	CPU	621,097	[ "else", "if", "(", "v2sf", "&&", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";" ]	[ "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "DestReg", ",", "getKillRegState", "(", "true", ")", ")", ".", "addReg", "(", "DestReg", ",", "getKillRegState", "(", "true", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "true", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Define", "\|", "getDeadRegState", "(", "KillSrc", ")", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "return", ";", "}", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "STI", ".", "hasE2", "(", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "v2sf", "&&", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "v3sf", "&&", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "v2df", "&&", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "v3df", "&&", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	621,098	[ "}" ]	[ "let", "EncoderMethod", "=", "<STR_LIT>", "#", "shift", "#", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", "#", "shift", "#", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "tGPR", ":", "$", "base", ",", "i32imm", ":", "$", "offsimm", ")", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	621,099	[ "}" ]	[ "class", "BaseCRC32", "<", "bit", "sf", ",", "bits", "<", "<NUM_LIT>", ">", "sz", ",", "bit", "C", ",", "RegisterClass", "StreamReg", ",", "SDPatternOperator", "OpNode", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", "GPR32", ":", "$", "Rd", ")", ",", "(", "ins", "GPR32", ":", "$", "Rn", ",", "StreamReg", ":", "$", "Rm", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "GPR32", ":", "$", "Rd", ",", "(", "OpNode", "GPR32", ":", "$", "Rn", ",", "StreamReg", ":", "$", "Rm", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteISReg", ",", "ReadI", ",", "ReadISReg", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sf", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "C", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "Predicates", "=", "[", "HasCRC", "]", ";" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

621,000

[ "SYSTEMZ_POSTREWRITE_NAME", ";" ]

[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return" ]

LLVM

Hexagon

TD

stmt_completion

DSP

621,001

[ ";" ]

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>" ]

LLVM

ARM

CPP

next_suggestion

CPU

621,002

[ "}" ]

[ "bool", "CanDeleteLEA", "=", "false", ";", "bool", "BaseRegKill", "=", "false", ";", "bool", "PreservedBaseReg", "=", "preserveBaseRegister", "(", "MI", ",", "User", ".", "MI", ",", "DeadSize", ",", "CanDeleteLEA", ",", "BaseRegKill", ")", ";", "if", "(", "!", "jumpTableFollowsTB", "(", "MI", ",", "User", ".", "CPEMI", ")", "&&", "!", "PreservedBaseReg", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Shrink JT: ", "<STR_LIT>", "<<", "*", "MI", ")", ";", "MachineInstr", "*", "CPEMI", "=", "User", ".", "CPEMI", ";", "unsigned", "Opc", "=", "ByteOk", "?", "ARM", "::", "t2TBB_JT", ":", "ARM", "::", "t2TBH_JT", ";", "MachineBasicBlock", "::", "iterator", "MI_JT", "=", "MI", ";", "MachineInstr", "*", "NewJTMI", "=", "BuildMI", "(", "*", "MBB", ",", "MI_JT", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "User", ".", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "BaseRegKill", ")", ")", ".", "addReg", "(", "IdxReg", ",", "getKillRegState", "(", "IdxRegKill", ")", ")", ".", "addJumpTableIndex", "(", "JTI", ",", "JTOP", ".", "getTargetFlags", "(", ")", ")", ".", "addImm", "(", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "BB#", "<STR_LIT>", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ": ", "<STR_LIT>", "<<", "*", "NewJTMI", ")", ";", "unsigned", "JTOpc", "=", "ByteOk", "?", "ARM", "::", "JUMPTABLE_TBB", ":", "ARM", "::", "JUMPTABLE_TBH", ";", "CPEMI", "->", "setDesc", "(", "TII", "->", "get", "(", "JTOpc", ")", ")", ";", "if", "(", "jumpTableFollowsTB", "(", "MI", ",", "User", ".", "CPEMI", ")", ")", "{", "NewJTMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "ARM", "::", "PC", ")", ";", "NewJTMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", "false", ")", ";", "if", "(", "CanDeleteLEA", ")", "{", "User", ".", "MI", "->", "eraseFromParent", "(", ")", ";", "DeadSize", "+=", "<NUM_LIT>", ";", "User", ".", "MI", "=", "NewJTMI", ";", "User", ".", "MaxDisp", "=", "<NUM_LIT>", ";", "User", ".", "NegOk", "=", "false", ";", "User", ".", "IsSoImm", "=", "false", ";", "User", ".", "KnownAlignment", "=", "false", ";", "}", "else", "{", "int", "CPEntryIdx", "=", "JumpTableEntryIndices", "[", "JTI", "]", ";", "auto", "&", "CPEs", "=", "CPEntries", "[", "CPEntryIdx", "]", ";", "auto", "Entry", "=", "std", "::", "find_if", "(", "CPEs", ".", "begin", "(", ")", ",", "CPEs", ".", "end", "(", ")", ",", "[", "&", "]", "(", "CPEntry", "&", "E", ")", "{", "return", "E", ".", "CPEMI", "==", "User", ".", "CPEMI", ";", "}", ")", ";", "++", "Entry", "->", "RefCount", ";", "CPUsers", ".", "emplace_back", "(", "CPUser", "(", "NewJTMI", ",", "User", ".", "CPEMI", ",", "<NUM_LIT>", ",", "false", ",", "false", ")", ")", ";" ]

LLVM

Z80old

CPP

next_suggestion

MPU

621,003

[ "}" ]

[ "OS", "<<", "<STR_LIT>", "\\tXDEF\\t", "<STR_LIT>", ";", "Symbol", "->", "print", "(", "OS", ",", "MAI", ")", ";", "OS", "<<", "'", "\\n", "'", ";" ]

LLVM

SystemZ

TD

next_suggestion

CPU

621,004

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD2", ";" ]

[ "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "V1", ";", "bits", "<", "<NUM_LIT>", ">", "BD2", ";", "bits", "<", "<NUM_LIT>", ">", "V3", ";", "bits", "<", "<NUM_LIT>", ">", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

pa

MD

next_suggestion

CPU

621,005

[ "<STR_LIT>" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CCFP", "<NUM_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]" ]

GCC

i386

MD

stmt_completion

CPU

621,006

[ "XFmode", ")" ]

[ "(", "use", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "rtx", "op0", "=", "gen_reg_rtx", "(", "XFmode", ")", "rtx", "op1", "=", "gen_reg_rtx", "(", "XFmode", ")", "rtx", "op2", "=", "gen_reg_rtx", "(" ]

LLVM

ARM

CPP

stmt_completion

CPU

621,007

[ ")", "{" ]

[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unhandled submode!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ARM", "::", "t2LDMIA_UPD", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ARM", "::", "t2LDMDB_UPD", ";", "}", "case", "ARM", "::", "t2STMIA", ":", "case", "ARM", "::", "t2STMDB", ":", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unhandled submode!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ARM", "::", "t2STMIA_UPD", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ARM", "::", "t2STMDB_UPD", ";", "}", "case", "ARM", "::", "VLDMSIA", ":", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unhandled submode!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ARM", "::", "VLDMSIA_UPD", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ARM", "::", "VLDMSDB_UPD", ";", "}", "case", "ARM", "::", "VLDMDIA", ":", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unhandled submode!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ARM", "::", "VLDMDIA_UPD", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ARM", "::", "VLDMDDB_UPD", ";", "}", "case", "ARM", "::", "VSTMSIA", ":", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unhandled submode!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ARM", "::", "VSTMSIA_UPD", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ARM", "::", "VSTMSDB_UPD", ";", "}", "case", "ARM", "::", "VSTMDIA", ":", "switch", "(", "Mode" ]

GCC

i386

MD

stmt_completion

CPU

621,008

[ "simple_return", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(" ]

GCC

pa

MD

stmt_completion

CPU

621,009

[ "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]

GCC

i386

CPP

stmt_completion

CPU

621,010

[ "_", "m256", "_", "_", "A", ",", "_", "_", "m256", "_", "_", "B", ",", "_", "_", "m256", "_", "_", "C", ",", "_", "_", "mmask8", "_", "_", "U", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m256", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask3_fnmsub_ps", "(", "_" ]

LLVM

Alpha

CPP

program_repair

MPU

621,011

[ "<FIXS>", "{", "Tmp3", "=", "MakeReg", "(", "MVT", "::", "f64", ")", ";", "BuildMI", "(", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "Tmp3", ")", ".", "addReg", "(", "Tmp1", ")", ";", "Tmp1", "=", "Tmp3", ";", "}", "<FIXE>", "<FIXS>", "{", "Tmp3", "=", "MakeReg", "(", "MVT", "::", "f64", ")", ";", "BuildMI", "(", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "Tmp3", ")", ".", "addReg", "(", "Tmp2", ")", ";", "Tmp1", "=", "Tmp2", ";", "}", "<FIXE>" ]

[ "Tmp2", "=", "SelectExpr", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "SetCC", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "f32", ")", "<BUGS>", "{", "Tmp3", "=", "MakeReg", "(", "MVT", "::", "f64", ")", ";", "BuildMI", "(", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "Tmp3", ")", ".", "addReg", "(", "Tmp1", ")", ";", "Tmp1", "=", "Tmp3", ";", "}", "<BUGE>", "if", "(", "SetCC", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "f32", ")", "<BUGS>", "{", "Tmp3", "=", "MakeReg", "(", "MVT", "::", "f64", ")", ";", "BuildMI", "(", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "Tmp3", ")", ".", "addReg", "(", "Tmp2", ")", ";", "Tmp1", "=", "Tmp2", ";", "}", "<BUGE>", "if", "(", "rev", ")", "std", "::", "swap", "(", "Tmp1", ",", "Tmp2", ")", ";", "Tmp3", "=", "MakeReg", "(", "MVT", "::", "f64", ")", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

621,012

[ "if", "(", "!", "RegZeroIsDDC", ")", "{" ]

[ "ErrorIfNotPending", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "Register name $", "<STR_LIT>", "+", "Name", "+", "<STR_LIT>", " can only be used in the pure-capability ABI", "<STR_LIT>", ")", ";", "return", "-", "<NUM_LIT>", ";", "}", "}", "if", "(", "CC", "==", "-", "<NUM_LIT>", ")", "{", "if", "(", "Name", "[", "<NUM_LIT>", "]", "==", "'", "c", "'", ")", "{", "if", "(", "Name", "==", "<STR_LIT>", "cnull", "<STR_LIT>", ")", "{", "CC", "=", "Mips", "::", "CNULL", ";", "}", "else", "{", "StringRef", "NumString", "=", "Name", ".", "substr", "(", "<NUM_LIT>", ")", ";", "int", "IntVal", ";", "if", "(", "NumString", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "IntVal", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "IntVal", "<", "<NUM_LIT>", "||", "IntVal", ">", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "IntVal", "==", "<NUM_LIT>", ")", "CC", "=", "<NUM_LIT>", ";", "else", "CC", "=", "Mips", "::", "C1", "+", "IntVal", "-", "<NUM_LIT>", ";", "}", "}", "else", "{", "int", "InvalidReg", "=", "StringSwitch", "<", "int", ">", "(", "Name", ")", ".", "Case", "(", "<STR_LIT>", "kr1c", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "kr2c", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "kcc", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "kdc", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "epcc", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "if", "(", "InvalidReg", ")", "{", "ErrorIfNotPending", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "Register $", "<STR_LIT>", "+", "Name", "+", "<STR_LIT>", " is no longer a general-purpose CHERI register. If you want ", "<STR_LIT>", "<STR_LIT>", "to access the special register use c{get,set}", "<STR_LIT>", "+", "Name", "+", "<STR_LIT>", " instead. If you really want to access $c", "<STR_LIT>", "+", "Twine", "(", "InvalidReg", ")", "+", "<STR_LIT>", " (which is ABI-reserved for kernel use and may be clobbered ", "<STR_LIT>", "<STR_LIT>", "at any time), use that instead.", "<STR_LIT>", ",", "Parser", ".", "getTok", "(", ")", ".", "getLocRange", "(", ")", ")", ";", "return", "-", "<NUM_LIT>", ";", "}", "CC", "=", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Case", "(", "<STR_LIT>", "ddc", "<STR_LIT>", ",", "Mips", "::", "DDC", ")", ".", "Case", "(", "<STR_LIT>", "idc", "<STR_LIT>", ",", "Mips", "::", "C26", ")", ".", "Default", "(", "-", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "CC", "==", "<NUM_LIT>", ")", "{", "bool", "RegZeroIsDDC", "=", "isCRegZeroDDC", "(", "Operands", ",", "Name", ")", ";", "if", "(", "Name", "==", "<STR_LIT>", "c0", "<STR_LIT>", ")", "{" ]

GCC

rs6000

MD

stmt_completion

CPU

621,013

[ ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

i386

CPP

stmt_completion

CPU

621,014

[ "artificial__", ")", ")", "_", "mm512_broadcastb_epi8", "(", "_", "_", "m128i", "_", "_", "A", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_" ]

GCC

ia64

CPP

next_suggestion

CPU

621,015

[ "first_instruction", "=", "saved_first_instruction", ";" ]

[ "int", "saved_first_instruction", ";", "int", "t", ";", "saved_first_instruction", "=", "first_instruction", ";", "in_safe_group_barrier", "=", "<NUM_LIT>", ";", "t", "=", "group_barrier_needed", "(", "insn", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

621,016

[ "=", "DestructiveInstType", ".", "Value", ";" ]

[ "DestructiveInstTypeEnum", "DestructiveInstType", "=", "NotDestructive", ";", "ElementSizeEnum", "ElementSize", "=", "ElementSizeNone", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "isPTestLike", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "isWhile", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "FalseLanes", ".", "Value", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

LLVM

R600

CPP

stmt_completion

GPU

621,017

[ "<STR_LIT>", ";" ]

[ "AMDGPUMCAsmInfo", "::", "AMDGPUMCAsmInfo", "(", "StringRef", "&", "TT", ")", ":", "MCAsmInfo", "(", ")", "{", "HasSingleParameterDotFile", "=", "false", ";", "HasSubsectionsViaSymbols", "=", "true", ";", "HasMachoZeroFillDirective", "=", "false", ";", "HasMachoTBSSDirective", "=", "false", ";", "HasStaticCtorDtorReferenceInStaticMode", "=", "false", ";", "LinkerRequiresNonEmptyDwarfLines", "=", "true", ";", "MaxInstLength", "=", "<NUM_LIT>", ";", "SeparatorString", "=", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "CommentColumn", "=", "<NUM_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "<STR_LIT>", ";", "LabelSuffix", "=", "<STR_LIT>", ":", "<STR_LIT>", ";", "GlobalPrefix", "=", "<STR_LIT>", "@", "<STR_LIT>", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";.", "<STR_LIT>", ";", "LinkerPrivateGlobalPrefix", "=", "<STR_LIT>", "!", "<STR_LIT>", ";", "InlineAsmStart", "=", "<STR_LIT>", ";#ASMSTART", "<STR_LIT>", ";", "InlineAsmEnd", "=", "<STR_LIT>", ";#ASMEND", "<STR_LIT>", ";", "AssemblerDialect", "=", "<NUM_LIT>", ";", "ZeroDirective", "=", "<STR_LIT>", ".zero", "<STR_LIT>", ";", "AsciiDirective", "=", "<STR_LIT>", ".ascii\\t", "<STR_LIT>", ";", "AscizDirective", "=", "<STR_LIT>", ".asciz\\t", "<STR_LIT>", ";", "Data8bitsDirective", "=", "<STR_LIT>", ".byte\\t", "<STR_LIT>", ";", "Data16bitsDirective", "=", "<STR_LIT>", ".short\\t", "<STR_LIT>", ";", "Data32bitsDirective", "=", "<STR_LIT>", ".long\\t", "<STR_LIT>", ";", "Data64bitsDirective", "=", "<STR_LIT>", ".quad\\t", "<STR_LIT>", ";", "GPRel32Directive", "=", "<NUM_LIT>", ";", "SunStyleELFSectionSwitchSyntax", "=", "true", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "HasMicrosoftFastStdCallMangling", "=", "false", ";", "AlignDirective", "=", "<STR_LIT>", ".align\\t", "<STR_LIT>", ";", "AlignmentIsInBytes", "=", "true", ";", "TextAlignFillValue", "=", "<NUM_LIT>", ";", "GlobalDirective", "=", "<STR_LIT>", ".global", "<STR_LIT>", ";", "HasSetDirective", "=", "false", ";", "HasAggressiveSymbolFolding", "=", "true", ";", "COMMDirectiveAlignmentIsInBytes", "=", "false", ";", "HasDotTypeDotSizeDirective", "=", "false", ";", "HasNoDeadStrip", "=", "true", ";", "WeakRefDirective", "=", "<STR_LIT>", ".weakref\\t" ]

LLVM

X86

CPP

next_suggestion

CPU

621,018

[ "unsigned", "Reg", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ";" ]

[ "SDValue", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "DL", ",", "GA", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "GA", "->", "getOffset", "(", ")", ",", "OpFlag", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getNode", "(", "WrapperKind", ",", "DL", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";", "if", "(", "PIC32", ")", "Offset", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "getPointerTy", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DebugLoc", "(", ")", ",", "getPointerTy", "(", ")", ")", ",", "Offset", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "SDValue", "Args", "[", "]", "=", "{", "Chain", ",", "Offset", "}", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "NodeTys", ",", "Args", ",", "<NUM_LIT>", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setAdjustsStack", "(", "true", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

621,019

[ "}" ]

[ "break", ";", "case", "ARM", "::", "LDMIA_UPD", ":", "case", "ARM", "::", "LDMDB_UPD", ":", "case", "ARM", "::", "LDMIB_UPD", ":", "case", "ARM", "::", "LDMDA_UPD", ":", "case", "ARM", "::", "t2LDMIA_UPD", ":", "case", "ARM", "::", "t2LDMDB_UPD", ":", "case", "ARM", "::", "t2STMIA_UPD", ":", "case", "ARM", "::", "t2STMDB_UPD", ":", "NeedDisjointWriteback", "=", "true", ";", "WritebackReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "break", ";", "}", "if", "(", "Val", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "Val", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "i", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "NeedDisjointWriteback", "&&", "WritebackReg", "==", "Inst", ".", "end", "(", ")", "[", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "}" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

621,020

[ "SDNode", "*", "N0Lo", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "MVT", "::", "i32", ",", "N0", ",", "Sub0", ")", ";" ]

[ "if", "(", "TII", "->", "isLegalFLATOffset", "(", "COffsetVal", ",", "AS", ",", "IsSigned", ")", ")", "{", "Addr", "=", "N0", ";", "OffsetVal", "=", "COffsetVal", ";", "}", "else", "{", "SDLoc", "DL", "(", "N", ")", ";", "uint64_t", "RemainderOffset", ";", "std", "::", "tie", "(", "OffsetVal", ",", "RemainderOffset", ")", "=", "TII", "->", "splitFlatOffset", "(", "COffsetVal", ",", "AS", ",", "IsSigned", ")", ";", "SDValue", "AddOffsetLo", "=", "getMaterializedScalarImm32", "(", "Lo_32", "(", "RemainderOffset", ")", ",", "DL", ")", ";", "SDValue", "Clamp", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i1", ")", ";", "if", "(", "Addr", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Opnds", ";", "Opnds", ".", "push_back", "(", "N0", ")", ";", "Opnds", ".", "push_back", "(", "AddOffsetLo", ")", ";", "unsigned", "AddOp", "=", "AMDGPU", "::", "V_ADD_CO_U32_e32", ";", "if", "(", "Subtarget", "->", "hasAddNoCarry", "(", ")", ")", "{", "AddOp", "=", "AMDGPU", "::", "V_ADD_U32_e64", ";", "Opnds", ".", "push_back", "(", "Clamp", ")", ";", "}", "Addr", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "AddOp", ",", "DL", ",", "MVT", "::", "i32", ",", "Opnds", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "SDValue", "Sub0", "=", "CurDAG", "->", "getTargetConstant", "(", "AMDGPU", "::", "sub0", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Sub1", "=", "CurDAG", "->", "getTargetConstant", "(", "AMDGPU", "::", "sub1", ",", "DL", ",", "MVT", "::", "i32", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

621,021

[ "}" ]

[ "static", "MCAsmInfo", "*", "createARMMCAsmInfo", "(", "const", "MCRegisterInfo", "&", "MRI", ",", "StringRef", "TT", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "return", "new", "ARMMCAsmInfoDarwin", "(", ")", ";", "return", "new", "ARMELFMCAsmInfo", "(", ")", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

621,022

[ "true", ";" ]

[ "bool", "UseMemory", "=", "false", ";", "unsigned", "Align", "=", "CalculateStackSlotAlignment", "(", "ArgVT", ",", "OrigVT", ",", "Flags", ",", "PtrByteSize", ")", ";", "ArgOffset", "=", "(", "(", "ArgOffset", "+", "Align", "-", "<NUM_LIT>", ")", "/", "Align", ")", "*", "Align", ";", "if", "(", "ArgOffset", ">=", "LinkageSize", "+", "ParamAreaSize", ")", "UseMemory", "=", "true", ";", "ArgOffset", "+=", "CalculateStackSlotSize", "(", "ArgVT", ",", "Flags", ",", "PtrByteSize", ")", ";", "if", "(", "Flags", ".", "isInConsecutiveRegsLast", "(", ")", ")", "ArgOffset", "=", "(", "(", "ArgOffset", "+", "PtrByteSize", "-", "<NUM_LIT>", ")", "/", "PtrByteSize", ")", "*", "PtrByteSize", ";", "if", "(", "ArgOffset", ">", "LinkageSize", "+", "ParamAreaSize", ")", "UseMemory", "=" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

621,023

[ "return", "true", ";" ]

[ "assert", "(", "TripCount", "->", "isImm", "(", ")", "&&", "<STR_LIT>", "Expecting immediate value for trip count", "<STR_LIT>", ")", ";", "int64_t", "CountImm", "=", "TripCount", "->", "getImm", "(", ")", ";", "if", "(", "!", "TII", "->", "isValidOffset", "(", "Hexagon", "::", "LOOP0_i", ",", "CountImm", ")", ")", "{", "unsigned", "CountReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "Hexagon", "::", "IntRegsRegClass", ")", ";", "BuildMI", "(", "*", "Preheader", ",", "InsertPos", ",", "DL", ",", "TII", "->", "get", "(", "Hexagon", "::", "TFRI", ")", ",", "CountReg", ")", ".", "addImm", "(", "CountImm", ")", ";", "BuildMI", "(", "*", "Preheader", ",", "InsertPos", ",", "DL", ",", "TII", "->", "get", "(", "Hexagon", "::", "LOOP0_r", ")", ")", ".", "addMBB", "(", "LoopStart", ")", ".", "addReg", "(", "CountReg", ")", ";", "}", "else", "BuildMI", "(", "*", "Preheader", ",", "InsertPos", ",", "DL", ",", "TII", "->", "get", "(", "Hexagon", "::", "LOOP0_i", ")", ")", ".", "addMBB", "(", "LoopStart", ")", ".", "addImm", "(", "CountImm", ")", ";", "}", "LoopStart", "->", "setHasAddressTaken", "(", ")", ";", "BlockAddress", "::", "get", "(", "const_cast", "<", "BasicBlock", "*", ">", "(", "LoopStart", "->", "getBasicBlock", "(", ")", ")", ")", ";", "DebugLoc", "LastIDL", "=", "LastI", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "LastMBB", ",", "LastI", ",", "LastIDL", ",", "TII", "->", "get", "(", "Hexagon", "::", "ENDLOOP0", ")", ")", ".", "addMBB", "(", "LoopStart", ")", ";", "if", "(", "LastI", "->", "getOpcode", "(", ")", "==", "Hexagon", "::", "JMP_t", "||", "LastI", "->", "getOpcode", "(", ")", "==", "Hexagon", "::", "JMP_f", ")", "{", "MachineBasicBlock", "*", "BranchTarget", "=", "LastI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "LastI", "=", "LastMBB", "->", "erase", "(", "LastI", ")", ";", "if", "(", "!", "L", "->", "contains", "(", "BranchTarget", ")", ")", "{", "if", "(", "LastI", "!=", "LastMBB", "->", "end", "(", ")", ")", "LastI", "=", "LastMBB", "->", "erase", "(", "LastI", ")", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "TII", "->", "InsertBranch", "(", "*", "LastMBB", ",", "BranchTarget", ",", "<NUM_LIT>", ",", "Cond", ",", "LastIDL", ")", ";", "}", "}", "else", "{", "LastMBB", "->", "erase", "(", "LastI", ")", ";", "}", "delete", "TripCount", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "OldInsts", ".", "size", "(", ")", ";", "++", "i", ")", "removeIfDead", "(", "OldInsts", "[", "i", "]", ")", ";", "++", "NumHWLoops", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

621,024

[ ".", "getPersonalityFn", "(", ")", ")", ")", "&&", "<STR_LIT>", "SEH does not use catchret!", "<STR_LIT>", ")", ";" ]

[ "assert", "(", "!", "isAsynchronousEHPersonality", "(", "classifyEHPersonality", "(", "BB", "->", "getParent", "(", ")", "->", "getFunction", "(", ")" ]

GCC

arm

MD

next_suggestion

CPU

621,025

[ "UNSPEC_VCDE", ")", ")", "]" ]

[ "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

LLVM

AArch64

TD

next_suggestion

CPU

621,026

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zd", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zn", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,027

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

GCC

rl78

CPP

next_suggestion

MPU

621,028

[ "}" ]

[ "static", "void", "rl78_asm_destructor", "(", "rtx", "symbol", ",", "int", "priority", ")", "{", "rl78_asm_ctor_dtor", "(", "symbol", ",", "priority", ",", "false", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

621,029

[ ">", ";" ]

[ "def", "SETFFR", ":", "sve_int_setffr", "<", "<STR_LIT>", ",", "int_aarch64_sve_setffr" ]

LLVM

Mips

CPP

next_suggestion

CPU

621,030

[ "JTILo", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ",", "OfstFlag", ")", ";" ]

[ "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "bool", "IsPIC", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Op", ")", ";", "if", "(", "!", "IsPIC", "&&", "!", "IsN64", ")", "{", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "HiPart", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "JTI", ")", ";", "JTILo", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "{", "unsigned", "GOTFlag", "=", "IsN64", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "unsigned", "OfstFlag", "=", "IsN64", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ",", "GOTFlag", ")", ";", "JTI", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "JTI", ")", ";", "HiPart", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "JTI", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";" ]

GCC

ia64

MD

next_suggestion

CPU

621,031

[ "(", "match_test", "<STR_LIT>", ")", ")", ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

621,032

[ ")", ";" ]

[ "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

621,033

[ ")", ":", "nullptr", ")", ";" ]

[ "LRegion", "->", "setRegionMRT", "(", "Region", ")", ";", "Region", "->", "setLinearizedRegion", "(", "LRegion", ")", ";", "LRegion", "->", "setParent", "(", "Region", "->", "getParent", "(", ")", "?", "Region", "->", "getParent", "(", ")", "->", "getLinearizedRegion", "(" ]

LLVM

AMDGPU

TD

program_repair

GPU

621,034

[ "<FIXS>", "dag", "InsPartVOP3DPP", "=", "(", "ins", "FPVRegInputMods", ":", "$", "src0_modifiers", ",", "VGPRSrc_32", ":", "$", "src0", ",", "VCSrc_b32", ":", "$", "src1", ")", ";", "<FIXE>" ]

[ "let", "Ins64", "=", "(", "ins", "Src0Mod", ":", "$", "src0_modifiers", ",", "Src0RC64", ":", "$", "src0", ",", "Src1RC64", ":", "$", "src1", ")", ";", "<BUGS>", "dag", "InsPartVOP3DPP", "=", "(", "ins", "FPVRegInputMods", ":", "$", "src0_modifiers", ",", "VGPRSrc_32", ":", "$", "src0", ",", "VRegSrc_32", ":", "$", "src1", ")", ";", "<BUGE>", "let", "InsVOP3Base", "=", "!", "con", "(", "InsPartVOP3DPP", ",", "!", "if", "(", "HasOpSel", ",", "(", "ins", "op_sel0", ":", "$", "op_sel", ")", ",", "(", "ins", ")", ")", ")", ";", "let", "AsmVOP3Base", "=", "<STR_LIT>", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

621,035

[ ";" ]

[ "assert", "(", "(", "StoreVT", ".", "getVectorNumElements", "(", ")", "!=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Handle v3f16", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", "->", "hasUnpackedD16VMem", "(", ")", ")", "{", "EVT", "IntStoreVT", "=", "StoreVT", ".", "changeTypeToInteger", "(", ")", ";", "SDValue", "IntVData", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "IntStoreVT", ",", "VData", ")", ";", "EVT", "EquivStoreVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MVT", "::", "i32", ",", "StoreVT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "ZExt", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "EquivStoreVT", ",", "IntVData", ")", ";", "return", "DAG", ".", "UnrollVectorOp", "(", "ZExt", ".", "getNode", "(", ")", ")", ";", "}", "assert", "(", "isTypeLegal", "(", "StoreVT", ")", ")", ";", "return", "VData" ]

LLVM

Hexagon

TD

stmt_completion

DSP

621,036

[ "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

LLVM

PowerPC

TD

program_repair

CPU

621,037

[ "<FIXS>", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "FRSP_rec", "<FIXE>" ]

[ "def", ":", "InstRW", "[", "P9_DPOpAndALU2Op_10C", ",", "IP_EXEC_1C", ",", "IP_EXEC_1C", ",", "DISP_3SLOTS_1C", ",", "DISP_1C", "]", ",", "(", "instrs", "<BUGS>", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "FRSPo", "<BUGE>", ")", ">", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

621,038

[ "}" ]

[ "return", "false", ";", "}", "assert", "(", "BlockStates", ".", "empty", "(", ")", "&&", "DirtySuccessors", ".", "empty", "(", ")", "&&", "<STR_LIT>", "X86VZeroUpper state should be clear", "<STR_LIT>", ")", ";", "BlockStates", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "processBasicBlock", "(", "MBB", ")", ";", "if", "(", "FnHasLiveInYmm", ")", "addDirtySuccessor", "(", "MF", ".", "front", "(", ")", ")", ";", "while", "(", "!", "DirtySuccessors", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "DirtySuccessors", ".", "back", "(", ")", ";", "DirtySuccessors", ".", "pop_back", "(", ")", ";", "BlockState", "&", "BBState", "=", "BlockStates", "[", "MBB", ".", "getNumber", "(", ")", "]", ";", "if", "(", "BBState", ".", "FirstUnguardedCall", "!=", "MBB", ".", "end", "(", ")", ")", "insertVZeroUpper", "(", "BBState", ".", "FirstUnguardedCall", ",", "MBB", ")", ";", "if", "(", "BBState", ".", "ExitState", "==", "PASS_THROUGH", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "MBB #", "<STR_LIT>", "<<", "MBB", ".", "getNumber", "(", ")", "<<", "<STR_LIT>", " was Pass-through, is now Dirty-out.\\n", "<STR_LIT>", ")", ";", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "SI", "=", "MBB", ".", "succ_begin", "(", ")", ",", "SE", "=", "MBB", ".", "succ_end", "(", ")", ";", "SI", "!=", "SE", ";", "++", "SI", ")", "addDirtySuccessor", "(", "*", "*", "SI", ")", ";", "}" ]

LLVM

AArch64

TD

next_suggestion

CPU

621,039

[ "}" ]

[ "let", "EncoderMethod", "=", "<STR_LIT>", "#", "OFFSET", ";", "let", "DecoderMethod", "=", "<STR_LIT>", "#", "OFFSET", ";", "let", "ParserMatchClass", "=", "!", "cast", "<", "AsmOperandClass", ">", "(", "<STR_LIT>", "#", "OFFSET", "#", "<STR_LIT>", ")", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

621,040

[ "<NUM_LIT>", ">", ";" ]

[ "def", "MVE_VSHLL_immu8th", ":", "MVE_VSHLL_imm8", "<", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,041

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

stmt_completion

CPU

621,042

[ ")", ")", ";" ]

[ "if", "(", "stack_realign_fp", ")", "return", "(", "(", "from", "==", "ARG_POINTER_REGNUM", "&&", "to", "==", "HARD_FRAME_POINTER_REGNUM", ")", "||", "(", "from", "==", "FRAME_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

621,043

[ ")", ";" ]

[ "if", "(", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureTrapHandler", ")", ")", "MaxNumSGPRs", "-=", "std", "::", "min", "(", "MaxNumSGPRs", ",", "(", "unsigned", ")", "TRAP_NUM_SGPRS", ")", ";", "MaxNumSGPRs", "=", "alignDown", "(", "MaxNumSGPRs", ",", "getSGPRAllocGranule", "(", "STI", ")", ")", ";", "return", "std", "::", "min", "(", "MaxNumSGPRs", ",", "AddressableNumSGPRs" ]

GCC

mn10200

MD

next_suggestion

MPU

621,044

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ior", ":", "HI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

X86

CPP

stmt_completion

CPU

621,045

[ "Val", ",", "getContext", "(", ")", ")", ";" ]

[ "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "Disp", ",", "Start", ",", "End", ",", "Size", ")", ";", "}", "}", "else", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "int64_t", "Val", "=", "Parser", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "Disp", "=", "MCConstantExpr", "::", "Create", "(", "Val", ",", "getContext", "(", ")", ")", ";", "if", "(", "SegReg", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "SegReg", ",", "Disp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Scale", ",", "Start", ",", "End", ",", "Size", ")", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "Disp", ",", "Start", ",", "End", ",", "Size", ")", ";", "}", "else", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Star", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "IdxRegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "ParseRegister", "(", "IndexReg", ",", "IdxRegLoc", ",", "End", ")", ")", "return", "ErrorOperand", "(", "IdxRegLoc", ",", "<STR_LIT>", "Expected register", "<STR_LIT>", ")", ";", "Scale", "=", "Val", ";", "}", "else", "return", "ErrorOperand", "(", "Loc", ",", "<STR_LIT>", "Unexpected token", "<STR_LIT>", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Plus", ")", "||", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "bool", "isPlus", "=", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Plus", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "PlusLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "int64_t", "Val", "=", "Parser", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Star", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "IdxRegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "ParseRegister", "(", "IndexReg", ",", "IdxRegLoc", ",", "End", ")", ")", "return", "ErrorOperand", "(", "IdxRegLoc", ",", "<STR_LIT>", "Expected register", "<STR_LIT>", ")", ";", "Scale", "=", "Val", ";", "}", "else", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "const", "MCExpr", "*", "ValExpr", "=", "MCConstantExpr", "::", "Create", "(" ]

GCC

aarch64

CPP

code_generation

CPU

621,046

[ "rtx", "function_expander", "::", "generate_insn", "(", "insn_code", "icode", ")", "{", "expand_insn", "(", "icode", ",", "m_ops", ".", "length", "(", ")", ",", "m_ops", ".", "address", "(", ")", ")", ";", "return", "function_returns_void_p", "(", ")", "?", "const0_rtx", ":", "m_ops", "[", "<NUM_LIT>", "]", ".", "value", ";", "}" ]

[ "Generate", "instruction", "ICODE", ",", "given", "that", "its", "operands", "have", "already", "been", "added", "to", "M_OPS", ".", "Return", "the", "value", "of", "the", "first", "operand", "." ]

GCC

rs6000

MD

next_suggestion

CPU

621,047

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

X86

TD

stmt_completion

CPU

621,048

[ "]", ">", ";" ]

[ "def", "SKXPort56", ":", "ProcResGroup", "<", "[", "SKXPort5", ",", "SKXPort6" ]

GCC

arm

MD

next_suggestion

CPU

621,049

[ "ops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DImode", ",", "regno", "+", "<NUM_LIT>", ")" ]

[ "<STR_LIT>", "{", "int", "regno", "=", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "rtx", "ops", "[", "<NUM_LIT>", "]", "ops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DImode", ",", "regno", "+", "<NUM_LIT>", ")", "ops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DImode", ",", "regno", "+", "<NUM_LIT>", ")" ]

LLVM

AArch64

CPP

next_suggestion

CPU

621,050

[ "return", "-", "<NUM_LIT>", ";" ]

[ "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "TokError", "(", "<STR_LIT>", "vector register expected", "<STR_LIT>", ")", ";", "return", "-", "<NUM_LIT>", ";", "}", "StringRef", "Name", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "size_t", "Start", "=", "<NUM_LIT>", ",", "Next", "=", "Name", ".", "find", "(", "'", ".", "'", ")", ";", "StringRef", "Head", "=", "Name", ".", "slice", "(", "Start", ",", "Next", ")", ";", "unsigned", "RegNum", "=", "matchRegisterNameAlias", "(", "Head", ",", "RegKind", "::", "NeonVector", ")", ";", "if", "(", "RegNum", ")", "{", "if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "{", "Kind", "=", "Name", ".", "slice", "(", "Next", ",", "StringRef", "::", "npos", ")", ";", "if", "(", "!", "isValidVectorKind", "(", "Kind", ")", ")", "{", "TokError", "(", "<STR_LIT>", "invalid vector kind qualifier", "<STR_LIT>", ")", ";", "return", "-", "<NUM_LIT>", ";", "}", "}", "Parser", ".", "Lex", "(", ")", ";", "return", "RegNum", ";", "}", "if", "(", "expected", ")", "TokError", "(", "<STR_LIT>", "vector register expected", "<STR_LIT>", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,051

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,052

[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]

[ "def", "J4_cmpgt_fp1_jump_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "GeneralSubRegs", ":", "$", "Rt16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56336eb0", ",", "TypeCJ", ">", ",", "Enc_6a5972", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

621,053

[ "let", "OutOfSlotData", "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "acc", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "=", "sw", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "HasImm", "=", "<NUM_LIT>", ";", "let", "immOpNum", "=", "<NUM_LIT>", ";" ]

GCC

s390

CPP

program_repair

MPU

621,054

[ "<FIXS>", "t", "=", "build2", "(", "POINTER_PLUS_EXPR", ",", "ptr_type_node", ",", "t", ",", "size_int", "(", "UNITS_PER_WORD", "-", "size", ")", ")", ";", "<FIXE>", "<FIXS>", "t", "=", "build2", "(", "POINTER_PLUS_EXPR", ",", "ptr_type_node", ",", "t", ",", "size_int", "(", "size", ")", ")", ";", "<FIXE>" ]

[ "t", "=", "ovf", ";", "if", "(", "size", "UNITS_PER_WORD", ")", "<BUGS>", "t", "=", "build2", "(", "PLUS_EXPR", ",", "ptr_type_node", ",", "t", ",", "fold_convert", "(", "ptr_type_node", ",", "size_int", "(", "UNITS_PER_WORD", "-", "size", ")", ")", ")", ";", "<BUGE>", "gimplify_expr", "(", "&", "t", ",", "pre_p", ",", "NULL", ",", "is_gimple_val", ",", "fb_rvalue", ")", ";", "u", "=", "build2", "(", "GIMPLE_MODIFY_STMT", ",", "void_type_node", ",", "addr", ",", "t", ")", ";", "gimplify_and_add", "(", "u", ",", "pre_p", ")", ";", "<BUGS>", "t", "=", "build2", "(", "PLUS_EXPR", ",", "ptr_type_node", ",", "t", ",", "fold_convert", "(", "ptr_type_node", ",", "size_int", "(", "size", ")", ")", ")", ";", "<BUGE>", "t", "=", "build2", "(", "GIMPLE_MODIFY_STMT", ",", "ptr_type_node", ",", "ovf", ",", "t", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";" ]

GCC

i386

CPP

next_suggestion

CPU

621,055

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "mmask32", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_cmpgt_epu16_mask", "(", "_", "_", "m512i", "_", "_", "A", ",", "_", "_", "m512i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "mmask32", ")", "_", "_", "builtin_ia32_ucmpw512_mask", "(", "(", "_", "_", "v32hi", ")", "_", "_", "A", ",", "(", "_", "_", "v32hi", ")", "_", "_", "B", ",", "<NUM_LIT>", ",", "(", "_", "_", "mmask32", ")", "-", "<NUM_LIT>", ")", ";" ]

GCC

arm

MD

next_suggestion

CPU

621,056

[ "(", "xor", ":", "VDQ", "(", "match_operand", ":", "VDQ", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VDQ", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,057

[ "let", "Uses", "=", "[", "USR", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

stmt_completion

CPU

621,058

[ ",", "(", "_", "_", "v16qi", ")", "_", "_", "B", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]

[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_vpermi2varqi128_mask", "(", "(", "_", "_", "v16qi", ")", "_", "_", "A", ",", "(", "_", "_", "v16qi", ")", "_", "_", "I" ]

LLVM

ARM

TD

next_suggestion

CPU

621,059

[ "}", "]", ",", "vfp_f32imm_xform", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

[ "def", "vfp_f32imm", ":", "Operand", "<", "f32", ">", ",", "PatLeaf", "<", "(", "f32", "fpimm", ")", ",", "[", "{", "return", "ARM_AM", ":", ":", "getFP32Imm", "(", "N", "-", ">", "getValueAPF", "(", ")", ")", "!", "=", "-", "<NUM_LIT>", ";" ]

LLVM

TPC

CPP

next_suggestion

Virtual ISA

621,060

[ "}" ]

[ "return", "false", ";", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "case", "Instruction", "::", "And", ":", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "return", "true", ";", "case", "Instruction", "::", "Sub", ":", "return", "true", ";", "case", "Instruction", "::", "ICmp", ":", "return", "FoldComparisons", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

621,061

[ "}" ]

[ "def", "_4H", ":", "N2VShiftAdd", "<", "<NUM_LIT>", ",", "u", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "VPR64", ",", "v4i16", ",", "shr_imm16", ",", "OpNode", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

621,062

[ "Mask", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", ",", "Input", ",", "Mask", "}", ")", ";" ]

[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "masked scatters: storing to a vector of pointers\\n", "<STR_LIT>", ")", ";", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "Intrinsic", "::", "arm_mve_vstr_scatter_base", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", ",", "Input", "}", ")", ";", "else", "return", "Builder", ".", "CreateIntrinsic", "(", "Intrinsic", "::", "arm_mve_vstr_scatter_base_predicated", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "," ]

LLVM

AArch64

CPP

code_generation

CPU

621,063

[ "bool", "AArch64TargetLowering", "::", "isExtractSubvectorCheap", "(", "EVT", "ResVT", ",", "EVT", "SrcVT", ",", "unsigned", "Index", ")", "const", "{", "if", "(", "!", "isOperationLegalOrCustom", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "ResVT", ")", ")", "return", "false", ";", "return", "(", "Index", "==", "<NUM_LIT>", "||", "Index", "==", "ResVT", ".", "getVectorNumElements", "(", ")", ")", ";", "}" ]

[ "Return", "true", "if", "EXTRACT_SUBVECTOR", "is", "cheap", "for", "this", "result", "type", "with", "this", "index", "." ]

LLVM

Hexagon

TD

stmt_completion

DSP

621,064

[ ">", "Pe4", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>" ]

LLVM

Cpu0

CPP

next_suggestion

CPU

621,065

[ "OutStreamer", "->", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\t.set\\treorder", "<STR_LIT>", ")", ")", ";" ]

[ "if", "(", "OutStreamer", "->", "hasRawTextSupport", "(", ")", ")", "{", "if", "(", "Cpu0MFI", "->", "getEmitNOAT", "(", ")", ")", "OutStreamer", "->", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\t.set\\tat", "<STR_LIT>", ")", ")", ";", "OutStreamer", "->", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\t.set\\tmacro", "<STR_LIT>", ")", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

621,066

[ "}" ]

[ "bool", "hasVcmpxPermlaneHazard", "(", ")", "const", "{", "return", "HasVcmpxPermlaneHazard", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

621,067

[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "(", "unspec", ":", "CCFP", "[", "(", "match_operand", ":", "VSX_B", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VSX_B" ]

LLVM

TPC

CPP

next_suggestion

Virtual ISA

621,068

[ "}" ]

[ "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";" ]

GCC

loongarch

CPP

stmt_completion

CPU

621,069

[ "return", "true", ";" ]

[ "static", "bool", "loongarch_frame_pointer_required", "(", "void", ")", "{", "if", "(", "cfun", "->", "calls_alloca", ")" ]

LLVM

AMDGPU

CPP

code_generation

GPU

621,070

[ "bool", "SIOptimizeExecMaskingPreRA", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "const", "bool", "Wave32", "=", "ST", ".", "isWave32", "(", ")", ";", "AndOpc", "=", "Wave32", "?", "AMDGPU", "::", "S_AND_B32", ":", "AMDGPU", "::", "S_AND_B64", ";", "Andn2Opc", "=", "Wave32", "?", "AMDGPU", "::", "S_ANDN2_B32", ":", "AMDGPU", "::", "S_ANDN2_B64", ";", "OrSaveExecOpc", "=", "Wave32", "?", "AMDGPU", "::", "S_OR_SAVEEXEC_B32", ":", "AMDGPU", "::", "S_OR_SAVEEXEC_B64", ";", "XorTermrOpc", "=", "Wave32", "?", "AMDGPU", "::", "S_XOR_B32_term", ":", "AMDGPU", "::", "S_XOR_B64_term", ";", "CondReg", "=", "MCRegister", "::", "from", "(", "Wave32", "?", "AMDGPU", "::", "VCC_LO", ":", "AMDGPU", "::", "VCC", ")", ";", "ExecReg", "=", "MCRegister", "::", "from", "(", "Wave32", "?", "AMDGPU", "::", "EXEC_LO", ":", "AMDGPU", "::", "EXEC", ")", ";", "DenseSet", "<", "Register", ">", "RecalcRegs", "(", "{", "AMDGPU", "::", "EXEC_LO", ",", "AMDGPU", "::", "EXEC_HI", "}", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "if", "(", "optimizeElseBranch", "(", "MBB", ")", ")", "{", "RecalcRegs", ".", "insert", "(", "AMDGPU", "::", "SCC", ")", ";", "Changed", "=", "true", ";", "}", "if", "(", "optimizeVcndVcmpPair", "(", "MBB", ")", ")", "{", "RecalcRegs", ".", "insert", "(", "AMDGPU", "::", "VCC_LO", ")", ";", "RecalcRegs", ".", "insert", "(", "AMDGPU", "::", "VCC_HI", ")", ";", "RecalcRegs", ".", "insert", "(", "AMDGPU", "::", "SCC", ")", ";", "Changed", "=", "true", ";", "}", "if", "(", "MBB", ".", "succ_empty", "(", ")", ")", "{", "if", "(", "MBB", ".", "empty", "(", ")", ")", "continue", ";", "MachineInstr", "&", "Term", "=", "MBB", ".", "back", "(", ")", ";", "if", "(", "Term", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "S_ENDPGM", "||", "Term", ".", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "Blocks", "(", "{", "&", "MBB", "}", ")", ";", "while", "(", "!", "Blocks", ".", "empty", "(", ")", ")", "{", "auto", "CurBB", "=", "Blocks", ".", "pop_back_val", "(", ")", ";", "auto", "I", "=", "CurBB", "->", "rbegin", "(", ")", ",", "E", "=", "CurBB", "->", "rend", "(", ")", ";", "if", "(", "I", "!=", "E", ")", "{", "if", "(", "I", "->", "isUnconditionalBranch", "(", ")", "||", "I", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_ENDPGM", ")", "++", "I", ";", "else", "if", "(", "I", "->", "isBranch", "(", ")", ")", "continue", ";", "}", "while", "(", "I", "!=", "E", ")", "{", "if", "(", "I", "->", "isDebugInstr", "(", ")", ")", "{", "I", "=", "std", "::", "next", "(", "I", ")", ";", "continue", ";", "}", "if", "(", "I", "->", "mayStore", "(", ")", "||", "I", "->", "isBarrier", "(", ")", "||", "I", "->", "isCall", "(", ")", "||", "I", "->", "hasUnmodeledSideEffects", "(", ")", "||", "I", "->", "hasOrderedMemoryRef", "(", ")", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Removing no effect instruction: ", "<STR_LIT>", "<<", "*", "I", "<<", "'", "\\n", "'", ")", ";", "for", "(", "auto", "&", "Op", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", ")", "RecalcRegs", ".", "insert", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", "auto", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "Next", ";", "Changed", "=", "true", ";", "}", "if", "(", "I", "!=", "E", ")", "continue", ";", "for", "(", "auto", "*", "Pred", ":", "CurBB", "->", "predecessors", "(", ")", ")", "{", "if", "(", "Pred", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", ")", "Blocks", ".", "push_back", "(", "Pred", ")", ";", "}", "}", "continue", ";", "}", "unsigned", "ScanThreshold", "=", "<NUM_LIT>", ";", "for", "(", "auto", "I", "=", "MBB", ".", "rbegin", "(", ")", ",", "E", "=", "MBB", ".", "rend", "(", ")", ";", "I", "!=", "E", "&&", "ScanThreshold", "--", ";", "++", "I", ")", "{", "if", "(", "!", "(", "I", "->", "isFullCopy", "(", ")", "&&", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "Register", "(", "ExecReg", ")", ")", ")", "continue", ";", "Register", "SavedExec", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "SavedExec", ".", "isVirtual", "(", ")", "&&", "MRI", "->", "hasOneNonDBGUse", "(", "SavedExec", ")", ")", "{", "MachineInstr", "*", "SingleExecUser", "=", "&", "*", "MRI", "->", "use_instr_nodbg_begin", "(", "SavedExec", ")", ";", "int", "Idx", "=", "SingleExecUser", "->", "findRegisterUseOperandIdx", "(", "SavedExec", ")", ";", "assert", "(", "Idx", "!=", "-", "<NUM_LIT>", ")", ";", "if", "(", "SingleExecUser", "->", "getParent", "(", ")", "==", "I", "->", "getParent", "(", ")", "&&", "!", "SingleExecUser", "->", "getOperand", "(", "Idx", ")", ".", "isImplicit", "(", ")", "&&", "TII", "->", "isOperandLegal", "(", "*", "SingleExecUser", ",", "Idx", ",", "&", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Redundant EXEC COPY: ", "<STR_LIT>", "<<", "*", "I", "<<", "'", "\\n", "'", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "MRI", "->", "replaceRegWith", "(", "SavedExec", ",", "ExecReg", ")", ";", "LIS", "->", "removeInterval", "(", "SavedExec", ")", ";", "Changed", "=", "true", ";", "}", "}", "break", ";", "}", "}", "if", "(", "Changed", ")", "{", "for", "(", "auto", "Reg", ":", "RecalcRegs", ")", "{", "if", "(", "Reg", ".", "isVirtual", "(", ")", ")", "{", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "if", "(", "!", "MRI", "->", "reg_empty", "(", "Reg", ")", ")", "LIS", "->", "createAndComputeVirtRegInterval", "(", "Reg", ")", ";", "}", "else", "{", "LIS", "->", "removeAllRegUnitsForPhysReg", "(", "Reg", ")", ";", "}", "}", "}", "return", "Changed", ";", "}" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

LLVM

AMDGPU

TD

next_suggestion

GPU

621,071

[ "let", "Word1", "{", "<NUM_LIT>", "}", "=", "dst_rel", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "clamp", ";", "bits", "<", "<NUM_LIT>", ">", "dst_sel", "=", "dst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "dst_chan", "=", "dst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Word1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "bank_swizzle", ";", "let", "Word1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst_sel", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

621,072

[ "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";" ]

[ "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "<STR_LIT>", "::", "<STR_LIT>", "Pred", ",", "unsigned", "PredReg", ",", "unsigned", "MIFlags", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

621,073

[ "$", "LHS", ")", ",", "(", "i64", "<NUM_LIT>", ")", ")", ">", ";" ]

[ "def", "extract_high_v8i16", ":", "UnOpFrag", "<", "(", "extract_subvector", "(", "v8i16", "node", ":" ]

LLVM

P2

CPP

code_generation

MPU

621,074

[ "void", "P2InstrInfo", "::", "adjustStackPtr", "(", "unsigned", "SP", ",", "int64_t", "amount", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "DebugLoc", "DL", "=", "I", "!=", "MBB", ".", "end", "(", ")", "?", "I", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "unsigned", "inst", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "adjust stack pointer by ", "<STR_LIT>", "<<", "amount", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "if", "(", "amount", "<", "<NUM_LIT>", ")", "{", "inst", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "amount", "=", "-", "amount", ";", "}", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "amount", ")", ")", "{", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "amount", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "amount", ">>", "<NUM_LIT>", ")", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "inst", ")", ",", "SP", ")", ".", "addReg", "(", "SP", ")", ".", "addImm", "(", "amount", "&", "<NUM_LIT>", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", "Cannot adjust stack pointer by more than 32 bits (and adjusting by more than 20 bits never makes sense!)", "<STR_LIT>", ")", ";", "}", "}" ]

[ "Adjust", "SP", "by", "Amount", "bytes", "." ]

LLVM

ARM

CPP

program_repair

CPU

621,075

[ "<FIXS>", "if", "(", "!", "MRI", ".", "isReserved", "(", "ARM", "::", "LR", ")", "&&", "!", "MRI", ".", "isPhysRegUsed", "(", "ARM", "::", "LR", ")", "&&", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "<FIXE>" ]

[ "UnspilledCS1GPRs", ".", "erase", "(", "LRPos", ")", ";", "ForceLRSpill", "=", "false", ";", "<BUGS>", "if", "(", "!", "MRI", ".", "isReserved", "(", "ARM", "::", "LR", ")", "&&", "!", "MRI", ".", "isPhysRegUsed", "(", "ARM", "::", "LR", ")", ")", "<BUGE>", "ExtraCSSpill", "=", "true", ";", "}" ]

LLVM

ARM

CPP

stmt_completion

CPU

621,076

[ ",", "Range", ")", ";" ]

[ "return", "getParser", "(", ")", ".", "Warning", "(", "L", ",", "Msg" ]

LLVM

AMDGPU

TD

next_suggestion

GPU

621,077

[ "}" ]

[ "class", "R600ALU_Word0", ":", "R600_ALU_LDS_Word0", "{", "bits", "<", "<NUM_LIT>", ">", "src0_neg", ";", "bits", "<", "<NUM_LIT>", ">", "src1_neg", ";", "let", "Word0", "{", "<NUM_LIT>", "}", "=", "src0_neg", ";", "let", "Word0", "{", "<NUM_LIT>", "}", "=", "src1_neg", ";" ]

LLVM

X86

CPP

program_repair

CPU

621,078

[ "<FIXS>", "static", "void", "writeGadgetGraph", "(", "raw_ostream", "&", "OS", ",", "MachineFunction", "&", "MF", ",", "<FIXE>" ]

[ "AU", ".", "setPreservesCFG", "(", ")", ";", "}", "<BUGS>", "static", "void", "WriteGadgetGraph", "(", "raw_ostream", "&", "OS", ",", "MachineFunction", "&", "MF", ",", "<BUGE>", "MachineGadgetGraph", "*", "G", ")", "{", "WriteGraph", "(", "OS", ",", "G", ",", "false", ",", "<STR_LIT>", "Speculative gadgets for \\\"", "<STR_LIT>", "+", "MF", ".", "getName", "(", ")", "+", "<STR_LIT>", "\\\" function", "<STR_LIT>", ")", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

621,079

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MRm", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Imm", "{", "<NUM_LIT>", "}", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

621,080

[ "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRFEHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";" ]

[ "ScheduleHazardRecognizer", "::", "HazardType", "GCNHazardRecognizer", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "Stalls", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "SIInstrInfo", "::", "isSMRD", "(", "*", "MI", ")", "&&", "checkSMRDHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "(", "SIInstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "||", "SIInstrInfo", "::", "isFLAT", "(", "*", "MI", ")", ")", "&&", "checkVMEMHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "SIInstrInfo", "::", "isVALU", "(", "*", "MI", ")", "&&", "checkVALUHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "SIInstrInfo", "::", "isDPP", "(", "*", "MI", ")", "&&", "checkDPPHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkDivFMasHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRWLaneHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkGetRegHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkSetRegHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";" ]

LLVM

AMDGPU

TD

next_suggestion

GPU

621,081

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "offen", "=", "!", "if", "(", "!", "eq", "(", "addrKind", ",", "BUFAddrKind", ".", "OffEn", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "addrKind", ",", "BUFAddrKind", ".", "BothEn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "bits", "<", "<NUM_LIT>", ">", "idxen", "=", "!", "if", "(", "!", "eq", "(", "addrKind", ",", "BUFAddrKind", ".", "IdxEn", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "addrKind", ",", "BUFAddrKind", ".", "BothEn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "bits", "<", "<NUM_LIT>", ">", "addr64", "=", "!", "if", "(", "!", "eq", "(", "addrKind", ",", "BUFAddrKind", ".", "Addr64", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "bits", "<", "<NUM_LIT>", ">", "has_vaddr", "=", "!", "if", "(", "!", "eq", "(", "addrKind", ",", "BUFAddrKind", ".", "Offset", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";" ]

GCC

i386

MD

next_suggestion

CPU

621,082

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

621,083

[ "case", "Hexagon", "::", "DoubleRegsRegClassID", ":" ]

[ "unsigned", "HexagonEarlyIfConversion", "::", "buildMux", "(", "MachineBasicBlock", "*", "B", ",", "MachineBasicBlock", "::", "iterator", "At", ",", "const", "TargetRegisterClass", "*", "DRC", ",", "unsigned", "PredR", ",", "unsigned", "TR", ",", "unsigned", "TSR", ",", "unsigned", "FR", ",", "unsigned", "FSR", ")", "{", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "switch", "(", "DRC", "->", "getID", "(", ")", ")", "{", "case", "Hexagon", "::", "IntRegsRegClassID", ":", "case", "Hexagon", "::", "IntRegsLow8RegClassID", ":", "Opc", "=", "Hexagon", "::", "C2_mux", ";", "break", ";" ]

GCC

rs6000

CPP

stmt_completion

CPU

621,084

[ "=", "_", "_", "b7", ";" ]

[ "_", "_", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "b3", ";", "_", "_", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "b4", ";", "_", "_", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "b5", ";", "_", "_", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "b6", ";", "_", "_", "res", ".", "as_char", "[", "<NUM_LIT>", "]" ]

LLVM

CellSPU

CPP

stmt_completion

MPU

621,085

[ ")", ")", ";" ]

[ "printOp", "(", "MI", "->", "getOperand", "(", "OpNo" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

621,086

[ "return", "MCDisassembler", "::", "Success", ";" ]

[ "static", "DecodeStatus", "DecodeIntRegsRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", ",", "void", "const", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "IntRegDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";" ]

GCC

nds32

MD

stmt_completion

CPU

621,087

[ "match_test", "<STR_LIT>", ")" ]

[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "and", "(" ]

LLVM

X86

CPP

code_generation

CPU

621,088

[ "void", "X86FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "X86MachineFunctionInfo", "*", "X86FI", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Terminator", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Terminator", ";", "DebugLoc", "DL", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "const", "bool", "Is64BitILP32", "=", "STI", ".", "isTarget64BitILP32", "(", ")", ";", "unsigned", "FramePtr", "=", "TRI", "->", "getFrameRegister", "(", "MF", ")", ";", "unsigned", "MachineFramePtr", "=", "Is64BitILP32", "?", "getX86SubSuperRegister", "(", "FramePtr", ",", "<NUM_LIT>", ")", ":", "FramePtr", ";", "bool", "IsWin64Prologue", "=", "MF", ".", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", "->", "usesWindowsCFI", "(", ")", ";", "bool", "NeedsWin64CFI", "=", "IsWin64Prologue", "&&", "MF", ".", "getFunction", "(", ")", "->", "needsUnwindTableEntry", "(", ")", ";", "bool", "IsFunclet", "=", "MBBI", "==", "MBB", ".", "end", "(", ")", "?", "false", ":", "isFuncletReturnInstr", "(", "*", "MBBI", ")", ";", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "uint64_t", "MaxAlign", "=", "calculateMaxStackAlign", "(", "MF", ")", ";", "unsigned", "CSSize", "=", "X86FI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "uint64_t", "NumBytes", "=", "<NUM_LIT>", ";", "if", "(", "IsFunclet", ")", "{", "assert", "(", "HasFP", "&&", "<STR_LIT>", "EH funclets without FP not yet implemented", "<STR_LIT>", ")", ";", "NumBytes", "=", "getWinEHFuncletFrameSize", "(", "MF", ")", ";", "}", "else", "if", "(", "HasFP", ")", "{", "uint64_t", "FrameSize", "=", "StackSize", "-", "SlotSize", ";", "NumBytes", "=", "FrameSize", "-", "CSSize", ";", "if", "(", "TRI", "->", "needsStackRealignment", "(", "MF", ")", "&&", "!", "IsWin64Prologue", ")", "NumBytes", "=", "alignTo", "(", "FrameSize", ",", "MaxAlign", ")", ";", "}", "else", "{", "NumBytes", "=", "StackSize", "-", "CSSize", ";", "}", "uint64_t", "SEHStackAllocAmt", "=", "NumBytes", ";", "if", "(", "HasFP", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "X86", "::", "POP64r", ":", "X86", "::", "POP32r", ")", ",", "MachineFramePtr", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "MachineBasicBlock", "::", "iterator", "FirstCSPop", "=", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "unsigned", "Opc", "=", "PI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "X86", "::", "DBG_VALUE", "&&", "!", "PI", "->", "isTerminator", "(", ")", ")", "{", "if", "(", "(", "Opc", "!=", "X86", "::", "POP32r", "||", "!", "PI", "->", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", "&&", "(", "Opc", "!=", "X86", "::", "POP64r", "||", "!", "PI", "->", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", ")", "break", ";", "FirstCSPop", "=", "PI", ";", "}", "--", "MBBI", ";", "}", "MBBI", "=", "FirstCSPop", ";", "if", "(", "IsFunclet", "&&", "Terminator", "->", "getOpcode", "(", ")", "==", "X86", "::", "CATCHRET", ")", "emitCatchRetReturnValue", "(", "MBB", ",", "FirstCSPop", ",", "&", "*", "Terminator", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "NumBytes", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "NumBytes", "+=", "mergeSPUpdates", "(", "MBB", ",", "MBBI", ",", "true", ")", ";", "if", "(", "(", "TRI", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "&&", "!", "IsFunclet", ")", "{", "if", "(", "TRI", "->", "needsStackRealignment", "(", "MF", ")", ")", "MBBI", "=", "FirstCSPop", ";", "unsigned", "SEHFrameOffset", "=", "calculateSetFPREG", "(", "SEHStackAllocAmt", ")", ";", "uint64_t", "LEAAmount", "=", "IsWin64Prologue", "?", "SEHStackAllocAmt", "-", "SEHFrameOffset", ":", "-", "CSSize", ";", "if", "(", "LEAAmount", "!=", "<NUM_LIT>", ")", "{", "unsigned", "Opc", "=", "getLEArOpcode", "(", "Uses64BitFramePtr", ")", ";", "addRegOffset", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ",", "FramePtr", ",", "false", ",", "LEAAmount", ")", ";", "--", "MBBI", ";", "}", "else", "{", "unsigned", "Opc", "=", "(", "Uses64BitFramePtr", "?", "X86", "::", "MOV64rr", ":", "X86", "::", "MOV32rr", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "FramePtr", ")", ";", "--", "MBBI", ";", "}", "}", "else", "if", "(", "NumBytes", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "NumBytes", ",", "true", ")", ";", "--", "MBBI", ";", "}", "if", "(", "NeedsWin64CFI", "&&", "MF", ".", "hasWinCFI", "(", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "SEH_Epilogue", ")", ")", ";", "if", "(", "Terminator", "==", "MBB", ".", "end", "(", ")", "||", "!", "isTailCallOpcode", "(", "Terminator", "->", "getOpcode", "(", ")", ")", ")", "{", "int", "Offset", "=", "-", "<NUM_LIT>", "*", "X86FI", "->", "getTCReturnAddrDelta", "(", ")", ";", "assert", "(", "Offset", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "TCDelta should never be positive", "<STR_LIT>", ")", ";", "if", "(", "Offset", ")", "{", "Offset", "+=", "mergeSPUpdates", "(", "MBB", ",", "Terminator", ",", "true", ")", ";", "emitSPUpdate", "(", "MBB", ",", "Terminator", ",", "Offset", ",", "true", ")", ";", "}", "}", "}" ]

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

LLVM

CellSPU

TD

stmt_completion

MPU

621,089

[ "<", "v4i32", ">", ";" ]

[ "def", "v4i32", ":", "SHLQBYVecInst" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

621,090

[ "unsigned", "MinMask", "=", "std", "::", "min", "(", "CI", ".", "DMask", ",", "Paired", ".", "DMask", ")", ";" ]

[ "int", "Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "CI", ".", "I", "->", "getOpcode", "(", ")", ",", "op", ")", ";", "if", "(", "AMDGPU", "::", "getNamedOperandIdx", "(", "Paired", ".", "I", "->", "getOpcode", "(", ")", ",", "op", ")", "!=", "Idx", ")", "return", "false", ";", "if", "(", "Idx", "!=", "-", "<NUM_LIT>", "&&", "CI", ".", "I", "->", "getOperand", "(", "Idx", ")", ".", "getImm", "(", ")", "!=", "Paired", ".", "I", "->", "getOperand", "(", "Idx", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}", "unsigned", "MaxMask", "=", "std", "::", "max", "(", "CI", ".", "DMask", ",", "Paired", ".", "DMask", ")", ";" ]

LLVM

AArch64

CPP

code_generation

CPU

621,091

[ "bool", "AArch64FrameLowering", "::", "canUseAsPrologue", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "TmpMBB", "=", "const_cast", "<", "MachineBasicBlock", "*", ">", "(", "&", "MBB", ")", ";", "const", "AArch64Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ";", "const", "AArch64RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "AArch64TargetLowering", "*", "TLI", "=", "Subtarget", ".", "getTargetLowering", "(", ")", ";", "const", "AArch64FunctionInfo", "*", "AFI", "=", "MF", "->", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "hasSwiftAsyncContext", "(", ")", ")", "{", "const", "AArch64RegisterInfo", "&", "TRI", "=", "*", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "LivePhysRegs", "LiveRegs", "(", "TRI", ")", ";", "getLiveRegsForEntryMBB", "(", "LiveRegs", ",", "MBB", ")", ";", "if", "(", "!", "LiveRegs", ".", "available", "(", "MRI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "||", "!", "LiveRegs", ".", "available", "(", "MRI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", "false", ";", "}", "if", "(", "MF", "->", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", "->", "hasStackProbing", "(", ")", "&&", "MBB", ".", "isLiveIn", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "!", "RegInfo", "->", "hasStackRealignment", "(", "*", "MF", ")", "&&", "!", "TLI", "->", "hasInlineStackProbe", "(", "*", "MF", ")", ")", "return", "true", ";", "return", "findScratchNonCalleeSaveRegister", "(", "TmpMBB", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]

[ "Check", "whether", "or", "not", "the", "given", "MBB", "can", "be", "used", "as", "a", "prologue", "for", "the", "target", "." ]

GCC

aarch64

CPP

code_generation

CPU

621,092

[ "static", "bool", "aarch64_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fndecl", "ATTRIBUTE_UNUSED", ")", "{", "HOST_WIDE_INT", "size", ";", "machine_mode", "ag_mode", ";", "int", "count", ";", "if", "(", "!", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "TREE_CODE", "(", "type", ")", "!=", "COMPLEX_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=", "VECTOR_TYPE", ")", "return", "false", ";", "if", "(", "aarch64_vfp_is_call_or_return_candidate", "(", "TYPE_MODE", "(", "type", ")", ",", "type", ",", "&", "ag_mode", ",", "&", "count", ",", "NULL", ")", ")", "return", "false", ";", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "return", "(", "size", "<", "<NUM_LIT>", "||", "size", ">", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", ";", "}" ]

[ "Implement", "TARGET_RETURN_IN_MEMORY", ".", "If", "the", "type", "T", "of", "the", "result", "of", "a", "function", "is", "such", "that", "void", "func", "(", "T", "arg", ")", "would", "require", "that", "arg", "be", "passed", "as", "a", "value", "in", "a", "register", "(", "or", "set", "of", "registers", ")", "according", "to", "the", "parameter", "passing", "rules", ",", "then", "the", "result", "is", "returned", "in", "the", "same", "registers", "as", "would", "be", "used", "for", "such", "an", "argument", "." ]

GCC

microblaze

MD

stmt_completion

MPU

621,093

[ "<NUM_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand" ]

LLVM

AMDGPU

TD

next_suggestion

GPU

621,094

[ "}" ]

[ "let", "MIOperandInfo", "=", "(", "ops", "R600_TReg32_X", ":", "$", "ptr", ",", "i32imm", ":", "$", "index", ")", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

LLVM

M68k

CPP

next_suggestion

MPU

621,095

[ "}" ]

[ "Inst", ".", "setLoc", "(", "Loc", ")", ";", "Out", ".", "emitInstruction", "(", "Inst", ",", "STI", ")", ";", "return", "false", ";" ]

LLVM

TPC

TD

stmt_completion

Virtual ISA

621,096

[ "<STR_LIT>", ";" ]

[ "class", "VpuInst_MovIType", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "Rdst", ",", "Operand", "Isrc", ",", "string", "asmstr", ",", "Operand", "Pred", ">", ":", "VectorInstShort", "<", "opc", ",", "asmstr", ">", "{", "let", "OutOperandList", "=", "(", "outs", "Rdst", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "(", "ins", "TPCImm", "<", "Isrc", ">", ":", "$", "src", ",", "DataType", ":", "$", "optype", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "Pred", ":", "$", "pred", ")", ";", "let", "Itinerary", "=", "IIC_VectorOp", ";", "let", "isReMaterializable", "=", "<NUM_LIT>", ";", "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "src", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "=", "sw", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "HasImm", "=", "<NUM_LIT>", ";", "let", "immOpNum", "=", "<NUM_LIT>", ";", "let", "Constraints", "=" ]

LLVM

CSKY

CPP

next_suggestion

CPU

621,097

[ "else", "if", "(", "v2sf", "&&", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

[ "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "DestReg", ",", "getKillRegState", "(", "true", ")", ")", ".", "addReg", "(", "DestReg", ",", "getKillRegState", "(", "true", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "true", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "KillSrc", ")", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "return", ";", "}", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "STI", ".", "hasE2", "(", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "v2sf", "&&", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "v3sf", "&&", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "v2df", "&&", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "v3df", "&&", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

621,098

[ "}" ]

[ "let", "EncoderMethod", "=", "<STR_LIT>", "#", "shift", "#", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", "#", "shift", "#", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "tGPR", ":", "$", "base", ",", "i32imm", ":", "$", "offsimm", ")", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

621,099

[ "}" ]

[ "class", "BaseCRC32", "<", "bit", "sf", ",", "bits", "<", "<NUM_LIT>", ">", "sz", ",", "bit", "C", ",", "RegisterClass", "StreamReg", ",", "SDPatternOperator", "OpNode", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", "GPR32", ":", "$", "Rd", ")", ",", "(", "ins", "GPR32", ":", "$", "Rn", ",", "StreamReg", ":", "$", "Rm", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "GPR32", ":", "$", "Rd", ",", "(", "OpNode", "GPR32", ":", "$", "Rn", ",", "StreamReg", ":", "$", "Rm", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteISReg", ",", "ReadI", ",", "ReadISReg", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sf", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "C", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "Predicates", "=", "[", "HasCRC", "]", ";" ]