docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	Mips	CPP	next_suggestion	CPU	621,100	[ "}" ]	[ "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "GetMemOperand", "(", "MBB", ",", "FI", ",", "MachineMemOperand", "::", "MOLoad", ")", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "if", "(", "Mips", "::", "CPU16RegsRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "Mips", "::", "LwRxSpImmX16", ";", "assert", "(", "Opc", "&&", "<STR_LIT>", "Register class not handled!", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "Offset", ")", ".", "addMemOperand", "(", "MMO", ")", ";" ]
LLVM	Mips	TD	next_suggestion	CPU	621,101	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rs", ";" ]	[ "class", "ARITH_FM_MM16", "<", "bit", "funct", ">", "{", "bits", "<", "<NUM_LIT>", ">", "rd", ";", "bits", "<", "<NUM_LIT>", ">", "rt", ";", "bits", "<", "<NUM_LIT>", ">", "rs", ";", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rt", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	621,102	[ "CmpInstr", ".", "setDesc", "(", "MCID", ")", ";" ]	[ "assert", "(", "CmpInstr", ".", "getParent", "(", ")", ")", ";", "assert", "(", "MRI", ")", ";", "int", "DeadNZCVIdx", "=", "CmpInstr", ".", "findRegisterDefOperandIdx", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "if", "(", "DeadNZCVIdx", "!=", "-", "<NUM_LIT>", ")", "{", "if", "(", "CmpInstr", ".", "definesRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "\|\|", "CmpInstr", ".", "definesRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{", "CmpInstr", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "unsigned", "Opc", "=", "CmpInstr", ".", "getOpcode", "(", ")", ";", "unsigned", "NewOpc", "=", "convertToNonFlagSettingOpc", "(", "CmpInstr", ")", ";", "if", "(", "NewOpc", "==", "Opc", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "get", "(", "NewOpc", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	621,103	[ "if", "(", "isUpdating", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", "+", "<NUM_LIT>", ")", ",", "SDValue", "(", "VLdDup", ",", "<NUM_LIT>", ")", ")", ";" ]	[ "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "NumVecs", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "", "CurDAG", "->", "getContext", "(", ")", ",", "MVT", "::", "i64", ",", "ResTyElts", ")", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "MVT", "::", "i32", ")", ";", "ResTys", ".", "push_back", "(", "MVT", "::", "Other", ")", ";", "SDNode", "", "VLdDup", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VLdDup", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";", "SuperReg", "=", "SDValue", "(", "VLdDup", ",", "<NUM_LIT>", ")", ";", "assert", "(", "ARM", "::", "dsub_7", "==", "ARM", "::", "dsub_0", "+", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected subreg numbering", "<STR_LIT>", ")", ";", "unsigned", "SubIdx", "=", "ARM", "::", "dsub_0", ";", "for", "(", "unsigned", "Vec", "=", "<NUM_LIT>", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "Vec", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubIdx", "+", "Vec", ",", "dl", ",", "VT", ",", "SuperReg", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "SDValue", "(", "VLdDup", ",", "<NUM_LIT>", ")", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	621,104	[ ";" ]	[ "gcc_assert", "(", "(", "REG_P", "(", "src", ")", "&&", "GET_MODE", "(", "src", ")", "==", "DImode", ")", "\|\|", "(", "SUBREG_P", "(", "src", ")", "&&", "GET_MODE", "(", "src", ")", "==", "V2DImode", ")", ")", ";", "if", "(", "REG_P", "(", "src", ")", ")", "subreg", "=", "gen_rtx_SUBREG", "(", "V2DImode", ",", "src", ",", "<NUM_LIT>", ")", ";", "else", "subreg", "=", "copy_rtx_if_shared", "(", "src", ")", ";", "emit_insn_before", "(", "gen_vec_interleave_lowv2di", "(", "copy_rtx_if_shared", "(", "subreg", ")", ",", "copy_rtx_if_shared", "(", "subreg", ")", ",", "copy_rtx_if_shared", "(", "subreg", ")", ")", ",", "insn", ")", ";", "dst", "=", "gen_rtx_REG", "(", "CCmode", ",", "FLAGS_REG", ")", ";", "src", "=", "gen_rtx_UNSPEC", "(", "CCmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "copy_rtx_if_shared", "(", "src", ")", ",", "copy_rtx_if_shared", "(", "src", ")", ")", ",", "UNSPEC_PTEST", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")" ]
LLVM	AArch64	TD	next_suggestion	CPU	621,105	[ "return", "AArch64BTIHint", ":", ":", "lookupBTIByEncoding", "(", "MCOp", ".", "getImm", "(", ")", "^", "<NUM_LIT>", ")", "!", "=", "nullptr", ";" ]	[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MCOperandPredicate", "=", "[", "{", "if", "(", "!", "MCOp", ".", "isImm", "(", ")", ")", "return", "false", ";" ]
LLVM	ARM	CPP	program_repair	CPU	621,106	[ "<FIXS>", "if", "(", "!", "produceSameValue", "(", "", "Def0", ",", "", "Def1", ",", "MRI", ")", ")", "<FIXE>", "<FIXS>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI0", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "<FIXE>", "<FIXS>", "const", "MachineOperand", "&", "MO0", "=", "MI0", ".", "getOperand", "(", "i", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI1", ".", "getOperand", "(", "i", ")", ";", "<FIXE>", "<FIXS>", "return", "MI0", ".", "isIdenticalTo", "(", "MI1", ",", "MachineInstr", "::", "IgnoreVRegDefs", ")", ";", "<FIXE>" ]	[ "MachineInstr", "", "Def1", "=", "MRI", "->", "getVRegDef", "(", "Addr1", ")", ";", "<BUGS>", "if", "(", "!", "produceSameValue", "(", "Def0", ",", "Def1", ",", "MRI", ")", ")", "<BUGE>", "return", "false", ";", "}", "<BUGS>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI0", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "<BUGE>", "<BUGS>", "const", "MachineOperand", "&", "MO0", "=", "MI0", "->", "getOperand", "(", "i", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI1", "->", "getOperand", "(", "i", ")", ";", "<BUGE>", "if", "(", "!", "MO0", ".", "isIdenticalTo", "(", "MO1", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", "<BUGS>", "return", "MI0", "->", "isIdenticalTo", "(", "", "MI1", ",", "MachineInstr", "::", "IgnoreVRegDefs", ")", ";", "<BUGE>", "}" ]
LLVM	X86	CPP	program_repair	CPU	621,107	[ "<FIXS>", "const", "Register", "DefReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>" ]	[ "assert", "(", "(", "Opc", "==", "TargetOpcode", "::", "G_FRAME_INDEX", "\|\|", "Opc", "==", "TargetOpcode", "::", "G_GEP", ")", "&&", "<STR_LIT>", "unexpected instruction", "<STR_LIT>", ")", ";", "<BUGS>", "const", "unsigned", "DefReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "DefReg", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	621,108	[ "else", "{" ]	[ "return", "true", ";", "}", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "MaskVT", ".", "is512BitVector", "(", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is256BitLaneRepeatedShuffleMask", "(", "MVT", "::", "v8f64", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "ShuffleVT", "=", "(", "AllowFloatDomain", "?", "MVT", "::", "v8f64", ":", "MVT", "::", "v8i64", ")", ";", "PermuteImm", "=", "getV4X86ShuffleImm", "(", "RepeatedMask", ")", ";", "return", "true", ";", "}", "}", "}", "else", "if", "(", "AllowFloatDomain", "&&", "Subtarget", ".", "hasAVX", "(", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "ShuffleVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "f64", ",", "Mask", ".", "size", "(", ")", ")", ";", "PermuteImm", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "Mask", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "M", "=", "Mask", "[", "i", "]", ";", "if", "(", "M", "==", "SM_SentinelUndef", ")", "continue", ";", "assert", "(", "(", "(", "M", "/", "<NUM_LIT>", ")", "==", "(", "i", "/", "<NUM_LIT>", ")", ")", "&&", "<STR_LIT>", "Out of range shuffle mask index", "<STR_LIT>", ")", ";", "PermuteImm", "\|=", "(", "M", "&", "<NUM_LIT>", ")", "<<", "i", ";", "}", "return", "true", ";", "}", "}", "for", "(", "unsigned", "Order", "=", "<NUM_LIT>", ";", "Order", "<", "<NUM_LIT>", ";", "++", "Order", ")", "{", "if", "(", "Subtarget", ".", "preferLowerShuffleAsShift", "(", ")", "?", "(", "Order", "==", "<NUM_LIT>", ")", ":", "(", "Order", "==", "<NUM_LIT>", ")", ")", "{", "if", "(", "(", "MaskScalarSizeInBits", "==", "<NUM_LIT>", "\|\|", "MaskScalarSizeInBits", "==", "<NUM_LIT>", ")", "&&", "!", "ContainsZeros", "&&", "(", "AllowIntDomain", "\|\|", "Subtarget", ".", "hasAVX", "(", ")", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "MaskEltVT", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "WordMask", "=", "RepeatedMask", ";", "if", "(", "MaskScalarSizeInBits", "==", "<NUM_LIT>", ")", "narrowShuffleMaskElts", "(", "<NUM_LIT>", ",", "RepeatedMask", ",", "WordMask", ")", ";", "Shuffle", "=", "(", "AllowIntDomain", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "ShuffleVT", "=", "(", "AllowIntDomain", "?", "MVT", "::", "i32", ":", "MVT", "::", "f32", ")", ";", "ShuffleVT", "=", "MVT", "::", "getVectorVT", "(", "ShuffleVT", ",", "InputSizeInBits", "/", "<NUM_LIT>", ")", ";", "PermuteImm", "=", "getV4X86ShuffleImm", "(", "WordMask", ")", ";", "return", "true", ";", "}", "}", "if", "(", "!", "ContainsZeros", "&&", "AllowIntDomain", "&&", "MaskScalarSizeInBits", "==", "<NUM_LIT>", "&&", "(", "(", "MaskVT", ".", "is128BitVector", "(", ")", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "\|\|", "(", "MaskVT", ".", "is256BitVector", "(", ")", "&&", "Subtarget", ".", "hasAVX2", "(", ")", ")", "\|\|", "(", "MaskVT", ".", "is512BitVector", "(", ")", "&&", "Subtarget", ".", "hasBWI", "(", ")", ")", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "MaskEltVT", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "ArrayRef", "<", "int", ">", "LoMask", "(", "RepeatedMask", ".", "data", "(", ")", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "ArrayRef", "<", "int", ">", "HiMask", "(", "RepeatedMask", ".", "data", "(", ")", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "isUndefOrInRange", "(", "LoMask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "isSequentialOrUndefInRange", "(", "HiMask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "ShuffleVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i16", ",", "InputSizeInBits", "/", "<NUM_LIT>", ")", ";", "PermuteImm", "=", "getV4X86ShuffleImm", "(", "LoMask", ")", ";", "return", "true", ";", "}", "if", "(", "isUndefOrInRange", "(", "HiMask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "isSequentialOrUndefInRange", "(", "LoMask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "int", "OffsetHiMask", "[", "<NUM_LIT>", "]", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "OffsetHiMask", "[", "i", "]", "=", "(", "HiMask", "[", "i", "]", "<", "<NUM_LIT>", "?", "HiMask", "[", "i", "]", ":", "HiMask", "[", "i", "]", "-", "<NUM_LIT>", ")", ";", "Shuffle", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "ShuffleVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i16", ",", "InputSizeInBits", "/", "<NUM_LIT>", ")", ";", "PermuteImm", "=", "getV4X86ShuffleImm", "(", "OffsetHiMask", ")", ";", "return", "true", ";", "}", "}", "}", "}" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	621,109	[ ",", "Hi", ",", "Op", "->", "getFlags", "(", ")", ")", ";" ]	[ "assert", "(", "VT", "==", "MVT", "::", "v4f16", "\|\|", "VT", "==", "MVT", "::", "v4i16", ")", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitVectorOperand", "(", "Op", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "OpLo", "=", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "Lo", ".", "getValueType", "(", ")", ",", "Lo", ",", "Op", "->", "getFlags", "(", ")", ")", ";", "SDValue", "OpHi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "Hi", ".", "getValueType", "(", ")" ]
LLVM	AArch64	TD	stmt_completion	CPU	621,110	[ "Neon_mla", ">", ";" ]	[ "def", "MLAvvv_8H", ":", "NeonI_3VSame_Constraint_impl", "<", "<STR_LIT>", ",", "<STR_LIT>", ",", "VPR128", ",", "v8i16", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]
LLVM	AArch64	TD	stmt_completion	CPU	621,111	[ "]", ">", ";" ]	[ "def", "SDT_AArch64Dup", ":", "SDTypeProfile", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisVec", "<", "<NUM_LIT>", ">" ]
GCC	pa	MD	program_repair	CPU	621,112	[ "<FIXS>", "{", "op", "=", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "if", "(", "GET_CODE", "(", "op", ")", "=", "=", "SYMBOL_REF", ")", "{", "if", "(", "TARGET_HPUX", "&", "&", "!", "TARGET_DISABLE_FPREGS", "&", "&", "!", "TARGET_SOFT_FLOAT", "&", "&", "!", "strcmp", "(", "targetm", ".", "strip_name_encoding", "(", "XSTR", "(", "op", ",", "<NUM_LIT>", ")", ")", ",", "<STR_LIT>", ")", ")", "call_powf", "=", "trueelse", "if", "(", "!", "TARGET_64BIT", "&", "&", "TARGET_LONG_CALLS", ")", "{", "tree", "call_decl", "=", "SYMBOL_REF_DECL", "(", "op", ")", "if", "(", "!", "(", "call_decl", "&", "&", "targetm", ".", "binds_local_p", "(", "call_decl", ")", ")", ")", "op", "=", "force_reg", "(", "word_mode", ",", "op", ")", "}", "}", "}", "<FIXE>" ]	[ "rtx", "oprtx", "dst", "=", "operands", "[", "<NUM_LIT>", "]", "rtx", "nb", "=", "operands", "[", "<NUM_LIT>", "]", "if", "(", "TARGET_PORTABLE_RUNTIME", ")", "op", "=", "force_reg", "(", "SImode", ",", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", "else", "<BUGS>", "op", "=", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "<BUGE>", "if", "(", "TARGET_64BIT", ")", "{" ]
LLVM	SystemZ	TD	next_suggestion	CPU	621,113	[ "let", "ValueCols", "=", "[", "[", "<STR_LIT>", "]", "]", ";" ]	[ "let", "ColFields", "=", "[", "<STR_LIT>", "]", ";", "let", "KeyCol", "=", "[", "<STR_LIT>", "]", ";" ]
LLVM	X86	TD	stmt_completion	CPU	621,114	[ "addr", ":", "$", "src1", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "X86cmov", "(", "loadi64", "addr", ":", "$", "src1", ")", ",", "GR64", ":", "$", "src2", ",", "X86_COND_NE", ",", "EFLAGS", ")", ",", "(", "CMOVE64rm", "GR64", ":", "$", "src2", "," ]
LLVM	Hexagon	CPP	stmt_completion	DSP	621,115	[ ";" ]	[ "}", "if", "(", "hvxInsts", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "unsigned", "startIdx", ",", "usedUnits", ";", "startIdx", "=", "usedUnits", "=", "<NUM_LIT>", ";", "if", "(", "!", "checkHVXPipes", "(", "hvxInsts", ",", "startIdx", ",", "usedUnits", ")", ")", "{", "reportError", "(", "Twine", "(", "<STR_LIT>", "invalid instruction packet: slot error", "<STR_LIT>", ")", ")", ";", "return", "false", ";", "}", "}", "Packet", "=", "*", "ShuffledPacket", ";", "return", "true" ]
LLVM	LoongArch	CPP	stmt_completion	CPU	621,116	[ "<", "Subtarget", ".", "getGRLen", "(", ")", ")", ")", "return", "false", ";" ]	[ "if", "(", "Subtarget", ".", "isSoftFPABI", "(", ")", "&&", "(", "Type", ".", "isFloatingPoint", "(", ")", "&&", "!", "Type", ".", "isVector", "(", ")", "&&", "Type", ".", "getSizeInBits", "(", ")" ]
GCC	i386	MD	stmt_completion	CPU	621,117	[ ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "if_then_else", "(", "match_code", "<STR_LIT>" ]
LLVM	R600	CPP	next_suggestion	GPU	621,118	[ "}" ]	[ "bool", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "override", "{", "return", "true", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	621,119	[ "(", "AU", ")", ";" ]	[ "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage" ]
GCC	xtensa	MD	next_suggestion	MPU	621,120	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mod", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
GCC	rs6000	CPP	next_suggestion	CPU	621,121	[ "}" ]	[ "static", "_", "_", "inline", "qword", "si_ila", "(", "unsigned", "int", "imm", ")", "{", "return", "(", "(", "qword", ")", "(", "vec_splat", "(", "(", "vec_uint4", ")", "(", "si_from_uint", "(", "imm", ")", ")", ",", "<NUM_LIT>", ")", ")", ")", ";" ]
GCC	i386	MD	program_repair	CPU	621,122	[ "<FIXS>", "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "[", "(", "set", "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "V16QI", "(", "vec_concat", ":", "V32QI", "<BUGS>", "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", "]" ]
LLVM	AArch64	CPP	stmt_completion	CPU	621,123	[ "nosha2", "<STR_LIT>", ")", ";" ]	[ "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", "::", "ARMV8_4A", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", "::", "ARMV8_5A", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", "::", "ARMV8_6A", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", "::", "ARMV8_7A", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", "::", "ARMV8R", ":", "RequestedExtensions", ".", "push_back", "(", "<STR_LIT>", "sm4", "<STR_LIT>", ")", ";", "RequestedExtensions", ".", "push_back", "(", "<STR_LIT>", "sha3", "<STR_LIT>", ")", ";", "RequestedExtensions", ".", "push_back", "(", "<STR_LIT>", "sha2", "<STR_LIT>", ")", ";", "RequestedExtensions", ".", "push_back", "(", "<STR_LIT>", "aes", "<STR_LIT>", ")", ";", "break", ";", "}", "}", "else", "if", "(", "NoCrypto", ")", "{", "switch", "(", "ArchKind", ")", "{", "default", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", "::", "ARMV8_1A", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", "::", "ARMV8_2A", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", "::", "ARMV8_3A", ":", "RequestedExtensions", ".", "push_back", "(", "<STR_LIT>" ]
GCC	avr	MD	program_repair	MPU	621,124	[ "<FIXS>", "(", "set", "(", "match_operand", ":", "ALL4", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "ALL4", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", ")", "]", ")", "<FIXE>", "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "ALL4", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "ALL4", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]	[ "(", "define_peephole2", "[", "(", "match_scratch", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "]", "<BUGS>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "(", "clobber", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{" ]
GCC	avr	CPP	program_repair	MPU	621,125	[ "<FIXS>", "\|\|", "regno", "==", "ARG_POINTER_REGNUM", "\|\|", "regno", "==", "FRAME_POINTER_REGNUM", ")", "<FIXE>" ]	[ "if", "(", "regno", "==", "REG_X", "\|\|", "regno", "==", "REG_Y", "\|\|", "regno", "==", "REG_Z", "<BUGS>", "\|\|", "regno", "==", "ARG_POINTER_REGNUM", ")", "<BUGE>", "{", "ok", "=", "true", ";", "}" ]
LLVM	Hexagon	TD	stmt_completion	DSP	621,126	[ "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable" ]
LLVM	X86	CPP	next_suggestion	CPU	621,127	[ "SDValue", "StackSlot", "=", "DAG", ".", "getFrameIndex", "(", "SSFI", ",", "getPointerTy", "(", ")", ")", ";" ]	[ "}", "return", "SDValue", "(", ")", ";", "}", "assert", "(", "SrcVT", ".", "getSimpleVT", "(", ")", "<=", "MVT", "::", "i64", "&&", "SrcVT", ".", "getSimpleVT", "(", ")", ">=", "MVT", "::", "i16", "&&", "<STR_LIT>", "Unknown SINT_TO_FP to lower!", "<STR_LIT>", ")", ";", "if", "(", "SrcVT", "==", "MVT", "::", "i32", "&&", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getValueType", "(", ")", ")", ")", "return", "Op", ";", "if", "(", "SrcVT", "==", "MVT", "::", "i64", "&&", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getValueType", "(", ")", ")", "&&", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "return", "Op", ";", "}", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Size", "=", "SrcVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "int", "SSFI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateStackObject", "(", "Size", ",", "Size", ")", ";" ]
GCC	alpha	MD	stmt_completion	MPU	621,128	[ ")", ")", ")" ]	[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "not", "(", "match_code", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AMDGPU	CPP	program_repair	GPU	621,129	[ "<FIXS>", "bool", "CanCommute", "=", "TII", "->", "findCommutedOpIndices", "(", "*", "MI", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "<FIXE>" ]	[ "unsigned", "CommuteIdx0", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "unsigned", "CommuteIdx1", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "<BUGS>", "bool", "CanCommute", "=", "TII", "->", "findCommutedOpIndices", "(", "MI", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "<BUGE>", "if", "(", "CanCommute", ")", "{", "if", "(", "CommuteIdx0", "==", "OpNo", ")" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	621,130	[ "cleanPotentialDisabledCFAlu", "(", "MI", ")", ";" ]	[ "TII", "=", "static_cast", "<", "const", "R600InstrInfo", "", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BB", "=", "MF", ".", "begin", "(", ")", ",", "BB_E", "=", "MF", ".", "end", "(", ")", ";", "BB", "!=", "BB_E", ";", "++", "BB", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "", "BB", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "LatestCFAlu", "=", "E", ";", "while", "(", "I", "!=", "E", ")", "{", "MachineInstr", "*", "MI", "=", "I", "++", ";", "if", "(", "(", "!", "TII", "->", "canBeConsideredALU", "(", "MI", ")", "&&", "!", "isCFAlu", "(", "MI", ")", ")", "\|\|", "TII", "->", "mustBeLastInClause", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "LatestCFAlu", "=", "E", ";", "if", "(", "!", "isCFAlu", "(", "MI", ")", ")", "continue", ";" ]
GCC	sparc	MD	stmt_completion	CPU	621,131	[ "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM	ARM	CPP	stmt_completion	CPU	621,132	[ "N", ")", ";" ]	[ "void", "addMemNegImm8OffsetOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addMemImm8OffsetOperands", "(", "Inst", "," ]
LLVM	ARM	CPP	code_generation	CPU	621,133	[ "bool", "Thumb1FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "ARMFunctionInfo", "", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "", "STI", ".", "getInstrInfo", "(", ")", ";", "const", "ARMBaseRegisterInfo", "", "RegInfo", "=", "static_cast", "<", "const", "ARMBaseRegisterInfo", "", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "bool", "isVarArg", "=", "AFI", "->", "getArgRegsSaveSize", "(", ")", ">", "<NUM_LIT>", ";", "DebugLoc", "DL", "=", "MI", "!=", "MBB", ".", "end", "(", ")", "?", "MI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "SmallSet", "<", "unsigned", ",", "<NUM_LIT>", ">", "LoRegsToRestore", ";", "SmallSet", "<", "unsigned", ",", "<NUM_LIT>", ">", "HiRegsToRestore", ";", "SmallSet", "<", "unsigned", ",", "<NUM_LIT>", ">", "CopyRegs", ";", "for", "(", "CalleeSavedInfo", "I", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "I", ".", "getReg", "(", ")", ";", "if", "(", "ARM", "::", "tGPRRegClass", ".", "contains", "(", "Reg", ")", "\|\|", "Reg", "==", "ARM", "::", "LR", ")", "{", "LoRegsToRestore", ".", "insert", "(", "Reg", ")", ";", "}", "else", "if", "(", "ARM", "::", "hGPRRegClass", ".", "contains", "(", "Reg", ")", "&&", "Reg", "!=", "ARM", "::", "LR", ")", "{", "HiRegsToRestore", ".", "insert", "(", "Reg", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", "callee-saved register of unexpected class", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "ARM", "::", "tGPRRegClass", ".", "contains", "(", "Reg", ")", ")", "&&", "!", "(", "hasFP", "(", "MF", ")", "&&", "Reg", "==", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ")", ")", "CopyRegs", ".", "insert", "(", "Reg", ")", ";", "}", "auto", "Terminator", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "Terminator", "!=", "MBB", ".", "end", "(", ")", "&&", "Terminator", "->", "getOpcode", "(", ")", "==", "ARM", "::", "tBX_RET", ")", "{", "CopyRegs", ".", "insert", "(", "ARM", "::", "R0", ")", ";", "CopyRegs", ".", "insert", "(", "ARM", "::", "R1", ")", ";", "CopyRegs", ".", "insert", "(", "ARM", "::", "R2", ")", ";", "CopyRegs", ".", "insert", "(", "ARM", "::", "R3", ")", ";", "for", "(", "auto", "Op", ":", "Terminator", "->", "implicit_operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", ")", "CopyRegs", ".", "erase", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", "}", "static", "const", "unsigned", "AllCopyRegs", "[", "]", "=", "{", "ARM", "::", "R0", ",", "ARM", "::", "R1", ",", "ARM", "::", "R2", ",", "ARM", "::", "R3", ",", "ARM", "::", "R4", ",", "ARM", "::", "R5", ",", "ARM", "::", "R6", ",", "ARM", "::", "R7", "}", ";", "static", "const", "unsigned", "AllHighRegs", "[", "]", "=", "{", "ARM", "::", "R8", ",", "ARM", "::", "R9", ",", "ARM", "::", "R10", ",", "ARM", "::", "R11", "}", ";", "const", "unsigned", "", "AllCopyRegsEnd", "=", "std", "::", "end", "(", "AllCopyRegs", ")", ";", "const", "unsigned", "", "AllHighRegsEnd", "=", "std", "::", "end", "(", "AllHighRegs", ")", ";", "auto", "HiRegToRestore", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllHighRegs", ")", ",", "HiRegsToRestore", ",", "AllHighRegsEnd", ")", ";", "while", "(", "HiRegToRestore", "!=", "AllHighRegsEnd", ")", "{", "assert", "(", "!", "CopyRegs", ".", "empty", "(", ")", ")", ";", "auto", "CopyReg", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllCopyRegs", ")", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "MachineInstrBuilder", "PopMIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "ARM", "::", "tPOP", ")", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "while", "(", "HiRegToRestore", "!=", "AllHighRegsEnd", "&&", "CopyReg", "!=", "AllCopyRegsEnd", ")", "{", "PopMIB", ".", "addReg", "(", "", "CopyReg", ",", "RegState", "::", "Define", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "ARM", "::", "tMOVr", ")", ")", ".", "addReg", "(", "", "HiRegToRestore", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", "CopyReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "CopyReg", "=", "findNextOrderedReg", "(", "++", "CopyReg", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "HiRegToRestore", "=", "findNextOrderedReg", "(", "++", "HiRegToRestore", ",", "HiRegsToRestore", ",", "AllHighRegsEnd", ")", ";", "}", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "ARM", "::", "tPOP", ")", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "bool", "NeedsPop", "=", "false", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "ARM", "::", "tGPRRegClass", ".", "contains", "(", "Reg", ")", "\|\|", "Reg", "==", "ARM", "::", "LR", ")", ")", "continue", ";", "if", "(", "Reg", "==", "ARM", "::", "LR", ")", "{", "if", "(", "MBB", ".", "succ_empty", "(", ")", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "if", "(", "!", "STI", ".", "hasV5TOps", "(", ")", ")", "continue", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "TCRETURNdi", "\|\|", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "TCRETURNri", ")", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "TCRETURNdi", "?", "ARM", "::", "tBL", ":", "ARM", "::", "tBLXr", ";", "MachineInstrBuilder", "BL", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ";", "BL", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "BL", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MBB", ".", "insert", "(", "MI", ",", "&", "", "BL", ")", ";", "}", "Reg", "=", "ARM", "::", "PC", ";", "(", "", "MIB", ")", ".", "setDesc", "(", "TII", ".", "get", "(", "ARM", "::", "tPOP_RET", ")", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "MIB", ".", "copyImplicitOps", "(", "", "MI", ")", ";", "MI", "=", "MBB", ".", "erase", "(", "MI", ")", ";", "}", "else", "continue", ";", "}", "MIB", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", ")", ";", "NeedsPop", "=", "true", ";", "}", "if", "(", "NeedsPop", ")", "MBB", ".", "insert", "(", "MI", ",", "&", "*", "MIB", ")", ";", "else", "MF", ".", "DeleteMachineInstr", "(", "MIB", ")", ";", "return", "true", ";", "}" ]	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "load", "instructions", "via", "loadRegToStackSlot", "(", ")", "." ]
LLVM	SystemZ	TD	next_suggestion	CPU	621,134	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "XBD2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M3", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	TD	program_repair	CPU	621,135	[ "<FIXS>", "[", "(", "set", "rGPR", ":", "$", "Rd", ",", "CPSR", ",", "(", "opnode", "t2_so_reg", ":", "$", "ShiftedRm", ",", "rGPR", ":", "$", "Rn", ")", ")", "]", ">", "{", "<FIXE>" ]	[ "def", "rs", ":", "T2TwoRegShiftedReg", "(", "outs", "rGPR", ":", "$", "Rd", ")", ",", "(", "ins", "rGPR", ":", "$", "Rn", ",", "t2_so_reg", ":", "$", "ShiftedRm", ")", ",", "IIC_iALUsi", ",", "!", "strconcat", "(", "opc", ",", "<STR_LIT>", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "set", "rGPR", ":", "$", "Rd", ",", "(", "opnode", "t2_so_reg", ":", "$", "ShiftedRm", ",", "rGPR", ":", "$", "Rn", ")", ")", "]", ">", "{", "<BUGE>", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcod", ";" ]
GCC	sh	CPP	program_repair	CPU	621,136	[ "<FIXS>", "But", "don", "'", "t do this when not optimizing, since we wouldn", "'", "t", "suppress", "the", "<FIXE>" ]	[ "jump", "=", "emit_jump_insn_after", "(", "gen_return", "(", ")", ",", "insn", ")", ";", "if", "(", "optimize", ")" ]
LLVM	X86	TD	program_repair	CPU	621,137	[ "<FIXS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_LAR_RM", ">", ",", "TB", ",", "OpSize16", ";", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_LAR_RR", ">", ",", "TB", ",", "OpSize16", ";", "<FIXE>", "<FIXS>", "OpSize32", ";", "<FIXE>", "<FIXS>", "OpSize32", ";", "<FIXE>" ]	[ "def", "SWAPGS", ":", "I", "<NUM_LIT>", ",", "MRM_F8", ",", "(", "outs", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_SWAPGS", ">", ",", "TB", ";", "def", "LAR16rm", ":", "I", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "GR16", ":", "$", "dst", ")", ",", "(", "ins", "i16mem", ":", "$", "src", ")", ",", "<BUGS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_LAR_RM", ">", ",", "TB", ",", "OpSize", ";", "<BUGE>", "def", "LAR16rr", ":", "I", "<NUM_LIT>", ",", "MRMSrcReg", ",", "(", "outs", "GR16", ":", "$", "dst", ")", ",", "(", "ins", "GR16", ":", "$", "src", ")", ",", "<BUGS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_LAR_RR", ">", ",", "TB", ",", "OpSize", ";", "<BUGE>", "def", "LAR32rm", ":", "I", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "GR32", ":", "$", "dst", ")", ",", "(", "ins", "i16mem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_LAR_RM", ">", ",", "TB", ",", "<BUGS>", "OpSize16", ";", "<BUGE>", "def", "LAR32rr", ":", "I", "<NUM_LIT>", ",", "MRMSrcReg", ",", "(", "outs", "GR32", ":", "$", "dst", ")", ",", "(", "ins", "GR32", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_LAR_RR", ">", ",", "TB", ",", "<BUGS>", "OpSize16", ";", "<BUGE>", "def", "LAR64rm", ":", "RI", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "i16mem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_LAR_RM", ">", ",", "TB", ";" ]
GCC	arm	CPP	stmt_completion	CPU	621,138	[ "_", "b", ")", ";" ]	[ "return", "_", "_", "builtin_mve_vqrshlq_n_sv8hi", "(", "_", "_", "a", ",", "_" ]
LLVM	SystemZ	TD	next_suggestion	CPU	621,139	[ "bits", "<", "<NUM_LIT>", ">", "M3", ";" ]	[ "class", "InstRIEb", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "R2", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	621,140	[ "assert", "(", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "Expected a reg operand.", "<STR_LIT>", ")", ";" ]	[ "if", "(", "LdSt", ".", "hasOrderedMemoryRef", "(", ")", "\|\|", "LdSt", ".", "getNumExplicitOperands", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "return", "true", ";" ]
GCC	rs6000	MD	program_repair	CPU	621,141	[ "<FIXS>", "&", "&", "TARGET_HARD_FLOAT", "&", "&", "TARGET_FPRS", "&", "&", "TARGET_DOUBLE_FLOAT", "<FIXE>" ]	[ "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]
GCC	loongarch	CPP	stmt_completion	CPU	621,142	[ "evolution", "(", "<NUM_LIT>", ")", ",", "evolution_set", "(", "<NUM_LIT>", ")", "{" ]	[ "base", "(", "<NUM_LIT>", ")", ",", "fpu", "(", "<NUM_LIT>", ")", ",", "simd", "(", "<NUM_LIT>", ")", "," ]
GCC	arm	CPP	stmt_completion	CPU	621,143	[ "i", ";" ]	[ "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld2_dupdi", "(", "(", "const", "_", "_", "builtin_neon_di", "*", ")", "_", "_", "a", ")", ";", "return", "_", "_", "rv", ".", "_", "_" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,144	[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	TD	stmt_completion	CPU	621,145	[ ",", "node", ":", "$", "idx", ",", "i64", ")", ">", ";" ]	[ "def", "vextract_sext_i64", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "vec", ",", "node", ":", "$", "idx", ")", ",", "(", "MipsVExtractSExt", "node", ":", "$", "vec" ]
GCC	h8300	MD	stmt_completion	MPU	621,146	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "match_code" ]
GCC	sparc	MD	stmt_completion	CPU	621,147	[ ")" ]	[ "(", "define_delay", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "not", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "nil" ]
LLVM	ARM	CPP	next_suggestion	CPU	621,148	[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "masked scatters: storing to a vector of pointers\\n", "<STR_LIT>", ")", ";" ]	[ "Value", "", "MVEGatherScatterLowering", "::", "tryCreateMaskedScatterBase", "(", "IntrinsicInst", "", "I", ",", "Value", "", "Ptr", ",", "IRBuilder", "<", ">", "&", "Builder", ",", "int64_t", "Increment", ")", "{", "using", "namespace", "PatternMatch", ";", "Value", "", "Input", "=", "I", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "auto", "", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "Input", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "(", "Ty", "->", "getNumElements", "(", ")", "==", "<NUM_LIT>", "&&", "Ty", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ")", "{", "return", "nullptr", ";", "}", "Value", "", "Mask", "=", "I", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	621,149	[ ",", "int", "&", "FrameIndex", ")", "const", "{" ]	[ "bool", "AMDGPUInstrInfo", "::", "hasStoreFromStackSlot", "(", "const", "MachineInstr", "", "MI", ",", "const", "MachineMemOperand", "", "&", "MMO" ]
GCC	s390	MD	next_suggestion	MPU	621,150	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "bswap", ":", "HI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
GCC	nds32	CPP	stmt_completion	CPU	621,151	[ "basic_align", ";" ]	[ "at_least_align_to_word", "=", "true", ";", "break", ";", "default", ":", "at_least_align_to_word", "=", "false", ";", "break", ";", "}", "if", "(", "at_least_align_to_word", "&&", "(", "basic_align", "<", "BITS_PER_WORD", ")", ")", "return", "BITS_PER_WORD", ";", "else", "return" ]
LLVM	ARM	TD	stmt_completion	CPU	621,152	[ ",", "?", "}", ",", "<STR_LIT>", ">", ";" ]	[ "def", "VST3q32", ":", "VST3D", "<", "<NUM_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM	Mips	TD	next_suggestion	CPU	621,153	[ "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";" ]	[ "dag", "OutOperandList", "=", "(", "outs", "ROWD", ":", "$", "wd", ")", ";", "dag", "InOperandList", "=", "(", "ins", "ROWS", ":", "$", "ws", ",", "SplatImm", ".", "OpClass", ":", "$", "imm", ")", ";" ]
GCC	pa	MD	stmt_completion	CPU	621,154	[ ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	621,155	[ "get231Opcode", "(", ")", ";" ]	[ "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "assert", "(", "!", "(", "FMA3Group", ".", "isIntrinsic", "(", ")", "&&", "(", "SrcOpIdx1", "==", "<NUM_LIT>", "\|\|", "SrcOpIdx2", "==", "<NUM_LIT>", ")", ")", "&&", "<STR_LIT>", "Intrinsic instructions can't commute operand 1", "<STR_LIT>", ")", ";", "unsigned", "Case", "=", "getThreeSrcCommuteCase", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ",", "SrcOpIdx1", ",", "SrcOpIdx2", ")", ";", "assert", "(", "Case", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected case number!", "<STR_LIT>", ")", ";", "const", "unsigned", "Form132Index", "=", "<NUM_LIT>", ";", "const", "unsigned", "Form213Index", "=", "<NUM_LIT>", ";", "const", "unsigned", "Form231Index", "=", "<NUM_LIT>", ";", "static", "const", "unsigned", "FormMapping", "[", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "Form231Index", ",", "Form213Index", ",", "Form132Index", "}", ",", "{", "Form132Index", ",", "Form231Index", ",", "Form213Index", "}", ",", "{", "Form213Index", ",", "Form132Index", ",", "Form231Index", "}", "}", ";", "unsigned", "FMAForms", "[", "<NUM_LIT>", "]", ";", "FMAForms", "[", "<NUM_LIT>", "]", "=", "FMA3Group", ".", "get132Opcode", "(", ")", ";", "FMAForms", "[", "<NUM_LIT>", "]", "=", "FMA3Group", ".", "get213Opcode", "(", ")", ";", "FMAForms", "[", "<NUM_LIT>", "]", "=", "FMA3Group", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,156	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,157	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicateLate", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "LC0", ",", "P3", ",", "SA0", ",", "USR", "]", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
GCC	i386	MD	stmt_completion	CPU	621,158	[ ")", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	i386	CPP	next_suggestion	CPU	621,159	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_cvtusepi32_epi16", "(", "_", "_", "m256i", "_", "_", "O", ",", "_", "_", "mmask16", "_", "_", "M", ",", "_", "_", "m512i", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_pmovusdw512_mask", "(", "(", "_", "_", "v16si", ")", "_", "_", "A", ",", "(", "_", "_", "v16hi", ")", "_", "_", "O", ",", "_", "_", "M", ")", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	621,160	[ ")", ")", "&&", "(", "getImm", "(", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "}" ]	[ "bool", "isDirectBr", "(", ")", "const", "{", "return", "Kind", "==", "Expression", "\|\|", "(", "Kind", "==", "Immediate", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "getImm", "(" ]
LLVM	Mips	CPP	stmt_completion	CPU	621,161	[ "JR16_MM", ";" ]	[ "case", "Mips", "::", "JAL", ":", "case", "Mips", "::", "JAL_MM", ":", "return", "Mips", "::", "JALS_MM", ";", "case", "Mips", "::", "JALR", ":", "return", "Mips", "::", "JALRS_MM", ";", "case", "Mips", "::", "JALR16_MM", ":", "return", "Mips", "::", "JALRS16_MM", ";", "case", "Mips", "::", "TAILCALL_MM", ":", "llvm_unreachable", "(", "<STR_LIT>", "Attempting to shorten the TAILCALL_MM pseudo!", "<STR_LIT>", ")", ";", "case", "Mips", "::", "TAILCALLREG", ":", "return", "Mips", "::" ]
LLVM	Hexagon	TD	stmt_completion	DSP	621,162	[ "=", "<NUM_LIT>", ";" ]	[ "def", "C4_addipc", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "u32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_a813cf9a", ",", "TypeCR", ">", ",", "Enc_607661", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned" ]
LLVM	XCore	CPP	next_suggestion	MPU	621,163	[ "}" ]	[ "addPass", "(", "createXCoreISelDag", "(", "getXCoreTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";" ]
GCC	i386	CPP	stmt_completion	CPU	621,164	[ ")", "_", "_", "C", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]	[ "return", "(", "_", "_", "m512", ")", "_", "_", "builtin_ia32_vfnmsubps512_mask", "(", "(", "_", "_", "v16sf", ")", "_", "_", "A", ",", "(", "_", "_", "v16sf", ")", "_", "_", "B", ",", "(", "_", "_", "v16sf" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	621,165	[ "BT", ".", "put", "(", "BitTracker", "::", "RegisterRef", "(", "NewR", ")", ",", "RC", ")", ";" ]	[ "if", "(", "!", "matchPackhl", "(", "RD", ".", "Reg", ",", "RC", ",", "Rs", ",", "Rt", ")", ")", "return", "false", ";", "MachineBasicBlock", "&", "B", "=", "*", "MI", "->", "getParent", "(", ")", ";", "unsigned", "NewR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "Hexagon", "::", "DoubleRegsRegClass", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "auto", "At", "=", "MI", "->", "isPHI", "(", ")", "?", "B", ".", "getFirstNonPHI", "(", ")", ":", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ";", "BuildMI", "(", "B", ",", "At", ",", "DL", ",", "HII", ".", "get", "(", "Hexagon", "::", "S2_packhl", ")", ",", "NewR", ")", ".", "addReg", "(", "Rs", ".", "Reg", ",", "<NUM_LIT>", ",", "Rs", ".", "Sub", ")", ".", "addReg", "(", "Rt", ".", "Reg", ",", "<NUM_LIT>", ",", "Rt", ".", "Sub", ")", ";", "HBS", "::", "replaceSubWithSub", "(", "RD", ".", "Reg", ",", "RD", ".", "Sub", ",", "NewR", ",", "<NUM_LIT>", ",", "MRI", ")", ";" ]
GCC	powerpcspe	MD	stmt_completion	CPU	621,166	[ "<STR_LIT>", ")" ]	[ "(", "define_cpu_unit", "<STR_LIT>" ]
GCC	ia64	MD	stmt_completion	CPU	621,167	[ ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "VECINT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "gt", ":", "VECINT", "(", "match_operand", ":", "VECINT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VECINT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	UPT	CPP	stmt_completion	CPU	621,168	[ "(", "getTheUPTTarget", "(", ")", ")", ";" ]	[ "RegisterTargetMachine", "<", "UPTTargetMachine", ">", "X" ]
LLVM	Mips	CPP	stmt_completion	CPU	621,169	[ ".", "addLiveIn", "(", "R", ")", ";" ]	[ "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Filler", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Filler", "->", "getOperand", "(", "I", ")", ";", "unsigned", "R", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "\|\|", "!", "MO", ".", "isDef", "(", ")", "\|\|", "!", "(", "R", "=", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "assert", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "getAllocatableSet", "(", "MF", ")", ".", "test", "(", "R", ")", "&&", "<STR_LIT>", "Shouldn't move an instruction with unallocatable registers across ", "<STR_LIT>", "<STR_LIT>", "basic block boundaries.", "<STR_LIT>", ")", ";", "if", "(", "!", "MBB", ".", "isLiveIn", "(", "R", ")", ")", "MBB" ]
GCC	mips	CPP	next_suggestion	CPU	621,170	[ "}" ]	[ "unsigned", "int", "flags", "=", "<NUM_LIT>", ";", "if", "(", "lookup_attribute", "(", "<STR_LIT>", "nocompression", "<STR_LIT>", ",", "attributes", ")", "!=", "NULL", ")", "flags", "\|=", "MASK_MIPS16", "\|", "MASK_MICROMIPS", ";", "if", "(", "lookup_attribute", "(", "<STR_LIT>", "nomips16", "<STR_LIT>", ",", "attributes", ")", "!=", "NULL", ")", "flags", "\|=", "MASK_MIPS16", ";", "if", "(", "lookup_attribute", "(", "<STR_LIT>", "nomicromips", "<STR_LIT>", ",", "attributes", ")", "!=", "NULL", ")", "flags", "\|=", "MASK_MICROMIPS", ";", "return", "flags", ";" ]
GCC	c6x	MD	next_suggestion	VLIW	621,171	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	s390	MD	next_suggestion	MPU	621,172	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,173	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_pxorfnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_05c070ec", ",", "TypeALU32_3op", ">", ",", "Enc_ea4c54", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
GCC	mt	CPP	stmt_completion	CPU	621,174	[ ")", ";" ]	[ "if", "(", "TARGET_MS2", ")", "{", "split_all_insns_noflow", "(", ")", ";", "mt_reorg_hazard", "(" ]
GCC	i386	CPP	next_suggestion	CPU	621,175	[ "else", "if", "(", "REG_ORDER", "[", "i", "]", "==", "regno", ")", "return", "true", ";" ]	[ "gcc_assert", "(", "i", "<", "MAX_REGS", ")", ";", "if", "(", "REG_ORDER", "[", "i", "]", "==", "BP_REG", "&&", "hfp", ")", "++", "count", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	621,176	[ "}" ]	[ "addPass", "(", "new", "RegBankSelect", "(", ")", ")", ";", "return", "false", ";" ]
GCC	aarch64	CPP	code_generation	CPU	621,177	[ "rtx", "aarch64_simd_vect_par_cnst_half", "(", "machine_mode", "mode", ",", "bool", "high", ")", "{", "int", "nunits", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "rtvec", "v", "=", "rtvec_alloc", "(", "nunits", "/", "<NUM_LIT>", ")", ";", "int", "high_base", "=", "nunits", "/", "<NUM_LIT>", ";", "int", "low_base", "=", "<NUM_LIT>", ";", "int", "base", ";", "rtx", "t1", ";", "int", "i", ";", "if", "(", "BYTES_BIG_ENDIAN", ")", "base", "=", "high", "?", "low_base", ":", "high_base", ";", "else", "base", "=", "high", "?", "high_base", ":", "low_base", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nunits", "/", "<NUM_LIT>", ";", "i", "++", ")", "RTVEC_ELT", "(", "v", ",", "i", ")", "=", "GEN_INT", "(", "base", "+", "i", ")", ";", "t1", "=", "gen_rtx_PARALLEL", "(", "mode", ",", "v", ")", ";", "return", "t1", ";", "}" ]	[ "Construct", "and", "return", "a", "PARALLEL", "RTX", "vector", "with", "elements", "numbering", "the", "lanes", "of", "either", "the", "high", "(", "HIGH", "==", "TRUE", ")", "or", "low", "(", "HIGH", "==", "FALSE", ")", "half", "of", "the", "vector", "-", "from", "the", "perspective", "of", "the", "architecture", ".", "This", "does", "not", "line", "up", "with", "GCC", "'s", "perspective", "on", "lane", "numbers", ",", "so", "we", "end", "up", "with", "different", "masks", "depending", "on", "our", "target", "endian-ness", ".", "The", "diagram", "below", "may", "help", ".", "We", "must", "draw", "the", "distinction", "when", "building", "masks", "which", "select", "one", "half", "of", "the", "vector", ".", "An", "instruction", "selecting", "architectural", "low-lanes", "for", "a", "big-endian", "target", ",", "must", "be", "described", "using", "a", "mask", "selecting", "GCC", "high-lanes", ".", "Big-Endian", "Little-EndianGCC", "0", "1", "2", "3", "3", "2", "1", "0", "\|", "x", "\|", "x", "\|", "x", "\|", "x", "\|", "\|", "x", "\|", "x", "\|", "x", "\|", "x", "\|Architecture", "3", "2", "1", "0", "3", "2", "1", "0Low", "Mask", ":", "{", "2", ",", "3", "}", "{", "0", ",", "1", "}", "High", "Mask", ":", "{", "0", ",", "1", "}", "{", "2", ",", "3", "}" ]
LLVM	Mips	TD	program_repair	CPU	621,178	[ "<FIXS>", "class", "Atomic2Ops", "PatFrag", "Op", ",", "RegisterClass", "DRC", ">", ":", "PseudoSE", "(", "outs", "DRC", ":", "$", "dst", ")", ",", "(", "ins", "PtrRC", ":", "$", "ptr", ",", "DRC", ":", "$", "incr", ")", ",", "[", "(", "set", "DRC", ":", "$", "dst", ",", "(", "Op", "iPTR", ":", "$", "ptr", ",", "DRC", ":", "$", "incr", ")", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "class", "AtomicCmpSwap", "PatFrag", "Op", ",", "RegisterClass", "DRC", ">", ":", "PseudoSE", "(", "outs", "DRC", ":", "$", "dst", ")", ",", "(", "ins", "PtrRC", ":", "$", "ptr", ",", "DRC", ":", "$", "cmp", ",", "DRC", ":", "$", "swap", ")", ",", "[", "(", "set", "DRC", ":", "$", "dst", ",", "(", "Op", "iPTR", ":", "$", "ptr", ",", "DRC", ":", "$", "cmp", ",", "DRC", ":", "$", "swap", ")", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "class", "LLBase", "string", "opstr", ",", "RegisterOperand", "RO", ">", ":", "InstSE", "(", "outs", "RO", ":", "$", "rt", ")", ",", "(", "ins", "mem", ":", "$", "addr", ")", ",", "!", "strconcat", "(", "opstr", ",", "<STR_LIT>", ")", ",", "<FIXE>", "<FIXS>", "class", "SCBase", "string", "opstr", ",", "RegisterOperand", "RO", ">", ":", "InstSE", "(", "outs", "RO", ":", "$", "dst", ")", ",", "(", "ins", "RO", ":", "$", "rt", ",", "mem", ":", "$", "addr", ")", ",", "<FIXE>" ]	[ "}", "<BUGS>", "class", "Atomic2Ops", "PatFrag", "Op", ",", "RegisterClass", "DRC", ",", "RegisterClass", "PRC", ">", ":", "PseudoSE", "(", "outs", "DRC", ":", "$", "dst", ")", ",", "(", "ins", "PRC", ":", "$", "ptr", ",", "DRC", ":", "$", "incr", ")", ",", "[", "(", "set", "DRC", ":", "$", "dst", ",", "(", "Op", "PRC", ":", "$", "ptr", ",", "DRC", ":", "$", "incr", ")", ")", "]", ">", ";", "multiclass", "Atomic2Ops32", "PatFrag", "Op", ">", "{", "def", "NAME", ":", "Atomic2Ops", "Op", ",", "GPR32", ",", "GPR32", ">", ",", "Requires", "[", "NotN64", ",", "HasStdEnc", "]", ">", ";", "def", "_P8", ":", "Atomic2Ops", "Op", ",", "GPR32", ",", "GPR64", ">", ",", "Requires", "[", "IsN64", ",", "HasStdEnc", "]", ">", ";", "}", "<BUGE>", "<BUGS>", "class", "AtomicCmpSwap", "PatFrag", "Op", ",", "RegisterClass", "DRC", ",", "RegisterClass", "PRC", ">", ":", "PseudoSE", "(", "outs", "DRC", ":", "$", "dst", ")", ",", "(", "ins", "PRC", ":", "$", "ptr", ",", "DRC", ":", "$", "cmp", ",", "DRC", ":", "$", "swap", ")", ",", "[", "(", "set", "DRC", ":", "$", "dst", ",", "(", "Op", "PRC", ":", "$", "ptr", ",", "DRC", ":", "$", "cmp", ",", "DRC", ":", "$", "swap", ")", ")", "]", ">", ";", "multiclass", "AtomicCmpSwap32", "PatFrag", "Op", ">", "{", "def", "NAME", ":", "AtomicCmpSwap", "Op", ",", "GPR32", ",", "GPR32", ">", ",", "Requires", "[", "NotN64", ",", "HasStdEnc", "]", ">", ";", "def", "_P8", ":", "AtomicCmpSwap", "Op", ",", "GPR32", ",", "GPR64", ">", ",", "Requires", "[", "IsN64", ",", "HasStdEnc", "]", ">", ";", "}", "<BUGE>", "<BUGS>", "class", "LLBase", "string", "opstr", ",", "RegisterOperand", "RO", ",", "Operand", "Mem", ">", ":", "InstSE", "(", "outs", "RO", ":", "$", "rt", ")", ",", "(", "ins", "Mem", ":", "$", "addr", ")", ",", "!", "strconcat", "(", "opstr", ",", "<STR_LIT>", ")", ",", "<BUGE>", "[", "]", ",", "NoItinerary", ",", "FrmI", ">", "{", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "}", "<BUGS>", "class", "SCBase", "string", "opstr", ",", "RegisterOperand", "RO", ",", "Operand", "Mem", ">", ":", "InstSE", "(", "outs", "RO", ":", "$", "dst", ")", ",", "(", "ins", "RO", ":", "$", "rt", ",", "Mem", ":", "$", "addr", ")", ",", "<BUGE>", "!", "strconcat", "(", "opstr", ",", "<STR_LIT>", ")", ",", "[", "]", ",", "NoItinerary", ",", "FrmI", ">", "{", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	stmt_completion	CPU	621,179	[ "(", "_", "_", "v4sf", ")", "_", "_", "A", ")", ";" ]	[ "static", "_", "_", "inline", "_", "_", "m64", "_", "mm_cvttps_pi32", "(", "_", "_", "m128", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m64", ")", "_", "_", "builtin_ia32_cvttps2pi", "(" ]
LLVM	OR1K	CPP	stmt_completion	CPU	621,180	[ "::", "<STR_LIT>", ":" ]	[ "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported fixup kind in adjustFixupValue", "<STR_LIT>", ")", ";", "case", "FK_Data_1", ":", "case", "FK_Data_2", ":", "case", "FK_Data_4", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Value", ">>=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>" ]
GCC	nios2	MD	next_suggestion	MPU	621,181	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "return", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC	mips	MD	stmt_completion	CPU	621,182	[ ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	alpha	MD	next_suggestion	MPU	621,183	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "FMODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "FMODE", "(", "match_operand", ":", "FMODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	AVR	TD	stmt_completion	MPU	621,184	[ "val", "<", "<NUM_LIT>", ";" ]	[ "def", "iobitpos8_XFORM", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "Log2_32", "(", "uint8_t", "(", "N", "-", ">", "getZExtValue", "(", ")", ")", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i8", ")", ";", "}", "]", ">", ";", "def", "iobitposn8_XFORM", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "Log2_32", "(", "uint8_t", "(", "~", "N", "-", ">", "getZExtValue", "(", ")", ")", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i8", ")", ";", "}", "]", ">", ";", "def", "ioaddr8", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "uint64_t", "val", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "val", ">", "=", "<NUM_LIT>", "&", "&" ]
GCC	i386	MD	stmt_completion	CPU	621,185	[ ")", ")", ")" ]	[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]
GCC	mips	CPP	program_repair	CPU	621,186	[ "<FIXS>", "if", "(", "type", "!=", "(", "tree", ")", "<NUM_LIT>", "&&", "TYPE_ALIGN", "(", "type", ")", ">", "(", "unsigned", ")", "BITS_PER_WORD", "<FIXE>" ]	[ "case", "BLKmode", ":", "<BUGS>", "if", "(", "type", "!=", "(", "tree", ")", "<NUM_LIT>", "&&", "TYPE_ALIGN", "(", "type", ")", ">", "BITS_PER_WORD", "<BUGE>", "&&", "!", "TARGET_64BIT", "&&", "mips_abi", "!=", "ABI_EABI", ")", "cum", "->", "arg_words", "+=", "(", "cum", "->", "arg_words", "&", "<NUM_LIT>", ")", ";", "regbase", "=", "GP_ARG_FIRST", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,187	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "C4_and_andn", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Ps4", ",", "PredRegs", ":", "$", "Pt4", ",", "PredRegs", ":", "$", "Pu4", ")", ",", "<STR_LIT>", ",", "tc_b31c2e97", ",", "TypeCR", ">", ",", "Enc_9ac432", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	PowerPC	TD	next_suggestion	CPU	621,188	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "xo", ";" ]	[ "class", "XForm_sr", "<", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "bits", "<", "<NUM_LIT>", ">", "xo", ",", "dag", "OOL", ",", "dag", "IOL", ",", "string", "asmstr", ",", "InstrItinClass", "itin", ">", ":", "I", "<", "opcode", ",", "OOL", ",", "IOL", ",", "asmstr", ",", "itin", ">", "{", "bits", "<", "<NUM_LIT>", ">", "RS", ";", "bits", "<", "<NUM_LIT>", ">", "SR", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RS", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SR", ";" ]
LLVM	Hexagon	TD	program_repair	DSP	621,189	[ "<FIXS>", "<STR_LIT>", ",", "<FIXE>" ]	[ "let", "AddedComplexity", "=", "<NUM_LIT>", "indef", "MEMw_SUBi_indexed_MEM_V4", ":", "MEMInst_V4", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "base", ",", "u6_2Imm", ":", "$", "offset", ",", "u5Imm", ":", "$", "subend", ")", ",", "<BUGS>", "<STR_LIT>", ",", "<BUGE>", "[", "]", ">", ",", "Requires", "[", "HasV4T", ",", "UseMEMOP", "]", ">", ";" ]
GCC	pru	CPP	next_suggestion	CPU	621,190	[ "rtx", "op1", "=", "XEXP", "(", "operand", ",", "<NUM_LIT>", ")", ";" ]	[ "case", "CONST_INT", ":", "return", "ctable_addr_operand", "(", "operand", ",", "VOIDmode", ")", ";", "case", "REG", ":", "return", "pru_regno_ok_for_base_p", "(", "REGNO", "(", "operand", ")", ",", "strict_p", ")", ";", "case", "PLUS", ":", "{", "rtx", "op0", "=", "XEXP", "(", "operand", ",", "<NUM_LIT>", ")", ";" ]
GCC	i386	CPP	code_generation	CPU	621,191	[ "static", "rtx", "ix86_expand_sse_comi_round", "(", "const", "struct", "builtin_description", "", "d", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "rtx", "pat", ",", "set_dst", ";", "tree", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "tree", "arg1", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "tree", "arg2", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "tree", "arg3", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "rtx", "op0", "=", "expand_normal", "(", "arg0", ")", ";", "rtx", "op1", "=", "expand_normal", "(", "arg1", ")", ";", "rtx", "op2", "=", "expand_normal", "(", "arg2", ")", ";", "rtx", "op3", "=", "expand_normal", "(", "arg3", ")", ";", "enum", "insn_code", "icode", "=", "d", "->", "icode", ";", "const", "struct", "insn_data_d", "", "insn_p", "=", "&", "insn_data", "[", "icode", "]", ";", "machine_mode", "mode0", "=", "insn_p", "->", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "machine_mode", "mode1", "=", "insn_p", "->", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "enum", "rtx_code", "comparison", "=", "UNEQ", ";", "bool", "need_ucomi", "=", "false", ";", "enum", "rtx_code", "comi_comparisons", "[", "<NUM_LIT>", "]", "=", "{", "UNEQ", ",", "GT", ",", "GE", ",", "UNORDERED", ",", "LTGT", ",", "UNLE", ",", "UNLT", ",", "ORDERED", ",", "UNEQ", ",", "UNLT", ",", "UNLE", ",", "LT", ",", "LTGT", ",", "GE", ",", "GT", ",", "LT", ",", "UNEQ", ",", "GT", ",", "GE", ",", "UNORDERED", ",", "LTGT", ",", "UNLE", ",", "UNLT", ",", "ORDERED", ",", "UNEQ", ",", "UNLT", ",", "UNLE", ",", "LT", ",", "LTGT", ",", "GE", ",", "GT", ",", "LT", "}", ";", "bool", "need_ucomi_values", "[", "<NUM_LIT>", "]", "=", "{", "true", ",", "false", ",", "false", ",", "true", ",", "true", ",", "false", ",", "false", ",", "true", ",", "true", ",", "false", ",", "false", ",", "true", ",", "true", ",", "false", ",", "false", ",", "true", ",", "false", ",", "true", ",", "true", ",", "false", ",", "false", ",", "true", ",", "true", ",", "false", ",", "false", ",", "true", ",", "true", ",", "false", ",", "false", ",", "true", ",", "true", ",", "false", "}", ";", "if", "(", "!", "CONST_INT_P", "(", "op2", ")", ")", "{", "error", "(", "<STR_LIT>", "the third argument must be comparison constant", "<STR_LIT>", ")", ";", "return", "const0_rtx", ";", "}", "if", "(", "INTVAL", "(", "op2", ")", "<", "<NUM_LIT>", "\|\|", "INTVAL", "(", "op2", ")", ">=", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", "incorrect comparison mode", "<STR_LIT>", ")", ";", "return", "const0_rtx", ";", "}", "if", "(", "!", "insn_p", "->", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "op3", ",", "SImode", ")", ")", "{", "error", "(", "<STR_LIT>", "incorrect rounding operand", "<STR_LIT>", ")", ";", "return", "const0_rtx", ";", "}", "comparison", "=", "comi_comparisons", "[", "INTVAL", "(", "op2", ")", "]", ";", "need_ucomi", "=", "need_ucomi_values", "[", "INTVAL", "(", "op2", ")", "]", ";", "if", "(", "VECTOR_MODE_P", "(", "mode0", ")", ")", "op0", "=", "safe_vector_operand", "(", "op0", ",", "mode0", ")", ";", "if", "(", "VECTOR_MODE_P", "(", "mode1", ")", ")", "op1", "=", "safe_vector_operand", "(", "op1", ",", "mode1", ")", ";", "target", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_move_insn", "(", "target", ",", "const0_rtx", ")", ";", "target", "=", "gen_rtx_SUBREG", "(", "QImode", ",", "target", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "optimize", "&&", "!", "register_operand", "(", "op0", ",", "mode0", ")", ")", "\|\|", "!", "insn_p", "->", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "mode0", ",", "op0", ")", ";", "if", "(", "(", "optimize", "&&", "!", "register_operand", "(", "op1", ",", "mode1", ")", ")", "\|\|", "!", "insn_p", "->", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "op1", ",", "mode1", ")", ")", "op1", "=", "copy_to_mode_reg", "(", "mode1", ",", "op1", ")", ";", "if", "(", "need_ucomi", ")", "icode", "=", "icode", "==", "CODE_FOR_sse_comi_round", "?", "CODE_FOR_sse_ucomi_round", ":", "CODE_FOR_sse2_ucomi_round", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op0", ",", "op1", ",", "op3", ")", ";", "if", "(", "!", "pat", ")", "return", "<NUM_LIT>", ";", "if", "(", "INTVAL", "(", "op3", ")", "==", "NO_ROUND", ")", "{", "pat", "=", "ix86_erase_embedded_rounding", "(", "pat", ")", ";", "if", "(", "!", "pat", ")", "return", "<NUM_LIT>", ";", "set_dst", "=", "SET_DEST", "(", "pat", ")", ";", "}", "else", "{", "gcc_assert", "(", "GET_CODE", "(", "pat", ")", "==", "SET", ")", ";", "set_dst", "=", "SET_DEST", "(", "pat", ")", ";", "}", "emit_insn", "(", "pat", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "gen_rtx_STRICT_LOW_PART", "(", "VOIDmode", ",", "target", ")", ",", "gen_rtx_fmt_ee", "(", "comparison", ",", "QImode", ",", "set_dst", ",", "const0_rtx", ")", ")", ")", ";", "return", "SUBREG_REG", "(", "target", ")", ";", "}" ]	[ "Subroutine", "of", "ix86_expand_round_builtin", "to", "take", "care", "of", "comi", "insns", "with", "rounding", "." ]
LLVM	AArch64	CPP	next_suggestion	CPU	621,192	[ "}" ]	[ "assert", "(", "(", "CallTarget", "&", "<NUM_LIT>", ")", "==", "CallTarget", "&&", "<STR_LIT>", "High 16 bits of call target should be zero.", "<STR_LIT>", ")", ";", "Register", "ScratchReg", "=", "MI", ".", "getOperand", "(", "Opers", ".", "getNextScratchIdx", "(", ")", ")", ".", "getReg", "(", ")", ";", "EncodedBytes", "=", "<NUM_LIT>", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "(", "CallTarget", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "(", "CallTarget", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "CallTarget", "&", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ")", ";", "}", "unsigned", "NumBytes", "=", "Opers", ".", "getNumPatchBytes", "(", ")", ";", "assert", "(", "NumBytes", ">=", "EncodedBytes", "&&", "<STR_LIT>", "Patchpoint can't request size less than the length of a call.", "<STR_LIT>", ")", ";", "assert", "(", "(", "NumBytes", "-", "EncodedBytes", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of NOP bytes requested!", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "EncodedBytes", ";", "i", "<", "NumBytes", ";", "i", "+=", "<NUM_LIT>", ")", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	621,193	[ "getContext", "(", ")", ";" ]	[ "const", "MCExpr", "", "AArch64MCAsmInfoDarwin", "::", "getExprForPersonalitySymbol", "(", "const", "MCSymbol", "", "Sym", ",", "unsigned", "Encoding", ",", "MCStreamer", "&", "Streamer", ")", "const", "{", "MCContext", "&", "Context", "=", "Streamer", "." ]
LLVM	R600	CPP	next_suggestion	GPU	621,194	[ "if", "(", "OffIdx0", "==", "-", "<NUM_LIT>", "\|\|", "OffIdx1", "==", "-", "<NUM_LIT>", ")", "return", "false", ";" ]	[ "if", "(", "isSMRD", "(", "Opc0", ")", "&&", "isSMRD", "(", "Opc1", ")", ")", "{", "assert", "(", "getNumOperandsNoGlue", "(", "Load0", ")", "==", "getNumOperandsNoGlue", "(", "Load1", ")", ")", ";", "if", "(", "Load0", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "Load1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "findChainOperand", "(", "Load0", ")", "!=", "findChainOperand", "(", "Load1", ")", ")", "return", "false", ";", "Offset0", "=", "cast", "<", "ConstantSDNode", ">", "(", "Load0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "Offset1", "=", "cast", "<", "ConstantSDNode", ">", "(", "Load1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "return", "true", ";", "}", "if", "(", "(", "isMUBUF", "(", "Opc0", ")", "\|\|", "isMTBUF", "(", "Opc0", ")", ")", "&&", "(", "isMUBUF", "(", "Opc1", ")", "\|\|", "isMTBUF", "(", "Opc1", ")", ")", ")", "{", "if", "(", "!", "nodesHaveSameOperandValue", "(", "Load0", ",", "Load1", ",", "AMDGPU", "::", "OpName", "::", "soffset", ")", "\|\|", "findChainOperand", "(", "Load0", ")", "!=", "findChainOperand", "(", "Load1", ")", "\|\|", "!", "nodesHaveSameOperandValue", "(", "Load0", ",", "Load1", ",", "AMDGPU", "::", "OpName", "::", "vaddr", ")", "\|\|", "!", "nodesHaveSameOperandValue", "(", "Load0", ",", "Load1", ",", "AMDGPU", "::", "OpName", "::", "srsrc", ")", ")", "return", "false", ";", "int", "OffIdx0", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc0", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", ";", "int", "OffIdx1", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc1", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	621,195	[ "(", "NAME", "#", "<STR_LIT>", ")", ",", "V64", ",", "VecListFour128", ">", ";" ]	[ "def", ":", "SIMDTableLookupAlias", "<", "asm", "#", "<STR_LIT>", ",", "!", "cast", "<", "Instruction", ">" ]
GCC	sparc	CPP	stmt_completion	CPU	621,196	[ "low_bits", "&", "<NUM_LIT>", ";" ]	[ "if", "(", "(", "(", "highest_bit_set", "==", "<NUM_LIT>", "\|\|", "lowest_bit_set", "==", "<NUM_LIT>", ")", "&&", "all_bits_between_are_set", "!=", "<NUM_LIT>", ")", "\|\|", "(", "(", "highest_bit_set", "-", "lowest_bit_set", ")", "<", "<NUM_LIT>", ")", ")", "{", "HOST_WIDE_INT", "the_const", "=", "-", "<NUM_LIT>", ";", "int", "shift", "=", "lowest_bit_set", ";", "if", "(", "(", "highest_bit_set", "!=", "<NUM_LIT>", "&&", "lowest_bit_set", "!=", "<NUM_LIT>", ")", "\|\|", "all_bits_between_are_set", "==", "<NUM_LIT>", ")", "{", "the_const", "=", "create_simple_focus_bits", "(", "high_bits", ",", "low_bits", ",", "lowest_bit_set", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "lowest_bit_set", "==", "<NUM_LIT>", ")", "shift", "=", "-", "(", "<NUM_LIT>", "-", "highest_bit_set", ")", ";", "gcc_assert", "(", "SPARC_SIMM13_P", "(", "the_const", ")", ")", ";", "gcc_assert", "(", "shift", "!=", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_safe_SET64", "(", "temp", ",", "the_const", ")", ")", ";", "if", "(", "shift", ">", "<NUM_LIT>", ")", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "temp", ",", "GEN_INT", "(", "shift", ")", ")", ")", ")", ";", "else", "if", "(", "shift", "<", "<NUM_LIT>", ")", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "gen_rtx_LSHIFTRT", "(", "DImode", ",", "temp", ",", "GEN_INT", "(", "-", "shift", ")", ")", ")", ")", ";", "return", ";", "}", "if", "(", "(", "highest_bit_set", "-", "lowest_bit_set", ")", "<", "<NUM_LIT>", ")", "{", "unsigned", "HOST_WIDE_INT", "focus_bits", "=", "create_simple_focus_bits", "(", "high_bits", ",", "low_bits", ",", "lowest_bit_set", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "SPARC_SETHI_P", "(", "focus_bits", ")", ")", ";", "gcc_assert", "(", "lowest_bit_set", "!=", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_safe_HIGH64", "(", "temp", ",", "focus_bits", ")", ")", ";", "if", "(", "lowest_bit_set", "<", "<NUM_LIT>", ")", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "gen_rtx_LSHIFTRT", "(", "DImode", ",", "temp", ",", "GEN_INT", "(", "<NUM_LIT>", "-", "lowest_bit_set", ")", ")", ")", ")", ";", "else", "if", "(", "lowest_bit_set", ">", "<NUM_LIT>", ")", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "temp", ",", "GEN_INT", "(", "lowest_bit_set", "-", "<NUM_LIT>", ")", ")", ")", ")", ";", "return", ";", "}", "if", "(", "high_bits", "==", "<NUM_LIT>", "\|\|", "high_bits", "==", "<NUM_LIT>", ")", "{", "sparc_emit_set_const64_quick1", "(", "op0", ",", "temp", ",", "low_bits", ",", "(", "high_bits", "==", "<NUM_LIT>", ")", ")", ";", "return", ";", "}", "if", "(", "low_bits", "==", "<NUM_LIT>", ")", "{", "sparc_emit_set_const64_quick2", "(", "op0", ",", "temp", ",", "high_bits", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "return", ";", "}", "if", "(", "const64_is_2insns", "(", "(", "~", "high_bits", ")", "&", "<NUM_LIT>", ",", "(", "~", "low_bits", ")", "&", "<NUM_LIT>", ")", ")", "{", "unsigned", "HOST_WIDE_INT", "trailing_bits", "=" ]
LLVM	AArch64	TD	next_suggestion	CPU	621,197	[ "let", "OperandType", "=", "<STR_LIT>", ";" ]	[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "BranchTarget26Operand", ";" ]
LLVM	PowerPC	CPP	program_repair	CPU	621,198	[ "<FIXS>", "void", "PPC64ISel", "::", "visitVAArgInst", "(", "VAArgInst", "&", "I", ")", "{", "<FIXE>" ]	[ "BuildMI", "(", "BB", ",", "PPC", "::", "ADDI", ",", "<NUM_LIT>", ",", "DestReg", ")", ".", "addReg", "(", "VAList", ")", ".", "addSImm", "(", "Size", ")", ";", "}", "<BUGS>", "void", "ISel", "::", "visitVAArgInst", "(", "VAArgInst", "&", "I", ")", "{", "<BUGE>", "unsigned", "VAList", "=", "getReg", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "DestReg", "=", "getReg", "(", "I", ")", ";" ]
LLVM	TPC	TD	stmt_completion	Virtual ISA	621,199	[ ";" ]	[ "class", "SpuInst_MovToHWReg", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "Rdst", ",", "RegisterClass", "Rsrc", ",", "string", "asmstr", ">", ":", "ScalarInstBase", "<", "opc", ",", "asmstr", ">", "{", "let", "OutOperandList", "=", "(", "outs", "Rdst", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "(", "ins", "Rsrc", ":", "$", "src", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "SPred", ":", "$", "pred", ")", ";", "let", "Itinerary", "=", "IIC_ScalarOp", ";", "let", "isNotUsedInDisasm", "=", "!", "if", "(", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Rsrc", ")", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "sw" ]

LLVM

Mips

CPP

next_suggestion

CPU

621,100

[ "}" ]

[ "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "GetMemOperand", "(", "MBB", ",", "FI", ",", "MachineMemOperand", "::", "MOLoad", ")", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "if", "(", "Mips", "::", "CPU16RegsRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "Mips", "::", "LwRxSpImmX16", ";", "assert", "(", "Opc", "&&", "<STR_LIT>", "Register class not handled!", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "Offset", ")", ".", "addMemOperand", "(", "MMO", ")", ";" ]

LLVM

Mips

TD

next_suggestion

CPU

621,101

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rs", ";" ]

[ "class", "ARITH_FM_MM16", "<", "bit", "funct", ">", "{", "bits", "<", "<NUM_LIT>", ">", "rd", ";", "bits", "<", "<NUM_LIT>", ">", "rt", ";", "bits", "<", "<NUM_LIT>", ">", "rs", ";", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rt", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

621,102

[ "CmpInstr", ".", "setDesc", "(", "MCID", ")", ";" ]

[ "assert", "(", "CmpInstr", ".", "getParent", "(", ")", ")", ";", "assert", "(", "MRI", ")", ";", "int", "DeadNZCVIdx", "=", "CmpInstr", ".", "findRegisterDefOperandIdx", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "if", "(", "DeadNZCVIdx", "!=", "-", "<NUM_LIT>", ")", "{", "if", "(", "CmpInstr", ".", "definesRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "||", "CmpInstr", ".", "definesRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{", "CmpInstr", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "unsigned", "Opc", "=", "CmpInstr", ".", "getOpcode", "(", ")", ";", "unsigned", "NewOpc", "=", "convertToNonFlagSettingOpc", "(", "CmpInstr", ")", ";", "if", "(", "NewOpc", "==", "Opc", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "get", "(", "NewOpc", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

621,103

[ "if", "(", "isUpdating", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", "+", "<NUM_LIT>", ")", ",", "SDValue", "(", "VLdDup", ",", "<NUM_LIT>", ")", ")", ";" ]

[ "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "NumVecs", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "MVT", "::", "i64", ",", "ResTyElts", ")", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "MVT", "::", "i32", ")", ";", "ResTys", ".", "push_back", "(", "MVT", "::", "Other", ")", ";", "SDNode", "*", "VLdDup", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VLdDup", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";", "SuperReg", "=", "SDValue", "(", "VLdDup", ",", "<NUM_LIT>", ")", ";", "assert", "(", "ARM", "::", "dsub_7", "==", "ARM", "::", "dsub_0", "+", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected subreg numbering", "<STR_LIT>", ")", ";", "unsigned", "SubIdx", "=", "ARM", "::", "dsub_0", ";", "for", "(", "unsigned", "Vec", "=", "<NUM_LIT>", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "Vec", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubIdx", "+", "Vec", ",", "dl", ",", "VT", ",", "SuperReg", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "SDValue", "(", "VLdDup", ",", "<NUM_LIT>", ")", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

621,104

[ ";" ]

[ "gcc_assert", "(", "(", "REG_P", "(", "src", ")", "&&", "GET_MODE", "(", "src", ")", "==", "DImode", ")", "||", "(", "SUBREG_P", "(", "src", ")", "&&", "GET_MODE", "(", "src", ")", "==", "V2DImode", ")", ")", ";", "if", "(", "REG_P", "(", "src", ")", ")", "subreg", "=", "gen_rtx_SUBREG", "(", "V2DImode", ",", "src", ",", "<NUM_LIT>", ")", ";", "else", "subreg", "=", "copy_rtx_if_shared", "(", "src", ")", ";", "emit_insn_before", "(", "gen_vec_interleave_lowv2di", "(", "copy_rtx_if_shared", "(", "subreg", ")", ",", "copy_rtx_if_shared", "(", "subreg", ")", ",", "copy_rtx_if_shared", "(", "subreg", ")", ")", ",", "insn", ")", ";", "dst", "=", "gen_rtx_REG", "(", "CCmode", ",", "FLAGS_REG", ")", ";", "src", "=", "gen_rtx_UNSPEC", "(", "CCmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "copy_rtx_if_shared", "(", "src", ")", ",", "copy_rtx_if_shared", "(", "src", ")", ")", ",", "UNSPEC_PTEST", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")" ]

LLVM

AArch64

TD

next_suggestion

CPU

621,105

[ "return", "AArch64BTIHint", ":", ":", "lookupBTIByEncoding", "(", "MCOp", ".", "getImm", "(", ")", "^", "<NUM_LIT>", ")", "!", "=", "nullptr", ";" ]

[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MCOperandPredicate", "=", "[", "{", "if", "(", "!", "MCOp", ".", "isImm", "(", ")", ")", "return", "false", ";" ]

LLVM

ARM

CPP

program_repair

CPU

621,106

[ "<FIXS>", "if", "(", "!", "produceSameValue", "(", "*", "Def0", ",", "*", "Def1", ",", "MRI", ")", ")", "<FIXE>", "<FIXS>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI0", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "<FIXE>", "<FIXS>", "const", "MachineOperand", "&", "MO0", "=", "MI0", ".", "getOperand", "(", "i", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI1", ".", "getOperand", "(", "i", ")", ";", "<FIXE>", "<FIXS>", "return", "MI0", ".", "isIdenticalTo", "(", "MI1", ",", "MachineInstr", "::", "IgnoreVRegDefs", ")", ";", "<FIXE>" ]

[ "MachineInstr", "*", "Def1", "=", "MRI", "->", "getVRegDef", "(", "Addr1", ")", ";", "<BUGS>", "if", "(", "!", "produceSameValue", "(", "Def0", ",", "Def1", ",", "MRI", ")", ")", "<BUGE>", "return", "false", ";", "}", "<BUGS>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI0", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "<BUGE>", "<BUGS>", "const", "MachineOperand", "&", "MO0", "=", "MI0", "->", "getOperand", "(", "i", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI1", "->", "getOperand", "(", "i", ")", ";", "<BUGE>", "if", "(", "!", "MO0", ".", "isIdenticalTo", "(", "MO1", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", "<BUGS>", "return", "MI0", "->", "isIdenticalTo", "(", "*", "MI1", ",", "MachineInstr", "::", "IgnoreVRegDefs", ")", ";", "<BUGE>", "}" ]

LLVM

X86

CPP

program_repair

CPU

621,107

[ "<FIXS>", "const", "Register", "DefReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>" ]

[ "assert", "(", "(", "Opc", "==", "TargetOpcode", "::", "G_FRAME_INDEX", "||", "Opc", "==", "TargetOpcode", "::", "G_GEP", ")", "&&", "<STR_LIT>", "unexpected instruction", "<STR_LIT>", ")", ";", "<BUGS>", "const", "unsigned", "DefReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "DefReg", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

621,108

[ "else", "{" ]

[ "return", "true", ";", "}", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "MaskVT", ".", "is512BitVector", "(", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is256BitLaneRepeatedShuffleMask", "(", "MVT", "::", "v8f64", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "ShuffleVT", "=", "(", "AllowFloatDomain", "?", "MVT", "::", "v8f64", ":", "MVT", "::", "v8i64", ")", ";", "PermuteImm", "=", "getV4X86ShuffleImm", "(", "RepeatedMask", ")", ";", "return", "true", ";", "}", "}", "}", "else", "if", "(", "AllowFloatDomain", "&&", "Subtarget", ".", "hasAVX", "(", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "ShuffleVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "f64", ",", "Mask", ".", "size", "(", ")", ")", ";", "PermuteImm", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "Mask", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "M", "=", "Mask", "[", "i", "]", ";", "if", "(", "M", "==", "SM_SentinelUndef", ")", "continue", ";", "assert", "(", "(", "(", "M", "/", "<NUM_LIT>", ")", "==", "(", "i", "/", "<NUM_LIT>", ")", ")", "&&", "<STR_LIT>", "Out of range shuffle mask index", "<STR_LIT>", ")", ";", "PermuteImm", "|=", "(", "M", "&", "<NUM_LIT>", ")", "<<", "i", ";", "}", "return", "true", ";", "}", "}", "for", "(", "unsigned", "Order", "=", "<NUM_LIT>", ";", "Order", "<", "<NUM_LIT>", ";", "++", "Order", ")", "{", "if", "(", "Subtarget", ".", "preferLowerShuffleAsShift", "(", ")", "?", "(", "Order", "==", "<NUM_LIT>", ")", ":", "(", "Order", "==", "<NUM_LIT>", ")", ")", "{", "if", "(", "(", "MaskScalarSizeInBits", "==", "<NUM_LIT>", "||", "MaskScalarSizeInBits", "==", "<NUM_LIT>", ")", "&&", "!", "ContainsZeros", "&&", "(", "AllowIntDomain", "||", "Subtarget", ".", "hasAVX", "(", ")", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "MaskEltVT", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "WordMask", "=", "RepeatedMask", ";", "if", "(", "MaskScalarSizeInBits", "==", "<NUM_LIT>", ")", "narrowShuffleMaskElts", "(", "<NUM_LIT>", ",", "RepeatedMask", ",", "WordMask", ")", ";", "Shuffle", "=", "(", "AllowIntDomain", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "ShuffleVT", "=", "(", "AllowIntDomain", "?", "MVT", "::", "i32", ":", "MVT", "::", "f32", ")", ";", "ShuffleVT", "=", "MVT", "::", "getVectorVT", "(", "ShuffleVT", ",", "InputSizeInBits", "/", "<NUM_LIT>", ")", ";", "PermuteImm", "=", "getV4X86ShuffleImm", "(", "WordMask", ")", ";", "return", "true", ";", "}", "}", "if", "(", "!", "ContainsZeros", "&&", "AllowIntDomain", "&&", "MaskScalarSizeInBits", "==", "<NUM_LIT>", "&&", "(", "(", "MaskVT", ".", "is128BitVector", "(", ")", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "||", "(", "MaskVT", ".", "is256BitVector", "(", ")", "&&", "Subtarget", ".", "hasAVX2", "(", ")", ")", "||", "(", "MaskVT", ".", "is512BitVector", "(", ")", "&&", "Subtarget", ".", "hasBWI", "(", ")", ")", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "MaskEltVT", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "ArrayRef", "<", "int", ">", "LoMask", "(", "RepeatedMask", ".", "data", "(", ")", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "ArrayRef", "<", "int", ">", "HiMask", "(", "RepeatedMask", ".", "data", "(", ")", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "isUndefOrInRange", "(", "LoMask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "isSequentialOrUndefInRange", "(", "HiMask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "ShuffleVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i16", ",", "InputSizeInBits", "/", "<NUM_LIT>", ")", ";", "PermuteImm", "=", "getV4X86ShuffleImm", "(", "LoMask", ")", ";", "return", "true", ";", "}", "if", "(", "isUndefOrInRange", "(", "HiMask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "isSequentialOrUndefInRange", "(", "LoMask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "int", "OffsetHiMask", "[", "<NUM_LIT>", "]", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "OffsetHiMask", "[", "i", "]", "=", "(", "HiMask", "[", "i", "]", "<", "<NUM_LIT>", "?", "HiMask", "[", "i", "]", ":", "HiMask", "[", "i", "]", "-", "<NUM_LIT>", ")", ";", "Shuffle", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "ShuffleVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i16", ",", "InputSizeInBits", "/", "<NUM_LIT>", ")", ";", "PermuteImm", "=", "getV4X86ShuffleImm", "(", "OffsetHiMask", ")", ";", "return", "true", ";", "}", "}", "}", "}" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

621,109

[ ",", "Hi", ",", "Op", "->", "getFlags", "(", ")", ")", ";" ]

[ "assert", "(", "VT", "==", "MVT", "::", "v4f16", "||", "VT", "==", "MVT", "::", "v4i16", ")", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitVectorOperand", "(", "Op", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "OpLo", "=", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "Lo", ".", "getValueType", "(", ")", ",", "Lo", ",", "Op", "->", "getFlags", "(", ")", ")", ";", "SDValue", "OpHi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "Hi", ".", "getValueType", "(", ")" ]

LLVM

AArch64

TD

stmt_completion

CPU

621,110

[ "Neon_mla", ">", ";" ]

[ "def", "MLAvvv_8H", ":", "NeonI_3VSame_Constraint_impl", "<", "<STR_LIT>", ",", "<STR_LIT>", ",", "VPR128", ",", "v8i16", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]

LLVM

AArch64

TD

stmt_completion

CPU

621,111

[ "]", ">", ";" ]

[ "def", "SDT_AArch64Dup", ":", "SDTypeProfile", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisVec", "<", "<NUM_LIT>", ">" ]

GCC

pa

MD

program_repair

CPU

621,112

[ "<FIXS>", "{", "op", "=", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "if", "(", "GET_CODE", "(", "op", ")", "=", "=", "SYMBOL_REF", ")", "{", "if", "(", "TARGET_HPUX", "&", "&", "!", "TARGET_DISABLE_FPREGS", "&", "&", "!", "TARGET_SOFT_FLOAT", "&", "&", "!", "strcmp", "(", "targetm", ".", "strip_name_encoding", "(", "XSTR", "(", "op", ",", "<NUM_LIT>", ")", ")", ",", "<STR_LIT>", ")", ")", "call_powf", "=", "trueelse", "if", "(", "!", "TARGET_64BIT", "&", "&", "TARGET_LONG_CALLS", ")", "{", "tree", "call_decl", "=", "SYMBOL_REF_DECL", "(", "op", ")", "if", "(", "!", "(", "call_decl", "&", "&", "targetm", ".", "binds_local_p", "(", "call_decl", ")", ")", ")", "op", "=", "force_reg", "(", "word_mode", ",", "op", ")", "}", "}", "}", "<FIXE>" ]

[ "rtx", "oprtx", "dst", "=", "operands", "[", "<NUM_LIT>", "]", "rtx", "nb", "=", "operands", "[", "<NUM_LIT>", "]", "if", "(", "TARGET_PORTABLE_RUNTIME", ")", "op", "=", "force_reg", "(", "SImode", ",", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", "else", "<BUGS>", "op", "=", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "<BUGE>", "if", "(", "TARGET_64BIT", ")", "{" ]

LLVM

SystemZ

TD

next_suggestion

CPU

621,113

[ "let", "ValueCols", "=", "[", "[", "<STR_LIT>", "]", "]", ";" ]

[ "let", "ColFields", "=", "[", "<STR_LIT>", "]", ";", "let", "KeyCol", "=", "[", "<STR_LIT>", "]", ";" ]

LLVM

X86

TD

stmt_completion

CPU

621,114

[ "addr", ":", "$", "src1", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "X86cmov", "(", "loadi64", "addr", ":", "$", "src1", ")", ",", "GR64", ":", "$", "src2", ",", "X86_COND_NE", ",", "EFLAGS", ")", ",", "(", "CMOVE64rm", "GR64", ":", "$", "src2", "," ]

LLVM

Hexagon

CPP

stmt_completion

DSP

621,115

[ ";" ]

[ "}", "if", "(", "hvxInsts", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "unsigned", "startIdx", ",", "usedUnits", ";", "startIdx", "=", "usedUnits", "=", "<NUM_LIT>", ";", "if", "(", "!", "checkHVXPipes", "(", "hvxInsts", ",", "startIdx", ",", "usedUnits", ")", ")", "{", "reportError", "(", "Twine", "(", "<STR_LIT>", "invalid instruction packet: slot error", "<STR_LIT>", ")", ")", ";", "return", "false", ";", "}", "}", "Packet", "=", "*", "ShuffledPacket", ";", "return", "true" ]

LLVM

LoongArch

CPP

stmt_completion

CPU

621,116

[ "<", "Subtarget", ".", "getGRLen", "(", ")", ")", ")", "return", "false", ";" ]

[ "if", "(", "Subtarget", ".", "isSoftFPABI", "(", ")", "&&", "(", "Type", ".", "isFloatingPoint", "(", ")", "&&", "!", "Type", ".", "isVector", "(", ")", "&&", "Type", ".", "getSizeInBits", "(", ")" ]

GCC

i386

MD

stmt_completion

CPU

621,117

[ ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "if_then_else", "(", "match_code", "<STR_LIT>" ]

LLVM

R600

CPP

next_suggestion

GPU

621,118

[ "}" ]

[ "bool", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "override", "{", "return", "true", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

621,119

[ "(", "AU", ")", ";" ]

[ "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage" ]

GCC

xtensa

MD

next_suggestion

MPU

621,120

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mod", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

GCC

rs6000

CPP

next_suggestion

CPU

621,121

[ "}" ]

[ "static", "_", "_", "inline", "qword", "si_ila", "(", "unsigned", "int", "imm", ")", "{", "return", "(", "(", "qword", ")", "(", "vec_splat", "(", "(", "vec_uint4", ")", "(", "si_from_uint", "(", "imm", ")", ")", ",", "<NUM_LIT>", ")", ")", ")", ";" ]

GCC

i386

MD

program_repair

CPU

621,122

[ "<FIXS>", "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "[", "(", "set", "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "V16QI", "(", "vec_concat", ":", "V32QI", "<BUGS>", "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", "]" ]

LLVM

AArch64

CPP

stmt_completion

CPU

621,123

[ "nosha2", "<STR_LIT>", ")", ";" ]

[ "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", "::", "ARMV8_4A", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", "::", "ARMV8_5A", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", "::", "ARMV8_6A", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", "::", "ARMV8_7A", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", "::", "ARMV8R", ":", "RequestedExtensions", ".", "push_back", "(", "<STR_LIT>", "sm4", "<STR_LIT>", ")", ";", "RequestedExtensions", ".", "push_back", "(", "<STR_LIT>", "sha3", "<STR_LIT>", ")", ";", "RequestedExtensions", ".", "push_back", "(", "<STR_LIT>", "sha2", "<STR_LIT>", ")", ";", "RequestedExtensions", ".", "push_back", "(", "<STR_LIT>", "aes", "<STR_LIT>", ")", ";", "break", ";", "}", "}", "else", "if", "(", "NoCrypto", ")", "{", "switch", "(", "ArchKind", ")", "{", "default", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", "::", "ARMV8_1A", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", "::", "ARMV8_2A", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", "::", "ARMV8_3A", ":", "RequestedExtensions", ".", "push_back", "(", "<STR_LIT>" ]

GCC

avr

MD

program_repair

MPU

621,124

[ "<FIXS>", "(", "set", "(", "match_operand", ":", "ALL4", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "ALL4", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", ")", "]", ")", "<FIXE>", "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "ALL4", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "ALL4", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]

[ "(", "define_peephole2", "[", "(", "match_scratch", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "]", "<BUGS>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "(", "clobber", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{" ]

GCC

avr

CPP

program_repair

MPU

621,125

[ "<FIXS>", "||", "regno", "==", "ARG_POINTER_REGNUM", "||", "regno", "==", "FRAME_POINTER_REGNUM", ")", "<FIXE>" ]

[ "if", "(", "regno", "==", "REG_X", "||", "regno", "==", "REG_Y", "||", "regno", "==", "REG_Z", "<BUGS>", "||", "regno", "==", "ARG_POINTER_REGNUM", ")", "<BUGE>", "{", "ok", "=", "true", ";", "}" ]

LLVM

Hexagon

TD

stmt_completion

DSP

621,126

[ "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable" ]

LLVM

X86

CPP

next_suggestion

CPU

621,127

[ "SDValue", "StackSlot", "=", "DAG", ".", "getFrameIndex", "(", "SSFI", ",", "getPointerTy", "(", ")", ")", ";" ]

[ "}", "return", "SDValue", "(", ")", ";", "}", "assert", "(", "SrcVT", ".", "getSimpleVT", "(", ")", "<=", "MVT", "::", "i64", "&&", "SrcVT", ".", "getSimpleVT", "(", ")", ">=", "MVT", "::", "i16", "&&", "<STR_LIT>", "Unknown SINT_TO_FP to lower!", "<STR_LIT>", ")", ";", "if", "(", "SrcVT", "==", "MVT", "::", "i32", "&&", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getValueType", "(", ")", ")", ")", "return", "Op", ";", "if", "(", "SrcVT", "==", "MVT", "::", "i64", "&&", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getValueType", "(", ")", ")", "&&", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "return", "Op", ";", "}", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Size", "=", "SrcVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "int", "SSFI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateStackObject", "(", "Size", ",", "Size", ")", ";" ]

GCC

alpha

MD

stmt_completion

MPU

621,128

[ ")", ")", ")" ]

[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "not", "(", "match_code", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AMDGPU

CPP

program_repair

GPU

621,129

[ "<FIXS>", "bool", "CanCommute", "=", "TII", "->", "findCommutedOpIndices", "(", "*", "MI", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "<FIXE>" ]

[ "unsigned", "CommuteIdx0", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "unsigned", "CommuteIdx1", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "<BUGS>", "bool", "CanCommute", "=", "TII", "->", "findCommutedOpIndices", "(", "MI", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "<BUGE>", "if", "(", "CanCommute", ")", "{", "if", "(", "CommuteIdx0", "==", "OpNo", ")" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

621,130

[ "cleanPotentialDisabledCFAlu", "(", "MI", ")", ";" ]

[ "TII", "=", "static_cast", "<", "const", "R600InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BB", "=", "MF", ".", "begin", "(", ")", ",", "BB_E", "=", "MF", ".", "end", "(", ")", ";", "BB", "!=", "BB_E", ";", "++", "BB", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BB", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "LatestCFAlu", "=", "E", ";", "while", "(", "I", "!=", "E", ")", "{", "MachineInstr", "*", "MI", "=", "I", "++", ";", "if", "(", "(", "!", "TII", "->", "canBeConsideredALU", "(", "MI", ")", "&&", "!", "isCFAlu", "(", "MI", ")", ")", "||", "TII", "->", "mustBeLastInClause", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "LatestCFAlu", "=", "E", ";", "if", "(", "!", "isCFAlu", "(", "MI", ")", ")", "continue", ";" ]

GCC

sparc

MD

stmt_completion

CPU

621,131

[ "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

LLVM

ARM

CPP

stmt_completion

CPU

621,132

[ "N", ")", ";" ]

[ "void", "addMemNegImm8OffsetOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addMemImm8OffsetOperands", "(", "Inst", "," ]

LLVM

ARM

CPP

code_generation

CPU

621,133

[ "bool", "Thumb1FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "ARMFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "const", "ARMBaseRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "ARMBaseRegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "bool", "isVarArg", "=", "AFI", "->", "getArgRegsSaveSize", "(", ")", ">", "<NUM_LIT>", ";", "DebugLoc", "DL", "=", "MI", "!=", "MBB", ".", "end", "(", ")", "?", "MI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "SmallSet", "<", "unsigned", ",", "<NUM_LIT>", ">", "LoRegsToRestore", ";", "SmallSet", "<", "unsigned", ",", "<NUM_LIT>", ">", "HiRegsToRestore", ";", "SmallSet", "<", "unsigned", ",", "<NUM_LIT>", ">", "CopyRegs", ";", "for", "(", "CalleeSavedInfo", "I", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "I", ".", "getReg", "(", ")", ";", "if", "(", "ARM", "::", "tGPRRegClass", ".", "contains", "(", "Reg", ")", "||", "Reg", "==", "ARM", "::", "LR", ")", "{", "LoRegsToRestore", ".", "insert", "(", "Reg", ")", ";", "}", "else", "if", "(", "ARM", "::", "hGPRRegClass", ".", "contains", "(", "Reg", ")", "&&", "Reg", "!=", "ARM", "::", "LR", ")", "{", "HiRegsToRestore", ".", "insert", "(", "Reg", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", "callee-saved register of unexpected class", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "ARM", "::", "tGPRRegClass", ".", "contains", "(", "Reg", ")", ")", "&&", "!", "(", "hasFP", "(", "MF", ")", "&&", "Reg", "==", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ")", ")", "CopyRegs", ".", "insert", "(", "Reg", ")", ";", "}", "auto", "Terminator", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "Terminator", "!=", "MBB", ".", "end", "(", ")", "&&", "Terminator", "->", "getOpcode", "(", ")", "==", "ARM", "::", "tBX_RET", ")", "{", "CopyRegs", ".", "insert", "(", "ARM", "::", "R0", ")", ";", "CopyRegs", ".", "insert", "(", "ARM", "::", "R1", ")", ";", "CopyRegs", ".", "insert", "(", "ARM", "::", "R2", ")", ";", "CopyRegs", ".", "insert", "(", "ARM", "::", "R3", ")", ";", "for", "(", "auto", "Op", ":", "Terminator", "->", "implicit_operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", ")", "CopyRegs", ".", "erase", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", "}", "static", "const", "unsigned", "AllCopyRegs", "[", "]", "=", "{", "ARM", "::", "R0", ",", "ARM", "::", "R1", ",", "ARM", "::", "R2", ",", "ARM", "::", "R3", ",", "ARM", "::", "R4", ",", "ARM", "::", "R5", ",", "ARM", "::", "R6", ",", "ARM", "::", "R7", "}", ";", "static", "const", "unsigned", "AllHighRegs", "[", "]", "=", "{", "ARM", "::", "R8", ",", "ARM", "::", "R9", ",", "ARM", "::", "R10", ",", "ARM", "::", "R11", "}", ";", "const", "unsigned", "*", "AllCopyRegsEnd", "=", "std", "::", "end", "(", "AllCopyRegs", ")", ";", "const", "unsigned", "*", "AllHighRegsEnd", "=", "std", "::", "end", "(", "AllHighRegs", ")", ";", "auto", "HiRegToRestore", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllHighRegs", ")", ",", "HiRegsToRestore", ",", "AllHighRegsEnd", ")", ";", "while", "(", "HiRegToRestore", "!=", "AllHighRegsEnd", ")", "{", "assert", "(", "!", "CopyRegs", ".", "empty", "(", ")", ")", ";", "auto", "CopyReg", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllCopyRegs", ")", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "MachineInstrBuilder", "PopMIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "ARM", "::", "tPOP", ")", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "while", "(", "HiRegToRestore", "!=", "AllHighRegsEnd", "&&", "CopyReg", "!=", "AllCopyRegsEnd", ")", "{", "PopMIB", ".", "addReg", "(", "*", "CopyReg", ",", "RegState", "::", "Define", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "ARM", "::", "tMOVr", ")", ")", ".", "addReg", "(", "*", "HiRegToRestore", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "*", "CopyReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "CopyReg", "=", "findNextOrderedReg", "(", "++", "CopyReg", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "HiRegToRestore", "=", "findNextOrderedReg", "(", "++", "HiRegToRestore", ",", "HiRegsToRestore", ",", "AllHighRegsEnd", ")", ";", "}", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "ARM", "::", "tPOP", ")", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "bool", "NeedsPop", "=", "false", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "ARM", "::", "tGPRRegClass", ".", "contains", "(", "Reg", ")", "||", "Reg", "==", "ARM", "::", "LR", ")", ")", "continue", ";", "if", "(", "Reg", "==", "ARM", "::", "LR", ")", "{", "if", "(", "MBB", ".", "succ_empty", "(", ")", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "if", "(", "!", "STI", ".", "hasV5TOps", "(", ")", ")", "continue", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "TCRETURNdi", "||", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "TCRETURNri", ")", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "TCRETURNdi", "?", "ARM", "::", "tBL", ":", "ARM", "::", "tBLXr", ";", "MachineInstrBuilder", "BL", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ";", "BL", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "BL", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MBB", ".", "insert", "(", "MI", ",", "&", "*", "BL", ")", ";", "}", "Reg", "=", "ARM", "::", "PC", ";", "(", "*", "MIB", ")", ".", "setDesc", "(", "TII", ".", "get", "(", "ARM", "::", "tPOP_RET", ")", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "MIB", ".", "copyImplicitOps", "(", "*", "MI", ")", ";", "MI", "=", "MBB", ".", "erase", "(", "MI", ")", ";", "}", "else", "continue", ";", "}", "MIB", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", ")", ";", "NeedsPop", "=", "true", ";", "}", "if", "(", "NeedsPop", ")", "MBB", ".", "insert", "(", "MI", ",", "&", "*", "MIB", ")", ";", "else", "MF", ".", "DeleteMachineInstr", "(", "MIB", ")", ";", "return", "true", ";", "}" ]

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "load", "instructions", "via", "loadRegToStackSlot", "(", ")", "." ]

LLVM

SystemZ

TD

next_suggestion

CPU

621,134

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "XBD2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M3", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

TD

program_repair

CPU

621,135

[ "<FIXS>", "[", "(", "set", "rGPR", ":", "$", "Rd", ",", "CPSR", ",", "(", "opnode", "t2_so_reg", ":", "$", "ShiftedRm", ",", "rGPR", ":", "$", "Rn", ")", ")", "]", ">", "{", "<FIXE>" ]

[ "def", "rs", ":", "T2TwoRegShiftedReg", "(", "outs", "rGPR", ":", "$", "Rd", ")", ",", "(", "ins", "rGPR", ":", "$", "Rn", ",", "t2_so_reg", ":", "$", "ShiftedRm", ")", ",", "IIC_iALUsi", ",", "!", "strconcat", "(", "opc", ",", "<STR_LIT>", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "set", "rGPR", ":", "$", "Rd", ",", "(", "opnode", "t2_so_reg", ":", "$", "ShiftedRm", ",", "rGPR", ":", "$", "Rn", ")", ")", "]", ">", "{", "<BUGE>", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcod", ";" ]

GCC

sh

CPP

program_repair

CPU

621,136

[ "<FIXS>", "But", "don", "'", "t do this when not optimizing, since we wouldn", "'", "t", "suppress", "the", "<FIXE>" ]

[ "jump", "=", "emit_jump_insn_after", "(", "gen_return", "(", ")", ",", "insn", ")", ";", "if", "(", "optimize", ")" ]

LLVM

X86

TD

program_repair

CPU

621,137

[ "<FIXS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_LAR_RM", ">", ",", "TB", ",", "OpSize16", ";", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_LAR_RR", ">", ",", "TB", ",", "OpSize16", ";", "<FIXE>", "<FIXS>", "OpSize32", ";", "<FIXE>", "<FIXS>", "OpSize32", ";", "<FIXE>" ]

[ "def", "SWAPGS", ":", "I", "<NUM_LIT>", ",", "MRM_F8", ",", "(", "outs", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_SWAPGS", ">", ",", "TB", ";", "def", "LAR16rm", ":", "I", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "GR16", ":", "$", "dst", ")", ",", "(", "ins", "i16mem", ":", "$", "src", ")", ",", "<BUGS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_LAR_RM", ">", ",", "TB", ",", "OpSize", ";", "<BUGE>", "def", "LAR16rr", ":", "I", "<NUM_LIT>", ",", "MRMSrcReg", ",", "(", "outs", "GR16", ":", "$", "dst", ")", ",", "(", "ins", "GR16", ":", "$", "src", ")", ",", "<BUGS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_LAR_RR", ">", ",", "TB", ",", "OpSize", ";", "<BUGE>", "def", "LAR32rm", ":", "I", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "GR32", ":", "$", "dst", ")", ",", "(", "ins", "i16mem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_LAR_RM", ">", ",", "TB", ",", "<BUGS>", "OpSize16", ";", "<BUGE>", "def", "LAR32rr", ":", "I", "<NUM_LIT>", ",", "MRMSrcReg", ",", "(", "outs", "GR32", ":", "$", "dst", ")", ",", "(", "ins", "GR32", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_LAR_RR", ">", ",", "TB", ",", "<BUGS>", "OpSize16", ";", "<BUGE>", "def", "LAR64rm", ":", "RI", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "i16mem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_LAR_RM", ">", ",", "TB", ";" ]

GCC

arm

CPP

stmt_completion

CPU

621,138

[ "_", "b", ")", ";" ]

[ "return", "_", "_", "builtin_mve_vqrshlq_n_sv8hi", "(", "_", "_", "a", ",", "_" ]

LLVM

SystemZ

TD

next_suggestion

CPU

621,139

[ "bits", "<", "<NUM_LIT>", ">", "M3", ";" ]

[ "class", "InstRIEb", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "R2", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

621,140

[ "assert", "(", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "Expected a reg operand.", "<STR_LIT>", ")", ";" ]

[ "if", "(", "LdSt", ".", "hasOrderedMemoryRef", "(", ")", "||", "LdSt", ".", "getNumExplicitOperands", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "return", "true", ";" ]

GCC

rs6000

MD

program_repair

CPU

621,141

[ "<FIXS>", "&", "&", "TARGET_HARD_FLOAT", "&", "&", "TARGET_FPRS", "&", "&", "TARGET_DOUBLE_FLOAT", "<FIXE>" ]

[ "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]

GCC

loongarch

CPP

stmt_completion

CPU

621,142

[ "evolution", "(", "<NUM_LIT>", ")", ",", "evolution_set", "(", "<NUM_LIT>", ")", "{" ]

[ "base", "(", "<NUM_LIT>", ")", ",", "fpu", "(", "<NUM_LIT>", ")", ",", "simd", "(", "<NUM_LIT>", ")", "," ]

GCC

arm

CPP

stmt_completion

CPU

621,143

[ "i", ";" ]

[ "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld2_dupdi", "(", "(", "const", "_", "_", "builtin_neon_di", "*", ")", "_", "_", "a", ")", ";", "return", "_", "_", "rv", ".", "_", "_" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,144

[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

TD

stmt_completion

CPU

621,145

[ ",", "node", ":", "$", "idx", ",", "i64", ")", ">", ";" ]

[ "def", "vextract_sext_i64", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "vec", ",", "node", ":", "$", "idx", ")", ",", "(", "MipsVExtractSExt", "node", ":", "$", "vec" ]

GCC

h8300

MD

stmt_completion

MPU

621,146

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "match_code" ]

GCC

sparc

MD

stmt_completion

CPU

621,147

[ ")" ]

[ "(", "define_delay", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "not", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "nil" ]

LLVM

ARM

CPP

next_suggestion

CPU

621,148

[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "masked scatters: storing to a vector of pointers\\n", "<STR_LIT>", ")", ";" ]

[ "Value", "*", "MVEGatherScatterLowering", "::", "tryCreateMaskedScatterBase", "(", "IntrinsicInst", "*", "I", ",", "Value", "*", "Ptr", ",", "IRBuilder", "<", ">", "&", "Builder", ",", "int64_t", "Increment", ")", "{", "using", "namespace", "PatternMatch", ";", "Value", "*", "Input", "=", "I", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "auto", "*", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "Input", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "(", "Ty", "->", "getNumElements", "(", ")", "==", "<NUM_LIT>", "&&", "Ty", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ")", "{", "return", "nullptr", ";", "}", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

621,149

[ ",", "int", "&", "FrameIndex", ")", "const", "{" ]

[ "bool", "AMDGPUInstrInfo", "::", "hasStoreFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "const", "MachineMemOperand", "*", "&", "MMO" ]

GCC

s390

MD

next_suggestion

MPU

621,150

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "bswap", ":", "HI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

GCC

nds32

CPP

stmt_completion

CPU

621,151

[ "basic_align", ";" ]

[ "at_least_align_to_word", "=", "true", ";", "break", ";", "default", ":", "at_least_align_to_word", "=", "false", ";", "break", ";", "}", "if", "(", "at_least_align_to_word", "&&", "(", "basic_align", "<", "BITS_PER_WORD", ")", ")", "return", "BITS_PER_WORD", ";", "else", "return" ]

LLVM

ARM

TD

stmt_completion

CPU

621,152

[ ",", "?", "}", ",", "<STR_LIT>", ">", ";" ]

[ "def", "VST3q32", ":", "VST3D", "<", "<NUM_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]

LLVM

Mips

TD

next_suggestion

CPU

621,153

[ "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";" ]

[ "dag", "OutOperandList", "=", "(", "outs", "ROWD", ":", "$", "wd", ")", ";", "dag", "InOperandList", "=", "(", "ins", "ROWS", ":", "$", "ws", ",", "SplatImm", ".", "OpClass", ":", "$", "imm", ")", ";" ]

GCC

pa

MD

stmt_completion

CPU

621,154

[ ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

621,155

[ "get231Opcode", "(", ")", ";" ]

[ "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "assert", "(", "!", "(", "FMA3Group", ".", "isIntrinsic", "(", ")", "&&", "(", "SrcOpIdx1", "==", "<NUM_LIT>", "||", "SrcOpIdx2", "==", "<NUM_LIT>", ")", ")", "&&", "<STR_LIT>", "Intrinsic instructions can't commute operand 1", "<STR_LIT>", ")", ";", "unsigned", "Case", "=", "getThreeSrcCommuteCase", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ",", "SrcOpIdx1", ",", "SrcOpIdx2", ")", ";", "assert", "(", "Case", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected case number!", "<STR_LIT>", ")", ";", "const", "unsigned", "Form132Index", "=", "<NUM_LIT>", ";", "const", "unsigned", "Form213Index", "=", "<NUM_LIT>", ";", "const", "unsigned", "Form231Index", "=", "<NUM_LIT>", ";", "static", "const", "unsigned", "FormMapping", "[", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "Form231Index", ",", "Form213Index", ",", "Form132Index", "}", ",", "{", "Form132Index", ",", "Form231Index", ",", "Form213Index", "}", ",", "{", "Form213Index", ",", "Form132Index", ",", "Form231Index", "}", "}", ";", "unsigned", "FMAForms", "[", "<NUM_LIT>", "]", ";", "FMAForms", "[", "<NUM_LIT>", "]", "=", "FMA3Group", ".", "get132Opcode", "(", ")", ";", "FMAForms", "[", "<NUM_LIT>", "]", "=", "FMA3Group", ".", "get213Opcode", "(", ")", ";", "FMAForms", "[", "<NUM_LIT>", "]", "=", "FMA3Group", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,156

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,157

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicateLate", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "LC0", ",", "P3", ",", "SA0", ",", "USR", "]", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

GCC

i386

MD

stmt_completion

CPU

621,158

[ ")", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

i386

CPP

next_suggestion

CPU

621,159

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_cvtusepi32_epi16", "(", "_", "_", "m256i", "_", "_", "O", ",", "_", "_", "mmask16", "_", "_", "M", ",", "_", "_", "m512i", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_pmovusdw512_mask", "(", "(", "_", "_", "v16si", ")", "_", "_", "A", ",", "(", "_", "_", "v16hi", ")", "_", "_", "O", ",", "_", "_", "M", ")", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

621,160

[ ")", ")", "&&", "(", "getImm", "(", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "}" ]

[ "bool", "isDirectBr", "(", ")", "const", "{", "return", "Kind", "==", "Expression", "||", "(", "Kind", "==", "Immediate", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "getImm", "(" ]

LLVM

Mips

CPP

stmt_completion

CPU

621,161

[ "JR16_MM", ";" ]

[ "case", "Mips", "::", "JAL", ":", "case", "Mips", "::", "JAL_MM", ":", "return", "Mips", "::", "JALS_MM", ";", "case", "Mips", "::", "JALR", ":", "return", "Mips", "::", "JALRS_MM", ";", "case", "Mips", "::", "JALR16_MM", ":", "return", "Mips", "::", "JALRS16_MM", ";", "case", "Mips", "::", "TAILCALL_MM", ":", "llvm_unreachable", "(", "<STR_LIT>", "Attempting to shorten the TAILCALL_MM pseudo!", "<STR_LIT>", ")", ";", "case", "Mips", "::", "TAILCALLREG", ":", "return", "Mips", "::" ]

LLVM

Hexagon

TD

stmt_completion

DSP

621,162

[ "=", "<NUM_LIT>", ";" ]

[ "def", "C4_addipc", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "u32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_a813cf9a", ",", "TypeCR", ">", ",", "Enc_607661", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned" ]

LLVM

XCore

CPP

next_suggestion

MPU

621,163

[ "}" ]

[ "addPass", "(", "createXCoreISelDag", "(", "getXCoreTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";" ]

GCC

i386

CPP

stmt_completion

CPU

621,164

[ ")", "_", "_", "C", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]

[ "return", "(", "_", "_", "m512", ")", "_", "_", "builtin_ia32_vfnmsubps512_mask", "(", "(", "_", "_", "v16sf", ")", "_", "_", "A", ",", "(", "_", "_", "v16sf", ")", "_", "_", "B", ",", "(", "_", "_", "v16sf" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

621,165

[ "BT", ".", "put", "(", "BitTracker", "::", "RegisterRef", "(", "NewR", ")", ",", "RC", ")", ";" ]

[ "if", "(", "!", "matchPackhl", "(", "RD", ".", "Reg", ",", "RC", ",", "Rs", ",", "Rt", ")", ")", "return", "false", ";", "MachineBasicBlock", "&", "B", "=", "*", "MI", "->", "getParent", "(", ")", ";", "unsigned", "NewR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "Hexagon", "::", "DoubleRegsRegClass", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "auto", "At", "=", "MI", "->", "isPHI", "(", ")", "?", "B", ".", "getFirstNonPHI", "(", ")", ":", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ";", "BuildMI", "(", "B", ",", "At", ",", "DL", ",", "HII", ".", "get", "(", "Hexagon", "::", "S2_packhl", ")", ",", "NewR", ")", ".", "addReg", "(", "Rs", ".", "Reg", ",", "<NUM_LIT>", ",", "Rs", ".", "Sub", ")", ".", "addReg", "(", "Rt", ".", "Reg", ",", "<NUM_LIT>", ",", "Rt", ".", "Sub", ")", ";", "HBS", "::", "replaceSubWithSub", "(", "RD", ".", "Reg", ",", "RD", ".", "Sub", ",", "NewR", ",", "<NUM_LIT>", ",", "MRI", ")", ";" ]

GCC

powerpcspe

MD

stmt_completion

CPU

621,166

[ "<STR_LIT>", ")" ]

[ "(", "define_cpu_unit", "<STR_LIT>" ]

GCC

ia64

MD

stmt_completion

CPU

621,167

[ ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "VECINT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "gt", ":", "VECINT", "(", "match_operand", ":", "VECINT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VECINT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

UPT

CPP

stmt_completion

CPU

621,168

[ "(", "getTheUPTTarget", "(", ")", ")", ";" ]

[ "RegisterTargetMachine", "<", "UPTTargetMachine", ">", "X" ]

LLVM

Mips

CPP

stmt_completion

CPU

621,169

[ ".", "addLiveIn", "(", "R", ")", ";" ]

[ "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Filler", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Filler", "->", "getOperand", "(", "I", ")", ";", "unsigned", "R", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", "||", "!", "(", "R", "=", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "assert", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "getAllocatableSet", "(", "MF", ")", ".", "test", "(", "R", ")", "&&", "<STR_LIT>", "Shouldn't move an instruction with unallocatable registers across ", "<STR_LIT>", "<STR_LIT>", "basic block boundaries.", "<STR_LIT>", ")", ";", "if", "(", "!", "MBB", ".", "isLiveIn", "(", "R", ")", ")", "MBB" ]

GCC

mips

CPP

next_suggestion

CPU

621,170

[ "}" ]

[ "unsigned", "int", "flags", "=", "<NUM_LIT>", ";", "if", "(", "lookup_attribute", "(", "<STR_LIT>", "nocompression", "<STR_LIT>", ",", "attributes", ")", "!=", "NULL", ")", "flags", "|=", "MASK_MIPS16", "|", "MASK_MICROMIPS", ";", "if", "(", "lookup_attribute", "(", "<STR_LIT>", "nomips16", "<STR_LIT>", ",", "attributes", ")", "!=", "NULL", ")", "flags", "|=", "MASK_MIPS16", ";", "if", "(", "lookup_attribute", "(", "<STR_LIT>", "nomicromips", "<STR_LIT>", ",", "attributes", ")", "!=", "NULL", ")", "flags", "|=", "MASK_MICROMIPS", ";", "return", "flags", ";" ]

GCC

c6x

MD

next_suggestion

VLIW

621,171

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

s390

MD

next_suggestion

MPU

621,172

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,173

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_pxorfnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_05c070ec", ",", "TypeALU32_3op", ">", ",", "Enc_ea4c54", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

GCC

mt

CPP

stmt_completion

CPU

621,174

[ ")", ";" ]

[ "if", "(", "TARGET_MS2", ")", "{", "split_all_insns_noflow", "(", ")", ";", "mt_reorg_hazard", "(" ]

GCC

i386

CPP

next_suggestion

CPU

621,175

[ "else", "if", "(", "REG_ORDER", "[", "i", "]", "==", "regno", ")", "return", "true", ";" ]

[ "gcc_assert", "(", "i", "<", "MAX_REGS", ")", ";", "if", "(", "REG_ORDER", "[", "i", "]", "==", "BP_REG", "&&", "hfp", ")", "++", "count", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

621,176

[ "}" ]

[ "addPass", "(", "new", "RegBankSelect", "(", ")", ")", ";", "return", "false", ";" ]

GCC

aarch64

CPP

code_generation

CPU

621,177

[ "rtx", "aarch64_simd_vect_par_cnst_half", "(", "machine_mode", "mode", ",", "bool", "high", ")", "{", "int", "nunits", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "rtvec", "v", "=", "rtvec_alloc", "(", "nunits", "/", "<NUM_LIT>", ")", ";", "int", "high_base", "=", "nunits", "/", "<NUM_LIT>", ";", "int", "low_base", "=", "<NUM_LIT>", ";", "int", "base", ";", "rtx", "t1", ";", "int", "i", ";", "if", "(", "BYTES_BIG_ENDIAN", ")", "base", "=", "high", "?", "low_base", ":", "high_base", ";", "else", "base", "=", "high", "?", "high_base", ":", "low_base", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nunits", "/", "<NUM_LIT>", ";", "i", "++", ")", "RTVEC_ELT", "(", "v", ",", "i", ")", "=", "GEN_INT", "(", "base", "+", "i", ")", ";", "t1", "=", "gen_rtx_PARALLEL", "(", "mode", ",", "v", ")", ";", "return", "t1", ";", "}" ]

[ "Construct", "and", "return", "a", "PARALLEL", "RTX", "vector", "with", "elements", "numbering", "the", "lanes", "of", "either", "the", "high", "(", "HIGH", "==", "TRUE", ")", "or", "low", "(", "HIGH", "==", "FALSE", ")", "half", "of", "the", "vector", "-", "from", "the", "perspective", "of", "the", "architecture", ".", "This", "does", "not", "line", "up", "with", "GCC", "'s", "perspective", "on", "lane", "numbers", ",", "so", "we", "end", "up", "with", "different", "masks", "depending", "on", "our", "target", "endian-ness", ".", "The", "diagram", "below", "may", "help", ".", "We", "must", "draw", "the", "distinction", "when", "building", "masks", "which", "select", "one", "half", "of", "the", "vector", ".", "An", "instruction", "selecting", "architectural", "low-lanes", "for", "a", "big-endian", "target", ",", "must", "be", "described", "using", "a", "mask", "selecting", "GCC", "high-lanes", ".", "Big-Endian", "Little-EndianGCC", "0", "1", "2", "3", "3", "2", "1", "0", "|", "x", "|", "x", "|", "x", "|", "x", "|", "|", "x", "|", "x", "|", "x", "|", "x", "|Architecture", "3", "2", "1", "0", "3", "2", "1", "0Low", "Mask", ":", "{", "2", ",", "3", "}", "{", "0", ",", "1", "}", "High", "Mask", ":", "{", "0", ",", "1", "}", "{", "2", ",", "3", "}" ]

LLVM

Mips

TD

program_repair

CPU

621,178

[ "<FIXS>", "class", "Atomic2Ops", "PatFrag", "Op", ",", "RegisterClass", "DRC", ">", ":", "PseudoSE", "(", "outs", "DRC", ":", "$", "dst", ")", ",", "(", "ins", "PtrRC", ":", "$", "ptr", ",", "DRC", ":", "$", "incr", ")", ",", "[", "(", "set", "DRC", ":", "$", "dst", ",", "(", "Op", "iPTR", ":", "$", "ptr", ",", "DRC", ":", "$", "incr", ")", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "class", "AtomicCmpSwap", "PatFrag", "Op", ",", "RegisterClass", "DRC", ">", ":", "PseudoSE", "(", "outs", "DRC", ":", "$", "dst", ")", ",", "(", "ins", "PtrRC", ":", "$", "ptr", ",", "DRC", ":", "$", "cmp", ",", "DRC", ":", "$", "swap", ")", ",", "[", "(", "set", "DRC", ":", "$", "dst", ",", "(", "Op", "iPTR", ":", "$", "ptr", ",", "DRC", ":", "$", "cmp", ",", "DRC", ":", "$", "swap", ")", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "class", "LLBase", "string", "opstr", ",", "RegisterOperand", "RO", ">", ":", "InstSE", "(", "outs", "RO", ":", "$", "rt", ")", ",", "(", "ins", "mem", ":", "$", "addr", ")", ",", "!", "strconcat", "(", "opstr", ",", "<STR_LIT>", ")", ",", "<FIXE>", "<FIXS>", "class", "SCBase", "string", "opstr", ",", "RegisterOperand", "RO", ">", ":", "InstSE", "(", "outs", "RO", ":", "$", "dst", ")", ",", "(", "ins", "RO", ":", "$", "rt", ",", "mem", ":", "$", "addr", ")", ",", "<FIXE>" ]

[ "}", "<BUGS>", "class", "Atomic2Ops", "PatFrag", "Op", ",", "RegisterClass", "DRC", ",", "RegisterClass", "PRC", ">", ":", "PseudoSE", "(", "outs", "DRC", ":", "$", "dst", ")", ",", "(", "ins", "PRC", ":", "$", "ptr", ",", "DRC", ":", "$", "incr", ")", ",", "[", "(", "set", "DRC", ":", "$", "dst", ",", "(", "Op", "PRC", ":", "$", "ptr", ",", "DRC", ":", "$", "incr", ")", ")", "]", ">", ";", "multiclass", "Atomic2Ops32", "PatFrag", "Op", ">", "{", "def", "NAME", ":", "Atomic2Ops", "Op", ",", "GPR32", ",", "GPR32", ">", ",", "Requires", "[", "NotN64", ",", "HasStdEnc", "]", ">", ";", "def", "_P8", ":", "Atomic2Ops", "Op", ",", "GPR32", ",", "GPR64", ">", ",", "Requires", "[", "IsN64", ",", "HasStdEnc", "]", ">", ";", "}", "<BUGE>", "<BUGS>", "class", "AtomicCmpSwap", "PatFrag", "Op", ",", "RegisterClass", "DRC", ",", "RegisterClass", "PRC", ">", ":", "PseudoSE", "(", "outs", "DRC", ":", "$", "dst", ")", ",", "(", "ins", "PRC", ":", "$", "ptr", ",", "DRC", ":", "$", "cmp", ",", "DRC", ":", "$", "swap", ")", ",", "[", "(", "set", "DRC", ":", "$", "dst", ",", "(", "Op", "PRC", ":", "$", "ptr", ",", "DRC", ":", "$", "cmp", ",", "DRC", ":", "$", "swap", ")", ")", "]", ">", ";", "multiclass", "AtomicCmpSwap32", "PatFrag", "Op", ">", "{", "def", "NAME", ":", "AtomicCmpSwap", "Op", ",", "GPR32", ",", "GPR32", ">", ",", "Requires", "[", "NotN64", ",", "HasStdEnc", "]", ">", ";", "def", "_P8", ":", "AtomicCmpSwap", "Op", ",", "GPR32", ",", "GPR64", ">", ",", "Requires", "[", "IsN64", ",", "HasStdEnc", "]", ">", ";", "}", "<BUGE>", "<BUGS>", "class", "LLBase", "string", "opstr", ",", "RegisterOperand", "RO", ",", "Operand", "Mem", ">", ":", "InstSE", "(", "outs", "RO", ":", "$", "rt", ")", ",", "(", "ins", "Mem", ":", "$", "addr", ")", ",", "!", "strconcat", "(", "opstr", ",", "<STR_LIT>", ")", ",", "<BUGE>", "[", "]", ",", "NoItinerary", ",", "FrmI", ">", "{", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "}", "<BUGS>", "class", "SCBase", "string", "opstr", ",", "RegisterOperand", "RO", ",", "Operand", "Mem", ">", ":", "InstSE", "(", "outs", "RO", ":", "$", "dst", ")", ",", "(", "ins", "RO", ":", "$", "rt", ",", "Mem", ":", "$", "addr", ")", ",", "<BUGE>", "!", "strconcat", "(", "opstr", ",", "<STR_LIT>", ")", ",", "[", "]", ",", "NoItinerary", ",", "FrmI", ">", "{", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

stmt_completion

CPU

621,179

[ "(", "_", "_", "v4sf", ")", "_", "_", "A", ")", ";" ]

[ "static", "_", "_", "inline", "_", "_", "m64", "_", "mm_cvttps_pi32", "(", "_", "_", "m128", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m64", ")", "_", "_", "builtin_ia32_cvttps2pi", "(" ]

LLVM

OR1K

CPP

stmt_completion

CPU

621,180

[ "::", "<STR_LIT>", ":" ]

[ "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported fixup kind in adjustFixupValue", "<STR_LIT>", ")", ";", "case", "FK_Data_1", ":", "case", "FK_Data_2", ":", "case", "FK_Data_4", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Value", ">>=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>" ]

GCC

nios2

MD

next_suggestion

MPU

621,181

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "return", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

GCC

mips

MD

stmt_completion

CPU

621,182

[ ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

alpha

MD

next_suggestion

MPU

621,183

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "FMODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "FMODE", "(", "match_operand", ":", "FMODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

AVR

TD

stmt_completion

MPU

621,184

[ "val", "<", "<NUM_LIT>", ";" ]

[ "def", "iobitpos8_XFORM", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "Log2_32", "(", "uint8_t", "(", "N", "-", ">", "getZExtValue", "(", ")", ")", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i8", ")", ";", "}", "]", ">", ";", "def", "iobitposn8_XFORM", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "Log2_32", "(", "uint8_t", "(", "~", "N", "-", ">", "getZExtValue", "(", ")", ")", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i8", ")", ";", "}", "]", ">", ";", "def", "ioaddr8", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "uint64_t", "val", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "val", ">", "=", "<NUM_LIT>", "&", "&" ]

GCC

i386

MD

stmt_completion

CPU

621,185

[ ")", ")", ")" ]

[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]

GCC

mips

CPP

program_repair

CPU

621,186

[ "<FIXS>", "if", "(", "type", "!=", "(", "tree", ")", "<NUM_LIT>", "&&", "TYPE_ALIGN", "(", "type", ")", ">", "(", "unsigned", ")", "BITS_PER_WORD", "<FIXE>" ]

[ "case", "BLKmode", ":", "<BUGS>", "if", "(", "type", "!=", "(", "tree", ")", "<NUM_LIT>", "&&", "TYPE_ALIGN", "(", "type", ")", ">", "BITS_PER_WORD", "<BUGE>", "&&", "!", "TARGET_64BIT", "&&", "mips_abi", "!=", "ABI_EABI", ")", "cum", "->", "arg_words", "+=", "(", "cum", "->", "arg_words", "&", "<NUM_LIT>", ")", ";", "regbase", "=", "GP_ARG_FIRST", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,187

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "C4_and_andn", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Ps4", ",", "PredRegs", ":", "$", "Pt4", ",", "PredRegs", ":", "$", "Pu4", ")", ",", "<STR_LIT>", ",", "tc_b31c2e97", ",", "TypeCR", ">", ",", "Enc_9ac432", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

PowerPC

TD

next_suggestion

CPU

621,188

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "xo", ";" ]

[ "class", "XForm_sr", "<", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "bits", "<", "<NUM_LIT>", ">", "xo", ",", "dag", "OOL", ",", "dag", "IOL", ",", "string", "asmstr", ",", "InstrItinClass", "itin", ">", ":", "I", "<", "opcode", ",", "OOL", ",", "IOL", ",", "asmstr", ",", "itin", ">", "{", "bits", "<", "<NUM_LIT>", ">", "RS", ";", "bits", "<", "<NUM_LIT>", ">", "SR", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RS", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SR", ";" ]

LLVM

Hexagon

TD

program_repair

DSP

621,189

[ "<FIXS>", "<STR_LIT>", ",", "<FIXE>" ]

[ "let", "AddedComplexity", "=", "<NUM_LIT>", "indef", "MEMw_SUBi_indexed_MEM_V4", ":", "MEMInst_V4", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "base", ",", "u6_2Imm", ":", "$", "offset", ",", "u5Imm", ":", "$", "subend", ")", ",", "<BUGS>", "<STR_LIT>", ",", "<BUGE>", "[", "]", ">", ",", "Requires", "[", "HasV4T", ",", "UseMEMOP", "]", ">", ";" ]

GCC

pru

CPP

next_suggestion

CPU

621,190

[ "rtx", "op1", "=", "XEXP", "(", "operand", ",", "<NUM_LIT>", ")", ";" ]

[ "case", "CONST_INT", ":", "return", "ctable_addr_operand", "(", "operand", ",", "VOIDmode", ")", ";", "case", "REG", ":", "return", "pru_regno_ok_for_base_p", "(", "REGNO", "(", "operand", ")", ",", "strict_p", ")", ";", "case", "PLUS", ":", "{", "rtx", "op0", "=", "XEXP", "(", "operand", ",", "<NUM_LIT>", ")", ";" ]

GCC

i386

CPP

code_generation

CPU

621,191

[ "static", "rtx", "ix86_expand_sse_comi_round", "(", "const", "struct", "builtin_description", "*", "d", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "rtx", "pat", ",", "set_dst", ";", "tree", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "tree", "arg1", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "tree", "arg2", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "tree", "arg3", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "rtx", "op0", "=", "expand_normal", "(", "arg0", ")", ";", "rtx", "op1", "=", "expand_normal", "(", "arg1", ")", ";", "rtx", "op2", "=", "expand_normal", "(", "arg2", ")", ";", "rtx", "op3", "=", "expand_normal", "(", "arg3", ")", ";", "enum", "insn_code", "icode", "=", "d", "->", "icode", ";", "const", "struct", "insn_data_d", "*", "insn_p", "=", "&", "insn_data", "[", "icode", "]", ";", "machine_mode", "mode0", "=", "insn_p", "->", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "machine_mode", "mode1", "=", "insn_p", "->", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "enum", "rtx_code", "comparison", "=", "UNEQ", ";", "bool", "need_ucomi", "=", "false", ";", "enum", "rtx_code", "comi_comparisons", "[", "<NUM_LIT>", "]", "=", "{", "UNEQ", ",", "GT", ",", "GE", ",", "UNORDERED", ",", "LTGT", ",", "UNLE", ",", "UNLT", ",", "ORDERED", ",", "UNEQ", ",", "UNLT", ",", "UNLE", ",", "LT", ",", "LTGT", ",", "GE", ",", "GT", ",", "LT", ",", "UNEQ", ",", "GT", ",", "GE", ",", "UNORDERED", ",", "LTGT", ",", "UNLE", ",", "UNLT", ",", "ORDERED", ",", "UNEQ", ",", "UNLT", ",", "UNLE", ",", "LT", ",", "LTGT", ",", "GE", ",", "GT", ",", "LT", "}", ";", "bool", "need_ucomi_values", "[", "<NUM_LIT>", "]", "=", "{", "true", ",", "false", ",", "false", ",", "true", ",", "true", ",", "false", ",", "false", ",", "true", ",", "true", ",", "false", ",", "false", ",", "true", ",", "true", ",", "false", ",", "false", ",", "true", ",", "false", ",", "true", ",", "true", ",", "false", ",", "false", ",", "true", ",", "true", ",", "false", ",", "false", ",", "true", ",", "true", ",", "false", ",", "false", ",", "true", ",", "true", ",", "false", "}", ";", "if", "(", "!", "CONST_INT_P", "(", "op2", ")", ")", "{", "error", "(", "<STR_LIT>", "the third argument must be comparison constant", "<STR_LIT>", ")", ";", "return", "const0_rtx", ";", "}", "if", "(", "INTVAL", "(", "op2", ")", "<", "<NUM_LIT>", "||", "INTVAL", "(", "op2", ")", ">=", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", "incorrect comparison mode", "<STR_LIT>", ")", ";", "return", "const0_rtx", ";", "}", "if", "(", "!", "insn_p", "->", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "op3", ",", "SImode", ")", ")", "{", "error", "(", "<STR_LIT>", "incorrect rounding operand", "<STR_LIT>", ")", ";", "return", "const0_rtx", ";", "}", "comparison", "=", "comi_comparisons", "[", "INTVAL", "(", "op2", ")", "]", ";", "need_ucomi", "=", "need_ucomi_values", "[", "INTVAL", "(", "op2", ")", "]", ";", "if", "(", "VECTOR_MODE_P", "(", "mode0", ")", ")", "op0", "=", "safe_vector_operand", "(", "op0", ",", "mode0", ")", ";", "if", "(", "VECTOR_MODE_P", "(", "mode1", ")", ")", "op1", "=", "safe_vector_operand", "(", "op1", ",", "mode1", ")", ";", "target", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_move_insn", "(", "target", ",", "const0_rtx", ")", ";", "target", "=", "gen_rtx_SUBREG", "(", "QImode", ",", "target", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "optimize", "&&", "!", "register_operand", "(", "op0", ",", "mode0", ")", ")", "||", "!", "insn_p", "->", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "mode0", ",", "op0", ")", ";", "if", "(", "(", "optimize", "&&", "!", "register_operand", "(", "op1", ",", "mode1", ")", ")", "||", "!", "insn_p", "->", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "op1", ",", "mode1", ")", ")", "op1", "=", "copy_to_mode_reg", "(", "mode1", ",", "op1", ")", ";", "if", "(", "need_ucomi", ")", "icode", "=", "icode", "==", "CODE_FOR_sse_comi_round", "?", "CODE_FOR_sse_ucomi_round", ":", "CODE_FOR_sse2_ucomi_round", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op0", ",", "op1", ",", "op3", ")", ";", "if", "(", "!", "pat", ")", "return", "<NUM_LIT>", ";", "if", "(", "INTVAL", "(", "op3", ")", "==", "NO_ROUND", ")", "{", "pat", "=", "ix86_erase_embedded_rounding", "(", "pat", ")", ";", "if", "(", "!", "pat", ")", "return", "<NUM_LIT>", ";", "set_dst", "=", "SET_DEST", "(", "pat", ")", ";", "}", "else", "{", "gcc_assert", "(", "GET_CODE", "(", "pat", ")", "==", "SET", ")", ";", "set_dst", "=", "SET_DEST", "(", "pat", ")", ";", "}", "emit_insn", "(", "pat", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "gen_rtx_STRICT_LOW_PART", "(", "VOIDmode", ",", "target", ")", ",", "gen_rtx_fmt_ee", "(", "comparison", ",", "QImode", ",", "set_dst", ",", "const0_rtx", ")", ")", ")", ";", "return", "SUBREG_REG", "(", "target", ")", ";", "}" ]

[ "Subroutine", "of", "ix86_expand_round_builtin", "to", "take", "care", "of", "comi", "insns", "with", "rounding", "." ]

LLVM

AArch64

CPP

next_suggestion

CPU

621,192

[ "}" ]

[ "assert", "(", "(", "CallTarget", "&", "<NUM_LIT>", ")", "==", "CallTarget", "&&", "<STR_LIT>", "High 16 bits of call target should be zero.", "<STR_LIT>", ")", ";", "Register", "ScratchReg", "=", "MI", ".", "getOperand", "(", "Opers", ".", "getNextScratchIdx", "(", ")", ")", ".", "getReg", "(", ")", ";", "EncodedBytes", "=", "<NUM_LIT>", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "(", "CallTarget", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "(", "CallTarget", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "CallTarget", "&", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ")", ";", "}", "unsigned", "NumBytes", "=", "Opers", ".", "getNumPatchBytes", "(", ")", ";", "assert", "(", "NumBytes", ">=", "EncodedBytes", "&&", "<STR_LIT>", "Patchpoint can't request size less than the length of a call.", "<STR_LIT>", ")", ";", "assert", "(", "(", "NumBytes", "-", "EncodedBytes", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of NOP bytes requested!", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "EncodedBytes", ";", "i", "<", "NumBytes", ";", "i", "+=", "<NUM_LIT>", ")", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

621,193

[ "getContext", "(", ")", ";" ]

[ "const", "MCExpr", "*", "AArch64MCAsmInfoDarwin", "::", "getExprForPersonalitySymbol", "(", "const", "MCSymbol", "*", "Sym", ",", "unsigned", "Encoding", ",", "MCStreamer", "&", "Streamer", ")", "const", "{", "MCContext", "&", "Context", "=", "Streamer", "." ]

LLVM

R600

CPP

next_suggestion

GPU

621,194

[ "if", "(", "OffIdx0", "==", "-", "<NUM_LIT>", "||", "OffIdx1", "==", "-", "<NUM_LIT>", ")", "return", "false", ";" ]

[ "if", "(", "isSMRD", "(", "Opc0", ")", "&&", "isSMRD", "(", "Opc1", ")", ")", "{", "assert", "(", "getNumOperandsNoGlue", "(", "Load0", ")", "==", "getNumOperandsNoGlue", "(", "Load1", ")", ")", ";", "if", "(", "Load0", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "Load1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "findChainOperand", "(", "Load0", ")", "!=", "findChainOperand", "(", "Load1", ")", ")", "return", "false", ";", "Offset0", "=", "cast", "<", "ConstantSDNode", ">", "(", "Load0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "Offset1", "=", "cast", "<", "ConstantSDNode", ">", "(", "Load1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "return", "true", ";", "}", "if", "(", "(", "isMUBUF", "(", "Opc0", ")", "||", "isMTBUF", "(", "Opc0", ")", ")", "&&", "(", "isMUBUF", "(", "Opc1", ")", "||", "isMTBUF", "(", "Opc1", ")", ")", ")", "{", "if", "(", "!", "nodesHaveSameOperandValue", "(", "Load0", ",", "Load1", ",", "AMDGPU", "::", "OpName", "::", "soffset", ")", "||", "findChainOperand", "(", "Load0", ")", "!=", "findChainOperand", "(", "Load1", ")", "||", "!", "nodesHaveSameOperandValue", "(", "Load0", ",", "Load1", ",", "AMDGPU", "::", "OpName", "::", "vaddr", ")", "||", "!", "nodesHaveSameOperandValue", "(", "Load0", ",", "Load1", ",", "AMDGPU", "::", "OpName", "::", "srsrc", ")", ")", "return", "false", ";", "int", "OffIdx0", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc0", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", ";", "int", "OffIdx1", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc1", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

621,195

[ "(", "NAME", "#", "<STR_LIT>", ")", ",", "V64", ",", "VecListFour128", ">", ";" ]

[ "def", ":", "SIMDTableLookupAlias", "<", "asm", "#", "<STR_LIT>", ",", "!", "cast", "<", "Instruction", ">" ]

GCC

sparc

CPP

stmt_completion

CPU

621,196

[ "low_bits", "&", "<NUM_LIT>", ";" ]

[ "if", "(", "(", "(", "highest_bit_set", "==", "<NUM_LIT>", "||", "lowest_bit_set", "==", "<NUM_LIT>", ")", "&&", "all_bits_between_are_set", "!=", "<NUM_LIT>", ")", "||", "(", "(", "highest_bit_set", "-", "lowest_bit_set", ")", "<", "<NUM_LIT>", ")", ")", "{", "HOST_WIDE_INT", "the_const", "=", "-", "<NUM_LIT>", ";", "int", "shift", "=", "lowest_bit_set", ";", "if", "(", "(", "highest_bit_set", "!=", "<NUM_LIT>", "&&", "lowest_bit_set", "!=", "<NUM_LIT>", ")", "||", "all_bits_between_are_set", "==", "<NUM_LIT>", ")", "{", "the_const", "=", "create_simple_focus_bits", "(", "high_bits", ",", "low_bits", ",", "lowest_bit_set", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "lowest_bit_set", "==", "<NUM_LIT>", ")", "shift", "=", "-", "(", "<NUM_LIT>", "-", "highest_bit_set", ")", ";", "gcc_assert", "(", "SPARC_SIMM13_P", "(", "the_const", ")", ")", ";", "gcc_assert", "(", "shift", "!=", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_safe_SET64", "(", "temp", ",", "the_const", ")", ")", ";", "if", "(", "shift", ">", "<NUM_LIT>", ")", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "temp", ",", "GEN_INT", "(", "shift", ")", ")", ")", ")", ";", "else", "if", "(", "shift", "<", "<NUM_LIT>", ")", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "gen_rtx_LSHIFTRT", "(", "DImode", ",", "temp", ",", "GEN_INT", "(", "-", "shift", ")", ")", ")", ")", ";", "return", ";", "}", "if", "(", "(", "highest_bit_set", "-", "lowest_bit_set", ")", "<", "<NUM_LIT>", ")", "{", "unsigned", "HOST_WIDE_INT", "focus_bits", "=", "create_simple_focus_bits", "(", "high_bits", ",", "low_bits", ",", "lowest_bit_set", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "SPARC_SETHI_P", "(", "focus_bits", ")", ")", ";", "gcc_assert", "(", "lowest_bit_set", "!=", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_safe_HIGH64", "(", "temp", ",", "focus_bits", ")", ")", ";", "if", "(", "lowest_bit_set", "<", "<NUM_LIT>", ")", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "gen_rtx_LSHIFTRT", "(", "DImode", ",", "temp", ",", "GEN_INT", "(", "<NUM_LIT>", "-", "lowest_bit_set", ")", ")", ")", ")", ";", "else", "if", "(", "lowest_bit_set", ">", "<NUM_LIT>", ")", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "temp", ",", "GEN_INT", "(", "lowest_bit_set", "-", "<NUM_LIT>", ")", ")", ")", ")", ";", "return", ";", "}", "if", "(", "high_bits", "==", "<NUM_LIT>", "||", "high_bits", "==", "<NUM_LIT>", ")", "{", "sparc_emit_set_const64_quick1", "(", "op0", ",", "temp", ",", "low_bits", ",", "(", "high_bits", "==", "<NUM_LIT>", ")", ")", ";", "return", ";", "}", "if", "(", "low_bits", "==", "<NUM_LIT>", ")", "{", "sparc_emit_set_const64_quick2", "(", "op0", ",", "temp", ",", "high_bits", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "return", ";", "}", "if", "(", "const64_is_2insns", "(", "(", "~", "high_bits", ")", "&", "<NUM_LIT>", ",", "(", "~", "low_bits", ")", "&", "<NUM_LIT>", ")", ")", "{", "unsigned", "HOST_WIDE_INT", "trailing_bits", "=" ]

LLVM

AArch64

TD

next_suggestion

CPU

621,197

[ "let", "OperandType", "=", "<STR_LIT>", ";" ]

[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "BranchTarget26Operand", ";" ]

LLVM

PowerPC

CPP

program_repair

CPU

621,198

[ "<FIXS>", "void", "PPC64ISel", "::", "visitVAArgInst", "(", "VAArgInst", "&", "I", ")", "{", "<FIXE>" ]

[ "BuildMI", "(", "BB", ",", "PPC", "::", "ADDI", ",", "<NUM_LIT>", ",", "DestReg", ")", ".", "addReg", "(", "VAList", ")", ".", "addSImm", "(", "Size", ")", ";", "}", "<BUGS>", "void", "ISel", "::", "visitVAArgInst", "(", "VAArgInst", "&", "I", ")", "{", "<BUGE>", "unsigned", "VAList", "=", "getReg", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "DestReg", "=", "getReg", "(", "I", ")", ";" ]

LLVM

TPC

TD

stmt_completion

Virtual ISA

621,199

[ ";" ]

[ "class", "SpuInst_MovToHWReg", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "Rdst", ",", "RegisterClass", "Rsrc", ",", "string", "asmstr", ">", ":", "ScalarInstBase", "<", "opc", ",", "asmstr", ">", "{", "let", "OutOperandList", "=", "(", "outs", "Rdst", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "(", "ins", "Rsrc", ":", "$", "src", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "SPred", ":", "$", "pred", ")", ";", "let", "Itinerary", "=", "IIC_ScalarOp", ";", "let", "isNotUsedInDisasm", "=", "!", "if", "(", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Rsrc", ")", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "sw" ]