docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	CSKY	CPP	stmt_completion	CPU	621,200	[ "Size", ";" ]	[ "VarArgsSaveSize", "=" ]
GCC	rs6000	MD	next_suggestion	CPU	621,201	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "compare", ":", "CC", "(", "lshiftrt", ":", "GPR", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "GPR", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "lshiftrt", ":", "GPR", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "compare", ":", "CC", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	i386	CPP	next_suggestion	CPU	621,202	[ "return", "va_granularity", ";" ]	[ "GetSystemInfo", "(", "&", "si", ")", ";", "va_granularity", "=", "(", "size_t", ")", "si", ".", "dwAllocationGranularity", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	621,203	[ "}" ]	[ "static", "bool", "isVEXTRACTIndex", "(", "SDNode", "", "N", ",", "unsigned", "vecWidth", ")", "{", "assert", "(", "(", "vecWidth", "==", "<NUM_LIT>", "\|\|", "vecWidth", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Unexpected vector width", "<STR_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "return", "false", ";", "uint64_t", "Index", "=", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "MVT", "VT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "ElSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "return", "(", "Index", "", "ElSize", ")", "%", "vecWidth", "==", "<NUM_LIT>", ";" ]
LLVM	ARM64	TD	next_suggestion	CPU	621,204	[ "multiclass", "CondSelectOp", "<", "bit", "op", ",", "bits", "<", "<NUM_LIT>", ">", "op2", ",", "string", "asm", ",", "PatFrag", "frag", ">", "{", "def", "Wr", ":", "BaseCondSelectOp", "<", "op", ",", "op2", ",", "GPR32", ",", "asm", ",", "frag", ">", "{" ]	[ "def", "inv_cond_XFORM", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "ARM64CC", ":", ":", "CondCode", "CC", "=", "static_cast", "<", "ARM64CC", ":", ":", "CondCode", ">", "(", "N", "-", ">", "getZExtValue", "(", ")", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "ARM64CC", ":", ":", "getInvertedCondCode", "(", "CC", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,205	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isBarrier", "=", "<NUM_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	Alpha	CPP	stmt_completion	MPU	621,206	[ "(", ")", "const", "{" ]	[ "virtual", "const", "AlphaInstrInfo", "*", "getInstrInfo" ]
GCC	i386	MD	program_repair	CPU	621,207	[ "<FIXS>", "(", "subreg", ":", "V2DI", "(", "match_dup", "<NUM_LIT>", ")", "<NUM_LIT>", ")", "<FIXE>" ]	[ "(", "match_operator", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "match_dup", "<NUM_LIT>", ")", "<BUGE>", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,208	[ "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]	[ "def", "A2_vsubuhs", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	621,209	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=" ]
GCC	tilegx	MD	stmt_completion	VLIW	621,210	[ "]", ",", "operands", "[", "<NUM_LIT>", "]", "," ]	[ "emit_insn", "(", "gen_vec_interleave_highv2si_be", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "else", "emit_insn", "(", "gen_vec_interleave_highv2si_le", "(", "operands", "[", "<NUM_LIT>" ]
LLVM	AArch64	CPP	stmt_completion	CPU	621,211	[ "<STR_LIT>", ":" ]	[ "if", "(", "IsValidLdStrOpc", ")", "", "IsValidLdStrOpc", "=", "true", ";", "switch", "(", "Opc", ")", "{", "default", ":", "if", "(", "IsValidLdStrOpc", ")", "", "IsValidLdStrOpc", "=", "false", ";", "return", "UINT_MAX", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "Opc", ";", "case", "<STR_LIT>", "::" ]
LLVM	ARM64	TD	stmt_completion	CPU	621,212	[ "<NUM_LIT>", "}", "=", "Rn", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "scale", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isUnsigned", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
LLVM	Mips	CPP	stmt_completion	CPU	621,213	[ ")", ")", ")", ")", ";" ]	[ "bool", "MipsTargetObjectFile", "::", "IsConstantInSmallSection", "(", "const", "DataLayout", "&", "DL", ",", "const", "Constant", "*", "CN", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "return", "(", "static_cast", "<", "const", "MipsTargetMachine", "&", ">", "(", "TM", ")", ".", "getSubtargetImpl", "(", ")", "->", "useSmallSection", "(", ")", "&&", "LocalSData", "&&", "IsInSmallSection", "(", "DL", ".", "getTypeAllocSize", "(", "CN", "->", "getType", "(" ]
LLVM	ARM64	TD	stmt_completion	CPU	621,214	[ ">", "shift", ";" ]	[ "class", "BaseMoveImmediate", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "regtype", ",", "Operand", "shifter", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "movimm32_imm", ":", "$", "imm", ",", "shifter", ":", "$", "shift", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteImm", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "imm", ";", "bits", "<", "<NUM_LIT>" ]
GCC	loongarch	MD	stmt_completion	CPU	621,215	[ ")" ]	[ "(", "V8SI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V32QI", "<STR_LIT>", ")", "]" ]
LLVM	SPIRV	CPP	stmt_completion	Virtual ISA	621,216	[ ";" ]	[ "MCSection", "", "SelectSectionForGlobal", "(", "const", "GlobalObject", "", "GO", ",", "SectionKind", "Kind", ",", "const", "TargetMachine", "&", "TM", ")", "const", "override", "{", "return", "TextSection" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,217	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	arm	CPP	next_suggestion	CPU	621,218	[ "}" ]	[ "_", "_", "arm_vldrwq_gather_base_s32", "(", "uint32x4_t", "_", "_", "addr", ",", "const", "int", "_", "_", "offset", ")", "{", "return", "_", "_", "builtin_mve_vldrwq_gather_base_sv4si", "(", "_", "_", "addr", ",", "_", "_", "offset", ")", ";" ]
GCC	i386	CPP	code_generation	CPU	621,219	[ "static", "void", "ix86_avx256_split_vector_move_misalign", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "rtx", "m", ";", "rtx", "(", "*", "extract", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "machine_mode", "mode", ";", "if", "(", "(", "MEM_P", "(", "op1", ")", "&&", "!", "TARGET_AVX256_SPLIT_UNALIGNED_LOAD", ")", "\|\|", "(", "MEM_P", "(", "op0", ")", "&&", "!", "TARGET_AVX256_SPLIT_UNALIGNED_STORE", ")", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "op1", ")", ")", ";", "return", ";", "}", "rtx", "or", "ig_op0", "=", "NULL_RTX", ";", "mode", "=", "GET_MODE", "(", "op0", ")", ";", "switch", "(", "GET_MODE_CLASS", "(", "mode", ")", ")", "{", "case", "MODE_VECTOR_INT", ":", "case", "MODE_INT", ":", "if", "(", "mode", "!=", "V32QImode", ")", "{", "if", "(", "!", "MEM_P", "(", "op0", ")", ")", "{", "or", "ig_op0", "=", "op0", ";", "op0", "=", "gen_reg_rtx", "(", "V32QImode", ")", ";", "}", "else", "op0", "=", "gen_lowpart", "(", "V32QImode", ",", "op0", ")", ";", "op1", "=", "gen_lowpart", "(", "V32QImode", ",", "op1", ")", ";", "mode", "=", "V32QImode", ";", "}", "break", ";", "case", "MODE_VECTOR_FLOAT", ":", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "switch", "(", "mode", ")", "{", "default", ":", "gcc_unreachable", "(", ")", ";", "case", "E_V32QImode", ":", "extract", "=", "gen_avx_vextractf128v32qi", ";", "mode", "=", "V16QImode", ";", "break", ";", "case", "E_V16HFmode", ":", "extract", "=", "gen_avx_vextractf128v16hf", ";", "mode", "=", "V8HFmode", ";", "break", ";", "case", "E_V8SFmode", ":", "extract", "=", "gen_avx_vextractf128v8sf", ";", "mode", "=", "V4SFmode", ";", "break", ";", "case", "E_V4DFmode", ":", "extract", "=", "gen_avx_vextractf128v4df", ";", "mode", "=", "V2DFmode", ";", "break", ";", "}", "if", "(", "MEM_P", "(", "op1", ")", ")", "{", "rtx", "r", "=", "gen_reg_rtx", "(", "mode", ")", ";", "m", "=", "adjust_address", "(", "op1", ",", "mode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "r", ",", "m", ")", ";", "m", "=", "adjust_address", "(", "op1", ",", "mode", ",", "<NUM_LIT>", ")", ";", "r", "=", "gen_rtx_VEC_CONCAT", "(", "GET_MODE", "(", "op0", ")", ",", "r", ",", "m", ")", ";", "emit_move_insn", "(", "op0", ",", "r", ")", ";", "}", "else", "if", "(", "MEM_P", "(", "op0", ")", ")", "{", "m", "=", "adjust_address", "(", "op0", ",", "mode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "extract", "(", "m", ",", "op1", ",", "const0_rtx", ")", ")", ";", "m", "=", "adjust_address", "(", "op0", ",", "mode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "extract", "(", "m", ",", "copy_rtx", "(", "op1", ")", ",", "const1_rtx", ")", ")", ";", "}", "else", "gcc_unreachable", "(", ")", ";", "if", "(", "or", "ig_op0", ")", "emit_move_insn", "(", "or", "ig_op0", ",", "gen_lowpart", "(", "GET_MODE", "(", "or", "ig_op0", ")", ",", "op0", ")", ")", ";", "}" ]	[ "Split", "32-byte", "AVX", "unaligned", "load", "and", "store", "if", "needed", "." ]
LLVM	R600	TD	stmt_completion	GPU	621,220	[ ">", ";" ]	[ "def", "FLT_TO_UINT_r600", ":", "FLT_TO_UINT_Common", "<", "<NUM_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,221	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]	[ "def", "A4_paslhf", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_fb6577", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";" ]
GCC	aarch64	MD	stmt_completion	CPU	621,222	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,223	[ "bits", "<", "<NUM_LIT>", ">", "Rs16", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	i386	CPP	program_repair	CPU	621,224	[ "<FIXS>", "case", "E_V8HImode", ":", "case", "E_V16QImode", ":", "<FIXE>", "<FIXS>", "case", "E_V4HImode", ":", "case", "E_V8QImode", ":", "<FIXE>" ]	[ "emit_move_insn", "(", "target", ",", "new", "_", "target", ")", ";", "return", "true", ";", "<BUGS>", "case", "V8HImode", ":", "case", "V16QImode", ":", "<BUGE>", "vsimode", "=", "V4SImode", ";", "goto", "widen", ";", "<BUGS>", "case", "V4HImode", ":", "case", "V8QImode", ":", "<BUGE>", "if", "(", "!", "mmx_ok", ")", "return", "false", ";", "vsimode", "=", "V2SImode", ";" ]
GCC	i386	CPP	program_repair	CPU	621,225	[ "<FIXS>", "if", "(", "TARGET_USE_LEAVE", "\|\|", "optimize_size", ")", "emit_insn", "(", "gen_leave", "(", ")", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "!", "SAVED_REGS_FIRST", ")", "emit_insn", "(", "gen_epilogue_deallocate_stack", "(", "stack_pointer_rtx", ",", "hard_frame_pointer_rtx", ")", ")", ";", "emit_insn", "(", "gen_popsi1", "(", "hard_frame_pointer_rtx", ")", ")", ";", "<FIXE>", "<FIXS>", "else", "if", "(", "!", "SAVED_REGS_FIRST", "&&", "tsize", ")", "<FIXE>" ]	[ "if", "(", "frame_pointer_needed", ")", "{", "<BUGS>", "if", "(", "TARGET_USE_LEAVE", ")", "emit_insn", "(", "gen_leave", "(", ")", ")", ";", "<BUGE>", "else", "{", "<BUGS>", "emit_insn", "(", "gen_epilogue_deallocate_stack", "(", "stack_pointer_rtx", ",", "frame_pointer_rtx", ")", ")", ";", "emit_insn", "(", "gen_popsi1", "(", "frame_pointer_rtx", ")", ")", ";", "<BUGE>", "}", "}", "<BUGS>", "else", "if", "(", "tsize", ")", "<BUGE>", "ix86_emit_epilogue_esp_adjustment", "(", "tsize", ")", ";", "#", "ifdef", "FUNCTION_BLOCK_PROFILER_EXIT" ]
GCC	arm	MD	stmt_completion	CPU	621,226	[ ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	a29k	MD	next_suggestion	MPU	621,227	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
GCC	i386	CPP	next_suggestion	CPU	621,228	[ "}" ]	[ "if", "(", "fmt", "[", "i", "]", "==", "'", "E", "'", ")", "{", "int", "j", ";", "for", "(", "j", "=", "XVECLEN", "(", "op", ",", "i", ")", "-", "<NUM_LIT>", ";", "j", ">=", "<NUM_LIT>", ";", "j", "--", ")", "if", "(", "symbolic_reference_mentioned_p", "(", "XVECEXP", "(", "op", ",", "i", ",", "j", ")", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "fmt", "[", "i", "]", "==", "'", "e", "'", "&&", "symbolic_reference_mentioned_p", "(", "XEXP", "(", "op", ",", "i", ")", ")", ")", "return", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,229	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,230	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isSolo", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "GOSP", "]", ";", "let", "Defs", "=", "[", "GOSP", ",", "PC", "]", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";" ]
LLVM	X86	TD	program_repair	CPU	621,231	[ "<FIXS>", "EVEX_4V", ",", "VEX_LIG", ",", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VT1", ">", ";", "<FIXE>", "<FIXS>", "EVEX_4V", ",", "VEX_LIG", ",", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VT1", ">", ",", "VEX_W", ";", "<FIXE>" ]	[ "defm", "SSZ", ":", "avx512_fp_scalef_scalar", "opcScaler", ",", "OpcodeStr", ",", "X86scalefs", ",", "sched", ".", "Scl", ",", "f32x_info", ">", ",", "avx512_fp_scalar_round", "opcScaler", ",", "OpcodeStr", "#", "#", "<STR_LIT>", ",", "f32x_info", ",", "X86scalefsRnd", ",", "sched", ".", "Scl", ">", ",", "<BUGS>", "EVEX_4V", ",", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VT1", ">", ";", "<BUGE>", "defm", "SDZ", ":", "avx512_fp_scalef_scalar", "opcScaler", ",", "OpcodeStr", ",", "X86scalefs", ",", "sched", ".", "Scl", ",", "f64x_info", ">", ",", "avx512_fp_scalar_round", "opcScaler", ",", "OpcodeStr", "#", "#", "<STR_LIT>", ",", "f64x_info", ",", "X86scalefsRnd", ",", "sched", ".", "Scl", ">", ",", "<BUGS>", "EVEX_4V", ",", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VT1", ">", ",", "VEX_W", ";", "<BUGE>", "let", "Predicates", "=", "[", "HasVLX", "]", "in", "{" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	621,232	[ "return", "CurDAG", "->", "MorphNodeTo", "(", "N", ",", "N", "->", "getOpcode", "(", ")", ",", "N", "->", "getVTList", "(", ")", ",", "Ops", ")", ";" ]	[ "SDValue", "Glue", "=", "M0", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "Ops", ".", "push_back", "(", "Glue", ")", ";" ]
GCC	i386	CPP	next_suggestion	CPU	621,233	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_cvtps_ph", "(", "_", "_", "m256", "_", "_", "A", ",", "const", "int", "_", "_", "I", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_vcvtps2ph256", "(", "(", "_", "_", "v8sf", ")", "_", "_", "A", ",", "_", "_", "I", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,234	[ "}" ]	[ "def", "A2_vavgwr", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_e4a7f9f0", ",", "TypeALU64", ">", ",", "Enc_a56825", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
GCC	rs6000	MD	program_repair	CPU	621,235	[ "<FIXS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "<BUGS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<STR_LIT>", ")" ]
LLVM	AArch64	TD	next_suggestion	CPU	621,236	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "{", "Index", "{", "<NUM_LIT>", "}", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Re", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	621,237	[ "<NUM_LIT>", ";" ]	[ "def", "A2_subh_h16_ll", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_679309b8", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=" ]
LLVM	AArch64	CPP	next_suggestion	CPU	621,238	[ "}" ]	[ "for", "(", "auto", "&", "I", ":", "AllChains", ")", "EC", ".", "insert", "(", "I", ".", "get", "(", ")", ")", ";", "for", "(", "auto", "&", "I", ":", "AllChains", ")", "for", "(", "auto", "&", "J", ":", "AllChains", ")", "if", "(", "I", "!=", "J", "&&", "I", "->", "rangeOverlapsWith", "(", "", "J", ")", ")", "EC", ".", "unionSets", "(", "I", ".", "get", "(", ")", ",", "J", ".", "get", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Created ", "<STR_LIT>", "<<", "EC", ".", "getNumClasses", "(", ")", "<<", "<STR_LIT>", " disjoint sets.\\n", "<STR_LIT>", ")", ";", "std", "::", "vector", "<", "std", "::", "vector", "<", "Chain", "", ">", ">", "V", ";", "for", "(", "auto", "I", "=", "EC", ".", "begin", "(", ")", ",", "E", "=", "EC", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "std", "::", "vector", "<", "Chain", "", ">", "Cs", "(", "EC", ".", "member_begin", "(", "I", ")", ",", "EC", ".", "member_end", "(", ")", ")", ";", "if", "(", "Cs", ".", "empty", "(", ")", ")", "continue", ";", "V", ".", "push_back", "(", "std", "::", "move", "(", "Cs", ")", ")", ";", "}", "std", "::", "sort", "(", "V", ".", "begin", "(", ")", ",", "V", ".", "end", "(", ")", ",", "[", "]", "(", "const", "std", "::", "vector", "<", "Chain", "", ">", "&", "A", ",", "const", "std", "::", "vector", "<", "Chain", "*", ">", "&", "B", ")", "{", "return", "A", ".", "front", "(", ")", "->", "startsBefore", "(", "B", ".", "front", "(", ")", ")", ";", "}", ")", ";", "int", "Parity", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "I", ":", "V", ")", "Changed", "\|=", "colorChainSet", "(", "std", "::", "move", "(", "I", ")", ",", "MBB", ",", "Parity", ")", ";", "return", "Changed", ";" ]
GCC	arm	CPP	program_repair	CPU	621,239	[ "<FIXS>", "break", ";", "<FIXE>" ]	[ "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "<BUGS>", "break", ";", "<BUGE>", "default", ":", "gcc_unreachable", "(", ")", ";" ]
LLVM	R600	TD	stmt_completion	GPU	621,240	[ "VReg_32", ">", ";" ]	[ "def", "DS_READ_B32", ":", "DS_Load_Helper", "<", "<NUM_LIT>", ",", "<STR_LIT>", "," ]
GCC	i386	MD	stmt_completion	CPU	621,241	[ ")", "]" ]	[ "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	621,242	[ "=", "<NUM_LIT>", ";" ]	[ "def", "J4_tstbit0_fp1_jump_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_2332b92e", ",", "TypeCJ", ">", ",", "Enc_ad1c74", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,243	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vu32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vu32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vv32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vv32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	621,244	[ "assert", "(", "Constrained", "&&", "<STR_LIT>", "Failed to constrain readfirstlane src reg", "<STR_LIT>", ")", ";" ]	[ "B", ".", "buildInstr", "(", "AMDGPU", "::", "V_READFIRSTLANE_B32", ")", ".", "addDef", "(", "SGPR", ")", ".", "addReg", "(", "Reg", ")", ";", "const", "TargetRegisterClass", "*", "Constrained", "=", "constrainGenericRegister", "(", "Reg", ",", "AMDGPU", "::", "VGPR_32RegClass", ",", "MRI", ")", ";", "(", "void", ")", "Constrained", ";" ]
LLVM	PowerPC	TD	stmt_completion	CPU	621,245	[ ")", ")", ",", "sub_64", ")", ")", ")", ">", ";" ]	[ "foreach", "Idx", "=", "[", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ",", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ",", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ",", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ",", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ",", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ",", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ",", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ",", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ",", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ",", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ",", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ",", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ",", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ",", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ",", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", "]", "in", "{", "def", ":", "Pat", "<", "(", "f128", "(", "sint_to_fp", "(", "i32", "(", "sext_inreg", "(", "vector_extract", "v16i8", ":", "$", "src", ",", "!", "head", "(", "Idx", ")", ")", ",", "i8", ")", ")", ")", ")", ",", "(", "f128", "(", "XSCVSDQP", "(", "EXTRACT_SUBREG", "(", "VEXTSB2D", "(", "VEXTRACTUB", "!", "head", "(", "!", "tail", "(", "Idx", ")", ")", ",", "$", "src" ]
GCC	mips	MD	stmt_completion	CPU	621,246	[ "<STR_LIT>", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM	ARM	CPP	code_generation	CPU	621,247	[ "InstructionCost", "ARMTTIImpl", "::", "getIntImmCodeSizeCost", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "if", "(", "Imm", ".", "isNonNegative", "(", ")", "&&", "Imm", ".", "getLimitedValue", "(", ")", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}" ]	[ "Return", "the", "expected", "cost", "for", "the", "given", "integer", "when", "optimising", "for", "size", "." ]
LLVM	ARM	CPP	program_repair	CPU	621,248	[ "<FIXS>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "masked gathers: loading from vector of pointers with ", "<STR_LIT>", "<<", "<STR_LIT>", "writeback\\n", "<STR_LIT>", ")", ";", "<FIXE>" ]	[ "IntrinsicInst", "", "I", ",", "Value", "", "Ptr", ",", "IRBuilder", ">", "&", "Builder", ",", "int64_t", "Increment", ")", "{", "using", "namespace", "PatternMatch", ";", "auto", "*", "Ty", "=", "cast", "FixedVectorType", ">", "(", "I", "->", "getType", "(", ")", ")", ";", "<BUGS>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "masked gathers: loading from vector of pointers with writeback\\n", "<STR_LIT>", ")", ";", "<BUGE>", "if", "(", "Ty", "->", "getNumElements", "(", ")", "!=", "<NUM_LIT>", "\|\|", "Ty", "->", "getScalarSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "nullptr", ";" ]
LLVM	X86	TD	program_repair	CPU	621,249	[ "<FIXS>", "(", "bc_v16i32", "(", "v16f32", "(", "X86VBroadcastld32", "addr", ":", "$", "src3", ")", ")", ")", ",", "<FIXE>", "<FIXS>", "def", ":", "Pat", "(", "X86vpternlog", "(", "bc_v16i32", "(", "v16f32", "(", "X86VBroadcastld32", "addr", ":", "$", "src3", ")", ")", ")", ",", "<FIXE>", "<FIXS>", "(", "bc_v16i32", "(", "v16f32", "(", "X86VBroadcastld32", "addr", ":", "$", "src3", ")", ")", ")", ",", "<FIXE>", "<FIXS>", "(", "bc_v8i64", "(", "v8f64", "(", "X86VBroadcastld64", "addr", ":", "$", "src3", ")", ")", ")", ",", "<FIXE>", "<FIXS>", "def", ":", "Pat", "(", "X86vpternlog", "(", "bc_v8i64", "(", "v8f64", "(", "X86VBroadcastld64", "addr", ":", "$", "src3", ")", ")", ")", ",", "<FIXE>", "<FIXS>", "(", "bc_v8i64", "(", "v8f64", "(", "X86VBroadcastld64", "addr", ":", "$", "src3", ")", ")", ")", ",", "<FIXE>" ]	[ "let", "Predicates", "=", "[", "HasAVX512", "]", "in", "{", "def", ":", "Pat", "(", "X86vpternlog", "VR512", ":", "$", "src1", ",", "VR512", ":", "$", "src2", ",", "<BUGS>", "(", "bc_v16i32", "(", "v16f32", "(", "X86VBroadcast", "(", "loadf32", "addr", ":", "$", "src3", ")", ")", ")", ")", ",", "<BUGE>", "(", "i8", "timm", ":", "$", "src4", ")", ")", ",", "(", "VPTERNLOGDZrmbi", "VR512", ":", "$", "src1", ",", "VR512", ":", "$", "src2", ",", "addr", ":", "$", "src3", ",", "timm", ":", "$", "src4", ")", ">", ";", "<BUGS>", "def", ":", "Pat", "(", "X86vpternlog", "(", "bc_v16i32", "(", "v16f32", "(", "X86VBroadcast", "(", "loadf32", "addr", ":", "$", "src3", ")", ")", ")", ")", ",", "<BUGE>", "VR512", ":", "$", "src2", ",", "VR512", ":", "$", "src1", ",", "(", "i8", "timm", ":", "$", "src4", ")", ")", ",", "(", "VPTERNLOGDZrmbi", "VR512", ":", "$", "src1", ",", "VR512", ":", "$", "src2", ",", "addr", ":", "$", "src3", ",", "(", "VPTERNLOG321_imm8", "timm", ":", "$", "src4", ")", ")", ">", ";", "def", ":", "Pat", "(", "X86vpternlog", "VR512", ":", "$", "src1", ",", "<BUGS>", "(", "bc_v16i32", "(", "v16f32", "(", "X86VBroadcast", "(", "loadf32", "addr", ":", "$", "src3", ")", ")", ")", ")", ",", "<BUGE>", "VR512", ":", "$", "src2", ",", "(", "i8", "timm", ":", "$", "src4", ")", ")", ",", "(", "VPTERNLOGDZrmbi", "VR512", ":", "$", "src1", ",", "VR512", ":", "$", "src2", ",", "addr", ":", "$", "src3", ",", "(", "VPTERNLOG132_imm8", "timm", ":", "$", "src4", ")", ")", ">", ";", "def", ":", "Pat", "(", "X86vpternlog", "VR512", ":", "$", "src1", ",", "VR512", ":", "$", "src2", ",", "<BUGS>", "(", "bc_v8i64", "(", "v8f64", "(", "X86VBroadcast", "(", "loadf64", "addr", ":", "$", "src3", ")", ")", ")", ")", ",", "<BUGE>", "(", "i8", "timm", ":", "$", "src4", ")", ")", ",", "(", "VPTERNLOGQZrmbi", "VR512", ":", "$", "src1", ",", "VR512", ":", "$", "src2", ",", "addr", ":", "$", "src3", ",", "timm", ":", "$", "src4", ")", ">", ";", "<BUGS>", "def", ":", "Pat", "(", "X86vpternlog", "(", "bc_v8i64", "(", "v8f64", "(", "X86VBroadcast", "(", "loadf64", "addr", ":", "$", "src3", ")", ")", ")", ")", ",", "<BUGE>", "VR512", ":", "$", "src2", ",", "VR512", ":", "$", "src1", ",", "(", "i8", "timm", ":", "$", "src4", ")", ")", ",", "(", "VPTERNLOGQZrmbi", "VR512", ":", "$", "src1", ",", "VR512", ":", "$", "src2", ",", "addr", ":", "$", "src3", ",", "(", "VPTERNLOG321_imm8", "timm", ":", "$", "src4", ")", ")", ">", ";", "def", ":", "Pat", "(", "X86vpternlog", "VR512", ":", "$", "src1", ",", "<BUGS>", "(", "bc_v8i64", "(", "v8f64", "(", "X86VBroadcast", "(", "loadf64", "addr", ":", "$", "src3", ")", ")", ")", ")", ",", "<BUGE>", "VR512", ":", "$", "src2", ",", "(", "i8", "timm", ":", "$", "src4", ")", ")", ",", "(", "VPTERNLOGQZrmbi", "VR512", ":", "$", "src1", ",", "VR512", ":", "$", "src2", ",", "addr", ":", "$", "src3", ",", "(", "VPTERNLOG132_imm8", "timm", ":", "$", "src4", ")", ")", ">", ";" ]
GCC	ia64	CPP	program_repair	CPU	621,250	[ "<FIXS>", "machine_mode", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "<FIXE>" ]	[ "ia64_expand_atomic_op", "(", "enum", "rtx_code", "code", ",", "rtx", "mem", ",", "rtx", "val", ",", "rtx", "old_dst", ",", "rtx", "new", "_", "dst", ",", "enum", "memmodel", "model", ")", "{", "<BUGS>", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "<BUGE>", "rtx", "old_reg", ",", "new", "_", "reg", ",", "cmp_reg", ",", "ar_ccv", ",", "label", ";", "enum", "insn_code", "icode", ";" ]
GCC	loongarch	CPP	next_suggestion	CPU	621,251	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m256i", "_", "_", "lasx_xvdiv_w", "(", "_", "_", "m256i", "_", "<NUM_LIT>", ",", "_", "_", "m256i", "_", "<NUM_LIT>", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_lasx_xvdiv_w", "(", "(", "v8i32", ")", "_", "<NUM_LIT>", ",", "(", "v8i32", ")", "_", "<NUM_LIT>", ")", ";" ]
LLVM	Mips	TD	stmt_completion	CPU	621,252	[ "<NUM_LIT>", ";" ]	[ "int", "MicroOpBufferSize", "=", "<NUM_LIT>", ";", "int", "LoadLatency", "=", "<NUM_LIT>", ";", "int", "MispredictPenalty", "=", "<NUM_LIT>", ";", "int", "HighLatency", "=", "<NUM_LIT>", ";", "list", "<", "Predicate", ">", "UnsupportedFeatures", "=", "[", "]", ";", "let", "CompleteModel", "=", "<NUM_LIT>", ";", "let", "PostRAScheduler", "=", "<NUM_LIT>", ";", "let", "FullInstRWOverlapCheck", "=" ]
GCC	arm	CPP	next_suggestion	CPU	621,253	[ "arm_builtin_decls", "[", "C", "(", "U", ")", "]", "\\", "=", "add_builtin_function", "(", "N", "(", "L", ")", ",", "FT2", "(", "R", ",", "A1", ",", "A2", ")", ",", "\\", "C", "(", "U", ")", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";" ]	[ "if", "(", "qualifiers", "&", "qualifier_internal", ")", "continue", ";", "if", "(", "qualifiers", "&", "qualifier_map_mode", ")", "op_mode", "=", "d", "->", "mode", ";", "if", "(", "qualifiers", "&", "qualifier_pointer", "&&", "VECTOR_MODE_P", "(", "op_mode", ")", ")", "op_mode", "=", "GET_MODE_INNER", "(", "op_mode", ")", ";", "eltype", "=", "arm_simd_builtin_type", "(", "op_mode", ",", "(", "qualifiers", "&", "qualifier_unsigned", ")", "!=", "<NUM_LIT>", ",", "(", "qualifiers", "&", "qualifier_poly", ")", "!=", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "eltype", "!=", "NULL", ")", ";", "if", "(", "qualifiers", "&", "qualifier_const", ")", "eltype", "=", "build_qualified_type", "(", "eltype", ",", "TYPE_QUAL_CONST", ")", ";", "if", "(", "qualifiers", "&", "qualifier_pointer", ")", "eltype", "=", "build_pointer_type", "(", "eltype", ")", ";", "if", "(", "arg_num", "==", "<NUM_LIT>", ")", "return_type", "=", "eltype", ";", "else", "args", "=", "tree_cons", "(", "NULL_TREE", ",", "eltype", ",", "args", ")", ";", "}", "ftype", "=", "build_function_type", "(", "return_type", ",", "args", ")", ";", "gcc_assert", "(", "ftype", "!=", "NULL", ")", ";", "if", "(", "print_type_signature_p", ")", "snprintf", "(", "namebuf", ",", "sizeof", "(", "namebuf", ")", ",", "<STR_LIT>", "__builtin_neon_%s_%s", "<STR_LIT>", ",", "d", "->", "name", ",", "type_signature", ")", ";", "else", "snprintf", "(", "namebuf", ",", "sizeof", "(", "namebuf", ")", ",", "<STR_LIT>", "__builtin_neon_%s", "<STR_LIT>", ",", "d", "->", "name", ")", ";", "fndecl", "=", "add_builtin_function", "(", "namebuf", ",", "ftype", ",", "fcode", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "arm_builtin_decls", "[", "fcode", "]", "=", "fndecl", ";", "}", "if", "(", "TARGET_CRYPTO", "&&", "TARGET_HARD_FLOAT", ")", "{", "tree", "V16UQI_type_node", "=", "arm_simd_builtin_type", "(", "V16QImode", ",", "true", ",", "false", ")", ";", "tree", "V4USI_type_node", "=", "arm_simd_builtin_type", "(", "V4SImode", ",", "true", ",", "false", ")", ";", "tree", "v16uqi_ftype_v16uqi", "=", "build_function_type_list", "(", "V16UQI_type_node", ",", "V16UQI_type_node", ",", "NULL_TREE", ")", ";", "tree", "v16uqi_ftype_v16uqi_v16uqi", "=", "build_function_type_list", "(", "V16UQI_type_node", ",", "V16UQI_type_node", ",", "V16UQI_type_node", ",", "NULL_TREE", ")", ";", "tree", "v4usi_ftype_v4usi", "=", "build_function_type_list", "(", "V4USI_type_node", ",", "V4USI_type_node", ",", "NULL_TREE", ")", ";", "tree", "v4usi_ftype_v4usi_v4usi", "=", "build_function_type_list", "(", "V4USI_type_node", ",", "V4USI_type_node", ",", "V4USI_type_node", ",", "NULL_TREE", ")", ";", "tree", "v4usi_ftype_v4usi_v4usi_v4usi", "=", "build_function_type_list", "(", "V4USI_type_node", ",", "V4USI_type_node", ",", "V4USI_type_node", ",", "V4USI_type_node", ",", "NULL_TREE", ")", ";", "tree", "uti_ftype_udi_udi", "=", "build_function_type_list", "(", "unsigned_intTI_type_node", ",", "unsigned_intDI_type_node", ",", "unsigned_intDI_type_node", ",", "NULL_TREE", ")", ";", "ARM_BUILTIN_CRYPTO_", "#", "#", "U", "<STR_LIT>", "__builtin_arm_crypto_", "<STR_LIT>", "#", "L", "R", "#", "#", "_", "ftype_", "#", "#", "A", "R", "#", "#", "_", "ftype_", "#", "#", "A1", "#", "#", "_", "#", "#", "A2", "R", "#", "#", "_", "ftype_", "#", "#", "A1", "#", "#", "_", "#", "#", "A2", "#", "#", "_", "#", "#", "A3", "arm_builtin_decls", "[", "C", "(", "U", ")", "]", "\\", "=", "add_builtin_function", "(", "N", "(", "L", ")", ",", "FT1", "(", "R", ",", "A", ")", ",", "\\", "C", "(", "U", ")", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";" ]
GCC	bpf	MD	stmt_completion	Virtual ISA	621,254	[ "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_asm_attributes", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	621,255	[ "}" ]	[ "if", "(", "End", "->", "getOpcode", "(", ")", "==", "WebAssembly", "::", "END_TRY", ")", "{", "auto", "*", "EHPad", "=", "TryToEHPad", "[", "EndToBegin", "[", "End", "]", "]", ";", "if", "(", "EHPadStack", ".", "back", "(", ")", "==", "EHPad", ")", "break", ";" ]
LLVM	Mips	TD	stmt_completion	CPU	621,256	[ "AVE_S_W_ENC", ",", "AVE_S_W_DESC", ";" ]	[ "def", "AVE_S_W", ":" ]
LLVM	DirectX	CPP	stmt_completion	Virtual ISA	621,257	[ ";" ]	[ "Target", "&", "getTheDirectXTarget", "(", ")", "{", "static", "Target", "TheDirectXTarget" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,258	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	621,259	[ "++", "UI", ")", "{" ]	[ "unsigned", "Idx", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "F", ".", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "SExt", ")", ")", "{", "if", "(", "!", "isa", "<", "PointerType", ">", "(", "Arg", ".", "getType", "(", ")", ")", ")", "{", "for", "(", "auto", "UI", "=", "Arg", ".", "use_begin", "(", ")", ";", "UI", "!=", "Arg", ".", "use_end", "(", ")", ";", ")", "{", "if", "(", "isa", "<", "SExtInst", ">", "(", "", "UI", ")", ")", "{", "Instruction", "", "Use", "=", "cast", "<", "Instruction", ">", "(", "", "UI", ")", ";", "SExtInst", "", "SI", "=", "new", "SExtInst", "(", "&", "Arg", ",", "Use", "->", "getType", "(", ")", ")", ";", "assert", "(", "EVT", "::", "getEVT", "(", "SI", "->", "getType", "(", ")", ")", "==", "(", "EVT", "::", "getEVT", "(", "Use", "->", "getType", "(", ")", ")", ")", ")", ";", "++", "UI", ";", "Use", "->", "replaceAllUsesWith", "(", "SI", ")", ";", "Instruction", "", "First", "=", "&", "F", ".", "getEntryBlock", "(", ")", ".", "front", "(", ")", ";", "SI", "->", "insertBefore", "(", "First", ")", ";", "Use", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{", "++", "UI", ";", "}", "}", "}", "}", "++", "Idx", ";", "}", "for", "(", "auto", "&", "B", ":", "F", ")", "{", "for", "(", "auto", "&", "I", ":", "B", ")", "{", "BinaryOperator", "", "Ashr", "=", "dyn_cast", "<", "BinaryOperator", ">", "(", "&", "I", ")", ";", "if", "(", "!", "(", "Ashr", "&&", "Ashr", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "AShr", ")", ")", "continue", ";", "Value", "", "AshrOp1", "=", "Ashr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantInt", "", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "AshrOp1", ")", ";", "if", "(", "!", "(", "C", "&&", "C", "->", "getSExtValue", "(", ")", "==", "<NUM_LIT>", ")", ")", "continue", ";", "Instruction", "", "Shl", "=", "dyn_cast", "<", "Instruction", ">", "(", "Ashr", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "(", "Shl", "&&", "Shl", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Shl", ")", ")", "continue", ";", "Value", "", "Intr", "=", "Shl", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "", "ShlOp1", "=", "Shl", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "ShlOp1", ")", ";", "if", "(", "!", "(", "C", "&&", "C", "->", "getSExtValue", "(", ")", "==", "<NUM_LIT>", ")", ")", "continue", ";", "if", "(", "IntrinsicInst", "", "I", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "Intr", ")", ")", "{", "if", "(", "!", "intrinsicAlreadySextended", "(", "I", "->", "getIntrinsicID", "(", ")", ")", ")", "continue", ";", "for", "(", "auto", "UI", "=", "Ashr", "->", "user_begin", "(", ")", ",", "UE", "=", "Ashr", "->", "user_end", "(", ")", ";", "UI", "!=", "UE", ";" ]
LLVM	LC2200	CPP	stmt_completion	CPU	621,260	[ "::", "NumTargetFixupKinds", ";" ]	[ "return", "<STR_LIT>", "::", "<STR_LIT>" ]
LLVM	AArch64	CPP	program_repair	CPU	621,261	[ "<FIXS>", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "dl", ",", "VT", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "MSB", ",", "dl", ",", "VT", ")", "}", ";", "<FIXE>" ]	[ "return", "nullptr", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Opd0", ",", "Opd1", ",", "<BUGS>", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "VT", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "MSB", ",", "VT", ")", "}", ";", "<BUGE>", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "VT", ",", "Ops", ")", ";", "}" ]
GCC	aarch64	MD	stmt_completion	CPU	621,262	[ "]", ")" ]	[ "(", "define_mode_iterator", "VDQSF", "[", "V2SF", "V4SF" ]
GCC	pa	MD	next_suggestion	CPU	621,263	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	621,264	[ "}" ]	[ "void", "setWaitcnt", "(", "MachineInstr", "*", "WaitcntIn", ")", "{", "LfWaitcnt", "=", "WaitcntIn", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	621,265	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=" ]
LLVM	Lanai	CPP	stmt_completion	CPU	621,266	[ "Reg", ";" ]	[ "SRetReturnReg", "=" ]
LLVM	ARM	CPP	next_suggestion	CPU	621,267	[ "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "ARM", "::", "GPRRegClassID", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";" ]	[ "static", "bool", "DisassembleThumb2TB", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "assert", "(", "NumOps", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Expect >= 2 operands", "<STR_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "ARM", "::", "GPRRegClassID", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	621,268	[ "return", "TooDifficult", "\|\|", "FBB", "==", "nullptr", ";" ]	[ "if", "(", "std", "::", "find", "(", "MBB", "->", "succ_begin", "(", ")", ",", "MBB", "->", "succ_end", "(", ")", ",", "NextBB", ")", "==", "MBB", "->", "succ_end", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "", "TBB", ",", "", "FBB", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "bool", "TooDifficult", "=", "TII", "->", "analyzeBranch", "(", "*", "MBB", ",", "TBB", ",", "FBB", ",", "Cond", ")", ";" ]
GCC	arm	MD	next_suggestion	CPU	621,269	[ "(", "V2SF", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")" ]	[ "(", "V4BF", "<STR_LIT>", ")", "(", "V8BF", "<STR_LIT>", ")", "(", "V2SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")" ]
GCC	s390	MD	next_suggestion	MPU	621,270	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	s390	MD	next_suggestion	MPU	621,271	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
LLVM	ARM	CPP	next_suggestion	CPU	621,272	[ "}", "else", "if", "(", "ExTab", ")", "{" ]	[ "SwitchToExIdxSection", "(", "", "FnStart", ")", ";", "if", "(", "PersonalityIndex", "<", "ARM", "::", "EHABI", "::", "NUM_PERSONALITY_INDEX", ")", "EmitPersonalityFixup", "(", "GetAEABIUnwindPersonalityName", "(", "PersonalityIndex", ")", ")", ";", "const", "MCSymbolRefExpr", "", "FnStartRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "FnStart", ",", "MCSymbolRefExpr", "::", "VK_ARM_PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "FnStartRef", ",", "<NUM_LIT>", ")", ";", "if", "(", "CantUnwind", ")", "{", "EmitIntValue", "(", "ARM", "::", "EHABI", "::", "EXIDX_CANTUNWIND", ",", "<NUM_LIT>", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	621,273	[ "(", "_", "_", "v2di", ")", "_", "mm_setzero_si128", "(", ")", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]	[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_extracti64x2_256_mask", "(", "(", "_", "_", "v4di", ")", "_", "_", "A", ",", "_", "_", "imm", "," ]
GCC	i386	CPP	stmt_completion	CPU	621,274	[ "(", ")", ",", "(", "_", "_", "mmask32", ")", "-", "<NUM_LIT>", ")", ";" ]	[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_pshufhw512_mask", "(", "(", "_", "_", "v32hi", ")", "_", "_", "A", ",", "_", "_", "imm", ",", "(", "_", "_", "v32hi", ")", "_", "mm512_setzero_si512" ]
GCC	mips	MD	next_suggestion	CPU	621,275	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	i386	CPP	next_suggestion	CPU	621,276	[ "}" ]	[ "mem", "=", "choose_baseaddr", "(", "cfa_offset", ")", ";", "mem", "=", "gen_frame_mem", "(", "word_mode", ",", "mem", ")", ";", "insn", "=", "emit_move_insn", "(", "reg", ",", "mem", ")", ";", "if", "(", "m", "->", "fs", ".", "cfa_reg", "==", "crtl", "->", "drap_reg", "&&", "regno", "==", "REGNO", "(", "crtl", "->", "drap_reg", ")", ")", "{", "add_reg_note", "(", "insn", ",", "REG_CFA_DEF_CFA", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "m", "->", "fs", ".", "drap_valid", "=", "true", ";" ]
GCC	i386	CPP	next_suggestion	CPU	621,277	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m256h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_mul_ph", "(", "_", "_", "m256h", "_", "_", "A", ",", "_", "_", "mmask16", "_", "_", "B", ",", "_", "_", "m256h", "_", "_", "C", ",", "_", "_", "m256h", "_", "_", "D", ")", "{", "return", "_", "_", "builtin_ia32_mulph256_mask", "(", "_", "_", "C", ",", "_", "_", "D", ",", "_", "_", "A", ",", "_", "_", "B", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	621,278	[ "}" ]	[ "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "RVLocs", ",", "Context", ")", ";", "return", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "CCAssignFnForNode", "(", "CallConv", ",", "true", ",", "isVarArg", ")", ")", ";" ]
GCC	mips	MD	next_suggestion	CPU	621,279	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	i386	CPP	next_suggestion	CPU	621,280	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_srlv_epi32", "(", "_", "_", "m256i", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m256i", "_", "_", "X", ",", "_", "_", "m256i", "_", "_", "Y", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_psrlv8si_mask", "(", "(", "_", "_", "v8si", ")", "_", "_", "X", ",", "(", "_", "_", "v8si", ")", "_", "_", "Y", ",", "(", "_", "_", "v8si", ")", "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
LLVM	Mips	TD	next_suggestion	CPU	621,281	[ "InstrItinClass", "Itinerary", "=", "itin", ";" ]	[ "dag", "InOperandList", "=", "(", "ins", "ROWS", ":", "$", "ws", ",", "vsplat_uimm4", ":", "$", "m", ")", ";", "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";", "list", "<", "dag", ">", "Pattern", "=", "[", "(", "set", "ROWD", ":", "$", "wd", ",", "(", "OpNode", "ROWS", ":", "$", "ws", ",", "Imm", ":", "$", "m", ")", ")", "]", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	621,282	[ "ByteAccess", ";" ]	[ "def", "L4_add_memopb_io", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "u32_0Imm", ":", "$", "Ii", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_7186d325", ",", "TypeV4LDST", ">", ",", "Enc_d44e31", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=" ]
GCC	arm	MD	program_repair	CPU	621,283	[ "<FIXS>", "(", "ior", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "ior", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGS>", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "<STR_LIT>", ")" ]
GCC	arm	CPP	next_suggestion	CPU	621,284	[ "}" ]	[ "_", "_", "arm_vmovltq_m", "(", "uint32x4_t", "_", "_", "inactive", ",", "uint16x8_t", "_", "_", "a", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "arm_vmovltq_m_u16", "(", "_", "_", "inactive", ",", "_", "_", "a", ",", "_", "_", "p", ")", ";" ]
GCC	i386	MD	next_suggestion	CPU	621,285	[ "(", "const_string", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operator", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "MODEF", "(", "match_operand", ":", "SWI24", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", ")", "]", "<STR_LIT>", "{", "return", "output_387_binary_op", "(", "insn", ",", "operands", ")", "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	621,286	[ "}" ]	[ "if", "(", "pType", "==", "llvm", "::", "ELF", "::", "R_X86_64_RELATIVE", "\|\|", "pSym", "==", "NULL", ")", "rel_entry", ".", "setSymInfo", "(", "NULL", ")", ";", "else", "rel_entry", ".", "setSymInfo", "(", "pSym", ")", ";", "return", "rel_entry", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	621,287	[ "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1" ]
GCC	mep	MD	program_repair	CPU	621,288	[ "<FIXS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<FIXE>" ]	[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGE>", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")" ]
LLVM	ARM64	TD	next_suggestion	CPU	621,289	[ "bits", "<", "<NUM_LIT>", ">", "Cn", ";" ]	[ "class", "SystemXtI", "<", "bit", "L", ",", "string", "asm", ">", ":", "RtSystemI", "<", "L", ",", "(", "outs", ")", ",", "(", "ins", "imm0_7", ":", "$", "op1", ",", "sys_cr_op", ":", "$", "Cn", ",", "sys_cr_op", ":", "$", "Cm", ",", "imm0_7", ":", "$", "op2", ",", "GPR64", ":", "$", "Rt", ")", ",", "asm", ",", "<STR_LIT>", ">", "{", "bits", "<", "<NUM_LIT>", ">", "op1", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	621,290	[ ";" ]	[ "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true" ]
LLVM	PowerPC	CPP	code_generation	CPU	621,291	[ "bool", "PPCDarwinAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "bool", "isPPC64", "=", "getDataLayout", "(", ")", ".", "getPointerSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "MachineModuleInfoMachO", "&", "MMIMacho", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoMachO", "::", "SymbolListTy", "Stubs", "=", "MMIMacho", ".", "GetFnStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "EmitFunctionStubs", "(", "Stubs", ")", ";", "if", "(", "MAI", "->", "doesSupportExceptionHandling", "(", ")", "&&", "MMI", ")", "{", "for", "(", "const", "Function", "", "Personality", ":", "MMI", "->", "getPersonalities", "(", ")", ")", "{", "if", "(", "Personality", ")", "{", "MCSymbol", "", "NLPSym", "=", "getSymbolWithGlobalValueBase", "(", "Personality", ",", "<STR_LIT>", "$non_lazy_ptr", "<STR_LIT>", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "MMIMacho", ".", "getGVStubEntry", "(", "NLPSym", ")", ";", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "getSymbol", "(", "Personality", ")", ",", "true", ")", ";", "}", "}", "}", "Stubs", "=", "MMIMacho", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "isPPC64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", "->", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "MCSym", "=", "Stubs", "[", "i", "]", ".", "second", ";", "OutStreamer", "->", "EmitSymbolAttribute", "(", "MCSym", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";", "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", "->", "EmitIntValue", "(", "<NUM_LIT>", ",", "isPPC64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "else", "OutStreamer", "->", "EmitValue", "(", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "isPPC64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "(", ")", ")", ";", "EmitAlignment", "(", "isPPC64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", "->", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "OutStreamer", "->", "EmitValue", "(", "MCSymbolRefExpr", "::", "create", "(", "Stubs", "[", "i", "]", ".", "second", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "isPPC64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "return", "AsmPrinter", "::", "doFinalization", "(", "M", ")", ";", "}" ]	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]
GCC	arm	MD	stmt_completion	CPU	621,292	[ "<STR_LIT>", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM	MSP430	CPP	stmt_completion	MPU	621,293	[ ";" ]	[ "const", "TargetInstrInfo", "&", "TII", "=", "", "MF", "->", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "return", "TII", ".", "getInlineAsmLength", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ",", "", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ")", ";", "}", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Unknown instruction size!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>" ]
GCC	i386	MD	program_repair	CPU	621,294	[ "<FIXS>", "<FIXE>", "<FIXS>", "(", "define_mode_macro", "MMXMODEI", "[", "V8QI", "V4HI", "V2SI", "]", ")", "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "MMXMODEI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "MMXMODEI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<FIXE>", "<FIXS>", "ix86_expand_vector_move", "(", "MODE", ">", "mode", ",", "operands", ")", "<FIXE>" ]	[ "RET", "}", ")", "<BUGS>", "<BUGE>", "<BUGS>", "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGE>", "{", "<BUGS>", "ix86_expand_vector_move", "(", "V4SFmode", ",", "operands", ")", "DONE", "}", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "vec_merge", ":", "V4SF", "(", "vec_duplicate", ":", "V4SF", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "{", "operands", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "SFmode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "V4SFmode", ",", "<NUM_LIT>", ")", "operands", "[", "<NUM_LIT>", "]", "=", "CONST0_RTX", "(", "V4SFmode", ")", "}", ")", "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "ix86_expand_vector_move", "(", "V2DFmode", ",", "operands", ")", "DONE", "}", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "switch", "(", "which_alternative", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "get_attr_mode", "(", "insn", ")", "=", "=", "MODE_V4SF", ")", "return", "<STR_LIT>", "elsereturn", "<STR_LIT>", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "if", "(", "get_attr_mode", "(", "insn", ")", "=", "=", "MODE_V4SF", ")", "return", "<STR_LIT>", "elsereturn", "<STR_LIT>", "default", ":", "abort", "(", ")", "}", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "eq", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_string", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", "(", "ne", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", "(", "ior", "(", "ne", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "ne", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", "]", "(", "const_string", "<STR_LIT>", ")", ")", ")", "]", ")", "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "vec_merge", ":", "V2DF", "(", "vec_duplicate", ":", "V2DF", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "{", "operands", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "DFmode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "V2DFmode", ",", "<NUM_LIT>", ")", "operands", "[", "<NUM_LIT>", "]", "=", "CONST0_RTX", "(", "V2DFmode", ")", "}", ")", "(", "define_mode_macro", "SSEMODEI", "[", "V16QI", "V8HI", "V4SI", "V2DI", "]", ")", "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SSEMODEI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SSEMODEI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "ix86_expand_vector_move", "(", "MODE", ">", "mode", ",", "operands", ")", "DONE", "}", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SSEMODEI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SSEMODEI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "switch", "(", "which_alternative", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "get_attr_mode", "(", "insn", ")", "=", "=", "MODE_V4SF", ")", "return", "<STR_LIT>", "elsereturn", "<STR_LIT>", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "if", "(", "get_attr_mode", "(", "insn", ")", "=", "=", "MODE_V4SF", ")", "return", "<STR_LIT>", "elsereturn", "<STR_LIT>", "default", ":", "abort", "(", ")", "}", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "eq", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_string", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", "(", "ne", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", "(", "ior", "(", "ne", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "ne", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", "]", "(", "const_string", "<STR_LIT>", ")", ")", ")", "]", ")", "(", "define_mode_macro", "MMXMODEI", "[", "V8QI", "V4HI", "V2SI", "]", ")", "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "MMXMODEI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "MMXMODEI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "ix86_expand_vector_move", "(", "MODE", ">", "mode", ",", "operands", ")", "<BUGE>", "DONE", "}", ")" ]
LLVM	ARM	CPP	next_suggestion	CPU	621,295	[ "return", "Found", ";" ]	[ "bool", "Found", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "ARM", "::", "CPSR", ")", "{", "Pred", ".", "push_back", "(", "MO", ")", ";", "Found", "=", "true", ";", "}", "}" ]
LLVM	AArch64	TD	program_repair	CPU	621,296	[ "<FIXS>", "(", "ins", "GPR32", ":", "$", "src", ",", "GPR32", ":", "$", "Rn", ",", "bfi32_lsb", ":", "$", "ImmR", ",", "bfi32_width", ":", "$", "ImmS", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "NoItinerary", ">", "{", "<FIXE>", "<FIXS>", "(", "ins", "GPR64", ":", "$", "src", ",", "GPR64", ":", "$", "Rn", ",", "bfi64_lsb", ":", "$", "ImmR", ",", "bfi64_width", ":", "$", "ImmS", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "NoItinerary", ">", "{", "<FIXE>" ]	[ "def", "BFIwwii", ":", "A64I_bitfield", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "GPR32", ":", "$", "Rd", ")", ",", "<BUGS>", "(", "ins", "GPR32", ":", "$", "src", ",", "GPR32", ":", "$", "Rn", ",", "bfi32_lsb", ":", "$", "ImmR", ",", "bfi32_width", ":", "$", "ImmS", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "NoItinerary", ">", "{", "<BUGE>", "let", "isAsmParserOnly", "=", "<NUM_LIT>", ";", "let", "Constraints", "=", "<STR_LIT>", ";", "}", "def", "BFIxxii", ":", "A64I_bitfield", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "GPR64", ":", "$", "Rd", ")", ",", "<BUGS>", "(", "ins", "GPR64", ":", "$", "src", ",", "GPR64", ":", "$", "Rn", ",", "bfi64_lsb", ":", "$", "ImmR", ",", "bfi64_width", ":", "$", "ImmS", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "NoItinerary", ">", "{", "<BUGE>", "let", "isAsmParserOnly", "=", "<NUM_LIT>", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]
GCC	aarch64	CPP	next_suggestion	CPU	621,297	[ "}" ]	[ "if", "(", "COMPARISON_CLASS_P", "(", "cond", ")", ")", "return", "TREE_TYPE", "(", "TREE_OPERAND", "(", "cond", ",", "<NUM_LIT>", ")", ")", ";", "}", "return", "NULL_TREE", ";" ]
GCC	arm	CPP	stmt_completion	CPU	621,298	[ "a", "<", "_", "_", "b", ")", ";" ]	[ "vclt_s16", "(", "int16x4_t", "_", "_", "a", ",", "int16x4_t", "_", "_", "b", ")", "{", "return", "(", "uint16x4_t", ")", "(", "_", "_" ]
LLVM	AMDGPU	TD	stmt_completion	GPU	621,299	[ "<STR_LIT>", ">", "{" ]	[ "def", "S_SET_GPR_IDX_MODE", ":", "SOPP_Pseudo", "<", "<STR_LIT>", ",", "(", "ins", "GPRIdxMode", ":", "$", "simm16", ")", "," ]

LLVM

CSKY

CPP

stmt_completion

CPU

621,200

[ "Size", ";" ]

[ "VarArgsSaveSize", "=" ]

GCC

rs6000

MD

next_suggestion

CPU

621,201

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "compare", ":", "CC", "(", "lshiftrt", ":", "GPR", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "GPR", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "lshiftrt", ":", "GPR", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "compare", ":", "CC", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

i386

CPP

next_suggestion

CPU

621,202

[ "return", "va_granularity", ";" ]

[ "GetSystemInfo", "(", "&", "si", ")", ";", "va_granularity", "=", "(", "size_t", ")", "si", ".", "dwAllocationGranularity", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

621,203

[ "}" ]

[ "static", "bool", "isVEXTRACTIndex", "(", "SDNode", "*", "N", ",", "unsigned", "vecWidth", ")", "{", "assert", "(", "(", "vecWidth", "==", "<NUM_LIT>", "||", "vecWidth", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Unexpected vector width", "<STR_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "return", "false", ";", "uint64_t", "Index", "=", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "MVT", "VT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "ElSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "return", "(", "Index", "*", "ElSize", ")", "%", "vecWidth", "==", "<NUM_LIT>", ";" ]

LLVM

ARM64

TD

next_suggestion

CPU

621,204

[ "multiclass", "CondSelectOp", "<", "bit", "op", ",", "bits", "<", "<NUM_LIT>", ">", "op2", ",", "string", "asm", ",", "PatFrag", "frag", ">", "{", "def", "Wr", ":", "BaseCondSelectOp", "<", "op", ",", "op2", ",", "GPR32", ",", "asm", ",", "frag", ">", "{" ]

[ "def", "inv_cond_XFORM", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "ARM64CC", ":", ":", "CondCode", "CC", "=", "static_cast", "<", "ARM64CC", ":", ":", "CondCode", ">", "(", "N", "-", ">", "getZExtValue", "(", ")", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "ARM64CC", ":", ":", "getInvertedCondCode", "(", "CC", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,205

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isBarrier", "=", "<NUM_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

Alpha

CPP

stmt_completion

MPU

621,206

[ "(", ")", "const", "{" ]

[ "virtual", "const", "AlphaInstrInfo", "*", "getInstrInfo" ]

GCC

i386

MD

program_repair

CPU

621,207

[ "<FIXS>", "(", "subreg", ":", "V2DI", "(", "match_dup", "<NUM_LIT>", ")", "<NUM_LIT>", ")", "<FIXE>" ]

[ "(", "match_operator", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "match_dup", "<NUM_LIT>", ")", "<BUGE>", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,208

[ "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]

[ "def", "A2_vsubuhs", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

621,209

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=" ]

GCC

tilegx

MD

stmt_completion

VLIW

621,210

[ "]", ",", "operands", "[", "<NUM_LIT>", "]", "," ]

[ "emit_insn", "(", "gen_vec_interleave_highv2si_be", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "else", "emit_insn", "(", "gen_vec_interleave_highv2si_le", "(", "operands", "[", "<NUM_LIT>" ]

LLVM

AArch64

CPP

stmt_completion

CPU

621,211

[ "<STR_LIT>", ":" ]

[ "if", "(", "IsValidLdStrOpc", ")", "*", "IsValidLdStrOpc", "=", "true", ";", "switch", "(", "Opc", ")", "{", "default", ":", "if", "(", "IsValidLdStrOpc", ")", "*", "IsValidLdStrOpc", "=", "false", ";", "return", "UINT_MAX", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "Opc", ";", "case", "<STR_LIT>", "::" ]

LLVM

ARM64

TD

stmt_completion

CPU

621,212

[ "<NUM_LIT>", "}", "=", "Rn", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "scale", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isUnsigned", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]

LLVM

Mips

CPP

stmt_completion

CPU

621,213

[ ")", ")", ")", ")", ";" ]

[ "bool", "MipsTargetObjectFile", "::", "IsConstantInSmallSection", "(", "const", "DataLayout", "&", "DL", ",", "const", "Constant", "*", "CN", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "return", "(", "static_cast", "<", "const", "MipsTargetMachine", "&", ">", "(", "TM", ")", ".", "getSubtargetImpl", "(", ")", "->", "useSmallSection", "(", ")", "&&", "LocalSData", "&&", "IsInSmallSection", "(", "DL", ".", "getTypeAllocSize", "(", "CN", "->", "getType", "(" ]

LLVM

ARM64

TD

stmt_completion

CPU

621,214

[ ">", "shift", ";" ]

[ "class", "BaseMoveImmediate", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "regtype", ",", "Operand", "shifter", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "movimm32_imm", ":", "$", "imm", ",", "shifter", ":", "$", "shift", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteImm", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "imm", ";", "bits", "<", "<NUM_LIT>" ]

GCC

loongarch

MD

stmt_completion

CPU

621,215

[ ")" ]

[ "(", "V8SI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V32QI", "<STR_LIT>", ")", "]" ]

LLVM

SPIRV

CPP

stmt_completion

Virtual ISA

621,216

[ ";" ]

[ "MCSection", "*", "SelectSectionForGlobal", "(", "const", "GlobalObject", "*", "GO", ",", "SectionKind", "Kind", ",", "const", "TargetMachine", "&", "TM", ")", "const", "override", "{", "return", "TextSection" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,217

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

arm

CPP

next_suggestion

CPU

621,218

[ "}" ]

[ "_", "_", "arm_vldrwq_gather_base_s32", "(", "uint32x4_t", "_", "_", "addr", ",", "const", "int", "_", "_", "offset", ")", "{", "return", "_", "_", "builtin_mve_vldrwq_gather_base_sv4si", "(", "_", "_", "addr", ",", "_", "_", "offset", ")", ";" ]

GCC

i386

CPP

code_generation

CPU

621,219

[ "static", "void", "ix86_avx256_split_vector_move_misalign", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "rtx", "m", ";", "rtx", "(", "*", "extract", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "machine_mode", "mode", ";", "if", "(", "(", "MEM_P", "(", "op1", ")", "&&", "!", "TARGET_AVX256_SPLIT_UNALIGNED_LOAD", ")", "||", "(", "MEM_P", "(", "op0", ")", "&&", "!", "TARGET_AVX256_SPLIT_UNALIGNED_STORE", ")", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "op1", ")", ")", ";", "return", ";", "}", "rtx", "or", "ig_op0", "=", "NULL_RTX", ";", "mode", "=", "GET_MODE", "(", "op0", ")", ";", "switch", "(", "GET_MODE_CLASS", "(", "mode", ")", ")", "{", "case", "MODE_VECTOR_INT", ":", "case", "MODE_INT", ":", "if", "(", "mode", "!=", "V32QImode", ")", "{", "if", "(", "!", "MEM_P", "(", "op0", ")", ")", "{", "or", "ig_op0", "=", "op0", ";", "op0", "=", "gen_reg_rtx", "(", "V32QImode", ")", ";", "}", "else", "op0", "=", "gen_lowpart", "(", "V32QImode", ",", "op0", ")", ";", "op1", "=", "gen_lowpart", "(", "V32QImode", ",", "op1", ")", ";", "mode", "=", "V32QImode", ";", "}", "break", ";", "case", "MODE_VECTOR_FLOAT", ":", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "switch", "(", "mode", ")", "{", "default", ":", "gcc_unreachable", "(", ")", ";", "case", "E_V32QImode", ":", "extract", "=", "gen_avx_vextractf128v32qi", ";", "mode", "=", "V16QImode", ";", "break", ";", "case", "E_V16HFmode", ":", "extract", "=", "gen_avx_vextractf128v16hf", ";", "mode", "=", "V8HFmode", ";", "break", ";", "case", "E_V8SFmode", ":", "extract", "=", "gen_avx_vextractf128v8sf", ";", "mode", "=", "V4SFmode", ";", "break", ";", "case", "E_V4DFmode", ":", "extract", "=", "gen_avx_vextractf128v4df", ";", "mode", "=", "V2DFmode", ";", "break", ";", "}", "if", "(", "MEM_P", "(", "op1", ")", ")", "{", "rtx", "r", "=", "gen_reg_rtx", "(", "mode", ")", ";", "m", "=", "adjust_address", "(", "op1", ",", "mode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "r", ",", "m", ")", ";", "m", "=", "adjust_address", "(", "op1", ",", "mode", ",", "<NUM_LIT>", ")", ";", "r", "=", "gen_rtx_VEC_CONCAT", "(", "GET_MODE", "(", "op0", ")", ",", "r", ",", "m", ")", ";", "emit_move_insn", "(", "op0", ",", "r", ")", ";", "}", "else", "if", "(", "MEM_P", "(", "op0", ")", ")", "{", "m", "=", "adjust_address", "(", "op0", ",", "mode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "extract", "(", "m", ",", "op1", ",", "const0_rtx", ")", ")", ";", "m", "=", "adjust_address", "(", "op0", ",", "mode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "extract", "(", "m", ",", "copy_rtx", "(", "op1", ")", ",", "const1_rtx", ")", ")", ";", "}", "else", "gcc_unreachable", "(", ")", ";", "if", "(", "or", "ig_op0", ")", "emit_move_insn", "(", "or", "ig_op0", ",", "gen_lowpart", "(", "GET_MODE", "(", "or", "ig_op0", ")", ",", "op0", ")", ")", ";", "}" ]

[ "Split", "32-byte", "AVX", "unaligned", "load", "and", "store", "if", "needed", "." ]

LLVM

R600

TD

stmt_completion

GPU

621,220

[ ">", ";" ]

[ "def", "FLT_TO_UINT_r600", ":", "FLT_TO_UINT_Common", "<", "<NUM_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,221

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

[ "def", "A4_paslhf", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_fb6577", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";" ]

GCC

aarch64

MD

stmt_completion

CPU

621,222

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,223

[ "bits", "<", "<NUM_LIT>", ">", "Rs16", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

i386

CPP

program_repair

CPU

621,224

[ "<FIXS>", "case", "E_V8HImode", ":", "case", "E_V16QImode", ":", "<FIXE>", "<FIXS>", "case", "E_V4HImode", ":", "case", "E_V8QImode", ":", "<FIXE>" ]

[ "emit_move_insn", "(", "target", ",", "new", "_", "target", ")", ";", "return", "true", ";", "<BUGS>", "case", "V8HImode", ":", "case", "V16QImode", ":", "<BUGE>", "vsimode", "=", "V4SImode", ";", "goto", "widen", ";", "<BUGS>", "case", "V4HImode", ":", "case", "V8QImode", ":", "<BUGE>", "if", "(", "!", "mmx_ok", ")", "return", "false", ";", "vsimode", "=", "V2SImode", ";" ]

GCC

i386

CPP

program_repair

CPU

621,225

[ "<FIXS>", "if", "(", "TARGET_USE_LEAVE", "||", "optimize_size", ")", "emit_insn", "(", "gen_leave", "(", ")", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "!", "SAVED_REGS_FIRST", ")", "emit_insn", "(", "gen_epilogue_deallocate_stack", "(", "stack_pointer_rtx", ",", "hard_frame_pointer_rtx", ")", ")", ";", "emit_insn", "(", "gen_popsi1", "(", "hard_frame_pointer_rtx", ")", ")", ";", "<FIXE>", "<FIXS>", "else", "if", "(", "!", "SAVED_REGS_FIRST", "&&", "tsize", ")", "<FIXE>" ]

[ "if", "(", "frame_pointer_needed", ")", "{", "<BUGS>", "if", "(", "TARGET_USE_LEAVE", ")", "emit_insn", "(", "gen_leave", "(", ")", ")", ";", "<BUGE>", "else", "{", "<BUGS>", "emit_insn", "(", "gen_epilogue_deallocate_stack", "(", "stack_pointer_rtx", ",", "frame_pointer_rtx", ")", ")", ";", "emit_insn", "(", "gen_popsi1", "(", "frame_pointer_rtx", ")", ")", ";", "<BUGE>", "}", "}", "<BUGS>", "else", "if", "(", "tsize", ")", "<BUGE>", "ix86_emit_epilogue_esp_adjustment", "(", "tsize", ")", ";", "#", "ifdef", "FUNCTION_BLOCK_PROFILER_EXIT" ]

GCC

arm

MD

stmt_completion

CPU

621,226

[ ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

a29k

MD

next_suggestion

MPU

621,227

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]

GCC

i386

CPP

next_suggestion

CPU

621,228

[ "}" ]

[ "if", "(", "fmt", "[", "i", "]", "==", "'", "E", "'", ")", "{", "int", "j", ";", "for", "(", "j", "=", "XVECLEN", "(", "op", ",", "i", ")", "-", "<NUM_LIT>", ";", "j", ">=", "<NUM_LIT>", ";", "j", "--", ")", "if", "(", "symbolic_reference_mentioned_p", "(", "XVECEXP", "(", "op", ",", "i", ",", "j", ")", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "fmt", "[", "i", "]", "==", "'", "e", "'", "&&", "symbolic_reference_mentioned_p", "(", "XEXP", "(", "op", ",", "i", ")", ")", ")", "return", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,229

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,230

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isSolo", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "GOSP", "]", ";", "let", "Defs", "=", "[", "GOSP", ",", "PC", "]", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";" ]

LLVM

X86

TD

program_repair

CPU

621,231

[ "<FIXS>", "EVEX_4V", ",", "VEX_LIG", ",", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VT1", ">", ";", "<FIXE>", "<FIXS>", "EVEX_4V", ",", "VEX_LIG", ",", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VT1", ">", ",", "VEX_W", ";", "<FIXE>" ]

[ "defm", "SSZ", ":", "avx512_fp_scalef_scalar", "opcScaler", ",", "OpcodeStr", ",", "X86scalefs", ",", "sched", ".", "Scl", ",", "f32x_info", ">", ",", "avx512_fp_scalar_round", "opcScaler", ",", "OpcodeStr", "#", "#", "<STR_LIT>", ",", "f32x_info", ",", "X86scalefsRnd", ",", "sched", ".", "Scl", ">", ",", "<BUGS>", "EVEX_4V", ",", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VT1", ">", ";", "<BUGE>", "defm", "SDZ", ":", "avx512_fp_scalef_scalar", "opcScaler", ",", "OpcodeStr", ",", "X86scalefs", ",", "sched", ".", "Scl", ",", "f64x_info", ">", ",", "avx512_fp_scalar_round", "opcScaler", ",", "OpcodeStr", "#", "#", "<STR_LIT>", ",", "f64x_info", ",", "X86scalefsRnd", ",", "sched", ".", "Scl", ">", ",", "<BUGS>", "EVEX_4V", ",", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VT1", ">", ",", "VEX_W", ";", "<BUGE>", "let", "Predicates", "=", "[", "HasVLX", "]", "in", "{" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

621,232

[ "return", "CurDAG", "->", "MorphNodeTo", "(", "N", ",", "N", "->", "getOpcode", "(", ")", ",", "N", "->", "getVTList", "(", ")", ",", "Ops", ")", ";" ]

[ "SDValue", "Glue", "=", "M0", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "Ops", ".", "push_back", "(", "Glue", ")", ";" ]

GCC

i386

CPP

next_suggestion

CPU

621,233

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_cvtps_ph", "(", "_", "_", "m256", "_", "_", "A", ",", "const", "int", "_", "_", "I", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_vcvtps2ph256", "(", "(", "_", "_", "v8sf", ")", "_", "_", "A", ",", "_", "_", "I", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,234

[ "}" ]

[ "def", "A2_vavgwr", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_e4a7f9f0", ",", "TypeALU64", ">", ",", "Enc_a56825", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

GCC

rs6000

MD

program_repair

CPU

621,235

[ "<FIXS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "<BUGS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<STR_LIT>", ")" ]

LLVM

AArch64

TD

next_suggestion

CPU

621,236

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "{", "Index", "{", "<NUM_LIT>", "}", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Re", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

621,237

[ "<NUM_LIT>", ";" ]

[ "def", "A2_subh_h16_ll", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_679309b8", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=" ]

LLVM

AArch64

CPP

next_suggestion

CPU

621,238

[ "}" ]

[ "for", "(", "auto", "&", "I", ":", "AllChains", ")", "EC", ".", "insert", "(", "I", ".", "get", "(", ")", ")", ";", "for", "(", "auto", "&", "I", ":", "AllChains", ")", "for", "(", "auto", "&", "J", ":", "AllChains", ")", "if", "(", "I", "!=", "J", "&&", "I", "->", "rangeOverlapsWith", "(", "*", "J", ")", ")", "EC", ".", "unionSets", "(", "I", ".", "get", "(", ")", ",", "J", ".", "get", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Created ", "<STR_LIT>", "<<", "EC", ".", "getNumClasses", "(", ")", "<<", "<STR_LIT>", " disjoint sets.\\n", "<STR_LIT>", ")", ";", "std", "::", "vector", "<", "std", "::", "vector", "<", "Chain", "*", ">", ">", "V", ";", "for", "(", "auto", "I", "=", "EC", ".", "begin", "(", ")", ",", "E", "=", "EC", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "std", "::", "vector", "<", "Chain", "*", ">", "Cs", "(", "EC", ".", "member_begin", "(", "I", ")", ",", "EC", ".", "member_end", "(", ")", ")", ";", "if", "(", "Cs", ".", "empty", "(", ")", ")", "continue", ";", "V", ".", "push_back", "(", "std", "::", "move", "(", "Cs", ")", ")", ";", "}", "std", "::", "sort", "(", "V", ".", "begin", "(", ")", ",", "V", ".", "end", "(", ")", ",", "[", "]", "(", "const", "std", "::", "vector", "<", "Chain", "*", ">", "&", "A", ",", "const", "std", "::", "vector", "<", "Chain", "*", ">", "&", "B", ")", "{", "return", "A", ".", "front", "(", ")", "->", "startsBefore", "(", "B", ".", "front", "(", ")", ")", ";", "}", ")", ";", "int", "Parity", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "I", ":", "V", ")", "Changed", "|=", "colorChainSet", "(", "std", "::", "move", "(", "I", ")", ",", "MBB", ",", "Parity", ")", ";", "return", "Changed", ";" ]

GCC

arm

CPP

program_repair

CPU

621,239

[ "<FIXS>", "break", ";", "<FIXE>" ]

[ "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "<BUGS>", "break", ";", "<BUGE>", "default", ":", "gcc_unreachable", "(", ")", ";" ]

LLVM

R600

TD

stmt_completion

GPU

621,240

[ "VReg_32", ">", ";" ]

[ "def", "DS_READ_B32", ":", "DS_Load_Helper", "<", "<NUM_LIT>", ",", "<STR_LIT>", "," ]

GCC

i386

MD

stmt_completion

CPU

621,241

[ ")", "]" ]

[ "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

621,242

[ "=", "<NUM_LIT>", ";" ]

[ "def", "J4_tstbit0_fp1_jump_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_2332b92e", ",", "TypeCJ", ">", ",", "Enc_ad1c74", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,243

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vu32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vu32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vv32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vv32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

621,244

[ "assert", "(", "Constrained", "&&", "<STR_LIT>", "Failed to constrain readfirstlane src reg", "<STR_LIT>", ")", ";" ]

[ "B", ".", "buildInstr", "(", "AMDGPU", "::", "V_READFIRSTLANE_B32", ")", ".", "addDef", "(", "SGPR", ")", ".", "addReg", "(", "Reg", ")", ";", "const", "TargetRegisterClass", "*", "Constrained", "=", "constrainGenericRegister", "(", "Reg", ",", "AMDGPU", "::", "VGPR_32RegClass", ",", "MRI", ")", ";", "(", "void", ")", "Constrained", ";" ]

LLVM

PowerPC

TD

stmt_completion

CPU

621,245

[ ")", ")", ",", "sub_64", ")", ")", ")", ">", ";" ]

[ "foreach", "Idx", "=", "[", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ",", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ",", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ",", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ",", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ",", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ",", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ",", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ",", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ",", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ",", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ",", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ",", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ",", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ",", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ",", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", "]", "in", "{", "def", ":", "Pat", "<", "(", "f128", "(", "sint_to_fp", "(", "i32", "(", "sext_inreg", "(", "vector_extract", "v16i8", ":", "$", "src", ",", "!", "head", "(", "Idx", ")", ")", ",", "i8", ")", ")", ")", ")", ",", "(", "f128", "(", "XSCVSDQP", "(", "EXTRACT_SUBREG", "(", "VEXTSB2D", "(", "VEXTRACTUB", "!", "head", "(", "!", "tail", "(", "Idx", ")", ")", ",", "$", "src" ]

GCC

mips

MD

stmt_completion

CPU

621,246

[ "<STR_LIT>", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

LLVM

ARM

CPP

code_generation

CPU

621,247

[ "InstructionCost", "ARMTTIImpl", "::", "getIntImmCodeSizeCost", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "if", "(", "Imm", ".", "isNonNegative", "(", ")", "&&", "Imm", ".", "getLimitedValue", "(", ")", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}" ]

[ "Return", "the", "expected", "cost", "for", "the", "given", "integer", "when", "optimising", "for", "size", "." ]

LLVM

ARM

CPP

program_repair

CPU

621,248

[ "<FIXS>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "masked gathers: loading from vector of pointers with ", "<STR_LIT>", "<<", "<STR_LIT>", "writeback\\n", "<STR_LIT>", ")", ";", "<FIXE>" ]

[ "IntrinsicInst", "*", "I", ",", "Value", "*", "Ptr", ",", "IRBuilder", ">", "&", "Builder", ",", "int64_t", "Increment", ")", "{", "using", "namespace", "PatternMatch", ";", "auto", "*", "Ty", "=", "cast", "FixedVectorType", ">", "(", "I", "->", "getType", "(", ")", ")", ";", "<BUGS>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "masked gathers: loading from vector of pointers with writeback\\n", "<STR_LIT>", ")", ";", "<BUGE>", "if", "(", "Ty", "->", "getNumElements", "(", ")", "!=", "<NUM_LIT>", "||", "Ty", "->", "getScalarSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "nullptr", ";" ]

LLVM

X86

TD

program_repair

CPU

621,249

[ "<FIXS>", "(", "bc_v16i32", "(", "v16f32", "(", "X86VBroadcastld32", "addr", ":", "$", "src3", ")", ")", ")", ",", "<FIXE>", "<FIXS>", "def", ":", "Pat", "(", "X86vpternlog", "(", "bc_v16i32", "(", "v16f32", "(", "X86VBroadcastld32", "addr", ":", "$", "src3", ")", ")", ")", ",", "<FIXE>", "<FIXS>", "(", "bc_v16i32", "(", "v16f32", "(", "X86VBroadcastld32", "addr", ":", "$", "src3", ")", ")", ")", ",", "<FIXE>", "<FIXS>", "(", "bc_v8i64", "(", "v8f64", "(", "X86VBroadcastld64", "addr", ":", "$", "src3", ")", ")", ")", ",", "<FIXE>", "<FIXS>", "def", ":", "Pat", "(", "X86vpternlog", "(", "bc_v8i64", "(", "v8f64", "(", "X86VBroadcastld64", "addr", ":", "$", "src3", ")", ")", ")", ",", "<FIXE>", "<FIXS>", "(", "bc_v8i64", "(", "v8f64", "(", "X86VBroadcastld64", "addr", ":", "$", "src3", ")", ")", ")", ",", "<FIXE>" ]

[ "let", "Predicates", "=", "[", "HasAVX512", "]", "in", "{", "def", ":", "Pat", "(", "X86vpternlog", "VR512", ":", "$", "src1", ",", "VR512", ":", "$", "src2", ",", "<BUGS>", "(", "bc_v16i32", "(", "v16f32", "(", "X86VBroadcast", "(", "loadf32", "addr", ":", "$", "src3", ")", ")", ")", ")", ",", "<BUGE>", "(", "i8", "timm", ":", "$", "src4", ")", ")", ",", "(", "VPTERNLOGDZrmbi", "VR512", ":", "$", "src1", ",", "VR512", ":", "$", "src2", ",", "addr", ":", "$", "src3", ",", "timm", ":", "$", "src4", ")", ">", ";", "<BUGS>", "def", ":", "Pat", "(", "X86vpternlog", "(", "bc_v16i32", "(", "v16f32", "(", "X86VBroadcast", "(", "loadf32", "addr", ":", "$", "src3", ")", ")", ")", ")", ",", "<BUGE>", "VR512", ":", "$", "src2", ",", "VR512", ":", "$", "src1", ",", "(", "i8", "timm", ":", "$", "src4", ")", ")", ",", "(", "VPTERNLOGDZrmbi", "VR512", ":", "$", "src1", ",", "VR512", ":", "$", "src2", ",", "addr", ":", "$", "src3", ",", "(", "VPTERNLOG321_imm8", "timm", ":", "$", "src4", ")", ")", ">", ";", "def", ":", "Pat", "(", "X86vpternlog", "VR512", ":", "$", "src1", ",", "<BUGS>", "(", "bc_v16i32", "(", "v16f32", "(", "X86VBroadcast", "(", "loadf32", "addr", ":", "$", "src3", ")", ")", ")", ")", ",", "<BUGE>", "VR512", ":", "$", "src2", ",", "(", "i8", "timm", ":", "$", "src4", ")", ")", ",", "(", "VPTERNLOGDZrmbi", "VR512", ":", "$", "src1", ",", "VR512", ":", "$", "src2", ",", "addr", ":", "$", "src3", ",", "(", "VPTERNLOG132_imm8", "timm", ":", "$", "src4", ")", ")", ">", ";", "def", ":", "Pat", "(", "X86vpternlog", "VR512", ":", "$", "src1", ",", "VR512", ":", "$", "src2", ",", "<BUGS>", "(", "bc_v8i64", "(", "v8f64", "(", "X86VBroadcast", "(", "loadf64", "addr", ":", "$", "src3", ")", ")", ")", ")", ",", "<BUGE>", "(", "i8", "timm", ":", "$", "src4", ")", ")", ",", "(", "VPTERNLOGQZrmbi", "VR512", ":", "$", "src1", ",", "VR512", ":", "$", "src2", ",", "addr", ":", "$", "src3", ",", "timm", ":", "$", "src4", ")", ">", ";", "<BUGS>", "def", ":", "Pat", "(", "X86vpternlog", "(", "bc_v8i64", "(", "v8f64", "(", "X86VBroadcast", "(", "loadf64", "addr", ":", "$", "src3", ")", ")", ")", ")", ",", "<BUGE>", "VR512", ":", "$", "src2", ",", "VR512", ":", "$", "src1", ",", "(", "i8", "timm", ":", "$", "src4", ")", ")", ",", "(", "VPTERNLOGQZrmbi", "VR512", ":", "$", "src1", ",", "VR512", ":", "$", "src2", ",", "addr", ":", "$", "src3", ",", "(", "VPTERNLOG321_imm8", "timm", ":", "$", "src4", ")", ")", ">", ";", "def", ":", "Pat", "(", "X86vpternlog", "VR512", ":", "$", "src1", ",", "<BUGS>", "(", "bc_v8i64", "(", "v8f64", "(", "X86VBroadcast", "(", "loadf64", "addr", ":", "$", "src3", ")", ")", ")", ")", ",", "<BUGE>", "VR512", ":", "$", "src2", ",", "(", "i8", "timm", ":", "$", "src4", ")", ")", ",", "(", "VPTERNLOGQZrmbi", "VR512", ":", "$", "src1", ",", "VR512", ":", "$", "src2", ",", "addr", ":", "$", "src3", ",", "(", "VPTERNLOG132_imm8", "timm", ":", "$", "src4", ")", ")", ">", ";" ]

GCC

ia64

CPP

program_repair

CPU

621,250

[ "<FIXS>", "machine_mode", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "<FIXE>" ]

[ "ia64_expand_atomic_op", "(", "enum", "rtx_code", "code", ",", "rtx", "mem", ",", "rtx", "val", ",", "rtx", "old_dst", ",", "rtx", "new", "_", "dst", ",", "enum", "memmodel", "model", ")", "{", "<BUGS>", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "<BUGE>", "rtx", "old_reg", ",", "new", "_", "reg", ",", "cmp_reg", ",", "ar_ccv", ",", "label", ";", "enum", "insn_code", "icode", ";" ]

GCC

loongarch

CPP

next_suggestion

CPU

621,251

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m256i", "_", "_", "lasx_xvdiv_w", "(", "_", "_", "m256i", "_", "<NUM_LIT>", ",", "_", "_", "m256i", "_", "<NUM_LIT>", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_lasx_xvdiv_w", "(", "(", "v8i32", ")", "_", "<NUM_LIT>", ",", "(", "v8i32", ")", "_", "<NUM_LIT>", ")", ";" ]

LLVM

Mips

TD

stmt_completion

CPU

621,252

[ "<NUM_LIT>", ";" ]

[ "int", "MicroOpBufferSize", "=", "<NUM_LIT>", ";", "int", "LoadLatency", "=", "<NUM_LIT>", ";", "int", "MispredictPenalty", "=", "<NUM_LIT>", ";", "int", "HighLatency", "=", "<NUM_LIT>", ";", "list", "<", "Predicate", ">", "UnsupportedFeatures", "=", "[", "]", ";", "let", "CompleteModel", "=", "<NUM_LIT>", ";", "let", "PostRAScheduler", "=", "<NUM_LIT>", ";", "let", "FullInstRWOverlapCheck", "=" ]

GCC

arm

CPP

next_suggestion

CPU

621,253

[ "arm_builtin_decls", "[", "C", "(", "U", ")", "]", "\\", "=", "add_builtin_function", "(", "N", "(", "L", ")", ",", "FT2", "(", "R", ",", "A1", ",", "A2", ")", ",", "\\", "C", "(", "U", ")", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";" ]

[ "if", "(", "qualifiers", "&", "qualifier_internal", ")", "continue", ";", "if", "(", "qualifiers", "&", "qualifier_map_mode", ")", "op_mode", "=", "d", "->", "mode", ";", "if", "(", "qualifiers", "&", "qualifier_pointer", "&&", "VECTOR_MODE_P", "(", "op_mode", ")", ")", "op_mode", "=", "GET_MODE_INNER", "(", "op_mode", ")", ";", "eltype", "=", "arm_simd_builtin_type", "(", "op_mode", ",", "(", "qualifiers", "&", "qualifier_unsigned", ")", "!=", "<NUM_LIT>", ",", "(", "qualifiers", "&", "qualifier_poly", ")", "!=", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "eltype", "!=", "NULL", ")", ";", "if", "(", "qualifiers", "&", "qualifier_const", ")", "eltype", "=", "build_qualified_type", "(", "eltype", ",", "TYPE_QUAL_CONST", ")", ";", "if", "(", "qualifiers", "&", "qualifier_pointer", ")", "eltype", "=", "build_pointer_type", "(", "eltype", ")", ";", "if", "(", "arg_num", "==", "<NUM_LIT>", ")", "return_type", "=", "eltype", ";", "else", "args", "=", "tree_cons", "(", "NULL_TREE", ",", "eltype", ",", "args", ")", ";", "}", "ftype", "=", "build_function_type", "(", "return_type", ",", "args", ")", ";", "gcc_assert", "(", "ftype", "!=", "NULL", ")", ";", "if", "(", "print_type_signature_p", ")", "snprintf", "(", "namebuf", ",", "sizeof", "(", "namebuf", ")", ",", "<STR_LIT>", "__builtin_neon_%s_%s", "<STR_LIT>", ",", "d", "->", "name", ",", "type_signature", ")", ";", "else", "snprintf", "(", "namebuf", ",", "sizeof", "(", "namebuf", ")", ",", "<STR_LIT>", "__builtin_neon_%s", "<STR_LIT>", ",", "d", "->", "name", ")", ";", "fndecl", "=", "add_builtin_function", "(", "namebuf", ",", "ftype", ",", "fcode", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "arm_builtin_decls", "[", "fcode", "]", "=", "fndecl", ";", "}", "if", "(", "TARGET_CRYPTO", "&&", "TARGET_HARD_FLOAT", ")", "{", "tree", "V16UQI_type_node", "=", "arm_simd_builtin_type", "(", "V16QImode", ",", "true", ",", "false", ")", ";", "tree", "V4USI_type_node", "=", "arm_simd_builtin_type", "(", "V4SImode", ",", "true", ",", "false", ")", ";", "tree", "v16uqi_ftype_v16uqi", "=", "build_function_type_list", "(", "V16UQI_type_node", ",", "V16UQI_type_node", ",", "NULL_TREE", ")", ";", "tree", "v16uqi_ftype_v16uqi_v16uqi", "=", "build_function_type_list", "(", "V16UQI_type_node", ",", "V16UQI_type_node", ",", "V16UQI_type_node", ",", "NULL_TREE", ")", ";", "tree", "v4usi_ftype_v4usi", "=", "build_function_type_list", "(", "V4USI_type_node", ",", "V4USI_type_node", ",", "NULL_TREE", ")", ";", "tree", "v4usi_ftype_v4usi_v4usi", "=", "build_function_type_list", "(", "V4USI_type_node", ",", "V4USI_type_node", ",", "V4USI_type_node", ",", "NULL_TREE", ")", ";", "tree", "v4usi_ftype_v4usi_v4usi_v4usi", "=", "build_function_type_list", "(", "V4USI_type_node", ",", "V4USI_type_node", ",", "V4USI_type_node", ",", "V4USI_type_node", ",", "NULL_TREE", ")", ";", "tree", "uti_ftype_udi_udi", "=", "build_function_type_list", "(", "unsigned_intTI_type_node", ",", "unsigned_intDI_type_node", ",", "unsigned_intDI_type_node", ",", "NULL_TREE", ")", ";", "ARM_BUILTIN_CRYPTO_", "#", "#", "U", "<STR_LIT>", "__builtin_arm_crypto_", "<STR_LIT>", "#", "L", "R", "#", "#", "_", "ftype_", "#", "#", "A", "R", "#", "#", "_", "ftype_", "#", "#", "A1", "#", "#", "_", "#", "#", "A2", "R", "#", "#", "_", "ftype_", "#", "#", "A1", "#", "#", "_", "#", "#", "A2", "#", "#", "_", "#", "#", "A3", "arm_builtin_decls", "[", "C", "(", "U", ")", "]", "\\", "=", "add_builtin_function", "(", "N", "(", "L", ")", ",", "FT1", "(", "R", ",", "A", ")", ",", "\\", "C", "(", "U", ")", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";" ]

GCC

bpf

MD

stmt_completion

Virtual ISA

621,254

[ "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_asm_attributes", "[", "(", "set_attr", "<STR_LIT>" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

621,255

[ "}" ]

[ "if", "(", "End", "->", "getOpcode", "(", ")", "==", "WebAssembly", "::", "END_TRY", ")", "{", "auto", "*", "EHPad", "=", "TryToEHPad", "[", "EndToBegin", "[", "End", "]", "]", ";", "if", "(", "EHPadStack", ".", "back", "(", ")", "==", "EHPad", ")", "break", ";" ]

LLVM

Mips

TD

stmt_completion

CPU

621,256

[ "AVE_S_W_ENC", ",", "AVE_S_W_DESC", ";" ]

[ "def", "AVE_S_W", ":" ]

LLVM

DirectX

CPP

stmt_completion

Virtual ISA

621,257

[ ";" ]

[ "Target", "&", "getTheDirectXTarget", "(", ")", "{", "static", "Target", "TheDirectXTarget" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,258

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

621,259

[ "++", "UI", ")", "{" ]

[ "unsigned", "Idx", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "F", ".", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "SExt", ")", ")", "{", "if", "(", "!", "isa", "<", "PointerType", ">", "(", "Arg", ".", "getType", "(", ")", ")", ")", "{", "for", "(", "auto", "UI", "=", "Arg", ".", "use_begin", "(", ")", ";", "UI", "!=", "Arg", ".", "use_end", "(", ")", ";", ")", "{", "if", "(", "isa", "<", "SExtInst", ">", "(", "*", "UI", ")", ")", "{", "Instruction", "*", "Use", "=", "cast", "<", "Instruction", ">", "(", "*", "UI", ")", ";", "SExtInst", "*", "SI", "=", "new", "SExtInst", "(", "&", "Arg", ",", "Use", "->", "getType", "(", ")", ")", ";", "assert", "(", "EVT", "::", "getEVT", "(", "SI", "->", "getType", "(", ")", ")", "==", "(", "EVT", "::", "getEVT", "(", "Use", "->", "getType", "(", ")", ")", ")", ")", ";", "++", "UI", ";", "Use", "->", "replaceAllUsesWith", "(", "SI", ")", ";", "Instruction", "*", "First", "=", "&", "F", ".", "getEntryBlock", "(", ")", ".", "front", "(", ")", ";", "SI", "->", "insertBefore", "(", "First", ")", ";", "Use", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{", "++", "UI", ";", "}", "}", "}", "}", "++", "Idx", ";", "}", "for", "(", "auto", "&", "B", ":", "F", ")", "{", "for", "(", "auto", "&", "I", ":", "B", ")", "{", "BinaryOperator", "*", "Ashr", "=", "dyn_cast", "<", "BinaryOperator", ">", "(", "&", "I", ")", ";", "if", "(", "!", "(", "Ashr", "&&", "Ashr", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "AShr", ")", ")", "continue", ";", "Value", "*", "AshrOp1", "=", "Ashr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "AshrOp1", ")", ";", "if", "(", "!", "(", "C", "&&", "C", "->", "getSExtValue", "(", ")", "==", "<NUM_LIT>", ")", ")", "continue", ";", "Instruction", "*", "Shl", "=", "dyn_cast", "<", "Instruction", ">", "(", "Ashr", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "(", "Shl", "&&", "Shl", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Shl", ")", ")", "continue", ";", "Value", "*", "Intr", "=", "Shl", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "ShlOp1", "=", "Shl", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "ShlOp1", ")", ";", "if", "(", "!", "(", "C", "&&", "C", "->", "getSExtValue", "(", ")", "==", "<NUM_LIT>", ")", ")", "continue", ";", "if", "(", "IntrinsicInst", "*", "I", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "Intr", ")", ")", "{", "if", "(", "!", "intrinsicAlreadySextended", "(", "I", "->", "getIntrinsicID", "(", ")", ")", ")", "continue", ";", "for", "(", "auto", "UI", "=", "Ashr", "->", "user_begin", "(", ")", ",", "UE", "=", "Ashr", "->", "user_end", "(", ")", ";", "UI", "!=", "UE", ";" ]

LLVM

LC2200

CPP

stmt_completion

CPU

621,260

[ "::", "NumTargetFixupKinds", ";" ]

[ "return", "<STR_LIT>", "::", "<STR_LIT>" ]

LLVM

AArch64

CPP

program_repair

CPU

621,261

[ "<FIXS>", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "dl", ",", "VT", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "MSB", ",", "dl", ",", "VT", ")", "}", ";", "<FIXE>" ]

[ "return", "nullptr", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Opd0", ",", "Opd1", ",", "<BUGS>", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "VT", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "MSB", ",", "VT", ")", "}", ";", "<BUGE>", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "VT", ",", "Ops", ")", ";", "}" ]

GCC

aarch64

MD

stmt_completion

CPU

621,262

[ "]", ")" ]

[ "(", "define_mode_iterator", "VDQSF", "[", "V2SF", "V4SF" ]

GCC

pa

MD

next_suggestion

CPU

621,263

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

621,264

[ "}" ]

[ "void", "setWaitcnt", "(", "MachineInstr", "*", "WaitcntIn", ")", "{", "LfWaitcnt", "=", "WaitcntIn", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

621,265

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=" ]

LLVM

Lanai

CPP

stmt_completion

CPU

621,266

[ "Reg", ";" ]

[ "SRetReturnReg", "=" ]

LLVM

ARM

CPP

next_suggestion

CPU

621,267

[ "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "ARM", "::", "GPRRegClassID", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";" ]

[ "static", "bool", "DisassembleThumb2TB", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "assert", "(", "NumOps", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Expect >= 2 operands", "<STR_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "ARM", "::", "GPRRegClassID", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

621,268

[ "return", "TooDifficult", "||", "FBB", "==", "nullptr", ";" ]

[ "if", "(", "std", "::", "find", "(", "MBB", "->", "succ_begin", "(", ")", ",", "MBB", "->", "succ_end", "(", ")", ",", "NextBB", ")", "==", "MBB", "->", "succ_end", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "*", "TBB", ",", "*", "FBB", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "bool", "TooDifficult", "=", "TII", "->", "analyzeBranch", "(", "*", "MBB", ",", "TBB", ",", "FBB", ",", "Cond", ")", ";" ]

GCC

arm

MD

next_suggestion

CPU

621,269

[ "(", "V2SF", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")" ]

[ "(", "V4BF", "<STR_LIT>", ")", "(", "V8BF", "<STR_LIT>", ")", "(", "V2SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")" ]

GCC

s390

MD

next_suggestion

MPU

621,270

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

s390

MD

next_suggestion

MPU

621,271

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

621,272

[ "}", "else", "if", "(", "ExTab", ")", "{" ]

[ "SwitchToExIdxSection", "(", "*", "FnStart", ")", ";", "if", "(", "PersonalityIndex", "<", "ARM", "::", "EHABI", "::", "NUM_PERSONALITY_INDEX", ")", "EmitPersonalityFixup", "(", "GetAEABIUnwindPersonalityName", "(", "PersonalityIndex", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "FnStartRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "FnStart", ",", "MCSymbolRefExpr", "::", "VK_ARM_PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "FnStartRef", ",", "<NUM_LIT>", ")", ";", "if", "(", "CantUnwind", ")", "{", "EmitIntValue", "(", "ARM", "::", "EHABI", "::", "EXIDX_CANTUNWIND", ",", "<NUM_LIT>", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

621,273

[ "(", "_", "_", "v2di", ")", "_", "mm_setzero_si128", "(", ")", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]

[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_extracti64x2_256_mask", "(", "(", "_", "_", "v4di", ")", "_", "_", "A", ",", "_", "_", "imm", "," ]

GCC

i386

CPP

stmt_completion

CPU

621,274

[ "(", ")", ",", "(", "_", "_", "mmask32", ")", "-", "<NUM_LIT>", ")", ";" ]

[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_pshufhw512_mask", "(", "(", "_", "_", "v32hi", ")", "_", "_", "A", ",", "_", "_", "imm", ",", "(", "_", "_", "v32hi", ")", "_", "mm512_setzero_si512" ]

GCC

mips

MD

next_suggestion

CPU

621,275

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

i386

CPP

next_suggestion

CPU

621,276

[ "}" ]

[ "mem", "=", "choose_baseaddr", "(", "cfa_offset", ")", ";", "mem", "=", "gen_frame_mem", "(", "word_mode", ",", "mem", ")", ";", "insn", "=", "emit_move_insn", "(", "reg", ",", "mem", ")", ";", "if", "(", "m", "->", "fs", ".", "cfa_reg", "==", "crtl", "->", "drap_reg", "&&", "regno", "==", "REGNO", "(", "crtl", "->", "drap_reg", ")", ")", "{", "add_reg_note", "(", "insn", ",", "REG_CFA_DEF_CFA", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "m", "->", "fs", ".", "drap_valid", "=", "true", ";" ]

GCC

i386

CPP

next_suggestion

CPU

621,277

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m256h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_mul_ph", "(", "_", "_", "m256h", "_", "_", "A", ",", "_", "_", "mmask16", "_", "_", "B", ",", "_", "_", "m256h", "_", "_", "C", ",", "_", "_", "m256h", "_", "_", "D", ")", "{", "return", "_", "_", "builtin_ia32_mulph256_mask", "(", "_", "_", "C", ",", "_", "_", "D", ",", "_", "_", "A", ",", "_", "_", "B", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

621,278

[ "}" ]

[ "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "RVLocs", ",", "Context", ")", ";", "return", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "CCAssignFnForNode", "(", "CallConv", ",", "true", ",", "isVarArg", ")", ")", ";" ]

GCC

mips

MD

next_suggestion

CPU

621,279

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

i386

CPP

next_suggestion

CPU

621,280

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_srlv_epi32", "(", "_", "_", "m256i", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m256i", "_", "_", "X", ",", "_", "_", "m256i", "_", "_", "Y", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_psrlv8si_mask", "(", "(", "_", "_", "v8si", ")", "_", "_", "X", ",", "(", "_", "_", "v8si", ")", "_", "_", "Y", ",", "(", "_", "_", "v8si", ")", "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

LLVM

Mips

TD

next_suggestion

CPU

621,281

[ "InstrItinClass", "Itinerary", "=", "itin", ";" ]

[ "dag", "InOperandList", "=", "(", "ins", "ROWS", ":", "$", "ws", ",", "vsplat_uimm4", ":", "$", "m", ")", ";", "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";", "list", "<", "dag", ">", "Pattern", "=", "[", "(", "set", "ROWD", ":", "$", "wd", ",", "(", "OpNode", "ROWS", ":", "$", "ws", ",", "Imm", ":", "$", "m", ")", ")", "]", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

621,282

[ "ByteAccess", ";" ]

[ "def", "L4_add_memopb_io", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "u32_0Imm", ":", "$", "Ii", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_7186d325", ",", "TypeV4LDST", ">", ",", "Enc_d44e31", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=" ]

GCC

arm

MD

program_repair

CPU

621,283

[ "<FIXS>", "(", "ior", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "ior", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGS>", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "<STR_LIT>", ")" ]

GCC

arm

CPP

next_suggestion

CPU

621,284

[ "}" ]

[ "_", "_", "arm_vmovltq_m", "(", "uint32x4_t", "_", "_", "inactive", ",", "uint16x8_t", "_", "_", "a", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "arm_vmovltq_m_u16", "(", "_", "_", "inactive", ",", "_", "_", "a", ",", "_", "_", "p", ")", ";" ]

GCC

i386

MD

next_suggestion

CPU

621,285

[ "(", "const_string", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operator", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "MODEF", "(", "match_operand", ":", "SWI24", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", ")", "]", "<STR_LIT>", "{", "return", "output_387_binary_op", "(", "insn", ",", "operands", ")", "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

621,286

[ "}" ]

[ "if", "(", "pType", "==", "llvm", "::", "ELF", "::", "R_X86_64_RELATIVE", "||", "pSym", "==", "NULL", ")", "rel_entry", ".", "setSymInfo", "(", "NULL", ")", ";", "else", "rel_entry", ".", "setSymInfo", "(", "pSym", ")", ";", "return", "rel_entry", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

621,287

[ "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1" ]

GCC

mep

MD

program_repair

CPU

621,288

[ "<FIXS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<FIXE>" ]

[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGE>", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")" ]

LLVM

ARM64

TD

next_suggestion

CPU

621,289

[ "bits", "<", "<NUM_LIT>", ">", "Cn", ";" ]

[ "class", "SystemXtI", "<", "bit", "L", ",", "string", "asm", ">", ":", "RtSystemI", "<", "L", ",", "(", "outs", ")", ",", "(", "ins", "imm0_7", ":", "$", "op1", ",", "sys_cr_op", ":", "$", "Cn", ",", "sys_cr_op", ":", "$", "Cm", ",", "imm0_7", ":", "$", "op2", ",", "GPR64", ":", "$", "Rt", ")", ",", "asm", ",", "<STR_LIT>", ">", "{", "bits", "<", "<NUM_LIT>", ">", "op1", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

621,290

[ ";" ]

[ "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true" ]

LLVM

PowerPC

CPP

code_generation

CPU

621,291

[ "bool", "PPCDarwinAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "bool", "isPPC64", "=", "getDataLayout", "(", ")", ".", "getPointerSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "MachineModuleInfoMachO", "&", "MMIMacho", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoMachO", "::", "SymbolListTy", "Stubs", "=", "MMIMacho", ".", "GetFnStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "EmitFunctionStubs", "(", "Stubs", ")", ";", "if", "(", "MAI", "->", "doesSupportExceptionHandling", "(", ")", "&&", "MMI", ")", "{", "for", "(", "const", "Function", "*", "Personality", ":", "MMI", "->", "getPersonalities", "(", ")", ")", "{", "if", "(", "Personality", ")", "{", "MCSymbol", "*", "NLPSym", "=", "getSymbolWithGlobalValueBase", "(", "Personality", ",", "<STR_LIT>", "$non_lazy_ptr", "<STR_LIT>", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "MMIMacho", ".", "getGVStubEntry", "(", "NLPSym", ")", ";", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "getSymbol", "(", "Personality", ")", ",", "true", ")", ";", "}", "}", "}", "Stubs", "=", "MMIMacho", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "isPPC64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", "->", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "MCSym", "=", "Stubs", "[", "i", "]", ".", "second", ";", "OutStreamer", "->", "EmitSymbolAttribute", "(", "MCSym", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";", "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", "->", "EmitIntValue", "(", "<NUM_LIT>", ",", "isPPC64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "else", "OutStreamer", "->", "EmitValue", "(", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "isPPC64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "(", ")", ")", ";", "EmitAlignment", "(", "isPPC64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", "->", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "OutStreamer", "->", "EmitValue", "(", "MCSymbolRefExpr", "::", "create", "(", "Stubs", "[", "i", "]", ".", "second", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "isPPC64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "return", "AsmPrinter", "::", "doFinalization", "(", "M", ")", ";", "}" ]

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

GCC

arm

MD

stmt_completion

CPU

621,292

[ "<STR_LIT>", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

LLVM

MSP430

CPP

stmt_completion

MPU

621,293

[ ";" ]

[ "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", "->", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "return", "TII", ".", "getInlineAsmLength", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ",", "*", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ")", ";", "}", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Unknown instruction size!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>" ]

GCC

i386

MD

program_repair

CPU

621,294

[ "<FIXS>", "<FIXE>", "<FIXS>", "(", "define_mode_macro", "MMXMODEI", "[", "V8QI", "V4HI", "V2SI", "]", ")", "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "MMXMODEI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "MMXMODEI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<FIXE>", "<FIXS>", "ix86_expand_vector_move", "(", "MODE", ">", "mode", ",", "operands", ")", "<FIXE>" ]

[ "RET", "}", ")", "<BUGS>", "<BUGE>", "<BUGS>", "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGE>", "{", "<BUGS>", "ix86_expand_vector_move", "(", "V4SFmode", ",", "operands", ")", "DONE", "}", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "vec_merge", ":", "V4SF", "(", "vec_duplicate", ":", "V4SF", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "{", "operands", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "SFmode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "V4SFmode", ",", "<NUM_LIT>", ")", "operands", "[", "<NUM_LIT>", "]", "=", "CONST0_RTX", "(", "V4SFmode", ")", "}", ")", "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "ix86_expand_vector_move", "(", "V2DFmode", ",", "operands", ")", "DONE", "}", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "switch", "(", "which_alternative", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "get_attr_mode", "(", "insn", ")", "=", "=", "MODE_V4SF", ")", "return", "<STR_LIT>", "elsereturn", "<STR_LIT>", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "if", "(", "get_attr_mode", "(", "insn", ")", "=", "=", "MODE_V4SF", ")", "return", "<STR_LIT>", "elsereturn", "<STR_LIT>", "default", ":", "abort", "(", ")", "}", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "eq", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_string", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", "(", "ne", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", "(", "ior", "(", "ne", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "ne", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", "]", "(", "const_string", "<STR_LIT>", ")", ")", ")", "]", ")", "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "vec_merge", ":", "V2DF", "(", "vec_duplicate", ":", "V2DF", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "{", "operands", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "DFmode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "V2DFmode", ",", "<NUM_LIT>", ")", "operands", "[", "<NUM_LIT>", "]", "=", "CONST0_RTX", "(", "V2DFmode", ")", "}", ")", "(", "define_mode_macro", "SSEMODEI", "[", "V16QI", "V8HI", "V4SI", "V2DI", "]", ")", "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SSEMODEI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SSEMODEI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "ix86_expand_vector_move", "(", "MODE", ">", "mode", ",", "operands", ")", "DONE", "}", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SSEMODEI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SSEMODEI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "switch", "(", "which_alternative", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "get_attr_mode", "(", "insn", ")", "=", "=", "MODE_V4SF", ")", "return", "<STR_LIT>", "elsereturn", "<STR_LIT>", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "if", "(", "get_attr_mode", "(", "insn", ")", "=", "=", "MODE_V4SF", ")", "return", "<STR_LIT>", "elsereturn", "<STR_LIT>", "default", ":", "abort", "(", ")", "}", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "eq", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_string", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", "(", "ne", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", "(", "ior", "(", "ne", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "ne", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", "]", "(", "const_string", "<STR_LIT>", ")", ")", ")", "]", ")", "(", "define_mode_macro", "MMXMODEI", "[", "V8QI", "V4HI", "V2SI", "]", ")", "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "MMXMODEI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "MMXMODEI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "ix86_expand_vector_move", "(", "MODE", ">", "mode", ",", "operands", ")", "<BUGE>", "DONE", "}", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

621,295

[ "return", "Found", ";" ]

[ "bool", "Found", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "ARM", "::", "CPSR", ")", "{", "Pred", ".", "push_back", "(", "MO", ")", ";", "Found", "=", "true", ";", "}", "}" ]

LLVM

AArch64

TD

program_repair

CPU

621,296

[ "<FIXS>", "(", "ins", "GPR32", ":", "$", "src", ",", "GPR32", ":", "$", "Rn", ",", "bfi32_lsb", ":", "$", "ImmR", ",", "bfi32_width", ":", "$", "ImmS", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "NoItinerary", ">", "{", "<FIXE>", "<FIXS>", "(", "ins", "GPR64", ":", "$", "src", ",", "GPR64", ":", "$", "Rn", ",", "bfi64_lsb", ":", "$", "ImmR", ",", "bfi64_width", ":", "$", "ImmS", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "NoItinerary", ">", "{", "<FIXE>" ]

[ "def", "BFIwwii", ":", "A64I_bitfield", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "GPR32", ":", "$", "Rd", ")", ",", "<BUGS>", "(", "ins", "GPR32", ":", "$", "src", ",", "GPR32", ":", "$", "Rn", ",", "bfi32_lsb", ":", "$", "ImmR", ",", "bfi32_width", ":", "$", "ImmS", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "NoItinerary", ">", "{", "<BUGE>", "let", "isAsmParserOnly", "=", "<NUM_LIT>", ";", "let", "Constraints", "=", "<STR_LIT>", ";", "}", "def", "BFIxxii", ":", "A64I_bitfield", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "GPR64", ":", "$", "Rd", ")", ",", "<BUGS>", "(", "ins", "GPR64", ":", "$", "src", ",", "GPR64", ":", "$", "Rn", ",", "bfi64_lsb", ":", "$", "ImmR", ",", "bfi64_width", ":", "$", "ImmS", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "NoItinerary", ">", "{", "<BUGE>", "let", "isAsmParserOnly", "=", "<NUM_LIT>", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]

GCC

aarch64

CPP

next_suggestion

CPU

621,297

[ "}" ]

[ "if", "(", "COMPARISON_CLASS_P", "(", "cond", ")", ")", "return", "TREE_TYPE", "(", "TREE_OPERAND", "(", "cond", ",", "<NUM_LIT>", ")", ")", ";", "}", "return", "NULL_TREE", ";" ]

GCC

arm

CPP

stmt_completion

CPU

621,298

[ "a", "<", "_", "_", "b", ")", ";" ]

[ "vclt_s16", "(", "int16x4_t", "_", "_", "a", ",", "int16x4_t", "_", "_", "b", ")", "{", "return", "(", "uint16x4_t", ")", "(", "_", "_" ]

LLVM

AMDGPU

TD

stmt_completion

GPU

621,299

[ "<STR_LIT>", ">", "{" ]

[ "def", "S_SET_GPR_IDX_MODE", ":", "SOPP_Pseudo", "<", "<STR_LIT>", ",", "(", "ins", "GPRIdxMode", ":", "$", "simm16", ")", "," ]