Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
sequencelengths
0
2.32k
Input
sequencelengths
1
1.02k
LLVM
Hexagon
TD
stmt_completion
DSP
621,400
[ "<NUM_LIT>", ";" ]
[ "let", "isReMaterializable", "=", "<NUM_LIT>", ";", "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=" ]
GCC
i386
CPP
stmt_completion
CPU
621,401
[ "_", "_", "P", "=", "_", "_", "A", ";" ]
[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_store_epi64", "(", "void", "*", "_", "_", "P", ",", "_", "_", "m128i", "_", "_", "A", ")", "{", "*", "(", "_", "_", "m128i", "*", ")" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
621,402
[ "<NUM_LIT>", ")", "return", ";" ]
[ "llvm", "::", "make_range", "(", "MachineBasicBlock", "::", "iterator", "(", "SCCDefInst", ")", ",", "SCCDefInst", ".", "getParent", "(", ")", "->", "end", "(", ")", ")", ")", "{", "if", "(", "MI", ".", "findRegisterDefOperandIdx", "(", "AMDGPU", "::", "SCC", ")", "!=", "-" ]
GCC
i386
CPP
stmt_completion
CPU
621,403
[ "v16qi", ")", "_", "_", "W", ",", "(", "_", "_", "mmask16", ")", "_", "_", "M", ")", ";" ]
[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_pminub128_mask", "(", "(", "_", "_", "v16qi", ")", "_", "_", "A", ",", "(", "_", "_", "v16qi", ")", "_", "_", "B", ",", "(", "_", "_" ]
LLVM
ARM
CPP
next_suggestion
CPU
621,404
[ "}" ]
[ "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Rn", "|=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Rm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "op", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "op", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "ARM", "::", "VTBL2", ":", "case", "ARM", "::", "VTBX2", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";" ]
GCC
mips
MD
next_suggestion
CPU
621,405
[ "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")" ]
[ "(", "any_extend", ":", "V4SI", "(", "vec_select", ":", "V4HI", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "(", "any_extend", ":", "V4SI", "(", "vec_select", ":", "V4HI", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]
GCC
mmix
MD
stmt_completion
CPU
621,406
[ ")", ")", "]" ]
[ "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")" ]
LLVM
ARM
CPP
next_suggestion
CPU
621,407
[ "return", "false", ";" ]
[ "for", "(", "User", "*", "U", ":", "I", "->", "users", "(", ")", ")", "{", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "U", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "U", ")", "||", "isGatherScatter", "(", "dyn_cast", "<", "IntrinsicInst", ">", "(", "U", ")", ")", ")", "{", "return", "Gatscat", ";", "}", "else", "{", "unsigned", "OpCode", "=", "cast", "<", "Instruction", ">", "(", "U", ")", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "OpCode", "==", "Instruction", "::", "Add", "||", "OpCode", "==", "Instruction", "::", "Mul", "||", "OpCode", "==", "Instruction", "::", "Shl", "||", "isAddLikeOr", "(", "cast", "<", "Instruction", ">", "(", "U", ")", ",", "DL", ")", ")", "&&", "hasAllGatScatUsers", "(", "cast", "<", "Instruction", ">", "(", "U", ")", ",", "DL", ")", ")", "{", "continue", ";", "}" ]
GCC
pa
MD
stmt_completion
CPU
621,408
[ ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC
mep
CPP
program_repair
CPU
621,409
[ "<FIXS>", "mep_print_sched_insn", "(", "FILE", "*", "dump", ",", "rtx_insn", "*", "insn", ")", "<FIXE>" ]
[ "}", "static", "void", "<BUGS>", "mep_print_sched_insn", "(", "FILE", "*", "dump", ",", "rtx", "insn", ")", "<BUGE>", "{", "const", "char", "*", "slots", "=", "<STR_LIT>", "none", "<STR_LIT>", ";", "const", "char", "*", "name", "=", "NULL", ";" ]
GCC
i386
CPP
stmt_completion
CPU
621,410
[ "_", "_", "B", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cmpord_ps", "(", "_", "_", "m128", "_", "_", "A", ",", "_", "_", "m128" ]
LLVM
X86
CPP
stmt_completion
CPU
621,411
[ "TSFlags", ";" ]
[ "void", "X86IntelInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "uint64_t", "TSFlags", "=", "Desc", "." ]
LLVM
CellSPU
CPP
code_generation
MPU
621,412
[ "void", "SPUInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "unsigned", "opc", ";", "bool", "isValidFrameIdx", "=", "(", "FrameIdx", "<", "SPUFrameInfo", "::", "maxFrameOffset", "(", ")", ")", ";", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", "Unknown regclass!", "<STR_LIT>", ")", ";", "}", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "opc", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ";", "}" ]
[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]
LLVM
AArch64
TD
next_suggestion
CPU
621,413
[ "}" ]
[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
LLVM
SystemZ
CPP
next_suggestion
CPU
621,414
[ "case", "ISD", "::", "BSWAP", ":", "return", "combineBSWAP", "(", "N", ",", "DCI", ")", ";" ]
[ "case", "ISD", "::", "STORE", ":", "return", "combineSTORE", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "return", "combineVECTOR_SHUFFLE", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "EXTRACT_VECTOR_ELT", ":", "return", "combineEXTRACT_VECTOR_ELT", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineJOIN_DWORDS", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "STRICT_FP_ROUND", ":", "case", "ISD", "::", "FP_ROUND", ":", "return", "combineFP_ROUND", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "STRICT_FP_EXTEND", ":", "case", "ISD", "::", "FP_EXTEND", ":", "return", "combineFP_EXTEND", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "case", "ISD", "::", "UINT_TO_FP", ":", "return", "combineINT_TO_FP", "(", "N", ",", "DCI", ")", ";" ]
GCC
h8300
MD
stmt_completion
MPU
621,415
[ ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "HI", "(", "sign_extend", ":", "HI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "sign_extend", ":", "HI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
MSP430
CPP
stmt_completion
MPU
621,416
[ "dl", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";" ]
[ "SDValue", "MSP430TargetLowering", "::", "LowerExternalSymbol", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "Op", ")", ";", "const", "char", "*", "Sym", "=", "cast", "<", "ExternalSymbolSDNode", ">", "(", "Op", ")", "->", "getSymbol", "(", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetExternalSymbol", "(", "Sym", ",", "getPointerTy", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", "," ]
GCC
bfin
CPP
program_repair
DSP
621,417
[ "<FIXS>", "extern", "bool", "bfin_expand_cpymem", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ")", ";", "<FIXE>" ]
[ "extern", "void", "bfin_expand_call", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ",", "int", ")", ";", "extern", "bool", "bfin_longcall_p", "(", "rtx", ",", "int", ")", ";", "extern", "bool", "bfin_dsp_memref_p", "(", "rtx", ")", ";", "<BUGS>", "extern", "bool", "bfin_expand_movmem", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ")", ";", "<BUGE>", "extern", "enum", "reg_class", "secondary_input_reload_class", "(", "enum", "reg_class", ",", "machine_mode", "," ]
LLVM
ARM
TD
next_suggestion
CPU
621,418
[ "}" ]
[ "let", "ParserMatchClass", "=", "ThumbBranchTarget", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
GCC
s390
CPP
stmt_completion
MPU
621,419
[ "base", ")", "!=", "HARD_FRAME_POINTER_REGNUM", ")", "continue", ";" ]
[ "continue", ";", "}", "if", "(", "cfun_frame_layout", ".", "first_save_gpr", "==", "-", "<NUM_LIT>", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ")", "==", "REG", "&&", "(", "REGNO", "(", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ")", "==", "BASE_REGNUM", "||", "(", "!", "TARGET_CPU_ZARCH", "&&", "REGNO", "(", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ")", "==", "RETURN_REGNUM", ")", ")", "&&", "GET_CODE", "(", "SET_DEST", "(", "PATTERN", "(", "insn", ")", ")", ")", "==", "MEM", ")", "{", "set", "=", "PATTERN", "(", "insn", ")", ";", "first", "=", "REGNO", "(", "SET_SRC", "(", "set", ")", ")", ";", "offset", "=", "const0_rtx", ";", "base", "=", "eliminate_constant_term", "(", "XEXP", "(", "SET_DEST", "(", "set", ")", ",", "<NUM_LIT>", ")", ",", "&", "offset", ")", ";", "off", "=", "INTVAL", "(", "offset", ")", ";", "if", "(", "GET_CODE", "(", "base", ")", "!=", "REG", "||", "off", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "REGNO", "(", "base", ")", "!=", "STACK_POINTER_REGNUM", "&&", "REGNO", "(", "base", ")", "!=", "HARD_FRAME_POINTER_REGNUM", ")", "continue", ";", "remove_insn", "(", "insn", ")", ";", "continue", ";", "}", "if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "PARALLEL", "&&", "load_multiple_operation", "(", "PATTERN", "(", "insn", ")", ",", "VOIDmode", ")", ")", "{", "set", "=", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "first", "=", "REGNO", "(", "SET_DEST", "(", "set", ")", ")", ";", "last", "=", "first", "+", "XVECLEN", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "offset", "=", "const0_rtx", ";", "base", "=", "eliminate_constant_term", "(", "XEXP", "(", "SET_SRC", "(", "set", ")", ",", "<NUM_LIT>", ")", ",", "&", "offset", ")", ";", "off", "=", "INTVAL", "(", "offset", ")", ";", "if", "(", "GET_CODE", "(", "base", ")", "!=", "REG", "||", "off", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "cfun_frame_layout", ".", "first_restore_gpr", "!=", "-", "<NUM_LIT>", "&&", "(", "cfun_frame_layout", ".", "first_restore_gpr", "<", "first", "||", "cfun_frame_layout", ".", "last_restore_gpr", ">", "last", ")", ")", "continue", ";", "if", "(", "REGNO", "(", "base", ")", "!=", "STACK_POINTER_REGNUM", "&&", "REGNO", "(", "base", ")", "!=", "HARD_FRAME_POINTER_REGNUM", ")", "continue", ";", "if", "(", "first", ">", "BASE_REGNUM", "||", "last", "<", "BASE_REGNUM", ")", "continue", ";", "if", "(", "cfun_frame_layout", ".", "first_restore_gpr", "!=", "-", "<NUM_LIT>", ")", "{", "new", "_", "insn", "=", "restore_gprs", "(", "base", ",", "off", "+", "(", "cfun_frame_layout", ".", "first_restore_gpr", "-", "first", ")", "*", "UNITS_PER_WORD", ",", "cfun_frame_layout", ".", "first_restore_gpr", ",", "cfun_frame_layout", ".", "last_restore_gpr", ")", ";", "new", "_", "insn", "=", "emit_insn_before", "(", "new", "_", "insn", ",", "insn", ")", ";", "INSN_ADDRESSES_NEW", "(", "new", "_", "insn", ",", "-", "<NUM_LIT>", ")", ";", "}", "remove_insn", "(", "insn", ")", ";", "continue", ";", "}", "if", "(", "cfun_frame_layout", ".", "first_restore_gpr", "==", "-", "<NUM_LIT>", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_DEST", "(", "PATTERN", "(", "insn", ")", ")", ")", "==", "REG", "&&", "(", "REGNO", "(", "SET_DEST", "(", "PATTERN", "(", "insn", ")", ")", ")", "==", "BASE_REGNUM", "||", "(", "!", "TARGET_CPU_ZARCH", "&&", "REGNO", "(", "SET_DEST", "(", "PATTERN", "(", "insn", ")", ")", ")", "==", "RETURN_REGNUM", ")", ")", "&&", "GET_CODE", "(", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ")", "==", "MEM", ")", "{", "set", "=", "PATTERN", "(", "insn", ")", ";", "first", "=", "REGNO", "(", "SET_DEST", "(", "set", ")", ")", ";", "offset", "=", "const0_rtx", ";", "base", "=", "eliminate_constant_term", "(", "XEXP", "(", "SET_SRC", "(", "set", ")", ",", "<NUM_LIT>", ")", ",", "&", "offset", ")", ";", "off", "=", "INTVAL", "(", "offset", ")", ";", "if", "(", "GET_CODE", "(", "base", ")", "!=", "REG", "||", "off", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "REGNO", "(", "base", ")", "!=", "STACK_POINTER_REGNUM", "&&", "REGNO", "(" ]
LLVM
AArch64
CPP
stmt_completion
CPU
621,420
[ "(", ")", ";" ]
[ "void", "AArch64InstPrinter", "::", "printNeonMovImmShiftOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Immediate operand required for Neon vector immediate inst.", "<STR_LIT>", ")", ";", "bool", "IsLSL", "=", "false", ";", "if", "(", "Ext", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "IsLSL", "=", "true", ";", "else", "if", "(", "Ext", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "llvm_unreachable", "(", "<STR_LIT>", "Invalid shift specifier in movi instruction", "<STR_LIT>", ")", ";", "int64_t", "Imm", "=", "MO", ".", "getImm" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
621,421
[ "let", "InOperandList", "=", "(", "ins", ")", ";" ]
[ "class", "VpuInstUncond", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "VectorInstGeneric", "<", "opc", ",", "asmstr", ">", "{", "let", "OutOperandList", "=", "(", "outs", ")", ";" ]
GCC
i386
CPP
code_generation
CPU
621,422
[ "int", "ix86_attr_length_vex_default", "(", "rtx_insn", "*", "insn", ",", "bool", "has_0f_opcode", ",", "bool", "has_vex_w", ")", "{", "int", "i", ",", "reg_only", "=", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "bool", "has_mem", "=", "false", ";", "if", "(", "!", "has_0f_opcode", "||", "has_vex_w", ")", "return", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "if", "(", "!", "TARGET_64BIT", ")", "return", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "extract_insn_cached", "(", "insn", ")", ";", "for", "(", "i", "=", "recog_data", ".", "n_operands", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "--", "i", ")", "if", "(", "REG_P", "(", "recog_data", ".", "operand", "[", "i", "]", ")", ")", "{", "if", "(", "GET_MODE", "(", "recog_data", ".", "operand", "[", "i", "]", ")", "==", "DImode", "&&", "GENERAL_REG_P", "(", "recog_data", ".", "operand", "[", "i", "]", ")", ")", "return", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "if", "(", "REX_INT_REGNO_P", "(", "recog_data", ".", "operand", "[", "i", "]", ")", "||", "REX_SSE_REGNO_P", "(", "recog_data", ".", "operand", "[", "i", "]", ")", ")", "reg_only", "=", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "}", "else", "if", "(", "MEM_P", "(", "recog_data", ".", "operand", "[", "i", "]", ")", ")", "{", "if", "(", "x86_extended_reg_mentioned_p", "(", "recog_data", ".", "operand", "[", "i", "]", ")", ")", "return", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "has_mem", "=", "true", ";", "}", "return", "has_mem", "?", "<NUM_LIT>", "+", "<NUM_LIT>", ":", "reg_only", ";", "}" ]
[ "Compute", "default", "value", "for", "``", "length_vex", "''", "attribute", ".", "It", "includes", "2", "or", "3", "byte", "VEX", "prefix", "and", "1", "opcode", "byte", "." ]
LLVM
ARM
CPP
code_generation
CPU
621,423
[ "bool", "ARMBaseInstrInfo", "::", "FoldImmediate", "(", "MachineInstr", "*", "UseMI", ",", "MachineInstr", "*", "DefMI", ",", "unsigned", "Reg", ",", "MachineRegisterInfo", "*", "MRI", ")", "const", "{", "unsigned", "DefOpc", "=", "DefMI", "->", "getOpcode", "(", ")", ";", "if", "(", "DefOpc", "!=", "ARM", "::", "t2MOVi32imm", "&&", "DefOpc", "!=", "ARM", "::", "MOVi32imm", ")", "return", "false", ";", "if", "(", "!", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "DefMCID", "=", "DefMI", "->", "getDesc", "(", ")", ";", "if", "(", "DefMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "DefMCID", ".", "getNumOperands", "(", ")", ";", "const", "MachineOperand", "&", "MO", "=", "DefMI", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "ARM", "::", "CPSR", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "UseMCID", "=", "UseMI", "->", "getDesc", "(", ")", ";", "if", "(", "UseMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "UseMCID", ".", "getNumOperands", "(", ")", ";", "if", "(", "UseMI", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "ARM", "::", "CPSR", ")", "return", "false", ";", "}", "unsigned", "UseOpc", "=", "UseMI", "->", "getOpcode", "(", ")", ";", "unsigned", "NewUseOpc", "=", "<NUM_LIT>", ";", "uint32_t", "ImmVal", "=", "(", "uint32_t", ")", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "uint32_t", "SOImmValV1", "=", "<NUM_LIT>", ",", "SOImmValV2", "=", "<NUM_LIT>", ";", "bool", "Commute", "=", "false", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "return", "false", ";", "case", "ARM", "::", "SUBrr", ":", "case", "ARM", "::", "ADDrr", ":", "case", "ARM", "::", "ORRrr", ":", "case", "ARM", "::", "EORrr", ":", "case", "ARM", "::", "t2SUBrr", ":", "case", "ARM", "::", "t2ADDrr", ":", "case", "ARM", "::", "t2ORRrr", ":", "case", "ARM", "::", "t2EORrr", ":", "{", "Commute", "=", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "Reg", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";", "case", "ARM", "::", "SUBrr", ":", "{", "if", "(", "Commute", ")", "return", "false", ";", "ImmVal", "=", "-", "ImmVal", ";", "NewUseOpc", "=", "ARM", "::", "SUBri", ";", "}", "case", "ARM", "::", "ADDrr", ":", "case", "ARM", "::", "ORRrr", ":", "case", "ARM", "::", "EORrr", ":", "{", "if", "(", "!", "<STR_LIT>", "::", "<STR_LIT>", "(", "ImmVal", ")", ")", "return", "false", ";", "SOImmValV1", "=", "(", "uint32_t", ")", "<STR_LIT>", "::", "<STR_LIT>", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "<STR_LIT>", "::", "<STR_LIT>", "(", "ImmVal", ")", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";", "case", "ARM", "::", "ADDrr", ":", "NewUseOpc", "=", "ARM", "::", "ADDri", ";", "break", ";", "case", "ARM", "::", "ORRrr", ":", "NewUseOpc", "=", "ARM", "::", "ORRri", ";", "break", ";", "case", "ARM", "::", "EORrr", ":", "NewUseOpc", "=", "ARM", "::", "EORri", ";", "break", ";", "}", "break", ";", "}", "case", "ARM", "::", "t2SUBrr", ":", "{", "if", "(", "Commute", ")", "return", "false", ";", "ImmVal", "=", "-", "ImmVal", ";", "NewUseOpc", "=", "ARM", "::", "t2SUBri", ";", "}", "case", "ARM", "::", "t2ADDrr", ":", "case", "ARM", "::", "t2ORRrr", ":", "case", "ARM", "::", "t2EORrr", ":", "{", "if", "(", "!", "<STR_LIT>", "::", "<STR_LIT>", "(", "ImmVal", ")", ")", "return", "false", ";", "SOImmValV1", "=", "(", "uint32_t", ")", "<STR_LIT>", "::", "<STR_LIT>", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "<STR_LIT>", "::", "<STR_LIT>", "(", "ImmVal", ")", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";", "case", "ARM", "::", "t2ADDrr", ":", "NewUseOpc", "=", "ARM", "::", "t2ADDri", ";", "break", ";", "case", "ARM", "::", "t2ORRrr", ":", "NewUseOpc", "=", "ARM", "::", "t2ORRri", ";", "break", ";", "case", "ARM", "::", "t2EORrr", ":", "NewUseOpc", "=", "ARM", "::", "t2EORri", ";", "break", ";", "}", "break", ";", "}", "}", "}", "}", "unsigned", "OpIdx", "=", "Commute", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "Reg1", "=", "UseMI", "->", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "bool", "isKill", "=", "UseMI", "->", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "unsigned", "NewReg", "=", "MRI", "->", "createVirtualRegister", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "*", "UseMI", "->", "getParent", "(", ")", ",", "UseMI", ",", "UseMI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "NewUseOpc", ")", ",", "NewReg", ")", ".", "addReg", "(", "Reg1", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addImm", "(", "SOImmValV1", ")", ")", ")", ";", "UseMI", "->", "setDesc", "(", "get", "(", "NewUseOpc", ")", ")", ";", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "NewReg", ")", ";", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", ")", ";", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "SOImmValV2", ")", ";", "DefMI", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}" ]
[ "Reg", "is", "known", "to", "be", "defined", "by", "a", "move", "immediate", "instruction", ",", "try", "to", "fold", "the", "immediate", "into", "the", "use", "instruction", "." ]
GCC
arm
CPP
stmt_completion
CPU
621,424
[ "_", "_", "a", ")", ";" ]
[ "vget_low_f16", "(", "float16x8_t", "_", "_", "a", ")", "{", "return", "_", "_", "builtin_neon_vget_lowv8hf", "(" ]
LLVM
AArch64
TD
stmt_completion
CPU
621,425
[ "v8i8", ">", ";" ]
[ "def", "_8b", ":", "NeonI_Permute", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opcode", ",", "asmop", ",", "VPR64", ",", "<STR_LIT>", ",", "opnode", "," ]
GCC
i386
CPP
program_repair
CPU
621,426
[ "<FIXS>", "NULL", ",", "NULL", ")", ";", "<FIXE>" ]
[ "}", "elsecmp", "=", "ix86_expand_sse_cmp", "(", "operands", "[", "<NUM_LIT>", "]", ",", "code", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "<BUGS>", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "<BUGE>", "if", "(", "operands", "[", "<NUM_LIT>", "]", "!=", "cmp", ")", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "cmp", ")", ";" ]
LLVM
AArch64
TD
next_suggestion
CPU
621,427
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ra", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "Ra", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";" ]
GCC
tilegx
MD
next_suggestion
VLIW
621,428
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extend", ":", "I48MODE", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM
PowerPC
TD
stmt_completion
CPU
621,429
[ ")", "]", ">", ",", "RegConstraint", "<", "<STR_LIT>", ">", ",", "NoEncode", "<", "<STR_LIT>", ">", ",", "AltVSXFMARel", ";" ]
[ "def", "XSNMSUBADP", ":", "XX3Form", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "vsfrc", ":", "$", "XT", ")", ",", "(", "ins", "vsfrc", ":", "$", "XTi", ",", "vsfrc", ":", "$", "XA", ",", "vsfrc", ":", "$", "XB", ")", ",", "<STR_LIT>", ",", "IIC_VecFP", ",", "[", "(", "set", "f64", ":", "$", "XT", ",", "(", "fneg", "(", "fma", "f64", ":", "$", "XA", ",", "f64", ":", "$", "XB", ",", "(", "fneg", "f64", ":", "$", "XTi", ")", ")", ")" ]
LLVM
X86
CPP
next_suggestion
CPU
621,430
[ "}" ]
[ "if", "(", "ExperimentalVectorWideningLegalization", "&&", "VT", ".", "getVectorNumElements", "(", ")", "!=", "<NUM_LIT>", "&&", "VT", ".", "getVectorElementType", "(", ")", ".", "getSimpleVT", "(", ")", "!=", "MVT", "::", "i1", ")", "return", "TypeWidenVector", ";", "return", "TargetLoweringBase", "::", "getPreferredVectorAction", "(", "VT", ")", ";" ]
GCC
i386
CPP
stmt_completion
CPU
621,431
[ "_", "_", "A", ",", "_", "_", "m128d", "_", "_", "B", ",", "const", "int", "_", "_", "imm", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_shuffle_pd", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128d" ]
GCC
tilepro
CPP
stmt_completion
VLIW
621,432
[ "<NUM_LIT>", ":" ]
[ "const", "struct", "insn_operand_data", "*", "insn_op", ";", "if", "(", "arg", "==", "error_mark_node", ")", "return", "NULL_RTX", ";", "if", "(", "opnum", ">", "MAX_BUILTIN_ARGS", ")", "return", "NULL_RTX", ";", "insn_op", "=", "&", "insn_data", "[", "icode", "]", ".", "operand", "[", "opnum", "]", ";", "op", "[", "opnum", "]", "=", "expand_expr", "(", "arg", ",", "NULL_RTX", ",", "insn_op", "->", "mode", ",", "EXPAND_NORMAL", ")", ";", "if", "(", "!", "(", "*", "insn_op", "->", "predicate", ")", "(", "op", "[", "opnum", "]", ",", "insn_op", "->", "mode", ")", ")", "op", "[", "opnum", "]", "=", "copy_to_mode_reg", "(", "insn_op", "->", "mode", ",", "op", "[", "opnum", "]", ")", ";", "if", "(", "!", "(", "*", "insn_op", "->", "predicate", ")", "(", "op", "[", "opnum", "]", ",", "insn_op", "->", "mode", ")", ")", "{", "error_at", "(", "EXPR_LOCATION", "(", "exp", ")", ",", "<STR_LIT>", "operand must be an immediate of the right size", "<STR_LIT>", ")", ";", "return", "const0_rtx", ";", "}", "opnum", "++", ";", "}", "if", "(", "nonvoid", ")", "{", "machine_mode", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "!", "target", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "op", "[", "<NUM_LIT>", "]", "=", "target", ";", "}", "fn", "=", "GEN_FCN", "(", "icode", ")", ";", "switch", "(", "opnum", ")", "{", "case", "<NUM_LIT>", ":", "pat", "=", "fn", "(", "NULL_RTX", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "fn", "(", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "fn", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "fn", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "fn", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case" ]
GCC
arm
MD
stmt_completion
CPU
621,433
[ "V2DI", "]", ")" ]
[ "(", "define_mode_iterator", "VDQI", "[", "V8QI", "V16QI", "V4HI", "V8HI", "V2SI", "V4SI" ]
GCC
aarch64
CPP
next_suggestion
CPU
621,434
[ "}" ]
[ "vrndaq_f32", "(", "float32x4_t", "_", "_", "a", ")", "{", "return", "_", "_", "builtin_aarch64_roundv4sf", "(", "_", "_", "a", ")", ";" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
621,435
[ "reorganizeBlockLayout", "(", "BIL", ",", "MBB", ")", ";" ]
[ "MachineBasicBlock", "*", "MBB", "=", "BIL", ".", "back", "(", ")", "->", "getParent", "(", ")", ";", "handleSpecialCases", "(", "BIL", ",", "MBB", ")", ";" ]
LLVM
ARM
CPP
next_suggestion
CPU
621,436
[ "}" ]
[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "if", "(", "M", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "M", "[", "i", "]", "!=", "(", "int", ")", "(", "NumElts", "-", "<NUM_LIT>", "-", "i", ")", ")", "return", "false", ";", "return", "true", ";" ]
GCC
nds32
CPP
next_suggestion
CPU
621,437
[ "snprintf", "(", "pattern", ",", "sizeof", "(", "pattern", ")", ",", "<STR_LIT>", "push.s\\t%s{%s%s%s }", "<STR_LIT>", ",", "push_en4_only_p", "?", "<STR_LIT>", "<STR_LIT>", ":", "<STR_LIT>", "%0, %1, ", "<STR_LIT>", ",", "cfun", "->", "machine", "->", "fp_size", "?", "<STR_LIT>", " $fp", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ",", "cfun", "->", "machine", "->", "gp_size", "?", "<STR_LIT>", " $gp", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ",", "cfun", "->", "machine", "->", "lp_size", "?", "<STR_LIT>", " $lp", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", ";" ]
[ "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "sp_adjust", ")", ";", "}", "else", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", ")", ";", "}", "}", "snprintf", "(", "pattern", ",", "sizeof", "(", "pattern", ")", ",", "<STR_LIT>", "push25\\t%%0, %%1", "<STR_LIT>", ")", ";", "}", "else", "{", "int", "push_en4_only_p", "=", "<NUM_LIT>", ";", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "rb_callee_saved", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "re_callee_saved", ")", ";", "if", "(", "!", "cfun", "->", "machine", "->", "fp_size", "&&", "!", "cfun", "->", "machine", "->", "gp_size", "&&", "!", "cfun", "->", "machine", "->", "lp_size", "&&", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "SP_REGNUM", "&&", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "SP_REGNUM", ")", "{", "return", "<STR_LIT>", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "SP_REGNUM", "&&", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "SP_REGNUM", ")", "push_en4_only_p", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
621,438
[ "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM
ARM
CPP
next_suggestion
CPU
621,439
[ "case", "CallingConv", "::", "C", ":", "{" ]
[ "switch", "(", "CC", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported calling convention", "<STR_LIT>", ")", ";", "case", "CallingConv", "::", "Fast", ":", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "!", "isVarArg", ")", "{", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "return", "(", "Return", "?", "RetFastCC_ARM_APCS", ":", "FastCC_ARM_APCS", ")", ";", "return", "(", "Return", "?", "RetCC_ARM_AAPCS_VFP", ":", "CC_ARM_AAPCS_VFP", ")", ";", "}" ]
LLVM
PIC16
CPP
stmt_completion
MPU
621,440
[ "[", "i", "]", ";" ]
[ "DIArray", "Elements", "=", "CTy", ".", "getTypeArray", "(", ")", ";", "unsigned", "short", "size", "=", "<NUM_LIT>", ";", "unsigned", "short", "Dimension", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "N", "=", "Elements", ".", "getNumElements", "(", ")", ";", "i", "<", "N", ";", "++", "i", ")", "{", "DIDescriptor", "Element", "=", "Elements", ".", "getElement", "(", "i", ")", ";", "if", "(", "Element", ".", "getTag", "(", ")", "==", "dwarf", "::", "DW_TAG_subrange_type", ")", "{", "TypeNo", "=", "TypeNo", "<<", "<STR_LIT>", "::", "<STR_LIT>", ";", "TypeNo", "=", "TypeNo", "|", "<STR_LIT>", "::", "<STR_LIT>", ";", "DISubrange", "SubRange", "=", "DISubrange", "(", "Element", ".", "getGV", "(", ")", ")", ";", "Dimension", "[", "i", "]", "=", "SubRange", ".", "getHi", "(", ")", "-", "SubRange", ".", "getLo", "(", ")", "+", "<NUM_LIT>", ";", "Aux", "[", "<NUM_LIT>", "+", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "]", "=", "Dimension", "[", "i", "]", ";", "Aux", "[", "<NUM_LIT>", "+", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "]", "=", "Dimension", "[", "i", "]", ">>", "<NUM_LIT>", ";", "size", "=", "size", "*", "Dimension" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
621,441
[ "->", "getFPAccuracy", "(", ")", ">=", "<NUM_LIT>", ";" ]
[ "return", "SqrtFMF", ".", "approxFunc", "(", ")", "||", "HasUnsafeFPMath", "||", "SqrtOp" ]
LLVM
Alpha
CPP
stmt_completion
MPU
621,442
[ "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
[ "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "else", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addReg", "(" ]
LLVM
TPC
TD
stmt_completion
Virtual ISA
621,443
[ "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{" ]
GCC
s390
MD
next_suggestion
MPU
621,444
[ "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
621,445
[ "bits", "<", "<NUM_LIT>", ">", "Pu", ";" ]
[ "def", "C2_vmux", ":", "ALU64_rr", "<", "(", "outs", "DoubleRegs", ":", "$", "Rd", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu", ",", "DoubleRegs", ":", "$", "Rs", ",", "DoubleRegs", ":", "$", "Rt", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "<STR_LIT>", ",", "ALU64_tc_1_SLOT23", ">", "{", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "Rd", ";" ]
LLVM
XCore
CPP
stmt_completion
MPU
621,446
[ "push_back", "(", "Entry", ")", ";" ]
[ "const", "TargetLowering", "&", "TLI", "=", "*", "DAG", ".", "getSubtarget", "(", ")", ".", "getTargetLowering", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", "." ]
GCC
h8300
CPP
program_repair
MPU
621,447
[ "<FIXS>", "else", "if", "(", "shift_type", "!=", "SHIFT_ASHIFTRT", ")", "<FIXE>" ]
[ "*", "cc_valid_p", "=", "<NUM_LIT>", ";", "return", "SHIFT_SPECIAL", ";", "}", "<BUGS>", "else", "<BUGE>", "{", "*", "assembler_p", "=", "rotate_one", "[", "cpu", "]", "[", "shift_type", "]", "[", "shift_mode", "]", ";", "if", "(", "TARGET_H8300S", ")" ]
LLVM
AVR
CPP
stmt_completion
MPU
621,448
[ "invalid register on avrtiny", "<STR_LIT>", ")", ";" ]
[ "bool", "AVRAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "Loc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "{", "MCInst", "Inst", ";", "unsigned", "MatchResult", "=", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ",", "MatchingInlineAsm", ")", ";", "switch", "(", "MatchResult", ")", "{", "case", "Match_Success", ":", "return", "emit", "(", "Inst", ",", "Loc", ",", "Out", ")", ";", "case", "Match_MissingFeature", ":", "return", "missingFeature", "(", "Loc", ",", "ErrorInfo", ")", ";", "case", "Match_InvalidOperand", ":", "return", "invalidOperand", "(", "Loc", ",", "Operands", ",", "ErrorInfo", ")", ";", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", "invalid instruction", "<STR_LIT>", ")", ";", "case", "Match_InvalidRegisterOnTiny", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>" ]
LLVM
PowerPC
CPP
program_repair
CPU
621,449
[ "<FIXS>", "STBRX", "=", "ISD", "::", "FIRST_TARGET_MEMORY_OPCODE", ",", "<FIXE>" ]
[ "VADD_SPLAT", ",", "<BUGS>", "STD_32", "=", "ISD", "::", "FIRST_TARGET_MEMORY_OPCODE", ",", "STBRX", ",", "<BUGE>" ]
GCC
arm
CPP
stmt_completion
CPU
621,450
[ "_", "b", ")", ";" ]
[ "vrshlq_u32", "(", "uint32x4_t", "_", "_", "a", ",", "int32x4_t", "_", "_", "b", ")", "{", "return", "(", "uint32x4_t", ")", "_", "_", "builtin_neon_vrshluv4si", "(", "(", "int32x4_t", ")", "_", "_", "a", ",", "_" ]
LLVM
Hexagon
TD
next_suggestion
DSP
621,451
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pu", ";" ]
[ "def", "C2_muxii", ":", "ALU32Inst", "<", "(", "outs", "IntRegs", ":", "$", "Rd", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu", ",", "s8Ext", ":", "$", "s8", ",", "s8Imm", ":", "$", "S8", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "i32", "IntRegs", ":", "$", "Rd", ")", ",", "(", "i32", "(", "select", "I1", ":", "$", "Pu", ",", "s32ImmPred", ":", "$", "s8", ",", "s8ImmPred", ":", "$", "S8", ")", ")", ")", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Pu", ";", "bits", "<", "<NUM_LIT>", ">", "s8", ";", "bits", "<", "<NUM_LIT>", ">", "S8", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
X86
TD
next_suggestion
CPU
621,452
[ "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]
[ "def", "ICXWriteResGroup200", ":", "SchedWriteRes", "<", "[", "ICXPort1", ",", "ICXPort05", ",", "ICXPort6", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
GCC
i386
CPP
stmt_completion
CPU
621,453
[ "(", "_", "_", "v16qi", ")", "_", "_", "A", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_haddd_epu8", "(", "_", "_", "m128i", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_vphaddubd", "(" ]
LLVM
Hexagon
TD
next_suggestion
DSP
621,454
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
GCC
arm
CPP
next_suggestion
CPU
621,455
[ "}" ]
[ "vreinterpretq_u16_u32", "(", "uint32x4_t", "_", "_", "a", ")", "{", "return", "(", "uint16x8_t", ")", "_", "_", "a", ";" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
621,456
[ ")", "const", "{" ]
[ "bool", "HexagonMCExpr", "::", "s23_2_reloc", "(" ]
LLVM
Hexagon
TD
stmt_completion
DSP
621,457
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue" ]
GCC
i386
MD
stmt_completion
CPU
621,458
[ "(", "const_int", "<NUM_LIT>", ")" ]
[ "(", "any_extend", ":", "V4SI", "(", "vec_select", ":", "V4QI", "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")" ]
LLVM
ARCompact
CPP
stmt_completion
MPU
621,459
[ "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]
[ "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DestReg", ")", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
621,460
[ "bits", "<", "<NUM_LIT>", ">", "n1", ";" ]
[ "class", "Enc_7a0ea6", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Rd16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd16", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC
arm
MD
program_repair
CPU
621,461
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float_truncate", ":", "SF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", ")" ]
LLVM
AMDGPU
CPP
program_repair
GPU
621,462
[ "<FIXS>", "getActionDefinitionsBuilder", "(", "G_GEP", ")", ".", "legalForCartesianProduct", "(", "AddrSpaces64", ",", "{", "S64", "}", ")", ".", "legalForCartesianProduct", "(", "AddrSpaces32", ",", "{", "S32", "}", ")", ".", "scalarize", "(", "<NUM_LIT>", ")", ";", "<FIXE>" ]
[ ".", "legalFor", "(", "{", "S32", ",", "S64", "}", ")", ".", "scalarize", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "for", "(", "LLT", "PtrTy", ":", "AddrSpaces", ")", "{", "LLT", "IdxTy", "=", "LLT", "::", "scalar", "(", "PtrTy", ".", "getSizeInBits", "(", ")", ")", ";", "setAction", "(", "{", "G_GEP", ",", "PtrTy", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "<NUM_LIT>", ",", "IdxTy", "}", ",", "Legal", ")", ";", "}", "setAction", "(", "{", "G_GEP", ",", "S64", "}", ",", "Legal", ")", ";", "<BUGE>", "setAction", "(", "{", "G_BLOCK_ADDR", ",", "CodePtr", "}", ",", "Legal", ")", ";" ]
GCC
gcn
MD
next_suggestion
GPU
621,463
[ "V16HF", "V16SF", "V16DF" ]
[ "[", "V2HF", "V2SF", "V2DF", "V4HF", "V4SF", "V4DF", "V8HF", "V8SF", "V8DF", "V16HF", "V16SF", "V16DF", "V32HF", "V32SF", "V32DF", "V64HF", "V64SF", "V64DF", "]", ")", "(", "define_mode_iterator", "SV_FP", "[", "HF", "SF", "DF", "V2HF", "V2SF", "V2DF", "V4HF", "V4SF", "V4DF", "V8HF", "V8SF", "V8DF" ]
GCC
aarch64
MD
stmt_completion
CPU
621,464
[ "=", "<NUM_LIT>" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "BLK", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_MB", ")", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_MEM", "(", "BLKmode", ",", "gen_rtx_SCRATCH", "(", "Pmode", ")", ")", "MEM_VOLATILE_P", "(", "operands", "[", "<NUM_LIT>", "]", ")" ]
GCC
s390
MD
next_suggestion
MPU
621,465
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
621,466
[ "(", ")", ";" ]
[ "static", "bool", "isBFloat2", "(", "Type", "*", "Ty", ")", "{", "FixedVectorType", "*", "VT", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "Ty", ")", ";", "return", "VT", "&&", "VT", "->", "getNumElements", "(", ")", "==", "<NUM_LIT>", "&&", "VT", "->", "getElementType", "(", ")", "->", "isBFloatTy" ]
LLVM
PowerPC
TD
stmt_completion
CPU
621,467
[ "<STR_LIT>", ",", "SDTIntBinOp", ">", ";" ]
[ "def", "PPCaddiTlsldL", ":", "SDNode", "<" ]
GCC
sh
MD
next_suggestion
CPU
621,468
[ "}" ]
[ "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "FPSCR_STAT_REG", ")", ")", "(", "use", "(", "reg", ":", "SI", "FPSCR_MODES_REG", ")", ")", "]", "<STR_LIT>", "{", "return", "output_ieee_ccmpeq", "(", "insn", ",", "operands", ")" ]
GCC
ia64
MD
next_suggestion
CPU
621,469
[ "<STR_LIT>" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "IMODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "IMODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM
Hexagon
TD
stmt_completion
DSP
621,470
[ "Qs4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM
AArch64
TD
next_suggestion
CPU
621,471
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "ZAt", ";" ]
[ "def", "_D", ":", "sme_mem_st_ss_inst", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "mnemonic", "#", "<STR_LIT>", ",", "!", "if", "(", "is_col", ",", "TileVectorOpV64", ",", "TileVectorOpH64", ")", ",", "is_col", ",", "sme_elm_idx0_1", ",", "GPR64shifted64", ">", "{", "bits", "<", "<NUM_LIT>", ">", "ZAt", ";", "bits", "<", "<NUM_LIT>", ">", "imm", ";" ]
GCC
arm
MD
next_suggestion
CPU
621,472
[ ")" ]
[ "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CCFP", "VFPCC_REGNUM", ")", "(", "compare", ":", "CCFP", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "reg", ":", "CCFP", "CC_REGNUM", ")", "(", "reg", ":", "CCFP", "VFPCC_REGNUM", ")", ")", "]", "<STR_LIT>" ]
LLVM
Sparc
CPP
program_repair
CPU
621,473
[ "<FIXS>", ":", "MachineFunctionPass", "(", "&", "ID", ")", ",", "TM", "(", "tm", ")", ",", "TII", "(", "tm", ".", "getInstrInfo", "(", ")", ")", "{", "}", "<FIXE>" ]
[ "static", "char", "ID", ";", "Filler", "(", "TargetMachine", "&", "tm", ")", "<BUGS>", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TM", "(", "tm", ")", ",", "TII", "(", "tm", ".", "getInstrInfo", "(", ")", ")", "{", "}", "<BUGE>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>", "SPARC Delay Slot Filler", "<STR_LIT>", ";" ]
LLVM
ARM
CPP
next_suggestion
CPU
621,474
[ "CopyOpc", "=", "ARM", "::", "tMOVr", ";" ]
[ "void", "llvm", "::", "emitThumbRegPlusImmediate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "DebugLoc", "&", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "BaseReg", ",", "int", "NumBytes", ",", "const", "TargetInstrInfo", "&", "TII", ",", "const", "ARMBaseRegisterInfo", "&", "MRI", ",", "unsigned", "MIFlags", ")", "{", "bool", "isSub", "=", "NumBytes", "<", "<NUM_LIT>", ";", "unsigned", "Bytes", "=", "(", "unsigned", ")", "NumBytes", ";", "if", "(", "isSub", ")", "Bytes", "=", "-", "NumBytes", ";", "int", "CopyOpc", "=", "<NUM_LIT>", ";", "unsigned", "CopyBits", "=", "<NUM_LIT>", ";", "unsigned", "CopyScale", "=", "<NUM_LIT>", ";", "bool", "CopyNeedsCC", "=", "false", ";", "int", "ExtraOpc", "=", "<NUM_LIT>", ";", "unsigned", "ExtraBits", "=", "<NUM_LIT>", ";", "unsigned", "ExtraScale", "=", "<NUM_LIT>", ";", "bool", "ExtraNeedsCC", "=", "false", ";", "if", "(", "DestReg", "==", "ARM", "::", "SP", ")", "{", "if", "(", "BaseReg", "==", "ARM", "::", "SP", ")", "{", "}", "else", "{", "CopyOpc", "=", "ARM", "::", "tMOVr", ";", "CopyBits", "=", "<NUM_LIT>", ";", "}", "ExtraOpc", "=", "isSub", "?", "ARM", "::", "tSUBspi", ":", "ARM", "::", "tADDspi", ";", "ExtraBits", "=", "<NUM_LIT>", ";", "ExtraScale", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "isARMLowRegister", "(", "DestReg", ")", ")", "{", "if", "(", "BaseReg", "==", "ARM", "::", "SP", ")", "{", "assert", "(", "!", "isSub", "&&", "<STR_LIT>", "Thumb1 does not have tSUBrSPi", "<STR_LIT>", ")", ";", "CopyOpc", "=", "ARM", "::", "tADDrSPi", ";", "CopyBits", "=", "<NUM_LIT>", ";", "CopyScale", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "DestReg", "==", "BaseReg", ")", "{", "}", "else", "if", "(", "isARMLowRegister", "(", "BaseReg", ")", ")", "{", "CopyOpc", "=", "isSub", "?", "ARM", "::", "tSUBi3", ":", "ARM", "::", "tADDi3", ";", "CopyBits", "=", "<NUM_LIT>", ";", "CopyNeedsCC", "=", "true", ";", "}", "else", "{", "CopyOpc", "=", "ARM", "::", "tMOVr", ";", "CopyBits", "=", "<NUM_LIT>", ";", "}", "ExtraOpc", "=", "isSub", "?", "ARM", "::", "tSUBi8", ":", "ARM", "::", "tADDi8", ";", "ExtraBits", "=", "<NUM_LIT>", ";", "ExtraNeedsCC", "=", "true", ";", "}", "else", "{", "if", "(", "DestReg", "==", "BaseReg", ")", "{", "}", "else", "{", "CopyOpc", "=", "ARM", "::", "tMOVr", ";", "CopyBits", "=", "<NUM_LIT>", ";", "}", "ExtraOpc", "=", "<NUM_LIT>", ";", "}", "assert", "(", "(", "(", "Bytes", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "||", "ExtraScale", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Unaligned offset, but all instructions require alignment", "<STR_LIT>", ")", ";", "unsigned", "CopyRange", "=", "(", "(", "<NUM_LIT>", "<<", "CopyBits", ")", "-", "<NUM_LIT>", ")", "*", "CopyScale", ";", "if", "(", "CopyOpc", "&&", "Bytes", "<", "CopyScale", ")", "{" ]
LLVM
ARM
TD
next_suggestion
CPU
621,475
[ "class", "BinOpWithFlagFrag", "<", "dag", "res", ">", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "LHS", ",", "node", ":", "$", "RHS", ",", "node", ":", "$", "FLAG", ")", ",", "res", ">", ";" ]
[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "~", "(", "int", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "imm16_31", ":", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "int32_t", ")", "Imm", ">", "=", "<NUM_LIT>", "&", "&", "(", "int32_t", ")", "Imm", "<", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "sext_16_node", ":", "PatLeaf", "<", "(", "i32", "GPR", ":", "$", "a", ")", ",", "[", "{", "return", "CurDAG", "-", ">", "ComputeNumSignBits", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "hi16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "(", "uint32_t", ")", "N", "-", ">", "getZExtValue", "(", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "lo16AllZero", ":", "PatLeaf", "<", "(", "i32", "imm", ")", ",", "[", "{", "return", "(", "(", "(", "uint32_t", ")", "N", "-", ">", "getZExtValue", "(", ")", ")", "&", "<NUM_LIT>", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ",", "hi16", ">", ";" ]
GCC
mips
MD
stmt_completion
CPU
621,476
[ "<STR_LIT>", ")" ]
[ "<STR_LIT>", "(", "if_then_else", "(", "match_test", "<STR_LIT>", ")", "(", "match_test" ]
GCC
mep
MD
program_repair
CPU
621,477
[ "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "]", "<NUM_LIT>", ")", ")", "]", "<FIXE>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "<BUGS>", "]", "<NUM_LIT>", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
ARM64
CPP
next_suggestion
CPU
621,478
[ "}" ]
[ "static", "bool", "shouldConvertUse", "(", "const", "Constant", "*", "Cst", ",", "const", "Instruction", "*", "Instr", ",", "unsigned", "OpIdx", ")", "{", "if", "(", "isa", "<", "const", "ShuffleVectorInst", ">", "(", "Instr", ")", "&&", "OpIdx", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "isa", "<", "const", "ExtractValueInst", ">", "(", "Instr", ")", "&&", "OpIdx", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "isa", "<", "const", "InsertValueInst", ">", "(", "Instr", ")", "&&", "OpIdx", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "isa", "<", "const", "AllocaInst", ">", "(", "Instr", ")", "&&", "OpIdx", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "isa", "<", "const", "LoadInst", ">", "(", "Instr", ")", "&&", "OpIdx", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "isa", "<", "const", "StoreInst", ">", "(", "Instr", ")", "&&", "OpIdx", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "isa", "<", "const", "GetElementPtrInst", ">", "(", "Instr", ")", "&&", "OpIdx", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "isa", "<", "const", "LandingPadInst", ">", "(", "Instr", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "const", "SwitchInst", ">", "(", "Instr", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "const", "IndirectBrInst", ">", "(", "Instr", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "const", "IntrinsicInst", ">", "(", "Instr", ")", ")", "return", "false", ";", "const", "CallInst", "*", "CI", "=", "dyn_cast", "<", "const", "CallInst", ">", "(", "Instr", ")", ";", "if", "(", "CI", "&&", "isa", "<", "const", "InlineAsm", ">", "(", "CI", "->", "getCalledValue", "(", ")", ")", ")", "return", "false", ";", "return", "true", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
621,479
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "def", "A6_vminub_RdP", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ",", "PredRegs", ":", "$", "Pe4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_f9058dd7", ",", "TypeM", ">", ",", "Enc_d2c7f1", ",", "Requires", "<", "[", "HasV62", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicateLate", "=", "<NUM_LIT>", ";" ]
LLVM
AArch64
TD
stmt_completion
CPU
621,480
[ "<STR_LIT>", ",", "adrlabel", ",", "[", "]", ">", ";" ]
[ "def", "ADR", ":", "ADRI", "<", "<NUM_LIT>", "," ]
LLVM
R600
TD
next_suggestion
GPU
621,481
[ "let", "DATA_FORMAT", "=", "<NUM_LIT>", ";" ]
[ "let", "DST_REL", "=", "<NUM_LIT>", ";", "let", "USE_CONST_FIELDS", "=", "<NUM_LIT>", ";", "let", "NUM_FORMAT_ALL", "=", "<NUM_LIT>", ";", "let", "FORMAT_COMP_ALL", "=", "<NUM_LIT>", ";", "let", "SRF_MODE_ALL", "=", "<NUM_LIT>", ";", "let", "MEGA_FETCH_COUNT", "=", "<NUM_LIT>", ";", "let", "DST_SEL_X", "=", "<NUM_LIT>", ";", "let", "DST_SEL_Y", "=", "<NUM_LIT>", ";", "let", "DST_SEL_Z", "=", "<NUM_LIT>", ";", "let", "DST_SEL_W", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
621,482
[ "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{" ]
[ "def", "A2_addh_h16_sat_hh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":" ]
LLVM
AArch64
TD
next_suggestion
CPU
621,483
[ "let", "ParserMethod", "=", "<STR_LIT>", ";" ]
[ "def", "GPR64as32Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";" ]
GCC
arm
CPP
next_suggestion
CPU
621,484
[ "emit_move_insn", "(", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "next_hi_reg", ")", ")", ";" ]
[ "offset", "=", "bit_count", "(", "l_mask", ")", "*", "UNITS_PER_WORD", ";", "}", "x", "=", "GEN_INT", "(", "offset", "+", "<NUM_LIT>", "+", "crtl", "->", "args", ".", "pretend_args_size", ")", ";", "emit_insn", "(", "gen_addsi3", "(", "work_reg", ",", "stack_pointer_rtx", ",", "x", ")", ")", ";", "x", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", "+", "<NUM_LIT>", ")", ";", "x", "=", "gen_frame_mem", "(", "SImode", ",", "x", ")", ";", "emit_move_insn", "(", "x", ",", "work_reg", ")", ";", "if", "(", "l_mask", ")", "{", "x", "=", "gen_rtx_REG", "(", "SImode", ",", "PC_REGNUM", ")", ";", "emit_move_insn", "(", "work_reg", ",", "x", ")", ";", "x", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", "+", "<NUM_LIT>", ")", ";", "x", "=", "gen_frame_mem", "(", "SImode", ",", "x", ")", ";", "emit_move_insn", "(", "x", ",", "work_reg", ")", ";", "emit_move_insn", "(", "work_reg", ",", "arm_hfp_rtx", ")", ";", "x", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ";", "x", "=", "gen_frame_mem", "(", "SImode", ",", "x", ")", ";", "emit_move_insn", "(", "x", ",", "work_reg", ")", ";", "}", "else", "{", "emit_move_insn", "(", "work_reg", ",", "arm_hfp_rtx", ")", ";", "x", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ";", "x", "=", "gen_frame_mem", "(", "SImode", ",", "x", ")", ";", "emit_move_insn", "(", "x", ",", "work_reg", ")", ";", "x", "=", "gen_rtx_REG", "(", "SImode", ",", "PC_REGNUM", ")", ";", "emit_move_insn", "(", "work_reg", ",", "x", ")", ";", "x", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", "+", "<NUM_LIT>", ")", ";", "x", "=", "gen_frame_mem", "(", "SImode", ",", "x", ")", ";", "emit_move_insn", "(", "x", ",", "work_reg", ")", ";", "}", "x", "=", "gen_rtx_REG", "(", "SImode", ",", "LR_REGNUM", ")", ";", "emit_move_insn", "(", "work_reg", ",", "x", ")", ";", "x", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", "+", "<NUM_LIT>", ")", ";", "x", "=", "gen_frame_mem", "(", "SImode", ",", "x", ")", ";", "emit_move_insn", "(", "x", ",", "work_reg", ")", ";", "x", "=", "GEN_INT", "(", "offset", "+", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_addsi3", "(", "work_reg", ",", "stack_pointer_rtx", ",", "x", ")", ")", ";", "emit_move_insn", "(", "arm_hfp_rtx", ",", "work_reg", ")", ";", "}", "else", "if", "(", "(", "l_mask", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "||", "(", "high_regs_pushed", "==", "<NUM_LIT>", "&&", "lr_needs_saving", ")", ")", "{", "unsigned", "long", "mask", "=", "l_mask", ";", "mask", "|=", "(", "<NUM_LIT>", "<<", "thumb1_extra_regs_pushed", "(", "offsets", ",", "true", ")", ")", "-", "<NUM_LIT>", ";", "insn", "=", "thumb1_emit_multi_reg_push", "(", "mask", ",", "mask", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "lr_needs_saving", "=", "false", ";", "}", "if", "(", "high_regs_pushed", ")", "{", "unsigned", "pushable_regs", ";", "unsigned", "next_hi_reg", ";", "unsigned", "arg_regs_num", "=", "TARGET_AAPCS_BASED", "?", "crtl", "->", "args", ".", "info", ".", "aapcs_ncrn", ":", "crtl", "->", "args", ".", "info", ".", "nregs", ";", "unsigned", "arg_regs_mask", "=", "(", "<NUM_LIT>", "<<", "arg_regs_num", ")", "-", "<NUM_LIT>", ";", "for", "(", "next_hi_reg", "=", "<NUM_LIT>", ";", "next_hi_reg", ">", "LAST_LO_REGNUM", ";", "next_hi_reg", "--", ")", "if", "(", "live_regs_mask", "&", "(", "<NUM_LIT>", "<<", "next_hi_reg", ")", ")", "break", ";", "pushable_regs", "=", "l_mask", "&", "(", "~", "arg_regs_mask", ")", ";", "if", "(", "lr_needs_saving", ")", "pushable_regs", "&=", "~", "(", "<NUM_LIT>", "<<", "LR_REGNUM", ")", ";", "if", "(", "pushable_regs", "==", "<NUM_LIT>", ")", "pushable_regs", "=", "<NUM_LIT>", "<<", "thumb_find_work_register", "(", "live_regs_mask", ")", ";", "while", "(", "high_regs_pushed", ">", "<NUM_LIT>", ")", "{", "unsigned", "long", "real_regs_mask", "=", "<NUM_LIT>", ";", "unsigned", "long", "push_mask", "=", "<NUM_LIT>", ";", "for", "(", "regno", "=", "LR_REGNUM", ";", "regno", ">=", "<NUM_LIT>", ";", "regno", "--", ")", "{", "if", "(", "pushable_regs", "&", "(", "<NUM_LIT>", "<<", "regno", ")", ")", "{" ]
LLVM
ARM
TD
stmt_completion
CPU
621,485
[ ")", ")", "!", "=", "-", "<NUM_LIT>", ";" ]
[ "if", "(", "!", "MO", ".", "isFPImm", "(", ")", ")", "return", "false", ";", "return", "ARM_AM", ":", ":", "getFP32Imm", "(", "MO", ".", "getFPImm", "(", ")", "-", ">", "getValueAPF", "(" ]
GCC
mips
CPP
next_suggestion
CPU
621,486
[ "}" ]
[ "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "if", "(", "restore_p", ")", "{", "mips_add_cfa_restore", "(", "reg", ")", ";", "return", "gen_rtx_SET", "(", "VOIDmode", ",", "reg", ",", "mem", ")", ";" ]
GCC
mips
CPP
stmt_completion
CPU
621,487
[ ";" ]
[ "}", "return", "true", ";", "}", "}", "else", "{", "if", "(", "mips_symbolic_constant_p", "(", "addr", ",", "context", ",", "&", "symbol_type", ")", "&&", "mips_symbol_insns", "(", "symbol_type", ",", "mode", ")", ">", "<NUM_LIT>", "&&", "mips_split_p", "[", "symbol_type", "]", ")", "{", "if", "(", "low_out", ")", "switch", "(", "symbol_type", ")", "{", "case", "SYMBOL_GOT_DISP", ":", "*", "low_out", "=", "mips_got_load", "(", "temp", ",", "addr", ",", "SYMBOL_GOTOFF_DISP", ")", ";", "break", ";", "case", "SYMBOL_GP_RELATIVE", ":", "high", "=", "mips_pic_base_register", "(", "temp", ")", ";", "*", "low_out", "=", "gen_rtx_LO_SUM", "(", "Pmode", ",", "high", ",", "addr", ")", ";", "break", ";", "default", ":", "high", "=", "gen_rtx_HIGH", "(", "Pmode", ",", "copy_rtx", "(", "addr", ")", ")", ";", "high", "=", "mips_force_temporary", "(", "temp", ",", "high", ")", ";", "*", "low_out", "=", "gen_rtx_LO_SUM", "(", "Pmode", ",", "high", ",", "addr", ")", ";", "break", ";", "}", "return", "true" ]
LLVM
SystemZ
CPP
stmt_completion
CPU
621,488
[ "false", ";" ]
[ "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<", "<NUM_LIT>", ")", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "Opcode", ")", ")", ";", "return", "true", ";", "}", "return" ]
LLVM
AArch64
TD
stmt_completion
CPU
621,489
[ "<NUM_LIT>", ";" ]
[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=" ]
LLVM
X86
CPP
next_suggestion
CPU
621,490
[ "if", "(", "TLI", ".", "isTypeLegal", "(", "Tp", ")", "&&", "(", "(", "MemSz", "%", "Tp", ".", "getSizeInBits", "(", ")", ")", "==", "<NUM_LIT>", ")", ")", "{" ]
[ "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", ",", "MVT", "::", "i16", ",", "NewLd", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "dl", ",", "RegVT", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v16i1", ",", "Val", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Val", ",", "NewLd", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ",", "dl", ")", ";", "}", "assert", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "<STR_LIT>", "We only custom lower sext loads with SSE2.", "<STR_LIT>", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "unsigned", "RegSz", "=", "RegVT", ".", "getSizeInBits", "(", ")", ";", "ISD", "::", "LoadExtType", "Ext", "=", "Ld", "->", "getExtensionType", "(", ")", ";", "assert", "(", "(", "Ext", "==", "ISD", "::", "EXTLOAD", "||", "Ext", "==", "ISD", "::", "SEXTLOAD", ")", "&&", "<STR_LIT>", "Only anyext and sext are currently implemented.", "<STR_LIT>", ")", ";", "assert", "(", "MemVT", "!=", "RegVT", "&&", "<STR_LIT>", "Cannot extend to the same type", "<STR_LIT>", ")", ";", "assert", "(", "MemVT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", "Must load a vector from memory", "<STR_LIT>", ")", ";", "unsigned", "NumElems", "=", "RegVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "MemSz", "=", "MemVT", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "RegSz", ">", "MemSz", "&&", "<STR_LIT>", "Register size must be greater than the mem size", "<STR_LIT>", ")", ";", "if", "(", "Ext", "==", "ISD", "::", "SEXTLOAD", "&&", "RegSz", "==", "<NUM_LIT>", "&&", "!", "Subtarget", ".", "hasInt256", "(", ")", ")", "{", "SDValue", "Load", ";", "if", "(", "MemSz", "==", "<NUM_LIT>", ")", "{", "assert", "(", "TLI", ".", "isTypeLegal", "(", "MemVT", ")", "&&", "<STR_LIT>", "If the memory type is a 128-bit type, ", "<STR_LIT>", "<STR_LIT>", "it must be a legal 128-bit vector ", "<STR_LIT>", "<STR_LIT>", "type!", "<STR_LIT>", ")", ";", "Load", "=", "DAG", ".", "getLoad", "(", "MemVT", ",", "dl", ",", "Ld", "->", "getChain", "(", ")", ",", "Ld", "->", "getBasePtr", "(", ")", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "getAlignment", "(", ")", ",", "Ld", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "MemSz", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "Can't extend a type wider than 128 bits to a 256 bit vector!", "<STR_LIT>", ")", ";", "EVT", "HalfEltVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "RegVT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "EVT", "HalfVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "HalfEltVT", ",", "NumElems", ")", ";", "Load", "=", "DAG", ".", "getExtLoad", "(", "Ext", ",", "dl", ",", "HalfVecVT", ",", "Ld", "->", "getChain", "(", ")", ",", "Ld", "->", "getBasePtr", "(", ")", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "MemVT", ",", "Ld", "->", "getAlignment", "(", ")", ",", "Ld", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "}", "assert", "(", "Load", "->", "getNumValues", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Loads must carry a chain!", "<STR_LIT>", ")", ";", "SDValue", "SExt", "=", "DAG", ".", "getSExtOrTrunc", "(", "Load", ",", "dl", ",", "RegVT", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "SExt", ",", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ",", "dl", ")", ";", "}", "assert", "(", "isPowerOf2_32", "(", "RegSz", "*", "MemSz", "*", "NumElems", ")", "&&", "<STR_LIT>", "Non-power-of-two elements are not custom lowered!", "<STR_LIT>", ")", ";", "MVT", "SclrLoadTy", "=", "MVT", "::", "i8", ";", "for", "(", "MVT", "Tp", ":", "MVT", "::", "integer_valuetypes", "(", ")", ")", "{" ]
GCC
ns32k
MD
stmt_completion
MPU
621,491
[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "compare", "(", "match_operand", ":", "QI" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
621,492
[ ";" ]
[ "if", "(", "DisablePPCUnaligned", ")", "return", "false", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", "&&", "!", "VT", ".", "isVector", "(", ")", "&&", "!", "Subtarget", ".", "allowsUnalignedFPAccess", "(", ")", ")", "return", "false", ";", "if", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "isVector", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasVSX", "(", ")", ")", "{", "if", "(", "VT", "!=", "MVT", "::", "v2f64", "&&", "VT", "!=", "MVT", "::", "v2i64", "&&", "VT", "!=", "MVT", "::", "v4f32", "&&", "VT", "!=", "MVT", "::", "v4i32", ")", "return", "false", ";", "}", "else", "{", "return", "false" ]
LLVM
Hexagon
TD
stmt_completion
DSP
621,493
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
GCC
arm
CPP
stmt_completion
CPU
621,494
[ "<NUM_LIT>", ")", ";" ]
[ "if", "(", "GET_CODE", "(", "op", ")", "==", "COND_EXEC", ")", "op", "=", "COND_EXEC_CODE", "(", "op", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "PARALLEL", ")", "op", "=", "XVECEXP", "(", "op", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "op", "=", "XEXP", "(", "op", "," ]
LLVM
ARM
CPP
stmt_completion
CPU
621,495
[ "FixConv", ";" ]
[ "}", "SDLoc", "dl", "(", "N", ")", ";", "unsigned", "IntrinsicOpcode", "=", "isSigned", "?", "Intrinsic", "::", "arm_neon_vcvtfp2fxs", ":", "Intrinsic", "::", "arm_neon_vcvtfp2fxu", ";", "SDValue", "FixConv", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INTRINSIC_WO_CHAIN", ",", "dl", ",", "NumLanes", "==", "<NUM_LIT>", "?", "MVT", "::", "v2i32", ":", "MVT", "::", "v4i32", ",", "DAG", ".", "getConstant", "(", "IntrinsicOpcode", ",", "dl", ",", "MVT", "::", "i32", ")", ",", "N0", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "C", ")", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "if", "(", "IntTy", ".", "getSizeInBits", "(", ")", "<", "FloatTy", ".", "getSizeInBits", "(", ")", ")", "FixConv", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "FixConv", ")", ";", "return" ]
LLVM
AMDGPU
CPP
program_repair
GPU
621,496
[ "<FIXS>", "AMDGPUDAGToDAGISelLegacy", "::", "AMDGPUDAGToDAGISelLegacy", "(", "TargetMachine", "&", "TM", ",", "CodeGenOptLevel", "OptLevel", ")", ":", "SelectionDAGISelLegacy", "(", "ID", ",", "std", "::", "make_unique", "AMDGPUDAGToDAGISel", ">", "(", "TM", ",", "OptLevel", ")", ")", "{", "}", "char", "AMDGPUDAGToDAGISelLegacy", "::", "ID", "=", "<NUM_LIT>", ";", "<FIXE>" ]
[ "}", "while", "(", "IsModified", ")", ";", "}", "<BUGS>", "char", "AMDGPUDAGToDAGISel", "::", "ID", "=", "<NUM_LIT>", ";", "<BUGE>" ]
GCC
ia64
CPP
program_repair
CPU
621,497
[ "<FIXS>", "gcc_assert", "(", "id", ")", ";", "<FIXE>" ]
[ "tree", "decl", "=", "p", "->", "decl", ";", "tree", "id", "=", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ";", "<BUGS>", "if", "(", "!", "id", ")", "abort", "(", ")", ";", "<BUGE>", "if", "(", "!", "TREE_ASM_WRITTEN", "(", "decl", ")", "&&", "TREE_SYMBOL_REFERENCED", "(", "id", ")", ")", "{" ]
LLVM
ARM64
CPP
stmt_completion
CPU
621,498
[ "Val", "<", "<NUM_LIT>", ")", ";" ]
[ "if", "(", "!", "MCE", ")", "return", "false", ";", "int64_t", "Val", "=", "MCE", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "<NUM_LIT>", "&&" ]
GCC
sh
MD
program_repair
CPU
621,499
[ "<FIXS>", "(", "use", "(", "reg", ":", "SI", "FPSCR_MODES_REG", ")", ")", "<FIXE>" ]
[ "(", "call", "(", "mem", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "use", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGS>", "(", "use", "(", "reg", ":", "PSI", "FPSCR_REG", ")", ")", "<BUGE>", "(", "return", ")", "]", "<STR_LIT>", "{" ]