docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	ARM	CPP	next_suggestion	CPU	621,500	[ "}" ]	[ "static", "SDValue", "PerformVMOVRRDCombine", "(", "SDNode", "", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "ARMSubtarget", "", "Subtarget", ")", "{", "SDValue", "InDouble", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "InDouble", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Subtarget", "->", "hasFP64", "(", ")", ")", "return", "DCI", ".", "CombineTo", "(", "N", ",", "InDouble", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "InDouble", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDNode", "", "InNode", "=", "InDouble", ".", "getNode", "(", ")", ";", "if", "(", "ISD", "::", "isNormalLoad", "(", "InNode", ")", "&&", "InNode", "->", "hasOneUse", "(", ")", "&&", "InNode", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "f64", "&&", "InNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FrameIndex", "&&", "!", "cast", "<", "LoadSDNode", ">", "(", "InNode", ")", "->", "isVolatile", "(", ")", ")", "{", "LoadSDNode", "", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "InNode", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "LD", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewLD1", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i32", ",", "DL", ",", "LD", "->", "getChain", "(", ")", ",", "BasePtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "MVT", "::", "i32", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "NewLD2", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i32", ",", "DL", ",", "NewLD1", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "OffsetPtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "std", "::", "min", "(", "<NUM_LIT>", "U", ",", "LD", "->", "getAlignment", "(", ")", "/", "<NUM_LIT>", ")", ",", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "NewLD2", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "DCI", ".", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ")", "std", "::", "swap", "(", "NewLD1", ",", "NewLD2", ")", ";", "SDValue", "Result", "=", "DCI", ".", "CombineTo", "(", "N", ",", "NewLD1", ",", "NewLD2", ")", ";", "return", "Result", ";", "}", "return", "SDValue", "(", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,501	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "CS", "]", ";" ]
GCC	ia64	MD	next_suggestion	CPU	621,502	[ "<STR_LIT>" ]	[ "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "DI", "(", "ne", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]" ]
GCC	i386	MD	program_repair	CPU	621,503	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "match_test", "<STR_LIT>", ")", ")", ")", "<FIXE>" ]	[ "output_asm_insn", "(", "buf", ",", "operands", ")", "return", "<STR_LIT>", "}", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "and", "(", "match_test", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_test", "<STR_LIT>", ")", ")", ")", "<BUGE>", "(", "const_string", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")" ]
GCC	aarch64	MD	next_suggestion	CPU	621,504	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]	[ "(", "unspec", ":", "VSTRUCT_3QD", "[", "(", "match_operand", ":", "VSTRUCT_3QD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_LD1", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	XCore	CPP	next_suggestion	MPU	621,505	[ "}" ]	[ "XCoreSubtarget", "::", "XCoreSubtarget", "(", "const", "TargetMachine", "&", "TM", ",", "const", "Module", "&", "M", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "IsXS1A", "(", "false", ")", ",", "IsXS1B", "(", "false", ")", "{", "std", "::", "string", "CPU", "=", "<STR_LIT>", "xs1a-generic", "<STR_LIT>", ";", "ParseSubtargetFeatures", "(", "FS", ",", "CPU", ")", ";" ]
GCC	i386	MD	next_suggestion	CPU	621,506	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	Mips	CPP	next_suggestion	CPU	621,507	[ "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "&", "BB", ")", ";" ]	[ "SLTu", "=", "Mips", "::", "SLTu_MM", ";", "OR", "=", "STI", "->", "hasMips32r6", "(", ")", "?", "Mips", "::", "OR_MMR6", ":", "Mips", "::", "OR_MM", ";", "MOVN", "=", "Mips", "::", "MOVN_I_MM", ";", "MOVZ", "=", "Mips", "::", "MOVZ_I_MM", ";", "SELNEZ", "=", "STI", "->", "hasMips32r6", "(", ")", "?", "Mips", "::", "SELNEZ_MMR6", ":", "Mips", "::", "SELNEZ", ";", "SELEQZ", "=", "STI", "->", "hasMips32r6", "(", ")", "?", "Mips", "::", "SELEQZ_MMR6", ":", "Mips", "::", "SELEQZ", ";", "}", "else", "{", "LL", "=", "STI", "->", "hasMips32r6", "(", ")", "?", "(", "ArePtrs64bit", "?", "Mips", "::", "LL64_R6", ":", "Mips", "::", "LL_R6", ")", ":", "(", "ArePtrs64bit", "?", "Mips", "::", "LL64", ":", "Mips", "::", "LL", ")", ";", "SC", "=", "STI", "->", "hasMips32r6", "(", ")", "?", "(", "ArePtrs64bit", "?", "Mips", "::", "SC64_R6", ":", "Mips", "::", "SC_R6", ")", ":", "(", "ArePtrs64bit", "?", "Mips", "::", "SC64", ":", "Mips", "::", "SC", ")", ";", "SLT", "=", "Mips", "::", "SLT", ";", "SLTu", "=", "Mips", "::", "SLTu", ";", "OR", "=", "Mips", "::", "OR", ";", "MOVN", "=", "Mips", "::", "MOVN_I_I", ";", "MOVZ", "=", "Mips", "::", "MOVZ_I_I", ";", "SELNEZ", "=", "Mips", "::", "SELNEZ", ";", "SELEQZ", "=", "Mips", "::", "SELEQZ", ";", "}", "bool", "IsSwap", "=", "false", ";", "bool", "IsNand", "=", "false", ";", "bool", "IsMin", "=", "false", ";", "bool", "IsMax", "=", "false", ";", "bool", "IsUnsigned", "=", "false", ";", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Mips", "::", "ATOMIC_LOAD_NAND_I8_POSTRA", ":", "SEOp", "=", "Mips", "::", "SEB", ";", "LLVM_FALLTHROUGH", ";", "case", "Mips", "::", "ATOMIC_LOAD_NAND_I16_POSTRA", ":", "IsNand", "=", "true", ";", "break", ";", "case", "Mips", "::", "ATOMIC_SWAP_I8_POSTRA", ":", "SEOp", "=", "Mips", "::", "SEB", ";", "LLVM_FALLTHROUGH", ";", "case", "Mips", "::", "ATOMIC_SWAP_I16_POSTRA", ":", "IsSwap", "=", "true", ";", "break", ";", "case", "Mips", "::", "ATOMIC_LOAD_ADD_I8_POSTRA", ":", "SEOp", "=", "Mips", "::", "SEB", ";", "LLVM_FALLTHROUGH", ";", "case", "Mips", "::", "ATOMIC_LOAD_ADD_I16_POSTRA", ":", "Opcode", "=", "Mips", "::", "ADDu", ";", "break", ";", "case", "Mips", "::", "ATOMIC_LOAD_SUB_I8_POSTRA", ":", "SEOp", "=", "Mips", "::", "SEB", ";", "LLVM_FALLTHROUGH", ";", "case", "Mips", "::", "ATOMIC_LOAD_SUB_I16_POSTRA", ":", "Opcode", "=", "Mips", "::", "SUBu", ";", "break", ";", "case", "Mips", "::", "ATOMIC_LOAD_AND_I8_POSTRA", ":", "SEOp", "=", "Mips", "::", "SEB", ";", "LLVM_FALLTHROUGH", ";", "case", "Mips", "::", "ATOMIC_LOAD_AND_I16_POSTRA", ":", "Opcode", "=", "Mips", "::", "AND", ";", "break", ";", "case", "Mips", "::", "ATOMIC_LOAD_OR_I8_POSTRA", ":", "SEOp", "=", "Mips", "::", "SEB", ";", "LLVM_FALLTHROUGH", ";", "case", "Mips", "::", "ATOMIC_LOAD_OR_I16_POSTRA", ":", "Opcode", "=", "Mips", "::", "OR", ";", "break", ";", "case", "Mips", "::", "ATOMIC_LOAD_XOR_I8_POSTRA", ":", "SEOp", "=", "Mips", "::", "SEB", ";", "LLVM_FALLTHROUGH", ";", "case", "Mips", "::", "ATOMIC_LOAD_XOR_I16_POSTRA", ":", "Opcode", "=", "Mips", "::", "XOR", ";", "break", ";", "case", "Mips", "::", "ATOMIC_LOAD_UMIN_I8_POSTRA", ":", "case", "Mips", "::", "ATOMIC_LOAD_UMIN_I16_POSTRA", ":", "IsUnsigned", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "Mips", "::", "ATOMIC_LOAD_MIN_I8_POSTRA", ":", "case", "Mips", "::", "ATOMIC_LOAD_MIN_I16_POSTRA", ":", "IsMin", "=", "true", ";", "break", ";", "case", "Mips", "::", "ATOMIC_LOAD_UMAX_I8_POSTRA", ":", "case", "Mips", "::", "ATOMIC_LOAD_UMAX_I16_POSTRA", ":", "IsUnsigned", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "Mips", "::", "ATOMIC_LOAD_MAX_I8_POSTRA", ":", "case", "Mips", "::", "ATOMIC_LOAD_MAX_I16_POSTRA", ":", "IsMax", "=", "true", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown subword atomic pseudo for expansion!", "<STR_LIT>", ")", ";", "}", "Register", "Dest", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Ptr", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Incr", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Mask", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Mask2", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "ShiftAmnt", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "OldVal", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "BinOpRes", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "StoreVal", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "BasicBlock", "", "LLVM_BB", "=", "BB", ".", "getBasicBlock", "(", ")", ";", "MachineBasicBlock", "", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "", "sinkMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "++", "BB", ".", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "&", "BB", ",", "std", "::", "next", "(", "I", ")", ",", "BB", ".", "end", "(", ")", ")", ";" ]
GCC	s390	MD	stmt_completion	MPU	621,508	[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "intcmpcc", "(", "match_operand", ":", "VI_HW" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	621,509	[ "}" ]	[ "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "MaxReach", ")", ")", "{", "RS", "->", "addScavengingFrameIndex", "(", "MFFrame", "->", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ")", ";", "RS", "->", "addScavengingFrameIndex", "(", "MFFrame", "->", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ")", ";", "}" ]
LLVM	R600	CPP	stmt_completion	GPU	621,510	[ "{" ]	[ "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::", "PerformDAGCombine", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "{", "ConstantSDNode", "", "True", ",", "", "False", ";", "if", "(", "(", "True", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "&&", "(", "False", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "&&", "True", "->", "isAllOnesValue", "(", ")", "&&", "False", "->", "isNullValue", "(", ")", "&&", "VT", "==", "MVT", "::", "i1", ")", "{", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SETCC", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "break", ";", "}", "case", "ISD", "::", "SETCC", ":" ]
LLVM	Hexagon	TD	stmt_completion	DSP	621,511	[ ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_946df596", ",", "TypeALU64", ">", ",", "Enc_a56825", "{" ]	[ "def", "A2_xorp", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32" ]
LLVM	R600	TD	program_repair	GPU	621,512	[ "<FIXS>", "i32", ":", "$", "src0_modifiers", ",", "i1", ":", "$", "clamp", ",", "i32", ":", "$", "omod", ")", ")", ")", ")", "]", ",", "<FIXE>" ]	[ "P", ".", "Ins64", ",", "P", ".", "Asm64", ",", "!", "if", "(", "P", ".", "HasModifiers", ",", "[", "(", "set", "P", ".", "DstVT", ":", "$", "dst", ",", "(", "node", "(", "P", ".", "Src0VT", "(", "VOP3Mods0", "P", ".", "Src0VT", ":", "$", "src0", ",", "<BUGS>", "i32", ":", "$", "src0_modifiers", ",", "i32", ":", "$", "clamp", ",", "i32", ":", "$", "omod", ")", ")", ")", ")", "]", ",", "<BUGE>", "[", "(", "set", "P", ".", "DstVT", ":", "$", "dst", ",", "(", "node", "P", ".", "Src0VT", ":", "$", "src0", ")", ")", "]", ")", ",", "P", ".", "HasModifiers", ">", ";" ]
GCC	h8300	MD	next_suggestion	MPU	621,513	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "cc0", ")", "(", "compare", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
GCC	i386	CPP	program_repair	CPU	621,514	[ "<FIXS>", "return", "TARGET_AVX", "&&", "TARGET_VZEROUPPER", ";", "<FIXE>" ]	[ "static", "boolgate_insert_vzeroupper", "(", "void", ")", "{", "<BUGS>", "return", "TARGET_VZEROUPPER", ";", "<BUGE>", "}", "static", "unsigned", "int" ]
LLVM	Mips	CPP	stmt_completion	CPU	621,515	[ "MachineFunctionPass", "(", "ID", ")", "{" ]	[ "MipsDelaySlotFiller", "(", ")", ":" ]
LLVM	ARM	CPP	next_suggestion	CPU	621,516	[ "}" ]	[ "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "IFlagsStr", "=", "Tok", ".", "getString", "(", ")", ";", "unsigned", "IFlags", "=", "<NUM_LIT>", ";", "if", "(", "IFlagsStr", "!=", "<STR_LIT>", "none", "<STR_LIT>", ")", "{", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "IFlagsStr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "IFlagsStr", ".", "substr", "(", "i", ",", "<NUM_LIT>", ")", ")", ".", "Case", "(", "<STR_LIT>", "a", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "i", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "f", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", "U", ")", ";", "if", "(", "Flag", "==", "~", "<NUM_LIT>", "U", "\|\|", "(", "IFlags", "&", "Flag", ")", ")", "return", "MatchOperand_NoMatch", ";", "IFlags", "\|=", "Flag", ";", "}" ]
GCC	ia64	MD	next_suggestion	CPU	621,517	[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]	[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,518	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_addh_h16_sat_hl", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
GCC	sh	MD	program_repair	CPU	621,519	[ "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "rtx", "tmp0", "=", "gen_reg_rtx", "(", "SImode", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	621,520	[ "<NUM_LIT>", ";" ]	[ "def", "A2_vsubhs", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
GCC	arm	MD	stmt_completion	CPU	621,521	[ ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	621,522	[ "PALMetadataMap", "[", "Rsrc2Reg", "]", "\|=", "S_00B02C_EXTRA_LDS_SIZE", "(", "CurrentProgramInfo", ".", "LDSBlocks", ")", ";" ]	[ "ScratchSizeKey", "=", "PALMD", "::", "Key", "::", "ES_SCRATCH_SIZE", ";", "break", ";", "case", "CallingConv", "::", "AMDGPU_HS", ":", "ScratchSizeKey", "=", "PALMD", "::", "Key", "::", "HS_SCRATCH_SIZE", ";", "break", ";", "case", "CallingConv", "::", "AMDGPU_LS", ":", "ScratchSizeKey", "=", "PALMD", "::", "Key", "::", "LS_SCRATCH_SIZE", ";", "break", ";", "}", "unsigned", "NumUsedVgprsKey", "=", "ScratchSizeKey", "+", "PALMD", "::", "Key", "::", "VS_NUM_USED_VGPRS", "-", "PALMD", "::", "Key", "::", "VS_SCRATCH_SIZE", ";", "unsigned", "NumUsedSgprsKey", "=", "ScratchSizeKey", "+", "PALMD", "::", "Key", "::", "VS_NUM_USED_SGPRS", "-", "PALMD", "::", "Key", "::", "VS_SCRATCH_SIZE", ";", "PALMetadataMap", "[", "NumUsedVgprsKey", "]", "=", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ";", "PALMetadataMap", "[", "NumUsedSgprsKey", "]", "=", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", ";", "if", "(", "AMDGPU", "::", "isCompute", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", ")", "{", "PALMetadataMap", "[", "Rsrc1Reg", "]", "\|=", "CurrentProgramInfo", ".", "ComputePGMRSrc1", ";", "PALMetadataMap", "[", "Rsrc2Reg", "]", "\|=", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ";", "PALMetadataMap", "[", "ScratchSizeKey", "]", "\|=", "alignTo", "(", "CurrentProgramInfo", ".", "ScratchSize", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "PALMetadataMap", "[", "Rsrc1Reg", "]", "\|=", "S_00B028_VGPRS", "(", "CurrentProgramInfo", ".", "VGPRBlocks", ")", "\|", "S_00B028_SGPRS", "(", "CurrentProgramInfo", ".", "SGPRBlocks", ")", ";", "if", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ">", "<NUM_LIT>", ")", "PALMetadataMap", "[", "Rsrc2Reg", "]", "\|=", "S_00B84C_SCRATCH_EN", "(", "<NUM_LIT>", ")", ";", "PALMetadataMap", "[", "ScratchSizeKey", "]", "\|=", "alignTo", "(", "CurrentProgramInfo", ".", "ScratchSize", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "AMDGPU_PS", ")", "{" ]
LLVM	Sparc	CPP	next_suggestion	CPU	621,523	[ "CCValAssign", "&", "NextVA", "=", "ArgLocs", "[", "++", "i", "]", ";" ]	[ "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "SDValue", "Chain", "=", "CLI", ".", "Chain", ";", "SDValue", "Callee", "=", "CLI", ".", "Callee", ";", "bool", "&", "isTailCall", "=", "CLI", ".", "IsTailCall", ";", "CallingConv", "::", "ID", "CallConv", "=", "CLI", ".", "CallConv", ";", "bool", "isVarArg", "=", "CLI", ".", "IsVarArg", ";", "isTailCall", "=", "false", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CC_Sparc32", ")", ";", "unsigned", "ArgsSize", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "ArgsSize", "=", "(", "ArgsSize", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";", "MachineFrameInfo", "", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ByValArgs", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Outs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ISD", "::", "ArgFlagsTy", "Flags", "=", "Outs", "[", "i", "]", ".", "Flags", ";", "if", "(", "!", "Flags", ".", "isByVal", "(", ")", ")", "continue", ";", "SDValue", "Arg", "=", "OutVals", "[", "i", "]", ";", "unsigned", "Size", "=", "Flags", ".", "getByValSize", "(", ")", ";", "unsigned", "Align", "=", "Flags", ".", "getByValAlign", "(", ")", ";", "if", "(", "Size", ">", "<NUM_LIT>", "U", ")", "{", "int", "FI", "=", "MFI", "->", "CreateStackObject", "(", "Size", ",", "Align", ",", "false", ")", ";", "SDValue", "FIPtr", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "SDValue", "SizeNode", "=", "DAG", ".", "getConstant", "(", "Size", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "Chain", "=", "DAG", ".", "getMemcpy", "(", "Chain", ",", "dl", ",", "FIPtr", ",", "Arg", ",", "SizeNode", ",", "Align", ",", "false", ",", "(", "Size", "<=", "<NUM_LIT>", ")", ",", "false", ",", "MachinePointerInfo", "(", ")", ",", "MachinePointerInfo", "(", ")", ")", ";", "ByValArgs", ".", "push_back", "(", "FIPtr", ")", ";", "}", "else", "{", "SDValue", "nullVal", ";", "ByValArgs", ".", "push_back", "(", "nullVal", ")", ";", "}", "}", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "ArgsSize", ",", "dl", ",", "true", ")", ",", "dl", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ",", "<NUM_LIT>", ">", "RegsToPass", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOpChains", ";", "const", "unsigned", "StackOffset", "=", "<NUM_LIT>", ";", "bool", "hasStructRetAttr", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "realArgIdx", "=", "<NUM_LIT>", ",", "byvalArgIdx", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "realArgIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "SDValue", "Arg", "=", "OutVals", "[", "realArgIdx", "]", ";", "ISD", "::", "ArgFlagsTy", "Flags", "=", "Outs", "[", "realArgIdx", "]", ".", "Flags", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "Arg", "=", "ByValArgs", "[", "byvalArgIdx", "++", "]", ";", "if", "(", "!", "Arg", ")", "{", "continue", ";", "}", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "Flags", ".", "isSRet", "(", ")", ")", "{", "assert", "(", "VA", ".", "needsCustom", "(", ")", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i32", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "StackPtr", ",", "PtrOff", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "hasStructRetAttr", "=", "true", ";", "continue", ";", "}", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "assert", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "f64", "\|\|", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "v2i32", ")", ";", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "unsigned", "Offset", "=", "VA", ".", "getLocMemOffset", "(", ")", "+", "StackOffset", ";", "if", "(", "Offset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "{", "SDValue", "StackPtr", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i32", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "dl", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "StackPtr", ",", "PtrOff", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "continue", ";", "}", "}", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "f64", ")", "{", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "v2i32", ",", "Arg", ")", ";", "}", "SDValue", "Part0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "i32", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "getVectorIdxTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "SDValue", "Part1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "i32", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "getVectorIdxTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Part0", ")", ")", ";", "assert", "(", "i", "+", "<NUM_LIT>", "!=", "e", ")", ";" ]
LLVM	SystemZ	TD	next_suggestion	CPU	621,524	[ "}" ]	[ "class", "FixedCondBranchRI", "<", "CondVariant", "V", ",", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", "=", "null_frag", ">", ":", "InstRIc", "<", "opcode", ",", "(", "outs", ")", ",", "(", "ins", "brtarget16", ":", "$", "RI2", ")", ",", "!", "subst", "(", "<STR_LIT>", ",", "V", ".", "suffix", ",", "mnemonic", ")", "#", "<STR_LIT>", ",", "[", "(", "operator", "bb", ":", "$", "RI2", ")", "]", ">", "{", "let", "isAsmParserOnly", "=", "V", ".", "alternate", ";", "let", "AsmVariantName", "=", "V", ".", "asmvariant", ";", "let", "M1", "=", "V", ".", "ccmask", ";" ]
LLVM	LoongArch	TD	program_repair	CPU	621,525	[ "<FIXS>", "def", ":", "Pat", "(", "fneg", "(", "fma", "FPR32", ":", "$", "fj", ",", "FPR32", ":", "$", "fk", ",", "(", "fneg", "FPR32", ":", "$", "fa", ")", ")", ")", ",", "(", "FNMSUB_S", "FPR32", ":", "$", "fj", ",", "FPR32", ":", "$", "fk", ",", "FPR32", ":", "$", "fa", ")", ">", ";", "def", ":", "Pat", "(", "fma_nsz", "(", "fneg", "FPR32", ":", "$", "fj", ")", ",", "FPR32", ":", "$", "fk", ",", "FPR32", ":", "$", "fa", ")", ",", "<FIXE>" ]	[ "def", ":", "Pat", "(", "fma_nsz", "(", "fneg", "FPR32", ":", "$", "fj", ")", ",", "FPR32", ":", "$", "fk", ",", "(", "fneg", "FPR32", ":", "$", "fa", ")", ")", ",", "(", "FNMADD_S", "FPR32", ":", "$", "fj", ",", "FPR32", ":", "$", "fk", ",", "FPR32", ":", "$", "fa", ")", ">", ";", "<BUGS>", "def", ":", "Pat", "(", "fma", "(", "fneg", "FPR32", ":", "$", "fj", ")", ",", "FPR32", ":", "$", "fk", ",", "FPR32", ":", "$", "fa", ")", ",", "<BUGE>", "(", "FNMSUB_S", "FPR32", ":", "$", "fj", ",", "FPR32", ":", "$", "fk", ",", "FPR32", ":", "$", "fa", ")", ">", ";", "}" ]
GCC	xtensa	CPP	stmt_completion	MPU	621,526	[ ";" ]	[ "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "CONST", ":", "return", "xtensa_delegitimize_address", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ";", "case", "UNSPEC", ":", "if", "(", "XINT", "(", "op", ",", "<NUM_LIT>", ")", "==", "UNSPEC_PLT", ")", "return", "XVECEXP", "(", "op", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "default", ":", "break", ";", "}", "return", "op" ]
LLVM	BPF	CPP	program_repair	Virtual ISA	621,527	[ "<FIXS>", "if", "(", "!", "STI", ".", "hasLdsx", "(", ")", ")", "{", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "VT", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "VT", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "VT", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "}", "<FIXE>" ]	[ "setLoadExtAction", "(", "ISD", "::", "ZEXTLOAD", ",", "VT", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "VT", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "<BUGS>", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "VT", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "VT", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "VT", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "<BUGE>", "}", "setBooleanContents", "(", "ZeroOrOneBooleanContent", ")", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	621,528	[ "]", ")" ]	[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "exact_log2", "(", "-", "UINTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", "return", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,529	[ "let", "addrMode", "=", "BaseImmOffset", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
GCC	spu	MD	next_suggestion	MPU	621,530	[ "emit_insn", "(", "gen_iorti3", "(", "operands", "[", "<NUM_LIT>", "]", ",", "t", ",", "sign_mask", ")", ")" ]	[ "emit_insn", "(", "gen_vashrv4si3", "(", "sign_mask_v4si", ",", "op1_v4si", ",", "spu_const", "(", "V4SImode", ",", "<NUM_LIT>", ")", ")", ")", "emit_insn", "(", "gen_fsm_ti", "(", "sign_mask", ",", "sign_mask", ")", ")", "emit_insn", "(", "gen_ashlti3", "(", "sign_mask", ",", "sign_mask", ",", "sign_shift", ")", ")", "emit_insn", "(", "gen_lshrti3", "(", "t", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,531	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vuu32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vxx32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vxx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	621,532	[ "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";" ]	[ "bool", "IsUpdating", "=", "(", "TID", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "\|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "<STR_LIT>", "::", "<STR_LIT>", ";", "unsigned", "OpIdx", "=", "<NUM_LIT>", ";", "if", "(", "IsUpdating", ")", "++", "OpIdx", ";", "Binary", "\|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
LLVM	TPC	CPP	next_suggestion	Virtual ISA	621,533	[ "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_VECTOR_ELT", ",", "DL", ",", "MemTy", ",", "Result", ",", "V0", ",", "DAG", ".", "getConstant", "(", "I", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";" ]	[ "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "{", "if", "(", "I", ")", "{", "Ptr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "SRF_REGISTER_LENGTH_IN_BYTES", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ")", ")", ";", "}", "SDValue", "V0", "=", "DAG", ".", "getLoad", "(", "EltTy", ",", "DL", ",", "Chain", ",", "Ptr", ",", "PtrInfo", ".", "getWithOffset", "(", "SRF_REGISTER_LENGTH_IN_BYTES", "*", "I", ")", ",", "Alignment", ",", "MemOp", "->", "getFlags", "(", ")", ",", "AAInfo", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,534	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_satub", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_0ae0825c", ",", "TypeS_2op", ">", ",", "Enc_5e2823", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	program_repair	GPU	621,535	[ "<FIXS>", "Op", "=", "RegEnc", ";", "return", ";", "<FIXE>", "<FIXS>", "Op", "=", "Enc", "\|", "SDWA9EncValues", "::", "SRC_SGPR_MASK", ";", "return", ";", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "void", "SIMCCodeEmitter", "::", "getSDWAVopcDstEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "APInt", "&", "Op", ",", "SmallVectorImpl", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "<FIXE>" ]	[ "if", "(", "AMDGPU", "::", "isSGPR", "(", "AMDGPU", "::", "mc2PseudoReg", "(", "Reg", ")", ",", "&", "MRI", ")", ")", "{", "RegEnc", "\|=", "SDWA9EncValues", "::", "SRC_SGPR_MASK", ";", "}", "<BUGS>", "return", "RegEnc", ";", "<BUGE>", "}", "else", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "uint32_t", "Enc", "=", "getLitEncoding", "(", "MO", ",", "Desc", ".", "OpInfo", "[", "OpNo", "]", ",", "STI", ")", ";", "if", "(", "Enc", "!=", "~", "<NUM_LIT>", "U", "&&", "Enc", "!=", "<NUM_LIT>", ")", "{", "<BUGS>", "return", "Enc", "\|", "SDWA9EncValues", "::", "SRC_SGPR_MASK", ";", "<BUGE>", "}", "}", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported operand kind", "<STR_LIT>", ")", ";", "<BUGS>", "return", "<NUM_LIT>", ";", "<BUGE>", "}", "<BUGS>", "unsignedSIMCCodeEmitter", "::", "getSDWAVopcDstEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "<BUGE>", "using", "namespace", "AMDGPU", "::", "SDWA", ";", "uint64_t", "RegEnc", "=", "<NUM_LIT>", ";" ]
GCC	i386	MD	next_suggestion	CPU	621,536	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AArch64	TD	stmt_completion	CPU	621,537	[ "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "tsz8_64", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "tsz8_64", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", "{" ]
GCC	ia64	CPP	next_suggestion	CPU	621,538	[ "}" ]	[ "case", "V8QImode", ":", "case", "V4HImode", ":", "case", "V2SImode", ":", "return", "true", ";", "case", "V2SFmode", ":", "return", "true", ";", "default", ":", "return", "false", ";" ]
LLVM	X86	TD	stmt_completion	CPU	621,539	[ ")", ")", ",", "(", "iPTR", "<NUM_LIT>", ")", ")", ")", ",", "addr", ":", "$", "dst", ")", "]", ">", ",", "VEX", ",", "VEX_WIG", ";" ]	[ "def", "VMOVHPSmr", ":", "VPSI", "<", "<NUM_LIT>", ",", "MRMDestMem", ",", "(", "outs", ")", ",", "(", "ins", "f64mem", ":", "$", "dst", ",", "VR128", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "f64", "(", "extractelt", "(", "X86Unpckh", "(", "bc_v2f64", "(", "v4f32", "VR128", ":", "$", "src", ")", ")", ",", "(", "bc_v2f64", "(", "v4f32", "VR128", ":", "$", "src", ")" ]
LLVM	SystemZ	TD	next_suggestion	CPU	621,540	[ "let", "DisableEncoding", "=", "<STR_LIT>", ";" ]	[ "class", "CondUnaryRSY", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", ",", "RegisterOperand", "cls", ",", "bits", "<", "<NUM_LIT>", ">", "bytes", ",", "AddressingMode", "mode", "=", "bdaddr20only", ">", ":", "InstRSYb", "<", "opcode", ",", "(", "outs", "cls", ":", "$", "R1", ")", ",", "(", "ins", "cls", ":", "$", "R1src", ",", "mode", ":", "$", "BD2", ",", "cond4", ":", "$", "valid", ",", "cond4", ":", "$", "M3", ")", ",", "mnemonic", "#", "<STR_LIT>", ",", "[", "(", "set", "cls", ":", "$", "R1", ",", "(", "z_select_ccmask", "(", "operator", "bdaddr20only", ":", "$", "BD2", ")", ",", "cls", ":", "$", "R1src", ",", "cond4", ":", "$", "valid", ",", "cond4", ":", "$", "M3", ")", ")", "]", ">", "{", "let", "Constraints", "=", "<STR_LIT>", ";" ]
GCC	ia64	CPP	program_repair	CPU	621,541	[ "<FIXS>", "<FIXE>", "<FIXS>", "ia64_adjust_cost_2", "(", "rtx", "insn", ",", "int", "dep_type1", ",", "rtx", "dep_insn", ",", "int", "cost", ")", "<FIXE>", "<FIXS>", "if", "(", "dep_type", "!=", "REG_DEP_OUTPUT", ")", "<FIXE>" ]	[ "return", "ret", ";", "}", "<BUGS>", "<BUGE>", "static", "int", "<BUGS>", "ia64_adjust_cost", "(", "rtx", "insn", ",", "rtx", "link", ",", "rtx", "dep_insn", ",", "int", "cost", ")", "<BUGE>", "{", "enum", "attr_itanium_class", "dep_class", ";", "enum", "attr_itanium_class", "insn_class", ";", "<BUGS>", "if", "(", "REG_NOTE_KIND", "(", "link", ")", "!=", "REG_DEP_OUTPUT", ")", "<BUGE>", "return", "cost", ";", "insn_class", "=", "ia64_safe_itanium_class", "(", "insn", ")", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	621,542	[ "const", "TargetRegisterClass", "*", "RC", "=", "AssignedReg", "?", "MRI", ".", "getRegClass", "(", "AssignedReg", ")", ":", "nullptr", ";" ]	[ "if", "(", "!", "isLoadTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "Address", "Addr", ";", "if", "(", "!", "PPCComputeAddress", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ")", "return", "false", ";", "Register", "AssignedReg", "=", "FuncInfo", ".", "ValueMap", "[", "I", "]", ";" ]
LLVM	GBZ80	CPP	next_suggestion	MPU	621,543	[ "if", "(", "NumBytes", ")", "{" ]	[ "const", "GBZ80InstrInfo", "&", "TII", "=", "", "static_cast", "<", "const", "GBZ80InstrInfo", "", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "unsigned", "RetOpcode", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RetOpcode", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "llvm_unreachable", "(", "<STR_LIT>", "Can only insert epilog into returning blocks", "<STR_LIT>", ")", ";", "uint64_t", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "uint64_t", "CallFrameSize", "=", "MFI", "->", "getMaxCallFrameSize", "(", ")", ";", "uint64_t", "FrameSize", "=", "GBZ80FI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "uint64_t", "NumBytes", "=", "StackSize", "+", "CallFrameSize", "-", "FrameSize", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "!", "I", "->", "isTerminator", "(", ")", ")", "break", ";", "MBBI", "--", ";", "}" ]
GCC	pa	MD	next_suggestion	CPU	621,544	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AArch64	TD	stmt_completion	CPU	621,545	[ "ZPR32", ",", "FPR32", ">", ";" ]	[ "def", "_S", ":", "sve_fp_fast_red", "<", "<NUM_LIT>", ",", "opc", ",", "asm", "," ]
LLVM	MBlaze	CPP	stmt_completion	MPU	621,546	[ "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]	[ "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'", "r", "'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "'", "d", "'", ":", "case", "'", "y", "'", ":", "case", "'", "f", "'", ":", "if", "(", "VT", "==", "MVT", "::", "f32", ")", "return", "std", "::" ]
LLVM	AArch64	CPP	next_suggestion	CPU	621,547	[ "Changed", "\|=", "runOnBasicBlock", "(", "MBB", ")", ";" ]	[ "RCI", ".", "runOnMachineFunction", "(", "F", ")", ";", "for", "(", "auto", "&", "MBB", ":", "F", ")", "{" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	621,548	[ "ExtensionHVXV62", ")", ";" ]	[ "unsigned", "CpuArch", "=", "ArchV5", ";", "for", "(", "unsigned", "F", ":", "{", "ArchV65", ",", "ArchV62", ",", "ArchV60", ",", "ArchV55", ",", "ArchV5", "}", ")", "{", "if", "(", "!", "FB", ".", "test", "(", "F", ")", ")", "continue", ";", "CpuArch", "=", "F", ";", "break", ";", "}", "bool", "UseHvx", "=", "false", ";", "for", "(", "unsigned", "F", ":", "{", "ExtensionHVX", ",", "ExtensionHVX64B", ",", "ExtensionHVX128B", "}", ")", "{", "if", "(", "!", "FB", ".", "test", "(", "F", ")", ")", "continue", ";", "UseHvx", "=", "true", ";", "break", ";", "}", "bool", "HasHvxVer", "=", "false", ";", "for", "(", "unsigned", "F", ":", "{", "ExtensionHVXV60", ",", "ExtensionHVXV62", ",", "ExtensionHVXV65", "}", ")", "{", "if", "(", "!", "FB", ".", "test", "(", "F", ")", ")", "continue", ";", "HasHvxVer", "=", "true", ";", "UseHvx", "=", "true", ";", "break", ";", "}", "if", "(", "!", "UseHvx", "\|\|", "HasHvxVer", ")", "return", "FB", ";", "switch", "(", "CpuArch", ")", "{", "case", "ArchV65", ":", "FB", ".", "set", "(", "ExtensionHVXV65", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "ArchV62", ":", "FB", ".", "set", "(" ]
LLVM	Hexagon	TD	stmt_completion	DSP	621,549	[ "<NUM_LIT>", ";" ]	[ "def", "A2_sxth", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_57890846", ",", "TypeALU32_2op", ">", ",", "Enc_5e2823", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	621,550	[ "return", "decodeImmZeroOperand", "(", "Inst", ",", "Base", ",", "Address", ",", "Decoder", ")", ";" ]	[ "static", "DecodeStatus", "decodeMemRI34PCRelOperands", "(", "MCInst", "&", "Inst", ",", "uint64_t", "Imm", ",", "int64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "uint64_t", "Base", "=", "Imm", ">>", "<NUM_LIT>", ";", "uint64_t", "Disp", "=", "Imm", "&", "<NUM_LIT>", "UL", ";", "assert", "(", "Base", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid base register", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Disp", ")", ")", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,551	[ "}" ]	[ "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
LLVM	M68k	TD	stmt_completion	MPU	621,552	[ ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "MxPCD", ">", ";" ]	[ "def", "MxPCD32", ":", "MxMemOp", "<", "(", "ops", "i16imm", ")", ",", "MxSize32" ]
LLVM	AArch64	TD	next_suggestion	CPU	621,553	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "label", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "page", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "label", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	i386	CPP	stmt_completion	CPU	621,554	[ "XLOGUE_SET_ALIGNED_PLUS_8", ":", "XLOGUE_SET_ALIGNED", ";" ]	[ "else", "if", "(", "frame_pointer_needed", ")", "stub_set", "=", "aligned_plus_8", "?", "XLOGUE_SET_HFP_ALIGNED_PLUS_8", ":", "XLOGUE_SET_HFP_ALIGNED_OR_REALIGN", ";", "else", "stub_set", "=", "aligned_plus_8", "?" ]
LLVM	ARM	TD	stmt_completion	CPU	621,555	[ "<NUM_LIT>", ";" ]	[ "class", "VLD4LN", "<", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bits", "<", "<NUM_LIT>", ">", "op7_4", ",", "string", "Dt", ">", ":", "NLdStLn", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op11_8", ",", "op7_4", ",", "(", "outs", "DPR", ":", "$", "Vd", ",", "DPR", ":", "$", "dst2", ",", "DPR", ":", "$", "dst3", ",", "DPR", ":", "$", "dst4", ")", ",", "(", "ins", "addrmode6", ":", "$", "Rn", ",", "DPR", ":", "$", "src1", ",", "DPR", ":", "$", "src2", ",", "DPR", ":", "$", "src3", ",", "DPR", ":", "$", "src4", ",", "nohash_imm", ":", "$", "lane", ")", ",", "IIC_VLD4ln", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteVLD2", "]", ">", "{", "let", "Rm", "=" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,556	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	621,557	[ ".", "Core", ")", ")", ";" ]	[ "static", "bool", "lessCore", "(", "const", "HexagonInstr", "&", "A", ",", "const", "HexagonInstr", "&", "B", ")", "{", "return", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "A", ".", "Core", ",", "B" ]
LLVM	ARM64	CPP	stmt_completion	CPU	621,558	[ "<STR_LIT>", ")", ";" ]	[ "return", "false", ";", "}", "for", "(", "auto", "&", "MBB", ":", "*", "MF", ")", "{", "bool", "SuppressSTP", "=", "false", ";", "unsigned", "PrevBaseReg", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "!", "isNarrowFPStore", "(", "MI", ")", ")", "continue", ";", "unsigned", "BaseReg", ";", "unsigned", "Offset", ";", "if", "(", "TII", "->", "getLdStBaseRegImmOfs", "(", "&", "MI", ",", "BaseReg", ",", "Offset", ",", "TRI", ")", ")", "{", "if", "(", "PrevBaseReg", "==", "BaseReg", ")", "{", "if", "(", "!", "SuppressSTP", "&&", "shouldAddSTPToBlock", "(", "MI", ".", "getParent", "(", ")", ")", ")", "break", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Unpairing store ", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", "\\n" ]
LLVM	AArch64	CPP	next_suggestion	CPU	621,559	[ "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";" ]	[ "Is64Bit", "=", "false", ";", "CC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Is64Bit", "=", "true", ";", "CC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "Register", "SrcReg", "=", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "Is64Bit", ")", "{", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "break", ";", "}", "case", "<NUM_LIT>", ":", "{", "switch", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown branch opcode in Cond", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<NUM_LIT>", "ull", "<<", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "else", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<NUM_LIT>", "ull", "<<", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "}", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";", "bool", "TryFold", "=", "false", ";", "if", "(", "MRI", ".", "constrainRegClass", "(", "DstReg", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{" ]
LLVM	X86	CPP	next_suggestion	CPU	621,560	[ "}" ]	[ "assert", "(", "(", "EltVT", "==", "MVT", "::", "f32", "\|\|", "EltVT", "==", "MVT", "::", "f64", ")", "&&", "<STR_LIT>", "Only two types of floating point element types to handle!", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "EltVT", "==", "MVT", "::", "f32", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "ExtVT", ",", "V1", ",", "V2", ")", ";", "}", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", "&&", "V2Index", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "ExtVT", ",", "V2", ")", ";", "if", "(", "ExtVT", "!=", "VT", ")", "V2", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "V2", ")", ";", "if", "(", "V2Index", "!=", "<NUM_LIT>", ")", "{", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", "\|\|", "VT", ".", "getVectorNumElements", "(", ")", "<=", "<NUM_LIT>", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "V2Shuffle", "(", "Mask", ".", "size", "(", ")", ",", "<NUM_LIT>", ")", ";", "V2Shuffle", "[", "V2Index", "]", "=", "<NUM_LIT>", ";", "V2", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "V2", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "V2Shuffle", ")", ";", "}", "else", "{", "V2", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2i64", ",", "V2", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v2i64", ",", "V2", ",", "DAG", ".", "getConstant", "(", "V2Index", "*", "EltVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "DL", ",", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getScalarShiftAmountTy", "(", "MVT", "::", "v2i64", ")", ")", ")", ";", "V2", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "V2", ")", ";", "}", "}", "return", "V2", ";" ]
GCC	rs6000	MD	program_repair	CPU	621,561	[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "unspec", ":", "SF", "[", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VSX_CVSPDP", ")", ")", "]", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,562	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	program_repair	CPU	621,563	[ "<FIXS>", "bool", "second_arg_count", "=", "false", ";", "<FIXE>" ]	[ "rtx", "op", ";", "machine_mode", "mode", ";", "}", "args", "[", "<NUM_LIT>", "]", ";", "<BUGS>", "bool", "last_arg_count", "=", "false", ";", "<BUGE>", "enum", "insn_code", "icode", "=", "d", "->", "icode", ";", "const", "struct", "insn_data_d", "*", "insn_p", "=", "&", "insn_data", "[", "icode", "]", ";", "machine_mode", "tmode", "=", "insn_p", "->", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";" ]
GCC	i386	CPP	code_generation	CPU	621,564	[ "bool", "ix86_force_load_from_GOT_p", "(", "rtx", "x", ",", "bool", "call_p", ")", "{", "return", "(", "(", "TARGET_64BIT", "\|\|", "(", "!", "flag_pic", "&&", "HAVE_AS_IX86_GOT32X", ")", ")", "&&", "!", "TARGET_PECOFF", "&&", "!", "TARGET_MACHO", "&&", "(", "!", "flag_pic", "\|\|", "this_is_asm_operands", ")", "&&", "ix86_cmodel", "!=", "CM_LARGE", "&&", "ix86_cmodel", "!=", "CM_LARGE_PIC", "&&", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "(", "(", "!", "call_p", "&&", "(", "!", "ix86_direct_extern_access", "\|\|", "(", "SYMBOL_REF_DECL", "(", "x", ")", "&&", "lookup_attribute", "(", "<STR_LIT>", "nodirect_extern_access", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "SYMBOL_REF_DECL", "(", "x", ")", ")", ")", ")", ")", ")", "\|\|", "(", "SYMBOL_REF_FUNCTION_P", "(", "x", ")", "&&", "(", "!", "flag_plt", "\|\|", "(", "SYMBOL_REF_DECL", "(", "x", ")", "&&", "lookup_attribute", "(", "<STR_LIT>", "noplt", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "SYMBOL_REF_DECL", "(", "x", ")", ")", ")", ")", ")", ")", ")", "&&", "!", "SYMBOL_REF_LOCAL_P", "(", "x", ")", ")", ";", "}" ]	[ "True", "if", "the", "function", "symbol", "operand", "X", "should", "be", "loaded", "from", "GOT", ".", "NB", ":", "In", "32-bit", "mode", ",", "only", "non-PIC", "is", "allowed", "in", "inline", "assembly", "statements", ",", "since", "a", "PIC", "register", "could", "not", "be", "available", "at", "the", "call", "site", "." ]
GCC	aarch64	MD	stmt_completion	CPU	621,565	[ ")" ]	[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")" ]
LLVM	Cpu0	CPP	code_generation	CPU	621,566	[ "void", "Cpu0AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "PrintDebugValueComment", "(", "MI", ",", "OS", ")", ";", "return", ";", "}", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "do", "{", "if", "(", "emitPseudoExpansionLowering", "(", "", "OutStreamer", ",", "&", "", "I", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "emitPseudoCPRestore", "(", "", "OutStreamer", ",", "&", "", "I", ")", ";", "continue", ";", "}", "if", "(", "I", "->", "isPseudo", "(", ")", "&&", "!", "isLongBranchPseudo", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", "Pseudo opcode found in EmitInstruction()", "<STR_LIT>", ")", ";", "MCInst", "TmpInst0", ";", "MCInstLowering", ".", "Lower", "(", "&", "", "I", ",", "TmpInst0", ")", ";", "OutStreamer", "->", "EmitInstruction", "(", "TmpInst0", ",", "getSubtargetInfo", "(", ")", ")", ";", "}", "while", "(", "(", "++", "I", "!=", "E", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", ";", "}" ]	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]
GCC	i386	MD	program_repair	CPU	621,567	[ "<FIXS>", "(", "match_operand", ":", "avx512fmaskmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]	[ "(", "match_operand", ":", "sseintvecmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI48F_512", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI48F_512", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "avx512fmaskmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", "<STR_LIT>", "{", "emit_insn", "(", "gen_avx512f_vpermt2var", "mode", ">", "<NUM_LIT>", "(" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,568	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	CPP	program_repair	CPU	621,569	[ "<FIXS>", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "SRLV", ")", ",", "SrlRes", ")", "<FIXE>", "<FIXS>", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "SLL", ")", ",", "SllRes", ")", "<FIXE>", "<FIXS>", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "SRA", ")", ",", "Dest", ")", "<FIXE>" ]	[ "BB", "=", "sinkMBB", ";", "int64_t", "ShiftImm", "=", "(", "Size", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<BUGS>", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Mips", "::", "SRLV", ")", ",", "SrlRes", ")", "<BUGE>", ".", "addReg", "(", "ShiftAmt", ")", ".", "addReg", "(", "MaskedOldVal0", ")", ";", "<BUGS>", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Mips", "::", "SLL", ")", ",", "SllRes", ")", "<BUGE>", ".", "addReg", "(", "SrlRes", ")", ".", "addImm", "(", "ShiftImm", ")", ";", "<BUGS>", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Mips", "::", "SRA", ")", ",", "Dest", ")", "<BUGE>", ".", "addReg", "(", "SllRes", ")", ".", "addImm", "(", "ShiftImm", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	621,570	[ ":", "$", "Rn", ")", ",", "<NUM_LIT>", ">", ";" ]	[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "_D", ")", "ZPR64", ":", "$", "Zd", ",", "GPR64sp" ]
GCC	rl78	CPP	stmt_completion	MPU	621,571	[ ",", "false", ")", ";" ]	[ "static", "void", "rl78_asm_destructor", "(", "rtx", "symbol", ",", "int", "priority", ")", "{", "rl78_asm_ctor_dtor", "(", "symbol", ",", "priority" ]
LLVM	X86	CPP	stmt_completion	CPU	621,572	[ ".", "Ty", ";" ]	[ "unsigned", "ParamRegs", "=", "<NUM_LIT>", ";", "if", "(", "auto", "", "M", "=", "MF", "->", "getFunction", "(", ")", "->", "getParent", "(", ")", ")", "ParamRegs", "=", "M", "->", "getNumberRegisterParameters", "(", ")", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "Args", ".", "size", "(", ")", ";", "Idx", "++", ")", "{", "Type", "", "T", "=", "Args", "[", "Idx", "]" ]
LLVM	ARM	CPP	stmt_completion	CPU	621,573	[ "*", "I", ")", ";" ]	[ "static", "void", "addPostLoopLiveIns", "(", "MachineBasicBlock", "*", "MBB", ",", "LivePhysRegs", "&", "LiveRegs", ")", "{", "for", "(", "auto", "I", "=", "LiveRegs", ".", "begin", "(", ")", ";", "I", "!=", "LiveRegs", ".", "end", "(", ")", ";", "++", "I", ")", "MBB", "->", "addLiveIn", "(" ]
LLVM	SystemZ	TD	next_suggestion	CPU	621,574	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "I2", ";", "bits", "<", "<NUM_LIT>", ">", "M3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	621,575	[ ")", ";" ]	[ "return", "all_of", "(", "C", "->", "operands", "(", ")", ",", "[", "]", "(", "const", "Use", "&", "U", ")", "{", "return", "containsOnlyConstantData", "(", "cast", "<", "Constant", ">", "(", "&", "U", ")" ]
GCC	sparc	MD	stmt_completion	CPU	621,576	[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "BLK" ]
LLVM	AArch64	CPP	stmt_completion	CPU	621,577	[ "UnscaledOffset", ")", ";" ]	[ "if", "(", "!", "Alignment", "\|\|", "", "Alignment", ">=", "<NUM_LIT>", ")", "{", "if", "(", "Len", ">=", "<NUM_LIT>", ")", "VT", "=", "MVT", "::", "i64", ";", "else", "if", "(", "Len", ">=", "<NUM_LIT>", ")", "VT", "=", "MVT", "::", "i32", ";", "else", "if", "(", "Len", ">=", "<NUM_LIT>", ")", "VT", "=", "MVT", "::", "i16", ";", "else", "{", "VT", "=", "MVT", "::", "i8", ";", "}", "}", "else", "{", "assert", "(", "Alignment", "&&", "<STR_LIT>", "Alignment is set in this branch", "<STR_LIT>", ")", ";", "if", "(", "Len", ">=", "<NUM_LIT>", "&&", "", "Alignment", "==", "<NUM_LIT>", ")", "VT", "=", "MVT", "::", "i32", ";", "else", "if", "(", "Len", ">=", "<NUM_LIT>", "&&", "*", "Alignment", "==", "<NUM_LIT>", ")", "VT", "=", "MVT", "::", "i16", ";", "else", "{", "VT", "=", "MVT", "::", "i8", ";", "}", "}", "unsigned", "ResultReg", "=", "emitLoad", "(", "VT", ",", "VT", ",", "Src", ")", ";", "if", "(", "!", "ResultReg", ")", "return", "false", ";", "if", "(", "!", "emitStore", "(", "VT", ",", "ResultReg", ",", "Dest", ")", ")", "return", "false", ";", "int64_t", "Size", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "Len", "-=", "Size", ";", "UnscaledOffset", "+=", "Size", ";", "Dest", ".", "setOffset", "(", "OrigDest", ".", "getOffset", "(", ")", "+" ]
LLVM	AArch64	CPP	code_generation	CPU	621,578	[ "MachineBasicBlock", "::", "iterator", "AArch64InstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "const", "outliner", "::", "Candidate", "&", "C", ")", "const", "{", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerTailCall", ")", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "return", "It", ";", "}", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerNoLRSave", "\|\|", "C", ".", "CallConstructionID", "==", "MachineOutlinerThunk", ")", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ")", ";", "return", "It", ";", "}", "MachineBasicBlock", "::", "iterator", "CallPt", ";", "MachineInstr", "", "Save", ";", "MachineInstr", "", "Restore", ";", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerRegSave", ")", "{", "unsigned", "Reg", "=", "findRegisterToSaveLRTo", "(", "C", ")", ";", "assert", "(", "Reg", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", "No callee-saved register available?", "<STR_LIT>", ")", ";", "Save", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "Restore", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "Save", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "Restore", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "It", "=", "MBB", ".", "insert", "(", "It", ",", "Save", ")", ";", "It", "++", ";", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ")", ";", "CallPt", "=", "It", ";", "It", "++", ";", "It", "=", "MBB", ".", "insert", "(", "It", ",", "Restore", ")", ";", "return", "CallPt", ";", "}" ]	[ "Insert", "a", "call", "to", "an", "outlined", "function", "into", "the", "program", "." ]
LLVM	TeeRISC	CPP	stmt_completion	CPU	621,579	[ ")", ".", "addMBB", "(", "TargetBB", ")", ";" ]	[ "continue", ";", "}", "unsigned", "Opcode", "=", "I", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "true", ";", "<STR_LIT>", "::", "<STR_LIT>", "BranchCode", "=", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "TargetBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "AllowModify", "&&", "UnCondBrIter", "!=", "MBB", ".", "end", "(", ")", "&&", "MBB", ".", "isLayoutSuccessor", "(", "TargetBB", ")", ")", "{", "BranchCode", "=", "GetOppositeBranchCondition", "(", "BranchCode", ")", ";", "MachineBasicBlock", "::", "iterator", "OldInst", "=", "I", ";", "BuildMI", "(", "MBB", ",", "UnCondBrIter", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "Opcode", ")", ")", ".", "addMBB", "(", "UnCondBrIter", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ".", "addImm", "(", "BranchCode", ")", ";", "BuildMI", "(", "MBB", ",", "UnCondBrIter", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	621,580	[ "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse" ]
LLVM	R600	CPP	program_repair	GPU	621,581	[ "<FIXS>", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "MVT", "::", "i32", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ",", "DAG", ".", "getConstant", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "-", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", "<FIXE>", "<FIXS>", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "<FIXE>" ]	[ "}", "else", "{", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v4i32", ",", "<BUGS>", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "MVT", "::", "i32", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ",", "DAG", ".", "getConstant", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "-", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i32", ")", "<BUGE>", ")", ";", "}", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "MVT", "::", "i32", ",", "Result", ",", "<BUGS>", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "<BUGE>", "}", "SDValue", "MergedValues", "[", "<NUM_LIT>", "]", "=", "{" ]
LLVM	AArch64	TD	next_suggestion	CPU	621,582	[ "}" ]	[ "def", "_8H", ":", "NeonI_1VModImm", "<", "<NUM_LIT>", ",", "op", ",", "(", "outs", "VPR128", ":", "$", "Rd", ")", ",", "(", "ins", "neon_uimm8", ":", "$", "Imm", ",", "neon_mov_imm_LSLH_operand", ":", "$", "Simm", ")", ",", "!", "strconcat", "(", "asmop", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "(", "v8i16", "VPR128", ":", "$", "Rd", ")", ",", "(", "v8i16", "(", "opnode", "(", "timm", ":", "$", "Imm", ")", ",", "(", "neon_mov_imm_LSLH_operand", ":", "$", "Simm", ")", ")", ")", ")", "]", ",", "NoItinerary", ">", "{", "bit", "Simm", ";", "let", "cmode", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Simm", ",", "<NUM_LIT>", "}", ";" ]
GCC	arm	CPP	next_suggestion	CPU	621,583	[ "}" ]	[ "vrev64q_p8", "(", "poly8x16_t", "_", "_", "a", ")", "{", "return", "(", "poly8x16_t", ")", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";" ]
GCC	mips	MD	next_suggestion	CPU	621,584	[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]	[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	621,585	[ "M", ")", ",", "<NUM_LIT>", ")", ".", ".", ".", "}", ";" ]	[ "(", "std", "::", "get", "<", "ThunkInserterT", ">", "(", "ThunkInserters", ")", ".", "init", "(" ]
GCC	mips	MD	stmt_completion	CPU	621,586	[ "<STR_LIT>", ")", ")", ")", ")" ]	[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "not", "(", "match_test", "<STR_LIT>", ")", ")", "(", "not", "(", "match_test", "<STR_LIT>", ")", ")", "(", "not", "(", "match_test" ]
LLVM	ARM	CPP	program_repair	CPU	621,587	[ "<FIXS>", "bool", "hasPersonality", "(", ")", "const", "{", "return", "!", "(", "PersonalityLocs", ".", "empty", "(", ")", "&&", "PersonalityIndexLocs", ".", "empty", "(", ")", ")", ";", "}", "<FIXE>" ]	[ "bool", "hasFnStart", "(", ")", "const", "{", "return", "!", "FnStartLocs", ".", "empty", "(", ")", ";", "}", "bool", "cantUnwind", "(", ")", "const", "{", "return", "!", "CantUnwindLocs", ".", "empty", "(", ")", ";", "}", "bool", "hasHandlerData", "(", ")", "const", "{", "return", "!", "HandlerDataLocs", ".", "empty", "(", ")", ";", "}", "<BUGS>", "bool", "hasPersonality", "(", ")", "const", "{", "return", "!", "PersonalityLocs", ".", "empty", "(", ")", ";", "}", "<BUGE>", "void", "recordFnStart", "(", "SMLoc", "L", ")", "{", "FnStartLocs", ".", "push_back", "(", "L", ")", ";", "}", "void", "recordCantUnwind", "(", "SMLoc", "L", ")", "{", "CantUnwindLocs", ".", "push_back", "(", "L", ")", ";", "}", "void", "recordPersonality", "(", "SMLoc", "L", ")", "{", "PersonalityLocs", ".", "push_back", "(", "L", ")", ";", "}", "void", "recordHandlerData", "(", "SMLoc", "L", ")", "{", "HandlerDataLocs", ".", "push_back", "(", "L", ")", ";", "}", "void", "saveFPReg", "(", "int", "Reg", ")", "{", "FPReg", "=", "Reg", ";", "}", "int", "getFPReg", "(", ")", "const", "{", "return", "FPReg", ";", "}" ]
GCC	aarch64	MD	next_suggestion	CPU	621,588	[ ")" ]	[ "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "{", "if", "(", "reload_completed", "&", "&", "register_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<", "MODE", ">", "mode", ")", "&", "&", "!", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "emit_insn", "(", "gen_vcond_mask_", "<", "mode", ">", "<", "vpred", ">", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", "}", "else", "if", "(", "!", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "copy_rtx", "(", "operands", "[", "<NUM_LIT>", "]", ")", "else", "FAIL", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM	AVR	CPP	stmt_completion	MPU	621,589	[ "(", "V", ")", ";" ]	[ "if", "(", "V", "==", "nullptr", "\|\|", "!", "isProgramMemoryAddress", "(", "V", ")", ")", "return", "-", "<NUM_LIT>", ";", "AddressSpace", "AS", "=", "getAddressSpace" ]
LLVM	X86	CPP	stmt_completion	CPU	621,590	[ ")", ";" ]	[ "bool", "isSrcIdx16", "(", ")", "const", "{", "return", "isMem16", "(", ")", "&&", "isSrcIdx", "(" ]
LLVM	AArch64	TD	next_suggestion	CPU	621,591	[ "let", "Predicates", "=", "[", "HasFullFP16", "]", ";" ]	[ "def", "UXHr", ":", "BaseFPToIntegerUnscaled", "<", "<NUM_LIT>", ",", "rmode", ",", "opcode", ",", "FPR16", ",", "GPR64", ",", "asm", ",", "[", "(", "set", "GPR64", ":", "$", "Rd", ",", "(", "OpN", "(", "f16", "FPR16", ":", "$", "Rn", ")", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	stmt_completion	CPU	621,592	[ "_", "v32hf", ")", "_", "_", "C", ",", "(", "_", "_", "mmask32", ")", "_", "_", "U", ",", "_", "_", "R", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m512h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_fmsubadd_round_ph", "(", "_", "_", "mmask32", "_", "_", "U", ",", "_", "_", "m512h", "_", "_", "A", ",", "_", "_", "m512h", "_", "_", "B", ",", "_", "_", "m512h", "_", "_", "C", ",", "const", "int", "_", "_", "R", ")", "{", "return", "(", "_", "_", "m512h", ")", "_", "_", "builtin_ia32_vfmsubaddph512_maskz", "(", "(", "_", "_", "v32hf", ")", "_", "_", "A", ",", "(", "_", "_", "v32hf", ")", "_", "_", "B", ",", "(", "_" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,593	[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	621,594	[ "}" ]	[ "static", "bool", "isHorizontalBinOp", "(", "SDValue", "&", "LHS", ",", "SDValue", "&", "RHS", ",", "bool", "IsCommutative", ")", "{", "if", "(", "LHS", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "VECTOR_SHUFFLE", "&&", "RHS", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "VECTOR_SHUFFLE", ")", "return", "false", ";", "MVT", "VT", "=", "LHS", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "assert", "(", "(", "VT", ".", "is128BitVector", "(", ")", "\|\|", "VT", ".", "is256BitVector", "(", ")", ")", "&&", "<STR_LIT>", "Unsupported vector type for horizontal add/sub", "<STR_LIT>", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "NumLanes", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "NumLaneElts", "=", "NumElts", "/", "NumLanes", ";", "assert", "(", "(", "NumLaneElts", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Vector type should have an even number of elements in each lane", "<STR_LIT>", ")", ";", "unsigned", "HalfLaneElts", "=", "NumLaneElts", "/", "<NUM_LIT>", ";", "SDValue", "A", ",", "B", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "LMask", "(", "NumElts", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "VECTOR_SHUFFLE", ")", "{", "if", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "UNDEF", ")", "A", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "UNDEF", ")", "B", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "LHS", ".", "getNode", "(", ")", ")", "->", "getMask", "(", ")", ";", "std", "::", "copy", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ",", "LMask", ".", "begin", "(", ")", ")", ";", "}", "else", "{", "if", "(", "LHS", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "UNDEF", ")", "A", "=", "LHS", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "LMask", "[", "i", "]", "=", "i", ";", "}", "SDValue", "C", ",", "D", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RMask", "(", "NumElts", ")", ";", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "VECTOR_SHUFFLE", ")", "{", "if", "(", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "UNDEF", ")", "C", "=", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "UNDEF", ")", "D", "=", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "RHS", ".", "getNode", "(", ")", ")", "->", "getMask", "(", ")", ";", "std", "::", "copy", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ",", "RMask", ".", "begin", "(", ")", ")", ";", "}", "else", "{", "if", "(", "RHS", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "UNDEF", ")", "C", "=", "RHS", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "RMask", "[", "i", "]", "=", "i", ";", "}", "if", "(", "!", "(", "A", "==", "C", "&&", "B", "==", "D", ")", "&&", "!", "(", "A", "==", "D", "&&", "B", "==", "C", ")", ")", "return", "false", ";", "if", "(", "!", "A", ".", "getNode", "(", ")", "&&", "!", "B", ".", "getNode", "(", ")", ")", "return", "false", ";", "if", "(", "A", "!=", "C", ")", "CommuteVectorShuffleMask", "(", "RMask", ",", "NumElts", ")", ";", "for", "(", "unsigned", "l", "=", "<NUM_LIT>", ";", "l", "!=", "NumElts", ";", "l", "+=", "NumLaneElts", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumLaneElts", ";", "++", "i", ")", "{", "int", "LIdx", "=", "LMask", "[", "i", "+", "l", "]", ",", "RIdx", "=", "RMask", "[", "i", "+", "l", "]", ";", "if", "(", "LIdx", "<", "<NUM_LIT>", "\|\|", "RIdx", "<", "<NUM_LIT>", "\|\|", "(", "!", "A", ".", "getNode", "(", ")", "&&", "(", "LIdx", "<", "(", "int", ")", "NumElts", "\|\|", "RIdx", "<", "(", "int", ")", "NumElts", ")", ")", "\|\|", "(", "!", "B", ".", "getNode", "(", ")", "&&", "(", "LIdx", ">=", "(", "int", ")", "NumElts", "\|\|", "RIdx", ">=", "(", "int", ")", "NumElts", ")", ")", ")", "continue", ";", "unsigned", "Src", "=", "(", "i", "/", "HalfLaneElts", ")", ";", "int", "Index", "=", "<NUM_LIT>", "", "(", "i", "%", "HalfLaneElts", ")", "+", "NumElts", "", "Src", "+", "l", ";", "if", "(", "!", "(", "LIdx", "==", "Index", "&&", "RIdx", "==", "Index", "+", "<NUM_LIT>", ")", "&&", "!", "(", "IsCommutative", "&&", "LIdx", "==", "Index", "+", "<NUM_LIT>", "&&", "RIdx", "==", "Index", ")", ")", "return", "false", ";" ]
GCC	i386	MD	stmt_completion	CPU	621,595	[ ")" ]	[ "(", "HI", "<STR_LIT>", ")", "(", "SI", "<STR_LIT>" ]
LLVM	AArch64	CPP	stmt_completion	CPU	621,596	[ "(", ")", "-", "<NUM_LIT>", ")", ";" ]	[ "}", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "Real", ":", "case", "AsmToken", "::", "Hash", ":", "{", "S", "=", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "bool", "isNegative", "=", "false", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "isNegative", "=", "true", ";", "if", "(", "Parser", ".", "getLexer", "(", ")", ".", "peekTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Real", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", ")", "{", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEdouble", ",", "Tok", ".", "getString", "(", ")", ")", ";", "uint64_t", "IntVal", "=", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "Mnemonic", "!=", "<STR_LIT>", "fcmp", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "fcmpe", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "fcmeq", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "fcmge", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "fcmgt", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "fcmle", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "fcmlt", "<STR_LIT>", ")", "return", "TokError", "(", "<STR_LIT>", "unexpected floating point literal", "<STR_LIT>", ")", ";", "else", "if", "(", "IntVal", "!=", "<NUM_LIT>", "\|\|", "isNegative", ")", "return", "TokError", "(", "<STR_LIT>", "expected floating-point constant #0.0", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "AArch64Operand", "::", "CreateToken", "(", "<STR_LIT>", "#0", "<STR_LIT>", ",", "false", ",", "S", ",", "getContext", "(", ")", ")", ")", ";", "Operands", ".", "push_back", "(", "AArch64Operand", "::", "CreateToken", "(", "<STR_LIT>", ".0", "<STR_LIT>", ",", "false", ",", "S", ",", "getContext", "(", ")", ")", ")", ";", "return", "false", ";", "}", "const", "MCExpr", "", "ImmVal", ";", "if", "(", "parseSymbolicImmVal", "(", "ImmVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "AArch64Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ",", "getContext", "(", ")", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "Equal", ":", "{", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Mnemonic", "!=", "<STR_LIT>", "ldr", "<STR_LIT>", ")", "return", "Error", "(", "Loc", ",", "<STR_LIT>", "unexpected token in operand", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "", "SubExprVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "SubExprVal", ")", ")", "return", "true", ";", "if", "(", "Operands", ".", "size", "(", ")", "<", "<NUM_LIT>", "\|\|", "!", "static_cast", "<", "AArch64Operand", "&", ">", "(", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "bool", "IsXReg", "=", "AArch64MCRegisterClasses", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", ".", "contains", "(", "Operands", "[", "<NUM_LIT>", "]", "->", "getReg", "(", ")", ")", ";", "MCContext", "&", "Ctx", "=", "getContext", "(", ")", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Loc", ".", "getPointer" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,597	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	621,598	[ "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "InputType" ]
LLVM	AArch64	TD	stmt_completion	CPU	621,599	[ "]", ",", "(", "instrs", "LDRHroX", ")", ">", ";" ]	[ "def", ":", "InstRW", "<", "[", "A64FXWrite_5Cyc_GI56", ",", "ReadAdrBase" ]

LLVM

ARM

CPP

next_suggestion

CPU

621,500

[ "}" ]

[ "static", "SDValue", "PerformVMOVRRDCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "ARMSubtarget", "*", "Subtarget", ")", "{", "SDValue", "InDouble", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "InDouble", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Subtarget", "->", "hasFP64", "(", ")", ")", "return", "DCI", ".", "CombineTo", "(", "N", ",", "InDouble", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "InDouble", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDNode", "*", "InNode", "=", "InDouble", ".", "getNode", "(", ")", ";", "if", "(", "ISD", "::", "isNormalLoad", "(", "InNode", ")", "&&", "InNode", "->", "hasOneUse", "(", ")", "&&", "InNode", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "f64", "&&", "InNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FrameIndex", "&&", "!", "cast", "<", "LoadSDNode", ">", "(", "InNode", ")", "->", "isVolatile", "(", ")", ")", "{", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "InNode", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "LD", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewLD1", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i32", ",", "DL", ",", "LD", "->", "getChain", "(", ")", ",", "BasePtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "MVT", "::", "i32", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "NewLD2", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i32", ",", "DL", ",", "NewLD1", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "OffsetPtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "std", "::", "min", "(", "<NUM_LIT>", "U", ",", "LD", "->", "getAlignment", "(", ")", "/", "<NUM_LIT>", ")", ",", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "NewLD2", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "DCI", ".", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ")", "std", "::", "swap", "(", "NewLD1", ",", "NewLD2", ")", ";", "SDValue", "Result", "=", "DCI", ".", "CombineTo", "(", "N", ",", "NewLD1", ",", "NewLD2", ")", ";", "return", "Result", ";", "}", "return", "SDValue", "(", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,501

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "CS", "]", ";" ]

GCC

ia64

MD

next_suggestion

CPU

621,502

[ "<STR_LIT>" ]

[ "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "DI", "(", "ne", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]" ]

GCC

i386

MD

program_repair

CPU

621,503

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "match_test", "<STR_LIT>", ")", ")", ")", "<FIXE>" ]

[ "output_asm_insn", "(", "buf", ",", "operands", ")", "return", "<STR_LIT>", "}", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "and", "(", "match_test", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_test", "<STR_LIT>", ")", ")", ")", "<BUGE>", "(", "const_string", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")" ]

GCC

aarch64

MD

next_suggestion

CPU

621,504

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "(", "unspec", ":", "VSTRUCT_3QD", "[", "(", "match_operand", ":", "VSTRUCT_3QD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_LD1", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

XCore

CPP

next_suggestion

MPU

621,505

[ "}" ]

[ "XCoreSubtarget", "::", "XCoreSubtarget", "(", "const", "TargetMachine", "&", "TM", ",", "const", "Module", "&", "M", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "IsXS1A", "(", "false", ")", ",", "IsXS1B", "(", "false", ")", "{", "std", "::", "string", "CPU", "=", "<STR_LIT>", "xs1a-generic", "<STR_LIT>", ";", "ParseSubtargetFeatures", "(", "FS", ",", "CPU", ")", ";" ]

GCC

i386

MD

next_suggestion

CPU

621,506

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

Mips

CPP

next_suggestion

CPU

621,507

[ "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "&", "BB", ")", ";" ]

[ "SLTu", "=", "Mips", "::", "SLTu_MM", ";", "OR", "=", "STI", "->", "hasMips32r6", "(", ")", "?", "Mips", "::", "OR_MMR6", ":", "Mips", "::", "OR_MM", ";", "MOVN", "=", "Mips", "::", "MOVN_I_MM", ";", "MOVZ", "=", "Mips", "::", "MOVZ_I_MM", ";", "SELNEZ", "=", "STI", "->", "hasMips32r6", "(", ")", "?", "Mips", "::", "SELNEZ_MMR6", ":", "Mips", "::", "SELNEZ", ";", "SELEQZ", "=", "STI", "->", "hasMips32r6", "(", ")", "?", "Mips", "::", "SELEQZ_MMR6", ":", "Mips", "::", "SELEQZ", ";", "}", "else", "{", "LL", "=", "STI", "->", "hasMips32r6", "(", ")", "?", "(", "ArePtrs64bit", "?", "Mips", "::", "LL64_R6", ":", "Mips", "::", "LL_R6", ")", ":", "(", "ArePtrs64bit", "?", "Mips", "::", "LL64", ":", "Mips", "::", "LL", ")", ";", "SC", "=", "STI", "->", "hasMips32r6", "(", ")", "?", "(", "ArePtrs64bit", "?", "Mips", "::", "SC64_R6", ":", "Mips", "::", "SC_R6", ")", ":", "(", "ArePtrs64bit", "?", "Mips", "::", "SC64", ":", "Mips", "::", "SC", ")", ";", "SLT", "=", "Mips", "::", "SLT", ";", "SLTu", "=", "Mips", "::", "SLTu", ";", "OR", "=", "Mips", "::", "OR", ";", "MOVN", "=", "Mips", "::", "MOVN_I_I", ";", "MOVZ", "=", "Mips", "::", "MOVZ_I_I", ";", "SELNEZ", "=", "Mips", "::", "SELNEZ", ";", "SELEQZ", "=", "Mips", "::", "SELEQZ", ";", "}", "bool", "IsSwap", "=", "false", ";", "bool", "IsNand", "=", "false", ";", "bool", "IsMin", "=", "false", ";", "bool", "IsMax", "=", "false", ";", "bool", "IsUnsigned", "=", "false", ";", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Mips", "::", "ATOMIC_LOAD_NAND_I8_POSTRA", ":", "SEOp", "=", "Mips", "::", "SEB", ";", "LLVM_FALLTHROUGH", ";", "case", "Mips", "::", "ATOMIC_LOAD_NAND_I16_POSTRA", ":", "IsNand", "=", "true", ";", "break", ";", "case", "Mips", "::", "ATOMIC_SWAP_I8_POSTRA", ":", "SEOp", "=", "Mips", "::", "SEB", ";", "LLVM_FALLTHROUGH", ";", "case", "Mips", "::", "ATOMIC_SWAP_I16_POSTRA", ":", "IsSwap", "=", "true", ";", "break", ";", "case", "Mips", "::", "ATOMIC_LOAD_ADD_I8_POSTRA", ":", "SEOp", "=", "Mips", "::", "SEB", ";", "LLVM_FALLTHROUGH", ";", "case", "Mips", "::", "ATOMIC_LOAD_ADD_I16_POSTRA", ":", "Opcode", "=", "Mips", "::", "ADDu", ";", "break", ";", "case", "Mips", "::", "ATOMIC_LOAD_SUB_I8_POSTRA", ":", "SEOp", "=", "Mips", "::", "SEB", ";", "LLVM_FALLTHROUGH", ";", "case", "Mips", "::", "ATOMIC_LOAD_SUB_I16_POSTRA", ":", "Opcode", "=", "Mips", "::", "SUBu", ";", "break", ";", "case", "Mips", "::", "ATOMIC_LOAD_AND_I8_POSTRA", ":", "SEOp", "=", "Mips", "::", "SEB", ";", "LLVM_FALLTHROUGH", ";", "case", "Mips", "::", "ATOMIC_LOAD_AND_I16_POSTRA", ":", "Opcode", "=", "Mips", "::", "AND", ";", "break", ";", "case", "Mips", "::", "ATOMIC_LOAD_OR_I8_POSTRA", ":", "SEOp", "=", "Mips", "::", "SEB", ";", "LLVM_FALLTHROUGH", ";", "case", "Mips", "::", "ATOMIC_LOAD_OR_I16_POSTRA", ":", "Opcode", "=", "Mips", "::", "OR", ";", "break", ";", "case", "Mips", "::", "ATOMIC_LOAD_XOR_I8_POSTRA", ":", "SEOp", "=", "Mips", "::", "SEB", ";", "LLVM_FALLTHROUGH", ";", "case", "Mips", "::", "ATOMIC_LOAD_XOR_I16_POSTRA", ":", "Opcode", "=", "Mips", "::", "XOR", ";", "break", ";", "case", "Mips", "::", "ATOMIC_LOAD_UMIN_I8_POSTRA", ":", "case", "Mips", "::", "ATOMIC_LOAD_UMIN_I16_POSTRA", ":", "IsUnsigned", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "Mips", "::", "ATOMIC_LOAD_MIN_I8_POSTRA", ":", "case", "Mips", "::", "ATOMIC_LOAD_MIN_I16_POSTRA", ":", "IsMin", "=", "true", ";", "break", ";", "case", "Mips", "::", "ATOMIC_LOAD_UMAX_I8_POSTRA", ":", "case", "Mips", "::", "ATOMIC_LOAD_UMAX_I16_POSTRA", ":", "IsUnsigned", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "Mips", "::", "ATOMIC_LOAD_MAX_I8_POSTRA", ":", "case", "Mips", "::", "ATOMIC_LOAD_MAX_I16_POSTRA", ":", "IsMax", "=", "true", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown subword atomic pseudo for expansion!", "<STR_LIT>", ")", ";", "}", "Register", "Dest", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Ptr", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Incr", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Mask", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Mask2", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "ShiftAmnt", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "OldVal", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "BinOpRes", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "StoreVal", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", ".", "getBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "++", "BB", ".", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "&", "BB", ",", "std", "::", "next", "(", "I", ")", ",", "BB", ".", "end", "(", ")", ")", ";" ]

GCC

s390

MD

stmt_completion

MPU

621,508

[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "intcmpcc", "(", "match_operand", ":", "VI_HW" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

621,509

[ "}" ]

[ "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "MaxReach", ")", ")", "{", "RS", "->", "addScavengingFrameIndex", "(", "MFFrame", "->", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ")", ";", "RS", "->", "addScavengingFrameIndex", "(", "MFFrame", "->", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ")", ";", "}" ]

LLVM

R600

CPP

stmt_completion

GPU

621,510

[ "{" ]

[ "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::", "PerformDAGCombine", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "{", "ConstantSDNode", "*", "True", ",", "*", "False", ";", "if", "(", "(", "True", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "&&", "(", "False", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "&&", "True", "->", "isAllOnesValue", "(", ")", "&&", "False", "->", "isNullValue", "(", ")", "&&", "VT", "==", "MVT", "::", "i1", ")", "{", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SETCC", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "break", ";", "}", "case", "ISD", "::", "SETCC", ":" ]

LLVM

Hexagon

TD

stmt_completion

DSP

621,511

[ ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_946df596", ",", "TypeALU64", ">", ",", "Enc_a56825", "{" ]

[ "def", "A2_xorp", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32" ]

LLVM

R600

TD

program_repair

GPU

621,512

[ "<FIXS>", "i32", ":", "$", "src0_modifiers", ",", "i1", ":", "$", "clamp", ",", "i32", ":", "$", "omod", ")", ")", ")", ")", "]", ",", "<FIXE>" ]

[ "P", ".", "Ins64", ",", "P", ".", "Asm64", ",", "!", "if", "(", "P", ".", "HasModifiers", ",", "[", "(", "set", "P", ".", "DstVT", ":", "$", "dst", ",", "(", "node", "(", "P", ".", "Src0VT", "(", "VOP3Mods0", "P", ".", "Src0VT", ":", "$", "src0", ",", "<BUGS>", "i32", ":", "$", "src0_modifiers", ",", "i32", ":", "$", "clamp", ",", "i32", ":", "$", "omod", ")", ")", ")", ")", "]", ",", "<BUGE>", "[", "(", "set", "P", ".", "DstVT", ":", "$", "dst", ",", "(", "node", "P", ".", "Src0VT", ":", "$", "src0", ")", ")", "]", ")", ",", "P", ".", "HasModifiers", ">", ";" ]

GCC

h8300

MD

next_suggestion

MPU

621,513

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "cc0", ")", "(", "compare", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

GCC

i386

CPP

program_repair

CPU

621,514

[ "<FIXS>", "return", "TARGET_AVX", "&&", "TARGET_VZEROUPPER", ";", "<FIXE>" ]

[ "static", "boolgate_insert_vzeroupper", "(", "void", ")", "{", "<BUGS>", "return", "TARGET_VZEROUPPER", ";", "<BUGE>", "}", "static", "unsigned", "int" ]

LLVM

Mips

CPP

stmt_completion

CPU

621,515

[ "MachineFunctionPass", "(", "ID", ")", "{" ]

[ "MipsDelaySlotFiller", "(", ")", ":" ]

LLVM

ARM

CPP

next_suggestion

CPU

621,516

[ "}" ]

[ "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "IFlagsStr", "=", "Tok", ".", "getString", "(", ")", ";", "unsigned", "IFlags", "=", "<NUM_LIT>", ";", "if", "(", "IFlagsStr", "!=", "<STR_LIT>", "none", "<STR_LIT>", ")", "{", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "IFlagsStr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "IFlagsStr", ".", "substr", "(", "i", ",", "<NUM_LIT>", ")", ")", ".", "Case", "(", "<STR_LIT>", "a", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "i", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "f", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", "U", ")", ";", "if", "(", "Flag", "==", "~", "<NUM_LIT>", "U", "||", "(", "IFlags", "&", "Flag", ")", ")", "return", "MatchOperand_NoMatch", ";", "IFlags", "|=", "Flag", ";", "}" ]

GCC

ia64

MD

next_suggestion

CPU

621,517

[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]

[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,518

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_addh_h16_sat_hl", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

GCC

sh

MD

program_repair

CPU

621,519

[ "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "rtx", "tmp0", "=", "gen_reg_rtx", "(", "SImode", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

621,520

[ "<NUM_LIT>", ";" ]

[ "def", "A2_vsubhs", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

GCC

arm

MD

stmt_completion

CPU

621,521

[ ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

621,522

[ "PALMetadataMap", "[", "Rsrc2Reg", "]", "|=", "S_00B02C_EXTRA_LDS_SIZE", "(", "CurrentProgramInfo", ".", "LDSBlocks", ")", ";" ]

[ "ScratchSizeKey", "=", "PALMD", "::", "Key", "::", "ES_SCRATCH_SIZE", ";", "break", ";", "case", "CallingConv", "::", "AMDGPU_HS", ":", "ScratchSizeKey", "=", "PALMD", "::", "Key", "::", "HS_SCRATCH_SIZE", ";", "break", ";", "case", "CallingConv", "::", "AMDGPU_LS", ":", "ScratchSizeKey", "=", "PALMD", "::", "Key", "::", "LS_SCRATCH_SIZE", ";", "break", ";", "}", "unsigned", "NumUsedVgprsKey", "=", "ScratchSizeKey", "+", "PALMD", "::", "Key", "::", "VS_NUM_USED_VGPRS", "-", "PALMD", "::", "Key", "::", "VS_SCRATCH_SIZE", ";", "unsigned", "NumUsedSgprsKey", "=", "ScratchSizeKey", "+", "PALMD", "::", "Key", "::", "VS_NUM_USED_SGPRS", "-", "PALMD", "::", "Key", "::", "VS_SCRATCH_SIZE", ";", "PALMetadataMap", "[", "NumUsedVgprsKey", "]", "=", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ";", "PALMetadataMap", "[", "NumUsedSgprsKey", "]", "=", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", ";", "if", "(", "AMDGPU", "::", "isCompute", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", ")", "{", "PALMetadataMap", "[", "Rsrc1Reg", "]", "|=", "CurrentProgramInfo", ".", "ComputePGMRSrc1", ";", "PALMetadataMap", "[", "Rsrc2Reg", "]", "|=", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ";", "PALMetadataMap", "[", "ScratchSizeKey", "]", "|=", "alignTo", "(", "CurrentProgramInfo", ".", "ScratchSize", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "PALMetadataMap", "[", "Rsrc1Reg", "]", "|=", "S_00B028_VGPRS", "(", "CurrentProgramInfo", ".", "VGPRBlocks", ")", "|", "S_00B028_SGPRS", "(", "CurrentProgramInfo", ".", "SGPRBlocks", ")", ";", "if", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ">", "<NUM_LIT>", ")", "PALMetadataMap", "[", "Rsrc2Reg", "]", "|=", "S_00B84C_SCRATCH_EN", "(", "<NUM_LIT>", ")", ";", "PALMetadataMap", "[", "ScratchSizeKey", "]", "|=", "alignTo", "(", "CurrentProgramInfo", ".", "ScratchSize", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "AMDGPU_PS", ")", "{" ]

LLVM

Sparc

CPP

next_suggestion

CPU

621,523

[ "CCValAssign", "&", "NextVA", "=", "ArgLocs", "[", "++", "i", "]", ";" ]

[ "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "SDValue", "Chain", "=", "CLI", ".", "Chain", ";", "SDValue", "Callee", "=", "CLI", ".", "Callee", ";", "bool", "&", "isTailCall", "=", "CLI", ".", "IsTailCall", ";", "CallingConv", "::", "ID", "CallConv", "=", "CLI", ".", "CallConv", ";", "bool", "isVarArg", "=", "CLI", ".", "IsVarArg", ";", "isTailCall", "=", "false", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CC_Sparc32", ")", ";", "unsigned", "ArgsSize", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "ArgsSize", "=", "(", "ArgsSize", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ByValArgs", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Outs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ISD", "::", "ArgFlagsTy", "Flags", "=", "Outs", "[", "i", "]", ".", "Flags", ";", "if", "(", "!", "Flags", ".", "isByVal", "(", ")", ")", "continue", ";", "SDValue", "Arg", "=", "OutVals", "[", "i", "]", ";", "unsigned", "Size", "=", "Flags", ".", "getByValSize", "(", ")", ";", "unsigned", "Align", "=", "Flags", ".", "getByValAlign", "(", ")", ";", "if", "(", "Size", ">", "<NUM_LIT>", "U", ")", "{", "int", "FI", "=", "MFI", "->", "CreateStackObject", "(", "Size", ",", "Align", ",", "false", ")", ";", "SDValue", "FIPtr", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "SDValue", "SizeNode", "=", "DAG", ".", "getConstant", "(", "Size", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "Chain", "=", "DAG", ".", "getMemcpy", "(", "Chain", ",", "dl", ",", "FIPtr", ",", "Arg", ",", "SizeNode", ",", "Align", ",", "false", ",", "(", "Size", "<=", "<NUM_LIT>", ")", ",", "false", ",", "MachinePointerInfo", "(", ")", ",", "MachinePointerInfo", "(", ")", ")", ";", "ByValArgs", ".", "push_back", "(", "FIPtr", ")", ";", "}", "else", "{", "SDValue", "nullVal", ";", "ByValArgs", ".", "push_back", "(", "nullVal", ")", ";", "}", "}", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "ArgsSize", ",", "dl", ",", "true", ")", ",", "dl", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ",", "<NUM_LIT>", ">", "RegsToPass", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOpChains", ";", "const", "unsigned", "StackOffset", "=", "<NUM_LIT>", ";", "bool", "hasStructRetAttr", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "realArgIdx", "=", "<NUM_LIT>", ",", "byvalArgIdx", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "realArgIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "SDValue", "Arg", "=", "OutVals", "[", "realArgIdx", "]", ";", "ISD", "::", "ArgFlagsTy", "Flags", "=", "Outs", "[", "realArgIdx", "]", ".", "Flags", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "Arg", "=", "ByValArgs", "[", "byvalArgIdx", "++", "]", ";", "if", "(", "!", "Arg", ")", "{", "continue", ";", "}", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "Flags", ".", "isSRet", "(", ")", ")", "{", "assert", "(", "VA", ".", "needsCustom", "(", ")", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i32", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "StackPtr", ",", "PtrOff", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "hasStructRetAttr", "=", "true", ";", "continue", ";", "}", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "assert", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "f64", "||", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "v2i32", ")", ";", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "unsigned", "Offset", "=", "VA", ".", "getLocMemOffset", "(", ")", "+", "StackOffset", ";", "if", "(", "Offset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "{", "SDValue", "StackPtr", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i32", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "dl", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "StackPtr", ",", "PtrOff", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "continue", ";", "}", "}", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "f64", ")", "{", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "v2i32", ",", "Arg", ")", ";", "}", "SDValue", "Part0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "i32", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "getVectorIdxTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "SDValue", "Part1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "i32", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "getVectorIdxTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Part0", ")", ")", ";", "assert", "(", "i", "+", "<NUM_LIT>", "!=", "e", ")", ";" ]

LLVM

SystemZ

TD

next_suggestion

CPU

621,524

[ "}" ]

[ "class", "FixedCondBranchRI", "<", "CondVariant", "V", ",", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", "=", "null_frag", ">", ":", "InstRIc", "<", "opcode", ",", "(", "outs", ")", ",", "(", "ins", "brtarget16", ":", "$", "RI2", ")", ",", "!", "subst", "(", "<STR_LIT>", ",", "V", ".", "suffix", ",", "mnemonic", ")", "#", "<STR_LIT>", ",", "[", "(", "operator", "bb", ":", "$", "RI2", ")", "]", ">", "{", "let", "isAsmParserOnly", "=", "V", ".", "alternate", ";", "let", "AsmVariantName", "=", "V", ".", "asmvariant", ";", "let", "M1", "=", "V", ".", "ccmask", ";" ]

LLVM

LoongArch

TD

program_repair

CPU

621,525

[ "<FIXS>", "def", ":", "Pat", "(", "fneg", "(", "fma", "FPR32", ":", "$", "fj", ",", "FPR32", ":", "$", "fk", ",", "(", "fneg", "FPR32", ":", "$", "fa", ")", ")", ")", ",", "(", "FNMSUB_S", "FPR32", ":", "$", "fj", ",", "FPR32", ":", "$", "fk", ",", "FPR32", ":", "$", "fa", ")", ">", ";", "def", ":", "Pat", "(", "fma_nsz", "(", "fneg", "FPR32", ":", "$", "fj", ")", ",", "FPR32", ":", "$", "fk", ",", "FPR32", ":", "$", "fa", ")", ",", "<FIXE>" ]

[ "def", ":", "Pat", "(", "fma_nsz", "(", "fneg", "FPR32", ":", "$", "fj", ")", ",", "FPR32", ":", "$", "fk", ",", "(", "fneg", "FPR32", ":", "$", "fa", ")", ")", ",", "(", "FNMADD_S", "FPR32", ":", "$", "fj", ",", "FPR32", ":", "$", "fk", ",", "FPR32", ":", "$", "fa", ")", ">", ";", "<BUGS>", "def", ":", "Pat", "(", "fma", "(", "fneg", "FPR32", ":", "$", "fj", ")", ",", "FPR32", ":", "$", "fk", ",", "FPR32", ":", "$", "fa", ")", ",", "<BUGE>", "(", "FNMSUB_S", "FPR32", ":", "$", "fj", ",", "FPR32", ":", "$", "fk", ",", "FPR32", ":", "$", "fa", ")", ">", ";", "}" ]

GCC

xtensa

CPP

stmt_completion

MPU

621,526

[ ";" ]

[ "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "CONST", ":", "return", "xtensa_delegitimize_address", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ";", "case", "UNSPEC", ":", "if", "(", "XINT", "(", "op", ",", "<NUM_LIT>", ")", "==", "UNSPEC_PLT", ")", "return", "XVECEXP", "(", "op", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "default", ":", "break", ";", "}", "return", "op" ]

LLVM

BPF

CPP

program_repair

Virtual ISA

621,527

[ "<FIXS>", "if", "(", "!", "STI", ".", "hasLdsx", "(", ")", ")", "{", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "VT", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "VT", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "VT", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "}", "<FIXE>" ]

[ "setLoadExtAction", "(", "ISD", "::", "ZEXTLOAD", ",", "VT", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "VT", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "<BUGS>", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "VT", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "VT", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "VT", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "<BUGE>", "}", "setBooleanContents", "(", "ZeroOrOneBooleanContent", ")", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

621,528

[ "]", ")" ]

[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "exact_log2", "(", "-", "UINTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", "return", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,529

[ "let", "addrMode", "=", "BaseImmOffset", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

GCC

spu

MD

next_suggestion

MPU

621,530

[ "emit_insn", "(", "gen_iorti3", "(", "operands", "[", "<NUM_LIT>", "]", ",", "t", ",", "sign_mask", ")", ")" ]

[ "emit_insn", "(", "gen_vashrv4si3", "(", "sign_mask_v4si", ",", "op1_v4si", ",", "spu_const", "(", "V4SImode", ",", "<NUM_LIT>", ")", ")", ")", "emit_insn", "(", "gen_fsm_ti", "(", "sign_mask", ",", "sign_mask", ")", ")", "emit_insn", "(", "gen_ashlti3", "(", "sign_mask", ",", "sign_mask", ",", "sign_shift", ")", ")", "emit_insn", "(", "gen_lshrti3", "(", "t", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,531

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vuu32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vxx32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vxx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

621,532

[ "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";" ]

[ "bool", "IsUpdating", "=", "(", "TID", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "<STR_LIT>", "::", "<STR_LIT>", ";", "unsigned", "OpIdx", "=", "<NUM_LIT>", ";", "if", "(", "IsUpdating", ")", "++", "OpIdx", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

LLVM

TPC

CPP

next_suggestion

Virtual ISA

621,533

[ "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_VECTOR_ELT", ",", "DL", ",", "MemTy", ",", "Result", ",", "V0", ",", "DAG", ".", "getConstant", "(", "I", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";" ]

[ "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "{", "if", "(", "I", ")", "{", "Ptr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "SRF_REGISTER_LENGTH_IN_BYTES", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ")", ")", ";", "}", "SDValue", "V0", "=", "DAG", ".", "getLoad", "(", "EltTy", ",", "DL", ",", "Chain", ",", "Ptr", ",", "PtrInfo", ".", "getWithOffset", "(", "SRF_REGISTER_LENGTH_IN_BYTES", "*", "I", ")", ",", "Alignment", ",", "MemOp", "->", "getFlags", "(", ")", ",", "AAInfo", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,534

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_satub", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_0ae0825c", ",", "TypeS_2op", ">", ",", "Enc_5e2823", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

program_repair

GPU

621,535

[ "<FIXS>", "Op", "=", "RegEnc", ";", "return", ";", "<FIXE>", "<FIXS>", "Op", "=", "Enc", "|", "SDWA9EncValues", "::", "SRC_SGPR_MASK", ";", "return", ";", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "void", "SIMCCodeEmitter", "::", "getSDWAVopcDstEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "APInt", "&", "Op", ",", "SmallVectorImpl", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "<FIXE>" ]

[ "if", "(", "AMDGPU", "::", "isSGPR", "(", "AMDGPU", "::", "mc2PseudoReg", "(", "Reg", ")", ",", "&", "MRI", ")", ")", "{", "RegEnc", "|=", "SDWA9EncValues", "::", "SRC_SGPR_MASK", ";", "}", "<BUGS>", "return", "RegEnc", ";", "<BUGE>", "}", "else", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "uint32_t", "Enc", "=", "getLitEncoding", "(", "MO", ",", "Desc", ".", "OpInfo", "[", "OpNo", "]", ",", "STI", ")", ";", "if", "(", "Enc", "!=", "~", "<NUM_LIT>", "U", "&&", "Enc", "!=", "<NUM_LIT>", ")", "{", "<BUGS>", "return", "Enc", "|", "SDWA9EncValues", "::", "SRC_SGPR_MASK", ";", "<BUGE>", "}", "}", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported operand kind", "<STR_LIT>", ")", ";", "<BUGS>", "return", "<NUM_LIT>", ";", "<BUGE>", "}", "<BUGS>", "unsignedSIMCCodeEmitter", "::", "getSDWAVopcDstEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "<BUGE>", "using", "namespace", "AMDGPU", "::", "SDWA", ";", "uint64_t", "RegEnc", "=", "<NUM_LIT>", ";" ]

GCC

i386

MD

next_suggestion

CPU

621,536

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AArch64

TD

stmt_completion

CPU

621,537

[ "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "tsz8_64", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "tsz8_64", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", "{" ]

GCC

ia64

CPP

next_suggestion

CPU

621,538

[ "}" ]

[ "case", "V8QImode", ":", "case", "V4HImode", ":", "case", "V2SImode", ":", "return", "true", ";", "case", "V2SFmode", ":", "return", "true", ";", "default", ":", "return", "false", ";" ]

LLVM

X86

TD

stmt_completion

CPU

621,539

[ ")", ")", ",", "(", "iPTR", "<NUM_LIT>", ")", ")", ")", ",", "addr", ":", "$", "dst", ")", "]", ">", ",", "VEX", ",", "VEX_WIG", ";" ]

[ "def", "VMOVHPSmr", ":", "VPSI", "<", "<NUM_LIT>", ",", "MRMDestMem", ",", "(", "outs", ")", ",", "(", "ins", "f64mem", ":", "$", "dst", ",", "VR128", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "f64", "(", "extractelt", "(", "X86Unpckh", "(", "bc_v2f64", "(", "v4f32", "VR128", ":", "$", "src", ")", ")", ",", "(", "bc_v2f64", "(", "v4f32", "VR128", ":", "$", "src", ")" ]

LLVM

SystemZ

TD

next_suggestion

CPU

621,540

[ "let", "DisableEncoding", "=", "<STR_LIT>", ";" ]

[ "class", "CondUnaryRSY", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", ",", "RegisterOperand", "cls", ",", "bits", "<", "<NUM_LIT>", ">", "bytes", ",", "AddressingMode", "mode", "=", "bdaddr20only", ">", ":", "InstRSYb", "<", "opcode", ",", "(", "outs", "cls", ":", "$", "R1", ")", ",", "(", "ins", "cls", ":", "$", "R1src", ",", "mode", ":", "$", "BD2", ",", "cond4", ":", "$", "valid", ",", "cond4", ":", "$", "M3", ")", ",", "mnemonic", "#", "<STR_LIT>", ",", "[", "(", "set", "cls", ":", "$", "R1", ",", "(", "z_select_ccmask", "(", "operator", "bdaddr20only", ":", "$", "BD2", ")", ",", "cls", ":", "$", "R1src", ",", "cond4", ":", "$", "valid", ",", "cond4", ":", "$", "M3", ")", ")", "]", ">", "{", "let", "Constraints", "=", "<STR_LIT>", ";" ]

GCC

ia64

CPP

program_repair

CPU

621,541

[ "<FIXS>", "<FIXE>", "<FIXS>", "ia64_adjust_cost_2", "(", "rtx", "insn", ",", "int", "dep_type1", ",", "rtx", "dep_insn", ",", "int", "cost", ")", "<FIXE>", "<FIXS>", "if", "(", "dep_type", "!=", "REG_DEP_OUTPUT", ")", "<FIXE>" ]

[ "return", "ret", ";", "}", "<BUGS>", "<BUGE>", "static", "int", "<BUGS>", "ia64_adjust_cost", "(", "rtx", "insn", ",", "rtx", "link", ",", "rtx", "dep_insn", ",", "int", "cost", ")", "<BUGE>", "{", "enum", "attr_itanium_class", "dep_class", ";", "enum", "attr_itanium_class", "insn_class", ";", "<BUGS>", "if", "(", "REG_NOTE_KIND", "(", "link", ")", "!=", "REG_DEP_OUTPUT", ")", "<BUGE>", "return", "cost", ";", "insn_class", "=", "ia64_safe_itanium_class", "(", "insn", ")", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

621,542

[ "const", "TargetRegisterClass", "*", "RC", "=", "AssignedReg", "?", "MRI", ".", "getRegClass", "(", "AssignedReg", ")", ":", "nullptr", ";" ]

[ "if", "(", "!", "isLoadTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "Address", "Addr", ";", "if", "(", "!", "PPCComputeAddress", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ")", "return", "false", ";", "Register", "AssignedReg", "=", "FuncInfo", ".", "ValueMap", "[", "I", "]", ";" ]

LLVM

GBZ80

CPP

next_suggestion

MPU

621,543

[ "if", "(", "NumBytes", ")", "{" ]

[ "const", "GBZ80InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "GBZ80InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "unsigned", "RetOpcode", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RetOpcode", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "llvm_unreachable", "(", "<STR_LIT>", "Can only insert epilog into returning blocks", "<STR_LIT>", ")", ";", "uint64_t", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "uint64_t", "CallFrameSize", "=", "MFI", "->", "getMaxCallFrameSize", "(", ")", ";", "uint64_t", "FrameSize", "=", "GBZ80FI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "uint64_t", "NumBytes", "=", "StackSize", "+", "CallFrameSize", "-", "FrameSize", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "!", "I", "->", "isTerminator", "(", ")", ")", "break", ";", "MBBI", "--", ";", "}" ]

GCC

pa

MD

next_suggestion

CPU

621,544

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AArch64

TD

stmt_completion

CPU

621,545

[ "ZPR32", ",", "FPR32", ">", ";" ]

[ "def", "_S", ":", "sve_fp_fast_red", "<", "<NUM_LIT>", ",", "opc", ",", "asm", "," ]

LLVM

MBlaze

CPP

stmt_completion

MPU

621,546

[ "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

[ "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'", "r", "'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "'", "d", "'", ":", "case", "'", "y", "'", ":", "case", "'", "f", "'", ":", "if", "(", "VT", "==", "MVT", "::", "f32", ")", "return", "std", "::" ]

LLVM

AArch64

CPP

next_suggestion

CPU

621,547

[ "Changed", "|=", "runOnBasicBlock", "(", "MBB", ")", ";" ]

[ "RCI", ".", "runOnMachineFunction", "(", "F", ")", ";", "for", "(", "auto", "&", "MBB", ":", "F", ")", "{" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

621,548

[ "ExtensionHVXV62", ")", ";" ]

[ "unsigned", "CpuArch", "=", "ArchV5", ";", "for", "(", "unsigned", "F", ":", "{", "ArchV65", ",", "ArchV62", ",", "ArchV60", ",", "ArchV55", ",", "ArchV5", "}", ")", "{", "if", "(", "!", "FB", ".", "test", "(", "F", ")", ")", "continue", ";", "CpuArch", "=", "F", ";", "break", ";", "}", "bool", "UseHvx", "=", "false", ";", "for", "(", "unsigned", "F", ":", "{", "ExtensionHVX", ",", "ExtensionHVX64B", ",", "ExtensionHVX128B", "}", ")", "{", "if", "(", "!", "FB", ".", "test", "(", "F", ")", ")", "continue", ";", "UseHvx", "=", "true", ";", "break", ";", "}", "bool", "HasHvxVer", "=", "false", ";", "for", "(", "unsigned", "F", ":", "{", "ExtensionHVXV60", ",", "ExtensionHVXV62", ",", "ExtensionHVXV65", "}", ")", "{", "if", "(", "!", "FB", ".", "test", "(", "F", ")", ")", "continue", ";", "HasHvxVer", "=", "true", ";", "UseHvx", "=", "true", ";", "break", ";", "}", "if", "(", "!", "UseHvx", "||", "HasHvxVer", ")", "return", "FB", ";", "switch", "(", "CpuArch", ")", "{", "case", "ArchV65", ":", "FB", ".", "set", "(", "ExtensionHVXV65", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "ArchV62", ":", "FB", ".", "set", "(" ]

LLVM

Hexagon

TD

stmt_completion

DSP

621,549

[ "<NUM_LIT>", ";" ]

[ "def", "A2_sxth", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_57890846", ",", "TypeALU32_2op", ">", ",", "Enc_5e2823", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

621,550

[ "return", "decodeImmZeroOperand", "(", "Inst", ",", "Base", ",", "Address", ",", "Decoder", ")", ";" ]

[ "static", "DecodeStatus", "decodeMemRI34PCRelOperands", "(", "MCInst", "&", "Inst", ",", "uint64_t", "Imm", ",", "int64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "uint64_t", "Base", "=", "Imm", ">>", "<NUM_LIT>", ";", "uint64_t", "Disp", "=", "Imm", "&", "<NUM_LIT>", "UL", ";", "assert", "(", "Base", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid base register", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Disp", ")", ")", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,551

[ "}" ]

[ "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

LLVM

M68k

TD

stmt_completion

MPU

621,552

[ ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "MxPCD", ">", ";" ]

[ "def", "MxPCD32", ":", "MxMemOp", "<", "(", "ops", "i16imm", ")", ",", "MxSize32" ]

LLVM

AArch64

TD

next_suggestion

CPU

621,553

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "label", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "page", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "label", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

i386

CPP

stmt_completion

CPU

621,554

[ "XLOGUE_SET_ALIGNED_PLUS_8", ":", "XLOGUE_SET_ALIGNED", ";" ]

[ "else", "if", "(", "frame_pointer_needed", ")", "stub_set", "=", "aligned_plus_8", "?", "XLOGUE_SET_HFP_ALIGNED_PLUS_8", ":", "XLOGUE_SET_HFP_ALIGNED_OR_REALIGN", ";", "else", "stub_set", "=", "aligned_plus_8", "?" ]

LLVM

ARM

TD

stmt_completion

CPU

621,555

[ "<NUM_LIT>", ";" ]

[ "class", "VLD4LN", "<", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bits", "<", "<NUM_LIT>", ">", "op7_4", ",", "string", "Dt", ">", ":", "NLdStLn", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op11_8", ",", "op7_4", ",", "(", "outs", "DPR", ":", "$", "Vd", ",", "DPR", ":", "$", "dst2", ",", "DPR", ":", "$", "dst3", ",", "DPR", ":", "$", "dst4", ")", ",", "(", "ins", "addrmode6", ":", "$", "Rn", ",", "DPR", ":", "$", "src1", ",", "DPR", ":", "$", "src2", ",", "DPR", ":", "$", "src3", ",", "DPR", ":", "$", "src4", ",", "nohash_imm", ":", "$", "lane", ")", ",", "IIC_VLD4ln", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteVLD2", "]", ">", "{", "let", "Rm", "=" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,556

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

621,557

[ ".", "Core", ")", ")", ";" ]

[ "static", "bool", "lessCore", "(", "const", "HexagonInstr", "&", "A", ",", "const", "HexagonInstr", "&", "B", ")", "{", "return", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "A", ".", "Core", ",", "B" ]

LLVM

ARM64

CPP

stmt_completion

CPU

621,558

[ "<STR_LIT>", ")", ";" ]

[ "return", "false", ";", "}", "for", "(", "auto", "&", "MBB", ":", "*", "MF", ")", "{", "bool", "SuppressSTP", "=", "false", ";", "unsigned", "PrevBaseReg", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "!", "isNarrowFPStore", "(", "MI", ")", ")", "continue", ";", "unsigned", "BaseReg", ";", "unsigned", "Offset", ";", "if", "(", "TII", "->", "getLdStBaseRegImmOfs", "(", "&", "MI", ",", "BaseReg", ",", "Offset", ",", "TRI", ")", ")", "{", "if", "(", "PrevBaseReg", "==", "BaseReg", ")", "{", "if", "(", "!", "SuppressSTP", "&&", "shouldAddSTPToBlock", "(", "MI", ".", "getParent", "(", ")", ")", ")", "break", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Unpairing store ", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", "\\n" ]

LLVM

AArch64

CPP

next_suggestion

CPU

621,559

[ "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

[ "Is64Bit", "=", "false", ";", "CC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Is64Bit", "=", "true", ";", "CC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "Register", "SrcReg", "=", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "Is64Bit", ")", "{", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "break", ";", "}", "case", "<NUM_LIT>", ":", "{", "switch", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown branch opcode in Cond", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<NUM_LIT>", "ull", "<<", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "else", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<NUM_LIT>", "ull", "<<", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "}", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";", "bool", "TryFold", "=", "false", ";", "if", "(", "MRI", ".", "constrainRegClass", "(", "DstReg", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{" ]

LLVM

X86

CPP

next_suggestion

CPU

621,560

[ "}" ]

[ "assert", "(", "(", "EltVT", "==", "MVT", "::", "f32", "||", "EltVT", "==", "MVT", "::", "f64", ")", "&&", "<STR_LIT>", "Only two types of floating point element types to handle!", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "EltVT", "==", "MVT", "::", "f32", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "ExtVT", ",", "V1", ",", "V2", ")", ";", "}", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", "&&", "V2Index", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "ExtVT", ",", "V2", ")", ";", "if", "(", "ExtVT", "!=", "VT", ")", "V2", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "V2", ")", ";", "if", "(", "V2Index", "!=", "<NUM_LIT>", ")", "{", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", "||", "VT", ".", "getVectorNumElements", "(", ")", "<=", "<NUM_LIT>", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "V2Shuffle", "(", "Mask", ".", "size", "(", ")", ",", "<NUM_LIT>", ")", ";", "V2Shuffle", "[", "V2Index", "]", "=", "<NUM_LIT>", ";", "V2", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "V2", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "V2Shuffle", ")", ";", "}", "else", "{", "V2", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2i64", ",", "V2", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v2i64", ",", "V2", ",", "DAG", ".", "getConstant", "(", "V2Index", "*", "EltVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "DL", ",", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getScalarShiftAmountTy", "(", "MVT", "::", "v2i64", ")", ")", ")", ";", "V2", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "V2", ")", ";", "}", "}", "return", "V2", ";" ]

GCC

rs6000

MD

program_repair

CPU

621,561

[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "unspec", ":", "SF", "[", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VSX_CVSPDP", ")", ")", "]", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,562

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

program_repair

CPU

621,563

[ "<FIXS>", "bool", "second_arg_count", "=", "false", ";", "<FIXE>" ]

[ "rtx", "op", ";", "machine_mode", "mode", ";", "}", "args", "[", "<NUM_LIT>", "]", ";", "<BUGS>", "bool", "last_arg_count", "=", "false", ";", "<BUGE>", "enum", "insn_code", "icode", "=", "d", "->", "icode", ";", "const", "struct", "insn_data_d", "*", "insn_p", "=", "&", "insn_data", "[", "icode", "]", ";", "machine_mode", "tmode", "=", "insn_p", "->", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";" ]

GCC

i386

CPP

code_generation

CPU

621,564

[ "bool", "ix86_force_load_from_GOT_p", "(", "rtx", "x", ",", "bool", "call_p", ")", "{", "return", "(", "(", "TARGET_64BIT", "||", "(", "!", "flag_pic", "&&", "HAVE_AS_IX86_GOT32X", ")", ")", "&&", "!", "TARGET_PECOFF", "&&", "!", "TARGET_MACHO", "&&", "(", "!", "flag_pic", "||", "this_is_asm_operands", ")", "&&", "ix86_cmodel", "!=", "CM_LARGE", "&&", "ix86_cmodel", "!=", "CM_LARGE_PIC", "&&", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "(", "(", "!", "call_p", "&&", "(", "!", "ix86_direct_extern_access", "||", "(", "SYMBOL_REF_DECL", "(", "x", ")", "&&", "lookup_attribute", "(", "<STR_LIT>", "nodirect_extern_access", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "SYMBOL_REF_DECL", "(", "x", ")", ")", ")", ")", ")", ")", "||", "(", "SYMBOL_REF_FUNCTION_P", "(", "x", ")", "&&", "(", "!", "flag_plt", "||", "(", "SYMBOL_REF_DECL", "(", "x", ")", "&&", "lookup_attribute", "(", "<STR_LIT>", "noplt", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "SYMBOL_REF_DECL", "(", "x", ")", ")", ")", ")", ")", ")", ")", "&&", "!", "SYMBOL_REF_LOCAL_P", "(", "x", ")", ")", ";", "}" ]

[ "True", "if", "the", "function", "symbol", "operand", "X", "should", "be", "loaded", "from", "GOT", ".", "NB", ":", "In", "32-bit", "mode", ",", "only", "non-PIC", "is", "allowed", "in", "inline", "assembly", "statements", ",", "since", "a", "PIC", "register", "could", "not", "be", "available", "at", "the", "call", "site", "." ]

GCC

aarch64

MD

stmt_completion

CPU

621,565

[ ")" ]

[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")" ]

LLVM

Cpu0

CPP

code_generation

CPU

621,566

[ "void", "Cpu0AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "PrintDebugValueComment", "(", "MI", ",", "OS", ")", ";", "return", ";", "}", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "do", "{", "if", "(", "emitPseudoExpansionLowering", "(", "*", "OutStreamer", ",", "&", "*", "I", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "emitPseudoCPRestore", "(", "*", "OutStreamer", ",", "&", "*", "I", ")", ";", "continue", ";", "}", "if", "(", "I", "->", "isPseudo", "(", ")", "&&", "!", "isLongBranchPseudo", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", "Pseudo opcode found in EmitInstruction()", "<STR_LIT>", ")", ";", "MCInst", "TmpInst0", ";", "MCInstLowering", ".", "Lower", "(", "&", "*", "I", ",", "TmpInst0", ")", ";", "OutStreamer", "->", "EmitInstruction", "(", "TmpInst0", ",", "getSubtargetInfo", "(", ")", ")", ";", "}", "while", "(", "(", "++", "I", "!=", "E", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", ";", "}" ]

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

GCC

i386

MD

program_repair

CPU

621,567

[ "<FIXS>", "(", "match_operand", ":", "avx512fmaskmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]

[ "(", "match_operand", ":", "sseintvecmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI48F_512", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI48F_512", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "avx512fmaskmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", "<STR_LIT>", "{", "emit_insn", "(", "gen_avx512f_vpermt2var", "mode", ">", "<NUM_LIT>", "(" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,568

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

CPP

program_repair

CPU

621,569

[ "<FIXS>", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "SRLV", ")", ",", "SrlRes", ")", "<FIXE>", "<FIXS>", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "SLL", ")", ",", "SllRes", ")", "<FIXE>", "<FIXS>", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "SRA", ")", ",", "Dest", ")", "<FIXE>" ]

[ "BB", "=", "sinkMBB", ";", "int64_t", "ShiftImm", "=", "(", "Size", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<BUGS>", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Mips", "::", "SRLV", ")", ",", "SrlRes", ")", "<BUGE>", ".", "addReg", "(", "ShiftAmt", ")", ".", "addReg", "(", "MaskedOldVal0", ")", ";", "<BUGS>", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Mips", "::", "SLL", ")", ",", "SllRes", ")", "<BUGE>", ".", "addReg", "(", "SrlRes", ")", ".", "addImm", "(", "ShiftImm", ")", ";", "<BUGS>", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Mips", "::", "SRA", ")", ",", "Dest", ")", "<BUGE>", ".", "addReg", "(", "SllRes", ")", ".", "addImm", "(", "ShiftImm", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

621,570

[ ":", "$", "Rn", ")", ",", "<NUM_LIT>", ">", ";" ]

[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "_D", ")", "ZPR64", ":", "$", "Zd", ",", "GPR64sp" ]

GCC

rl78

CPP

stmt_completion

MPU

621,571

[ ",", "false", ")", ";" ]

[ "static", "void", "rl78_asm_destructor", "(", "rtx", "symbol", ",", "int", "priority", ")", "{", "rl78_asm_ctor_dtor", "(", "symbol", ",", "priority" ]

LLVM

X86

CPP

stmt_completion

CPU

621,572

[ ".", "Ty", ";" ]

[ "unsigned", "ParamRegs", "=", "<NUM_LIT>", ";", "if", "(", "auto", "*", "M", "=", "MF", "->", "getFunction", "(", ")", "->", "getParent", "(", ")", ")", "ParamRegs", "=", "M", "->", "getNumberRegisterParameters", "(", ")", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "Args", ".", "size", "(", ")", ";", "Idx", "++", ")", "{", "Type", "*", "T", "=", "Args", "[", "Idx", "]" ]

LLVM

ARM

CPP

stmt_completion

CPU

621,573

[ "*", "I", ")", ";" ]

[ "static", "void", "addPostLoopLiveIns", "(", "MachineBasicBlock", "*", "MBB", ",", "LivePhysRegs", "&", "LiveRegs", ")", "{", "for", "(", "auto", "I", "=", "LiveRegs", ".", "begin", "(", ")", ";", "I", "!=", "LiveRegs", ".", "end", "(", ")", ";", "++", "I", ")", "MBB", "->", "addLiveIn", "(" ]

LLVM

SystemZ

TD

next_suggestion

CPU

621,574

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "I2", ";", "bits", "<", "<NUM_LIT>", ">", "M3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

621,575

[ ")", ";" ]

[ "return", "all_of", "(", "C", "->", "operands", "(", ")", ",", "[", "]", "(", "const", "Use", "&", "U", ")", "{", "return", "containsOnlyConstantData", "(", "cast", "<", "Constant", ">", "(", "&", "U", ")" ]

GCC

sparc

MD

stmt_completion

CPU

621,576

[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "BLK" ]

LLVM

AArch64

CPP

stmt_completion

CPU

621,577

[ "UnscaledOffset", ")", ";" ]

[ "if", "(", "!", "Alignment", "||", "*", "Alignment", ">=", "<NUM_LIT>", ")", "{", "if", "(", "Len", ">=", "<NUM_LIT>", ")", "VT", "=", "MVT", "::", "i64", ";", "else", "if", "(", "Len", ">=", "<NUM_LIT>", ")", "VT", "=", "MVT", "::", "i32", ";", "else", "if", "(", "Len", ">=", "<NUM_LIT>", ")", "VT", "=", "MVT", "::", "i16", ";", "else", "{", "VT", "=", "MVT", "::", "i8", ";", "}", "}", "else", "{", "assert", "(", "Alignment", "&&", "<STR_LIT>", "Alignment is set in this branch", "<STR_LIT>", ")", ";", "if", "(", "Len", ">=", "<NUM_LIT>", "&&", "*", "Alignment", "==", "<NUM_LIT>", ")", "VT", "=", "MVT", "::", "i32", ";", "else", "if", "(", "Len", ">=", "<NUM_LIT>", "&&", "*", "Alignment", "==", "<NUM_LIT>", ")", "VT", "=", "MVT", "::", "i16", ";", "else", "{", "VT", "=", "MVT", "::", "i8", ";", "}", "}", "unsigned", "ResultReg", "=", "emitLoad", "(", "VT", ",", "VT", ",", "Src", ")", ";", "if", "(", "!", "ResultReg", ")", "return", "false", ";", "if", "(", "!", "emitStore", "(", "VT", ",", "ResultReg", ",", "Dest", ")", ")", "return", "false", ";", "int64_t", "Size", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "Len", "-=", "Size", ";", "UnscaledOffset", "+=", "Size", ";", "Dest", ".", "setOffset", "(", "OrigDest", ".", "getOffset", "(", ")", "+" ]

LLVM

AArch64

CPP

code_generation

CPU

621,578

[ "MachineBasicBlock", "::", "iterator", "AArch64InstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "const", "outliner", "::", "Candidate", "&", "C", ")", "const", "{", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerTailCall", ")", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "return", "It", ";", "}", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerNoLRSave", "||", "C", ".", "CallConstructionID", "==", "MachineOutlinerThunk", ")", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ")", ";", "return", "It", ";", "}", "MachineBasicBlock", "::", "iterator", "CallPt", ";", "MachineInstr", "*", "Save", ";", "MachineInstr", "*", "Restore", ";", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerRegSave", ")", "{", "unsigned", "Reg", "=", "findRegisterToSaveLRTo", "(", "C", ")", ";", "assert", "(", "Reg", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", "No callee-saved register available?", "<STR_LIT>", ")", ";", "Save", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "Restore", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "Save", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "Restore", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "It", "=", "MBB", ".", "insert", "(", "It", ",", "Save", ")", ";", "It", "++", ";", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ")", ";", "CallPt", "=", "It", ";", "It", "++", ";", "It", "=", "MBB", ".", "insert", "(", "It", ",", "Restore", ")", ";", "return", "CallPt", ";", "}" ]

[ "Insert", "a", "call", "to", "an", "outlined", "function", "into", "the", "program", "." ]

LLVM

TeeRISC

CPP

stmt_completion

CPU

621,579

[ ")", ".", "addMBB", "(", "TargetBB", ")", ";" ]

[ "continue", ";", "}", "unsigned", "Opcode", "=", "I", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "true", ";", "<STR_LIT>", "::", "<STR_LIT>", "BranchCode", "=", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "TargetBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "AllowModify", "&&", "UnCondBrIter", "!=", "MBB", ".", "end", "(", ")", "&&", "MBB", ".", "isLayoutSuccessor", "(", "TargetBB", ")", ")", "{", "BranchCode", "=", "GetOppositeBranchCondition", "(", "BranchCode", ")", ";", "MachineBasicBlock", "::", "iterator", "OldInst", "=", "I", ";", "BuildMI", "(", "MBB", ",", "UnCondBrIter", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "Opcode", ")", ")", ".", "addMBB", "(", "UnCondBrIter", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ".", "addImm", "(", "BranchCode", ")", ";", "BuildMI", "(", "MBB", ",", "UnCondBrIter", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

621,580

[ "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse" ]

LLVM

R600

CPP

program_repair

GPU

621,581

[ "<FIXS>", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "MVT", "::", "i32", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ",", "DAG", ".", "getConstant", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "-", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", "<FIXE>", "<FIXS>", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "<FIXE>" ]

[ "}", "else", "{", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v4i32", ",", "<BUGS>", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "MVT", "::", "i32", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ",", "DAG", ".", "getConstant", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "-", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i32", ")", "<BUGE>", ")", ";", "}", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "MVT", "::", "i32", ",", "Result", ",", "<BUGS>", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "<BUGE>", "}", "SDValue", "MergedValues", "[", "<NUM_LIT>", "]", "=", "{" ]

LLVM

AArch64

TD

next_suggestion

CPU

621,582

[ "}" ]

[ "def", "_8H", ":", "NeonI_1VModImm", "<", "<NUM_LIT>", ",", "op", ",", "(", "outs", "VPR128", ":", "$", "Rd", ")", ",", "(", "ins", "neon_uimm8", ":", "$", "Imm", ",", "neon_mov_imm_LSLH_operand", ":", "$", "Simm", ")", ",", "!", "strconcat", "(", "asmop", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "(", "v8i16", "VPR128", ":", "$", "Rd", ")", ",", "(", "v8i16", "(", "opnode", "(", "timm", ":", "$", "Imm", ")", ",", "(", "neon_mov_imm_LSLH_operand", ":", "$", "Simm", ")", ")", ")", ")", "]", ",", "NoItinerary", ">", "{", "bit", "Simm", ";", "let", "cmode", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Simm", ",", "<NUM_LIT>", "}", ";" ]

GCC

arm

CPP

next_suggestion

CPU

621,583

[ "}" ]

[ "vrev64q_p8", "(", "poly8x16_t", "_", "_", "a", ")", "{", "return", "(", "poly8x16_t", ")", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";" ]

GCC

mips

MD

next_suggestion

CPU

621,584

[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]

[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

621,585

[ "M", ")", ",", "<NUM_LIT>", ")", ".", ".", ".", "}", ";" ]

[ "(", "std", "::", "get", "<", "ThunkInserterT", ">", "(", "ThunkInserters", ")", ".", "init", "(" ]

GCC

mips

MD

stmt_completion

CPU

621,586

[ "<STR_LIT>", ")", ")", ")", ")" ]

[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "not", "(", "match_test", "<STR_LIT>", ")", ")", "(", "not", "(", "match_test", "<STR_LIT>", ")", ")", "(", "not", "(", "match_test" ]

LLVM

ARM

CPP

program_repair

CPU

621,587

[ "<FIXS>", "bool", "hasPersonality", "(", ")", "const", "{", "return", "!", "(", "PersonalityLocs", ".", "empty", "(", ")", "&&", "PersonalityIndexLocs", ".", "empty", "(", ")", ")", ";", "}", "<FIXE>" ]

[ "bool", "hasFnStart", "(", ")", "const", "{", "return", "!", "FnStartLocs", ".", "empty", "(", ")", ";", "}", "bool", "cantUnwind", "(", ")", "const", "{", "return", "!", "CantUnwindLocs", ".", "empty", "(", ")", ";", "}", "bool", "hasHandlerData", "(", ")", "const", "{", "return", "!", "HandlerDataLocs", ".", "empty", "(", ")", ";", "}", "<BUGS>", "bool", "hasPersonality", "(", ")", "const", "{", "return", "!", "PersonalityLocs", ".", "empty", "(", ")", ";", "}", "<BUGE>", "void", "recordFnStart", "(", "SMLoc", "L", ")", "{", "FnStartLocs", ".", "push_back", "(", "L", ")", ";", "}", "void", "recordCantUnwind", "(", "SMLoc", "L", ")", "{", "CantUnwindLocs", ".", "push_back", "(", "L", ")", ";", "}", "void", "recordPersonality", "(", "SMLoc", "L", ")", "{", "PersonalityLocs", ".", "push_back", "(", "L", ")", ";", "}", "void", "recordHandlerData", "(", "SMLoc", "L", ")", "{", "HandlerDataLocs", ".", "push_back", "(", "L", ")", ";", "}", "void", "saveFPReg", "(", "int", "Reg", ")", "{", "FPReg", "=", "Reg", ";", "}", "int", "getFPReg", "(", ")", "const", "{", "return", "FPReg", ";", "}" ]

GCC

aarch64

MD

next_suggestion

CPU

621,588

[ ")" ]

[ "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "{", "if", "(", "reload_completed", "&", "&", "register_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<", "MODE", ">", "mode", ")", "&", "&", "!", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "emit_insn", "(", "gen_vcond_mask_", "<", "mode", ">", "<", "vpred", ">", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", "}", "else", "if", "(", "!", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "copy_rtx", "(", "operands", "[", "<NUM_LIT>", "]", ")", "else", "FAIL", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

LLVM

AVR

CPP

stmt_completion

MPU

621,589

[ "(", "V", ")", ";" ]

[ "if", "(", "V", "==", "nullptr", "||", "!", "isProgramMemoryAddress", "(", "V", ")", ")", "return", "-", "<NUM_LIT>", ";", "AddressSpace", "AS", "=", "getAddressSpace" ]

LLVM

X86

CPP

stmt_completion

CPU

621,590

[ ")", ";" ]

[ "bool", "isSrcIdx16", "(", ")", "const", "{", "return", "isMem16", "(", ")", "&&", "isSrcIdx", "(" ]

LLVM

AArch64

TD

next_suggestion

CPU

621,591

[ "let", "Predicates", "=", "[", "HasFullFP16", "]", ";" ]

[ "def", "UXHr", ":", "BaseFPToIntegerUnscaled", "<", "<NUM_LIT>", ",", "rmode", ",", "opcode", ",", "FPR16", ",", "GPR64", ",", "asm", ",", "[", "(", "set", "GPR64", ":", "$", "Rd", ",", "(", "OpN", "(", "f16", "FPR16", ":", "$", "Rn", ")", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

stmt_completion

CPU

621,592

[ "_", "v32hf", ")", "_", "_", "C", ",", "(", "_", "_", "mmask32", ")", "_", "_", "U", ",", "_", "_", "R", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m512h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_fmsubadd_round_ph", "(", "_", "_", "mmask32", "_", "_", "U", ",", "_", "_", "m512h", "_", "_", "A", ",", "_", "_", "m512h", "_", "_", "B", ",", "_", "_", "m512h", "_", "_", "C", ",", "const", "int", "_", "_", "R", ")", "{", "return", "(", "_", "_", "m512h", ")", "_", "_", "builtin_ia32_vfmsubaddph512_maskz", "(", "(", "_", "_", "v32hf", ")", "_", "_", "A", ",", "(", "_", "_", "v32hf", ")", "_", "_", "B", ",", "(", "_" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,593

[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

621,594

[ "}" ]

[ "static", "bool", "isHorizontalBinOp", "(", "SDValue", "&", "LHS", ",", "SDValue", "&", "RHS", ",", "bool", "IsCommutative", ")", "{", "if", "(", "LHS", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "VECTOR_SHUFFLE", "&&", "RHS", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "VECTOR_SHUFFLE", ")", "return", "false", ";", "MVT", "VT", "=", "LHS", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "assert", "(", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is256BitVector", "(", ")", ")", "&&", "<STR_LIT>", "Unsupported vector type for horizontal add/sub", "<STR_LIT>", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "NumLanes", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "NumLaneElts", "=", "NumElts", "/", "NumLanes", ";", "assert", "(", "(", "NumLaneElts", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Vector type should have an even number of elements in each lane", "<STR_LIT>", ")", ";", "unsigned", "HalfLaneElts", "=", "NumLaneElts", "/", "<NUM_LIT>", ";", "SDValue", "A", ",", "B", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "LMask", "(", "NumElts", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "VECTOR_SHUFFLE", ")", "{", "if", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "UNDEF", ")", "A", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "UNDEF", ")", "B", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "LHS", ".", "getNode", "(", ")", ")", "->", "getMask", "(", ")", ";", "std", "::", "copy", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ",", "LMask", ".", "begin", "(", ")", ")", ";", "}", "else", "{", "if", "(", "LHS", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "UNDEF", ")", "A", "=", "LHS", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "LMask", "[", "i", "]", "=", "i", ";", "}", "SDValue", "C", ",", "D", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RMask", "(", "NumElts", ")", ";", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "VECTOR_SHUFFLE", ")", "{", "if", "(", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "UNDEF", ")", "C", "=", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "UNDEF", ")", "D", "=", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "RHS", ".", "getNode", "(", ")", ")", "->", "getMask", "(", ")", ";", "std", "::", "copy", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ",", "RMask", ".", "begin", "(", ")", ")", ";", "}", "else", "{", "if", "(", "RHS", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "UNDEF", ")", "C", "=", "RHS", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "RMask", "[", "i", "]", "=", "i", ";", "}", "if", "(", "!", "(", "A", "==", "C", "&&", "B", "==", "D", ")", "&&", "!", "(", "A", "==", "D", "&&", "B", "==", "C", ")", ")", "return", "false", ";", "if", "(", "!", "A", ".", "getNode", "(", ")", "&&", "!", "B", ".", "getNode", "(", ")", ")", "return", "false", ";", "if", "(", "A", "!=", "C", ")", "CommuteVectorShuffleMask", "(", "RMask", ",", "NumElts", ")", ";", "for", "(", "unsigned", "l", "=", "<NUM_LIT>", ";", "l", "!=", "NumElts", ";", "l", "+=", "NumLaneElts", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumLaneElts", ";", "++", "i", ")", "{", "int", "LIdx", "=", "LMask", "[", "i", "+", "l", "]", ",", "RIdx", "=", "RMask", "[", "i", "+", "l", "]", ";", "if", "(", "LIdx", "<", "<NUM_LIT>", "||", "RIdx", "<", "<NUM_LIT>", "||", "(", "!", "A", ".", "getNode", "(", ")", "&&", "(", "LIdx", "<", "(", "int", ")", "NumElts", "||", "RIdx", "<", "(", "int", ")", "NumElts", ")", ")", "||", "(", "!", "B", ".", "getNode", "(", ")", "&&", "(", "LIdx", ">=", "(", "int", ")", "NumElts", "||", "RIdx", ">=", "(", "int", ")", "NumElts", ")", ")", ")", "continue", ";", "unsigned", "Src", "=", "(", "i", "/", "HalfLaneElts", ")", ";", "int", "Index", "=", "<NUM_LIT>", "*", "(", "i", "%", "HalfLaneElts", ")", "+", "NumElts", "*", "Src", "+", "l", ";", "if", "(", "!", "(", "LIdx", "==", "Index", "&&", "RIdx", "==", "Index", "+", "<NUM_LIT>", ")", "&&", "!", "(", "IsCommutative", "&&", "LIdx", "==", "Index", "+", "<NUM_LIT>", "&&", "RIdx", "==", "Index", ")", ")", "return", "false", ";" ]

GCC

i386

MD

stmt_completion

CPU

621,595

[ ")" ]

[ "(", "HI", "<STR_LIT>", ")", "(", "SI", "<STR_LIT>" ]

LLVM

AArch64

CPP

stmt_completion

CPU

621,596

[ "(", ")", "-", "<NUM_LIT>", ")", ";" ]

[ "}", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "Real", ":", "case", "AsmToken", "::", "Hash", ":", "{", "S", "=", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "bool", "isNegative", "=", "false", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "isNegative", "=", "true", ";", "if", "(", "Parser", ".", "getLexer", "(", ")", ".", "peekTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Real", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", ")", "{", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEdouble", ",", "Tok", ".", "getString", "(", ")", ")", ";", "uint64_t", "IntVal", "=", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "Mnemonic", "!=", "<STR_LIT>", "fcmp", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "fcmpe", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "fcmeq", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "fcmge", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "fcmgt", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "fcmle", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "fcmlt", "<STR_LIT>", ")", "return", "TokError", "(", "<STR_LIT>", "unexpected floating point literal", "<STR_LIT>", ")", ";", "else", "if", "(", "IntVal", "!=", "<NUM_LIT>", "||", "isNegative", ")", "return", "TokError", "(", "<STR_LIT>", "expected floating-point constant #0.0", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "AArch64Operand", "::", "CreateToken", "(", "<STR_LIT>", "#0", "<STR_LIT>", ",", "false", ",", "S", ",", "getContext", "(", ")", ")", ")", ";", "Operands", ".", "push_back", "(", "AArch64Operand", "::", "CreateToken", "(", "<STR_LIT>", ".0", "<STR_LIT>", ",", "false", ",", "S", ",", "getContext", "(", ")", ")", ")", ";", "return", "false", ";", "}", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "parseSymbolicImmVal", "(", "ImmVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "AArch64Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ",", "getContext", "(", ")", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "Equal", ":", "{", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Mnemonic", "!=", "<STR_LIT>", "ldr", "<STR_LIT>", ")", "return", "Error", "(", "Loc", ",", "<STR_LIT>", "unexpected token in operand", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "SubExprVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "SubExprVal", ")", ")", "return", "true", ";", "if", "(", "Operands", ".", "size", "(", ")", "<", "<NUM_LIT>", "||", "!", "static_cast", "<", "AArch64Operand", "&", ">", "(", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "bool", "IsXReg", "=", "AArch64MCRegisterClasses", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", ".", "contains", "(", "Operands", "[", "<NUM_LIT>", "]", "->", "getReg", "(", ")", ")", ";", "MCContext", "&", "Ctx", "=", "getContext", "(", ")", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Loc", ".", "getPointer" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,597

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

621,598

[ "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "InputType" ]

LLVM

AArch64

TD

stmt_completion

CPU

621,599

[ "]", ",", "(", "instrs", "LDRHroX", ")", ">", ";" ]

[ "def", ":", "InstRW", "<", "[", "A64FXWrite_5Cyc_GI56", ",", "ReadAdrBase" ]