docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	X86	CPP	stmt_completion	CPU	621,600	[ "\|=", "<NUM_LIT>", "<<", "Reg", ";" ]	[ "unsigned", "Reg", "=", "*", "I", "-", "X86", "::", "FP0", ";", "if", "(", "Reg", "<", "<NUM_LIT>", ")", "Mask" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,601	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "II", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	621,602	[ "Pmode", ",", "<NUM_LIT>", ")" ]	[ "ASM_GENERATE_INTERNAL_LABEL", "(", "buf", ",", "<STR_LIT>", ",", "!", "TARGET_ELF", "\|", "\|", "!", "TARGET_MINIMAL_TOC", ")", "if", "(", "TARGET_ELF", ")", "strcat", "(", "buf", ",", "<STR_LIT>", ")", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "ggc_strdup", "(", "buf", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(" ]
LLVM	Mips	CPP	next_suggestion	CPU	621,603	[ "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "LL", ")", ",", "OldVal", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]	[ "MachineBasicBlock", "", "MipsTargetLowering", "::", "emitAtomicBinary", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "", "BB", ",", "unsigned", "Size", ",", "unsigned", "BinOpcode", ",", "bool", "Nand", ")", "const", "{", "assert", "(", "(", "Size", "==", "<NUM_LIT>", "\|\|", "Size", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Unsupported size for EmitAtomicBinary.", "<STR_LIT>", ")", ";", "MachineFunction", "", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "", "RC", "=", "getRegClassFor", "(", "MVT", "::", "getIntegerVT", "(", "Size", "", "<NUM_LIT>", ")", ")", ";", "const", "TargetInstrInfo", "", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "LL", ",", "SC", ",", "AND", ",", "NOR", ",", "ZERO", ",", "BEQ", ";", "if", "(", "Size", "==", "<NUM_LIT>", ")", "{", "LL", "=", "Mips", "::", "LL", ";", "SC", "=", "Mips", "::", "SC", ";", "AND", "=", "Mips", "::", "AND", ";", "NOR", "=", "Mips", "::", "NOR", ";", "ZERO", "=", "Mips", "::", "ZERO", ";", "BEQ", "=", "Mips", "::", "BEQ", ";", "}", "else", "{", "LL", "=", "Mips", "::", "LLD", ";", "SC", "=", "Mips", "::", "SCD", ";", "AND", "=", "Mips", "::", "AND64", ";", "NOR", "=", "Mips", "::", "NOR64", ";", "ZERO", "=", "Mips", "::", "ZERO_64", ";", "BEQ", "=", "Mips", "::", "BEQ64", ";", "}", "unsigned", "OldVal", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Ptr", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Incr", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "StoreVal", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "AndRes", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "Success", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "const", "BasicBlock", "", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineBasicBlock", "", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "loopMBB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "loopMBB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "loopMBB", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	621,604	[ "return", "RI", ".", "getRegSizeInBits", "(", "*", "getOpRegClass", "(", "MI", ",", "OpNo", ")", ")", "/", "<NUM_LIT>", ";" ]	[ "unsigned", "getOpSize", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "unsigned", "SubReg", "=", "MO", ".", "getSubReg", "(", ")", ")", "{", "assert", "(", "RI", ".", "getRegSizeInBits", "(", "", "RI", ".", "getSubClassWithSubReg", "(", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ",", "SubReg", ")", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Sub-dword subregs are not supported", "<STR_LIT>", ")", ";", "return", "RI", ".", "getNumChannelsFromSubReg", "(", "SubReg", ")", "", "<NUM_LIT>", ";", "}", "}" ]
GCC	h8300	MD	next_suggestion	MPU	621,605	[ "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "mult", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>" ]
GCC	arm	CPP	stmt_completion	CPU	621,606	[ "a", ")", "{" ]	[ "vreinterpret_u32_f16", "(", "float16x4_t", "_", "_" ]
GCC	m32c	MD	next_suggestion	MPU	621,607	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]	[ "[", "(", "unspec", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNS_FSETB", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Mips	CPP	program_repair	CPU	621,608	[ "<FIXS>", "MFp", "->", "CreateMachineBasicBlock", "(", "MBB", "->", "getBasicBlock", "(", ")", ")", ";", "<FIXE>" ]	[ "MachineBasicBlock", "", "NewMBB", "=", "<BUGS>", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", "->", "getBasicBlock", "(", ")", ")", ";", "<BUGE>", "MachineBasicBlock", "", "Tgt", "=", "getTargetMBB", "(", "*", "FirstBr", ")", ";" ]
LLVM	X86	TD	program_repair	CPU	621,609	[ "<FIXS>", "SSEPackedSingle", ",", "itins", ".", "s", ",", "<NUM_LIT>", ">", ",", "PS", ",", "VEX_4V", ";", "<FIXE>", "<FIXS>", "SSEPackedSingle", ",", "itins", ".", "s", ",", "<NUM_LIT>", ">", ",", "PS", ",", "VEX_4V", ",", "VEX_L", ";", "<FIXE>" ]	[ "SDNode", "OpNode", ",", "SizeItins", "itins", ">", "{", "defm", "V", "#", "NAME", "#", "PS", ":", "sse12_fp_packed", "opc", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "OpNode", ",", "VR128", ",", "v4f32", ",", "f128mem", ",", "loadv4f32", ",", "<BUGS>", "SSEPackedSingle", ",", "itins", ".", "s", ",", "<NUM_LIT>", ">", ",", "TB", ",", "VEX_4V", ";", "<BUGE>", "defm", "V", "#", "NAME", "#", "PD", ":", "sse12_fp_packed", "opc", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "OpNode", ",", "VR128", ",", "v2f64", ",", "f128mem", ",", "loadv2f64", ",", "SSEPackedDouble", ",", "itins", ".", "d", ",", "<NUM_LIT>", ">", ",", "PD", ",", "VEX_4V", ";", "defm", "V", "#", "NAME", "#", "PSY", ":", "sse12_fp_packed", "opc", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "OpNode", ",", "VR256", ",", "v8f32", ",", "f256mem", ",", "loadv8f32", ",", "<BUGS>", "SSEPackedSingle", ",", "itins", ".", "s", ",", "<NUM_LIT>", ">", ",", "TB", ",", "VEX_4V", ",", "VEX_L", ";", "<BUGE>", "defm", "V", "#", "NAME", "#", "PDY", ":", "sse12_fp_packed", "opc", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "OpNode", ",", "VR256", ",", "v4f64", ",", "f256mem", ",", "loadv4f64", ",", "SSEPackedDouble", ",", "itins", ".", "d", ",", "<NUM_LIT>", ">", ",", "PD", ",", "VEX_4V", ",", "VEX_L", ";" ]
LLVM	Alpha	TD	stmt_completion	MPU	621,610	[ "F8RC", ":", "$", "sf", ",", "F8RC", ":", "$", "st", ",", "(", "CMPTLT", "F8RC", ":", "$", "RA", ",", "F8RC", ":", "$", "RB", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "select", "(", "setolt", "F8RC", ":", "$", "RA", ",", "F8RC", ":", "$", "RB", ")", ",", "F8RC", ":", "$", "st", ",", "F8RC", ":", "$", "sf", ")", ",", "(", "FCMOVNET" ]
GCC	sparc	CPP	code_generation	CPU	621,611	[ "void", "sparc_emit_set_symbolic_const64", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "temp", ")", "{", "rtx", "cst", ",", "temp1", ",", "temp2", ",", "temp3", ",", "temp4", ",", "temp5", ";", "rtx", "ti_temp", "=", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "op1", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "cst", "=", "XEXP", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "&&", "trunc_int_for_mode", "(", "INTVAL", "(", "cst", ")", ",", "SImode", ")", "!=", "INTVAL", "(", "cst", ")", ")", "{", "gcc_assert", "(", "!", "temp", ")", ";", "temp1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp2", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "sparc_emit_set_const64", "(", "temp2", ",", "cst", ")", ";", "sparc_emit_set_symbolic_const64", "(", "temp1", ",", "XEXP", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "gen_rtx_PLUS", "(", "DImode", ",", "temp1", ",", "temp2", ")", ")", ")", ";", "return", ";", "}", "if", "(", "temp", "&&", "GET_MODE", "(", "temp", ")", "==", "TImode", ")", "{", "ti_temp", "=", "temp", ";", "temp", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "temp", ")", ")", ";", "}", "switch", "(", "sparc_code_model", ")", "{", "case", "CM_MEDLOW", ":", "if", "(", "temp", ")", "temp1", "=", "temp", ";", "else", "temp1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp1", ",", "gen_rtx_HIGH", "(", "DImode", ",", "op1", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "gen_rtx_LO_SUM", "(", "DImode", ",", "temp1", ",", "op1", ")", ")", ")", ";", "break", ";", "case", "CM_MEDMID", ":", "if", "(", "temp", ")", "{", "temp1", "=", "op0", ";", "temp2", "=", "op0", ";", "temp3", "=", "temp", ";", "}", "else", "{", "temp1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp2", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp3", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "}", "emit_insn", "(", "gen_seth44", "(", "temp1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_setm44", "(", "temp2", ",", "temp1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp3", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "temp2", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "emit_insn", "(", "gen_setl44", "(", "op0", ",", "temp3", ",", "op1", ")", ")", ";", "break", ";", "case", "CM_MEDANY", ":", "if", "(", "temp", ")", "{", "if", "(", "rtx_equal_p", "(", "temp", ",", "op0", ")", ")", "{", "gcc_assert", "(", "ti_temp", ")", ";", "temp", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "temp", ")", "+", "<NUM_LIT>", ")", ";", "}", "temp1", "=", "op0", ";", "temp2", "=", "temp", ";", "temp3", "=", "op0", ";", "temp4", "=", "op0", ";", "temp5", "=", "op0", ";", "}", "else", "{", "temp1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp2", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp3", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp4", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp5", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "}", "emit_insn", "(", "gen_sethh", "(", "temp1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_setlm", "(", "temp2", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_sethm", "(", "temp3", ",", "temp1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp4", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "temp3", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp5", ",", "gen_rtx_PLUS", "(", "DImode", ",", "temp4", ",", "temp2", ")", ")", ")", ";", "emit_insn", "(", "gen_setlo", "(", "op0", ",", "temp5", ",", "op1", ")", ")", ";", "break", ";", "case", "CM_EMBMEDANY", ":", "if", "(", "data_segment_operand", "(", "op1", ",", "GET_MODE", "(", "op1", ")", ")", ")", "{", "if", "(", "temp", ")", "{", "temp1", "=", "temp", ";", "temp2", "=", "op0", ";", "}", "else", "{", "temp1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp2", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "}", "emit_insn", "(", "gen_embmedany_sethi", "(", "temp1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_embmedany_brsum", "(", "temp2", ",", "temp1", ")", ")", ";", "emit_insn", "(", "gen_embmedany_losum", "(", "op0", ",", "temp2", ",", "op1", ")", ")", ";", "}", "else", "{", "if", "(", "temp", ")", "{", "if", "(", "rtx_equal_p", "(", "temp", ",", "op0", ")", ")", "{", "gcc_assert", "(", "ti_temp", ")", ";", "temp", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "temp", ")", "+", "<NUM_LIT>", ")", ";", "}", "temp1", "=", "op0", ";", "temp2", "=", "temp", ";", "temp3", "=", "op0", ";", "temp4", "=", "op0", ";", "temp5", "=", "op0", ";", "}", "else", "{", "temp1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp2", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp3", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp4", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp5", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "}", "emit_insn", "(", "gen_embmedany_textuhi", "(", "temp1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_embmedany_texthi", "(", "temp2", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_embmedany_textulo", "(", "temp3", ",", "temp1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp4", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "temp3", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp5", ",", "gen_rtx_PLUS", "(", "DImode", ",", "temp4", ",", "temp2", ")", ")", ")", ";", "emit_insn", "(", "gen_embmedany_textlo", "(", "op0", ",", "temp5", ",", "op1", ")", ")", ";", "}", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}" ]	[ "Sparc-v9", "code-model", "support", "." ]
GCC	sh	MD	stmt_completion	CPU	621,612	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "match_code" ]
GCC	arm	MD	stmt_completion	CPU	621,613	[ "<STR_LIT>", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4HF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V4HF", "[", "(", "match_operand", ":", "V4HF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4HF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "VPMAXMINF", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM	R600	CPP	next_suggestion	GPU	621,614	[ "llvm_unreachable", "(", "<STR_LIT>", "Reg without a def", "<STR_LIT>", ")", ";" ]	[ "for", "(", "MachineRegisterInfo", "::", "def_iterator", "It", "=", "MRI", ".", "def_begin", "(", "Reg", ")", ",", "E", "=", "MRI", ".", "def_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "return", "(", "*", "It", ")", ".", "isImplicitDef", "(", ")", ";", "}" ]
LLVM	AArch64	CPP	stmt_completion	CPU	621,615	[ ")", "&&", "MOP", ".", "isKill", "(", ")", ")", "Units", ".", "removeReg", "(", "MOP", ".", "getReg", "(", ")", ")", ";" ]	[ "static", "void", "updateDefinedRegisters", "(", "MachineInstr", "&", "MI", ",", "LiveRegUnits", "&", "Units", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "{", "for", "(", "const", "MachineOperand", "&", "MOP", ":", "phys_regs_and_masks", "(", "MI", ")", ")", "if", "(", "MOP", ".", "isReg", "(" ]
GCC	aarch64	MD	next_suggestion	CPU	621,616	[ "(", "SHIFT", ":", "SI" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "DI", "(", "LOGICAL", ":", "SI", "(", "not", ":", "SI" ]
LLVM	Mips	TD	stmt_completion	CPU	621,617	[ ">", ";" ]	[ "class", "MUHU_MMR6_DESC", ":", "ArithLogicR", "<", "<STR_LIT>", ",", "GPR32Opnd" ]
LLVM	X86	CPP	code_generation	CPU	621,618	[ "bool", "X86FastISel", "::", "tryToFoldLoadIntoMI", "(", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "LoadInst", "", "LI", ")", "{", "const", "Value", "", "Ptr", "=", "LI", "->", "getPointerOperand", "(", ")", ";", "X86AddressMode", "AM", ";", "if", "(", "!", "X86SelectAddress", "(", "Ptr", ",", "AM", ")", ")", "return", "false", ";", "const", "X86InstrInfo", "&", "XII", "=", "(", "const", "X86InstrInfo", "&", ")", "TII", ";", "unsigned", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "LI", "->", "getType", "(", ")", ")", ";", "unsigned", "Alignment", "=", "LI", "->", "getAlignment", "(", ")", ";", "if", "(", "Alignment", "==", "<NUM_LIT>", ")", "Alignment", "=", "DL", ".", "getABITypeAlignment", "(", "LI", "->", "getType", "(", ")", ")", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "AddrOps", ";", "AM", ".", "getFullAddress", "(", "AddrOps", ")", ";", "MachineInstr", "", "Result", "=", "XII", ".", "foldMemoryOperandImpl", "(", "", "FuncInfo", ".", "MF", ",", "MI", ",", "OpNo", ",", "AddrOps", ",", "FuncInfo", ".", "InsertPt", ",", "Size", ",", "Alignment", ",", "true", ")", ";", "if", "(", "!", "Result", ")", "return", "false", ";", "unsigned", "OperandNo", "=", "<NUM_LIT>", ";", "for", "(", "MachineInstr", "::", "mop_iterator", "I", "=", "Result", "->", "operands_begin", "(", ")", ",", "E", "=", "Result", "->", "operands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "OperandNo", ")", "{", "MachineOperand", "&", "MO", "=", "", "I", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "\|\|", "MO", ".", "isDef", "(", ")", "\|\|", "MO", ".", "getReg", "(", ")", "!=", "AM", ".", "IndexReg", ")", "continue", ";", "unsigned", "IndexReg", "=", "constrainOperandRegClass", "(", "Result", "->", "getDesc", "(", ")", ",", "MO", ".", "getReg", "(", ")", ",", "OperandNo", ")", ";", "if", "(", "IndexReg", "==", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "MO", ".", "setReg", "(", "IndexReg", ")", ";", "}", "Result", "->", "addMemOperand", "(", "*", "FuncInfo", ".", "MF", ",", "createMachineMemOperandFor", "(", "LI", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}" ]	[ "The", "specified", "machine", "instr", "operand", "is", "a", "vreg", ",", "and", "that", "vreg", "is", "being", "provided", "by", "the", "specified", "load", "instruction", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,619	[ "}" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	621,620	[ ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_9cdba7", "{" ]	[ "def", "A4_combineir", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "s32_0Imm", ":", "$", "Ii", ",", "IntRegs", ":", "$", "Rs32", ")" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	621,621	[ "(", ")", ")", ";" ]	[ "bool", "hasXNACK", "(", ")", "const", "{", "return", "AMDGPU", "::", "hasXNACK", "(", "getSTI" ]
LLVM	SystemZ	TD	next_suggestion	CPU	621,622	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R3", ";" ]	[ "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "R3", ";", "bits", "<", "<NUM_LIT>", ">", "XBD2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	621,623	[ "<NUM_LIT>", "}", ",", "lane", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "{", "lane", "{" ]
GCC	i386	MD	stmt_completion	CPU	621,624	[ ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	rx	CPP	next_suggestion	CPU	621,625	[ "return", "gen_rtx_REG", "(", "arg", ".", "mode", ",", "next_reg", ")", ";" ]	[ "unsigned", "int", "next_reg", ";", "unsigned", "int", "bytes_so_far", "=", "*", "get_cumulative_args", "(", "cum", ")", ";", "unsigned", "int", "size", ";", "unsigned", "int", "rounded_size", ";", "size", "=", "arg", ".", "promoted_size_in_bytes", "(", ")", ";", "if", "(", "size", "<", "<NUM_LIT>", ")", "return", "NULL_RTX", ";", "rounded_size", "=", "rx_round_up", "(", "size", ",", "UNITS_PER_WORD", ")", ";", "if", "(", "rounded_size", "+", "bytes_so_far", ">", "MAX_NUM_ARG_BYTES", ")", "return", "NULL_RTX", ";", "if", "(", "!", "arg", ".", "named", ")", "return", "NULL_RTX", ";", "if", "(", "(", "arg", ".", "type", "==", "NULL", "\|\|", "AGGREGATE_TYPE_P", "(", "arg", ".", "type", ")", ")", "&&", "(", "size", "%", "UNITS_PER_WORD", ")", "!=", "<NUM_LIT>", ")", "return", "NULL_RTX", ";", "next_reg", "=", "(", "bytes_so_far", "/", "UNITS_PER_WORD", ")", "+", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,626	[ "bits", "<", "<NUM_LIT>", ">", "Vd32", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Qv4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qv4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	621,627	[ ")", ";" ]	[ "MachineFunction", "", "Func", "=", "MBB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "", "NewMBB", "=", "Func", "->", "CreateMachineBasicBlock", "(" ]
LLVM	AArch64	TD	stmt_completion	CPU	621,628	[ ":", "$", "src", ",", "ssub", ")", ",", "<NUM_LIT>", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "nxv4f32", "(", "AArch64dup", "(", "f32", "FPR32", ":", "$", "src", ")", ")", ")", ",", "(", "DUP_ZZI_S", "(", "INSERT_SUBREG", "(", "IMPLICIT_DEF", ")", ",", "FPR32" ]
GCC	arm	CPP	next_suggestion	CPU	621,629	[ "}" ]	[ "uint64_t", "_", "_", "c", "=", "(", "(", "uint64_t", ")", "_", "_", "b", ")", "<<", "<NUM_LIT>", ";", "return", "_", "_", "builtin_mve_vdwdupq_m_n_uv16qi", "(", "_", "_", "inactive", ",", "_", "_", "a", ",", "_", "_", "c", ",", "_", "_", "imm", ",", "_", "_", "p", ")", ";" ]
GCC	rs6000	CPP	next_suggestion	CPU	621,630	[ "sact", ".", "sa_flags", "=", "SA_ONSTACK", "\|", "SA_SIGINFO", ";" ]	[ "stack_t", "sigstk", ";", "sigstk", ".", "ss_sp", "=", "(", "char", "*", ")", "xmalloc", "(", "SIGSTKSZ", ")", ";", "sigstk", ".", "ss_size", "=", "SIGSTKSZ", ";", "sigstk", ".", "ss_flags", "=", "<NUM_LIT>", ";", "if", "(", "sigaltstack", "(", "&", "sigstk", ",", "NULL", ")", "<", "<NUM_LIT>", ")", "fatal_error", "(", "input_location", ",", "<STR_LIT>", "While setting up signal stack: %m", "<STR_LIT>", ")", ";", "sigemptyset", "(", "&", "sact", ".", "sa_mask", ")", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	621,631	[ "?", ",", "?", "}", ",", "<STR_LIT>", ">", "{" ]	[ "def", "VLD4LNd32", ":", "VLD4LN", "<", "<NUM_LIT>", ",", "{", "?", ",", "<NUM_LIT>", "," ]
LLVM	PowerPC	TD	stmt_completion	CPU	621,632	[ ";" ]	[ "def", "gprc_nor0", ":", "RegisterOperand", "<", "GPRC_NOR0", ">", "{", "let", "ParserMatchClass", "=", "PPCRegGPRCNoR0AsmOperand" ]
GCC	arm	CPP	stmt_completion	CPU	621,633	[ "a", ")", "{" ]	[ "vsqrth_f16", "(", "float16_t", "_", "_" ]
LLVM	Hexagon	TD	stmt_completion	DSP	621,634	[ "=", "<NUM_LIT>", ";" ]	[ "def", "A2_maxp", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_a56825", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	621,635	[ "{" ]	[ "const", "TargetRegisterInfo", "*", "getTRI", "(", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,636	[ "}" ]	[ "def", "A2_subh_l16_hl", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_4414d8b1", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
GCC	i386	MD	stmt_completion	CPU	621,637	[ "<STR_LIT>", ")" ]	[ "[", "(", "QI", "<STR_LIT>", ")", "(", "HI", "<STR_LIT>", ")", "(", "SI" ]
LLVM	X86	CPP	next_suggestion	CPU	621,638	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::MOVHLPS", "<STR_LIT>", ";" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FSETCCss", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::CMOV", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::BRCOND", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::RET_FLAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::REP_STOS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::REP_MOVS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::GlobalBaseReg", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::Wrapper", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::WrapperRIP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PEXTRB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PEXTRW", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::INSERTPS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PINSRB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PINSRW", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PSHUFB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ANDNP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PSIGNB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PSIGNW", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PSIGND", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FMAX", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FMIN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FRSQRT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FRCP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FHADD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FHSUB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::TLSADDR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::TLSCALL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::EH_RETURN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::TC_RETURN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FNSTCW16m", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::LCMPXCHG_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::LCMPXCHG8_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMADD64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMSUB64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMOR64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMXOR64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMAND64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMNAND64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VZEXT_MOVL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VZEXT_LOAD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VSHL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VSRL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::CMPPD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::CMPPS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PCMPEQB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PCMPEQW", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PCMPEQD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PCMPEQQ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PCMPGTB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PCMPGTW", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PCMPGTD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PCMPGTQ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ADD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::SUB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ADC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::SBB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::SMUL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::UMUL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::INC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::DEC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::OR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::XOR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::AND", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ANDN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::MUL_IMM", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PTEST", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::TESTP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PALIGN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PSHUFD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PSHUFHW", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PSHUFHW_LD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PSHUFLW", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PSHUFLW_LD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::SHUFPS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::SHUFPD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::MOVLHPS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::MOVLHPD", "<STR_LIT>", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	621,639	[ "}", "=", "<NUM_LIT>", ";" ]	[ "def", "SWDri", ":", "BaseFPToInteger", "<", "<NUM_LIT>", ",", "rmode", ",", "opcode", ",", "FPR64", ",", "GPR32", ",", "fixedpoint_f64_i32", ",", "asm", ",", "[", "(", "set", "GPR32", ":", "$", "Rd", ",", "(", "OpN", "(", "fmul", "FPR64", ":", "$", "Rn", ",", "fixedpoint_f64_i32", ":", "$", "scale", ")", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>" ]
GCC	cr16	MD	next_suggestion	MPU	621,640	[ "<STR_LIT>" ]	[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "]" ]
GCC	sparc	CPP	stmt_completion	CPU	621,641	[ "_", "B", ",", "_", "_", "C", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "i64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "vis_pdist", "(", "_", "_", "v8qi", "_", "_", "A", ",", "_", "_", "v8qi", "_", "_", "B", ",", "_", "_", "i64", "_", "_", "C", ")", "{", "return", "_", "_", "builtin_vis_pdist", "(", "_", "_", "A", ",", "_" ]
GCC	v850	MD	stmt_completion	MPU	621,642	[ ")" ]	[ "[", "(", "unspec_volatile", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM	ARM64	TD	stmt_completion	CPU	621,643	[ "idx", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "idx", ";", "bits", "<", "<NUM_LIT>", ">", "Xm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Xm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
GCC	rs6000	MD	stmt_completion	CPU	621,644	[ ")", "]", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "PTI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "PTI", "[", "(", "match_operand", ":", "PTI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_LSQ", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_test", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")" ]
GCC	nds32	CPP	code_generation	CPU	621,645	[ "static", "void", "nds32_emit_stack_pop_multiple", "(", "rtx", "Rb", ",", "rtx", "Re", ",", "rtx", "En4", ")", "{", "int", "regno", ";", "int", "extra_count", ";", "int", "num_use_regs", ";", "int", "par_index", ";", "int", "offset", ";", "int", "save_fp", ",", "save_gp", ",", "save_lp", ";", "rtx", "reg", ";", "rtx", "mem", ";", "rtx", "pop_rtx", ";", "rtx", "adjust_sp_rtx", ";", "rtx", "parallel_insn", ";", "rtx", "dwarf", "=", "NULL_RTX", ";", "save_fp", "=", "INTVAL", "(", "En4", ")", "&", "<NUM_LIT>", ";", "save_gp", "=", "INTVAL", "(", "En4", ")", "&", "<NUM_LIT>", ";", "save_lp", "=", "INTVAL", "(", "En4", ")", "&", "<NUM_LIT>", ";", "extra_count", "=", "<NUM_LIT>", ";", "if", "(", "save_fp", ")", "extra_count", "++", ";", "if", "(", "save_gp", ")", "extra_count", "++", ";", "if", "(", "save_lp", ")", "extra_count", "++", ";", "if", "(", "REGNO", "(", "Rb", ")", "==", "SP_REGNUM", "&&", "REGNO", "(", "Re", ")", "==", "SP_REGNUM", ")", "num_use_regs", "=", "extra_count", ";", "else", "num_use_regs", "=", "REGNO", "(", "Re", ")", "-", "REGNO", "(", "Rb", ")", "+", "<NUM_LIT>", "+", "extra_count", ";", "parallel_insn", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "num_use_regs", "+", "<NUM_LIT>", ")", ")", ";", "par_index", "=", "<NUM_LIT>", ";", "offset", "=", "<NUM_LIT>", ";", "for", "(", "regno", "=", "REGNO", "(", "Rb", ")", ";", "regno", "<=", "(", "int", ")", "REGNO", "(", "Re", ")", ";", "regno", "++", ")", "{", "if", "(", "regno", "==", "SP_REGNUM", ")", "break", ";", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "pop_rtx", "=", "gen_rtx_SET", "(", "reg", ",", "mem", ")", ";", "XVECEXP", "(", "parallel_insn", ",", "<NUM_LIT>", ",", "par_index", ")", "=", "pop_rtx", ";", "RTX_FRAME_RELATED_P", "(", "pop_rtx", ")", "=", "<NUM_LIT>", ";", "offset", "=", "offset", "+", "<NUM_LIT>", ";", "par_index", "++", ";", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg", ",", "dwarf", ")", ";", "}", "if", "(", "save_fp", ")", "{", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "FP_REGNUM", ")", ";", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "pop_rtx", "=", "gen_rtx_SET", "(", "reg", ",", "mem", ")", ";", "XVECEXP", "(", "parallel_insn", ",", "<NUM_LIT>", ",", "par_index", ")", "=", "pop_rtx", ";", "RTX_FRAME_RELATED_P", "(", "pop_rtx", ")", "=", "<NUM_LIT>", ";", "offset", "=", "offset", "+", "<NUM_LIT>", ";", "par_index", "++", ";", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg", ",", "dwarf", ")", ";", "}", "if", "(", "save_gp", ")", "{", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "GP_REGNUM", ")", ";", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "pop_rtx", "=", "gen_rtx_SET", "(", "reg", ",", "mem", ")", ";", "XVECEXP", "(", "parallel_insn", ",", "<NUM_LIT>", ",", "par_index", ")", "=", "pop_rtx", ";", "RTX_FRAME_RELATED_P", "(", "pop_rtx", ")", "=", "<NUM_LIT>", ";", "offset", "=", "offset", "+", "<NUM_LIT>", ";", "par_index", "++", ";", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg", ",", "dwarf", ")", ";", "}", "if", "(", "save_lp", ")", "{", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "LP_REGNUM", ")", ";", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "pop_rtx", "=", "gen_rtx_SET", "(", "reg", ",", "mem", ")", ";", "XVECEXP", "(", "parallel_insn", ",", "<NUM_LIT>", ",", "par_index", ")", "=", "pop_rtx", ";", "RTX_FRAME_RELATED_P", "(", "pop_rtx", ")", "=", "<NUM_LIT>", ";", "offset", "=", "offset", "+", "<NUM_LIT>", ";", "par_index", "++", ";", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg", ",", "dwarf", ")", ";", "}", "adjust_sp_rtx", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "XVECEXP", "(", "parallel_insn", ",", "<NUM_LIT>", ",", "par_index", ")", "=", "adjust_sp_rtx", ";", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_ADJUST_CFA", ",", "copy_rtx", "(", "adjust_sp_rtx", ")", ",", "dwarf", ")", ";", "parallel_insn", "=", "emit_insn", "(", "parallel_insn", ")", ";", "RTX_FRAME_RELATED_P", "(", "parallel_insn", ")", "=", "<NUM_LIT>", ";", "REG_NOTES", "(", "parallel_insn", ")", "=", "dwarf", ";", "}" ]	[ "Function", "to", "create", "a", "parallel", "rtx", "pattern", "which", "presents", "stack", "pop", "multiple", "behavior", ".", "The", "overall", "concept", "are", ":", "``", "pop", "registers", "from", "memory", "''", ",", "``", "adjust", "stack", "pointer", "''", "." ]
LLVM	ARM	CPP	program_repair	CPU	621,646	[ "<FIXS>", "#", "include", "<STR_LIT>", "llvm/Target/TargetData.h", "<STR_LIT>", "<FIXE>" ]	[ "#", "include", "<STR_LIT>", "ARMAddressingModes.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "ARMMachineFunctionInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "ARMRegisterInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineBasicBlock.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineFunctionPass.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineInstr.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineInstrBuilder.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineRegisterInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/RegisterScavenging.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/Target/TargetRegisterInfo.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/Target/TargetInstrInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Target/TargetMachine.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/Compiler.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/ADT/DenseMap.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/ADT/STLExtras.h", "<STR_LIT>" ]
LLVM	ARM	CPP	next_suggestion	CPU	621,647	[ "}" ]	[ "else", "if", "(", "!", "(", "cast", "<", "VectorType", ">", "(", "Offsets", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", "==", "<NUM_LIT>", "&&", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ")", "return", "nullptr", ";", "if", "(", "Ty", "!=", "Offsets", "->", "getType", "(", ")", ")", "{", "if", "(", "(", "Ty", "->", "getScalarSizeInBits", "(", ")", "<", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "masked gathers/scatters: no correct offset type.", "<STR_LIT>", "<<", "<STR_LIT>", " Can't create intrinsic.\\n", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "else", "{", "Offsets", "=", "Builder", ".", "CreateZExt", "(", "Offsets", ",", "VectorType", "::", "getInteger", "(", "cast", "<", "VectorType", ">", "(", "Ty", ")", ")", ")", ";", "}" ]
LLVM	SystemZ	TD	next_suggestion	CPU	621,648	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "}", ";" ]
LLVM	ARM	CPP	code_generation	CPU	621,649	[ "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "ARM", "::", "GPRRegisterClass", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "t2LDRi12", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "return", ";", "}", "ARMBaseInstrInfo", "::", "loadRegFromStackSlot", "(", "MBB", ",", "I", ",", "DestReg", ",", "FI", ",", "RC", ")", ";", "}" ]	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]
GCC	aarch64	CPP	program_repair	CPU	621,650	[ "<FIXS>", "unsigned", "int", "expected_bits", ",", "unsigned", "int", "expected_num_vectors", ")", "<FIXE>", "<FIXS>", "if", "(", "expected_tclass", "==", "SAME_TYPE_CLASS", "&&", "expected_bits", "==", "SAME_SIZE", "&&", "expected_num_vectors", "==", "<NUM_LIT>", ")", "<FIXE>" ]	[ "unsigned", "int", "first_argno", ",", "sve_type", "first_type", ",", "type_class_index", "expected_tclass", ",", "<BUGS>", "unsigned", "int", "expected_bits", ")", "<BUGE>", "{", "<BUGS>", "if", "(", "first_type", ".", "num_vectors", "==", "<NUM_LIT>", "&&", "expected_tclass", "==", "SAME_TYPE_CLASS", "&&", "expected_bits", "==", "SAME_SIZE", ")", "<BUGE>", "{", "gcc_assert", "(", "argno", ">", "first_argno", ")", ";" ]
GCC	mips	MD	stmt_completion	CPU	621,651	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr" ]
LLVM	X86	CPP	stmt_completion	CPU	621,652	[ "RetOps", ",", "dl", ")", ";" ]	[ "unsigned", "NumEltsInWideVec", "=", "<NUM_LIT>", "/", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "MVT", "WideDataVT", "=", "MVT", "::", "getVectorVT", "(", "VT", ".", "getScalarType", "(", ")", ",", "NumEltsInWideVec", ")", ";", "MVT", "WideMaskVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i1", ",", "NumEltsInWideVec", ")", ";", "SDValue", "Src0", "=", "N", "->", "getSrc0", "(", ")", ";", "Src0", "=", "ExtendToType", "(", "Src0", ",", "WideDataVT", ",", "DAG", ")", ";", "Mask", "=", "ExtendToType", "(", "Mask", ",", "WideMaskVT", ",", "DAG", ",", "true", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getMaskedLoad", "(", "WideDataVT", ",", "dl", ",", "N", "->", "getChain", "(", ")", ",", "N", "->", "getBasePtr", "(", ")", ",", "Mask", ",", "Src0", ",", "N", "->", "getMemoryVT", "(", ")", ",", "N", "->", "getMemOperand", "(", ")", ",", "N", "->", "getExtensionType", "(", ")", ")", ";", "SDValue", "Exract", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "dl", ",", "VT", ",", "NewLoad", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "SDValue", "RetOps", "[", "]", "=", "{", "Exract", ",", "NewLoad", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(" ]
LLVM	Mips	CPP	next_suggestion	CPU	621,653	[ "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";" ]	[ "if", "(", "(", "Lo", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "\|\|", "(", "Lo", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "TargetJumpTable", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "ValTy", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	621,654	[ "Rss32", ")", ",", "<STR_LIT>", ",", "tc_cf8126ae", ",", "TypeS_2op", ">", ",", "Enc_b9c5fb", "{" ]	[ "def", "A2_absp", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$" ]
GCC	s390	CPP	code_generation	MPU	621,655	[ "int", "s390_agen_dep_p", "(", "rtx_insn", "", "dep_insn", ",", "rtx_insn", "", "insn", ")", "{", "rtx", "dep_rtx", "=", "PATTERN", "(", "dep_insn", ")", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "dep_rtx", ")", "==", "SET", "&&", "addr_generation_dependency_p", "(", "dep_rtx", ",", "insn", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "GET_CODE", "(", "dep_rtx", ")", "==", "PARALLEL", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "XVECLEN", "(", "dep_rtx", ",", "<NUM_LIT>", ")", ";", "i", "++", ")", "{", "if", "(", "addr_generation_dependency_p", "(", "XVECEXP", "(", "dep_rtx", ",", "<NUM_LIT>", ",", "i", ")", ",", "insn", ")", ")", "return", "<NUM_LIT>", ";", "}", "}", "return", "<NUM_LIT>", ";", "}" ]	[ "Return", "1", ",", "if", "dep_insn", "sets", "register", "used", "in", "insn", "in", "the", "agen", "unit", "." ]
LLVM	BPF	CPP	program_repair	Virtual ISA	621,656	[ "<FIXS>", "Reloc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "<FIXE>", "<FIXS>", "Reloc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "<FIXE>" ]	[ "uint32_t", "Reloc", ";", "if", "(", "FlagValue", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "<BUGS>", "Reloc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "<BUGE>", "}", "else", "{", "<BUGS>", "Reloc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "<BUGE>", "DIType", "", "Ty", "=", "cast", "DIType", ">", "(", "MD", ")", ";", "while", "(", "auto", "", "DTy", "=", "dyn_cast", "DIDerivedType", ">", "(", "Ty", ")", ")", "{", "unsigned", "Tag", "=", "DTy", "->", "getTag", "(", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,657	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
GCC	m68k	MD	stmt_completion	MPU	621,658	[ ")", ")" ]	[ "{", "if", "(", "TARGET_PCREL", "&", "&", "GET_CODE", "(", "op", ")", "=", "=", "MEM", "&", "&", "(", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "=", "=", "SYMBOL_REF", "\|", "\|", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "=", "=", "LABEL_REF", "\|", "\|", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "=", "=", "CONST" ]
LLVM	ARM	CPP	next_suggestion	CPU	621,659	[ "MachineMemOperand", "", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "", "MBB", ".", "getParent", "(", ")", ")", ",", "Flags", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";" ]	[ "}", "const", "GlobalValue", "", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "if", "(", "!", "Subtarget", ".", "isGVIndirectSymbol", "(", "GV", ")", ")", "{", "expandLoadStackGuardBase", "(", "MI", ",", "ARM", "::", "MOV_ga_pcrel", ",", "ARM", "::", "LDRi12", ")", ";", "return", ";", "}", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "ARM", "::", "MOV_ga_pcrel_ldr", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "auto", "Flags", "=", "MachineMemOperand", "::", "MOLoad", "\|", "MachineMemOperand", "::", "MOInvariant", ";" ]
LLVM	ARM	CPP	program_repair	CPU	621,660	[ "<FIXS>", "UseOp", "=", "MI", ".", "findRegisterUseOperandIdx", "(", "Reg", ",", "false", ",", "TRI", ")", ";", "<FIXE>" ]	[ "case", "ARM", "::", "VMOVv2i32", ":", "case", "ARM", "::", "VMOVv2f32", ":", "case", "ARM", "::", "VMOVv1i64", ":", "<BUGS>", "UseOp", "=", "MI", "->", "findRegisterUseOperandIdx", "(", "Reg", ",", "false", ",", "TRI", ")", ";", "<BUGE>", "break", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	621,661	[ ":", "$", "Rn", ")", ",", "(", "v4i32", "V128", ":", "$", "Rm", ")", ")", ")", "]", ">", ";" ]	[ "def", "v4i32_v4i16", ":", "BaseSIMDDifferentThreeVector", "<", "U", ",", "<NUM_LIT>", ",", "opc", ",", "V64", ",", "V128", ",", "V128", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v4i16", "V64", ":", "$", "Rd", ")", ",", "(", "IntOp", "(", "v4i32", "V128" ]
LLVM	Mips	CPP	next_suggestion	CPU	621,662	[ "}" ]	[ "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "num operands ", "<STR_LIT>", "<<", "J", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "MachineOperand", "&", "Literal", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Literal", ".", "isImm", "(", ")", ")", "{", "int64_t", "V", "=", "Literal", ".", "getImm", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "literal ", "<STR_LIT>", "<<", "V", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "Type", "", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ";", "const", "Constant", "", "C", "=", "ConstantInt", "::", "get", "(", "Int32Ty", ",", "V", ")", ";", "unsigned", "index", "=", "MCP", "->", "getConstantPoolIndex", "(", "C", ",", "<NUM_LIT>", ")", ";", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "index", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "constant island constant ", "<STR_LIT>", "<<", "*", "I", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "I", "->", "setDesc", "(", "TII", "->", "get", "(", "Mips", "::", "LwRxPcTcp16", ")", ")", ";", "I", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "I", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "I", "->", "addOperand", "(", "MachineOperand", "::", "CreateCPI", "(", "index", ",", "<NUM_LIT>", ")", ")", ";", "I", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "break", ";", "}", "default", ":", "break", ";", "}" ]
LLVM	ARM	CPP	program_repair	CPU	621,663	[ "<FIXS>", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "<=", "<NUM_LIT>", "&&", "!", "(", "static_cast", "ARMOperand", "", ">", "(", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "isToken", "(", ")", "&&", "static_cast", "ARMOperand", "", ">", "(", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "getToken", "(", ")", "==", "<STR_LIT>", ".w", "<STR_LIT>", ")", ")", "<FIXE>" ]	[ "case", "ARM", "::", "t2LDRpcrel", ":", "if", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ">", "<NUM_LIT>", "&&", "<BUGS>", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "<=", "<NUM_LIT>", ")", "<BUGE>", "Inst", ".", "setOpcode", "(", "ARM", "::", "tLDRpci", ")", ";", "elseInst", ".", "setOpcode", "(", "ARM", "::", "t2LDRpci", ")", ";" ]
GCC	aarch64	CPP	next_suggestion	CPU	621,664	[ "}" ]	[ "if", "(", "!", "poly_int_rtx_p", "(", "x", ",", "&", "offset", ")", ")", "return", "-", "<NUM_LIT>", ";", "return", "aarch64_offset_temporaries", "(", "true", ",", "offset", ")", ";" ]
LLVM	X86	TD	stmt_completion	CPU	621,665	[ ";" ]	[ "}", "]", ">", ";", "def", "loadi16_anyext", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "i32", "(", "unindexedload", "node", ":", "$", "ptr", ")", ")", ",", "[", "{", "LoadSDNode", "", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "ISD", ":", ":", "LoadExtType", "ExtType", "=", "LD", "-", ">", "getExtensionType", "(", ")", ";", "if", "(", "ExtType", "=", "=", "ISD", ":", ":", "EXTLOAD", ")", "return", "LD", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", "&", "&", "!", "LD", "-", ">", "isVolatile", "(", ")", ";", "return", "false", ";", "}", "]", ">", ";", "def", "loadi32", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "i32", "(", "unindexedload", "node", ":", "$", "ptr", ")", ")", ",", "[", "{", "LoadSDNode", "", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "ISD", ":", ":", "LoadExtType", "ExtType", "=", "LD", "-", ">", "getExtensionType", "(", ")", ";", "if", "(", "ExtType", "=", "=", "ISD", ":", ":", "NON_EXTLOAD", ")", "return", "true", ";", "if", "(", "ExtType", "=", "=", "ISD", ":", ":", "EXTLOAD", ")", "return", "LD", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", "&", "&", "!", "LD", "-", ">", "isVolatile", "(", ")", ";", "return", "false", ";", "}", "]", ">" ]
GCC	arm	CPP	stmt_completion	CPU	621,666	[ "bu", "=", "{", "_", "_", "b", "}", ";" ]	[ "union", "{", "uint32x2x3_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ei", "_", "_", "o", ";", "}", "_", "_" ]
LLVM	ARM64	TD	next_suggestion	CPU	621,667	[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "setFlags", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	621,668	[ ";" ]	[ "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", "unexpected token in directive", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "}", "Parser", ".", "Lex", "(", ")", ";", "return", "false" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	621,669	[ "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";" ]	[ "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Subtarget", "->", "hasMulI24", "(", ")", "\|\|", "VT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", "->", "hasSMulHi", "(", ")", "&&", "!", "N", "->", "isDivergent", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	621,670	[ "DL", ",", "VReg", ",", "MVT", "::", "f64", ")", ";" ]	[ "case", "MVT", "::", "v4i32", ":", "case", "MVT", "::", "v2i64", ":", "case", "MVT", "::", "v4f32", ":", "case", "MVT", "::", "v2f64", ":", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "Register", "VReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "MRI", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VReg", ",", "LocVT", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", "Argument not register or memory", "<STR_LIT>", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "LocVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i32", "\|\|", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "f32", ")", "FIN", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "FIN", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getLoad", "(", "LocVT", ",", "DL", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ")", ";", "}", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "{", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "DL", ",", "Chain", ",", "ArgValue", ",", "MachinePointerInfo", "(", ")", ")", ")", ";", "unsigned", "ArgIndex", "=", "Ins", "[", "I", "]", ".", "OrigArgIndex", ";", "assert", "(", "Ins", "[", "I", "]", ".", "PartOffset", "==", "<NUM_LIT>", ")", ";", "while", "(", "I", "+", "<NUM_LIT>", "!=", "E", "&&", "Ins", "[", "I", "+", "<NUM_LIT>", "]", ".", "OrigArgIndex", "==", "ArgIndex", ")", "{", "CCValAssign", "&", "PartVA", "=", "ArgLocs", "[", "I", "+", "<NUM_LIT>", "]", ";", "unsigned", "PartOffset", "=", "Ins", "[", "I", "+", "<NUM_LIT>", "]", ".", "PartOffset", ";", "SDValue", "Address", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "ArgValue", ",", "DAG", ".", "getIntPtrConstant", "(", "PartOffset", ",", "DL", ")", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "PartVA", ".", "getValVT", "(", ")", ",", "DL", ",", "Chain", ",", "Address", ",", "MachinePointerInfo", "(", ")", ")", ")", ";", "++", "I", ";", "}", "}", "else", "InVals", ".", "push_back", "(", "convertLocVTToValVT", "(", "DAG", ",", "DL", ",", "VA", ",", "Chain", ",", "ArgValue", ")", ")", ";", "}", "if", "(", "IsVarArg", ")", "{", "FuncInfo", "->", "setVarArgsFirstGPR", "(", "NumFixedGPRs", ")", ";", "FuncInfo", "->", "setVarArgsFirstFPR", "(", "NumFixedFPRs", ")", ";", "int64_t", "StackSize", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "FuncInfo", "->", "setVarArgsFrameIndex", "(", "MFI", ".", "CreateFixedObject", "(", "<NUM_LIT>", ",", "StackSize", ",", "true", ")", ")", ";", "int64_t", "RegSaveOffset", "=", "TFL", "->", "getOffsetOfLocalArea", "(", ")", ";", "unsigned", "RegSaveIndex", "=", "MFI", ".", "CreateFixedObject", "(", "<NUM_LIT>", ",", "RegSaveOffset", ",", "true", ")", ";", "FuncInfo", "->", "setRegSaveFrameIndex", "(", "RegSaveIndex", ")", ";", "if", "(", "NumFixedFPRs", "<", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "SDValue", "MemOps", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", ";", "for", "(", "unsigned", "I", "=", "NumFixedFPRs", ";", "I", "<", "<STR_LIT>", "::", "<STR_LIT>", ";", "++", "I", ")", "{", "unsigned", "Offset", "=", "TFL", "->", "getRegSpillOffset", "(", "<STR_LIT>", "::", "<STR_LIT>", "[", "I", "]", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "<NUM_LIT>", ",", "RegSaveOffset", "+", "Offset", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "<STR_LIT>", "::", "<STR_LIT>", "[", "I", "]", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", "," ]
LLVM	Mips	CPP	program_repair	CPU	621,671	[ "<FIXS>", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "Sym", ",", "getPointerTy", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<FIXE>", "<FIXS>", "Callee", "=", "getAddrGlobalLargeGOT", "(", "S", ",", "DL", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "Callee", "=", "getAddrGlobal", "(", "S", ",", "DL", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "Chain", ",", "<FIXE>" ]	[ "const", "char", "*", "Sym", "=", "S", "->", "getSymbol", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "isABI_N64", "(", ")", "&&", "!", "IsPIC", ")", "<BUGS>", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "Sym", ",", "getPointerTy", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<BUGE>", "else", "if", "(", "LargeGOT", ")", "{", "<BUGS>", "Callee", "=", "getAddrGlobalLargeGOT", "(", "S", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", "::", "<STR_LIT>", ",", "Chain", ",", "FuncInfo", "->", "callPtrInfo", "(", "Sym", ")", ")", ";", "IsCallReloc", "=", "true", ";", "}", "else", "{", "<BUGS>", "Callee", "=", "getAddrGlobal", "(", "S", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "Chain", ",", "<BUGE>", "FuncInfo", "->", "callPtrInfo", "(", "Sym", ")", ")", ";", "IsCallReloc", "=", "true", ";", "}" ]
GCC	arm	MD	next_suggestion	CPU	621,672	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	rs6000	MD	program_repair	CPU	621,673	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "mult", ":", "IEEE128", "(", "match_operand", ":", "IEEE128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "IEEE128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
GCC	visium	CPP	code_generation	Virtual ISA	621,674	[ "static", "void", "expand_block_move_4", "(", "rtx", "dst", ",", "rtx", "dst_reg", ",", "rtx", "src", ",", "rtx", "src_reg", ",", "rtx", "bytes_rtx", ")", "{", "unsigned", "HOST_WIDE_INT", "bytes", "=", "UINTVAL", "(", "bytes_rtx", ")", ";", "unsigned", "int", "rem", "=", "bytes", "%", "<NUM_LIT>", ";", "if", "(", "TARGET_BMI", ")", "{", "unsigned", "int", "i", ";", "rtx", "insn", ";", "emit_move_insn", "(", "regno_reg_rtx", "[", "<NUM_LIT>", "]", ",", "dst_reg", ")", ";", "emit_move_insn", "(", "regno_reg_rtx", "[", "<NUM_LIT>", "]", ",", "src_reg", ")", ";", "emit_move_insn", "(", "regno_reg_rtx", "[", "<NUM_LIT>", "]", ",", "bytes_rtx", ")", ";", "insn", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "<NUM_LIT>", ")", ")", ";", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "replace_equiv_address_nv", "(", "dst", ",", "regno_reg_rtx", "[", "<NUM_LIT>", "]", ")", ",", "replace_equiv_address_nv", "(", "src", ",", "regno_reg_rtx", "[", "<NUM_LIT>", "]", ")", ")", ";", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "regno_reg_rtx", "[", "<NUM_LIT>", "]", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<=", "<NUM_LIT>", ";", "i", "++", ")", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "+", "i", ")", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "regno_reg_rtx", "[", "i", "]", ")", ";", "emit_insn", "(", "insn", ")", ";", "}", "else", "emit_library_call", "(", "long_int_memcpy_libfunc", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "dst_reg", ",", "Pmode", ",", "src_reg", ",", "Pmode", ",", "convert_to_mode", "(", "TYPE_MODE", "(", "sizetype", ")", ",", "GEN_INT", "(", "bytes", ">>", "<NUM_LIT>", ")", ",", "TYPE_UNSIGNED", "(", "sizetype", ")", ")", ",", "TYPE_MODE", "(", "sizetype", ")", ")", ";", "if", "(", "rem", "==", "<NUM_LIT>", ")", "return", ";", "dst", "=", "replace_equiv_address_nv", "(", "dst", ",", "dst_reg", ")", ";", "src", "=", "replace_equiv_address_nv", "(", "src", ",", "src_reg", ")", ";", "bytes", "-=", "rem", ";", "if", "(", "rem", ">", "<NUM_LIT>", ")", "{", "emit_move_insn", "(", "adjust_address_nv", "(", "dst", ",", "HImode", ",", "bytes", ")", ",", "adjust_address_nv", "(", "src", ",", "HImode", ",", "bytes", ")", ")", ";", "bytes", "+=", "<NUM_LIT>", ";", "rem", "-=", "<NUM_LIT>", ";", "}", "if", "(", "rem", ">", "<NUM_LIT>", ")", "emit_move_insn", "(", "adjust_address_nv", "(", "dst", ",", "QImode", ",", "bytes", ")", ",", "adjust_address_nv", "(", "src", ",", "QImode", ",", "bytes", ")", ")", ";", "}" ]	[ "Generate", "a", "call", "to", "a", "library", "function", "to", "move", "BYTES_RTX", "bytes", "from", "SRC", "with", "address", "SRC_REG", "to", "DST", "with", "address", "DST_REG", "in", "4-byte", "chunks", "." ]
GCC	aarch64	MD	stmt_completion	CPU	621,675	[ "<STR_LIT>", ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>" ]
GCC	rs6000	MD	program_repair	CPU	621,676	[ "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "div", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "div", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
GCC	i386	CPP	stmt_completion	CPU	621,677	[ ",", "_", "_", "B", ")", ";" ]	[ "return", "_", "_", "builtin_ia32_vcvtw2ph512_mask_round", "(", "(", "_", "_", "v32hi", ")", "_", "_", "A", ",", "_", "mm512_setzero_ph", "(", ")", ",", "(", "_", "_", "mmask32", ")", "-", "<NUM_LIT>" ]
LLVM	X86	CPP	stmt_completion	CPU	621,678	[ "Delta", ")", ";" ]	[ "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "CTLZ", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "(", "EltVT", "==", "MVT", "::", "i8", "\|\|", "EltVT", "==", "MVT", "::", "i16", ")", "&&", "<STR_LIT>", "Unsupported element type", "<STR_LIT>", ")", ";", "if", "(", "NumElems", ">", "<NUM_LIT>", "\|\|", "(", "NumElems", "==", "<NUM_LIT>", "&&", "!", "Subtarget", ".", "canExtendTo512DQ", "(", ")", ")", ")", "return", "splitVectorIntUnary", "(", "Op", ",", "DAG", ",", "dl", ")", ";", "MVT", "NewVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i32", ",", "NumElems", ")", ";", "assert", "(", "(", "NewVT", ".", "is256BitVector", "(", ")", "\|\|", "NewVT", ".", "is512BitVector", "(", ")", ")", "&&", "<STR_LIT>", "Unsupported value type for operation", "<STR_LIT>", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "NewVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "CtlzNode", "=", "DAG", ".", "getNode", "(", "ISD", "::", "CTLZ", ",", "dl", ",", "NewVT", ",", "Op", ")", ";", "SDValue", "TruncNode", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VT", ",", "CtlzNode", ")", ";", "SDValue", "Delta", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "-", "EltVT", ".", "getSizeInBits", "(", ")", ",", "dl", ",", "VT", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "dl", ",", "VT", ",", "TruncNode", "," ]
GCC	ia64	MD	next_suggestion	CPU	621,679	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "match_operand", ":", "RF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_FR_RECIP_APPROX_RES", ")", ")", "(", "set", "(", "match_operand", ":", "CCI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "CCI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_FR_RECIP_APPROX", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	M88k	CPP	stmt_completion	MPU	621,680	[ ")", ";" ]	[ "static", "MCRegisterInfo", "", "createM88kMCRegisterInfo", "(", "const", "Triple", "&", "TT", ")", "{", "MCRegisterInfo", "", "X", "=", "new", "MCRegisterInfo", "(" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	621,681	[ "CurSlots", "=", "CurBranches", "=", "<NUM_LIT>", ";" ]	[ "if", "(", "Directive", "==", "PPC", "::", "DIR_PWR6", "\|\|", "Directive", "==", "PPC", "::", "DIR_PWR7", "\|\|", "Directive", "==", "PPC", "::", "DIR_PWR8", "\|\|", "CurSlots", "==", "<NUM_LIT>", ")", "{", "CurGroup", ".", "clear", "(", ")", ";" ]
GCC	arm	MD	stmt_completion	CPU	621,682	[ ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	arm	CPP	stmt_completion	CPU	621,683	[ "imm", ")", ";" ]	[ "_", "_", "arm_vshrntq", "(", "uint16x8_t", "_", "_", "a", ",", "uint32x4_t", "_", "_", "b", ",", "const", "int", "_", "_", "imm", ")", "{", "return", "_", "_", "arm_vshrntq_n_u32", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_" ]
GCC	mips	MD	next_suggestion	CPU	621,684	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	621,685	[ ",", "MIb", ")", ";" ]	[ "assert", "(", "(", "MIa", ".", "mayLoad", "(", ")", "\|\|", "MIa", ".", "mayStore", "(", ")", ")", "&&", "<STR_LIT>", "MIa must load from or modify a memory location", "<STR_LIT>", ")", ";", "assert", "(", "(", "MIb", ".", "mayLoad", "(", ")", "\|\|", "MIb", ".", "mayStore", "(", ")", ")", "&&", "<STR_LIT>", "MIb must load from or modify a memory location", "<STR_LIT>", ")", ";", "if", "(", "MIa", ".", "hasUnmodeledSideEffects", "(", ")", "\|\|", "MIb", ".", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "if", "(", "MIa", ".", "hasOrderedMemoryRef", "(", ")", "\|\|", "MIb", ".", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "isDS", "(", "MIa", ")", ")", "{", "if", "(", "isDS", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "MIb", ")", ";", "}", "if", "(", "isMUBUF", "(", "MIa", ")", "\|\|", "isMTBUF", "(", "MIa", ")", ")", "{", "if", "(", "isMUBUF", "(", "MIb", ")", "\|\|", "isMTBUF", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "MIb", ")", "&&", "!", "isSMRD", "(", "MIb", ")", ";", "}", "if", "(", "isSMRD", "(", "MIa", ")", ")", "{", "if", "(", "isSMRD", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "MIb", ")", "&&", "!", "isMUBUF", "(", "MIa", ")", "&&", "!", "isMTBUF", "(", "MIa", ")", ";", "}", "if", "(", "isFLAT", "(", "MIa", ")", ")", "{", "if", "(", "isFLAT", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,686	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	code_generation	CPU	621,687	[ "void", "ARMBaseRegisterInfo", "::", "getRegAllocationHints", "(", "unsigned", "VirtReg", ",", "ArrayRef", "<", "MCPhysReg", ">", "Order", ",", "SmallVectorImpl", "<", "MCPhysReg", ">", "&", "Hints", ",", "const", "MachineFunction", "&", "MF", ",", "const", "VirtRegMap", "*", "VRM", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Hint", "=", "MRI", ".", "getRegAllocationHint", "(", "VirtReg", ")", ";", "unsigned", "Odd", ";", "switch", "(", "Hint", ".", "first", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Odd", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Odd", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "TargetRegisterInfo", "::", "getRegAllocationHints", "(", "VirtReg", ",", "Order", ",", "Hints", ",", "MF", ",", "VRM", ")", ";", "return", ";", "}", "unsigned", "PairedPhys", "=", "<NUM_LIT>", ";", "if", "(", "VRM", "&&", "VRM", "->", "hasPhys", "(", "Hint", ".", "second", ")", ")", "{", "PairedPhys", "=", "getPairedGPR", "(", "VRM", "->", "getPhys", "(", "Hint", ".", "second", ")", ",", "Odd", ",", "this", ")", ";", "if", "(", "PairedPhys", "&&", "MRI", ".", "isReserved", "(", "PairedPhys", ")", ")", "PairedPhys", "=", "<NUM_LIT>", ";", "}", "if", "(", "PairedPhys", ")", "Hints", ".", "push_back", "(", "PairedPhys", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Order", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "Order", "[", "I", "]", ";", "if", "(", "Reg", "==", "PairedPhys", "\|\|", "(", "getEncodingValue", "(", "Reg", ")", "&", "<NUM_LIT>", ")", "!=", "Odd", ")", "continue", ";", "unsigned", "Paired", "=", "getPairedGPR", "(", "Reg", ",", "!", "Odd", ",", "this", ")", ";", "if", "(", "!", "Paired", "\|\|", "MRI", ".", "isReserved", "(", "Paired", ")", ")", "continue", ";", "Hints", ".", "push_back", "(", "Reg", ")", ";", "}", "}" ]	[ "Get", "a", "list", "of", "'hint", "'", "registers", "that", "the", "register", "allocator", "should", "try", "first", "when", "allocating", "a", "physical", "register", "for", "the", "virtual", "register", "VirtReg", "." ]
GCC	microblaze	MD	next_suggestion	MPU	621,688	[ ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashift", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	621,689	[ "return", "WaitStatesNeeded", ";" ]	[ "for", "(", "const", "MachineOperand", "&", "Use", ":", "SMRD", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "Use", ".", "isReg", "(", ")", ")", "continue", ";", "int", "WaitStatesNeededForUse", "=", "SmrdSgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "IsHazardDefFn", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "if", "(", "IsBufferSMRD", ")", "{", "int", "WaitStatesNeededForUse", "=", "SmrdSgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "IsBufferHazardDefFn", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "}", "}" ]
LLVM	PIC16	CPP	next_suggestion	MPU	621,690	[ "}" ]	[ "if", "(", "C", "&&", "(", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SUB", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i8", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "-", "(", "C", "->", "getZExtValue", "(", ")", ")", ",", "MVT", "::", "i8", ")", ")", ";", "}", "if", "(", "NeedToConvertToMemOp", "(", "Op", ",", "MemOp", ",", "DAG", ")", "\|\|", "(", "isDirectLoad", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "(", "!", "isDirectLoad", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "&&", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "Constant", ")", ")", ")", "{", "SDValue", "NewVal", "=", "ConvertToMemOperand", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ",", "dl", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Opcode unknown.", "<STR_LIT>", ")", ";", "case", "ISD", "::", "SUBE", ":", "return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "Tys", ",", "NewVal", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "ISD", "::", "SUBC", ":", "return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "Tys", ",", "NewVal", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "ISD", "::", "SUB", ":", "return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "MVT", "::", "i8", ",", "NewVal", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}" ]
GCC	ia64	CPP	code_generation	CPU	621,691	[ "static", "int", "ia64_arg_partial_bytes", "(", "CUMULATIVE_ARGS", "", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "int", "words", "=", "ia64_function_arg_words", "(", "type", ",", "mode", ")", ";", "int", "offset", "=", "ia64_function_arg_offset", "(", "cum", ",", "type", ",", "words", ")", ";", "if", "(", "cum", "->", "words", "+", "offset", ">=", "MAX_ARGUMENT_SLOTS", ")", "return", "<NUM_LIT>", ";", "if", "(", "words", "+", "cum", "->", "words", "+", "offset", "<=", "MAX_ARGUMENT_SLOTS", ")", "return", "<NUM_LIT>", ";", "return", "(", "MAX_ARGUMENT_SLOTS", "-", "cum", "->", "words", "-", "offset", ")", "", "UNITS_PER_WORD", ";", "}" ]	[ "Return", "number", "of", "bytes", ",", "at", "the", "beginning", "of", "the", "argument", ",", "that", "must", "be", "put", "in", "registers", ".", "0", "is", "the", "argument", "is", "entirely", "in", "registers", "or", "entirely", "in", "memory", "." ]
LLVM	X86	TD	program_repair	CPU	621,692	[ "<FIXS>", "defm", "VCVTTPD2QQ", ":", "avx512_cvttpd2qq", "<NUM_LIT>", ",", "<STR_LIT>", ",", "X86cvttp2si", ",", "<FIXE>", "<FIXS>", "defm", "VCVTTPS2QQ", ":", "avx512_cvttps2qq", "<NUM_LIT>", ",", "<STR_LIT>", ",", "X86cvttp2si", ",", "<FIXE>", "<FIXS>", "defm", "VCVTTPD2UQQ", ":", "avx512_cvttpd2qq", "<NUM_LIT>", ",", "<STR_LIT>", ",", "X86cvttp2ui", ",", "<FIXE>", "<FIXS>", "defm", "VCVTTPS2UQQ", ":", "avx512_cvttps2qq", "<NUM_LIT>", ",", "<STR_LIT>", ",", "X86cvttp2ui", ",", "<FIXE>" ]	[ "X86cvtp2UIntRnd", ",", "SchedWriteCvtPS2DQ", ">", ",", "PD", ",", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VH", ">", ";", "<BUGS>", "defm", "VCVTTPD2QQ", ":", "avx512_cvttpd2qq", "<NUM_LIT>", ",", "<STR_LIT>", ",", "fp_to_sint", ",", "<BUGE>", "X86cvttp2siRnd", ",", "SchedWriteCvtPD2DQ", ">", ",", "VEX_W", ",", "PD", ",", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VF", ">", ";", "<BUGS>", "defm", "VCVTTPS2QQ", ":", "avx512_cvttps2qq", "<NUM_LIT>", ",", "<STR_LIT>", ",", "fp_to_sint", ",", "X86cvttp2si", ",", "<BUGE>", "X86cvttp2siRnd", ",", "SchedWriteCvtPS2DQ", ">", ",", "PD", ",", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VH", ">", ";", "<BUGS>", "defm", "VCVTTPD2UQQ", ":", "avx512_cvttpd2qq", "<NUM_LIT>", ",", "<STR_LIT>", ",", "fp_to_uint", ",", "<BUGE>", "X86cvttp2uiRnd", ",", "SchedWriteCvtPD2DQ", ">", ",", "VEX_W", ",", "PD", ",", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VF", ">", ";", "<BUGS>", "defm", "VCVTTPS2UQQ", ":", "avx512_cvttps2qq", "<NUM_LIT>", ",", "<STR_LIT>", ",", "fp_to_uint", ",", "X86cvttp2ui", ",", "<BUGE>", "X86cvttp2uiRnd", ",", "SchedWriteCvtPS2DQ", ">", ",", "PD", ",", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VH", ">", ";" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	621,693	[ "{" ]	[ "void", "addResult", "(", "MVT", "VT", ")" ]
LLVM	ARM64	TD	next_suggestion	CPU	621,694	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	s390	MD	next_suggestion	MPU	621,695	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	621,696	[ "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]	[ "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_VectorOp", ";", "let", "isNotUsedInDisasm", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "bits", "<", "<NUM_LIT>", ">", "funcId", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "=", "funcId", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	arm	CPP	next_suggestion	CPU	621,697	[ "}" ]	[ "vst3_lane_bf16", "(", "bfloat16_t", "*", "_", "_", "a", ",", "bfloat16x4x3_t", "_", "_", "b", ",", "const", "int", "_", "_", "c", ")", "{", "union", "{", "bfloat16x4x3_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ei", "_", "_", "o", ";", "}", "_", "_", "bu", "=", "{", "_", "_", "b", "}", ";", "_", "_", "builtin_neon_vst3_lanev4bf", "(", "_", "_", "a", ",", "_", "_", "bu", ".", "_", "_", "o", ",", "_", "_", "c", ")", ";" ]
LLVM	Mips	TD	next_suggestion	CPU	621,698	[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]	[ "def", "LSAImm", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]
GCC	mmix	CPP	stmt_completion	CPU	621,699	[ "mainop", ")", ";" ]	[ "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "value", "&", "<NUM_LIT>", ")", "{", "fprintf", "(", "stream", ",", "<STR_LIT>", "%s%s", "<STR_LIT>", ",", "mainop", ",", "op_part", "[", "i", "]", ")", ";", "return", ";", "}", "value", ">>=", "<NUM_LIT>", ";", "}", "fprintf", "(", "stream", ",", "<STR_LIT>", "%sL", "<STR_LIT>", "," ]

LLVM

X86

CPP

stmt_completion

CPU

621,600

[ "|=", "<NUM_LIT>", "<<", "Reg", ";" ]

[ "unsigned", "Reg", "=", "*", "I", "-", "X86", "::", "FP0", ";", "if", "(", "Reg", "<", "<NUM_LIT>", ")", "Mask" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,601

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "II", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

621,602

[ "Pmode", ",", "<NUM_LIT>", ")" ]

[ "ASM_GENERATE_INTERNAL_LABEL", "(", "buf", ",", "<STR_LIT>", ",", "!", "TARGET_ELF", "|", "|", "!", "TARGET_MINIMAL_TOC", ")", "if", "(", "TARGET_ELF", ")", "strcat", "(", "buf", ",", "<STR_LIT>", ")", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "ggc_strdup", "(", "buf", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(" ]

LLVM

Mips

CPP

next_suggestion

CPU

621,603

[ "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "LL", ")", ",", "OldVal", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]

[ "MachineBasicBlock", "*", "MipsTargetLowering", "::", "emitAtomicBinary", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ",", "unsigned", "Size", ",", "unsigned", "BinOpcode", ",", "bool", "Nand", ")", "const", "{", "assert", "(", "(", "Size", "==", "<NUM_LIT>", "||", "Size", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Unsupported size for EmitAtomicBinary.", "<STR_LIT>", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "MVT", "::", "getIntegerVT", "(", "Size", "*", "<NUM_LIT>", ")", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "LL", ",", "SC", ",", "AND", ",", "NOR", ",", "ZERO", ",", "BEQ", ";", "if", "(", "Size", "==", "<NUM_LIT>", ")", "{", "LL", "=", "Mips", "::", "LL", ";", "SC", "=", "Mips", "::", "SC", ";", "AND", "=", "Mips", "::", "AND", ";", "NOR", "=", "Mips", "::", "NOR", ";", "ZERO", "=", "Mips", "::", "ZERO", ";", "BEQ", "=", "Mips", "::", "BEQ", ";", "}", "else", "{", "LL", "=", "Mips", "::", "LLD", ";", "SC", "=", "Mips", "::", "SCD", ";", "AND", "=", "Mips", "::", "AND64", ";", "NOR", "=", "Mips", "::", "NOR64", ";", "ZERO", "=", "Mips", "::", "ZERO_64", ";", "BEQ", "=", "Mips", "::", "BEQ64", ";", "}", "unsigned", "OldVal", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Ptr", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Incr", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "StoreVal", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "AndRes", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "Success", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "loopMBB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "loopMBB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "loopMBB", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

621,604

[ "return", "RI", ".", "getRegSizeInBits", "(", "*", "getOpRegClass", "(", "MI", ",", "OpNo", ")", ")", "/", "<NUM_LIT>", ";" ]

[ "unsigned", "getOpSize", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "unsigned", "SubReg", "=", "MO", ".", "getSubReg", "(", ")", ")", "{", "assert", "(", "RI", ".", "getRegSizeInBits", "(", "*", "RI", ".", "getSubClassWithSubReg", "(", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ",", "SubReg", ")", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Sub-dword subregs are not supported", "<STR_LIT>", ")", ";", "return", "RI", ".", "getNumChannelsFromSubReg", "(", "SubReg", ")", "*", "<NUM_LIT>", ";", "}", "}" ]

GCC

h8300

MD

next_suggestion

MPU

621,605

[ "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "mult", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>" ]

GCC

arm

CPP

stmt_completion

CPU

621,606

[ "a", ")", "{" ]

[ "vreinterpret_u32_f16", "(", "float16x4_t", "_", "_" ]

GCC

m32c

MD

next_suggestion

MPU

621,607

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "[", "(", "unspec", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNS_FSETB", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Mips

CPP

program_repair

CPU

621,608

[ "<FIXS>", "MFp", "->", "CreateMachineBasicBlock", "(", "MBB", "->", "getBasicBlock", "(", ")", ")", ";", "<FIXE>" ]

[ "MachineBasicBlock", "*", "NewMBB", "=", "<BUGS>", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", "->", "getBasicBlock", "(", ")", ")", ";", "<BUGE>", "MachineBasicBlock", "*", "Tgt", "=", "getTargetMBB", "(", "*", "FirstBr", ")", ";" ]

LLVM

X86

TD

program_repair

CPU

621,609

[ "<FIXS>", "SSEPackedSingle", ",", "itins", ".", "s", ",", "<NUM_LIT>", ">", ",", "PS", ",", "VEX_4V", ";", "<FIXE>", "<FIXS>", "SSEPackedSingle", ",", "itins", ".", "s", ",", "<NUM_LIT>", ">", ",", "PS", ",", "VEX_4V", ",", "VEX_L", ";", "<FIXE>" ]

[ "SDNode", "OpNode", ",", "SizeItins", "itins", ">", "{", "defm", "V", "#", "NAME", "#", "PS", ":", "sse12_fp_packed", "opc", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "OpNode", ",", "VR128", ",", "v4f32", ",", "f128mem", ",", "loadv4f32", ",", "<BUGS>", "SSEPackedSingle", ",", "itins", ".", "s", ",", "<NUM_LIT>", ">", ",", "TB", ",", "VEX_4V", ";", "<BUGE>", "defm", "V", "#", "NAME", "#", "PD", ":", "sse12_fp_packed", "opc", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "OpNode", ",", "VR128", ",", "v2f64", ",", "f128mem", ",", "loadv2f64", ",", "SSEPackedDouble", ",", "itins", ".", "d", ",", "<NUM_LIT>", ">", ",", "PD", ",", "VEX_4V", ";", "defm", "V", "#", "NAME", "#", "PSY", ":", "sse12_fp_packed", "opc", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "OpNode", ",", "VR256", ",", "v8f32", ",", "f256mem", ",", "loadv8f32", ",", "<BUGS>", "SSEPackedSingle", ",", "itins", ".", "s", ",", "<NUM_LIT>", ">", ",", "TB", ",", "VEX_4V", ",", "VEX_L", ";", "<BUGE>", "defm", "V", "#", "NAME", "#", "PDY", ":", "sse12_fp_packed", "opc", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "OpNode", ",", "VR256", ",", "v4f64", ",", "f256mem", ",", "loadv4f64", ",", "SSEPackedDouble", ",", "itins", ".", "d", ",", "<NUM_LIT>", ">", ",", "PD", ",", "VEX_4V", ",", "VEX_L", ";" ]

LLVM

Alpha

TD

stmt_completion

MPU

621,610

[ "F8RC", ":", "$", "sf", ",", "F8RC", ":", "$", "st", ",", "(", "CMPTLT", "F8RC", ":", "$", "RA", ",", "F8RC", ":", "$", "RB", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "select", "(", "setolt", "F8RC", ":", "$", "RA", ",", "F8RC", ":", "$", "RB", ")", ",", "F8RC", ":", "$", "st", ",", "F8RC", ":", "$", "sf", ")", ",", "(", "FCMOVNET" ]

GCC

sparc

CPP

code_generation

CPU

621,611

[ "void", "sparc_emit_set_symbolic_const64", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "temp", ")", "{", "rtx", "cst", ",", "temp1", ",", "temp2", ",", "temp3", ",", "temp4", ",", "temp5", ";", "rtx", "ti_temp", "=", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "op1", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "cst", "=", "XEXP", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "&&", "trunc_int_for_mode", "(", "INTVAL", "(", "cst", ")", ",", "SImode", ")", "!=", "INTVAL", "(", "cst", ")", ")", "{", "gcc_assert", "(", "!", "temp", ")", ";", "temp1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp2", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "sparc_emit_set_const64", "(", "temp2", ",", "cst", ")", ";", "sparc_emit_set_symbolic_const64", "(", "temp1", ",", "XEXP", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "gen_rtx_PLUS", "(", "DImode", ",", "temp1", ",", "temp2", ")", ")", ")", ";", "return", ";", "}", "if", "(", "temp", "&&", "GET_MODE", "(", "temp", ")", "==", "TImode", ")", "{", "ti_temp", "=", "temp", ";", "temp", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "temp", ")", ")", ";", "}", "switch", "(", "sparc_code_model", ")", "{", "case", "CM_MEDLOW", ":", "if", "(", "temp", ")", "temp1", "=", "temp", ";", "else", "temp1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp1", ",", "gen_rtx_HIGH", "(", "DImode", ",", "op1", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "gen_rtx_LO_SUM", "(", "DImode", ",", "temp1", ",", "op1", ")", ")", ")", ";", "break", ";", "case", "CM_MEDMID", ":", "if", "(", "temp", ")", "{", "temp1", "=", "op0", ";", "temp2", "=", "op0", ";", "temp3", "=", "temp", ";", "}", "else", "{", "temp1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp2", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp3", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "}", "emit_insn", "(", "gen_seth44", "(", "temp1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_setm44", "(", "temp2", ",", "temp1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp3", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "temp2", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "emit_insn", "(", "gen_setl44", "(", "op0", ",", "temp3", ",", "op1", ")", ")", ";", "break", ";", "case", "CM_MEDANY", ":", "if", "(", "temp", ")", "{", "if", "(", "rtx_equal_p", "(", "temp", ",", "op0", ")", ")", "{", "gcc_assert", "(", "ti_temp", ")", ";", "temp", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "temp", ")", "+", "<NUM_LIT>", ")", ";", "}", "temp1", "=", "op0", ";", "temp2", "=", "temp", ";", "temp3", "=", "op0", ";", "temp4", "=", "op0", ";", "temp5", "=", "op0", ";", "}", "else", "{", "temp1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp2", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp3", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp4", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp5", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "}", "emit_insn", "(", "gen_sethh", "(", "temp1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_setlm", "(", "temp2", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_sethm", "(", "temp3", ",", "temp1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp4", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "temp3", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp5", ",", "gen_rtx_PLUS", "(", "DImode", ",", "temp4", ",", "temp2", ")", ")", ")", ";", "emit_insn", "(", "gen_setlo", "(", "op0", ",", "temp5", ",", "op1", ")", ")", ";", "break", ";", "case", "CM_EMBMEDANY", ":", "if", "(", "data_segment_operand", "(", "op1", ",", "GET_MODE", "(", "op1", ")", ")", ")", "{", "if", "(", "temp", ")", "{", "temp1", "=", "temp", ";", "temp2", "=", "op0", ";", "}", "else", "{", "temp1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp2", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "}", "emit_insn", "(", "gen_embmedany_sethi", "(", "temp1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_embmedany_brsum", "(", "temp2", ",", "temp1", ")", ")", ";", "emit_insn", "(", "gen_embmedany_losum", "(", "op0", ",", "temp2", ",", "op1", ")", ")", ";", "}", "else", "{", "if", "(", "temp", ")", "{", "if", "(", "rtx_equal_p", "(", "temp", ",", "op0", ")", ")", "{", "gcc_assert", "(", "ti_temp", ")", ";", "temp", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "temp", ")", "+", "<NUM_LIT>", ")", ";", "}", "temp1", "=", "op0", ";", "temp2", "=", "temp", ";", "temp3", "=", "op0", ";", "temp4", "=", "op0", ";", "temp5", "=", "op0", ";", "}", "else", "{", "temp1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp2", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp3", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp4", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp5", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "}", "emit_insn", "(", "gen_embmedany_textuhi", "(", "temp1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_embmedany_texthi", "(", "temp2", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_embmedany_textulo", "(", "temp3", ",", "temp1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp4", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "temp3", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp5", ",", "gen_rtx_PLUS", "(", "DImode", ",", "temp4", ",", "temp2", ")", ")", ")", ";", "emit_insn", "(", "gen_embmedany_textlo", "(", "op0", ",", "temp5", ",", "op1", ")", ")", ";", "}", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}" ]

[ "Sparc-v9", "code-model", "support", "." ]

GCC

sh

MD

stmt_completion

CPU

621,612

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "match_code" ]

GCC

arm

MD

stmt_completion

CPU

621,613

[ "<STR_LIT>", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4HF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V4HF", "[", "(", "match_operand", ":", "V4HF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4HF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "VPMAXMINF", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

LLVM

R600

CPP

next_suggestion

GPU

621,614

[ "llvm_unreachable", "(", "<STR_LIT>", "Reg without a def", "<STR_LIT>", ")", ";" ]

[ "for", "(", "MachineRegisterInfo", "::", "def_iterator", "It", "=", "MRI", ".", "def_begin", "(", "Reg", ")", ",", "E", "=", "MRI", ".", "def_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "return", "(", "*", "It", ")", ".", "isImplicitDef", "(", ")", ";", "}" ]

LLVM

AArch64

CPP

stmt_completion

CPU

621,615

[ ")", "&&", "MOP", ".", "isKill", "(", ")", ")", "Units", ".", "removeReg", "(", "MOP", ".", "getReg", "(", ")", ")", ";" ]

[ "static", "void", "updateDefinedRegisters", "(", "MachineInstr", "&", "MI", ",", "LiveRegUnits", "&", "Units", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "{", "for", "(", "const", "MachineOperand", "&", "MOP", ":", "phys_regs_and_masks", "(", "MI", ")", ")", "if", "(", "MOP", ".", "isReg", "(" ]

GCC

aarch64

MD

next_suggestion

CPU

621,616

[ "(", "SHIFT", ":", "SI" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "DI", "(", "LOGICAL", ":", "SI", "(", "not", ":", "SI" ]

LLVM

Mips

TD

stmt_completion

CPU

621,617

[ ">", ";" ]

[ "class", "MUHU_MMR6_DESC", ":", "ArithLogicR", "<", "<STR_LIT>", ",", "GPR32Opnd" ]

LLVM

X86

CPP

code_generation

CPU

621,618

[ "bool", "X86FastISel", "::", "tryToFoldLoadIntoMI", "(", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "LoadInst", "*", "LI", ")", "{", "const", "Value", "*", "Ptr", "=", "LI", "->", "getPointerOperand", "(", ")", ";", "X86AddressMode", "AM", ";", "if", "(", "!", "X86SelectAddress", "(", "Ptr", ",", "AM", ")", ")", "return", "false", ";", "const", "X86InstrInfo", "&", "XII", "=", "(", "const", "X86InstrInfo", "&", ")", "TII", ";", "unsigned", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "LI", "->", "getType", "(", ")", ")", ";", "unsigned", "Alignment", "=", "LI", "->", "getAlignment", "(", ")", ";", "if", "(", "Alignment", "==", "<NUM_LIT>", ")", "Alignment", "=", "DL", ".", "getABITypeAlignment", "(", "LI", "->", "getType", "(", ")", ")", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "AddrOps", ";", "AM", ".", "getFullAddress", "(", "AddrOps", ")", ";", "MachineInstr", "*", "Result", "=", "XII", ".", "foldMemoryOperandImpl", "(", "*", "FuncInfo", ".", "MF", ",", "MI", ",", "OpNo", ",", "AddrOps", ",", "FuncInfo", ".", "InsertPt", ",", "Size", ",", "Alignment", ",", "true", ")", ";", "if", "(", "!", "Result", ")", "return", "false", ";", "unsigned", "OperandNo", "=", "<NUM_LIT>", ";", "for", "(", "MachineInstr", "::", "mop_iterator", "I", "=", "Result", "->", "operands_begin", "(", ")", ",", "E", "=", "Result", "->", "operands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "OperandNo", ")", "{", "MachineOperand", "&", "MO", "=", "*", "I", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isDef", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "AM", ".", "IndexReg", ")", "continue", ";", "unsigned", "IndexReg", "=", "constrainOperandRegClass", "(", "Result", "->", "getDesc", "(", ")", ",", "MO", ".", "getReg", "(", ")", ",", "OperandNo", ")", ";", "if", "(", "IndexReg", "==", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "MO", ".", "setReg", "(", "IndexReg", ")", ";", "}", "Result", "->", "addMemOperand", "(", "*", "FuncInfo", ".", "MF", ",", "createMachineMemOperandFor", "(", "LI", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}" ]

[ "The", "specified", "machine", "instr", "operand", "is", "a", "vreg", ",", "and", "that", "vreg", "is", "being", "provided", "by", "the", "specified", "load", "instruction", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,619

[ "}" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

621,620

[ ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_9cdba7", "{" ]

[ "def", "A4_combineir", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "s32_0Imm", ":", "$", "Ii", ",", "IntRegs", ":", "$", "Rs32", ")" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

621,621

[ "(", ")", ")", ";" ]

[ "bool", "hasXNACK", "(", ")", "const", "{", "return", "AMDGPU", "::", "hasXNACK", "(", "getSTI" ]

LLVM

SystemZ

TD

next_suggestion

CPU

621,622

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R3", ";" ]

[ "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "R3", ";", "bits", "<", "<NUM_LIT>", ">", "XBD2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

621,623

[ "<NUM_LIT>", "}", ",", "lane", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "{", "lane", "{" ]

GCC

i386

MD

stmt_completion

CPU

621,624

[ ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

rx

CPP

next_suggestion

CPU

621,625

[ "return", "gen_rtx_REG", "(", "arg", ".", "mode", ",", "next_reg", ")", ";" ]

[ "unsigned", "int", "next_reg", ";", "unsigned", "int", "bytes_so_far", "=", "*", "get_cumulative_args", "(", "cum", ")", ";", "unsigned", "int", "size", ";", "unsigned", "int", "rounded_size", ";", "size", "=", "arg", ".", "promoted_size_in_bytes", "(", ")", ";", "if", "(", "size", "<", "<NUM_LIT>", ")", "return", "NULL_RTX", ";", "rounded_size", "=", "rx_round_up", "(", "size", ",", "UNITS_PER_WORD", ")", ";", "if", "(", "rounded_size", "+", "bytes_so_far", ">", "MAX_NUM_ARG_BYTES", ")", "return", "NULL_RTX", ";", "if", "(", "!", "arg", ".", "named", ")", "return", "NULL_RTX", ";", "if", "(", "(", "arg", ".", "type", "==", "NULL", "||", "AGGREGATE_TYPE_P", "(", "arg", ".", "type", ")", ")", "&&", "(", "size", "%", "UNITS_PER_WORD", ")", "!=", "<NUM_LIT>", ")", "return", "NULL_RTX", ";", "next_reg", "=", "(", "bytes_so_far", "/", "UNITS_PER_WORD", ")", "+", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,626

[ "bits", "<", "<NUM_LIT>", ">", "Vd32", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Qv4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qv4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

621,627

[ ")", ";" ]

[ "MachineFunction", "*", "Func", "=", "MBB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", "=", "Func", "->", "CreateMachineBasicBlock", "(" ]

LLVM

AArch64

TD

stmt_completion

CPU

621,628

[ ":", "$", "src", ",", "ssub", ")", ",", "<NUM_LIT>", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "nxv4f32", "(", "AArch64dup", "(", "f32", "FPR32", ":", "$", "src", ")", ")", ")", ",", "(", "DUP_ZZI_S", "(", "INSERT_SUBREG", "(", "IMPLICIT_DEF", ")", ",", "FPR32" ]

GCC

arm

CPP

next_suggestion

CPU

621,629

[ "}" ]

[ "uint64_t", "_", "_", "c", "=", "(", "(", "uint64_t", ")", "_", "_", "b", ")", "<<", "<NUM_LIT>", ";", "return", "_", "_", "builtin_mve_vdwdupq_m_n_uv16qi", "(", "_", "_", "inactive", ",", "_", "_", "a", ",", "_", "_", "c", ",", "_", "_", "imm", ",", "_", "_", "p", ")", ";" ]

GCC

rs6000

CPP

next_suggestion

CPU

621,630

[ "sact", ".", "sa_flags", "=", "SA_ONSTACK", "|", "SA_SIGINFO", ";" ]

[ "stack_t", "sigstk", ";", "sigstk", ".", "ss_sp", "=", "(", "char", "*", ")", "xmalloc", "(", "SIGSTKSZ", ")", ";", "sigstk", ".", "ss_size", "=", "SIGSTKSZ", ";", "sigstk", ".", "ss_flags", "=", "<NUM_LIT>", ";", "if", "(", "sigaltstack", "(", "&", "sigstk", ",", "NULL", ")", "<", "<NUM_LIT>", ")", "fatal_error", "(", "input_location", ",", "<STR_LIT>", "While setting up signal stack: %m", "<STR_LIT>", ")", ";", "sigemptyset", "(", "&", "sact", ".", "sa_mask", ")", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

621,631

[ "?", ",", "?", "}", ",", "<STR_LIT>", ">", "{" ]

[ "def", "VLD4LNd32", ":", "VLD4LN", "<", "<NUM_LIT>", ",", "{", "?", ",", "<NUM_LIT>", "," ]

LLVM

PowerPC

TD

stmt_completion

CPU

621,632

[ ";" ]

[ "def", "gprc_nor0", ":", "RegisterOperand", "<", "GPRC_NOR0", ">", "{", "let", "ParserMatchClass", "=", "PPCRegGPRCNoR0AsmOperand" ]

GCC

arm

CPP

stmt_completion

CPU

621,633

[ "a", ")", "{" ]

[ "vsqrth_f16", "(", "float16_t", "_", "_" ]

LLVM

Hexagon

TD

stmt_completion

DSP

621,634

[ "=", "<NUM_LIT>", ";" ]

[ "def", "A2_maxp", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_a56825", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

621,635

[ "{" ]

[ "const", "TargetRegisterInfo", "*", "getTRI", "(", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,636

[ "}" ]

[ "def", "A2_subh_l16_hl", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_4414d8b1", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

GCC

i386

MD

stmt_completion

CPU

621,637

[ "<STR_LIT>", ")" ]

[ "[", "(", "QI", "<STR_LIT>", ")", "(", "HI", "<STR_LIT>", ")", "(", "SI" ]

LLVM

X86

CPP

next_suggestion

CPU

621,638

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::MOVHLPS", "<STR_LIT>", ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FSETCCss", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::CMOV", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::BRCOND", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::RET_FLAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::REP_STOS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::REP_MOVS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::GlobalBaseReg", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::Wrapper", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::WrapperRIP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PEXTRB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PEXTRW", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::INSERTPS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PINSRB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PINSRW", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PSHUFB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ANDNP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PSIGNB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PSIGNW", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PSIGND", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FMAX", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FMIN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FRSQRT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FRCP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FHADD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FHSUB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::TLSADDR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::TLSCALL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::EH_RETURN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::TC_RETURN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FNSTCW16m", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::LCMPXCHG_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::LCMPXCHG8_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMADD64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMSUB64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMOR64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMXOR64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMAND64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMNAND64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VZEXT_MOVL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VZEXT_LOAD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VSHL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VSRL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::CMPPD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::CMPPS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PCMPEQB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PCMPEQW", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PCMPEQD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PCMPEQQ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PCMPGTB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PCMPGTW", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PCMPGTD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PCMPGTQ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ADD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::SUB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ADC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::SBB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::SMUL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::UMUL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::INC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::DEC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::OR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::XOR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::AND", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ANDN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::MUL_IMM", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PTEST", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::TESTP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PALIGN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PSHUFD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PSHUFHW", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PSHUFHW_LD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PSHUFLW", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PSHUFLW_LD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::SHUFPS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::SHUFPD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::MOVLHPS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::MOVLHPD", "<STR_LIT>", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

621,639

[ "}", "=", "<NUM_LIT>", ";" ]

[ "def", "SWDri", ":", "BaseFPToInteger", "<", "<NUM_LIT>", ",", "rmode", ",", "opcode", ",", "FPR64", ",", "GPR32", ",", "fixedpoint_f64_i32", ",", "asm", ",", "[", "(", "set", "GPR32", ":", "$", "Rd", ",", "(", "OpN", "(", "fmul", "FPR64", ":", "$", "Rn", ",", "fixedpoint_f64_i32", ":", "$", "scale", ")", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>" ]

GCC

cr16

MD

next_suggestion

MPU

621,640

[ "<STR_LIT>" ]

[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "]" ]

GCC

sparc

CPP

stmt_completion

CPU

621,641

[ "_", "B", ",", "_", "_", "C", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "i64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "vis_pdist", "(", "_", "_", "v8qi", "_", "_", "A", ",", "_", "_", "v8qi", "_", "_", "B", ",", "_", "_", "i64", "_", "_", "C", ")", "{", "return", "_", "_", "builtin_vis_pdist", "(", "_", "_", "A", ",", "_" ]

GCC

v850

MD

stmt_completion

MPU

621,642

[ ")" ]

[ "[", "(", "unspec_volatile", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

LLVM

ARM64

TD

stmt_completion

CPU

621,643

[ "idx", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "idx", ";", "bits", "<", "<NUM_LIT>", ">", "Xm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Xm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

GCC

rs6000

MD

stmt_completion

CPU

621,644

[ ")", "]", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "PTI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "PTI", "[", "(", "match_operand", ":", "PTI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_LSQ", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_test", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")" ]

GCC

nds32

CPP

code_generation

CPU

621,645

[ "static", "void", "nds32_emit_stack_pop_multiple", "(", "rtx", "Rb", ",", "rtx", "Re", ",", "rtx", "En4", ")", "{", "int", "regno", ";", "int", "extra_count", ";", "int", "num_use_regs", ";", "int", "par_index", ";", "int", "offset", ";", "int", "save_fp", ",", "save_gp", ",", "save_lp", ";", "rtx", "reg", ";", "rtx", "mem", ";", "rtx", "pop_rtx", ";", "rtx", "adjust_sp_rtx", ";", "rtx", "parallel_insn", ";", "rtx", "dwarf", "=", "NULL_RTX", ";", "save_fp", "=", "INTVAL", "(", "En4", ")", "&", "<NUM_LIT>", ";", "save_gp", "=", "INTVAL", "(", "En4", ")", "&", "<NUM_LIT>", ";", "save_lp", "=", "INTVAL", "(", "En4", ")", "&", "<NUM_LIT>", ";", "extra_count", "=", "<NUM_LIT>", ";", "if", "(", "save_fp", ")", "extra_count", "++", ";", "if", "(", "save_gp", ")", "extra_count", "++", ";", "if", "(", "save_lp", ")", "extra_count", "++", ";", "if", "(", "REGNO", "(", "Rb", ")", "==", "SP_REGNUM", "&&", "REGNO", "(", "Re", ")", "==", "SP_REGNUM", ")", "num_use_regs", "=", "extra_count", ";", "else", "num_use_regs", "=", "REGNO", "(", "Re", ")", "-", "REGNO", "(", "Rb", ")", "+", "<NUM_LIT>", "+", "extra_count", ";", "parallel_insn", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "num_use_regs", "+", "<NUM_LIT>", ")", ")", ";", "par_index", "=", "<NUM_LIT>", ";", "offset", "=", "<NUM_LIT>", ";", "for", "(", "regno", "=", "REGNO", "(", "Rb", ")", ";", "regno", "<=", "(", "int", ")", "REGNO", "(", "Re", ")", ";", "regno", "++", ")", "{", "if", "(", "regno", "==", "SP_REGNUM", ")", "break", ";", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "pop_rtx", "=", "gen_rtx_SET", "(", "reg", ",", "mem", ")", ";", "XVECEXP", "(", "parallel_insn", ",", "<NUM_LIT>", ",", "par_index", ")", "=", "pop_rtx", ";", "RTX_FRAME_RELATED_P", "(", "pop_rtx", ")", "=", "<NUM_LIT>", ";", "offset", "=", "offset", "+", "<NUM_LIT>", ";", "par_index", "++", ";", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg", ",", "dwarf", ")", ";", "}", "if", "(", "save_fp", ")", "{", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "FP_REGNUM", ")", ";", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "pop_rtx", "=", "gen_rtx_SET", "(", "reg", ",", "mem", ")", ";", "XVECEXP", "(", "parallel_insn", ",", "<NUM_LIT>", ",", "par_index", ")", "=", "pop_rtx", ";", "RTX_FRAME_RELATED_P", "(", "pop_rtx", ")", "=", "<NUM_LIT>", ";", "offset", "=", "offset", "+", "<NUM_LIT>", ";", "par_index", "++", ";", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg", ",", "dwarf", ")", ";", "}", "if", "(", "save_gp", ")", "{", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "GP_REGNUM", ")", ";", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "pop_rtx", "=", "gen_rtx_SET", "(", "reg", ",", "mem", ")", ";", "XVECEXP", "(", "parallel_insn", ",", "<NUM_LIT>", ",", "par_index", ")", "=", "pop_rtx", ";", "RTX_FRAME_RELATED_P", "(", "pop_rtx", ")", "=", "<NUM_LIT>", ";", "offset", "=", "offset", "+", "<NUM_LIT>", ";", "par_index", "++", ";", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg", ",", "dwarf", ")", ";", "}", "if", "(", "save_lp", ")", "{", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "LP_REGNUM", ")", ";", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "pop_rtx", "=", "gen_rtx_SET", "(", "reg", ",", "mem", ")", ";", "XVECEXP", "(", "parallel_insn", ",", "<NUM_LIT>", ",", "par_index", ")", "=", "pop_rtx", ";", "RTX_FRAME_RELATED_P", "(", "pop_rtx", ")", "=", "<NUM_LIT>", ";", "offset", "=", "offset", "+", "<NUM_LIT>", ";", "par_index", "++", ";", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg", ",", "dwarf", ")", ";", "}", "adjust_sp_rtx", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "XVECEXP", "(", "parallel_insn", ",", "<NUM_LIT>", ",", "par_index", ")", "=", "adjust_sp_rtx", ";", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_ADJUST_CFA", ",", "copy_rtx", "(", "adjust_sp_rtx", ")", ",", "dwarf", ")", ";", "parallel_insn", "=", "emit_insn", "(", "parallel_insn", ")", ";", "RTX_FRAME_RELATED_P", "(", "parallel_insn", ")", "=", "<NUM_LIT>", ";", "REG_NOTES", "(", "parallel_insn", ")", "=", "dwarf", ";", "}" ]

[ "Function", "to", "create", "a", "parallel", "rtx", "pattern", "which", "presents", "stack", "pop", "multiple", "behavior", ".", "The", "overall", "concept", "are", ":", "``", "pop", "registers", "from", "memory", "''", ",", "``", "adjust", "stack", "pointer", "''", "." ]

LLVM

ARM

CPP

program_repair

CPU

621,646

[ "<FIXS>", "#", "include", "<STR_LIT>", "llvm/Target/TargetData.h", "<STR_LIT>", "<FIXE>" ]

[ "#", "include", "<STR_LIT>", "ARMAddressingModes.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "ARMMachineFunctionInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "ARMRegisterInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineBasicBlock.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineFunctionPass.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineInstr.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineInstrBuilder.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineRegisterInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/RegisterScavenging.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/Target/TargetRegisterInfo.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/Target/TargetInstrInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Target/TargetMachine.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/Compiler.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/ADT/DenseMap.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/ADT/STLExtras.h", "<STR_LIT>" ]

LLVM

ARM

CPP

next_suggestion

CPU

621,647

[ "}" ]

[ "else", "if", "(", "!", "(", "cast", "<", "VectorType", ">", "(", "Offsets", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", "==", "<NUM_LIT>", "&&", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ")", "return", "nullptr", ";", "if", "(", "Ty", "!=", "Offsets", "->", "getType", "(", ")", ")", "{", "if", "(", "(", "Ty", "->", "getScalarSizeInBits", "(", ")", "<", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "masked gathers/scatters: no correct offset type.", "<STR_LIT>", "<<", "<STR_LIT>", " Can't create intrinsic.\\n", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "else", "{", "Offsets", "=", "Builder", ".", "CreateZExt", "(", "Offsets", ",", "VectorType", "::", "getInteger", "(", "cast", "<", "VectorType", ">", "(", "Ty", ")", ")", ")", ";", "}" ]

LLVM

SystemZ

TD

next_suggestion

CPU

621,648

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "}", ";" ]

LLVM

ARM

CPP

code_generation

CPU

621,649

[ "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "ARM", "::", "GPRRegisterClass", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "t2LDRi12", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "return", ";", "}", "ARMBaseInstrInfo", "::", "loadRegFromStackSlot", "(", "MBB", ",", "I", ",", "DestReg", ",", "FI", ",", "RC", ")", ";", "}" ]

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

GCC

aarch64

CPP

program_repair

CPU

621,650

[ "<FIXS>", "unsigned", "int", "expected_bits", ",", "unsigned", "int", "expected_num_vectors", ")", "<FIXE>", "<FIXS>", "if", "(", "expected_tclass", "==", "SAME_TYPE_CLASS", "&&", "expected_bits", "==", "SAME_SIZE", "&&", "expected_num_vectors", "==", "<NUM_LIT>", ")", "<FIXE>" ]

[ "unsigned", "int", "first_argno", ",", "sve_type", "first_type", ",", "type_class_index", "expected_tclass", ",", "<BUGS>", "unsigned", "int", "expected_bits", ")", "<BUGE>", "{", "<BUGS>", "if", "(", "first_type", ".", "num_vectors", "==", "<NUM_LIT>", "&&", "expected_tclass", "==", "SAME_TYPE_CLASS", "&&", "expected_bits", "==", "SAME_SIZE", ")", "<BUGE>", "{", "gcc_assert", "(", "argno", ">", "first_argno", ")", ";" ]

GCC

mips

MD

stmt_completion

CPU

621,651

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr" ]

LLVM

X86

CPP

stmt_completion

CPU

621,652

[ "RetOps", ",", "dl", ")", ";" ]

[ "unsigned", "NumEltsInWideVec", "=", "<NUM_LIT>", "/", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "MVT", "WideDataVT", "=", "MVT", "::", "getVectorVT", "(", "VT", ".", "getScalarType", "(", ")", ",", "NumEltsInWideVec", ")", ";", "MVT", "WideMaskVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i1", ",", "NumEltsInWideVec", ")", ";", "SDValue", "Src0", "=", "N", "->", "getSrc0", "(", ")", ";", "Src0", "=", "ExtendToType", "(", "Src0", ",", "WideDataVT", ",", "DAG", ")", ";", "Mask", "=", "ExtendToType", "(", "Mask", ",", "WideMaskVT", ",", "DAG", ",", "true", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getMaskedLoad", "(", "WideDataVT", ",", "dl", ",", "N", "->", "getChain", "(", ")", ",", "N", "->", "getBasePtr", "(", ")", ",", "Mask", ",", "Src0", ",", "N", "->", "getMemoryVT", "(", ")", ",", "N", "->", "getMemOperand", "(", ")", ",", "N", "->", "getExtensionType", "(", ")", ")", ";", "SDValue", "Exract", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "dl", ",", "VT", ",", "NewLoad", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "SDValue", "RetOps", "[", "]", "=", "{", "Exract", ",", "NewLoad", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(" ]

LLVM

Mips

CPP

next_suggestion

CPU

621,653

[ "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";" ]

[ "if", "(", "(", "Lo", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "||", "(", "Lo", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "TargetJumpTable", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "ValTy", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

621,654

[ "Rss32", ")", ",", "<STR_LIT>", ",", "tc_cf8126ae", ",", "TypeS_2op", ">", ",", "Enc_b9c5fb", "{" ]

[ "def", "A2_absp", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$" ]

GCC

s390

CPP

code_generation

MPU

621,655

[ "int", "s390_agen_dep_p", "(", "rtx_insn", "*", "dep_insn", ",", "rtx_insn", "*", "insn", ")", "{", "rtx", "dep_rtx", "=", "PATTERN", "(", "dep_insn", ")", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "dep_rtx", ")", "==", "SET", "&&", "addr_generation_dependency_p", "(", "dep_rtx", ",", "insn", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "GET_CODE", "(", "dep_rtx", ")", "==", "PARALLEL", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "XVECLEN", "(", "dep_rtx", ",", "<NUM_LIT>", ")", ";", "i", "++", ")", "{", "if", "(", "addr_generation_dependency_p", "(", "XVECEXP", "(", "dep_rtx", ",", "<NUM_LIT>", ",", "i", ")", ",", "insn", ")", ")", "return", "<NUM_LIT>", ";", "}", "}", "return", "<NUM_LIT>", ";", "}" ]

[ "Return", "1", ",", "if", "dep_insn", "sets", "register", "used", "in", "insn", "in", "the", "agen", "unit", "." ]

LLVM

BPF

CPP

program_repair

Virtual ISA

621,656

[ "<FIXS>", "Reloc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "<FIXE>", "<FIXS>", "Reloc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "<FIXE>" ]

[ "uint32_t", "Reloc", ";", "if", "(", "FlagValue", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "<BUGS>", "Reloc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "<BUGE>", "}", "else", "{", "<BUGS>", "Reloc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "<BUGE>", "DIType", "*", "Ty", "=", "cast", "DIType", ">", "(", "MD", ")", ";", "while", "(", "auto", "*", "DTy", "=", "dyn_cast", "DIDerivedType", ">", "(", "Ty", ")", ")", "{", "unsigned", "Tag", "=", "DTy", "->", "getTag", "(", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,657

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

GCC

m68k

MD

stmt_completion

MPU

621,658

[ ")", ")" ]

[ "{", "if", "(", "TARGET_PCREL", "&", "&", "GET_CODE", "(", "op", ")", "=", "=", "MEM", "&", "&", "(", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "=", "=", "SYMBOL_REF", "|", "|", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "=", "=", "LABEL_REF", "|", "|", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "=", "=", "CONST" ]

LLVM

ARM

CPP

next_suggestion

CPU

621,659

[ "MachineMemOperand", "*", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ",", "Flags", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";" ]

[ "}", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "if", "(", "!", "Subtarget", ".", "isGVIndirectSymbol", "(", "GV", ")", ")", "{", "expandLoadStackGuardBase", "(", "MI", ",", "ARM", "::", "MOV_ga_pcrel", ",", "ARM", "::", "LDRi12", ")", ";", "return", ";", "}", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "ARM", "::", "MOV_ga_pcrel_ldr", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "auto", "Flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", ";" ]

LLVM

ARM

CPP

program_repair

CPU

621,660

[ "<FIXS>", "UseOp", "=", "MI", ".", "findRegisterUseOperandIdx", "(", "Reg", ",", "false", ",", "TRI", ")", ";", "<FIXE>" ]

[ "case", "ARM", "::", "VMOVv2i32", ":", "case", "ARM", "::", "VMOVv2f32", ":", "case", "ARM", "::", "VMOVv1i64", ":", "<BUGS>", "UseOp", "=", "MI", "->", "findRegisterUseOperandIdx", "(", "Reg", ",", "false", ",", "TRI", ")", ";", "<BUGE>", "break", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

621,661

[ ":", "$", "Rn", ")", ",", "(", "v4i32", "V128", ":", "$", "Rm", ")", ")", ")", "]", ">", ";" ]

[ "def", "v4i32_v4i16", ":", "BaseSIMDDifferentThreeVector", "<", "U", ",", "<NUM_LIT>", ",", "opc", ",", "V64", ",", "V128", ",", "V128", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v4i16", "V64", ":", "$", "Rd", ")", ",", "(", "IntOp", "(", "v4i32", "V128" ]

LLVM

Mips

CPP

next_suggestion

CPU

621,662

[ "}" ]

[ "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "num operands ", "<STR_LIT>", "<<", "J", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "MachineOperand", "&", "Literal", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Literal", ".", "isImm", "(", ")", ")", "{", "int64_t", "V", "=", "Literal", ".", "getImm", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "literal ", "<STR_LIT>", "<<", "V", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "Type", "*", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Int32Ty", ",", "V", ")", ";", "unsigned", "index", "=", "MCP", "->", "getConstantPoolIndex", "(", "C", ",", "<NUM_LIT>", ")", ";", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "index", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "constant island constant ", "<STR_LIT>", "<<", "*", "I", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "I", "->", "setDesc", "(", "TII", "->", "get", "(", "Mips", "::", "LwRxPcTcp16", ")", ")", ";", "I", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "I", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "I", "->", "addOperand", "(", "MachineOperand", "::", "CreateCPI", "(", "index", ",", "<NUM_LIT>", ")", ")", ";", "I", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "break", ";", "}", "default", ":", "break", ";", "}" ]

LLVM

ARM

CPP

program_repair

CPU

621,663

[ "<FIXS>", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "<=", "<NUM_LIT>", "&&", "!", "(", "static_cast", "ARMOperand", "*", ">", "(", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "isToken", "(", ")", "&&", "static_cast", "ARMOperand", "*", ">", "(", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "getToken", "(", ")", "==", "<STR_LIT>", ".w", "<STR_LIT>", ")", ")", "<FIXE>" ]

[ "case", "ARM", "::", "t2LDRpcrel", ":", "if", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ">", "<NUM_LIT>", "&&", "<BUGS>", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "<=", "<NUM_LIT>", ")", "<BUGE>", "Inst", ".", "setOpcode", "(", "ARM", "::", "tLDRpci", ")", ";", "elseInst", ".", "setOpcode", "(", "ARM", "::", "t2LDRpci", ")", ";" ]

GCC

aarch64

CPP

next_suggestion

CPU

621,664

[ "}" ]

[ "if", "(", "!", "poly_int_rtx_p", "(", "x", ",", "&", "offset", ")", ")", "return", "-", "<NUM_LIT>", ";", "return", "aarch64_offset_temporaries", "(", "true", ",", "offset", ")", ";" ]

LLVM

X86

TD

stmt_completion

CPU

621,665

[ ";" ]

[ "}", "]", ">", ";", "def", "loadi16_anyext", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "i32", "(", "unindexedload", "node", ":", "$", "ptr", ")", ")", ",", "[", "{", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "ISD", ":", ":", "LoadExtType", "ExtType", "=", "LD", "-", ">", "getExtensionType", "(", ")", ";", "if", "(", "ExtType", "=", "=", "ISD", ":", ":", "EXTLOAD", ")", "return", "LD", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", "&", "&", "!", "LD", "-", ">", "isVolatile", "(", ")", ";", "return", "false", ";", "}", "]", ">", ";", "def", "loadi32", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "i32", "(", "unindexedload", "node", ":", "$", "ptr", ")", ")", ",", "[", "{", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "ISD", ":", ":", "LoadExtType", "ExtType", "=", "LD", "-", ">", "getExtensionType", "(", ")", ";", "if", "(", "ExtType", "=", "=", "ISD", ":", ":", "NON_EXTLOAD", ")", "return", "true", ";", "if", "(", "ExtType", "=", "=", "ISD", ":", ":", "EXTLOAD", ")", "return", "LD", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", "&", "&", "!", "LD", "-", ">", "isVolatile", "(", ")", ";", "return", "false", ";", "}", "]", ">" ]

GCC

arm

CPP

stmt_completion

CPU

621,666

[ "bu", "=", "{", "_", "_", "b", "}", ";" ]

[ "union", "{", "uint32x2x3_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ei", "_", "_", "o", ";", "}", "_", "_" ]

LLVM

ARM64

TD

next_suggestion

CPU

621,667

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "setFlags", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

621,668

[ ";" ]

[ "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", "unexpected token in directive", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "}", "Parser", ".", "Lex", "(", ")", ";", "return", "false" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

621,669

[ "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";" ]

[ "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Subtarget", "->", "hasMulI24", "(", ")", "||", "VT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", "->", "hasSMulHi", "(", ")", "&&", "!", "N", "->", "isDivergent", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

621,670

[ "DL", ",", "VReg", ",", "MVT", "::", "f64", ")", ";" ]

[ "case", "MVT", "::", "v4i32", ":", "case", "MVT", "::", "v2i64", ":", "case", "MVT", "::", "v4f32", ":", "case", "MVT", "::", "v2f64", ":", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "Register", "VReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "MRI", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VReg", ",", "LocVT", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", "Argument not register or memory", "<STR_LIT>", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "LocVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i32", "||", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "f32", ")", "FIN", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "FIN", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getLoad", "(", "LocVT", ",", "DL", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ")", ";", "}", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "{", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "DL", ",", "Chain", ",", "ArgValue", ",", "MachinePointerInfo", "(", ")", ")", ")", ";", "unsigned", "ArgIndex", "=", "Ins", "[", "I", "]", ".", "OrigArgIndex", ";", "assert", "(", "Ins", "[", "I", "]", ".", "PartOffset", "==", "<NUM_LIT>", ")", ";", "while", "(", "I", "+", "<NUM_LIT>", "!=", "E", "&&", "Ins", "[", "I", "+", "<NUM_LIT>", "]", ".", "OrigArgIndex", "==", "ArgIndex", ")", "{", "CCValAssign", "&", "PartVA", "=", "ArgLocs", "[", "I", "+", "<NUM_LIT>", "]", ";", "unsigned", "PartOffset", "=", "Ins", "[", "I", "+", "<NUM_LIT>", "]", ".", "PartOffset", ";", "SDValue", "Address", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "ArgValue", ",", "DAG", ".", "getIntPtrConstant", "(", "PartOffset", ",", "DL", ")", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "PartVA", ".", "getValVT", "(", ")", ",", "DL", ",", "Chain", ",", "Address", ",", "MachinePointerInfo", "(", ")", ")", ")", ";", "++", "I", ";", "}", "}", "else", "InVals", ".", "push_back", "(", "convertLocVTToValVT", "(", "DAG", ",", "DL", ",", "VA", ",", "Chain", ",", "ArgValue", ")", ")", ";", "}", "if", "(", "IsVarArg", ")", "{", "FuncInfo", "->", "setVarArgsFirstGPR", "(", "NumFixedGPRs", ")", ";", "FuncInfo", "->", "setVarArgsFirstFPR", "(", "NumFixedFPRs", ")", ";", "int64_t", "StackSize", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "FuncInfo", "->", "setVarArgsFrameIndex", "(", "MFI", ".", "CreateFixedObject", "(", "<NUM_LIT>", ",", "StackSize", ",", "true", ")", ")", ";", "int64_t", "RegSaveOffset", "=", "TFL", "->", "getOffsetOfLocalArea", "(", ")", ";", "unsigned", "RegSaveIndex", "=", "MFI", ".", "CreateFixedObject", "(", "<NUM_LIT>", ",", "RegSaveOffset", ",", "true", ")", ";", "FuncInfo", "->", "setRegSaveFrameIndex", "(", "RegSaveIndex", ")", ";", "if", "(", "NumFixedFPRs", "<", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "SDValue", "MemOps", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", ";", "for", "(", "unsigned", "I", "=", "NumFixedFPRs", ";", "I", "<", "<STR_LIT>", "::", "<STR_LIT>", ";", "++", "I", ")", "{", "unsigned", "Offset", "=", "TFL", "->", "getRegSpillOffset", "(", "<STR_LIT>", "::", "<STR_LIT>", "[", "I", "]", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "<NUM_LIT>", ",", "RegSaveOffset", "+", "Offset", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "<STR_LIT>", "::", "<STR_LIT>", "[", "I", "]", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", "," ]

LLVM

Mips

CPP

program_repair

CPU

621,671

[ "<FIXS>", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "Sym", ",", "getPointerTy", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<FIXE>", "<FIXS>", "Callee", "=", "getAddrGlobalLargeGOT", "(", "S", ",", "DL", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "Callee", "=", "getAddrGlobal", "(", "S", ",", "DL", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "Chain", ",", "<FIXE>" ]

[ "const", "char", "*", "Sym", "=", "S", "->", "getSymbol", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "isABI_N64", "(", ")", "&&", "!", "IsPIC", ")", "<BUGS>", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "Sym", ",", "getPointerTy", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<BUGE>", "else", "if", "(", "LargeGOT", ")", "{", "<BUGS>", "Callee", "=", "getAddrGlobalLargeGOT", "(", "S", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", "::", "<STR_LIT>", ",", "Chain", ",", "FuncInfo", "->", "callPtrInfo", "(", "Sym", ")", ")", ";", "IsCallReloc", "=", "true", ";", "}", "else", "{", "<BUGS>", "Callee", "=", "getAddrGlobal", "(", "S", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "Chain", ",", "<BUGE>", "FuncInfo", "->", "callPtrInfo", "(", "Sym", ")", ")", ";", "IsCallReloc", "=", "true", ";", "}" ]

GCC

arm

MD

next_suggestion

CPU

621,672

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

rs6000

MD

program_repair

CPU

621,673

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "mult", ":", "IEEE128", "(", "match_operand", ":", "IEEE128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "IEEE128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

GCC

visium

CPP

code_generation

Virtual ISA

621,674

[ "static", "void", "expand_block_move_4", "(", "rtx", "dst", ",", "rtx", "dst_reg", ",", "rtx", "src", ",", "rtx", "src_reg", ",", "rtx", "bytes_rtx", ")", "{", "unsigned", "HOST_WIDE_INT", "bytes", "=", "UINTVAL", "(", "bytes_rtx", ")", ";", "unsigned", "int", "rem", "=", "bytes", "%", "<NUM_LIT>", ";", "if", "(", "TARGET_BMI", ")", "{", "unsigned", "int", "i", ";", "rtx", "insn", ";", "emit_move_insn", "(", "regno_reg_rtx", "[", "<NUM_LIT>", "]", ",", "dst_reg", ")", ";", "emit_move_insn", "(", "regno_reg_rtx", "[", "<NUM_LIT>", "]", ",", "src_reg", ")", ";", "emit_move_insn", "(", "regno_reg_rtx", "[", "<NUM_LIT>", "]", ",", "bytes_rtx", ")", ";", "insn", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "<NUM_LIT>", ")", ")", ";", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "replace_equiv_address_nv", "(", "dst", ",", "regno_reg_rtx", "[", "<NUM_LIT>", "]", ")", ",", "replace_equiv_address_nv", "(", "src", ",", "regno_reg_rtx", "[", "<NUM_LIT>", "]", ")", ")", ";", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "regno_reg_rtx", "[", "<NUM_LIT>", "]", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<=", "<NUM_LIT>", ";", "i", "++", ")", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "+", "i", ")", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "regno_reg_rtx", "[", "i", "]", ")", ";", "emit_insn", "(", "insn", ")", ";", "}", "else", "emit_library_call", "(", "long_int_memcpy_libfunc", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "dst_reg", ",", "Pmode", ",", "src_reg", ",", "Pmode", ",", "convert_to_mode", "(", "TYPE_MODE", "(", "sizetype", ")", ",", "GEN_INT", "(", "bytes", ">>", "<NUM_LIT>", ")", ",", "TYPE_UNSIGNED", "(", "sizetype", ")", ")", ",", "TYPE_MODE", "(", "sizetype", ")", ")", ";", "if", "(", "rem", "==", "<NUM_LIT>", ")", "return", ";", "dst", "=", "replace_equiv_address_nv", "(", "dst", ",", "dst_reg", ")", ";", "src", "=", "replace_equiv_address_nv", "(", "src", ",", "src_reg", ")", ";", "bytes", "-=", "rem", ";", "if", "(", "rem", ">", "<NUM_LIT>", ")", "{", "emit_move_insn", "(", "adjust_address_nv", "(", "dst", ",", "HImode", ",", "bytes", ")", ",", "adjust_address_nv", "(", "src", ",", "HImode", ",", "bytes", ")", ")", ";", "bytes", "+=", "<NUM_LIT>", ";", "rem", "-=", "<NUM_LIT>", ";", "}", "if", "(", "rem", ">", "<NUM_LIT>", ")", "emit_move_insn", "(", "adjust_address_nv", "(", "dst", ",", "QImode", ",", "bytes", ")", ",", "adjust_address_nv", "(", "src", ",", "QImode", ",", "bytes", ")", ")", ";", "}" ]

[ "Generate", "a", "call", "to", "a", "library", "function", "to", "move", "BYTES_RTX", "bytes", "from", "SRC", "with", "address", "SRC_REG", "to", "DST", "with", "address", "DST_REG", "in", "4-byte", "chunks", "." ]

GCC

aarch64

MD

stmt_completion

CPU

621,675

[ "<STR_LIT>", ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>" ]

GCC

rs6000

MD

program_repair

CPU

621,676

[ "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "div", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "div", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

GCC

i386

CPP

stmt_completion

CPU

621,677

[ ",", "_", "_", "B", ")", ";" ]

[ "return", "_", "_", "builtin_ia32_vcvtw2ph512_mask_round", "(", "(", "_", "_", "v32hi", ")", "_", "_", "A", ",", "_", "mm512_setzero_ph", "(", ")", ",", "(", "_", "_", "mmask32", ")", "-", "<NUM_LIT>" ]

LLVM

X86

CPP

stmt_completion

CPU

621,678

[ "Delta", ")", ";" ]

[ "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "CTLZ", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "(", "EltVT", "==", "MVT", "::", "i8", "||", "EltVT", "==", "MVT", "::", "i16", ")", "&&", "<STR_LIT>", "Unsupported element type", "<STR_LIT>", ")", ";", "if", "(", "NumElems", ">", "<NUM_LIT>", "||", "(", "NumElems", "==", "<NUM_LIT>", "&&", "!", "Subtarget", ".", "canExtendTo512DQ", "(", ")", ")", ")", "return", "splitVectorIntUnary", "(", "Op", ",", "DAG", ",", "dl", ")", ";", "MVT", "NewVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i32", ",", "NumElems", ")", ";", "assert", "(", "(", "NewVT", ".", "is256BitVector", "(", ")", "||", "NewVT", ".", "is512BitVector", "(", ")", ")", "&&", "<STR_LIT>", "Unsupported value type for operation", "<STR_LIT>", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "NewVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "CtlzNode", "=", "DAG", ".", "getNode", "(", "ISD", "::", "CTLZ", ",", "dl", ",", "NewVT", ",", "Op", ")", ";", "SDValue", "TruncNode", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VT", ",", "CtlzNode", ")", ";", "SDValue", "Delta", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "-", "EltVT", ".", "getSizeInBits", "(", ")", ",", "dl", ",", "VT", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "dl", ",", "VT", ",", "TruncNode", "," ]

GCC

ia64

MD

next_suggestion

CPU

621,679

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "match_operand", ":", "RF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_FR_RECIP_APPROX_RES", ")", ")", "(", "set", "(", "match_operand", ":", "CCI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "CCI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_FR_RECIP_APPROX", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

M88k

CPP

stmt_completion

MPU

621,680

[ ")", ";" ]

[ "static", "MCRegisterInfo", "*", "createM88kMCRegisterInfo", "(", "const", "Triple", "&", "TT", ")", "{", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

621,681

[ "CurSlots", "=", "CurBranches", "=", "<NUM_LIT>", ";" ]

[ "if", "(", "Directive", "==", "PPC", "::", "DIR_PWR6", "||", "Directive", "==", "PPC", "::", "DIR_PWR7", "||", "Directive", "==", "PPC", "::", "DIR_PWR8", "||", "CurSlots", "==", "<NUM_LIT>", ")", "{", "CurGroup", ".", "clear", "(", ")", ";" ]

GCC

arm

MD

stmt_completion

CPU

621,682

[ ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

arm

CPP

stmt_completion

CPU

621,683

[ "imm", ")", ";" ]

[ "_", "_", "arm_vshrntq", "(", "uint16x8_t", "_", "_", "a", ",", "uint32x4_t", "_", "_", "b", ",", "const", "int", "_", "_", "imm", ")", "{", "return", "_", "_", "arm_vshrntq_n_u32", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_" ]

GCC

mips

MD

next_suggestion

CPU

621,684

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

621,685

[ ",", "MIb", ")", ";" ]

[ "assert", "(", "(", "MIa", ".", "mayLoad", "(", ")", "||", "MIa", ".", "mayStore", "(", ")", ")", "&&", "<STR_LIT>", "MIa must load from or modify a memory location", "<STR_LIT>", ")", ";", "assert", "(", "(", "MIb", ".", "mayLoad", "(", ")", "||", "MIb", ".", "mayStore", "(", ")", ")", "&&", "<STR_LIT>", "MIb must load from or modify a memory location", "<STR_LIT>", ")", ";", "if", "(", "MIa", ".", "hasUnmodeledSideEffects", "(", ")", "||", "MIb", ".", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "if", "(", "MIa", ".", "hasOrderedMemoryRef", "(", ")", "||", "MIb", ".", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "isDS", "(", "MIa", ")", ")", "{", "if", "(", "isDS", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "MIb", ")", ";", "}", "if", "(", "isMUBUF", "(", "MIa", ")", "||", "isMTBUF", "(", "MIa", ")", ")", "{", "if", "(", "isMUBUF", "(", "MIb", ")", "||", "isMTBUF", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "MIb", ")", "&&", "!", "isSMRD", "(", "MIb", ")", ";", "}", "if", "(", "isSMRD", "(", "MIa", ")", ")", "{", "if", "(", "isSMRD", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "MIb", ")", "&&", "!", "isMUBUF", "(", "MIa", ")", "&&", "!", "isMTBUF", "(", "MIa", ")", ";", "}", "if", "(", "isFLAT", "(", "MIa", ")", ")", "{", "if", "(", "isFLAT", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,686

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

code_generation

CPU

621,687

[ "void", "ARMBaseRegisterInfo", "::", "getRegAllocationHints", "(", "unsigned", "VirtReg", ",", "ArrayRef", "<", "MCPhysReg", ">", "Order", ",", "SmallVectorImpl", "<", "MCPhysReg", ">", "&", "Hints", ",", "const", "MachineFunction", "&", "MF", ",", "const", "VirtRegMap", "*", "VRM", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Hint", "=", "MRI", ".", "getRegAllocationHint", "(", "VirtReg", ")", ";", "unsigned", "Odd", ";", "switch", "(", "Hint", ".", "first", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Odd", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Odd", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "TargetRegisterInfo", "::", "getRegAllocationHints", "(", "VirtReg", ",", "Order", ",", "Hints", ",", "MF", ",", "VRM", ")", ";", "return", ";", "}", "unsigned", "PairedPhys", "=", "<NUM_LIT>", ";", "if", "(", "VRM", "&&", "VRM", "->", "hasPhys", "(", "Hint", ".", "second", ")", ")", "{", "PairedPhys", "=", "getPairedGPR", "(", "VRM", "->", "getPhys", "(", "Hint", ".", "second", ")", ",", "Odd", ",", "this", ")", ";", "if", "(", "PairedPhys", "&&", "MRI", ".", "isReserved", "(", "PairedPhys", ")", ")", "PairedPhys", "=", "<NUM_LIT>", ";", "}", "if", "(", "PairedPhys", ")", "Hints", ".", "push_back", "(", "PairedPhys", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Order", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "Order", "[", "I", "]", ";", "if", "(", "Reg", "==", "PairedPhys", "||", "(", "getEncodingValue", "(", "Reg", ")", "&", "<NUM_LIT>", ")", "!=", "Odd", ")", "continue", ";", "unsigned", "Paired", "=", "getPairedGPR", "(", "Reg", ",", "!", "Odd", ",", "this", ")", ";", "if", "(", "!", "Paired", "||", "MRI", ".", "isReserved", "(", "Paired", ")", ")", "continue", ";", "Hints", ".", "push_back", "(", "Reg", ")", ";", "}", "}" ]

[ "Get", "a", "list", "of", "'hint", "'", "registers", "that", "the", "register", "allocator", "should", "try", "first", "when", "allocating", "a", "physical", "register", "for", "the", "virtual", "register", "VirtReg", "." ]

GCC

microblaze

MD

next_suggestion

MPU

621,688

[ ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashift", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

621,689

[ "return", "WaitStatesNeeded", ";" ]

[ "for", "(", "const", "MachineOperand", "&", "Use", ":", "SMRD", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "Use", ".", "isReg", "(", ")", ")", "continue", ";", "int", "WaitStatesNeededForUse", "=", "SmrdSgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "IsHazardDefFn", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "if", "(", "IsBufferSMRD", ")", "{", "int", "WaitStatesNeededForUse", "=", "SmrdSgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "IsBufferHazardDefFn", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "}", "}" ]

LLVM

PIC16

CPP

next_suggestion

MPU

621,690

[ "}" ]

[ "if", "(", "C", "&&", "(", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SUB", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i8", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "-", "(", "C", "->", "getZExtValue", "(", ")", ")", ",", "MVT", "::", "i8", ")", ")", ";", "}", "if", "(", "NeedToConvertToMemOp", "(", "Op", ",", "MemOp", ",", "DAG", ")", "||", "(", "isDirectLoad", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "(", "!", "isDirectLoad", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "&&", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "Constant", ")", ")", ")", "{", "SDValue", "NewVal", "=", "ConvertToMemOperand", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ",", "dl", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Opcode unknown.", "<STR_LIT>", ")", ";", "case", "ISD", "::", "SUBE", ":", "return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "Tys", ",", "NewVal", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "ISD", "::", "SUBC", ":", "return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "Tys", ",", "NewVal", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "ISD", "::", "SUB", ":", "return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "MVT", "::", "i8", ",", "NewVal", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}" ]

GCC

ia64

CPP

code_generation

CPU

621,691

[ "static", "int", "ia64_arg_partial_bytes", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "int", "words", "=", "ia64_function_arg_words", "(", "type", ",", "mode", ")", ";", "int", "offset", "=", "ia64_function_arg_offset", "(", "cum", ",", "type", ",", "words", ")", ";", "if", "(", "cum", "->", "words", "+", "offset", ">=", "MAX_ARGUMENT_SLOTS", ")", "return", "<NUM_LIT>", ";", "if", "(", "words", "+", "cum", "->", "words", "+", "offset", "<=", "MAX_ARGUMENT_SLOTS", ")", "return", "<NUM_LIT>", ";", "return", "(", "MAX_ARGUMENT_SLOTS", "-", "cum", "->", "words", "-", "offset", ")", "*", "UNITS_PER_WORD", ";", "}" ]

[ "Return", "number", "of", "bytes", ",", "at", "the", "beginning", "of", "the", "argument", ",", "that", "must", "be", "put", "in", "registers", ".", "0", "is", "the", "argument", "is", "entirely", "in", "registers", "or", "entirely", "in", "memory", "." ]

LLVM

X86

TD

program_repair

CPU

621,692

[ "<FIXS>", "defm", "VCVTTPD2QQ", ":", "avx512_cvttpd2qq", "<NUM_LIT>", ",", "<STR_LIT>", ",", "X86cvttp2si", ",", "<FIXE>", "<FIXS>", "defm", "VCVTTPS2QQ", ":", "avx512_cvttps2qq", "<NUM_LIT>", ",", "<STR_LIT>", ",", "X86cvttp2si", ",", "<FIXE>", "<FIXS>", "defm", "VCVTTPD2UQQ", ":", "avx512_cvttpd2qq", "<NUM_LIT>", ",", "<STR_LIT>", ",", "X86cvttp2ui", ",", "<FIXE>", "<FIXS>", "defm", "VCVTTPS2UQQ", ":", "avx512_cvttps2qq", "<NUM_LIT>", ",", "<STR_LIT>", ",", "X86cvttp2ui", ",", "<FIXE>" ]

[ "X86cvtp2UIntRnd", ",", "SchedWriteCvtPS2DQ", ">", ",", "PD", ",", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VH", ">", ";", "<BUGS>", "defm", "VCVTTPD2QQ", ":", "avx512_cvttpd2qq", "<NUM_LIT>", ",", "<STR_LIT>", ",", "fp_to_sint", ",", "<BUGE>", "X86cvttp2siRnd", ",", "SchedWriteCvtPD2DQ", ">", ",", "VEX_W", ",", "PD", ",", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VF", ">", ";", "<BUGS>", "defm", "VCVTTPS2QQ", ":", "avx512_cvttps2qq", "<NUM_LIT>", ",", "<STR_LIT>", ",", "fp_to_sint", ",", "X86cvttp2si", ",", "<BUGE>", "X86cvttp2siRnd", ",", "SchedWriteCvtPS2DQ", ">", ",", "PD", ",", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VH", ">", ";", "<BUGS>", "defm", "VCVTTPD2UQQ", ":", "avx512_cvttpd2qq", "<NUM_LIT>", ",", "<STR_LIT>", ",", "fp_to_uint", ",", "<BUGE>", "X86cvttp2uiRnd", ",", "SchedWriteCvtPD2DQ", ">", ",", "VEX_W", ",", "PD", ",", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VF", ">", ";", "<BUGS>", "defm", "VCVTTPS2UQQ", ":", "avx512_cvttps2qq", "<NUM_LIT>", ",", "<STR_LIT>", ",", "fp_to_uint", ",", "X86cvttp2ui", ",", "<BUGE>", "X86cvttp2uiRnd", ",", "SchedWriteCvtPS2DQ", ">", ",", "PD", ",", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VH", ">", ";" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

621,693

[ "{" ]

[ "void", "addResult", "(", "MVT", "VT", ")" ]

LLVM

ARM64

TD

next_suggestion

CPU

621,694

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

s390

MD

next_suggestion

MPU

621,695

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

621,696

[ "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]

[ "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_VectorOp", ";", "let", "isNotUsedInDisasm", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "bits", "<", "<NUM_LIT>", ">", "funcId", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "=", "funcId", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

arm

CPP

next_suggestion

CPU

621,697

[ "}" ]

[ "vst3_lane_bf16", "(", "bfloat16_t", "*", "_", "_", "a", ",", "bfloat16x4x3_t", "_", "_", "b", ",", "const", "int", "_", "_", "c", ")", "{", "union", "{", "bfloat16x4x3_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ei", "_", "_", "o", ";", "}", "_", "_", "bu", "=", "{", "_", "_", "b", "}", ";", "_", "_", "builtin_neon_vst3_lanev4bf", "(", "_", "_", "a", ",", "_", "_", "bu", ".", "_", "_", "o", ",", "_", "_", "c", ")", ";" ]

LLVM

Mips

TD

next_suggestion

CPU

621,698

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "def", "LSAImm", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]

GCC

mmix

CPP

stmt_completion

CPU

621,699

[ "mainop", ")", ";" ]

[ "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "value", "&", "<NUM_LIT>", ")", "{", "fprintf", "(", "stream", ",", "<STR_LIT>", "%s%s", "<STR_LIT>", ",", "mainop", ",", "op_part", "[", "i", "]", ")", ";", "return", ";", "}", "value", ">>=", "<NUM_LIT>", ";", "}", "fprintf", "(", "stream", ",", "<STR_LIT>", "%sL", "<STR_LIT>", "," ]