docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	VE	CPP	next_suggestion	CPU	621,700	[ "}" ]	[ "unsigned", "Reg", "=", "MiscRegDecoderTable", "[", "RegNo", "]", ";", "if", "(", "Reg", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";" ]
LLVM	M68k	CPP	next_suggestion	MPU	621,701	[ "bool", "CantUseFP", "=", "hasStackRealignment", "(", "MF", ")", ";" ]	[ "bool", "M68kRegisterInfo", "::", "hasBasePointer", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "EnableBasePointer", ")", "return", "false", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	621,702	[ ">", ";" ]	[ "def", "_H", ":", "sve_fp_fcadd", "<", "<NUM_LIT>", ",", "asm", ",", "ZPR16" ]
LLVM	PowerPC	TD	next_suggestion	CPU	621,703	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "XA", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "XT", ";", "bits", "<", "<NUM_LIT>", ">", "XA", ";", "bits", "<", "<NUM_LIT>", ">", "XB", ";", "bits", "<", "<NUM_LIT>", ">", "D", ";", "let", "Pattern", "=", "pattern", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "XT", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,704	[ "}" ]	[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	621,705	[ "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";" ]	[ "if", "(", "ExtType", "==", "ISD", "::", "NON_EXTLOAD", ")", "Opcode", "=", "IsPre", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "ExtType", "==", "ISD", "::", "SEXTLOAD", ")", "Opcode", "=", "IsPre", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "{", "Opcode", "=", "IsPre", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "InsertTo64", "=", "true", ";", "DstVT", "=", "MVT", "::", "i32", ";", "}", "}", "else", "if", "(", "VT", "==", "MVT", "::", "i16", ")", "{", "if", "(", "ExtType", "==", "ISD", "::", "SEXTLOAD", ")", "{", "if", "(", "DstVT", "==", "MVT", "::", "i64", ")", "Opcode", "=", "IsPre", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "Opcode", "=", "IsPre", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "{", "Opcode", "=", "IsPre", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "InsertTo64", "=", "DstVT", "==", "MVT", "::", "i64", ";", "DstVT", "=", "MVT", "::", "i32", ";", "}", "}", "else", "if", "(", "VT", "==", "MVT", "::", "i8", ")", "{", "if", "(", "ExtType", "==", "ISD", "::", "SEXTLOAD", ")", "{", "if", "(", "DstVT", "==", "MVT", "::", "i64", ")", "Opcode", "=", "IsPre", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "Opcode", "=", "IsPre", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "{", "Opcode", "=", "IsPre", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "InsertTo64", "=", "DstVT", "==", "MVT", "::", "i64", ";", "DstVT", "=", "MVT", "::", "i32", ";", "}", "}", "else", "if", "(", "VT", "==", "MVT", "::", "f32", ")", "{", "Opcode", "=", "IsPre", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "VT", "==", "MVT", "::", "f64", "\|\|", "VT", ".", "is64BitVector", "(", ")", ")", "{", "Opcode", "=", "IsPre", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "VT", ".", "is128BitVector", "(", ")", ")", "{", "Opcode", "=", "IsPre", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "return", "nullptr", ";", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	621,706	[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";" ]	[ "void", "ARMFrameLowering", "::", "emitPopInst", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "unsigned", "LdmOpc", ",", "unsigned", "LdrOpc", ",", "bool", "isVarArg", ",", "bool", "NoGap", ",", "bool", "(", "", "Func", ")", "(", "unsigned", ",", "bool", ")", ",", "unsigned", "NumAlignedDPRCS2Regs", ")", "const", "{", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "ARMFunctionInfo", "", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "DebugLoc", "DL", ";", "bool", "isTailCall", "=", "false", ";", "bool", "isInterrupt", "=", "false", ";", "bool", "isTrap", "=", "false", ";", "if", "(", "MBB", ".", "end", "(", ")", "!=", "MI", ")", "{", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "RetOpcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "isTailCall", "=", "(", "RetOpcode", "==", "ARM", "::", "TCRETURNdi", "\|\|", "RetOpcode", "==", "ARM", "::", "TCRETURNri", ")", ";", "isInterrupt", "=", "RetOpcode", "==", "ARM", "::", "SUBS_PC_LR", "\|\|", "RetOpcode", "==", "ARM", "::", "t2SUBS_PC_LR", ";", "isTrap", "=", "RetOpcode", "==", "ARM", "::", "TRAP", "\|\|", "RetOpcode", "==", "ARM", "::", "TRAPNaCl", "\|\|", "RetOpcode", "==", "ARM", "::", "tTRAP", ";", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "<NUM_LIT>", ")", "{", "unsigned", "LastReg", "=", "<NUM_LIT>", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetDarwin", "(", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "ARM", "::", "D8", "&&", "Reg", "<", "ARM", "::", "D8", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "ARM", "::", "LR", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "!", "isTrap", "&&", "STI", ".", "hasV5TOps", "(", ")", ")", "{", "if", "(", "MBB", ".", "succ_empty", "(", ")", ")", "{", "Reg", "=", "ARM", "::", "PC", ";", "DeleteRet", "=", "true", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "ARM", "::", "t2LDMIA_RET", ":", "ARM", "::", "LDMIA_RET", ";", "}", "else", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "ARM", "::", "t2LDMIA_UPD", ":", "ARM", "::", "LDMIA_UPD", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "<NUM_LIT>", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "<NUM_LIT>", "\|\|", "LdrOpc", "==", "<NUM_LIT>", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "ARM", "::", "SP", ")", ".", "addReg", "(", "ARM", "::", "SP", ")", ")", ";" ]
GCC	mips	MD	stmt_completion	CPU	621,707	[ "]", ")" ]	[ "(", "define_mode_iterator", "MSA_W", "[", "V4SI", "V4SF" ]
LLVM	Mips	CPP	stmt_completion	CPU	621,708	[ ")", ")", "{" ]	[ "unsigned", "ATReg", "=", "<NUM_LIT>", ";", "bool", "LoadedOffsetInAT", "=", "false", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "OffsetValue", "+", "<NUM_LIT>", ")", "\|\|", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "OffsetValue", ")", ")", "{", "ATReg", "=", "getATReg", "(", "IDLoc", ")", ";", "if", "(", "!", "ATReg", ")", "return", "true", ";", "LoadedOffsetInAT", "=", "true", ";", "warnIfNoMacro", "(", "IDLoc", ")", ";", "if", "(", "loadImmediate", "(", "OffsetValue", ",", "ATReg", ",", "Mips", "::", "NoRegister", ",", "!", "ABI", ".", "ArePtrs64bit", "(", ")", ",", "true", ",", "IDLoc", ",", "Instructions", ")", ")", "return", "true", ";", "if", "(", "SrcReg", "!=", "Mips", "::", "ZERO", "&&", "SrcReg", "!=", "Mips", "::", "ZERO_64", ")", "createAddu", "(", "ATReg", ",", "ATReg", ",", "SrcReg", ",", "ABI", ".", "ArePtrs64bit", "(", ")", ",", "Instructions", ")", ";", "}", "unsigned", "FinalSrcReg", "=", "LoadedOffsetInAT", "?", "ATReg", ":", "SrcReg", ";", "int64_t", "LeftLoadOffset", "=", "<NUM_LIT>", ",", "RightLoadOffset", "=", "<NUM_LIT>", ";", "if", "(", "isLittle", "(" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	621,709	[ ";" ]	[ "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "getWavesPerEU", "(", ")", "const", "{", "return", "WavesPerEU" ]
GCC	sparc	MD	next_suggestion	CPU	621,710	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	i386	CPP	next_suggestion	CPU	621,711	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_packus_epi32", "(", "_", "_", "mmask8", "_", "_", "M", ",", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_packusdw128_mask", "(", "(", "_", "_", "v4si", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_", "_", "B", ",", "(", "_", "_", "v8hi", ")", "_", "mm_avx512_setzero_si128", "(", ")", ",", "_", "_", "M", ")", ";" ]
GCC	arm	CPP	next_suggestion	CPU	621,712	[ "}" ]	[ "union", "{", "uint32x4x3_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ci", "_", "_", "o", ";", "}", "_", "_", "bu", "=", "{", "_", "_", "b", "}", ";", "_", "_", "builtin_neon_vst3_lanev4si", "(", "(", "_", "_", "builtin_neon_si", "*", ")", "_", "_", "a", ",", "_", "_", "bu", ".", "_", "_", "o", ",", "_", "_", "c", ")", ";" ]
GCC	s390	CPP	stmt_completion	MPU	621,713	[ ")", ";" ]	[ "int", "part_bits", "=", "GET_MODE_BITSIZE", "(", "mode", ")", ";", "unsigned", "HOST_WIDE_INT", "part_mask", "=", "(", "HOST_WIDE_INT_1U", "<<", "part_bits", ")", "-", "<NUM_LIT>", ";", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "max_parts", ";", "i", "++", ")", "{", "if", "(", "i", "==", "<NUM_LIT>", ")", "value", "=", "UINTVAL", "(", "op", ")", ";", "else", "value", ">>=", "part_bits", ";", "if", "(", "(", "value", "&", "part_mask", ")", "!=", "(", "def", "&", "part_mask", ")", ")", "return", "value", "&", "part_mask", ";", "}", "gcc_unreachable", "(" ]
LLVM	AArch64	CPP	code_generation	CPU	621,714	[ "void", "AArch64CallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "const", "DataLayout", "&", "DL", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "SplitArgTy", "&", "PerformArgSplit", ")", "const", "{", "const", "AArch64TargetLowering", "&", "TLI", "=", "", "getTLI", "<", "AArch64TargetLowering", ">", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "OrigArg", ".", "Ty", "->", "getContext", "(", ")", ";", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "SplitVTs", ";", "SmallVector", "<", "uint64_t", ",", "<NUM_LIT>", ">", "Offsets", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "&", "Offsets", ",", "<NUM_LIT>", ")", ";", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Reg", ",", "SplitVTs", "[", "<NUM_LIT>", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "OrigArg", ".", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}", "unsigned", "FirstRegIdx", "=", "SplitArgs", ".", "size", "(", ")", ";", "for", "(", "auto", "SplitVT", ":", "SplitVTs", ")", "{", "Type", "", "SplitTy", "=", "SplitVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "SplitArgs", ".", "push_back", "(", "ArgInfo", "{", "MRI", ".", "createGenericVirtualRegister", "(", "getLLTForType", "(", "", "SplitTy", ",", "DL", ")", ")", ",", "SplitTy", ",", "OrigArg", ".", "Flags", ",", "OrigArg", ".", "IsFixed", "}", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Offsets", ".", "size", "(", ")", ";", "++", "i", ")", "PerformArgSplit", "(", "SplitArgs", "[", "FirstRegIdx", "+", "i", "]", ".", "Reg", ",", "Offsets", "[", "i", "]", "", "<NUM_LIT>", ")", ";", "}" ]	[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,715	[ "let", "CextOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	621,716	[ "flag_unsafe_math_optimizations", ")" ]	[ "{", "if", "(", "<", "MODE", ">", "mode", "=", "=", "SFmode", "&", "&", "TARGET_RECIP_PRECISION", "&", "&", "RS6000_RECIP_HAVE_RSQRTE_P", "(", "<", "MODE", ">", "mode", ")", "&", "&", "!", "optimize_function_for_size_p", "(", "cfun", ")", "&", "&", "flag_finite_math_only", "&", "&", "!", "flag_trapping_math", "&", "&" ]
GCC	rs6000	MD	next_suggestion	CPU	621,717	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]	[ "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "GPR", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "which_alternative", "=", "=", "<NUM_LIT>", ")", "return", "rs6000_insn_for_and_mask", "(", "<", "MODE", ">", "mode", ",", "operands", ",", "true", ")", "else", "return", "<STR_LIT>", "}", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "and", ":", "GPR", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "compare", ":", "CC", "(", "match_dup", "<NUM_LIT>", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	621,718	[ "<NUM_LIT>", ";" ]	[ "def", "A2_vaddws", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_a56825", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM	ARM64	TD	next_suggestion	CPU	621,719	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "ext", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "ext", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	frv	CPP	code_generation	VLIW	621,720	[ "static", "void", "frv_option_override", "(", "void", ")", "{", "int", "regno", ";", "unsigned", "int", "i", ";", "target_flags", "\|=", "(", "frv_default_flags_for_cpu", "(", ")", "&", "~", "target_flags_explicit", ")", ";", "if", "(", "TARGET_LIBPIC", ")", "{", "if", "(", "!", "flag_pic", ")", "flag_pic", "=", "<NUM_LIT>", ";", "if", "(", "!", "OPTION_SET_P", "(", "g_switch_value", ")", ")", "{", "g_switch_value", "=", "<NUM_LIT>", ";", "}", "}", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "{", "enum", "reg_class", "rclass", ";", "if", "(", "GPR_P", "(", "regno", ")", ")", "{", "int", "gpr_reg", "=", "regno", "-", "GPR_FIRST", ";", "if", "(", "gpr_reg", "==", "GR8_REG", ")", "rclass", "=", "GR8_REGS", ";", "else", "if", "(", "gpr_reg", "==", "GR9_REG", ")", "rclass", "=", "GR9_REGS", ";", "else", "if", "(", "gpr_reg", "==", "GR14_REG", ")", "rclass", "=", "FDPIC_FPTR_REGS", ";", "else", "if", "(", "gpr_reg", "==", "FDPIC_REGNO", ")", "rclass", "=", "FDPIC_REGS", ";", "else", "if", "(", "(", "gpr_reg", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "rclass", "=", "QUAD_REGS", ";", "else", "if", "(", "(", "gpr_reg", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "rclass", "=", "EVEN_REGS", ";", "else", "rclass", "=", "GPR_REGS", ";", "}", "else", "if", "(", "FPR_P", "(", "regno", ")", ")", "{", "int", "fpr_reg", "=", "regno", "-", "GPR_FIRST", ";", "if", "(", "(", "fpr_reg", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "rclass", "=", "QUAD_FPR_REGS", ";", "else", "if", "(", "(", "fpr_reg", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "rclass", "=", "FEVEN_REGS", ";", "else", "rclass", "=", "FPR_REGS", ";", "}", "else", "if", "(", "regno", "==", "LR_REGNO", ")", "rclass", "=", "LR_REG", ";", "else", "if", "(", "regno", "==", "LCR_REGNO", ")", "rclass", "=", "LCR_REG", ";", "else", "if", "(", "ICC_P", "(", "regno", ")", ")", "rclass", "=", "ICC_REGS", ";", "else", "if", "(", "FCC_P", "(", "regno", ")", ")", "rclass", "=", "FCC_REGS", ";", "else", "if", "(", "ICR_P", "(", "regno", ")", ")", "rclass", "=", "ICR_REGS", ";", "else", "if", "(", "FCR_P", "(", "regno", ")", ")", "rclass", "=", "FCR_REGS", ";", "else", "if", "(", "ACC_P", "(", "regno", ")", ")", "{", "int", "r", "=", "regno", "-", "ACC_FIRST", ";", "if", "(", "(", "r", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "rclass", "=", "QUAD_ACC_REGS", ";", "else", "if", "(", "(", "r", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "rclass", "=", "EVEN_ACC_REGS", ";", "else", "rclass", "=", "ACC_REGS", ";", "}", "else", "if", "(", "ACCG_P", "(", "regno", ")", ")", "rclass", "=", "ACCG_REGS", ";", "else", "rclass", "=", "NO_REGS", ";", "regno_reg_class", "[", "regno", "]", "=", "rclass", ";", "}", "if", "(", "!", "OPTION_SET_P", "(", "g_switch_value", ")", "&&", "!", "TARGET_LIBPIC", ")", "g_switch_value", "=", "SDATA_DEFAULT_SIZE", ";", "if", "(", "flag_pic", "\|\|", "TARGET_FDPIC", ")", "targetm", ".", "asm_out", ".", "unaligned_op", ".", "si", "=", "<NUM_LIT>", ";", "if", "(", "(", "target_flags_explicit", "&", "MASK_LINKED_FP", ")", "==", "<NUM_LIT>", ")", "target_flags", "\|=", "MASK_LINKED_FP", ";", "if", "(", "(", "target_flags_explicit", "&", "MASK_OPTIMIZE_MEMBAR", ")", "==", "<NUM_LIT>", ")", "target_flags", "\|=", "MASK_OPTIMIZE_MEMBAR", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "frv_unit_names", ")", ";", "i", "++", ")", "frv_unit_codes", "[", "i", "]", "=", "get_cpu_unit_code", "(", "frv_unit_names", "[", "i", "]", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "frv_type_to_unit", ")", ";", "i", "++", ")", "frv_type_to_unit", "[", "i", "]", "=", "ARRAY_SIZE", "(", "frv_unit_codes", ")", ";", "init_machine_status", "=", "frv_init_machine_status", ";", "}" ]	[ "Implement", "TARGET_OPTION_OVERRIDE", "." ]
GCC	i386	MD	program_repair	CPU	621,721	[ "<FIXS>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "DImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "emit_insn", "(", "gen_", "insn", ">", "<NUM_LIT>", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "}", "<FIXE>" ]	[ "emit_insn", "(", "gen_ix86_", "insn", ">", "di3_doubleword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "else", "if", "(", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "&", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "<NUM_LIT>", ")", "<BUGS>", "emit_insn", "(", "gen_", "insn", ">", "<NUM_LIT>", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<BUGE>", "elseFAIL" ]
LLVM	ARM	CPP	next_suggestion	CPU	621,722	[ "}" ]	[ "case", "Instruction", "::", "Br", ":", "case", "Instruction", "::", "Switch", ":", "return", "true", ";", "case", "Instruction", "::", "PHI", ":", "case", "Instruction", "::", "Select", ":", "case", "Instruction", "::", "Ret", ":", "case", "Instruction", "::", "Load", ":", "case", "Instruction", "::", "Trunc", ":", "case", "Instruction", "::", "BitCast", ":", "return", "isSupportedType", "(", "I", ")", ";", "case", "Instruction", "::", "ZExt", ":", "return", "isSupportedType", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Instruction", "::", "ICmp", ":", "if", "(", "isa", "<", "PointerType", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ")", "return", "true", ";", "return", "EqualTypeSize", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Instruction", "::", "Call", ":", "{", "auto", "*", "Call", "=", "cast", "<", "CallInst", ">", "(", "I", ")", ";", "return", "isSupportedType", "(", "Call", ")", "&&", "Call", "->", "hasRetAttr", "(", "Attribute", "::", "AttrKind", "::", "ZExt", ")", ";" ]
GCC	moxie	MD	stmt_completion	CPU	621,723	[ ")", ")", ")" ]	[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]
GCC	alpha	MD	stmt_completion	MPU	621,724	[ "<STR_LIT>", ")" ]	[ "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref" ]
GCC	arm	MD	stmt_completion	CPU	621,725	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	621,726	[ "auto", "SA", "=", "DFG", ".", "addr", "<", "StmtNode", "*", ">", "(", "N", ")", ";" ]	[ "NodeAddr", "<", "StmtNode", "", ">", "SA", "=", "TA", ";", "for", "(", "NodeAddr", "<", "RefNode", "", ">", "RA", ":", "SA", ".", "Addr", "->", "members", "(", "DFG", ")", ")", "{", "R2I", ".", "insert", "(", "std", "::", "make_pair", "(", "RA", ".", "Id", ",", "SA", ".", "Id", ")", ")", ";", "if", "(", "DFG", ".", "IsDef", "(", "RA", ")", "&&", "DeadNodes", ".", "count", "(", "RA", ".", "Id", ")", ")", "if", "(", "!", "DeadInstrs", ".", "count", "(", "SA", ".", "Id", ")", ")", "PartlyDead", ".", "insert", "(", "SA", ".", "Id", ")", ";", "}", "}", "}", "SetVector", "<", "NodeId", ">", "Remove", "=", "DeadInstrs", ";", "bool", "Changed", "=", "false", ";", "for", "(", "NodeId", "N", ":", "PartlyDead", ")", "{" ]
LLVM	AArch64	CPP	program_repair	CPU	621,727	[ "<FIXS>", "unsigned", "ElementWidth", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MCContext", "&", "Ctx", ")", "{", "<FIXE>", "<FIXS>", "switch", "(", "ElementWidth", ")", "{", "case", "<NUM_LIT>", ":", "Op", "->", "VectorList", ".", "ElementKind", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Op", "->", "VectorList", ".", "ElementKind", "=", "'", "b", "'", ";", "break", ";", "case", "<NUM_LIT>", ":", "Op", "->", "VectorList", ".", "ElementKind", "=", "'", "h", "'", ";", "break", ";", "case", "<NUM_LIT>", ":", "Op", "->", "VectorList", ".", "ElementKind", "=", "'", "s", "'", ";", "break", ";", "case", "<NUM_LIT>", ":", "Op", "->", "VectorList", ".", "ElementKind", "=", "'", "d", "'", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported elementwidth", "<STR_LIT>", ")", ";", "}", "<FIXE>" ]	[ "static", "std", "::", "unique_ptr", "AArch64Operand", ">", "CreateVectorList", "(", "unsigned", "RegNum", ",", "unsigned", "Count", ",", "unsigned", "NumElements", ",", "<BUGS>", "char", "ElementKind", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MCContext", "&", "Ctx", ")", "{", "<BUGE>", "auto", "Op", "=", "make_unique", "AArch64Operand", ">", "(", "k_VectorList", ",", "Ctx", ")", ";", "Op", "->", "VectorList", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "VectorList", ".", "Count", "=", "Count", ";", "Op", "->", "VectorList", ".", "NumElements", "=", "NumElements", ";", "<BUGS>", "Op", "->", "VectorList", ".", "ElementKind", "=", "ElementKind", ";", "<BUGE>", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op", ";" ]
GCC	arm	CPP	next_suggestion	CPU	621,728	[ "}" ]	[ "nb_regs", "=", "j", "-", "i", ";", "par", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "nb_regs", "+", "<NUM_LIT>", ")", ")", ";", "vunspec_vec", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "gen_int_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ")", ";", "vunspec", "=", "gen_rtx_UNSPEC_VOLATILE", "(", "SImode", ",", "vunspec_vec", ",", "VUNSPEC_VSCCLRM_VPR", ")", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "vunspec", ";", "start_sequence", "(", ")", ";", "for", "(", "k", "=", "<NUM_LIT>", ",", "j", "=", "i", ";", "j", "<=", "maxregno", "&&", "k", "<", "nb_regs", "+", "<NUM_LIT>", ";", "j", "++", ")", "{", "if", "(", "!", "bitmap_bit_p", "(", "to_clear_bitmap", ",", "j", ")", ")", "continue", ";", "reg", "=", "gen_rtx_REG", "(", "SFmode", ",", "j", ")", ";", "set", "=", "gen_rtx_SET", "(", "reg", ",", "const0_rtx", ")", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "k", "++", ")", "=", "set", ";", "emit_use", "(", "reg", ")", ";", "}", "use_seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "emit_insn_after", "(", "use_seq", ",", "emit_insn", "(", "par", ")", ")", ";", "}", "bitmap_clear", "(", "core_regs_bitmap", ")", ";", "bitmap_set_range", "(", "core_regs_bitmap", ",", "R0_REGNUM", ",", "IP_REGNUM", "-", "R0_REGNUM", "+", "<NUM_LIT>", ")", ";", "bitmap_and", "(", "to_clear_core_bitmap", ",", "to_clear_bitmap", ",", "core_regs_bitmap", ")", ";", "gcc_assert", "(", "!", "bitmap_empty_p", "(", "to_clear_core_bitmap", ")", ")", ";", "if", "(", "bitmap_empty_p", "(", "to_clear_core_bitmap", ")", ")", "return", ";", "nb_regs", "=", "bitmap_count_bits", "(", "to_clear_core_bitmap", ")", ";", "par", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "nb_regs", "+", "<NUM_LIT>", ")", ")", ";", "start_sequence", "(", ")", ";", "for", "(", "j", "=", "<NUM_LIT>", ",", "i", "=", "minregno", ";", "j", "<", "nb_regs", ";", "i", "++", ")", "{", "if", "(", "!", "bitmap_bit_p", "(", "to_clear_core_bitmap", ",", "i", ")", ")", "continue", ";", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "i", ")", ";", "set", "=", "gen_rtx_SET", "(", "reg", ",", "const0_rtx", ")", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "j", "++", ")", "=", "set", ";", "emit_use", "(", "reg", ")", ";", "}", "vunspec_vec", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "gen_int_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ")", ";", "vunspec", "=", "gen_rtx_UNSPEC_VOLATILE", "(", "SImode", ",", "vunspec_vec", ",", "VUNSPEC_CLRM_APSR", ")", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "j", "++", ")", "=", "vunspec", ";", "rtx", "ccreg", "=", "gen_rtx_REG", "(", "CCmode", ",", "CC_REGNUM", ")", ";", "rtx", "clobber", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "ccreg", ")", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "j", ")", "=", "clobber", ";", "use_seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "emit_insn_after", "(", "use_seq", ",", "emit_insn", "(", "par", ")", ")", ";", "}", "else", "{", "if", "(", "clearing_regno", "<=", "maxregno", "&&", "bitmap_bit_p", "(", "to_clear_bitmap", ",", "clearing_regno", ")", ")", "{", "emit_move_insn", "(", "clearing_reg", ",", "const0_rtx", ")", ";", "emit_use", "(", "clearing_reg", ")", ";", "bitmap_clear_bit", "(", "to_clear_bitmap", ",", "clearing_regno", ")", ";", "}", "for", "(", "regno", "=", "minregno", ";", "regno", "<=", "maxregno", ";", "regno", "++", ")", "{", "if", "(", "!", "bitmap_bit_p", "(", "to_clear_bitmap", ",", "regno", ")", ")", "continue", ";", "if", "(", "IS_VFP_REGNUM", "(", "regno", ")", ")", "{", "if", "(", "TARGET_VFP_DOUBLE", "&&", "VFP_REGNO_OK_FOR_DOUBLE", "(", "regno", ")", "&&", "bitmap_bit_p", "(", "to_clear_bitmap", ",", "regno", "+", "<NUM_LIT>", ")", ")", "{", "emit_move_insn", "(", "gen_rtx_REG", "(", "DFmode", ",", "regno", ")", ",", "CONST1_RTX", "(", "DFmode", ")", ")", ";", "emit_use", "(", "gen_rtx_REG", "(", "DFmode", ",", "regno", ")", ")", ";", "regno", "++", ";", "}", "else", "{", "emit_move_insn", "(", "gen_rtx_REG", "(", "SFmode", ",", "regno", ")", ",", "CONST1_RTX", "(", "SFmode", ")", ")", ";", "emit_use", "(", "gen_rtx_REG", "(", "SFmode", ",", "regno", ")", ")", ";", "}", "}", "else", "{", "emit_move_insn", "(", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ",", "clearing_reg", ")", ";", "emit_use", "(", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ")", ";", "}", "}", "}" ]
GCC	i386	CPP	stmt_completion	CPU	621,729	[ "_", "mm256_cvtusepi64_epi32", "(", "_", "_", "m256i", "_", "_", "A", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")" ]
LLVM	AArch64	TD	stmt_completion	CPU	621,730	[ "ZPR64", ">", ";" ]	[ "def", "_D", ":", "sve_int_mlas_vvv_pred", "<", "<NUM_LIT>", ",", "opc", ",", "asm", "," ]
GCC	xtensa	CPP	stmt_completion	MPU	621,731	[ "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";" ]	[ "regno", "-=", "BR_REG_FIRST", ";", "first", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "FP_REG_P", "(", "regno", ")", ")", "{", "regno", "-=", "FP_REG_FIRST", ";", "first", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "ACC_REG_P", "(", "regno", ")", ")", "{", "first", "=", "<NUM_LIT>", ";", "regno", "=", "<NUM_LIT>", ";", "}", "if", "(", "first", "==", "-" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	621,732	[ "Alignment", ",", "MDSources", ")", ";" ]	[ "assert", "(", "HVC", ".", "HST", ".", "isTypeForHVX", "(", "ValTy", ")", "&&", "<STR_LIT>", "Predicates 'scalar' vector loads not yet supported", "<STR_LIT>", ")", ";", "assert", "(", "Predicate", ")", ";", "assert", "(", "!", "Predicate", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "<STR_LIT>", "Expectning scalar predicate", "<STR_LIT>", ")", ";", "assert", "(", "HVC", ".", "getSizeOf", "(", "ValTy", ",", "HVC", ".", "Alloc", ")", "%", "Alignment", "==", "<NUM_LIT>", ")", ";", "if", "(", "HVC", ".", "isFalse", "(", "Predicate", ")", ")", "return", "UndefValue", "::", "get", "(", "ValTy", ")", ";", "if", "(", "HVC", ".", "isTrue", "(", "Predicate", ")", ")", "return", "createSimpleLoad", "(", "Builder", ",", "ValTy", ",", "Ptr", "," ]
LLVM	SPIRV	CPP	stmt_completion	Virtual ISA	621,733	[ ")", ";" ]	[ "return", "BitVector", "(", "getNumRegs", "(", ")" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	621,734	[ "if", "(", "!", "shouldCombineMemoryType", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";" ]	[ "unsigned", "AS", "=", "LN", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMisalignedMemoryAccesses", "(", "VT", ",", "AS", ",", "Alignment", ",", "LN", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "&", "IsFast", ")", ")", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "SplitVectorLoad", "(", "SDValue", "(", "LN", ",", "<NUM_LIT>", ")", ",", "DAG", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ";", "std", "::", "tie", "(", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", "=", "expandUnalignedLoad", "(", "LN", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "if", "(", "!", "IsFast", ")", "return", "SDValue", "(", ")", ";", "}" ]
GCC	arm	MD	next_suggestion	CPU	621,735	[ "}" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "rtx", "apsr", "=", "gen_reg_rtx", "(", "SImode", ")", "emit_insn", "(", "gen_arm_get_apsr", "(", "apsr", ")", ")", "rtx", "to_insert", "=", "gen_reg_rtx", "(", "SImode", ")", "if", "(", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "emit_move_insn", "(", "to_insert", ",", "operands", "[", "<NUM_LIT>", "]", "=", "=", "CONST0_RTX", "(", "SImode", ")", "?", "CONST0_RTX", "(", "SImode", ")", ":", "CONST1_RTX", "(", "SImode", ")", ")", "else", "{", "rtx", "cmp", "=", "gen_rtx_NE", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "CONST0_RTX", "(", "SImode", ")", ")", "emit_insn", "(", "gen_cstoresi4", "(", "to_insert", ",", "cmp", ",", "operands", "[", "<NUM_LIT>", "]", ",", "CONST0_RTX", "(", "SImode", ")", ")", ")", "}", "emit_insn", "(", "gen_insv", "(", "apsr", ",", "CONST1_RTX", "(", "SImode", ")", ",", "gen_int_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ",", "to_insert", ")", ")", "emit_insn", "(", "gen_arm_set_apsr", "(", "apsr", ")", ")", "DONE" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,736	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
GCC	rs6000	CPP	code_generation	CPU	621,737	[ "pad_direction", "rs6000_function_arg_padding", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "!", "AGGREGATE_PADDING_FIXED", ")", "{", "if", "(", "BYTES_BIG_ENDIAN", ")", "{", "HOST_WIDE_INT", "size", "=", "<NUM_LIT>", ";", "if", "(", "mode", "==", "BLKmode", ")", "{", "if", "(", "type", "&&", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "==", "INTEGER_CST", ")", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "}", "else", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "size", "==", "<NUM_LIT>", "\|\|", "size", "==", "<NUM_LIT>", "\|\|", "size", "==", "<NUM_LIT>", ")", "return", "PAD_DOWNWARD", ";", "}", "return", "PAD_UPWARD", ";", "}", "if", "(", "AGGREGATES_PAD_UPWARD_ALWAYS", ")", "{", "if", "(", "type", "!=", "<NUM_LIT>", "&&", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "return", "PAD_UPWARD", ";", "}", "return", "default_function_arg_padding", "(", "mode", ",", "type", ")", ";", "}" ]	[ "Implement", "TARGET_FUNCTION_ARG_PADDING", ".", "For", "the", "AIX", "ABI", "structs", "are", "always", "stored", "left", "shifted", "in", "their", "argument", "slot", "." ]
LLVM	X86	CPP	stmt_completion	CPU	621,738	[ ".", "getMachineFunction", "(", ")", ")", ";" ]	[ "SDValue", "X86TargetLowering", "::", "LowerFRAMEADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFrameInfo", "", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setFrameAddressIsTaken", "(", "true", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "const", "X86RegisterInfo", "", "RegInfo", "=", "static_cast", "<", "const", "X86RegisterInfo", "*", ">", "(", "DAG", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "unsigned", "FrameReg", "=", "RegInfo", "->", "getPtrSizedFrameRegister", "(", "DAG" ]
LLVM	Mips	CPP	next_suggestion	CPU	621,739	[ "}" ]	[ "MipsABIInfo", "ABI", "=", "static_cast", "<", "const", "MipsTargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ".", "getABI", "(", ")", ";", "const", "MipsRegisterInfo", "", "RegInfo", "=", "static_cast", "<", "const", "MipsRegisterInfo", "", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "int", "MinCSFI", "=", "<NUM_LIT>", ";", "int", "MaxCSFI", "=", "-", "<NUM_LIT>", ";", "if", "(", "CSI", ".", "size", "(", ")", ")", "{", "MinCSFI", "=", "CSI", "[", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ";", "MaxCSFI", "=", "CSI", "[", "CSI", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ";", "}", "bool", "EhDataRegFI", "=", "MipsFI", "->", "isEhDataRegFI", "(", "FrameIndex", ")", ";", "bool", "IsISRRegFI", "=", "MipsFI", "->", "isISRRegFI", "(", "FrameIndex", ")", ";", "unsigned", "FrameReg", ";", "if", "(", "(", "FrameIndex", ">=", "MinCSFI", "&&", "FrameIndex", "<=", "MaxCSFI", ")", "\|\|", "EhDataRegFI", "\|\|", "IsISRRegFI", ")", "FrameReg", "=", "ABI", ".", "GetStackPtr", "(", ")", ";", "else", "if", "(", "RegInfo", "->", "hasStackRealignment", "(", "MF", ")", ")", "{", "if", "(", "MFI", ".", "hasVarSizedObjects", "(", ")", "&&", "!", "MFI", ".", "isFixedObjectIndex", "(", "FrameIndex", ")", ")", "FrameReg", "=", "ABI", ".", "GetBasePtr", "(", ")", ";", "else", "if", "(", "MFI", ".", "isFixedObjectIndex", "(", "FrameIndex", ")", ")", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "else", "FrameReg", "=", "ABI", ".", "GetStackPtr", "(", ")", ";", "}", "else", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "bool", "IsKill", "=", "false", ";", "int64_t", "Offset", ";", "Offset", "=", "SPOffset", "+", "(", "int64_t", ")", "StackSize", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "Offset : ", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", "<<", "<STR_LIT>", "<--------->\\n", "<STR_LIT>", ")", ";", "if", "(", "!", "MI", ".", "isDebugValue", "(", ")", ")", "{", "unsigned", "OffsetBitSize", "=", "getLoadStoreOffsetSizeInBits", "(", "MI", ".", "getOpcode", "(", ")", ",", "MI", ".", "getOperand", "(", "OpNo", "-", "<NUM_LIT>", ")", ")", ";", "const", "Align", "OffsetAlign", "(", "getLoadStoreOffsetAlign", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", ";", "if", "(", "OffsetBitSize", "<", "<NUM_LIT>", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "&&", "(", "!", "isIntN", "(", "OffsetBitSize", ",", "Offset", ")", "\|\|", "!", "isAligned", "(", "OffsetAlign", ",", "Offset", ")", ")", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "II", "->", "getDebugLoc", "(", ")", ";", "const", "TargetRegisterClass", "", "PtrRC", "=", "ABI", ".", "ArePtrs64bit", "(", ")", "?", "&", "Mips", "::", "GPR64RegClass", ":", "&", "Mips", "::", "GPR32RegClass", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "Register", "Reg", "=", "RegInfo", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "const", "MipsSEInstrInfo", "&", "TII", "=", "", "static_cast", "<", "const", "MipsSEInstrInfo", "", ">", "(", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "ABI", ".", "GetPtrAddiuOp", "(", ")", ")", ",", "Reg", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "Offset", ")", ";", "FrameReg", "=", "Reg", ";", "Offset", "=", "<NUM_LIT>", ";", "IsKill", "=", "true", ";", "}", "else", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "II", "->", "getDebugLoc", "(", ")", ";", "unsigned", "NewImm", "=", "<NUM_LIT>", ";", "const", "MipsSEInstrInfo", "&", "TII", "=", "", "static_cast", "<", "const", "MipsSEInstrInfo", "*", ">", "(", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "unsigned", "Reg", "=", "TII", ".", "loadImmediate", "(", "Offset", ",", "MBB", ",", "II", ",", "DL", ",", "OffsetBitSize", "==", "<NUM_LIT>", "?", "&", "NewImm", ":", "nullptr", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "ABI", ".", "GetPtrAdduOp", "(", ")", ")", ",", "Reg", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ";", "FrameReg", "=", "Reg", ";", "Offset", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "NewImm", ")", ";", "IsKill", "=", "true", ";", "}", "}", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "IsKill", ")", ";", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	621,740	[ "<STR_LIT>", ";" ]	[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=" ]
LLVM	ARM64	TD	stmt_completion	CPU	621,741	[ "(", "IMPLICIT_DEF", ")", ")", ",", "(", "LDRSro", "ro_indexed32", ":", "$", "addr", ")", ",", "ssub", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "f64", "(", "uint_to_fp", "(", "i32", "(", "load", "ro_indexed32", ":", "$", "addr", ")", ")", ")", ")", ",", "(", "UCVTFv1i64", "(", "INSERT_SUBREG", "(", "f64" ]
LLVM	AArch64	TD	next_suggestion	CPU	621,742	[ "}" ]	[ "def", "KryoWrite_4cyc_LS_266ln", ":", "SchedWriteRes", "<", "[", "KryoUnitLS", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
GCC	aarch64	MD	stmt_completion	CPU	621,743	[ ")", "=", "=", "SCRATCH", ")" ]	[ "(", "define_insn_and_split", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SVE_ALL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_duplicate", ":", "SVE_ALL", "(", "match_operand", ":", "<", "VEL", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "<", "VPRED", ">", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]" ]
LLVM	Hexagon	TD	stmt_completion	DSP	621,744	[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
LLVM	AArch64	TD	stmt_completion	CPU	621,745	[ "<STR_LIT>", ";" ]	[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=" ]
GCC	i386	CPP	next_suggestion	CPU	621,746	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_fixupimm_pd", "(", "_", "_", "m128d", "_", "_", "A", ",", "_", "_", "m128d", "_", "_", "B", ",", "_", "_", "m128i", "_", "_", "C", ",", "const", "int", "_", "_", "imm", ")", "{", "return", "(", "_", "_", "m128d", ")", "_", "_", "builtin_ia32_fixupimmpd128_mask", "(", "(", "_", "_", "v2df", ")", "_", "_", "A", ",", "(", "_", "_", "v2df", ")", "_", "_", "B", ",", "(", "_", "_", "v2di", ")", "_", "_", "C", ",", "_", "_", "imm", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	621,747	[ ",", "TII", "(", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ")", ",", "Helper", "(", "Helper", ")", "{", "}" ]	[ "AMDGPURegBankCombinerHelper", "(", "MachineIRBuilder", "&", "B", ",", "CombinerHelper", "&", "Helper", ")", ":", "B", "(", "B", ")", ",", "MF", "(", "B", ".", "getMF", "(", ")", ")", ",", "MRI", "(", "", "B", ".", "getMRI", "(", ")", ")", ",", "Subtarget", "(", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ")", ",", "RBI", "(", "", "Subtarget", ".", "getRegBankInfo", "(", ")", ")", ",", "TRI", "(", "*", "Subtarget", ".", "getRegisterInfo", "(", ")", ")" ]
LLVM	Hexagon	CPP	code_generation	DSP	621,748	[ "void", "HexagonInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "", "RC", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "I", ")", ";", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Align", ")", ";", "if", "(", "RC", "==", "&", "Hexagon", "::", "IntRegsRegClass", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "LDriw", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "RC", "==", "&", "Hexagon", "::", "DoubleRegsRegClass", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "LDrid", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "RC", "==", "&", "Hexagon", "::", "PredRegsRegClass", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "LDriw_pred", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", "Can't store this register to stack slot", "<STR_LIT>", ")", ";", "}", "}" ]	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]
LLVM	PowerPC	CPP	stmt_completion	CPU	621,749	[ ".", "getReg", "(", ")", ";" ]	[ "if", "(", "!", "Op1", ".", "isReg", "(", ")", "\|\|", "!", "Op2", ".", "isReg", "(", ")", ")", "return", "false", ";", "return", "Op1", ".", "getReg", "(", ")", "==", "Op2" ]
LLVM	PIC16	CPP	stmt_completion	MPU	621,750	[ "const", "{" ]	[ "void", "PIC16RegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")" ]
LLVM	X86	TD	stmt_completion	CPU	621,751	[ "$", "src", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "alignednontemporalstore", "(", "v4i32", "VR128", ":", "$", "src", ")", ",", "addr", ":", "$", "dst", ")", ",", "(", "VMOVNTDQmr", "addr", ":", "$", "dst", ",", "VR128", ":" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	621,752	[ "CurrentTop", ";" ]	[ "MachineBasicBlock", "::", "iterator", "getCurrentTop", "(", ")", "{", "return" ]
LLVM	AMDGPU	CPP	program_repair	GPU	621,753	[ "<FIXS>", "OperandMatchResultTy", "AMDGPUAsmParser", "::", "parseSwizzle", "(", "OperandVector", "&", "Operands", ")", "{", "<FIXE>" ]	[ "return", "false", ";", "}", "<BUGS>", "OperandMatchResultTyAMDGPUAsmParser", "::", "parseSwizzleOp", "(", "OperandVector", "&", "Operands", ")", "{", "<BUGE>", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "int64_t", "Imm", "=", "<NUM_LIT>", ";" ]
GCC	avr	CPP	program_repair	MPU	621,754	[ "<FIXS>", "if", "(", "!", "compare_eq_p", "(", "insn", ")", "&&", "!", "compare_diff_p", "(", "insn", ")", ")", "<FIXE>" ]	[ "rtx", "insn", ";", "int", "", "l", ";", "{", "<BUGS>", "if", "(", "!", "compare_eq_p", "(", "insn", ")", ")", "<BUGE>", "{", "if", "(", "l", ")", "", "l", "=", "<NUM_LIT>", ";", "return", "AS1", "(", "tst", ",", "%", "D0", ")", ";" ]
GCC	mep	MD	program_repair	CPU	621,755	[ "<FIXS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<FIXE>" ]	[ "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGE>", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")" ]
LLVM	X86	TD	program_repair	CPU	621,756	[ "<FIXS>", "def", ":", "InstRW", "[", "HWWriteResGroup68", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]	[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "HWWriteResGroup68", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", ":", "InstRW", "[", "HWWriteResGroup68", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "HWWriteResGroup68", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "HWWriteResGroup68", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	621,757	[ "(", ")", ";" ]	[ "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineBranchProbabilityInfo", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">" ]
GCC	sh	CPP	program_repair	CPU	621,758	[ "<FIXS>", "while", "(", "(", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", ")", "<FIXE>" ]	[ "&&", "reg_overlap_mentioned_p", "(", "reg", ",", "SET_DEST", "(", "set", ")", ")", ")", "return", "<NUM_LIT>", ";", "<BUGS>", "while", "(", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "<BUGE>", "{", "code", "=", "GET_CODE", "(", "insn", ")", ";" ]
GCC	s390	MD	next_suggestion	MPU	621,759	[ "<STR_LIT>" ]	[ "[", "(", "unspec", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_EXECUTE", ")", "]", ")", "]", "<STR_LIT>" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	621,760	[ "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";" ]	[ "let", "Switches", "=", "sw", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "OutOfSlotData", "=", "<NUM_LIT>", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]
GCC	gcn	MD	stmt_completion	GPU	621,761	[ ")", ")", ")", ")" ]	[ "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]
GCC	lm32	MD	stmt_completion	MPU	621,762	[ ")", ")", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "gtu", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,763	[ "}" ]	[ "def", "L2_loadbzw4_pci", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "s4_2Imm", ":", "$", "Ii", ",", "ModRegs", ":", "$", "Mu2", ")", ",", "<STR_LIT>", ",", "tc_e93a3d71", ",", "TypeLD", ">", ",", "Enc_70b24b", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "CS", "]", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]
GCC	i386	MD	stmt_completion	CPU	621,764	[ ")", "]", ")" ]	[ "[", "(", "V64QI", "<STR_LIT>", ")", "(", "V32QI", "<STR_LIT>", ")", "(", "V16QI", "<STR_LIT>", ")", "(", "V32HI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V4HI", "<STR_LIT>", ")", "(", "V16SI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V8DI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V16SF", "<STR_LIT>", ")", "(", "V8SF", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")", "(", "V8DF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>" ]
LLVM	ARM	TD	stmt_completion	CPU	621,765	[ "<STR_LIT>", ",", "SDTARMVSHUF", ">", ";" ]	[ "def", "NEONvrev16", ":", "SDNode", "<" ]
GCC	arm	MD	stmt_completion	CPU	621,766	[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "SI" ]
GCC	aarch64	MD	stmt_completion	CPU	621,767	[ "]", ")" ]	[ "(", "define_mode_iterator", "VD_I", "[", "V8QI", "V4HI", "V2SI", "DI" ]
GCC	powerpcspe	CPP	next_suggestion	CPU	621,768	[ "result", "\|=", "(", "t", "&", "(", "mask", ">>", "c", ")", ")", ";" ]	[ "unsigned", "long", "result", "=", "<NUM_LIT>", "UL", ";", "const", "unsigned", "long", "mask", "=", "<NUM_LIT>", "UL", ";", "unsigned", "long", "m", "=", "_", "_", "M", ";", "unsigned", "long", "c", ",", "t", ";", "unsigned", "long", "p", ";", "p", "=", "<NUM_LIT>", "-", "_", "_", "builtin_popcountl", "(", "_", "_", "M", ")", ";", "while", "(", "m", "!=", "<NUM_LIT>", ")", "{", "c", "=", "_", "_", "builtin_clzl", "(", "m", ")", ";", "t", "=", "_", "_", "X", "<<", "(", "p", "-", "c", ")", ";", "m", "^=", "(", "mask", ">>", "c", ")", ";" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	621,769	[ "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "hasSrcD", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "PredPolarity", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "PredAddress", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "VectorPred", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "PredPolarity", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "PredAddress", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "VectorPred", ";", "bits", "<", "<NUM_LIT>", ">", "srcCIsStoreSrcC", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "srcCIsStoreSrcC", ";", "bits", "<", "<NUM_LIT>", ">", "hasSrcC", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "hasSrcC", ";", "bits", "<", "<NUM_LIT>", ">", "hasSrcD", "=", "<NUM_LIT>", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	621,770	[ "EmitBranchToAt", "(", "BranchAddr", ",", "(", "intptr_t", ")", "Fn", ",", "true", ",", "is64Bit", ")", ";" ]	[ "}", "JCE", ".", "startGVStub", "(", "F", ",", "<NUM_LIT>", "*", "<NUM_LIT>", ")", ";", "intptr_t", "Addr", "=", "(", "intptr_t", ")", "JCE", ".", "getCurrentPCValue", "(", ")", ";", "if", "(", "is64Bit", ")", "{", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "isDarwinABI", "(", ")", ")", "{", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "}", "intptr_t", "BranchAddr", "=", "(", "intptr_t", ")", "JCE", ".", "getCurrentPCValue", "(", ")", ";", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	621,771	[ "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", " NumVgprs: ", "<STR_LIT>", "+", "Twine", "(", "NumVGPR", ")", ",", "false", ")", ";" ]	[ "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", " codeLenInByte = ", "<STR_LIT>", "+", "Twine", "(", "CodeSize", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", " NumSgprs: ", "<STR_LIT>", "+", "Twine", "(", "NumSGPR", ")", ",", "false", ")", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	621,772	[ "DestReg", ")", ".", "addReg", "(", "HighPartReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ";" ]	[ "unsigned", "PPCFastISel", "::", "PPCMaterializeGV", "(", "const", "GlobalValue", "", "GV", ",", "MVT", "VT", ")", "{", "assert", "(", "VT", "==", "MVT", "::", "i64", "&&", "<STR_LIT>", "Non-address!", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "", "RC", "=", "&", "PPC", "::", "G8RC_and_G8RC_NOX0RegClass", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "CodeModel", "::", "Model", "CModel", "=", "TM", ".", "getCodeModel", "(", ")", ";", "const", "GlobalVariable", "", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "if", "(", "!", "GVar", ")", "{", "if", "(", "const", "GlobalAlias", "", "GA", "=", "dyn_cast", "<", "GlobalAlias", ">", "(", "GV", ")", ")", "GVar", "=", "dyn_cast_or_null", "<", "GlobalVariable", ">", "(", "GA", "->", "resolveAliasedGlobal", "(", "false", ")", ")", ";", "}", "bool", "IsTLS", "=", "GVar", "&&", "GVar", "->", "isThreadLocal", "(", ")", ";", "if", "(", "IsTLS", ")", "return", "<NUM_LIT>", ";", "if", "(", "CModel", "==", "CodeModel", "::", "Small", "\|\|", "CModel", "==", "CodeModel", "::", "JITDefault", ")", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "PPC", "::", "LDtoc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ".", "addReg", "(", "PPC", "::", "X2", ")", ";", "else", "{", "unsigned", "HighPartReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "PPC", "::", "ADDIStocHA", ")", ",", "HighPartReg", ")", ".", "addReg", "(", "PPC", "::", "X2", ")", ".", "addGlobalAddress", "(", "GV", ")", ";", "if", "(", "CModel", "==", "CodeModel", "::", "Large", "\|\|", "!", "GVar", "\|\|", "!", "GVar", "->", "hasInitializer", "(", ")", "\|\|", "GVar", "->", "hasCommonLinkage", "(", ")", "\|\|", "GVar", "->", "hasAvailableExternallyLinkage", "(", ")", ")", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "PPC", "::", "LDtocL", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ".", "addReg", "(", "HighPartReg", ")", ";", "else", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "PPC", "::", "ADDItocL", ")", "," ]
GCC	arm	CPP	next_suggestion	CPU	621,773	[ "if", "(", "IS_STACKALIGN", "(", "func_type", ")", ")", "asm_fprintf", "(", "f", ",", "<STR_LIT>", "\\t%@ Stack Align: May be called with mis-aligned SP.\\n", "<STR_LIT>", ")", ";" ]	[ "switch", "(", "(", "int", ")", "ARM_FUNC_TYPE", "(", "func_type", ")", ")", "{", "default", ":", "case", "ARM_FT_NORMAL", ":", "break", ";", "case", "ARM_FT_INTERWORKED", ":", "asm_fprintf", "(", "f", ",", "<STR_LIT>", "\\t%@ Function supports interworking.\\n", "<STR_LIT>", ")", ";", "break", ";", "case", "ARM_FT_ISR", ":", "asm_fprintf", "(", "f", ",", "<STR_LIT>", "\\t%@ Interrupt Service Routine.\\n", "<STR_LIT>", ")", ";", "break", ";", "case", "ARM_FT_FIQ", ":", "asm_fprintf", "(", "f", ",", "<STR_LIT>", "\\t%@ Fast Interrupt Service Routine.\\n", "<STR_LIT>", ")", ";", "break", ";", "case", "ARM_FT_EXCEPTION", ":", "asm_fprintf", "(", "f", ",", "<STR_LIT>", "\\t%@ ARM Exception Handler.\\n", "<STR_LIT>", ")", ";", "break", ";", "}", "if", "(", "IS_NAKED", "(", "func_type", ")", ")", "asm_fprintf", "(", "f", ",", "<STR_LIT>", "\\t%@ Naked Function: prologue and epilogue provided by programmer.\\n", "<STR_LIT>", ")", ";", "if", "(", "IS_VOLATILE", "(", "func_type", ")", ")", "asm_fprintf", "(", "f", ",", "<STR_LIT>", "\\t%@ Volatile: function does not return.\\n", "<STR_LIT>", ")", ";", "if", "(", "IS_NESTED", "(", "func_type", ")", ")", "asm_fprintf", "(", "f", ",", "<STR_LIT>", "\\t%@ Nested: function declared inside another function.\\n", "<STR_LIT>", ")", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	621,774	[ "SetFlags", ",", "WantResult", ",", "IsZExt", ")", ";" ]	[ "unsigned", "AArch64FastISel", "::", "emitAdd", "(", "MVT", "RetVT", ",", "const", "Value", "", "LHS", ",", "const", "Value", "", "RHS", ",", "bool", "SetFlags", ",", "bool", "WantResult", ",", "bool", "IsZExt", ")", "{", "return", "emitAddSub", "(", "true", ",", "RetVT", ",", "LHS", ",", "RHS", "," ]
LLVM	PowerPC	TD	next_suggestion	CPU	621,775	[ "}" ]	[ "let", "MIOperandInfo", "=", "(", "ops", "dispRIHash", ":", "$", "imm", ",", "ptr_rc_nor0", ":", "$", "reg", ")", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "OperandType", "=", "<STR_LIT>", ";" ]
GCC	ia64	MD	stmt_completion	CPU	621,776	[ "<STR_LIT>", ")", "]", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "smax", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
GCC	aarch64	CPP	program_repair	CPU	621,777	[ "<FIXS>", "poly_int64", "offset", "=", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", ";", "<FIXE>" ]	[ "for", "(", "unsigned", "regno", "=", "<NUM_LIT>", ";", "regno", "<=", "LAST_SAVED_REGNUM", ";", "regno", "++", ")", "if", "(", "aarch64_register_saved_on_entry", "(", "regno", ")", ")", "{", "<BUGS>", "HOST_WIDE_INT", "offset", "=", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", ";", "<BUGE>", "if", "(", "!", "frame_pointer_needed", ")", "offset", "+=", "cfun", "->", "machine", "->", "frame", ".", "frame_size", "<BUGS>", "cfun", "->", "machine", "->", "frame", ".", "hard_fp_offset", ";", "<BUGE>" ]
GCC	i386	CPP	code_generation	CPU	621,778	[ "tree", "ix86_get_function_versions_dispatcher", "(", "void", "", "decl", ")", "{", "tree", "fn", "=", "(", "tree", ")", "decl", ";", "struct", "cgraph_node", "", "node", "=", "NULL", ";", "struct", "cgraph_node", "", "default_node", "=", "NULL", ";", "struct", "cgraph_function_version_info", "", "node_v", "=", "NULL", ";", "struct", "cgraph_function_version_info", "", "first_v", "=", "NULL", ";", "tree", "dispatch_decl", "=", "NULL", ";", "struct", "cgraph_function_version_info", "", "default_version_info", "=", "NULL", ";", "gcc_assert", "(", "fn", "!=", "NULL", "&&", "DECL_FUNCTION_VERSIONED", "(", "fn", ")", ")", ";", "node", "=", "cgraph_node", "::", "get", "(", "fn", ")", ";", "gcc_assert", "(", "node", "!=", "NULL", ")", ";", "node_v", "=", "node", "->", "function_version", "(", ")", ";", "gcc_assert", "(", "node_v", "!=", "NULL", ")", ";", "if", "(", "node_v", "->", "dispatcher_resolver", "!=", "NULL", ")", "return", "node_v", "->", "dispatcher_resolver", ";", "first_v", "=", "node_v", ";", "while", "(", "first_v", "->", "prev", "!=", "NULL", ")", "first_v", "=", "first_v", "->", "prev", ";", "default_version_info", "=", "first_v", ";", "while", "(", "default_version_info", "!=", "NULL", ")", "{", "if", "(", "is_function_default_version", "(", "default_version_info", "->", "this_node", "->", "decl", ")", ")", "break", ";", "default_version_info", "=", "default_version_info", "->", "next", ";", "}", "if", "(", "default_version_info", "==", "NULL", ")", "return", "NULL", ";", "if", "(", "first_v", "!=", "default_version_info", ")", "{", "default_version_info", "->", "prev", "->", "next", "=", "default_version_info", "->", "next", ";", "if", "(", "default_version_info", "->", "next", ")", "default_version_info", "->", "next", "->", "prev", "=", "default_version_info", "->", "prev", ";", "first_v", "->", "prev", "=", "default_version_info", ";", "default_version_info", "->", "next", "=", "first_v", ";", "default_version_info", "->", "prev", "=", "NULL", ";", "}", "default_node", "=", "default_version_info", "->", "this_node", ";", "if", "(", "targetm", ".", "has_ifunc_p", "(", ")", ")", "{", "struct", "cgraph_function_version_info", "", "it_v", "=", "NULL", ";", "struct", "cgraph_node", "", "dispatcher_node", "=", "NULL", ";", "struct", "cgraph_function_version_info", "*", "dispatcher_version_info", "=", "NULL", ";", "dispatch_decl", "=", "make_dispatcher_decl", "(", "default_node", "->", "decl", ")", ";", "TREE_NOTHROW", "(", "dispatch_decl", ")", "=", "TREE_NOTHROW", "(", "fn", ")", ";", "dispatcher_node", "=", "cgraph_node", "::", "get_create", "(", "dispatch_decl", ")", ";", "gcc_assert", "(", "dispatcher_node", "!=", "NULL", ")", ";", "dispatcher_node", "->", "dispatcher_function", "=", "<NUM_LIT>", ";", "dispatcher_version_info", "=", "dispatcher_node", "->", "insert_new_function_version", "(", ")", ";", "dispatcher_version_info", "->", "next", "=", "default_version_info", ";", "dispatcher_node", "->", "definition", "=", "<NUM_LIT>", ";", "it_v", "=", "default_version_info", ";", "while", "(", "it_v", "!=", "NULL", ")", "{", "it_v", "->", "dispatcher_resolver", "=", "dispatch_decl", ";", "it_v", "=", "it_v", "->", "next", ";", "}", "}", "else", "{", "error_at", "(", "DECL_SOURCE_LOCATION", "(", "default_node", "->", "decl", ")", ",", "<STR_LIT>", "multiversioning needs %<ifunc%> which is not supported ", "<STR_LIT>", "<STR_LIT>", "on this target", "<STR_LIT>", ")", ";", "}", "return", "dispatch_decl", ";", "}" ]	[ "Make", "a", "dispatcher", "declaration", "for", "the", "multi-versioned", "function", "DECL", ".", "Calls", "to", "DECL", "function", "will", "be", "replaced", "with", "calls", "to", "the", "dispatcher", "by", "the", "front-end", ".", "Returns", "the", "decl", "of", "the", "dispatcher", "function", "." ]
GCC	i386	CPP	stmt_completion	CPU	621,779	[ "W", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_srav_epi16", "(", "_", "_", "m256i", "_", "_", "W", ",", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m256i", "_", "_", "A", ",", "_", "_", "m256i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_psrav16hi_mask", "(", "(", "_", "_", "v16hi", ")", "_", "_", "A", ",", "(", "_", "_", "v16hi", ")", "_", "_", "B", ",", "(", "_", "_", "v16hi", ")", "_", "_" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,780	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "def", "J2_callrf", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_1ad90acd", ",", "TypeJ", ">", ",", "Enc_88d4d9", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isCall", "=", "<NUM_LIT>", ";" ]
GCC	rs6000	CPP	stmt_completion	CPU	621,781	[ ")", ";" ]	[ "if", "(", "DECIMAL_FLOAT_MODE_P", "(", "mode", ")", ")", "return", "default_decimal_float_supported_p", "(", ")", ";", "else", "if", "(", "TARGET_FLOAT128", "&&", "(", "mode", "==", "KFmode", "\|\|", "mode", "==", "IFmode", ")", ")", "return", "true", ";", "else", "return", "default_scalar_mode_supported_p", "(", "mode" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	621,782	[ ";" ]	[ "O", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "CPI", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'", "_", "'", "<<", "MO", ".", "getIndex", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "O", "<<", "", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Static", ")", "{", "O", "<<", "", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "return", ";", "}", "MCSymbol", "", "NLPSym", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "StringRef", "(", "MAI", "->", "getGlobalPrefix", "(", ")", ")", "+", "MO", ".", "getSymbolName", "(", ")", "+", "<STR_LIT>", "$non_lazy_ptr", "<STR_LIT>", ")", ";", "MCSymbol", "", "&", "StubSym", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ".", "getGVStubEntry", "(", "NLPSym", ")", ";", "if", "(", "StubSym", "==", "<NUM_LIT>", ")", "StubSym", "=", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "O", "<<", "", "NLPSym", ";", "return", ";", "}", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "GlobalValue", "", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "MCSymbol", "", "SymToPrint", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", "&&", "(", "GV", "->", "isDeclaration", "(", ")", "\|\|", "GV", "->", "isWeakForLinker", "(", ")", ")", ")", "{", "if", "(", "!", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "{", "SymToPrint", "=", "GetSymbolWithGlobalValueBase", "(", "GV", ",", "<STR_LIT>", "$non_lazy_ptr", "<STR_LIT>", ")", ";", "MCSymbol", "", "&", "StubSym", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ".", "getGVStubEntry", "(", "SymToPrint", ")", ";", "if", "(", "StubSym", "==", "<NUM_LIT>", ")", "StubSym", "=", "GetGlobalValueSymbol", "(", "GV", ")", ";", "}", "else", "if", "(", "GV", "->", "isDeclaration", "(", ")", "\|\|", "GV", "->", "hasCommonLinkage", "(", ")", "\|\|", "GV", "->", "hasAvailableExternallyLinkage", "(", ")", ")", "{", "SymToPrint", "=", "GetSymbolWithGlobalValueBase", "(", "GV", ",", "<STR_LIT>", "$non_lazy_ptr", "<STR_LIT>", ")", ";", "MCSymbol", "", "&", "StubSym", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ".", "getHiddenGVStubEntry", "(", "SymToPrint", ")", ";", "if", "(", "StubSym", "==", "<NUM_LIT>", ")", "StubSym", "=", "GetGlobalValueSymbol", "(", "GV", ")", ";", "}", "else", "{", "SymToPrint", "=", "GetGlobalValueSymbol", "(", "GV", ")", ";", "}", "}", "else", "{", "SymToPrint", "=", "GetGlobalValueSymbol", "(", "GV", ")", ";", "}", "O", "<<", "", "SymToPrint" ]
GCC	rs6000	CPP	stmt_completion	CPU	621,783	[ "vec_splat_u16", "(", "<NUM_LIT>", ")", ")", ",", "vec_splat_u16", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "vec_ushort8", "mask", ";", "vec_ushort8", "bv", ";", "bv", "=", "vec_splat", "(", "(", "vec_ushort8", ")", "(", "si_from_int", "(", "b", ")", ")", ",", "<NUM_LIT>", ")", ";", "mask", "=", "(", "vec_ushort8", ")", "vec_sra", "(", "vec_sl", "(", "bv", "," ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	621,784	[ "assert", "(", "T", "==", "SmemAccessCounter", ")", ";" ]	[ "VgprUB", "=", "std", "::", "max", "(", "VgprUB", ",", "GprNo", ")", ";", "VgprScores", "[", "T", "]", "[", "GprNo", "]", "=", "Val", ";", "}", "else", "{" ]
LLVM	Mips	CPP	next_suggestion	CPU	621,785	[ "}" ]	[ "}", "else", "if", "(", "Mips", "::", "HI32DSPRegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "MFHI_DSP", ";", "else", "if", "(", "Mips", "::", "LO32DSPRegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "MFLO_DSP", ";", "else", "if", "(", "Mips", "::", "DSPCCRegClass", ".", "contains", "(", "SrcReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "RDDSP", ")", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", "\|", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";", "}", "else", "if", "(", "Mips", "::", "MSACtrlRegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "CFCMSA", ";", "}", "else", "if", "(", "Mips", "::", "GPR32RegClass", ".", "contains", "(", "SrcReg", ")", ")", "{", "if", "(", "Mips", "::", "CCRRegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "CTC1", ";", "else", "if", "(", "Mips", "::", "FGR32RegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "MTC1", ";", "else", "if", "(", "Mips", "::", "HI32RegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "MTHI", ",", "DestReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "Mips", "::", "LO32RegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "MTLO", ",", "DestReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "Mips", "::", "HI32DSPRegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "MTHI_DSP", ";", "else", "if", "(", "Mips", "::", "LO32DSPRegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "MTLO_DSP", ";", "else", "if", "(", "Mips", "::", "DSPCCRegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "WRDSP", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "return", ";", "}", "else", "if", "(", "Mips", "::", "MSACtrlRegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "CTCMSA", ";", "}", "else", "if", "(", "Mips", "::", "FGR32RegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "FMOV_S", ";", "else", "if", "(", "Mips", "::", "AFGR64RegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "FMOV_D32", ";", "else", "if", "(", "Mips", "::", "FGR64RegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "FMOV_D64", ";", "else", "if", "(", "Mips", "::", "GPR64RegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "if", "(", "Mips", "::", "GPR64RegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "DADDu", ",", "ZeroReg", "=", "Mips", "::", "ZERO_64", ";", "else", "if", "(", "Mips", "::", "HI64RegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "MFHI64", ",", "SrcReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "Mips", "::", "LO64RegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "MFLO64", ",", "SrcReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "Mips", "::", "FGR64RegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "DMFC1", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	621,786	[ ",", "m_ICst", "(", "ConstAddr", ")", ")", ")", "{" ]	[ "if", "(", "LHSDef", "&&", "RHSDef", ")", "{", "int64_t", "PossibleOffset", "=", "RHSDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "isDSOffsetLegal", "(", "LHS", ".", "getReg", "(", ")", ",", "PossibleOffset", ",", "<NUM_LIT>", ")", ")", "{", "return", "std", "::", "make_pair", "(", "LHS", ".", "getReg", "(", ")", ",", "PossibleOffset", ")", ";", "}", "}", "}", "else", "if", "(", "RootDef", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "G_SUB", ")", "{", "}", "else", "if", "(", "mi_match", "(", "Root", ".", "getReg", "(", ")", ",", "*", "MRI" ]
GCC	xtensa	MD	program_repair	MPU	621,787	[ "<FIXS>", "<FIXE>", "<FIXS>", "}", ")", "<FIXE>" ]	[ "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", ")", "<BUGE>", "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "pc", ")" ]
GCC	m68k	MD	program_repair	MPU	621,788	[ "<FIXS>", "}", "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "OUTPUT_JUMP", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "elseOUTPUT_JUMP", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "<BUGS>", "}", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "pc", ")" ]
GCC	mips	CPP	program_repair	CPU	621,789	[ "<FIXS>", "emit_move_insn", "(", "gen_rtx", "(", "MEM", ",", "word_mode", ",", "ptr", ")", ",", "gen_rtx", "(", "REG", ",", "word_mode", ",", "regno", ")", ")", ";", "<FIXE>" ]	[ "{", "if", "(", "offset", "!=", "<NUM_LIT>", ")", "ptr", "=", "gen_rtx", "(", "PLUS", ",", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "offset", ")", ")", ";", "<BUGS>", "emit_move_insn", "(", "gen_rtx", "(", "MEM", ",", "Pmode", ",", "ptr", ")", ",", "gen_rtx", "(", "REG", ",", "Pmode", ",", "regno", ")", ")", ";", "<BUGE>", "offset", "+=", "UNITS_PER_WORD", ";", "}", "}" ]
GCC	nios2	CPP	stmt_completion	MPU	621,790	[ ";" ]	[ "}", "if", "(", "nios2_r0rel_sec", ")", "{", "if", "(", "regcomp", "(", "&", "nios2_r0rel_sec_regex", ",", "nios2_r0rel_sec", ",", "REG_EXTENDED", "\|", "REG_NOSUB", ")", ")", "error", "(", "<STR_LIT>", "-mr0rel-sec= argument is not a valid regular expression.", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "TARGET_HAS_MUL", "&&", "TARGET_HAS_MULX", ")", "target_flags", "&=", "~", "MASK_HAS_MULX", ";", "if", "(", "!", "TARGET_ARCH_R2", ")", "{", "if", "(", "TARGET_HAS_BMX", ")", "error", "(", "<STR_LIT>", "BMX instructions are only supported with R2 architecture", "<STR_LIT>", ")", ";", "if", "(", "TARGET_HAS_CDX", ")", "error", "(", "<STR_LIT>", "CDX instructions are only supported with R2 architecture", "<STR_LIT>", ")", ";", "}", "if", "(", "TARGET_ARCH_R2", "&&", "TARGET_BIG_ENDIAN", ")", "error", "(", "<STR_LIT>", "R2 architecture is little-endian only", "<STR_LIT>", ")", ";", "nios2_init_fpu_configs", "(", ")", ";", "if", "(", "nios2_custom_fpu_cfg_string", "&&", "*", "nios2_custom_fpu_cfg_string", ")", "nios2_handle_custom_fpu_cfg", "(", "nios2_custom_fpu_cfg_string", ",", "NULL", ",", "false", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "nios2_fpu_insn", ")", ";", "i", "++", ")", "nios2_handle_custom_fpu_insn_option", "(", "i", ")", ";", "nios2_custom_check_insns", "(", ")" ]
GCC	s390	MD	stmt_completion	MPU	621,791	[ ")", "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	SystemZ	TD	next_suggestion	CPU	621,792	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M4", ";" ]	[ "class", "InstVRIc", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "V1", ";", "bits", "<", "<NUM_LIT>", ">", "V3", ";", "bits", "<", "<NUM_LIT>", ">", "I2", ";", "bits", "<", "<NUM_LIT>", ">", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "I2", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	621,793	[ "<STR_LIT>", ")", "]", ")" ]	[ "(", "match_operand", ":", "VEC_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_INSERTR", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM	Teak	CPP	stmt_completion	DSP	621,794	[ "a", ")", "{" ]	[ "std", "::", "vector", "<", "std", "::", "string", ">", "bitrev", "(", "Rn" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	621,795	[ "MachineDominanceFrontier", ">", "(", ")", ";" ]	[ "void", "WebAssemblyExceptionInfo", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<" ]
LLVM	X86	CPP	stmt_completion	CPU	621,796	[ "getPointerTy", "(", ")", ")", ";" ]	[ "bool", "ConstSplatVal", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "{", "if", "(", "!", "isSplatVector", "(", "Op", ".", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "Ld", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstSplatVal", "=", "(", "Ld", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", "\|\|", "Ld", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ConstantFP", ")", ";", "if", "(", "!", "ConstSplatVal", "&&", "!", "Ld", "->", "hasNUsesOfValue", "(", "VT", ".", "getVectorNumElements", "(", ")", ",", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "{", "ShuffleVectorSDNode", "", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "if", "(", "(", "!", "SVOp", "->", "isSplat", "(", ")", ")", "\|\|", "SVOp", "->", "getMaskElt", "(", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Sc", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Sc", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "SCALAR_TO_VECTOR", ")", "return", "SDValue", "(", ")", ";", "Ld", "=", "Sc", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstSplatVal", "=", "(", "Ld", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", "\|\|", "Ld", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ConstantFP", ")", ";", "if", "(", "!", "ConstSplatVal", "&&", "(", "!", "Sc", ".", "hasOneUse", "(", ")", "\|\|", "!", "Ld", ".", "hasOneUse", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "}", "bool", "Is256", "=", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "bool", "Is128", "=", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "if", "(", "ConstSplatVal", "&&", "Subtarget", "->", "hasAVX2", "(", ")", ")", "{", "EVT", "CVT", "=", "Ld", ".", "getValueType", "(", ")", ";", "assert", "(", "!", "CVT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", "Must not broadcast a vector type", "<STR_LIT>", ")", ";", "unsigned", "ScalarSize", "=", "CVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "(", "Is256", "&&", "(", "ScalarSize", "==", "<NUM_LIT>", "\|\|", "ScalarSize", "==", "<NUM_LIT>", ")", ")", "\|\|", "(", "Is128", "&&", "(", "ScalarSize", "==", "<NUM_LIT>", ")", ")", ")", "{", "const", "Constant", "", "C", "=", "<NUM_LIT>", ";", "if", "(", "ConstantSDNode", "", "CI", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Ld", ")", ")", "C", "=", "CI", "->", "getConstantIntValue", "(", ")", ";", "else", "if", "(", "ConstantFPSDNode", "", "CF", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Ld", ")", ")", "C", "=", "CF", "->", "getConstantFPValue", "(", ")", ";", "assert", "(", "C", "&&", "<STR_LIT>", "Invalid constant type", "<STR_LIT>", ")", ";", "SDValue", "CP", "=", "DAG", ".", "getConstantPool", "(", "C", "," ]
GCC	c6x	CPP	program_repair	VLIW	621,797	[ "<FIXS>", "c6x_scalar_mode_supported_p", "(", "machine_mode", "mode", ")", "<FIXE>" ]	[ "static", "bool", "<BUGS>", "c6x_scalar_mode_supported_p", "(", "enum", "machine_mode", "mode", ")", "<BUGE>", "{", "if", "(", "ALL_FIXED_POINT_MODE_P", "(", "mode", ")", "&&", "GET_MODE_PRECISION", "(", "mode", ")", "<=", "<NUM_LIT>", "*", "BITS_PER_WORD", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,798	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "OpsRev", ",", "Rt", ",", "Rs", ")", ";" ]	[ "class", "T_ALU64_rr", "<", "string", "mnemonic", ",", "string", "suffix", ",", "bits", "<", "<NUM_LIT>", ">", "RegType", ",", "bits", "<", "<NUM_LIT>", ">", "MajOp", ",", "bits", "<", "<NUM_LIT>", ">", "MinOp", ",", "bit", "OpsRev", ",", "bit", "IsComm", ",", "string", "Op2Pfx", ">", ":", "ALU64_rr", "<", "(", "outs", "DoubleRegs", ":", "$", "Rd", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rs", ",", "DoubleRegs", ":", "$", "Rt", ")", ",", "<STR_LIT>", "#", "mnemonic", "#", "<STR_LIT>", "#", "Op2Pfx", "#", "<STR_LIT>", "#", "suffix", ",", "[", "]", ",", "<STR_LIT>", ",", "ALU64_tc_1_SLOT23", ">", "{", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "isCommutable", "=", "IsComm", ";", "bits", "<", "<NUM_LIT>", ">", "Rs", ";", "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RegType", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MajOp", ";" ]
GCC	i386	CPP	stmt_completion	CPU	621,799	[ "(", "_", "_", "v16si", ")", "_", "_", "A", ",", "_", "_", "M", ")", ";" ]	[ "_", "_", "builtin_ia32_pmovdw512mem_mask", "(", "(", "_", "_", "v16hi", "*", ")", "_", "_", "P", "," ]

LLVM

VE

CPP

next_suggestion

CPU

621,700

[ "}" ]

[ "unsigned", "Reg", "=", "MiscRegDecoderTable", "[", "RegNo", "]", ";", "if", "(", "Reg", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";" ]

LLVM

M68k

CPP

next_suggestion

MPU

621,701

[ "bool", "CantUseFP", "=", "hasStackRealignment", "(", "MF", ")", ";" ]

[ "bool", "M68kRegisterInfo", "::", "hasBasePointer", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "EnableBasePointer", ")", "return", "false", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

621,702

[ ">", ";" ]

[ "def", "_H", ":", "sve_fp_fcadd", "<", "<NUM_LIT>", ",", "asm", ",", "ZPR16" ]

LLVM

PowerPC

TD

next_suggestion

CPU

621,703

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "XA", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "XT", ";", "bits", "<", "<NUM_LIT>", ">", "XA", ";", "bits", "<", "<NUM_LIT>", ">", "XB", ";", "bits", "<", "<NUM_LIT>", ">", "D", ";", "let", "Pattern", "=", "pattern", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "XT", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,704

[ "}" ]

[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

621,705

[ "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";" ]

[ "if", "(", "ExtType", "==", "ISD", "::", "NON_EXTLOAD", ")", "Opcode", "=", "IsPre", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "ExtType", "==", "ISD", "::", "SEXTLOAD", ")", "Opcode", "=", "IsPre", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "{", "Opcode", "=", "IsPre", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "InsertTo64", "=", "true", ";", "DstVT", "=", "MVT", "::", "i32", ";", "}", "}", "else", "if", "(", "VT", "==", "MVT", "::", "i16", ")", "{", "if", "(", "ExtType", "==", "ISD", "::", "SEXTLOAD", ")", "{", "if", "(", "DstVT", "==", "MVT", "::", "i64", ")", "Opcode", "=", "IsPre", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "Opcode", "=", "IsPre", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "{", "Opcode", "=", "IsPre", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "InsertTo64", "=", "DstVT", "==", "MVT", "::", "i64", ";", "DstVT", "=", "MVT", "::", "i32", ";", "}", "}", "else", "if", "(", "VT", "==", "MVT", "::", "i8", ")", "{", "if", "(", "ExtType", "==", "ISD", "::", "SEXTLOAD", ")", "{", "if", "(", "DstVT", "==", "MVT", "::", "i64", ")", "Opcode", "=", "IsPre", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "Opcode", "=", "IsPre", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "{", "Opcode", "=", "IsPre", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "InsertTo64", "=", "DstVT", "==", "MVT", "::", "i64", ";", "DstVT", "=", "MVT", "::", "i32", ";", "}", "}", "else", "if", "(", "VT", "==", "MVT", "::", "f32", ")", "{", "Opcode", "=", "IsPre", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "VT", "==", "MVT", "::", "f64", "||", "VT", ".", "is64BitVector", "(", ")", ")", "{", "Opcode", "=", "IsPre", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "VT", ".", "is128BitVector", "(", ")", ")", "{", "Opcode", "=", "IsPre", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "return", "nullptr", ";", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

621,706

[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";" ]

[ "void", "ARMFrameLowering", "::", "emitPopInst", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "unsigned", "LdmOpc", ",", "unsigned", "LdrOpc", ",", "bool", "isVarArg", ",", "bool", "NoGap", ",", "bool", "(", "*", "Func", ")", "(", "unsigned", ",", "bool", ")", ",", "unsigned", "NumAlignedDPRCS2Regs", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "ARMFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "DebugLoc", "DL", ";", "bool", "isTailCall", "=", "false", ";", "bool", "isInterrupt", "=", "false", ";", "bool", "isTrap", "=", "false", ";", "if", "(", "MBB", ".", "end", "(", ")", "!=", "MI", ")", "{", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "RetOpcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "isTailCall", "=", "(", "RetOpcode", "==", "ARM", "::", "TCRETURNdi", "||", "RetOpcode", "==", "ARM", "::", "TCRETURNri", ")", ";", "isInterrupt", "=", "RetOpcode", "==", "ARM", "::", "SUBS_PC_LR", "||", "RetOpcode", "==", "ARM", "::", "t2SUBS_PC_LR", ";", "isTrap", "=", "RetOpcode", "==", "ARM", "::", "TRAP", "||", "RetOpcode", "==", "ARM", "::", "TRAPNaCl", "||", "RetOpcode", "==", "ARM", "::", "tTRAP", ";", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "<NUM_LIT>", ")", "{", "unsigned", "LastReg", "=", "<NUM_LIT>", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetDarwin", "(", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "ARM", "::", "D8", "&&", "Reg", "<", "ARM", "::", "D8", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "ARM", "::", "LR", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "!", "isTrap", "&&", "STI", ".", "hasV5TOps", "(", ")", ")", "{", "if", "(", "MBB", ".", "succ_empty", "(", ")", ")", "{", "Reg", "=", "ARM", "::", "PC", ";", "DeleteRet", "=", "true", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "ARM", "::", "t2LDMIA_RET", ":", "ARM", "::", "LDMIA_RET", ";", "}", "else", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "ARM", "::", "t2LDMIA_UPD", ":", "ARM", "::", "LDMIA_UPD", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "<NUM_LIT>", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "<NUM_LIT>", "||", "LdrOpc", "==", "<NUM_LIT>", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "ARM", "::", "SP", ")", ".", "addReg", "(", "ARM", "::", "SP", ")", ")", ";" ]

GCC

mips

MD

stmt_completion

CPU

621,707

[ "]", ")" ]

[ "(", "define_mode_iterator", "MSA_W", "[", "V4SI", "V4SF" ]

LLVM

Mips

CPP

stmt_completion

CPU

621,708

[ ")", ")", "{" ]

[ "unsigned", "ATReg", "=", "<NUM_LIT>", ";", "bool", "LoadedOffsetInAT", "=", "false", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "OffsetValue", "+", "<NUM_LIT>", ")", "||", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "OffsetValue", ")", ")", "{", "ATReg", "=", "getATReg", "(", "IDLoc", ")", ";", "if", "(", "!", "ATReg", ")", "return", "true", ";", "LoadedOffsetInAT", "=", "true", ";", "warnIfNoMacro", "(", "IDLoc", ")", ";", "if", "(", "loadImmediate", "(", "OffsetValue", ",", "ATReg", ",", "Mips", "::", "NoRegister", ",", "!", "ABI", ".", "ArePtrs64bit", "(", ")", ",", "true", ",", "IDLoc", ",", "Instructions", ")", ")", "return", "true", ";", "if", "(", "SrcReg", "!=", "Mips", "::", "ZERO", "&&", "SrcReg", "!=", "Mips", "::", "ZERO_64", ")", "createAddu", "(", "ATReg", ",", "ATReg", ",", "SrcReg", ",", "ABI", ".", "ArePtrs64bit", "(", ")", ",", "Instructions", ")", ";", "}", "unsigned", "FinalSrcReg", "=", "LoadedOffsetInAT", "?", "ATReg", ":", "SrcReg", ";", "int64_t", "LeftLoadOffset", "=", "<NUM_LIT>", ",", "RightLoadOffset", "=", "<NUM_LIT>", ";", "if", "(", "isLittle", "(" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

621,709

[ ";" ]

[ "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "getWavesPerEU", "(", ")", "const", "{", "return", "WavesPerEU" ]

GCC

sparc

MD

next_suggestion

CPU

621,710

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

i386

CPP

next_suggestion

CPU

621,711

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_packus_epi32", "(", "_", "_", "mmask8", "_", "_", "M", ",", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_packusdw128_mask", "(", "(", "_", "_", "v4si", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_", "_", "B", ",", "(", "_", "_", "v8hi", ")", "_", "mm_avx512_setzero_si128", "(", ")", ",", "_", "_", "M", ")", ";" ]

GCC

arm

CPP

next_suggestion

CPU

621,712

[ "}" ]

[ "union", "{", "uint32x4x3_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ci", "_", "_", "o", ";", "}", "_", "_", "bu", "=", "{", "_", "_", "b", "}", ";", "_", "_", "builtin_neon_vst3_lanev4si", "(", "(", "_", "_", "builtin_neon_si", "*", ")", "_", "_", "a", ",", "_", "_", "bu", ".", "_", "_", "o", ",", "_", "_", "c", ")", ";" ]

GCC

s390

CPP

stmt_completion

MPU

621,713

[ ")", ";" ]

[ "int", "part_bits", "=", "GET_MODE_BITSIZE", "(", "mode", ")", ";", "unsigned", "HOST_WIDE_INT", "part_mask", "=", "(", "HOST_WIDE_INT_1U", "<<", "part_bits", ")", "-", "<NUM_LIT>", ";", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "max_parts", ";", "i", "++", ")", "{", "if", "(", "i", "==", "<NUM_LIT>", ")", "value", "=", "UINTVAL", "(", "op", ")", ";", "else", "value", ">>=", "part_bits", ";", "if", "(", "(", "value", "&", "part_mask", ")", "!=", "(", "def", "&", "part_mask", ")", ")", "return", "value", "&", "part_mask", ";", "}", "gcc_unreachable", "(" ]

LLVM

AArch64

CPP

code_generation

CPU

621,714

[ "void", "AArch64CallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "const", "DataLayout", "&", "DL", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "SplitArgTy", "&", "PerformArgSplit", ")", "const", "{", "const", "AArch64TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "AArch64TargetLowering", ">", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "OrigArg", ".", "Ty", "->", "getContext", "(", ")", ";", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "SplitVTs", ";", "SmallVector", "<", "uint64_t", ",", "<NUM_LIT>", ">", "Offsets", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "&", "Offsets", ",", "<NUM_LIT>", ")", ";", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Reg", ",", "SplitVTs", "[", "<NUM_LIT>", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "OrigArg", ".", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}", "unsigned", "FirstRegIdx", "=", "SplitArgs", ".", "size", "(", ")", ";", "for", "(", "auto", "SplitVT", ":", "SplitVTs", ")", "{", "Type", "*", "SplitTy", "=", "SplitVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "SplitArgs", ".", "push_back", "(", "ArgInfo", "{", "MRI", ".", "createGenericVirtualRegister", "(", "getLLTForType", "(", "*", "SplitTy", ",", "DL", ")", ")", ",", "SplitTy", ",", "OrigArg", ".", "Flags", ",", "OrigArg", ".", "IsFixed", "}", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Offsets", ".", "size", "(", ")", ";", "++", "i", ")", "PerformArgSplit", "(", "SplitArgs", "[", "FirstRegIdx", "+", "i", "]", ".", "Reg", ",", "Offsets", "[", "i", "]", "*", "<NUM_LIT>", ")", ";", "}" ]

[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,715

[ "let", "CextOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

621,716

[ "flag_unsafe_math_optimizations", ")" ]

[ "{", "if", "(", "<", "MODE", ">", "mode", "=", "=", "SFmode", "&", "&", "TARGET_RECIP_PRECISION", "&", "&", "RS6000_RECIP_HAVE_RSQRTE_P", "(", "<", "MODE", ">", "mode", ")", "&", "&", "!", "optimize_function_for_size_p", "(", "cfun", ")", "&", "&", "flag_finite_math_only", "&", "&", "!", "flag_trapping_math", "&", "&" ]

GCC

rs6000

MD

next_suggestion

CPU

621,717

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]

[ "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "GPR", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "which_alternative", "=", "=", "<NUM_LIT>", ")", "return", "rs6000_insn_for_and_mask", "(", "<", "MODE", ">", "mode", ",", "operands", ",", "true", ")", "else", "return", "<STR_LIT>", "}", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "and", ":", "GPR", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "compare", ":", "CC", "(", "match_dup", "<NUM_LIT>", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

621,718

[ "<NUM_LIT>", ";" ]

[ "def", "A2_vaddws", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_a56825", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

LLVM

ARM64

TD

next_suggestion

CPU

621,719

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "ext", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "ext", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

frv

CPP

code_generation

VLIW

621,720

[ "static", "void", "frv_option_override", "(", "void", ")", "{", "int", "regno", ";", "unsigned", "int", "i", ";", "target_flags", "|=", "(", "frv_default_flags_for_cpu", "(", ")", "&", "~", "target_flags_explicit", ")", ";", "if", "(", "TARGET_LIBPIC", ")", "{", "if", "(", "!", "flag_pic", ")", "flag_pic", "=", "<NUM_LIT>", ";", "if", "(", "!", "OPTION_SET_P", "(", "g_switch_value", ")", ")", "{", "g_switch_value", "=", "<NUM_LIT>", ";", "}", "}", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "{", "enum", "reg_class", "rclass", ";", "if", "(", "GPR_P", "(", "regno", ")", ")", "{", "int", "gpr_reg", "=", "regno", "-", "GPR_FIRST", ";", "if", "(", "gpr_reg", "==", "GR8_REG", ")", "rclass", "=", "GR8_REGS", ";", "else", "if", "(", "gpr_reg", "==", "GR9_REG", ")", "rclass", "=", "GR9_REGS", ";", "else", "if", "(", "gpr_reg", "==", "GR14_REG", ")", "rclass", "=", "FDPIC_FPTR_REGS", ";", "else", "if", "(", "gpr_reg", "==", "FDPIC_REGNO", ")", "rclass", "=", "FDPIC_REGS", ";", "else", "if", "(", "(", "gpr_reg", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "rclass", "=", "QUAD_REGS", ";", "else", "if", "(", "(", "gpr_reg", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "rclass", "=", "EVEN_REGS", ";", "else", "rclass", "=", "GPR_REGS", ";", "}", "else", "if", "(", "FPR_P", "(", "regno", ")", ")", "{", "int", "fpr_reg", "=", "regno", "-", "GPR_FIRST", ";", "if", "(", "(", "fpr_reg", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "rclass", "=", "QUAD_FPR_REGS", ";", "else", "if", "(", "(", "fpr_reg", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "rclass", "=", "FEVEN_REGS", ";", "else", "rclass", "=", "FPR_REGS", ";", "}", "else", "if", "(", "regno", "==", "LR_REGNO", ")", "rclass", "=", "LR_REG", ";", "else", "if", "(", "regno", "==", "LCR_REGNO", ")", "rclass", "=", "LCR_REG", ";", "else", "if", "(", "ICC_P", "(", "regno", ")", ")", "rclass", "=", "ICC_REGS", ";", "else", "if", "(", "FCC_P", "(", "regno", ")", ")", "rclass", "=", "FCC_REGS", ";", "else", "if", "(", "ICR_P", "(", "regno", ")", ")", "rclass", "=", "ICR_REGS", ";", "else", "if", "(", "FCR_P", "(", "regno", ")", ")", "rclass", "=", "FCR_REGS", ";", "else", "if", "(", "ACC_P", "(", "regno", ")", ")", "{", "int", "r", "=", "regno", "-", "ACC_FIRST", ";", "if", "(", "(", "r", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "rclass", "=", "QUAD_ACC_REGS", ";", "else", "if", "(", "(", "r", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "rclass", "=", "EVEN_ACC_REGS", ";", "else", "rclass", "=", "ACC_REGS", ";", "}", "else", "if", "(", "ACCG_P", "(", "regno", ")", ")", "rclass", "=", "ACCG_REGS", ";", "else", "rclass", "=", "NO_REGS", ";", "regno_reg_class", "[", "regno", "]", "=", "rclass", ";", "}", "if", "(", "!", "OPTION_SET_P", "(", "g_switch_value", ")", "&&", "!", "TARGET_LIBPIC", ")", "g_switch_value", "=", "SDATA_DEFAULT_SIZE", ";", "if", "(", "flag_pic", "||", "TARGET_FDPIC", ")", "targetm", ".", "asm_out", ".", "unaligned_op", ".", "si", "=", "<NUM_LIT>", ";", "if", "(", "(", "target_flags_explicit", "&", "MASK_LINKED_FP", ")", "==", "<NUM_LIT>", ")", "target_flags", "|=", "MASK_LINKED_FP", ";", "if", "(", "(", "target_flags_explicit", "&", "MASK_OPTIMIZE_MEMBAR", ")", "==", "<NUM_LIT>", ")", "target_flags", "|=", "MASK_OPTIMIZE_MEMBAR", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "frv_unit_names", ")", ";", "i", "++", ")", "frv_unit_codes", "[", "i", "]", "=", "get_cpu_unit_code", "(", "frv_unit_names", "[", "i", "]", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "frv_type_to_unit", ")", ";", "i", "++", ")", "frv_type_to_unit", "[", "i", "]", "=", "ARRAY_SIZE", "(", "frv_unit_codes", ")", ";", "init_machine_status", "=", "frv_init_machine_status", ";", "}" ]

[ "Implement", "TARGET_OPTION_OVERRIDE", "." ]

GCC

i386

MD

program_repair

CPU

621,721

[ "<FIXS>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "DImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "emit_insn", "(", "gen_", "insn", ">", "<NUM_LIT>", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "}", "<FIXE>" ]

[ "emit_insn", "(", "gen_ix86_", "insn", ">", "di3_doubleword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "else", "if", "(", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "&", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "<NUM_LIT>", ")", "<BUGS>", "emit_insn", "(", "gen_", "insn", ">", "<NUM_LIT>", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<BUGE>", "elseFAIL" ]

LLVM

ARM

CPP

next_suggestion

CPU

621,722

[ "}" ]

[ "case", "Instruction", "::", "Br", ":", "case", "Instruction", "::", "Switch", ":", "return", "true", ";", "case", "Instruction", "::", "PHI", ":", "case", "Instruction", "::", "Select", ":", "case", "Instruction", "::", "Ret", ":", "case", "Instruction", "::", "Load", ":", "case", "Instruction", "::", "Trunc", ":", "case", "Instruction", "::", "BitCast", ":", "return", "isSupportedType", "(", "I", ")", ";", "case", "Instruction", "::", "ZExt", ":", "return", "isSupportedType", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Instruction", "::", "ICmp", ":", "if", "(", "isa", "<", "PointerType", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ")", "return", "true", ";", "return", "EqualTypeSize", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Instruction", "::", "Call", ":", "{", "auto", "*", "Call", "=", "cast", "<", "CallInst", ">", "(", "I", ")", ";", "return", "isSupportedType", "(", "Call", ")", "&&", "Call", "->", "hasRetAttr", "(", "Attribute", "::", "AttrKind", "::", "ZExt", ")", ";" ]

GCC

moxie

MD

stmt_completion

CPU

621,723

[ ")", ")", ")" ]

[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]

GCC

alpha

MD

stmt_completion

MPU

621,724

[ "<STR_LIT>", ")" ]

[ "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref" ]

GCC

arm

MD

stmt_completion

CPU

621,725

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

621,726

[ "auto", "SA", "=", "DFG", ".", "addr", "<", "StmtNode", "*", ">", "(", "N", ")", ";" ]

[ "NodeAddr", "<", "StmtNode", "*", ">", "SA", "=", "TA", ";", "for", "(", "NodeAddr", "<", "RefNode", "*", ">", "RA", ":", "SA", ".", "Addr", "->", "members", "(", "DFG", ")", ")", "{", "R2I", ".", "insert", "(", "std", "::", "make_pair", "(", "RA", ".", "Id", ",", "SA", ".", "Id", ")", ")", ";", "if", "(", "DFG", ".", "IsDef", "(", "RA", ")", "&&", "DeadNodes", ".", "count", "(", "RA", ".", "Id", ")", ")", "if", "(", "!", "DeadInstrs", ".", "count", "(", "SA", ".", "Id", ")", ")", "PartlyDead", ".", "insert", "(", "SA", ".", "Id", ")", ";", "}", "}", "}", "SetVector", "<", "NodeId", ">", "Remove", "=", "DeadInstrs", ";", "bool", "Changed", "=", "false", ";", "for", "(", "NodeId", "N", ":", "PartlyDead", ")", "{" ]

LLVM

AArch64

CPP

program_repair

CPU

621,727

[ "<FIXS>", "unsigned", "ElementWidth", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MCContext", "&", "Ctx", ")", "{", "<FIXE>", "<FIXS>", "switch", "(", "ElementWidth", ")", "{", "case", "<NUM_LIT>", ":", "Op", "->", "VectorList", ".", "ElementKind", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Op", "->", "VectorList", ".", "ElementKind", "=", "'", "b", "'", ";", "break", ";", "case", "<NUM_LIT>", ":", "Op", "->", "VectorList", ".", "ElementKind", "=", "'", "h", "'", ";", "break", ";", "case", "<NUM_LIT>", ":", "Op", "->", "VectorList", ".", "ElementKind", "=", "'", "s", "'", ";", "break", ";", "case", "<NUM_LIT>", ":", "Op", "->", "VectorList", ".", "ElementKind", "=", "'", "d", "'", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported elementwidth", "<STR_LIT>", ")", ";", "}", "<FIXE>" ]

[ "static", "std", "::", "unique_ptr", "AArch64Operand", ">", "CreateVectorList", "(", "unsigned", "RegNum", ",", "unsigned", "Count", ",", "unsigned", "NumElements", ",", "<BUGS>", "char", "ElementKind", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MCContext", "&", "Ctx", ")", "{", "<BUGE>", "auto", "Op", "=", "make_unique", "AArch64Operand", ">", "(", "k_VectorList", ",", "Ctx", ")", ";", "Op", "->", "VectorList", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "VectorList", ".", "Count", "=", "Count", ";", "Op", "->", "VectorList", ".", "NumElements", "=", "NumElements", ";", "<BUGS>", "Op", "->", "VectorList", ".", "ElementKind", "=", "ElementKind", ";", "<BUGE>", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op", ";" ]

GCC

arm

CPP

next_suggestion

CPU

621,728

[ "}" ]

[ "nb_regs", "=", "j", "-", "i", ";", "par", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "nb_regs", "+", "<NUM_LIT>", ")", ")", ";", "vunspec_vec", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "gen_int_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ")", ";", "vunspec", "=", "gen_rtx_UNSPEC_VOLATILE", "(", "SImode", ",", "vunspec_vec", ",", "VUNSPEC_VSCCLRM_VPR", ")", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "vunspec", ";", "start_sequence", "(", ")", ";", "for", "(", "k", "=", "<NUM_LIT>", ",", "j", "=", "i", ";", "j", "<=", "maxregno", "&&", "k", "<", "nb_regs", "+", "<NUM_LIT>", ";", "j", "++", ")", "{", "if", "(", "!", "bitmap_bit_p", "(", "to_clear_bitmap", ",", "j", ")", ")", "continue", ";", "reg", "=", "gen_rtx_REG", "(", "SFmode", ",", "j", ")", ";", "set", "=", "gen_rtx_SET", "(", "reg", ",", "const0_rtx", ")", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "k", "++", ")", "=", "set", ";", "emit_use", "(", "reg", ")", ";", "}", "use_seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "emit_insn_after", "(", "use_seq", ",", "emit_insn", "(", "par", ")", ")", ";", "}", "bitmap_clear", "(", "core_regs_bitmap", ")", ";", "bitmap_set_range", "(", "core_regs_bitmap", ",", "R0_REGNUM", ",", "IP_REGNUM", "-", "R0_REGNUM", "+", "<NUM_LIT>", ")", ";", "bitmap_and", "(", "to_clear_core_bitmap", ",", "to_clear_bitmap", ",", "core_regs_bitmap", ")", ";", "gcc_assert", "(", "!", "bitmap_empty_p", "(", "to_clear_core_bitmap", ")", ")", ";", "if", "(", "bitmap_empty_p", "(", "to_clear_core_bitmap", ")", ")", "return", ";", "nb_regs", "=", "bitmap_count_bits", "(", "to_clear_core_bitmap", ")", ";", "par", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "nb_regs", "+", "<NUM_LIT>", ")", ")", ";", "start_sequence", "(", ")", ";", "for", "(", "j", "=", "<NUM_LIT>", ",", "i", "=", "minregno", ";", "j", "<", "nb_regs", ";", "i", "++", ")", "{", "if", "(", "!", "bitmap_bit_p", "(", "to_clear_core_bitmap", ",", "i", ")", ")", "continue", ";", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "i", ")", ";", "set", "=", "gen_rtx_SET", "(", "reg", ",", "const0_rtx", ")", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "j", "++", ")", "=", "set", ";", "emit_use", "(", "reg", ")", ";", "}", "vunspec_vec", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "gen_int_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ")", ";", "vunspec", "=", "gen_rtx_UNSPEC_VOLATILE", "(", "SImode", ",", "vunspec_vec", ",", "VUNSPEC_CLRM_APSR", ")", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "j", "++", ")", "=", "vunspec", ";", "rtx", "ccreg", "=", "gen_rtx_REG", "(", "CCmode", ",", "CC_REGNUM", ")", ";", "rtx", "clobber", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "ccreg", ")", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "j", ")", "=", "clobber", ";", "use_seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "emit_insn_after", "(", "use_seq", ",", "emit_insn", "(", "par", ")", ")", ";", "}", "else", "{", "if", "(", "clearing_regno", "<=", "maxregno", "&&", "bitmap_bit_p", "(", "to_clear_bitmap", ",", "clearing_regno", ")", ")", "{", "emit_move_insn", "(", "clearing_reg", ",", "const0_rtx", ")", ";", "emit_use", "(", "clearing_reg", ")", ";", "bitmap_clear_bit", "(", "to_clear_bitmap", ",", "clearing_regno", ")", ";", "}", "for", "(", "regno", "=", "minregno", ";", "regno", "<=", "maxregno", ";", "regno", "++", ")", "{", "if", "(", "!", "bitmap_bit_p", "(", "to_clear_bitmap", ",", "regno", ")", ")", "continue", ";", "if", "(", "IS_VFP_REGNUM", "(", "regno", ")", ")", "{", "if", "(", "TARGET_VFP_DOUBLE", "&&", "VFP_REGNO_OK_FOR_DOUBLE", "(", "regno", ")", "&&", "bitmap_bit_p", "(", "to_clear_bitmap", ",", "regno", "+", "<NUM_LIT>", ")", ")", "{", "emit_move_insn", "(", "gen_rtx_REG", "(", "DFmode", ",", "regno", ")", ",", "CONST1_RTX", "(", "DFmode", ")", ")", ";", "emit_use", "(", "gen_rtx_REG", "(", "DFmode", ",", "regno", ")", ")", ";", "regno", "++", ";", "}", "else", "{", "emit_move_insn", "(", "gen_rtx_REG", "(", "SFmode", ",", "regno", ")", ",", "CONST1_RTX", "(", "SFmode", ")", ")", ";", "emit_use", "(", "gen_rtx_REG", "(", "SFmode", ",", "regno", ")", ")", ";", "}", "}", "else", "{", "emit_move_insn", "(", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ",", "clearing_reg", ")", ";", "emit_use", "(", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ")", ";", "}", "}", "}" ]

GCC

i386

CPP

stmt_completion

CPU

621,729

[ "_", "mm256_cvtusepi64_epi32", "(", "_", "_", "m256i", "_", "_", "A", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")" ]

LLVM

AArch64

TD

stmt_completion

CPU

621,730

[ "ZPR64", ">", ";" ]

[ "def", "_D", ":", "sve_int_mlas_vvv_pred", "<", "<NUM_LIT>", ",", "opc", ",", "asm", "," ]

GCC

xtensa

CPP

stmt_completion

MPU

621,731

[ "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";" ]

[ "regno", "-=", "BR_REG_FIRST", ";", "first", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "FP_REG_P", "(", "regno", ")", ")", "{", "regno", "-=", "FP_REG_FIRST", ";", "first", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "ACC_REG_P", "(", "regno", ")", ")", "{", "first", "=", "<NUM_LIT>", ";", "regno", "=", "<NUM_LIT>", ";", "}", "if", "(", "first", "==", "-" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

621,732

[ "Alignment", ",", "MDSources", ")", ";" ]

[ "assert", "(", "HVC", ".", "HST", ".", "isTypeForHVX", "(", "ValTy", ")", "&&", "<STR_LIT>", "Predicates 'scalar' vector loads not yet supported", "<STR_LIT>", ")", ";", "assert", "(", "Predicate", ")", ";", "assert", "(", "!", "Predicate", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "<STR_LIT>", "Expectning scalar predicate", "<STR_LIT>", ")", ";", "assert", "(", "HVC", ".", "getSizeOf", "(", "ValTy", ",", "HVC", ".", "Alloc", ")", "%", "Alignment", "==", "<NUM_LIT>", ")", ";", "if", "(", "HVC", ".", "isFalse", "(", "Predicate", ")", ")", "return", "UndefValue", "::", "get", "(", "ValTy", ")", ";", "if", "(", "HVC", ".", "isTrue", "(", "Predicate", ")", ")", "return", "createSimpleLoad", "(", "Builder", ",", "ValTy", ",", "Ptr", "," ]

LLVM

SPIRV

CPP

stmt_completion

Virtual ISA

621,733

[ ")", ";" ]

[ "return", "BitVector", "(", "getNumRegs", "(", ")" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

621,734

[ "if", "(", "!", "shouldCombineMemoryType", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";" ]

[ "unsigned", "AS", "=", "LN", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMisalignedMemoryAccesses", "(", "VT", ",", "AS", ",", "Alignment", ",", "LN", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "&", "IsFast", ")", ")", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "SplitVectorLoad", "(", "SDValue", "(", "LN", ",", "<NUM_LIT>", ")", ",", "DAG", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ";", "std", "::", "tie", "(", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", "=", "expandUnalignedLoad", "(", "LN", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "if", "(", "!", "IsFast", ")", "return", "SDValue", "(", ")", ";", "}" ]

GCC

arm

MD

next_suggestion

CPU

621,735

[ "}" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "rtx", "apsr", "=", "gen_reg_rtx", "(", "SImode", ")", "emit_insn", "(", "gen_arm_get_apsr", "(", "apsr", ")", ")", "rtx", "to_insert", "=", "gen_reg_rtx", "(", "SImode", ")", "if", "(", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "emit_move_insn", "(", "to_insert", ",", "operands", "[", "<NUM_LIT>", "]", "=", "=", "CONST0_RTX", "(", "SImode", ")", "?", "CONST0_RTX", "(", "SImode", ")", ":", "CONST1_RTX", "(", "SImode", ")", ")", "else", "{", "rtx", "cmp", "=", "gen_rtx_NE", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "CONST0_RTX", "(", "SImode", ")", ")", "emit_insn", "(", "gen_cstoresi4", "(", "to_insert", ",", "cmp", ",", "operands", "[", "<NUM_LIT>", "]", ",", "CONST0_RTX", "(", "SImode", ")", ")", ")", "}", "emit_insn", "(", "gen_insv", "(", "apsr", ",", "CONST1_RTX", "(", "SImode", ")", ",", "gen_int_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ",", "to_insert", ")", ")", "emit_insn", "(", "gen_arm_set_apsr", "(", "apsr", ")", ")", "DONE" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,736

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

GCC

rs6000

CPP

code_generation

CPU

621,737

[ "pad_direction", "rs6000_function_arg_padding", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "!", "AGGREGATE_PADDING_FIXED", ")", "{", "if", "(", "BYTES_BIG_ENDIAN", ")", "{", "HOST_WIDE_INT", "size", "=", "<NUM_LIT>", ";", "if", "(", "mode", "==", "BLKmode", ")", "{", "if", "(", "type", "&&", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "==", "INTEGER_CST", ")", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "}", "else", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "size", "==", "<NUM_LIT>", "||", "size", "==", "<NUM_LIT>", "||", "size", "==", "<NUM_LIT>", ")", "return", "PAD_DOWNWARD", ";", "}", "return", "PAD_UPWARD", ";", "}", "if", "(", "AGGREGATES_PAD_UPWARD_ALWAYS", ")", "{", "if", "(", "type", "!=", "<NUM_LIT>", "&&", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "return", "PAD_UPWARD", ";", "}", "return", "default_function_arg_padding", "(", "mode", ",", "type", ")", ";", "}" ]

[ "Implement", "TARGET_FUNCTION_ARG_PADDING", ".", "For", "the", "AIX", "ABI", "structs", "are", "always", "stored", "left", "shifted", "in", "their", "argument", "slot", "." ]

LLVM

X86

CPP

stmt_completion

CPU

621,738

[ ".", "getMachineFunction", "(", ")", ")", ";" ]

[ "SDValue", "X86TargetLowering", "::", "LowerFRAMEADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setFrameAddressIsTaken", "(", "true", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "const", "X86RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "X86RegisterInfo", "*", ">", "(", "DAG", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "unsigned", "FrameReg", "=", "RegInfo", "->", "getPtrSizedFrameRegister", "(", "DAG" ]

LLVM

Mips

CPP

next_suggestion

CPU

621,739

[ "}" ]

[ "MipsABIInfo", "ABI", "=", "static_cast", "<", "const", "MipsTargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ".", "getABI", "(", ")", ";", "const", "MipsRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "MipsRegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "int", "MinCSFI", "=", "<NUM_LIT>", ";", "int", "MaxCSFI", "=", "-", "<NUM_LIT>", ";", "if", "(", "CSI", ".", "size", "(", ")", ")", "{", "MinCSFI", "=", "CSI", "[", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ";", "MaxCSFI", "=", "CSI", "[", "CSI", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ";", "}", "bool", "EhDataRegFI", "=", "MipsFI", "->", "isEhDataRegFI", "(", "FrameIndex", ")", ";", "bool", "IsISRRegFI", "=", "MipsFI", "->", "isISRRegFI", "(", "FrameIndex", ")", ";", "unsigned", "FrameReg", ";", "if", "(", "(", "FrameIndex", ">=", "MinCSFI", "&&", "FrameIndex", "<=", "MaxCSFI", ")", "||", "EhDataRegFI", "||", "IsISRRegFI", ")", "FrameReg", "=", "ABI", ".", "GetStackPtr", "(", ")", ";", "else", "if", "(", "RegInfo", "->", "hasStackRealignment", "(", "MF", ")", ")", "{", "if", "(", "MFI", ".", "hasVarSizedObjects", "(", ")", "&&", "!", "MFI", ".", "isFixedObjectIndex", "(", "FrameIndex", ")", ")", "FrameReg", "=", "ABI", ".", "GetBasePtr", "(", ")", ";", "else", "if", "(", "MFI", ".", "isFixedObjectIndex", "(", "FrameIndex", ")", ")", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "else", "FrameReg", "=", "ABI", ".", "GetStackPtr", "(", ")", ";", "}", "else", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "bool", "IsKill", "=", "false", ";", "int64_t", "Offset", ";", "Offset", "=", "SPOffset", "+", "(", "int64_t", ")", "StackSize", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "Offset : ", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", "<<", "<STR_LIT>", "<--------->\\n", "<STR_LIT>", ")", ";", "if", "(", "!", "MI", ".", "isDebugValue", "(", ")", ")", "{", "unsigned", "OffsetBitSize", "=", "getLoadStoreOffsetSizeInBits", "(", "MI", ".", "getOpcode", "(", ")", ",", "MI", ".", "getOperand", "(", "OpNo", "-", "<NUM_LIT>", ")", ")", ";", "const", "Align", "OffsetAlign", "(", "getLoadStoreOffsetAlign", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", ";", "if", "(", "OffsetBitSize", "<", "<NUM_LIT>", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "&&", "(", "!", "isIntN", "(", "OffsetBitSize", ",", "Offset", ")", "||", "!", "isAligned", "(", "OffsetAlign", ",", "Offset", ")", ")", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "II", "->", "getDebugLoc", "(", ")", ";", "const", "TargetRegisterClass", "*", "PtrRC", "=", "ABI", ".", "ArePtrs64bit", "(", ")", "?", "&", "Mips", "::", "GPR64RegClass", ":", "&", "Mips", "::", "GPR32RegClass", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "Register", "Reg", "=", "RegInfo", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "const", "MipsSEInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "MipsSEInstrInfo", "*", ">", "(", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "ABI", ".", "GetPtrAddiuOp", "(", ")", ")", ",", "Reg", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "Offset", ")", ";", "FrameReg", "=", "Reg", ";", "Offset", "=", "<NUM_LIT>", ";", "IsKill", "=", "true", ";", "}", "else", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "II", "->", "getDebugLoc", "(", ")", ";", "unsigned", "NewImm", "=", "<NUM_LIT>", ";", "const", "MipsSEInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "MipsSEInstrInfo", "*", ">", "(", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "unsigned", "Reg", "=", "TII", ".", "loadImmediate", "(", "Offset", ",", "MBB", ",", "II", ",", "DL", ",", "OffsetBitSize", "==", "<NUM_LIT>", "?", "&", "NewImm", ":", "nullptr", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "ABI", ".", "GetPtrAdduOp", "(", ")", ")", ",", "Reg", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ";", "FrameReg", "=", "Reg", ";", "Offset", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "NewImm", ")", ";", "IsKill", "=", "true", ";", "}", "}", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "IsKill", ")", ";", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

621,740

[ "<STR_LIT>", ";" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=" ]

LLVM

ARM64

TD

stmt_completion

CPU

621,741

[ "(", "IMPLICIT_DEF", ")", ")", ",", "(", "LDRSro", "ro_indexed32", ":", "$", "addr", ")", ",", "ssub", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "f64", "(", "uint_to_fp", "(", "i32", "(", "load", "ro_indexed32", ":", "$", "addr", ")", ")", ")", ")", ",", "(", "UCVTFv1i64", "(", "INSERT_SUBREG", "(", "f64" ]

LLVM

AArch64

TD

next_suggestion

CPU

621,742

[ "}" ]

[ "def", "KryoWrite_4cyc_LS_266ln", ":", "SchedWriteRes", "<", "[", "KryoUnitLS", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

GCC

aarch64

MD

stmt_completion

CPU

621,743

[ ")", "=", "=", "SCRATCH", ")" ]

[ "(", "define_insn_and_split", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SVE_ALL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_duplicate", ":", "SVE_ALL", "(", "match_operand", ":", "<", "VEL", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "<", "VPRED", ">", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]" ]

LLVM

Hexagon

TD

stmt_completion

DSP

621,744

[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]

LLVM

AArch64

TD

stmt_completion

CPU

621,745

[ "<STR_LIT>", ";" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=" ]

GCC

i386

CPP

next_suggestion

CPU

621,746

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_fixupimm_pd", "(", "_", "_", "m128d", "_", "_", "A", ",", "_", "_", "m128d", "_", "_", "B", ",", "_", "_", "m128i", "_", "_", "C", ",", "const", "int", "_", "_", "imm", ")", "{", "return", "(", "_", "_", "m128d", ")", "_", "_", "builtin_ia32_fixupimmpd128_mask", "(", "(", "_", "_", "v2df", ")", "_", "_", "A", ",", "(", "_", "_", "v2df", ")", "_", "_", "B", ",", "(", "_", "_", "v2di", ")", "_", "_", "C", ",", "_", "_", "imm", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

621,747

[ ",", "TII", "(", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ")", ",", "Helper", "(", "Helper", ")", "{", "}" ]

[ "AMDGPURegBankCombinerHelper", "(", "MachineIRBuilder", "&", "B", ",", "CombinerHelper", "&", "Helper", ")", ":", "B", "(", "B", ")", ",", "MF", "(", "B", ".", "getMF", "(", ")", ")", ",", "MRI", "(", "*", "B", ".", "getMRI", "(", ")", ")", ",", "Subtarget", "(", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ")", ",", "RBI", "(", "*", "Subtarget", ".", "getRegBankInfo", "(", ")", ")", ",", "TRI", "(", "*", "Subtarget", ".", "getRegisterInfo", "(", ")", ")" ]

LLVM

Hexagon

CPP

code_generation

DSP

621,748

[ "void", "HexagonInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "I", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Align", ")", ";", "if", "(", "RC", "==", "&", "Hexagon", "::", "IntRegsRegClass", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "LDriw", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "RC", "==", "&", "Hexagon", "::", "DoubleRegsRegClass", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "LDrid", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "RC", "==", "&", "Hexagon", "::", "PredRegsRegClass", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "LDriw_pred", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", "Can't store this register to stack slot", "<STR_LIT>", ")", ";", "}", "}" ]

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

LLVM

PowerPC

CPP

stmt_completion

CPU

621,749

[ ".", "getReg", "(", ")", ";" ]

[ "if", "(", "!", "Op1", ".", "isReg", "(", ")", "||", "!", "Op2", ".", "isReg", "(", ")", ")", "return", "false", ";", "return", "Op1", ".", "getReg", "(", ")", "==", "Op2" ]

LLVM

PIC16

CPP

stmt_completion

MPU

621,750

[ "const", "{" ]

[ "void", "PIC16RegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")" ]

LLVM

X86

TD

stmt_completion

CPU

621,751

[ "$", "src", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "alignednontemporalstore", "(", "v4i32", "VR128", ":", "$", "src", ")", ",", "addr", ":", "$", "dst", ")", ",", "(", "VMOVNTDQmr", "addr", ":", "$", "dst", ",", "VR128", ":" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

621,752

[ "CurrentTop", ";" ]

[ "MachineBasicBlock", "::", "iterator", "getCurrentTop", "(", ")", "{", "return" ]

LLVM

AMDGPU

CPP

program_repair

GPU

621,753

[ "<FIXS>", "OperandMatchResultTy", "AMDGPUAsmParser", "::", "parseSwizzle", "(", "OperandVector", "&", "Operands", ")", "{", "<FIXE>" ]

[ "return", "false", ";", "}", "<BUGS>", "OperandMatchResultTyAMDGPUAsmParser", "::", "parseSwizzleOp", "(", "OperandVector", "&", "Operands", ")", "{", "<BUGE>", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "int64_t", "Imm", "=", "<NUM_LIT>", ";" ]

GCC

avr

CPP

program_repair

MPU

621,754

[ "<FIXS>", "if", "(", "!", "compare_eq_p", "(", "insn", ")", "&&", "!", "compare_diff_p", "(", "insn", ")", ")", "<FIXE>" ]

[ "rtx", "insn", ";", "int", "*", "l", ";", "{", "<BUGS>", "if", "(", "!", "compare_eq_p", "(", "insn", ")", ")", "<BUGE>", "{", "if", "(", "l", ")", "*", "l", "=", "<NUM_LIT>", ";", "return", "AS1", "(", "tst", ",", "%", "D0", ")", ";" ]

GCC

mep

MD

program_repair

CPU

621,755

[ "<FIXS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<FIXE>" ]

[ "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGE>", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")" ]

LLVM

X86

TD

program_repair

CPU

621,756

[ "<FIXS>", "def", ":", "InstRW", "[", "HWWriteResGroup68", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]

[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "HWWriteResGroup68", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", ":", "InstRW", "[", "HWWriteResGroup68", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "HWWriteResGroup68", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "HWWriteResGroup68", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

621,757

[ "(", ")", ";" ]

[ "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineBranchProbabilityInfo", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">" ]

GCC

sh

CPP

program_repair

CPU

621,758

[ "<FIXS>", "while", "(", "(", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", ")", "<FIXE>" ]

[ "&&", "reg_overlap_mentioned_p", "(", "reg", ",", "SET_DEST", "(", "set", ")", ")", ")", "return", "<NUM_LIT>", ";", "<BUGS>", "while", "(", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "<BUGE>", "{", "code", "=", "GET_CODE", "(", "insn", ")", ";" ]

GCC

s390

MD

next_suggestion

MPU

621,759

[ "<STR_LIT>" ]

[ "[", "(", "unspec", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_EXECUTE", ")", "]", ")", "]", "<STR_LIT>" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

621,760

[ "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";" ]

[ "let", "Switches", "=", "sw", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "OutOfSlotData", "=", "<NUM_LIT>", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]

GCC

gcn

MD

stmt_completion

GPU

621,761

[ ")", ")", ")", ")" ]

[ "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]

GCC

lm32

MD

stmt_completion

MPU

621,762

[ ")", ")", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "gtu", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,763

[ "}" ]

[ "def", "L2_loadbzw4_pci", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "s4_2Imm", ":", "$", "Ii", ",", "ModRegs", ":", "$", "Mu2", ")", ",", "<STR_LIT>", ",", "tc_e93a3d71", ",", "TypeLD", ">", ",", "Enc_70b24b", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "CS", "]", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]

GCC

i386

MD

stmt_completion

CPU

621,764

[ ")", "]", ")" ]

[ "[", "(", "V64QI", "<STR_LIT>", ")", "(", "V32QI", "<STR_LIT>", ")", "(", "V16QI", "<STR_LIT>", ")", "(", "V32HI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V4HI", "<STR_LIT>", ")", "(", "V16SI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V8DI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V16SF", "<STR_LIT>", ")", "(", "V8SF", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")", "(", "V8DF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>" ]

LLVM

ARM

TD

stmt_completion

CPU

621,765

[ "<STR_LIT>", ",", "SDTARMVSHUF", ">", ";" ]

[ "def", "NEONvrev16", ":", "SDNode", "<" ]

GCC

arm

MD

stmt_completion

CPU

621,766

[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "SI" ]

GCC

aarch64

MD

stmt_completion

CPU

621,767

[ "]", ")" ]

[ "(", "define_mode_iterator", "VD_I", "[", "V8QI", "V4HI", "V2SI", "DI" ]

GCC

powerpcspe

CPP

next_suggestion

CPU

621,768

[ "result", "|=", "(", "t", "&", "(", "mask", ">>", "c", ")", ")", ";" ]

[ "unsigned", "long", "result", "=", "<NUM_LIT>", "UL", ";", "const", "unsigned", "long", "mask", "=", "<NUM_LIT>", "UL", ";", "unsigned", "long", "m", "=", "_", "_", "M", ";", "unsigned", "long", "c", ",", "t", ";", "unsigned", "long", "p", ";", "p", "=", "<NUM_LIT>", "-", "_", "_", "builtin_popcountl", "(", "_", "_", "M", ")", ";", "while", "(", "m", "!=", "<NUM_LIT>", ")", "{", "c", "=", "_", "_", "builtin_clzl", "(", "m", ")", ";", "t", "=", "_", "_", "X", "<<", "(", "p", "-", "c", ")", ";", "m", "^=", "(", "mask", ">>", "c", ")", ";" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

621,769

[ "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "hasSrcD", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "PredPolarity", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "PredAddress", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "VectorPred", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "PredPolarity", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "PredAddress", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "VectorPred", ";", "bits", "<", "<NUM_LIT>", ">", "srcCIsStoreSrcC", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "srcCIsStoreSrcC", ";", "bits", "<", "<NUM_LIT>", ">", "hasSrcC", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "hasSrcC", ";", "bits", "<", "<NUM_LIT>", ">", "hasSrcD", "=", "<NUM_LIT>", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

621,770

[ "EmitBranchToAt", "(", "BranchAddr", ",", "(", "intptr_t", ")", "Fn", ",", "true", ",", "is64Bit", ")", ";" ]

[ "}", "JCE", ".", "startGVStub", "(", "F", ",", "<NUM_LIT>", "*", "<NUM_LIT>", ")", ";", "intptr_t", "Addr", "=", "(", "intptr_t", ")", "JCE", ".", "getCurrentPCValue", "(", ")", ";", "if", "(", "is64Bit", ")", "{", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "isDarwinABI", "(", ")", ")", "{", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "}", "intptr_t", "BranchAddr", "=", "(", "intptr_t", ")", "JCE", ".", "getCurrentPCValue", "(", ")", ";", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

621,771

[ "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", " NumVgprs: ", "<STR_LIT>", "+", "Twine", "(", "NumVGPR", ")", ",", "false", ")", ";" ]

[ "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", " codeLenInByte = ", "<STR_LIT>", "+", "Twine", "(", "CodeSize", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", " NumSgprs: ", "<STR_LIT>", "+", "Twine", "(", "NumSGPR", ")", ",", "false", ")", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

621,772

[ "DestReg", ")", ".", "addReg", "(", "HighPartReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ";" ]

[ "unsigned", "PPCFastISel", "::", "PPCMaterializeGV", "(", "const", "GlobalValue", "*", "GV", ",", "MVT", "VT", ")", "{", "assert", "(", "VT", "==", "MVT", "::", "i64", "&&", "<STR_LIT>", "Non-address!", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "PPC", "::", "G8RC_and_G8RC_NOX0RegClass", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "CodeModel", "::", "Model", "CModel", "=", "TM", ".", "getCodeModel", "(", ")", ";", "const", "GlobalVariable", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "if", "(", "!", "GVar", ")", "{", "if", "(", "const", "GlobalAlias", "*", "GA", "=", "dyn_cast", "<", "GlobalAlias", ">", "(", "GV", ")", ")", "GVar", "=", "dyn_cast_or_null", "<", "GlobalVariable", ">", "(", "GA", "->", "resolveAliasedGlobal", "(", "false", ")", ")", ";", "}", "bool", "IsTLS", "=", "GVar", "&&", "GVar", "->", "isThreadLocal", "(", ")", ";", "if", "(", "IsTLS", ")", "return", "<NUM_LIT>", ";", "if", "(", "CModel", "==", "CodeModel", "::", "Small", "||", "CModel", "==", "CodeModel", "::", "JITDefault", ")", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "PPC", "::", "LDtoc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ".", "addReg", "(", "PPC", "::", "X2", ")", ";", "else", "{", "unsigned", "HighPartReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "PPC", "::", "ADDIStocHA", ")", ",", "HighPartReg", ")", ".", "addReg", "(", "PPC", "::", "X2", ")", ".", "addGlobalAddress", "(", "GV", ")", ";", "if", "(", "CModel", "==", "CodeModel", "::", "Large", "||", "!", "GVar", "||", "!", "GVar", "->", "hasInitializer", "(", ")", "||", "GVar", "->", "hasCommonLinkage", "(", ")", "||", "GVar", "->", "hasAvailableExternallyLinkage", "(", ")", ")", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "PPC", "::", "LDtocL", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ".", "addReg", "(", "HighPartReg", ")", ";", "else", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "PPC", "::", "ADDItocL", ")", "," ]

GCC

arm

CPP

next_suggestion

CPU

621,773

[ "if", "(", "IS_STACKALIGN", "(", "func_type", ")", ")", "asm_fprintf", "(", "f", ",", "<STR_LIT>", "\\t%@ Stack Align: May be called with mis-aligned SP.\\n", "<STR_LIT>", ")", ";" ]

[ "switch", "(", "(", "int", ")", "ARM_FUNC_TYPE", "(", "func_type", ")", ")", "{", "default", ":", "case", "ARM_FT_NORMAL", ":", "break", ";", "case", "ARM_FT_INTERWORKED", ":", "asm_fprintf", "(", "f", ",", "<STR_LIT>", "\\t%@ Function supports interworking.\\n", "<STR_LIT>", ")", ";", "break", ";", "case", "ARM_FT_ISR", ":", "asm_fprintf", "(", "f", ",", "<STR_LIT>", "\\t%@ Interrupt Service Routine.\\n", "<STR_LIT>", ")", ";", "break", ";", "case", "ARM_FT_FIQ", ":", "asm_fprintf", "(", "f", ",", "<STR_LIT>", "\\t%@ Fast Interrupt Service Routine.\\n", "<STR_LIT>", ")", ";", "break", ";", "case", "ARM_FT_EXCEPTION", ":", "asm_fprintf", "(", "f", ",", "<STR_LIT>", "\\t%@ ARM Exception Handler.\\n", "<STR_LIT>", ")", ";", "break", ";", "}", "if", "(", "IS_NAKED", "(", "func_type", ")", ")", "asm_fprintf", "(", "f", ",", "<STR_LIT>", "\\t%@ Naked Function: prologue and epilogue provided by programmer.\\n", "<STR_LIT>", ")", ";", "if", "(", "IS_VOLATILE", "(", "func_type", ")", ")", "asm_fprintf", "(", "f", ",", "<STR_LIT>", "\\t%@ Volatile: function does not return.\\n", "<STR_LIT>", ")", ";", "if", "(", "IS_NESTED", "(", "func_type", ")", ")", "asm_fprintf", "(", "f", ",", "<STR_LIT>", "\\t%@ Nested: function declared inside another function.\\n", "<STR_LIT>", ")", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

621,774

[ "SetFlags", ",", "WantResult", ",", "IsZExt", ")", ";" ]

[ "unsigned", "AArch64FastISel", "::", "emitAdd", "(", "MVT", "RetVT", ",", "const", "Value", "*", "LHS", ",", "const", "Value", "*", "RHS", ",", "bool", "SetFlags", ",", "bool", "WantResult", ",", "bool", "IsZExt", ")", "{", "return", "emitAddSub", "(", "true", ",", "RetVT", ",", "LHS", ",", "RHS", "," ]

LLVM

PowerPC

TD

next_suggestion

CPU

621,775

[ "}" ]

[ "let", "MIOperandInfo", "=", "(", "ops", "dispRIHash", ":", "$", "imm", ",", "ptr_rc_nor0", ":", "$", "reg", ")", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "OperandType", "=", "<STR_LIT>", ";" ]

GCC

ia64

MD

stmt_completion

CPU

621,776

[ "<STR_LIT>", ")", "]", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "smax", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

GCC

aarch64

CPP

program_repair

CPU

621,777

[ "<FIXS>", "poly_int64", "offset", "=", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", ";", "<FIXE>" ]

[ "for", "(", "unsigned", "regno", "=", "<NUM_LIT>", ";", "regno", "<=", "LAST_SAVED_REGNUM", ";", "regno", "++", ")", "if", "(", "aarch64_register_saved_on_entry", "(", "regno", ")", ")", "{", "<BUGS>", "HOST_WIDE_INT", "offset", "=", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", ";", "<BUGE>", "if", "(", "!", "frame_pointer_needed", ")", "offset", "+=", "cfun", "->", "machine", "->", "frame", ".", "frame_size", "<BUGS>", "cfun", "->", "machine", "->", "frame", ".", "hard_fp_offset", ";", "<BUGE>" ]

GCC

i386

CPP

code_generation

CPU

621,778

[ "tree", "ix86_get_function_versions_dispatcher", "(", "void", "*", "decl", ")", "{", "tree", "fn", "=", "(", "tree", ")", "decl", ";", "struct", "cgraph_node", "*", "node", "=", "NULL", ";", "struct", "cgraph_node", "*", "default_node", "=", "NULL", ";", "struct", "cgraph_function_version_info", "*", "node_v", "=", "NULL", ";", "struct", "cgraph_function_version_info", "*", "first_v", "=", "NULL", ";", "tree", "dispatch_decl", "=", "NULL", ";", "struct", "cgraph_function_version_info", "*", "default_version_info", "=", "NULL", ";", "gcc_assert", "(", "fn", "!=", "NULL", "&&", "DECL_FUNCTION_VERSIONED", "(", "fn", ")", ")", ";", "node", "=", "cgraph_node", "::", "get", "(", "fn", ")", ";", "gcc_assert", "(", "node", "!=", "NULL", ")", ";", "node_v", "=", "node", "->", "function_version", "(", ")", ";", "gcc_assert", "(", "node_v", "!=", "NULL", ")", ";", "if", "(", "node_v", "->", "dispatcher_resolver", "!=", "NULL", ")", "return", "node_v", "->", "dispatcher_resolver", ";", "first_v", "=", "node_v", ";", "while", "(", "first_v", "->", "prev", "!=", "NULL", ")", "first_v", "=", "first_v", "->", "prev", ";", "default_version_info", "=", "first_v", ";", "while", "(", "default_version_info", "!=", "NULL", ")", "{", "if", "(", "is_function_default_version", "(", "default_version_info", "->", "this_node", "->", "decl", ")", ")", "break", ";", "default_version_info", "=", "default_version_info", "->", "next", ";", "}", "if", "(", "default_version_info", "==", "NULL", ")", "return", "NULL", ";", "if", "(", "first_v", "!=", "default_version_info", ")", "{", "default_version_info", "->", "prev", "->", "next", "=", "default_version_info", "->", "next", ";", "if", "(", "default_version_info", "->", "next", ")", "default_version_info", "->", "next", "->", "prev", "=", "default_version_info", "->", "prev", ";", "first_v", "->", "prev", "=", "default_version_info", ";", "default_version_info", "->", "next", "=", "first_v", ";", "default_version_info", "->", "prev", "=", "NULL", ";", "}", "default_node", "=", "default_version_info", "->", "this_node", ";", "if", "(", "targetm", ".", "has_ifunc_p", "(", ")", ")", "{", "struct", "cgraph_function_version_info", "*", "it_v", "=", "NULL", ";", "struct", "cgraph_node", "*", "dispatcher_node", "=", "NULL", ";", "struct", "cgraph_function_version_info", "*", "dispatcher_version_info", "=", "NULL", ";", "dispatch_decl", "=", "make_dispatcher_decl", "(", "default_node", "->", "decl", ")", ";", "TREE_NOTHROW", "(", "dispatch_decl", ")", "=", "TREE_NOTHROW", "(", "fn", ")", ";", "dispatcher_node", "=", "cgraph_node", "::", "get_create", "(", "dispatch_decl", ")", ";", "gcc_assert", "(", "dispatcher_node", "!=", "NULL", ")", ";", "dispatcher_node", "->", "dispatcher_function", "=", "<NUM_LIT>", ";", "dispatcher_version_info", "=", "dispatcher_node", "->", "insert_new_function_version", "(", ")", ";", "dispatcher_version_info", "->", "next", "=", "default_version_info", ";", "dispatcher_node", "->", "definition", "=", "<NUM_LIT>", ";", "it_v", "=", "default_version_info", ";", "while", "(", "it_v", "!=", "NULL", ")", "{", "it_v", "->", "dispatcher_resolver", "=", "dispatch_decl", ";", "it_v", "=", "it_v", "->", "next", ";", "}", "}", "else", "{", "error_at", "(", "DECL_SOURCE_LOCATION", "(", "default_node", "->", "decl", ")", ",", "<STR_LIT>", "multiversioning needs %<ifunc%> which is not supported ", "<STR_LIT>", "<STR_LIT>", "on this target", "<STR_LIT>", ")", ";", "}", "return", "dispatch_decl", ";", "}" ]

[ "Make", "a", "dispatcher", "declaration", "for", "the", "multi-versioned", "function", "DECL", ".", "Calls", "to", "DECL", "function", "will", "be", "replaced", "with", "calls", "to", "the", "dispatcher", "by", "the", "front-end", ".", "Returns", "the", "decl", "of", "the", "dispatcher", "function", "." ]

GCC

i386

CPP

stmt_completion

CPU

621,779

[ "W", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_srav_epi16", "(", "_", "_", "m256i", "_", "_", "W", ",", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m256i", "_", "_", "A", ",", "_", "_", "m256i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_psrav16hi_mask", "(", "(", "_", "_", "v16hi", ")", "_", "_", "A", ",", "(", "_", "_", "v16hi", ")", "_", "_", "B", ",", "(", "_", "_", "v16hi", ")", "_", "_" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,780

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "def", "J2_callrf", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_1ad90acd", ",", "TypeJ", ">", ",", "Enc_88d4d9", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isCall", "=", "<NUM_LIT>", ";" ]

GCC

rs6000

CPP

stmt_completion

CPU

621,781

[ ")", ";" ]

[ "if", "(", "DECIMAL_FLOAT_MODE_P", "(", "mode", ")", ")", "return", "default_decimal_float_supported_p", "(", ")", ";", "else", "if", "(", "TARGET_FLOAT128", "&&", "(", "mode", "==", "KFmode", "||", "mode", "==", "IFmode", ")", ")", "return", "true", ";", "else", "return", "default_scalar_mode_supported_p", "(", "mode" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

621,782

[ ";" ]

[ "O", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "CPI", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'", "_", "'", "<<", "MO", ".", "getIndex", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "O", "<<", "*", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Static", ")", "{", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "return", ";", "}", "MCSymbol", "*", "NLPSym", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "StringRef", "(", "MAI", "->", "getGlobalPrefix", "(", ")", ")", "+", "MO", ".", "getSymbolName", "(", ")", "+", "<STR_LIT>", "$non_lazy_ptr", "<STR_LIT>", ")", ";", "MCSymbol", "*", "&", "StubSym", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ".", "getGVStubEntry", "(", "NLPSym", ")", ";", "if", "(", "StubSym", "==", "<NUM_LIT>", ")", "StubSym", "=", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "O", "<<", "*", "NLPSym", ";", "return", ";", "}", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "MCSymbol", "*", "SymToPrint", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", "&&", "(", "GV", "->", "isDeclaration", "(", ")", "||", "GV", "->", "isWeakForLinker", "(", ")", ")", ")", "{", "if", "(", "!", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "{", "SymToPrint", "=", "GetSymbolWithGlobalValueBase", "(", "GV", ",", "<STR_LIT>", "$non_lazy_ptr", "<STR_LIT>", ")", ";", "MCSymbol", "*", "&", "StubSym", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ".", "getGVStubEntry", "(", "SymToPrint", ")", ";", "if", "(", "StubSym", "==", "<NUM_LIT>", ")", "StubSym", "=", "GetGlobalValueSymbol", "(", "GV", ")", ";", "}", "else", "if", "(", "GV", "->", "isDeclaration", "(", ")", "||", "GV", "->", "hasCommonLinkage", "(", ")", "||", "GV", "->", "hasAvailableExternallyLinkage", "(", ")", ")", "{", "SymToPrint", "=", "GetSymbolWithGlobalValueBase", "(", "GV", ",", "<STR_LIT>", "$non_lazy_ptr", "<STR_LIT>", ")", ";", "MCSymbol", "*", "&", "StubSym", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ".", "getHiddenGVStubEntry", "(", "SymToPrint", ")", ";", "if", "(", "StubSym", "==", "<NUM_LIT>", ")", "StubSym", "=", "GetGlobalValueSymbol", "(", "GV", ")", ";", "}", "else", "{", "SymToPrint", "=", "GetGlobalValueSymbol", "(", "GV", ")", ";", "}", "}", "else", "{", "SymToPrint", "=", "GetGlobalValueSymbol", "(", "GV", ")", ";", "}", "O", "<<", "*", "SymToPrint" ]

GCC

rs6000

CPP

stmt_completion

CPU

621,783

[ "vec_splat_u16", "(", "<NUM_LIT>", ")", ")", ",", "vec_splat_u16", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "vec_ushort8", "mask", ";", "vec_ushort8", "bv", ";", "bv", "=", "vec_splat", "(", "(", "vec_ushort8", ")", "(", "si_from_int", "(", "b", ")", ")", ",", "<NUM_LIT>", ")", ";", "mask", "=", "(", "vec_ushort8", ")", "vec_sra", "(", "vec_sl", "(", "bv", "," ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

621,784

[ "assert", "(", "T", "==", "SmemAccessCounter", ")", ";" ]

[ "VgprUB", "=", "std", "::", "max", "(", "VgprUB", ",", "GprNo", ")", ";", "VgprScores", "[", "T", "]", "[", "GprNo", "]", "=", "Val", ";", "}", "else", "{" ]

LLVM

Mips

CPP

next_suggestion

CPU

621,785

[ "}" ]

[ "}", "else", "if", "(", "Mips", "::", "HI32DSPRegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "MFHI_DSP", ";", "else", "if", "(", "Mips", "::", "LO32DSPRegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "MFLO_DSP", ";", "else", "if", "(", "Mips", "::", "DSPCCRegClass", ".", "contains", "(", "SrcReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "RDDSP", ")", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", "|", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";", "}", "else", "if", "(", "Mips", "::", "MSACtrlRegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "CFCMSA", ";", "}", "else", "if", "(", "Mips", "::", "GPR32RegClass", ".", "contains", "(", "SrcReg", ")", ")", "{", "if", "(", "Mips", "::", "CCRRegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "CTC1", ";", "else", "if", "(", "Mips", "::", "FGR32RegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "MTC1", ";", "else", "if", "(", "Mips", "::", "HI32RegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "MTHI", ",", "DestReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "Mips", "::", "LO32RegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "MTLO", ",", "DestReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "Mips", "::", "HI32DSPRegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "MTHI_DSP", ";", "else", "if", "(", "Mips", "::", "LO32DSPRegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "MTLO_DSP", ";", "else", "if", "(", "Mips", "::", "DSPCCRegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "WRDSP", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "return", ";", "}", "else", "if", "(", "Mips", "::", "MSACtrlRegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "CTCMSA", ";", "}", "else", "if", "(", "Mips", "::", "FGR32RegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "FMOV_S", ";", "else", "if", "(", "Mips", "::", "AFGR64RegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "FMOV_D32", ";", "else", "if", "(", "Mips", "::", "FGR64RegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "FMOV_D64", ";", "else", "if", "(", "Mips", "::", "GPR64RegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "if", "(", "Mips", "::", "GPR64RegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "DADDu", ",", "ZeroReg", "=", "Mips", "::", "ZERO_64", ";", "else", "if", "(", "Mips", "::", "HI64RegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "MFHI64", ",", "SrcReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "Mips", "::", "LO64RegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "MFLO64", ",", "SrcReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "Mips", "::", "FGR64RegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "DMFC1", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

621,786

[ ",", "m_ICst", "(", "ConstAddr", ")", ")", ")", "{" ]

[ "if", "(", "LHSDef", "&&", "RHSDef", ")", "{", "int64_t", "PossibleOffset", "=", "RHSDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "isDSOffsetLegal", "(", "LHS", ".", "getReg", "(", ")", ",", "PossibleOffset", ",", "<NUM_LIT>", ")", ")", "{", "return", "std", "::", "make_pair", "(", "LHS", ".", "getReg", "(", ")", ",", "PossibleOffset", ")", ";", "}", "}", "}", "else", "if", "(", "RootDef", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "G_SUB", ")", "{", "}", "else", "if", "(", "mi_match", "(", "Root", ".", "getReg", "(", ")", ",", "*", "MRI" ]

GCC

xtensa

MD

program_repair

MPU

621,787

[ "<FIXS>", "<FIXE>", "<FIXS>", "}", ")", "<FIXE>" ]

[ "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", ")", "<BUGE>", "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "pc", ")" ]

GCC

m68k

MD

program_repair

MPU

621,788

[ "<FIXS>", "}", "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "OUTPUT_JUMP", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "elseOUTPUT_JUMP", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "<BUGS>", "}", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "pc", ")" ]

GCC

mips

CPP

program_repair

CPU

621,789

[ "<FIXS>", "emit_move_insn", "(", "gen_rtx", "(", "MEM", ",", "word_mode", ",", "ptr", ")", ",", "gen_rtx", "(", "REG", ",", "word_mode", ",", "regno", ")", ")", ";", "<FIXE>" ]

[ "{", "if", "(", "offset", "!=", "<NUM_LIT>", ")", "ptr", "=", "gen_rtx", "(", "PLUS", ",", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "offset", ")", ")", ";", "<BUGS>", "emit_move_insn", "(", "gen_rtx", "(", "MEM", ",", "Pmode", ",", "ptr", ")", ",", "gen_rtx", "(", "REG", ",", "Pmode", ",", "regno", ")", ")", ";", "<BUGE>", "offset", "+=", "UNITS_PER_WORD", ";", "}", "}" ]

GCC

nios2

CPP

stmt_completion

MPU

621,790

[ ";" ]

[ "}", "if", "(", "nios2_r0rel_sec", ")", "{", "if", "(", "regcomp", "(", "&", "nios2_r0rel_sec_regex", ",", "nios2_r0rel_sec", ",", "REG_EXTENDED", "|", "REG_NOSUB", ")", ")", "error", "(", "<STR_LIT>", "-mr0rel-sec= argument is not a valid regular expression.", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "TARGET_HAS_MUL", "&&", "TARGET_HAS_MULX", ")", "target_flags", "&=", "~", "MASK_HAS_MULX", ";", "if", "(", "!", "TARGET_ARCH_R2", ")", "{", "if", "(", "TARGET_HAS_BMX", ")", "error", "(", "<STR_LIT>", "BMX instructions are only supported with R2 architecture", "<STR_LIT>", ")", ";", "if", "(", "TARGET_HAS_CDX", ")", "error", "(", "<STR_LIT>", "CDX instructions are only supported with R2 architecture", "<STR_LIT>", ")", ";", "}", "if", "(", "TARGET_ARCH_R2", "&&", "TARGET_BIG_ENDIAN", ")", "error", "(", "<STR_LIT>", "R2 architecture is little-endian only", "<STR_LIT>", ")", ";", "nios2_init_fpu_configs", "(", ")", ";", "if", "(", "nios2_custom_fpu_cfg_string", "&&", "*", "nios2_custom_fpu_cfg_string", ")", "nios2_handle_custom_fpu_cfg", "(", "nios2_custom_fpu_cfg_string", ",", "NULL", ",", "false", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "nios2_fpu_insn", ")", ";", "i", "++", ")", "nios2_handle_custom_fpu_insn_option", "(", "i", ")", ";", "nios2_custom_check_insns", "(", ")" ]

GCC

s390

MD

stmt_completion

MPU

621,791

[ ")", "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

SystemZ

TD

next_suggestion

CPU

621,792

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M4", ";" ]

[ "class", "InstVRIc", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "V1", ";", "bits", "<", "<NUM_LIT>", ">", "V3", ";", "bits", "<", "<NUM_LIT>", ">", "I2", ";", "bits", "<", "<NUM_LIT>", ">", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "I2", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

621,793

[ "<STR_LIT>", ")", "]", ")" ]

[ "(", "match_operand", ":", "VEC_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_INSERTR", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

LLVM

Teak

CPP

stmt_completion

DSP

621,794

[ "a", ")", "{" ]

[ "std", "::", "vector", "<", "std", "::", "string", ">", "bitrev", "(", "Rn" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

621,795

[ "MachineDominanceFrontier", ">", "(", ")", ";" ]

[ "void", "WebAssemblyExceptionInfo", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<" ]

LLVM

X86

CPP

stmt_completion

CPU

621,796

[ "getPointerTy", "(", ")", ")", ";" ]

[ "bool", "ConstSplatVal", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "{", "if", "(", "!", "isSplatVector", "(", "Op", ".", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "Ld", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstSplatVal", "=", "(", "Ld", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", "||", "Ld", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ConstantFP", ")", ";", "if", "(", "!", "ConstSplatVal", "&&", "!", "Ld", "->", "hasNUsesOfValue", "(", "VT", ".", "getVectorNumElements", "(", ")", ",", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "{", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "if", "(", "(", "!", "SVOp", "->", "isSplat", "(", ")", ")", "||", "SVOp", "->", "getMaskElt", "(", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Sc", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Sc", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "SCALAR_TO_VECTOR", ")", "return", "SDValue", "(", ")", ";", "Ld", "=", "Sc", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstSplatVal", "=", "(", "Ld", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", "||", "Ld", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ConstantFP", ")", ";", "if", "(", "!", "ConstSplatVal", "&&", "(", "!", "Sc", ".", "hasOneUse", "(", ")", "||", "!", "Ld", ".", "hasOneUse", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "}", "bool", "Is256", "=", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "bool", "Is128", "=", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "if", "(", "ConstSplatVal", "&&", "Subtarget", "->", "hasAVX2", "(", ")", ")", "{", "EVT", "CVT", "=", "Ld", ".", "getValueType", "(", ")", ";", "assert", "(", "!", "CVT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", "Must not broadcast a vector type", "<STR_LIT>", ")", ";", "unsigned", "ScalarSize", "=", "CVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "(", "Is256", "&&", "(", "ScalarSize", "==", "<NUM_LIT>", "||", "ScalarSize", "==", "<NUM_LIT>", ")", ")", "||", "(", "Is128", "&&", "(", "ScalarSize", "==", "<NUM_LIT>", ")", ")", ")", "{", "const", "Constant", "*", "C", "=", "<NUM_LIT>", ";", "if", "(", "ConstantSDNode", "*", "CI", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Ld", ")", ")", "C", "=", "CI", "->", "getConstantIntValue", "(", ")", ";", "else", "if", "(", "ConstantFPSDNode", "*", "CF", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Ld", ")", ")", "C", "=", "CF", "->", "getConstantFPValue", "(", ")", ";", "assert", "(", "C", "&&", "<STR_LIT>", "Invalid constant type", "<STR_LIT>", ")", ";", "SDValue", "CP", "=", "DAG", ".", "getConstantPool", "(", "C", "," ]

GCC

c6x

CPP

program_repair

VLIW

621,797

[ "<FIXS>", "c6x_scalar_mode_supported_p", "(", "machine_mode", "mode", ")", "<FIXE>" ]

[ "static", "bool", "<BUGS>", "c6x_scalar_mode_supported_p", "(", "enum", "machine_mode", "mode", ")", "<BUGE>", "{", "if", "(", "ALL_FIXED_POINT_MODE_P", "(", "mode", ")", "&&", "GET_MODE_PRECISION", "(", "mode", ")", "<=", "<NUM_LIT>", "*", "BITS_PER_WORD", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,798

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "OpsRev", ",", "Rt", ",", "Rs", ")", ";" ]

[ "class", "T_ALU64_rr", "<", "string", "mnemonic", ",", "string", "suffix", ",", "bits", "<", "<NUM_LIT>", ">", "RegType", ",", "bits", "<", "<NUM_LIT>", ">", "MajOp", ",", "bits", "<", "<NUM_LIT>", ">", "MinOp", ",", "bit", "OpsRev", ",", "bit", "IsComm", ",", "string", "Op2Pfx", ">", ":", "ALU64_rr", "<", "(", "outs", "DoubleRegs", ":", "$", "Rd", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rs", ",", "DoubleRegs", ":", "$", "Rt", ")", ",", "<STR_LIT>", "#", "mnemonic", "#", "<STR_LIT>", "#", "Op2Pfx", "#", "<STR_LIT>", "#", "suffix", ",", "[", "]", ",", "<STR_LIT>", ",", "ALU64_tc_1_SLOT23", ">", "{", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "isCommutable", "=", "IsComm", ";", "bits", "<", "<NUM_LIT>", ">", "Rs", ";", "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RegType", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MajOp", ";" ]

GCC

i386

CPP

stmt_completion

CPU

621,799

[ "(", "_", "_", "v16si", ")", "_", "_", "A", ",", "_", "_", "M", ")", ";" ]

[ "_", "_", "builtin_ia32_pmovdw512mem_mask", "(", "(", "_", "_", "v16hi", "*", ")", "_", "_", "P", "," ]