docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
GCC	mips	CPP	stmt_completion	CPU	621,900	[ "i", "++", ")", "{" ]	[ "state", "=", "data", ";", "if", "(", "REG_P", "(", "x", ")", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "HARD_REGNO_NREGS", "(", "REGNO", "(", "x", ")", ",", "GET_MODE", "(", "x", ")", ")", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	621,901	[ "(", "RegNo", ")", ";" ]	[ "OS", "<<", "getRegisterName" ]
LLVM	ARM	TD	next_suggestion	CPU	621,902	[ "let", "isCommutable", "=", "Commutable", ";" ]	[ "class", "N3VW", "<", "bit", "op24", ",", "bit", "op23", ",", "bits", "<", "<NUM_LIT>", ">", "op21_20", ",", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bit", "op4", ",", "string", "OpcodeStr", ",", "string", "Dt", ",", "ValueType", "TyQ", ",", "ValueType", "TyD", ",", "SDNode", "OpNode", ",", "SDNode", "ExtOp", ",", "bit", "Commutable", ">", ":", "N3V", "<", "op24", ",", "op23", ",", "op21_20", ",", "op11_8", ",", "<NUM_LIT>", ",", "op4", ",", "(", "outs", "QPR", ":", "$", "Vd", ")", ",", "(", "ins", "QPR", ":", "$", "Vn", ",", "DPR", ":", "$", "Vm", ")", ",", "N3RegFrm", ",", "IIC_VSUBiD", ",", "OpcodeStr", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "QPR", ":", "$", "Vd", ",", "(", "OpNode", "(", "TyQ", "QPR", ":", "$", "Vn", ")", ",", "(", "TyQ", "(", "ExtOp", "(", "TyD", "DPR", ":", "$", "Vm", ")", ")", ")", ")", ")", "]", ">", "{", "let", "TwoOperandAliasConstraint", "=", "<STR_LIT>", ";" ]
GCC	arm	MD	stmt_completion	CPU	621,903	[ ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	621,904	[ "LLVM_DEBUG", "(", "{" ]	[ "SUnit", "", "SU", "=", "&", "DAG", "->", "SUnits", "[", "i", "]", ";", "int", "SUID", "=", "Node2CurrentBlock", "[", "i", "]", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "\|\|", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "if", "(", "Node2CurrentBlock", "[", "Succ", "->", "NodeNum", "]", "!=", "SUID", ")", "CurrentBlocks", "[", "SUID", "]", "->", "addSucc", "(", "CurrentBlocks", "[", "Node2CurrentBlock", "[", "Succ", "->", "NodeNum", "]", "]", ",", "SuccDep", ".", "isCtrl", "(", ")", "?", "NoData", ":", "Data", ")", ";", "}", "for", "(", "SDep", "&", "PredDep", ":", "SU", "->", "Preds", ")", "{", "SUnit", "", "Pred", "=", "PredDep", ".", "getSUnit", "(", ")", ";", "if", "(", "PredDep", ".", "isWeak", "(", ")", "\|\|", "Pred", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "if", "(", "Node2CurrentBlock", "[", "Pred", "->", "NodeNum", "]", "!=", "SUID", ")", "CurrentBlocks", "[", "SUID", "]", "->", "addPred", "(", "CurrentBlocks", "[", "Node2CurrentBlock", "[", "Pred", "->", "NodeNum", "]", "]", ")", ";", "}", "}", "for", "(", "SIScheduleBlock", "", "Block", ":", "CurrentBlocks", ")", "Block", "->", "finalizeUnits", "(", ")", ";" ]
GCC	sh	CPP	stmt_completion	CPU	621,905	[ "(", "v2si", ")", "mn", ")", ";" ]	[ "return", "(", "unsigned", "long", "long", ")", "_", "_", "builtin_sh_media_MCMPEQ_L", "(", "(", "v2si", ")", "mm", "," ]
GCC	i386	CPP	stmt_completion	CPU	621,906	[ ",", "(", "_", "_", "v8df", ")", "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m512d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_load_pd", "(", "_", "_", "m512d", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "void", "const", "", "_", "_", "P", ")", "{", "return", "(", "_", "_", "m512d", ")", "_", "_", "builtin_ia32_loadapd512_mask", "(", "(", "const", "_", "_", "v8df", "", ")", "_", "_", "P" ]
LLVM	AVR	CPP	code_generation	MPU	621,907	[ "void", "AVRRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected SPAdj value", "<STR_LIT>", ")", ";", "MachineInstr", "&", "MI", "=", "", "II", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "", "MI", ".", "getParent", "(", ")", ";", "const", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "const", "AVRTargetMachine", "&", "TM", "=", "(", "const", "AVRTargetMachine", "&", ")", "MF", ".", "getTarget", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetFrameLowering", "", "TFI", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getFrameLowering", "(", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "int", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "FrameIndex", ")", ";", "Offset", "+=", "MFI", ".", "getStackSize", "(", ")", "-", "TFI", "->", "getOffsetOfLocalArea", "(", ")", "+", "<NUM_LIT>", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "Offset", ">", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid offset", "<STR_LIT>", ")", ";", "unsigned", "Opcode", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "DstReg", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "<STR_LIT>", "Dest reg cannot be the frame pointer", "<STR_LIT>", ")", ";", "II", "++", ";", "if", "(", "II", "!=", "MBB", ".", "end", "(", ")", ")", "foldFrameOffset", "(", "II", ",", "Offset", ",", "DstReg", ")", ";", "switch", "(", "DstReg", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "{", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "LLVM_FALLTHROUGH", ";", "}", "default", ":", "{", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Offset", "=", "-", "Offset", ";", "break", ";", "}", "}", "MachineInstr", "", "New", "=", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ";", "New", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "return", ";", "}", "if", "(", "Offset", ">", "<NUM_LIT>", ")", "{", "unsigned", "AddOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ",", "SubOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "int", "AddOffset", "=", "Offset", "-", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "if", "(", "(", "Offset", "-", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ">", "<NUM_LIT>", ")", "{", "AddOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "SubOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "AddOffset", "=", "-", "AddOffset", ";", "}", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "", "New", "=", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "AddOpc", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "AddOffset", ")", ";", "New", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "BuildMI", "(", "MBB", ",", "std", "::", "next", "(", "II", ")", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "BuildMI", "(", "MBB", ",", "std", "::", "next", "(", "II", ")", ",", "dl", ",", "TII", ".", "get", "(", "SubOpc", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", "-", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ";", "Offset", "=", "<NUM_LIT>", ";", "}", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "&&", "<STR_LIT>", "Offset is out of range", "<STR_LIT>", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "}" ]	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]
GCC	i386	CPP	next_suggestion	CPU	621,908	[ "if", "(", "ix86_asm_dialect", "==", "ASM_INTEL", ")", "fputs", "(", "<STR_LIT>", "\\t.intel_syntax\\n", "<STR_LIT>", ",", "asm_out_file", ")", ";" ]	[ "if", "(", "X86_FILE_START_VERSION_DIRECTIVE", ")", "fputs", "(", "<STR_LIT>", "\\t.version\\t\\\"01.01\\\"\\n", "<STR_LIT>", ",", "asm_out_file", ")", ";", "if", "(", "X86_FILE_START_FLTUSED", ")", "fputs", "(", "<STR_LIT>", "\\t.global\\t__fltused\\n", "<STR_LIT>", ",", "asm_out_file", ")", ";" ]
LLVM	VE	CPP	stmt_completion	CPU	621,909	[ "]", "==", "'", "w", "'", "?", "true", ":", "false", ";" ]	[ "}", "else", "if", "(", "Name", ".", "startswith", "(", "<STR_LIT>", "pvcvt.w.s.lo", "<STR_LIT>", ")", "\|\|", "Name", ".", "startswith", "(", "<STR_LIT>", "pvcvt.w.s.up", "<STR_LIT>", ")", ")", "{", "Mnemonic", "=", "parseRD", "(", "Name", ",", "<NUM_LIT>", ",", "NameLoc", ",", "Operands", ")", ";", "}", "else", "if", "(", "Name", ".", "startswith", "(", "<STR_LIT>", "pvcvt.w.s", "<STR_LIT>", ")", ")", "{", "Mnemonic", "=", "parseRD", "(", "Name", ",", "<NUM_LIT>", ",", "NameLoc", ",", "Operands", ")", ";", "}", "else", "if", "(", "Name", ".", "startswith", "(", "<STR_LIT>", "vfmk.l.", "<STR_LIT>", ")", "\|\|", "Name", ".", "startswith", "(", "<STR_LIT>", "vfmk.w.", "<STR_LIT>", ")", "\|\|", "Name", ".", "startswith", "(", "<STR_LIT>", "vfmk.d.", "<STR_LIT>", ")", "\|\|", "Name", ".", "startswith", "(", "<STR_LIT>", "vfmk.s.", "<STR_LIT>", ")", ")", "{", "bool", "ICC", "=", "Name", "[", "<NUM_LIT>", "]", "==", "'", "l", "'", "\|\|", "Name", "[", "<NUM_LIT>", "]", "==", "'", "w", "'", "?", "true", ":", "false", ";", "Mnemonic", "=", "parseCC", "(", "Name", ",", "<NUM_LIT>", ",", "Name", ".", "size", "(", ")", ",", "ICC", ",", "true", ",", "NameLoc", ",", "Operands", ")", ";", "}", "else", "if", "(", "Name", ".", "startswith", "(", "<STR_LIT>", "pvfmk.w.lo.", "<STR_LIT>", ")", "\|\|", "Name", ".", "startswith", "(", "<STR_LIT>", "pvfmk.w.up.", "<STR_LIT>", ")", "\|\|", "Name", ".", "startswith", "(", "<STR_LIT>", "pvfmk.s.lo.", "<STR_LIT>", ")", "\|\|", "Name", ".", "startswith", "(", "<STR_LIT>", "pvfmk.s.up.", "<STR_LIT>", ")", ")", "{", "bool", "ICC", "=", "Name", "[", "<NUM_LIT>", "]", "==", "'", "l", "'", "\|\|", "Name", "[", "<NUM_LIT>" ]
LLVM	ARM	TD	next_suggestion	CPU	621,910	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "A", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RdaLo", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	pa	CPP	next_suggestion	CPU	621,911	[ "}" ]	[ "regno", "=", "REGNO", "(", "XEXP", "(", "use", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "regno", ">=", "<NUM_LIT>", "&&", "regno", "<=", "<NUM_LIT>", ")", "{", "if", "(", "arg_mode", "==", "SFmode", ")", "{", "xoperands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "use", ",", "<NUM_LIT>", ")", ";", "xoperands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "<NUM_LIT>", "-", "(", "regno", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{fstws\|fstw} %0,-16(%%sr0,%%r30)", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldw -16(%%sr0,%%r30),%1", "<STR_LIT>", ",", "xoperands", ")", ";", "}", "else", "{", "xoperands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "use", ",", "<NUM_LIT>", ")", ";", "xoperands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DImode", ",", "<NUM_LIT>", "-", "(", "regno", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{fstds\|fstd} %0,-16(%%sr0,%%r30)", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldw -12(%%sr0,%%r30),%R1", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldw -16(%%sr0,%%r30),%1", "<STR_LIT>", ",", "xoperands", ")", ";", "}" ]
LLVM	AMDGPU	CPP	program_repair	GPU	621,912	[ "<FIXS>", "OperandMatchResultTy", "parseOModSI", "(", "OperandVector", "&", "Operands", ")", ";", "<FIXE>" ]	[ "AMDGPUOperand", "::", "Ptr", "defaultSMEMOffsetMod", "(", ")", "const", ";", "AMDGPUOperand", "::", "Ptr", "defaultFlatOffset", "(", ")", "const", ";", "<BUGS>", "OperandMatchResultTy", "parseOModOperand", "(", "OperandVector", "&", "Operands", ")", ";", "<BUGE>", "void", "cvtVOP3", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ",", "OptionalImmIndexMap", "&", "OptionalIdx", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,913	[ "}" ]	[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "isReturn", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "FRAMEKEY", "]", ";", "let", "Defs", "=", "[", "PC", ",", "R29", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isBarrier", "=", "<NUM_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isTaken", "=", "<NUM_LIT>", ";" ]
GCC	arm	CPP	stmt_completion	CPU	621,914	[ "b", ")", ";" ]	[ "vceq_u16", "(", "uint16x4_t", "_", "_", "a", ",", "uint16x4_t", "_", "_", "b", ")", "{", "return", "(", "uint16x4_t", ")", "_", "_", "builtin_neon_vceqv4hi", "(", "(", "int16x4_t", ")", "_", "_", "a", ",", "(", "int16x4_t", ")", "_", "_" ]
GCC	ft32	MD	next_suggestion	MPU	621,915	[ "]" ]	[ "(", "compare", ":", "SI", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_operand", ":", "SI", "<NUM_LIT>", ")", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	621,916	[ ";" ]	[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "R29", "]", ";", "let", "Defs", "=", "[", "PC", ",", "R31", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>" ]
LLVM	Cpu0	CPP	next_suggestion	CPU	621,917	[ "GetInstSeqLsORi", "(", "Imm", ",", "RemSize", ",", "SeqLsORi", ")", ";" ]	[ "}", "if", "(", "!", "(", "Imm", "&", "<NUM_LIT>", ")", ")", "{", "GetInstSeqLsSHL", "(", "Imm", ",", "RemSize", ",", "SeqLs", ")", ";", "return", ";", "}", "GetInstSeqLsADDiu", "(", "Imm", ",", "RemSize", ",", "SeqLs", ")", ";", "if", "(", "Imm", "&", "<NUM_LIT>", ")", "{", "InstSeqLs", "SeqLsORi", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,918	[ "}" ]	[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	code_generation	GPU	621,919	[ "bool", "AMDGPUCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "B", ",", "const", "Value", "", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SIMachineFunctionInfo", "", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "MFI", "->", "setIfReturnsVoid", "(", "!", "Val", ")", ";", "assert", "(", "!", "Val", "==", "VRegs", ".", "empty", "(", ")", "&&", "<STR_LIT>", "Return value without a vreg", "<STR_LIT>", ")", ";", "CallingConv", "::", "ID", "CC", "=", "B", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", "const", "bool", "IsShader", "=", "AMDGPU", "::", "isShader", "(", "CC", ")", ";", "const", "bool", "IsWaveEnd", "=", "(", "IsShader", "&&", "MFI", "->", "returnsVoid", "(", ")", ")", "\|\|", "AMDGPU", "::", "isKernel", "(", "CC", ")", ";", "if", "(", "IsWaveEnd", ")", "{", "B", ".", "buildInstr", "(", "AMDGPU", "::", "S_ENDPGM", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "auto", "const", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "ReturnOpc", "=", "IsShader", "?", "AMDGPU", "::", "SI_RETURN_TO_EPILOG", ":", "AMDGPU", "::", "S_SETPC_B64_return", ";", "auto", "Ret", "=", "B", ".", "buildInstrNoInsert", "(", "ReturnOpc", ")", ";", "Register", "ReturnAddrVReg", ";", "if", "(", "ReturnOpc", "==", "AMDGPU", "::", "S_SETPC_B64_return", ")", "{", "ReturnAddrVReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "CCR_SGPR_64RegClass", ")", ";", "Ret", ".", "addUse", "(", "ReturnAddrVReg", ")", ";", "}", "if", "(", "!", "FLI", ".", "CanLowerReturn", ")", "insertSRetStores", "(", "B", ",", "Val", "->", "getType", "(", ")", ",", "VRegs", ",", "FLI", ".", "DemoteRegister", ")", ";", "else", "if", "(", "!", "lowerReturnVal", "(", "B", ",", "Val", ",", "VRegs", ",", "Ret", ")", ")", "return", "false", ";", "if", "(", "ReturnOpc", "==", "AMDGPU", "::", "S_SETPC_B64_return", ")", "{", "const", "SIRegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "Register", "LiveInReturn", "=", "MF", ".", "addLiveIn", "(", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ",", "&", "AMDGPU", "::", "SGPR_64RegClass", ")", ";", "B", ".", "buildCopy", "(", "ReturnAddrVReg", ",", "LiveInReturn", ")", ";", "}", "B", ".", "insertInstr", "(", "Ret", ")", ";", "return", "true", ";", "}" ]	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]
GCC	arm	CPP	program_repair	CPU	621,920	[ "<FIXS>", "case", "E_V16QImode", ":", "gen", "=", "gen_neon_vrev64v16qi", ";", "break", ";", "case", "E_V8QImode", ":", "gen", "=", "gen_neon_vrev64v8qi", ";", "break", ";", "<FIXE>" ]	[ "case", "<NUM_LIT>", ":", "switch", "(", "d", "->", "vmode", ")", "{", "<BUGS>", "case", "V16QImode", ":", "gen", "=", "gen_neon_vrev64v16qi", ";", "break", ";", "case", "V8QImode", ":", "gen", "=", "gen_neon_vrev64v8qi", ";", "break", ";", "<BUGE>", "default", ":", "return", "false", ";", "}" ]
GCC	aarch64	MD	next_suggestion	CPU	621,921	[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]	[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
LLVM	ARM64	TD	stmt_completion	CPU	621,922	[ "=", "<STR_LIT>", ";" ]	[ "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod" ]
LLVM	PowerPC	TD	stmt_completion	CPU	621,923	[ "=", "<STR_LIT>", ";" ]	[ "let", "Name", "=", "<STR_LIT>", ";", "let", "PredicateMethod" ]
GCC	arm	CPP	next_suggestion	CPU	621,924	[ "return", "false", ";" ]	[ "if", "(", "decl_op1", "&&", "GET_CODE", "(", "XEXP", "(", "p", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "(", "decl_op0", "=", "SYMBOL_REF_DECL", "(", "XEXP", "(", "p", ",", "<NUM_LIT>", ")", ")", ")", ")", "{", "if", "(", "(", "TREE_CODE", "(", "decl_op1", ")", "==", "VAR_DECL", "\|\|", "TREE_CODE", "(", "decl_op1", ")", "==", "CONST_DECL", ")", "&&", "(", "TREE_CODE", "(", "decl_op0", ")", "==", "VAR_DECL", "\|\|", "TREE_CODE", "(", "decl_op0", ")", "==", "CONST_DECL", ")", ")", "return", "(", "get_variable_section", "(", "decl_op1", ",", "false", ")", "!=", "get_variable_section", "(", "decl_op0", ",", "false", ")", ")", ";", "if", "(", "TREE_CODE", "(", "decl_op1", ")", "==", "LABEL_DECL", "&&", "TREE_CODE", "(", "decl_op0", ")", "==", "LABEL_DECL", ")", "return", "(", "DECL_CONTEXT", "(", "decl_op1", ")", "!=", "DECL_CONTEXT", "(", "decl_op0", ")", ")", ";", "}", "return", "true", ";", "}", "}" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	621,925	[ "DisasmLineMaxLen", "=", "std", "::", "max", "(", "DisasmLineMaxLen", ",", "DisasmLines", ".", "back", "(", ")", ".", "size", "(", ")", ")", ";" ]	[ "void", "AMDGPUAsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", "{", "if", "(", "IsaInfo", "::", "hasCodeObjectV3", "(", "getGlobalSTI", "(", ")", ")", "&&", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "{", "AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", ";", "return", ";", "}", "const", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "STM", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "MFI", "->", "isEntryFunction", "(", ")", "&&", "STM", ".", "isAmdHsaOrMesa", "(", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "SymbolName", ";", "getNameWithPrefix", "(", "SymbolName", ",", "&", "MF", "->", "getFunction", "(", ")", ")", ",", "getTargetStreamer", "(", ")", "->", "EmitAMDGPUSymbolType", "(", "SymbolName", ",", "ELF", "::", "STT_AMDGPU_HSA_KERNEL", ")", ";", "}", "if", "(", "STM", ".", "dumpCode", "(", ")", ")", "{", "DisasmLines", ".", "push_back", "(", "MF", "->", "getName", "(", ")", ".", "str", "(", ")", "+", "<STR_LIT>", ":", "<STR_LIT>", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	621,926	[ "RHS", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";" ]	[ "X86Cond", "=", "CC", "==", "ISD", "::", "SETEQ", "?", "X86", "::", "COND_B", ":", "X86", "::", "COND_AE", ";", "}", "else", "return", "SDValue", "(", ")", ";", "bool", "KTestable", "=", "false", ";", "if", "(", "Subtarget", ".", "hasDQI", "(", ")", "&&", "(", "VT", "==", "MVT", "::", "v8i1", "\|\|", "VT", "==", "MVT", "::", "v16i1", ")", ")", "KTestable", "=", "true", ";", "if", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "(", "VT", "==", "MVT", "::", "v32i1", "\|\|", "VT", "==", "MVT", "::", "v64i1", ")", ")", "KTestable", "=", "true", ";", "if", "(", "!", "isNullConstant", "(", "Op1", ")", ")", "KTestable", "=", "false", ";", "if", "(", "KTestable", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "AND", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "LHS", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "X86CC", "=", "DAG", ".", "getTargetConstant", "(", "X86Cond", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "LHS", ",", "RHS", ")", ";", "}", "SDValue", "LHS", "=", "Op0", ";", "SDValue", "RHS", "=", "Op0", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "OR", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "LHS", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";" ]
LLVM	AMDGPU	CPP	code_generation	GPU	621,927	[ "bool", "R600VectorRegMerger", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "skipFunction", "(", "", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "R600Subtarget", "&", "ST", "=", "Fn", ".", "getSubtarget", "<", "R600Subtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "Fn", ".", "begin", "(", ")", ",", "MBBe", "=", "Fn", ".", "end", "(", ")", ";", "MBB", "!=", "MBBe", ";", "++", "MBB", ")", "{", "MachineBasicBlock", "", "MB", "=", "&", "", "MBB", ";", "PreviousRegSeq", ".", "clear", "(", ")", ";", "PreviousRegSeqByReg", ".", "clear", "(", ")", ";", "PreviousRegSeqByUndefCount", ".", "clear", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "MII", "=", "MB", "->", "begin", "(", ")", ",", "MIIE", "=", "MB", "->", "end", "(", ")", ";", "MII", "!=", "MIIE", ";", "++", "MII", ")", "{", "MachineInstr", "&", "MI", "=", "", "MII", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "REG_SEQUENCE", ")", "{", "if", "(", "TII", "->", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "def_instr_iterator", "It", "=", "MRI", "->", "def_instr_begin", "(", "Reg", ")", ",", "E", "=", "MRI", "->", "def_instr_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "RemoveMI", "(", "&", "(", "", "It", ")", ")", ";", "}", "}", "continue", ";", "}", "RegSeqInfo", "RSI", "(", "", "MRI", ",", "&", "MI", ")", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "areAllUsesSwizzeable", "(", "Reg", ")", ")", "continue", ";", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying to optimize ", "<STR_LIT>", ";", "MI", ".", "dump", "(", ")", ";", "}", ")", ";", "RegSeqInfo", "CandidateRSI", ";", "std", "::", "vector", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ">", "RemapChan", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Using common slots...\\n", "<STR_LIT>", ";", ")", ";", "if", "(", "tryMergeUsingCommonSlot", "(", "RSI", ",", "CandidateRSI", ",", "RemapChan", ")", ")", "{", "RemoveMI", "(", "CandidateRSI", ".", "Instr", ")", ";", "MII", "=", "RebuildVector", "(", "&", "RSI", ",", "&", "CandidateRSI", ",", "RemapChan", ")", ";", "trackRSI", "(", "RSI", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Using free slots...\\n", "<STR_LIT>", ";", ")", ";", "RemapChan", ".", "clear", "(", ")", ";", "if", "(", "tryMergeUsingFreeSlot", "(", "RSI", ",", "CandidateRSI", ",", "RemapChan", ")", ")", "{", "RemoveMI", "(", "CandidateRSI", ".", "Instr", ")", ";", "MII", "=", "RebuildVector", "(", "&", "RSI", ",", "&", "CandidateRSI", ",", "RemapChan", ")", ";", "trackRSI", "(", "RSI", ")", ";", "continue", ";", "}", "trackRSI", "(", "RSI", ")", ";", "}", "}" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,928	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Ns8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ns8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "n1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	rs6000	MD	program_repair	CPU	621,929	[ "<FIXS>", "<FIXE>", "<FIXS>", "gen_rtx", "(", "SUBREG", ",", "SImode", ",", "stack_slot", ",", "WORDS_BIG_ENDIAN", ")", ")", "<FIXE>" ]	[ "{", "if", "(", "TARGET_POWER2", "\|", "\|", "TARGET_POWERPC", ")", "{", "<BUGS>", "int", "endian", "=", "(", "WORDS_BIG_ENDIAN", "=", "=", "<NUM_LIT>", ")", "<BUGE>", "rtx", "stack_slot", "=", "rs6000_stack_temp", "(", "DImode", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "rtx", "temp", "=", "gen_reg_rtx", "(", "DImode", ")", "emit_insn", "(", "gen_fpcvtsi", "(", "temp", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "emit_move_insn", "(", "stack_slot", ",", "temp", ")", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<BUGS>", "operand_subword", "(", "stack_slot", ",", "<NUM_LIT>", "-", "endian", ",", "<NUM_LIT>", ",", "DImode", ")", ")", "<BUGE>", "DONE", "}", "else" ]
LLVM	AArch64	CPP	next_suggestion	CPU	621,930	[ "}" ]	[ "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "false", ";", "return", "!", "GV", "->", "hasLocalLinkage", "(", ")", "&&", "!", "GV", "->", "hasHiddenVisibility", "(", ")", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	621,931	[ "(", "BranchTarget", ")", ")", "{" ]	[ "BuildMI", "(", "", "Preheader", ",", "InsertPos", ",", "DL", ",", "TII", "->", "get", "(", "Hexagon", "::", "J2_loop0r", ")", ")", ".", "addMBB", "(", "LoopStart", ")", ".", "addReg", "(", "CountReg", ")", ";", "}", "else", "{", "assert", "(", "TripCount", "->", "isImm", "(", ")", "&&", "<STR_LIT>", "Expecting immediate value for trip count", "<STR_LIT>", ")", ";", "int64_t", "CountImm", "=", "TripCount", "->", "getImm", "(", ")", ";", "if", "(", "!", "TII", "->", "isValidOffset", "(", "Hexagon", "::", "J2_loop0i", ",", "CountImm", ")", ")", "{", "unsigned", "CountReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "Hexagon", "::", "IntRegsRegClass", ")", ";", "BuildMI", "(", "", "Preheader", ",", "InsertPos", ",", "DL", ",", "TII", "->", "get", "(", "Hexagon", "::", "A2_tfrsi", ")", ",", "CountReg", ")", ".", "addImm", "(", "CountImm", ")", ";", "BuildMI", "(", "", "Preheader", ",", "InsertPos", ",", "DL", ",", "TII", "->", "get", "(", "Hexagon", "::", "J2_loop0r", ")", ")", ".", "addMBB", "(", "LoopStart", ")", ".", "addReg", "(", "CountReg", ")", ";", "}", "else", "BuildMI", "(", "", "Preheader", ",", "InsertPos", ",", "DL", ",", "TII", "->", "get", "(", "Hexagon", "::", "J2_loop0i", ")", ")", ".", "addMBB", "(", "LoopStart", ")", ".", "addImm", "(", "CountImm", ")", ";", "}", "LoopStart", "->", "setHasAddressTaken", "(", ")", ";", "BlockAddress", "::", "get", "(", "const_cast", "<", "BasicBlock", "", ">", "(", "LoopStart", "->", "getBasicBlock", "(", ")", ")", ")", ";", "DebugLoc", "LastIDL", "=", "LastI", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "", "LastMBB", ",", "LastI", ",", "LastIDL", ",", "TII", "->", "get", "(", "Hexagon", "::", "ENDLOOP0", ")", ")", ".", "addMBB", "(", "LoopStart", ")", ";", "if", "(", "LastI", "->", "getOpcode", "(", ")", "==", "Hexagon", "::", "J2_jumpt", "\|\|", "LastI", "->", "getOpcode", "(", ")", "==", "Hexagon", "::", "J2_jumpf", ")", "{", "MachineBasicBlock", "*", "BranchTarget", "=", "LastI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "LastI", "=", "LastMBB", "->", "erase", "(", "LastI", ")", ";", "if", "(", "!", "L", "->", "contains" ]
LLVM	ARM64	CPP	stmt_completion	CPU	621,932	[ ",", "AM", ",", "IsInc", ",", "DAG", ")", ")", "return", "false", ";" ]	[ "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "}", "else", "return", "false", ";", "bool", "IsInc", ";", "if", "(", "!", "getIndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "Base", ",", "Offset" ]
GCC	nds32	MD	stmt_completion	CPU	621,933	[ "umin", "]", ")" ]	[ "(", "define_code_iterator", "sumin", "[", "smin" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,934	[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";" ]	[ "def", "J4_cmpeq_fp1_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "GeneralSubRegs", ":", "$", "Rt16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56336eb0", ",", "TypeCJ", ">", ",", "Enc_6a5972", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";" ]
LLVM	PowerPC	TD	stmt_completion	CPU	621,935	[ ";" ]	[ "class", "XForm_htm0", "<", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "bits", "<", "<NUM_LIT>", ">", "xo", ",", "dag", "OOL", ",", "dag", "IOL", ",", "string", "asmstr", ",", "InstrItinClass", "itin", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "opcode", ",", "OOL", ",", "IOL", ",", "asmstr", ",", "itin", ">", "{", "bit", "R", ";", "bit", "RC", "=", "<NUM_LIT>" ]
GCC	m68k	MD	next_suggestion	MPU	621,936	[ "{" ]	[ "(", "div", ":", "FP", "(", "match_operand", ":", "FP", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "FP", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	Hexagon	TD	stmt_completion	DSP	621,937	[ "<NUM_LIT>", ";" ]	[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=" ]
GCC	aarch64	CPP	stmt_completion	CPU	621,938	[ "b", ")", "{" ]	[ "vaddhn_u64", "(", "uint64x2_t", "_", "_", "a", ",", "uint64x2_t", "_", "_" ]
LLVM	SystemZ	TD	stmt_completion	CPU	621,939	[ "z_replicate", ",", "v128h", ",", "imm32sx16", ",", "<NUM_LIT>", ">", ";" ]	[ "def", "VREPIH", ":", "UnaryVRIa", "<", "<STR_LIT>", ",", "<NUM_LIT>", "," ]
GCC	i386	MD	program_repair	CPU	621,940	[ "<FIXS>", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "vec_select", ":", "SF", "<BUGS>", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "]", "UNSPEC_FIX_NOTRUNC", ")", ")", "]", "<STR_LIT>" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	621,941	[ "case", "CCValAssign", "::", "BCvt", ":", "{" ]	[ "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "if", "(", "ArgVT", ".", "isVector", "(", ")", "\|\|", "ArgVT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", "\|\|", "ArgVT", "==", "MVT", "::", "i1", "\|\|", "!", "VA", ".", "isRegLoc", "(", ")", "\|\|", "VA", ".", "needsCustom", "(", ")", ")", "return", "false", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "BCvt", ")", "return", "false", ";", "}", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "NumBytes", "=", "std", "::", "max", "(", "NumBytes", ",", "LinkageSize", "+", "<NUM_LIT>", ")", ";", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "unsigned", "NextGPR", "=", "PPC", "::", "X3", ";", "unsigned", "NextFPR", "=", "PPC", "::", "F1", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "ArgLocs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "I", "]", ";", "unsigned", "Arg", "=", "ArgRegs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "const", "TargetRegisterClass", "", "RC", "=", "(", "DestVT", "==", "MVT", "::", "i64", ")", "?", "&", "PPC", "::", "G8RCRegClass", ":", "&", "PPC", "::", "GPRCRegClass", ";", "unsigned", "TmpReg", "=", "createResultReg", "(", "RC", ")", ";", "if", "(", "!", "PPCEmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "TmpReg", ",", "false", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", "Failed to emit a sext!", "<STR_LIT>", ")", ";", "ArgVT", "=", "DestVT", ";", "Arg", "=", "TmpReg", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "(", "DestVT", "==", "MVT", "::", "i64", ")", "?", "&", "PPC", "::", "G8RCRegClass", ":", "&", "PPC", "::", "GPRCRegClass", ";", "unsigned", "TmpReg", "=", "createResultReg", "(", "RC", ")", ";", "if", "(", "!", "PPCEmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "TmpReg", ",", "true", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", "Failed to emit a zext!", "<STR_LIT>", ")", ";", "ArgVT", "=", "DestVT", ";", "Arg", "=", "TmpReg", ";", "break", ";", "}" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	621,942	[ "Opcode", ",", "Dst", ",", "I", ")", "+", "NumDstVectors", ";" ]	[ "}", "if", "(", "(", "Opcode", "==", "Instruction", "::", "ZExt", "\|\|", "Opcode", "==", "Instruction", "::", "SExt", ")", "&&", "Src", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "{", "if", "(", "ST", "->", "hasLoadStoreOnCond2", "(", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "Cost", "=", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "Instruction", "::", "SExt", ")", "Cost", "=", "(", "DstScalarBits", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "ZExt", ")", "Cost", "=", "<NUM_LIT>", ";", "Type", "", "CmpOpTy", "=", "(", "(", "I", "!=", "nullptr", ")", "?", "getCmpOpsType", "(", "I", ")", ":", "nullptr", ")", ";", "if", "(", "CmpOpTy", "!=", "nullptr", "&&", "CmpOpTy", "->", "isFloatingPointTy", "(", ")", ")", "Cost", "++", ";", "return", "Cost", ";", "}", "}", "else", "if", "(", "ST", "->", "hasVector", "(", ")", ")", "{", "auto", "", "SrcVecTy", "=", "cast", "<", "FixedVectorType", ">", "(", "Src", ")", ";", "auto", "", "DstVecTy", "=", "cast", "<", "FixedVectorType", ">", "(", "Dst", ")", ";", "unsigned", "VF", "=", "SrcVecTy", "->", "getNumElements", "(", ")", ";", "unsigned", "NumDstVectors", "=", "getNumVectorRegs", "(", "Dst", ")", ";", "unsigned", "NumSrcVectors", "=", "getNumVectorRegs", "(", "Src", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Trunc", ")", "{", "if", "(", "Src", "->", "getScalarSizeInBits", "(", ")", "==", "Dst", "->", "getScalarSizeInBits", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "getVectorTruncCost", "(", "Src", ",", "Dst", ")", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "ZExt", "\|\|", "Opcode", "==", "Instruction", "::", "SExt", ")", "{", "if", "(", "SrcScalarBits", ">=", "<NUM_LIT>", ")", "{", "unsigned", "NumUnpacks", "=", "getElSizeLog2Diff", "(", "Src", ",", "Dst", ")", ";", "unsigned", "NumSrcVectorOps", "=", "(", "NumUnpacks", ">", "<NUM_LIT>", "?", "(", "NumDstVectors", "-", "NumSrcVectors", ")", ":", "(", "NumDstVectors", "/", "<NUM_LIT>", ")", ")", ";", "return", "(", "NumUnpacks", "", "NumDstVectors", ")", "+", "NumSrcVectorOps", ";", "}", "else", "if", "(", "SrcScalarBits", "==", "<NUM_LIT>", ")", "return", "getBoolVecToIntConversionCost", "(", "Opcode", ",", "Dst", ",", "I", ")", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "SIToFP", "\|\|", "Opcode", "==", "Instruction", "::", "UIToFP", "\|\|", "Opcode", "==", "Instruction", "::", "FPToSI", "\|\|", "Opcode", "==", "Instruction", "::", "FPToUI", ")", "{", "if", "(", "DstScalarBits", "==", "<NUM_LIT>", "\|\|", "ST", "->", "hasVectorEnhancements2", "(", ")", ")", "{", "if", "(", "SrcScalarBits", "==", "DstScalarBits", ")", "return", "NumDstVectors", ";", "if", "(", "SrcScalarBits", "==", "<NUM_LIT>", ")", "return", "getBoolVecToIntConversionCost", "(" ]
GCC	arm	CPP	next_suggestion	CPU	621,943	[ "output_asm_insn", "(", "instr", ",", "operands", ")", ";" ]	[ "int", "i", ";", "const", "char", "*", "instr", "=", "instr1", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "n", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "{", "operands", "[", "immed_op", "]", "=", "GEN_INT", "(", "n", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,944	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Nt8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Nt8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rx32", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	621,945	[ "}" ]	[ "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "Half", "=", "NumElems", "/", "<NUM_LIT>", ";", "i", "!=", "Half", ";", "++", "i", ")", "{", "Mask", ".", "push_back", "(", "i", "+", "Half", ")", ";", "Mask", ".", "push_back", "(", "i", "+", "NumElems", "+", "Half", ")", ";", "}", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "V1", ",", "V2", ",", "&", "Mask", "[", "<NUM_LIT>", "]", ")", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	621,946	[ "(", "T", ")", ";" ]	[ "return", "getScoreUB", "(", "T", ")", "-", "getScoreLB" ]
GCC	sh	MD	next_suggestion	CPU	621,947	[ "(", "pc", ")", ")", ")", "]", ")" ]	[ "[", "(", "set", "(", "reg", ":", "SI", "T_REG", ")", "(", "ge", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "eq", "(", "reg", ":", "SI", "T_REG", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_dup", "<NUM_LIT>", ")", ")" ]
LLVM	ARM	CPP	next_suggestion	CPU	621,948	[ "if", "(", "BBUtils", "->", "getOffsetOf", "(", "End", ")", "<", "BBUtils", "->", "getOffsetOf", "(", "ML", ".", "getHeader", "(", ")", ")", "\|\|", "!", "BBUtils", "->", "isBBInRange", "(", "End", ",", "ML", ".", "getHeader", "(", ")", ",", "<NUM_LIT>", ")", ")", "{" ]	[ "auto", "ValidateRanges", "=", "[", "]", "(", "MachineInstr", "", "Start", ",", "MachineInstr", "", "End", ",", "ARMBasicBlockUtils", "", "BBUtils", ",", "MachineLoop", "&", "ML", ")", "{", "MachineBasicBlock", "", "TgtBB", "=", "End", "->", "getOpcode", "(", ")", "==", "ARM", "::", "t2LoopEnd", "?", "End", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ":", "End", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "TgtBB", "!=", "ML", ".", "getHeader", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: LoopEnd is not targeting header.\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,949	[ "let", "Uses", "=", "[", "USR", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";" ]
GCC	arm	CPP	next_suggestion	CPU	621,950	[ "}" ]	[ "_", "_", "arm_vmladavaxq_p_s16", "(", "int32_t", "_", "_", "a", ",", "int16x8_t", "_", "_", "b", ",", "int16x8_t", "_", "_", "c", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vmladavaxq_p_sv8hi", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "c", ",", "_", "_", "p", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	621,951	[ "return", "I", ";" ]	[ "for", "(", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "mayHaveSideEffects", "(", ")", ")", "{", "++", "I", ";", "break", ";", "}", "if", "(", "IntrinsicInst", "", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "I", ")", ")", "{", "Intrinsic", "::", "ID", "IntrinID", "=", "II", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "IntrinID", "!=", "Intrinsic", "::", "amdgcn_image_load_2dmsaa", "&&", "IntrinID", "!=", "Intrinsic", "::", "amdgcn_image_load_2darraymsaa", ")", "continue", ";", "const", "auto", "", "ImageDimIntr", "=", "AMDGPU", "::", "getImageDimIntrinsicInfo", "(", "IntrinID", ")", ";", "const", "uint8_t", "FragIdIndex", "=", "ImageDimIntr", "->", "VAddrEnd", "-", "<NUM_LIT>", ";", "if", "(", "!", "isa", "<", "ConstantInt", ">", "(", "II", "->", "getArgOperand", "(", "FragIdIndex", ")", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Merge: ", "<STR_LIT>", "<<", "*", "II", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "addInstToMergeableList", "(", "II", ",", "MergeableInsts", ",", "ImageDimIntr", ")", ";", "}", "}" ]
LLVM	X86	TD	stmt_completion	CPU	621,952	[ ",", "<NUM_LIT>", "]", ";" ]	[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	621,953	[ "==", "<NUM_LIT>", ")", ";" ]	[ "bool", "SIInstrInfo", "::", "ReverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	621,954	[ "const", "{" ]	[ "bool", "hasNoSdstCMPX", "(", ")" ]
GCC	xtensa	CPP	program_repair	MPU	621,955	[ "<FIXS>", "default", ":", "<FIXE>" ]	[ "case", "GT", ":", "reverse_regs", "=", "<NUM_LIT>", ";", "invert", "=", "<NUM_LIT>", ";", "gen_fn", "=", "gen_slt_sf", ";", "break", ";", "case", "LT", ":", "reverse_regs", "=", "<NUM_LIT>", ";", "invert", "=", "<NUM_LIT>", ";", "gen_fn", "=", "gen_slt_sf", ";", "break", ";", "case", "GE", ":", "reverse_regs", "=", "<NUM_LIT>", ";", "invert", "=", "<NUM_LIT>", ";", "gen_fn", "=", "gen_sle_sf", ";", "break", ";", "<BUGS>", "default", ":", "<BUGE>", "fatal_insn", "(", "<STR_LIT>", "bad test", "<STR_LIT>", ",", "gen_rtx", "(", "test_code", ",", "VOIDmode", ",", "cmp0", ",", "cmp1", ")", ")", ";", "reverse_regs", "=", "<NUM_LIT>", ";", "invert", "=", "<NUM_LIT>", ";", "gen_fn", "=", "<NUM_LIT>", ";", "}" ]
LLVM	MSP430	CPP	stmt_completion	MPU	621,956	[ "<STR_LIT>", ")", ";" ]	[ "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FrameIdx", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "<NUM_LIT>", ",", "MFI", ".", "getObjectSize", "(", "FrameIdx", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIdx", ")", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "Cannot store this register to stack slot!" ]
GCC	aarch64	MD	stmt_completion	CPU	621,957	[ "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]" ]	[ "[", "(", "set", "(", "reg", ":", "CC", "CC_REGNUM", ")", "(", "compare", ":", "CC", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "GPI", "(", "match_dup", "<NUM_LIT>", ")" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	621,958	[ ";" ]	[ "SDValue", "Ptr", "=", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "SL", ",", "ArgVal", ",", "Ptr", ",", "DstInfo", ",", "<NUM_LIT>", ",", "MachineMemOperand", "::", "MODereferenceable", ")", ";", "return", "Store" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,959	[ "}" ]	[ "def", "A2_psubt", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", "TypeALU32_3op", ">", ",", "Enc_9b0bc1", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	621,960	[ ",", "?", "}", ",", "<STR_LIT>", ">", "{" ]	[ "def", "VST4LNq32", ":", "VST4LN", "<", "<NUM_LIT>", ",", "{", "?", ",", "<NUM_LIT>", ",", "?" ]
LLVM	X86	CPP	next_suggestion	CPU	621,961	[ "Mask", ".", "push_back", "(", "NumElems", ")", ";" ]	[ "static", "SDValue", "getMOVL", "(", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ",", "EVT", "VT", ",", "SDValue", "V1", ",", "SDValue", "V2", ")", "{", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	621,962	[ "assert", "(", "ShiftAmt", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "shift_imm range is 0 to 31!", "<STR_LIT>", ")", ";" ]	[ "unsigned", "ShiftOp", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "<STR_LIT>", "::", "<STR_LIT>", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "ShiftOp", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "Binary", "\|=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "unsigned", "ShiftAmt", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "ShiftAmt", "==", "<NUM_LIT>", "&&", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "ShiftAmt", "=", "<NUM_LIT>", ";" ]
LLVM	M88k	CPP	next_suggestion	MPU	621,963	[ "}" ]	[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	621,964	[ "::", "COND_E", ";" ]	[ "static", "X86", "::", "CondCode", "isUseDefConvertible", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "X86", "::", "COND_INVALID", ";", "case", "X86", "::", "NEG8r", ":", "case", "X86", "::", "NEG16r", ":", "case", "X86", "::", "NEG32r", ":", "case", "X86", "::", "NEG64r", ":", "return", "X86", "::", "COND_AE", ";", "case", "X86", "::", "LZCNT16rr", ":", "case", "X86", "::", "LZCNT32rr", ":", "case", "X86", "::", "LZCNT64rr", ":", "return", "X86", "::", "COND_B", ";", "case", "X86", "::", "POPCNT16rr", ":", "case", "X86", "::", "POPCNT32rr", ":", "case", "X86", "::", "POPCNT64rr", ":", "return", "X86", "::", "COND_E", ";", "case", "X86", "::", "TZCNT16rr", ":", "case", "X86", "::", "TZCNT32rr", ":", "case", "X86", "::", "TZCNT64rr", ":", "return", "X86", "::", "COND_B", ";", "case", "X86", "::", "BSF16rr", ":", "case", "X86", "::", "BSF32rr", ":", "case", "X86", "::", "BSF64rr", ":", "case", "X86", "::", "BSR16rr", ":", "case", "X86", "::", "BSR32rr", ":", "case", "X86", "::", "BSR64rr", ":", "return", "X86" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	621,965	[ "New", "->", "getSubReg", "(", ")", ",", "TRI", ")", ";" ]	[ "Mod", ".", "setImm", "(", "Mod", ".", "getImm", "(", ")", "\|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Mod", ".", "setImm", "(", "Mod", ".", "getImm", "(", ")", "&", "~", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Old", ".", "ChangeToImmediate", "(", "(", "Fold", ".", "ImmToFold", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "Mod", ".", "setImm", "(", "Mod", ".", "getImm", "(", ")", "&", "~", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "}", "Old", ".", "ChangeToImmediate", "(", "Fold", ".", "ImmToFold", ")", ";", "return", "true", ";", "}", "if", "(", "Fold", ".", "isFI", "(", ")", ")", "{", "Old", ".", "ChangeToFrameIndex", "(", "Fold", ".", "FrameIndexToFold", ")", ";", "return", "true", ";", "}", "MachineOperand", "*", "New", "=", "Fold", ".", "OpToFold", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Old", ".", "getReg", "(", ")", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "New", "->", "getReg", "(", ")", ")", ")", "{", "Old", ".", "substVirtReg", "(", "New", "->", "getReg", "(", ")", "," ]
LLVM	Hexagon	TD	stmt_completion	DSP	621,966	[ "<NUM_LIT>", ";" ]	[ "def", "C2_muxir", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", "TypeALU32_2op", ">", ",", "Enc_e38e1f", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=" ]
LLVM	Hexagon	TD	stmt_completion	DSP	621,967	[ ";" ]	[ "def", "J2_jumpfnewpt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_20cdee80", ",", "TypeJ", ">", ",", "Enc_daea09", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>" ]
LLVM	X86	CPP	stmt_completion	CPU	621,968	[ "I", ";" ]	[ "while", "(", "std", "::", "next", "(", "I", ")", "!=", "MBB", ".", "end", "(", ")", ")", "std", "::", "next", "(", "I", ")", "->", "eraseFromParent", "(", ")", ";", "Cond", ".", "clear", "(", ")", ";", "FBB", "=", "nullptr", ";", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{", "TBB", "=", "nullptr", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "UnCondBrIter", "=", "MBB", ".", "end", "(", ")", ";", "continue", ";", "}", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "X86", "::", "CondCode", "BranchCode", "=", "getCondFromBranchOpc", "(", "I", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "BranchCode", "==", "X86", "::", "COND_INVALID", ")", "return", "true", ";", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "TargetBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "AllowModify", "&&", "UnCondBrIter", "!=", "MBB", ".", "end", "(", ")", "&&", "MBB", ".", "isLayoutSuccessor", "(", "TargetBB", ")", ")", "{", "BranchCode", "=", "GetOppositeBranchCondition", "(", "BranchCode", ")", ";", "unsigned", "JNCC", "=", "GetCondBranchFromCond", "(", "BranchCode", ")", ";", "MachineBasicBlock", "::", "iterator", "OldInst", "=" ]
LLVM	SystemZ	TD	stmt_completion	CPU	621,969	[ "bytes", ";" ]	[ "class", "AsmCondStoreRSY", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterOperand", "cls", ",", "bits", "<", "<NUM_LIT>", ">", "bytes", ",", "AddressingMode", "mode", "=", "bdaddr20only", ">", ":", "InstRSYb", "<", "opcode", ",", "(", "outs", ")", ",", "(", "ins", "cls", ":", "$", "R1", ",", "mode", ":", "$", "BD2", ",", "imm32zx4", ":", "$", "M3", ")", ",", "mnemonic", "#", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "AccessBytes", "=" ]
LLVM	TPC	CPP	stmt_completion	Virtual ISA	621,970	[ "(", ")", "{" ]	[ "FunctionPass", "*", "llvm", "::", "createTPCMemorySize" ]
LLVM	AMDGPU	CPP	program_repair	GPU	621,971	[ "<FIXS>", "<FIXE>", "<FIXS>", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", "<FIXE>" ]	[ "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "&&", "RC", "->", "getSize", "(", ")", "==", "<NUM_LIT>", ")", "{", "<BUGS>", "<BUGE>", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ")", ";", "}", "<BUGS>", "unsigned", "Opcode", "=", "getSGPRSpillSaveOpcode", "(", "RC", "->", "getSize", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", "<BUGE>", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,972	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	program_repair	CPU	621,973	[ "<FIXS>", "const", "char", "*", "p", "=", "I", "->", "getKeyData", "(", ")", ";", "<FIXE>" ]	[ "EmitAlignment", "(", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "\\t.code\\t32\\n", "<STR_LIT>", ";", "<BUGS>", "const", "char", "*", "p", "=", "i", "->", "getKeyData", "(", ")", ";", "<BUGE>", "printSuffixedName", "(", "p", ",", "<STR_LIT>", "$stub", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ":\\n", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "\\t.indirect_symbol ", "<STR_LIT>", "<<", "p", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";" ]
GCC	mips	MD	next_suggestion	CPU	621,974	[ "return", "<STR_LIT>" ]	[ "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")" ]
LLVM	X86	TD	program_repair	CPU	621,975	[ "<FIXS>", "def", ":", "InstRW", "[", "SKXWriteResGroup31_16", "]", ",", "(", "instrs", "IMUL16rr", ",", "IMUL16rri", ",", "IMUL16rri8", ")", ">", ";", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "SKXWriteResGroup31_32", "]", ",", "(", "instrs", "IMUL32rr", ",", "IMUL32rri", ",", "IMUL32rri8", ")", ">", ";", "<FIXE>" ]	[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "SKXWriteResGroup31_16", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", "SKXWriteResGroup31_32", ":", "SchedWriteRes", "[", "SKXPort1", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "SKXWriteResGroup31_32", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", "SKXWriteResGroup32", ":", "SchedWriteRes", "[", "SKXPort5", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	621,976	[ "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{" ]	[ "if", "(", "auto", "", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "V", ")", ")", "return", "C", "->", "getValue", "(", ")", ".", "countl_zero", "(", ")", ">=", "IterCount", ";", "if", "(", "auto", "", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "{" ]
LLVM	X86	CPP	next_suggestion	CPU	621,977	[ "}" ]	[ "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "Instrumentation", ".", "reset", "(", "CreateX86AsmInstrumentation", "(", "Options", ",", "Parser", ".", "getContext", "(", ")", ",", "STI", ")", ")", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	621,978	[ "(", "AddrOpIdx", ")", ")", ";" ]	[ "case", "Intrinsic", "::", "arm_neon_vst3", ":", "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoadOp", "=", "false", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vst4", ":", "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoadOp", "=", "false", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vst2lane", ":", "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoadOp", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vst3lane", ":", "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoadOp", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vst4lane", ":", "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoadOp", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "}", "}", "else", "{", "isLaneOp", "=", "true", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unexpected opcode for Neon base update", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "case", "ISD", "::", "LOAD", ":", "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLaneOp", "=", "false", ";", "break", ";", "case", "ISD", "::", "STORE", ":", "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLaneOp", "=", "false", ";", "isLoadOp", "=", "false", ";", "break", ";", "}", "}", "EVT", "VecTy", ";", "if", "(", "isLoadOp", ")", "{", "VecTy", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "isIntrinsic", ")", "{", "VecTy", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "}", "else", "{", "assert", "(", "isStore", "&&", "<STR_LIT>", "Node has to be a load, a store, or an intrinsic!", "<STR_LIT>", ")", ";", "VecTy", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "}", "unsigned", "NumBytes", "=", "NumVecs", "", "VecTy", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "isLaneOp", ")", "NumBytes", "/", "=", "VecTy", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Inc", "=", "User", "->", "getOperand", "(", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "Addr", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "ConstantSDNode", "", "CInc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ";", "if", "(", "NumBytes", ">=", "<NUM_LIT>", "", "<NUM_LIT>", "&&", "(", "!", "CInc", "\|\|", "CInc", "->", "getZExtValue", "(", ")", "!=", "NumBytes", ")", ")", "{", "continue", ";", "}", "EVT", "AlignedVecTy", "=", "VecTy", ";", "unsigned", "Alignment", "=", "MemN", "->", "getAlignment", "(", ")", ";", "if", "(", "isa", "<", "LSBaseSDNode", ">", "(", "N", ")", ")", "{", "if", "(", "Alignment", "==", "<NUM_LIT>", ")", "Alignment", "=", "<NUM_LIT>", ";", "if", "(", "Alignment", "<", "VecTy", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", "{", "MVT", "EltTy", "=", "MVT", "::", "getIntegerVT", "(", "Alignment", "", "<NUM_LIT>", ")", ";", "assert", "(", "NumVecs", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected multi-element generic load/store.", "<STR_LIT>", ")", ";", "assert", "(", "!", "isLaneOp", "&&", "<STR_LIT>", "Unexpected generic load/store lane.", "<STR_LIT>", ")", ";", "unsigned", "NumElts", "=", "NumBytes", "/", "(", "EltTy", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "AlignedVecTy", "=", "MVT", "::", "getVectorVT", "(", "EltTy", ",", "NumElts", ")", ";", "}", "Alignment", "=", "<NUM_LIT>", ";", "}", "EVT", "Tys", "[", "<NUM_LIT>", "]", ";", "unsigned", "NumResultVecs", "=", "(", "isLoadOp", "?", "NumVecs", ":", "<NUM_LIT>", ")", ";", "unsigned", "n", ";", "for", "(", "n", "=", "<NUM_LIT>", ";", "n", "<", "NumResultVecs", ";", "++", "n", ")", "Tys", "[", "n", "]", "=", "AlignedVecTy", ";", "Tys", "[", "n", "++", "]", "=", "MVT", "::", "i32", ";", "Tys", "[", "n", "]", "=", "MVT", "::", "Other", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "makeArrayRef", "(", "Tys", ",", "NumResultVecs", "+", "<NUM_LIT>", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand" ]
GCC	i386	CPP	next_suggestion	CPU	621,979	[ "}" ]	[ "int", "i386_pe_reloc_rw_mask", "(", "void", ")", "{", "return", "<NUM_LIT>", ";" ]
LLVM	Nyuzi	TD	stmt_completion	GPU	621,980	[ "$", "src2", ",", "v16i32", ":", "$", "oldvalue", ")", ")", "]", ",", "<NUM_LIT>", ",", "FmtR_VVVM", ",", "II_INT", ">", ";" ]	[ "def", "MOVEVVMI", ":", "FormatRMaskedOneOpInst", "<", "(", "outs", "VR512", ":", "$", "dest", ")", ",", "(", "ins", "GPR32", ":", "$", "mask", ",", "VR512", ":", "$", "src2", ",", "VR512", ":", "$", "oldvalue", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "v16i32", ":", "$", "dest", ",", "(", "vselect", "v16i1", ":", "$", "mask", ",", "v16i32", ":" ]
GCC	i386	MD	next_suggestion	CPU	621,981	[ "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]	[ "emit_insn", "(", "gen_avx2_pshufhw_1_mask", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "(", "(", "mask", ">", ">", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "(", "(", "mask", ">", ">", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "(", "(", "mask", ">", ">", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "(", "(", "mask", ">", ">", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "(", "(", "mask", ">", ">", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "(", "(", "mask", ">", ">", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "(", "(", "mask", ">", ">", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "(", "(", "mask", ">", ">", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", "," ]
LLVM	Mips	CPP	code_generation	CPU	621,982	[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "Mips Branch Expansion Pass", "<STR_LIT>", ";", "}" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
GCC	tilepro	MD	stmt_completion	VLIW	621,983	[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	621,984	[ ".", "addImm", "(", "Amount", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ";" ]	[ "Amount", "=", "alignTo", "(", "Amount", ",", "getStackAlign", "(", ")", ")", ";", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Amount", ")", "&&", "<STR_LIT>", "exceeded stack address space size", "<STR_LIT>", ")", ";", "const", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "Register", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "unsigned", "Op", "=", "IsDestroy", "?", "AMDGPU", "::", "S_SUB_U32", ":", "AMDGPU", "::", "S_ADD_U32", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Op", ")", ",", "SPReg", ")", ".", "addReg", "(", "SPReg", ")" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	621,985	[ "}" ]	[ "}", "PreviousRegSeqByUndefCount", "[", "RSI", ".", "UndefReg", ".", "size", "(", ")", "]", ".", "push_back", "(", "RSI", ".", "Instr", ")", ";", "PreviousRegSeq", "[", "RSI", ".", "Instr", "]", "=", "RSI", ";" ]
GCC	nds32	CPP	next_suggestion	CPU	621,986	[ "output_asm_insn", "(", "<STR_LIT>", "la\\t$ta, %l1", "<STR_LIT>", ",", "operands", ")", ";" ]	[ "const", "char", "", "nds32_output_casesi_pc_relative", "(", "rtx", "", "operands", ")", "{", "machine_mode", "mode", ";", "rtx", "diff_vec", ";", "diff_vec", "=", "PATTERN", "(", "NEXT_INSN", "(", "as_a", "<", "rtx_insn", "*", ">", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "diff_vec", ")", "==", "ADDR_DIFF_VEC", ")", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	621,987	[ ")" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
GCC	i386	CPP	stmt_completion	CPU	621,988	[ "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]	[ "_", "mm_fpclass_sh_mask", "(", "_", "_", "m128h", "_", "_", "A", ",", "const", "int", "_", "_", "imm", ")", "{", "return", "(", "_", "_", "mmask8", ")", "_", "_", "builtin_ia32_fpclasssh_mask", "(", "(", "_", "_", "v8hf", ")", "_", "_", "A", ",", "_", "_", "imm", "," ]
GCC	sh	CPP	program_repair	CPU	621,989	[ "<FIXS>", "rtx", "insn", ",", "mova", "=", "NULL_RTX", ";", "<FIXE>" ]	[ "machine_dependent_reorg", "(", "first", ")", "rtx", "first", ";", "{", "<BUGS>", "rtx", "insn", ",", "mova", ";", "<BUGE>", "int", "num_mova", ";", "rtx", "r0_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "rtx", "r0_inc_rtx", "=", "gen_rtx_POST_INC", "(", "Pmode", ",", "r0_rtx", ")", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	621,990	[ "}" ]	[ "SDValue", "RHS", "=", "Val", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "ISD", "::", "CondCode", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Val", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "bool", "isInteger", "=", "LHS", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ";", "if", "(", "Negate", ")", "CC", "=", "getSetCCInverse", "(", "CC", ",", "isInteger", ")", ";", "SDLoc", "DL", "(", "Val", ")", ";", "if", "(", "isInteger", ")", "{", "OutCC", "=", "changeIntCCToAArch64CC", "(", "CC", ")", ";", "}", "else", "{", "assert", "(", "LHS", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", ";", "<STR_LIT>", "::", "<STR_LIT>", "ExtraCC", ";", "changeFPCCToANDAArch64CC", "(", "CC", ",", "OutCC", ",", "ExtraCC", ")", ";", "if", "(", "ExtraCC", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "SDValue", "ExtraCmp", ";", "if", "(", "!", "CCOp", ".", "getNode", "(", ")", ")", "ExtraCmp", "=", "emitComparison", "(", "LHS", ",", "RHS", ",", "CC", ",", "DL", ",", "DAG", ")", ";", "else", "ExtraCmp", "=", "emitConditionalComparison", "(", "LHS", ",", "RHS", ",", "CC", ",", "CCOp", ",", "Predicate", ",", "ExtraCC", ",", "DL", ",", "DAG", ")", ";", "CCOp", "=", "ExtraCmp", ";", "Predicate", "=", "ExtraCC", ";", "}", "}", "if", "(", "!", "CCOp", ")", "return", "emitComparison", "(", "LHS", ",", "RHS", ",", "CC", ",", "DL", ",", "DAG", ")", ";", "return", "emitConditionalComparison", "(", "LHS", ",", "RHS", ",", "CC", ",", "CCOp", ",", "Predicate", ",", "OutCC", ",", "DL", ",", "DAG", ")", ";", "}", "assert", "(", "(", "Opcode", "==", "ISD", "::", "AND", "\|\|", "(", "Opcode", "==", "ISD", "::", "OR", "&&", "Val", "->", "hasOneUse", "(", ")", ")", ")", "&&", "<STR_LIT>", "Valid conjunction/disjunction tree", "<STR_LIT>", ")", ";", "SDValue", "LHS", "=", "Val", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Val", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "NegateOpsAndResult", "=", "Opcode", "==", "ISD", "::", "OR", ";", "if", "(", "NegateOpsAndResult", ")", "{", "bool", "CanNegateL", ";", "bool", "isValidL", "=", "isConjunctionDisjunctionTree", "(", "LHS", ",", "CanNegateL", ")", ";", "assert", "(", "isValidL", "&&", "<STR_LIT>", "Valid conjunction/disjunction tree", "<STR_LIT>", ")", ";", "(", "void", ")", "isValidL", ";", "bool", "CanNegateR", ";", "bool", "isValidR", "=", "isConjunctionDisjunctionTree", "(", "RHS", ",", "CanNegateR", ")", ";", "assert", "(", "isValidR", "&&", "<STR_LIT>", "Valid conjunction/disjunction tree", "<STR_LIT>", ")", ";", "assert", "(", "(", "CanNegateL", "\|\|", "CanNegateR", ")", "&&", "<STR_LIT>", "Valid conjunction/disjunction tree", "<STR_LIT>", ")", ";", "if", "(", "!", "CanNegateL", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "}", "else", "{", "bool", "NeedsNegOutL", "=", "LHS", "->", "getOpcode", "(", ")", "==", "ISD", "::", "OR", ";", "assert", "(", "(", "!", "NeedsNegOutL", "\|\|", "RHS", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "OR", ")", "&&", "<STR_LIT>", "Valid conjunction/disjunction tree", "<STR_LIT>", ")", ";", "if", "(", "NeedsNegOutL", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "}", "<STR_LIT>", "::", "<STR_LIT>", "RHSCC", ";", "SDValue", "CmpR", "=", "emitConjunctionDisjunctionTreeRec", "(", "DAG", ",", "RHS", ",", "RHSCC", ",", "Negate", ",", "CCOp", ",", "Predicate", ")", ";", "if", "(", "NegateOpsAndResult", "&&", "!", "Negate", ")", "RHSCC", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "RHSCC", ")", ";", "SDValue", "CmpL", "=", "emitConjunctionDisjunctionTreeRec", "(", "DAG", ",", "LHS", ",", "OutCC", ",", "NegateOpsAndResult", ",", "CmpR", ",", "RHSCC", ")", ";", "if", "(", "NegateOpsAndResult", "&&", "!", "Negate", ")", "OutCC", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "OutCC", ")", ";", "return", "CmpL", ";" ]
GCC	mips	CPP	stmt_completion	CPU	621,991	[ ";" ]	[ "if", "(", "shift", "<", "<NUM_LIT>", "\|\|", "shift", ">", "<NUM_LIT>", ")", "gcc_unreachable", "(", ")", ";", "return", "shift" ]
GCC	v850	MD	stmt_completion	MPU	621,992	[ ")", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "subreg", ":", "QI", "(", "ior", ":", "SI", "(", "subreg", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "<NUM_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<NUM_LIT>" ]
LLVM	SystemZ	CPP	code_generation	CPU	621,993	[ "bool", "SystemZInstrInfo", "::", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "BranchProbability", "Probability", ")", "const", "{", "return", "NumCycles", "==", "<NUM_LIT>", ";", "}" ]	[ "Return", "true", "if", "it", "'s", "profitable", "for", "if-converter", "to", "duplicate", "instructions", "of", "specified", "accumulated", "instruction", "latencies", "in", "the", "specified", "MBB", "to", "enable", "if-conversion", "." ]
GCC	i386	MD	next_suggestion	CPU	621,994	[ "(", "V32HF", "<STR_LIT>", ")", "(", "V16HF", "<STR_LIT>", ")", "(", "V8HF", "<STR_LIT>", ")" ]	[ "(", "V32HI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V16SI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V8DI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")" ]
GCC	s390	CPP	stmt_completion	MPU	621,995	[ ";" ]	[ "if", "(", "op", "[", "arity", "]", "!=", "const0_rtx", ")", "op", "[", "arity", "]", "=", "copy_to_mode_reg", "(", "Pmode", ",", "op", "[", "arity", "]", ")", ";", "op", "[", "arity", "]", "=", "gen_rtx_MEM", "(", "insn_op", "->", "mode", ",", "op", "[", "arity", "]", ")", ";", "}", "else", "op", "[", "arity", "]", "=", "copy_to_mode_reg", "(", "insn_op", "->", "mode", ",", "op", "[", "arity", "]", ")", ";", "}", "arity", "++" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	621,996	[ "}" ]	[ "if", "(", "!", "TII", "->", "getPredReg", "(", "Cond", ",", "PredReg", ",", "PredPos", ",", "PredRegFlags", ")", ")", "return", "nullptr", ";", "MachineInstr", "", "CondI", "=", "MRI", "->", "getVRegDef", "(", "PredReg", ")", ";", "unsigned", "CondOpc", "=", "CondI", "->", "getOpcode", "(", ")", ";", "unsigned", "CmpReg1", "=", "<NUM_LIT>", ",", "CmpReg2", "=", "<NUM_LIT>", ";", "int", "Mask", "=", "<NUM_LIT>", ",", "ImmValue", "=", "<NUM_LIT>", ";", "bool", "AnalyzedCmp", "=", "TII", "->", "analyzeCompare", "(", "", "CondI", ",", "CmpReg1", ",", "CmpReg2", ",", "Mask", ",", "ImmValue", ")", ";", "if", "(", "!", "AnalyzedCmp", ")", "return", "nullptr", ";", "OldInsts", ".", "push_back", "(", "CondI", ")", ";", "OldInsts", ".", "push_back", "(", "IVOp", ")", ";", "Comparison", "::", "Kind", "Cmp", ";", "bool", "isSwapped", "=", "false", ";", "const", "MachineOperand", "&", "Op1", "=", "CondI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "Op2", "=", "CondI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "", "EndValue", "=", "nullptr", ";", "if", "(", "Op1", ".", "isReg", "(", ")", ")", "{", "if", "(", "Op2", ".", "isImm", "(", ")", "\|\|", "Op1", ".", "getReg", "(", ")", "==", "IVReg", ")", "EndValue", "=", "&", "Op2", ";", "else", "{", "EndValue", "=", "&", "Op1", ";", "isSwapped", "=", "true", ";", "}", "}", "if", "(", "!", "EndValue", ")", "return", "nullptr", ";", "Cmp", "=", "getComparisonKind", "(", "CondOpc", ",", "InitialValue", ",", "EndValue", ",", "IVBump", ")", ";", "if", "(", "!", "Cmp", ")", "return", "nullptr", ";", "if", "(", "Negated", ")", "Cmp", "=", "Comparison", "::", "getNegatedComparison", "(", "Cmp", ")", ";", "if", "(", "isSwapped", ")", "Cmp", "=", "Comparison", "::", "getSwappedComparison", "(", "Cmp", ")", ";", "if", "(", "InitialValue", "->", "isReg", "(", ")", ")", "{", "Register", "R", "=", "InitialValue", "->", "getReg", "(", ")", ";", "MachineBasicBlock", "", "DefBB", "=", "MRI", "->", "getVRegDef", "(", "R", ")", "->", "getParent", "(", ")", ";", "if", "(", "!", "MDT", "->", "properlyDominates", "(", "DefBB", ",", "Header", ")", ")", "{", "int64_t", "V", ";", "if", "(", "!", "checkForImmediate", "(", "", "InitialValue", ",", "V", ")", ")", "return", "nullptr", ";", "}", "OldInsts", ".", "push_back", "(", "MRI", "->", "getVRegDef", "(", "R", ")", ")", ";", "}", "if", "(", "EndValue", "->", "isReg", "(", ")", ")", "{", "Register", "R", "=", "EndValue", "->", "getReg", "(", ")", ";", "MachineBasicBlock", "", "DefBB", "=", "MRI", "->", "getVRegDef", "(", "R", ")", "->", "getParent", "(", ")", ";", "if", "(", "!", "MDT", "->", "properlyDominates", "(", "DefBB", ",", "Header", ")", ")", "{", "int64_t", "V", ";", "if", "(", "!", "checkForImmediate", "(", "*", "EndValue", ",", "V", ")", ")", "return", "nullptr", ";", "}", "OldInsts", ".", "push_back", "(", "MRI", "->", "getVRegDef", "(", "R", ")", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	621,997	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=" ]
GCC	mn10300	CPP	stmt_completion	MPU	621,998	[ ",", "file", ")", ";" ]	[ "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "POST_INC", ":", "print_operand_address", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "fputc", "(", "'", "+", "'", ",", "file", ")", ";", "break", ";", "case", "REG", ":", "print_operand", "(", "file", ",", "addr", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "PLUS", ":", "{", "rtx", "base", ",", "index", ";", "if", "(", "REG_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "&&", "REG_OK_FOR_BASE_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", "base", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "index", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "REG_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "&&", "REG_OK_FOR_BASE_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", "base", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "index", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "else", "gcc_unreachable", "(", ")", ";", "print_operand", "(", "file", ",", "index", ",", "<NUM_LIT>", ")", ";", "fputc", "(", "'", ",", "'" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,999	[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]	[ "def", "C4_cmpneqi", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56f114f4", ",", "TypeALU32_2op", ">", ",", "Enc_bd0b33", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";" ]

GCC

mips

CPP

stmt_completion

CPU

621,900

[ "i", "++", ")", "{" ]

[ "state", "=", "data", ";", "if", "(", "REG_P", "(", "x", ")", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "HARD_REGNO_NREGS", "(", "REGNO", "(", "x", ")", ",", "GET_MODE", "(", "x", ")", ")", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

621,901

[ "(", "RegNo", ")", ";" ]

[ "OS", "<<", "getRegisterName" ]

LLVM

ARM

TD

next_suggestion

CPU

621,902

[ "let", "isCommutable", "=", "Commutable", ";" ]

[ "class", "N3VW", "<", "bit", "op24", ",", "bit", "op23", ",", "bits", "<", "<NUM_LIT>", ">", "op21_20", ",", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bit", "op4", ",", "string", "OpcodeStr", ",", "string", "Dt", ",", "ValueType", "TyQ", ",", "ValueType", "TyD", ",", "SDNode", "OpNode", ",", "SDNode", "ExtOp", ",", "bit", "Commutable", ">", ":", "N3V", "<", "op24", ",", "op23", ",", "op21_20", ",", "op11_8", ",", "<NUM_LIT>", ",", "op4", ",", "(", "outs", "QPR", ":", "$", "Vd", ")", ",", "(", "ins", "QPR", ":", "$", "Vn", ",", "DPR", ":", "$", "Vm", ")", ",", "N3RegFrm", ",", "IIC_VSUBiD", ",", "OpcodeStr", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "QPR", ":", "$", "Vd", ",", "(", "OpNode", "(", "TyQ", "QPR", ":", "$", "Vn", ")", ",", "(", "TyQ", "(", "ExtOp", "(", "TyD", "DPR", ":", "$", "Vm", ")", ")", ")", ")", ")", "]", ">", "{", "let", "TwoOperandAliasConstraint", "=", "<STR_LIT>", ";" ]

GCC

arm

MD

stmt_completion

CPU

621,903

[ ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

621,904

[ "LLVM_DEBUG", "(", "{" ]

[ "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "i", "]", ";", "int", "SUID", "=", "Node2CurrentBlock", "[", "i", "]", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "if", "(", "Node2CurrentBlock", "[", "Succ", "->", "NodeNum", "]", "!=", "SUID", ")", "CurrentBlocks", "[", "SUID", "]", "->", "addSucc", "(", "CurrentBlocks", "[", "Node2CurrentBlock", "[", "Succ", "->", "NodeNum", "]", "]", ",", "SuccDep", ".", "isCtrl", "(", ")", "?", "NoData", ":", "Data", ")", ";", "}", "for", "(", "SDep", "&", "PredDep", ":", "SU", "->", "Preds", ")", "{", "SUnit", "*", "Pred", "=", "PredDep", ".", "getSUnit", "(", ")", ";", "if", "(", "PredDep", ".", "isWeak", "(", ")", "||", "Pred", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "if", "(", "Node2CurrentBlock", "[", "Pred", "->", "NodeNum", "]", "!=", "SUID", ")", "CurrentBlocks", "[", "SUID", "]", "->", "addPred", "(", "CurrentBlocks", "[", "Node2CurrentBlock", "[", "Pred", "->", "NodeNum", "]", "]", ")", ";", "}", "}", "for", "(", "SIScheduleBlock", "*", "Block", ":", "CurrentBlocks", ")", "Block", "->", "finalizeUnits", "(", ")", ";" ]

GCC

sh

CPP

stmt_completion

CPU

621,905

[ "(", "v2si", ")", "mn", ")", ";" ]

[ "return", "(", "unsigned", "long", "long", ")", "_", "_", "builtin_sh_media_MCMPEQ_L", "(", "(", "v2si", ")", "mm", "," ]

GCC

i386

CPP

stmt_completion

CPU

621,906

[ ",", "(", "_", "_", "v8df", ")", "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m512d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_load_pd", "(", "_", "_", "m512d", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "void", "const", "*", "_", "_", "P", ")", "{", "return", "(", "_", "_", "m512d", ")", "_", "_", "builtin_ia32_loadapd512_mask", "(", "(", "const", "_", "_", "v8df", "*", ")", "_", "_", "P" ]

LLVM

AVR

CPP

code_generation

MPU

621,907

[ "void", "AVRRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected SPAdj value", "<STR_LIT>", ")", ";", "MachineInstr", "&", "MI", "=", "*", "II", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "AVRTargetMachine", "&", "TM", "=", "(", "const", "AVRTargetMachine", "&", ")", "MF", ".", "getTarget", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getFrameLowering", "(", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "int", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "FrameIndex", ")", ";", "Offset", "+=", "MFI", ".", "getStackSize", "(", ")", "-", "TFI", "->", "getOffsetOfLocalArea", "(", ")", "+", "<NUM_LIT>", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "Offset", ">", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid offset", "<STR_LIT>", ")", ";", "unsigned", "Opcode", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "DstReg", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "<STR_LIT>", "Dest reg cannot be the frame pointer", "<STR_LIT>", ")", ";", "II", "++", ";", "if", "(", "II", "!=", "MBB", ".", "end", "(", ")", ")", "foldFrameOffset", "(", "II", ",", "Offset", ",", "DstReg", ")", ";", "switch", "(", "DstReg", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "{", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "LLVM_FALLTHROUGH", ";", "}", "default", ":", "{", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Offset", "=", "-", "Offset", ";", "break", ";", "}", "}", "MachineInstr", "*", "New", "=", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ";", "New", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "return", ";", "}", "if", "(", "Offset", ">", "<NUM_LIT>", ")", "{", "unsigned", "AddOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ",", "SubOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "int", "AddOffset", "=", "Offset", "-", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "if", "(", "(", "Offset", "-", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ">", "<NUM_LIT>", ")", "{", "AddOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "SubOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "AddOffset", "=", "-", "AddOffset", ";", "}", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "New", "=", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "AddOpc", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "AddOffset", ")", ";", "New", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "BuildMI", "(", "MBB", ",", "std", "::", "next", "(", "II", ")", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "BuildMI", "(", "MBB", ",", "std", "::", "next", "(", "II", ")", ",", "dl", ",", "TII", ".", "get", "(", "SubOpc", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", "-", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ";", "Offset", "=", "<NUM_LIT>", ";", "}", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "&&", "<STR_LIT>", "Offset is out of range", "<STR_LIT>", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "}" ]

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

GCC

i386

CPP

next_suggestion

CPU

621,908

[ "if", "(", "ix86_asm_dialect", "==", "ASM_INTEL", ")", "fputs", "(", "<STR_LIT>", "\\t.intel_syntax\\n", "<STR_LIT>", ",", "asm_out_file", ")", ";" ]

[ "if", "(", "X86_FILE_START_VERSION_DIRECTIVE", ")", "fputs", "(", "<STR_LIT>", "\\t.version\\t\\\"01.01\\\"\\n", "<STR_LIT>", ",", "asm_out_file", ")", ";", "if", "(", "X86_FILE_START_FLTUSED", ")", "fputs", "(", "<STR_LIT>", "\\t.global\\t__fltused\\n", "<STR_LIT>", ",", "asm_out_file", ")", ";" ]

LLVM

VE

CPP

stmt_completion

CPU

621,909

[ "]", "==", "'", "w", "'", "?", "true", ":", "false", ";" ]

[ "}", "else", "if", "(", "Name", ".", "startswith", "(", "<STR_LIT>", "pvcvt.w.s.lo", "<STR_LIT>", ")", "||", "Name", ".", "startswith", "(", "<STR_LIT>", "pvcvt.w.s.up", "<STR_LIT>", ")", ")", "{", "Mnemonic", "=", "parseRD", "(", "Name", ",", "<NUM_LIT>", ",", "NameLoc", ",", "Operands", ")", ";", "}", "else", "if", "(", "Name", ".", "startswith", "(", "<STR_LIT>", "pvcvt.w.s", "<STR_LIT>", ")", ")", "{", "Mnemonic", "=", "parseRD", "(", "Name", ",", "<NUM_LIT>", ",", "NameLoc", ",", "Operands", ")", ";", "}", "else", "if", "(", "Name", ".", "startswith", "(", "<STR_LIT>", "vfmk.l.", "<STR_LIT>", ")", "||", "Name", ".", "startswith", "(", "<STR_LIT>", "vfmk.w.", "<STR_LIT>", ")", "||", "Name", ".", "startswith", "(", "<STR_LIT>", "vfmk.d.", "<STR_LIT>", ")", "||", "Name", ".", "startswith", "(", "<STR_LIT>", "vfmk.s.", "<STR_LIT>", ")", ")", "{", "bool", "ICC", "=", "Name", "[", "<NUM_LIT>", "]", "==", "'", "l", "'", "||", "Name", "[", "<NUM_LIT>", "]", "==", "'", "w", "'", "?", "true", ":", "false", ";", "Mnemonic", "=", "parseCC", "(", "Name", ",", "<NUM_LIT>", ",", "Name", ".", "size", "(", ")", ",", "ICC", ",", "true", ",", "NameLoc", ",", "Operands", ")", ";", "}", "else", "if", "(", "Name", ".", "startswith", "(", "<STR_LIT>", "pvfmk.w.lo.", "<STR_LIT>", ")", "||", "Name", ".", "startswith", "(", "<STR_LIT>", "pvfmk.w.up.", "<STR_LIT>", ")", "||", "Name", ".", "startswith", "(", "<STR_LIT>", "pvfmk.s.lo.", "<STR_LIT>", ")", "||", "Name", ".", "startswith", "(", "<STR_LIT>", "pvfmk.s.up.", "<STR_LIT>", ")", ")", "{", "bool", "ICC", "=", "Name", "[", "<NUM_LIT>", "]", "==", "'", "l", "'", "||", "Name", "[", "<NUM_LIT>" ]

LLVM

ARM

TD

next_suggestion

CPU

621,910

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "A", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RdaLo", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

pa

CPP

next_suggestion

CPU

621,911

[ "}" ]

[ "regno", "=", "REGNO", "(", "XEXP", "(", "use", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "regno", ">=", "<NUM_LIT>", "&&", "regno", "<=", "<NUM_LIT>", ")", "{", "if", "(", "arg_mode", "==", "SFmode", ")", "{", "xoperands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "use", ",", "<NUM_LIT>", ")", ";", "xoperands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "<NUM_LIT>", "-", "(", "regno", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{fstws|fstw} %0,-16(%%sr0,%%r30)", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldw -16(%%sr0,%%r30),%1", "<STR_LIT>", ",", "xoperands", ")", ";", "}", "else", "{", "xoperands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "use", ",", "<NUM_LIT>", ")", ";", "xoperands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DImode", ",", "<NUM_LIT>", "-", "(", "regno", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{fstds|fstd} %0,-16(%%sr0,%%r30)", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldw -12(%%sr0,%%r30),%R1", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldw -16(%%sr0,%%r30),%1", "<STR_LIT>", ",", "xoperands", ")", ";", "}" ]

LLVM

AMDGPU

CPP

program_repair

GPU

621,912

[ "<FIXS>", "OperandMatchResultTy", "parseOModSI", "(", "OperandVector", "&", "Operands", ")", ";", "<FIXE>" ]

[ "AMDGPUOperand", "::", "Ptr", "defaultSMEMOffsetMod", "(", ")", "const", ";", "AMDGPUOperand", "::", "Ptr", "defaultFlatOffset", "(", ")", "const", ";", "<BUGS>", "OperandMatchResultTy", "parseOModOperand", "(", "OperandVector", "&", "Operands", ")", ";", "<BUGE>", "void", "cvtVOP3", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ",", "OptionalImmIndexMap", "&", "OptionalIdx", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,913

[ "}" ]

[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "isReturn", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "FRAMEKEY", "]", ";", "let", "Defs", "=", "[", "PC", ",", "R29", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isBarrier", "=", "<NUM_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isTaken", "=", "<NUM_LIT>", ";" ]

GCC

arm

CPP

stmt_completion

CPU

621,914

[ "b", ")", ";" ]

[ "vceq_u16", "(", "uint16x4_t", "_", "_", "a", ",", "uint16x4_t", "_", "_", "b", ")", "{", "return", "(", "uint16x4_t", ")", "_", "_", "builtin_neon_vceqv4hi", "(", "(", "int16x4_t", ")", "_", "_", "a", ",", "(", "int16x4_t", ")", "_", "_" ]

GCC

ft32

MD

next_suggestion

MPU

621,915

[ "]" ]

[ "(", "compare", ":", "SI", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_operand", ":", "SI", "<NUM_LIT>", ")", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

621,916

[ ";" ]

[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "R29", "]", ";", "let", "Defs", "=", "[", "PC", ",", "R31", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>" ]

LLVM

Cpu0

CPP

next_suggestion

CPU

621,917

[ "GetInstSeqLsORi", "(", "Imm", ",", "RemSize", ",", "SeqLsORi", ")", ";" ]

[ "}", "if", "(", "!", "(", "Imm", "&", "<NUM_LIT>", ")", ")", "{", "GetInstSeqLsSHL", "(", "Imm", ",", "RemSize", ",", "SeqLs", ")", ";", "return", ";", "}", "GetInstSeqLsADDiu", "(", "Imm", ",", "RemSize", ",", "SeqLs", ")", ";", "if", "(", "Imm", "&", "<NUM_LIT>", ")", "{", "InstSeqLs", "SeqLsORi", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,918

[ "}" ]

[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

code_generation

GPU

621,919

[ "bool", "AMDGPUCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "B", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "MFI", "->", "setIfReturnsVoid", "(", "!", "Val", ")", ";", "assert", "(", "!", "Val", "==", "VRegs", ".", "empty", "(", ")", "&&", "<STR_LIT>", "Return value without a vreg", "<STR_LIT>", ")", ";", "CallingConv", "::", "ID", "CC", "=", "B", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", "const", "bool", "IsShader", "=", "AMDGPU", "::", "isShader", "(", "CC", ")", ";", "const", "bool", "IsWaveEnd", "=", "(", "IsShader", "&&", "MFI", "->", "returnsVoid", "(", ")", ")", "||", "AMDGPU", "::", "isKernel", "(", "CC", ")", ";", "if", "(", "IsWaveEnd", ")", "{", "B", ".", "buildInstr", "(", "AMDGPU", "::", "S_ENDPGM", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "auto", "const", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "ReturnOpc", "=", "IsShader", "?", "AMDGPU", "::", "SI_RETURN_TO_EPILOG", ":", "AMDGPU", "::", "S_SETPC_B64_return", ";", "auto", "Ret", "=", "B", ".", "buildInstrNoInsert", "(", "ReturnOpc", ")", ";", "Register", "ReturnAddrVReg", ";", "if", "(", "ReturnOpc", "==", "AMDGPU", "::", "S_SETPC_B64_return", ")", "{", "ReturnAddrVReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "CCR_SGPR_64RegClass", ")", ";", "Ret", ".", "addUse", "(", "ReturnAddrVReg", ")", ";", "}", "if", "(", "!", "FLI", ".", "CanLowerReturn", ")", "insertSRetStores", "(", "B", ",", "Val", "->", "getType", "(", ")", ",", "VRegs", ",", "FLI", ".", "DemoteRegister", ")", ";", "else", "if", "(", "!", "lowerReturnVal", "(", "B", ",", "Val", ",", "VRegs", ",", "Ret", ")", ")", "return", "false", ";", "if", "(", "ReturnOpc", "==", "AMDGPU", "::", "S_SETPC_B64_return", ")", "{", "const", "SIRegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "Register", "LiveInReturn", "=", "MF", ".", "addLiveIn", "(", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ",", "&", "AMDGPU", "::", "SGPR_64RegClass", ")", ";", "B", ".", "buildCopy", "(", "ReturnAddrVReg", ",", "LiveInReturn", ")", ";", "}", "B", ".", "insertInstr", "(", "Ret", ")", ";", "return", "true", ";", "}" ]

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

GCC

arm

CPP

program_repair

CPU

621,920

[ "<FIXS>", "case", "E_V16QImode", ":", "gen", "=", "gen_neon_vrev64v16qi", ";", "break", ";", "case", "E_V8QImode", ":", "gen", "=", "gen_neon_vrev64v8qi", ";", "break", ";", "<FIXE>" ]

[ "case", "<NUM_LIT>", ":", "switch", "(", "d", "->", "vmode", ")", "{", "<BUGS>", "case", "V16QImode", ":", "gen", "=", "gen_neon_vrev64v16qi", ";", "break", ";", "case", "V8QImode", ":", "gen", "=", "gen_neon_vrev64v8qi", ";", "break", ";", "<BUGE>", "default", ":", "return", "false", ";", "}" ]

GCC

aarch64

MD

next_suggestion

CPU

621,921

[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]

[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]

LLVM

ARM64

TD

stmt_completion

CPU

621,922

[ "=", "<STR_LIT>", ";" ]

[ "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod" ]

LLVM

PowerPC

TD

stmt_completion

CPU

621,923

[ "=", "<STR_LIT>", ";" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "PredicateMethod" ]

GCC

arm

CPP

next_suggestion

CPU

621,924

[ "return", "false", ";" ]

[ "if", "(", "decl_op1", "&&", "GET_CODE", "(", "XEXP", "(", "p", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "(", "decl_op0", "=", "SYMBOL_REF_DECL", "(", "XEXP", "(", "p", ",", "<NUM_LIT>", ")", ")", ")", ")", "{", "if", "(", "(", "TREE_CODE", "(", "decl_op1", ")", "==", "VAR_DECL", "||", "TREE_CODE", "(", "decl_op1", ")", "==", "CONST_DECL", ")", "&&", "(", "TREE_CODE", "(", "decl_op0", ")", "==", "VAR_DECL", "||", "TREE_CODE", "(", "decl_op0", ")", "==", "CONST_DECL", ")", ")", "return", "(", "get_variable_section", "(", "decl_op1", ",", "false", ")", "!=", "get_variable_section", "(", "decl_op0", ",", "false", ")", ")", ";", "if", "(", "TREE_CODE", "(", "decl_op1", ")", "==", "LABEL_DECL", "&&", "TREE_CODE", "(", "decl_op0", ")", "==", "LABEL_DECL", ")", "return", "(", "DECL_CONTEXT", "(", "decl_op1", ")", "!=", "DECL_CONTEXT", "(", "decl_op0", ")", ")", ";", "}", "return", "true", ";", "}", "}" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

621,925

[ "DisasmLineMaxLen", "=", "std", "::", "max", "(", "DisasmLineMaxLen", ",", "DisasmLines", ".", "back", "(", ")", ".", "size", "(", ")", ")", ";" ]

[ "void", "AMDGPUAsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", "{", "if", "(", "IsaInfo", "::", "hasCodeObjectV3", "(", "getGlobalSTI", "(", ")", ")", "&&", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "{", "AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", ";", "return", ";", "}", "const", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "STM", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "MFI", "->", "isEntryFunction", "(", ")", "&&", "STM", ".", "isAmdHsaOrMesa", "(", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "SymbolName", ";", "getNameWithPrefix", "(", "SymbolName", ",", "&", "MF", "->", "getFunction", "(", ")", ")", ",", "getTargetStreamer", "(", ")", "->", "EmitAMDGPUSymbolType", "(", "SymbolName", ",", "ELF", "::", "STT_AMDGPU_HSA_KERNEL", ")", ";", "}", "if", "(", "STM", ".", "dumpCode", "(", ")", ")", "{", "DisasmLines", ".", "push_back", "(", "MF", "->", "getName", "(", ")", ".", "str", "(", ")", "+", "<STR_LIT>", ":", "<STR_LIT>", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

621,926

[ "RHS", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";" ]

[ "X86Cond", "=", "CC", "==", "ISD", "::", "SETEQ", "?", "X86", "::", "COND_B", ":", "X86", "::", "COND_AE", ";", "}", "else", "return", "SDValue", "(", ")", ";", "bool", "KTestable", "=", "false", ";", "if", "(", "Subtarget", ".", "hasDQI", "(", ")", "&&", "(", "VT", "==", "MVT", "::", "v8i1", "||", "VT", "==", "MVT", "::", "v16i1", ")", ")", "KTestable", "=", "true", ";", "if", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "(", "VT", "==", "MVT", "::", "v32i1", "||", "VT", "==", "MVT", "::", "v64i1", ")", ")", "KTestable", "=", "true", ";", "if", "(", "!", "isNullConstant", "(", "Op1", ")", ")", "KTestable", "=", "false", ";", "if", "(", "KTestable", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "AND", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "LHS", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "X86CC", "=", "DAG", ".", "getTargetConstant", "(", "X86Cond", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "LHS", ",", "RHS", ")", ";", "}", "SDValue", "LHS", "=", "Op0", ";", "SDValue", "RHS", "=", "Op0", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "OR", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "LHS", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";" ]

LLVM

AMDGPU

CPP

code_generation

GPU

621,927

[ "bool", "R600VectorRegMerger", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "skipFunction", "(", "*", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "R600Subtarget", "&", "ST", "=", "Fn", ".", "getSubtarget", "<", "R600Subtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "Fn", ".", "begin", "(", ")", ",", "MBBe", "=", "Fn", ".", "end", "(", ")", ";", "MBB", "!=", "MBBe", ";", "++", "MBB", ")", "{", "MachineBasicBlock", "*", "MB", "=", "&", "*", "MBB", ";", "PreviousRegSeq", ".", "clear", "(", ")", ";", "PreviousRegSeqByReg", ".", "clear", "(", ")", ";", "PreviousRegSeqByUndefCount", ".", "clear", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "MII", "=", "MB", "->", "begin", "(", ")", ",", "MIIE", "=", "MB", "->", "end", "(", ")", ";", "MII", "!=", "MIIE", ";", "++", "MII", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MII", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "REG_SEQUENCE", ")", "{", "if", "(", "TII", "->", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "def_instr_iterator", "It", "=", "MRI", "->", "def_instr_begin", "(", "Reg", ")", ",", "E", "=", "MRI", "->", "def_instr_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "RemoveMI", "(", "&", "(", "*", "It", ")", ")", ";", "}", "}", "continue", ";", "}", "RegSeqInfo", "RSI", "(", "*", "MRI", ",", "&", "MI", ")", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "areAllUsesSwizzeable", "(", "Reg", ")", ")", "continue", ";", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying to optimize ", "<STR_LIT>", ";", "MI", ".", "dump", "(", ")", ";", "}", ")", ";", "RegSeqInfo", "CandidateRSI", ";", "std", "::", "vector", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ">", "RemapChan", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Using common slots...\\n", "<STR_LIT>", ";", ")", ";", "if", "(", "tryMergeUsingCommonSlot", "(", "RSI", ",", "CandidateRSI", ",", "RemapChan", ")", ")", "{", "RemoveMI", "(", "CandidateRSI", ".", "Instr", ")", ";", "MII", "=", "RebuildVector", "(", "&", "RSI", ",", "&", "CandidateRSI", ",", "RemapChan", ")", ";", "trackRSI", "(", "RSI", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Using free slots...\\n", "<STR_LIT>", ";", ")", ";", "RemapChan", ".", "clear", "(", ")", ";", "if", "(", "tryMergeUsingFreeSlot", "(", "RSI", ",", "CandidateRSI", ",", "RemapChan", ")", ")", "{", "RemoveMI", "(", "CandidateRSI", ".", "Instr", ")", ";", "MII", "=", "RebuildVector", "(", "&", "RSI", ",", "&", "CandidateRSI", ",", "RemapChan", ")", ";", "trackRSI", "(", "RSI", ")", ";", "continue", ";", "}", "trackRSI", "(", "RSI", ")", ";", "}", "}" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,928

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Ns8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ns8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "n1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

rs6000

MD

program_repair

CPU

621,929

[ "<FIXS>", "<FIXE>", "<FIXS>", "gen_rtx", "(", "SUBREG", ",", "SImode", ",", "stack_slot", ",", "WORDS_BIG_ENDIAN", ")", ")", "<FIXE>" ]

[ "{", "if", "(", "TARGET_POWER2", "|", "|", "TARGET_POWERPC", ")", "{", "<BUGS>", "int", "endian", "=", "(", "WORDS_BIG_ENDIAN", "=", "=", "<NUM_LIT>", ")", "<BUGE>", "rtx", "stack_slot", "=", "rs6000_stack_temp", "(", "DImode", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "rtx", "temp", "=", "gen_reg_rtx", "(", "DImode", ")", "emit_insn", "(", "gen_fpcvtsi", "(", "temp", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "emit_move_insn", "(", "stack_slot", ",", "temp", ")", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<BUGS>", "operand_subword", "(", "stack_slot", ",", "<NUM_LIT>", "-", "endian", ",", "<NUM_LIT>", ",", "DImode", ")", ")", "<BUGE>", "DONE", "}", "else" ]

LLVM

AArch64

CPP

next_suggestion

CPU

621,930

[ "}" ]

[ "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "false", ";", "return", "!", "GV", "->", "hasLocalLinkage", "(", ")", "&&", "!", "GV", "->", "hasHiddenVisibility", "(", ")", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

621,931

[ "(", "BranchTarget", ")", ")", "{" ]

[ "BuildMI", "(", "*", "Preheader", ",", "InsertPos", ",", "DL", ",", "TII", "->", "get", "(", "Hexagon", "::", "J2_loop0r", ")", ")", ".", "addMBB", "(", "LoopStart", ")", ".", "addReg", "(", "CountReg", ")", ";", "}", "else", "{", "assert", "(", "TripCount", "->", "isImm", "(", ")", "&&", "<STR_LIT>", "Expecting immediate value for trip count", "<STR_LIT>", ")", ";", "int64_t", "CountImm", "=", "TripCount", "->", "getImm", "(", ")", ";", "if", "(", "!", "TII", "->", "isValidOffset", "(", "Hexagon", "::", "J2_loop0i", ",", "CountImm", ")", ")", "{", "unsigned", "CountReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "Hexagon", "::", "IntRegsRegClass", ")", ";", "BuildMI", "(", "*", "Preheader", ",", "InsertPos", ",", "DL", ",", "TII", "->", "get", "(", "Hexagon", "::", "A2_tfrsi", ")", ",", "CountReg", ")", ".", "addImm", "(", "CountImm", ")", ";", "BuildMI", "(", "*", "Preheader", ",", "InsertPos", ",", "DL", ",", "TII", "->", "get", "(", "Hexagon", "::", "J2_loop0r", ")", ")", ".", "addMBB", "(", "LoopStart", ")", ".", "addReg", "(", "CountReg", ")", ";", "}", "else", "BuildMI", "(", "*", "Preheader", ",", "InsertPos", ",", "DL", ",", "TII", "->", "get", "(", "Hexagon", "::", "J2_loop0i", ")", ")", ".", "addMBB", "(", "LoopStart", ")", ".", "addImm", "(", "CountImm", ")", ";", "}", "LoopStart", "->", "setHasAddressTaken", "(", ")", ";", "BlockAddress", "::", "get", "(", "const_cast", "<", "BasicBlock", "*", ">", "(", "LoopStart", "->", "getBasicBlock", "(", ")", ")", ")", ";", "DebugLoc", "LastIDL", "=", "LastI", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "LastMBB", ",", "LastI", ",", "LastIDL", ",", "TII", "->", "get", "(", "Hexagon", "::", "ENDLOOP0", ")", ")", ".", "addMBB", "(", "LoopStart", ")", ";", "if", "(", "LastI", "->", "getOpcode", "(", ")", "==", "Hexagon", "::", "J2_jumpt", "||", "LastI", "->", "getOpcode", "(", ")", "==", "Hexagon", "::", "J2_jumpf", ")", "{", "MachineBasicBlock", "*", "BranchTarget", "=", "LastI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "LastI", "=", "LastMBB", "->", "erase", "(", "LastI", ")", ";", "if", "(", "!", "L", "->", "contains" ]

LLVM

ARM64

CPP

stmt_completion

CPU

621,932

[ ",", "AM", ",", "IsInc", ",", "DAG", ")", ")", "return", "false", ";" ]

[ "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "}", "else", "return", "false", ";", "bool", "IsInc", ";", "if", "(", "!", "getIndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "Base", ",", "Offset" ]

GCC

nds32

MD

stmt_completion

CPU

621,933

[ "umin", "]", ")" ]

[ "(", "define_code_iterator", "sumin", "[", "smin" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,934

[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";" ]

[ "def", "J4_cmpeq_fp1_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "GeneralSubRegs", ":", "$", "Rt16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56336eb0", ",", "TypeCJ", ">", ",", "Enc_6a5972", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";" ]

LLVM

PowerPC

TD

stmt_completion

CPU

621,935

[ ";" ]

[ "class", "XForm_htm0", "<", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "bits", "<", "<NUM_LIT>", ">", "xo", ",", "dag", "OOL", ",", "dag", "IOL", ",", "string", "asmstr", ",", "InstrItinClass", "itin", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "opcode", ",", "OOL", ",", "IOL", ",", "asmstr", ",", "itin", ">", "{", "bit", "R", ";", "bit", "RC", "=", "<NUM_LIT>" ]

GCC

m68k

MD

next_suggestion

MPU

621,936

[ "{" ]

[ "(", "div", ":", "FP", "(", "match_operand", ":", "FP", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "FP", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

Hexagon

TD

stmt_completion

DSP

621,937

[ "<NUM_LIT>", ";" ]

[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=" ]

GCC

aarch64

CPP

stmt_completion

CPU

621,938

[ "b", ")", "{" ]

[ "vaddhn_u64", "(", "uint64x2_t", "_", "_", "a", ",", "uint64x2_t", "_", "_" ]

LLVM

SystemZ

TD

stmt_completion

CPU

621,939

[ "z_replicate", ",", "v128h", ",", "imm32sx16", ",", "<NUM_LIT>", ">", ";" ]

[ "def", "VREPIH", ":", "UnaryVRIa", "<", "<STR_LIT>", ",", "<NUM_LIT>", "," ]

GCC

i386

MD

program_repair

CPU

621,940

[ "<FIXS>", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "vec_select", ":", "SF", "<BUGS>", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "]", "UNSPEC_FIX_NOTRUNC", ")", ")", "]", "<STR_LIT>" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

621,941

[ "case", "CCValAssign", "::", "BCvt", ":", "{" ]

[ "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "if", "(", "ArgVT", ".", "isVector", "(", ")", "||", "ArgVT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", "||", "ArgVT", "==", "MVT", "::", "i1", "||", "!", "VA", ".", "isRegLoc", "(", ")", "||", "VA", ".", "needsCustom", "(", ")", ")", "return", "false", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "BCvt", ")", "return", "false", ";", "}", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "NumBytes", "=", "std", "::", "max", "(", "NumBytes", ",", "LinkageSize", "+", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "unsigned", "NextGPR", "=", "PPC", "::", "X3", ";", "unsigned", "NextFPR", "=", "PPC", "::", "F1", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "ArgLocs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "I", "]", ";", "unsigned", "Arg", "=", "ArgRegs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "(", "DestVT", "==", "MVT", "::", "i64", ")", "?", "&", "PPC", "::", "G8RCRegClass", ":", "&", "PPC", "::", "GPRCRegClass", ";", "unsigned", "TmpReg", "=", "createResultReg", "(", "RC", ")", ";", "if", "(", "!", "PPCEmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "TmpReg", ",", "false", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", "Failed to emit a sext!", "<STR_LIT>", ")", ";", "ArgVT", "=", "DestVT", ";", "Arg", "=", "TmpReg", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "(", "DestVT", "==", "MVT", "::", "i64", ")", "?", "&", "PPC", "::", "G8RCRegClass", ":", "&", "PPC", "::", "GPRCRegClass", ";", "unsigned", "TmpReg", "=", "createResultReg", "(", "RC", ")", ";", "if", "(", "!", "PPCEmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "TmpReg", ",", "true", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", "Failed to emit a zext!", "<STR_LIT>", ")", ";", "ArgVT", "=", "DestVT", ";", "Arg", "=", "TmpReg", ";", "break", ";", "}" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

621,942

[ "Opcode", ",", "Dst", ",", "I", ")", "+", "NumDstVectors", ";" ]

[ "}", "if", "(", "(", "Opcode", "==", "Instruction", "::", "ZExt", "||", "Opcode", "==", "Instruction", "::", "SExt", ")", "&&", "Src", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "{", "if", "(", "ST", "->", "hasLoadStoreOnCond2", "(", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "Cost", "=", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "Instruction", "::", "SExt", ")", "Cost", "=", "(", "DstScalarBits", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "ZExt", ")", "Cost", "=", "<NUM_LIT>", ";", "Type", "*", "CmpOpTy", "=", "(", "(", "I", "!=", "nullptr", ")", "?", "getCmpOpsType", "(", "I", ")", ":", "nullptr", ")", ";", "if", "(", "CmpOpTy", "!=", "nullptr", "&&", "CmpOpTy", "->", "isFloatingPointTy", "(", ")", ")", "Cost", "++", ";", "return", "Cost", ";", "}", "}", "else", "if", "(", "ST", "->", "hasVector", "(", ")", ")", "{", "auto", "*", "SrcVecTy", "=", "cast", "<", "FixedVectorType", ">", "(", "Src", ")", ";", "auto", "*", "DstVecTy", "=", "cast", "<", "FixedVectorType", ">", "(", "Dst", ")", ";", "unsigned", "VF", "=", "SrcVecTy", "->", "getNumElements", "(", ")", ";", "unsigned", "NumDstVectors", "=", "getNumVectorRegs", "(", "Dst", ")", ";", "unsigned", "NumSrcVectors", "=", "getNumVectorRegs", "(", "Src", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Trunc", ")", "{", "if", "(", "Src", "->", "getScalarSizeInBits", "(", ")", "==", "Dst", "->", "getScalarSizeInBits", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "getVectorTruncCost", "(", "Src", ",", "Dst", ")", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "ZExt", "||", "Opcode", "==", "Instruction", "::", "SExt", ")", "{", "if", "(", "SrcScalarBits", ">=", "<NUM_LIT>", ")", "{", "unsigned", "NumUnpacks", "=", "getElSizeLog2Diff", "(", "Src", ",", "Dst", ")", ";", "unsigned", "NumSrcVectorOps", "=", "(", "NumUnpacks", ">", "<NUM_LIT>", "?", "(", "NumDstVectors", "-", "NumSrcVectors", ")", ":", "(", "NumDstVectors", "/", "<NUM_LIT>", ")", ")", ";", "return", "(", "NumUnpacks", "*", "NumDstVectors", ")", "+", "NumSrcVectorOps", ";", "}", "else", "if", "(", "SrcScalarBits", "==", "<NUM_LIT>", ")", "return", "getBoolVecToIntConversionCost", "(", "Opcode", ",", "Dst", ",", "I", ")", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "SIToFP", "||", "Opcode", "==", "Instruction", "::", "UIToFP", "||", "Opcode", "==", "Instruction", "::", "FPToSI", "||", "Opcode", "==", "Instruction", "::", "FPToUI", ")", "{", "if", "(", "DstScalarBits", "==", "<NUM_LIT>", "||", "ST", "->", "hasVectorEnhancements2", "(", ")", ")", "{", "if", "(", "SrcScalarBits", "==", "DstScalarBits", ")", "return", "NumDstVectors", ";", "if", "(", "SrcScalarBits", "==", "<NUM_LIT>", ")", "return", "getBoolVecToIntConversionCost", "(" ]

GCC

arm

CPP

next_suggestion

CPU

621,943

[ "output_asm_insn", "(", "instr", ",", "operands", ")", ";" ]

[ "int", "i", ";", "const", "char", "*", "instr", "=", "instr1", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "n", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "{", "operands", "[", "immed_op", "]", "=", "GEN_INT", "(", "n", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,944

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Nt8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Nt8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rx32", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

621,945

[ "}" ]

[ "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "Half", "=", "NumElems", "/", "<NUM_LIT>", ";", "i", "!=", "Half", ";", "++", "i", ")", "{", "Mask", ".", "push_back", "(", "i", "+", "Half", ")", ";", "Mask", ".", "push_back", "(", "i", "+", "NumElems", "+", "Half", ")", ";", "}", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "V1", ",", "V2", ",", "&", "Mask", "[", "<NUM_LIT>", "]", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

621,946

[ "(", "T", ")", ";" ]

[ "return", "getScoreUB", "(", "T", ")", "-", "getScoreLB" ]

GCC

sh

MD

next_suggestion

CPU

621,947

[ "(", "pc", ")", ")", ")", "]", ")" ]

[ "[", "(", "set", "(", "reg", ":", "SI", "T_REG", ")", "(", "ge", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "eq", "(", "reg", ":", "SI", "T_REG", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_dup", "<NUM_LIT>", ")", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

621,948

[ "if", "(", "BBUtils", "->", "getOffsetOf", "(", "End", ")", "<", "BBUtils", "->", "getOffsetOf", "(", "ML", ".", "getHeader", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "End", ",", "ML", ".", "getHeader", "(", ")", ",", "<NUM_LIT>", ")", ")", "{" ]

[ "auto", "ValidateRanges", "=", "[", "]", "(", "MachineInstr", "*", "Start", ",", "MachineInstr", "*", "End", ",", "ARMBasicBlockUtils", "*", "BBUtils", ",", "MachineLoop", "&", "ML", ")", "{", "MachineBasicBlock", "*", "TgtBB", "=", "End", "->", "getOpcode", "(", ")", "==", "ARM", "::", "t2LoopEnd", "?", "End", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ":", "End", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "TgtBB", "!=", "ML", ".", "getHeader", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: LoopEnd is not targeting header.\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,949

[ "let", "Uses", "=", "[", "USR", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";" ]

GCC

arm

CPP

next_suggestion

CPU

621,950

[ "}" ]

[ "_", "_", "arm_vmladavaxq_p_s16", "(", "int32_t", "_", "_", "a", ",", "int16x8_t", "_", "_", "b", ",", "int16x8_t", "_", "_", "c", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vmladavaxq_p_sv8hi", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "c", ",", "_", "_", "p", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

621,951

[ "return", "I", ";" ]

[ "for", "(", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "mayHaveSideEffects", "(", ")", ")", "{", "++", "I", ";", "break", ";", "}", "if", "(", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "I", ")", ")", "{", "Intrinsic", "::", "ID", "IntrinID", "=", "II", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "IntrinID", "!=", "Intrinsic", "::", "amdgcn_image_load_2dmsaa", "&&", "IntrinID", "!=", "Intrinsic", "::", "amdgcn_image_load_2darraymsaa", ")", "continue", ";", "const", "auto", "*", "ImageDimIntr", "=", "AMDGPU", "::", "getImageDimIntrinsicInfo", "(", "IntrinID", ")", ";", "const", "uint8_t", "FragIdIndex", "=", "ImageDimIntr", "->", "VAddrEnd", "-", "<NUM_LIT>", ";", "if", "(", "!", "isa", "<", "ConstantInt", ">", "(", "II", "->", "getArgOperand", "(", "FragIdIndex", ")", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Merge: ", "<STR_LIT>", "<<", "*", "II", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "addInstToMergeableList", "(", "II", ",", "MergeableInsts", ",", "ImageDimIntr", ")", ";", "}", "}" ]

LLVM

X86

TD

stmt_completion

CPU

621,952

[ ",", "<NUM_LIT>", "]", ";" ]

[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

621,953

[ "==", "<NUM_LIT>", ")", ";" ]

[ "bool", "SIInstrInfo", "::", "ReverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

621,954

[ "const", "{" ]

[ "bool", "hasNoSdstCMPX", "(", ")" ]

GCC

xtensa

CPP

program_repair

MPU

621,955

[ "<FIXS>", "default", ":", "<FIXE>" ]

[ "case", "GT", ":", "reverse_regs", "=", "<NUM_LIT>", ";", "invert", "=", "<NUM_LIT>", ";", "gen_fn", "=", "gen_slt_sf", ";", "break", ";", "case", "LT", ":", "reverse_regs", "=", "<NUM_LIT>", ";", "invert", "=", "<NUM_LIT>", ";", "gen_fn", "=", "gen_slt_sf", ";", "break", ";", "case", "GE", ":", "reverse_regs", "=", "<NUM_LIT>", ";", "invert", "=", "<NUM_LIT>", ";", "gen_fn", "=", "gen_sle_sf", ";", "break", ";", "<BUGS>", "default", ":", "<BUGE>", "fatal_insn", "(", "<STR_LIT>", "bad test", "<STR_LIT>", ",", "gen_rtx", "(", "test_code", ",", "VOIDmode", ",", "cmp0", ",", "cmp1", ")", ")", ";", "reverse_regs", "=", "<NUM_LIT>", ";", "invert", "=", "<NUM_LIT>", ";", "gen_fn", "=", "<NUM_LIT>", ";", "}" ]

LLVM

MSP430

CPP

stmt_completion

MPU

621,956

[ "<STR_LIT>", ")", ";" ]

[ "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FrameIdx", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "<NUM_LIT>", ",", "MFI", ".", "getObjectSize", "(", "FrameIdx", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIdx", ")", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "Cannot store this register to stack slot!" ]

GCC

aarch64

MD

stmt_completion

CPU

621,957

[ "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]" ]

[ "[", "(", "set", "(", "reg", ":", "CC", "CC_REGNUM", ")", "(", "compare", ":", "CC", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "GPI", "(", "match_dup", "<NUM_LIT>", ")" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

621,958

[ ";" ]

[ "SDValue", "Ptr", "=", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "SL", ",", "ArgVal", ",", "Ptr", ",", "DstInfo", ",", "<NUM_LIT>", ",", "MachineMemOperand", "::", "MODereferenceable", ")", ";", "return", "Store" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,959

[ "}" ]

[ "def", "A2_psubt", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", "TypeALU32_3op", ">", ",", "Enc_9b0bc1", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

621,960

[ ",", "?", "}", ",", "<STR_LIT>", ">", "{" ]

[ "def", "VST4LNq32", ":", "VST4LN", "<", "<NUM_LIT>", ",", "{", "?", ",", "<NUM_LIT>", ",", "?" ]

LLVM

X86

CPP

next_suggestion

CPU

621,961

[ "Mask", ".", "push_back", "(", "NumElems", ")", ";" ]

[ "static", "SDValue", "getMOVL", "(", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ",", "EVT", "VT", ",", "SDValue", "V1", ",", "SDValue", "V2", ")", "{", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

621,962

[ "assert", "(", "ShiftAmt", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "shift_imm range is 0 to 31!", "<STR_LIT>", ")", ";" ]

[ "unsigned", "ShiftOp", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "<STR_LIT>", "::", "<STR_LIT>", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "ShiftOp", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "Binary", "|=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "unsigned", "ShiftAmt", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "ShiftAmt", "==", "<NUM_LIT>", "&&", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "ShiftAmt", "=", "<NUM_LIT>", ";" ]

LLVM

M88k

CPP

next_suggestion

MPU

621,963

[ "}" ]

[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

621,964

[ "::", "COND_E", ";" ]

[ "static", "X86", "::", "CondCode", "isUseDefConvertible", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "X86", "::", "COND_INVALID", ";", "case", "X86", "::", "NEG8r", ":", "case", "X86", "::", "NEG16r", ":", "case", "X86", "::", "NEG32r", ":", "case", "X86", "::", "NEG64r", ":", "return", "X86", "::", "COND_AE", ";", "case", "X86", "::", "LZCNT16rr", ":", "case", "X86", "::", "LZCNT32rr", ":", "case", "X86", "::", "LZCNT64rr", ":", "return", "X86", "::", "COND_B", ";", "case", "X86", "::", "POPCNT16rr", ":", "case", "X86", "::", "POPCNT32rr", ":", "case", "X86", "::", "POPCNT64rr", ":", "return", "X86", "::", "COND_E", ";", "case", "X86", "::", "TZCNT16rr", ":", "case", "X86", "::", "TZCNT32rr", ":", "case", "X86", "::", "TZCNT64rr", ":", "return", "X86", "::", "COND_B", ";", "case", "X86", "::", "BSF16rr", ":", "case", "X86", "::", "BSF32rr", ":", "case", "X86", "::", "BSF64rr", ":", "case", "X86", "::", "BSR16rr", ":", "case", "X86", "::", "BSR32rr", ":", "case", "X86", "::", "BSR64rr", ":", "return", "X86" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

621,965

[ "New", "->", "getSubReg", "(", ")", ",", "TRI", ")", ";" ]

[ "Mod", ".", "setImm", "(", "Mod", ".", "getImm", "(", ")", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Mod", ".", "setImm", "(", "Mod", ".", "getImm", "(", ")", "&", "~", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Old", ".", "ChangeToImmediate", "(", "(", "Fold", ".", "ImmToFold", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "Mod", ".", "setImm", "(", "Mod", ".", "getImm", "(", ")", "&", "~", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "}", "Old", ".", "ChangeToImmediate", "(", "Fold", ".", "ImmToFold", ")", ";", "return", "true", ";", "}", "if", "(", "Fold", ".", "isFI", "(", ")", ")", "{", "Old", ".", "ChangeToFrameIndex", "(", "Fold", ".", "FrameIndexToFold", ")", ";", "return", "true", ";", "}", "MachineOperand", "*", "New", "=", "Fold", ".", "OpToFold", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Old", ".", "getReg", "(", ")", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "New", "->", "getReg", "(", ")", ")", ")", "{", "Old", ".", "substVirtReg", "(", "New", "->", "getReg", "(", ")", "," ]

LLVM

Hexagon

TD

stmt_completion

DSP

621,966

[ "<NUM_LIT>", ";" ]

[ "def", "C2_muxir", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", "TypeALU32_2op", ">", ",", "Enc_e38e1f", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=" ]

LLVM

Hexagon

TD

stmt_completion

DSP

621,967

[ ";" ]

[ "def", "J2_jumpfnewpt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_20cdee80", ",", "TypeJ", ">", ",", "Enc_daea09", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>" ]

LLVM

X86

CPP

stmt_completion

CPU

621,968

[ "I", ";" ]

[ "while", "(", "std", "::", "next", "(", "I", ")", "!=", "MBB", ".", "end", "(", ")", ")", "std", "::", "next", "(", "I", ")", "->", "eraseFromParent", "(", ")", ";", "Cond", ".", "clear", "(", ")", ";", "FBB", "=", "nullptr", ";", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{", "TBB", "=", "nullptr", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "UnCondBrIter", "=", "MBB", ".", "end", "(", ")", ";", "continue", ";", "}", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "X86", "::", "CondCode", "BranchCode", "=", "getCondFromBranchOpc", "(", "I", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "BranchCode", "==", "X86", "::", "COND_INVALID", ")", "return", "true", ";", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "TargetBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "AllowModify", "&&", "UnCondBrIter", "!=", "MBB", ".", "end", "(", ")", "&&", "MBB", ".", "isLayoutSuccessor", "(", "TargetBB", ")", ")", "{", "BranchCode", "=", "GetOppositeBranchCondition", "(", "BranchCode", ")", ";", "unsigned", "JNCC", "=", "GetCondBranchFromCond", "(", "BranchCode", ")", ";", "MachineBasicBlock", "::", "iterator", "OldInst", "=" ]

LLVM

SystemZ

TD

stmt_completion

CPU

621,969

[ "bytes", ";" ]

[ "class", "AsmCondStoreRSY", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterOperand", "cls", ",", "bits", "<", "<NUM_LIT>", ">", "bytes", ",", "AddressingMode", "mode", "=", "bdaddr20only", ">", ":", "InstRSYb", "<", "opcode", ",", "(", "outs", ")", ",", "(", "ins", "cls", ":", "$", "R1", ",", "mode", ":", "$", "BD2", ",", "imm32zx4", ":", "$", "M3", ")", ",", "mnemonic", "#", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "AccessBytes", "=" ]

LLVM

TPC

CPP

stmt_completion

Virtual ISA

621,970

[ "(", ")", "{" ]

[ "FunctionPass", "*", "llvm", "::", "createTPCMemorySize" ]

LLVM

AMDGPU

CPP

program_repair

GPU

621,971

[ "<FIXS>", "<FIXE>", "<FIXS>", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", "<FIXE>" ]

[ "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "&&", "RC", "->", "getSize", "(", ")", "==", "<NUM_LIT>", ")", "{", "<BUGS>", "<BUGE>", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ")", ";", "}", "<BUGS>", "unsigned", "Opcode", "=", "getSGPRSpillSaveOpcode", "(", "RC", "->", "getSize", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", "<BUGE>", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,972

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

program_repair

CPU

621,973

[ "<FIXS>", "const", "char", "*", "p", "=", "I", "->", "getKeyData", "(", ")", ";", "<FIXE>" ]

[ "EmitAlignment", "(", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "\\t.code\\t32\\n", "<STR_LIT>", ";", "<BUGS>", "const", "char", "*", "p", "=", "i", "->", "getKeyData", "(", ")", ";", "<BUGE>", "printSuffixedName", "(", "p", ",", "<STR_LIT>", "$stub", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ":\\n", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "\\t.indirect_symbol ", "<STR_LIT>", "<<", "p", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";" ]

GCC

mips

MD

next_suggestion

CPU

621,974

[ "return", "<STR_LIT>" ]

[ "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")" ]

LLVM

X86

TD

program_repair

CPU

621,975

[ "<FIXS>", "def", ":", "InstRW", "[", "SKXWriteResGroup31_16", "]", ",", "(", "instrs", "IMUL16rr", ",", "IMUL16rri", ",", "IMUL16rri8", ")", ">", ";", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "SKXWriteResGroup31_32", "]", ",", "(", "instrs", "IMUL32rr", ",", "IMUL32rri", ",", "IMUL32rri8", ")", ">", ";", "<FIXE>" ]

[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "SKXWriteResGroup31_16", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", "SKXWriteResGroup31_32", ":", "SchedWriteRes", "[", "SKXPort1", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "SKXWriteResGroup31_32", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", "SKXWriteResGroup32", ":", "SchedWriteRes", "[", "SKXPort5", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

621,976

[ "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{" ]

[ "if", "(", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "V", ")", ")", "return", "C", "->", "getValue", "(", ")", ".", "countl_zero", "(", ")", ">=", "IterCount", ";", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "{" ]

LLVM

X86

CPP

next_suggestion

CPU

621,977

[ "}" ]

[ "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "Instrumentation", ".", "reset", "(", "CreateX86AsmInstrumentation", "(", "Options", ",", "Parser", ".", "getContext", "(", ")", ",", "STI", ")", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

621,978

[ "(", "AddrOpIdx", ")", ")", ";" ]

[ "case", "Intrinsic", "::", "arm_neon_vst3", ":", "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoadOp", "=", "false", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vst4", ":", "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoadOp", "=", "false", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vst2lane", ":", "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoadOp", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vst3lane", ":", "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoadOp", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vst4lane", ":", "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoadOp", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "}", "}", "else", "{", "isLaneOp", "=", "true", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unexpected opcode for Neon base update", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "case", "ISD", "::", "LOAD", ":", "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLaneOp", "=", "false", ";", "break", ";", "case", "ISD", "::", "STORE", ":", "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLaneOp", "=", "false", ";", "isLoadOp", "=", "false", ";", "break", ";", "}", "}", "EVT", "VecTy", ";", "if", "(", "isLoadOp", ")", "{", "VecTy", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "isIntrinsic", ")", "{", "VecTy", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "}", "else", "{", "assert", "(", "isStore", "&&", "<STR_LIT>", "Node has to be a load, a store, or an intrinsic!", "<STR_LIT>", ")", ";", "VecTy", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "}", "unsigned", "NumBytes", "=", "NumVecs", "*", "VecTy", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "isLaneOp", ")", "NumBytes", "/", "=", "VecTy", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Inc", "=", "User", "->", "getOperand", "(", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "Addr", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "CInc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ";", "if", "(", "NumBytes", ">=", "<NUM_LIT>", "*", "<NUM_LIT>", "&&", "(", "!", "CInc", "||", "CInc", "->", "getZExtValue", "(", ")", "!=", "NumBytes", ")", ")", "{", "continue", ";", "}", "EVT", "AlignedVecTy", "=", "VecTy", ";", "unsigned", "Alignment", "=", "MemN", "->", "getAlignment", "(", ")", ";", "if", "(", "isa", "<", "LSBaseSDNode", ">", "(", "N", ")", ")", "{", "if", "(", "Alignment", "==", "<NUM_LIT>", ")", "Alignment", "=", "<NUM_LIT>", ";", "if", "(", "Alignment", "<", "VecTy", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", "{", "MVT", "EltTy", "=", "MVT", "::", "getIntegerVT", "(", "Alignment", "*", "<NUM_LIT>", ")", ";", "assert", "(", "NumVecs", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected multi-element generic load/store.", "<STR_LIT>", ")", ";", "assert", "(", "!", "isLaneOp", "&&", "<STR_LIT>", "Unexpected generic load/store lane.", "<STR_LIT>", ")", ";", "unsigned", "NumElts", "=", "NumBytes", "/", "(", "EltTy", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "AlignedVecTy", "=", "MVT", "::", "getVectorVT", "(", "EltTy", ",", "NumElts", ")", ";", "}", "Alignment", "=", "<NUM_LIT>", ";", "}", "EVT", "Tys", "[", "<NUM_LIT>", "]", ";", "unsigned", "NumResultVecs", "=", "(", "isLoadOp", "?", "NumVecs", ":", "<NUM_LIT>", ")", ";", "unsigned", "n", ";", "for", "(", "n", "=", "<NUM_LIT>", ";", "n", "<", "NumResultVecs", ";", "++", "n", ")", "Tys", "[", "n", "]", "=", "AlignedVecTy", ";", "Tys", "[", "n", "++", "]", "=", "MVT", "::", "i32", ";", "Tys", "[", "n", "]", "=", "MVT", "::", "Other", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "makeArrayRef", "(", "Tys", ",", "NumResultVecs", "+", "<NUM_LIT>", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand" ]

GCC

i386

CPP

next_suggestion

CPU

621,979

[ "}" ]

[ "int", "i386_pe_reloc_rw_mask", "(", "void", ")", "{", "return", "<NUM_LIT>", ";" ]

LLVM

Nyuzi

TD

stmt_completion

GPU

621,980

[ "$", "src2", ",", "v16i32", ":", "$", "oldvalue", ")", ")", "]", ",", "<NUM_LIT>", ",", "FmtR_VVVM", ",", "II_INT", ">", ";" ]

[ "def", "MOVEVVMI", ":", "FormatRMaskedOneOpInst", "<", "(", "outs", "VR512", ":", "$", "dest", ")", ",", "(", "ins", "GPR32", ":", "$", "mask", ",", "VR512", ":", "$", "src2", ",", "VR512", ":", "$", "oldvalue", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "v16i32", ":", "$", "dest", ",", "(", "vselect", "v16i1", ":", "$", "mask", ",", "v16i32", ":" ]

GCC

i386

MD

next_suggestion

CPU

621,981

[ "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

[ "emit_insn", "(", "gen_avx2_pshufhw_1_mask", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "(", "(", "mask", ">", ">", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "(", "(", "mask", ">", ">", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "(", "(", "mask", ">", ">", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "(", "(", "mask", ">", ">", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "(", "(", "mask", ">", ">", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "(", "(", "mask", ">", ">", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "(", "(", "mask", ">", ">", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "(", "(", "mask", ">", ">", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", "," ]

LLVM

Mips

CPP

code_generation

CPU

621,982

[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "Mips Branch Expansion Pass", "<STR_LIT>", ";", "}" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

GCC

tilepro

MD

stmt_completion

VLIW

621,983

[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

621,984

[ ".", "addImm", "(", "Amount", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ";" ]

[ "Amount", "=", "alignTo", "(", "Amount", ",", "getStackAlign", "(", ")", ")", ";", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Amount", ")", "&&", "<STR_LIT>", "exceeded stack address space size", "<STR_LIT>", ")", ";", "const", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "Register", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "unsigned", "Op", "=", "IsDestroy", "?", "AMDGPU", "::", "S_SUB_U32", ":", "AMDGPU", "::", "S_ADD_U32", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Op", ")", ",", "SPReg", ")", ".", "addReg", "(", "SPReg", ")" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

621,985

[ "}" ]

[ "}", "PreviousRegSeqByUndefCount", "[", "RSI", ".", "UndefReg", ".", "size", "(", ")", "]", ".", "push_back", "(", "RSI", ".", "Instr", ")", ";", "PreviousRegSeq", "[", "RSI", ".", "Instr", "]", "=", "RSI", ";" ]

GCC

nds32

CPP

next_suggestion

CPU

621,986

[ "output_asm_insn", "(", "<STR_LIT>", "la\\t$ta, %l1", "<STR_LIT>", ",", "operands", ")", ";" ]

[ "const", "char", "*", "nds32_output_casesi_pc_relative", "(", "rtx", "*", "operands", ")", "{", "machine_mode", "mode", ";", "rtx", "diff_vec", ";", "diff_vec", "=", "PATTERN", "(", "NEXT_INSN", "(", "as_a", "<", "rtx_insn", "*", ">", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "diff_vec", ")", "==", "ADDR_DIFF_VEC", ")", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

621,987

[ ")" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

GCC

i386

CPP

stmt_completion

CPU

621,988

[ "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]

[ "_", "mm_fpclass_sh_mask", "(", "_", "_", "m128h", "_", "_", "A", ",", "const", "int", "_", "_", "imm", ")", "{", "return", "(", "_", "_", "mmask8", ")", "_", "_", "builtin_ia32_fpclasssh_mask", "(", "(", "_", "_", "v8hf", ")", "_", "_", "A", ",", "_", "_", "imm", "," ]

GCC

sh

CPP

program_repair

CPU

621,989

[ "<FIXS>", "rtx", "insn", ",", "mova", "=", "NULL_RTX", ";", "<FIXE>" ]

[ "machine_dependent_reorg", "(", "first", ")", "rtx", "first", ";", "{", "<BUGS>", "rtx", "insn", ",", "mova", ";", "<BUGE>", "int", "num_mova", ";", "rtx", "r0_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "rtx", "r0_inc_rtx", "=", "gen_rtx_POST_INC", "(", "Pmode", ",", "r0_rtx", ")", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

621,990

[ "}" ]

[ "SDValue", "RHS", "=", "Val", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "ISD", "::", "CondCode", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Val", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "bool", "isInteger", "=", "LHS", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ";", "if", "(", "Negate", ")", "CC", "=", "getSetCCInverse", "(", "CC", ",", "isInteger", ")", ";", "SDLoc", "DL", "(", "Val", ")", ";", "if", "(", "isInteger", ")", "{", "OutCC", "=", "changeIntCCToAArch64CC", "(", "CC", ")", ";", "}", "else", "{", "assert", "(", "LHS", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", ";", "<STR_LIT>", "::", "<STR_LIT>", "ExtraCC", ";", "changeFPCCToANDAArch64CC", "(", "CC", ",", "OutCC", ",", "ExtraCC", ")", ";", "if", "(", "ExtraCC", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "SDValue", "ExtraCmp", ";", "if", "(", "!", "CCOp", ".", "getNode", "(", ")", ")", "ExtraCmp", "=", "emitComparison", "(", "LHS", ",", "RHS", ",", "CC", ",", "DL", ",", "DAG", ")", ";", "else", "ExtraCmp", "=", "emitConditionalComparison", "(", "LHS", ",", "RHS", ",", "CC", ",", "CCOp", ",", "Predicate", ",", "ExtraCC", ",", "DL", ",", "DAG", ")", ";", "CCOp", "=", "ExtraCmp", ";", "Predicate", "=", "ExtraCC", ";", "}", "}", "if", "(", "!", "CCOp", ")", "return", "emitComparison", "(", "LHS", ",", "RHS", ",", "CC", ",", "DL", ",", "DAG", ")", ";", "return", "emitConditionalComparison", "(", "LHS", ",", "RHS", ",", "CC", ",", "CCOp", ",", "Predicate", ",", "OutCC", ",", "DL", ",", "DAG", ")", ";", "}", "assert", "(", "(", "Opcode", "==", "ISD", "::", "AND", "||", "(", "Opcode", "==", "ISD", "::", "OR", "&&", "Val", "->", "hasOneUse", "(", ")", ")", ")", "&&", "<STR_LIT>", "Valid conjunction/disjunction tree", "<STR_LIT>", ")", ";", "SDValue", "LHS", "=", "Val", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Val", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "NegateOpsAndResult", "=", "Opcode", "==", "ISD", "::", "OR", ";", "if", "(", "NegateOpsAndResult", ")", "{", "bool", "CanNegateL", ";", "bool", "isValidL", "=", "isConjunctionDisjunctionTree", "(", "LHS", ",", "CanNegateL", ")", ";", "assert", "(", "isValidL", "&&", "<STR_LIT>", "Valid conjunction/disjunction tree", "<STR_LIT>", ")", ";", "(", "void", ")", "isValidL", ";", "bool", "CanNegateR", ";", "bool", "isValidR", "=", "isConjunctionDisjunctionTree", "(", "RHS", ",", "CanNegateR", ")", ";", "assert", "(", "isValidR", "&&", "<STR_LIT>", "Valid conjunction/disjunction tree", "<STR_LIT>", ")", ";", "assert", "(", "(", "CanNegateL", "||", "CanNegateR", ")", "&&", "<STR_LIT>", "Valid conjunction/disjunction tree", "<STR_LIT>", ")", ";", "if", "(", "!", "CanNegateL", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "}", "else", "{", "bool", "NeedsNegOutL", "=", "LHS", "->", "getOpcode", "(", ")", "==", "ISD", "::", "OR", ";", "assert", "(", "(", "!", "NeedsNegOutL", "||", "RHS", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "OR", ")", "&&", "<STR_LIT>", "Valid conjunction/disjunction tree", "<STR_LIT>", ")", ";", "if", "(", "NeedsNegOutL", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "}", "<STR_LIT>", "::", "<STR_LIT>", "RHSCC", ";", "SDValue", "CmpR", "=", "emitConjunctionDisjunctionTreeRec", "(", "DAG", ",", "RHS", ",", "RHSCC", ",", "Negate", ",", "CCOp", ",", "Predicate", ")", ";", "if", "(", "NegateOpsAndResult", "&&", "!", "Negate", ")", "RHSCC", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "RHSCC", ")", ";", "SDValue", "CmpL", "=", "emitConjunctionDisjunctionTreeRec", "(", "DAG", ",", "LHS", ",", "OutCC", ",", "NegateOpsAndResult", ",", "CmpR", ",", "RHSCC", ")", ";", "if", "(", "NegateOpsAndResult", "&&", "!", "Negate", ")", "OutCC", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "OutCC", ")", ";", "return", "CmpL", ";" ]

GCC

mips

CPP

stmt_completion

CPU

621,991

[ ";" ]

[ "if", "(", "shift", "<", "<NUM_LIT>", "||", "shift", ">", "<NUM_LIT>", ")", "gcc_unreachable", "(", ")", ";", "return", "shift" ]

GCC

v850

MD

stmt_completion

MPU

621,992

[ ")", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "subreg", ":", "QI", "(", "ior", ":", "SI", "(", "subreg", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "<NUM_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<NUM_LIT>" ]

LLVM

SystemZ

CPP

code_generation

CPU

621,993

[ "bool", "SystemZInstrInfo", "::", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "BranchProbability", "Probability", ")", "const", "{", "return", "NumCycles", "==", "<NUM_LIT>", ";", "}" ]

[ "Return", "true", "if", "it", "'s", "profitable", "for", "if-converter", "to", "duplicate", "instructions", "of", "specified", "accumulated", "instruction", "latencies", "in", "the", "specified", "MBB", "to", "enable", "if-conversion", "." ]

GCC

i386

MD

next_suggestion

CPU

621,994

[ "(", "V32HF", "<STR_LIT>", ")", "(", "V16HF", "<STR_LIT>", ")", "(", "V8HF", "<STR_LIT>", ")" ]

[ "(", "V32HI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V16SI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V8DI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")" ]

GCC

s390

CPP

stmt_completion

MPU

621,995

[ ";" ]

[ "if", "(", "op", "[", "arity", "]", "!=", "const0_rtx", ")", "op", "[", "arity", "]", "=", "copy_to_mode_reg", "(", "Pmode", ",", "op", "[", "arity", "]", ")", ";", "op", "[", "arity", "]", "=", "gen_rtx_MEM", "(", "insn_op", "->", "mode", ",", "op", "[", "arity", "]", ")", ";", "}", "else", "op", "[", "arity", "]", "=", "copy_to_mode_reg", "(", "insn_op", "->", "mode", ",", "op", "[", "arity", "]", ")", ";", "}", "arity", "++" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

621,996

[ "}" ]

[ "if", "(", "!", "TII", "->", "getPredReg", "(", "Cond", ",", "PredReg", ",", "PredPos", ",", "PredRegFlags", ")", ")", "return", "nullptr", ";", "MachineInstr", "*", "CondI", "=", "MRI", "->", "getVRegDef", "(", "PredReg", ")", ";", "unsigned", "CondOpc", "=", "CondI", "->", "getOpcode", "(", ")", ";", "unsigned", "CmpReg1", "=", "<NUM_LIT>", ",", "CmpReg2", "=", "<NUM_LIT>", ";", "int", "Mask", "=", "<NUM_LIT>", ",", "ImmValue", "=", "<NUM_LIT>", ";", "bool", "AnalyzedCmp", "=", "TII", "->", "analyzeCompare", "(", "*", "CondI", ",", "CmpReg1", ",", "CmpReg2", ",", "Mask", ",", "ImmValue", ")", ";", "if", "(", "!", "AnalyzedCmp", ")", "return", "nullptr", ";", "OldInsts", ".", "push_back", "(", "CondI", ")", ";", "OldInsts", ".", "push_back", "(", "IVOp", ")", ";", "Comparison", "::", "Kind", "Cmp", ";", "bool", "isSwapped", "=", "false", ";", "const", "MachineOperand", "&", "Op1", "=", "CondI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "Op2", "=", "CondI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "*", "EndValue", "=", "nullptr", ";", "if", "(", "Op1", ".", "isReg", "(", ")", ")", "{", "if", "(", "Op2", ".", "isImm", "(", ")", "||", "Op1", ".", "getReg", "(", ")", "==", "IVReg", ")", "EndValue", "=", "&", "Op2", ";", "else", "{", "EndValue", "=", "&", "Op1", ";", "isSwapped", "=", "true", ";", "}", "}", "if", "(", "!", "EndValue", ")", "return", "nullptr", ";", "Cmp", "=", "getComparisonKind", "(", "CondOpc", ",", "InitialValue", ",", "EndValue", ",", "IVBump", ")", ";", "if", "(", "!", "Cmp", ")", "return", "nullptr", ";", "if", "(", "Negated", ")", "Cmp", "=", "Comparison", "::", "getNegatedComparison", "(", "Cmp", ")", ";", "if", "(", "isSwapped", ")", "Cmp", "=", "Comparison", "::", "getSwappedComparison", "(", "Cmp", ")", ";", "if", "(", "InitialValue", "->", "isReg", "(", ")", ")", "{", "Register", "R", "=", "InitialValue", "->", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "DefBB", "=", "MRI", "->", "getVRegDef", "(", "R", ")", "->", "getParent", "(", ")", ";", "if", "(", "!", "MDT", "->", "properlyDominates", "(", "DefBB", ",", "Header", ")", ")", "{", "int64_t", "V", ";", "if", "(", "!", "checkForImmediate", "(", "*", "InitialValue", ",", "V", ")", ")", "return", "nullptr", ";", "}", "OldInsts", ".", "push_back", "(", "MRI", "->", "getVRegDef", "(", "R", ")", ")", ";", "}", "if", "(", "EndValue", "->", "isReg", "(", ")", ")", "{", "Register", "R", "=", "EndValue", "->", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "DefBB", "=", "MRI", "->", "getVRegDef", "(", "R", ")", "->", "getParent", "(", ")", ";", "if", "(", "!", "MDT", "->", "properlyDominates", "(", "DefBB", ",", "Header", ")", ")", "{", "int64_t", "V", ";", "if", "(", "!", "checkForImmediate", "(", "*", "EndValue", ",", "V", ")", ")", "return", "nullptr", ";", "}", "OldInsts", ".", "push_back", "(", "MRI", "->", "getVRegDef", "(", "R", ")", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

621,997

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=" ]

GCC

mn10300

CPP

stmt_completion

MPU

621,998

[ ",", "file", ")", ";" ]

[ "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "POST_INC", ":", "print_operand_address", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "fputc", "(", "'", "+", "'", ",", "file", ")", ";", "break", ";", "case", "REG", ":", "print_operand", "(", "file", ",", "addr", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "PLUS", ":", "{", "rtx", "base", ",", "index", ";", "if", "(", "REG_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "&&", "REG_OK_FOR_BASE_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", "base", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "index", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "REG_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "&&", "REG_OK_FOR_BASE_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", "base", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "index", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "else", "gcc_unreachable", "(", ")", ";", "print_operand", "(", "file", ",", "index", ",", "<NUM_LIT>", ")", ";", "fputc", "(", "'", ",", "'" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,999

[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

[ "def", "C4_cmpneqi", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56f114f4", ",", "TypeALU32_2op", ">", ",", "Enc_bd0b33", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";" ]