Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
sequencelengths
0
2.32k
Input
sequencelengths
1
1.02k
GCC
sparc
CPP
program_repair
CPU
622,000
[ "<FIXS>", "if", "(", "gmask", "&", "HARD_FRAME_POINTER_MASK", ")", "<FIXE>" ]
[ "{", "fprintf", "(", "file", ",", "<STR_LIT>", "\\tadd\\t%s, %d, %s\\n", "<STR_LIT>", ",", "sp_str", ",", "(", "int", ")", "-", "size1", ",", "sp_str", ")", ";", "<BUGS>", "if", "(", "gmask", "&", "FRAME_POINTER_MASK", ")", "<BUGE>", "{", "fprintf", "(", "file", ",", "<STR_LIT>", "\\tst\\t%s, [%s+%d]\\n\\tsub\\t%s, %d, %s\\t%s# set up frame pointer\\n", "<STR_LIT>", ",", "fp_str", ",", "sp_str", ",", "(", "int", ")", "offset", ",", "sp_str", ",", "(", "int", ")", "-", "size1", "," ]
GCC
rl78
MD
stmt_completion
MPU
622,001
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "and", "(", "match_code", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")", ")", ")", "(", "define_memory_constraint", "<STR_LIT>", "<STR_LIT>", "(", "match_test" ]
LLVM
Sparc
CPP
stmt_completion
CPU
622,002
[ ".", "Default", "(", "-", "<NUM_LIT>", "u", ")", ";" ]
[ "Optional", "<", "MCFixupKind", ">", "getFixupKind", "(", "StringRef", "Name", ")", "const", "override", "{", "unsigned", "Type", ";", "Type", "=", "llvm", "::", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Case", "(", "<STR_LIT>", "BFD_RELOC_NONE", "<STR_LIT>", ",", "ELF", "::", "R_SPARC_NONE", ")", ".", "Case", "(", "<STR_LIT>", "BFD_RELOC_8", "<STR_LIT>", ",", "ELF", "::", "R_SPARC_8", ")", ".", "Case", "(", "<STR_LIT>", "BFD_RELOC_16", "<STR_LIT>", ",", "ELF", "::", "R_SPARC_16", ")", ".", "Case", "(", "<STR_LIT>", "BFD_RELOC_32", "<STR_LIT>", ",", "ELF", "::", "R_SPARC_32", ")", ".", "Case", "(", "<STR_LIT>", "BFD_RELOC_64", "<STR_LIT>", ",", "ELF", "::", "R_SPARC_64", ")" ]
LLVM
ARM64
TD
next_suggestion
CPU
622,003
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "target", ";" ]
[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "CPSR", "]", ";", "bits", "<", "<NUM_LIT>", ">", "cond", ";", "bits", "<", "<NUM_LIT>", ">", "target", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC
tilepro
MD
stmt_completion
VLIW
622,004
[ "HI", "]", ")" ]
[ "(", "define_mode_iterator", "I48MODE", "[", "SI", "DI", "]", ")", "(", "define_mode_iterator", "I12MODE", "[", "QI" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
622,005
[ "assert", "(", "StackAdjust", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Expecting immediate value.", "<STR_LIT>", ")", ";" ]
[ "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "MustSaveCRs", "=", "FI", "->", "getMustSaveCRs", "(", ")", ";", "bool", "MustSaveCR", "=", "!", "MustSaveCRs", ".", "empty", "(", ")", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "bool", "HasBP", "=", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ";", "unsigned", "SPReg", "=", "isPPC64", "?", "PPC", "::", "X1", ":", "PPC", "::", "R1", ";", "unsigned", "BPReg", "=", "RegInfo", "->", "getBaseRegister", "(", "MF", ")", ";", "unsigned", "FPReg", "=", "isPPC64", "?", "PPC", "::", "X31", ":", "PPC", "::", "R31", ";", "unsigned", "ScratchReg", "=", "<NUM_LIT>", ";", "unsigned", "TempReg", "=", "isPPC64", "?", "PPC", "::", "X12", ":", "PPC", "::", "R12", ";", "const", "MCInstrDesc", "&", "MTLRInst", "=", "TII", ".", "get", "(", "isPPC64", "?", "PPC", "::", "MTLR8", ":", "PPC", "::", "MTLR", ")", ";", "const", "MCInstrDesc", "&", "LoadInst", "=", "TII", ".", "get", "(", "isPPC64", "?", "PPC", "::", "LD", ":", "PPC", "::", "LWZ", ")", ";", "const", "MCInstrDesc", "&", "LoadImmShiftedInst", "=", "TII", ".", "get", "(", "isPPC64", "?", "PPC", "::", "LIS8", ":", "PPC", "::", "LIS", ")", ";", "const", "MCInstrDesc", "&", "OrImmInst", "=", "TII", ".", "get", "(", "isPPC64", "?", "PPC", "::", "ORI8", ":", "PPC", "::", "ORI", ")", ";", "const", "MCInstrDesc", "&", "AddImmInst", "=", "TII", ".", "get", "(", "isPPC64", "?", "PPC", "::", "ADDI8", ":", "PPC", "::", "ADDI", ")", ";", "const", "MCInstrDesc", "&", "AddInst", "=", "TII", ".", "get", "(", "isPPC64", "?", "PPC", "::", "ADD8", ":", "PPC", "::", "ADD4", ")", ";", "int", "LROffset", "=", "getReturnSaveOffset", "(", ")", ";", "int", "FPOffset", "=", "<NUM_LIT>", ";", "bool", "SingleScratchReg", "=", "findScratchRegister", "(", "&", "MBB", ",", "true", ",", "false", ",", "&", "ScratchReg", ",", "&", "TempReg", ")", ";", "assert", "(", "SingleScratchReg", "&&", "<STR_LIT>", "Could not find an available scratch register", "<STR_LIT>", ")", ";", "SingleScratchReg", "=", "ScratchReg", "==", "TempReg", ";", "if", "(", "HasFP", ")", "{", "if", "(", "isSVR4ABI", ")", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FPIndex", "=", "FI", "->", "getFramePointerSaveIndex", "(", ")", ";", "assert", "(", "FPIndex", "&&", "<STR_LIT>", "No Frame Pointer Save Slot!", "<STR_LIT>", ")", ";", "FPOffset", "=", "MFI", ".", "getObjectOffset", "(", "FPIndex", ")", ";", "}", "else", "{", "FPOffset", "=", "getFramePointerSaveOffset", "(", ")", ";", "}", "}", "int", "BPOffset", "=", "<NUM_LIT>", ";", "if", "(", "HasBP", ")", "{", "if", "(", "isSVR4ABI", ")", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "BPIndex", "=", "FI", "->", "getBasePointerSaveIndex", "(", ")", ";", "assert", "(", "BPIndex", "&&", "<STR_LIT>", "No Base Pointer Save Slot!", "<STR_LIT>", ")", ";", "BPOffset", "=", "MFI", ".", "getObjectOffset", "(", "BPIndex", ")", ";", "}", "else", "{", "BPOffset", "=", "getBasePointerSaveOffset", "(", ")", ";", "}", "}", "int", "PBPOffset", "=", "<NUM_LIT>", ";", "if", "(", "FI", "->", "usesPICBase", "(", ")", ")", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "PBPIndex", "=", "FI", "->", "getPICBasePointerSaveIndex", "(", ")", ";", "assert", "(", "PBPIndex", "&&", "<STR_LIT>", "No PIC Base Pointer Save Slot!", "<STR_LIT>", ")", ";", "PBPOffset", "=", "MFI", ".", "getObjectOffset", "(", "PBPIndex", ")", ";", "}", "bool", "IsReturnBlock", "=", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "isReturn", "(", ")", ")", ";", "if", "(", "IsReturnBlock", ")", "{", "unsigned", "RetOpcode", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "bool", "UsesTCRet", "=", "RetOpcode", "==", "PPC", "::", "TCRETURNri", "||", "RetOpcode", "==", "PPC", "::", "TCRETURNdi", "||", "RetOpcode", "==", "PPC", "::", "TCRETURNai", "||", "RetOpcode", "==", "PPC", "::", "TCRETURNri8", "||", "RetOpcode", "==", "PPC", "::", "TCRETURNdi8", "||", "RetOpcode", "==", "PPC", "::", "TCRETURNai8", ";", "if", "(", "UsesTCRet", ")", "{", "int", "MaxTCRetDelta", "=", "FI", "->", "getTailCallSPDelta", "(", ")", ";", "MachineOperand", "&", "StackAdjust", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";" ]
LLVM
SystemZ
CPP
next_suggestion
CPU
622,006
[ "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "CFIIndexes", ";" ]
[ "MachineFrameInfo", "&", "MFFrame", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "auto", "*", "ZII", "=", "static_cast", "<", "const", "SystemZInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "SystemZMachineFunctionInfo", "*", "ZFI", "=", "MF", ".", "getInfo", "<", "SystemZMachineFunctionInfo", ">", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFFrame", ".", "getCalleeSavedInfo", "(", ")", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "if", "(", "MFFrame", ".", "getStackSize", "(", ")", ">", "<NUM_LIT>", "*", "sizeof", "(", "long", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "Pre allocated stack space for GHC function is too small", "<STR_LIT>", ")", ";", "}", "if", "(", "HasFP", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "In GHC calling convention a frame pointer is not supported", "<STR_LIT>", ")", ";", "}", "MFFrame", ".", "setStackSize", "(", "MFFrame", ".", "getStackSize", "(", ")", "+", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "}", "DebugLoc", "DL", ";", "int64_t", "SPOffsetFromCFA", "=", "-", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "ZFI", "->", "getSpillGPRRegs", "(", ")", ".", "LowGPR", ")", "{", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "++", "MBBI", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "Couldn't skip over GPR saves", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "Save", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "Save", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "int", "FI", "=", "Save", ".", "getFrameIdx", "(", ")", ";", "int64_t", "Offset", "=", "MFFrame", ".", "getObjectOffset", "(", "FI", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "}", "}", "uint64_t", "StackSize", "=", "MFFrame", ".", "getStackSize", "(", ")", ";", "bool", "HasStackObject", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MFFrame", ".", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "MFFrame", ".", "isDeadObjectIndex", "(", "i", ")", ")", "{", "HasStackObject", "=", "true", ";", "break", ";", "}", "if", "(", "HasStackObject", "||", "MFFrame", ".", "hasCalls", "(", ")", ")", "StackSize", "+=", "<STR_LIT>", "::", "<STR_LIT>", ";", "StackSize", "=", "StackSize", ">", "<STR_LIT>", "::", "<STR_LIT>", "?", "StackSize", "-", "<STR_LIT>", "::", "<STR_LIT>", ":", "<NUM_LIT>", ";", "MFFrame", ".", "setStackSize", "(", "StackSize", ")", ";", "if", "(", "StackSize", ")", "{", "bool", "StoreBackchain", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", "backchain", "<STR_LIT>", ")", ";", "if", "(", "StoreBackchain", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "int64_t", "Delta", "=", "-", "int64_t", "(", "StackSize", ")", ";", "emitIncrement", "(", "MBB", ",", "MBBI", ",", "DL", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "Delta", ",", "ZII", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "SPOffsetFromCFA", "+", "Delta", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "SPOffsetFromCFA", "+=", "Delta", ";", "if", "(", "StoreBackchain", ")", "{", "int", "Offset", "=", "usePackedStack", "(", "MF", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "Offset", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "HasFP", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "unsigned", "HardFP", "=", "MRI", "->", "getDwarfRegNum", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "nullptr", ",", "HardFP", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "MF", ".", "begin", "(", ")", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "I", "->", "addLiveIn", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}" ]
LLVM
ARM
CPP
next_suggestion
CPU
622,007
[ "return", "ARM", "::", "tHINT", ";" ]
[ "return", "ARM", "::", "t2B", ";", "case", "ARM", "::", "tCBZ", ":", "return", "ARM", "::", "tHINT", ";", "case", "ARM", "::", "tCBNZ", ":" ]
LLVM
Hexagon
TD
next_suggestion
DSP
622,008
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC
rx
MD
next_suggestion
CPU
622,009
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "use", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "unspec_volatile", ":", "BLK", "[", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "]", "UNSPEC_CPYMEM", ")", "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
622,010
[ "SDValue", "FPSIdx", "=", "getFramePointerFrameIndex", "(", "DAG", ")", ";" ]
[ "SDValue", "Size", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "NegSize", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "PtrVT", ")", ",", "Size", ")", ";" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
622,011
[ "Reg", "}", ";" ]
[ "SDValue", "Reg", "=", "Is64Bit", "?", "DAG", ".", "getRegister", "(", "PPC", "::", "X2", ",", "VT", ")", ":", "Subtarget", ".", "isAIXABI", "(", ")", "?", "DAG", ".", "getRegister", "(", "PPC", "::", "R2", ",", "VT", ")", ":", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "GA", "," ]
LLVM
PowerPC
CPP
code_generation
CPU
622,012
[ "void", "PPCAIXAsmPrinter", "::", "emitGlobalVariable", "(", "const", "GlobalVariable", "*", "GV", ")", "{", "if", "(", "isSpecialLLVMGlobalArrayToSkip", "(", "GV", ")", "||", "isSpecialLLVMGlobalArrayForStaticInit", "(", "GV", ")", ")", "return", ";", "assert", "(", "!", "GV", "->", "getName", "(", ")", ".", "startswith", "(", "<STR_LIT>", "llvm.", "<STR_LIT>", ")", "&&", "<STR_LIT>", "Unhandled intrinsic global variable.", "<STR_LIT>", ")", ";", "ValidateGV", "(", "GV", ")", ";", "MCSymbolXCOFF", "*", "GVSym", "=", "cast", "<", "MCSymbolXCOFF", ">", "(", "getSymbol", "(", "GV", ")", ")", ";", "if", "(", "GV", "->", "isDeclarationForLinker", "(", ")", ")", "{", "emitLinkage", "(", "GV", ",", "GVSym", ")", ";", "return", ";", "}", "SectionKind", "GVKind", "=", "getObjFileLowering", "(", ")", ".", "getKindForGlobal", "(", "GV", ",", "TM", ")", ";", "if", "(", "!", "GVKind", ".", "isGlobalWriteableData", "(", ")", "&&", "!", "GVKind", ".", "isReadOnly", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "Encountered a global variable kind that is ", "<STR_LIT>", "<STR_LIT>", "not supported yet.", "<STR_LIT>", ")", ";", "MCSectionXCOFF", "*", "Csect", "=", "cast", "<", "MCSectionXCOFF", ">", "(", "getObjFileLowering", "(", ")", ".", "SectionForGlobal", "(", "GV", ",", "GVKind", ",", "TM", ")", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "Csect", ")", ";", "const", "DataLayout", "&", "DL", "=", "GV", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "GVKind", ".", "isCommon", "(", ")", "||", "GVKind", ".", "isBSSLocal", "(", ")", ")", "{", "Align", "Alignment", "=", "GV", "->", "getAlign", "(", ")", ".", "getValueOr", "(", "DL", ".", "getPreferredAlign", "(", "GV", ")", ")", ";", "uint64_t", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ")", ";", "GVSym", "->", "setStorageClass", "(", "TargetLoweringObjectFileXCOFF", "::", "getStorageClassForGlobal", "(", "GV", ")", ")", ";", "if", "(", "GVKind", ".", "isBSSLocal", "(", ")", ")", "OutStreamer", "->", "emitXCOFFLocalCommonSymbol", "(", "OutContext", ".", "getOrCreateSymbol", "(", "GVSym", "->", "getSymbolTableName", "(", ")", ")", ",", "Size", ",", "GVSym", ",", "Alignment", ".", "value", "(", ")", ")", ";", "else", "OutStreamer", "->", "emitCommonSymbol", "(", "GVSym", ",", "Size", ",", "Alignment", ".", "value", "(", ")", ")", ";", "return", ";", "}", "MCSymbol", "*", "EmittedInitSym", "=", "GVSym", ";", "emitLinkage", "(", "GV", ",", "EmittedInitSym", ")", ";", "emitAlignment", "(", "getGVAlignment", "(", "GV", ",", "DL", ")", ",", "GV", ")", ";", "if", "(", "!", "TM", ".", "getDataSections", "(", ")", "||", "GV", "->", "hasSection", "(", ")", ")", "{", "OutStreamer", "->", "emitLabel", "(", "EmittedInitSym", ")", ";", "}", "llvm", "::", "for_each", "(", "GOAliasMap", "[", "GV", "]", ",", "[", "this", "]", "(", "const", "GlobalAlias", "*", "Alias", ")", "{", "OutStreamer", "->", "emitLabel", "(", "getSymbol", "(", "Alias", ")", ")", ";", "}", ")", ";", "emitGlobalConstant", "(", "GV", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ",", "GV", "->", "getInitializer", "(", ")", ")", ";", "}" ]
[ "Emit", "the", "specified", "global", "variable", "to", "the", ".s", "file", "." ]
GCC
i386
CPP
next_suggestion
CPU
622,013
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mulhi_epi16", "(", "_", "_", "m256i", "_", "_", "A", ",", "_", "_", "m256i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_pmulhw256", "(", "(", "_", "_", "v16hi", ")", "_", "_", "A", ",", "(", "_", "_", "v16hi", ")", "_", "_", "B", ")", ";" ]
GCC
ia64
CPP
program_repair
CPU
622,014
[ "<FIXS>", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "EXIT_BLOCK_PTR_FOR_FN", "(", "cfun", ")", "->", "preds", ")", "<FIXE>" ]
[ "edge", "e", ";", "edge_iterator", "ei", ";", "<BUGS>", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "EXIT_BLOCK_PTR", "->", "preds", ")", "<BUGE>", "if", "(", "(", "e", "->", "flags", "&", "EDGE_FAKE", ")", "==", "<NUM_LIT>", "&&", "(", "e", "->", "flags", "&", "EDGE_FALLTHRU", ")", "!=", "<NUM_LIT>", ")", "break", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
622,015
[ "let", "Constraints", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
GCC
arm
CPP
stmt_completion
CPU
622,016
[ "_", "_", "builtin_neon_hi", ")", "_", "_", "c", ")", ";" ]
[ "return", "(", "uint16x4_t", ")", "_", "_", "builtin_neon_vmls_nv4hi", "(", "(", "int16x4_t", ")", "_", "_", "a", ",", "(", "int16x4_t", ")", "_", "_", "b", ",", "(" ]
GCC
nds32
MD
next_suggestion
CPU
622,017
[ "<STR_LIT>" ]
[ "(", "use", "(", "unspec", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VOLATILE_RELAX_GROUP", ")", ")", "(", "use", "(", "reg", ":", "SI", "GP_REGNUM", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "LP_REGNUM", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "TA_REGNUM", ")", ")", "]" ]
LLVM
ARM
TD
stmt_completion
CPU
622,018
[ "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM
Hexagon
TD
stmt_completion
DSP
622,019
[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_vmaxw", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
GCC
i386
CPP
stmt_completion
CPU
622,020
[ "_", "v4df", ")", "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
[ "return", "(", "_", "_", "m256d", ")", "_", "_", "builtin_ia32_maxpd256_mask", "(", "(", "_", "_", "v4df", ")", "_", "_", "A", ",", "(", "_", "_", "v4df", ")", "_", "_", "B", ",", "(", "_" ]
GCC
i386
MD
stmt_completion
CPU
622,021
[ "<STR_LIT>", ")", ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
GCC
mips
MD
program_repair
CPU
622,022
[ "<FIXS>", "emit_move_insn", "(", "reg3", ",", "GEN_INT", "(", "BITMASK_HIGH", ")", ")", "<FIXE>" ]
[ "emit_label", "(", "label1", ")", "emit_move_insn", "(", "reg2", ",", "gen_rtx_MINUS", "(", "SFmode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "reg1", ")", ")", "<BUGS>", "emit_move_insn", "(", "reg3", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", "<BUGE>", "emit_insn", "(", "gen_ashldi3", "(", "reg3", ",", "reg3", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", "emit_insn", "(", "gen_fix_truncsfdi2", "(", "operands", "[", "<NUM_LIT>", "]", ",", "reg2", ")", ")" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
622,023
[ "}" ]
[ "AU", ".", "addRequired", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";" ]
LLVM
AArch64
TD
stmt_completion
CPU
622,024
[ "=", "scale", ";" ]
[ "class", "BaseFPToInteger", "<", "bits", "<", "<NUM_LIT>", ">", "type", ",", "bits", "<", "<NUM_LIT>", ">", "rmode", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterClass", "srcType", ",", "RegisterClass", "dstType", ",", "Operand", "immType", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "(", "outs", "dstType", ":", "$", "Rd", ")", ",", "(", "ins", "srcType", ":", "$", "Rn", ",", "immType", ":", "$", "scale", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "pattern", ">", ",", "Sched", "<", "[", "WriteFCvt", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "scale", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "type", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rmode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
622,025
[ "(", "CurrentFnSym", ",", "ResultVTs", ")", ";" ]
[ "assert", "(", "Idx", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", ";", "getTargetStreamer", "(", ")", "->", "emitIndIdx", "(", "AsmPrinter", "::", "lowerConstant", "(", "cast", "<", "ConstantAsMetadata", ">", "(", "Idx", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ")", ")", ";", "}", "ComputeLegalValueVTs", "(", "F", ",", "TM", ",", "F", ".", "getReturnType", "(", ")", ",", "ResultVTs", ")", ";", "if", "(", "ResultVTs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "getTargetStreamer", "(", ")", "->", "emitResult" ]
LLVM
Hexagon
TD
stmt_completion
DSP
622,026
[ ";" ]
[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>" ]
LLVM
AArch64
CPP
stmt_completion
CPU
622,027
[ ")", ";" ]
[ "MI", ".", "setDesc", "(", "B", ".", "getTII", "(", ")", ".", "get", "(", "TargetOpcode", "::", "G_ZEXT", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>" ]
GCC
i386
MD
next_suggestion
CPU
622,028
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]
LLVM
Hexagon
CPP
program_repair
DSP
622,029
[ "<FIXS>", "Register", "LoR", "=", "P", ".", "first", ";", "Register", "HiR", "=", "P", ".", "second", ";", "<FIXE>" ]
[ "UUPairMap", "::", "const_iterator", "F", "=", "PairMap", ".", "find", "(", "Op0", ".", "getReg", "(", ")", ")", ";", "assert", "(", "F", "!=", "PairMap", ".", "end", "(", ")", ")", ";", "const", "UUPair", "&", "P", "=", "F", "->", "second", ";", "<BUGS>", "unsigned", "LoR", "=", "P", ".", "first", ";", "unsigned", "HiR", "=", "P", ".", "second", ";", "<BUGE>", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "Right", "=", "(", "Opc", "==", "S2_lsr_i_p", "||", "Opc", "==", "S2_asr_i_p", ")", ";" ]
GCC
mips
MD
program_repair
CPU
622,030
[ "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", "(", "ne", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "symbol_ref", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]
[ "(", "const_int", "<NUM_LIT>", ")", "]", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "symbol_ref", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "symbol_ref", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "symbol_ref", "<STR_LIT>", ")" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
622,031
[ "if", "(", "MI", ")", "{" ]
[ "MachineInstr", "*", "MI", "=", "NULL", ";", "for", "(", "auto", "BI", ":", "CurrentPacketMIs", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Cleanup packet has ", "<STR_LIT>", ";", "BI", "->", "dump", "(", ")", ";", ")", ";", "if", "(", "BI", "->", "getOpcode", "(", ")", "==", "Hexagon", "::", "V6_vL32b_cur_ai", ")", "{", "MI", "=", "BI", ";", "continue", ";", "}" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
622,032
[ "num", ";" ]
[ "void", "addToSpilledSGPRs", "(", "unsigned", "num", ")", "{", "NumSpilledSGPRs", "+=" ]
GCC
ia64
CPP
stmt_completion
CPU
622,033
[ "==", "DImode", ")", ";" ]
[ "static", "bool", "ia64_vms_valid_pointer_mode", "(", "scalar_int_mode", "mode", ")", "{", "return", "(", "mode", "==", "SImode", "||", "mode" ]
LLVM
AArch64
CPP
stmt_completion
CPU
622,034
[ ".", "Head", ")", ";" ]
[ "void", "AArch64ConditionalCompares", "::", "invalidateTraces", "(", ")", "{", "Traces", "->", "invalidate", "(", "CmpConv" ]
GCC
ia64
MD
stmt_completion
CPU
622,035
[ "h", ",", "false", ")" ]
[ "emit_insn", "(", "gen_pmpyshr2_u", "(", "h", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", "ia64_unpack_assemble", "(", "operands", "[", "<NUM_LIT>", "]", ",", "l", "," ]
LLVM
ARM
CPP
stmt_completion
CPU
622,036
[ "++", ";" ]
[ "return", "PICLabelUId" ]
LLVM
P2
CPP
stmt_completion
MPU
622,037
[ "(", "getRegForField", "(", "s_field", ")", ")", ")", ";" ]
[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getRegForField", "(", "d_field", ")", ")", ")", ";", "if", "(", "is_imm", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "s_field", ")", ")", ";", "}", "else", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg" ]
LLVM
Hexagon
TD
next_suggestion
DSP
622,038
[ "let", "addrMode", "=", "PostInc", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
622,039
[ "}" ]
[ "static", "bool", "DCEInstruction", "(", "Instruction", "*", "I", ",", "SmallSetVector", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "&", "WorkList", ",", "const", "TargetLibraryInfo", "*", "TLI", ")", "{", "if", "(", "isInstructionTriviallyDead", "(", "I", ",", "TLI", ")", ")", "{", "salvageDebugInfo", "(", "*", "I", ")", ";", "salvageKnowledge", "(", "I", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Value", "*", "OpV", "=", "I", "->", "getOperand", "(", "i", ")", ";", "I", "->", "setOperand", "(", "i", ",", "nullptr", ")", ";", "if", "(", "!", "OpV", "->", "use_empty", "(", ")", "||", "I", "==", "OpV", ")", "continue", ";", "if", "(", "Instruction", "*", "OpI", "=", "dyn_cast", "<", "Instruction", ">", "(", "OpV", ")", ")", "{", "if", "(", "isInstructionTriviallyDead", "(", "OpI", ",", "TLI", ")", ")", "{", "WorkList", ".", "insert", "(", "OpI", ")", ";", "}", "}", "}", "I", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
622,040
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
622,041
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM
AArch64
CPP
next_suggestion
CPU
622,042
[ "return", "false", ";" ]
[ "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegToPrint", "=", "RC", "->", "getRegister", "(", "RI", "->", "getEncodingValue", "(", "Reg", ")", ")", ";", "assert", "(", "RI", "->", "regsOverlap", "(", "RegToPrint", ",", "Reg", ")", ")", ";", "O", "<<", "AArch64InstPrinter", "::", "getRegisterName", "(", "RegToPrint", ",", "isVector", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
GCC
mips
CPP
stmt_completion
CPU
622,043
[ "{" ]
[ "pmovmskb_s", "(", "int8x8_t", "s", ")" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
622,044
[ "}" ]
[ "bool", "isRegOrImmWithInt64InputMods", "(", ")", "const", "{", "return", "isRegOrImmWithInputMods", "(", "MVT", "::", "i64", ")", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
622,045
[ "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";" ]
[ "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "assert", "(", "DestReg", "!=", "AMDGPU", "::", "M0", "&&", "<STR_LIT>", "m0 should not be reloaded into", "<STR_LIT>", ")", ";", "assert", "(", "DestReg", "!=", "AMDGPU", "::", "EXEC_LO", "&&", "DestReg", "!=", "AMDGPU", "::", "EXEC_HI", "&&", "DestReg", "!=", "AMDGPU", "::", "EXEC", "&&", "<STR_LIT>", "exec should not be spilled", "<STR_LIT>", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillRestoreOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "DestReg", ".", "isVirtual", "(", ")", "&&", "SpillSize", "==", "<NUM_LIT>", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "AMDGPU", "::", "SReg_32_XM0_XEXECRegClass", ")", ";", "}", "if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "return", ";", "}", "unsigned", "Opcode", "=", "RI", ".", "isAGPRClass", "(", "RC", ")", "?", "getAGPRSpillRestoreOpcode", "(", "SpillSize", ")", ":", "getVGPRSpillRestoreOpcode", "(", "SpillSize", ")", ";" ]
LLVM
Lanai
CPP
next_suggestion
CPU
622,046
[ "}" ]
[ "if", "(", "CallOperandVal", "==", "nullptr", ")", "return", "CW_Default", ";", "switch", "(", "*", "Constraint", ")", "{", "case", "'", "I", "'", ":", "case", "'", "J", "'", ":", "case", "'", "K", "'", ":", "case", "'", "L", "'", ":", "case", "'", "M", "'", ":", "case", "'", "N", "'", ":", "case", "'", "O", "'", ":", "if", "(", "isa", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "Weight", "=", "CW_Constant", ";", "break", ";", "default", ":", "Weight", "=", "TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "Info", ",", "Constraint", ")", ";", "break", ";" ]
GCC
mips
MD
next_suggestion
CPU
622,047
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
ARM
CPP
next_suggestion
CPU
622,048
[ "if", "(", "SrcSz", "==", "<NUM_LIT>", ")", "{" ]
[ "const", "unsigned", "SrcSz", "=", "SrcVal", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "DstSz", ">", "SrcSz", "&&", "DstSz", "<=", "<NUM_LIT>", "&&", "SrcSz", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected type for custom-lowering FP_EXTEND", "<STR_LIT>", ")", ";", "assert", "(", "(", "!", "Subtarget", "->", "hasFP64", "(", ")", "||", "!", "Subtarget", "->", "hasFPARMv8Base", "(", ")", ")", "&&", "<STR_LIT>", "With both FP DP and 16, any FP conversion is legal!", "<STR_LIT>", ")", ";", "assert", "(", "!", "(", "DstSz", "==", "<NUM_LIT>", "&&", "Subtarget", "->", "hasFP16", "(", ")", ")", "&&", "<STR_LIT>", "With FP16, 16 to 32 conversion is legal!", "<STR_LIT>", ")", ";", "SDLoc", "Loc", "(", "Op", ")", ";", "RTLIB", "::", "Libcall", "LC", ";", "MakeLibCallOptions", "CallOptions", ";" ]
LLVM
ARM
TD
stmt_completion
CPU
622,049
[ "-", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
622,050
[ "}" ]
[ "static", "Register", "extendRegisterMin32", "(", "CallLowering", "::", "ValueHandler", "&", "Handler", ",", "Register", "ValVReg", ",", "const", "CCValAssign", "&", "VA", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "{", "return", "Handler", ".", "MIRBuilder", ".", "buildAnyExt", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "ValVReg", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", "return", "Handler", ".", "extendRegister", "(", "ValVReg", ",", "VA", ")", ";" ]
LLVM
AArch64
CPP
next_suggestion
CPU
622,051
[ "return", "Error", "(", "Loc", ",", "<STR_LIT>", "expected comma before next operand", "<STR_LIT>", ")", ";" ]
[ "if", "(", "ParseOperand", "(", "Operands", ",", "Mnemonic", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "true", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Operands", ".", "push_back", "(", "AArch64Operand", "::", "CreateToken", "(", "<STR_LIT>", "]", "<STR_LIT>", ",", "Loc", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Operands", ".", "push_back", "(", "AArch64Operand", "::", "CreateToken", "(", "<STR_LIT>", "!", "<STR_LIT>", ",", "Loc", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";" ]
LLVM
ARM
CPP
code_generation
CPU
622,052
[ "Instruction", "*", "ARMTargetLowering", "::", "emitLeadingFence", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Instruction", "*", "Inst", ",", "AtomicOrdering", "Ord", ")", "const", "{", "switch", "(", "Ord", ")", "{", "case", "AtomicOrdering", "::", "NotAtomic", ":", "case", "AtomicOrdering", "::", "Unordered", ":", "llvm_unreachable", "(", "<STR_LIT>", "Invalid fence: unordered/non-atomic", "<STR_LIT>", ")", ";", "case", "AtomicOrdering", "::", "Monotonic", ":", "case", "AtomicOrdering", "::", "Acquire", ":", "return", "nullptr", ";", "case", "AtomicOrdering", "::", "SequentiallyConsistent", ":", "if", "(", "!", "Inst", "->", "hasAtomicStore", "(", ")", ")", "return", "nullptr", ";", "case", "AtomicOrdering", "::", "Release", ":", "case", "AtomicOrdering", "::", "AcquireRelease", ":", "if", "(", "Subtarget", "->", "preferISHSTBarriers", "(", ")", ")", "return", "makeDMB", "(", "Builder", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "else", "return", "makeDMB", "(", "Builder", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", "Unknown fence ordering in emitLeadingFence", "<STR_LIT>", ")", ";", "}" ]
[ "Custom", "Lower", "{", "." ]
LLVM
AArch64
TD
next_suggestion
CPU
622,053
[ "def", "SImm6s1Operand", ":", "SImmScaledMemoryIndexed", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]
[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getSExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "SImmS3XForm", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getSExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "SImmS4XForm", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getSExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "SImmS16XForm", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getSExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "SImmS32XForm", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getSExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";" ]
GCC
sparc
MD
stmt_completion
CPU
622,054
[ ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "ior", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
Hexagon
TD
stmt_completion
DSP
622,055
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue" ]
LLVM
PowerPC
TD
stmt_completion
CPU
622,056
[ "XT", ",", "xoaddr", ":", "$", "dst", ")", "]", ">", ";" ]
[ "def", "STIWX", ":", "PseudoXFormMemOp", "<", "(", "outs", ")", ",", "(", "ins", "vsfrc", ":", "$", "XT", ",", "memrr", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "[", "(", "PPCstfiwx", "f64", ":", "$" ]
LLVM
Mips
CPP
stmt_completion
CPU
622,057
[ "RegBits", ";" ]
[ "unsigned", "OffBits", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ",", "Fixups", ",", "STI", ")", ";", "return", "(", "OffBits", "&", "<NUM_LIT>", ")", "|" ]
GCC
frv
MD
next_suggestion
VLIW
622,058
[ "<STR_LIT>", ")" ]
[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
622,059
[ "if", "(", "!", "hasBasePointer", "(", "MF", ")", ")", "return", "getFrameRegister", "(", "MF", ")", ";" ]
[ "unsigned", "PPCRegisterInfo", "::", "getBaseRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";" ]
LLVM
ARM
TD
next_suggestion
CPU
622,060
[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";" ]
[ "def", "vfp_f16imm", ":", "Operand", "<", "f16", ">", ",", "PatLeaf", "<", "(", "f16", "fpimm", ")", ",", "[", "{", "return", "ARM_AM", ":", ":", "getFP16Imm", "(", "N", "-", ">", "getValueAPF", "(", ")", ")", "!", "=", "-", "<NUM_LIT>", ";", "}", "]", ",", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "InVal", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "uint32_t", "enc", "=", "ARM_AM", ":", ":", "getFP16Imm", "(", "InVal", ")", ";" ]
GCC
s390
CPP
next_suggestion
MPU
622,061
[ "else", "if", "(", "DECL_ALIGN", "(", "decl", ")", "%", "<NUM_LIT>", ")", "SYMBOL_FLAG_SET_NOTALIGN4", "(", "XEXP", "(", "rtl", ",", "<NUM_LIT>", ")", ")", ";" ]
[ "const_tree", "size", "=", "TYPE_SIZE", "(", "TREE_TYPE", "(", "decl", ")", ")", ";", "unsigned", "HOST_WIDE_INT", "size_num", "=", "(", "tree_fits_uhwi_p", "(", "size", ")", "?", "tree_to_uhwi", "(", "size", ")", ":", "<NUM_LIT>", ")", ";", "if", "(", "(", "DECL_USER_ALIGN", "(", "decl", ")", "&&", "DECL_ALIGN", "(", "decl", ")", "%", "<NUM_LIT>", ")", "||", "(", "s390_unaligned_symbols_p", "&&", "!", "decl_binds_to_current_def_p", "(", "decl", ")", "&&", "(", "DECL_USER_ALIGN", "(", "decl", ")", "?", "DECL_ALIGN", "(", "decl", ")", "%", "<NUM_LIT>", ":", "size_num", "<", "<NUM_LIT>", ")", ")", ")", "SYMBOL_FLAG_SET_NOTALIGN2", "(", "XEXP", "(", "rtl", ",", "<NUM_LIT>", ")", ")", ";" ]
LLVM
ARM
CPP
stmt_completion
CPU
622,062
[ "E", ";" ]
[ "auto", "Op", "=", "std", "::", "make_unique", "<", "ARMOperand", ">", "(", "k_ShiftedRegister", ")", ";", "Op", "->", "RegShiftedReg", ".", "ShiftTy", "=", "ShTy", ";", "Op", "->", "RegShiftedReg", ".", "SrcReg", "=", "SrcReg", ";", "Op", "->", "RegShiftedReg", ".", "ShiftReg", "=", "ShiftReg", ";", "Op", "->", "RegShiftedReg", ".", "ShiftImm", "=", "ShiftImm", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=" ]
LLVM
TMS320C64X
CPP
stmt_completion
VLIW
622,063
[ "(", "dstReg", ")", ";" ]
[ "void", "AssignmentState", "::", "addXccSplit", "(", "unsigned", "srcReg", ",", "unsigned", "dstReg", ",", "unsigned", "dstSide", ",", "MachineInstr", "*", "copyInst", ")", "{", "VXcc", "[", "dstSide", "]", ".", "grow" ]
LLVM
X86
CPP
program_repair
CPU
622,064
[ "<FIXS>", "Register", "Op0Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Op1Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>" ]
[ "return", "false", ";", "}", "<BUGS>", "unsigned", "Op0Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Op1Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "assert", "(", "MRI", ".", "getType", "(", "Op1Reg", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ";" ]
GCC
rs6000
MD
stmt_completion
CPU
622,065
[ ")", "]", ")" ]
[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "compare", ":", "CC", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
622,066
[ "MF", "->", "getInfo", "<", "HexagonMachineFunctionInfo", ">", "(", ")", "->", "setStackAlignBaseVReg", "(", "AR", ")", ";" ]
[ "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "MachineBasicBlock", "*", "EntryBB", "=", "&", "MF", "->", "front", "(", ")", ";", "unsigned", "AR", "=", "FuncInfo", "->", "CreateReg", "(", "MVT", "::", "i32", ")", ";", "unsigned", "EntryMaxA", "=", "MFI", ".", "getMaxAlignment", "(", ")", ";", "BuildMI", "(", "EntryBB", ",", "DebugLoc", "(", ")", ",", "HII", "->", "get", "(", "Hexagon", "::", "PS_aligna", ")", ",", "AR", ")", ".", "addImm", "(", "EntryMaxA", ")", ";" ]
GCC
xtensa
MD
program_repair
MPU
622,067
[ "<FIXS>", "&", "&", "can_create_pseudo_p", "(", ")", "<FIXE>" ]
[ "if", "(", "(", "!", "register_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SFmode", ")", "&", "&", "!", "register_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SFmode", ")", ")", "|", "|", "(", "FP_REG_P", "(", "xt_true_regnum", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<BUGS>", "&", "&", "!", "(", "reload_in_progress", "|", "reload_completed", ")", "<BUGE>", "&", "&", "(", "constantpool_mem_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", "|", "|", "CONSTANT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "SFmode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
622,068
[ "}" ]
[ "def", "C4_fastcorner9_not", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Ps4", ",", "PredRegs", ":", "$", "Pt4", ")", ",", "<STR_LIT>", ",", "tc_640086b5", ",", "TypeCR", ">", ",", "Enc_284ebb", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
622,069
[ "}", ";" ]
[ "static", "bool", "areCallingConvEligibleForTCO_64SVR4", "(", "CallingConv", "::", "ID", "CallerCC", ",", "CallingConv", "::", "ID", "CalleeCC", ")", "{", "auto", "isTailCallableCC", "=", "[", "]", "(", "CallingConv", "::", "ID", "CC", ")", "{", "return", "CC", "==", "CallingConv", "::", "C", "||", "CC", "==", "CallingConv", "::", "Fast", ";" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
622,070
[ "HwLen", ")", ";" ]
[ "return", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i1", "," ]
GCC
aarch64
CPP
stmt_completion
CPU
622,071
[ "_", "a", ")", "{" ]
[ "vcvtmq_s64_f64", "(", "float64x2_t", "_" ]
LLVM
Mips
CPP
code_generation
CPU
622,072
[ "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "bool", "little", ",", "const", "MipsTargetMachine", "&", "TM", ")", ":", "MipsGenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "MipsArchVersion", "(", "MipsDefault", ")", ",", "IsLittle", "(", "little", ")", ",", "IsSoftFloat", "(", "false", ")", ",", "IsSingleFloat", "(", "false", ")", ",", "IsFPXX", "(", "false", ")", ",", "NoABICalls", "(", "false", ")", ",", "IsFP64bit", "(", "false", ")", ",", "UseOddSPReg", "(", "true", ")", ",", "IsNaN2008bit", "(", "false", ")", ",", "IsGP64bit", "(", "false", ")", ",", "HasVFPU", "(", "false", ")", ",", "HasCnMips", "(", "false", ")", ",", "HasMips3_32", "(", "false", ")", ",", "HasMips3_32r2", "(", "false", ")", ",", "HasMips4_32", "(", "false", ")", ",", "HasMips4_32r2", "(", "false", ")", ",", "HasMips5_32r2", "(", "false", ")", ",", "InMips16Mode", "(", "false", ")", ",", "InMips16HardFloat", "(", "Mips16HardFloat", ")", ",", "InMicroMipsMode", "(", "false", ")", ",", "HasDSP", "(", "false", ")", ",", "HasDSPR2", "(", "false", ")", ",", "HasDSPR3", "(", "false", ")", ",", "AllowMixed16_32", "(", "Mixed16_32", "|", "Mips_Os16", ")", ",", "Os16", "(", "Mips_Os16", ")", ",", "HasMSA", "(", "false", ")", ",", "UseTCCInDIV", "(", "false", ")", ",", "HasSym32", "(", "false", ")", ",", "HasEVA", "(", "false", ")", ",", "DisableMadd4", "(", "false", ")", ",", "HasMT", "(", "false", ")", ",", "TM", "(", "TM", ")", ",", "TargetTriple", "(", "TT", ")", ",", "TSInfo", "(", ")", ",", "InstrInfo", "(", "MipsInstrInfo", "::", "create", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ",", "TM", ")", ")", ")", ",", "FrameLowering", "(", "MipsFrameLowering", "::", "create", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "MipsTargetLowering", "::", "create", "(", "TM", ",", "*", "this", ")", ")", "{", "if", "(", "MipsArchVersion", "==", "MipsDefault", ")", "MipsArchVersion", "=", "Mips32", ";", "if", "(", "MipsArchVersion", "==", "Mips1", ")", "report_fatal_error", "(", "<STR_LIT>", "Code generation for MIPS-I is not implemented", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "MipsArchVersion", "==", "Mips5", ")", "report_fatal_error", "(", "<STR_LIT>", "Code generation for MIPS-V is not implemented", "<STR_LIT>", ",", "false", ")", ";", "assert", "(", "(", "(", "!", "isGP64bit", "(", ")", "&&", "isABI_O32", "(", ")", ")", "||", "(", "isGP64bit", "(", ")", "&&", "(", "isABI_N32", "(", ")", "||", "isABI_N64", "(", ")", ")", ")", ")", "&&", "<STR_LIT>", "Invalid Arch & ABI pair.", "<STR_LIT>", ")", ";", "if", "(", "hasMSA", "(", ")", "&&", "!", "isFP64bit", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "MSA requires a 64-bit FPU register file (FR=1 mode). ", "<STR_LIT>", "<STR_LIT>", "See -mattr=+fp64.", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "!", "isABI_O32", "(", ")", "&&", "!", "useOddSPReg", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "-mattr=+nooddspreg requires the O32 ABI.", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "IsFPXX", "&&", "(", "isABI_N32", "(", ")", "||", "isABI_N64", "(", ")", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "FPXX is not permitted for the N32/N64 ABI's.", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "hasMips32r6", "(", ")", ")", "{", "StringRef", "ISA", "=", "hasMips64r6", "(", ")", "?", "<STR_LIT>", "MIPS64r6", "<STR_LIT>", ":", "<STR_LIT>", "MIPS32r6", "<STR_LIT>", ";", "assert", "(", "isFP64bit", "(", ")", ")", ";", "assert", "(", "isNaN2008", "(", ")", ")", ";", "if", "(", "hasDSP", "(", ")", ")", "report_fatal_error", "(", "ISA", "+", "<STR_LIT>", " is not compatible with the DSP ASE", "<STR_LIT>", ",", "false", ")", ";", "}", "if", "(", "NoABICalls", "&&", "TM", ".", "isPositionIndependent", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "position-independent code requires '-mabicalls'", "<STR_LIT>", ")", ";", "if", "(", "isABI_N64", "(", ")", "&&", "!", "TM", ".", "isPositionIndependent", "(", ")", "&&", "!", "hasSym32", "(", ")", ")", "NoABICalls", "=", "true", ";", "UseSmallSection", "=", "GPOpt", ";", "if", "(", "!", "NoABICalls", "&&", "GPOpt", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "warning: cannot use small-data accesses for '-mabicalls'", "<STR_LIT>", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "UseSmallSection", "=", "false", ";", "}", "}" ]
[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]
LLVM
X86
CPP
stmt_completion
CPU
622,073
[ "i", ")", "create", "(", ")", ";" ]
[ "X86_32GOTPLT", "::", "X86_32GOTPLT", "(", "LDSection", "&", "pSection", ")", ":", "X86_32GOT", "(", "pSection", ")", "{", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "X86GOTPLT0Num", ";", "++" ]
LLVM
X86
CPP
stmt_completion
CPU
622,074
[ "getValueType", "(", "<NUM_LIT>", ")", ";" ]
[ "if", "(", "Op1", "->", "hasOneUse", "(", ")", "&&", "Op1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "XOR", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "APInt", "XorC", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getAPIntValue", "(", ")", ";", "EVT", "VT", "=", "Op0", ".", "getValueType", "(", ")", ";", "SDValue", "NewXor", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "SDLoc", "(", "Op1", ")", ",", "VT", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "~", "XorC", ",", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "NewXor", ",", "DAG", ".", "getConstant", "(", "C", "->", "getAPIntValue", "(", ")", "+", "<NUM_LIT>", ",", "VT", ")", ")", ";", "}", "}", "EVT", "VT", "=", "N", "->" ]
GCC
i386
MD
stmt_completion
CPU
622,075
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr" ]
LLVM
Hexagon
TD
stmt_completion
DSP
622,076
[ "=", "<NUM_LIT>", ";" ]
[ "def", "J4_cmpgtu_tp0_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "GeneralSubRegs", ":", "$", "Rt16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56336eb0", ",", "TypeCJ", ">", ",", "Enc_6a5972", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1" ]
GCC
m68k
MD
stmt_completion
MPU
622,077
[ ")", ")" ]
[ "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
X86
CPP
next_suggestion
CPU
622,078
[ "case", "X86", "::", "SUB32rr", ":" ]
[ "case", "X86", "::", "CMP32rr_REV", ":", "case", "X86", "::", "CMP64i32", ":", "case", "X86", "::", "CMP64mr", ":", "case", "X86", "::", "CMP64ri32", ":", "case", "X86", "::", "CMP64ri8", ":", "case", "X86", "::", "CMP64rm", ":", "case", "X86", "::", "CMP64rr", ":", "case", "X86", "::", "CMP64rr_REV", ":", "case", "X86", "::", "CMP8i8", ":", "case", "X86", "::", "CMP8mr", ":", "case", "X86", "::", "CMP8ri", ":", "case", "X86", "::", "CMP8ri8", ":", "case", "X86", "::", "CMP8rm", ":", "case", "X86", "::", "CMP8rr", ":", "case", "X86", "::", "CMP8rr_REV", ":", "return", "FirstMacroFusionInstKind", "::", "Cmp", ";", "case", "X86", "::", "ADD16i16", ":", "case", "X86", "::", "ADD16ri", ":", "case", "X86", "::", "ADD16ri8", ":", "case", "X86", "::", "ADD16rm", ":", "case", "X86", "::", "ADD16rr", ":", "case", "X86", "::", "ADD16rr_REV", ":", "case", "X86", "::", "ADD32i32", ":", "case", "X86", "::", "ADD32ri", ":", "case", "X86", "::", "ADD32ri8", ":", "case", "X86", "::", "ADD32rm", ":", "case", "X86", "::", "ADD32rr", ":", "case", "X86", "::", "ADD32rr_REV", ":", "case", "X86", "::", "ADD64i32", ":", "case", "X86", "::", "ADD64ri32", ":", "case", "X86", "::", "ADD64ri8", ":", "case", "X86", "::", "ADD64rm", ":", "case", "X86", "::", "ADD64rr", ":", "case", "X86", "::", "ADD64rr_REV", ":", "case", "X86", "::", "ADD8i8", ":", "case", "X86", "::", "ADD8ri", ":", "case", "X86", "::", "ADD8ri8", ":", "case", "X86", "::", "ADD8rm", ":", "case", "X86", "::", "ADD8rr", ":", "case", "X86", "::", "ADD8rr_REV", ":", "case", "X86", "::", "SUB16i16", ":", "case", "X86", "::", "SUB16ri", ":", "case", "X86", "::", "SUB16ri8", ":", "case", "X86", "::", "SUB16rm", ":", "case", "X86", "::", "SUB16rr", ":", "case", "X86", "::", "SUB16rr_REV", ":", "case", "X86", "::", "SUB32i32", ":", "case", "X86", "::", "SUB32ri", ":", "case", "X86", "::", "SUB32ri8", ":", "case", "X86", "::", "SUB32rm", ":" ]
LLVM
X86
CPP
stmt_completion
CPU
622,079
[ "setReg", "(", "getSTReg", "(", "Op1", ")", ")", ";" ]
[ "unsigned", "Op1", "=", "getFPReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "bool", "KillsOp1", "=", "MI", ".", "killsRegister", "(", "X86", "::", "FP0", "+", "Op1", ")", ";", "moveToTop", "(", "Op0", ",", "I", ")", ";", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", "." ]
LLVM
ARM
TD
stmt_completion
CPU
622,080
[ "$", "pred", ")", ")", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "OutVTI", ".", "Vec", "!", "con", "(", "inparams", ",", "(", "int_arm_mve_vshrn_predicated", "(", "InVTI", ".", "Pred", "VCCR", ":", "$", "pred", ")", ")", ")", ")", ",", "(", "OutVTI", ".", "Vec", "!", "con", "(", "outparams", ",", "(", "?", "ARMVCCThen", ",", "VCCR", ":" ]
LLVM
ARM64
TD
stmt_completion
CPU
622,081
[ ">", "imm", ";" ]
[ "def", "v2i32_shift", ":", "BaseSIMDVectorShiftTied", "<", "<NUM_LIT>", ",", "U", ",", "opc", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", ",", "?", ",", "?", ",", "?", ",", "?", "}", ",", "V64", ",", "V64", ",", "vecshiftR32", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v2i32", "V64", ":", "$", "dst", ")", ",", "(", "OpNode", "(", "v2i32", "V64", ":", "$", "Rd", ")", ",", "(", "v2i32", "V64", ":", "$", "Rn", ")", ",", "(", "i32", "vecshiftR32", ":", "$", "imm", ")", ")", ")", "]", ">", "{", "bits", "<", "<NUM_LIT>" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
622,082
[ "BitValue", "&", "V", "=", "DefC", "[", "i", "]", ";" ]
[ "int", "ThisN", "=", "MI", ".", "getParent", "(", ")", "->", "getNumber", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "Visit MI(BB#", "<STR_LIT>", "<<", "ThisN", "<<", "<STR_LIT>", "): ", "<STR_LIT>", "<<", "MI", ";", "}", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "return", ";", "assert", "(", "!", "MI", ".", "isBranch", "(", ")", "&&", "<STR_LIT>", "Unexpected branch instruction", "<STR_LIT>", ")", ";", "CellMapType", "ResMap", ";", "bool", "Eval", "=", "ME", ".", "evaluate", "(", "MI", ",", "Map", ",", "ResMap", ")", ";", "if", "(", "Trace", "&&", "Eval", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isUse", "(", ")", ")", "continue", ";", "RegisterRef", "RU", "(", "MO", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", " input reg: ", "<STR_LIT>", "<<", "PrintReg", "(", "RU", ".", "Reg", ",", "&", "ME", ".", "TRI", ",", "RU", ".", "Sub", ")", "<<", "<STR_LIT>", " cell: ", "<STR_LIT>", "<<", "ME", ".", "getCell", "(", "RU", ",", "Map", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "}", "dbgs", "(", ")", "<<", "<STR_LIT>", "Outputs:\\n", "<STR_LIT>", ";", "for", "(", "const", "std", "::", "pair", "<", "unsigned", ",", "RegisterCell", ">", "&", "P", ":", "ResMap", ")", "{", "RegisterRef", "RD", "(", "P", ".", "first", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", " ", "<STR_LIT>", "<<", "PrintReg", "(", "P", ".", "first", ",", "&", "ME", ".", "TRI", ")", "<<", "<STR_LIT>", " cell: ", "<STR_LIT>", "<<", "ME", ".", "getCell", "(", "RD", ",", "ResMap", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "}", "}", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "RegisterRef", "RD", "(", "MO", ")", ";", "assert", "(", "RD", ".", "Sub", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected sub-register in definition", "<STR_LIT>", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "RD", ".", "Reg", ")", ")", "continue", ";", "bool", "Changed", "=", "false", ";", "if", "(", "!", "Eval", "||", "ResMap", ".", "count", "(", "RD", ".", "Reg", ")", "==", "<NUM_LIT>", ")", "{", "uint16_t", "DefBW", "=", "ME", ".", "getRegBitWidth", "(", "RD", ")", ";", "RegisterCell", "RefC", "=", "RegisterCell", "::", "self", "(", "RD", ".", "Reg", ",", "DefBW", ")", ";", "if", "(", "RefC", "!=", "ME", ".", "getCell", "(", "RD", ",", "Map", ")", ")", "{", "ME", ".", "putCell", "(", "RD", ",", "RefC", ",", "Map", ")", ";", "Changed", "=", "true", ";", "}", "}", "else", "{", "RegisterCell", "DefC", "=", "ME", ".", "getCell", "(", "RD", ",", "Map", ")", ";", "RegisterCell", "ResC", "=", "ME", ".", "getCell", "(", "RD", ",", "ResMap", ")", ";", "for", "(", "uint16_t", "i", "=", "<NUM_LIT>", ",", "w", "=", "DefC", ".", "width", "(", ")", ";", "i", "<", "w", ";", "++", "i", ")", "{" ]
GCC
sparc
MD
stmt_completion
CPU
622,083
[ "<STR_LIT>", ")" ]
[ "(", "define_automaton" ]
LLVM
ARM
TD
next_suggestion
CPU
622,084
[ "}" ]
[ "def", "v4i16", ":", "N2VNSh", "<", "op24", ",", "op23", ",", "op11_8", ",", "op7", ",", "op6", ",", "op4", ",", "itin", ",", "OpcodeStr", ",", "!", "strconcat", "(", "Dt", ",", "<STR_LIT>", ")", ",", "v4i16", ",", "v4i32", ",", "shr_imm16", ",", "OpNode", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
AArch64
CPP
next_suggestion
CPU
622,085
[ "}" ]
[ "void", "AArch64InstPrinter", "::", "printSVCROp", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Unexpected operand type!", "<STR_LIT>", ")", ";", "unsigned", "svcrop", "=", "MO", ".", "getImm", "(", ")", ";", "const", "auto", "*", "SVCR", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "svcrop", ")", ";", "assert", "(", "SVCR", "&&", "<STR_LIT>", "Unexpected SVCR operand!", "<STR_LIT>", ")", ";", "O", "<<", "SVCR", "->", "Name", ";" ]
GCC
sparc
CPP
next_suggestion
CPU
622,086
[ "}" ]
[ "data", "->", "fp_regs", "=", "true", ";", "if", "(", "bitpos", "<", "BITS_PER_WORD", ")", "data", "->", "fp_regs_in_first_word", "=", "true", ";", "}" ]
LLVM
PowerPC
TD
stmt_completion
CPU
622,087
[ ",", "<STR_LIT>", ">", ";" ]
[ "def", "BDZp", ":", "BForm_1", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "condbrtarget", ":", "$", "dst", ")" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
622,088
[ "::", "TCRETURNr", ";" ]
[ "unsigned", "RetOpc", "=", "I", "->", "getOpcode", "(", ")", ";", "return", "RetOpc", "==", "Hexagon", "::", "TCRETURNi", "||", "RetOpc", "==", "Hexagon" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
622,089
[ "if", "(", "MachineInstr", "*", "SrcFAbs", "=", "getOpcodeDef", "(", "AMDGPU", "::", "G_FABS", ",", "ModSrc", ",", "MRI", ")", ")", "ModSrc", "=", "SrcFAbs", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";" ]
[ "if", "(", "MachineInstr", "*", "SrcFNeg", "=", "getOpcodeDef", "(", "AMDGPU", "::", "G_FNEG", ",", "ModSrc", ",", "MRI", ")", ")", "{", "ModSrc", "=", "SrcFNeg", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";" ]
LLVM
Mips
TD
stmt_completion
CPU
622,090
[ "<NUM_LIT>", ">", ";" ]
[ "class", "BINSL_H_ENC", ":", "MSA_3R_FMT", "<", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]
LLVM
PowerPC
CPP
stmt_completion
CPU
622,091
[ "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Bad type for intrinsic!", "<STR_LIT>", ")", ";" ]
[ "break", ";", "case", "Intrinsic", "::", "ppc_vsx_lxvw4x", ":", "case", "Intrinsic", "::", "ppc_vsx_lxvd2x", ":", "{", "Value", "*", "Ptr", "=", "IC", ".", "Builder", ".", "CreateBitCast", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "PointerType", "::", "getUnqual", "(", "II", ".", "getType", "(", ")", ")", ")", ";", "return", "new", "LoadInst", "(", "II", ".", "getType", "(", ")", ",", "Ptr", ",", "Twine", "(", "<STR_LIT>", "<STR_LIT>", ")", ",", "false", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "}", "case", "Intrinsic", "::", "ppc_altivec_stvx", ":", "case", "Intrinsic", "::", "ppc_altivec_stvxl", ":", "if", "(", "getOrEnforceKnownAlignment", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "Align", "(", "<NUM_LIT>", ")", ",", "IC", ".", "getDataLayout", "(", ")", ",", "&", "II", ",", "&", "IC", ".", "getAssumptionCache", "(", ")", ",", "&", "IC", ".", "getDominatorTree", "(", ")", ")", ">=", "<NUM_LIT>", ")", "{", "Type", "*", "OpPtrTy", "=", "PointerType", "::", "getUnqual", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "Value", "*", "Ptr", "=", "IC", ".", "Builder", ".", "CreateBitCast", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "OpPtrTy", ")", ";", "return", "new", "StoreInst", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "Ptr", ",", "false", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "}", "break", ";", "case", "Intrinsic", "::", "ppc_vsx_stxvw4x", ":", "case", "Intrinsic", "::", "ppc_vsx_stxvd2x", ":", "{", "Type", "*", "OpPtrTy", "=", "PointerType", "::", "getUnqual", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "Value", "*", "Ptr", "=", "IC", ".", "Builder", ".", "CreateBitCast", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "OpPtrTy", ")", ";", "return", "new", "StoreInst", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "Ptr", ",", "false", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "}", "case", "Intrinsic", "::", "ppc_altivec_vperm", ":", "if", "(", "Constant", "*", "Mask", "=", "dyn_cast", "<", "Constant", ">", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "assert", "(", "cast", "<", "FixedVectorType", ">", "(", "Mask", "->", "getType", "(", ")", ")", "->", "getNumElements" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
622,092
[ "MI1", "=", "&", "MI", ";" ]
[ "int", "WaitStatesNeeded", "=", "<NUM_LIT>", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "auto", "IsMFMAFn", "=", "[", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "SIInstrInfo", "::", "isMAI", "(", "MI", ")", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "V_ACCVGPR_WRITE_B32_e64", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "V_ACCVGPR_READ_B32_e64", ";", "}", ";", "auto", "IsLegacyVALUFn", "=", "[", "&", "IsMFMAFn", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "SIInstrInfo", "::", "isVALU", "(", "MI", ")", "&&", "!", "IsMFMAFn", "(", "MI", ")", ";", "}", ";", "auto", "IsLegacyVALUNotDotFn", "=", "[", "&", "IsMFMAFn", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "SIInstrInfo", "::", "isVALU", "(", "MI", ")", "&&", "!", "IsMFMAFn", "(", "MI", ")", "&&", "!", "SIInstrInfo", "::", "isDOT", "(", "MI", ")", ";", "}", ";", "if", "(", "!", "IsMFMAFn", "(", "*", "MI", ")", ")", "return", "WaitStatesNeeded", ";", "const", "int", "VALUWritesExecWaitStates", "=", "<NUM_LIT>", ";", "int", "WaitStatesNeededForUse", "=", "VALUWritesExecWaitStates", "-", "getWaitStatesSinceDef", "(", "AMDGPU", "::", "EXEC", ",", "IsLegacyVALUFn", ",", "VALUWritesExecWaitStates", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "int", "SrcCIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "src2", ")", ";", "for", "(", "const", "MachineOperand", "&", "Use", ":", "MI", "->", "explicit_uses", "(", ")", ")", "{", "const", "int", "LegacyVALUNotDotWritesVGPRWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA4x4WritesVGPROverlappedSMFMASrcCWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_XDL2PassWritesVGPROverlappedSMFMASrcCWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_XDL4PassWritesVGPROverlappedSMFMASrcCWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_SMFMA4PassWritesVGPROverlappedSMFMASrcCWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_XDL8PassWritesVGPROverlappedSMFMASrcCWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_SMFMA8PassWritesVGPROverlappedSMFMASrcCWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_XDL16PassWritesVGPROverlappedSMFMASrcCWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_SMFMA16PassWritesVGPROverlappedSMFMASrcCWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA16x16WritesVGPROverlappedSMFMASrcCWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA32x32WritesVGPROverlappedSMFMASrcCWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA4x4WritesVGPROverlappedDMFMASrcCWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA16x16WritesVGPROverlappedDMFMASrcCWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA32x32WritesVGPROverlappedDMFMASrcCWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "DMFMA16x16WritesVGPROverlappedSrcCWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "DMFMA4x4WritesVGPROverlappedSrcCWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA4x4WritesVGPROverlappedSrcABWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA16x16WritesVGPROverlappedSrcABWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA32x32WritesVGPROverlappedSrcABWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_SMFMA2PassWritesVGPROverlappedSrcABWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_SMFMA4PassWritesVGPROverlappedSrcABWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_SMFMA8PassWritesVGPROverlappedSrcABWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_SMFMA16PassWritesVGPROverlappedSrcABWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_XDL2PassWritesVGPROverlappedSrcABWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_XDL4PassWritesVGPROverlappedSrcABWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_XDL8PassWritesVGPROverlappedSrcABWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_XDL16PassWritesVGPROverlappedSrcABWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "DMFMA4x4WritesVGPROverlappedMFMASrcABWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "DMFMA16x16WritesVGPROverlappedMFMASrcABWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "DMFMA4x4WritesVGPRFullSrcCWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_SMFMA4x4WritesVGPRFullSrcCWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "MaxWaitStates", "=", "<NUM_LIT>", ";", "if", "(", "!", "Use", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "Use", ".", "getReg", "(", ")", ";", "bool", "FullReg", ";", "const", "MachineInstr", "*", "MI1", ";", "auto", "IsOverlappedMFMAFn", "=", "[", "Reg", ",", "&", "IsMFMAFn", ",", "&", "FullReg", ",", "&", "MI1", ",", "this", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "!", "IsMFMAFn", "(", "MI", ")", ")", "return", "false", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "FullReg", "=", "(", "DstReg", "==", "Reg", ")", ";" ]
GCC
alpha
CPP
stmt_completion
MPU
622,093
[ ";" ]
[ "rtx", "unicosmk_add_call_info_word", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ")", "{", "return", "NULL_RTX" ]
LLVM
ARM64
TD
stmt_completion
CPU
622,094
[ "<STR_LIT>", ";" ]
[ "let", "Name", "=" ]
GCC
i386
MD
next_suggestion
CPU
622,095
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
aarch64
MD
next_suggestion
CPU
622,096
[ ")" ]
[ "(", "zero_extend", ":", "GPI", "(", "match_operand", ":", "ALLX", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM
Hexagon
TD
stmt_completion
DSP
622,097
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=" ]
LLVM
AArch64
TD
stmt_completion
CPU
622,098
[ ")", ">", ";" ]
[ "def", ":", "InstRW", "<", "[", "FalkorWr_1VXVY_3cyc", "]", ",", "(", "instregex", "<STR_LIT>" ]
GCC
sparc
MD
next_suggestion
CPU
622,099
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]