docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
GCC	alpha	MD	next_suggestion	MPU	622,200	[ "<STR_LIT>" ]	[ "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<STR_LIT>" ]
GCC	s390	MD	stmt_completion	MPU	622,201	[ "V2SI", "V4SI", "V2DI", "]", ")" ]	[ "(", "define_code_iterator", "SUBST", "[", "rotate", "ashift", "lshiftrt", "ashiftrt", "]", ")", "(", "define_mode_iterator", "DSI_VI", "[", "SI", "DI", "V2QI", "V4QI", "V8QI", "V16QI", "V2HI", "V4HI", "V8HI" ]
LLVM	AArch64	CPP	stmt_completion	CPU	622,202	[ ";" ]	[ "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Arg", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "ArgVT", "=", "Arg", ".", "getValueType", "(", ")", ";", "Type", "", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "", "DAG", ".", "getContext", "(", ")", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Arg", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "IsSExt", "=", "false", ";", "Entry", ".", "IsZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "const", "char", "", "LibcallName", "=", "(", "ArgVT", "==", "MVT", "::", "f64", ")", "?", "<STR_LIT>", "__sincos_stret", "<STR_LIT>", ":", "<STR_LIT>", "__sincosf_stret", "<STR_LIT>", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "StructType", "", "RetTy", "=", "StructType", "::", "get", "(", "ArgTy", ",", "ArgTy", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")" ]
GCC	i386	CPP	stmt_completion	CPU	622,203	[ "_", "B", ")", ";" ]	[ "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_subss", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "_", "_", "v4sf", ")", "_" ]
LLVM	Mips	CPP	stmt_completion	CPU	622,204	[ ")", ";" ]	[ "return", "TargetTriple", ".", "isOSBinFormatELF", "(" ]
LLVM	TPC	CPP	next_suggestion	Virtual ISA	622,205	[ "}" ]	[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "extra", "->", "Boundary", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";" ]
LLVM	BPF	CPP	stmt_completion	Virtual ISA	622,206	[ ")", "{" ]	[ "FunctionPass", "*", "llvm", "::", "createBPFMIPeepholePass", "(" ]
LLVM	X86	CPP	stmt_completion	CPU	622,207	[ ".", "getValueType", "(", ")", ";" ]	[ "if", "(", "Mask", ")", "{", "assert", "(", "SrcPartials", "[", "<NUM_LIT>", "]", ".", "getBitWidth", "(", ")", "==", "NumElts", "&&", "<STR_LIT>", "Unexpected partial reduction mask", "<STR_LIT>", ")", ";", "SDValue", "PartialBits", "=", "DAG", ".", "getConstant", "(", "SrcPartials", "[", "<NUM_LIT>", "]", ",", "dl", ",", "MaskVT", ")", ";", "Mask", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "MaskVT", ",", "Mask", ",", "PartialBits", ")", ";", "return", "DAG", ".", "getSetCC", "(", "dl", ",", "MVT", "::", "i1", ",", "Mask", ",", "PartialBits", ",", "ISD", "::", "SETEQ", ")", ";", "}", "}", "}", "if", "(", "SDValue", "V", "=", "combineScalarAndWithMaskSetcc", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "R", "=", "combineBitOpWithMOVMSK", "(", "N", ",", "DAG", ")", ")", "return", "R", ";", "if", "(", "SDValue", "FPLogic", "=", "convertIntLogicToFPLogic", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "FPLogic", ";", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SDValue", "R", "=", "combineCompareEqual", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "R", ";", "if", "(", "SDValue", "R", "=", "combineANDXORWithAllOnesIntoANDNP", "(", "N", ",", "DAG", ")", ")", "return", "R", ";", "if", "(", "SDValue", "ShiftRight", "=", "combineAndMaskToShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "ShiftRight", ";", "if", "(", "SDValue", "R", "=", "combineAndLoadToBZHI", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "R", ";", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";", "if", "(", "SDValue", "Res", "=", "combineX86ShufflesRecursively", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Res", ";", "}", "if", "(", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "BitMask", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SrcVec", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVecVT", "=", "SrcVec" ]
LLVM	ARM	CPP	next_suggestion	CPU	622,208	[ "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";" ]	[ "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";" ]
GCC	mmix	MD	stmt_completion	CPU	622,209	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "CC_FP", "<NUM_LIT>" ]
GCC	mips	MD	stmt_completion	CPU	622,210	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM	X86	CPP	next_suggestion	CPU	622,211	[ "}" ]	[ "if", "(", "EmitFPOData", ")", "{", "X86TargetStreamer", "", "XTS", "=", "static_cast", "<", "X86TargetStreamer", "", ">", "(", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";", "XTS", "->", "emitFPOEndProc", "(", ")", ";", "}" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	622,212	[ "}" ]	[ "TRACE", "(", "<STR_LIT>", "input section(", "<STR_LIT>", "<<", "GO", "->", "getSection", "(", ")", "<<", "<STR_LIT>", ") ", "<STR_LIT>", ")", ";", "TRACE", "(", "(", "GO", "->", "hasPrivateLinkage", "(", ")", "?", "<STR_LIT>", "private_linkage ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", "<<", "(", "GO", "->", "hasLocalLinkage", "(", ")", "?", "<STR_LIT>", "local_linkage ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", "<<", "(", "GO", "->", "hasInternalLinkage", "(", ")", "?", "<STR_LIT>", "internal ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", "<<", "(", "GO", "->", "hasExternalLinkage", "(", ")", "?", "<STR_LIT>", "external ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", "<<", "(", "GO", "->", "hasCommonLinkage", "(", ")", "?", "<STR_LIT>", "common_linkage ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", "<<", "(", "GO", "->", "hasCommonLinkage", "(", ")", "?", "<STR_LIT>", "common ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", "<<", "(", "Kind", ".", "isCommon", "(", ")", "?", "<STR_LIT>", "kind_common ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", "<<", "(", "Kind", ".", "isBSS", "(", ")", "?", "<STR_LIT>", "kind_bss ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", "<<", "(", "Kind", ".", "isBSSLocal", "(", ")", "?", "<STR_LIT>", "kind_bss_local ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", ")", ";", "if", "(", "EmitLutInText", "&&", "GO", "->", "getName", "(", ")", ".", "starts_with", "(", "<STR_LIT>", "switch.table", "<STR_LIT>", ")", ")", "{", "if", "(", "const", "Function", "*", "Fn", "=", "getLutUsedFunction", "(", "GO", ")", ")", "return", "selectSectionForLookupTable", "(", "GO", ",", "TM", ",", "Fn", ")", ";" ]
GCC	ia64	MD	next_suggestion	CPU	622,213	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]" ]
LLVM	M68k	CPP	next_suggestion	MPU	622,214	[ "setOperationAction", "(", "ISD", "::", "STACKRESTORE", ",", "MVT", "::", "Other", ",", "Expand", ")", ";" ]	[ "addRegisterClass", "(", "MVT", "::", "i8", ",", "&", "M68k", "::", "DR8RegClass", ")", ";", "addRegisterClass", "(", "MVT", "::", "i16", ",", "&", "M68k", "::", "XR16RegClass", ")", ";", "addRegisterClass", "(", "MVT", "::", "i32", ",", "&", "M68k", "::", "XR32RegClass", ")", ";", "for", "(", "auto", "VT", ":", "MVT", "::", "integer_valuetypes", "(", ")", ")", "{", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "VT", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "setLoadExtAction", "(", "ISD", "::", "ZEXTLOAD", ",", "VT", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "setLoadExtAction", "(", "ISD", "::", "EXTLOAD", ",", "VT", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "}", "setTruncStoreAction", "(", "MVT", "::", "i64", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setTruncStoreAction", "(", "MVT", "::", "i64", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setTruncStoreAction", "(", "MVT", "::", "i64", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setTruncStoreAction", "(", "MVT", "::", "i32", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setTruncStoreAction", "(", "MVT", "::", "i32", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setTruncStoreAction", "(", "MVT", "::", "i16", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "{", "ISD", "::", "MUL", ",", "ISD", "::", "SDIV", ",", "ISD", "::", "UDIV", "}", ",", "MVT", "::", "i8", ",", "Promote", ")", ";", "setOperationAction", "(", "{", "ISD", "::", "MUL", ",", "ISD", "::", "SDIV", ",", "ISD", "::", "UDIV", "}", ",", "MVT", "::", "i16", ",", "Legal", ")", ";", "if", "(", "Subtarget", ".", "atLeastM68020", "(", ")", ")", "setOperationAction", "(", "{", "ISD", "::", "MUL", ",", "ISD", "::", "SDIV", ",", "ISD", "::", "UDIV", "}", ",", "MVT", "::", "i32", ",", "Legal", ")", ";", "else", "setOperationAction", "(", "{", "ISD", "::", "MUL", ",", "ISD", "::", "SDIV", ",", "ISD", "::", "UDIV", "}", ",", "MVT", "::", "i32", ",", "LibCall", ")", ";", "setOperationAction", "(", "ISD", "::", "MUL", ",", "MVT", "::", "i64", ",", "LibCall", ")", ";", "for", "(", "auto", "OP", ":", "{", "ISD", "::", "SREM", ",", "ISD", "::", "UREM", ",", "ISD", "::", "UDIVREM", ",", "ISD", "::", "SDIVREM", ",", "ISD", "::", "MULHS", ",", "ISD", "::", "MULHU", ",", "ISD", "::", "UMUL_LOHI", ",", "ISD", "::", "SMUL_LOHI", "}", ")", "{", "setOperationAction", "(", "OP", ",", "MVT", "::", "i8", ",", "Promote", ")", ";", "setOperationAction", "(", "OP", ",", "MVT", "::", "i16", ",", "Legal", ")", ";", "setOperationAction", "(", "OP", ",", "MVT", "::", "i32", ",", "LibCall", ")", ";", "}", "for", "(", "auto", "OP", ":", "{", "ISD", "::", "UMUL_LOHI", ",", "ISD", "::", "SMUL_LOHI", "}", ")", "{", "setOperationAction", "(", "OP", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "OP", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "}", "for", "(", "auto", "OP", ":", "{", "ISD", "::", "SMULO", ",", "ISD", "::", "UMULO", "}", ")", "{", "setOperationAction", "(", "OP", ",", "MVT", "::", "i8", ",", "Custom", ")", ";", "setOperationAction", "(", "OP", ",", "MVT", "::", "i16", ",", "Custom", ")", ";", "setOperationAction", "(", "OP", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "}", "for", "(", "auto", "OP", ":", "{", "ISD", "::", "SHL_PARTS", ",", "ISD", "::", "SRA_PARTS", ",", "ISD", "::", "SRL_PARTS", "}", ")", "setOperationAction", "(", "OP", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "for", "(", "auto", "VT", ":", "{", "MVT", "::", "i8", ",", "MVT", "::", "i16", ",", "MVT", "::", "i32", "}", ")", "{", "setOperationAction", "(", "ISD", "::", "ADDC", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ADDE", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SUBC", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SUBE", ",", "VT", ",", "Custom", ")", ";", "}", "for", "(", "auto", "VT", ":", "{", "MVT", "::", "i8", ",", "MVT", "::", "i16", ",", "MVT", "::", "i32", "}", ")", "{", "setOperationAction", "(", "ISD", "::", "SADDO", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "UADDO", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SSUBO", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "USUBO", ",", "VT", ",", "Custom", ")", ";", "}", "setOperationAction", "(", "ISD", "::", "BR_JT", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BRCOND", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "for", "(", "auto", "VT", ":", "{", "MVT", "::", "i8", ",", "MVT", "::", "i16", ",", "MVT", "::", "i32", "}", ")", "{", "setOperationAction", "(", "ISD", "::", "BR_CC", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SETCC", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SETCCCARRY", ",", "VT", ",", "Custom", ")", ";", "}", "for", "(", "auto", "VT", ":", "{", "MVT", "::", "i8", ",", "MVT", "::", "i16", ",", "MVT", "::", "i32", "}", ")", "{", "setOperationAction", "(", "ISD", "::", "BSWAP", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTTZ", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTPOP", ",", "VT", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "ISD", "::", "ConstantPool", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "JumpTable", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "GlobalAddress", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "GlobalTLSAddress", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ExternalSymbol", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "BlockAddress", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "VASTART", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "VAEND", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "VAARG", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "VACOPY", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "STACKSAVE", ",", "MVT", "::", "Other", ",", "Expand", ")", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	622,215	[ ";" ]	[ "const", "LOHArgs", "&", "getArgs", "(", ")", "const", "{", "return", "Args" ]
GCC	i386	MD	stmt_completion	CPU	622,216	[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "VPERMI2I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_merge", ":", "VPERMI2I", "(", "unspec", ":", "VPERMI2I", "[", "(", "match_operand", ":", "<", "sseintvecmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VPERMI2I" ]
GCC	frv	MD	stmt_completion	VLIW	622,217	[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "high", ":", "SI", "(", "match_operand", ":", "SI" ]
LLVM	AArch64	CPP	stmt_completion	CPU	622,218	[ "ST", ";" ]	[ "const", "AArch64Subtarget", "*", "getST", "(", ")", "const", "{", "return" ]
GCC	v850	CPP	stmt_completion	MPU	622,219	[ "=", "<NUM_LIT>", "*", "num_save", ";" ]	[ "if", "(", "unalloc_stack", ")", "{", "save_func_len", "+=", "CONST_OK_FOR_J", "(", "-", "unalloc_stack", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "restore_func_len", "+=", "CONST_OK_FOR_J", "(", "-", "unalloc_stack", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_EP", "&&", "num_save", ">", "<NUM_LIT>", "&&", "(", "unsigned", ")", "frame_size", "<", "<NUM_LIT>", ")", "save_normal_len", "=", "restore_normal_len", "=", "(", "<NUM_LIT>", "", "<NUM_LIT>", ")", "+", "(", "<NUM_LIT>", "", "num_save", ")", ";", "else", "save_normal_len", "=", "restore_normal_len" ]
GCC	s390	MD	next_suggestion	MPU	622,220	[ "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "reg", "CC_REGNUM", ")", "(", "compare", "(", "plus", ":", "GPR", "(", "plus", ":", "GPR", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]
GCC	i386	MD	stmt_completion	CPU	622,221	[ "<STR_LIT>", ")" ]	[ "(", "truncate", ":", "V4HI", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "use", "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM	ARM	TD	stmt_completion	CPU	622,222	[ "=", "<STR_LIT>", ";" ]	[ "def", "VecListThreeDWordIndexAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod" ]
LLVM	ARM	TD	next_suggestion	CPU	622,223	[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]	[ "def", "t_addrmode_is4_asm_operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "t_addrmode_is4", ":", "MemOperand", ",", "ComplexPattern", "<", "i32", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	622,224	[ "}" ]	[ "static", "bool", "isAddCarryChain", "(", "SDValue", "Carry", ")", "{", "while", "(", "Carry", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ADDCARRY", ")", "Carry", "=", "Carry", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "Carry", ".", "getOpcode", "(", ")", "==", "ISD", "::", "UADDO", ";" ]
GCC	powerpcspe	CPP	next_suggestion	CPU	622,225	[ "else", "cum", "->", "words", "+=", "n_fpregs", ";" ]	[ "else", "if", "(", "USE_FP_FOR_ARG_P", "(", "cum", ",", "mode", ")", ")", "{", "unsigned", "n_fpregs", "=", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "rs6000_darwin64_record_arg_advance_flush", "(", "cum", ",", "bitpos", ",", "<NUM_LIT>", ")", ";", "cum", "->", "fregno", "+=", "n_fpregs", ";", "if", "(", "mode", "==", "SFmode", ")", "{", "if", "(", "cum", "->", "floats_in_gpr", "==", "<NUM_LIT>", ")", "{", "cum", "->", "words", "++", ";", "cum", "->", "floats_in_gpr", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "bitpos", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "{", "cum", "->", "floats_in_gpr", "++", ";", "}", "else", "{", "}", "}" ]
LLVM	AArch64	TD	program_repair	CPU	622,226	[ "<FIXS>", "multiclass", "sve_int_bin_pred_shift_imm_right_zeroing_bhsd", "SDPatternOperator", "op", "=", "null_frag", ">", "{", "<FIXE>" ]	[ "def", ":", "SVE_3_Op_Imm_Pat", "nxv2i64", ",", "op", ",", "nxv2i1", ",", "nxv2i64", ",", "i32", ",", "tvecshiftR64", ",", "!", "cast", "Instruction", ">", "(", "NAME", "#", "_D", ")", ">", ";", "}", "<BUGS>", "multiclass", "sve_int_bin_pred_shift_0_right_zx", "SDPatternOperator", "op", "=", "null_frag", ">", "{", "<BUGE>", "def", "_ZERO_B", ":", "PredTwoOpImmPseudo", "NAME", "#", "_B", ",", "ZPR8", ",", "vecshiftR8", ",", "FalseLanesZero", ">", ";", "def", "_ZERO_H", ":", "PredTwoOpImmPseudo", "NAME", "#", "_H", ",", "ZPR16", ",", "vecshiftR16", ",", "FalseLanesZero", ">", ";", "def", "_ZERO_S", ":", "PredTwoOpImmPseudo", "NAME", "#", "_S", ",", "ZPR32", ",", "vecshiftR32", ",", "FalseLanesZero", ">", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	622,227	[ ":", "$", "RHS", ")", ",", "res", ">", ";" ]	[ "class", "TriOpFrag", "<", "dag", "res", ">", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "LHS", ",", "node", ":", "$", "MHS", ",", "node" ]
LLVM	Hexagon	TD	stmt_completion	DSP	622,228	[ "=", "<NUM_LIT>", ";" ]	[ "def", "A2_zxtb", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "PredNewRel", "{", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";", "let", "isCodeGenOnly" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	622,229	[ "return", "std", "::", "max", "(", "ArgNumVGPR", ",", "ArgNumAGPR", ")", ";" ]	[ "int32_t", "getTotalNumVGPRs", "(", "bool", "has90AInsts", ",", "int32_t", "ArgNumAGPR", ",", "int32_t", "ArgNumVGPR", ")", "{", "if", "(", "has90AInsts", "&&", "ArgNumAGPR", ")", "return", "alignTo", "(", "ArgNumVGPR", ",", "<NUM_LIT>", ")", "+", "ArgNumAGPR", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	622,230	[ "}" ]	[ "int32_t", "v", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "v", "=", "=", "<NUM_LIT>", "\|", "\|", "v", "=", "=", "<NUM_LIT>", "\|", "\|", "v", "=", "=", "<NUM_LIT>", ";", "}", "]", ",", "rot_imm_XFORM", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "RotImmAsmOperand", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	622,231	[ "OutStreamer", "->", "EmitLabel", "(", "CurSled", ")", ";" ]	[ "void", "ARMAsmPrinter", "::", "EmitSled", "(", "const", "MachineInstr", "&", "MI", ",", "SledKind", "Kind", ")", "{", "if", "(", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", ")", "{", "MI", ".", "emitError", "(", "<STR_LIT>", "An attempt to perform XRay instrumentation for a", "<STR_LIT>", "<STR_LIT>", " Thumb function (not supported). Detected when emitting a sled.", "<STR_LIT>", ")", ";", "return", ";", "}", "static", "const", "int8_t", "NoopsInSledCount", "=", "<NUM_LIT>", ";", "OutStreamer", "->", "EmitCodeAlignment", "(", "<NUM_LIT>", ")", ";", "auto", "CurSled", "=", "OutContext", ".", "createTempSymbol", "(", "<STR_LIT>", "xray_sled_", "<STR_LIT>", ",", "true", ")", ";" ]
GCC	mips	CPP	program_repair	CPU	622,232	[ "<FIXS>", "rtx_insn", "*", "insn", ";", "<FIXE>" ]	[ "static", "voidmips_set_frame_expr", "(", "rtx", "frame_pattern", ")", "{", "<BUGS>", "rtx", "insn", ";", "<BUGE>", "insn", "=", "get_last_insn", "(", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";" ]
GCC	elxsi	MD	stmt_completion	MPU	622,233	[ ")", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "not", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	622,234	[ ";" ]	[ "auto", "Op", "=", "std", "::", "make_unique", "<", "AMDGPUOperand", ">", "(", "Immediate", ",", "AsmParser", ")", ";", "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "Imm", ".", "IsFPImm", "=", "IsFPImm", ";", "Op", "->", "Imm", ".", "Type", "=", "Type", ";", "Op", "->", "Imm", ".", "Mods", "=", "Modifiers", "(", ")", ";", "Op", "->", "StartLoc", "=", "Loc" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	622,235	[ "}" ]	[ "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Nested loop converted\\n", "<STR_LIT>", ")", ";", "}", "if", "(", "MadeChange", ")", "return", "MadeChange", ";", "int", "Limit", "=", "CTRLoopLimit", ";", "if", "(", "Limit", ">=", "<NUM_LIT>", ")", "{", "if", "(", "Counter", ">=", "CTRLoopLimit", ")", "return", "false", ";", "Counter", "++", ";", "}", "for", "(", "Loop", "::", "block_iterator", "I", "=", "L", "->", "block_begin", "(", ")", ",", "IE", "=", "L", "->", "block_end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "if", "(", "mightUseCTR", "(", "TT", ",", "", "I", ")", ")", "return", "MadeChange", ";", "SmallVector", "<", "BasicBlock", "", ",", "<NUM_LIT>", ">", "ExitingBlocks", ";", "L", "->", "getExitingBlocks", "(", "ExitingBlocks", ")", ";", "BasicBlock", "", "CountedExitBlock", "=", "nullptr", ";", "const", "SCEV", "", "ExitCount", "=", "nullptr", ";", "BranchInst", "", "CountedExitBranch", "=", "nullptr", ";", "for", "(", "SmallVectorImpl", "<", "BasicBlock", "", ">", "::", "iterator", "I", "=", "ExitingBlocks", ".", "begin", "(", ")", ",", "IE", "=", "ExitingBlocks", ".", "end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "{", "const", "SCEV", "", "EC", "=", "SE", "->", "getExitCount", "(", "L", ",", "", "I", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Exit Count for ", "<STR_LIT>", "<<", "", "L", "<<", "<STR_LIT>", " from block ", "<STR_LIT>", "<<", "(", "", "I", ")", "->", "getName", "(", ")", "<<", "<STR_LIT>", ": ", "<STR_LIT>", "<<", "", "EC", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "if", "(", "isa", "<", "SCEVCouldNotCompute", ">", "(", "EC", ")", ")", "continue", ";", "if", "(", "const", "SCEVConstant", "", "ConstEC", "=", "dyn_cast", "<", "SCEVConstant", ">", "(", "EC", ")", ")", "{", "if", "(", "ConstEC", "->", "getValue", "(", ")", "->", "isZero", "(", ")", ")", "continue", ";", "}", "else", "if", "(", "!", "SE", "->", "isLoopInvariant", "(", "EC", ",", "L", ")", ")", "continue", ";", "if", "(", "SE", "->", "getTypeSizeInBits", "(", "EC", "->", "getType", "(", ")", ")", ">", "(", "TT", ".", "isArch64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "continue", ";", "bool", "NotAlways", "=", "false", ";", "for", "(", "pred_iterator", "PI", "=", "pred_begin", "(", "L", "->", "getHeader", "(", ")", ")", ",", "PIE", "=", "pred_end", "(", "L", "->", "getHeader", "(", ")", ")", ";", "PI", "!=", "PIE", ";", "++", "PI", ")", "{", "if", "(", "!", "L", "->", "contains", "(", "", "PI", ")", ")", "continue", ";", "if", "(", "!", "DT", "->", "dominates", "(", "", "I", ",", "*", "PI", ")", ")", "{", "NotAlways", "=", "true", ";", "break", ";" ]
LLVM	Lanai	CPP	next_suggestion	CPU	622,236	[ "break", ";" ]	[ "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "O", "<<", "", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "{", "MCSymbol", "", "BA", "=", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ";", "O", "<<", "BA", "->", "getName", "(", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "O", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "JTI", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'", "_", "'", "<<", "MO", ".", "getIndex", "(", ")", ";" ]
GCC	i386	CPP	program_repair	CPU	622,237	[ "<FIXS>", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<=", "DI_REG", ";", "regno", "++", ")", "if", "(", "fixed_regs", "[", "regno", "]", ")", "<FIXE>" ]	[ "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "decl", ")", ")", ")", ")", ")", "local_regparm", "=", "<NUM_LIT>", ";", "<BUGS>", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<NUM_LIT>", ";", "regno", "++", ")", "if", "(", "global_regs", "[", "regno", "]", "\|\|", "fixed_regs", "[", "regno", "]", ")", "<BUGE>", "globals", "++", ";", "local_regparm", "=", "globals", "local_regparm", "?", "local_regparm", "-", "globals", ":", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	622,238	[ "ISD", "::", "SETNE", ")", ";" ]	[ "SDValue", "Src", "=", "ASC", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FlatNullPtr", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "MVT", "::", "i64", ")", ";", "const", "AMDGPUTargetMachine", "&", "TM", "=", "static_cast", "<", "const", "AMDGPUTargetMachine", "&", ">", "(", "getTargetMachine", "(", ")", ")", ";", "if", "(", "ASC", "->", "getSrcAddressSpace", "(", ")", "==", "AMDGPUASI", ".", "FLAT_ADDRESS", ")", "{", "unsigned", "DestAS", "=", "ASC", "->", "getDestAddressSpace", "(", ")", ";", "if", "(", "DestAS", "==", "AMDGPUASI", ".", "LOCAL_ADDRESS", "\|\|", "DestAS", "==", "AMDGPUASI", ".", "PRIVATE_ADDRESS", ")", "{", "unsigned", "NullVal", "=", "TM", ".", "getNullPointerValue", "(", "DestAS", ")", ";", "SDValue", "SegmentNullPtr", "=", "DAG", ".", "getConstant", "(", "NullVal", ",", "SL", ",", "MVT", "::", "i32", ")", ";", "SDValue", "NonNull", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "MVT", "::", "i1", ",", "Src", ",", "FlatNullPtr", ",", "ISD", "::", "SETNE", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "SL", ",", "MVT", "::", "i32", ",", "Src", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SELECT", ",", "SL", ",", "MVT", "::", "i32", ",", "NonNull", ",", "Ptr", ",", "SegmentNullPtr", ")", ";", "}", "}", "if", "(", "ASC", "->", "getDestAddressSpace", "(", ")", "==", "AMDGPUASI", ".", "FLAT_ADDRESS", ")", "{", "unsigned", "SrcAS", "=", "ASC", "->", "getSrcAddressSpace", "(", ")", ";", "if", "(", "SrcAS", "==", "AMDGPUASI", ".", "LOCAL_ADDRESS", "\|\|", "SrcAS", "==", "AMDGPUASI", ".", "PRIVATE_ADDRESS", ")", "{", "unsigned", "NullVal", "=", "TM", ".", "getNullPointerValue", "(", "SrcAS", ")", ";", "SDValue", "SegmentNullPtr", "=", "DAG", ".", "getConstant", "(", "NullVal", ",", "SL", ",", "MVT", "::", "i32", ")", ";", "SDValue", "NonNull", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "MVT", "::", "i1", ",", "Src", ",", "SegmentNullPtr", "," ]
LLVM	ARM	TD	next_suggestion	CPU	622,239	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "def", "i12", ":", "AI2ldst", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "isByte", ",", "(", "outs", "GPRnopc", ":", "$", "Rt", ")", ",", "(", "ins", "addrmode_imm12", ":", "$", "addr", ")", ",", "AddrMode_i12", ",", "LdFrm", ",", "iii", ",", "opc", ",", "<STR_LIT>", ",", "[", "(", "set", "GPRnopc", ":", "$", "Rt", ",", "(", "opnode", "addrmode_imm12", ":", "$", "addr", ")", ")", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "}", ";" ]
GCC	i386	CPP	next_suggestion	CPU	622,240	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_abs_epi8", "(", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m128i", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_pabsb128_mask", "(", "(", "_", "_", "v16qi", ")", "_", "_", "A", ",", "(", "_", "_", "v16qi", ")", "_", "mm_avx512_setzero_si128", "(", ")", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]
LLVM	Mips	CPP	program_repair	CPU	622,241	[ "<FIXS>", "void", "MipsSEDAGToDAGISelLegacy", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "<FIXE>", "<FIXS>", "SelectionDAGISelLegacy", "::", "getAnalysisUsage", "(", "AU", ")", ";", "<FIXE>" ]	[ "return", "MipsDAGToDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "}", "<BUGS>", "void", "MipsSEDAGToDAGISel", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "<BUGE>", "AU", ".", "addRequired", "DominatorTreeWrapperPass", ">", "(", ")", ";", "<BUGS>", "SelectionDAGISel", "::", "getAnalysisUsage", "(", "AU", ")", ";", "<BUGE>", "}", "void", "MipsSEDAGToDAGISel", "::", "addDSPCtrlRegOperands", "(", "bool", "IsDef", ",", "MachineInstr", "&", "MI", "," ]
GCC	i386	CPP	program_repair	CPU	622,242	[ "<FIXS>", "rtx", "shift", ",", "target", ";", "struct", "expand_vec_perm_d", "dcopy", ";", "<FIXE>" ]	[ "unsigned", "i", ",", "nelt", "=", "d", "->", "nelt", ";", "unsigned", "min", ",", "max", ";", "bool", "in_order", ",", "ok", ";", "<BUGS>", "rtx", "shift", ";", "<BUGE>", "if", "(", "!", "TARGET_SSSE3", "\|\|", "GET_MODE_SIZE", "(", "d", "->", "vmode", ")", "!=", "<NUM_LIT>", ")" ]
GCC	i386	CPP	stmt_completion	CPU	622,243	[ "v8di", ")", "_", "mm512_setzero_si512", "(", ")", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]	[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_cvtpd2uqq512_mask", "(", "(", "_", "_", "v8df", ")", "_", "_", "A", ",", "(", "_", "_" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,244	[ "let", "addrMode", "=", "BaseImmOffset", ";" ]	[ "def", "L2_ploadrhf_io", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "IntRegs", ":", "$", "Rs32", ",", "u31_1Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_5ef37dc4", ",", "TypeV2LDST", ">", ",", "Enc_a198f6", ",", "AddrModeRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	BPF	CPP	next_suggestion	Virtual ISA	622,245	[ "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getTheBPFTarget", "(", ")", ",", "createBPFbeAsmBackend", ")", ";" ]	[ "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getTheBPFleTarget", "(", ")", ",", "createBPFMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getTheBPFbeTarget", "(", ")", ",", "createBPFbeMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getTheBPFleTarget", "(", ")", ",", "createBPFAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getTheBPFbeTarget", "(", ")", ",", "createBPFbeAsmBackend", ")", ";", "if", "(", "sys", "::", "IsLittleEndianHost", ")", "{", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getTheBPFTarget", "(", ")", ",", "createBPFMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getTheBPFTarget", "(", ")", ",", "createBPFAsmBackend", ")", ";", "}", "else", "{", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getTheBPFTarget", "(", ")", ",", "createBPFbeMCCodeEmitter", ")", ";" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	622,246	[ "return", "MI", ".", "getDesc", "(", ")", ".", "getSize", "(", ")", ";" ]	[ "const", "MachineFunction", "", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "char", "", "AsmStr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ";", "return", "getInlineAsmLength", "(", "AsmStr", ",", "*", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ")", ";", "}" ]
LLVM	X86	TD	next_suggestion	CPU	622,247	[ "}" ]	[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]
GCC	i386	MD	next_suggestion	CPU	622,248	[ "(", "UNSPEC_COS", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_int_attr", "sincos", "[", "(", "UNSPEC_SIN", "<STR_LIT>", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	622,249	[ "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";" ]	[ "++", "It", ";", "MachineBasicBlock", "", "thisMBB", "=", "BB", ";", "MachineFunction", "", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "", "sinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "It", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "BB", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "!", "MI", "->", "killsRegister", "(", "X86", "::", "EFLAGS", ")", "&&", "!", "checkAndUpdateEFLAGSKill", "(", "MI", ",", "BB", ",", "TRI", ")", ")", "{", "copy0MBB", "->", "addLiveIn", "(", "X86", "::", "EFLAGS", ")", ";", "sinkMBB", "->", "addLiveIn", "(", "X86", "::", "EFLAGS", ")", ";", "}", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";" ]
GCC	h8300	MD	stmt_completion	MPU	622,250	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "<STR_LIT>", "{", "return", "output_h8sx_shift", "(", "operands", ",", "'", "l", "'", ",", "'", "S", "'", ")", "}", "[", "(", "set_attr" ]
LLVM	ARM	CPP	code_generation	CPU	622,251	[ "static", "void", "tryAddingPcLoadReferenceComment", "(", "uint64_t", "Address", ",", "int", "Value", ",", "const", "void", "", "Decoder", ")", "{", "const", "MCDisassembler", "", "Dis", "=", "static_cast", "<", "const", "MCDisassembler", "", ">", "(", "Decoder", ")", ";", "LLVMSymbolLookupCallback", "SymbolLookUp", "=", "Dis", "->", "getLLVMSymbolLookupCallback", "(", ")", ";", "if", "(", "SymbolLookUp", ")", "{", "void", "", "DisInfo", "=", "Dis", "->", "getDisInfoBlock", "(", ")", ";", "uint64_t", "ReferenceType", ";", "ReferenceType", "=", "LLVMDisassembler_ReferenceType_In_PCrel_Load", ";", "const", "char", "", "ReferenceName", ";", "(", "void", ")", "SymbolLookUp", "(", "DisInfo", ",", "Value", ",", "&", "ReferenceType", ",", "Address", ",", "&", "ReferenceName", ")", ";", "if", "(", "ReferenceType", "==", "LLVMDisassembler_ReferenceType_Out_LitPool_SymAddr", "\|\|", "ReferenceType", "==", "LLVMDisassembler_ReferenceType_Out_LitPool_CstrAddr", ")", "(", "", "Dis", "->", "CommentStream", ")", "<<", "<STR_LIT>", "literal pool for: ", "<STR_LIT>", "<<", "ReferenceName", ";", "}", "}" ]	[ "Try", "to", "add", "a", "comment", "on", "the", "PC-relative", "load", "." ]
LLVM	ARM	TD	next_suggestion	CPU	622,252	[ "def", "non_word_alignedload", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{" ]	[ "}", "]", ">", ";", "def", "hword_alignedload", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "hword_alignedstore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "byte_alignedload", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "byte_alignedstore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	622,253	[ "<NUM_LIT>", ";" ]	[ "let", "Defs", "=", "[", "LC0", ",", "P3", ",", "PC", ",", "USR", "]", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isPseudo", "=" ]
LLVM	Mips	CPP	next_suggestion	CPU	622,254	[ "}" ]	[ "if", "(", "IDVal", "==", "<STR_LIT>", ".mask", "<STR_LIT>", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ".gpword", "<STR_LIT>", ")", "{", "parseDirectiveGpWord", "(", ")", ";", "return", "false", ";", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ".word", "<STR_LIT>", ")", "{", "parseDirectiveWord", "(", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "return", "false", ";", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ".option", "<STR_LIT>", ")", "return", "parseDirectiveOption", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".abicalls", "<STR_LIT>", ")", "{", "getTargetStreamer", "(", ")", ".", "emitDirectiveAbiCalls", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "unexpected token in directive", "<STR_LIT>", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "}", "return", "false", ";", "}", "return", "true", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	622,255	[ "SDValue", "BT", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "Src", ",", "BitNo", ")", ";" ]	[ "static", "SDValue", "getBitTestCondition", "(", "SDValue", "Src", ",", "SDValue", "BitNo", ",", "ISD", "::", "CondCode", "CC", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "Src", ".", "getValueType", "(", ")", "==", "MVT", "::", "i8", "\|\|", "Src", ".", "getValueType", "(", ")", "==", "MVT", "::", "i16", ")", "Src", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", ",", "MVT", "::", "i32", ",", "Src", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", "!=", "BitNo", ".", "getValueType", "(", ")", ")", "BitNo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", ",", "Src", ".", "getValueType", "(", ")", ",", "BitNo", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	622,256	[ "assert", "(", "DestVT", "==", "MVT", "::", "f64", ")", ";" ]	[ "SDValue", "AMDGPUTargetLowering", "::", "LowerUINT_TO_FP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "i64", "&&", "<STR_LIT>", "operation should be legal", "<STR_LIT>", ")", ";", "EVT", "DestVT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "DestVT", "==", "MVT", "::", "f32", ")", "return", "LowerINT_TO_FP32", "(", "Op", ",", "DAG", ",", "false", ")", ";" ]
LLVM	PowerPC	TD	stmt_completion	CPU	622,257	[ ")", ",", "$", "S", ")", ",", "sub_32", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "i32", "(", "vector_extract", "v4i32", ":", "$", "S", ",", "i64", ":", "$", "Idx", ")", ")", ",", "(", "i32", "(", "EXTRACT_SUBREG", "(", "VEXTUWLX", "(", "RLWINM8", "$", "Idx", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM	AArch64	TD	stmt_completion	CPU	622,258	[ "<", "<NUM_LIT>", ">", ";" ]	[ "def", "NotDestructive", ":", "DestructiveInstTypeEnum" ]
LLVM	ARM	CPP	next_suggestion	CPU	622,259	[ "}" ]	[ "if", "(", "Constants", "[", "i", "]", ".", "isMachineConstantPoolEntry", "(", ")", "&&", "(", "Constants", "[", "i", "]", ".", "getAlignment", "(", ")", "&", "AlignMask", ")", "==", "<NUM_LIT>", ")", "{", "ARMConstantPoolValue", "", "CPV", "=", "(", "ARMConstantPoolValue", "", ")", "Constants", "[", "i", "]", ".", "Val", ".", "MachineCPVal", ";", "ARMConstantPoolSymbol", "*", "APS", "=", "dyn_cast", "<", "ARMConstantPoolSymbol", ">", "(", "CPV", ")", ";", "if", "(", "!", "APS", ")", "continue", ";", "if", "(", "APS", "->", "S", "==", "S", "&&", "equals", "(", "APS", ")", ")", "return", "i", ";", "}", "}", "return", "-", "<NUM_LIT>", ";" ]
GCC	arm	CPP	stmt_completion	CPU	622,260	[ "_", "_", "a", ";" ]	[ "vreinterpretq_s64_s16", "(", "int16x8_t", "_", "_", "a", ")", "{", "return", "(", "int64x2_t", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	622,261	[ "return", "SDValue", "(", ")", ";" ]	[ "SDValue", "N01Elt", "=", "N01", ".", "getOperand", "(", "i", ")", ";", "SDValue", "N10Elt", "=", "N10", ".", "getOperand", "(", "i", ")", ";", "SDValue", "N11Elt", "=", "N11", ".", "getOperand", "(", "i", ")", ";", "if", "(", "N00Elt", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "EXTRACT_VECTOR_ELT", "\|\|", "N01Elt", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "EXTRACT_VECTOR_ELT", "\|\|", "N10Elt", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "EXTRACT_VECTOR_ELT", "\|\|", "N11Elt", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "EXTRACT_VECTOR_ELT", ")", "return", "SDValue", "(", ")", ";", "auto", "", "ConstN00Elt", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N00Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "", "ConstN01Elt", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N01Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "", "ConstN10Elt", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N10Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "", "ConstN11Elt", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N11Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "ConstN00Elt", "\|\|", "!", "ConstN01Elt", "\|\|", "!", "ConstN10Elt", "\|\|", "!", "ConstN11Elt", ")", "return", "SDValue", "(", ")", ";", "unsigned", "IdxN00", "=", "ConstN00Elt", "->", "getZExtValue", "(", ")", ";", "unsigned", "IdxN01", "=", "ConstN01Elt", "->", "getZExtValue", "(", ")", ";", "unsigned", "IdxN10", "=", "ConstN10Elt", "->", "getZExtValue", "(", ")", ";", "unsigned", "IdxN11", "=", "ConstN11Elt", "->", "getZExtValue", "(", ")", ";", "if", "(", "IdxN00", ">", "IdxN10", ")", "{", "std", "::", "swap", "(", "IdxN00", ",", "IdxN10", ")", ";", "std", "::", "swap", "(", "IdxN01", ",", "IdxN11", ")", ";", "}", "if", "(", "IdxN00", "!=", "<NUM_LIT>", "", "i", "\|\|", "IdxN10", "!=", "<NUM_LIT>", "", "i", "+", "<NUM_LIT>", "\|\|", "IdxN01", "!=", "<NUM_LIT>", "", "i", "\|\|", "IdxN11", "!=", "<NUM_LIT>", "", "i", "+", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N00In", "=", "N00Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N01In", "=", "N01Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N10In", "=", "N10Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N11In", "=", "N11Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "In0", ")", "{", "In0", "=", "N00In", ";", "In1", "=", "N01In", ";", "if", "(", "In0", ".", "getValueSizeInBits", "(", ")", "<", "VT", ".", "getSizeInBits", "(", ")", "\|\|", "In1", ".", "getValueSizeInBits", "(", ")", "<", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "In0", "!=", "N00In", ")", "std", "::", "swap", "(", "N00In", ",", "N01In", ")", ";", "if", "(", "In0", "!=", "N10In", ")", "std", "::", "swap", "(", "N10In", ",", "N11In", ")", ";", "if", "(", "In0", "!=", "N00In", "\|\|", "In1", "!=", "N01In", "\|\|", "In0", "!=", "N10In", "\|\|", "In1", "!=", "N11In", ")" ]
GCC	powerpcspe	CPP	next_suggestion	CPU	622,262	[ "}" ]	[ "mask", "=", "(", "vec_char16", ")", "(", "vec_perm", "(", "in", ",", "in", ",", "(", "(", "vec_uchar16", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ")", ";", "return", "(", "(", "qword", ")", "(", "vec_sra", "(", "vec_sl", "(", "mask", ",", "(", "(", "vec_uchar16", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ",", "vec_splat_u8", "(", "<NUM_LIT>", ")", ")", ")", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	622,263	[ "}" ]	[ "bool", "SITargetLowering", "::", "isFPExtFoldable", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Opcode", ",", "LLT", "DestTy", ",", "LLT", "SrcTy", ")", "const", "{", "return", "(", "(", "Opcode", "==", "TargetOpcode", "::", "G_FMAD", "&&", "Subtarget", "->", "hasMadMixInsts", "(", ")", ")", "\|\|", "(", "Opcode", "==", "TargetOpcode", "::", "G_FMA", "&&", "Subtarget", "->", "hasFmaMixInsts", "(", ")", ")", ")", "&&", "DestTy", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "SrcTy", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "!", "hasFP32Denormals", "(", "*", "MI", ".", "getMF", "(", ")", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,264	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "Vyyyy32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vyyyy32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	arm	CPP	stmt_completion	CPU	622,265	[ "_", "c", ",", "_", "_", "imm", ")", ";" ]	[ "_", "_", "arm_viwdupq_n_u32", "(", "uint32_t", "_", "_", "a", ",", "uint32_t", "_", "_", "b", ",", "const", "int", "_", "_", "imm", ")", "{", "uint64_t", "_", "_", "c", "=", "(", "(", "uint64_t", ")", "_", "_", "b", ")", "<<", "<NUM_LIT>", ";", "return", "_", "_", "builtin_mve_viwdupq_n_uv4si", "(", "_", "_", "a", ",", "_" ]
LLVM	Mips	CPP	stmt_completion	CPU	622,266	[ "TM", ")", ")", ";" ]	[ "void", "MipsPassConfig", "::", "addPreEmitPass", "(", ")", "{", "MipsTargetMachine", "&", "TM", "=", "getMipsTargetMachine", "(", ")", ";", "addPass", "(", "createMipsDelaySlotFillerPass", "(", "TM", ")", ")", ";", "addPass", "(", "createMipsLongBranchPass", "(" ]
LLVM	SystemZ	CPP	code_generation	CPU	622,267	[ "int", "SystemZTTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "", "Ty", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "BitSize", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "BitSize", "==", "<NUM_LIT>", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "BitSize", ">", "<NUM_LIT>", ")", "return", "TTI", "::", "TCC_Free", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "TTI", "::", "TCC_Free", ";", "case", "Instruction", "::", "GetElementPtr", ":", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", "", "TTI", "::", "TCC_Basic", ";", "return", "TTI", "::", "TCC_Free", ";", "case", "Instruction", "::", "Store", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "BitSize", "==", "<NUM_LIT>", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "break", ";", "case", "Instruction", "::", "ICmp", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getZExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "break", ";", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Sub", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getZExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "-", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "break", ";", "case", "Instruction", "::", "Mul", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "break", ";", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getZExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "(", "Imm", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "break", ";", "case", "Instruction", "::", "And", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "BitSize", "<=", "<NUM_LIT>", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "~", "Imm", ".", "getZExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "(", "Imm", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "TTI", "::", "TCC_Free", ";", "const", "SystemZInstrInfo", "*", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "unsigned", "Start", ",", "End", ";", "if", "(", "TII", "->", "isRxSBGMask", "(", "Imm", ".", "getZExtValue", "(", ")", ",", "BitSize", ",", "Start", ",", "End", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "break", ";", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "TTI", "::", "TCC_Free", ";", "break", ";", "case", "Instruction", "::", "UDiv", ":", "case", "Instruction", "::", "SDiv", ":", "case", "Instruction", "::", "URem", ":", "case", "Instruction", "::", "SRem", ":", "case", "Instruction", "::", "Trunc", ":", "case", "Instruction", "::", "ZExt", ":", "case", "Instruction", "::", "SExt", ":", "case", "Instruction", "::", "IntToPtr", ":", "case", "Instruction", "::", "PtrToInt", ":", "case", "Instruction", "::", "BitCast", ":", "case", "Instruction", "::", "PHI", ":", "case", "Instruction", "::", "Call", ":", "case", "Instruction", "::", "Select", ":", "case", "Instruction", "::", "Ret", ":", "case", "Instruction", "::", "Load", ":", "break", ";", "}", "return", "SystemZTTIImpl", "::", "getIntImmCost", "(", "Imm", ",", "Ty", ")", ";", "}" ]	[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]
LLVM	Hexagon	CPP	stmt_completion	DSP	622,268	[ "unsigned", "N", ")", "const", "{" ]	[ "void", "adds11_1ExtOperands", "(", "MCInst", "&", "Inst", "," ]
LLVM	Mips	CPP	program_repair	CPU	622,269	[ "<FIXS>", "}", "<FIXE>" ]	[ "static", "char", "ID", ";", "}", ";", "char", "Filler", "::", "ID", "=", "<NUM_LIT>", ";", "<BUGS>", "}", "<BUGE>", "static", "bool", "hasUnoccupiedSlot", "(", "const", "MachineInstr", "*", "MI", ")", "{", "return", "MI", "->", "hasDelaySlot", "(", ")", "&&", "!", "MI", "->", "isBundledWithSucc", "(", ")", ";" ]
GCC	arm	CPP	next_suggestion	CPU	622,270	[ "return", "name", ";" ]	[ "const", "char", "", "arm_strip_name_encoding", "(", "const", "char", "", "name", ")", "{", "int", "skip", ";", "while", "(", "(", "skip", "=", "arm_get_strip_length", "(", "*", "name", ")", ")", ")", "name", "+=", "skip", ";" ]
LLVM	ARM64	TD	stmt_completion	CPU	622,271	[ "LDURHi", "am_unscaled16", ":", "$", "addr", ")", ",", "hsub", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "f32", "(", "uint_to_fp", "(", "i32", "(", "zextloadi16", "am_unscaled16", ":", "$", "addr", ")", ")", ")", ")", ",", "(", "UCVTFv1i32", "(", "INSERT_SUBREG", "(", "f32", "(", "IMPLICIT_DEF", ")", ")", ",", "(" ]
GCC	i386	CPP	stmt_completion	CPU	622,272	[ "_", "_", "A", ")", ";" ]	[ "return", "_", "_", "builtin_ia32_vcvtuqq2ph256_mask", "(", "(", "_", "_", "v4di", ")", "_", "_", "B", ",", "_", "mm_setzero_ph", "(", ")", "," ]
LLVM	ARM	CPP	next_suggestion	CPU	622,273	[ "else", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "<STR_LIT>", "nop", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "movs", "<STR_LIT>", ";" ]	[ "if", "(", "Mnemonic", "==", "<STR_LIT>", "bkpt", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "cbnz", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "setend", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "cps", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "it", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "cbz", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "trap", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "hlt", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "udf", "<STR_LIT>", "\|\|", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", "crc32", "<STR_LIT>", ")", "\|\|", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", "cps", "<STR_LIT>", ")", "\|\|", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", "vsel", "<STR_LIT>", ")", "\|\|", "Mnemonic", "==", "<STR_LIT>", "vmaxnm", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "vminnm", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "vcvta", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "vcvtn", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "vcvtp", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "vcvtm", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "vrinta", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "vrintn", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "vrintp", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "vrintm", "<STR_LIT>", "\|\|", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", "aes", "<STR_LIT>", ")", "\|\|", "Mnemonic", "==", "<STR_LIT>", "hvc", "<STR_LIT>", "\|\|", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", "sha1", "<STR_LIT>", ")", "\|\|", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", "sha256", "<STR_LIT>", ")", "\|\|", "(", "FullInst", ".", "startswith", "(", "<STR_LIT>", "vmull", "<STR_LIT>", ")", "&&", "FullInst", ".", "endswith", "(", "<STR_LIT>", ".p64", "<STR_LIT>", ")", ")", ")", "{", "CanAcceptPredicationCode", "=", "false", ";", "}", "else", "if", "(", "!", "isThumb", "(", ")", ")", "{", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "<STR_LIT>", "cdp2", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "clrex", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "mcr2", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "mcrr2", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "mrc2", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "mrrc2", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "dmb", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "dsb", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "isb", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "pld", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "pli", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "pldw", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "ldc2", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "ldc2l", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "stc2", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "stc2l", "<STR_LIT>", "&&", "!", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", "rfe", "<STR_LIT>", ")", "&&", "!", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", "srs", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{", "if", "(", "hasV6MOps", "(", ")", ")", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "<STR_LIT>", "movs", "<STR_LIT>", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	622,274	[ "Stores", ".", "push_back", "(", "Store", ")", ";" ]	[ "unsigned", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "FromEltVT", "==", "MVT", "::", "i32", "&&", "(", "ToEltVT", "==", "MVT", "::", "i16", "\|\|", "ToEltVT", "==", "MVT", "::", "i8", ")", ")", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "FromEltVT", "==", "MVT", "::", "i16", "&&", "ToEltVT", "==", "MVT", "::", "i8", ")", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "FromEltVT", "==", "MVT", "::", "f32", "&&", "ToEltVT", "==", "MVT", "::", "f16", ")", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "NumElements", "==", "<NUM_LIT>", "\|\|", "(", "FromEltVT", "!=", "MVT", "::", "f32", "&&", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "NumElements", ")", "\|\|", "FromVT", ".", "getVectorNumElements", "(", ")", "%", "NumElements", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "auto", "isVMOVNOriginalMask", "=", "[", "&", "]", "(", "ArrayRef", "<", "int", ">", "M", ",", "bool", "rev", ")", "{", "unsigned", "NumElts", "=", "ToVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "!=", "M", ".", "size", "(", ")", ")", "return", "false", ";", "unsigned", "Off0", "=", "rev", "?", "NumElts", ":", "<NUM_LIT>", ";", "unsigned", "Off1", "=", "rev", "?", "<NUM_LIT>", ":", "NumElts", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "M", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "M", "[", "i", "]", "!=", "(", "int", ")", "(", "Off0", "+", "i", "/", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "M", "[", "i", "+", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "M", "[", "i", "+", "<NUM_LIT>", "]", "!=", "(", "int", ")", "(", "Off1", "+", "i", "/", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", ";", "if", "(", "auto", "", "Shuffle", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "Trunc", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "isVMOVNOriginalMask", "(", "Shuffle", "->", "getMask", "(", ")", ",", "false", ")", "\|\|", "isVMOVNOriginalMask", "(", "Shuffle", "->", "getMask", "(", ")", ",", "true", ")", ")", "return", "SDValue", "(", ")", ";", "LLVMContext", "&", "C", "=", "", "DAG", ".", "getContext", "(", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "Ch", "=", "St", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "St", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "St", "->", "getAAInfo", "(", ")", ";", "EVT", "NewFromVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "FromEltVT", ",", "NumElements", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "ToEltVT", ".", "getSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Stores", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "FromVT", ".", "getVectorNumElements", "(", ")", "/", "NumElements", ";", "i", "++", ")", "{", "unsigned", "NewOffset", "=", "i", "", "NumElements", "", "ToEltVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "BasePtr", ",", "NewOffset", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "NewFromVT", ",", "Trunc", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "i", "*", "NumElements", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "if", "(", "ToEltVT", "==", "MVT", "::", "f16", ")", "{", "SDValue", "FPTrunc", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v8f16", ",", "DAG", ".", "getUNDEF", "(", "MVT", "::", "v8f16", ")", ",", "Extract", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v4i32", ",", "FPTrunc", ")", ";", "}", "SDValue", "Store", "=", "DAG", ".", "getTruncStore", "(", "Ch", ",", "DL", ",", "Extract", ",", "NewPtr", ",", "St", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "NewOffset", ")", ",", "NewToVT", ",", "Alignment", ".", "value", "(", ")", ",", "MMOFlags", ",", "AAInfo", ")", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	622,275	[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "and", "(" ]
LLVM	SPIRV	CPP	program_repair	Virtual ISA	622,276	[ "<FIXS>", "Register", "FuncReg", "=", "MAI", "->", "getFuncReg", "(", "CE", ")", ";", "<FIXE>" ]	[ "if", "(", "ConstantInt", "", "Const", "=", "dyn_cast", "ConstantInt", ">", "(", "C", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Const", "->", "getZExtValue", "(", ")", ")", ")", ";", "}", "else", "if", "(", "auto", "", "CE", "=", "dyn_cast", "Function", ">", "(", "C", ")", ")", "{", "<BUGS>", "Register", "FuncReg", "=", "MAI", "->", "getFuncReg", "(", "CE", "->", "getName", "(", ")", ".", "str", "(", ")", ")", ";", "<BUGE>", "assert", "(", "FuncReg", ".", "isValid", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "FuncReg", ")", ")", ";", "}" ]
GCC	mips	MD	next_suggestion	CPU	622,277	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	622,278	[ ";" ]	[ "def", "J4_cmpgt_f_jumpnv_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "IntRegs", ":", "$", "Rt32", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_9bfd761f", ",", "TypeNCJ", ">", ",", "Enc_c9a18e", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>" ]
LLVM	ARM	CPP	stmt_completion	CPU	622,279	[ "=", "Label", ";" ]	[ "void", "ARMTargetWinCOFFStreamer", "::", "emitARMWinCFIPrologEnd", "(", "bool", "Fragment", ")", "{", "auto", "&", "S", "=", "getStreamer", "(", ")", ";", "WinEH", "::", "FrameInfo", "", "CurFrame", "=", "S", ".", "EnsureValidWinFrameInfo", "(", "SMLoc", "(", ")", ")", ";", "if", "(", "!", "CurFrame", ")", "return", ";", "MCSymbol", "", "Label", "=", "S", ".", "emitCFILabel", "(", ")", ";", "CurFrame", "->", "PrologEnd" ]
LLVM	VE	CPP	next_suggestion	CPU	622,280	[ "}" ]	[ "bool", "enableVPU", "(", ")", "const", "{", "return", "getST", "(", ")", "->", "enableVPU", "(", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	622,281	[ "raw_svector_ostream", "(", "Name", ")", "<<", "DL", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "JTI", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'", "_", "'", "<<", "uid", "<<", "'", "_", "'", "<<", "uid2", ";" ]	[ "const", "DataLayout", "*", "DL", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "Name", ";" ]
LLVM	X86	CPP	program_repair	CPU	622,282	[ "<FIXS>", "Register", "BasePtr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>", "<FIXS>", "Register", "NewDestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>" ]	[ "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", "\|\|", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "X86", "::", "NoRegister", ")", "return", "false", ";", "<BUGS>", "unsigned", "BasePtr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "if", "(", "Opc", "==", "X86", "::", "LEA64_32r", ")", "BasePtr", "=", "getX86SubSuperRegister", "(", "BasePtr", ",", "<NUM_LIT>", ")", ";", "<BUGS>", "unsigned", "NewDestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "const", "X86InstrInfo", "", "TII", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "X86Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TII", "->", "copyPhysReg", "(", "", "MI", ".", "getParent", "(", ")", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "NewDestReg", ",", "BasePtr", "," ]
GCC	mips	CPP	stmt_completion	CPU	622,283	[ "<NUM_LIT>", ")", "{" ]	[ "static", "void", "mips_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "HOST_WIDE_INT", "size", ")", "{", "if", "(", "TARGET_MIPS16", ")", "sorry", "(", "<STR_LIT>", "-fstack-check=specific not implemented for MIPS16", "<STR_LIT>", ")", ";", "if", "(", "first", "+", "size", "<=", "<NUM_LIT>", ")", "{", "HOST_WIDE_INT", "i", ";", "for", "(", "i", "=", "PROBE_INTERVAL", ";", "i", "<", "size", ";", "i", "+=", "PROBE_INTERVAL", ")", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "(", "first", "+", "i", ")", ")", ")", ";", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "(", "first", "+", "size", ")", ")", ")", ";", "}", "else", "{", "HOST_WIDE_INT", "rounded_size", ";", "rtx", "r3", "=", "MIPS_PROLOGUE_TEMP", "(", "Pmode", ")", ";", "rtx", "r12", "=", "MIPS_PROLOGUE_TEMP2", "(", "Pmode", ")", ";", "gcc_assert", "(", "first", "<=", "<NUM_LIT>", ")", ";", "rounded_size", "=", "size", "&", "-", "PROBE_INTERVAL", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "r3", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "first", ")", ")", ")", ";", "if", "(", "rounded_size", ">" ]
GCC	i386	CPP	stmt_completion	CPU	622,284	[ "_", "A", ",", "(", "_", "_", "v16qi", ")", "_", "_", "O", ",", "_", "_", "M", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_cvtepi16_epi8", "(", "_", "_", "m128i", "_", "_", "O", ",", "_", "_", "mmask8", "_", "_", "M", ",", "_", "_", "m128i", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_pmovwb128_mask", "(", "(", "_", "_", "v8hi", ")", "_" ]
GCC	aarch64	MD	stmt_completion	CPU	622,285	[ ")" ]	[ "(", "UNSPEC_PACIA1716", "<STR_LIT>", ")", "(", "UNSPEC_PACIB1716", "<STR_LIT>", ")", "(", "UNSPEC_AUTIASP", "<STR_LIT>", ")", "(", "UNSPEC_AUTIBSP", "<STR_LIT>", ")", "(", "UNSPEC_AUTIA1716", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,286	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	X86	TD	program_repair	CPU	622,287	[ "<FIXS>", "<FIXE>", "<FIXS>", "(", "ineg", "(", "i8", "(", "atomic_load_8", "addr", ":", "$", "dst", ")", ")", ")", ",", "(", "ineg", "(", "i16", "(", "atomic_load_16", "addr", ":", "$", "dst", ")", ")", ")", ",", "(", "ineg", "(", "i32", "(", "atomic_load_32", "addr", ":", "$", "dst", ")", ")", ")", ",", "(", "ineg", "(", "i64", "(", "atomic_load_64", "addr", ":", "$", "dst", ")", ")", ")", ">", ";", "<FIXE>", "<FIXS>", "(", "not", "(", "i8", "(", "atomic_load_8", "addr", ":", "$", "dst", ")", ")", ")", ",", "(", "not", "(", "i16", "(", "atomic_load_16", "addr", ":", "$", "dst", ")", ")", ")", ",", "(", "not", "(", "i32", "(", "atomic_load_32", "addr", ":", "$", "dst", ")", ")", ")", ",", "(", "not", "(", "i64", "(", "atomic_load_64", "addr", ":", "$", "dst", ")", ")", ")", ">", ";", "<FIXE>" ]	[ "(", "add", "(", "atomic_load_32", "addr", ":", "$", "dst", ")", ",", "(", "i32", "-", "<NUM_LIT>", ")", ")", ",", "(", "add", "(", "atomic_load_64", "addr", ":", "$", "dst", ")", ",", "(", "i64", "-", "<NUM_LIT>", ")", ")", ">", ";", "}", "<BUGS>", "<BUGE>", "let", "SchedRW", "=", "[", "WriteMicrocoded", "]", "in", "{", "def", "RELEASE_MOV8mi", ":", "I", "<NUM_LIT>", ",", "Pseudo", ",", "(", "outs", ")", ",", "(", "ins", "i8mem", ":", "$", "dst", ",", "i8imm", ":", "$", "src", ")", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,288	[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	622,289	[ ":", "$", "Zm", ")", ",", "<NUM_LIT>", ">", ";" ]	[ "def", ":", "InstAlias", "<", "asm", "#", "<STR_LIT>", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", ")", "ZPR64", ":", "$", "Zt", ",", "PPR3bAny", ":", "$", "Pg", ",", "GPR64sp", ":", "$", "Rn", ",", "zprext" ]
GCC	i386	CPP	next_suggestion	CPU	622,290	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_srav_epi32", "(", "_", "_", "m512i", "_", "_", "W", ",", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m512i", "_", "_", "X", ",", "_", "_", "m512i", "_", "_", "Y", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_psrav16si_mask", "(", "(", "_", "_", "v16si", ")", "_", "_", "X", ",", "(", "_", "_", "v16si", ")", "_", "_", "Y", ",", "(", "_", "_", "v16si", ")", "_", "_", "W", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]
LLVM	X86	TD	program_repair	CPU	622,291	[ "<FIXS>", "]", ",", "IIC_BT_MI", ">", ",", "OpSize16", ",", "TB", ";", "<FIXE>" ]	[ "def", "BT32mi8", ":", "Ii8", "<NUM_LIT>", ",", "MRM4m", ",", "(", "outs", ")", ",", "(", "ins", "i32mem", ":", "$", "src1", ",", "i32i8imm", ":", "$", "src2", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "EFLAGS", ",", "(", "X86bt", "(", "loadi32", "addr", ":", "$", "src1", ")", ",", "i32immSExt8", ":", "$", "src2", ")", ")", "<BUGS>", "]", ",", "IIC_BT_MI", ">", ",", "TB", ";", "<BUGE>", "def", "BT64mi8", ":", "RIi8", "<NUM_LIT>", ",", "MRM4m", ",", "(", "outs", ")", ",", "(", "ins", "i64mem", ":", "$", "src1", ",", "i64i8imm", ":", "$", "src2", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "EFLAGS", ",", "(", "X86bt", "(", "loadi64", "addr", ":", "$", "src1", ")", "," ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	622,292	[ "Size", "==", "<NUM_LIT>", ")", ";" ]	[ "const", "MCExpr", "", "AMDGPUMCInstLower", "::", "getLongBranchBlockExpr", "(", "const", "MachineBasicBlock", "&", "SrcBB", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "const", "MCExpr", "", "DestBBSym", "=", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "Ctx", ")", ";", "const", "MCExpr", "*", "SrcBBSym", "=", "MCSymbolRefExpr", "::", "create", "(", "SrcBB", ".", "getSymbol", "(", ")", ",", "Ctx", ")", ";", "assert", "(", "skipDebugInstructionsForward", "(", "SrcBB", ".", "begin", "(", ")", ",", "SrcBB", ".", "end", "(", ")", ")", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_GETPC_B64", "&&", "ST", ".", "getInstrInfo", "(", ")", "->", "get", "(", "AMDGPU", "::", "S_GETPC_B64", ")", "." ]
LLVM	CSKY	CPP	stmt_completion	CPU	622,293	[ "::", "Add", ";" ]	[ "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "RBrac", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", "expected ']'", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Expr", ",", "S", ",", "E", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "AsmToken", "Tok", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ";", "StringRef", "Identifier", ";", "if", "(", "getParser", "(", ")", ".", "parseIdentifier", "(", "Identifier", ")", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", "unknown identifier", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "MCSymbol", "", "Sym", "=", "getContext", "(", ")", ".", "getInlineAsmLabel", "(", "Identifier", ")", ";", "if", "(", "!", "Sym", ")", "Sym", "=", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Identifier", ")", ";", "if", "(", "Sym", "->", "isVariable", "(", ")", ")", "{", "const", "MCExpr", "", "V", "=", "Sym", "->", "getVariableValue", "(", "false", ")", ";", "if", "(", "!", "isa", "<", "MCSymbolRefExpr", ">", "(", "V", ")", ")", "{", "getLexer", "(", ")", ".", "UnLex", "(", "Tok", ")", ";", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", "unknown symbol", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Res", "=", "V", ";", "}", "else", "{", "Res", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "getContext", "(", ")", ")", ";", "}", "MCBinaryExpr", "::", "Opcode", "Opcode", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", "unknown symbol", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "case", "AsmToken", "::", "RBrac", ":", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Res", ",", "S", ",", "E", ")", ")", ";", "return", "MatchOperand_Success", ";", "case", "AsmToken", "::", "Plus", ":", "Opcode", "=", "MCBinaryExpr" ]
LLVM	R600	CPP	stmt_completion	GPU	622,294	[ "(", ")", ";" ]	[ "MachineRegisterInfo", "&", "MRI", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MI", ",", "BB", ")", ";", "case", "AMDGPU", "::", "BRANCH", ":", "return", "BB", ";", "case", "AMDGPU", "::", "SI_ADDR64_RSRC", ":", "{", "unsigned", "SuperReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SubRegLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_64RegClass", ")", ";", "unsigned", "SubRegHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_64RegClass", ")", ";", "unsigned", "SubRegHiHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "unsigned", "SubRegHiLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "BuildMI", "(", "", "BB", ",", "I", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOV_B64", ")", ",", "SubRegLo", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "", "BB", ",", "I", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "SubRegHiLo", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "", "BB", ",", "I", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "SubRegHiHi", ")", ".", "addImm", "(", "AMDGPU", "::", "RSRC_DATA_FORMAT", ">>", "<NUM_LIT>", ")", ";", "BuildMI", "(", "", "BB", ",", "I", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "REG_SEQUENCE", ")", ",", "SubRegHi", ")", ".", "addReg", "(", "SubRegHiLo", ")", ".", "addImm", "(", "AMDGPU", "::", "sub0", ")", ".", "addReg", "(", "SubRegHiHi", ")", ".", "addImm", "(", "AMDGPU", "::", "sub1", ")", ";", "BuildMI", "(", "", "BB", ",", "I", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "REG_SEQUENCE", ")", ",", "SuperReg", ")", ".", "addReg", "(", "SubRegLo", ")", ".", "addImm", "(", "AMDGPU", "::", "sub0_sub1", ")", ".", "addReg", "(", "SubRegHi", ")", ".", "addImm", "(", "AMDGPU", "::", "sub2_sub3", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "V_SUB_F64", ":", "{", "unsigned", "DestReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "", "BB", ",", "I", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_ADD_F64", ")", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "SI_RegisterStorePseudo", ":", "{", "MachineRegisterInfo", "&", "MRI", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_64RegClass", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "", "BB", ",", "I", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "SI_RegisterStore", ")", ",", "Reg", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "FCLAMP_SI", ":", "{", "const", "SIInstrInfo", "", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc" ]
GCC	arm	CPP	stmt_completion	CPU	622,295	[ ")", "_", "_", "b", ")", ";" ]	[ "vpadalq_u16", "(", "uint32x4_t", "_", "_", "a", ",", "uint16x8_t", "_", "_", "b", ")", "{", "return", "(", "uint32x4_t", ")", "_", "_", "builtin_neon_vpadaluv8hi", "(", "(", "int32x4_t", ")", "_", "_", "a", ",", "(", "int16x8_t" ]
LLVM	Hexagon	TD	stmt_completion	DSP	622,296	[ "=", "<NUM_LIT>", ";" ]	[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign" ]
LLVM	Hexagon	TD	stmt_completion	DSP	622,297	[ "<NUM_LIT>", ";" ]	[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=" ]
GCC	arm	CPP	next_suggestion	CPU	622,298	[ "}" ]	[ "_", "_", "builtin_mve_vstrwq_scatter_base_wb_sv4si", "(", "", "_", "_", "addr", ",", "_", "_", "offset", ",", "_", "_", "value", ")", ";", "_", "_", "builtin_mve_vstrwq_scatter_base_wb_add_sv4si", "(", "", "_", "_", "addr", ",", "_", "_", "offset", ",", "*", "_", "_", "addr", ")", ";" ]
LLVM	SystemZ	CPP	program_repair	CPU	622,299	[ "<FIXS>", "return", "<STR_LIT>", "::", "<STR_LIT>", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";", "<FIXE>" ]	[ "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", "Invalid kind!", "<STR_LIT>", ")", ";", "<BUGS>", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";", "<BUGE>", "}", "bool", "SystemZMCAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "," ]

GCC

alpha

MD

next_suggestion

MPU

622,200

[ "<STR_LIT>" ]

[ "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<STR_LIT>" ]

GCC

s390

MD

stmt_completion

MPU

622,201

[ "V2SI", "V4SI", "V2DI", "]", ")" ]

[ "(", "define_code_iterator", "SUBST", "[", "rotate", "ashift", "lshiftrt", "ashiftrt", "]", ")", "(", "define_mode_iterator", "DSI_VI", "[", "SI", "DI", "V2QI", "V4QI", "V8QI", "V16QI", "V2HI", "V4HI", "V8HI" ]

LLVM

AArch64

CPP

stmt_completion

CPU

622,202

[ ";" ]

[ "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Arg", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "ArgVT", "=", "Arg", ".", "getValueType", "(", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Arg", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "IsSExt", "=", "false", ";", "Entry", ".", "IsZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", "MVT", "::", "f64", ")", "?", "<STR_LIT>", "__sincos_stret", "<STR_LIT>", ":", "<STR_LIT>", "__sincosf_stret", "<STR_LIT>", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "StructType", "*", "RetTy", "=", "StructType", "::", "get", "(", "ArgTy", ",", "ArgTy", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")" ]

GCC

i386

CPP

stmt_completion

CPU

622,203

[ "_", "B", ")", ";" ]

[ "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_subss", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "_", "_", "v4sf", ")", "_" ]

LLVM

Mips

CPP

stmt_completion

CPU

622,204

[ ")", ";" ]

[ "return", "TargetTriple", ".", "isOSBinFormatELF", "(" ]

LLVM

TPC

CPP

next_suggestion

Virtual ISA

622,205

[ "}" ]

[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "extra", "->", "Boundary", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";" ]

LLVM

BPF

CPP

stmt_completion

Virtual ISA

622,206

[ ")", "{" ]

[ "FunctionPass", "*", "llvm", "::", "createBPFMIPeepholePass", "(" ]

LLVM

X86

CPP

stmt_completion

CPU

622,207

[ ".", "getValueType", "(", ")", ";" ]

[ "if", "(", "Mask", ")", "{", "assert", "(", "SrcPartials", "[", "<NUM_LIT>", "]", ".", "getBitWidth", "(", ")", "==", "NumElts", "&&", "<STR_LIT>", "Unexpected partial reduction mask", "<STR_LIT>", ")", ";", "SDValue", "PartialBits", "=", "DAG", ".", "getConstant", "(", "SrcPartials", "[", "<NUM_LIT>", "]", ",", "dl", ",", "MaskVT", ")", ";", "Mask", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "MaskVT", ",", "Mask", ",", "PartialBits", ")", ";", "return", "DAG", ".", "getSetCC", "(", "dl", ",", "MVT", "::", "i1", ",", "Mask", ",", "PartialBits", ",", "ISD", "::", "SETEQ", ")", ";", "}", "}", "}", "if", "(", "SDValue", "V", "=", "combineScalarAndWithMaskSetcc", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "R", "=", "combineBitOpWithMOVMSK", "(", "N", ",", "DAG", ")", ")", "return", "R", ";", "if", "(", "SDValue", "FPLogic", "=", "convertIntLogicToFPLogic", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "FPLogic", ";", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SDValue", "R", "=", "combineCompareEqual", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "R", ";", "if", "(", "SDValue", "R", "=", "combineANDXORWithAllOnesIntoANDNP", "(", "N", ",", "DAG", ")", ")", "return", "R", ";", "if", "(", "SDValue", "ShiftRight", "=", "combineAndMaskToShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "ShiftRight", ";", "if", "(", "SDValue", "R", "=", "combineAndLoadToBZHI", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "R", ";", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";", "if", "(", "SDValue", "Res", "=", "combineX86ShufflesRecursively", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Res", ";", "}", "if", "(", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "BitMask", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SrcVec", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVecVT", "=", "SrcVec" ]

LLVM

ARM

CPP

next_suggestion

CPU

622,208

[ "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";" ]

[ "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";" ]

GCC

mmix

MD

stmt_completion

CPU

622,209

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "CC_FP", "<NUM_LIT>" ]

GCC

mips

MD

stmt_completion

CPU

622,210

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>" ]

LLVM

X86

CPP

next_suggestion

CPU

622,211

[ "}" ]

[ "if", "(", "EmitFPOData", ")", "{", "X86TargetStreamer", "*", "XTS", "=", "static_cast", "<", "X86TargetStreamer", "*", ">", "(", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";", "XTS", "->", "emitFPOEndProc", "(", ")", ";", "}" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

622,212

[ "}" ]

[ "TRACE", "(", "<STR_LIT>", "input section(", "<STR_LIT>", "<<", "GO", "->", "getSection", "(", ")", "<<", "<STR_LIT>", ") ", "<STR_LIT>", ")", ";", "TRACE", "(", "(", "GO", "->", "hasPrivateLinkage", "(", ")", "?", "<STR_LIT>", "private_linkage ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", "<<", "(", "GO", "->", "hasLocalLinkage", "(", ")", "?", "<STR_LIT>", "local_linkage ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", "<<", "(", "GO", "->", "hasInternalLinkage", "(", ")", "?", "<STR_LIT>", "internal ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", "<<", "(", "GO", "->", "hasExternalLinkage", "(", ")", "?", "<STR_LIT>", "external ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", "<<", "(", "GO", "->", "hasCommonLinkage", "(", ")", "?", "<STR_LIT>", "common_linkage ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", "<<", "(", "GO", "->", "hasCommonLinkage", "(", ")", "?", "<STR_LIT>", "common ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", "<<", "(", "Kind", ".", "isCommon", "(", ")", "?", "<STR_LIT>", "kind_common ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", "<<", "(", "Kind", ".", "isBSS", "(", ")", "?", "<STR_LIT>", "kind_bss ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", "<<", "(", "Kind", ".", "isBSSLocal", "(", ")", "?", "<STR_LIT>", "kind_bss_local ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", ")", ";", "if", "(", "EmitLutInText", "&&", "GO", "->", "getName", "(", ")", ".", "starts_with", "(", "<STR_LIT>", "switch.table", "<STR_LIT>", ")", ")", "{", "if", "(", "const", "Function", "*", "Fn", "=", "getLutUsedFunction", "(", "GO", ")", ")", "return", "selectSectionForLookupTable", "(", "GO", ",", "TM", ",", "Fn", ")", ";" ]

GCC

ia64

MD

next_suggestion

CPU

622,213

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]" ]

LLVM

M68k

CPP

next_suggestion

MPU

622,214

[ "setOperationAction", "(", "ISD", "::", "STACKRESTORE", ",", "MVT", "::", "Other", ",", "Expand", ")", ";" ]

[ "addRegisterClass", "(", "MVT", "::", "i8", ",", "&", "M68k", "::", "DR8RegClass", ")", ";", "addRegisterClass", "(", "MVT", "::", "i16", ",", "&", "M68k", "::", "XR16RegClass", ")", ";", "addRegisterClass", "(", "MVT", "::", "i32", ",", "&", "M68k", "::", "XR32RegClass", ")", ";", "for", "(", "auto", "VT", ":", "MVT", "::", "integer_valuetypes", "(", ")", ")", "{", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "VT", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "setLoadExtAction", "(", "ISD", "::", "ZEXTLOAD", ",", "VT", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "setLoadExtAction", "(", "ISD", "::", "EXTLOAD", ",", "VT", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "}", "setTruncStoreAction", "(", "MVT", "::", "i64", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setTruncStoreAction", "(", "MVT", "::", "i64", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setTruncStoreAction", "(", "MVT", "::", "i64", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setTruncStoreAction", "(", "MVT", "::", "i32", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setTruncStoreAction", "(", "MVT", "::", "i32", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setTruncStoreAction", "(", "MVT", "::", "i16", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "{", "ISD", "::", "MUL", ",", "ISD", "::", "SDIV", ",", "ISD", "::", "UDIV", "}", ",", "MVT", "::", "i8", ",", "Promote", ")", ";", "setOperationAction", "(", "{", "ISD", "::", "MUL", ",", "ISD", "::", "SDIV", ",", "ISD", "::", "UDIV", "}", ",", "MVT", "::", "i16", ",", "Legal", ")", ";", "if", "(", "Subtarget", ".", "atLeastM68020", "(", ")", ")", "setOperationAction", "(", "{", "ISD", "::", "MUL", ",", "ISD", "::", "SDIV", ",", "ISD", "::", "UDIV", "}", ",", "MVT", "::", "i32", ",", "Legal", ")", ";", "else", "setOperationAction", "(", "{", "ISD", "::", "MUL", ",", "ISD", "::", "SDIV", ",", "ISD", "::", "UDIV", "}", ",", "MVT", "::", "i32", ",", "LibCall", ")", ";", "setOperationAction", "(", "ISD", "::", "MUL", ",", "MVT", "::", "i64", ",", "LibCall", ")", ";", "for", "(", "auto", "OP", ":", "{", "ISD", "::", "SREM", ",", "ISD", "::", "UREM", ",", "ISD", "::", "UDIVREM", ",", "ISD", "::", "SDIVREM", ",", "ISD", "::", "MULHS", ",", "ISD", "::", "MULHU", ",", "ISD", "::", "UMUL_LOHI", ",", "ISD", "::", "SMUL_LOHI", "}", ")", "{", "setOperationAction", "(", "OP", ",", "MVT", "::", "i8", ",", "Promote", ")", ";", "setOperationAction", "(", "OP", ",", "MVT", "::", "i16", ",", "Legal", ")", ";", "setOperationAction", "(", "OP", ",", "MVT", "::", "i32", ",", "LibCall", ")", ";", "}", "for", "(", "auto", "OP", ":", "{", "ISD", "::", "UMUL_LOHI", ",", "ISD", "::", "SMUL_LOHI", "}", ")", "{", "setOperationAction", "(", "OP", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "OP", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "}", "for", "(", "auto", "OP", ":", "{", "ISD", "::", "SMULO", ",", "ISD", "::", "UMULO", "}", ")", "{", "setOperationAction", "(", "OP", ",", "MVT", "::", "i8", ",", "Custom", ")", ";", "setOperationAction", "(", "OP", ",", "MVT", "::", "i16", ",", "Custom", ")", ";", "setOperationAction", "(", "OP", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "}", "for", "(", "auto", "OP", ":", "{", "ISD", "::", "SHL_PARTS", ",", "ISD", "::", "SRA_PARTS", ",", "ISD", "::", "SRL_PARTS", "}", ")", "setOperationAction", "(", "OP", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "for", "(", "auto", "VT", ":", "{", "MVT", "::", "i8", ",", "MVT", "::", "i16", ",", "MVT", "::", "i32", "}", ")", "{", "setOperationAction", "(", "ISD", "::", "ADDC", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ADDE", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SUBC", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SUBE", ",", "VT", ",", "Custom", ")", ";", "}", "for", "(", "auto", "VT", ":", "{", "MVT", "::", "i8", ",", "MVT", "::", "i16", ",", "MVT", "::", "i32", "}", ")", "{", "setOperationAction", "(", "ISD", "::", "SADDO", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "UADDO", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SSUBO", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "USUBO", ",", "VT", ",", "Custom", ")", ";", "}", "setOperationAction", "(", "ISD", "::", "BR_JT", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BRCOND", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "for", "(", "auto", "VT", ":", "{", "MVT", "::", "i8", ",", "MVT", "::", "i16", ",", "MVT", "::", "i32", "}", ")", "{", "setOperationAction", "(", "ISD", "::", "BR_CC", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SETCC", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SETCCCARRY", ",", "VT", ",", "Custom", ")", ";", "}", "for", "(", "auto", "VT", ":", "{", "MVT", "::", "i8", ",", "MVT", "::", "i16", ",", "MVT", "::", "i32", "}", ")", "{", "setOperationAction", "(", "ISD", "::", "BSWAP", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTTZ", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTPOP", ",", "VT", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "ISD", "::", "ConstantPool", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "JumpTable", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "GlobalAddress", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "GlobalTLSAddress", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ExternalSymbol", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "BlockAddress", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "VASTART", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "VAEND", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "VAARG", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "VACOPY", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "STACKSAVE", ",", "MVT", "::", "Other", ",", "Expand", ")", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

622,215

[ ";" ]

[ "const", "LOHArgs", "&", "getArgs", "(", ")", "const", "{", "return", "Args" ]

GCC

i386

MD

stmt_completion

CPU

622,216

[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "VPERMI2I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_merge", ":", "VPERMI2I", "(", "unspec", ":", "VPERMI2I", "[", "(", "match_operand", ":", "<", "sseintvecmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VPERMI2I" ]

GCC

frv

MD

stmt_completion

VLIW

622,217

[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "high", ":", "SI", "(", "match_operand", ":", "SI" ]

LLVM

AArch64

CPP

stmt_completion

CPU

622,218

[ "ST", ";" ]

[ "const", "AArch64Subtarget", "*", "getST", "(", ")", "const", "{", "return" ]

GCC

v850

CPP

stmt_completion

MPU

622,219

[ "=", "<NUM_LIT>", "*", "num_save", ";" ]

[ "if", "(", "unalloc_stack", ")", "{", "save_func_len", "+=", "CONST_OK_FOR_J", "(", "-", "unalloc_stack", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "restore_func_len", "+=", "CONST_OK_FOR_J", "(", "-", "unalloc_stack", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_EP", "&&", "num_save", ">", "<NUM_LIT>", "&&", "(", "unsigned", ")", "frame_size", "<", "<NUM_LIT>", ")", "save_normal_len", "=", "restore_normal_len", "=", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "+", "(", "<NUM_LIT>", "*", "num_save", ")", ";", "else", "save_normal_len", "=", "restore_normal_len" ]

GCC

s390

MD

next_suggestion

MPU

622,220

[ "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "reg", "CC_REGNUM", ")", "(", "compare", "(", "plus", ":", "GPR", "(", "plus", ":", "GPR", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]

GCC

i386

MD

stmt_completion

CPU

622,221

[ "<STR_LIT>", ")" ]

[ "(", "truncate", ":", "V4HI", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "use", "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

LLVM

ARM

TD

stmt_completion

CPU

622,222

[ "=", "<STR_LIT>", ";" ]

[ "def", "VecListThreeDWordIndexAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod" ]

LLVM

ARM

TD

next_suggestion

CPU

622,223

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "def", "t_addrmode_is4_asm_operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "t_addrmode_is4", ":", "MemOperand", ",", "ComplexPattern", "<", "i32", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

622,224

[ "}" ]

[ "static", "bool", "isAddCarryChain", "(", "SDValue", "Carry", ")", "{", "while", "(", "Carry", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ADDCARRY", ")", "Carry", "=", "Carry", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "Carry", ".", "getOpcode", "(", ")", "==", "ISD", "::", "UADDO", ";" ]

GCC

powerpcspe

CPP

next_suggestion

CPU

622,225

[ "else", "cum", "->", "words", "+=", "n_fpregs", ";" ]

[ "else", "if", "(", "USE_FP_FOR_ARG_P", "(", "cum", ",", "mode", ")", ")", "{", "unsigned", "n_fpregs", "=", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "rs6000_darwin64_record_arg_advance_flush", "(", "cum", ",", "bitpos", ",", "<NUM_LIT>", ")", ";", "cum", "->", "fregno", "+=", "n_fpregs", ";", "if", "(", "mode", "==", "SFmode", ")", "{", "if", "(", "cum", "->", "floats_in_gpr", "==", "<NUM_LIT>", ")", "{", "cum", "->", "words", "++", ";", "cum", "->", "floats_in_gpr", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "bitpos", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "{", "cum", "->", "floats_in_gpr", "++", ";", "}", "else", "{", "}", "}" ]

LLVM

AArch64

TD

program_repair

CPU

622,226

[ "<FIXS>", "multiclass", "sve_int_bin_pred_shift_imm_right_zeroing_bhsd", "SDPatternOperator", "op", "=", "null_frag", ">", "{", "<FIXE>" ]

[ "def", ":", "SVE_3_Op_Imm_Pat", "nxv2i64", ",", "op", ",", "nxv2i1", ",", "nxv2i64", ",", "i32", ",", "tvecshiftR64", ",", "!", "cast", "Instruction", ">", "(", "NAME", "#", "_D", ")", ">", ";", "}", "<BUGS>", "multiclass", "sve_int_bin_pred_shift_0_right_zx", "SDPatternOperator", "op", "=", "null_frag", ">", "{", "<BUGE>", "def", "_ZERO_B", ":", "PredTwoOpImmPseudo", "NAME", "#", "_B", ",", "ZPR8", ",", "vecshiftR8", ",", "FalseLanesZero", ">", ";", "def", "_ZERO_H", ":", "PredTwoOpImmPseudo", "NAME", "#", "_H", ",", "ZPR16", ",", "vecshiftR16", ",", "FalseLanesZero", ">", ";", "def", "_ZERO_S", ":", "PredTwoOpImmPseudo", "NAME", "#", "_S", ",", "ZPR32", ",", "vecshiftR32", ",", "FalseLanesZero", ">", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

622,227

[ ":", "$", "RHS", ")", ",", "res", ">", ";" ]

[ "class", "TriOpFrag", "<", "dag", "res", ">", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "LHS", ",", "node", ":", "$", "MHS", ",", "node" ]

LLVM

Hexagon

TD

stmt_completion

DSP

622,228

[ "=", "<NUM_LIT>", ";" ]

[ "def", "A2_zxtb", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "PredNewRel", "{", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";", "let", "isCodeGenOnly" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

622,229

[ "return", "std", "::", "max", "(", "ArgNumVGPR", ",", "ArgNumAGPR", ")", ";" ]

[ "int32_t", "getTotalNumVGPRs", "(", "bool", "has90AInsts", ",", "int32_t", "ArgNumAGPR", ",", "int32_t", "ArgNumVGPR", ")", "{", "if", "(", "has90AInsts", "&&", "ArgNumAGPR", ")", "return", "alignTo", "(", "ArgNumVGPR", ",", "<NUM_LIT>", ")", "+", "ArgNumAGPR", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

622,230

[ "}" ]

[ "int32_t", "v", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "v", "=", "=", "<NUM_LIT>", "|", "|", "v", "=", "=", "<NUM_LIT>", "|", "|", "v", "=", "=", "<NUM_LIT>", ";", "}", "]", ",", "rot_imm_XFORM", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "RotImmAsmOperand", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

622,231

[ "OutStreamer", "->", "EmitLabel", "(", "CurSled", ")", ";" ]

[ "void", "ARMAsmPrinter", "::", "EmitSled", "(", "const", "MachineInstr", "&", "MI", ",", "SledKind", "Kind", ")", "{", "if", "(", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", ")", "{", "MI", ".", "emitError", "(", "<STR_LIT>", "An attempt to perform XRay instrumentation for a", "<STR_LIT>", "<STR_LIT>", " Thumb function (not supported). Detected when emitting a sled.", "<STR_LIT>", ")", ";", "return", ";", "}", "static", "const", "int8_t", "NoopsInSledCount", "=", "<NUM_LIT>", ";", "OutStreamer", "->", "EmitCodeAlignment", "(", "<NUM_LIT>", ")", ";", "auto", "CurSled", "=", "OutContext", ".", "createTempSymbol", "(", "<STR_LIT>", "xray_sled_", "<STR_LIT>", ",", "true", ")", ";" ]

GCC

mips

CPP

program_repair

CPU

622,232

[ "<FIXS>", "rtx_insn", "*", "insn", ";", "<FIXE>" ]

[ "static", "voidmips_set_frame_expr", "(", "rtx", "frame_pattern", ")", "{", "<BUGS>", "rtx", "insn", ";", "<BUGE>", "insn", "=", "get_last_insn", "(", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";" ]

GCC

elxsi

MD

stmt_completion

MPU

622,233

[ ")", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "not", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

622,234

[ ";" ]

[ "auto", "Op", "=", "std", "::", "make_unique", "<", "AMDGPUOperand", ">", "(", "Immediate", ",", "AsmParser", ")", ";", "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "Imm", ".", "IsFPImm", "=", "IsFPImm", ";", "Op", "->", "Imm", ".", "Type", "=", "Type", ";", "Op", "->", "Imm", ".", "Mods", "=", "Modifiers", "(", ")", ";", "Op", "->", "StartLoc", "=", "Loc" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

622,235

[ "}" ]

[ "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Nested loop converted\\n", "<STR_LIT>", ")", ";", "}", "if", "(", "MadeChange", ")", "return", "MadeChange", ";", "int", "Limit", "=", "CTRLoopLimit", ";", "if", "(", "Limit", ">=", "<NUM_LIT>", ")", "{", "if", "(", "Counter", ">=", "CTRLoopLimit", ")", "return", "false", ";", "Counter", "++", ";", "}", "for", "(", "Loop", "::", "block_iterator", "I", "=", "L", "->", "block_begin", "(", ")", ",", "IE", "=", "L", "->", "block_end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "if", "(", "mightUseCTR", "(", "TT", ",", "*", "I", ")", ")", "return", "MadeChange", ";", "SmallVector", "<", "BasicBlock", "*", ",", "<NUM_LIT>", ">", "ExitingBlocks", ";", "L", "->", "getExitingBlocks", "(", "ExitingBlocks", ")", ";", "BasicBlock", "*", "CountedExitBlock", "=", "nullptr", ";", "const", "SCEV", "*", "ExitCount", "=", "nullptr", ";", "BranchInst", "*", "CountedExitBranch", "=", "nullptr", ";", "for", "(", "SmallVectorImpl", "<", "BasicBlock", "*", ">", "::", "iterator", "I", "=", "ExitingBlocks", ".", "begin", "(", ")", ",", "IE", "=", "ExitingBlocks", ".", "end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "{", "const", "SCEV", "*", "EC", "=", "SE", "->", "getExitCount", "(", "L", ",", "*", "I", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Exit Count for ", "<STR_LIT>", "<<", "*", "L", "<<", "<STR_LIT>", " from block ", "<STR_LIT>", "<<", "(", "*", "I", ")", "->", "getName", "(", ")", "<<", "<STR_LIT>", ": ", "<STR_LIT>", "<<", "*", "EC", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "if", "(", "isa", "<", "SCEVCouldNotCompute", ">", "(", "EC", ")", ")", "continue", ";", "if", "(", "const", "SCEVConstant", "*", "ConstEC", "=", "dyn_cast", "<", "SCEVConstant", ">", "(", "EC", ")", ")", "{", "if", "(", "ConstEC", "->", "getValue", "(", ")", "->", "isZero", "(", ")", ")", "continue", ";", "}", "else", "if", "(", "!", "SE", "->", "isLoopInvariant", "(", "EC", ",", "L", ")", ")", "continue", ";", "if", "(", "SE", "->", "getTypeSizeInBits", "(", "EC", "->", "getType", "(", ")", ")", ">", "(", "TT", ".", "isArch64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "continue", ";", "bool", "NotAlways", "=", "false", ";", "for", "(", "pred_iterator", "PI", "=", "pred_begin", "(", "L", "->", "getHeader", "(", ")", ")", ",", "PIE", "=", "pred_end", "(", "L", "->", "getHeader", "(", ")", ")", ";", "PI", "!=", "PIE", ";", "++", "PI", ")", "{", "if", "(", "!", "L", "->", "contains", "(", "*", "PI", ")", ")", "continue", ";", "if", "(", "!", "DT", "->", "dominates", "(", "*", "I", ",", "*", "PI", ")", ")", "{", "NotAlways", "=", "true", ";", "break", ";" ]

LLVM

Lanai

CPP

next_suggestion

CPU

622,236

[ "break", ";" ]

[ "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "O", "<<", "*", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "{", "MCSymbol", "*", "BA", "=", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ";", "O", "<<", "BA", "->", "getName", "(", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "O", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "JTI", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'", "_", "'", "<<", "MO", ".", "getIndex", "(", ")", ";" ]

GCC

i386

CPP

program_repair

CPU

622,237

[ "<FIXS>", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<=", "DI_REG", ";", "regno", "++", ")", "if", "(", "fixed_regs", "[", "regno", "]", ")", "<FIXE>" ]

[ "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "decl", ")", ")", ")", ")", ")", "local_regparm", "=", "<NUM_LIT>", ";", "<BUGS>", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<NUM_LIT>", ";", "regno", "++", ")", "if", "(", "global_regs", "[", "regno", "]", "||", "fixed_regs", "[", "regno", "]", ")", "<BUGE>", "globals", "++", ";", "local_regparm", "=", "globals", "local_regparm", "?", "local_regparm", "-", "globals", ":", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

622,238

[ "ISD", "::", "SETNE", ")", ";" ]

[ "SDValue", "Src", "=", "ASC", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FlatNullPtr", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "MVT", "::", "i64", ")", ";", "const", "AMDGPUTargetMachine", "&", "TM", "=", "static_cast", "<", "const", "AMDGPUTargetMachine", "&", ">", "(", "getTargetMachine", "(", ")", ")", ";", "if", "(", "ASC", "->", "getSrcAddressSpace", "(", ")", "==", "AMDGPUASI", ".", "FLAT_ADDRESS", ")", "{", "unsigned", "DestAS", "=", "ASC", "->", "getDestAddressSpace", "(", ")", ";", "if", "(", "DestAS", "==", "AMDGPUASI", ".", "LOCAL_ADDRESS", "||", "DestAS", "==", "AMDGPUASI", ".", "PRIVATE_ADDRESS", ")", "{", "unsigned", "NullVal", "=", "TM", ".", "getNullPointerValue", "(", "DestAS", ")", ";", "SDValue", "SegmentNullPtr", "=", "DAG", ".", "getConstant", "(", "NullVal", ",", "SL", ",", "MVT", "::", "i32", ")", ";", "SDValue", "NonNull", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "MVT", "::", "i1", ",", "Src", ",", "FlatNullPtr", ",", "ISD", "::", "SETNE", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "SL", ",", "MVT", "::", "i32", ",", "Src", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SELECT", ",", "SL", ",", "MVT", "::", "i32", ",", "NonNull", ",", "Ptr", ",", "SegmentNullPtr", ")", ";", "}", "}", "if", "(", "ASC", "->", "getDestAddressSpace", "(", ")", "==", "AMDGPUASI", ".", "FLAT_ADDRESS", ")", "{", "unsigned", "SrcAS", "=", "ASC", "->", "getSrcAddressSpace", "(", ")", ";", "if", "(", "SrcAS", "==", "AMDGPUASI", ".", "LOCAL_ADDRESS", "||", "SrcAS", "==", "AMDGPUASI", ".", "PRIVATE_ADDRESS", ")", "{", "unsigned", "NullVal", "=", "TM", ".", "getNullPointerValue", "(", "SrcAS", ")", ";", "SDValue", "SegmentNullPtr", "=", "DAG", ".", "getConstant", "(", "NullVal", ",", "SL", ",", "MVT", "::", "i32", ")", ";", "SDValue", "NonNull", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "MVT", "::", "i1", ",", "Src", ",", "SegmentNullPtr", "," ]

LLVM

ARM

TD

next_suggestion

CPU

622,239

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "def", "i12", ":", "AI2ldst", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "isByte", ",", "(", "outs", "GPRnopc", ":", "$", "Rt", ")", ",", "(", "ins", "addrmode_imm12", ":", "$", "addr", ")", ",", "AddrMode_i12", ",", "LdFrm", ",", "iii", ",", "opc", ",", "<STR_LIT>", ",", "[", "(", "set", "GPRnopc", ":", "$", "Rt", ",", "(", "opnode", "addrmode_imm12", ":", "$", "addr", ")", ")", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "}", ";" ]

GCC

i386

CPP

next_suggestion

CPU

622,240

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_abs_epi8", "(", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m128i", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_pabsb128_mask", "(", "(", "_", "_", "v16qi", ")", "_", "_", "A", ",", "(", "_", "_", "v16qi", ")", "_", "mm_avx512_setzero_si128", "(", ")", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]

LLVM

Mips

CPP

program_repair

CPU

622,241

[ "<FIXS>", "void", "MipsSEDAGToDAGISelLegacy", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "<FIXE>", "<FIXS>", "SelectionDAGISelLegacy", "::", "getAnalysisUsage", "(", "AU", ")", ";", "<FIXE>" ]

[ "return", "MipsDAGToDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "}", "<BUGS>", "void", "MipsSEDAGToDAGISel", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "<BUGE>", "AU", ".", "addRequired", "DominatorTreeWrapperPass", ">", "(", ")", ";", "<BUGS>", "SelectionDAGISel", "::", "getAnalysisUsage", "(", "AU", ")", ";", "<BUGE>", "}", "void", "MipsSEDAGToDAGISel", "::", "addDSPCtrlRegOperands", "(", "bool", "IsDef", ",", "MachineInstr", "&", "MI", "," ]

GCC

i386

CPP

program_repair

CPU

622,242

[ "<FIXS>", "rtx", "shift", ",", "target", ";", "struct", "expand_vec_perm_d", "dcopy", ";", "<FIXE>" ]

[ "unsigned", "i", ",", "nelt", "=", "d", "->", "nelt", ";", "unsigned", "min", ",", "max", ";", "bool", "in_order", ",", "ok", ";", "<BUGS>", "rtx", "shift", ";", "<BUGE>", "if", "(", "!", "TARGET_SSSE3", "||", "GET_MODE_SIZE", "(", "d", "->", "vmode", ")", "!=", "<NUM_LIT>", ")" ]

GCC

i386

CPP

stmt_completion

CPU

622,243

[ "v8di", ")", "_", "mm512_setzero_si512", "(", ")", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]

[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_cvtpd2uqq512_mask", "(", "(", "_", "_", "v8df", ")", "_", "_", "A", ",", "(", "_", "_" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,244

[ "let", "addrMode", "=", "BaseImmOffset", ";" ]

[ "def", "L2_ploadrhf_io", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "IntRegs", ":", "$", "Rs32", ",", "u31_1Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_5ef37dc4", ",", "TypeV2LDST", ">", ",", "Enc_a198f6", ",", "AddrModeRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

BPF

CPP

next_suggestion

Virtual ISA

622,245

[ "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getTheBPFTarget", "(", ")", ",", "createBPFbeAsmBackend", ")", ";" ]

[ "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getTheBPFleTarget", "(", ")", ",", "createBPFMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getTheBPFbeTarget", "(", ")", ",", "createBPFbeMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getTheBPFleTarget", "(", ")", ",", "createBPFAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getTheBPFbeTarget", "(", ")", ",", "createBPFbeAsmBackend", ")", ";", "if", "(", "sys", "::", "IsLittleEndianHost", ")", "{", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getTheBPFTarget", "(", ")", ",", "createBPFMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getTheBPFTarget", "(", ")", ",", "createBPFAsmBackend", ")", ";", "}", "else", "{", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getTheBPFTarget", "(", ")", ",", "createBPFbeMCCodeEmitter", ")", ";" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

622,246

[ "return", "MI", ".", "getDesc", "(", ")", ".", "getSize", "(", ")", ";" ]

[ "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "char", "*", "AsmStr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ";", "return", "getInlineAsmLength", "(", "AsmStr", ",", "*", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ")", ";", "}" ]

LLVM

X86

TD

next_suggestion

CPU

622,247

[ "}" ]

[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]

GCC

i386

MD

next_suggestion

CPU

622,248

[ "(", "UNSPEC_COS", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_int_attr", "sincos", "[", "(", "UNSPEC_SIN", "<STR_LIT>", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

622,249

[ "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";" ]

[ "++", "It", ";", "MachineBasicBlock", "*", "thisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "It", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "BB", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "!", "MI", "->", "killsRegister", "(", "X86", "::", "EFLAGS", ")", "&&", "!", "checkAndUpdateEFLAGSKill", "(", "MI", ",", "BB", ",", "TRI", ")", ")", "{", "copy0MBB", "->", "addLiveIn", "(", "X86", "::", "EFLAGS", ")", ";", "sinkMBB", "->", "addLiveIn", "(", "X86", "::", "EFLAGS", ")", ";", "}", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";" ]

GCC

h8300

MD

stmt_completion

MPU

622,250

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "<STR_LIT>", "{", "return", "output_h8sx_shift", "(", "operands", ",", "'", "l", "'", ",", "'", "S", "'", ")", "}", "[", "(", "set_attr" ]

LLVM

ARM

CPP

code_generation

CPU

622,251

[ "static", "void", "tryAddingPcLoadReferenceComment", "(", "uint64_t", "Address", ",", "int", "Value", ",", "const", "void", "*", "Decoder", ")", "{", "const", "MCDisassembler", "*", "Dis", "=", "static_cast", "<", "const", "MCDisassembler", "*", ">", "(", "Decoder", ")", ";", "LLVMSymbolLookupCallback", "SymbolLookUp", "=", "Dis", "->", "getLLVMSymbolLookupCallback", "(", ")", ";", "if", "(", "SymbolLookUp", ")", "{", "void", "*", "DisInfo", "=", "Dis", "->", "getDisInfoBlock", "(", ")", ";", "uint64_t", "ReferenceType", ";", "ReferenceType", "=", "LLVMDisassembler_ReferenceType_In_PCrel_Load", ";", "const", "char", "*", "ReferenceName", ";", "(", "void", ")", "SymbolLookUp", "(", "DisInfo", ",", "Value", ",", "&", "ReferenceType", ",", "Address", ",", "&", "ReferenceName", ")", ";", "if", "(", "ReferenceType", "==", "LLVMDisassembler_ReferenceType_Out_LitPool_SymAddr", "||", "ReferenceType", "==", "LLVMDisassembler_ReferenceType_Out_LitPool_CstrAddr", ")", "(", "*", "Dis", "->", "CommentStream", ")", "<<", "<STR_LIT>", "literal pool for: ", "<STR_LIT>", "<<", "ReferenceName", ";", "}", "}" ]

[ "Try", "to", "add", "a", "comment", "on", "the", "PC-relative", "load", "." ]

LLVM

ARM

TD

next_suggestion

CPU

622,252

[ "def", "non_word_alignedload", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{" ]

[ "}", "]", ">", ";", "def", "hword_alignedload", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "hword_alignedstore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "byte_alignedload", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "byte_alignedstore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

622,253

[ "<NUM_LIT>", ";" ]

[ "let", "Defs", "=", "[", "LC0", ",", "P3", ",", "PC", ",", "USR", "]", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isPseudo", "=" ]

LLVM

Mips

CPP

next_suggestion

CPU

622,254

[ "}" ]

[ "if", "(", "IDVal", "==", "<STR_LIT>", ".mask", "<STR_LIT>", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ".gpword", "<STR_LIT>", ")", "{", "parseDirectiveGpWord", "(", ")", ";", "return", "false", ";", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ".word", "<STR_LIT>", ")", "{", "parseDirectiveWord", "(", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "return", "false", ";", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ".option", "<STR_LIT>", ")", "return", "parseDirectiveOption", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".abicalls", "<STR_LIT>", ")", "{", "getTargetStreamer", "(", ")", ".", "emitDirectiveAbiCalls", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "unexpected token in directive", "<STR_LIT>", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "}", "return", "false", ";", "}", "return", "true", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

622,255

[ "SDValue", "BT", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "Src", ",", "BitNo", ")", ";" ]

[ "static", "SDValue", "getBitTestCondition", "(", "SDValue", "Src", ",", "SDValue", "BitNo", ",", "ISD", "::", "CondCode", "CC", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "Src", ".", "getValueType", "(", ")", "==", "MVT", "::", "i8", "||", "Src", ".", "getValueType", "(", ")", "==", "MVT", "::", "i16", ")", "Src", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", ",", "MVT", "::", "i32", ",", "Src", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", "!=", "BitNo", ".", "getValueType", "(", ")", ")", "BitNo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", ",", "Src", ".", "getValueType", "(", ")", ",", "BitNo", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

622,256

[ "assert", "(", "DestVT", "==", "MVT", "::", "f64", ")", ";" ]

[ "SDValue", "AMDGPUTargetLowering", "::", "LowerUINT_TO_FP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "i64", "&&", "<STR_LIT>", "operation should be legal", "<STR_LIT>", ")", ";", "EVT", "DestVT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "DestVT", "==", "MVT", "::", "f32", ")", "return", "LowerINT_TO_FP32", "(", "Op", ",", "DAG", ",", "false", ")", ";" ]

LLVM

PowerPC

TD

stmt_completion

CPU

622,257

[ ")", ",", "$", "S", ")", ",", "sub_32", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "i32", "(", "vector_extract", "v4i32", ":", "$", "S", ",", "i64", ":", "$", "Idx", ")", ")", ",", "(", "i32", "(", "EXTRACT_SUBREG", "(", "VEXTUWLX", "(", "RLWINM8", "$", "Idx", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]

LLVM

AArch64

TD

stmt_completion

CPU

622,258

[ "<", "<NUM_LIT>", ">", ";" ]

[ "def", "NotDestructive", ":", "DestructiveInstTypeEnum" ]

LLVM

ARM

CPP

next_suggestion

CPU

622,259

[ "}" ]

[ "if", "(", "Constants", "[", "i", "]", ".", "isMachineConstantPoolEntry", "(", ")", "&&", "(", "Constants", "[", "i", "]", ".", "getAlignment", "(", ")", "&", "AlignMask", ")", "==", "<NUM_LIT>", ")", "{", "ARMConstantPoolValue", "*", "CPV", "=", "(", "ARMConstantPoolValue", "*", ")", "Constants", "[", "i", "]", ".", "Val", ".", "MachineCPVal", ";", "ARMConstantPoolSymbol", "*", "APS", "=", "dyn_cast", "<", "ARMConstantPoolSymbol", ">", "(", "CPV", ")", ";", "if", "(", "!", "APS", ")", "continue", ";", "if", "(", "APS", "->", "S", "==", "S", "&&", "equals", "(", "APS", ")", ")", "return", "i", ";", "}", "}", "return", "-", "<NUM_LIT>", ";" ]

GCC

arm

CPP

stmt_completion

CPU

622,260

[ "_", "_", "a", ";" ]

[ "vreinterpretq_s64_s16", "(", "int16x8_t", "_", "_", "a", ")", "{", "return", "(", "int64x2_t", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

622,261

[ "return", "SDValue", "(", ")", ";" ]

[ "SDValue", "N01Elt", "=", "N01", ".", "getOperand", "(", "i", ")", ";", "SDValue", "N10Elt", "=", "N10", ".", "getOperand", "(", "i", ")", ";", "SDValue", "N11Elt", "=", "N11", ".", "getOperand", "(", "i", ")", ";", "if", "(", "N00Elt", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "EXTRACT_VECTOR_ELT", "||", "N01Elt", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "EXTRACT_VECTOR_ELT", "||", "N10Elt", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "EXTRACT_VECTOR_ELT", "||", "N11Elt", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "EXTRACT_VECTOR_ELT", ")", "return", "SDValue", "(", ")", ";", "auto", "*", "ConstN00Elt", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N00Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "*", "ConstN01Elt", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N01Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "*", "ConstN10Elt", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N10Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "*", "ConstN11Elt", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N11Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "ConstN00Elt", "||", "!", "ConstN01Elt", "||", "!", "ConstN10Elt", "||", "!", "ConstN11Elt", ")", "return", "SDValue", "(", ")", ";", "unsigned", "IdxN00", "=", "ConstN00Elt", "->", "getZExtValue", "(", ")", ";", "unsigned", "IdxN01", "=", "ConstN01Elt", "->", "getZExtValue", "(", ")", ";", "unsigned", "IdxN10", "=", "ConstN10Elt", "->", "getZExtValue", "(", ")", ";", "unsigned", "IdxN11", "=", "ConstN11Elt", "->", "getZExtValue", "(", ")", ";", "if", "(", "IdxN00", ">", "IdxN10", ")", "{", "std", "::", "swap", "(", "IdxN00", ",", "IdxN10", ")", ";", "std", "::", "swap", "(", "IdxN01", ",", "IdxN11", ")", ";", "}", "if", "(", "IdxN00", "!=", "<NUM_LIT>", "*", "i", "||", "IdxN10", "!=", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "||", "IdxN01", "!=", "<NUM_LIT>", "*", "i", "||", "IdxN11", "!=", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N00In", "=", "N00Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N01In", "=", "N01Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N10In", "=", "N10Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N11In", "=", "N11Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "In0", ")", "{", "In0", "=", "N00In", ";", "In1", "=", "N01In", ";", "if", "(", "In0", ".", "getValueSizeInBits", "(", ")", "<", "VT", ".", "getSizeInBits", "(", ")", "||", "In1", ".", "getValueSizeInBits", "(", ")", "<", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "In0", "!=", "N00In", ")", "std", "::", "swap", "(", "N00In", ",", "N01In", ")", ";", "if", "(", "In0", "!=", "N10In", ")", "std", "::", "swap", "(", "N10In", ",", "N11In", ")", ";", "if", "(", "In0", "!=", "N00In", "||", "In1", "!=", "N01In", "||", "In0", "!=", "N10In", "||", "In1", "!=", "N11In", ")" ]

GCC

powerpcspe

CPP

next_suggestion

CPU

622,262

[ "}" ]

[ "mask", "=", "(", "vec_char16", ")", "(", "vec_perm", "(", "in", ",", "in", ",", "(", "(", "vec_uchar16", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ")", ";", "return", "(", "(", "qword", ")", "(", "vec_sra", "(", "vec_sl", "(", "mask", ",", "(", "(", "vec_uchar16", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ",", "vec_splat_u8", "(", "<NUM_LIT>", ")", ")", ")", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

622,263

[ "}" ]

[ "bool", "SITargetLowering", "::", "isFPExtFoldable", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Opcode", ",", "LLT", "DestTy", ",", "LLT", "SrcTy", ")", "const", "{", "return", "(", "(", "Opcode", "==", "TargetOpcode", "::", "G_FMAD", "&&", "Subtarget", "->", "hasMadMixInsts", "(", ")", ")", "||", "(", "Opcode", "==", "TargetOpcode", "::", "G_FMA", "&&", "Subtarget", "->", "hasFmaMixInsts", "(", ")", ")", ")", "&&", "DestTy", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "SrcTy", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "!", "hasFP32Denormals", "(", "*", "MI", ".", "getMF", "(", ")", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,264

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "Vyyyy32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vyyyy32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

arm

CPP

stmt_completion

CPU

622,265

[ "_", "c", ",", "_", "_", "imm", ")", ";" ]

[ "_", "_", "arm_viwdupq_n_u32", "(", "uint32_t", "_", "_", "a", ",", "uint32_t", "_", "_", "b", ",", "const", "int", "_", "_", "imm", ")", "{", "uint64_t", "_", "_", "c", "=", "(", "(", "uint64_t", ")", "_", "_", "b", ")", "<<", "<NUM_LIT>", ";", "return", "_", "_", "builtin_mve_viwdupq_n_uv4si", "(", "_", "_", "a", ",", "_" ]

LLVM

Mips

CPP

stmt_completion

CPU

622,266

[ "TM", ")", ")", ";" ]

[ "void", "MipsPassConfig", "::", "addPreEmitPass", "(", ")", "{", "MipsTargetMachine", "&", "TM", "=", "getMipsTargetMachine", "(", ")", ";", "addPass", "(", "createMipsDelaySlotFillerPass", "(", "TM", ")", ")", ";", "addPass", "(", "createMipsLongBranchPass", "(" ]

LLVM

SystemZ

CPP

code_generation

CPU

622,267

[ "int", "SystemZTTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "BitSize", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "BitSize", "==", "<NUM_LIT>", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "BitSize", ">", "<NUM_LIT>", ")", "return", "TTI", "::", "TCC_Free", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "TTI", "::", "TCC_Free", ";", "case", "Instruction", "::", "GetElementPtr", ":", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", "*", "TTI", "::", "TCC_Basic", ";", "return", "TTI", "::", "TCC_Free", ";", "case", "Instruction", "::", "Store", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "BitSize", "==", "<NUM_LIT>", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "break", ";", "case", "Instruction", "::", "ICmp", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getZExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "break", ";", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Sub", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getZExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "-", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "break", ";", "case", "Instruction", "::", "Mul", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "break", ";", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getZExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "(", "Imm", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "break", ";", "case", "Instruction", "::", "And", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "BitSize", "<=", "<NUM_LIT>", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "~", "Imm", ".", "getZExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "(", "Imm", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "TTI", "::", "TCC_Free", ";", "const", "SystemZInstrInfo", "*", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "unsigned", "Start", ",", "End", ";", "if", "(", "TII", "->", "isRxSBGMask", "(", "Imm", ".", "getZExtValue", "(", ")", ",", "BitSize", ",", "Start", ",", "End", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "break", ";", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "TTI", "::", "TCC_Free", ";", "break", ";", "case", "Instruction", "::", "UDiv", ":", "case", "Instruction", "::", "SDiv", ":", "case", "Instruction", "::", "URem", ":", "case", "Instruction", "::", "SRem", ":", "case", "Instruction", "::", "Trunc", ":", "case", "Instruction", "::", "ZExt", ":", "case", "Instruction", "::", "SExt", ":", "case", "Instruction", "::", "IntToPtr", ":", "case", "Instruction", "::", "PtrToInt", ":", "case", "Instruction", "::", "BitCast", ":", "case", "Instruction", "::", "PHI", ":", "case", "Instruction", "::", "Call", ":", "case", "Instruction", "::", "Select", ":", "case", "Instruction", "::", "Ret", ":", "case", "Instruction", "::", "Load", ":", "break", ";", "}", "return", "SystemZTTIImpl", "::", "getIntImmCost", "(", "Imm", ",", "Ty", ")", ";", "}" ]

[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]

LLVM

Hexagon

CPP

stmt_completion

DSP

622,268

[ "unsigned", "N", ")", "const", "{" ]

[ "void", "adds11_1ExtOperands", "(", "MCInst", "&", "Inst", "," ]

LLVM

Mips

CPP

program_repair

CPU

622,269

[ "<FIXS>", "}", "<FIXE>" ]

[ "static", "char", "ID", ";", "}", ";", "char", "Filler", "::", "ID", "=", "<NUM_LIT>", ";", "<BUGS>", "}", "<BUGE>", "static", "bool", "hasUnoccupiedSlot", "(", "const", "MachineInstr", "*", "MI", ")", "{", "return", "MI", "->", "hasDelaySlot", "(", ")", "&&", "!", "MI", "->", "isBundledWithSucc", "(", ")", ";" ]

GCC

arm

CPP

next_suggestion

CPU

622,270

[ "return", "name", ";" ]

[ "const", "char", "*", "arm_strip_name_encoding", "(", "const", "char", "*", "name", ")", "{", "int", "skip", ";", "while", "(", "(", "skip", "=", "arm_get_strip_length", "(", "*", "name", ")", ")", ")", "name", "+=", "skip", ";" ]

LLVM

ARM64

TD

stmt_completion

CPU

622,271

[ "LDURHi", "am_unscaled16", ":", "$", "addr", ")", ",", "hsub", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "f32", "(", "uint_to_fp", "(", "i32", "(", "zextloadi16", "am_unscaled16", ":", "$", "addr", ")", ")", ")", ")", ",", "(", "UCVTFv1i32", "(", "INSERT_SUBREG", "(", "f32", "(", "IMPLICIT_DEF", ")", ")", ",", "(" ]

GCC

i386

CPP

stmt_completion

CPU

622,272

[ "_", "_", "A", ")", ";" ]

[ "return", "_", "_", "builtin_ia32_vcvtuqq2ph256_mask", "(", "(", "_", "_", "v4di", ")", "_", "_", "B", ",", "_", "mm_setzero_ph", "(", ")", "," ]

LLVM

ARM

CPP

next_suggestion

CPU

622,273

[ "else", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "<STR_LIT>", "nop", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "movs", "<STR_LIT>", ";" ]

[ "if", "(", "Mnemonic", "==", "<STR_LIT>", "bkpt", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "cbnz", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "setend", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "cps", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "it", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "cbz", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "trap", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "hlt", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "udf", "<STR_LIT>", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", "crc32", "<STR_LIT>", ")", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", "cps", "<STR_LIT>", ")", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", "vsel", "<STR_LIT>", ")", "||", "Mnemonic", "==", "<STR_LIT>", "vmaxnm", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vminnm", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vcvta", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vcvtn", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vcvtp", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vcvtm", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vrinta", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vrintn", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vrintp", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vrintm", "<STR_LIT>", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", "aes", "<STR_LIT>", ")", "||", "Mnemonic", "==", "<STR_LIT>", "hvc", "<STR_LIT>", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", "sha1", "<STR_LIT>", ")", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", "sha256", "<STR_LIT>", ")", "||", "(", "FullInst", ".", "startswith", "(", "<STR_LIT>", "vmull", "<STR_LIT>", ")", "&&", "FullInst", ".", "endswith", "(", "<STR_LIT>", ".p64", "<STR_LIT>", ")", ")", ")", "{", "CanAcceptPredicationCode", "=", "false", ";", "}", "else", "if", "(", "!", "isThumb", "(", ")", ")", "{", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "<STR_LIT>", "cdp2", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "clrex", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "mcr2", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "mcrr2", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "mrc2", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "mrrc2", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "dmb", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "dsb", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "isb", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "pld", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "pli", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "pldw", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "ldc2", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "ldc2l", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "stc2", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "stc2l", "<STR_LIT>", "&&", "!", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", "rfe", "<STR_LIT>", ")", "&&", "!", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", "srs", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{", "if", "(", "hasV6MOps", "(", ")", ")", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "<STR_LIT>", "movs", "<STR_LIT>", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

622,274

[ "Stores", ".", "push_back", "(", "Store", ")", ";" ]

[ "unsigned", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "FromEltVT", "==", "MVT", "::", "i32", "&&", "(", "ToEltVT", "==", "MVT", "::", "i16", "||", "ToEltVT", "==", "MVT", "::", "i8", ")", ")", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "FromEltVT", "==", "MVT", "::", "i16", "&&", "ToEltVT", "==", "MVT", "::", "i8", ")", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "FromEltVT", "==", "MVT", "::", "f32", "&&", "ToEltVT", "==", "MVT", "::", "f16", ")", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "NumElements", "==", "<NUM_LIT>", "||", "(", "FromEltVT", "!=", "MVT", "::", "f32", "&&", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "NumElements", ")", "||", "FromVT", ".", "getVectorNumElements", "(", ")", "%", "NumElements", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "auto", "isVMOVNOriginalMask", "=", "[", "&", "]", "(", "ArrayRef", "<", "int", ">", "M", ",", "bool", "rev", ")", "{", "unsigned", "NumElts", "=", "ToVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "!=", "M", ".", "size", "(", ")", ")", "return", "false", ";", "unsigned", "Off0", "=", "rev", "?", "NumElts", ":", "<NUM_LIT>", ";", "unsigned", "Off1", "=", "rev", "?", "<NUM_LIT>", ":", "NumElts", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "M", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "M", "[", "i", "]", "!=", "(", "int", ")", "(", "Off0", "+", "i", "/", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "M", "[", "i", "+", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "M", "[", "i", "+", "<NUM_LIT>", "]", "!=", "(", "int", ")", "(", "Off1", "+", "i", "/", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", ";", "if", "(", "auto", "*", "Shuffle", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "Trunc", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "isVMOVNOriginalMask", "(", "Shuffle", "->", "getMask", "(", ")", ",", "false", ")", "||", "isVMOVNOriginalMask", "(", "Shuffle", "->", "getMask", "(", ")", ",", "true", ")", ")", "return", "SDValue", "(", ")", ";", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "Ch", "=", "St", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "St", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "St", "->", "getAAInfo", "(", ")", ";", "EVT", "NewFromVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "FromEltVT", ",", "NumElements", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "ToEltVT", ".", "getSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Stores", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "FromVT", ".", "getVectorNumElements", "(", ")", "/", "NumElements", ";", "i", "++", ")", "{", "unsigned", "NewOffset", "=", "i", "*", "NumElements", "*", "ToEltVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "BasePtr", ",", "NewOffset", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "NewFromVT", ",", "Trunc", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "i", "*", "NumElements", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "if", "(", "ToEltVT", "==", "MVT", "::", "f16", ")", "{", "SDValue", "FPTrunc", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v8f16", ",", "DAG", ".", "getUNDEF", "(", "MVT", "::", "v8f16", ")", ",", "Extract", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v4i32", ",", "FPTrunc", ")", ";", "}", "SDValue", "Store", "=", "DAG", ".", "getTruncStore", "(", "Ch", ",", "DL", ",", "Extract", ",", "NewPtr", ",", "St", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "NewOffset", ")", ",", "NewToVT", ",", "Alignment", ".", "value", "(", ")", ",", "MMOFlags", ",", "AAInfo", ")", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

622,275

[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "and", "(" ]

LLVM

SPIRV

CPP

program_repair

Virtual ISA

622,276

[ "<FIXS>", "Register", "FuncReg", "=", "MAI", "->", "getFuncReg", "(", "CE", ")", ";", "<FIXE>" ]

[ "if", "(", "ConstantInt", "*", "Const", "=", "dyn_cast", "ConstantInt", ">", "(", "C", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Const", "->", "getZExtValue", "(", ")", ")", ")", ";", "}", "else", "if", "(", "auto", "*", "CE", "=", "dyn_cast", "Function", ">", "(", "C", ")", ")", "{", "<BUGS>", "Register", "FuncReg", "=", "MAI", "->", "getFuncReg", "(", "CE", "->", "getName", "(", ")", ".", "str", "(", ")", ")", ";", "<BUGE>", "assert", "(", "FuncReg", ".", "isValid", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "FuncReg", ")", ")", ";", "}" ]

GCC

mips

MD

next_suggestion

CPU

622,277

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

622,278

[ ";" ]

[ "def", "J4_cmpgt_f_jumpnv_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "IntRegs", ":", "$", "Rt32", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_9bfd761f", ",", "TypeNCJ", ">", ",", "Enc_c9a18e", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>" ]

LLVM

ARM

CPP

stmt_completion

CPU

622,279

[ "=", "Label", ";" ]

[ "void", "ARMTargetWinCOFFStreamer", "::", "emitARMWinCFIPrologEnd", "(", "bool", "Fragment", ")", "{", "auto", "&", "S", "=", "getStreamer", "(", ")", ";", "WinEH", "::", "FrameInfo", "*", "CurFrame", "=", "S", ".", "EnsureValidWinFrameInfo", "(", "SMLoc", "(", ")", ")", ";", "if", "(", "!", "CurFrame", ")", "return", ";", "MCSymbol", "*", "Label", "=", "S", ".", "emitCFILabel", "(", ")", ";", "CurFrame", "->", "PrologEnd" ]

LLVM

VE

CPP

next_suggestion

CPU

622,280

[ "}" ]

[ "bool", "enableVPU", "(", ")", "const", "{", "return", "getST", "(", ")", "->", "enableVPU", "(", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

622,281

[ "raw_svector_ostream", "(", "Name", ")", "<<", "DL", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "JTI", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'", "_", "'", "<<", "uid", "<<", "'", "_", "'", "<<", "uid2", ";" ]

[ "const", "DataLayout", "*", "DL", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "Name", ";" ]

LLVM

X86

CPP

program_repair

CPU

622,282

[ "<FIXS>", "Register", "BasePtr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>", "<FIXS>", "Register", "NewDestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>" ]

[ "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "X86", "::", "NoRegister", ")", "return", "false", ";", "<BUGS>", "unsigned", "BasePtr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "if", "(", "Opc", "==", "X86", "::", "LEA64_32r", ")", "BasePtr", "=", "getX86SubSuperRegister", "(", "BasePtr", ",", "<NUM_LIT>", ")", ";", "<BUGS>", "unsigned", "NewDestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "const", "X86InstrInfo", "*", "TII", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "X86Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TII", "->", "copyPhysReg", "(", "*", "MI", ".", "getParent", "(", ")", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "NewDestReg", ",", "BasePtr", "," ]

GCC

mips

CPP

stmt_completion

CPU

622,283

[ "<NUM_LIT>", ")", "{" ]

[ "static", "void", "mips_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "HOST_WIDE_INT", "size", ")", "{", "if", "(", "TARGET_MIPS16", ")", "sorry", "(", "<STR_LIT>", "-fstack-check=specific not implemented for MIPS16", "<STR_LIT>", ")", ";", "if", "(", "first", "+", "size", "<=", "<NUM_LIT>", ")", "{", "HOST_WIDE_INT", "i", ";", "for", "(", "i", "=", "PROBE_INTERVAL", ";", "i", "<", "size", ";", "i", "+=", "PROBE_INTERVAL", ")", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "(", "first", "+", "i", ")", ")", ")", ";", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "(", "first", "+", "size", ")", ")", ")", ";", "}", "else", "{", "HOST_WIDE_INT", "rounded_size", ";", "rtx", "r3", "=", "MIPS_PROLOGUE_TEMP", "(", "Pmode", ")", ";", "rtx", "r12", "=", "MIPS_PROLOGUE_TEMP2", "(", "Pmode", ")", ";", "gcc_assert", "(", "first", "<=", "<NUM_LIT>", ")", ";", "rounded_size", "=", "size", "&", "-", "PROBE_INTERVAL", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "r3", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "first", ")", ")", ")", ";", "if", "(", "rounded_size", ">" ]

GCC

i386

CPP

stmt_completion

CPU

622,284

[ "_", "A", ",", "(", "_", "_", "v16qi", ")", "_", "_", "O", ",", "_", "_", "M", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_cvtepi16_epi8", "(", "_", "_", "m128i", "_", "_", "O", ",", "_", "_", "mmask8", "_", "_", "M", ",", "_", "_", "m128i", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_pmovwb128_mask", "(", "(", "_", "_", "v8hi", ")", "_" ]

GCC

aarch64

MD

stmt_completion

CPU

622,285

[ ")" ]

[ "(", "UNSPEC_PACIA1716", "<STR_LIT>", ")", "(", "UNSPEC_PACIB1716", "<STR_LIT>", ")", "(", "UNSPEC_AUTIASP", "<STR_LIT>", ")", "(", "UNSPEC_AUTIBSP", "<STR_LIT>", ")", "(", "UNSPEC_AUTIA1716", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,286

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

X86

TD

program_repair

CPU

622,287

[ "<FIXS>", "<FIXE>", "<FIXS>", "(", "ineg", "(", "i8", "(", "atomic_load_8", "addr", ":", "$", "dst", ")", ")", ")", ",", "(", "ineg", "(", "i16", "(", "atomic_load_16", "addr", ":", "$", "dst", ")", ")", ")", ",", "(", "ineg", "(", "i32", "(", "atomic_load_32", "addr", ":", "$", "dst", ")", ")", ")", ",", "(", "ineg", "(", "i64", "(", "atomic_load_64", "addr", ":", "$", "dst", ")", ")", ")", ">", ";", "<FIXE>", "<FIXS>", "(", "not", "(", "i8", "(", "atomic_load_8", "addr", ":", "$", "dst", ")", ")", ")", ",", "(", "not", "(", "i16", "(", "atomic_load_16", "addr", ":", "$", "dst", ")", ")", ")", ",", "(", "not", "(", "i32", "(", "atomic_load_32", "addr", ":", "$", "dst", ")", ")", ")", ",", "(", "not", "(", "i64", "(", "atomic_load_64", "addr", ":", "$", "dst", ")", ")", ")", ">", ";", "<FIXE>" ]

[ "(", "add", "(", "atomic_load_32", "addr", ":", "$", "dst", ")", ",", "(", "i32", "-", "<NUM_LIT>", ")", ")", ",", "(", "add", "(", "atomic_load_64", "addr", ":", "$", "dst", ")", ",", "(", "i64", "-", "<NUM_LIT>", ")", ")", ">", ";", "}", "<BUGS>", "<BUGE>", "let", "SchedRW", "=", "[", "WriteMicrocoded", "]", "in", "{", "def", "RELEASE_MOV8mi", ":", "I", "<NUM_LIT>", ",", "Pseudo", ",", "(", "outs", ")", ",", "(", "ins", "i8mem", ":", "$", "dst", ",", "i8imm", ":", "$", "src", ")", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,288

[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

622,289

[ ":", "$", "Zm", ")", ",", "<NUM_LIT>", ">", ";" ]

[ "def", ":", "InstAlias", "<", "asm", "#", "<STR_LIT>", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", ")", "ZPR64", ":", "$", "Zt", ",", "PPR3bAny", ":", "$", "Pg", ",", "GPR64sp", ":", "$", "Rn", ",", "zprext" ]

GCC

i386

CPP

next_suggestion

CPU

622,290

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_srav_epi32", "(", "_", "_", "m512i", "_", "_", "W", ",", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m512i", "_", "_", "X", ",", "_", "_", "m512i", "_", "_", "Y", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_psrav16si_mask", "(", "(", "_", "_", "v16si", ")", "_", "_", "X", ",", "(", "_", "_", "v16si", ")", "_", "_", "Y", ",", "(", "_", "_", "v16si", ")", "_", "_", "W", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]

LLVM

X86

TD

program_repair

CPU

622,291

[ "<FIXS>", "]", ",", "IIC_BT_MI", ">", ",", "OpSize16", ",", "TB", ";", "<FIXE>" ]

[ "def", "BT32mi8", ":", "Ii8", "<NUM_LIT>", ",", "MRM4m", ",", "(", "outs", ")", ",", "(", "ins", "i32mem", ":", "$", "src1", ",", "i32i8imm", ":", "$", "src2", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "EFLAGS", ",", "(", "X86bt", "(", "loadi32", "addr", ":", "$", "src1", ")", ",", "i32immSExt8", ":", "$", "src2", ")", ")", "<BUGS>", "]", ",", "IIC_BT_MI", ">", ",", "TB", ";", "<BUGE>", "def", "BT64mi8", ":", "RIi8", "<NUM_LIT>", ",", "MRM4m", ",", "(", "outs", ")", ",", "(", "ins", "i64mem", ":", "$", "src1", ",", "i64i8imm", ":", "$", "src2", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "EFLAGS", ",", "(", "X86bt", "(", "loadi64", "addr", ":", "$", "src1", ")", "," ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

622,292

[ "Size", "==", "<NUM_LIT>", ")", ";" ]

[ "const", "MCExpr", "*", "AMDGPUMCInstLower", "::", "getLongBranchBlockExpr", "(", "const", "MachineBasicBlock", "&", "SrcBB", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "const", "MCExpr", "*", "DestBBSym", "=", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "Ctx", ")", ";", "const", "MCExpr", "*", "SrcBBSym", "=", "MCSymbolRefExpr", "::", "create", "(", "SrcBB", ".", "getSymbol", "(", ")", ",", "Ctx", ")", ";", "assert", "(", "skipDebugInstructionsForward", "(", "SrcBB", ".", "begin", "(", ")", ",", "SrcBB", ".", "end", "(", ")", ")", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_GETPC_B64", "&&", "ST", ".", "getInstrInfo", "(", ")", "->", "get", "(", "AMDGPU", "::", "S_GETPC_B64", ")", "." ]

LLVM

CSKY

CPP

stmt_completion

CPU

622,293

[ "::", "Add", ";" ]

[ "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "RBrac", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", "expected ']'", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Expr", ",", "S", ",", "E", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "AsmToken", "Tok", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ";", "StringRef", "Identifier", ";", "if", "(", "getParser", "(", ")", ".", "parseIdentifier", "(", "Identifier", ")", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", "unknown identifier", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "getInlineAsmLabel", "(", "Identifier", ")", ";", "if", "(", "!", "Sym", ")", "Sym", "=", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Identifier", ")", ";", "if", "(", "Sym", "->", "isVariable", "(", ")", ")", "{", "const", "MCExpr", "*", "V", "=", "Sym", "->", "getVariableValue", "(", "false", ")", ";", "if", "(", "!", "isa", "<", "MCSymbolRefExpr", ">", "(", "V", ")", ")", "{", "getLexer", "(", ")", ".", "UnLex", "(", "Tok", ")", ";", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", "unknown symbol", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Res", "=", "V", ";", "}", "else", "{", "Res", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "getContext", "(", ")", ")", ";", "}", "MCBinaryExpr", "::", "Opcode", "Opcode", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", "unknown symbol", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "case", "AsmToken", "::", "RBrac", ":", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Res", ",", "S", ",", "E", ")", ")", ";", "return", "MatchOperand_Success", ";", "case", "AsmToken", "::", "Plus", ":", "Opcode", "=", "MCBinaryExpr" ]

LLVM

R600

CPP

stmt_completion

GPU

622,294

[ "(", ")", ";" ]

[ "MachineRegisterInfo", "&", "MRI", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MI", ",", "BB", ")", ";", "case", "AMDGPU", "::", "BRANCH", ":", "return", "BB", ";", "case", "AMDGPU", "::", "SI_ADDR64_RSRC", ":", "{", "unsigned", "SuperReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SubRegLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_64RegClass", ")", ";", "unsigned", "SubRegHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_64RegClass", ")", ";", "unsigned", "SubRegHiHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "unsigned", "SubRegHiLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOV_B64", ")", ",", "SubRegLo", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "SubRegHiLo", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "SubRegHiHi", ")", ".", "addImm", "(", "AMDGPU", "::", "RSRC_DATA_FORMAT", ">>", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "REG_SEQUENCE", ")", ",", "SubRegHi", ")", ".", "addReg", "(", "SubRegHiLo", ")", ".", "addImm", "(", "AMDGPU", "::", "sub0", ")", ".", "addReg", "(", "SubRegHiHi", ")", ".", "addImm", "(", "AMDGPU", "::", "sub1", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "REG_SEQUENCE", ")", ",", "SuperReg", ")", ".", "addReg", "(", "SubRegLo", ")", ".", "addImm", "(", "AMDGPU", "::", "sub0_sub1", ")", ".", "addReg", "(", "SubRegHi", ")", ".", "addImm", "(", "AMDGPU", "::", "sub2_sub3", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "V_SUB_F64", ":", "{", "unsigned", "DestReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_ADD_F64", ")", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "SI_RegisterStorePseudo", ":", "{", "MachineRegisterInfo", "&", "MRI", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_64RegClass", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "I", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "SI_RegisterStore", ")", ",", "Reg", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "FCLAMP_SI", ":", "{", "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc" ]

GCC

arm

CPP

stmt_completion

CPU

622,295

[ ")", "_", "_", "b", ")", ";" ]

[ "vpadalq_u16", "(", "uint32x4_t", "_", "_", "a", ",", "uint16x8_t", "_", "_", "b", ")", "{", "return", "(", "uint32x4_t", ")", "_", "_", "builtin_neon_vpadaluv8hi", "(", "(", "int32x4_t", ")", "_", "_", "a", ",", "(", "int16x8_t" ]

LLVM

Hexagon

TD

stmt_completion

DSP

622,296

[ "=", "<NUM_LIT>", ";" ]

[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign" ]

LLVM

Hexagon

TD

stmt_completion

DSP

622,297

[ "<NUM_LIT>", ";" ]

[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=" ]

GCC

arm

CPP

next_suggestion

CPU

622,298

[ "}" ]

[ "_", "_", "builtin_mve_vstrwq_scatter_base_wb_sv4si", "(", "*", "_", "_", "addr", ",", "_", "_", "offset", ",", "_", "_", "value", ")", ";", "_", "_", "builtin_mve_vstrwq_scatter_base_wb_add_sv4si", "(", "*", "_", "_", "addr", ",", "_", "_", "offset", ",", "*", "_", "_", "addr", ")", ";" ]

LLVM

SystemZ

CPP

program_repair

CPU

622,299

[ "<FIXS>", "return", "<STR_LIT>", "::", "<STR_LIT>", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";", "<FIXE>" ]

[ "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", "Invalid kind!", "<STR_LIT>", ")", ";", "<BUGS>", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";", "<BUGE>", "}", "bool", "SystemZMCAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "," ]