docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	X86	CPP	next_suggestion	CPU	622,300	[ "unsigned", "ShiftVal", "=", "SplatVal", ".", "countTrailingOnes", "(", ")", ";" ]	[ "if", "(", "isBitwiseNot", "(", "Op0", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "SupportedVectorShiftWithImm", "(", "VT0", ".", "getSimpleVT", "(", ")", ",", "Subtarget", ",", "ISD", "::", "SRL", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "EltBitWidth", "=", "VT0", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltBitWidth", "!=", "DAG", ".", "ComputeNumSignBits", "(", "Op0", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";" ]
GCC	arm	CPP	next_suggestion	CPU	622,301	[ "}" ]	[ "vreinterpretq_f32_u8", "(", "uint8x16_t", "_", "_", "a", ")", "{", "return", "(", "float32x4_t", ")", "_", "_", "a", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	622,302	[ "VQRDMLSHslv8i16", "(", "v8i16", "QPR", ":", "$", "src1", ")", ",", "(", "v8i16", "QPR", ":", "$", "src2", ")", ",", "(", "v4i16", "(", "EXTRACT_SUBREG", "QPR", ":", "$", "src3", ",", "(", "DSubReg_i16_reg", "imm", ":", "$", "lane", ")", ")", ")", ",", "(", "SubReg_i16_lane", "imm", ":", "$", "lane", ")", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v8i16", "(", "int_arm_neon_vqsubs", "(", "v8i16", "QPR", ":", "$", "src1", ")", ",", "(", "v8i16", "(", "int_arm_neon_vqrdmulh", "(", "v8i16", "QPR", ":", "$", "src2", ")", ",", "(", "v8i16", "(", "NEONvduplane", "(", "v8i16", "QPR", ":", "$", "src3", ")", ",", "imm", ":", "$", "lane", ")", ")", ")", ")", ")", ")", ",", "(", "v8i16", "(" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,303	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "def", "L2_loadbzw4_pi", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "s4_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_44d3da28", ",", "TypeLD", ">", ",", "Enc_71f1b4", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	622,304	[ "<STR_LIT>", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
GCC	v850	CPP	next_suggestion	MPU	622,305	[ "}" ]	[ "int", "flags", ";", "if", "(", "v850_get_data_area", "(", "decl", ")", "==", "DATA_AREA_NORMAL", ")", "{", "if", "(", "DECL_SECTION_NAME", "(", "decl", ")", ")", "{", "const", "char", "*", "name", "=", "DECL_SECTION_NAME", "(", "decl", ")", ";", "if", "(", "streq", "(", "name", ",", "<STR_LIT>", ".zdata", "<STR_LIT>", ")", "\|\|", "streq", "(", "name", ",", "<STR_LIT>", ".zbss", "<STR_LIT>", ")", ")", "v850_set_data_area", "(", "decl", ",", "DATA_AREA_ZDA", ")", ";", "else", "if", "(", "streq", "(", "name", ",", "<STR_LIT>", ".sdata", "<STR_LIT>", ")", "\|\|", "streq", "(", "name", ",", "<STR_LIT>", ".sbss", "<STR_LIT>", ")", ")", "v850_set_data_area", "(", "decl", ",", "DATA_AREA_SDA", ")", ";", "else", "if", "(", "streq", "(", "name", ",", "<STR_LIT>", ".tdata", "<STR_LIT>", ")", ")", "v850_set_data_area", "(", "decl", ",", "DATA_AREA_TDA", ")", ";" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	622,306	[ "f64", ":" ]	[ "Address", "Addr", ";", "if", "(", "!", "computeAddress", "(", "Load", "->", "getPointerOperand", "(", ")", ",", "Addr", ")", ")", "return", "false", ";", "unsigned", "Opc", ";", "const", "TargetRegisterClass", "*", "RC", ";", "bool", "A64", "=", "Subtarget", "->", "hasAddr64", "(", ")", ";", "switch", "(", "getSimpleType", "(", "Load", "->", "getType", "(", ")", ")", ")", "{", "case", "MVT", "::", "i1", ":", "case", "MVT", "::", "i8", ":", "Opc", "=", "A64", "?", "WebAssembly", "::", "LOAD8_U_I32_A64", ":", "WebAssembly", "::", "LOAD8_U_I32_A32", ";", "RC", "=", "&", "WebAssembly", "::", "I32RegClass", ";", "break", ";", "case", "MVT", "::", "i16", ":", "Opc", "=", "A64", "?", "WebAssembly", "::", "LOAD16_U_I32_A64", ":", "WebAssembly", "::", "LOAD16_U_I32_A32", ";", "RC", "=", "&", "WebAssembly", "::", "I32RegClass", ";", "break", ";", "case", "MVT", "::", "i32", ":", "Opc", "=", "A64", "?", "WebAssembly", "::", "LOAD_I32_A64", ":", "WebAssembly", "::", "LOAD_I32_A32", ";", "RC", "=", "&", "WebAssembly", "::", "I32RegClass", ";", "break", ";", "case", "MVT", "::", "i64", ":", "Opc", "=", "A64", "?", "WebAssembly", "::", "LOAD_I64_A64", ":", "WebAssembly", "::", "LOAD_I64_A32", ";", "RC", "=", "&", "WebAssembly", "::", "I64RegClass", ";", "break", ";", "case", "MVT", "::", "f32", ":", "Opc", "=", "A64", "?", "WebAssembly", "::", "LOAD_F32_A64", ":", "WebAssembly", "::", "LOAD_F32_A32", ";", "RC", "=", "&", "WebAssembly", "::", "F32RegClass", ";", "break", ";", "case", "MVT", "::" ]
GCC	arm	MD	next_suggestion	CPU	622,307	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
GCC	alpha	CPP	stmt_completion	MPU	622,308	[ ";" ]	[ "start_sequence", "(", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "noperands", ";", "++", "i", ")", "{", "switch", "(", "GET_MODE", "(", "operands", "[", "i", "]", ")", ")", "{", "case", "TFmode", ":", "reg", "=", "gen_rtx_REG", "(", "TFmode", ",", "regno", ")", ";", "regno", "+=", "<NUM_LIT>", ";", "break", ";", "case", "DFmode", ":", "reg", "=", "gen_rtx_REG", "(", "DFmode", ",", "regno", "+", "<NUM_LIT>", ")", ";", "regno", "+=", "<NUM_LIT>", ";", "break", ";", "case", "VOIDmode", ":", "gcc_assert", "(", "CONST_INT_P", "(", "operands", "[", "i", "]", ")", ")", ";", "case", "DImode", ":", "reg", "=", "gen_rtx_REG", "(", "DImode", ",", "regno", ")", ";", "regno", "+=", "<NUM_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "emit_move_insn", "(", "reg", ",", "operands", "[", "i", "]", ")", ";", "use_reg", "(", "&", "usage", ",", "reg", ")", ";", "}", "switch", "(", "GET_MODE", "(", "target", ")", ")", "{", "case", "TFmode", ":", "reg", "=", "gen_rtx_REG", "(", "TFmode", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "DFmode", ":", "reg", "=", "gen_rtx_REG", "(", "DFmode", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "DImode", ":", "reg", "=", "gen_rtx_REG", "(", "DImode", ",", "<NUM_LIT>", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "tmp", "=", "gen_rtx_MEM", "(", "QImode", ",", "func", ")", ";", "tmp", "=", "emit_call_insn", "(", "GEN_CALL_VALUE", "(", "reg", ",", "tmp", ",", "const0_rtx", ",", "const0_rtx", ",", "const0_rtx", ")", ")", ";", "CALL_INSN_FUNCTION_USAGE", "(", "tmp", ")", "=", "usage", ";", "RTL_CONST_CALL_P", "(", "tmp", ")", "=", "<NUM_LIT>", ";", "tmp", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")" ]
LLVM	LoongArch	CPP	stmt_completion	CPU	622,309	[ "Result", ";" ]	[ "Type", "", "Tys", "[", "]", "=", "{", "AlignedAddr", "->", "getType", "(", ")", "}", ";", "Function", "", "LlwOpScwLoop", "=", "Intrinsic", "::", "getDeclaration", "(", "AI", "->", "getModule", "(", ")", ",", "getIntrinsicForMaskedAtomicRMWBinOp", "(", "GRLen", ",", "AI", "->", "getOperation", "(", ")", ")", ",", "Tys", ")", ";", "if", "(", "GRLen", "==", "<NUM_LIT>", ")", "{", "Incr", "=", "Builder", ".", "CreateSExt", "(", "Incr", ",", "Builder", ".", "getInt64Ty", "(", ")", ")", ";", "Mask", "=", "Builder", ".", "CreateSExt", "(", "Mask", ",", "Builder", ".", "getInt64Ty", "(", ")", ")", ";", "ShiftAmt", "=", "Builder", ".", "CreateSExt", "(", "ShiftAmt", ",", "Builder", ".", "getInt64Ty", "(", ")", ")", ";", "}", "Value", "", "Result", ";", "if", "(", "AI", "->", "getOperation", "(", ")", "==", "AtomicRMWInst", "::", "Min", "\|\|", "AI", "->", "getOperation", "(", ")", "==", "AtomicRMWInst", "::", "Max", ")", "{", "const", "DataLayout", "&", "DL", "=", "AI", "->", "getDataLayout", "(", ")", ";", "unsigned", "ValWidth", "=", "DL", ".", "getTypeStoreSizeInBits", "(", "AI", "->", "getValOperand", "(", ")", "->", "getType", "(", ")", ")", ";", "Value", "", "SextShamt", "=", "Builder", ".", "CreateSub", "(", "Builder", ".", "getIntN", "(", "GRLen", ",", "GRLen", "-", "ValWidth", ")", ",", "ShiftAmt", ")", ";", "Result", "=", "Builder", ".", "CreateCall", "(", "LlwOpScwLoop", ",", "{", "AlignedAddr", ",", "Incr", ",", "Mask", ",", "SextShamt", ",", "Ordering", "}", ")", ";", "}", "else", "{", "Result", "=", "Builder", ".", "CreateCall", "(", "LlwOpScwLoop", ",", "{", "AlignedAddr", ",", "Incr", ",", "Mask", ",", "Ordering", "}", ")", ";", "}", "if", "(", "GRLen", "==", "<NUM_LIT>", ")", "Result", "=", "Builder", ".", "CreateTrunc", "(", "Result", ",", "Builder", ".", "getInt32Ty", "(", ")", ")", ";", "return" ]
LLVM	ARM64	TD	stmt_completion	CPU	622,310	[ "]", ">", "{" ]	[ "def", "am_simdnoindex", ":", "Operand", "<", "i64", ">", ",", "ComplexPattern", "<", "i64", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[" ]
GCC	i386	MD	next_suggestion	CPU	622,311	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	X86	CPP	program_repair	CPU	622,312	[ "<FIXS>", "bool", "X86InstrInfo", "::", "getMemOpBaseRegImmOfs", "(", "MachineInstr", "&", "MemOp", ",", "unsigned", "&", "BaseReg", ",", "<FIXE>", "<FIXS>", "const", "MCInstrDesc", "&", "Desc", "=", "MemOp", ".", "getDesc", "(", ")", ";", "<FIXE>", "<FIXS>", "MachineOperand", "&", "BaseMO", "=", "MemOp", ".", "getOperand", "(", "MemRefBegin", "+", "X86", "::", "AddrBaseReg", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "MemOp", ".", "getOperand", "(", "MemRefBegin", "+", "X86", "::", "AddrScaleAmt", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "if", "(", "MemOp", ".", "getOperand", "(", "MemRefBegin", "+", "X86", "::", "AddrIndexReg", ")", ".", "getReg", "(", ")", "!=", "<FIXE>", "<FIXS>", "const", "MachineOperand", "&", "DispMO", "=", "MemOp", ".", "getOperand", "(", "MemRefBegin", "+", "X86", "::", "AddrDisp", ")", ";", "<FIXE>" ]	[ "}", "}", "<BUGS>", "bool", "X86InstrInfo", "::", "getMemOpBaseRegImmOfs", "(", "MachineInstr", "", "MemOp", ",", "unsigned", "&", "BaseReg", ",", "<BUGE>", "int64_t", "&", "Offset", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "<BUGS>", "const", "MCInstrDesc", "&", "Desc", "=", "MemOp", "->", "getDesc", "(", ")", ";", "<BUGE>", "int", "MemRefBegin", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Desc", ".", "TSFlags", ")", ";", "if", "(", "MemRefBegin", "<NUM_LIT>", ")", "return", "false", ";", "MemRefBegin", "+=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Desc", ")", ";", "<BUGS>", "MachineOperand", "&", "BaseMO", "=", "MemOp", "->", "getOperand", "(", "MemRefBegin", "+", "X86", "::", "AddrBaseReg", ")", ";", "<BUGE>", "if", "(", "!", "BaseMO", ".", "isReg", "(", ")", ")", "return", "false", ";", "BaseReg", "=", "BaseMO", ".", "getReg", "(", ")", ";", "<BUGS>", "if", "(", "MemOp", "->", "getOperand", "(", "MemRefBegin", "+", "X86", "::", "AddrScaleAmt", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "<BUGE>", "return", "false", ";", "<BUGS>", "if", "(", "MemOp", "->", "getOperand", "(", "MemRefBegin", "+", "X86", "::", "AddrIndexReg", ")", ".", "getReg", "(", ")", "!=", "<BUGE>", "X86", "::", "NoRegister", ")", "return", "false", ";", "<BUGS>", "const", "MachineOperand", "&", "DispMO", "=", "MemOp", "->", "getOperand", "(", "MemRefBegin", "+", "X86", "::", "AddrDisp", ")", ";", "<BUGE>", "if", "(", "!", "DispMO", ".", "isImm", "(", ")", ")" ]
LLVM	AMDGPU	CPP	code_generation	GPU	622,313	[ "AAAMDFlatWorkGroupSize", "&", "AAAMDFlatWorkGroupSize", "::", "createForPosition", "(", "const", "IRPosition", "&", "IRP", ",", "Attributor", "&", "A", ")", "{", "if", "(", "IRP", ".", "getPositionKind", "(", ")", "==", "IRPosition", "::", "IRP_FUNCTION", ")", "return", "*", "new", "(", "A", ".", "Allocator", ")", "AAAMDFlatWorkGroupSize", "(", "IRP", ",", "A", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "AAAMDFlatWorkGroupSize is only valid for function position", "<STR_LIT>", ")", ";", "}" ]	[ "Create", "an", "abstract", "attribute", "view", "for", "the", "position", "IRP", "." ]
GCC	xtensa	MD	next_suggestion	MPU	622,314	[ "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "]", "<STR_LIT>", "{", "return", "xtensa_emit_bit_branch", "(", "false", ",", "which_alternative", "=", "=", "<NUM_LIT>", ",", "operands", ")", "}", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")" ]
GCC	sh	CPP	stmt_completion	CPU	622,315	[ ";" ]	[ "else", "return", "<NUM_LIT>", ";", "}", "if", "(", "set", "==", "<NUM_LIT>", "&&", "reg_overlap_mentioned_p", "(", "reg", ",", "PATTERN", "(", "this_insn", ")", ")", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "retval", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "code", "==", "JUMP_INSN", ")", "return", "<NUM_LIT>", ";", "}", "set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "set", "&&", "reg_overlap_mentioned_p", "(", "reg", ",", "SET_SRC", "(", "set", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "set", "&&", "reg_overlap_mentioned_p", "(", "reg", ",", "SET_DEST", "(", "set", ")", ")", ")", "return", "GET_CODE", "(", "SET_DEST", "(", "set", ")", ")", "!=", "MEM", ";", "if", "(", "set", "==", "<NUM_LIT>", "&&", "reg_overlap_mentioned_p", "(", "reg", ",", "PATTERN", "(", "insn", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "code", "==", "CALL_INSN", "&&", "call_really_used_regs", "[", "REGNO", "(", "reg", ")", "]", ")", "return", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,316	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
GCC	aarch64	MD	stmt_completion	CPU	622,317	[ "]", ")" ]	[ "(", "define_mode_iterator", "ALLI", "[", "QI", "HI", "SI", "DI" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	622,318	[ "let", "OperandType", "=", "optype", ";" ]	[ "let", "OutOperandList", "=", "(", "outs", "Rdst", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "(", "ins", "Rsrc1", ":", "$", "op1", ",", "TPCImm", "<", "Isrc2", ">", ":", "$", "op2", ",", "DimMask", ":", "$", "mask", ",", "DataType", ":", "$", "optype", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "SPred", ":", "$", "pred", ")", ";", "let", "Itinerary", "=", "IIC_ScalarOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "mask", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";" ]
GCC	i386	MD	program_repair	CPU	622,319	[ "<FIXS>", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", "<FIXE>" ]	[ "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")" ]
GCC	rs6000	MD	stmt_completion	CPU	622,320	[ ")", ")", ")", "]" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "V2DF", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", ")", "]", ")", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>" ]
LLVM	ARM64	TD	next_suggestion	CPU	622,321	[ "}" ]	[ "def", "am_ldrlit", ":", "Operand", "<", "OtherVT", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "PCRelLabel19Operand", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	622,322	[ "case", "Mips", "::", "fixup_MICROMIPS_TLS_TPREL_LO16", ":" ]	[ "return", "false", ";", "case", "Mips", "::", "fixup_Mips_CALL_HI16", ":", "case", "Mips", "::", "fixup_Mips_CALL_LO16", ":", "case", "Mips", "::", "fixup_Mips_CALL16", ":", "case", "Mips", "::", "fixup_Mips_GOT", ":", "case", "Mips", "::", "fixup_Mips_GOT_PAGE", ":", "case", "Mips", "::", "fixup_Mips_GOT_OFST", ":", "case", "Mips", "::", "fixup_Mips_GOT_DISP", ":", "case", "Mips", "::", "fixup_Mips_GOT_HI16", ":", "case", "Mips", "::", "fixup_Mips_GOT_LO16", ":", "case", "Mips", "::", "fixup_Mips_GOTTPREL", ":", "case", "Mips", "::", "fixup_Mips_DTPREL_HI", ":", "case", "Mips", "::", "fixup_Mips_DTPREL_LO", ":", "case", "Mips", "::", "fixup_Mips_TLSGD", ":", "case", "Mips", "::", "fixup_Mips_TLSLDM", ":", "case", "Mips", "::", "fixup_Mips_TPREL_HI", ":", "case", "Mips", "::", "fixup_Mips_TPREL_LO", ":", "case", "Mips", "::", "fixup_Mips_JALR", ":", "case", "Mips", "::", "fixup_MICROMIPS_CALL16", ":", "case", "Mips", "::", "fixup_MICROMIPS_GOT_DISP", ":", "case", "Mips", "::", "fixup_MICROMIPS_GOT_PAGE", ":", "case", "Mips", "::", "fixup_MICROMIPS_GOT_OFST", ":", "case", "Mips", "::", "fixup_MICROMIPS_GOT16", ":", "case", "Mips", "::", "fixup_MICROMIPS_GOTTPREL", ":", "case", "Mips", "::", "fixup_MICROMIPS_TLS_DTPREL_HI16", ":", "case", "Mips", "::", "fixup_MICROMIPS_TLS_DTPREL_LO16", ":", "case", "Mips", "::", "fixup_MICROMIPS_TLS_GD", ":", "case", "Mips", "::", "fixup_MICROMIPS_TLS_LDM", ":", "case", "Mips", "::", "fixup_MICROMIPS_TLS_TPREL_HI16", ":" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,323	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]
LLVM	PowerPC	TD	stmt_completion	CPU	622,324	[ ",", "IIC_LdStLFD", ",", "[", "]", ">", ";" ]	[ "def", "LXSIWAX", ":", "XX1Form_memOp", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "vsfrc", ":", "$", "XT", ")", ",", "(", "ins", "memrr", ":", "$", "src", ")", ",", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	program_repair	GPU	622,325	[ "<FIXS>", "continue", ";", "<FIXE>" ]	[ "BlockWaitcntBracketsMap", "[", "pred", "]", ".", "get", "(", ")", ";", "bool", "Visited", "=", "BlockVisitedSet", ".", "find", "(", "pred", ")", "!=", "BlockVisitedSet", ".", "end", "(", ")", ";", "if", "(", "!", "Visited", "\|\|", "PredScoreBrackets", "->", "getWaitAtBeginning", "(", ")", ")", "{", "<BUGS>", "break", ";", "<BUGE>", "}", "for", "(", "enum", "InstCounterType", "T", "=", "VM_CNT", ";", "T", "NUM_INST_CNTS", ";", "T", "=", "(", "enum", "InstCounterType", ")", "(", "T", "+", "<NUM_LIT>", ")", ")", "{" ]
GCC	sh	MD	stmt_completion	CPU	622,326	[ ")" ]	[ "(", "define_automaton", "<STR_LIT>" ]
LLVM	AArch64	TD	stmt_completion	CPU	622,327	[ "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]	[ "def", ":", "ROSysReg", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	622,328	[ "let", "InOperandList", "=", "(", "ins", "Rsrc", ":", "$", "src", ",", "DataType", ":", "$", "optype", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "Pred", ":", "$", "pred", ")", ";" ]	[ "class", "VpuInst_MovType", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "Rdst", ",", "RegisterClass", "Rsrc", ",", "string", "asmstr", ",", "Operand", "Pred", ">", ":", "VectorInstShort", "<", "opc", ",", "asmstr", ">", "{", "let", "OutOperandList", "=", "(", "outs", "Rdst", ":", "$", "dest", ")", ";" ]
LLVM	Lanai	CPP	code_generation	CPU	622,329	[ "bool", "LanaiAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "if", "(", "(", "Count", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Count", ";", "i", "+=", "<NUM_LIT>", ")", "OS", ".", "write", "(", "<STR_LIT>", "\\x15\\0\\0\\0", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "return", "true", ";", "}" ]	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]
GCC	rs6000	CPP	program_repair	CPU	622,330	[ "<FIXS>", "frame_off", "+", "RS6000_TOC_SAVE_SLOT", ")", ")", ";", "<FIXE>" ]	[ "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "reg_mode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_frame_load", "(", "reg", ",", "frame_reg_rtx", ",", "<BUGS>", "frame_off", "+", "<NUM_LIT>", "*", "reg_size", ")", ")", ";", "<BUGE>", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", ";", "++", "i", ")" ]
LLVM	ARM64	TD	stmt_completion	CPU	622,331	[ "<STR_LIT>", ";" ]	[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=" ]
GCC	epiphany	CPP	stmt_completion	MPU	622,332	[ "dst", ",", "src", ")", ";" ]	[ "rtx", "src", "=", "simplify_gen_subreg", "(", "SImode", ",", "SET_SRC", "(", "set", ")", ",", "DImode", ",", "offset", ")", ";", "rtx", "dst", "=", "simplify_gen_subreg", "(", "SImode", ",", "SET_DEST", "(", "set", ")", ",", "DImode", ",", "offset", ")", ";", "set", "=", "gen_rtx_SET", "(" ]
GCC	s390	CPP	next_suggestion	MPU	622,333	[ "}" ]	[ "if", "(", "TARGET_DEBUG_ARG", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "va_arg: float type", "<STR_LIT>", ")", ";", "debug_tree", "(", "type", ")", ";", "}", "indirect_p", "=", "<NUM_LIT>", ";", "reg", "=", "fpr", ";", "n_reg", "=", "<NUM_LIT>", ";", "sav_ofs", "=", "<NUM_LIT>", "", "UNITS_PER_LONG", ";", "sav_scale", "=", "<NUM_LIT>", ";", "max_reg", "=", "FP_ARG_NUM_REG", "-", "n_reg", ";", "left_align_p", "=", "false", ";", "}", "else", "{", "if", "(", "TARGET_DEBUG_ARG", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "va_arg: other type", "<STR_LIT>", ")", ";", "debug_tree", "(", "type", ")", ";", "}", "indirect_p", "=", "<NUM_LIT>", ";", "reg", "=", "gpr", ";", "n_reg", "=", "(", "size", "+", "UNITS_PER_LONG", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_LONG", ";", "sav_ofs", "=", "<NUM_LIT>", "", "UNITS_PER_LONG", ";", "if", "(", "size", "<", "UNITS_PER_LONG", ")", "sav_ofs", "+=", "UNITS_PER_LONG", "-", "size", ";", "sav_scale", "=", "UNITS_PER_LONG", ";", "max_reg", "=", "GP_ARG_NUM_REG", "-", "n_reg", ";", "left_align_p", "=", "false", ";", "}", "if", "(", "reg", "!=", "NULL_TREE", ")", "{", "lab_false", "=", "create_artificial_label", "(", "UNKNOWN_LOCATION", ")", ";", "lab_over", "=", "create_artificial_label", "(", "UNKNOWN_LOCATION", ")", ";", "t", "=", "fold_convert", "(", "TREE_TYPE", "(", "reg", ")", ",", "size_int", "(", "max_reg", ")", ")", ";", "t", "=", "build2", "(", "GT_EXPR", ",", "boolean_type_node", ",", "reg", ",", "t", ")", ";", "u", "=", "build1", "(", "GOTO_EXPR", ",", "void_type_node", ",", "lab_false", ")", ";", "t", "=", "build3", "(", "COND_EXPR", ",", "void_type_node", ",", "t", ",", "u", ",", "NULL_TREE", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "t", "=", "fold_build_pointer_plus_hwi", "(", "sav", ",", "sav_ofs", ")", ";", "u", "=", "build2", "(", "MULT_EXPR", ",", "TREE_TYPE", "(", "reg", ")", ",", "reg", ",", "fold_convert", "(", "TREE_TYPE", "(", "reg", ")", ",", "size_int", "(", "sav_scale", ")", ")", ")", ";", "t", "=", "fold_build_pointer_plus", "(", "t", ",", "u", ")", ";", "gimplify_assign", "(", "addr", ",", "t", ",", "pre_p", ")", ";", "gimple_seq_add_stmt", "(", "pre_p", ",", "gimple_build_goto", "(", "lab_over", ")", ")", ";", "gimple_seq_add_stmt", "(", "pre_p", ",", "gimple_build_label", "(", "lab_false", ")", ")", ";", "}", "t", "=", "ovf", ";", "if", "(", "size", "<", "UNITS_PER_LONG", "&&", "!", "left_align_p", ")", "t", "=", "fold_build_pointer_plus_hwi", "(", "t", ",", "UNITS_PER_LONG", "-", "size", ")", ";", "gimplify_expr", "(", "&", "t", ",", "pre_p", ",", "NULL", ",", "is_gimple_val", ",", "fb_rvalue", ")", ";", "gimplify_assign", "(", "addr", ",", "t", ",", "pre_p", ")", ";", "if", "(", "size", "<", "UNITS_PER_LONG", "&&", "left_align_p", ")", "t", "=", "fold_build_pointer_plus_hwi", "(", "t", ",", "UNITS_PER_LONG", ")", ";", "else", "t", "=", "fold_build_pointer_plus_hwi", "(", "t", ",", "size", ")", ";", "gimplify_assign", "(", "ovf", ",", "t", ",", "pre_p", ")", ";", "if", "(", "reg", "!=", "NULL_TREE", ")", "gimple_seq_add_stmt", "(", "pre_p", ",", "gimple_build_label", "(", "lab_over", ")", ")", ";", "if", "(", "n_reg", ">", "<NUM_LIT>", ")", "{", "u", "=", "build2", "(", "PREINCREMENT_EXPR", ",", "TREE_TYPE", "(", "reg", ")", ",", "reg", ",", "fold_convert", "(", "TREE_TYPE", "(", "reg", ")", ",", "size_int", "(", "n_reg", ")", ")", ")", ";", "gimplify_and_add", "(", "u", ",", "pre_p", ")", ";", "}", "if", "(", "indirect_p", ")", "{", "t", "=", "build_pointer_type_for_mode", "(", "build_pointer_type", "(", "type", ")", ",", "ptr_mode", ",", "true", ")", ";", "addr", "=", "fold_convert", "(", "t", ",", "addr", ")", ";", "addr", "=", "build_va_arg_indirect_ref", "(", "addr", ")", ";", "}", "else", "{", "t", "=", "build_pointer_type_for_mode", "(", "type", ",", "ptr_mode", ",", "true", ")", ";", "addr", "=", "fold_convert", "(", "t", ",", "addr", ")", ";", "}", "return", "build_va_arg_indirect_ref", "(", "addr", ")", ";" ]
GCC	mips	CPP	stmt_completion	CPU	622,334	[ ",", "mips_epilogue", ".", "cfa_restore_sp_offset", ")", ";" ]	[ "else", "mips_add_cfa_restore", "(", "reg", ")", ";", "mips_emit_save_slot_move", "(", "reg", ",", "mem", ",", "MIPS_EPILOGUE_TEMP", "(", "GET_MODE", "(", "reg", ")", ")", ")", ";", "if", "(", "REGNO", "(", "reg", ")", "==", "REGNO", "(", "mips_epilogue", ".", "cfa_reg", ")", ")", "mips_epilogue_set_cfa", "(", "stack_pointer_rtx" ]
LLVM	R600	CPP	next_suggestion	GPU	622,335	[ "}", "while", "(", "IsModified", ")", ";" ]	[ "void", "AMDGPUDAGToDAGISel", "::", "PostprocessISelDAG", "(", ")", "{", "const", "AMDGPUTargetLowering", "&", "Lowering", "=", "", "static_cast", "<", "const", "AMDGPUTargetLowering", "", ">", "(", "getTargetLowering", "(", ")", ")", ";", "bool", "IsModified", "=", "false", ";", "do", "{", "IsModified", "=", "false", ";", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "I", "=", "CurDAG", "->", "allnodes_begin", "(", ")", ",", "E", "=", "CurDAG", "->", "allnodes_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SDNode", "", "Node", "=", "I", ";", "MachineSDNode", "", "MachineNode", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "I", ")", ";", "if", "(", "!", "MachineNode", ")", "continue", ";", "SDNode", "", "ResNode", "=", "Lowering", ".", "PostISelFolding", "(", "MachineNode", ",", "", "CurDAG", ")", ";", "if", "(", "ResNode", "!=", "Node", ")", "{", "ReplaceUses", "(", "Node", ",", "ResNode", ")", ";", "IsModified", "=", "true", ";", "}", "}", "CurDAG", "->", "RemoveDeadNodes", "(", ")", ";" ]
LLVM	Lanai	CPP	code_generation	CPU	622,336	[ "TargetTransformInfo", "::", "PopcntSupportKind", "getPopcntSupport", "(", "unsigned", "TyWidth", ")", "{", "if", "(", "TyWidth", "==", "<NUM_LIT>", ")", "return", "TTI", "::", "PSK_FastHardware", ";", "return", "TTI", "::", "PSK_Software", ";", "}" ]	[ "Return", "hardware", "support", "for", "population", "count", "." ]
LLVM	AVR	CPP	next_suggestion	MPU	622,337	[ "if", "(", "Reg", ")", "return", "Reg", ";" ]	[ "if", "(", "VT", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "{", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", "r0", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "r1", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", "r0", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "sp", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "}" ]
GCC	xtensa	MD	stmt_completion	MPU	622,338	[ ")", "]" ]	[ "[", "(", "unspec", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_NOP" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,339	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	aarch64	CPP	program_repair	CPU	622,340	[ "<FIXS>", "if", "(", "aarch64_simd_tuple_modes", "[", "i", "]", "[", "j", "]", "==", "mode", "<FIXE>" ]	[ "return", "aarch64_simd_types", "[", "i", "]", ".", "itype", ";", "if", "(", "aarch64_simd_tuple_types", "[", "i", "]", "[", "<NUM_LIT>", "]", "!=", "NULL_TREE", ")", "for", "(", "int", "j", "=", "<NUM_LIT>", ";", "j", "<NUM_LIT>", ";", "j", "++", ")", "<BUGS>", "if", "(", "TYPE_MODE", "(", "aarch64_simd_tuple_types", "[", "i", "]", "[", "j", "]", ")", "==", "mode", "<BUGE>", "&&", "aarch64_simd_types", "[", "i", "]", ".", "q", "==", "q", ")", "return", "aarch64_simd_tuple_types", "[", "i", "]", "[", "j", "]", ";", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,341	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]
LLVM	MSP430	CPP	next_suggestion	MPU	622,342	[ "}" ]	[ "int64_t", "Offset", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getOffset", "(", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "SDLoc", "(", "Op", ")", ",", "getPointerTy", "(", ")", ",", "Offset", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	622,343	[ "_", "mm_castpd_si128", "(", "_", "_", "m128d", "_", "_", "A", ")", "{" ]	[ "static", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "always_inline__", ")", ")" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	622,344	[ "let", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", ";" ]	[ "let", "isNotUsedInDisasm", "=", "!", "if", "(", "!", "and", "(", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Rsrc1", ")", ",", "<STR_LIT>", ")", ",", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Rsrc2", ")", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "let", "HasImm", "=", "!", "isa", "<", "Operand", ">", "(", "Rsrc2", ")", ";", "let", "immOpNum", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "=", "optype", ";" ]
LLVM	AMDGPU	TD	next_suggestion	GPU	622,345	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "P", ".", "HasSrc1FloatMods", ",", "src1_modifiers", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "src0_modifiers", ";", "bits", "<", "<NUM_LIT>", ">", "src1_sel", ";", "bits", "<", "<NUM_LIT>", ">", "src1_modifiers", ";", "bits", "<", "<NUM_LIT>", ">", "src1_sgpr", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "P", ".", "HasSrc0", ",", "src0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "P", ".", "HasSrc0", ",", "src0_sel", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "P", ".", "HasSrc0IntMods", ",", "src0_modifiers", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "P", ".", "HasSrc0FloatMods", ",", "src0_modifiers", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "P", ".", "HasSrc0", ",", "src0", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "P", ".", "HasSrc1", ",", "src1_sel", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "P", ".", "HasSrc1IntMods", ",", "src1_modifiers", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ";" ]
GCC	stormy16	CPP	code_generation	CPU	622,346	[ "void", "xstormy16_split_cbranch", "(", "machine_mode", "mode", ",", "rtx", "label", ",", "rtx", "comparison", ",", "rtx", "dest", ")", "{", "rtx", "op0", "=", "XEXP", "(", "comparison", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "XEXP", "(", "comparison", ",", "<NUM_LIT>", ")", ";", "rtx_insn", "", "seq", ",", "", "last_insn", ";", "rtx", "compare", ";", "start_sequence", "(", ")", ";", "xstormy16_expand_arith", "(", "mode", ",", "COMPARE", ",", "dest", ",", "op0", ",", "op1", ")", ";", "seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "gcc_assert", "(", "INSN_P", "(", "seq", ")", ")", ";", "last_insn", "=", "seq", ";", "while", "(", "NEXT_INSN", "(", "last_insn", ")", "!=", "NULL_RTX", ")", "last_insn", "=", "NEXT_INSN", "(", "last_insn", ")", ";", "compare", "=", "SET_SRC", "(", "XVECEXP", "(", "PATTERN", "(", "last_insn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "PUT_CODE", "(", "XEXP", "(", "compare", ",", "<NUM_LIT>", ")", ",", "GET_CODE", "(", "comparison", ")", ")", ";", "XEXP", "(", "compare", ",", "<NUM_LIT>", ")", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "label", ")", ";", "emit_insn", "(", "seq", ")", ";", "}" ]	[ "Take", "a", "SImode", "conditional", "branch", ",", "one", "of", "GT/LE/GTU/LEU", ",", "and", "split", "the", "arithmetic", "operation", ".", "Most", "of", "the", "work", "is", "done", "by", "xstormy16_expand_arith", "." ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	622,347	[ "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_3", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";" ]	[ "if", "(", "Features", ".", "test", "(", "FeatureISAVersion7_0_0", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion7_0_1", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion7_0_2", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion7_0_3", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion7_0_4", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureSeaIslands", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_1", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_2", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";" ]
GCC	i386	CPP	next_suggestion	CPU	622,348	[ "if", "(", "val", "&", "IX86_HLE_RELEASE", "&&", "!", "(", "is_mm_release", "(", "model", ")", "\|\|", "strong", ")", ")", "{" ]	[ "static", "unsigned", "HOST_WIDE_INT", "ix86_memmodel_check", "(", "unsigned", "HOST_WIDE_INT", "val", ")", "{", "enum", "memmodel", "model", "=", "memmodel_from_int", "(", "val", ")", ";", "bool", "strong", ";", "if", "(", "val", "&", "~", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "IX86_HLE_ACQUIRE", "\|", "IX86_HLE_RELEASE", "\|", "MEMMODEL_MASK", ")", "\|\|", "(", "(", "val", "&", "IX86_HLE_ACQUIRE", ")", "&&", "(", "val", "&", "IX86_HLE_RELEASE", ")", ")", ")", "{", "warning", "(", "OPT_Winvalid_memory_model", ",", "<STR_LIT>", "Unknown architecture specific memory model", "<STR_LIT>", ")", ";", "return", "MEMMODEL_SEQ_CST", ";", "}", "strong", "=", "(", "is_mm_acq_rel", "(", "model", ")", "\|\|", "is_mm_seq_cst", "(", "model", ")", ")", ";", "if", "(", "val", "&", "IX86_HLE_ACQUIRE", "&&", "!", "(", "is_mm_acquire", "(", "model", ")", "\|\|", "strong", ")", ")", "{", "warning", "(", "OPT_Winvalid_memory_model", ",", "<STR_LIT>", "HLE_ACQUIRE not used with ACQUIRE or stronger memory model", "<STR_LIT>", ")", ";", "return", "MEMMODEL_SEQ_CST", "\|", "IX86_HLE_ACQUIRE", ";", "}" ]
LLVM	X86	CPP	code_generation	CPU	622,349	[ "bool", "X86InstrInfo", "::", "shouldScheduleLoadsNear", "(", "SDNode", "", "Load1", ",", "SDNode", "", "Load2", ",", "int64_t", "Offset1", ",", "int64_t", "Offset2", ",", "unsigned", "NumLoads", ")", "const", "{", "assert", "(", "Offset2", ">", "Offset1", ")", ";", "if", "(", "(", "Offset2", "-", "Offset1", ")", "/", "<NUM_LIT>", ">", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Opc1", "=", "Load1", "->", "getMachineOpcode", "(", ")", ";", "unsigned", "Opc2", "=", "Load2", "->", "getMachineOpcode", "(", ")", ";", "if", "(", "Opc1", "!=", "Opc2", ")", "return", "false", ";", "switch", "(", "Opc1", ")", "{", "default", ":", "break", ";", "case", "X86", "::", "LD_Fp32m", ":", "case", "X86", "::", "LD_Fp64m", ":", "case", "X86", "::", "LD_Fp80m", ":", "case", "X86", "::", "MMX_MOVD64rm", ":", "case", "X86", "::", "MMX_MOVQ64rm", ":", "return", "false", ";", "}", "EVT", "VT", "=", "Load1", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "if", "(", "NumLoads", ">=", "<NUM_LIT>", ")", "return", "false", ";", "}", "else", "if", "(", "NumLoads", ")", "{", "return", "false", ";", "}", "break", ";", "case", "MVT", "::", "i8", ":", "case", "MVT", "::", "i16", ":", "case", "MVT", "::", "i32", ":", "case", "MVT", "::", "i64", ":", "case", "MVT", "::", "f32", ":", "case", "MVT", "::", "f64", ":", "if", "(", "NumLoads", ")", "return", "false", ";", "break", ";", "}", "return", "true", ";", "}" ]	[ "shouldScheduleLoadsNear", "-", "This", "is", "a", "used", "by", "the", "pre-regalloc", "scheduler", "to", "determine", "(", "in", "conjunction", "with", "areLoadsFromSameBasePtr", ")", "if", "two", "loads", "should", "be", "scheduled", "togther", "." ]
LLVM	ARM	CPP	next_suggestion	CPU	622,350	[ "return", "true", ";" ]	[ "unsigned", "SrcReg", ",", "SrcReg2", ";", "int", "CmpMask", ",", "CmpValue", ";", "if", "(", "Next", "!=", "MI", ".", "getParent", "(", ")", "->", "end", "(", ")", "&&", "analyzeCompare", "(", "", "Next", ",", "SrcReg", ",", "SrcReg2", ",", "CmpMask", ",", "CmpValue", ")", "&&", "isRedundantFlagInstr", "(", "&", "", "Next", ",", "SrcReg", ",", "SrcReg2", ",", "CmpValue", ",", "&", "MI", ")", ")", "return", "false", ";" ]
GCC	bfin	MD	stmt_completion	DSP	622,351	[ ")", ")", ")" ]	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "clobber", "(", "reg", ":", "PDI", "REG_A0", ")", ")", "(", "clobber", "(", "reg", ":", "PDI", "REG_A1", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "if", "(", "!", "optimize_size", ")", "{", "rtx", "a1reg", "=", "gen_rtx_REG", "(", "PDImode", ",", "REG_A1", ")", "rtx", "a0reg", "=", "gen_rtx_REG", "(", "PDImode", ",", "REG_A0", ")", "emit_insn", "(", "gen_flag_macinit1hi", "(", "a1reg", ",", "gen_lowpart", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ",", "gen_lowpart", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ",", "GEN_INT", "(", "MACFLAG_FU", ")", ")", ")", "emit_insn", "(", "gen_lshrpdi3", "(", "a1reg", ",", "a1reg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", "emit_insn", "(", "gen_flag_mul_macv2hi_parts_acconly", "(", "a0reg", ",", "a1reg", ",", "gen_lowpart", "(", "V2HImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ",", "gen_lowpart", "(", "V2HImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ",", "const1_rtx", ",", "const1_rtx", ",", "const1_rtx", ",", "const0_rtx", ",", "a1reg", ",", "const0_rtx", ",", "GEN_INT", "(", "MACFLAG_FU", ")", ",", "GEN_INT", "(", "MACFLAG_FU" ]
LLVM	Mips	CPP	next_suggestion	CPU	622,352	[ "if", "(", "P", ".", "hasCRC", "(", ")", ")", "ASESet", "\|=", "Mips", "::", "AFL_ASE_CRC", ";" ]	[ "void", "setASESetFromPredicates", "(", "const", "PredicateLibrary", "&", "P", ")", "{", "ASESet", "=", "<NUM_LIT>", ";", "if", "(", "P", ".", "hasDSP", "(", ")", ")", "ASESet", "\|=", "Mips", "::", "AFL_ASE_DSP", ";", "if", "(", "P", ".", "hasDSPR2", "(", ")", ")", "ASESet", "\|=", "Mips", "::", "AFL_ASE_DSPR2", ";", "if", "(", "P", ".", "hasMSA", "(", ")", ")", "ASESet", "\|=", "Mips", "::", "AFL_ASE_MSA", ";", "if", "(", "P", ".", "inMicroMipsMode", "(", ")", ")", "ASESet", "\|=", "Mips", "::", "AFL_ASE_MICROMIPS", ";", "if", "(", "P", ".", "inMips16Mode", "(", ")", ")", "ASESet", "\|=", "Mips", "::", "AFL_ASE_MIPS16", ";", "if", "(", "P", ".", "hasMT", "(", ")", ")", "ASESet", "\|=", "Mips", "::", "AFL_ASE_MT", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	622,353	[ "<NUM_LIT>", ";" ]	[ "def", "A2_vminuw", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,354	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	622,355	[ "getTok", "(", ")", ";" ]	[ "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "LParen", ")", ")", "{", "MipsOperand", "", "Mnemonic", "=", "static_cast", "<", "MipsOperand", "", ">", "(", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "Mnemonic", "->", "getToken", "(", ")", "==", "<STR_LIT>", "la", "<STR_LIT>", ")", "{", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "'(' expected", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "Tok1", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok1", ".", "is", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "tryParseRegisterOperand", "(", "Operands", ",", "isMips64", "(", ")", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "unexpected token in operand", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "}", "else", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "unexpected token in operand", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "AsmToken", "&", "Tok2", "=", "Parser", "." ]
LLVM	ARM64	TD	next_suggestion	CPU	622,356	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "immr", ";", "bits", "<", "<NUM_LIT>", ">", "imms", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "immr", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imms", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]
GCC	v850	CPP	stmt_completion	MPU	622,357	[ "NULL_TREE", ")", ",", "<NUM_LIT>", ")", ";" ]	[ "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "cannot set interrupt attribute: no such identifier", "<STR_LIT>", ")", ";", "return", ";", "}", "decl_attributes", "(", "&", "current_function_decl", ",", "tree_cons", "(", "name", ",", "NULL_TREE", "," ]
LLVM	SystemZ	CPP	stmt_completion	CPU	622,358	[ "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";" ]	[ "static", "DecodeStatus", "DecodeGRH32BitRegisterClass", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "return", "decodeRegisterClass", "(", "Inst", ",", "RegNo", ",", "<STR_LIT>" ]
LLVM	ARM64	TD	stmt_completion	CPU	622,359	[ "imm", ":", "$", "Rt", ",", "ro_indexed64", ":", "$", "addr", ")", "]", ">", ";" ]	[ "def", "PRFMro", ":", "PrefetchRO", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "(", "ARM64Prefetch" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	622,360	[ "unsigned", "Opc", ";" ]	[ "if", "(", "SrcReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "PPCSubTarget", "->", "hasSPE", "(", ")", ")", "{", "unsigned", "Opc", ";", "if", "(", "DstVT", "==", "MVT", "::", "f32", ")", "Opc", "=", "IsSigned", "?", "PPC", "::", "EFSCFSI", ":", "PPC", "::", "EFSCFUI", ";", "else", "Opc", "=", "IsSigned", "?", "PPC", "::", "EFDCFSI", ":", "PPC", "::", "EFDCFUI", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "&", "PPC", "::", "SPERCRegClass", ")", ";", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "updateValueMap", "(", "I", ",", "DestReg", ")", ";", "return", "true", ";", "}", "if", "(", "!", "IsSigned", "&&", "!", "PPCSubTarget", "->", "hasFPCVT", "(", ")", ")", "return", "false", ";", "if", "(", "DstVT", "==", "MVT", "::", "f32", "&&", "!", "PPCSubTarget", "->", "hasFPCVT", "(", ")", ")", "return", "false", ";", "if", "(", "SrcVT", "==", "MVT", "::", "i8", "\|\|", "SrcVT", "==", "MVT", "::", "i16", ")", "{", "unsigned", "TmpReg", "=", "createResultReg", "(", "&", "PPC", "::", "G8RCRegClass", ")", ";", "if", "(", "!", "PPCEmitIntExt", "(", "SrcVT", ",", "SrcReg", ",", "MVT", "::", "i64", ",", "TmpReg", ",", "!", "IsSigned", ")", ")", "return", "false", ";", "SrcVT", "=", "MVT", "::", "i64", ";", "SrcReg", "=", "TmpReg", ";", "}", "unsigned", "FPReg", "=", "PPCMoveToFPReg", "(", "SrcVT", ",", "SrcReg", ",", "IsSigned", ")", ";", "if", "(", "FPReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "const", "TargetRegisterClass", "", "RC", "=", "&", "PPC", "::", "F8RCRegClass", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	622,361	[ "=", "<NUM_LIT>", ";" ]	[ "def", "A2_vabswsat", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_cf8126ae", ",", "TypeS_2op", ">", ",", "Enc_b9c5fb", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,362	[ "let", "Uses", "=", "[", "USR", "]", ";" ]	[ "def", "F2_conv_df2sf", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_90cd8b", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	622,363	[ "}" ]	[ "assert", "(", "needsSP", "(", "MF", ",", "MFI", ")", ")", ";", "return", "MFI", ".", "getStackSize", "(", ")", ">", "RedZoneSize", "\|\|", "MFI", ".", "hasCalls", "(", ")", "\|\|", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoRedZone", ")", ";" ]
LLVM	X86	TD	next_suggestion	CPU	622,364	[ "}" ]	[ "class", "Ii16", "<", "bits", "<", "<NUM_LIT>", ">", "o", ",", "Format", "f", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ",", "InstrItinClass", "itin", "=", "NoItinerary", ">", ":", "X86Inst", "<", "o", ",", "f", ",", "Imm16", ",", "outs", ",", "ins", ",", "asm", ",", "itin", ">", "{", "let", "Pattern", "=", "pattern", ";", "let", "CodeSize", "=", "<NUM_LIT>", ";" ]
GCC	powerpcspe	CPP	code_generation	CPU	622,365	[ "static", "unsigned", "int", "insn_is_swappable_p", "(", "swap_web_entry", "", "insn_entry", ",", "rtx", "insn", ",", "unsigned", "int", "", "special", ")", "{", "if", "(", "GET_CODE", "(", "insn", ")", "==", "CALL_INSN", ")", "return", "<NUM_LIT>", ";", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "int", "i", "=", "INSN_UID", "(", "insn", ")", ";", "if", "(", "insn_entry", "[", "i", "]", ".", "is_load", ")", "{", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", ")", "{", "rtx", "rhs", "=", "SET_SRC", "(", "body", ")", ";", "if", "(", "GET_CODE", "(", "rhs", ")", "!=", "MEM", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "rhs", ",", "<NUM_LIT>", ")", ")", "==", "AND", ")", "return", "<NUM_LIT>", ";", "", "special", "=", "SH_NOSWAP_LD", ";", "return", "<NUM_LIT>", ";", "}", "else", "return", "<NUM_LIT>", ";", "}", "if", "(", "insn_entry", "[", "i", "]", ".", "is_store", ")", "{", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "!=", "UNSPEC", ")", "{", "rtx", "lhs", "=", "SET_DEST", "(", "body", ")", ";", "if", "(", "GET_CODE", "(", "lhs", ")", "!=", "MEM", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "lhs", ",", "<NUM_LIT>", ")", ")", "==", "AND", ")", "return", "<NUM_LIT>", ";", "", "special", "=", "SH_NOSWAP_ST", ";", "return", "<NUM_LIT>", ";", "}", "else", "return", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "UNSPEC", "&&", "XINT", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_VSX_CVDPSPN", ")", "{", "df_ref", "def", ";", "struct", "df_insn_info", "", "insn_info", "=", "DF_INSN_INFO_GET", "(", "insn", ")", ";", "FOR_EACH_INSN_INFO_DEF", "(", "def", ",", "insn_info", ")", "{", "struct", "df_link", "", "link", "=", "DF_REF_CHAIN", "(", "def", ")", ";", "if", "(", "!", "link", ")", "return", "<NUM_LIT>", ";", "for", "(", ";", "link", ";", "link", "=", "link", "->", "next", ")", "{", "rtx", "use_insn", "=", "DF_REF_INSN", "(", "link", "->", "ref", ")", ";", "rtx", "use_body", "=", "PATTERN", "(", "use_insn", ")", ";", "if", "(", "GET_CODE", "(", "use_body", ")", "!=", "SET", "\|\|", "GET_CODE", "(", "SET_SRC", "(", "use_body", ")", ")", "!=", "UNSPEC", "\|\|", "XINT", "(", "SET_SRC", "(", "use_body", ")", ",", "<NUM_LIT>", ")", "!=", "UNSPEC_VSX_XXSPLTW", "\|\|", "XVECEXP", "(", "SET_SRC", "(", "use_body", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "!=", "const0_rtx", ")", "return", "<NUM_LIT>", ";", "}", "}", "return", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "VEC_CONCAT", "&&", "(", "GET_MODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "V2DFmode", "\|\|", "GET_MODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "V2DImode", ")", ")", "{", "", "special", "=", "SH_CONCAT", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "body", ")", "==", "PARALLEL", ")", "{", "rtx", "expr", "=", "XVECEXP", "(", "body", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "expr", ")", "==", "SET", "&&", "v2df_reduction_p", "(", "SET_SRC", "(", "expr", ")", ")", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "UNSPEC", "&&", "XINT", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_VPERM", "&&", "XVECLEN", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "GET_CODE", "(", "XVECEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "==", "REG", ")", "{", "rtx", "mask_reg", "=", "XVECEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "struct", "df_insn_info", "", "insn_info", "=", "DF_INSN_INFO_GET", "(", "insn", ")", ";", "df_ref", "use", ";", "FOR_EACH_INSN_INFO_USE", "(", "use", ",", "insn_info", ")", "if", "(", "rtx_equal_p", "(", "DF_REF_REG", "(", "use", ")", ",", "mask_reg", ")", ")", "{", "struct", "df_link", "", "def_link", "=", "DF_REF_CHAIN", "(", "use", ")", ";", "if", "(", "def_link", "&&", "!", "def_link", "->", "next", "&&", "const_load_sequence_p", "(", "insn_entry", ",", "DF_REF_INSN", "(", "def_link", "->", "ref", ")", ")", ")", "{", "", "special", "=", "SH_VPERM", ";", "return", "<NUM_LIT>", ";", "}", "}", "}", "return", "rtx_is_swappable_p", "(", "body", ",", "special", ")", ";", "}" ]	[ "Return", "1", "iff", "INSN", "is", "an", "operand", "that", "will", "not", "be", "affected", "by", "having", "vector", "doublewords", "swapped", "in", "memory", "(", "in", "which", "case", "", "SPECIAL", "is", "unchanged", ")", ",", "or", "that", "can", "be", "modified", "to", "be", "correct", "if", "vector", "doublewords", "are", "swapped", "in", "memory", "(", "in", "which", "case", "", "SPECIAL", "is", "changed", "to", "a", "value", "indicating", "how", ")", "." ]
LLVM	PIC16	CPP	stmt_completion	MPU	622,366	[ ";" ]	[ "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "AutosSections", ".", "size", "(", ")", ";", "i", "++", ")", "{", "delete", "AutosSections", "[", "i", "]", ";", "}", "delete", "ROSection", ";", "delete", "ExternalVarDecls" ]
GCC	pa	CPP	next_suggestion	CPU	622,367	[ "}" ]	[ "static", "rtx", "pa_trampoline_adjust_address", "(", "rtx", "addr", ")", "{", "if", "(", "!", "TARGET_64BIT", ")", "addr", "=", "memory_address", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "addr", ",", "<NUM_LIT>", ")", ")", ";", "return", "addr", ";" ]
LLVM	TPC	CPP	stmt_completion	Virtual ISA	622,368	[ ":", "Length", ")", ";", "++", "i", ")", "{" ]	[ "static", "inline", "void", "FromUint8Array", "(", "const", "uint8_t", "*", "Array", ",", "size_t", "Length", ",", "T", "&", "Data", ")", "{", "std", "::", "size_t", "SizeType", "=", "sizeof", "(", "T", ")", ";", "Data", "&=", "<NUM_LIT>", ";", "for", "(", "std", "::", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "SizeType", "<", "Length", "?", "SizeType" ]
LLVM	X86	CPP	next_suggestion	CPU	622,369	[ "unsigned", "RegA", "=", "Is64Bit", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ";" ]	[ "int64_t", "Amount", "=", "getDynAllocaAmount", "(", "MI", ",", "MRI", ")", ";", "if", "(", "Amount", "==", "<NUM_LIT>", ")", "{", "MI", "->", "eraseFromParent", "(", ")", ";", "return", ";", "}", "bool", "Is64Bit", "=", "STI", "->", "is64Bit", "(", ")", ";", "bool", "Is64BitAlloca", "=", "MI", "->", "getOpcode", "(", ")", "==", "X86", "::", "DYN_ALLOCA_64", ";", "assert", "(", "SlotSize", "==", "<NUM_LIT>", "\|\|", "SlotSize", "==", "<NUM_LIT>", ")", ";", "std", "::", "optional", "<", "MachineFunction", "::", "DebugInstrOperandPair", ">", "InstrNum", ";", "if", "(", "unsigned", "Num", "=", "MI", "->", "peekDebugInstrNum", "(", ")", ")", "{", "InstrNum", "=", "{", "Num", ",", "<NUM_LIT>", "}", ";", "}", "switch", "(", "L", ")", "{", "case", "TouchAndSub", ":", "{", "assert", "(", "Amount", ">=", "SlotSize", ")", ";", "unsigned", "RegA", "=", "Is64Bit", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Is64Bit", "?", "X86", "::", "PUSH64r", ":", "X86", "::", "PUSH32r", ")", ")", ".", "addReg", "(", "RegA", ",", "RegState", "::", "Undef", ")", ";", "Amount", "-=", "SlotSize", ";", "if", "(", "!", "Amount", ")", "break", ";", "[", "[", "fallthrough", "]", "]", ";", "}", "case", "Sub", ":", "assert", "(", "Amount", ">", "<NUM_LIT>", ")", ";", "if", "(", "Amount", "==", "SlotSize", ")", "{" ]
LLVM	Mips	CPP	code_generation	CPU	622,370	[ "MachineInstr", "", "MipsInstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "int", "FI", ")", "const", "{", "if", "(", "Ops", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "NULL", ";", "MachineInstr", "", "NewMI", "=", "NULL", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "Mips", "::", "ADDu", ":", "if", "(", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "Mips", "::", "ZERO", ")", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", ")", "{", "if", "(", "Ops", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "{", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "isKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "NewMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Mips", "::", "SW", ")", ")", ".", "addReg", "(", "SrcReg", ",", "false", ",", "false", ",", "isKill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "}", "else", "{", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "isDead", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "NewMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Mips", "::", "LW", ")", ")", ".", "addReg", "(", "DstReg", ",", "true", ",", "false", ",", "false", ",", "isDead", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "}", "}", "break", ";", "case", "Mips", "::", "FMOV_S32", ":", "case", "Mips", "::", "FMOV_D32", ":", "if", "(", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", ")", "{", "const", "TargetRegisterClass", "", "RC", "=", "RI", ".", "getRegClass", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "StoreOpc", ",", "LoadOpc", ";", "if", "(", "RC", "==", "Mips", "::", "FGR32RegisterClass", ")", "{", "LoadOpc", "=", "Mips", "::", "LWC1", ";", "StoreOpc", "=", "Mips", "::", "SWC1", ";", "}", "else", "if", "(", "RC", "==", "Mips", "::", "AFGR64RegisterClass", ")", "{", "LoadOpc", "=", "Mips", "::", "LDC1", ";", "StoreOpc", "=", "Mips", "::", "SDC1", ";", "}", "else", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "foldMemoryOperandImpl register unknown", "<STR_LIT>", ")", ";", "if", "(", "Ops", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "{", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "isKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "NewMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "StoreOpc", ")", ")", ".", "addReg", "(", "SrcReg", ",", "false", ",", "false", ",", "isKill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "}", "else", "{", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "isDead", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "NewMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "LoadOpc", ")", ")", ".", "addReg", "(", "DstReg", ",", "true", ",", "false", ",", "false", ",", "isDead", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "}", "}", "break", ";", "}", "return", "NewMI", ";", "}" ]	[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	622,371	[ "AU", ".", "addPreserved", "<", "MachinePostDominatorTree", ">", "(", ")", ";" ]	[ "AU", ".", "addPreserved", "<", "SlotIndexes", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachinePostDominatorTree", ">", "(", ")", ";" ]
LLVM	Hexagon	CPP	code_generation	DSP	622,372	[ "bool", "HexagonInstrInfo", "::", "isPredicable", "(", "MachineInstr", "&", "MI", ")", "const", "{", "bool", "isPred", "=", "MI", ".", "getDesc", "(", ")", ".", "isPredicable", "(", ")", ";", "if", "(", "!", "isPred", ")", "return", "false", ";", "const", "int", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "int", "NumOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "bool", "OpCExtended", "[", "<NUM_LIT>", "]", ";", "if", "(", "NumOperands", ">", "<NUM_LIT>", ")", "NumOperands", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumOperands", ";", "i", "++", ")", "OpCExtended", "[", "i", "]", "=", "(", "isOperandExtended", "(", "&", "MI", ",", "i", ")", "&&", "isConstExtended", "(", "&", "MI", ")", ")", ";", "switch", "(", "Opc", ")", "{", "case", "Hexagon", "::", "A2_tfrsi", ":", "return", "(", "isOperandExtended", "(", "&", "MI", ",", "<NUM_LIT>", ")", "&&", "isConstExtended", "(", "&", "MI", ")", ")", "\|\|", "isInt", "<", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "Hexagon", "::", "S2_storerd_io", ":", "return", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "Hexagon", "::", "S2_storeri_io", ":", "case", "Hexagon", "::", "S2_storerinew_io", ":", "return", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "Hexagon", "::", "S2_storerh_io", ":", "case", "Hexagon", "::", "S2_storerhnew_io", ":", "return", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "Hexagon", "::", "S2_storerb_io", ":", "case", "Hexagon", "::", "S2_storerbnew_io", ":", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "Hexagon", "::", "L2_loadrd_io", ":", "return", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "Hexagon", "::", "L2_loadri_io", ":", "return", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "Hexagon", "::", "L2_loadrh_io", ":", "case", "Hexagon", "::", "L2_loadruh_io", ":", "return", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "Hexagon", "::", "L2_loadrb_io", ":", "case", "Hexagon", "::", "L2_loadrub_io", ":", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "Hexagon", "::", "L2_loadrd_pi", ":", "return", "isShiftedInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "Hexagon", "::", "L2_loadri_pi", ":", "return", "isShiftedInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "Hexagon", "::", "L2_loadrh_pi", ":", "case", "Hexagon", "::", "L2_loadruh_pi", ":", "return", "isShiftedInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "Hexagon", "::", "L2_loadrb_pi", ":", "case", "Hexagon", "::", "L2_loadrub_pi", ":", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "Hexagon", "::", "S4_storeirb_io", ":", "case", "Hexagon", "::", "S4_storeirh_io", ":", "case", "Hexagon", "::", "S4_storeiri_io", ":", "return", "(", "OpCExtended", "[", "<NUM_LIT>", "]", "\|\|", "isUInt", "<", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", "&&", "(", "OpCExtended", "[", "<NUM_LIT>", "]", "\|\|", "isInt", "<", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", ";", "case", "Hexagon", "::", "A2_addi", ":", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "Hexagon", "::", "A2_aslh", ":", "case", "Hexagon", "::", "A2_asrh", ":", "case", "Hexagon", "::", "A2_sxtb", ":", "case", "Hexagon", "::", "A2_sxth", ":", "case", "Hexagon", "::", "A2_zxtb", ":", "case", "Hexagon", "::", "A2_zxth", ":", "return", "true", ";", "}", "return", "true", ";", "}" ]	[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]
GCC	tilegx	MD	stmt_completion	VLIW	622,373	[ "smin", "eq", "lt", "ltu", "]", ")" ]	[ "(", "define_code_iterator", "v2op_immed", "[", "plus", "smax" ]
LLVM	ARM	TD	next_suggestion	CPU	622,374	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";" ]
GCC	mips	MD	stmt_completion	CPU	622,375	[ "<STR_LIT>", ")" ]	[ "(", "define_query_cpu_unit", "<STR_LIT>" ]
LLVM	X86	CPP	stmt_completion	CPU	622,376	[ ")", "&&", "<STR_LIT>", "Bad insertf128 index", "<STR_LIT>", ")", ";" ]	[ "uint64_t", "InsertIdx", "=", "(", "Index", "*", "VecVT", ".", "getScalarSizeInBits", "(", ")", ")", "/", "VecWidth", ";", "assert", "(", "(", "InsertIdx", "==", "<NUM_LIT>", "\|\|", "InsertIdx", "==", "<NUM_LIT>" ]
GCC	i386	CPP	stmt_completion	CPU	622,377	[ "_", "A", ")", "{" ]	[ "static", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "always_inline__", ")", ")", "_", "mm_cvt_ps2pi", "(", "_", "_", "m128", "_" ]
GCC	s390	CPP	stmt_completion	MPU	622,378	[ "<STR_LIT>", ",", "code", ")", ";" ]	[ "else", "fprintf", "(", "file", ",", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";", "}", "return", ";", "case", "'", "S", "'", ":", "{", "struct", "s390_address", "ad", ";", "int", "ret", ";", "if", "(", "!", "MEM_P", "(", "x", ")", ")", "{", "output_operand_lossage", "(", "<STR_LIT>", "memory reference expected for ", "<STR_LIT>", "<STR_LIT>", "'S' output modifier", "<STR_LIT>", ")", ";", "return", ";", "}", "ret", "=", "s390_decompose_address", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "&", "ad", ")", ";", "if", "(", "!", "ret", "\|\|", "(", "ad", ".", "base", "&&", "!", "REGNO_OK_FOR_BASE_P", "(", "REGNO", "(", "ad", ".", "base", ")", ")", ")", "\|\|", "ad", ".", "indx", ")", "{", "output_operand_lossage", "(", "<STR_LIT>", "invalid address for 'S' output modifier", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "ad", ".", "disp", ")", "output_addr_const", "(", "file", ",", "ad", ".", "disp", ")", ";", "else", "fprintf", "(", "file", ",", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";", "if", "(", "ad", ".", "base", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "(%s)", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "ad", ".", "base", ")", "]", ")", ";", "}", "return", ";", "case", "'", "N", "'", ":", "if", "(", "GET_CODE", "(", "x", ")", "==", "REG", ")", "x", "=", "gen_rtx_REG", "(", "GET_MODE", "(", "x", ")", ",", "REGNO", "(", "x", ")", "+", "<NUM_LIT>", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "MEM", ")", "x", "=", "change_address", "(", "x", ",", "VOIDmode", ",", "plus_constant", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "else", "output_operand_lossage", "(", "<STR_LIT>", "register or memory expression expected ", "<STR_LIT>", "<STR_LIT>", "for 'N' output modifier", "<STR_LIT>", ")", ";", "break", ";", "case", "'", "M", "'", ":", "if", "(", "GET_CODE", "(", "x", ")", "==", "REG", ")", "x", "=", "gen_rtx_REG", "(", "GET_MODE", "(", "x", ")", ",", "REGNO", "(", "x", ")", "+", "<NUM_LIT>", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "MEM", ")", "x", "=", "change_address", "(", "x", ",", "VOIDmode", ",", "plus_constant", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "else", "output_operand_lossage", "(", "<STR_LIT>", "register or memory expression expected ", "<STR_LIT>", "<STR_LIT>", "for 'M' output modifier", "<STR_LIT>", ")", ";", "break", ";", "case", "'", "Y", "'", ":", "print_shift_count_operand", "(", "file", ",", "x", ")", ";", "return", ";", "case", "'", "K", "'", ":", "if", "(", "TARGET_64BIT", "&&", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_FUNCTION_P", "(", "x", ")", "&&", "!", "(", "SYMBOL_REF_WEAK", "(", "x", ")", "&&", "!", "flag_pic", ")", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "@PLT", "<STR_LIT>", ")", ";", "return", ";", "}", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "if", "(", "(", "code", "==", "'", "v", "'", "\|\|", "code", "==", "'", "V", "'", ")", "\|\|", "VECTOR_NOFP_REG_P", "(", "x", ")", "\|\|", "(", "FP_REG_P", "(", "x", ")", "&&", "VECTOR_MODE_P", "(", "GET_MODE", "(", "x", ")", ")", ")", "\|\|", "(", "VECTOR_REG_P", "(", "x", ")", "&&", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", "/", "s390_class_max_nregs", "(", "FP_REGS", ",", "GET_MODE", "(", "x", ")", ")", ")", ">", "<NUM_LIT>", ")", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "%%v%s", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "x", ")", "+", "(", "code", "==", "'", "V", "'", ")", "]", "+", "<NUM_LIT>", ")", ";", "else", "fprintf", "(", "file", ",", "<STR_LIT>", "%s", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "x", ")", "]", ")", ";", "break", ";", "case", "MEM", ":", "output_address", "(", "GET_MODE", "(", "x", ")", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "CONST", ":", "case", "CODE_LABEL", ":", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "output_addr_const", "(", "file", ",", "x", ")", ";", "break", ";", "case", "CONST_INT", ":", "ival", "=", "INTVAL", "(", "x", ")", ";", "switch", "(", "code", ")", "{", "case", "<NUM_LIT>", ":", "break", ";", "case", "'", "b", "'", ":", "ival", "&=", "<NUM_LIT>", ";", "break", ";", "case", "'", "c", "'", ":", "ival", "=", "(", "(", "ival", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "break", ";", "case", "'", "x", "'", ":", "ival", "&=", "<NUM_LIT>", ";", "break", ";", "case", "'", "h", "'", ":", "ival", "=", "(", "(", "ival", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "break", ";", "case", "'", "i", "'", ":", "ival", "=", "s390_extract_part", "(", "x", ",", "HImode", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "'", "j", "'", ":", "ival", "=", "s390_extract_part", "(", "x", ",", "HImode", ",", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "'", "k", "'", ":", "ival", "=", "s390_extract_part", "(", "x", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "'", "m", "'", ":", "ival", "=", "s390_extract_part", "(", "x", ",", "SImode", ",", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "'", "o", "'", ":", "ival", "&=", "<NUM_LIT>", ";", "break", ";", "case", "'", "e", "'", ":", "case", "'", "f", "'", ":", "case", "'", "s", "'", ":", "case", "'", "t", "'", ":", "{", "int", "start", ",", "end", ";", "int", "len", ";", "bool", "ok", ";", "len", "=", "(", "code", "==", "'", "s", "'", "\|\|", "code", "==", "'", "e", "'", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "ok", "=", "s390_contiguous_bitmask_p", "(", "ival", ",", "true", ",", "len", ",", "&", "start", ",", "&", "end", ")", ";", "gcc_assert", "(", "ok", ")", ";", "if", "(", "code", "==", "'", "s", "'", "\|\|", "code", "==", "'", "t", "'", ")", "ival", "=", "start", ";", "else", "ival", "=", "end", ";", "}", "break", ";", "default", ":", "output_operand_lossage", "(", "<STR_LIT>", "invalid constant for output modifier '%c'", "<STR_LIT>", ",", "code", ")", ";", "}", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "ival", ")", ";", "break", ";", "case", "CONST_WIDE_INT", ":", "if", "(", "code", "==", "'", "b", "'", ")", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "CONST_WIDE_INT_ELT", "(", "x", ",", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "else", "if", "(", "code", "==", "'", "x", "'", ")", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "CONST_WIDE_INT_ELT", "(", "x", ",", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "else", "if", "(", "code", "==", "'", "h", "'", ")", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "(", "(", "CONST_WIDE_INT_ELT", "(", "x", ",", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "else", "{", "if", "(", "code", "==", "<NUM_LIT>", ")", "output_operand_lossage", "(", "<STR_LIT>", "invalid constant - try using ", "<STR_LIT>", "<STR_LIT>", "an output modifier", "<STR_LIT>", ")", ";", "else", "output_operand_lossage", "(", "<STR_LIT>", "invalid constant for output modifier '%c'" ]
LLVM	Hexagon	CPP	program_repair	DSP	622,379	[ "<FIXS>", "if", "(", "!", "IsTailCall", ")", "{", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "SDValue", "Glue", ";", "if", "(", "!", "IsTailCall", ")", "{", "<FIXE>", "<FIXS>", "RegsToPass", "[", "i", "]", ".", "second", ",", "Glue", ")", ";", "Glue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "<FIXE>" ]	[ "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "MemOpChains", ")", ";", "<BUGS>", "if", "(", "!", "isTailCall", ")", "{", "<BUGE>", "SDValue", "C", "=", "DAG", ".", "getConstant", "(", "NumBytes", ",", "dl", ",", "PtrVT", ",", "true", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "C", ",", "dl", ")", ";", "}", "<BUGS>", "<BUGE>", "<BUGS>", "SDValue", "InFlag", ";", "if", "(", "!", "isTailCall", ")", "{", "<BUGE>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "<BUGS>", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "<BUGE>", "}", "}", "else", "{" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,380	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pd", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Pd", ";", "bits", "<", "<NUM_LIT>", ">", "Rss", ";", "bits", "<", "<NUM_LIT>", ">", "Rtt", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "minOp", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "minOp", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	aarch64	MD	stmt_completion	CPU	622,381	[ ")" ]	[ "(", "V2SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V2SF", "<STR_LIT>" ]
LLVM	AMDGPU	TD	program_repair	GPU	622,382	[ "<FIXS>", "(", "ins", "dpp8", ":", "$", "dpp8", ",", "DppFI", ":", "$", "fi", ")", ")", ";", "<FIXE>" ]	[ "Operand", "Src0Mod", ",", "Operand", "Src1Mod", ",", "Operand", "Src2Mod", ",", "bit", "HasOld", "=", "<NUM_LIT>", ">", "{", "dag", "ret", "=", "!", "con", "(", "getInsDPPBase", "OldRC", ",", "Src0RC", ",", "Src1RC", ",", "Src2RC", ",", "NumSrcArgs", ",", "HasModifiers", ",", "Src0Mod", ",", "Src1Mod", ",", "Src2Mod", ",", "HasOld", ">", ".", "ret", ",", "<BUGS>", "(", "ins", "dpp8", ":", "$", "dpp8", ",", "FI", ":", "$", "fi", ")", ")", ";", "<BUGE>", "}", "class", "getInsVOP3DPPBase", "dag", "VOP3Base", ",", "RegisterOperand", "OldRC", ",", "int", "NumSrcArgs", ",", "bit", "HasOld", ">", "{" ]
LLVM	CAHP	CPP	code_generation	CPU	622,383	[ "SDValue", "CAHPTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", "unimplemented operand", "<STR_LIT>", ")", ";", "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "}", "}" ]	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]
GCC	pdp11	CPP	code_generation	MPU	622,384	[ "static", "void", "pdp11_option_override", "(", "void", ")", "{", "if", "(", "TARGET_DEC_ASM", ")", "{", "targetm", ".", "asm_out", ".", "open_paren", "=", "<STR_LIT>", "<", "<STR_LIT>", ";", "targetm", ".", "asm_out", ".", "close_paren", "=", "<STR_LIT>", ">", "<STR_LIT>", ";", "}", "}" ]	[ "This", "overrides", "some", "target", "hooks", "that", "are", "initializer", "elements", "so", "they", "ca", "n't", "be", "variables", "in", "the", "#", "define", "." ]
LLVM	X86	CPP	stmt_completion	CPU	622,385	[ "(", "Idx", ")", "->", "getZExtValue", "(", ")", ";" ]	[ "static", "SDValue", "PerformEXTRACT_VECTOR_ELTCombine", "(", "SDNode", "", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "TargetLowering", "&", "TLI", ")", "{", "SDValue", "InputVector", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "InputVector", ".", "getValueType", "(", ")", "!=", "MVT", "::", "v4i32", ")", "return", "SDValue", "(", ")", ";", "SmallVector", "<", "SDNode", "", ",", "<NUM_LIT>", ">", "Uses", ";", "unsigned", "ExtractedElements", "=", "<NUM_LIT>", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "InputVector", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "InputVector", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "InputVector", ".", "getResNo", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDNode", "", "Extract", "=", "", "UI", ";", "if", "(", "Extract", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "EXTRACT_VECTOR_ELT", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Extract", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "MVT", "::", "i32", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Extract", "->", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Extract", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "SIGN_EXTEND", "&&", "Extract", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "ZERO_EXTEND", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Extract", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "ExtractedElements", "\|=", "<NUM_LIT>", "<<", "cast", "<", "ConstantSDNode", ">", "(", "Extract", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "Uses", ".", "push_back", "(", "Extract", ")", ";", "}", "if", "(", "ExtractedElements", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "DebugLoc", "dl", "=", "InputVector", ".", "getDebugLoc", "(", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "CreateStackTemporary", "(", "InputVector", ".", "getValueType", "(", ")", ")", ";", "SDValue", "Ch", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "InputVector", ",", "StackPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "for", "(", "SmallVectorImpl", "<", "SDNode", "", ">", "::", "iterator", "UI", "=", "Uses", ".", "begin", "(", ")", ",", "UE", "=", "Uses", ".", "end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "SDNode", "", "Extract", "=", "", "UI", ";", "SDValue", "Idx", "=", "Extract", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "EltSize", "=", "InputVector", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "uint64_t", "Offset", "=", "EltSize", "", "cast", "<", "ConstantSDNode", ">" ]
LLVM	AArch64	CPP	next_suggestion	CPU	622,386	[ "}" ]	[ "void", "addRegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", ")", ")", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,387	[ "bits", "<", "<NUM_LIT>", ">", "Rd32", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pt4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	arm	CPP	stmt_completion	CPU	622,388	[ ";" ]	[ "case", "CONST", ":", "return", "tls_mentioned_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "case", "UNSPEC", ":", "if", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TLS", ")", "return", "<NUM_LIT>", ";", "default", ":", "return", "<NUM_LIT>" ]
LLVM	ARM	TD	next_suggestion	CPU	622,389	[ "let", "validForTailPredication", "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Qd", ";", "bits", "<", "<NUM_LIT>", ">", "Qm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	TD	next_suggestion	GPU	622,390	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "glc", ";", "bits", "<", "<NUM_LIT>", ">", "dlc", ";", "bits", "<", "<NUM_LIT>", ">", "format", ";", "bits", "<", "<NUM_LIT>", ">", "vaddr", ";", "bits", "<", "<NUM_LIT>", ">", "vdata", ";", "bits", "<", "<NUM_LIT>", ">", "srsrc", ";", "bits", "<", "<NUM_LIT>", ">", "slc", ";", "bits", "<", "<NUM_LIT>", ">", "tfe", ";", "bits", "<", "<NUM_LIT>", ">", "soffset", ";", "bits", "<", "<NUM_LIT>", ">", "dfmt", "=", "format", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "nfmt", "=", "format", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	622,391	[ "::", "EBX", ",", "X86", "::", "EBP", ",", "<NUM_LIT>", "}", ";" ]	[ "const", "unsigned", "", "X86RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "bool", "callsEHReturn", "=", "false", ";", "bool", "ghcCall", "=", "false", ";", "if", "(", "MF", ")", "{", "callsEHReturn", "=", "MF", "->", "getMMI", "(", ")", ".", "callsEHReturn", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "ghcCall", "=", "(", "F", "?", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ":", "false", ")", ";", "}", "static", "const", "unsigned", "GhcCalleeSavedRegs", "[", "]", "=", "{", "<NUM_LIT>", "}", ";", "static", "const", "unsigned", "CalleeSavedRegs32Bit", "[", "]", "=", "{", "X86", "::", "ESI", ",", "X86", "::", "EDI", ",", "X86" ]
LLVM	X86	CPP	code_generation	CPU	622,392	[ "bool", "X86TargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "MachineFunction", "&", "MF", ",", "unsigned", "Intrinsic", ")", "const", "{", "const", "IntrinsicData", "*", "IntrData", "=", "getIntrinsicWithChain", "(", "Intrinsic", ")", ";", "if", "(", "!", "IntrData", ")", "return", "false", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MONone", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "switch", "(", "IntrData", "->", "Type", ")", "{", "case", "TRUNCATE_TO_MEM_VI8", ":", "case", "TRUNCATE_TO_MEM_VI16", ":", "case", "TRUNCATE_TO_MEM_VI32", ":", "{", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_VOID", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "VT", "=", "MVT", "::", "getVT", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "MVT", "ScalarVT", "=", "MVT", "::", "INVALID_SIMPLE_VALUE_TYPE", ";", "if", "(", "IntrData", "->", "Type", "==", "TRUNCATE_TO_MEM_VI8", ")", "ScalarVT", "=", "MVT", "::", "i8", ";", "else", "if", "(", "IntrData", "->", "Type", "==", "TRUNCATE_TO_MEM_VI16", ")", "ScalarVT", "=", "MVT", "::", "i16", ";", "else", "if", "(", "IntrData", "->", "Type", "==", "TRUNCATE_TO_MEM_VI32", ")", "ScalarVT", "=", "MVT", "::", "i32", ";", "Info", ".", "memVT", "=", "MVT", "::", "getVectorVT", "(", "ScalarVT", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "Info", ".", "align", "=", "Align", "(", "<NUM_LIT>", ")", ";", "Info", ".", "flags", "\|=", "MachineMemOperand", "::", "MOStore", ";", "break", ";", "}", "case", "GATHER", ":", "case", "GATHER_AVX2", ":", "{", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_W_CHAIN", ";", "Info", ".", "ptrVal", "=", "nullptr", ";", "MVT", "DataVT", "=", "MVT", "::", "getVT", "(", "I", ".", "getType", "(", ")", ")", ";", "MVT", "IndexVT", "=", "MVT", "::", "getVT", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "unsigned", "NumElts", "=", "std", "::", "min", "(", "DataVT", ".", "getVectorNumElements", "(", ")", ",", "IndexVT", ".", "getVectorNumElements", "(", ")", ")", ";", "Info", ".", "memVT", "=", "MVT", "::", "getVectorVT", "(", "DataVT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "Info", ".", "align", "=", "Align", "(", "<NUM_LIT>", ")", ";", "Info", ".", "flags", "\|=", "MachineMemOperand", "::", "MOLoad", ";", "break", ";", "}", "case", "SCATTER", ":", "{", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_VOID", ";", "Info", ".", "ptrVal", "=", "nullptr", ";", "MVT", "DataVT", "=", "MVT", "::", "getVT", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "MVT", "IndexVT", "=", "MVT", "::", "getVT", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "unsigned", "NumElts", "=", "std", "::", "min", "(", "DataVT", ".", "getVectorNumElements", "(", ")", ",", "IndexVT", ".", "getVectorNumElements", "(", ")", ")", ";", "Info", ".", "memVT", "=", "MVT", "::", "getVectorVT", "(", "DataVT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "Info", ".", "align", "=", "Align", "(", "<NUM_LIT>", ")", ";", "Info", ".", "flags", "\|=", "MachineMemOperand", "::", "MOStore", ";", "break", ";", "}", "default", ":", "return", "false", ";", "}", "return", "true", ";", "}" ]	[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]
GCC	i386	MD	program_repair	CPU	622,393	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AArch64	TD	stmt_completion	CPU	622,394	[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Neon_mls", ">", ";" ]	[ "def", "MLSvvv_4H", ":", "NeonI_3VSame_Constraint_impl", "<", "<STR_LIT>", ",", "<STR_LIT>", ",", "VPR64", ",", "v4i16", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]
GCC	s390	MD	stmt_completion	MPU	622,395	[ ")", "]", ")" ]	[ "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "GPR", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	arm	MD	next_suggestion	CPU	622,396	[ "(", "not", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	PowerPC	TD	stmt_completion	CPU	622,397	[ "(", "VEXTUBLX", "(", "LI8", "<NUM_LIT>", ")", ",", "$", "S", ")", ",", "sub_32", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "i32", "(", "vector_extract", "v16i8", ":", "$", "S", ",", "<NUM_LIT>", ")", ")", ",", "(", "i32", "(", "EXTRACT_SUBREG" ]
GCC	i386	MD	program_repair	CPU	622,398	[ "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>" ]	[ "(", "match_operand", ":", "AVXMODEF2P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_BLENDV", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "SSEMODEF2P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_merge", ":", "SSEMODEF2P", "(", "match_operand", ":", "SSEMODEF2P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SSEMODEF2P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "SSEMODEF2P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SSEMODEF2P", "[", "(", "match_operand", ":", "SSEMODEF2P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	622,399	[ "<NUM_LIT>", ")", ";" ]	[ "const", "SIRegisterInfo", "*", "TRI", "=", "ST", "->", "getRegisterInfo", "(", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "VT", "==", "MVT", "::", "f32", "\|\|", "VT", "==", "MVT", "::", "f64", ")", ";", "unsigned", "Opc", "=", "(", "VT", "==", "MVT", "::", "f64", ")", "?", "AMDGPU", "::", "V_DIV_FMAS_F64", ":", "AMDGPU", "::", "V_DIV_FMAS_F32", ";", "SDValue", "CarryIn", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "VCC", "=", "CurDAG", "->", "getCopyToReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "SL", ",", "TRI", "->", "getVCC", "(", ")", ",", "CarryIn", ",", "SDValue", "(", ")", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ";", "SelectVOP3Mods0", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";", "SelectVOP3Mods", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";", "SelectVOP3Mods", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "VCC", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "VCC", ".", "getValue", "(" ]

LLVM

X86

CPP

next_suggestion

CPU

622,300

[ "unsigned", "ShiftVal", "=", "SplatVal", ".", "countTrailingOnes", "(", ")", ";" ]

[ "if", "(", "isBitwiseNot", "(", "Op0", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "SupportedVectorShiftWithImm", "(", "VT0", ".", "getSimpleVT", "(", ")", ",", "Subtarget", ",", "ISD", "::", "SRL", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "EltBitWidth", "=", "VT0", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltBitWidth", "!=", "DAG", ".", "ComputeNumSignBits", "(", "Op0", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";" ]

GCC

arm

CPP

next_suggestion

CPU

622,301

[ "}" ]

[ "vreinterpretq_f32_u8", "(", "uint8x16_t", "_", "_", "a", ")", "{", "return", "(", "float32x4_t", ")", "_", "_", "a", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

622,302

[ "VQRDMLSHslv8i16", "(", "v8i16", "QPR", ":", "$", "src1", ")", ",", "(", "v8i16", "QPR", ":", "$", "src2", ")", ",", "(", "v4i16", "(", "EXTRACT_SUBREG", "QPR", ":", "$", "src3", ",", "(", "DSubReg_i16_reg", "imm", ":", "$", "lane", ")", ")", ")", ",", "(", "SubReg_i16_lane", "imm", ":", "$", "lane", ")", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v8i16", "(", "int_arm_neon_vqsubs", "(", "v8i16", "QPR", ":", "$", "src1", ")", ",", "(", "v8i16", "(", "int_arm_neon_vqrdmulh", "(", "v8i16", "QPR", ":", "$", "src2", ")", ",", "(", "v8i16", "(", "NEONvduplane", "(", "v8i16", "QPR", ":", "$", "src3", ")", ",", "imm", ":", "$", "lane", ")", ")", ")", ")", ")", ")", ",", "(", "v8i16", "(" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,303

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "def", "L2_loadbzw4_pi", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "s4_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_44d3da28", ",", "TypeLD", ">", ",", "Enc_71f1b4", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

622,304

[ "<STR_LIT>", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

GCC

v850

CPP

next_suggestion

MPU

622,305

[ "}" ]

[ "int", "flags", ";", "if", "(", "v850_get_data_area", "(", "decl", ")", "==", "DATA_AREA_NORMAL", ")", "{", "if", "(", "DECL_SECTION_NAME", "(", "decl", ")", ")", "{", "const", "char", "*", "name", "=", "DECL_SECTION_NAME", "(", "decl", ")", ";", "if", "(", "streq", "(", "name", ",", "<STR_LIT>", ".zdata", "<STR_LIT>", ")", "||", "streq", "(", "name", ",", "<STR_LIT>", ".zbss", "<STR_LIT>", ")", ")", "v850_set_data_area", "(", "decl", ",", "DATA_AREA_ZDA", ")", ";", "else", "if", "(", "streq", "(", "name", ",", "<STR_LIT>", ".sdata", "<STR_LIT>", ")", "||", "streq", "(", "name", ",", "<STR_LIT>", ".sbss", "<STR_LIT>", ")", ")", "v850_set_data_area", "(", "decl", ",", "DATA_AREA_SDA", ")", ";", "else", "if", "(", "streq", "(", "name", ",", "<STR_LIT>", ".tdata", "<STR_LIT>", ")", ")", "v850_set_data_area", "(", "decl", ",", "DATA_AREA_TDA", ")", ";" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

622,306

[ "f64", ":" ]

[ "Address", "Addr", ";", "if", "(", "!", "computeAddress", "(", "Load", "->", "getPointerOperand", "(", ")", ",", "Addr", ")", ")", "return", "false", ";", "unsigned", "Opc", ";", "const", "TargetRegisterClass", "*", "RC", ";", "bool", "A64", "=", "Subtarget", "->", "hasAddr64", "(", ")", ";", "switch", "(", "getSimpleType", "(", "Load", "->", "getType", "(", ")", ")", ")", "{", "case", "MVT", "::", "i1", ":", "case", "MVT", "::", "i8", ":", "Opc", "=", "A64", "?", "WebAssembly", "::", "LOAD8_U_I32_A64", ":", "WebAssembly", "::", "LOAD8_U_I32_A32", ";", "RC", "=", "&", "WebAssembly", "::", "I32RegClass", ";", "break", ";", "case", "MVT", "::", "i16", ":", "Opc", "=", "A64", "?", "WebAssembly", "::", "LOAD16_U_I32_A64", ":", "WebAssembly", "::", "LOAD16_U_I32_A32", ";", "RC", "=", "&", "WebAssembly", "::", "I32RegClass", ";", "break", ";", "case", "MVT", "::", "i32", ":", "Opc", "=", "A64", "?", "WebAssembly", "::", "LOAD_I32_A64", ":", "WebAssembly", "::", "LOAD_I32_A32", ";", "RC", "=", "&", "WebAssembly", "::", "I32RegClass", ";", "break", ";", "case", "MVT", "::", "i64", ":", "Opc", "=", "A64", "?", "WebAssembly", "::", "LOAD_I64_A64", ":", "WebAssembly", "::", "LOAD_I64_A32", ";", "RC", "=", "&", "WebAssembly", "::", "I64RegClass", ";", "break", ";", "case", "MVT", "::", "f32", ":", "Opc", "=", "A64", "?", "WebAssembly", "::", "LOAD_F32_A64", ":", "WebAssembly", "::", "LOAD_F32_A32", ";", "RC", "=", "&", "WebAssembly", "::", "F32RegClass", ";", "break", ";", "case", "MVT", "::" ]

GCC

arm

MD

next_suggestion

CPU

622,307

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

GCC

alpha

CPP

stmt_completion

MPU

622,308

[ ";" ]

[ "start_sequence", "(", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "noperands", ";", "++", "i", ")", "{", "switch", "(", "GET_MODE", "(", "operands", "[", "i", "]", ")", ")", "{", "case", "TFmode", ":", "reg", "=", "gen_rtx_REG", "(", "TFmode", ",", "regno", ")", ";", "regno", "+=", "<NUM_LIT>", ";", "break", ";", "case", "DFmode", ":", "reg", "=", "gen_rtx_REG", "(", "DFmode", ",", "regno", "+", "<NUM_LIT>", ")", ";", "regno", "+=", "<NUM_LIT>", ";", "break", ";", "case", "VOIDmode", ":", "gcc_assert", "(", "CONST_INT_P", "(", "operands", "[", "i", "]", ")", ")", ";", "case", "DImode", ":", "reg", "=", "gen_rtx_REG", "(", "DImode", ",", "regno", ")", ";", "regno", "+=", "<NUM_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "emit_move_insn", "(", "reg", ",", "operands", "[", "i", "]", ")", ";", "use_reg", "(", "&", "usage", ",", "reg", ")", ";", "}", "switch", "(", "GET_MODE", "(", "target", ")", ")", "{", "case", "TFmode", ":", "reg", "=", "gen_rtx_REG", "(", "TFmode", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "DFmode", ":", "reg", "=", "gen_rtx_REG", "(", "DFmode", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "DImode", ":", "reg", "=", "gen_rtx_REG", "(", "DImode", ",", "<NUM_LIT>", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "tmp", "=", "gen_rtx_MEM", "(", "QImode", ",", "func", ")", ";", "tmp", "=", "emit_call_insn", "(", "GEN_CALL_VALUE", "(", "reg", ",", "tmp", ",", "const0_rtx", ",", "const0_rtx", ",", "const0_rtx", ")", ")", ";", "CALL_INSN_FUNCTION_USAGE", "(", "tmp", ")", "=", "usage", ";", "RTL_CONST_CALL_P", "(", "tmp", ")", "=", "<NUM_LIT>", ";", "tmp", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")" ]

LLVM

LoongArch

CPP

stmt_completion

CPU

622,309

[ "Result", ";" ]

[ "Type", "*", "Tys", "[", "]", "=", "{", "AlignedAddr", "->", "getType", "(", ")", "}", ";", "Function", "*", "LlwOpScwLoop", "=", "Intrinsic", "::", "getDeclaration", "(", "AI", "->", "getModule", "(", ")", ",", "getIntrinsicForMaskedAtomicRMWBinOp", "(", "GRLen", ",", "AI", "->", "getOperation", "(", ")", ")", ",", "Tys", ")", ";", "if", "(", "GRLen", "==", "<NUM_LIT>", ")", "{", "Incr", "=", "Builder", ".", "CreateSExt", "(", "Incr", ",", "Builder", ".", "getInt64Ty", "(", ")", ")", ";", "Mask", "=", "Builder", ".", "CreateSExt", "(", "Mask", ",", "Builder", ".", "getInt64Ty", "(", ")", ")", ";", "ShiftAmt", "=", "Builder", ".", "CreateSExt", "(", "ShiftAmt", ",", "Builder", ".", "getInt64Ty", "(", ")", ")", ";", "}", "Value", "*", "Result", ";", "if", "(", "AI", "->", "getOperation", "(", ")", "==", "AtomicRMWInst", "::", "Min", "||", "AI", "->", "getOperation", "(", ")", "==", "AtomicRMWInst", "::", "Max", ")", "{", "const", "DataLayout", "&", "DL", "=", "AI", "->", "getDataLayout", "(", ")", ";", "unsigned", "ValWidth", "=", "DL", ".", "getTypeStoreSizeInBits", "(", "AI", "->", "getValOperand", "(", ")", "->", "getType", "(", ")", ")", ";", "Value", "*", "SextShamt", "=", "Builder", ".", "CreateSub", "(", "Builder", ".", "getIntN", "(", "GRLen", ",", "GRLen", "-", "ValWidth", ")", ",", "ShiftAmt", ")", ";", "Result", "=", "Builder", ".", "CreateCall", "(", "LlwOpScwLoop", ",", "{", "AlignedAddr", ",", "Incr", ",", "Mask", ",", "SextShamt", ",", "Ordering", "}", ")", ";", "}", "else", "{", "Result", "=", "Builder", ".", "CreateCall", "(", "LlwOpScwLoop", ",", "{", "AlignedAddr", ",", "Incr", ",", "Mask", ",", "Ordering", "}", ")", ";", "}", "if", "(", "GRLen", "==", "<NUM_LIT>", ")", "Result", "=", "Builder", ".", "CreateTrunc", "(", "Result", ",", "Builder", ".", "getInt32Ty", "(", ")", ")", ";", "return" ]

LLVM

ARM64

TD

stmt_completion

CPU

622,310

[ "]", ">", "{" ]

[ "def", "am_simdnoindex", ":", "Operand", "<", "i64", ">", ",", "ComplexPattern", "<", "i64", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[" ]

GCC

i386

MD

next_suggestion

CPU

622,311

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

X86

CPP

program_repair

CPU

622,312

[ "<FIXS>", "bool", "X86InstrInfo", "::", "getMemOpBaseRegImmOfs", "(", "MachineInstr", "&", "MemOp", ",", "unsigned", "&", "BaseReg", ",", "<FIXE>", "<FIXS>", "const", "MCInstrDesc", "&", "Desc", "=", "MemOp", ".", "getDesc", "(", ")", ";", "<FIXE>", "<FIXS>", "MachineOperand", "&", "BaseMO", "=", "MemOp", ".", "getOperand", "(", "MemRefBegin", "+", "X86", "::", "AddrBaseReg", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "MemOp", ".", "getOperand", "(", "MemRefBegin", "+", "X86", "::", "AddrScaleAmt", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "if", "(", "MemOp", ".", "getOperand", "(", "MemRefBegin", "+", "X86", "::", "AddrIndexReg", ")", ".", "getReg", "(", ")", "!=", "<FIXE>", "<FIXS>", "const", "MachineOperand", "&", "DispMO", "=", "MemOp", ".", "getOperand", "(", "MemRefBegin", "+", "X86", "::", "AddrDisp", ")", ";", "<FIXE>" ]

[ "}", "}", "<BUGS>", "bool", "X86InstrInfo", "::", "getMemOpBaseRegImmOfs", "(", "MachineInstr", "*", "MemOp", ",", "unsigned", "&", "BaseReg", ",", "<BUGE>", "int64_t", "&", "Offset", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "<BUGS>", "const", "MCInstrDesc", "&", "Desc", "=", "MemOp", "->", "getDesc", "(", ")", ";", "<BUGE>", "int", "MemRefBegin", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Desc", ".", "TSFlags", ")", ";", "if", "(", "MemRefBegin", "<NUM_LIT>", ")", "return", "false", ";", "MemRefBegin", "+=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Desc", ")", ";", "<BUGS>", "MachineOperand", "&", "BaseMO", "=", "MemOp", "->", "getOperand", "(", "MemRefBegin", "+", "X86", "::", "AddrBaseReg", ")", ";", "<BUGE>", "if", "(", "!", "BaseMO", ".", "isReg", "(", ")", ")", "return", "false", ";", "BaseReg", "=", "BaseMO", ".", "getReg", "(", ")", ";", "<BUGS>", "if", "(", "MemOp", "->", "getOperand", "(", "MemRefBegin", "+", "X86", "::", "AddrScaleAmt", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "<BUGE>", "return", "false", ";", "<BUGS>", "if", "(", "MemOp", "->", "getOperand", "(", "MemRefBegin", "+", "X86", "::", "AddrIndexReg", ")", ".", "getReg", "(", ")", "!=", "<BUGE>", "X86", "::", "NoRegister", ")", "return", "false", ";", "<BUGS>", "const", "MachineOperand", "&", "DispMO", "=", "MemOp", "->", "getOperand", "(", "MemRefBegin", "+", "X86", "::", "AddrDisp", ")", ";", "<BUGE>", "if", "(", "!", "DispMO", ".", "isImm", "(", ")", ")" ]

LLVM

AMDGPU

CPP

code_generation

GPU

622,313

[ "AAAMDFlatWorkGroupSize", "&", "AAAMDFlatWorkGroupSize", "::", "createForPosition", "(", "const", "IRPosition", "&", "IRP", ",", "Attributor", "&", "A", ")", "{", "if", "(", "IRP", ".", "getPositionKind", "(", ")", "==", "IRPosition", "::", "IRP_FUNCTION", ")", "return", "*", "new", "(", "A", ".", "Allocator", ")", "AAAMDFlatWorkGroupSize", "(", "IRP", ",", "A", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "AAAMDFlatWorkGroupSize is only valid for function position", "<STR_LIT>", ")", ";", "}" ]

[ "Create", "an", "abstract", "attribute", "view", "for", "the", "position", "IRP", "." ]

GCC

xtensa

MD

next_suggestion

MPU

622,314

[ "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "]", "<STR_LIT>", "{", "return", "xtensa_emit_bit_branch", "(", "false", ",", "which_alternative", "=", "=", "<NUM_LIT>", ",", "operands", ")", "}", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")" ]

GCC

sh

CPP

stmt_completion

CPU

622,315

[ ";" ]

[ "else", "return", "<NUM_LIT>", ";", "}", "if", "(", "set", "==", "<NUM_LIT>", "&&", "reg_overlap_mentioned_p", "(", "reg", ",", "PATTERN", "(", "this_insn", ")", ")", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "retval", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "code", "==", "JUMP_INSN", ")", "return", "<NUM_LIT>", ";", "}", "set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "set", "&&", "reg_overlap_mentioned_p", "(", "reg", ",", "SET_SRC", "(", "set", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "set", "&&", "reg_overlap_mentioned_p", "(", "reg", ",", "SET_DEST", "(", "set", ")", ")", ")", "return", "GET_CODE", "(", "SET_DEST", "(", "set", ")", ")", "!=", "MEM", ";", "if", "(", "set", "==", "<NUM_LIT>", "&&", "reg_overlap_mentioned_p", "(", "reg", ",", "PATTERN", "(", "insn", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "code", "==", "CALL_INSN", "&&", "call_really_used_regs", "[", "REGNO", "(", "reg", ")", "]", ")", "return", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,316

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

GCC

aarch64

MD

stmt_completion

CPU

622,317

[ "]", ")" ]

[ "(", "define_mode_iterator", "ALLI", "[", "QI", "HI", "SI", "DI" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

622,318

[ "let", "OperandType", "=", "optype", ";" ]

[ "let", "OutOperandList", "=", "(", "outs", "Rdst", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "(", "ins", "Rsrc1", ":", "$", "op1", ",", "TPCImm", "<", "Isrc2", ">", ":", "$", "op2", ",", "DimMask", ":", "$", "mask", ",", "DataType", ":", "$", "optype", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "SPred", ":", "$", "pred", ")", ";", "let", "Itinerary", "=", "IIC_ScalarOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "mask", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";" ]

GCC

i386

MD

program_repair

CPU

622,319

[ "<FIXS>", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", "<FIXE>" ]

[ "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")" ]

GCC

rs6000

MD

stmt_completion

CPU

622,320

[ ")", ")", ")", "]" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "V2DF", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", ")", "]", ")", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>" ]

LLVM

ARM64

TD

next_suggestion

CPU

622,321

[ "}" ]

[ "def", "am_ldrlit", ":", "Operand", "<", "OtherVT", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "PCRelLabel19Operand", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

622,322

[ "case", "Mips", "::", "fixup_MICROMIPS_TLS_TPREL_LO16", ":" ]

[ "return", "false", ";", "case", "Mips", "::", "fixup_Mips_CALL_HI16", ":", "case", "Mips", "::", "fixup_Mips_CALL_LO16", ":", "case", "Mips", "::", "fixup_Mips_CALL16", ":", "case", "Mips", "::", "fixup_Mips_GOT", ":", "case", "Mips", "::", "fixup_Mips_GOT_PAGE", ":", "case", "Mips", "::", "fixup_Mips_GOT_OFST", ":", "case", "Mips", "::", "fixup_Mips_GOT_DISP", ":", "case", "Mips", "::", "fixup_Mips_GOT_HI16", ":", "case", "Mips", "::", "fixup_Mips_GOT_LO16", ":", "case", "Mips", "::", "fixup_Mips_GOTTPREL", ":", "case", "Mips", "::", "fixup_Mips_DTPREL_HI", ":", "case", "Mips", "::", "fixup_Mips_DTPREL_LO", ":", "case", "Mips", "::", "fixup_Mips_TLSGD", ":", "case", "Mips", "::", "fixup_Mips_TLSLDM", ":", "case", "Mips", "::", "fixup_Mips_TPREL_HI", ":", "case", "Mips", "::", "fixup_Mips_TPREL_LO", ":", "case", "Mips", "::", "fixup_Mips_JALR", ":", "case", "Mips", "::", "fixup_MICROMIPS_CALL16", ":", "case", "Mips", "::", "fixup_MICROMIPS_GOT_DISP", ":", "case", "Mips", "::", "fixup_MICROMIPS_GOT_PAGE", ":", "case", "Mips", "::", "fixup_MICROMIPS_GOT_OFST", ":", "case", "Mips", "::", "fixup_MICROMIPS_GOT16", ":", "case", "Mips", "::", "fixup_MICROMIPS_GOTTPREL", ":", "case", "Mips", "::", "fixup_MICROMIPS_TLS_DTPREL_HI16", ":", "case", "Mips", "::", "fixup_MICROMIPS_TLS_DTPREL_LO16", ":", "case", "Mips", "::", "fixup_MICROMIPS_TLS_GD", ":", "case", "Mips", "::", "fixup_MICROMIPS_TLS_LDM", ":", "case", "Mips", "::", "fixup_MICROMIPS_TLS_TPREL_HI16", ":" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,323

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]

LLVM

PowerPC

TD

stmt_completion

CPU

622,324

[ ",", "IIC_LdStLFD", ",", "[", "]", ">", ";" ]

[ "def", "LXSIWAX", ":", "XX1Form_memOp", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "vsfrc", ":", "$", "XT", ")", ",", "(", "ins", "memrr", ":", "$", "src", ")", ",", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

program_repair

GPU

622,325

[ "<FIXS>", "continue", ";", "<FIXE>" ]

[ "BlockWaitcntBracketsMap", "[", "pred", "]", ".", "get", "(", ")", ";", "bool", "Visited", "=", "BlockVisitedSet", ".", "find", "(", "pred", ")", "!=", "BlockVisitedSet", ".", "end", "(", ")", ";", "if", "(", "!", "Visited", "||", "PredScoreBrackets", "->", "getWaitAtBeginning", "(", ")", ")", "{", "<BUGS>", "break", ";", "<BUGE>", "}", "for", "(", "enum", "InstCounterType", "T", "=", "VM_CNT", ";", "T", "NUM_INST_CNTS", ";", "T", "=", "(", "enum", "InstCounterType", ")", "(", "T", "+", "<NUM_LIT>", ")", ")", "{" ]

GCC

sh

MD

stmt_completion

CPU

622,326

[ ")" ]

[ "(", "define_automaton", "<STR_LIT>" ]

LLVM

AArch64

TD

stmt_completion

CPU

622,327

[ "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "def", ":", "ROSysReg", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

622,328

[ "let", "InOperandList", "=", "(", "ins", "Rsrc", ":", "$", "src", ",", "DataType", ":", "$", "optype", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "Pred", ":", "$", "pred", ")", ";" ]

[ "class", "VpuInst_MovType", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "Rdst", ",", "RegisterClass", "Rsrc", ",", "string", "asmstr", ",", "Operand", "Pred", ">", ":", "VectorInstShort", "<", "opc", ",", "asmstr", ">", "{", "let", "OutOperandList", "=", "(", "outs", "Rdst", ":", "$", "dest", ")", ";" ]

LLVM

Lanai

CPP

code_generation

CPU

622,329

[ "bool", "LanaiAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "if", "(", "(", "Count", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Count", ";", "i", "+=", "<NUM_LIT>", ")", "OS", ".", "write", "(", "<STR_LIT>", "\\x15\\0\\0\\0", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "return", "true", ";", "}" ]

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

GCC

rs6000

CPP

program_repair

CPU

622,330

[ "<FIXS>", "frame_off", "+", "RS6000_TOC_SAVE_SLOT", ")", ")", ";", "<FIXE>" ]

[ "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "reg_mode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_frame_load", "(", "reg", ",", "frame_reg_rtx", ",", "<BUGS>", "frame_off", "+", "<NUM_LIT>", "*", "reg_size", ")", ")", ";", "<BUGE>", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", ";", "++", "i", ")" ]

LLVM

ARM64

TD

stmt_completion

CPU

622,331

[ "<STR_LIT>", ";" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=" ]

GCC

epiphany

CPP

stmt_completion

MPU

622,332

[ "dst", ",", "src", ")", ";" ]

[ "rtx", "src", "=", "simplify_gen_subreg", "(", "SImode", ",", "SET_SRC", "(", "set", ")", ",", "DImode", ",", "offset", ")", ";", "rtx", "dst", "=", "simplify_gen_subreg", "(", "SImode", ",", "SET_DEST", "(", "set", ")", ",", "DImode", ",", "offset", ")", ";", "set", "=", "gen_rtx_SET", "(" ]

GCC

s390

CPP

next_suggestion

MPU

622,333

[ "}" ]

[ "if", "(", "TARGET_DEBUG_ARG", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "va_arg: float type", "<STR_LIT>", ")", ";", "debug_tree", "(", "type", ")", ";", "}", "indirect_p", "=", "<NUM_LIT>", ";", "reg", "=", "fpr", ";", "n_reg", "=", "<NUM_LIT>", ";", "sav_ofs", "=", "<NUM_LIT>", "*", "UNITS_PER_LONG", ";", "sav_scale", "=", "<NUM_LIT>", ";", "max_reg", "=", "FP_ARG_NUM_REG", "-", "n_reg", ";", "left_align_p", "=", "false", ";", "}", "else", "{", "if", "(", "TARGET_DEBUG_ARG", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "va_arg: other type", "<STR_LIT>", ")", ";", "debug_tree", "(", "type", ")", ";", "}", "indirect_p", "=", "<NUM_LIT>", ";", "reg", "=", "gpr", ";", "n_reg", "=", "(", "size", "+", "UNITS_PER_LONG", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_LONG", ";", "sav_ofs", "=", "<NUM_LIT>", "*", "UNITS_PER_LONG", ";", "if", "(", "size", "<", "UNITS_PER_LONG", ")", "sav_ofs", "+=", "UNITS_PER_LONG", "-", "size", ";", "sav_scale", "=", "UNITS_PER_LONG", ";", "max_reg", "=", "GP_ARG_NUM_REG", "-", "n_reg", ";", "left_align_p", "=", "false", ";", "}", "if", "(", "reg", "!=", "NULL_TREE", ")", "{", "lab_false", "=", "create_artificial_label", "(", "UNKNOWN_LOCATION", ")", ";", "lab_over", "=", "create_artificial_label", "(", "UNKNOWN_LOCATION", ")", ";", "t", "=", "fold_convert", "(", "TREE_TYPE", "(", "reg", ")", ",", "size_int", "(", "max_reg", ")", ")", ";", "t", "=", "build2", "(", "GT_EXPR", ",", "boolean_type_node", ",", "reg", ",", "t", ")", ";", "u", "=", "build1", "(", "GOTO_EXPR", ",", "void_type_node", ",", "lab_false", ")", ";", "t", "=", "build3", "(", "COND_EXPR", ",", "void_type_node", ",", "t", ",", "u", ",", "NULL_TREE", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "t", "=", "fold_build_pointer_plus_hwi", "(", "sav", ",", "sav_ofs", ")", ";", "u", "=", "build2", "(", "MULT_EXPR", ",", "TREE_TYPE", "(", "reg", ")", ",", "reg", ",", "fold_convert", "(", "TREE_TYPE", "(", "reg", ")", ",", "size_int", "(", "sav_scale", ")", ")", ")", ";", "t", "=", "fold_build_pointer_plus", "(", "t", ",", "u", ")", ";", "gimplify_assign", "(", "addr", ",", "t", ",", "pre_p", ")", ";", "gimple_seq_add_stmt", "(", "pre_p", ",", "gimple_build_goto", "(", "lab_over", ")", ")", ";", "gimple_seq_add_stmt", "(", "pre_p", ",", "gimple_build_label", "(", "lab_false", ")", ")", ";", "}", "t", "=", "ovf", ";", "if", "(", "size", "<", "UNITS_PER_LONG", "&&", "!", "left_align_p", ")", "t", "=", "fold_build_pointer_plus_hwi", "(", "t", ",", "UNITS_PER_LONG", "-", "size", ")", ";", "gimplify_expr", "(", "&", "t", ",", "pre_p", ",", "NULL", ",", "is_gimple_val", ",", "fb_rvalue", ")", ";", "gimplify_assign", "(", "addr", ",", "t", ",", "pre_p", ")", ";", "if", "(", "size", "<", "UNITS_PER_LONG", "&&", "left_align_p", ")", "t", "=", "fold_build_pointer_plus_hwi", "(", "t", ",", "UNITS_PER_LONG", ")", ";", "else", "t", "=", "fold_build_pointer_plus_hwi", "(", "t", ",", "size", ")", ";", "gimplify_assign", "(", "ovf", ",", "t", ",", "pre_p", ")", ";", "if", "(", "reg", "!=", "NULL_TREE", ")", "gimple_seq_add_stmt", "(", "pre_p", ",", "gimple_build_label", "(", "lab_over", ")", ")", ";", "if", "(", "n_reg", ">", "<NUM_LIT>", ")", "{", "u", "=", "build2", "(", "PREINCREMENT_EXPR", ",", "TREE_TYPE", "(", "reg", ")", ",", "reg", ",", "fold_convert", "(", "TREE_TYPE", "(", "reg", ")", ",", "size_int", "(", "n_reg", ")", ")", ")", ";", "gimplify_and_add", "(", "u", ",", "pre_p", ")", ";", "}", "if", "(", "indirect_p", ")", "{", "t", "=", "build_pointer_type_for_mode", "(", "build_pointer_type", "(", "type", ")", ",", "ptr_mode", ",", "true", ")", ";", "addr", "=", "fold_convert", "(", "t", ",", "addr", ")", ";", "addr", "=", "build_va_arg_indirect_ref", "(", "addr", ")", ";", "}", "else", "{", "t", "=", "build_pointer_type_for_mode", "(", "type", ",", "ptr_mode", ",", "true", ")", ";", "addr", "=", "fold_convert", "(", "t", ",", "addr", ")", ";", "}", "return", "build_va_arg_indirect_ref", "(", "addr", ")", ";" ]

GCC

mips

CPP

stmt_completion

CPU

622,334

[ ",", "mips_epilogue", ".", "cfa_restore_sp_offset", ")", ";" ]

[ "else", "mips_add_cfa_restore", "(", "reg", ")", ";", "mips_emit_save_slot_move", "(", "reg", ",", "mem", ",", "MIPS_EPILOGUE_TEMP", "(", "GET_MODE", "(", "reg", ")", ")", ")", ";", "if", "(", "REGNO", "(", "reg", ")", "==", "REGNO", "(", "mips_epilogue", ".", "cfa_reg", ")", ")", "mips_epilogue_set_cfa", "(", "stack_pointer_rtx" ]

LLVM

R600

CPP

next_suggestion

GPU

622,335

[ "}", "while", "(", "IsModified", ")", ";" ]

[ "void", "AMDGPUDAGToDAGISel", "::", "PostprocessISelDAG", "(", ")", "{", "const", "AMDGPUTargetLowering", "&", "Lowering", "=", "*", "static_cast", "<", "const", "AMDGPUTargetLowering", "*", ">", "(", "getTargetLowering", "(", ")", ")", ";", "bool", "IsModified", "=", "false", ";", "do", "{", "IsModified", "=", "false", ";", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "I", "=", "CurDAG", "->", "allnodes_begin", "(", ")", ",", "E", "=", "CurDAG", "->", "allnodes_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SDNode", "*", "Node", "=", "I", ";", "MachineSDNode", "*", "MachineNode", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "I", ")", ";", "if", "(", "!", "MachineNode", ")", "continue", ";", "SDNode", "*", "ResNode", "=", "Lowering", ".", "PostISelFolding", "(", "MachineNode", ",", "*", "CurDAG", ")", ";", "if", "(", "ResNode", "!=", "Node", ")", "{", "ReplaceUses", "(", "Node", ",", "ResNode", ")", ";", "IsModified", "=", "true", ";", "}", "}", "CurDAG", "->", "RemoveDeadNodes", "(", ")", ";" ]

LLVM

Lanai

CPP

code_generation

CPU

622,336

[ "TargetTransformInfo", "::", "PopcntSupportKind", "getPopcntSupport", "(", "unsigned", "TyWidth", ")", "{", "if", "(", "TyWidth", "==", "<NUM_LIT>", ")", "return", "TTI", "::", "PSK_FastHardware", ";", "return", "TTI", "::", "PSK_Software", ";", "}" ]

[ "Return", "hardware", "support", "for", "population", "count", "." ]

LLVM

AVR

CPP

next_suggestion

MPU

622,337

[ "if", "(", "Reg", ")", "return", "Reg", ";" ]

[ "if", "(", "VT", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "{", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", "r0", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "r1", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", "r0", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "sp", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "}" ]

GCC

xtensa

MD

stmt_completion

MPU

622,338

[ ")", "]" ]

[ "[", "(", "unspec", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_NOP" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,339

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

aarch64

CPP

program_repair

CPU

622,340

[ "<FIXS>", "if", "(", "aarch64_simd_tuple_modes", "[", "i", "]", "[", "j", "]", "==", "mode", "<FIXE>" ]

[ "return", "aarch64_simd_types", "[", "i", "]", ".", "itype", ";", "if", "(", "aarch64_simd_tuple_types", "[", "i", "]", "[", "<NUM_LIT>", "]", "!=", "NULL_TREE", ")", "for", "(", "int", "j", "=", "<NUM_LIT>", ";", "j", "<NUM_LIT>", ";", "j", "++", ")", "<BUGS>", "if", "(", "TYPE_MODE", "(", "aarch64_simd_tuple_types", "[", "i", "]", "[", "j", "]", ")", "==", "mode", "<BUGE>", "&&", "aarch64_simd_types", "[", "i", "]", ".", "q", "==", "q", ")", "return", "aarch64_simd_tuple_types", "[", "i", "]", "[", "j", "]", ";", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,341

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]

LLVM

MSP430

CPP

next_suggestion

MPU

622,342

[ "}" ]

[ "int64_t", "Offset", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getOffset", "(", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "SDLoc", "(", "Op", ")", ",", "getPointerTy", "(", ")", ",", "Offset", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

622,343

[ "_", "mm_castpd_si128", "(", "_", "_", "m128d", "_", "_", "A", ")", "{" ]

[ "static", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "always_inline__", ")", ")" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

622,344

[ "let", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", ";" ]

[ "let", "isNotUsedInDisasm", "=", "!", "if", "(", "!", "and", "(", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Rsrc1", ")", ",", "<STR_LIT>", ")", ",", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Rsrc2", ")", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "let", "HasImm", "=", "!", "isa", "<", "Operand", ">", "(", "Rsrc2", ")", ";", "let", "immOpNum", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "=", "optype", ";" ]

LLVM

AMDGPU

TD

next_suggestion

GPU

622,345

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "P", ".", "HasSrc1FloatMods", ",", "src1_modifiers", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "src0_modifiers", ";", "bits", "<", "<NUM_LIT>", ">", "src1_sel", ";", "bits", "<", "<NUM_LIT>", ">", "src1_modifiers", ";", "bits", "<", "<NUM_LIT>", ">", "src1_sgpr", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "P", ".", "HasSrc0", ",", "src0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "P", ".", "HasSrc0", ",", "src0_sel", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "P", ".", "HasSrc0IntMods", ",", "src0_modifiers", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "P", ".", "HasSrc0FloatMods", ",", "src0_modifiers", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "P", ".", "HasSrc0", ",", "src0", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "P", ".", "HasSrc1", ",", "src1_sel", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "P", ".", "HasSrc1IntMods", ",", "src1_modifiers", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ";" ]

GCC

stormy16

CPP

code_generation

CPU

622,346

[ "void", "xstormy16_split_cbranch", "(", "machine_mode", "mode", ",", "rtx", "label", ",", "rtx", "comparison", ",", "rtx", "dest", ")", "{", "rtx", "op0", "=", "XEXP", "(", "comparison", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "XEXP", "(", "comparison", ",", "<NUM_LIT>", ")", ";", "rtx_insn", "*", "seq", ",", "*", "last_insn", ";", "rtx", "compare", ";", "start_sequence", "(", ")", ";", "xstormy16_expand_arith", "(", "mode", ",", "COMPARE", ",", "dest", ",", "op0", ",", "op1", ")", ";", "seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "gcc_assert", "(", "INSN_P", "(", "seq", ")", ")", ";", "last_insn", "=", "seq", ";", "while", "(", "NEXT_INSN", "(", "last_insn", ")", "!=", "NULL_RTX", ")", "last_insn", "=", "NEXT_INSN", "(", "last_insn", ")", ";", "compare", "=", "SET_SRC", "(", "XVECEXP", "(", "PATTERN", "(", "last_insn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "PUT_CODE", "(", "XEXP", "(", "compare", ",", "<NUM_LIT>", ")", ",", "GET_CODE", "(", "comparison", ")", ")", ";", "XEXP", "(", "compare", ",", "<NUM_LIT>", ")", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "label", ")", ";", "emit_insn", "(", "seq", ")", ";", "}" ]

[ "Take", "a", "SImode", "conditional", "branch", ",", "one", "of", "GT/LE/GTU/LEU", ",", "and", "split", "the", "arithmetic", "operation", ".", "Most", "of", "the", "work", "is", "done", "by", "xstormy16_expand_arith", "." ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

622,347

[ "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_3", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";" ]

[ "if", "(", "Features", ".", "test", "(", "FeatureISAVersion7_0_0", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion7_0_1", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion7_0_2", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion7_0_3", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion7_0_4", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureSeaIslands", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_1", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_2", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";" ]

GCC

i386

CPP

next_suggestion

CPU

622,348

[ "if", "(", "val", "&", "IX86_HLE_RELEASE", "&&", "!", "(", "is_mm_release", "(", "model", ")", "||", "strong", ")", ")", "{" ]

[ "static", "unsigned", "HOST_WIDE_INT", "ix86_memmodel_check", "(", "unsigned", "HOST_WIDE_INT", "val", ")", "{", "enum", "memmodel", "model", "=", "memmodel_from_int", "(", "val", ")", ";", "bool", "strong", ";", "if", "(", "val", "&", "~", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "IX86_HLE_ACQUIRE", "|", "IX86_HLE_RELEASE", "|", "MEMMODEL_MASK", ")", "||", "(", "(", "val", "&", "IX86_HLE_ACQUIRE", ")", "&&", "(", "val", "&", "IX86_HLE_RELEASE", ")", ")", ")", "{", "warning", "(", "OPT_Winvalid_memory_model", ",", "<STR_LIT>", "Unknown architecture specific memory model", "<STR_LIT>", ")", ";", "return", "MEMMODEL_SEQ_CST", ";", "}", "strong", "=", "(", "is_mm_acq_rel", "(", "model", ")", "||", "is_mm_seq_cst", "(", "model", ")", ")", ";", "if", "(", "val", "&", "IX86_HLE_ACQUIRE", "&&", "!", "(", "is_mm_acquire", "(", "model", ")", "||", "strong", ")", ")", "{", "warning", "(", "OPT_Winvalid_memory_model", ",", "<STR_LIT>", "HLE_ACQUIRE not used with ACQUIRE or stronger memory model", "<STR_LIT>", ")", ";", "return", "MEMMODEL_SEQ_CST", "|", "IX86_HLE_ACQUIRE", ";", "}" ]

LLVM

X86

CPP

code_generation

CPU

622,349

[ "bool", "X86InstrInfo", "::", "shouldScheduleLoadsNear", "(", "SDNode", "*", "Load1", ",", "SDNode", "*", "Load2", ",", "int64_t", "Offset1", ",", "int64_t", "Offset2", ",", "unsigned", "NumLoads", ")", "const", "{", "assert", "(", "Offset2", ">", "Offset1", ")", ";", "if", "(", "(", "Offset2", "-", "Offset1", ")", "/", "<NUM_LIT>", ">", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Opc1", "=", "Load1", "->", "getMachineOpcode", "(", ")", ";", "unsigned", "Opc2", "=", "Load2", "->", "getMachineOpcode", "(", ")", ";", "if", "(", "Opc1", "!=", "Opc2", ")", "return", "false", ";", "switch", "(", "Opc1", ")", "{", "default", ":", "break", ";", "case", "X86", "::", "LD_Fp32m", ":", "case", "X86", "::", "LD_Fp64m", ":", "case", "X86", "::", "LD_Fp80m", ":", "case", "X86", "::", "MMX_MOVD64rm", ":", "case", "X86", "::", "MMX_MOVQ64rm", ":", "return", "false", ";", "}", "EVT", "VT", "=", "Load1", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "if", "(", "NumLoads", ">=", "<NUM_LIT>", ")", "return", "false", ";", "}", "else", "if", "(", "NumLoads", ")", "{", "return", "false", ";", "}", "break", ";", "case", "MVT", "::", "i8", ":", "case", "MVT", "::", "i16", ":", "case", "MVT", "::", "i32", ":", "case", "MVT", "::", "i64", ":", "case", "MVT", "::", "f32", ":", "case", "MVT", "::", "f64", ":", "if", "(", "NumLoads", ")", "return", "false", ";", "break", ";", "}", "return", "true", ";", "}" ]

[ "shouldScheduleLoadsNear", "-", "This", "is", "a", "used", "by", "the", "pre-regalloc", "scheduler", "to", "determine", "(", "in", "conjunction", "with", "areLoadsFromSameBasePtr", ")", "if", "two", "loads", "should", "be", "scheduled", "togther", "." ]

LLVM

ARM

CPP

next_suggestion

CPU

622,350

[ "return", "true", ";" ]

[ "unsigned", "SrcReg", ",", "SrcReg2", ";", "int", "CmpMask", ",", "CmpValue", ";", "if", "(", "Next", "!=", "MI", ".", "getParent", "(", ")", "->", "end", "(", ")", "&&", "analyzeCompare", "(", "*", "Next", ",", "SrcReg", ",", "SrcReg2", ",", "CmpMask", ",", "CmpValue", ")", "&&", "isRedundantFlagInstr", "(", "&", "*", "Next", ",", "SrcReg", ",", "SrcReg2", ",", "CmpValue", ",", "&", "MI", ")", ")", "return", "false", ";" ]

GCC

bfin

MD

stmt_completion

DSP

622,351

[ ")", ")", ")" ]

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "clobber", "(", "reg", ":", "PDI", "REG_A0", ")", ")", "(", "clobber", "(", "reg", ":", "PDI", "REG_A1", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "if", "(", "!", "optimize_size", ")", "{", "rtx", "a1reg", "=", "gen_rtx_REG", "(", "PDImode", ",", "REG_A1", ")", "rtx", "a0reg", "=", "gen_rtx_REG", "(", "PDImode", ",", "REG_A0", ")", "emit_insn", "(", "gen_flag_macinit1hi", "(", "a1reg", ",", "gen_lowpart", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ",", "gen_lowpart", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ",", "GEN_INT", "(", "MACFLAG_FU", ")", ")", ")", "emit_insn", "(", "gen_lshrpdi3", "(", "a1reg", ",", "a1reg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", "emit_insn", "(", "gen_flag_mul_macv2hi_parts_acconly", "(", "a0reg", ",", "a1reg", ",", "gen_lowpart", "(", "V2HImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ",", "gen_lowpart", "(", "V2HImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ",", "const1_rtx", ",", "const1_rtx", ",", "const1_rtx", ",", "const0_rtx", ",", "a1reg", ",", "const0_rtx", ",", "GEN_INT", "(", "MACFLAG_FU", ")", ",", "GEN_INT", "(", "MACFLAG_FU" ]

LLVM

Mips

CPP

next_suggestion

CPU

622,352

[ "if", "(", "P", ".", "hasCRC", "(", ")", ")", "ASESet", "|=", "Mips", "::", "AFL_ASE_CRC", ";" ]

[ "void", "setASESetFromPredicates", "(", "const", "PredicateLibrary", "&", "P", ")", "{", "ASESet", "=", "<NUM_LIT>", ";", "if", "(", "P", ".", "hasDSP", "(", ")", ")", "ASESet", "|=", "Mips", "::", "AFL_ASE_DSP", ";", "if", "(", "P", ".", "hasDSPR2", "(", ")", ")", "ASESet", "|=", "Mips", "::", "AFL_ASE_DSPR2", ";", "if", "(", "P", ".", "hasMSA", "(", ")", ")", "ASESet", "|=", "Mips", "::", "AFL_ASE_MSA", ";", "if", "(", "P", ".", "inMicroMipsMode", "(", ")", ")", "ASESet", "|=", "Mips", "::", "AFL_ASE_MICROMIPS", ";", "if", "(", "P", ".", "inMips16Mode", "(", ")", ")", "ASESet", "|=", "Mips", "::", "AFL_ASE_MIPS16", ";", "if", "(", "P", ".", "hasMT", "(", ")", ")", "ASESet", "|=", "Mips", "::", "AFL_ASE_MT", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

622,353

[ "<NUM_LIT>", ";" ]

[ "def", "A2_vminuw", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,354

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

622,355

[ "getTok", "(", ")", ";" ]

[ "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "LParen", ")", ")", "{", "MipsOperand", "*", "Mnemonic", "=", "static_cast", "<", "MipsOperand", "*", ">", "(", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "Mnemonic", "->", "getToken", "(", ")", "==", "<STR_LIT>", "la", "<STR_LIT>", ")", "{", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "'(' expected", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "Tok1", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok1", ".", "is", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "tryParseRegisterOperand", "(", "Operands", ",", "isMips64", "(", ")", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "unexpected token in operand", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "}", "else", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "unexpected token in operand", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "AsmToken", "&", "Tok2", "=", "Parser", "." ]

LLVM

ARM64

TD

next_suggestion

CPU

622,356

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "immr", ";", "bits", "<", "<NUM_LIT>", ">", "imms", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "immr", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imms", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]

GCC

v850

CPP

stmt_completion

MPU

622,357

[ "NULL_TREE", ")", ",", "<NUM_LIT>", ")", ";" ]

[ "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "cannot set interrupt attribute: no such identifier", "<STR_LIT>", ")", ";", "return", ";", "}", "decl_attributes", "(", "&", "current_function_decl", ",", "tree_cons", "(", "name", ",", "NULL_TREE", "," ]

LLVM

SystemZ

CPP

stmt_completion

CPU

622,358

[ "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";" ]

[ "static", "DecodeStatus", "DecodeGRH32BitRegisterClass", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "return", "decodeRegisterClass", "(", "Inst", ",", "RegNo", ",", "<STR_LIT>" ]

LLVM

ARM64

TD

stmt_completion

CPU

622,359

[ "imm", ":", "$", "Rt", ",", "ro_indexed64", ":", "$", "addr", ")", "]", ">", ";" ]

[ "def", "PRFMro", ":", "PrefetchRO", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "(", "ARM64Prefetch" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

622,360

[ "unsigned", "Opc", ";" ]

[ "if", "(", "SrcReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "PPCSubTarget", "->", "hasSPE", "(", ")", ")", "{", "unsigned", "Opc", ";", "if", "(", "DstVT", "==", "MVT", "::", "f32", ")", "Opc", "=", "IsSigned", "?", "PPC", "::", "EFSCFSI", ":", "PPC", "::", "EFSCFUI", ";", "else", "Opc", "=", "IsSigned", "?", "PPC", "::", "EFDCFSI", ":", "PPC", "::", "EFDCFUI", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "&", "PPC", "::", "SPERCRegClass", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "updateValueMap", "(", "I", ",", "DestReg", ")", ";", "return", "true", ";", "}", "if", "(", "!", "IsSigned", "&&", "!", "PPCSubTarget", "->", "hasFPCVT", "(", ")", ")", "return", "false", ";", "if", "(", "DstVT", "==", "MVT", "::", "f32", "&&", "!", "PPCSubTarget", "->", "hasFPCVT", "(", ")", ")", "return", "false", ";", "if", "(", "SrcVT", "==", "MVT", "::", "i8", "||", "SrcVT", "==", "MVT", "::", "i16", ")", "{", "unsigned", "TmpReg", "=", "createResultReg", "(", "&", "PPC", "::", "G8RCRegClass", ")", ";", "if", "(", "!", "PPCEmitIntExt", "(", "SrcVT", ",", "SrcReg", ",", "MVT", "::", "i64", ",", "TmpReg", ",", "!", "IsSigned", ")", ")", "return", "false", ";", "SrcVT", "=", "MVT", "::", "i64", ";", "SrcReg", "=", "TmpReg", ";", "}", "unsigned", "FPReg", "=", "PPCMoveToFPReg", "(", "SrcVT", ",", "SrcReg", ",", "IsSigned", ")", ";", "if", "(", "FPReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "PPC", "::", "F8RCRegClass", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

622,361

[ "=", "<NUM_LIT>", ";" ]

[ "def", "A2_vabswsat", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_cf8126ae", ",", "TypeS_2op", ">", ",", "Enc_b9c5fb", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,362

[ "let", "Uses", "=", "[", "USR", "]", ";" ]

[ "def", "F2_conv_df2sf", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_90cd8b", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

622,363

[ "}" ]

[ "assert", "(", "needsSP", "(", "MF", ",", "MFI", ")", ")", ";", "return", "MFI", ".", "getStackSize", "(", ")", ">", "RedZoneSize", "||", "MFI", ".", "hasCalls", "(", ")", "||", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoRedZone", ")", ";" ]

LLVM

X86

TD

next_suggestion

CPU

622,364

[ "}" ]

[ "class", "Ii16", "<", "bits", "<", "<NUM_LIT>", ">", "o", ",", "Format", "f", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ",", "InstrItinClass", "itin", "=", "NoItinerary", ">", ":", "X86Inst", "<", "o", ",", "f", ",", "Imm16", ",", "outs", ",", "ins", ",", "asm", ",", "itin", ">", "{", "let", "Pattern", "=", "pattern", ";", "let", "CodeSize", "=", "<NUM_LIT>", ";" ]

GCC

powerpcspe

CPP

code_generation

CPU

622,365

[ "static", "unsigned", "int", "insn_is_swappable_p", "(", "swap_web_entry", "*", "insn_entry", ",", "rtx", "insn", ",", "unsigned", "int", "*", "special", ")", "{", "if", "(", "GET_CODE", "(", "insn", ")", "==", "CALL_INSN", ")", "return", "<NUM_LIT>", ";", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "int", "i", "=", "INSN_UID", "(", "insn", ")", ";", "if", "(", "insn_entry", "[", "i", "]", ".", "is_load", ")", "{", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", ")", "{", "rtx", "rhs", "=", "SET_SRC", "(", "body", ")", ";", "if", "(", "GET_CODE", "(", "rhs", ")", "!=", "MEM", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "rhs", ",", "<NUM_LIT>", ")", ")", "==", "AND", ")", "return", "<NUM_LIT>", ";", "*", "special", "=", "SH_NOSWAP_LD", ";", "return", "<NUM_LIT>", ";", "}", "else", "return", "<NUM_LIT>", ";", "}", "if", "(", "insn_entry", "[", "i", "]", ".", "is_store", ")", "{", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "!=", "UNSPEC", ")", "{", "rtx", "lhs", "=", "SET_DEST", "(", "body", ")", ";", "if", "(", "GET_CODE", "(", "lhs", ")", "!=", "MEM", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "lhs", ",", "<NUM_LIT>", ")", ")", "==", "AND", ")", "return", "<NUM_LIT>", ";", "*", "special", "=", "SH_NOSWAP_ST", ";", "return", "<NUM_LIT>", ";", "}", "else", "return", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "UNSPEC", "&&", "XINT", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_VSX_CVDPSPN", ")", "{", "df_ref", "def", ";", "struct", "df_insn_info", "*", "insn_info", "=", "DF_INSN_INFO_GET", "(", "insn", ")", ";", "FOR_EACH_INSN_INFO_DEF", "(", "def", ",", "insn_info", ")", "{", "struct", "df_link", "*", "link", "=", "DF_REF_CHAIN", "(", "def", ")", ";", "if", "(", "!", "link", ")", "return", "<NUM_LIT>", ";", "for", "(", ";", "link", ";", "link", "=", "link", "->", "next", ")", "{", "rtx", "use_insn", "=", "DF_REF_INSN", "(", "link", "->", "ref", ")", ";", "rtx", "use_body", "=", "PATTERN", "(", "use_insn", ")", ";", "if", "(", "GET_CODE", "(", "use_body", ")", "!=", "SET", "||", "GET_CODE", "(", "SET_SRC", "(", "use_body", ")", ")", "!=", "UNSPEC", "||", "XINT", "(", "SET_SRC", "(", "use_body", ")", ",", "<NUM_LIT>", ")", "!=", "UNSPEC_VSX_XXSPLTW", "||", "XVECEXP", "(", "SET_SRC", "(", "use_body", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "!=", "const0_rtx", ")", "return", "<NUM_LIT>", ";", "}", "}", "return", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "VEC_CONCAT", "&&", "(", "GET_MODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "V2DFmode", "||", "GET_MODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "V2DImode", ")", ")", "{", "*", "special", "=", "SH_CONCAT", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "body", ")", "==", "PARALLEL", ")", "{", "rtx", "expr", "=", "XVECEXP", "(", "body", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "expr", ")", "==", "SET", "&&", "v2df_reduction_p", "(", "SET_SRC", "(", "expr", ")", ")", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "UNSPEC", "&&", "XINT", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_VPERM", "&&", "XVECLEN", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "GET_CODE", "(", "XVECEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "==", "REG", ")", "{", "rtx", "mask_reg", "=", "XVECEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "struct", "df_insn_info", "*", "insn_info", "=", "DF_INSN_INFO_GET", "(", "insn", ")", ";", "df_ref", "use", ";", "FOR_EACH_INSN_INFO_USE", "(", "use", ",", "insn_info", ")", "if", "(", "rtx_equal_p", "(", "DF_REF_REG", "(", "use", ")", ",", "mask_reg", ")", ")", "{", "struct", "df_link", "*", "def_link", "=", "DF_REF_CHAIN", "(", "use", ")", ";", "if", "(", "def_link", "&&", "!", "def_link", "->", "next", "&&", "const_load_sequence_p", "(", "insn_entry", ",", "DF_REF_INSN", "(", "def_link", "->", "ref", ")", ")", ")", "{", "*", "special", "=", "SH_VPERM", ";", "return", "<NUM_LIT>", ";", "}", "}", "}", "return", "rtx_is_swappable_p", "(", "body", ",", "special", ")", ";", "}" ]

[ "Return", "1", "iff", "INSN", "is", "an", "operand", "that", "will", "not", "be", "affected", "by", "having", "vector", "doublewords", "swapped", "in", "memory", "(", "in", "which", "case", "*", "SPECIAL", "is", "unchanged", ")", ",", "or", "that", "can", "be", "modified", "to", "be", "correct", "if", "vector", "doublewords", "are", "swapped", "in", "memory", "(", "in", "which", "case", "*", "SPECIAL", "is", "changed", "to", "a", "value", "indicating", "how", ")", "." ]

LLVM

PIC16

CPP

stmt_completion

MPU

622,366

[ ";" ]

[ "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "AutosSections", ".", "size", "(", ")", ";", "i", "++", ")", "{", "delete", "AutosSections", "[", "i", "]", ";", "}", "delete", "ROSection", ";", "delete", "ExternalVarDecls" ]

GCC

pa

CPP

next_suggestion

CPU

622,367

[ "}" ]

[ "static", "rtx", "pa_trampoline_adjust_address", "(", "rtx", "addr", ")", "{", "if", "(", "!", "TARGET_64BIT", ")", "addr", "=", "memory_address", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "addr", ",", "<NUM_LIT>", ")", ")", ";", "return", "addr", ";" ]

LLVM

TPC

CPP

stmt_completion

Virtual ISA

622,368

[ ":", "Length", ")", ";", "++", "i", ")", "{" ]

[ "static", "inline", "void", "FromUint8Array", "(", "const", "uint8_t", "*", "Array", ",", "size_t", "Length", ",", "T", "&", "Data", ")", "{", "std", "::", "size_t", "SizeType", "=", "sizeof", "(", "T", ")", ";", "Data", "&=", "<NUM_LIT>", ";", "for", "(", "std", "::", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "SizeType", "<", "Length", "?", "SizeType" ]

LLVM

X86

CPP

next_suggestion

CPU

622,369

[ "unsigned", "RegA", "=", "Is64Bit", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ";" ]

[ "int64_t", "Amount", "=", "getDynAllocaAmount", "(", "MI", ",", "MRI", ")", ";", "if", "(", "Amount", "==", "<NUM_LIT>", ")", "{", "MI", "->", "eraseFromParent", "(", ")", ";", "return", ";", "}", "bool", "Is64Bit", "=", "STI", "->", "is64Bit", "(", ")", ";", "bool", "Is64BitAlloca", "=", "MI", "->", "getOpcode", "(", ")", "==", "X86", "::", "DYN_ALLOCA_64", ";", "assert", "(", "SlotSize", "==", "<NUM_LIT>", "||", "SlotSize", "==", "<NUM_LIT>", ")", ";", "std", "::", "optional", "<", "MachineFunction", "::", "DebugInstrOperandPair", ">", "InstrNum", ";", "if", "(", "unsigned", "Num", "=", "MI", "->", "peekDebugInstrNum", "(", ")", ")", "{", "InstrNum", "=", "{", "Num", ",", "<NUM_LIT>", "}", ";", "}", "switch", "(", "L", ")", "{", "case", "TouchAndSub", ":", "{", "assert", "(", "Amount", ">=", "SlotSize", ")", ";", "unsigned", "RegA", "=", "Is64Bit", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Is64Bit", "?", "X86", "::", "PUSH64r", ":", "X86", "::", "PUSH32r", ")", ")", ".", "addReg", "(", "RegA", ",", "RegState", "::", "Undef", ")", ";", "Amount", "-=", "SlotSize", ";", "if", "(", "!", "Amount", ")", "break", ";", "[", "[", "fallthrough", "]", "]", ";", "}", "case", "Sub", ":", "assert", "(", "Amount", ">", "<NUM_LIT>", ")", ";", "if", "(", "Amount", "==", "SlotSize", ")", "{" ]

LLVM

Mips

CPP

code_generation

CPU

622,370

[ "MachineInstr", "*", "MipsInstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "int", "FI", ")", "const", "{", "if", "(", "Ops", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "NULL", ";", "MachineInstr", "*", "NewMI", "=", "NULL", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "Mips", "::", "ADDu", ":", "if", "(", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "Mips", "::", "ZERO", ")", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", ")", "{", "if", "(", "Ops", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "{", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "isKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "NewMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Mips", "::", "SW", ")", ")", ".", "addReg", "(", "SrcReg", ",", "false", ",", "false", ",", "isKill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "}", "else", "{", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "isDead", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "NewMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Mips", "::", "LW", ")", ")", ".", "addReg", "(", "DstReg", ",", "true", ",", "false", ",", "false", ",", "isDead", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "}", "}", "break", ";", "case", "Mips", "::", "FMOV_S32", ":", "case", "Mips", "::", "FMOV_D32", ":", "if", "(", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "RI", ".", "getRegClass", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "StoreOpc", ",", "LoadOpc", ";", "if", "(", "RC", "==", "Mips", "::", "FGR32RegisterClass", ")", "{", "LoadOpc", "=", "Mips", "::", "LWC1", ";", "StoreOpc", "=", "Mips", "::", "SWC1", ";", "}", "else", "if", "(", "RC", "==", "Mips", "::", "AFGR64RegisterClass", ")", "{", "LoadOpc", "=", "Mips", "::", "LDC1", ";", "StoreOpc", "=", "Mips", "::", "SDC1", ";", "}", "else", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "foldMemoryOperandImpl register unknown", "<STR_LIT>", ")", ";", "if", "(", "Ops", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "{", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "isKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "NewMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "StoreOpc", ")", ")", ".", "addReg", "(", "SrcReg", ",", "false", ",", "false", ",", "isKill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "}", "else", "{", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "isDead", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "NewMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "LoadOpc", ")", ")", ".", "addReg", "(", "DstReg", ",", "true", ",", "false", ",", "false", ",", "isDead", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "}", "}", "break", ";", "}", "return", "NewMI", ";", "}" ]

[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

622,371

[ "AU", ".", "addPreserved", "<", "MachinePostDominatorTree", ">", "(", ")", ";" ]

[ "AU", ".", "addPreserved", "<", "SlotIndexes", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachinePostDominatorTree", ">", "(", ")", ";" ]

LLVM

Hexagon

CPP

code_generation

DSP

622,372

[ "bool", "HexagonInstrInfo", "::", "isPredicable", "(", "MachineInstr", "&", "MI", ")", "const", "{", "bool", "isPred", "=", "MI", ".", "getDesc", "(", ")", ".", "isPredicable", "(", ")", ";", "if", "(", "!", "isPred", ")", "return", "false", ";", "const", "int", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "int", "NumOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "bool", "OpCExtended", "[", "<NUM_LIT>", "]", ";", "if", "(", "NumOperands", ">", "<NUM_LIT>", ")", "NumOperands", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumOperands", ";", "i", "++", ")", "OpCExtended", "[", "i", "]", "=", "(", "isOperandExtended", "(", "&", "MI", ",", "i", ")", "&&", "isConstExtended", "(", "&", "MI", ")", ")", ";", "switch", "(", "Opc", ")", "{", "case", "Hexagon", "::", "A2_tfrsi", ":", "return", "(", "isOperandExtended", "(", "&", "MI", ",", "<NUM_LIT>", ")", "&&", "isConstExtended", "(", "&", "MI", ")", ")", "||", "isInt", "<", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "Hexagon", "::", "S2_storerd_io", ":", "return", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "Hexagon", "::", "S2_storeri_io", ":", "case", "Hexagon", "::", "S2_storerinew_io", ":", "return", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "Hexagon", "::", "S2_storerh_io", ":", "case", "Hexagon", "::", "S2_storerhnew_io", ":", "return", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "Hexagon", "::", "S2_storerb_io", ":", "case", "Hexagon", "::", "S2_storerbnew_io", ":", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "Hexagon", "::", "L2_loadrd_io", ":", "return", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "Hexagon", "::", "L2_loadri_io", ":", "return", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "Hexagon", "::", "L2_loadrh_io", ":", "case", "Hexagon", "::", "L2_loadruh_io", ":", "return", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "Hexagon", "::", "L2_loadrb_io", ":", "case", "Hexagon", "::", "L2_loadrub_io", ":", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "Hexagon", "::", "L2_loadrd_pi", ":", "return", "isShiftedInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "Hexagon", "::", "L2_loadri_pi", ":", "return", "isShiftedInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "Hexagon", "::", "L2_loadrh_pi", ":", "case", "Hexagon", "::", "L2_loadruh_pi", ":", "return", "isShiftedInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "Hexagon", "::", "L2_loadrb_pi", ":", "case", "Hexagon", "::", "L2_loadrub_pi", ":", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "Hexagon", "::", "S4_storeirb_io", ":", "case", "Hexagon", "::", "S4_storeirh_io", ":", "case", "Hexagon", "::", "S4_storeiri_io", ":", "return", "(", "OpCExtended", "[", "<NUM_LIT>", "]", "||", "isUInt", "<", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", "&&", "(", "OpCExtended", "[", "<NUM_LIT>", "]", "||", "isInt", "<", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", ";", "case", "Hexagon", "::", "A2_addi", ":", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "Hexagon", "::", "A2_aslh", ":", "case", "Hexagon", "::", "A2_asrh", ":", "case", "Hexagon", "::", "A2_sxtb", ":", "case", "Hexagon", "::", "A2_sxth", ":", "case", "Hexagon", "::", "A2_zxtb", ":", "case", "Hexagon", "::", "A2_zxth", ":", "return", "true", ";", "}", "return", "true", ";", "}" ]

[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]

GCC

tilegx

MD

stmt_completion

VLIW

622,373

[ "smin", "eq", "lt", "ltu", "]", ")" ]

[ "(", "define_code_iterator", "v2op_immed", "[", "plus", "smax" ]

LLVM

ARM

TD

next_suggestion

CPU

622,374

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";" ]

GCC

mips

MD

stmt_completion

CPU

622,375

[ "<STR_LIT>", ")" ]

[ "(", "define_query_cpu_unit", "<STR_LIT>" ]

LLVM

X86

CPP

stmt_completion

CPU

622,376

[ ")", "&&", "<STR_LIT>", "Bad insertf128 index", "<STR_LIT>", ")", ";" ]

[ "uint64_t", "InsertIdx", "=", "(", "Index", "*", "VecVT", ".", "getScalarSizeInBits", "(", ")", ")", "/", "VecWidth", ";", "assert", "(", "(", "InsertIdx", "==", "<NUM_LIT>", "||", "InsertIdx", "==", "<NUM_LIT>" ]

GCC

i386

CPP

stmt_completion

CPU

622,377

[ "_", "A", ")", "{" ]

[ "static", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "always_inline__", ")", ")", "_", "mm_cvt_ps2pi", "(", "_", "_", "m128", "_" ]

GCC

s390

CPP

stmt_completion

MPU

622,378

[ "<STR_LIT>", ",", "code", ")", ";" ]

[ "else", "fprintf", "(", "file", ",", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";", "}", "return", ";", "case", "'", "S", "'", ":", "{", "struct", "s390_address", "ad", ";", "int", "ret", ";", "if", "(", "!", "MEM_P", "(", "x", ")", ")", "{", "output_operand_lossage", "(", "<STR_LIT>", "memory reference expected for ", "<STR_LIT>", "<STR_LIT>", "'S' output modifier", "<STR_LIT>", ")", ";", "return", ";", "}", "ret", "=", "s390_decompose_address", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "&", "ad", ")", ";", "if", "(", "!", "ret", "||", "(", "ad", ".", "base", "&&", "!", "REGNO_OK_FOR_BASE_P", "(", "REGNO", "(", "ad", ".", "base", ")", ")", ")", "||", "ad", ".", "indx", ")", "{", "output_operand_lossage", "(", "<STR_LIT>", "invalid address for 'S' output modifier", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "ad", ".", "disp", ")", "output_addr_const", "(", "file", ",", "ad", ".", "disp", ")", ";", "else", "fprintf", "(", "file", ",", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";", "if", "(", "ad", ".", "base", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "(%s)", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "ad", ".", "base", ")", "]", ")", ";", "}", "return", ";", "case", "'", "N", "'", ":", "if", "(", "GET_CODE", "(", "x", ")", "==", "REG", ")", "x", "=", "gen_rtx_REG", "(", "GET_MODE", "(", "x", ")", ",", "REGNO", "(", "x", ")", "+", "<NUM_LIT>", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "MEM", ")", "x", "=", "change_address", "(", "x", ",", "VOIDmode", ",", "plus_constant", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "else", "output_operand_lossage", "(", "<STR_LIT>", "register or memory expression expected ", "<STR_LIT>", "<STR_LIT>", "for 'N' output modifier", "<STR_LIT>", ")", ";", "break", ";", "case", "'", "M", "'", ":", "if", "(", "GET_CODE", "(", "x", ")", "==", "REG", ")", "x", "=", "gen_rtx_REG", "(", "GET_MODE", "(", "x", ")", ",", "REGNO", "(", "x", ")", "+", "<NUM_LIT>", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "MEM", ")", "x", "=", "change_address", "(", "x", ",", "VOIDmode", ",", "plus_constant", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "else", "output_operand_lossage", "(", "<STR_LIT>", "register or memory expression expected ", "<STR_LIT>", "<STR_LIT>", "for 'M' output modifier", "<STR_LIT>", ")", ";", "break", ";", "case", "'", "Y", "'", ":", "print_shift_count_operand", "(", "file", ",", "x", ")", ";", "return", ";", "case", "'", "K", "'", ":", "if", "(", "TARGET_64BIT", "&&", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_FUNCTION_P", "(", "x", ")", "&&", "!", "(", "SYMBOL_REF_WEAK", "(", "x", ")", "&&", "!", "flag_pic", ")", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "@PLT", "<STR_LIT>", ")", ";", "return", ";", "}", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "if", "(", "(", "code", "==", "'", "v", "'", "||", "code", "==", "'", "V", "'", ")", "||", "VECTOR_NOFP_REG_P", "(", "x", ")", "||", "(", "FP_REG_P", "(", "x", ")", "&&", "VECTOR_MODE_P", "(", "GET_MODE", "(", "x", ")", ")", ")", "||", "(", "VECTOR_REG_P", "(", "x", ")", "&&", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", "/", "s390_class_max_nregs", "(", "FP_REGS", ",", "GET_MODE", "(", "x", ")", ")", ")", ">", "<NUM_LIT>", ")", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "%%v%s", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "x", ")", "+", "(", "code", "==", "'", "V", "'", ")", "]", "+", "<NUM_LIT>", ")", ";", "else", "fprintf", "(", "file", ",", "<STR_LIT>", "%s", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "x", ")", "]", ")", ";", "break", ";", "case", "MEM", ":", "output_address", "(", "GET_MODE", "(", "x", ")", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "CONST", ":", "case", "CODE_LABEL", ":", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "output_addr_const", "(", "file", ",", "x", ")", ";", "break", ";", "case", "CONST_INT", ":", "ival", "=", "INTVAL", "(", "x", ")", ";", "switch", "(", "code", ")", "{", "case", "<NUM_LIT>", ":", "break", ";", "case", "'", "b", "'", ":", "ival", "&=", "<NUM_LIT>", ";", "break", ";", "case", "'", "c", "'", ":", "ival", "=", "(", "(", "ival", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "break", ";", "case", "'", "x", "'", ":", "ival", "&=", "<NUM_LIT>", ";", "break", ";", "case", "'", "h", "'", ":", "ival", "=", "(", "(", "ival", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "break", ";", "case", "'", "i", "'", ":", "ival", "=", "s390_extract_part", "(", "x", ",", "HImode", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "'", "j", "'", ":", "ival", "=", "s390_extract_part", "(", "x", ",", "HImode", ",", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "'", "k", "'", ":", "ival", "=", "s390_extract_part", "(", "x", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "'", "m", "'", ":", "ival", "=", "s390_extract_part", "(", "x", ",", "SImode", ",", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "'", "o", "'", ":", "ival", "&=", "<NUM_LIT>", ";", "break", ";", "case", "'", "e", "'", ":", "case", "'", "f", "'", ":", "case", "'", "s", "'", ":", "case", "'", "t", "'", ":", "{", "int", "start", ",", "end", ";", "int", "len", ";", "bool", "ok", ";", "len", "=", "(", "code", "==", "'", "s", "'", "||", "code", "==", "'", "e", "'", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "ok", "=", "s390_contiguous_bitmask_p", "(", "ival", ",", "true", ",", "len", ",", "&", "start", ",", "&", "end", ")", ";", "gcc_assert", "(", "ok", ")", ";", "if", "(", "code", "==", "'", "s", "'", "||", "code", "==", "'", "t", "'", ")", "ival", "=", "start", ";", "else", "ival", "=", "end", ";", "}", "break", ";", "default", ":", "output_operand_lossage", "(", "<STR_LIT>", "invalid constant for output modifier '%c'", "<STR_LIT>", ",", "code", ")", ";", "}", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "ival", ")", ";", "break", ";", "case", "CONST_WIDE_INT", ":", "if", "(", "code", "==", "'", "b", "'", ")", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "CONST_WIDE_INT_ELT", "(", "x", ",", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "else", "if", "(", "code", "==", "'", "x", "'", ")", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "CONST_WIDE_INT_ELT", "(", "x", ",", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "else", "if", "(", "code", "==", "'", "h", "'", ")", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "(", "(", "CONST_WIDE_INT_ELT", "(", "x", ",", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "else", "{", "if", "(", "code", "==", "<NUM_LIT>", ")", "output_operand_lossage", "(", "<STR_LIT>", "invalid constant - try using ", "<STR_LIT>", "<STR_LIT>", "an output modifier", "<STR_LIT>", ")", ";", "else", "output_operand_lossage", "(", "<STR_LIT>", "invalid constant for output modifier '%c'" ]

LLVM

Hexagon

CPP

program_repair

DSP

622,379

[ "<FIXS>", "if", "(", "!", "IsTailCall", ")", "{", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "SDValue", "Glue", ";", "if", "(", "!", "IsTailCall", ")", "{", "<FIXE>", "<FIXS>", "RegsToPass", "[", "i", "]", ".", "second", ",", "Glue", ")", ";", "Glue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "<FIXE>" ]

[ "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "MemOpChains", ")", ";", "<BUGS>", "if", "(", "!", "isTailCall", ")", "{", "<BUGE>", "SDValue", "C", "=", "DAG", ".", "getConstant", "(", "NumBytes", ",", "dl", ",", "PtrVT", ",", "true", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "C", ",", "dl", ")", ";", "}", "<BUGS>", "<BUGE>", "<BUGS>", "SDValue", "InFlag", ";", "if", "(", "!", "isTailCall", ")", "{", "<BUGE>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "<BUGS>", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "<BUGE>", "}", "}", "else", "{" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,380

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pd", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Pd", ";", "bits", "<", "<NUM_LIT>", ">", "Rss", ";", "bits", "<", "<NUM_LIT>", ">", "Rtt", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "minOp", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "minOp", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

aarch64

MD

stmt_completion

CPU

622,381

[ ")" ]

[ "(", "V2SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V2SF", "<STR_LIT>" ]

LLVM

AMDGPU

TD

program_repair

GPU

622,382

[ "<FIXS>", "(", "ins", "dpp8", ":", "$", "dpp8", ",", "DppFI", ":", "$", "fi", ")", ")", ";", "<FIXE>" ]

[ "Operand", "Src0Mod", ",", "Operand", "Src1Mod", ",", "Operand", "Src2Mod", ",", "bit", "HasOld", "=", "<NUM_LIT>", ">", "{", "dag", "ret", "=", "!", "con", "(", "getInsDPPBase", "OldRC", ",", "Src0RC", ",", "Src1RC", ",", "Src2RC", ",", "NumSrcArgs", ",", "HasModifiers", ",", "Src0Mod", ",", "Src1Mod", ",", "Src2Mod", ",", "HasOld", ">", ".", "ret", ",", "<BUGS>", "(", "ins", "dpp8", ":", "$", "dpp8", ",", "FI", ":", "$", "fi", ")", ")", ";", "<BUGE>", "}", "class", "getInsVOP3DPPBase", "dag", "VOP3Base", ",", "RegisterOperand", "OldRC", ",", "int", "NumSrcArgs", ",", "bit", "HasOld", ">", "{" ]

LLVM

CAHP

CPP

code_generation

CPU

622,383

[ "SDValue", "CAHPTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", "unimplemented operand", "<STR_LIT>", ")", ";", "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "}", "}" ]

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

GCC

pdp11

CPP

code_generation

MPU

622,384

[ "static", "void", "pdp11_option_override", "(", "void", ")", "{", "if", "(", "TARGET_DEC_ASM", ")", "{", "targetm", ".", "asm_out", ".", "open_paren", "=", "<STR_LIT>", "<", "<STR_LIT>", ";", "targetm", ".", "asm_out", ".", "close_paren", "=", "<STR_LIT>", ">", "<STR_LIT>", ";", "}", "}" ]

[ "This", "overrides", "some", "target", "hooks", "that", "are", "initializer", "elements", "so", "they", "ca", "n't", "be", "variables", "in", "the", "#", "define", "." ]

LLVM

X86

CPP

stmt_completion

CPU

622,385

[ "(", "Idx", ")", "->", "getZExtValue", "(", ")", ";" ]

[ "static", "SDValue", "PerformEXTRACT_VECTOR_ELTCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "TargetLowering", "&", "TLI", ")", "{", "SDValue", "InputVector", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "InputVector", ".", "getValueType", "(", ")", "!=", "MVT", "::", "v4i32", ")", "return", "SDValue", "(", ")", ";", "SmallVector", "<", "SDNode", "*", ",", "<NUM_LIT>", ">", "Uses", ";", "unsigned", "ExtractedElements", "=", "<NUM_LIT>", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "InputVector", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "InputVector", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "InputVector", ".", "getResNo", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDNode", "*", "Extract", "=", "*", "UI", ";", "if", "(", "Extract", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "EXTRACT_VECTOR_ELT", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Extract", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "MVT", "::", "i32", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Extract", "->", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Extract", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "SIGN_EXTEND", "&&", "Extract", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "ZERO_EXTEND", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Extract", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "ExtractedElements", "|=", "<NUM_LIT>", "<<", "cast", "<", "ConstantSDNode", ">", "(", "Extract", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "Uses", ".", "push_back", "(", "Extract", ")", ";", "}", "if", "(", "ExtractedElements", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "DebugLoc", "dl", "=", "InputVector", ".", "getDebugLoc", "(", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "CreateStackTemporary", "(", "InputVector", ".", "getValueType", "(", ")", ")", ";", "SDValue", "Ch", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "InputVector", ",", "StackPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "for", "(", "SmallVectorImpl", "<", "SDNode", "*", ">", "::", "iterator", "UI", "=", "Uses", ".", "begin", "(", ")", ",", "UE", "=", "Uses", ".", "end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "SDNode", "*", "Extract", "=", "*", "UI", ";", "SDValue", "Idx", "=", "Extract", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "EltSize", "=", "InputVector", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "uint64_t", "Offset", "=", "EltSize", "*", "cast", "<", "ConstantSDNode", ">" ]

LLVM

AArch64

CPP

next_suggestion

CPU

622,386

[ "}" ]

[ "void", "addRegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", ")", ")", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,387

[ "bits", "<", "<NUM_LIT>", ">", "Rd32", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pt4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

arm

CPP

stmt_completion

CPU

622,388

[ ";" ]

[ "case", "CONST", ":", "return", "tls_mentioned_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "case", "UNSPEC", ":", "if", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TLS", ")", "return", "<NUM_LIT>", ";", "default", ":", "return", "<NUM_LIT>" ]

LLVM

ARM

TD

next_suggestion

CPU

622,389

[ "let", "validForTailPredication", "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Qd", ";", "bits", "<", "<NUM_LIT>", ">", "Qm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

TD

next_suggestion

GPU

622,390

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "glc", ";", "bits", "<", "<NUM_LIT>", ">", "dlc", ";", "bits", "<", "<NUM_LIT>", ">", "format", ";", "bits", "<", "<NUM_LIT>", ">", "vaddr", ";", "bits", "<", "<NUM_LIT>", ">", "vdata", ";", "bits", "<", "<NUM_LIT>", ">", "srsrc", ";", "bits", "<", "<NUM_LIT>", ">", "slc", ";", "bits", "<", "<NUM_LIT>", ">", "tfe", ";", "bits", "<", "<NUM_LIT>", ">", "soffset", ";", "bits", "<", "<NUM_LIT>", ">", "dfmt", "=", "format", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "nfmt", "=", "format", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

622,391

[ "::", "EBX", ",", "X86", "::", "EBP", ",", "<NUM_LIT>", "}", ";" ]

[ "const", "unsigned", "*", "X86RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "bool", "callsEHReturn", "=", "false", ";", "bool", "ghcCall", "=", "false", ";", "if", "(", "MF", ")", "{", "callsEHReturn", "=", "MF", "->", "getMMI", "(", ")", ".", "callsEHReturn", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "ghcCall", "=", "(", "F", "?", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ":", "false", ")", ";", "}", "static", "const", "unsigned", "GhcCalleeSavedRegs", "[", "]", "=", "{", "<NUM_LIT>", "}", ";", "static", "const", "unsigned", "CalleeSavedRegs32Bit", "[", "]", "=", "{", "X86", "::", "ESI", ",", "X86", "::", "EDI", ",", "X86" ]

LLVM

X86

CPP

code_generation

CPU

622,392

[ "bool", "X86TargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "MachineFunction", "&", "MF", ",", "unsigned", "Intrinsic", ")", "const", "{", "const", "IntrinsicData", "*", "IntrData", "=", "getIntrinsicWithChain", "(", "Intrinsic", ")", ";", "if", "(", "!", "IntrData", ")", "return", "false", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MONone", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "switch", "(", "IntrData", "->", "Type", ")", "{", "case", "TRUNCATE_TO_MEM_VI8", ":", "case", "TRUNCATE_TO_MEM_VI16", ":", "case", "TRUNCATE_TO_MEM_VI32", ":", "{", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_VOID", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "VT", "=", "MVT", "::", "getVT", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "MVT", "ScalarVT", "=", "MVT", "::", "INVALID_SIMPLE_VALUE_TYPE", ";", "if", "(", "IntrData", "->", "Type", "==", "TRUNCATE_TO_MEM_VI8", ")", "ScalarVT", "=", "MVT", "::", "i8", ";", "else", "if", "(", "IntrData", "->", "Type", "==", "TRUNCATE_TO_MEM_VI16", ")", "ScalarVT", "=", "MVT", "::", "i16", ";", "else", "if", "(", "IntrData", "->", "Type", "==", "TRUNCATE_TO_MEM_VI32", ")", "ScalarVT", "=", "MVT", "::", "i32", ";", "Info", ".", "memVT", "=", "MVT", "::", "getVectorVT", "(", "ScalarVT", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "Info", ".", "align", "=", "Align", "(", "<NUM_LIT>", ")", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOStore", ";", "break", ";", "}", "case", "GATHER", ":", "case", "GATHER_AVX2", ":", "{", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_W_CHAIN", ";", "Info", ".", "ptrVal", "=", "nullptr", ";", "MVT", "DataVT", "=", "MVT", "::", "getVT", "(", "I", ".", "getType", "(", ")", ")", ";", "MVT", "IndexVT", "=", "MVT", "::", "getVT", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "unsigned", "NumElts", "=", "std", "::", "min", "(", "DataVT", ".", "getVectorNumElements", "(", ")", ",", "IndexVT", ".", "getVectorNumElements", "(", ")", ")", ";", "Info", ".", "memVT", "=", "MVT", "::", "getVectorVT", "(", "DataVT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "Info", ".", "align", "=", "Align", "(", "<NUM_LIT>", ")", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOLoad", ";", "break", ";", "}", "case", "SCATTER", ":", "{", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_VOID", ";", "Info", ".", "ptrVal", "=", "nullptr", ";", "MVT", "DataVT", "=", "MVT", "::", "getVT", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "MVT", "IndexVT", "=", "MVT", "::", "getVT", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "unsigned", "NumElts", "=", "std", "::", "min", "(", "DataVT", ".", "getVectorNumElements", "(", ")", ",", "IndexVT", ".", "getVectorNumElements", "(", ")", ")", ";", "Info", ".", "memVT", "=", "MVT", "::", "getVectorVT", "(", "DataVT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "Info", ".", "align", "=", "Align", "(", "<NUM_LIT>", ")", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOStore", ";", "break", ";", "}", "default", ":", "return", "false", ";", "}", "return", "true", ";", "}" ]

[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]

GCC

i386

MD

program_repair

CPU

622,393

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AArch64

TD

stmt_completion

CPU

622,394

[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Neon_mls", ">", ";" ]

[ "def", "MLSvvv_4H", ":", "NeonI_3VSame_Constraint_impl", "<", "<STR_LIT>", ",", "<STR_LIT>", ",", "VPR64", ",", "v4i16", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]

GCC

s390

MD

stmt_completion

MPU

622,395

[ ")", "]", ")" ]

[ "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "GPR", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

arm

MD

next_suggestion

CPU

622,396

[ "(", "not", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

PowerPC

TD

stmt_completion

CPU

622,397

[ "(", "VEXTUBLX", "(", "LI8", "<NUM_LIT>", ")", ",", "$", "S", ")", ",", "sub_32", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "i32", "(", "vector_extract", "v16i8", ":", "$", "S", ",", "<NUM_LIT>", ")", ")", ",", "(", "i32", "(", "EXTRACT_SUBREG" ]

GCC

i386

MD

program_repair

CPU

622,398

[ "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>" ]

[ "(", "match_operand", ":", "AVXMODEF2P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_BLENDV", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "SSEMODEF2P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_merge", ":", "SSEMODEF2P", "(", "match_operand", ":", "SSEMODEF2P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SSEMODEF2P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "SSEMODEF2P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SSEMODEF2P", "[", "(", "match_operand", ":", "SSEMODEF2P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

622,399

[ "<NUM_LIT>", ")", ";" ]

[ "const", "SIRegisterInfo", "*", "TRI", "=", "ST", "->", "getRegisterInfo", "(", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "VT", "==", "MVT", "::", "f32", "||", "VT", "==", "MVT", "::", "f64", ")", ";", "unsigned", "Opc", "=", "(", "VT", "==", "MVT", "::", "f64", ")", "?", "AMDGPU", "::", "V_DIV_FMAS_F64", ":", "AMDGPU", "::", "V_DIV_FMAS_F32", ";", "SDValue", "CarryIn", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "VCC", "=", "CurDAG", "->", "getCopyToReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "SL", ",", "TRI", "->", "getVCC", "(", ")", ",", "CarryIn", ",", "SDValue", "(", ")", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ";", "SelectVOP3Mods0", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";", "SelectVOP3Mods", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";", "SelectVOP3Mods", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "VCC", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "VCC", ".", "getValue", "(" ]