docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
GCC	i386	CPP	code_generation	CPU	622,400	[ "static", "void", "ATTRIBUTE_UNUSED", "ix86_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";", "if", "(", "ix86_in_large_data_p", "(", "decl", ")", ")", "SYMBOL_REF_FLAGS", "(", "XEXP", "(", "rtl", ",", "<NUM_LIT>", ")", ")", "\|=", "SYMBOL_FLAG_FAR_ADDR", ";", "}" ]	[ "Implements", "target", "vector", "targetm.asm.encode_section_info", "." ]
LLVM	AArch64	TD	next_suggestion	CPU	622,401	[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]	[ "def", "tvecshiftR16", ":", "Operand", "<", "i32", ">", ",", "TImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]
GCC	frv	CPP	next_suggestion	VLIW	622,402	[ "}" ]	[ "if", "(", "dest_byte", "<", "src_byte", "\|\|", "dest_byte", ">", "src_byte", "+", "len", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "num", ";", "i", "++", ")", "dest", "[", "i", "]", "=", "src", "[", "i", "]", ";", "while", "(", "len", ">", "xlen", ")", "{", "dest_byte", "[", "xlen", "]", "=", "src_byte", "[", "xlen", "]", ";", "xlen", "++", ";" ]
GCC	rs6000	MD	next_suggestion	CPU	622,403	[ "[", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", ")", "]" ]	[ "(", "vec_select", ":", "QI", "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel" ]
GCC	cris	MD	program_repair	MPU	622,404	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "BW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	xtensa	CPP	next_suggestion	MPU	622,405	[ "break", ";" ]	[ "if", "(", "align", "==", "<NUM_LIT>", ")", "expand_len", "=", "xtensa_sizeof_MOVI", "(", "value", ")", ";", "else", "if", "(", "value", "==", "<NUM_LIT>", "\|\|", "value", "==", "-", "<NUM_LIT>", ")", "expand_len", "=", "TARGET_DENSITY", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "else", "expand_len", "=", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "expand_len", "+=", "(", "bytes", "/", "align", ")", "", "(", "TARGET_DENSITY", "&&", "align", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "expand_len", "+=", "(", "(", "bytes", "%", "align", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", "", "<NUM_LIT>", ";", "funccall_len", "=", "xtensa_sizeof_MOVI", "(", "value", ")", ";", "funccall_len", "+=", "xtensa_sizeof_MOVI", "(", "bytes", ")", ";", "funccall_len", "+=", "TARGET_LONGCALLS", "?", "(", "<NUM_LIT>", "+", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ";", "if", "(", "optimize", ">", "<NUM_LIT>", "&&", "!", "optimize_size", ")", "funccall_len", "*=", "<NUM_LIT>", ";", "if", "(", "expand_len", ">", "funccall_len", ")", "return", "<NUM_LIT>", ";", "x", "=", "XEXP", "(", "dst_mem", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "REG_P", "(", "x", ")", ")", "dst_mem", "=", "replace_equiv_address", "(", "dst_mem", ",", "force_reg", "(", "Pmode", ",", "x", ")", ")", ";", "switch", "(", "align", ")", "{", "case", "<NUM_LIT>", ":" ]
LLVM	Patmos	CPP	program_repair	VLIW	622,406	[ "<FIXS>", "LLVM_DEBUG", "(", "<FIXE>" ]	[ "globalEnsure", ")", ";", "int", "optimized_restoring", "=", "optimized_costs", "-", "reserveGain", ";", "<BUGS>", "DEBUG", "(", "<BUGE>", "dbgs", "(", ")", "<<", "<STR_LIT>", "Restoring \\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\ ", "<STR_LIT>", "<<", "MBB", "->", "getFullName", "(", ")", "<<", "<STR_LIT>", " k = ", "<STR_LIT>", "<<", "reserved", "<<", "<STR_LIT>", ": ", "<STR_LIT>" ]
LLVM	Hexagon	TD	stmt_completion	DSP	622,407	[ "<NUM_LIT>", ";" ]	[ "def", "J4_cmpeq_tp1_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "GeneralSubRegs", ":", "$", "Rt16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56336eb0", ",", "TypeCJ", ">", ",", "Enc_6a5972", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	622,408	[ ";" ]	[ "bool", "isModuleEntryFunction", "(", ")", "const", "{", "return", "IsModuleEntryFunction" ]
LLVM	Mips	CPP	next_suggestion	CPU	622,409	[ "}" ]	[ "void", "setVarArgsFrameIndex", "(", "int", "Index", ")", "{", "VarArgsFrameIndex", "=", "Index", ";" ]
LLVM	TPC	TD	stmt_completion	Virtual ISA	622,410	[ "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_VectorOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "dt", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "=", "optype", "{", "<NUM_LIT>" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	622,411	[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "Regs", "[", "Base", "]", ")", ")", ";" ]	[ "uint64_t", "Disp", "=", "(", "(", "Field", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "\|", "(", "(", "Field", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "assert", "(", "Index", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid BDXAddr20", "<STR_LIT>", ")", ";" ]
GCC	s390	MD	stmt_completion	MPU	622,412	[ "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V", "[", "(", "match_operand", ":", "<", "non_vec", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_operand", ":" ]
GCC	loongarch	CPP	code_generation	CPU	622,413	[ "static", "void", "loongarch_split_plus", "(", "rtx", "x", ",", "rtx", "", "base_ptr", ",", "HOST_WIDE_INT", "", "offset_ptr", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "", "base_ptr", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "", "offset_ptr", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "", "base_ptr", "=", "x", ";", "", "offset_ptr", "=", "<NUM_LIT>", ";", "}", "}" ]	[ "If", "X", "is", "a", "PLUS", "of", "a", "CONST_INT", ",", "return", "the", "two", "terms", "in", "", "BASE_PTR", "and", "", "OFFSET_PTR", ".", "Return", "X", "in", "", "BASE_PTR", "and", "0", "in", "", "OFFSET_PTR", "otherwise", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,414	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	code_generation	GPU	622,415	[ "bool", "SILoadStoreOptimizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "STM", "=", "&", "MF", ".", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", "if", "(", "!", "STM", "->", "loadStoreOptEnabled", "(", ")", ")", "return", "false", ";", "TII", "=", "STM", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "assert", "(", "MRI", "->", "isSSA", "(", ")", "&&", "<STR_LIT>", "Must be run on SSA", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Running SILoadStoreOptimizer\\n", "<STR_LIT>", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "CreatedX2", "=", "<NUM_LIT>", ";", "Modified", "\|=", "optimizeBlock", "(", "MBB", ")", ";", "if", "(", "CreatedX2", ">=", "<NUM_LIT>", ")", "Modified", "\|=", "optimizeBlock", "(", "MBB", ")", ";", "}", "return", "Modified", ";", "}" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM	PowerPC	CPP	next_suggestion	CPU	622,416	[ "}" ]	[ "if", "(", "Subtarget", "->", "isPPC64", "(", ")", ")", "{", "OutStreamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OutStreamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";" ]
LLVM	OR1K	CPP	stmt_completion	CPU	622,417	[ "{" ]	[ "MCAsmParser", "&", "getParser", "(", ")", "const" ]
GCC	sh	CPP	program_repair	CPU	622,418	[ "<FIXS>", "if", "(", "TARGET_VARARGS_PRETEND_ARGS", "(", "current_function_decl", ")", ")", "<FIXE>" ]	[ "if", "(", "current_function_stdarg", ")", "{", "<BUGS>", "if", "(", "TARGET_SH1", "&&", "!", "TARGET_SH2E", "&&", "!", "TARGET_SH5", "&&", "!", "(", "TARGET_HITACHI", "\|\|", "sh_cfun_attr_renesas_p", "(", ")", ")", ")", "<BUGE>", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "NPARM_REGS", "(", "SImode", ")", ";", "i", "++", ")" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	622,419	[ "}" ]	[ "if", "(", "noClobberClones", ".", "count", "(", "Ptr", ")", ")", "{", "PtrI", "=", "noClobberClones", "[", "Ptr", "]", ";", "}", "else", "{", "Function", "", "F", "=", "I", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Value", "", "Idx", "=", "Constant", "::", "getIntegerValue", "(", "Type", "::", "getInt32Ty", "(", "Ptr", "->", "getContext", "(", ")", ")", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "PtrI", "=", "GetElementPtrInst", "::", "Create", "(", "Ptr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ",", "Ptr", ",", "ArrayRef", "<", "Value", "*", ">", "(", "Idx", ")", ",", "Twine", "(", "<STR_LIT>", "<STR_LIT>", ")", ",", "F", "->", "getEntryBlock", "(", ")", ".", "getFirstNonPHI", "(", ")", ")", ";" ]
LLVM	IA64	TD	stmt_completion	CPU	622,420	[ ";" ]	[ "let", "Namespace", "=", "<STR_LIT>", ";", "let", "OutOperandList", "=", "OOL", ";", "let", "InOperandList", "=", "IOL", ";", "let", "AsmString", "=", "asmstr" ]
LLVM	Hexagon	TD	stmt_completion	DSP	622,421	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=" ]
GCC	mips	CPP	next_suggestion	CPU	622,422	[ "mips_base_schedule_insns", "=", "flag_schedule_insns", ";" ]	[ "error", "(", "<STR_LIT>", "unsupported combination: %s", "<STR_LIT>", ",", "<STR_LIT>", "-mabicalls -mabi=eabi", "<STR_LIT>", ")", ";", "target_flags", "&=", "~", "MASK_ABICALLS", ";", "}", "if", "(", "flag_pic", ")", "{", "if", "(", "mips_abi", "==", "ABI_EABI", ")", "error", "(", "<STR_LIT>", "cannot generate position-independent code for %qs", "<STR_LIT>", ",", "<STR_LIT>", "-mabi=eabi", "<STR_LIT>", ")", ";", "else", "if", "(", "!", "TARGET_ABICALLS", ")", "error", "(", "<STR_LIT>", "position-independent code requires %qs", "<STR_LIT>", ",", "<STR_LIT>", "-mabicalls", "<STR_LIT>", ")", ";", "}", "if", "(", "TARGET_ABICALLS_PIC2", ")", "flag_pic", "=", "<NUM_LIT>", ";", "if", "(", "optimize", ">", "<NUM_LIT>", "&&", "(", "target_flags_explicit", "&", "MASK_VR4130_ALIGN", ")", "==", "<NUM_LIT>", ")", "target_flags", "\|=", "MASK_VR4130_ALIGN", ";", "if", "(", "optimize_size", "&&", "(", "target_flags_explicit", "&", "MASK_MEMCPY", ")", "==", "<NUM_LIT>", ")", "target_flags", "\|=", "MASK_MEMCPY", ";", "if", "(", "mips_small_data_threshold", ">", "<NUM_LIT>", ")", "{", "if", "(", "!", "TARGET_GPOPT", ")", "{", "if", "(", "!", "TARGET_EXPLICIT_RELOCS", ")", "error", "(", "<STR_LIT>", "%<-mno-gpopt%> needs %<-mexplicit-relocs%>", "<STR_LIT>", ")", ";", "TARGET_LOCAL_SDATA", "=", "false", ";", "TARGET_EXTERN_SDATA", "=", "false", ";", "}", "else", "{", "if", "(", "TARGET_VXWORKS_RTP", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "cannot use small-data accesses for %qs", "<STR_LIT>", ",", "<STR_LIT>", "-mrtp", "<STR_LIT>", ")", ";", "if", "(", "TARGET_ABICALLS", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "cannot use small-data accesses for %qs", "<STR_LIT>", ",", "<STR_LIT>", "-mabicalls", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "mips_nan", "==", "MIPS_IEEE_754_DEFAULT", "&&", "!", "ISA_HAS_IEEE_754_LEGACY", ")", "mips_nan", "=", "MIPS_IEEE_754_2008", ";", "if", "(", "mips_abs", "==", "MIPS_IEEE_754_DEFAULT", "&&", "!", "ISA_HAS_IEEE_754_LEGACY", ")", "mips_abs", "=", "MIPS_IEEE_754_2008", ";", "if", "(", "(", "mips_nan", "==", "MIPS_IEEE_754_LEGACY", "\|\|", "mips_abs", "==", "MIPS_IEEE_754_LEGACY", ")", "&&", "!", "ISA_HAS_IEEE_754_LEGACY", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "the %qs architecture does not support %<-m%s=legacy%>", "<STR_LIT>", ",", "mips_arch_info", "->", "name", ",", "mips_nan", "==", "MIPS_IEEE_754_LEGACY", "?", "<STR_LIT>", "nan", "<STR_LIT>", ":", "<STR_LIT>", "abs", "<STR_LIT>", ")", ";", "if", "(", "(", "mips_nan", "==", "MIPS_IEEE_754_2008", "\|\|", "mips_abs", "==", "MIPS_IEEE_754_2008", ")", "&&", "!", "ISA_HAS_IEEE_754_2008", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "the %qs architecture does not support %<-m%s=2008%>", "<STR_LIT>", ",", "mips_arch_info", "->", "name", ",", "mips_nan", "==", "MIPS_IEEE_754_2008", "?", "<STR_LIT>", "nan", "<STR_LIT>", ":", "<STR_LIT>", "abs", "<STR_LIT>", ")", ";", "if", "(", "mips_nan", "!=", "MIPS_IEEE_754_2008", ")", "{", "REAL_MODE_FORMAT", "(", "SFmode", ")", "=", "&", "mips_single_format", ";", "REAL_MODE_FORMAT", "(", "DFmode", ")", "=", "&", "mips_double_format", ";", "REAL_MODE_FORMAT", "(", "TFmode", ")", "=", "&", "mips_quad_format", ";", "}", "if", "(", "TARGET_MIPS3D", "&&", "(", "target_flags_explicit", "&", "MASK_PAIRED_SINGLE_FLOAT", ")", "&&", "!", "TARGET_PAIRED_SINGLE_FLOAT", ")", "error", "(", "<STR_LIT>", "%<-mips3d%> requires %<-mpaired-single%>", "<STR_LIT>", ")", ";", "if", "(", "TARGET_MIPS3D", ")", "target_flags", "\|=", "MASK_PAIRED_SINGLE_FLOAT", ";", "if", "(", "TARGET_PAIRED_SINGLE_FLOAT", "&&", "!", "(", "TARGET_FLOAT64", "&&", "TARGET_HARD_FLOAT_ABI", ")", ")", "{", "error", "(", "<STR_LIT>", "%qs must be used with %qs", "<STR_LIT>", ",", "TARGET_MIPS3D", "?", "<STR_LIT>", "-mips3d", "<STR_LIT>", ":", "<STR_LIT>", "-mpaired-single", "<STR_LIT>", ",", "TARGET_HARD_FLOAT_ABI", "?", "<STR_LIT>", "-mfp64", "<STR_LIT>", ":", "<STR_LIT>", "-mhard-float", "<STR_LIT>", ")", ";", "target_flags", "&=", "~", "MASK_PAIRED_SINGLE_FLOAT", ";", "TARGET_MIPS3D", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_PAIRED_SINGLE_FLOAT", "&&", "!", "ISA_HAS_PAIRED_SINGLE", ")", "{", "error", "(", "<STR_LIT>", "the %qs architecture does not support paired-single", "<STR_LIT>", "<STR_LIT>", " instructions", "<STR_LIT>", ",", "mips_arch_info", "->", "name", ")", ";", "target_flags", "&=", "~", "MASK_PAIRED_SINGLE_FLOAT", ";", "TARGET_MIPS3D", "=", "<NUM_LIT>", ";", "}", "if", "(", "mips_r10k_cache_barrier", "!=", "R10K_CACHE_BARRIER_NONE", "&&", "!", "TARGET_CACHE_BUILTIN", ")", "{", "error", "(", "<STR_LIT>", "%qs requires a target that provides the %qs instruction", "<STR_LIT>", ",", "<STR_LIT>", "-mr10k-cache-barrier", "<STR_LIT>", ",", "<STR_LIT>", "cache", "<STR_LIT>", ")", ";", "mips_r10k_cache_barrier", "=", "R10K_CACHE_BARRIER_NONE", ";", "}", "if", "(", "TARGET_DSPR2", ")", "TARGET_DSP", "=", "true", ";", "if", "(", "TARGET_DSP", "&&", "mips_isa_rev", ">=", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", "the %qs architecture does not support DSP instructions", "<STR_LIT>", ",", "mips_arch_info", "->", "name", ")", ";", "TARGET_DSP", "=", "false", ";", "TARGET_DSPR2", "=", "false", ";", "}", "if", "(", "mips_abi", "==", "ABI_EABI", "&&", "TARGET_64BIT", ")", "flag_dwarf2_cfi_asm", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_WRITABLE_EH_FRAME", ")", "flag_dwarf2_cfi_asm", "=", "<NUM_LIT>", ";", "mips_init_print_operand_punct", "(", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "{", "mips_dbx_regno", "[", "i", "]", "=", "IGNORED_DWARF_REGNUM", ";", "if", "(", "GP_REG_P", "(", "i", ")", "\|\|", "FP_REG_P", "(", "i", ")", "\|\|", "ALL_COP_REG_P", "(", "i", ")", ")", "mips_dwarf_regno", "[", "i", "]", "=", "i", ";", "else", "mips_dwarf_regno", "[", "i", "]", "=", "INVALID_REGNUM", ";", "}", "start", "=", "GP_DBX_FIRST", "-", "GP_REG_FIRST", ";", "for", "(", "i", "=", "GP_REG_FIRST", ";", "i", "<=", "GP_REG_LAST", ";", "i", "++", ")", "mips_dbx_regno", "[", "i", "]", "=", "i", "+", "start", ";", "start", "=", "FP_DBX_FIRST", "-", "FP_REG_FIRST", ";", "for", "(", "i", "=", "FP_REG_FIRST", ";", "i", "<=", "FP_REG_LAST", ";", "i", "++", ")", "mips_dbx_regno", "[", "i", "]", "=", "i", "+", "start", ";", "mips_dbx_regno", "[", "HI_REGNUM", "]", "=", "MD_DBX_FIRST", "+", "<NUM_LIT>", ";", "mips_dbx_regno", "[", "LO_REGNUM", "]", "=", "MD_DBX_FIRST", "+", "<NUM_LIT>", ";", "mips_dwarf_regno", "[", "HI_REGNUM", "]", "=", "MD_REG_FIRST", "+", "<NUM_LIT>", ";", "mips_dwarf_regno", "[", "LO_REGNUM", "]", "=", "MD_REG_FIRST", "+", "<NUM_LIT>", ";", "for", "(", "i", "=", "DSP_ACC_REG_FIRST", ";", "i", "<=", "DSP_ACC_REG_LAST", ";", "i", "+=", "<NUM_LIT>", ")", "{", "mips_dwarf_regno", "[", "i", "+", "TARGET_LITTLE_ENDIAN", "]", "=", "i", ";", "mips_dwarf_regno", "[", "i", "+", "TARGET_BIG_ENDIAN", "]", "=", "i", "+", "<NUM_LIT>", ";", "}", "for", "(", "mode", "=", "<NUM_LIT>", ";", "mode", "<", "MAX_MACHINE_MODE", ";", "mode", "++", ")", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "mips_hard_regno_mode_ok", "[", "mode", "]", "[", "regno", "]", "=", "mips_hard_regno_mode_ok_p", "(", "regno", ",", "(", "machine_mode", ")", "mode", ")", ";", "init_machine_status", "=", "&", "mips_init_machine_status", ";", "if", "(", "(", "target_flags_explicit", "&", "MASK_FIX_R4000", ")", "==", "<NUM_LIT>", "&&", "strcmp", "(", "mips_arch_info", "->", "name", ",", "<STR_LIT>", "r4000", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "target_flags", "\|=", "MASK_FIX_R4000", ";", "if", "(", "(", "target_flags_explicit", "&", "MASK_FIX_R4400", ")", "==", "<NUM_LIT>", "&&", "strcmp", "(", "mips_arch_info", "->", "name", ",", "<STR_LIT>", "r4400", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "target_flags", "\|=", "MASK_FIX_R4400", ";", "if", "(", "(", "target_flags_explicit", "&", "MASK_FIX_R10000", ")", "==", "<NUM_LIT>", "&&", "strcmp", "(", "mips_arch_info", "->", "name", ",", "<STR_LIT>", "r10000", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "target_flags", "\|=", "MASK_FIX_R10000", ";", "if", "(", "TARGET_FIX_R10000", "&&", "(", "(", "target_flags_explicit", "&", "MASK_BRANCHLIKELY", ")", "==", "<NUM_LIT>", "?", "!", "ISA_HAS_BRANCHLIKELY", ":", "!", "TARGET_BRANCHLIKELY", ")", ")", "sorry", "(", "<STR_LIT>", "%qs requires branch-likely instructions", "<STR_LIT>", ",", "<STR_LIT>", "-mfix-r10000", "<STR_LIT>", ")", ";", "if", "(", "TARGET_SYNCI", "&&", "!", "ISA_HAS_SYNCI", ")", "{", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "the %qs architecture does not support the synci ", "<STR_LIT>", "<STR_LIT>", "instruction", "<STR_LIT>", ",", "mips_arch_info", "->", "name", ")", ";", "target_flags", "&=", "~", "MASK_SYNCI", ";", "}", "if", "(", "!", "TARGET_USE_GOT", "\|\|", "!", "TARGET_EXPLICIT_RELOCS", ")", "target_flags", "&=", "~", "MASK_RELAX_PIC_CALLS", ";", "mips_base_target_flags", "=", "target_flags", ";" ]
GCC	bfin	CPP	program_repair	DSP	622,423	[ "<FIXS>", "bfin_rtx_costs", "(", "rtx", "x", ",", "int", "code_i", ",", "int", "outer_code_i", ",", "int", "opno", ",", "int", "*", "total", ",", "bool", "speed", ")", "<FIXE>" ]	[ "}", "static", "bool", "<BUGS>", "bfin_rtx_costs", "(", "rtx", "x", ",", "int", "code_i", ",", "int", "outer_code_i", ",", "int", "*", "total", ",", "bool", "speed", ")", "<BUGE>", "{", "enum", "rtx_code", "code", "=", "(", "enum", "rtx_code", ")", "code_i", ";", "enum", "rtx_code", "outer_code", "=", "(", "enum", "rtx_code", ")", "outer_code_i", ";" ]
GCC	i386	CPP	stmt_completion	CPU	622,424	[ "(", "_", "_", "m128i", "_", "_", "X", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_abs_epi32" ]
GCC	i386	CPP	next_suggestion	CPU	622,425	[ "else", "{" ]	[ "}", "if", "(", "TARGET_SEH", ")", "{", "rtx_insn", "", "i", ";", "for", "(", "i", "=", "NEXT_INSN", "(", "insn", ")", ";", "i", ";", "i", "=", "NEXT_INSN", "(", "i", ")", ")", "{", "if", "(", "JUMP_P", "(", "i", ")", "&&", "CROSSING_JUMP_P", "(", "i", ")", ")", "{", "seh_nop_p", "=", "true", ";", "break", ";", "}", "if", "(", "INSN_P", "(", "i", ")", ")", "break", ";", "if", "(", "NOTE_P", "(", "i", ")", "&&", "NOTE_KIND", "(", "i", ")", "==", "NOTE_INSN_EPILOGUE_BEG", "&&", "!", "flag_non_call_exceptions", "&&", "!", "can_throw_internal", "(", "insn", ")", ")", "{", "seh_nop_p", "=", "true", ";", "break", ";", "}", "}", "if", "(", "i", "==", "NULL", ")", "seh_nop_p", "=", "true", ";", "}", "if", "(", "direct_p", ")", "{", "if", "(", "ix86_nopic_noplt_attribute_p", "(", "call_op", ")", ")", "{", "direct_p", "=", "false", ";", "if", "(", "TARGET_64BIT", ")", "{", "if", "(", "output_indirect_p", ")", "xasm", "=", "<STR_LIT>", "{%p0@GOTPCREL(%%rip)\|[QWORD PTR %p0@GOTPCREL[rip]]}", "<STR_LIT>", ";", "else", "xasm", "=", "<STR_LIT>", "%!call\\t{%p0@GOTPCREL(%%rip)\|[QWORD PTR %p0@GOTPCREL[rip]]}", "<STR_LIT>", ";", "}" ]
LLVM	Mips	CPP	program_repair	CPU	622,426	[ "<FIXS>", "ArrayRef", "ArrayRef", "Register", ">>", "VRegs", ")", "const", "override", ";", "<FIXE>" ]	[ "ArrayRef", "Register", ">", "VRegs", ")", "const", "override", ";", "bool", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "<BUGS>", "ArrayRef", "Register", ">", "VRegs", ")", "const", "override", ";", "<BUGE>", "bool", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallingConv", "::", "ID", "CallConv", ",", "const", "MachineOperand", "&", "Callee", ",", "const", "ArgInfo", "&", "OrigRet", "," ]
LLVM	AArch64	CPP	next_suggestion	CPU	622,427	[ "else", "O", "<<", "<STR_LIT>", "#", "<STR_LIT>", "<<", "formatImm", "(", "Val", ")", ";" ]	[ "auto", "PState", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Val", ")", ";", "if", "(", "PState", "&&", "PState", "->", "haveFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", "O", "<<", "PState", "->", "Name", ";" ]
GCC	i386	CPP	next_suggestion	CPU	622,428	[ "default", ":" ]	[ "fnaddr", "=", "copy_addr_to_reg", "(", "fnaddr", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "HImode", ",", "offset", ")", ";", "emit_move_insn", "(", "mem", ",", "gen_int_mode", "(", "<NUM_LIT>", ",", "HImode", ")", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "offset", "+", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "mem", ",", "gen_lowpart", "(", "SImode", ",", "fnaddr", ")", ")", ";", "offset", "+=", "<NUM_LIT>", ";", "}", "else", "{", "mem", "=", "adjust_address", "(", "m_tramp", ",", "HImode", ",", "offset", ")", ";", "emit_move_insn", "(", "mem", ",", "gen_int_mode", "(", "<NUM_LIT>", ",", "HImode", ")", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "DImode", ",", "offset", "+", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "mem", ",", "fnaddr", ")", ";", "offset", "+=", "<NUM_LIT>", ";", "}", "if", "(", "ptr_mode", "==", "SImode", ")", "{", "opcode", "=", "<NUM_LIT>", ";", "size", "=", "<NUM_LIT>", ";", "}", "else", "{", "opcode", "=", "<NUM_LIT>", ";", "size", "=", "<NUM_LIT>", ";", "}", "mem", "=", "adjust_address", "(", "m_tramp", ",", "HImode", ",", "offset", ")", ";", "emit_move_insn", "(", "mem", ",", "gen_int_mode", "(", "opcode", ",", "HImode", ")", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "ptr_mode", ",", "offset", "+", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "mem", ",", "chain_value", ")", ";", "offset", "+=", "size", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "offset", ")", ";", "emit_move_insn", "(", "mem", ",", "gen_int_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ")", ";", "offset", "+=", "<NUM_LIT>", ";", "}", "else", "{", "rtx", "disp", ",", "chain", ";", "chain", "=", "ix86_static_chain", "(", "fndecl", ",", "true", ")", ";", "if", "(", "REG_P", "(", "chain", ")", ")", "{", "switch", "(", "REGNO", "(", "chain", ")", ")", "{", "case", "AX_REG", ":", "opcode", "=", "<NUM_LIT>", ";", "break", ";", "case", "CX_REG", ":", "opcode", "=", "<NUM_LIT>", ";", "break", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,429	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	622,430	[ ";" ]	[ "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FrameIdx", "=", "FrameInfo", "->", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "SDValue", "FIdx", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", ",", "PtrVT", ")", ";", "SDValue", "Ext64", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MachineMemOperand", "", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FrameIdx", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getEntryNode", "(", ")", ",", "Ext64", ",", "FIdx", "}", ";", "SDValue", "Store", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ")", ",", "Ops", ",", "<NUM_LIT>", ",", "MVT", "::", "i64", ",", "MMO", ")", ";", "SDValue", "Ld", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "f64", ",", "dl", ",", "Store", ",", "FIdx", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "FP", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "f64", ",", "Ld", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "f32", ")", "FP", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_ROUND", ",", "dl", ",", "MVT", "::", "f32", ",", "FP", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "return", "FP" ]
LLVM	X86	CPP	stmt_completion	CPU	622,431	[ "countTrailingZeros", "(", ")", "]", ")", ";" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "DemandedBits", ".", "isSignMask", "(", ")", "&&", "ISD", "::", "isBuildVectorAllZeros", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "return", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "APInt", "ShuffleUndef", ",", "ShuffleZero", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleMask", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ShuffleOps", ";", "if", "(", "getTargetShuffleInputs", "(", "Op", ",", "DemandedElts", ",", "ShuffleOps", ",", "ShuffleMask", ",", "ShuffleUndef", ",", "ShuffleZero", ",", "DAG", ",", "Depth", ",", "false", ")", ")", "{", "int", "NumOps", "=", "ShuffleOps", ".", "size", "(", ")", ";", "if", "(", "ShuffleMask", ".", "size", "(", ")", "==", "(", "unsigned", ")", "NumElts", "&&", "llvm", "::", "all_of", "(", "ShuffleOps", ",", "[", "VT", "]", "(", "SDValue", "V", ")", "{", "return", "VT", ".", "getSizeInBits", "(", ")", "==", "V", ".", "getValueSizeInBits", "(", ")", ";", "}", ")", ")", "{", "if", "(", "DemandedElts", ".", "isSubsetOf", "(", "ShuffleUndef", ")", ")", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "DemandedElts", ".", "isSubsetOf", "(", "ShuffleUndef", "\|", "ShuffleZero", ")", ")", "return", "getZeroVector", "(", "VT", ".", "getSimpleVT", "(", ")", ",", "Subtarget", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ")", ";", "APInt", "IdentityOp", "=", "APInt", "::", "getAllOnes", "(", "NumOps", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "int", "M", "=", "ShuffleMask", "[", "i", "]", ";", "if", "(", "!", "DemandedElts", "[", "i", "]", "\|\|", "ShuffleUndef", "[", "i", "]", ")", "continue", ";", "int", "OpIdx", "=", "M", "/", "NumElts", ";", "int", "EltIdx", "=", "M", "%", "NumElts", ";", "if", "(", "M", "<", "<NUM_LIT>", "\|\|", "EltIdx", "!=", "i", ")", "{", "IdentityOp", ".", "clearAllBits", "(", ")", ";", "break", ";", "}", "IdentityOp", "&=", "APInt", "::", "getOneBitSet", "(", "NumOps", ",", "OpIdx", ")", ";", "if", "(", "IdentityOp", "==", "<NUM_LIT>", ")", "break", ";", "}", "assert", "(", "(", "IdentityOp", "==", "<NUM_LIT>", "\|\|", "IdentityOp", ".", "countPopulation", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Multiple identity shuffles detected", "<STR_LIT>", ")", ";", "if", "(", "IdentityOp", "!=", "<NUM_LIT>", ")", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "ShuffleOps", "[", "IdentityOp", "." ]
GCC	m32c	MD	next_suggestion	MPU	622,432	[ ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ior", ":", "QI", "(", "subreg", ":", "QI", "(", "ashift", ":", "HI", "(", "const_int", "<NUM_LIT>", ")", "(", "subreg", ":", "QI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<NUM_LIT>", ")", ")", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM	FISC	CPP	next_suggestion	CPU	622,433	[ "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "Cond", ".", "empty", "(", ")", "?", "TBB", ":", "FBB", ")", ";" ]	[ "}", "if", "(", "Cond", ".", "empty", "(", ")", "\|\|", "FBB", ")", "{" ]
LLVM	X86	CPP	next_suggestion	CPU	622,434	[ "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{" ]	[ "assert", "(", "VecVT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", "Unexpected vector length", "<STR_LIT>", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "IdxVal", "==", "<NUM_LIT>", "&&", "!", "MayFoldIntoZeroExtend", "(", "Op", ")", "&&", "!", "(", "Subtarget", ".", "hasSSE41", "(", ")", "&&", "MayFoldIntoStore", "(", "Op", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "MVT", "::", "i16", ",", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "i32", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i32", ",", "Vec", ")", ",", "Idx", ")", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VT", ",", "Extract", ")", ";", "}", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", ")", "if", "(", "SDValue", "Res", "=", "LowerEXTRACT_VECTOR_ELT_SSE4", "(", "Op", ",", "DAG", ")", ")", "return", "Res", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "Op", "->", "isOnlyUserOf", "(", "Vec", ".", "getNode", "(", ")", ")", ")", "{", "int", "DWordIdx", "=", "IdxVal", "/", "<NUM_LIT>", ";", "if", "(", "DWordIdx", "==", "<NUM_LIT>", ")", "{", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "i32", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i32", ",", "Vec", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "DWordIdx", ",", "dl", ")", ")", ";", "int", "ShiftVal", "=", "(", "IdxVal", "%", "<NUM_LIT>", ")", "", "<NUM_LIT>", ";", "if", "(", "ShiftVal", "!=", "<NUM_LIT>", ")", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "dl", ",", "MVT", "::", "i32", ",", "Res", ",", "DAG", ".", "getConstant", "(", "ShiftVal", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VT", ",", "Res", ")", ";", "}", "int", "WordIdx", "=", "IdxVal", "/", "<NUM_LIT>", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "i16", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i16", ",", "Vec", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "WordIdx", ",", "dl", ")", ")", ";", "int", "ShiftVal", "=", "(", "IdxVal", "%", "<NUM_LIT>", ")", "", "<NUM_LIT>", ";", "if", "(", "ShiftVal", "!=", "<NUM_LIT>", ")", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "dl", ",", "MVT", "::", "i16", ",", "Res", ",", "DAG", ".", "getConstant", "(", "ShiftVal", ",", "dl", ",", "MVT", "::", "i16", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VT", ",", "Res", ")", ";", "}", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "IdxVal", "==", "<NUM_LIT>", ")", "return", "Op", ";", "int", "Mask", "[", "<NUM_LIT>", "]", "=", "{", "static_cast", "<", "int", ">", "(", "IdxVal", ")", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "Vec", "=", "DAG", ".", "getVectorShuffle", "(", "VecVT", ",", "dl", ",", "Vec", ",", "DAG", ".", "getUNDEF", "(", "VecVT", ")", ",", "Mask", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "VT", ",", "Vec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}" ]
LLVM	Mips	TD	stmt_completion	CPU	622,435	[ ">", ";" ]	[ "class", "SUBS_S_W_ENC", ":", "MSA_3R_FMT", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM	Hexagon	CPP	program_repair	DSP	622,436	[ "<FIXS>", "Register", "PredR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "Hexagon", "::", "PredRegsRegClass", ")", ";", "<FIXE>" ]	[ "SDValue", "FR0", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "MVT", "::", "i32", ",", "Glue", ")", ";", "<BUGS>", "unsigned", "PredR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "Hexagon", "::", "PredRegsRegClass", ")", ";", "<BUGE>", "SDValue", "TPR", "=", "DAG", ".", "getCopyToReg", "(", "FR0", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "PredR", ",", "FR0", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "FR0", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";" ]
GCC	i386	MD	next_suggestion	CPU	622,437	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	CSKY	CPP	stmt_completion	CPU	622,438	[ ")", ";" ]	[ "void", "CSKYInstPrinter", "::", "printInst", "(", "const", "MCInst", "", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCInst", "", "NewMI", "=", "MI", ";", "if", "(", "NoAliases", "\|\|", "!", "printAliasInstr", "(", "NewMI", ",", "Address", ",", "STI", ",", "O", ")", ")", "printInstruction", "(", "NewMI", ",", "Address", ",", "STI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot" ]
GCC	m32c	MD	next_suggestion	MPU	622,439	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "PSI", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
GCC	i386	MD	program_repair	CPU	622,440	[ "<FIXS>", "(", "match_operand", ":", "avx512fmaskmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>" ]	[ "(", "neg", ":", "VF_512", "(", "match_operand", ":", "VF_512", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "avx512fmaskmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,441	[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
GCC	rs6000	MD	program_repair	CPU	622,442	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "[", "(", "set", "(", "match_operand", ":", "IEEE128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "IEEE128", "(", "match_operand", ":", "IEEE128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]
GCC	sh	CPP	next_suggestion	CPU	622,443	[ "else", "return", "<NUM_LIT>", ";" ]	[ "static", "int", "shmedia_target_regs_stack_adjust", "(", "HARD_REG_SET", "*", "live_regs_mask", ")", "{", "if", "(", "shmedia_space_reserved_for_target_registers", ")", "return", "shmedia_target_regs_stack_space", "(", "live_regs_mask", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	622,444	[ "}" ]	[ "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "int", "AddrOffset", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Desc", ".", "TSFlags", ")", ";", "if", "(", "AddrOffset", ">=", "<NUM_LIT>", ")", "{", "AddrOffset", "+=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Desc", ")", ";", "MachineOperand", "&", "p", "=", "MI", ".", "getOperand", "(", "AddrOffset", "+", "X86", "::", "AddrBaseReg", ")", ";", "if", "(", "p", ".", "isReg", "(", ")", "&&", "p", ".", "getReg", "(", ")", "!=", "X86", "::", "ESP", ")", "{", "seekLEAFixup", "(", "p", ",", "I", ",", "MFI", ")", ";" ]
LLVM	ARM	CPP	code_generation	CPU	622,445	[ "bool", "ARMAsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "const", "uint16_t", "Thumb1_16bitNopEncoding", "=", "<NUM_LIT>", ";", "const", "uint16_t", "Thumb2_16bitNopEncoding", "=", "<NUM_LIT>", ";", "const", "uint32_t", "ARMv4_NopEncoding", "=", "<NUM_LIT>", ";", "const", "uint32_t", "ARMv6T2_NopEncoding", "=", "<NUM_LIT>", ";", "if", "(", "isThumb", "(", ")", ")", "{", "const", "uint16_t", "nopEncoding", "=", "hasNOP", "(", ")", "?", "Thumb2_16bitNopEncoding", ":", "Thumb1_16bitNopEncoding", ";", "uint64_t", "NumNops", "=", "Count", "/", "<NUM_LIT>", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "Write16", "(", "nopEncoding", ")", ";", "if", "(", "Count", "&", "<NUM_LIT>", ")", "OW", "->", "Write8", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "const", "uint32_t", "nopEncoding", "=", "hasNOP", "(", ")", "?", "ARMv6T2_NopEncoding", ":", "ARMv4_NopEncoding", ";", "uint64_t", "NumNops", "=", "Count", "/", "<NUM_LIT>", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "Write32", "(", "nopEncoding", ")", ";", "switch", "(", "Count", "%", "<NUM_LIT>", ")", "{", "default", ":", "break", ";", "case", "<NUM_LIT>", ":", "OW", "->", "Write8", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "OW", "->", "Write16", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "OW", "->", "Write16", "(", "<NUM_LIT>", ")", ";", "OW", "->", "Write8", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "return", "true", ";", "}" ]	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]
LLVM	ARM	CPP	stmt_completion	CPU	622,446	[ "(", "<NUM_LIT>", ")", ",", "StackPtr", ",", "MPI", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "for", "(", "int", "Idx", "=", "<NUM_LIT>", ",", "E", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "Idx", "<", "E", ";", "++", "Idx", ")", "if", "(", "Mask", "[", "Start", "+", "Idx", "]", ">=", "<NUM_LIT>", "&&", "Mask", "[", "Start", "+", "Idx", "]", "!=", "Idx", "", "<NUM_LIT>", "+", "Offset", ")", "return", "false", ";", "return", "true", ";", "}", ";", "SDValue", "V0", "=", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "SDValue", "V1", "=", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "if", "(", "CheckInregMask", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "V0", "=", "Extend", "(", "Op0", ")", ";", "else", "if", "(", "CheckInregMask", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "V0", "=", "Extend", "(", "DAG", ".", "getNode", "(", "Rev", ",", "DL", ",", "SVN", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Op0", ")", ")", ";", "else", "if", "(", "CheckInregMask", "(", "<NUM_LIT>", ",", "Mask", ".", "size", "(", ")", ")", ")", "V0", "=", "Extend", "(", "Op1", ")", ";", "else", "if", "(", "CheckInregMask", "(", "<NUM_LIT>", ",", "Mask", ".", "size", "(", ")", "+", "<NUM_LIT>", ")", ")", "V0", "=", "Extend", "(", "DAG", ".", "getNode", "(", "Rev", ",", "DL", ",", "SVN", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Op1", ")", ")", ";", "if", "(", "CheckInregMask", "(", "VT", ".", "getVectorNumElements", "(", ")", ",", "Mask", ".", "size", "(", ")", ")", ")", "V1", "=", "Extend", "(", "Op1", ")", ";", "else", "if", "(", "CheckInregMask", "(", "VT", ".", "getVectorNumElements", "(", ")", ",", "Mask", ".", "size", "(", ")", "+", "<NUM_LIT>", ")", ")", "V1", "=", "Extend", "(", "DAG", ".", "getNode", "(", "Rev", ",", "DL", ",", "SVN", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Op1", ")", ")", ";", "else", "if", "(", "CheckInregMask", "(", "VT", ".", "getVectorNumElements", "(", ")", ",", "<NUM_LIT>", ")", ")", "V1", "=", "Extend", "(", "Op0", ")", ";", "else", "if", "(", "CheckInregMask", "(", "VT", ".", "getVectorNumElements", "(", ")", ",", "<NUM_LIT>", ")", ")", "V1", "=", "Extend", "(", "DAG", ".", "getNode", "(", "Rev", ",", "DL", ",", "SVN", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Op0", ")", ")", ";", "if", "(", "V0", ".", "getNode", "(", ")", "!=", "N", "\|\|", "V1", ".", "getNode", "(", ")", "!=", "N", ")", "return", "DAG", ".", "getMergeValues", "(", "{", "V0", ",", "V1", "}", ",", "DL", ")", ";", "}", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOpcode", "(", ")", "==", "ISD", "::", "LOAD", ")", "if", "(", "SDValue", "L", "=", "PerformSplittingMVEEXTToWideningLoad", "(", "N", ",", "DAG", ")", ")", "return", "L", ";", "if", "(", "!", "DCI", ".", "isAfterLegalizeDAG", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "CreateStackTemporary", "(", "TypeSize", "::", "getFixed", "(", "<NUM_LIT>", ")", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "int", "SPFI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "StackPtr", ".", "getNode", "(", ")", ")", "->", "getIndex", "(", ")", ";", "int", "NumOuts", "=", "N", "->", "getNumValues", "(", ")", ";", "assert", "(", "(", "NumOuts", "==", "<NUM_LIT>", "\|\|", "NumOuts", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Expected 2 or 4 outputs to an MVEEXT", "<STR_LIT>", ")", ";", "EVT", "LoadVT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getHalfNumVectorElementsVT", "(", "", "DAG", ".", "getContext", "(", ")", ")", ";", "if", "(", "N", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "LoadVT", "=", "LoadVT", ".", "getHalfNumVectorElementsVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "MachinePointerInfo", "MPI", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "SPFI", ",", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "N", "->", "getOperand" ]
GCC	i386	CPP	stmt_completion	CPU	622,447	[ "v2sf", ")", "_", "_", "A", ")", ";" ]	[ "return", "(", "_", "_", "m64", ")", "_", "_", "builtin_ia32_pswapdsf", "(", "(", "_", "_" ]
LLVM	AArch64	CPP	next_suggestion	CPU	622,448	[ "Modified", "=", "false", ";" ]	[ "if", "(", "ST", ".", "getProcFamily", "(", ")", "!=", "AArch64Subtarget", "::", "Falkor", ")", "return", "false", ";", "if", "(", "skipFunction", "(", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "AArch64InstrInfo", "*", ">", "(", "ST", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MachineLoopInfo", "&", "LI", "=", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	622,449	[ "A", ",", "_", "_", "m128i", "_", "_", "B", ",", "int", "_", "_", "C", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_shrdi_epi32", "(", "_", "_", "m128i", "_", "_" ]
GCC	i386	CPP	stmt_completion	CPU	622,450	[ "A", ",", "(", "_", "_", "v4sf", ")", "_", "_", "B", ")", ";" ]	[ "return", "_", "_", "builtin_ia32_ucomigt", "(", "(", "_", "_", "v4sf", ")", "_", "_" ]
GCC	aarch64	MD	stmt_completion	CPU	622,451	[ ")", ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]
LLVM	R600	CPP	next_suggestion	GPU	622,452	[ "}" ]	[ "static", "void", "setTrueBranch", "(", "MachineInstr", "", "instr", ",", "MachineBasicBlock", "", "blk", ")", "{", "instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "blk", ")", ";" ]
LLVM	PowerPC	TD	next_suggestion	CPU	622,453	[ "}" ]	[ "let", "ParserMatchClass", "=", "PPCU4ImmAsmOperand", ";", "let", "OperandType", "=", "<STR_LIT>", ";" ]
LLVM	AVR	CPP	stmt_completion	MPU	622,454	[ "<NUM_LIT>", ":", "<NUM_LIT>", ";" ]	[ "int", "getRegZeroIndex", "(", "void", ")", "const", "{", "return", "hasTinyEncoding", "(", ")", "?" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	622,455	[ "return", "true", ";" ]	[ "assert", "(", "MI", ".", "isBranch", "(", ")", ")", ";", "unsigned", "NewOpcode", "=", "getInvertedPredicatedOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "int", "TargetPos", "=", "MI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "while", "(", "(", "TargetPos", ">", "-", "<NUM_LIT>", ")", "&&", "!", "MI", ".", "getOperand", "(", "TargetPos", ")", ".", "isMBB", "(", ")", ")", "--", "TargetPos", ";", "assert", "(", "(", "TargetPos", ">=", "<NUM_LIT>", ")", "&&", "MI", ".", "getOperand", "(", "TargetPos", ")", ".", "isMBB", "(", ")", ")", ";", "MI", ".", "getOperand", "(", "TargetPos", ")", ".", "setMBB", "(", "NewTarget", ")", ";", "if", "(", "EnableBranchPrediction", "&&", "isPredicatedNew", "(", "MI", ")", ")", "{", "NewOpcode", "=", "reversePrediction", "(", "NewOpcode", ")", ";", "}", "MI", ".", "setDesc", "(", "get", "(", "NewOpcode", ")", ")", ";" ]
GCC	rs6000	CPP	next_suggestion	CPU	622,456	[ "rs6000_darwin64_record_arg_advance_flush", "(", "cum", ",", "bitpos", ",", "<NUM_LIT>", ")", ";" ]	[ "mode", "=", "TYPE_MODE", "(", "ftype", ")", ";", "if", "(", "DECL_SIZE", "(", "f", ")", "!=", "<NUM_LIT>", "&&", "tree_fits_uhwi_p", "(", "bit_position", "(", "f", ")", ")", ")", "bitpos", "+=", "int_bit_position", "(", "f", ")", ";", "if", "(", "TREE_CODE", "(", "ftype", ")", "==", "RECORD_TYPE", ")", "rs6000_darwin64_record_arg_advance_recurse", "(", "cum", ",", "ftype", ",", "bitpos", ")", ";", "else", "if", "(", "USE_FP_FOR_ARG_P", "(", "cum", ",", "mode", ")", ")", "{", "unsigned", "n_fpregs", "=", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	622,457	[ "getReg", "(", ")", ")", ";" ]	[ "int", "WaitStatesNeeded", "=", "<NUM_LIT>", ";", "auto", "IsHazardDefFn", "=", "[", "TII", "]", "(", "MachineInstr", "", "MI", ")", "{", "return", "TII", "->", "isVALU", "(", "", "MI", ")", ";", "}", ";", "for", "(", "const", "MachineOperand", "&", "Use", ":", "DPP", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "Use", ".", "isReg", "(", ")", "\|\|", "!", "TRI", "->", "isVGPR", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Use", ".", "getReg", "(", ")", ")", ")", "continue", ";", "int", "WaitStatesNeededForUse", "=", "DppVgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", "." ]
GCC	rs6000	MD	stmt_completion	CPU	622,458	[ ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	622,459	[ ";" ]	[ "virtual", "bool", "requiresVirtualBaseRegisters", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true" ]
LLVM	ARM	CPP	stmt_completion	CPU	622,460	[ "false", ",", "false", ",", "true", ")", ")", ";" ]	[ "}", "else", "{", "RegsNeeded", "=", "NumBytes", "/", "<NUM_LIT>", ";", "RegClass", "=", "&", "ARM", "::", "GPRRegClass", ";", "}", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "RegList", ";", "unsigned", "FirstRegEnc", "=", "-", "<NUM_LIT>", ";", "const", "TargetRegisterInfo", "", "TRI", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getTargetRegisterInfo", "(", ")", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", ">=", "RegListIdx", ";", "--", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "RegList", ".", "push_back", "(", "MO", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "TRI", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", "<", "FirstRegEnc", ")", "FirstRegEnc", "=", "TRI", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "const", "MCPhysReg", "", "CSRegs", "=", "TRI", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "int", "CurRegEnc", "=", "FirstRegEnc", "-", "<NUM_LIT>", ";", "CurRegEnc", ">=", "<NUM_LIT>", "&&", "RegsNeeded", ";", "--", "CurRegEnc", ")", "{", "unsigned", "CurReg", "=", "RegClass", "->", "getRegister", "(", "CurRegEnc", ")", ";", "if", "(", "IsT1PushPop", "&&", "CurReg", ">", "ARM", "::", "R7", ")", "continue", ";", "if", "(", "!", "IsPop", ")", "{", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "false", ",", "false", ",", "false", ",", "false", ",", "true", ")", ")", ";", "--", "RegsNeeded", ";", "continue", ";", "}", "if", "(", "isCalleeSavedRegister", "(", "CurReg", ",", "CSRegs", ")", "\|\|", "MI", "->", "getParent", "(", ")", "->", "computeRegisterLiveness", "(", "TRI", ",", "CurReg", ",", "MI", ")", "!=", "MachineBasicBlock", "::", "LQR_Dead", ")", "{", "if", "(", "IsVFPPushPop", ")", "return", "false", ";", "else", "continue", ";", "}", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "true", "," ]
LLVM	IA64	CPP	program_repair	CPU	622,461	[ "<FIXS>", "int", "getDwarfRegNum", "(", "unsigned", "RegNum", ",", "bool", "isEH", ")", "const", ";", "<FIXE>" ]	[ "unsigned", "getEHExceptionRegister", "(", ")", "const", ";", "unsigned", "getEHHandlerRegister", "(", ")", "const", ";", "<BUGS>", "int", "getDwarfRegNum", "(", "unsigned", "RegNum", ")", "const", ";", "<BUGE>", "}", ";", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,462	[ "let", "mayLoad", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "ByteAccess", ";" ]
GCC	i386	MD	stmt_completion	CPU	622,463	[ ")", ")", ")" ]	[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "-", "PUSH_ROUNDING", "(", "GET_MODE_SIZE", "(", "V2QImode" ]
GCC	tilepro	MD	next_suggestion	VLIW	622,464	[ "<NUM_LIT>", ",", "<NUM_LIT>", ")" ]	[ "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "TILEPRO_NETORDER_REG", ")", ")", "]", "<STR_LIT>", "{", "return", "tilepro_output_cbranch_with_opcode", "(", "insn", ",", "operands", ",", "<STR_LIT>", ",", "<STR_LIT>", "," ]
LLVM	AVR	CPP	stmt_completion	MPU	622,465	[ ")", ";" ]	[ "RegisterTargetMachine", "<", "AVRTargetMachine", ">", "X", "(", "getTheAVRTarget", "(", ")", ")", ";", "auto", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeAVRExpandPseudoPass", "(", "PR", ")", ";", "initializeAVRInstrumentFunctionsPass", "(", "PR" ]
LLVM	AArch64	CPP	stmt_completion	CPU	622,466	[ ")", "return", "false", ";" ]	[ "if", "(", "const", "auto", "", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "unsigned", "ResultReg", "=", "<NUM_LIT>", ";", "uint64_t", "ShiftVal", "=", "C", "->", "getZExtValue", "(", ")", ";", "MVT", "SrcVT", "=", "RetVT", ";", "bool", "IsZExt", "=", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "AShr", ")", "?", "false", ":", "true", ";", "const", "Value", "", "Op0", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "const", "auto", "", "ZExt", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "Op0", ")", ")", "{", "if", "(", "!", "isIntExtFree", "(", "ZExt", ")", ")", "{", "MVT", "TmpVT", ";", "if", "(", "isValueAvailable", "(", "ZExt", ")", "&&", "isTypeSupported", "(", "ZExt", "->", "getSrcTy", "(", ")", ",", "TmpVT", ")", ")", "{", "SrcVT", "=", "TmpVT", ";", "IsZExt", "=", "true", ";", "Op0", "=", "ZExt", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "}", "}", "else", "if", "(", "const", "auto", "", "SExt", "=", "dyn_cast", "<", "SExtInst", ">", "(", "Op0", ")", ")", "{", "if", "(", "!", "isIntExtFree", "(", "SExt", ")", ")", "{", "MVT", "TmpVT", ";", "if", "(", "isValueAvailable", "(", "SExt", ")", "&&", "isTypeSupported", "(", "SExt", "->", "getSrcTy", "(", ")", ",", "TmpVT", ")", ")", "{", "SrcVT", "=", "TmpVT", ";", "IsZExt", "=", "false", ";", "Op0", "=", "SExt", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "}", "}", "unsigned", "Op0Reg", "=", "getRegForValue", "(", "Op0", ")", ";", "if", "(", "!", "Op0Reg", ")", "return", "false", ";", "bool", "Op0IsKill", "=", "hasTrivialKill", "(", "Op0", ")", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected instruction.", "<STR_LIT>", ")", ";", "case", "Instruction", "::", "Shl", ":", "ResultReg", "=", "emitLSL_ri", "(", "RetVT", ",", "SrcVT", ",", "Op0Reg", ",", "Op0IsKill", ",", "ShiftVal", ",", "IsZExt", ")", ";", "break", ";", "case", "Instruction", "::", "AShr", ":", "ResultReg", "=", "emitASR_ri", "(", "RetVT", ",", "SrcVT", ",", "Op0Reg", ",", "Op0IsKill", ",", "ShiftVal", ",", "IsZExt", ")", ";", "break", ";", "case", "Instruction", "::", "LShr", ":", "ResultReg", "=", "emitLSR_ri", "(", "RetVT", ",", "SrcVT", ",", "Op0Reg", ",", "Op0IsKill", ",", "ShiftVal", ",", "IsZExt", ")", ";", "break", ";", "}", "if", "(", "!", "ResultReg" ]
GCC	avr	MD	next_suggestion	MPU	622,467	[ "{" ]	[ "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "zero_extend", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "]" ]
GCC	aarch64	CPP	stmt_completion	CPU	622,468	[ ")", ";" ]	[ "return", "(", "_", "_", "a", "<", "_", "_", "b" ]
LLVM	AMDGPU	CPP	code_generation	GPU	622,469	[ "SDValue", "SITargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InGlue", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ",", "bool", "IsThisReturn", ",", "SDValue", "ThisVal", ")", "const", "{", "CCAssignFn", "", "RetCC", "=", "CCAssignFnForReturn", "(", "CallConv", ",", "IsVarArg", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "VA", "=", "RVLocs", "[", "i", "]", ";", "SDValue", "Val", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InGlue", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InGlue", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "TODO: return values in memory", "<STR_LIT>", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", "unknown argument location type", "<STR_LIT>", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertZext", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Val", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertSext", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Val", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "}", "InVals", ".", "push_back", "(", "Val", ")", ";", "}", "return", "Chain", ";", "}" ]	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,470	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	622,471	[ "=", "<NUM_LIT>", ";" ]	[ "def", "VLSTM", ":", "AXSI4", "<", "(", "outs", ")", ",", "(", "ins", "GPRnopc", ":", "$", "Rn", ",", "pred", ":", "$", "p", ")", ",", "IndexModeNone", ",", "NoItinerary", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Requires", "<", "[", "HasV8MMainline", ",", "Has8MSecExt", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}" ]
LLVM	X86	TD	stmt_completion	CPU	622,472	[ "]", ";" ]	[ "def", "ICXWriteResGroup58", ":", "SchedWriteRes", "<", "[", "ICXPort23", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>" ]
GCC	sparc	MD	next_suggestion	CPU	622,473	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,474	[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	622,475	[ ")", "return", "true", ";" ]	[ "bool", "ReverseVEXT", ",", "isV_UNDEF", ";", "unsigned", "Imm", ",", "WhichResult", ";", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSize", ">=", "<NUM_LIT>", "\|\|", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "<NUM_LIT>", "]", ",", "VT", ")", "\|\|", "isVREVMask", "(", "M", ",", "VT", ",", "<NUM_LIT>", ")", "\|\|", "isVREVMask", "(", "M", ",", "VT", ",", "<NUM_LIT>", ")", "\|\|", "isVREVMask", "(", "M", ",", "VT", ",", "<NUM_LIT>", ")", ")", "return", "true", ";", "else", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "isVEXTMask", "(", "M", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", "\|\|", "isVTBLMask", "(", "M", ",", "VT", ")", "\|\|", "isNEONTwoResultShuffleMask", "(", "M", ",", "VT", ",", "WhichResult", ",", "isV_UNDEF", ")", ")", ")", "return", "true", ";", "else", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "VT", "==", "MVT", "::", "v8i16", "\|\|", "VT", "==", "MVT", "::", "v16i8", ")", "&&", "isReverseMask", "(", "M", ",", "VT", ")" ]
GCC	nds32	MD	next_suggestion	CPU	622,476	[ "emit_insn", "(", "gen_unspec_volatile_isb", "(", ")", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "emit_insn", "(", "gen_unspec_volatile_mtsr", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	622,477	[ "if", "(", "ISD", "::", "isOverflowIntrOpRes", "(", "Cond", ")", ")", "{" ]	[ "}", "if", "(", "CC", "==", "ISD", "::", "SETOEQ", ")", "{", "if", "(", "Op", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SDNode", "", "User", "=", "", "Op", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ";", "if", "(", "User", "->", "getOpcode", "(", ")", "==", "ISD", "::", "BR", ")", "{", "SDValue", "FalseBB", "=", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDNode", "*", "NewBR", "=", "DAG", ".", "UpdateNodeOperands", "(", "User", ",", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Dest", ")", ";", "assert", "(", "NewBR", "==", "User", ")", ";", "(", "void", ")", "NewBR", ";", "Dest", "=", "FalseBB", ";", "SDValue", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "Cond", ")", ",", "MVT", "::", "i32", ",", "LHS", ",", "RHS", ")", ";", "SDValue", "CCVal", "=", "DAG", ".", "getTargetConstant", "(", "X86", "::", "COND_NE", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Dest", ",", "CCVal", ",", "Cmp", ")", ";", "CCVal", "=", "DAG", ".", "getTargetConstant", "(", "X86", "::", "COND_P", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Dest", ",", "CCVal", ",", "Cmp", ")", ";", "}", "}", "}", "else", "if", "(", "CC", "==", "ISD", "::", "SETUNE", ")", "{", "SDValue", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "Cond", ")", ",", "MVT", "::", "i32", ",", "LHS", ",", "RHS", ")", ";", "SDValue", "CCVal", "=", "DAG", ".", "getTargetConstant", "(", "X86", "::", "COND_NE", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Dest", ",", "CCVal", ",", "Cmp", ")", ";", "CCVal", "=", "DAG", ".", "getTargetConstant", "(", "X86", "::", "COND_P", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Dest", ",", "CCVal", ",", "Cmp", ")", ";", "}", "else", "{", "X86", "::", "CondCode", "X86Cond", "=", "TranslateX86CC", "(", "CC", ",", "dl", ",", "true", ",", "LHS", ",", "RHS", ",", "DAG", ")", ";", "SDValue", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "Cond", ")", ",", "MVT", "::", "i32", ",", "LHS", ",", "RHS", ")", ";", "SDValue", "CCVal", "=", "DAG", ".", "getTargetConstant", "(", "X86Cond", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Dest", ",", "CCVal", ",", "Cmp", ")", ";", "}", "}" ]
GCC	sparc	CPP	code_generation	CPU	622,478	[ "static", "rtx", "function_arg_record_value", "(", "const_tree", "type", ",", "machine_mode", "mode", ",", "int", "slotno", ",", "bool", "named", ",", "int", "regbase", ")", "{", "HOST_WIDE_INT", "typesize", "=", "int_size_in_bytes", "(", "type", ")", ";", "assign_data_t", "data", ";", "int", "nregs", ";", "data", ".", "slotno", "=", "slotno", ";", "data", ".", "regbase", "=", "regbase", ";", "data", ".", "nregs", "=", "<NUM_LIT>", ";", "data", ".", "intoffset", "=", "<NUM_LIT>", ";", "data", ".", "stack", "=", "false", ";", "traverse_record_type", "<", "assign_data_t", ",", "count_registers", ">", "(", "type", ",", "named", ",", "&", "data", ")", ";", "if", "(", "compute_int_layout", "(", "typesize", "", "BITS_PER_UNIT", ",", "&", "data", ",", "&", "nregs", ")", ")", "data", ".", "nregs", "+=", "nregs", ";", "nregs", "=", "data", ".", "nregs", ";", "if", "(", "nregs", "==", "<NUM_LIT>", ")", "{", "if", "(", "typesize", "<=", "<NUM_LIT>", ")", "{", "return", "gen_rtx_REG", "(", "mode", ",", "regbase", ")", ";", "}", "nregs", "=", "(", "typesize", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";", "if", "(", "nregs", "+", "slotno", ">", "SPARC_INT_ARG_MAX", ")", "nregs", "=", "SPARC_INT_ARG_MAX", "-", "slotno", ";", "}", "gcc_assert", "(", "nregs", ">", "<NUM_LIT>", ")", ";", "data", ".", "ret", "=", "gen_rtx_PARALLEL", "(", "mode", ",", "rtvec_alloc", "(", "data", ".", "stack", "+", "nregs", ")", ")", ";", "if", "(", "data", ".", "stack", ")", "XVECEXP", "(", "data", ".", "ret", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "NULL_RTX", ",", "const0_rtx", ")", ";", "data", ".", "nregs", "=", "<NUM_LIT>", ";", "data", ".", "intoffset", "=", "<NUM_LIT>", ";", "traverse_record_type", "<", "assign_data_t", ",", "assign_registers", ">", "(", "type", ",", "named", ",", "&", "data", ")", ";", "assign_int_registers", "(", "typesize", "", "BITS_PER_UNIT", ",", "&", "data", ")", ";", "gcc_assert", "(", "data", ".", "nregs", "==", "nregs", ")", ";", "return", "data", ".", "ret", ";", "}" ]	[ "Used", "by", "function_arg", "and", "sparc_function_value_1", "to", "implement", "the", "complex", "conventions", "of", "the", "64-bit", "ABI", "for", "passing", "and", "returning", "structures", ".", "Return", "an", "expression", "valid", "as", "a", "return", "value", "for", "the", "FUNCTION_ARG", "and", "TARGET_FUNCTION_VALUE", ".", "TYPE", "is", "the", "data", "type", "of", "the", "argument", "(", "as", "a", "tree", ")", ".", "This", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", ".", "MODE", "is", "the", "argument", "'s", "machine", "mode", ".", "SLOTNO", "is", "the", "index", "number", "of", "the", "argument", "'s", "slot", "in", "the", "parameter", "array", ".", "NAMED", "is", "true", "if", "this", "argument", "is", "a", "named", "parameter", "(", "otherwise", "it", "is", "an", "extra", "parameter", "matching", "an", "ellipsis", ")", ".", "REGBASE", "is", "the", "regno", "of", "the", "base", "register", "for", "the", "parameter", "array", "." ]
GCC	frv	MD	stmt_completion	VLIW	622,479	[ ")", "]", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "high", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	ARM	TD	stmt_completion	CPU	622,480	[ "=", "<STR_LIT>", ";" ]	[ "let", "RenderMethod", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";", "let", "ParserMethod" ]
LLVM	X86	TD	stmt_completion	CPU	622,481	[ ",", "<NUM_LIT>", "]", ";" ]	[ "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM	PowerPC	CPP	program_repair	CPU	622,482	[ "<FIXS>", "case", "Intrinsic", "::", "ppc_vsx_lxvp", ":", "{", "<FIXE>" ]	[ "case", "Intrinsic", "::", "ppc_vsx_lxvw4x_be", ":", "case", "Intrinsic", "::", "ppc_vsx_lxvl", ":", "case", "Intrinsic", "::", "ppc_vsx_lxvll", ":", "<BUGS>", "case", "Intrinsic", "::", "ppc_mma_lxvp", ":", "{", "<BUGE>", "Info", ".", "PtrVal", "=", "Inst", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "ReadMem", "=", "true", ";", "Info", ".", "WriteMem", "=", "false", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	622,483	[ "}" ]	[ "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op0", ",", "Result", ")", ";", "if", "(", "Invert", ")", "Result", "=", "DAG", ".", "getNOT", "(", "dl", ",", "Result", ",", "VT", ")", ";", "return", "Result", ";", "}", "if", "(", "SDValue", "V", "=", "LowerVSETCCWithSUBUS", "(", "Op0", ",", "Op1", ",", "VT", ",", "Cond", ",", "dl", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "unsigned", "Opc", "=", "(", "Cond", "==", "ISD", "::", "SETEQ", "\|\|", "Cond", "==", "ISD", "::", "SETNE", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "bool", "Swap", "=", "Cond", "==", "ISD", "::", "SETLT", "\|\|", "Cond", "==", "ISD", "::", "SETULT", "\|\|", "Cond", "==", "ISD", "::", "SETGE", "\|\|", "Cond", "==", "ISD", "::", "SETUGE", ";", "bool", "Invert", "=", "Cond", "==", "ISD", "::", "SETNE", "\|\|", "(", "Cond", "!=", "ISD", "::", "SETEQ", "&&", "ISD", "::", "isTrueWhenEqual", "(", "Cond", ")", ")", ";", "if", "(", "Swap", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "if", "(", "VT", "==", "MVT", "::", "v2i64", ")", "{", "if", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "!", "Subtarget", ".", "hasSSE42", "(", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "<STR_LIT>", "Don't know how to lower!", "<STR_LIT>", ")", ";", "SDValue", "SB", ";", "if", "(", "FlipSigns", ")", "{", "SB", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "ULL", ",", "dl", ",", "MVT", "::", "v2i64", ")", ";", "}", "else", "{", "SB", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "ULL", ",", "dl", ",", "MVT", "::", "v2i64", ")", ";", "}", "Op0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "dl", ",", "MVT", "::", "v2i64", ",", "Op0", ",", "SB", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "dl", ",", "MVT", "::", "v2i64", ",", "Op1", ",", "SB", ")", ";", "Op0", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i32", ",", "Op0", ")", ";", "Op1", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i32", ",", "Op1", ")", ";", "SDValue", "GT", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Op0", ",", "Op1", ")", ";", "SDValue", "EQ", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Op0", ",", "Op1", ")", ";", "static", "const", "int", "MaskHi", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "int", "MaskLo", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "SDValue", "EQHi", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v4i32", ",", "dl", ",", "EQ", ",", "EQ", ",", "MaskHi", ")", ";", "SDValue", "GTLo", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v4i32", ",", "dl", ",", "GT", ",", "GT", ",", "MaskLo", ")", ";", "SDValue", "GTHi", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v4i32", ",", "dl", ",", "GT", ",", "GT", ",", "MaskHi", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "MVT", "::", "v4i32", ",", "EQHi", ",", "GTLo", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Result", ",", "GTHi", ")", ";", "if", "(", "Invert", ")", "Result", "=", "DAG", ".", "getNOT", "(", "dl", ",", "Result", ",", "MVT", "::", "v4i32", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Result", ")", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "!", "Subtarget", ".", "hasSSE41", "(", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "!", "FlipSigns", "&&", "<STR_LIT>", "Don't know how to lower!", "<STR_LIT>", ")", ";", "Op0", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i32", ",", "Op0", ")", ";", "Op1", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i32", ",", "Op1", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Op0", ",", "Op1", ")", ";", "static", "const", "int", "Mask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "SDValue", "Shuf", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v4i32", ",", "dl", ",", "Result", ",", "Result", ",", "Mask", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Result", ",", "Shuf", ")", ";", "if", "(", "Invert", ")", "Result", "=", "DAG", ".", "getNOT", "(", "dl", ",", "Result", ",", "MVT", "::", "v4i32", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Result", ")", ";" ]
LLVM	F2003f	CPP	stmt_completion	CPU	622,484	[ ">", "(", "CC", "^", "<NUM_LIT>", ")", ";" ]	[ "return", "static_cast", "<", "<STR_LIT>", "::", "<STR_LIT>" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	622,485	[ "}" ]	[ "if", "(", "isReg", "(", ")", ")", "{", "OS", "<<", "PrintReg", "(", "getReg", "(", ")", ")", ";" ]
LLVM	Cpu0	CPP	stmt_completion	CPU	622,486	[ ",", "Lo", ")", ")", ";" ]	[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "Ty", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "Hi", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Ty" ]
LLVM	X86	CPP	next_suggestion	CPU	622,487	[ "initializeX86ExecutionDepsFixPass", "(", "PR", ")", ";" ]	[ "void", "LLVMInitializeX86Target", "(", ")", "{", "RegisterTargetMachine", "<", "X86TargetMachine", ">", "X", "(", "getTheX86_32Target", "(", ")", ")", ";", "RegisterTargetMachine", "<", "X86TargetMachine", ">", "Y", "(", "getTheX86_64Target", "(", ")", ")", ";", "PassRegistry", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "PR", ")", ";", "initializeWinEHStatePassPass", "(", "PR", ")", ";", "initializeFixupBWInstPassPass", "(", "PR", ")", ";", "initializeEvexToVexInstPassPass", "(", "PR", ")", ";", "initializeFixupLEAPassPass", "(", "PR", ")", ";", "initializeX86CallFrameOptimizationPass", "(", "PR", ")", ";", "initializeX86CmovConverterPassPass", "(", "PR", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	622,488	[ "if", "(", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", "cps", "<STR_LIT>", ")", ")", "{" ]	[ "CarrySetting", "=", "false", ";", "ProcessorIMod", "=", "<NUM_LIT>", ";", "if", "(", "(", "Mnemonic", "==", "<STR_LIT>", "movs", "<STR_LIT>", "&&", "isThumb", "(", ")", ")", "\|\|", "Mnemonic", "==", "<STR_LIT>", "teq", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "vceq", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "svc", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "mls", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "smmls", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "vcls", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "vmls", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "vnmls", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "vacge", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "vcge", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "vclt", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "vacgt", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "vcgt", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "vcle", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "smlal", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "umaal", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "umlal", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "vabal", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "vmlal", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "vpadal", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "vqdmlal", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "fmuls", "<STR_LIT>", ")", "return", "Mnemonic", ";", "if", "(", "Mnemonic", "!=", "<STR_LIT>", "adcs", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "bics", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "movs", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "muls", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "smlals", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "smulls", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "umlals", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "umulls", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "lsls", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "sbcs", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "rscs", "<STR_LIT>", ")", "{", "unsigned", "CC", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ")", ".", "Case", "(", "<STR_LIT>", "eq", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "ne", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "hs", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "cs", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "lo", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "cc", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "mi", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "pl", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "vs", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "vc", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "hi", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "ls", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "ge", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "lt", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "gt", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "le", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "al", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", "U", ")", ";", "if", "(", "CC", "!=", "~", "<NUM_LIT>", "U", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "<NUM_LIT>", ",", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "PredicationCode", "=", "CC", ";", "}", "}", "if", "(", "Mnemonic", ".", "endswith", "(", "<STR_LIT>", "s", "<STR_LIT>", ")", "&&", "!", "(", "Mnemonic", "==", "<STR_LIT>", "cps", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "mls", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "mrs", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "smmls", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "vabs", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "vcls", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "vmls", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "vmrs", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "vnmls", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "vqabs", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "vrecps", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "vrsqrts", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "srs", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "flds", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "fmrs", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "fsqrts", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "fsubs", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "fsts", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "fcpys", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "fdivs", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "fmuls", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "fcmps", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "fcmpzs", "<STR_LIT>", "\|\|", "(", "Mnemonic", "==", "<STR_LIT>", "movs", "<STR_LIT>", "&&", "isThumb", "(", ")", ")", ")", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "<NUM_LIT>", ",", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "CarrySetting", "=", "true", ";", "}" ]
GCC	mep	CPP	next_suggestion	CPU	622,489	[ "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\tadd\\t$sp, 8\\n\\n", "<STR_LIT>", ")", ";" ]	[ "const", "char", "*", "mep_emit_bb_trace_ret", "(", "void", ")", "{", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# end of block profiling\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\tadd\\t$sp, -8\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\tsw\\t$0, ($sp)\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\tldc\\t$0, $lp\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\tsw\\t$0, 4($sp)\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\tbsr\\t__bb_trace_ret\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\tlw\\t$0, 4($sp)\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\tstc\\t$0, $lp\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\tlw\\t$0, ($sp)\\n", "<STR_LIT>", ")", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	622,490	[ "assert", "(", "(", "(", "!", "hasMips64", "(", ")", "&&", "(", "isABI_O32", "(", ")", "\|\|", "isABI_EABI", "(", ")", ")", ")", "\|\|", "(", "hasMips64", "(", ")", "&&", "(", "isABI_N32", "(", ")", "\|\|", "isABI_N64", "(", ")", ")", ")", ")", "&&", "<STR_LIT>", "Invalid Arch & ABI pair.", "<STR_LIT>", ")", ";" ]	[ "MipsGenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "MipsArchVersion", "(", "Mips32", ")", ",", "MipsABI", "(", "UnknownABI", ")", ",", "IsLittle", "(", "little", ")", ",", "IsSingleFloat", "(", "false", ")", ",", "IsFP64bit", "(", "false", ")", ",", "IsGP64bit", "(", "false", ")", ",", "HasVFPU", "(", "false", ")", ",", "IsLinux", "(", "true", ")", ",", "HasSEInReg", "(", "false", ")", ",", "HasCondMov", "(", "false", ")", ",", "HasMulDivAdd", "(", "false", ")", ",", "HasMinMax", "(", "false", ")", ",", "HasSwap", "(", "false", ")", ",", "HasBitCount", "(", "false", ")", ",", "HasFPIdx", "(", "false", ")", ",", "InMips16Mode", "(", "false", ")", ",", "HasDSP", "(", "false", ")", ",", "HasDSPR2", "(", "false", ")", ",", "IsAndroid", "(", "false", ")", "{", "std", "::", "string", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "<STR_LIT>", "mips32", "<STR_LIT>", ";", "ParseSubtargetFeatures", "(", "CPUName", ",", "FS", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUName", ")", ";", "if", "(", "MipsABI", "==", "UnknownABI", ")", "MipsABI", "=", "hasMips64", "(", ")", "?", "N64", ":", "O32", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	622,491	[ "}" ]	[ "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "Imm1_16Operand", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	622,492	[ ".", "size", "(", ")", ")", "return", "false", ";" ]	[ "if", "(", "SU", "->", "NodeNum", ">=", "DAG", "->", "SUnits" ]
GCC	rs6000	CPP	stmt_completion	CPU	622,493	[ "(", "(", "vector", "float", ")", "a1", ")", ";" ]	[ "return", "(", "vector", "float", ")", "_", "_", "builtin_altivec_vrsqrtefp" ]
LLVM	ARM	CPP	stmt_completion	CPU	622,494	[ "NEON register pre-allocation pass", "<STR_LIT>", ";" ]	[ "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>" ]
GCC	i386	MD	stmt_completion	CPU	622,495	[ "<STR_LIT>", ")" ]	[ "(", "define_reservation", "<STR_LIT>" ]
GCC	aarch64	CPP	program_repair	CPU	622,496	[ "<FIXS>", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "<FIXE>" ]	[ "if", "(", "offset", "!=", "const0_rtx", "&&", "targetm", ".", "cannot_force_const_mem", "(", "mode", ",", "imm", ")", ")", "{", "<BUGS>", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "<BUGE>", "base", "=", "aarch64_force_temporary", "(", "mode", ",", "dest", ",", "base", ")", ";", "base", "=", "aarch64_add_offset", "(", "mode", ",", "NULL", ",", "base", ",", "INTVAL", "(", "offset", ")", ")", ";", "aarch64_emit_move", "(", "dest", ",", "base", ")", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	622,497	[ ")", ";" ]	[ "for", "(", "SDNode", "", "User", ":", "N", "->", "uses", "(", ")", ")", "{", "assert", "(", "(", "User", "->", "getMachineOpcode", "(", ")", "==", "PPC", "::", "SELECT_I4", "\|\|", "User", "->", "getMachineOpcode", "(", ")", "==", "PPC", "::", "SELECT_I8", ")", "&&", "<STR_LIT>", "Must have all select users", "<STR_LIT>", ")", ";", "ToReplace", ".", "push_back", "(", "User", ")", ";", "}", "for", "(", "SDNode", "", "User", ":", "ToReplace", ")", "{", "SDNode", "*", "ResNode", "=", "CurDAG", "->", "getMachineNode", "(", "User", "->", "getMachineOpcode", "(", ")", ",", "SDLoc", "(", "User", ")", ",", "User", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "CR Peephole replacing:\\nOld: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "User", "->", "dump", "(", "CurDAG", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\nNew: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "ResNode", "->", "dump", "(", "CurDAG", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>" ]
LLVM	Mips	CPP	stmt_completion	CPU	622,498	[ ")", ";" ]	[ "bool", "MipsPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createMipsModuleISelDagPass", "(", "getMipsTargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "createMips16ISelDag", "(", "getMipsTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")" ]
GCC	i386	CPP	stmt_completion	CPU	622,499	[ "ret_mmx_regno", ")", "{" ]	[ "bool", "need_zero_all_mm", "=", "false", ";", "for", "(", "unsigned", "int", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "STACK_REGNO_P", "(", "regno", ")", "&&", "TEST_HARD_REG_BIT", "(", "need_zeroed_hardregs", ",", "regno", ")", ")", "{", "need_zero_all_mm", "=", "true", ";", "break", ";", "}", "if", "(", "!", "need_zero_all_mm", ")", "return", "false", ";", "machine_mode", "mode", "=", "V2SImode", ";", "for", "(", "unsigned", "int", "regno", "=", "FIRST_MMX_REG", ";", "regno", "<=", "LAST_MMX_REG", ";", "regno", "++", ")", "if", "(", "regno", "!=" ]

GCC

i386

CPP

code_generation

CPU

622,400

[ "static", "void", "ATTRIBUTE_UNUSED", "ix86_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";", "if", "(", "ix86_in_large_data_p", "(", "decl", ")", ")", "SYMBOL_REF_FLAGS", "(", "XEXP", "(", "rtl", ",", "<NUM_LIT>", ")", ")", "|=", "SYMBOL_FLAG_FAR_ADDR", ";", "}" ]

[ "Implements", "target", "vector", "targetm.asm.encode_section_info", "." ]

LLVM

AArch64

TD

next_suggestion

CPU

622,401

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "def", "tvecshiftR16", ":", "Operand", "<", "i32", ">", ",", "TImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]

GCC

frv

CPP

next_suggestion

VLIW

622,402

[ "}" ]

[ "if", "(", "dest_byte", "<", "src_byte", "||", "dest_byte", ">", "src_byte", "+", "len", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "num", ";", "i", "++", ")", "dest", "[", "i", "]", "=", "src", "[", "i", "]", ";", "while", "(", "len", ">", "xlen", ")", "{", "dest_byte", "[", "xlen", "]", "=", "src_byte", "[", "xlen", "]", ";", "xlen", "++", ";" ]

GCC

rs6000

MD

next_suggestion

CPU

622,403

[ "[", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", ")", "]" ]

[ "(", "vec_select", ":", "QI", "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel" ]

GCC

cris

MD

program_repair

MPU

622,404

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "BW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

xtensa

CPP

next_suggestion

MPU

622,405

[ "break", ";" ]

[ "if", "(", "align", "==", "<NUM_LIT>", ")", "expand_len", "=", "xtensa_sizeof_MOVI", "(", "value", ")", ";", "else", "if", "(", "value", "==", "<NUM_LIT>", "||", "value", "==", "-", "<NUM_LIT>", ")", "expand_len", "=", "TARGET_DENSITY", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "else", "expand_len", "=", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "expand_len", "+=", "(", "bytes", "/", "align", ")", "*", "(", "TARGET_DENSITY", "&&", "align", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "expand_len", "+=", "(", "(", "bytes", "%", "align", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "funccall_len", "=", "xtensa_sizeof_MOVI", "(", "value", ")", ";", "funccall_len", "+=", "xtensa_sizeof_MOVI", "(", "bytes", ")", ";", "funccall_len", "+=", "TARGET_LONGCALLS", "?", "(", "<NUM_LIT>", "+", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ";", "if", "(", "optimize", ">", "<NUM_LIT>", "&&", "!", "optimize_size", ")", "funccall_len", "*=", "<NUM_LIT>", ";", "if", "(", "expand_len", ">", "funccall_len", ")", "return", "<NUM_LIT>", ";", "x", "=", "XEXP", "(", "dst_mem", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "REG_P", "(", "x", ")", ")", "dst_mem", "=", "replace_equiv_address", "(", "dst_mem", ",", "force_reg", "(", "Pmode", ",", "x", ")", ")", ";", "switch", "(", "align", ")", "{", "case", "<NUM_LIT>", ":" ]

LLVM

Patmos

CPP

program_repair

VLIW

622,406

[ "<FIXS>", "LLVM_DEBUG", "(", "<FIXE>" ]

[ "globalEnsure", ")", ";", "int", "optimized_restoring", "=", "optimized_costs", "-", "reserveGain", ";", "<BUGS>", "DEBUG", "(", "<BUGE>", "dbgs", "(", ")", "<<", "<STR_LIT>", "Restoring \\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\ ", "<STR_LIT>", "<<", "MBB", "->", "getFullName", "(", ")", "<<", "<STR_LIT>", " k = ", "<STR_LIT>", "<<", "reserved", "<<", "<STR_LIT>", ": ", "<STR_LIT>" ]

LLVM

Hexagon

TD

stmt_completion

DSP

622,407

[ "<NUM_LIT>", ";" ]

[ "def", "J4_cmpeq_tp1_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "GeneralSubRegs", ":", "$", "Rt16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56336eb0", ",", "TypeCJ", ">", ",", "Enc_6a5972", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

622,408

[ ";" ]

[ "bool", "isModuleEntryFunction", "(", ")", "const", "{", "return", "IsModuleEntryFunction" ]

LLVM

Mips

CPP

next_suggestion

CPU

622,409

[ "}" ]

[ "void", "setVarArgsFrameIndex", "(", "int", "Index", ")", "{", "VarArgsFrameIndex", "=", "Index", ";" ]

LLVM

TPC

TD

stmt_completion

Virtual ISA

622,410

[ "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_VectorOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "dt", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "=", "optype", "{", "<NUM_LIT>" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

622,411

[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "Regs", "[", "Base", "]", ")", ")", ";" ]

[ "uint64_t", "Disp", "=", "(", "(", "Field", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "|", "(", "(", "Field", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "assert", "(", "Index", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid BDXAddr20", "<STR_LIT>", ")", ";" ]

GCC

s390

MD

stmt_completion

MPU

622,412

[ "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V", "[", "(", "match_operand", ":", "<", "non_vec", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_operand", ":" ]

GCC

loongarch

CPP

code_generation

CPU

622,413

[ "static", "void", "loongarch_split_plus", "(", "rtx", "x", ",", "rtx", "*", "base_ptr", ",", "HOST_WIDE_INT", "*", "offset_ptr", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "*", "base_ptr", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "*", "offset_ptr", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "*", "base_ptr", "=", "x", ";", "*", "offset_ptr", "=", "<NUM_LIT>", ";", "}", "}" ]

[ "If", "X", "is", "a", "PLUS", "of", "a", "CONST_INT", ",", "return", "the", "two", "terms", "in", "*", "BASE_PTR", "and", "*", "OFFSET_PTR", ".", "Return", "X", "in", "*", "BASE_PTR", "and", "0", "in", "*", "OFFSET_PTR", "otherwise", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,414

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

code_generation

GPU

622,415

[ "bool", "SILoadStoreOptimizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "STM", "=", "&", "MF", ".", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", "if", "(", "!", "STM", "->", "loadStoreOptEnabled", "(", ")", ")", "return", "false", ";", "TII", "=", "STM", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "assert", "(", "MRI", "->", "isSSA", "(", ")", "&&", "<STR_LIT>", "Must be run on SSA", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Running SILoadStoreOptimizer\\n", "<STR_LIT>", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "CreatedX2", "=", "<NUM_LIT>", ";", "Modified", "|=", "optimizeBlock", "(", "MBB", ")", ";", "if", "(", "CreatedX2", ">=", "<NUM_LIT>", ")", "Modified", "|=", "optimizeBlock", "(", "MBB", ")", ";", "}", "return", "Modified", ";", "}" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

LLVM

PowerPC

CPP

next_suggestion

CPU

622,416

[ "}" ]

[ "if", "(", "Subtarget", "->", "isPPC64", "(", ")", ")", "{", "OutStreamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OutStreamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";" ]

LLVM

OR1K

CPP

stmt_completion

CPU

622,417

[ "{" ]

[ "MCAsmParser", "&", "getParser", "(", ")", "const" ]

GCC

sh

CPP

program_repair

CPU

622,418

[ "<FIXS>", "if", "(", "TARGET_VARARGS_PRETEND_ARGS", "(", "current_function_decl", ")", ")", "<FIXE>" ]

[ "if", "(", "current_function_stdarg", ")", "{", "<BUGS>", "if", "(", "TARGET_SH1", "&&", "!", "TARGET_SH2E", "&&", "!", "TARGET_SH5", "&&", "!", "(", "TARGET_HITACHI", "||", "sh_cfun_attr_renesas_p", "(", ")", ")", ")", "<BUGE>", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "NPARM_REGS", "(", "SImode", ")", ";", "i", "++", ")" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

622,419

[ "}" ]

[ "if", "(", "noClobberClones", ".", "count", "(", "Ptr", ")", ")", "{", "PtrI", "=", "noClobberClones", "[", "Ptr", "]", ";", "}", "else", "{", "Function", "*", "F", "=", "I", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Value", "*", "Idx", "=", "Constant", "::", "getIntegerValue", "(", "Type", "::", "getInt32Ty", "(", "Ptr", "->", "getContext", "(", ")", ")", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "PtrI", "=", "GetElementPtrInst", "::", "Create", "(", "Ptr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ",", "Ptr", ",", "ArrayRef", "<", "Value", "*", ">", "(", "Idx", ")", ",", "Twine", "(", "<STR_LIT>", "<STR_LIT>", ")", ",", "F", "->", "getEntryBlock", "(", ")", ".", "getFirstNonPHI", "(", ")", ")", ";" ]

LLVM

IA64

TD

stmt_completion

CPU

622,420

[ ";" ]

[ "let", "Namespace", "=", "<STR_LIT>", ";", "let", "OutOperandList", "=", "OOL", ";", "let", "InOperandList", "=", "IOL", ";", "let", "AsmString", "=", "asmstr" ]

LLVM

Hexagon

TD

stmt_completion

DSP

622,421

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=" ]

GCC

mips

CPP

next_suggestion

CPU

622,422

[ "mips_base_schedule_insns", "=", "flag_schedule_insns", ";" ]

[ "error", "(", "<STR_LIT>", "unsupported combination: %s", "<STR_LIT>", ",", "<STR_LIT>", "-mabicalls -mabi=eabi", "<STR_LIT>", ")", ";", "target_flags", "&=", "~", "MASK_ABICALLS", ";", "}", "if", "(", "flag_pic", ")", "{", "if", "(", "mips_abi", "==", "ABI_EABI", ")", "error", "(", "<STR_LIT>", "cannot generate position-independent code for %qs", "<STR_LIT>", ",", "<STR_LIT>", "-mabi=eabi", "<STR_LIT>", ")", ";", "else", "if", "(", "!", "TARGET_ABICALLS", ")", "error", "(", "<STR_LIT>", "position-independent code requires %qs", "<STR_LIT>", ",", "<STR_LIT>", "-mabicalls", "<STR_LIT>", ")", ";", "}", "if", "(", "TARGET_ABICALLS_PIC2", ")", "flag_pic", "=", "<NUM_LIT>", ";", "if", "(", "optimize", ">", "<NUM_LIT>", "&&", "(", "target_flags_explicit", "&", "MASK_VR4130_ALIGN", ")", "==", "<NUM_LIT>", ")", "target_flags", "|=", "MASK_VR4130_ALIGN", ";", "if", "(", "optimize_size", "&&", "(", "target_flags_explicit", "&", "MASK_MEMCPY", ")", "==", "<NUM_LIT>", ")", "target_flags", "|=", "MASK_MEMCPY", ";", "if", "(", "mips_small_data_threshold", ">", "<NUM_LIT>", ")", "{", "if", "(", "!", "TARGET_GPOPT", ")", "{", "if", "(", "!", "TARGET_EXPLICIT_RELOCS", ")", "error", "(", "<STR_LIT>", "%<-mno-gpopt%> needs %<-mexplicit-relocs%>", "<STR_LIT>", ")", ";", "TARGET_LOCAL_SDATA", "=", "false", ";", "TARGET_EXTERN_SDATA", "=", "false", ";", "}", "else", "{", "if", "(", "TARGET_VXWORKS_RTP", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "cannot use small-data accesses for %qs", "<STR_LIT>", ",", "<STR_LIT>", "-mrtp", "<STR_LIT>", ")", ";", "if", "(", "TARGET_ABICALLS", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "cannot use small-data accesses for %qs", "<STR_LIT>", ",", "<STR_LIT>", "-mabicalls", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "mips_nan", "==", "MIPS_IEEE_754_DEFAULT", "&&", "!", "ISA_HAS_IEEE_754_LEGACY", ")", "mips_nan", "=", "MIPS_IEEE_754_2008", ";", "if", "(", "mips_abs", "==", "MIPS_IEEE_754_DEFAULT", "&&", "!", "ISA_HAS_IEEE_754_LEGACY", ")", "mips_abs", "=", "MIPS_IEEE_754_2008", ";", "if", "(", "(", "mips_nan", "==", "MIPS_IEEE_754_LEGACY", "||", "mips_abs", "==", "MIPS_IEEE_754_LEGACY", ")", "&&", "!", "ISA_HAS_IEEE_754_LEGACY", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "the %qs architecture does not support %<-m%s=legacy%>", "<STR_LIT>", ",", "mips_arch_info", "->", "name", ",", "mips_nan", "==", "MIPS_IEEE_754_LEGACY", "?", "<STR_LIT>", "nan", "<STR_LIT>", ":", "<STR_LIT>", "abs", "<STR_LIT>", ")", ";", "if", "(", "(", "mips_nan", "==", "MIPS_IEEE_754_2008", "||", "mips_abs", "==", "MIPS_IEEE_754_2008", ")", "&&", "!", "ISA_HAS_IEEE_754_2008", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "the %qs architecture does not support %<-m%s=2008%>", "<STR_LIT>", ",", "mips_arch_info", "->", "name", ",", "mips_nan", "==", "MIPS_IEEE_754_2008", "?", "<STR_LIT>", "nan", "<STR_LIT>", ":", "<STR_LIT>", "abs", "<STR_LIT>", ")", ";", "if", "(", "mips_nan", "!=", "MIPS_IEEE_754_2008", ")", "{", "REAL_MODE_FORMAT", "(", "SFmode", ")", "=", "&", "mips_single_format", ";", "REAL_MODE_FORMAT", "(", "DFmode", ")", "=", "&", "mips_double_format", ";", "REAL_MODE_FORMAT", "(", "TFmode", ")", "=", "&", "mips_quad_format", ";", "}", "if", "(", "TARGET_MIPS3D", "&&", "(", "target_flags_explicit", "&", "MASK_PAIRED_SINGLE_FLOAT", ")", "&&", "!", "TARGET_PAIRED_SINGLE_FLOAT", ")", "error", "(", "<STR_LIT>", "%<-mips3d%> requires %<-mpaired-single%>", "<STR_LIT>", ")", ";", "if", "(", "TARGET_MIPS3D", ")", "target_flags", "|=", "MASK_PAIRED_SINGLE_FLOAT", ";", "if", "(", "TARGET_PAIRED_SINGLE_FLOAT", "&&", "!", "(", "TARGET_FLOAT64", "&&", "TARGET_HARD_FLOAT_ABI", ")", ")", "{", "error", "(", "<STR_LIT>", "%qs must be used with %qs", "<STR_LIT>", ",", "TARGET_MIPS3D", "?", "<STR_LIT>", "-mips3d", "<STR_LIT>", ":", "<STR_LIT>", "-mpaired-single", "<STR_LIT>", ",", "TARGET_HARD_FLOAT_ABI", "?", "<STR_LIT>", "-mfp64", "<STR_LIT>", ":", "<STR_LIT>", "-mhard-float", "<STR_LIT>", ")", ";", "target_flags", "&=", "~", "MASK_PAIRED_SINGLE_FLOAT", ";", "TARGET_MIPS3D", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_PAIRED_SINGLE_FLOAT", "&&", "!", "ISA_HAS_PAIRED_SINGLE", ")", "{", "error", "(", "<STR_LIT>", "the %qs architecture does not support paired-single", "<STR_LIT>", "<STR_LIT>", " instructions", "<STR_LIT>", ",", "mips_arch_info", "->", "name", ")", ";", "target_flags", "&=", "~", "MASK_PAIRED_SINGLE_FLOAT", ";", "TARGET_MIPS3D", "=", "<NUM_LIT>", ";", "}", "if", "(", "mips_r10k_cache_barrier", "!=", "R10K_CACHE_BARRIER_NONE", "&&", "!", "TARGET_CACHE_BUILTIN", ")", "{", "error", "(", "<STR_LIT>", "%qs requires a target that provides the %qs instruction", "<STR_LIT>", ",", "<STR_LIT>", "-mr10k-cache-barrier", "<STR_LIT>", ",", "<STR_LIT>", "cache", "<STR_LIT>", ")", ";", "mips_r10k_cache_barrier", "=", "R10K_CACHE_BARRIER_NONE", ";", "}", "if", "(", "TARGET_DSPR2", ")", "TARGET_DSP", "=", "true", ";", "if", "(", "TARGET_DSP", "&&", "mips_isa_rev", ">=", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", "the %qs architecture does not support DSP instructions", "<STR_LIT>", ",", "mips_arch_info", "->", "name", ")", ";", "TARGET_DSP", "=", "false", ";", "TARGET_DSPR2", "=", "false", ";", "}", "if", "(", "mips_abi", "==", "ABI_EABI", "&&", "TARGET_64BIT", ")", "flag_dwarf2_cfi_asm", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_WRITABLE_EH_FRAME", ")", "flag_dwarf2_cfi_asm", "=", "<NUM_LIT>", ";", "mips_init_print_operand_punct", "(", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "{", "mips_dbx_regno", "[", "i", "]", "=", "IGNORED_DWARF_REGNUM", ";", "if", "(", "GP_REG_P", "(", "i", ")", "||", "FP_REG_P", "(", "i", ")", "||", "ALL_COP_REG_P", "(", "i", ")", ")", "mips_dwarf_regno", "[", "i", "]", "=", "i", ";", "else", "mips_dwarf_regno", "[", "i", "]", "=", "INVALID_REGNUM", ";", "}", "start", "=", "GP_DBX_FIRST", "-", "GP_REG_FIRST", ";", "for", "(", "i", "=", "GP_REG_FIRST", ";", "i", "<=", "GP_REG_LAST", ";", "i", "++", ")", "mips_dbx_regno", "[", "i", "]", "=", "i", "+", "start", ";", "start", "=", "FP_DBX_FIRST", "-", "FP_REG_FIRST", ";", "for", "(", "i", "=", "FP_REG_FIRST", ";", "i", "<=", "FP_REG_LAST", ";", "i", "++", ")", "mips_dbx_regno", "[", "i", "]", "=", "i", "+", "start", ";", "mips_dbx_regno", "[", "HI_REGNUM", "]", "=", "MD_DBX_FIRST", "+", "<NUM_LIT>", ";", "mips_dbx_regno", "[", "LO_REGNUM", "]", "=", "MD_DBX_FIRST", "+", "<NUM_LIT>", ";", "mips_dwarf_regno", "[", "HI_REGNUM", "]", "=", "MD_REG_FIRST", "+", "<NUM_LIT>", ";", "mips_dwarf_regno", "[", "LO_REGNUM", "]", "=", "MD_REG_FIRST", "+", "<NUM_LIT>", ";", "for", "(", "i", "=", "DSP_ACC_REG_FIRST", ";", "i", "<=", "DSP_ACC_REG_LAST", ";", "i", "+=", "<NUM_LIT>", ")", "{", "mips_dwarf_regno", "[", "i", "+", "TARGET_LITTLE_ENDIAN", "]", "=", "i", ";", "mips_dwarf_regno", "[", "i", "+", "TARGET_BIG_ENDIAN", "]", "=", "i", "+", "<NUM_LIT>", ";", "}", "for", "(", "mode", "=", "<NUM_LIT>", ";", "mode", "<", "MAX_MACHINE_MODE", ";", "mode", "++", ")", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "mips_hard_regno_mode_ok", "[", "mode", "]", "[", "regno", "]", "=", "mips_hard_regno_mode_ok_p", "(", "regno", ",", "(", "machine_mode", ")", "mode", ")", ";", "init_machine_status", "=", "&", "mips_init_machine_status", ";", "if", "(", "(", "target_flags_explicit", "&", "MASK_FIX_R4000", ")", "==", "<NUM_LIT>", "&&", "strcmp", "(", "mips_arch_info", "->", "name", ",", "<STR_LIT>", "r4000", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "target_flags", "|=", "MASK_FIX_R4000", ";", "if", "(", "(", "target_flags_explicit", "&", "MASK_FIX_R4400", ")", "==", "<NUM_LIT>", "&&", "strcmp", "(", "mips_arch_info", "->", "name", ",", "<STR_LIT>", "r4400", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "target_flags", "|=", "MASK_FIX_R4400", ";", "if", "(", "(", "target_flags_explicit", "&", "MASK_FIX_R10000", ")", "==", "<NUM_LIT>", "&&", "strcmp", "(", "mips_arch_info", "->", "name", ",", "<STR_LIT>", "r10000", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "target_flags", "|=", "MASK_FIX_R10000", ";", "if", "(", "TARGET_FIX_R10000", "&&", "(", "(", "target_flags_explicit", "&", "MASK_BRANCHLIKELY", ")", "==", "<NUM_LIT>", "?", "!", "ISA_HAS_BRANCHLIKELY", ":", "!", "TARGET_BRANCHLIKELY", ")", ")", "sorry", "(", "<STR_LIT>", "%qs requires branch-likely instructions", "<STR_LIT>", ",", "<STR_LIT>", "-mfix-r10000", "<STR_LIT>", ")", ";", "if", "(", "TARGET_SYNCI", "&&", "!", "ISA_HAS_SYNCI", ")", "{", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "the %qs architecture does not support the synci ", "<STR_LIT>", "<STR_LIT>", "instruction", "<STR_LIT>", ",", "mips_arch_info", "->", "name", ")", ";", "target_flags", "&=", "~", "MASK_SYNCI", ";", "}", "if", "(", "!", "TARGET_USE_GOT", "||", "!", "TARGET_EXPLICIT_RELOCS", ")", "target_flags", "&=", "~", "MASK_RELAX_PIC_CALLS", ";", "mips_base_target_flags", "=", "target_flags", ";" ]

GCC

bfin

CPP

program_repair

DSP

622,423

[ "<FIXS>", "bfin_rtx_costs", "(", "rtx", "x", ",", "int", "code_i", ",", "int", "outer_code_i", ",", "int", "opno", ",", "int", "*", "total", ",", "bool", "speed", ")", "<FIXE>" ]

[ "}", "static", "bool", "<BUGS>", "bfin_rtx_costs", "(", "rtx", "x", ",", "int", "code_i", ",", "int", "outer_code_i", ",", "int", "*", "total", ",", "bool", "speed", ")", "<BUGE>", "{", "enum", "rtx_code", "code", "=", "(", "enum", "rtx_code", ")", "code_i", ";", "enum", "rtx_code", "outer_code", "=", "(", "enum", "rtx_code", ")", "outer_code_i", ";" ]

GCC

i386

CPP

stmt_completion

CPU

622,424

[ "(", "_", "_", "m128i", "_", "_", "X", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_abs_epi32" ]

GCC

i386

CPP

next_suggestion

CPU

622,425

[ "else", "{" ]

[ "}", "if", "(", "TARGET_SEH", ")", "{", "rtx_insn", "*", "i", ";", "for", "(", "i", "=", "NEXT_INSN", "(", "insn", ")", ";", "i", ";", "i", "=", "NEXT_INSN", "(", "i", ")", ")", "{", "if", "(", "JUMP_P", "(", "i", ")", "&&", "CROSSING_JUMP_P", "(", "i", ")", ")", "{", "seh_nop_p", "=", "true", ";", "break", ";", "}", "if", "(", "INSN_P", "(", "i", ")", ")", "break", ";", "if", "(", "NOTE_P", "(", "i", ")", "&&", "NOTE_KIND", "(", "i", ")", "==", "NOTE_INSN_EPILOGUE_BEG", "&&", "!", "flag_non_call_exceptions", "&&", "!", "can_throw_internal", "(", "insn", ")", ")", "{", "seh_nop_p", "=", "true", ";", "break", ";", "}", "}", "if", "(", "i", "==", "NULL", ")", "seh_nop_p", "=", "true", ";", "}", "if", "(", "direct_p", ")", "{", "if", "(", "ix86_nopic_noplt_attribute_p", "(", "call_op", ")", ")", "{", "direct_p", "=", "false", ";", "if", "(", "TARGET_64BIT", ")", "{", "if", "(", "output_indirect_p", ")", "xasm", "=", "<STR_LIT>", "{%p0@GOTPCREL(%%rip)|[QWORD PTR %p0@GOTPCREL[rip]]}", "<STR_LIT>", ";", "else", "xasm", "=", "<STR_LIT>", "%!call\\t{*%p0@GOTPCREL(%%rip)|[QWORD PTR %p0@GOTPCREL[rip]]}", "<STR_LIT>", ";", "}" ]

LLVM

Mips

CPP

program_repair

CPU

622,426

[ "<FIXS>", "ArrayRef", "ArrayRef", "Register", ">>", "VRegs", ")", "const", "override", ";", "<FIXE>" ]

[ "ArrayRef", "Register", ">", "VRegs", ")", "const", "override", ";", "bool", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "<BUGS>", "ArrayRef", "Register", ">", "VRegs", ")", "const", "override", ";", "<BUGE>", "bool", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallingConv", "::", "ID", "CallConv", ",", "const", "MachineOperand", "&", "Callee", ",", "const", "ArgInfo", "&", "OrigRet", "," ]

LLVM

AArch64

CPP

next_suggestion

CPU

622,427

[ "else", "O", "<<", "<STR_LIT>", "#", "<STR_LIT>", "<<", "formatImm", "(", "Val", ")", ";" ]

[ "auto", "PState", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Val", ")", ";", "if", "(", "PState", "&&", "PState", "->", "haveFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", "O", "<<", "PState", "->", "Name", ";" ]

GCC

i386

CPP

next_suggestion

CPU

622,428

[ "default", ":" ]

[ "fnaddr", "=", "copy_addr_to_reg", "(", "fnaddr", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "HImode", ",", "offset", ")", ";", "emit_move_insn", "(", "mem", ",", "gen_int_mode", "(", "<NUM_LIT>", ",", "HImode", ")", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "offset", "+", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "mem", ",", "gen_lowpart", "(", "SImode", ",", "fnaddr", ")", ")", ";", "offset", "+=", "<NUM_LIT>", ";", "}", "else", "{", "mem", "=", "adjust_address", "(", "m_tramp", ",", "HImode", ",", "offset", ")", ";", "emit_move_insn", "(", "mem", ",", "gen_int_mode", "(", "<NUM_LIT>", ",", "HImode", ")", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "DImode", ",", "offset", "+", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "mem", ",", "fnaddr", ")", ";", "offset", "+=", "<NUM_LIT>", ";", "}", "if", "(", "ptr_mode", "==", "SImode", ")", "{", "opcode", "=", "<NUM_LIT>", ";", "size", "=", "<NUM_LIT>", ";", "}", "else", "{", "opcode", "=", "<NUM_LIT>", ";", "size", "=", "<NUM_LIT>", ";", "}", "mem", "=", "adjust_address", "(", "m_tramp", ",", "HImode", ",", "offset", ")", ";", "emit_move_insn", "(", "mem", ",", "gen_int_mode", "(", "opcode", ",", "HImode", ")", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "ptr_mode", ",", "offset", "+", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "mem", ",", "chain_value", ")", ";", "offset", "+=", "size", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "offset", ")", ";", "emit_move_insn", "(", "mem", ",", "gen_int_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ")", ";", "offset", "+=", "<NUM_LIT>", ";", "}", "else", "{", "rtx", "disp", ",", "chain", ";", "chain", "=", "ix86_static_chain", "(", "fndecl", ",", "true", ")", ";", "if", "(", "REG_P", "(", "chain", ")", ")", "{", "switch", "(", "REGNO", "(", "chain", ")", ")", "{", "case", "AX_REG", ":", "opcode", "=", "<NUM_LIT>", ";", "break", ";", "case", "CX_REG", ":", "opcode", "=", "<NUM_LIT>", ";", "break", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,429

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

622,430

[ ";" ]

[ "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FrameIdx", "=", "FrameInfo", "->", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "SDValue", "FIdx", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", ",", "PtrVT", ")", ";", "SDValue", "Ext64", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FrameIdx", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getEntryNode", "(", ")", ",", "Ext64", ",", "FIdx", "}", ";", "SDValue", "Store", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ")", ",", "Ops", ",", "<NUM_LIT>", ",", "MVT", "::", "i64", ",", "MMO", ")", ";", "SDValue", "Ld", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "f64", ",", "dl", ",", "Store", ",", "FIdx", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "FP", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "f64", ",", "Ld", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "f32", ")", "FP", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_ROUND", ",", "dl", ",", "MVT", "::", "f32", ",", "FP", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "return", "FP" ]

LLVM

X86

CPP

stmt_completion

CPU

622,431

[ "countTrailingZeros", "(", ")", "]", ")", ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "DemandedBits", ".", "isSignMask", "(", ")", "&&", "ISD", "::", "isBuildVectorAllZeros", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "return", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "APInt", "ShuffleUndef", ",", "ShuffleZero", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleMask", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ShuffleOps", ";", "if", "(", "getTargetShuffleInputs", "(", "Op", ",", "DemandedElts", ",", "ShuffleOps", ",", "ShuffleMask", ",", "ShuffleUndef", ",", "ShuffleZero", ",", "DAG", ",", "Depth", ",", "false", ")", ")", "{", "int", "NumOps", "=", "ShuffleOps", ".", "size", "(", ")", ";", "if", "(", "ShuffleMask", ".", "size", "(", ")", "==", "(", "unsigned", ")", "NumElts", "&&", "llvm", "::", "all_of", "(", "ShuffleOps", ",", "[", "VT", "]", "(", "SDValue", "V", ")", "{", "return", "VT", ".", "getSizeInBits", "(", ")", "==", "V", ".", "getValueSizeInBits", "(", ")", ";", "}", ")", ")", "{", "if", "(", "DemandedElts", ".", "isSubsetOf", "(", "ShuffleUndef", ")", ")", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "DemandedElts", ".", "isSubsetOf", "(", "ShuffleUndef", "|", "ShuffleZero", ")", ")", "return", "getZeroVector", "(", "VT", ".", "getSimpleVT", "(", ")", ",", "Subtarget", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ")", ";", "APInt", "IdentityOp", "=", "APInt", "::", "getAllOnes", "(", "NumOps", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "int", "M", "=", "ShuffleMask", "[", "i", "]", ";", "if", "(", "!", "DemandedElts", "[", "i", "]", "||", "ShuffleUndef", "[", "i", "]", ")", "continue", ";", "int", "OpIdx", "=", "M", "/", "NumElts", ";", "int", "EltIdx", "=", "M", "%", "NumElts", ";", "if", "(", "M", "<", "<NUM_LIT>", "||", "EltIdx", "!=", "i", ")", "{", "IdentityOp", ".", "clearAllBits", "(", ")", ";", "break", ";", "}", "IdentityOp", "&=", "APInt", "::", "getOneBitSet", "(", "NumOps", ",", "OpIdx", ")", ";", "if", "(", "IdentityOp", "==", "<NUM_LIT>", ")", "break", ";", "}", "assert", "(", "(", "IdentityOp", "==", "<NUM_LIT>", "||", "IdentityOp", ".", "countPopulation", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Multiple identity shuffles detected", "<STR_LIT>", ")", ";", "if", "(", "IdentityOp", "!=", "<NUM_LIT>", ")", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "ShuffleOps", "[", "IdentityOp", "." ]

GCC

m32c

MD

next_suggestion

MPU

622,432

[ ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ior", ":", "QI", "(", "subreg", ":", "QI", "(", "ashift", ":", "HI", "(", "const_int", "<NUM_LIT>", ")", "(", "subreg", ":", "QI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<NUM_LIT>", ")", ")", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

LLVM

FISC

CPP

next_suggestion

CPU

622,433

[ "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "Cond", ".", "empty", "(", ")", "?", "TBB", ":", "FBB", ")", ";" ]

[ "}", "if", "(", "Cond", ".", "empty", "(", ")", "||", "FBB", ")", "{" ]

LLVM

X86

CPP

next_suggestion

CPU

622,434

[ "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{" ]

[ "assert", "(", "VecVT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", "Unexpected vector length", "<STR_LIT>", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "IdxVal", "==", "<NUM_LIT>", "&&", "!", "MayFoldIntoZeroExtend", "(", "Op", ")", "&&", "!", "(", "Subtarget", ".", "hasSSE41", "(", ")", "&&", "MayFoldIntoStore", "(", "Op", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "MVT", "::", "i16", ",", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "i32", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i32", ",", "Vec", ")", ",", "Idx", ")", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VT", ",", "Extract", ")", ";", "}", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", ")", "if", "(", "SDValue", "Res", "=", "LowerEXTRACT_VECTOR_ELT_SSE4", "(", "Op", ",", "DAG", ")", ")", "return", "Res", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "Op", "->", "isOnlyUserOf", "(", "Vec", ".", "getNode", "(", ")", ")", ")", "{", "int", "DWordIdx", "=", "IdxVal", "/", "<NUM_LIT>", ";", "if", "(", "DWordIdx", "==", "<NUM_LIT>", ")", "{", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "i32", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i32", ",", "Vec", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "DWordIdx", ",", "dl", ")", ")", ";", "int", "ShiftVal", "=", "(", "IdxVal", "%", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "if", "(", "ShiftVal", "!=", "<NUM_LIT>", ")", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "dl", ",", "MVT", "::", "i32", ",", "Res", ",", "DAG", ".", "getConstant", "(", "ShiftVal", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VT", ",", "Res", ")", ";", "}", "int", "WordIdx", "=", "IdxVal", "/", "<NUM_LIT>", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "i16", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i16", ",", "Vec", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "WordIdx", ",", "dl", ")", ")", ";", "int", "ShiftVal", "=", "(", "IdxVal", "%", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "if", "(", "ShiftVal", "!=", "<NUM_LIT>", ")", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "dl", ",", "MVT", "::", "i16", ",", "Res", ",", "DAG", ".", "getConstant", "(", "ShiftVal", ",", "dl", ",", "MVT", "::", "i16", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VT", ",", "Res", ")", ";", "}", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "IdxVal", "==", "<NUM_LIT>", ")", "return", "Op", ";", "int", "Mask", "[", "<NUM_LIT>", "]", "=", "{", "static_cast", "<", "int", ">", "(", "IdxVal", ")", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "Vec", "=", "DAG", ".", "getVectorShuffle", "(", "VecVT", ",", "dl", ",", "Vec", ",", "DAG", ".", "getUNDEF", "(", "VecVT", ")", ",", "Mask", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "VT", ",", "Vec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}" ]

LLVM

Mips

TD

stmt_completion

CPU

622,435

[ ">", ";" ]

[ "class", "SUBS_S_W_ENC", ":", "MSA_3R_FMT", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]

LLVM

Hexagon

CPP

program_repair

DSP

622,436

[ "<FIXS>", "Register", "PredR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "Hexagon", "::", "PredRegsRegClass", ")", ";", "<FIXE>" ]

[ "SDValue", "FR0", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "MVT", "::", "i32", ",", "Glue", ")", ";", "<BUGS>", "unsigned", "PredR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "Hexagon", "::", "PredRegsRegClass", ")", ";", "<BUGE>", "SDValue", "TPR", "=", "DAG", ".", "getCopyToReg", "(", "FR0", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "PredR", ",", "FR0", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "FR0", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";" ]

GCC

i386

MD

next_suggestion

CPU

622,437

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

CSKY

CPP

stmt_completion

CPU

622,438

[ ")", ";" ]

[ "void", "CSKYInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCInst", "*", "NewMI", "=", "MI", ";", "if", "(", "NoAliases", "||", "!", "printAliasInstr", "(", "NewMI", ",", "Address", ",", "STI", ",", "O", ")", ")", "printInstruction", "(", "NewMI", ",", "Address", ",", "STI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot" ]

GCC

m32c

MD

next_suggestion

MPU

622,439

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "PSI", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

GCC

i386

MD

program_repair

CPU

622,440

[ "<FIXS>", "(", "match_operand", ":", "avx512fmaskmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>" ]

[ "(", "neg", ":", "VF_512", "(", "match_operand", ":", "VF_512", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "avx512fmaskmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,441

[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

GCC

rs6000

MD

program_repair

CPU

622,442

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "[", "(", "set", "(", "match_operand", ":", "IEEE128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "IEEE128", "(", "match_operand", ":", "IEEE128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]

GCC

sh

CPP

next_suggestion

CPU

622,443

[ "else", "return", "<NUM_LIT>", ";" ]

[ "static", "int", "shmedia_target_regs_stack_adjust", "(", "HARD_REG_SET", "*", "live_regs_mask", ")", "{", "if", "(", "shmedia_space_reserved_for_target_registers", ")", "return", "shmedia_target_regs_stack_space", "(", "live_regs_mask", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

622,444

[ "}" ]

[ "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "int", "AddrOffset", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Desc", ".", "TSFlags", ")", ";", "if", "(", "AddrOffset", ">=", "<NUM_LIT>", ")", "{", "AddrOffset", "+=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Desc", ")", ";", "MachineOperand", "&", "p", "=", "MI", ".", "getOperand", "(", "AddrOffset", "+", "X86", "::", "AddrBaseReg", ")", ";", "if", "(", "p", ".", "isReg", "(", ")", "&&", "p", ".", "getReg", "(", ")", "!=", "X86", "::", "ESP", ")", "{", "seekLEAFixup", "(", "p", ",", "I", ",", "MFI", ")", ";" ]

LLVM

ARM

CPP

code_generation

CPU

622,445

[ "bool", "ARMAsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "const", "uint16_t", "Thumb1_16bitNopEncoding", "=", "<NUM_LIT>", ";", "const", "uint16_t", "Thumb2_16bitNopEncoding", "=", "<NUM_LIT>", ";", "const", "uint32_t", "ARMv4_NopEncoding", "=", "<NUM_LIT>", ";", "const", "uint32_t", "ARMv6T2_NopEncoding", "=", "<NUM_LIT>", ";", "if", "(", "isThumb", "(", ")", ")", "{", "const", "uint16_t", "nopEncoding", "=", "hasNOP", "(", ")", "?", "Thumb2_16bitNopEncoding", ":", "Thumb1_16bitNopEncoding", ";", "uint64_t", "NumNops", "=", "Count", "/", "<NUM_LIT>", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "Write16", "(", "nopEncoding", ")", ";", "if", "(", "Count", "&", "<NUM_LIT>", ")", "OW", "->", "Write8", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "const", "uint32_t", "nopEncoding", "=", "hasNOP", "(", ")", "?", "ARMv6T2_NopEncoding", ":", "ARMv4_NopEncoding", ";", "uint64_t", "NumNops", "=", "Count", "/", "<NUM_LIT>", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "Write32", "(", "nopEncoding", ")", ";", "switch", "(", "Count", "%", "<NUM_LIT>", ")", "{", "default", ":", "break", ";", "case", "<NUM_LIT>", ":", "OW", "->", "Write8", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "OW", "->", "Write16", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "OW", "->", "Write16", "(", "<NUM_LIT>", ")", ";", "OW", "->", "Write8", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "return", "true", ";", "}" ]

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

LLVM

ARM

CPP

stmt_completion

CPU

622,446

[ "(", "<NUM_LIT>", ")", ",", "StackPtr", ",", "MPI", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "for", "(", "int", "Idx", "=", "<NUM_LIT>", ",", "E", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "Idx", "<", "E", ";", "++", "Idx", ")", "if", "(", "Mask", "[", "Start", "+", "Idx", "]", ">=", "<NUM_LIT>", "&&", "Mask", "[", "Start", "+", "Idx", "]", "!=", "Idx", "*", "<NUM_LIT>", "+", "Offset", ")", "return", "false", ";", "return", "true", ";", "}", ";", "SDValue", "V0", "=", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "SDValue", "V1", "=", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "if", "(", "CheckInregMask", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "V0", "=", "Extend", "(", "Op0", ")", ";", "else", "if", "(", "CheckInregMask", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "V0", "=", "Extend", "(", "DAG", ".", "getNode", "(", "Rev", ",", "DL", ",", "SVN", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Op0", ")", ")", ";", "else", "if", "(", "CheckInregMask", "(", "<NUM_LIT>", ",", "Mask", ".", "size", "(", ")", ")", ")", "V0", "=", "Extend", "(", "Op1", ")", ";", "else", "if", "(", "CheckInregMask", "(", "<NUM_LIT>", ",", "Mask", ".", "size", "(", ")", "+", "<NUM_LIT>", ")", ")", "V0", "=", "Extend", "(", "DAG", ".", "getNode", "(", "Rev", ",", "DL", ",", "SVN", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Op1", ")", ")", ";", "if", "(", "CheckInregMask", "(", "VT", ".", "getVectorNumElements", "(", ")", ",", "Mask", ".", "size", "(", ")", ")", ")", "V1", "=", "Extend", "(", "Op1", ")", ";", "else", "if", "(", "CheckInregMask", "(", "VT", ".", "getVectorNumElements", "(", ")", ",", "Mask", ".", "size", "(", ")", "+", "<NUM_LIT>", ")", ")", "V1", "=", "Extend", "(", "DAG", ".", "getNode", "(", "Rev", ",", "DL", ",", "SVN", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Op1", ")", ")", ";", "else", "if", "(", "CheckInregMask", "(", "VT", ".", "getVectorNumElements", "(", ")", ",", "<NUM_LIT>", ")", ")", "V1", "=", "Extend", "(", "Op0", ")", ";", "else", "if", "(", "CheckInregMask", "(", "VT", ".", "getVectorNumElements", "(", ")", ",", "<NUM_LIT>", ")", ")", "V1", "=", "Extend", "(", "DAG", ".", "getNode", "(", "Rev", ",", "DL", ",", "SVN", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Op0", ")", ")", ";", "if", "(", "V0", ".", "getNode", "(", ")", "!=", "N", "||", "V1", ".", "getNode", "(", ")", "!=", "N", ")", "return", "DAG", ".", "getMergeValues", "(", "{", "V0", ",", "V1", "}", ",", "DL", ")", ";", "}", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOpcode", "(", ")", "==", "ISD", "::", "LOAD", ")", "if", "(", "SDValue", "L", "=", "PerformSplittingMVEEXTToWideningLoad", "(", "N", ",", "DAG", ")", ")", "return", "L", ";", "if", "(", "!", "DCI", ".", "isAfterLegalizeDAG", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "CreateStackTemporary", "(", "TypeSize", "::", "getFixed", "(", "<NUM_LIT>", ")", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "int", "SPFI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "StackPtr", ".", "getNode", "(", ")", ")", "->", "getIndex", "(", ")", ";", "int", "NumOuts", "=", "N", "->", "getNumValues", "(", ")", ";", "assert", "(", "(", "NumOuts", "==", "<NUM_LIT>", "||", "NumOuts", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Expected 2 or 4 outputs to an MVEEXT", "<STR_LIT>", ")", ";", "EVT", "LoadVT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getHalfNumVectorElementsVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "if", "(", "N", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "LoadVT", "=", "LoadVT", ".", "getHalfNumVectorElementsVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "MachinePointerInfo", "MPI", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "SPFI", ",", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "N", "->", "getOperand" ]

GCC

i386

CPP

stmt_completion

CPU

622,447

[ "v2sf", ")", "_", "_", "A", ")", ";" ]

[ "return", "(", "_", "_", "m64", ")", "_", "_", "builtin_ia32_pswapdsf", "(", "(", "_", "_" ]

LLVM

AArch64

CPP

next_suggestion

CPU

622,448

[ "Modified", "=", "false", ";" ]

[ "if", "(", "ST", ".", "getProcFamily", "(", ")", "!=", "AArch64Subtarget", "::", "Falkor", ")", "return", "false", ";", "if", "(", "skipFunction", "(", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "AArch64InstrInfo", "*", ">", "(", "ST", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MachineLoopInfo", "&", "LI", "=", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

622,449

[ "A", ",", "_", "_", "m128i", "_", "_", "B", ",", "int", "_", "_", "C", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_shrdi_epi32", "(", "_", "_", "m128i", "_", "_" ]

GCC

i386

CPP

stmt_completion

CPU

622,450

[ "A", ",", "(", "_", "_", "v4sf", ")", "_", "_", "B", ")", ";" ]

[ "return", "_", "_", "builtin_ia32_ucomigt", "(", "(", "_", "_", "v4sf", ")", "_", "_" ]

GCC

aarch64

MD

stmt_completion

CPU

622,451

[ ")", ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]

LLVM

R600

CPP

next_suggestion

GPU

622,452

[ "}" ]

[ "static", "void", "setTrueBranch", "(", "MachineInstr", "*", "instr", ",", "MachineBasicBlock", "*", "blk", ")", "{", "instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "blk", ")", ";" ]

LLVM

PowerPC

TD

next_suggestion

CPU

622,453

[ "}" ]

[ "let", "ParserMatchClass", "=", "PPCU4ImmAsmOperand", ";", "let", "OperandType", "=", "<STR_LIT>", ";" ]

LLVM

AVR

CPP

stmt_completion

MPU

622,454

[ "<NUM_LIT>", ":", "<NUM_LIT>", ";" ]

[ "int", "getRegZeroIndex", "(", "void", ")", "const", "{", "return", "hasTinyEncoding", "(", ")", "?" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

622,455

[ "return", "true", ";" ]

[ "assert", "(", "MI", ".", "isBranch", "(", ")", ")", ";", "unsigned", "NewOpcode", "=", "getInvertedPredicatedOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "int", "TargetPos", "=", "MI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "while", "(", "(", "TargetPos", ">", "-", "<NUM_LIT>", ")", "&&", "!", "MI", ".", "getOperand", "(", "TargetPos", ")", ".", "isMBB", "(", ")", ")", "--", "TargetPos", ";", "assert", "(", "(", "TargetPos", ">=", "<NUM_LIT>", ")", "&&", "MI", ".", "getOperand", "(", "TargetPos", ")", ".", "isMBB", "(", ")", ")", ";", "MI", ".", "getOperand", "(", "TargetPos", ")", ".", "setMBB", "(", "NewTarget", ")", ";", "if", "(", "EnableBranchPrediction", "&&", "isPredicatedNew", "(", "MI", ")", ")", "{", "NewOpcode", "=", "reversePrediction", "(", "NewOpcode", ")", ";", "}", "MI", ".", "setDesc", "(", "get", "(", "NewOpcode", ")", ")", ";" ]

GCC

rs6000

CPP

next_suggestion

CPU

622,456

[ "rs6000_darwin64_record_arg_advance_flush", "(", "cum", ",", "bitpos", ",", "<NUM_LIT>", ")", ";" ]

[ "mode", "=", "TYPE_MODE", "(", "ftype", ")", ";", "if", "(", "DECL_SIZE", "(", "f", ")", "!=", "<NUM_LIT>", "&&", "tree_fits_uhwi_p", "(", "bit_position", "(", "f", ")", ")", ")", "bitpos", "+=", "int_bit_position", "(", "f", ")", ";", "if", "(", "TREE_CODE", "(", "ftype", ")", "==", "RECORD_TYPE", ")", "rs6000_darwin64_record_arg_advance_recurse", "(", "cum", ",", "ftype", ",", "bitpos", ")", ";", "else", "if", "(", "USE_FP_FOR_ARG_P", "(", "cum", ",", "mode", ")", ")", "{", "unsigned", "n_fpregs", "=", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

622,457

[ "getReg", "(", ")", ")", ";" ]

[ "int", "WaitStatesNeeded", "=", "<NUM_LIT>", ";", "auto", "IsHazardDefFn", "=", "[", "TII", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", "->", "isVALU", "(", "*", "MI", ")", ";", "}", ";", "for", "(", "const", "MachineOperand", "&", "Use", ":", "DPP", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "Use", ".", "isReg", "(", ")", "||", "!", "TRI", "->", "isVGPR", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Use", ".", "getReg", "(", ")", ")", ")", "continue", ";", "int", "WaitStatesNeededForUse", "=", "DppVgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", "." ]

GCC

rs6000

MD

stmt_completion

CPU

622,458

[ ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

622,459

[ ";" ]

[ "virtual", "bool", "requiresVirtualBaseRegisters", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true" ]

LLVM

ARM

CPP

stmt_completion

CPU

622,460

[ "false", ",", "false", ",", "true", ")", ")", ";" ]

[ "}", "else", "{", "RegsNeeded", "=", "NumBytes", "/", "<NUM_LIT>", ";", "RegClass", "=", "&", "ARM", "::", "GPRRegClass", ";", "}", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "RegList", ";", "unsigned", "FirstRegEnc", "=", "-", "<NUM_LIT>", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getTargetRegisterInfo", "(", ")", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", ">=", "RegListIdx", ";", "--", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "RegList", ".", "push_back", "(", "MO", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "TRI", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", "<", "FirstRegEnc", ")", "FirstRegEnc", "=", "TRI", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "const", "MCPhysReg", "*", "CSRegs", "=", "TRI", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "int", "CurRegEnc", "=", "FirstRegEnc", "-", "<NUM_LIT>", ";", "CurRegEnc", ">=", "<NUM_LIT>", "&&", "RegsNeeded", ";", "--", "CurRegEnc", ")", "{", "unsigned", "CurReg", "=", "RegClass", "->", "getRegister", "(", "CurRegEnc", ")", ";", "if", "(", "IsT1PushPop", "&&", "CurReg", ">", "ARM", "::", "R7", ")", "continue", ";", "if", "(", "!", "IsPop", ")", "{", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "false", ",", "false", ",", "false", ",", "false", ",", "true", ")", ")", ";", "--", "RegsNeeded", ";", "continue", ";", "}", "if", "(", "isCalleeSavedRegister", "(", "CurReg", ",", "CSRegs", ")", "||", "MI", "->", "getParent", "(", ")", "->", "computeRegisterLiveness", "(", "TRI", ",", "CurReg", ",", "MI", ")", "!=", "MachineBasicBlock", "::", "LQR_Dead", ")", "{", "if", "(", "IsVFPPushPop", ")", "return", "false", ";", "else", "continue", ";", "}", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "true", "," ]

LLVM

IA64

CPP

program_repair

CPU

622,461

[ "<FIXS>", "int", "getDwarfRegNum", "(", "unsigned", "RegNum", ",", "bool", "isEH", ")", "const", ";", "<FIXE>" ]

[ "unsigned", "getEHExceptionRegister", "(", ")", "const", ";", "unsigned", "getEHHandlerRegister", "(", ")", "const", ";", "<BUGS>", "int", "getDwarfRegNum", "(", "unsigned", "RegNum", ")", "const", ";", "<BUGE>", "}", ";", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,462

[ "let", "mayLoad", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "ByteAccess", ";" ]

GCC

i386

MD

stmt_completion

CPU

622,463

[ ")", ")", ")" ]

[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "-", "PUSH_ROUNDING", "(", "GET_MODE_SIZE", "(", "V2QImode" ]

GCC

tilepro

MD

next_suggestion

VLIW

622,464

[ "<NUM_LIT>", ",", "<NUM_LIT>", ")" ]

[ "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "TILEPRO_NETORDER_REG", ")", ")", "]", "<STR_LIT>", "{", "return", "tilepro_output_cbranch_with_opcode", "(", "insn", ",", "operands", ",", "<STR_LIT>", ",", "<STR_LIT>", "," ]

LLVM

AVR

CPP

stmt_completion

MPU

622,465

[ ")", ";" ]

[ "RegisterTargetMachine", "<", "AVRTargetMachine", ">", "X", "(", "getTheAVRTarget", "(", ")", ")", ";", "auto", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeAVRExpandPseudoPass", "(", "PR", ")", ";", "initializeAVRInstrumentFunctionsPass", "(", "PR" ]

LLVM

AArch64

CPP

stmt_completion

CPU

622,466

[ ")", "return", "false", ";" ]

[ "if", "(", "const", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "unsigned", "ResultReg", "=", "<NUM_LIT>", ";", "uint64_t", "ShiftVal", "=", "C", "->", "getZExtValue", "(", ")", ";", "MVT", "SrcVT", "=", "RetVT", ";", "bool", "IsZExt", "=", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "AShr", ")", "?", "false", ":", "true", ";", "const", "Value", "*", "Op0", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "const", "auto", "*", "ZExt", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "Op0", ")", ")", "{", "if", "(", "!", "isIntExtFree", "(", "ZExt", ")", ")", "{", "MVT", "TmpVT", ";", "if", "(", "isValueAvailable", "(", "ZExt", ")", "&&", "isTypeSupported", "(", "ZExt", "->", "getSrcTy", "(", ")", ",", "TmpVT", ")", ")", "{", "SrcVT", "=", "TmpVT", ";", "IsZExt", "=", "true", ";", "Op0", "=", "ZExt", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "}", "}", "else", "if", "(", "const", "auto", "*", "SExt", "=", "dyn_cast", "<", "SExtInst", ">", "(", "Op0", ")", ")", "{", "if", "(", "!", "isIntExtFree", "(", "SExt", ")", ")", "{", "MVT", "TmpVT", ";", "if", "(", "isValueAvailable", "(", "SExt", ")", "&&", "isTypeSupported", "(", "SExt", "->", "getSrcTy", "(", ")", ",", "TmpVT", ")", ")", "{", "SrcVT", "=", "TmpVT", ";", "IsZExt", "=", "false", ";", "Op0", "=", "SExt", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "}", "}", "unsigned", "Op0Reg", "=", "getRegForValue", "(", "Op0", ")", ";", "if", "(", "!", "Op0Reg", ")", "return", "false", ";", "bool", "Op0IsKill", "=", "hasTrivialKill", "(", "Op0", ")", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected instruction.", "<STR_LIT>", ")", ";", "case", "Instruction", "::", "Shl", ":", "ResultReg", "=", "emitLSL_ri", "(", "RetVT", ",", "SrcVT", ",", "Op0Reg", ",", "Op0IsKill", ",", "ShiftVal", ",", "IsZExt", ")", ";", "break", ";", "case", "Instruction", "::", "AShr", ":", "ResultReg", "=", "emitASR_ri", "(", "RetVT", ",", "SrcVT", ",", "Op0Reg", ",", "Op0IsKill", ",", "ShiftVal", ",", "IsZExt", ")", ";", "break", ";", "case", "Instruction", "::", "LShr", ":", "ResultReg", "=", "emitLSR_ri", "(", "RetVT", ",", "SrcVT", ",", "Op0Reg", ",", "Op0IsKill", ",", "ShiftVal", ",", "IsZExt", ")", ";", "break", ";", "}", "if", "(", "!", "ResultReg" ]

GCC

avr

MD

next_suggestion

MPU

622,467

[ "{" ]

[ "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "zero_extend", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "]" ]

GCC

aarch64

CPP

stmt_completion

CPU

622,468

[ ")", ";" ]

[ "return", "(", "_", "_", "a", "<", "_", "_", "b" ]

LLVM

AMDGPU

CPP

code_generation

GPU

622,469

[ "SDValue", "SITargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InGlue", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ",", "bool", "IsThisReturn", ",", "SDValue", "ThisVal", ")", "const", "{", "CCAssignFn", "*", "RetCC", "=", "CCAssignFnForReturn", "(", "CallConv", ",", "IsVarArg", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "VA", "=", "RVLocs", "[", "i", "]", ";", "SDValue", "Val", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InGlue", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InGlue", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "TODO: return values in memory", "<STR_LIT>", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", "unknown argument location type", "<STR_LIT>", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertZext", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Val", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertSext", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Val", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "}", "InVals", ".", "push_back", "(", "Val", ")", ";", "}", "return", "Chain", ";", "}" ]

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,470

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

622,471

[ "=", "<NUM_LIT>", ";" ]

[ "def", "VLSTM", ":", "AXSI4", "<", "(", "outs", ")", ",", "(", "ins", "GPRnopc", ":", "$", "Rn", ",", "pred", ":", "$", "p", ")", ",", "IndexModeNone", ",", "NoItinerary", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Requires", "<", "[", "HasV8MMainline", ",", "Has8MSecExt", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}" ]

LLVM

X86

TD

stmt_completion

CPU

622,472

[ "]", ";" ]

[ "def", "ICXWriteResGroup58", ":", "SchedWriteRes", "<", "[", "ICXPort23", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>" ]

GCC

sparc

MD

next_suggestion

CPU

622,473

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,474

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

622,475

[ ")", "return", "true", ";" ]

[ "bool", "ReverseVEXT", ",", "isV_UNDEF", ";", "unsigned", "Imm", ",", "WhichResult", ";", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSize", ">=", "<NUM_LIT>", "||", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "<NUM_LIT>", "]", ",", "VT", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "<NUM_LIT>", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "<NUM_LIT>", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "<NUM_LIT>", ")", ")", "return", "true", ";", "else", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "isVEXTMask", "(", "M", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", "||", "isVTBLMask", "(", "M", ",", "VT", ")", "||", "isNEONTwoResultShuffleMask", "(", "M", ",", "VT", ",", "WhichResult", ",", "isV_UNDEF", ")", ")", ")", "return", "true", ";", "else", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "VT", "==", "MVT", "::", "v8i16", "||", "VT", "==", "MVT", "::", "v16i8", ")", "&&", "isReverseMask", "(", "M", ",", "VT", ")" ]

GCC

nds32

MD

next_suggestion

CPU

622,476

[ "emit_insn", "(", "gen_unspec_volatile_isb", "(", ")", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "emit_insn", "(", "gen_unspec_volatile_mtsr", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

622,477

[ "if", "(", "ISD", "::", "isOverflowIntrOpRes", "(", "Cond", ")", ")", "{" ]

[ "}", "if", "(", "CC", "==", "ISD", "::", "SETOEQ", ")", "{", "if", "(", "Op", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SDNode", "*", "User", "=", "*", "Op", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ";", "if", "(", "User", "->", "getOpcode", "(", ")", "==", "ISD", "::", "BR", ")", "{", "SDValue", "FalseBB", "=", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDNode", "*", "NewBR", "=", "DAG", ".", "UpdateNodeOperands", "(", "User", ",", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Dest", ")", ";", "assert", "(", "NewBR", "==", "User", ")", ";", "(", "void", ")", "NewBR", ";", "Dest", "=", "FalseBB", ";", "SDValue", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "Cond", ")", ",", "MVT", "::", "i32", ",", "LHS", ",", "RHS", ")", ";", "SDValue", "CCVal", "=", "DAG", ".", "getTargetConstant", "(", "X86", "::", "COND_NE", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Dest", ",", "CCVal", ",", "Cmp", ")", ";", "CCVal", "=", "DAG", ".", "getTargetConstant", "(", "X86", "::", "COND_P", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Dest", ",", "CCVal", ",", "Cmp", ")", ";", "}", "}", "}", "else", "if", "(", "CC", "==", "ISD", "::", "SETUNE", ")", "{", "SDValue", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "Cond", ")", ",", "MVT", "::", "i32", ",", "LHS", ",", "RHS", ")", ";", "SDValue", "CCVal", "=", "DAG", ".", "getTargetConstant", "(", "X86", "::", "COND_NE", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Dest", ",", "CCVal", ",", "Cmp", ")", ";", "CCVal", "=", "DAG", ".", "getTargetConstant", "(", "X86", "::", "COND_P", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Dest", ",", "CCVal", ",", "Cmp", ")", ";", "}", "else", "{", "X86", "::", "CondCode", "X86Cond", "=", "TranslateX86CC", "(", "CC", ",", "dl", ",", "true", ",", "LHS", ",", "RHS", ",", "DAG", ")", ";", "SDValue", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "Cond", ")", ",", "MVT", "::", "i32", ",", "LHS", ",", "RHS", ")", ";", "SDValue", "CCVal", "=", "DAG", ".", "getTargetConstant", "(", "X86Cond", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Dest", ",", "CCVal", ",", "Cmp", ")", ";", "}", "}" ]

GCC

sparc

CPP

code_generation

CPU

622,478

[ "static", "rtx", "function_arg_record_value", "(", "const_tree", "type", ",", "machine_mode", "mode", ",", "int", "slotno", ",", "bool", "named", ",", "int", "regbase", ")", "{", "HOST_WIDE_INT", "typesize", "=", "int_size_in_bytes", "(", "type", ")", ";", "assign_data_t", "data", ";", "int", "nregs", ";", "data", ".", "slotno", "=", "slotno", ";", "data", ".", "regbase", "=", "regbase", ";", "data", ".", "nregs", "=", "<NUM_LIT>", ";", "data", ".", "intoffset", "=", "<NUM_LIT>", ";", "data", ".", "stack", "=", "false", ";", "traverse_record_type", "<", "assign_data_t", ",", "count_registers", ">", "(", "type", ",", "named", ",", "&", "data", ")", ";", "if", "(", "compute_int_layout", "(", "typesize", "*", "BITS_PER_UNIT", ",", "&", "data", ",", "&", "nregs", ")", ")", "data", ".", "nregs", "+=", "nregs", ";", "nregs", "=", "data", ".", "nregs", ";", "if", "(", "nregs", "==", "<NUM_LIT>", ")", "{", "if", "(", "typesize", "<=", "<NUM_LIT>", ")", "{", "return", "gen_rtx_REG", "(", "mode", ",", "regbase", ")", ";", "}", "nregs", "=", "(", "typesize", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";", "if", "(", "nregs", "+", "slotno", ">", "SPARC_INT_ARG_MAX", ")", "nregs", "=", "SPARC_INT_ARG_MAX", "-", "slotno", ";", "}", "gcc_assert", "(", "nregs", ">", "<NUM_LIT>", ")", ";", "data", ".", "ret", "=", "gen_rtx_PARALLEL", "(", "mode", ",", "rtvec_alloc", "(", "data", ".", "stack", "+", "nregs", ")", ")", ";", "if", "(", "data", ".", "stack", ")", "XVECEXP", "(", "data", ".", "ret", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "NULL_RTX", ",", "const0_rtx", ")", ";", "data", ".", "nregs", "=", "<NUM_LIT>", ";", "data", ".", "intoffset", "=", "<NUM_LIT>", ";", "traverse_record_type", "<", "assign_data_t", ",", "assign_registers", ">", "(", "type", ",", "named", ",", "&", "data", ")", ";", "assign_int_registers", "(", "typesize", "*", "BITS_PER_UNIT", ",", "&", "data", ")", ";", "gcc_assert", "(", "data", ".", "nregs", "==", "nregs", ")", ";", "return", "data", ".", "ret", ";", "}" ]

[ "Used", "by", "function_arg", "and", "sparc_function_value_1", "to", "implement", "the", "complex", "conventions", "of", "the", "64-bit", "ABI", "for", "passing", "and", "returning", "structures", ".", "Return", "an", "expression", "valid", "as", "a", "return", "value", "for", "the", "FUNCTION_ARG", "and", "TARGET_FUNCTION_VALUE", ".", "TYPE", "is", "the", "data", "type", "of", "the", "argument", "(", "as", "a", "tree", ")", ".", "This", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", ".", "MODE", "is", "the", "argument", "'s", "machine", "mode", ".", "SLOTNO", "is", "the", "index", "number", "of", "the", "argument", "'s", "slot", "in", "the", "parameter", "array", ".", "NAMED", "is", "true", "if", "this", "argument", "is", "a", "named", "parameter", "(", "otherwise", "it", "is", "an", "extra", "parameter", "matching", "an", "ellipsis", ")", ".", "REGBASE", "is", "the", "regno", "of", "the", "base", "register", "for", "the", "parameter", "array", "." ]

GCC

frv

MD

stmt_completion

VLIW

622,479

[ ")", "]", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "high", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

ARM

TD

stmt_completion

CPU

622,480

[ "=", "<STR_LIT>", ";" ]

[ "let", "RenderMethod", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";", "let", "ParserMethod" ]

LLVM

X86

TD

stmt_completion

CPU

622,481

[ ",", "<NUM_LIT>", "]", ";" ]

[ "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]

LLVM

PowerPC

CPP

program_repair

CPU

622,482

[ "<FIXS>", "case", "Intrinsic", "::", "ppc_vsx_lxvp", ":", "{", "<FIXE>" ]

[ "case", "Intrinsic", "::", "ppc_vsx_lxvw4x_be", ":", "case", "Intrinsic", "::", "ppc_vsx_lxvl", ":", "case", "Intrinsic", "::", "ppc_vsx_lxvll", ":", "<BUGS>", "case", "Intrinsic", "::", "ppc_mma_lxvp", ":", "{", "<BUGE>", "Info", ".", "PtrVal", "=", "Inst", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "ReadMem", "=", "true", ";", "Info", ".", "WriteMem", "=", "false", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

622,483

[ "}" ]

[ "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op0", ",", "Result", ")", ";", "if", "(", "Invert", ")", "Result", "=", "DAG", ".", "getNOT", "(", "dl", ",", "Result", ",", "VT", ")", ";", "return", "Result", ";", "}", "if", "(", "SDValue", "V", "=", "LowerVSETCCWithSUBUS", "(", "Op0", ",", "Op1", ",", "VT", ",", "Cond", ",", "dl", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "unsigned", "Opc", "=", "(", "Cond", "==", "ISD", "::", "SETEQ", "||", "Cond", "==", "ISD", "::", "SETNE", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "bool", "Swap", "=", "Cond", "==", "ISD", "::", "SETLT", "||", "Cond", "==", "ISD", "::", "SETULT", "||", "Cond", "==", "ISD", "::", "SETGE", "||", "Cond", "==", "ISD", "::", "SETUGE", ";", "bool", "Invert", "=", "Cond", "==", "ISD", "::", "SETNE", "||", "(", "Cond", "!=", "ISD", "::", "SETEQ", "&&", "ISD", "::", "isTrueWhenEqual", "(", "Cond", ")", ")", ";", "if", "(", "Swap", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "if", "(", "VT", "==", "MVT", "::", "v2i64", ")", "{", "if", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "!", "Subtarget", ".", "hasSSE42", "(", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "<STR_LIT>", "Don't know how to lower!", "<STR_LIT>", ")", ";", "SDValue", "SB", ";", "if", "(", "FlipSigns", ")", "{", "SB", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "ULL", ",", "dl", ",", "MVT", "::", "v2i64", ")", ";", "}", "else", "{", "SB", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "ULL", ",", "dl", ",", "MVT", "::", "v2i64", ")", ";", "}", "Op0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "dl", ",", "MVT", "::", "v2i64", ",", "Op0", ",", "SB", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "dl", ",", "MVT", "::", "v2i64", ",", "Op1", ",", "SB", ")", ";", "Op0", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i32", ",", "Op0", ")", ";", "Op1", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i32", ",", "Op1", ")", ";", "SDValue", "GT", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Op0", ",", "Op1", ")", ";", "SDValue", "EQ", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Op0", ",", "Op1", ")", ";", "static", "const", "int", "MaskHi", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "int", "MaskLo", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "SDValue", "EQHi", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v4i32", ",", "dl", ",", "EQ", ",", "EQ", ",", "MaskHi", ")", ";", "SDValue", "GTLo", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v4i32", ",", "dl", ",", "GT", ",", "GT", ",", "MaskLo", ")", ";", "SDValue", "GTHi", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v4i32", ",", "dl", ",", "GT", ",", "GT", ",", "MaskHi", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "MVT", "::", "v4i32", ",", "EQHi", ",", "GTLo", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Result", ",", "GTHi", ")", ";", "if", "(", "Invert", ")", "Result", "=", "DAG", ".", "getNOT", "(", "dl", ",", "Result", ",", "MVT", "::", "v4i32", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Result", ")", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "!", "Subtarget", ".", "hasSSE41", "(", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "!", "FlipSigns", "&&", "<STR_LIT>", "Don't know how to lower!", "<STR_LIT>", ")", ";", "Op0", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i32", ",", "Op0", ")", ";", "Op1", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i32", ",", "Op1", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Op0", ",", "Op1", ")", ";", "static", "const", "int", "Mask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "SDValue", "Shuf", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v4i32", ",", "dl", ",", "Result", ",", "Result", ",", "Mask", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Result", ",", "Shuf", ")", ";", "if", "(", "Invert", ")", "Result", "=", "DAG", ".", "getNOT", "(", "dl", ",", "Result", ",", "MVT", "::", "v4i32", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Result", ")", ";" ]

LLVM

F2003f

CPP

stmt_completion

CPU

622,484

[ ">", "(", "CC", "^", "<NUM_LIT>", ")", ";" ]

[ "return", "static_cast", "<", "<STR_LIT>", "::", "<STR_LIT>" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

622,485

[ "}" ]

[ "if", "(", "isReg", "(", ")", ")", "{", "OS", "<<", "PrintReg", "(", "getReg", "(", ")", ")", ";" ]

LLVM

Cpu0

CPP

stmt_completion

CPU

622,486

[ ",", "Lo", ")", ")", ";" ]

[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "Ty", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "Hi", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Ty" ]

LLVM

X86

CPP

next_suggestion

CPU

622,487

[ "initializeX86ExecutionDepsFixPass", "(", "PR", ")", ";" ]

[ "void", "LLVMInitializeX86Target", "(", ")", "{", "RegisterTargetMachine", "<", "X86TargetMachine", ">", "X", "(", "getTheX86_32Target", "(", ")", ")", ";", "RegisterTargetMachine", "<", "X86TargetMachine", ">", "Y", "(", "getTheX86_64Target", "(", ")", ")", ";", "PassRegistry", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "PR", ")", ";", "initializeWinEHStatePassPass", "(", "PR", ")", ";", "initializeFixupBWInstPassPass", "(", "PR", ")", ";", "initializeEvexToVexInstPassPass", "(", "PR", ")", ";", "initializeFixupLEAPassPass", "(", "PR", ")", ";", "initializeX86CallFrameOptimizationPass", "(", "PR", ")", ";", "initializeX86CmovConverterPassPass", "(", "PR", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

622,488

[ "if", "(", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", "cps", "<STR_LIT>", ")", ")", "{" ]

[ "CarrySetting", "=", "false", ";", "ProcessorIMod", "=", "<NUM_LIT>", ";", "if", "(", "(", "Mnemonic", "==", "<STR_LIT>", "movs", "<STR_LIT>", "&&", "isThumb", "(", ")", ")", "||", "Mnemonic", "==", "<STR_LIT>", "teq", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vceq", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "svc", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "mls", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "smmls", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vcls", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vmls", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vnmls", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vacge", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vcge", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vclt", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vacgt", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vcgt", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vcle", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "smlal", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "umaal", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "umlal", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vabal", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vmlal", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vpadal", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vqdmlal", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "fmuls", "<STR_LIT>", ")", "return", "Mnemonic", ";", "if", "(", "Mnemonic", "!=", "<STR_LIT>", "adcs", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "bics", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "movs", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "muls", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "smlals", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "smulls", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "umlals", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "umulls", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "lsls", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "sbcs", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "rscs", "<STR_LIT>", ")", "{", "unsigned", "CC", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ")", ".", "Case", "(", "<STR_LIT>", "eq", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "ne", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "hs", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "cs", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "lo", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "cc", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "mi", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "pl", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "vs", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "vc", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "hi", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "ls", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "ge", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "lt", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "gt", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "le", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "al", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", "U", ")", ";", "if", "(", "CC", "!=", "~", "<NUM_LIT>", "U", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "<NUM_LIT>", ",", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "PredicationCode", "=", "CC", ";", "}", "}", "if", "(", "Mnemonic", ".", "endswith", "(", "<STR_LIT>", "s", "<STR_LIT>", ")", "&&", "!", "(", "Mnemonic", "==", "<STR_LIT>", "cps", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "mls", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "mrs", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "smmls", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vabs", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vcls", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vmls", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vmrs", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vnmls", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vqabs", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vrecps", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vrsqrts", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "srs", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "flds", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "fmrs", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "fsqrts", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "fsubs", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "fsts", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "fcpys", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "fdivs", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "fmuls", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "fcmps", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "fcmpzs", "<STR_LIT>", "||", "(", "Mnemonic", "==", "<STR_LIT>", "movs", "<STR_LIT>", "&&", "isThumb", "(", ")", ")", ")", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "<NUM_LIT>", ",", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "CarrySetting", "=", "true", ";", "}" ]

GCC

mep

CPP

next_suggestion

CPU

622,489

[ "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\tadd\\t$sp, 8\\n\\n", "<STR_LIT>", ")", ";" ]

[ "const", "char", "*", "mep_emit_bb_trace_ret", "(", "void", ")", "{", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# end of block profiling\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\tadd\\t$sp, -8\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\tsw\\t$0, ($sp)\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\tldc\\t$0, $lp\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\tsw\\t$0, 4($sp)\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\tbsr\\t__bb_trace_ret\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\tlw\\t$0, 4($sp)\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\tstc\\t$0, $lp\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\tlw\\t$0, ($sp)\\n", "<STR_LIT>", ")", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

622,490

[ "assert", "(", "(", "(", "!", "hasMips64", "(", ")", "&&", "(", "isABI_O32", "(", ")", "||", "isABI_EABI", "(", ")", ")", ")", "||", "(", "hasMips64", "(", ")", "&&", "(", "isABI_N32", "(", ")", "||", "isABI_N64", "(", ")", ")", ")", ")", "&&", "<STR_LIT>", "Invalid Arch & ABI pair.", "<STR_LIT>", ")", ";" ]

[ "MipsGenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "MipsArchVersion", "(", "Mips32", ")", ",", "MipsABI", "(", "UnknownABI", ")", ",", "IsLittle", "(", "little", ")", ",", "IsSingleFloat", "(", "false", ")", ",", "IsFP64bit", "(", "false", ")", ",", "IsGP64bit", "(", "false", ")", ",", "HasVFPU", "(", "false", ")", ",", "IsLinux", "(", "true", ")", ",", "HasSEInReg", "(", "false", ")", ",", "HasCondMov", "(", "false", ")", ",", "HasMulDivAdd", "(", "false", ")", ",", "HasMinMax", "(", "false", ")", ",", "HasSwap", "(", "false", ")", ",", "HasBitCount", "(", "false", ")", ",", "HasFPIdx", "(", "false", ")", ",", "InMips16Mode", "(", "false", ")", ",", "HasDSP", "(", "false", ")", ",", "HasDSPR2", "(", "false", ")", ",", "IsAndroid", "(", "false", ")", "{", "std", "::", "string", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "<STR_LIT>", "mips32", "<STR_LIT>", ";", "ParseSubtargetFeatures", "(", "CPUName", ",", "FS", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUName", ")", ";", "if", "(", "MipsABI", "==", "UnknownABI", ")", "MipsABI", "=", "hasMips64", "(", ")", "?", "N64", ":", "O32", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

622,491

[ "}" ]

[ "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "Imm1_16Operand", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

622,492

[ ".", "size", "(", ")", ")", "return", "false", ";" ]

[ "if", "(", "SU", "->", "NodeNum", ">=", "DAG", "->", "SUnits" ]

GCC

rs6000

CPP

stmt_completion

CPU

622,493

[ "(", "(", "vector", "float", ")", "a1", ")", ";" ]

[ "return", "(", "vector", "float", ")", "_", "_", "builtin_altivec_vrsqrtefp" ]

LLVM

ARM

CPP

stmt_completion

CPU

622,494

[ "NEON register pre-allocation pass", "<STR_LIT>", ";" ]

[ "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>" ]

GCC

i386

MD

stmt_completion

CPU

622,495

[ "<STR_LIT>", ")" ]

[ "(", "define_reservation", "<STR_LIT>" ]

GCC

aarch64

CPP

program_repair

CPU

622,496

[ "<FIXS>", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "<FIXE>" ]

[ "if", "(", "offset", "!=", "const0_rtx", "&&", "targetm", ".", "cannot_force_const_mem", "(", "mode", ",", "imm", ")", ")", "{", "<BUGS>", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "<BUGE>", "base", "=", "aarch64_force_temporary", "(", "mode", ",", "dest", ",", "base", ")", ";", "base", "=", "aarch64_add_offset", "(", "mode", ",", "NULL", ",", "base", ",", "INTVAL", "(", "offset", ")", ")", ";", "aarch64_emit_move", "(", "dest", ",", "base", ")", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

622,497

[ ")", ";" ]

[ "for", "(", "SDNode", "*", "User", ":", "N", "->", "uses", "(", ")", ")", "{", "assert", "(", "(", "User", "->", "getMachineOpcode", "(", ")", "==", "PPC", "::", "SELECT_I4", "||", "User", "->", "getMachineOpcode", "(", ")", "==", "PPC", "::", "SELECT_I8", ")", "&&", "<STR_LIT>", "Must have all select users", "<STR_LIT>", ")", ";", "ToReplace", ".", "push_back", "(", "User", ")", ";", "}", "for", "(", "SDNode", "*", "User", ":", "ToReplace", ")", "{", "SDNode", "*", "ResNode", "=", "CurDAG", "->", "getMachineNode", "(", "User", "->", "getMachineOpcode", "(", ")", ",", "SDLoc", "(", "User", ")", ",", "User", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "CR Peephole replacing:\\nOld: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "User", "->", "dump", "(", "CurDAG", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\nNew: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "ResNode", "->", "dump", "(", "CurDAG", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>" ]

LLVM

Mips

CPP

stmt_completion

CPU

622,498

[ ")", ";" ]

[ "bool", "MipsPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createMipsModuleISelDagPass", "(", "getMipsTargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "createMips16ISelDag", "(", "getMipsTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")" ]

GCC

i386

CPP

stmt_completion

CPU

622,499

[ "ret_mmx_regno", ")", "{" ]

[ "bool", "need_zero_all_mm", "=", "false", ";", "for", "(", "unsigned", "int", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "STACK_REGNO_P", "(", "regno", ")", "&&", "TEST_HARD_REG_BIT", "(", "need_zeroed_hardregs", ",", "regno", ")", ")", "{", "need_zero_all_mm", "=", "true", ";", "break", ";", "}", "if", "(", "!", "need_zero_all_mm", ")", "return", "false", ";", "machine_mode", "mode", "=", "V2SImode", ";", "for", "(", "unsigned", "int", "regno", "=", "FIRST_MMX_REG", ";", "regno", "<=", "LAST_MMX_REG", ";", "regno", "++", ")", "if", "(", "regno", "!=" ]