docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
GCC	visium	MD	stmt_completion	Virtual ISA	622,100	[ "CC", "R_FLAGS", ")", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":" ]
GCC	rs6000	CPP	next_suggestion	CPU	622,101	[ "return", "true", ";" ]	[ "case", "LT", ":", "case", "GT", ":", "case", "LTU", ":", "case", "GTU", ":", "case", "EQ", ":", "break", ";", "default", ":", "{", "std", "::", "swap", "(", "false_cond", ",", "true_cond", ")", ";", "PUT_CODE", "(", "condition_rtx", ",", "reverse_condition", "(", "cond_code", ")", ")", ";", "}", "break", ";", "}", "false_cond", "=", "force_reg", "(", "mode", ",", "false_cond", ")", ";", "if", "(", "true_cond", "!=", "const0_rtx", ")", "true_cond", "=", "force_reg", "(", "mode", ",", "true_cond", ")", ";", "emit_insn", "(", "isel_func", "(", "dest", ",", "condition_rtx", ",", "true_cond", ",", "false_cond", ",", "cr", ")", ")", ";" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	622,102	[ "case", "CmpMode", "::", "SignalingFP", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";" ]	[ "}", "llvm_unreachable", "(", "<STR_LIT>", "Bad mode", "<STR_LIT>", ")", ";", "case", "ISD", "::", "SETOGE", ":", "case", "ISD", "::", "SETGE", ":", "switch", "(", "Mode", ")", "{", "case", "CmpMode", "::", "Int", ":", "return", "<NUM_LIT>", ";", "case", "CmpMode", "::", "FP", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "CmpMode", "::", "StrictFP", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "CmpMode", "::", "SignalingFP", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", "Bad mode", "<STR_LIT>", ")", ";", "case", "ISD", "::", "SETOGT", ":", "case", "ISD", "::", "SETGT", ":", "switch", "(", "Mode", ")", "{", "case", "CmpMode", "::", "Int", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "CmpMode", "::", "FP", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "CmpMode", "::", "StrictFP", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
LLVM	CellSPU	TD	stmt_completion	MPU	622,103	[ "set", "R16C", ":", "$", "rT", ",", "(", "add", "R16C", ":", "$", "rA", ",", "i16ImmSExt10", ":", "$", "val", ")", ")", "]", ">", ";" ]	[ "def", "AHIr16", ":", "RI10Form", "<", "<NUM_LIT>", ",", "(", "outs", "R16C", ":", "$", "rT", ")", ",", "(", "ins", "R16C", ":", "$", "rA", ",", "s10imm", ":", "$", "val", ")", ",", "<STR_LIT>", ",", "IntegerOp", ",", "[", "(" ]
LLVM	AArch64	TD	next_suggestion	CPU	622,104	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "scale", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isUnsigned", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
LLVM	Mips	TD	stmt_completion	CPU	622,105	[ "MSA128WOpnd", ">", ",", "IsCommutable", ";" ]	[ "class", "AVER_U_W_DESC", ":", "MSA_3R_DESC_BASE", "<", "<STR_LIT>", ",", "int_mips_aver_u_w", "," ]
LLVM	Hexagon	TD	stmt_completion	DSP	622,106	[ "<NUM_LIT>", ";" ]	[ "def", "J4_cmpgti_f_jumpnv_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_bd8382d1", ",", "TypeNCJ", ">", ",", "Enc_eafd18", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	622,107	[ "true", ";" ]	[ "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset0", "/", "Size", ")", "\|\|", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset1", "/", "Size", ")", ")", "return", "false", ";", "if", "(", "STI", ".", "hasUsableDSOffset", "(", ")", "\|\|", "STI", ".", "unsafeDSOffsetFoldingEnabled", "(", ")", ")", "return" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	622,108	[ "if", "(", "!", "allowsMemoryAccessForAlignment", "(", "", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "VT", ",", "", "Store", "->", "getMemOperand", "(", ")", ")", ")", "{" ]	[ "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NumElements", "==", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "hasDwordx3LoadStores", "(", ")", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "!", "allowsMemoryAccessForAlignment", "(", "", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "VT", ",", "", "Store", "->", "getMemOperand", "(", ")", ")", ")", "return", "expandUnalignedStore", "(", "Store", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "AS", "==", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "return", "scalarizeVectorStore", "(", "Store", ",", "DAG", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "NumElements", ">", "<NUM_LIT>", "\|\|", "NumElements", "==", "<NUM_LIT>", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unsupported private_element_size", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "AS", "==", "AMDGPUAS", "::", "LOCAL_ADDRESS", "\|\|", "AS", "==", "AMDGPUAS", "::", "REGION_ADDRESS", ")", "{", "if", "(", "Subtarget", "->", "hasDS96AndDS128", "(", ")", "&&", "(", "(", "Subtarget", "->", "useDS128", "(", ")", "&&", "VT", ".", "getStoreSize", "(", ")", "==", "<NUM_LIT>", ")", "\|\|", "(", "VT", ".", "getStoreSize", "(", ")", "==", "<NUM_LIT>", ")", ")", "&&", "allowsMisalignedMemoryAccessesImpl", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "AS", ",", "Store", "->", "getAlign", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "!", "Subtarget", "->", "hasUsableDSOffset", "(", ")", "&&", "NumElements", "==", "<NUM_LIT>", "&&", "VT", ".", "getStoreSize", "(", ")", "==", "<NUM_LIT>", "&&", "Store", "->", "getAlignment", "(", ")", "<", "<NUM_LIT>", ")", "{", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,109	[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	CPP	code_generation	DSP	622,110	[ "HexagonSubtarget", "&", "HexagonSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "CPUString", "=", "Hexagon_MC", "::", "selectHexagonCPU", "(", "getTargetTriple", "(", ")", ",", "CPU", ")", ";", "static", "std", "::", "map", "<", "StringRef", ",", "HexagonArchEnum", ">", "CpuTable", "{", "{", "<STR_LIT>", "hexagonv4", "<STR_LIT>", ",", "V4", "}", ",", "{", "<STR_LIT>", "hexagonv5", "<STR_LIT>", ",", "V5", "}", ",", "{", "<STR_LIT>", "hexagonv55", "<STR_LIT>", ",", "V55", "}", ",", "{", "<STR_LIT>", "hexagonv60", "<STR_LIT>", ",", "V60", "}", ",", "}", ";", "auto", "foundIt", "=", "CpuTable", ".", "find", "(", "CPUString", ")", ";", "if", "(", "foundIt", "!=", "CpuTable", ".", "end", "(", ")", ")", "HexagonArchVersion", "=", "foundIt", "->", "second", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "Unrecognized Hexagon processor version", "<STR_LIT>", ")", ";", "UseHVXOps", "=", "false", ";", "UseHVXDblOps", "=", "false", ";", "UseLongCalls", "=", "false", ";", "ParseSubtargetFeatures", "(", "CPUString", ",", "FS", ")", ";", "if", "(", "EnableHexagonHVX", ".", "getPosition", "(", ")", ")", "UseHVXOps", "=", "EnableHexagonHVX", ";", "if", "(", "EnableHexagonHVXDouble", ".", "getPosition", "(", ")", ")", "UseHVXDblOps", "=", "EnableHexagonHVXDouble", ";", "if", "(", "OverrideLongCalls", ".", "getPosition", "(", ")", ")", "UseLongCalls", "=", "OverrideLongCalls", ";", "return", "*", "this", ";", "}" ]	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]
LLVM	Mips	CPP	stmt_completion	CPU	622,111	[ "addReg", "(", "OldVal", ")", ".", "addReg", "(", "Incr2", ")", ";" ]	[ "unsigned", "PtrLSB2", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "MaskUpper", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "AndRes", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "BinOpRes", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "MaskedOldVal0", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "StoreVal", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "MaskedOldVal1", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "SrlRes", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "Success", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "const", "BasicBlock", "", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineBasicBlock", "", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "", "sinkMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "loopMBB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "loopMBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "sinkMBB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "int64_t", "MaskImm", "=", "(", "Size", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "ADDiu", ")", ",", "MaskLSB2", ")", ".", "addReg", "(", "Mips", "::", "ZERO", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "AND", ")", ",", "AlignedAddr", ")", ".", "addReg", "(", "Ptr", ")", ".", "addReg", "(", "MaskLSB2", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "ANDi", ")", ",", "PtrLSB2", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", ".", "isLittle", "(", ")", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "SLL", ")", ",", "ShiftAmt", ")", ".", "addReg", "(", "PtrLSB2", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "unsigned", "Off", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "XORi", ")", ",", "Off", ")", ".", "addReg", "(", "PtrLSB2", ")", ".", "addImm", "(", "(", "Size", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "SLL", ")", ",", "ShiftAmt", ")", ".", "addReg", "(", "Off", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "ORi", ")", ",", "MaskUpper", ")", ".", "addReg", "(", "Mips", "::", "ZERO", ")", ".", "addImm", "(", "MaskImm", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "SLLV", ")", ",", "Mask", ")", ".", "addReg", "(", "MaskUpper", ")", ".", "addReg", "(", "ShiftAmt", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "NOR", ")", ",", "Mask2", ")", ".", "addReg", "(", "Mips", "::", "ZERO", ")", ".", "addReg", "(", "Mask", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "SLLV", ")", ",", "Incr2", ")", ".", "addReg", "(", "Incr", ")", ".", "addReg", "(", "ShiftAmt", ")", ";", "BB", "=", "loopMBB", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "LL", ")", ",", "OldVal", ")", ".", "addReg", "(", "AlignedAddr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "Nand", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "AND", ")", ",", "AndRes", ")", ".", "addReg", "(", "OldVal", ")", ".", "addReg", "(", "Incr2", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "NOR", ")", ",", "BinOpRes", ")", ".", "addReg", "(", "Mips", "::", "ZERO", ")", ".", "addReg", "(", "AndRes", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "AND", ")", ",", "NewVal", ")", ".", "addReg", "(", "BinOpRes", ")", ".", "addReg", "(", "Mask", ")", ";", "}", "else", "if", "(", "BinOpcode", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "BinOpRes", ")", "." ]
GCC	powerpcspe	CPP	next_suggestion	CPU	622,112	[ "if", "(", "REG_P", "(", "target", ")", "&&", "REGNO", "(", "target", ")", "==", "STACK_POINTER_REGNUM", ")", "return", "false", ";" ]	[ "if", "(", "!", "fusion_gpr_addis", "(", "addis_value", ",", "GET_MODE", "(", "addis_value", ")", ")", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "mem", ")", "==", "ZERO_EXTEND", "\|\|", "(", "GET_CODE", "(", "mem", ")", "==", "SIGN_EXTEND", "&&", "TARGET_P8_FUSION_SIGN", ")", ")", "mem", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "MEM_P", "(", "mem", ")", ")", "return", "false", ";", "if", "(", "!", "fusion_gpr_mem_load", "(", "mem", ",", "GET_MODE", "(", "mem", ")", ")", ")", "return", "false", ";", "addr", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "!=", "PLUS", "&&", "GET_CODE", "(", "addr", ")", "!=", "LO_SUM", ")", "return", "false", ";", "if", "(", "REGNO", "(", "addis_reg", ")", "!=", "REGNO", "(", "target", ")", ")", "{", "if", "(", "reg_mentioned_p", "(", "target", ",", "mem", ")", ")", "return", "false", ";", "if", "(", "!", "peep2_reg_dead_p", "(", "<NUM_LIT>", ",", "addis_reg", ")", ")", "return", "false", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	622,113	[ "}", "]", ",", "fpimm16XForm", ">", "{", "let", "ParserMatchClass", "=", "FPImmOperand", ";" ]	[ "}", "]", ">", ";", "def", "fpimm64XForm", ":", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "InVal", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "uint32_t", "enc", "=", "AArch64_AM", ":", ":", "getFP64Imm", "(", "InVal", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "fpimm16", ":", "Operand", "<", "f16", ">", ",", "FPImmLeaf", "<", "f16", ",", "[", "{", "return", "AArch64_AM", ":", ":", "getFP16Imm", "(", "Imm", ")", "!", "=", "-", "<NUM_LIT>", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	622,114	[ "if", "(", "!", "Reg", ")", "llvm_unreachable", "(", "<STR_LIT>", "sret virtual register not created in the entry block", "<STR_LIT>", ")", ";" ]	[ "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExtUpper", ":", "UseUpperBits", "=", "true", ";", "case", "CCValAssign", "::", "SExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Val", ")", ";", "break", ";", "}", "if", "(", "UseUpperBits", ")", "{", "unsigned", "ValSizeInBits", "=", "Outs", "[", "i", "]", ".", "ArgVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "LocSizeInBits", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Val", ",", "DAG", ".", "getConstant", "(", "LocSizeInBits", "-", "ValSizeInBits", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasStructRetAttr", "(", ")", ")", "{", "MipsFunctionInfo", "*", "MipsFI", "=", "MF", ".", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", ";", "unsigned", "Reg", "=", "MipsFI", "->", "getSRetReturnReg", "(", ")", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	622,115	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	ARM64	TD	stmt_completion	CPU	622,116	[ "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ";" ]	[ "def", "v2i32", ":", "BaseSIMDFPCvtTwoVector", "<", "<NUM_LIT>", ",", "U", ",", "{", "S", ",", "<NUM_LIT>", "}", ",", "opc", ",", "V64", ",", "V128", "," ]
LLVM	ARM64	TD	stmt_completion	CPU	622,117	[ "sym", ",", "<NUM_LIT>", ")", ">", ";" ]	[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "MOVZXi", "GPR64", ":", "$", "Rd", ",", "movz_symbol_g0", ":", "$" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	622,118	[ "i", ")", ";" ]	[ "if", "(", "CSz", "!=", "<NUM_LIT>", "&&", "CSz", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "Cond", "[", "CSz", "-", "<NUM_LIT>", "]", ".", "isReg", "(", ")", ")", "return", "false", ";", "unsigned", "P", "=", "Cond", "[", "CSz", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "MachineInstr", "", "PredDef", "=", "MRI", "->", "getVRegDef", "(", "P", ")", ";", "if", "(", "!", "PredDef", "->", "isCompare", "(", ")", ")", "return", "false", ";", "SmallSet", "<", "unsigned", ",", "<NUM_LIT>", ">", "CmpRegs", ";", "MachineOperand", "", "CmpImmOp", "=", "nullptr", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "PredDef", "->", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "PredDef", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isUse", "(", ")", ")", "{", "if", "(", "!", "isImmediate", "(", "MO", ")", ")", "{", "CmpRegs", ".", "insert", "(", "MO", ".", "getReg", "(", ")", ")", ";", "continue", ";", "}", "if", "(", "CmpImmOp", ")", "return", "false", ";", "CmpImmOp", "=", "&", "MO", ";", "}", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "if", "(", "CmpImmOp", ")", "return", "false", ";", "CmpImmOp", "=", "&", "MO", ";", "}", "}", "if", "(", "CmpRegs", ".", "empty", "(", ")", ")", "return", "false", ";", "for", "(", "RegisterInductionSet", "::", "iterator", "I", "=", "IndRegs", ".", "begin", "(", ")", ",", "E", "=", "IndRegs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "CmpRegs", ".", "count", "(", "I", "->", "first", ")", ")", "return", "true", ";", "const", "RegisterBump", "&", "RB", "=", "I", "->", "second", ";", "if", "(", "CmpRegs", ".", "count", "(", "RB", ".", "first", ")", ")", "{", "if", "(", "!", "CmpImmOp", ")", "{", "MachineInstr", "", "IndI", "=", "nullptr", ";", "MachineInstr", "", "nonIndI", "=", "nullptr", ";", "MachineOperand", "", "IndMO", "=", "nullptr", ";", "MachineOperand", "", "nonIndMO", "=", "nullptr", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "PredDef", "->", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "PredDef", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "RB", ".", "first", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n DefMI(", "<STR_LIT>", "<<", "i", "<<", "<STR_LIT>", ") = ", "<STR_LIT>", "<<", "", "(", "MRI", "->", "getVRegDef", "(", "I", "->", "first", ")", ")", ")", ";", "if", "(", "IndI", ")", "return", "false", ";", "IndI", "=", "MRI", "->", "getVRegDef", "(", "I", "->", "first", ")", ";", "IndMO", "=", "&", "MO", ";", "}", "else", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n DefMI(", "<STR_LIT>", "<<", "i", "<<", "<STR_LIT>", ") = ", "<STR_LIT>", "<<", "", "(", "MRI", "->", "getVRegDef", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", ";", "if", "(", "nonIndI", ")", "return", "false", ";", "nonIndI", "=", "MRI", "->", "getVRegDef", "(", "MO", ".", "getReg", "(", ")", ")", ";", "nonIndMO", "=", "&", "MO", ";", "}", "}", "if", "(", "IndI", "&&", "nonIndI", "&&", "nonIndI", "->", "getOpcode", "(", ")", "==", "Hexagon", "::", "A2_addi", "&&", "nonIndI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "nonIndI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "-", "RB", ".", "second", ")", "{", "bool", "Order", "=", "or", "derBumpCompare", "(", "IndI", ",", "PredDef", ")", ";", "if", "(", "Order", ")", "{", "IndMO", "->", "setReg", "(", "I", "->", "first", ")", ";", "nonIndMO", "->", "setReg", "(", "nonIndI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", "Comparison", "::", "Kind", "Cmp", "=", "getComparisonKind", "(", "PredDef", "->", "getOpcode", "(", ")", ",", "nullptr", ",", "nullptr", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Cmp", "\|\|", "Comparison", "::", "isUnsigned", "(", "Cmp", ")", ")", "return", "false", ";", "int64_t", "CmpImm", "=", "getImmediate", "(", "", "CmpImmOp", ")", ";", "int64_t", "V", "=", "RB", ".", "second", ";", "if", "(", "(", "(", "V", ">", "<NUM_LIT>", ")", "&&", "(", "CmpImm", ">", "INT64_MAX", "-", "V", ")", ")", "\|\|", "(", "(", "V", "<", "<NUM_LIT>", ")", "&&", "(", "CmpImm", "<", "INT64_MIN", "-", "V", ")", ")", ")", "return", "false", ";", "CmpImm", "+=", "V", ";", "if", "(", "CmpImmOp", "->", "isImm", "(", ")", ")", "if", "(", "!", "isImmValidForOpcode", "(", "PredDef", "->", "getOpcode", "(", ")", ",", "CmpImm", ")", ")", "return", "false", ";", "MachineInstr", "", "BumpI", "=", "MRI", "->", "getVRegDef", "(", "I", "->", "first", ")", ";", "bool", "Order", "=", "or", "derBumpCompare", "(", "BumpI", ",", "PredDef", ")", ";", "if", "(", "!", "Order", ")", "return", "false", ";", "setImmediate", "(", "*", "CmpImmOp", ",", "CmpImm", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "PredDef", "->", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "PredDef", "->", "getOperand", "(" ]
LLVM	X86	TD	program_repair	CPU	622,119	[ "<FIXS>", "[", "(", "X86rep_stos", "i16", ")", "]", ",", "IIC_REP_STOS", ">", ",", "REP", ",", "OpSize16", ",", "<FIXE>", "<FIXS>", "[", "(", "X86rep_stos", "i32", ")", "]", ",", "IIC_REP_STOS", ">", ",", "REP", ",", "OpSize32", ",", "<FIXE>" ]	[ "Requires", "[", "In64BitMode", "]", ">", ";", "let", "Uses", "=", "[", "AX", ",", "RCX", ",", "RDI", "]", "indef", "REP_STOSW_64", ":", "I", "<NUM_LIT>", ",", "RawFrm", ",", "(", "outs", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "X86rep_stos", "i16", ")", "]", ",", "IIC_REP_STOS", ">", ",", "REP", ",", "OpSize", ",", "<BUGE>", "Requires", "[", "In64BitMode", "]", ">", ";", "let", "Uses", "=", "[", "RAX", ",", "RCX", ",", "RDI", "]", "indef", "REP_STOSD_64", ":", "I", "<NUM_LIT>", ",", "RawFrm", ",", "(", "outs", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "X86rep_stos", "i32", ")", "]", ",", "IIC_REP_STOS", ">", ",", "REP", ",", "<BUGE>", "Requires", "[", "In64BitMode", "]", ">", ";", "let", "Uses", "=", "[", "RAX", ",", "RCX", ",", "RDI", "]", "in" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	622,120	[ "SDValue", "Result", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ",", "Offset", ")", ";" ]	[ "SDValue", "SystemZTargetLowering", "::", "lowerBlockAddress", "(", "BlockAddressSDNode", "", "Node", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Node", ")", ";", "const", "BlockAddress", "", "BA", "=", "Node", "->", "getBlockAddress", "(", ")", ";", "int64_t", "Offset", "=", "Node", "->", "getOffset", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";" ]
GCC	or1k	MD	stmt_completion	CPU	622,121	[ "operands", "[", "<NUM_LIT>", "]", ")" ]	[ "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "FETCHOP", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "or1k_expand_atomic_op", "(", "<", "CODE", ">", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "NULL", "," ]
LLVM	AArch64	TD	stmt_completion	CPU	622,122	[ "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "extend", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>" ]
GCC	sparc	MD	next_suggestion	CPU	622,123	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	AArch64	TD	stmt_completion	CPU	622,124	[ "<STR_LIT>", "]", ">", ",", "DwarfRegAlias", "<", "B2", ">", ";" ]	[ "def", "Q2", ":", "AArch64Reg", "<", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "D2", "]", ",", "[", "<STR_LIT>", "," ]
LLVM	AArch64	CPP	program_repair	CPU	622,125	[ "<FIXS>", "SDValue", "LowerToPredicatedOp", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "NewOp", ",", "bool", "OverrideNEON", "=", "false", ")", "const", ";", "<FIXE>" ]	[ "SDValue", "LowerVECTOR_SHUFFLE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", ";", "SDValue", "LowerSPLAT_VECTOR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", ";", "SDValue", "LowerDUPQLane", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", ";", "<BUGS>", "SDValue", "LowerToPredicatedOp", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "NewOp", ")", "const", ";", "<BUGE>", "SDValue", "LowerToScalableOp", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", ";", "SDValue", "LowerEXTRACT_SUBVECTOR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", ";", "SDValue", "LowerINSERT_SUBVECTOR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", ";", "SDValue", "LowerDIV", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", ";", "SDValue", "LowerVectorSRA_SRL_SHL", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", ";", "SDValue", "LowerShiftLeftParts", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", ";", "SDValue", "LowerShiftRightParts", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", ";" ]
GCC	frv	CPP	stmt_completion	VLIW	622,126	[ ")", "op1", "=", "force_reg", "(", "GET_MODE", "(", "op0", ")", ",", "op1", ")", ";" ]	[ "machine_mode", "cc_mode", ";", "rtx", "cc_reg", ";", "if", "(", "GET_MODE", "(", "op0", ")", "==", "CC_FPmode", "&&", "GET_CODE", "(", "op1", ")", "!=", "REG" ]
LLVM	Teak	CPP	stmt_completion	DSP	622,127	[ "<STR_LIT>", ")", ";" ]	[ "return", "D", "(", "<STR_LIT>", "mov", "<STR_LIT>", ",", "a", ",", "<STR_LIT>", "ext3" ]
LLVM	Hexagon	TD	stmt_completion	DSP	622,128	[ ";" ]	[ "def", "A4_cmpbgtui", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "u32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_643b4717", ",", "TypeALU64", ">", ",", "Enc_02553a", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>" ]
GCC	ia64	MD	stmt_completion	CPU	622,129	[ "<STR_LIT>", ")" ]	[ "(", "define_reservation", "<STR_LIT>" ]
LLVM	ARM	CPP	next_suggestion	CPU	622,130	[ "}" ]	[ "if", "(", "VT", "==", "MVT", "::", "f64", ")", "return", "!", "Subtarget", "->", "hasFP64", "(", ")", ";", "if", "(", "VT", "==", "MVT", "::", "f16", ")", "return", "!", "Subtarget", "->", "hasFullFP16", "(", ")", ";", "return", "false", ";" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	622,131	[ "(", ")", ")", ";" ]	[ "return", "new", "WebAssemblyAsmBackend", "(", "TT", ".", "isArch64Bit" ]
LLVM	Z80	CPP	next_suggestion	MPU	622,132	[ "}" ]	[ "static", "MCInstPrinter", "*", "createZ80MCInstPrinter", "(", "const", "Triple", "&", "TT", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", "{", "switch", "(", "SyntaxVariant", ")", "{", "default", ":", "return", "nullptr", ";", "case", "<NUM_LIT>", ":", "return", "new", "Z80InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";", "}" ]
LLVM	AArch64	TD	next_suggestion	CPU	622,133	[ "}" ]	[ "def", "KryoWrite_4cyc_X_37ln", ":", "SchedWriteRes", "<", "[", "KryoUnitX", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
GCC	i386	MD	stmt_completion	CPU	622,134	[ "]", ")" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	622,135	[ ", expected ", "<STR_LIT>", "+", "WebAssembly", "::", "typeToString", "(", "EVT", ".", "getValue", "(", ")", ")", ")", ";" ]	[ "if", "(", "EVT", ".", "hasValue", "(", ")", "&&", "EVT", ".", "getValue", "(", ")", "!=", "PVT", ")", "{", "return", "typeError", "(", "ErrorLoc", ",", "StringRef", "(", "<STR_LIT>", "popped ", "<STR_LIT>", ")", "+", "WebAssembly", "::", "typeToString", "(", "PVT", ")", "+", "<STR_LIT>" ]
LLVM	Hexagon	TD	stmt_completion	DSP	622,136	[ "=", "<NUM_LIT>", ";" ]	[ "def", "J4_cmpeqi_f_jumpnv_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_bd8382d1", ",", "TypeNCJ", ">", ",", "Enc_eafd18", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue" ]
LLVM	OR1K	CPP	stmt_completion	CPU	622,137	[ ";" ]	[ "if", "(", "I", "->", "getOperand", "(", "opcount", ")", ".", "isReg", "(", ")", ")", "{", "slaveinst", "->", "getOperand", "(", "opcount", ")", ".", "setReg", "(", "getSlaveReg", "(", "I", "->", "getOperand", "(", "opcount", ")", ".", "getReg", "(", ")", ")", ")", ";", "}", "}", "MBB", "->", "insert", "(", "I", ",", "slaveinst", ")", ";", "}", "if", "(", "I", "->", "mayLoad", "(", ")", ")", "{", "DebugLoc", "DL3", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "copyMoveM", "=", "BuildMI", "(", "MF", ",", "DL3", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "getSlaveReg", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ".", "addReg", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MBB", "->", "insertAfter", "(", "I", ",", "copyMoveM", ")", ";", "I", "++" ]
GCC	xtensa	MD	next_suggestion	MPU	622,138	[ "}", ")" ]	[ "(", "pc", ")", ")", ")", "]", "<STR_LIT>", "{", "xtensa_expand_conditional_branch", "(", "operands", ",", "LTU", ")", "DONE" ]
LLVM	Hexagon	TD	stmt_completion	DSP	622,139	[ "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "BaseOpcode" ]
LLVM	X86	TD	stmt_completion	CPU	622,140	[ "(", "NAME", "#", "m_Int", ")", "(", "vt", "(", "IMPLICIT_DEF", ")", ")", ",", "addr", ":", "$", "src2", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "Intr", "int_cpat", ":", "$", "src2", ")", ",", "(", "!", "cast", "<", "Instruction", ">" ]
LLVM	TPC	CPP	stmt_completion	Virtual ISA	622,141	[ "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";" ]	[ "DebugLoc", "DL", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(" ]
GCC	avr	MD	next_suggestion	MPU	622,142	[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	622,143	[ ")", "const", "{" ]	[ "bool", "isReg", "(" ]
LLVM	ARM	TD	stmt_completion	CPU	622,144	[ "#", "<STR_LIT>", ";" ]	[ "let", "Name", "=", "<STR_LIT>", "#", "shift", "#", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", "#", "shift" ]
GCC	microblaze	MD	stmt_completion	MPU	622,145	[ ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,146	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isPredNew", ";" ]	[ "class", "T_pstore_io", "<", "string", "mnemonic", ",", "RegisterClass", "RC", ",", "Operand", "ImmOp", ",", "bits", "<", "<NUM_LIT>", ">", "MajOp", ",", "bit", "PredNot", ",", "bit", "isPredNew", ",", "bit", "isH", "=", "<NUM_LIT>", ">", ":", "STInst", "<", "(", "outs", ")", ",", "(", "ins", "PredRegs", ":", "$", "src1", ",", "IntRegs", ":", "$", "src2", ",", "ImmOp", ":", "$", "src3", ",", "RC", ":", "$", "src4", ")", ",", "!", "if", "(", "PredNot", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "#", "!", "if", "(", "isPredNew", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "#", "mnemonic", "#", "<STR_LIT>", "#", "!", "if", "(", "isH", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "[", "]", ",", "<STR_LIT>", ",", "V2LDST_tc_st_SLOT01", ">", ",", "AddrModeRel", ",", "ImmRegRel", "{", "bits", "<", "<NUM_LIT>", ">", "src1", ";", "bits", "<", "<NUM_LIT>", ">", "src2", ";", "bits", "<", "<NUM_LIT>", ">", "src3", ";", "bits", "<", "<NUM_LIT>", ">", "src4", ";", "bits", "<", "<NUM_LIT>", ">", "offsetBits", ";", "let", "isPredicatedNew", "=", "isPredNew", ";", "let", "isPredicatedFalse", "=", "PredNot", ";", "string", "ImmOpStr", "=", "!", "cast", "<", "string", ">", "(", "ImmOp", ")", ";", "let", "opExtentBits", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "let", "offsetBits", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "src3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "src3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "src3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "src3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ")", ")", ")", ";", "let", "isNVStorable", "=", "!", "if", "(", "!", "eq", "(", "mnemonic", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "isH", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "PredNot", ";" ]
GCC	ia64	CPP	program_repair	CPU	622,147	[ "<FIXS>", "tmp", "=", "(", "size", "+", "gr_size", "+", "fr_pad_size", "+", "fr_size", "+", "pr_size", "+", "br_size", "+", "ar_sizecurrent_function_outgoing_args_size", "+", "<NUM_LIT>", ")", ";", "<FIXE>" ]	[ "pretend_pad_size", "=", "current_function_pretend_args_size", "%", "<NUM_LIT>", ";", "<BUGS>", "tmp", "=", "(", "size", "+", "gr_size", "+", "fr_pad_size", "+", "fr_size", "+", "pr_size", "+", "br_size", "<BUGE>", "tmp", "+=", "(", "current_function_pretend_args_size", "?", "current_function_pretend_args_size", "-", "<NUM_LIT>" ]
LLVM	ARM64	TD	next_suggestion	CPU	622,148	[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "base", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "L", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	622,149	[ "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";" ]	[ "static", "uint64_t", "extractBitsForFixup", "(", "MCFixupKind", "Kind", ",", "uint64_t", "Value", ")", "{", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "Value", ";", "switch", "(", "unsigned", "(", "Kind", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", "Unknown fixup kind!", "<STR_LIT>", ")", ";", "}", "namespace", "{", "class", "SystemZMCAsmBackend", ":", "public", "MCAsmBackend", "{", "uint8_t", "OSABI", ";", "public", ":", "SystemZMCAsmBackend", "(", "uint8_t", "osABI", ")", ":", "OSABI", "(", "osABI", ")", "{", "}", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", ";", "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ",", "MCContext", "&", "Ctx", ")", "const", "override", ";", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "return", "false", ";", "}", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "", "Fragment", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";", "}", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "llvm_unreachable", "(", "<STR_LIT>", "SystemZ does do not have assembler relaxation", "<STR_LIT>", ")", ";", "}", "bool", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "", "OW", ")", "const", "override", ";", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{", "return", "createSystemZObjectWriter", "(", "OS", ",", "OSABI", ")", ";", "}", "}", ";", "}", "const", "MCFixupKindInfo", "&", "SystemZMCAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", "FK_390_PC12DBL", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", "FK_390_PC16DBL", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", "FK_390_PC24DBL", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", "FK_390_PC32DBL", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", "FK_390_TLS_CALL", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", "Invalid kind!", "<STR_LIT>", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";", "}", "void", "SystemZMCAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ",", "MCContext", "&", "Ctx", ")", "const", "{", "MCFixupKind", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	622,150	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_28", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_16", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_12", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_5" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,151	[ "let", "cofRelax2", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,152	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
LLVM	GBZ80	CPP	stmt_completion	MPU	622,153	[ ",", "dl", ")", ";" ]	[ "ISD", "::", "CondCode", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "TargetCC", "=", "DAG", ".", "getTargetConstant", "(", "CC", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "SDValue", "TrueV", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "SDValue", "FalseV", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "MVT", "::", "i8", ")", "{", "SDValue", "Cmp", "=", "geti8CC", "(", "LHS", ",", "RHS", ",", "CC", ",", "TargetCC", ",", "DAG" ]
GCC	i386	CPP	program_repair	CPU	622,154	[ "<FIXS>", "gcc_assert", "(", "GET_MODE", "(", "dest", ")", "==", "QImode", ")", ";", "<FIXE>" ]	[ "&&", "!", "TARGET_64BIT", ")", "return", "<NUM_LIT>", ";", "<BUGS>", "if", "(", "GET_MODE", "(", "dest", ")", "!=", "QImode", ")", "abort", "(", ")", ";", "<BUGE>", "ret", "=", "ix86_expand_compare", "(", "code", ",", "&", "second_test", ",", "&", "bypass_test", ")", ";", "PUT_MODE", "(", "ret", ",", "QImode", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	622,155	[ "if", "(", "ValVT", "==", "MVT", "::", "x86mmx", ")", "{" ]	[ "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", ";", "RetOps", ".", "push_back", "(", "Chain", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getTargetConstant", "(", "FuncInfo", "->", "getBytesToPopOnReturn", "(", ")", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "OutsIndex", "=", "<NUM_LIT>", ",", "E", "=", "RVLocs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "OutsIndex", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "I", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "Can only return in registers!", "<STR_LIT>", ")", ";", "if", "(", "ShouldDisableCalleeSavedRegister", ")", "MF", ".", "getRegInfo", "(", ")", ".", "disableCalleeSavedRegister", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "SDValue", "ValToCopy", "=", "OutVals", "[", "OutsIndex", "]", ";", "EVT", "ValVT", "=", "ValToCopy", ".", "getValueType", "(", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "AExt", ")", "{", "if", "(", "ValVT", ".", "isVector", "(", ")", "&&", "ValVT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i1", ")", "ValToCopy", "=", "lowerMasksToReg", "(", "ValToCopy", ",", "VA", ".", "getLocVT", "(", ")", ",", "dl", ",", "DAG", ")", ";", "else", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "}", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "BCvt", ")", "ValToCopy", "=", "DAG", ".", "getBitcast", "(", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "assert", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "FPExt", "&&", "<STR_LIT>", "Unexpected FP-extend for return value.", "<STR_LIT>", ")", ";", "if", "(", "(", "ValVT", "==", "MVT", "::", "f32", "\|\|", "ValVT", "==", "MVT", "::", "f64", "\|\|", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "XMM0", "\|\|", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "XMM1", ")", "&&", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "!", "Subtarget", ".", "hasSSE1", "(", ")", ")", ")", "{", "errorUnsupported", "(", "DAG", ",", "dl", ",", "<STR_LIT>", "SSE register return with SSE disabled", "<STR_LIT>", ")", ";", "VA", ".", "convertToReg", "(", "X86", "::", "FP0", ")", ";", "}", "else", "if", "(", "ValVT", "==", "MVT", "::", "f64", "&&", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "!", "Subtarget", ".", "hasSSE2", "(", ")", ")", ")", "{", "errorUnsupported", "(", "DAG", ",", "dl", ",", "<STR_LIT>", "SSE2 register return with SSE2 disabled", "<STR_LIT>", ")", ";", "VA", ".", "convertToReg", "(", "X86", "::", "FP0", ")", ";", "}", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "FP0", "\|\|", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "FP1", ")", "{", "if", "(", "isScalarFPTypeInSSEReg", "(", "VA", ".", "getValVT", "(", ")", ")", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_EXTEND", ",", "dl", ",", "MVT", "::", "f80", ",", "ValToCopy", ")", ";", "RetOps", ".", "push_back", "(", "ValToCopy", ")", ";", "continue", ";", "}", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "{" ]
LLVM	PowerPC	TD	next_suggestion	CPU	622,156	[ "let", "OperandType", "=", "<STR_LIT>", ";" ]	[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "PPCImmZeroAsmOperand", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
LLVM	X86	TD	program_repair	CPU	622,157	[ "<FIXS>", "def", ":", "InstRW", "[", "SKXWriteResGroup5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "SKXWriteResGroup5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]	[ "def", ":", "InstRW", "[", "SKXWriteResGroup5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGS>", "def", ":", "InstRW", "[", "SKXWriteResGroup5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", ":", "InstRW", "[", "SKXWriteResGroup5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGS>", "def", ":", "InstRW", "[", "SKXWriteResGroup5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", ":", "InstRW", "[", "SKXWriteResGroup5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";" ]
GCC	i386	CPP	next_suggestion	CPU	622,158	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_cvtt_roundph_epi16", "(", "_", "_", "m512i", "_", "_", "A", ",", "_", "_", "mmask32", "_", "_", "B", ",", "_", "_", "m512h", "_", "_", "C", ",", "int", "_", "_", "D", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_vcvttph2w512_mask_round", "(", "_", "_", "C", ",", "(", "_", "_", "v32hi", ")", "_", "_", "A", ",", "_", "_", "B", ",", "_", "_", "D", ")", ";" ]
GCC	pa	MD	stmt_completion	CPU	622,159	[ ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "]" ]	[ "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "and", "(", "const_int", "<NUM_LIT>", ")", "(", "eq", "(", "const_int", "<NUM_LIT>", ")", "(", "pc" ]
GCC	powerpcspe	CPP	code_generation	CPU	622,160	[ "bool", "toc_hasher", "::", "equal", "(", "toc_hash_struct", "", "h1", ",", "toc_hash_struct", "", "h2", ")", "{", "rtx", "r1", "=", "h1", "->", "key", ";", "rtx", "r2", "=", "h2", "->", "key", ";", "if", "(", "h1", "->", "key_mode", "!=", "h2", "->", "key_mode", ")", "return", "<NUM_LIT>", ";", "return", "rtx_equal_p", "(", "r1", ",", "r2", ")", ";", "}" ]	[ "Compare", "H1", "and", "H2", "for", "equivalence", "." ]
GCC	sparc	CPP	next_suggestion	CPU	622,161	[ "return", "word_mode", ";" ]	[ "return", "V4HImode", ";", "case", "E_QImode", ":", "return", "V8QImode", ";", "default", ":", ";", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,162	[ "}" ]	[ "def", "J2_jumprnzpt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "b13_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_d9d43ecb", ",", "TypeCR", ">", ",", "Enc_0fa531", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	622,163	[ "Dt", ",", "<STR_LIT>", ")", ",", "v2i64", ",", "ShOp", ">", ";" ]	[ "def", "v2i64", ":", "N2VQShAdd", "<", "op24", ",", "op23", ",", "op11_8", ",", "<NUM_LIT>", ",", "op4", ",", "shr_imm64", ",", "OpcodeStr", ",", "!", "strconcat", "(" ]
GCC	pdp11	MD	next_suggestion	MPU	622,164	[ "<STR_LIT>", ")" ]	[ "[", "(", "unspec_volatile", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPECV_SETI", ")", "]", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,165	[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
LLVM	PowerPC	CPP	program_repair	CPU	622,166	[ "<FIXS>", "case", "PPC", "::", "ANDIo", ":", "NewOpcode", "=", "PPC", "::", "ANDI8o", ";", "break", ";", "case", "PPC", "::", "ANDISo", ":", "NewOpcode", "=", "PPC", "::", "ANDIS8o", ";", "break", ";", "<FIXE>" ]	[ "case", "PPC", "::", "ORI", ":", "NewOpcode", "=", "PPC", "::", "ORI8", ";", "break", ";", "case", "PPC", "::", "ORIS", ":", "NewOpcode", "=", "PPC", "::", "ORIS8", ";", "break", ";", "case", "PPC", "::", "AND", ":", "NewOpcode", "=", "PPC", "::", "AND8", ";", "break", ";", "<BUGS>", "case", "PPC", "::", "ANDIo", ":", "NewOpcode", "=", "PPC", "::", "ANDIo8", ";", "break", ";", "case", "PPC", "::", "ANDISo", ":", "NewOpcode", "=", "PPC", "::", "ANDISo8", ";", "break", ";", "<BUGE>", "}" ]
LLVM	Mips	CPP	stmt_completion	CPU	622,167	[ "Slot", ",", "<NUM_LIT>", ")", ")", ";" ]	[ "ReverseIter", "Filler", ";", "RegDU", ".", "init", "(", "*", "Slot", ")", ";", "if", "(", "!", "searchRange", "(", "MBB", ",", "ReverseIter", "(", "Slot", ")", ",", "MBB", ".", "rend", "(", ")", ",", "RegDU", ",", "MemDU", ",", "Slot", ",", "Filler", ")", ")", "return", "false", ";", "MBB", ".", "splice", "(", "std", "::", "next", "(", "Slot", ")", ",", "&", "MBB", ",", "std", "::", "next", "(", "Filler", ")", ".", "base", "(", ")", ")", ";", "MIBundleBuilder", "(", "MBB", ",", "Slot", ",", "std", "::", "next", "(" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,168	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rtt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rtt32", ";" ]
GCC	sh	MD	program_repair	CPU	622,169	[ "<FIXS>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SF", "(", "mult", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
LLVM	MMIX	TD	stmt_completion	CPU	622,170	[ "mh_imm", ":", "$", "yz", ")", ">", ";" ]	[ "def", "ANDMH", ":", "Wyde2op", "<", "<NUM_LIT>", ",", "<STR_LIT>", ",", "(", "ins" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	622,171	[ ";" ]	[ "void", "WebAssemblyPassConfig", "::", "addOptimizedRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "assert", "(", "!", "RegAllocPass", "&&", "<STR_LIT>", "WebAssembly uses no regalloc!", "<STR_LIT>", ")", ";", "addRegAllocPasses", "(", "true", ")" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	622,172	[ "}" ]	[ "if", "(", "Use", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "ADD", ")", "return", "SDValue", "(", ")", ";", "++", "NumUsers", ";", "if", "(", "NumUsers", ">=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "}", "}", "SDValue", "MulLHS", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "MulRHS", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "AddRHS", "=", "RHS", ";", "bool", "MulLHSUnsigned32", "=", "numBitsUnsigned", "(", "MulLHS", ",", "DAG", ")", "<=", "<NUM_LIT>", ";", "bool", "MulRHSUnsigned32", "=", "numBitsUnsigned", "(", "MulRHS", ",", "DAG", ")", "<=", "<NUM_LIT>", ";", "bool", "MulSignedLo", "=", "false", ";", "if", "(", "!", "MulLHSUnsigned32", "\|\|", "!", "MulRHSUnsigned32", ")", "{", "MulSignedLo", "=", "numBitsSigned", "(", "MulLHS", ",", "DAG", ")", "<=", "<NUM_LIT>", "&&", "numBitsSigned", "(", "MulRHS", ",", "DAG", ")", "<=", "<NUM_LIT>", ";", "}", "if", "(", "VT", "!=", "MVT", "::", "i64", ")", "{", "MulLHS", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "SL", ",", "MVT", "::", "i64", ",", "MulLHS", ")", ";", "MulRHS", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "SL", ",", "MVT", "::", "i64", ",", "MulRHS", ")", ";", "AddRHS", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "SL", ",", "MVT", "::", "i64", ",", "AddRHS", ")", ";", "}", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "MVT", "::", "i32", ")", ";", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "MVT", "::", "i32", ")", ";", "auto", "MulLHSLo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "SL", ",", "MVT", "::", "i32", ",", "MulLHS", ")", ";", "auto", "MulRHSLo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "SL", ",", "MVT", "::", "i32", ",", "MulRHS", ")", ";", "SDValue", "Accum", "=", "getMad64_32", "(", "DAG", ",", "SL", ",", "MVT", "::", "i64", ",", "MulLHSLo", ",", "MulRHSLo", ",", "AddRHS", ",", "MulSignedLo", ")", ";", "if", "(", "!", "MulSignedLo", "&&", "(", "!", "MulLHSUnsigned32", "\|\|", "!", "MulRHSUnsigned32", ")", ")", "{", "auto", "AccumLo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "SL", ",", "MVT", "::", "i32", ",", "Accum", ",", "Zero", ")", ";", "auto", "AccumHi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "SL", ",", "MVT", "::", "i32", ",", "Accum", ",", "One", ")", ";", "if", "(", "!", "MulLHSUnsigned32", ")", "{", "auto", "MulLHSHi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "SL", ",", "MVT", "::", "i32", ",", "MulLHS", ",", "One", ")", ";", "SDValue", "MulHi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "MUL", ",", "SL", ",", "MVT", "::", "i32", ",", "MulLHSHi", ",", "MulRHSLo", ")", ";", "AccumHi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "SL", ",", "MVT", "::", "i32", ",", "MulHi", ",", "AccumHi", ")", ";", "}", "if", "(", "!", "MulRHSUnsigned32", ")", "{", "auto", "MulRHSHi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "SL", ",", "MVT", "::", "i32", ",", "MulRHS", ",", "One", ")", ";", "SDValue", "MulHi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "MUL", ",", "SL", ",", "MVT", "::", "i32", ",", "MulLHSLo", ",", "MulRHSHi", ")", ";", "AccumHi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "SL", ",", "MVT", "::", "i32", ",", "MulHi", ",", "AccumHi", ")", ";" ]
GCC	loongarch	CPP	stmt_completion	CPU	622,173	[ "<NUM_LIT>", ",", "(", "v4u32", ")", "_", "<NUM_LIT>", ")", ";" ]	[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_lsx_vmax_wu", "(", "(", "v4u32", ")", "_" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	622,174	[ "}" ]	[ "let", "ParserMatchClass", "=", "X2AsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "i8imm", ":", "$", "x2", ")", ";" ]
GCC	i386	CPP	next_suggestion	CPU	622,175	[ "_", "_", "u", ".", "_", "_", "a", "[", "<NUM_LIT>", "]", "=", "_", "_", "A", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m512h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_castph128_ph512", "(", "_", "_", "m128h", "_", "_", "A", ")", "{", "union", "{", "_", "_", "m128h", "_", "_", "a", "[", "<NUM_LIT>", "]", ";", "_", "_", "m512h", "_", "_", "v", ";", "}", "_", "_", "u", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,176	[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	622,177	[ "&&", "IsSext", "(", "RHS", ")", ";" ]	[ "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "\|\|", "VT", ".", "getVectorElementType", "(", ")", "!=", "MVT", "::", "i16", ")", "return", "SDValue", "(", ")", ";", "EVT", "InVT", "=", "Src", ".", "getValueType", "(", ")", ";", "if", "(", "InVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "APInt", "ShiftAmt", ";", "if", "(", "!", "ISD", "::", "isConstantSplatVector", "(", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "ShiftAmt", ")", "\|\|", "ShiftAmt", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LHS", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "IsSext", "=", "[", "&", "DAG", "]", "(", "SDValue", "V", ")", "{", "return", "DAG", ".", "ComputeMaxSignificantBits", "(", "V", ")", "<=", "<NUM_LIT>", ";", "}", ";", "auto", "IsZext", "=", "[", "&", "DAG", "]", "(", "SDValue", "V", ")", "{", "return", "DAG", ".", "computeKnownBits", "(", "V", ")", ".", "countMaxActiveBits", "(", ")", "<=", "<NUM_LIT>", ";", "}", ";", "bool", "IsSigned", "=", "IsSext", "(", "LHS", ")" ]
GCC	aarch64	CPP	next_suggestion	CPU	622,178	[ "else", "if", "(", "aarch64_sve_mode_p", "(", "mode", ")", ")", "emit_insn", "(", "gen_rtx_SET", "(", "reg", ",", "mem", ")", ")", ";" ]	[ "machine_mode", "mode", "=", "aarch64_reg_save_mode", "(", "regno", ")", ";", "reg", "=", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "offset", "=", "start_offset", "+", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", ";", "rtx", "base_rtx", "=", "stack_pointer_rtx", ";", "if", "(", "mode", "==", "VNx2DImode", "&&", "BYTES_BIG_ENDIAN", ")", "aarch64_adjust_sve_callee_save_base", "(", "mode", ",", "base_rtx", ",", "anchor_reg", ",", "offset", ",", "ptrue", ")", ";", "mem", "=", "gen_frame_mem", "(", "mode", ",", "plus_constant", "(", "Pmode", ",", "base_rtx", ",", "offset", ")", ")", ";", "if", "(", "!", "aarch64_sve_mode_p", "(", "mode", ")", "&&", "(", "regno2", "=", "aarch64_next_callee_save", "(", "regno", "+", "<NUM_LIT>", ",", "limit", ")", ")", "<=", "limit", "&&", "!", "cfun", "->", "machine", "->", "reg_is_wrapped_separately", "[", "regno2", "]", "&&", "known_eq", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno2", "]", "-", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", ")", ")", "{", "rtx", "reg2", "=", "gen_rtx_REG", "(", "mode", ",", "regno2", ")", ";", "rtx", "mem2", ";", "offset", "+=", "GET_MODE_SIZE", "(", "mode", ")", ";", "mem2", "=", "gen_frame_mem", "(", "mode", ",", "plus_constant", "(", "Pmode", ",", "base_rtx", ",", "offset", ")", ")", ";", "emit_insn", "(", "aarch64_gen_load_pair", "(", "mode", ",", "reg", ",", "mem", ",", "reg2", ",", "mem2", ")", ")", ";", "", "cfi_ops", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg2", ",", "", "cfi_ops", ")", ";", "regno", "=", "regno2", ";", "}", "else", "if", "(", "mode", "==", "VNx2DImode", "&&", "BYTES_BIG_ENDIAN", ")", "emit_insn", "(", "gen_aarch64_pred_mov", "(", "mode", ",", "reg", ",", "ptrue", ",", "mem", ")", ")", ";" ]
LLVM	X86	CPP	code_generation	CPU	622,179	[ "bool", "X86TargetLowering", "::", "shouldReduceLoadWidth", "(", "SDNode", "", "Load", ",", "ISD", "::", "LoadExtType", "ExtTy", ",", "EVT", "NewVT", ")", "const", "{", "assert", "(", "cast", "<", "LoadSDNode", ">", "(", "Load", ")", "->", "isSimple", "(", ")", "&&", "<STR_LIT>", "illegal to narrow", "<STR_LIT>", ")", ";", "SDValue", "BasePtr", "=", "cast", "<", "LoadSDNode", ">", "(", "Load", ")", "->", "getBasePtr", "(", ")", ";", "if", "(", "BasePtr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "if", "(", "const", "auto", "", "GA", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "BasePtr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "GA", "->", "getTargetFlags", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ";", "EVT", "VT", "=", "Load", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "VT", ".", "is256BitVector", "(", ")", "\|\|", "VT", ".", "is512BitVector", "(", ")", ")", "&&", "!", "Load", "->", "hasOneUse", "(", ")", ")", "{", "for", "(", "auto", "UI", "=", "Load", "->", "use_begin", "(", ")", ",", "UE", "=", "Load", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "if", "(", "UI", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "EXTRACT_SUBVECTOR", "\|\|", "!", "UI", "->", "hasOneUse", "(", ")", "\|\|", "UI", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "STORE", ")", "return", "true", ";", "}", "return", "false", ";", "}", "return", "true", ";", "}" ]	[ "Return", "true", "if", "we", "believe", "it", "is", "correct", "and", "profitable", "to", "reduce", "the", "load", "node", "to", "a", "smaller", "type", "." ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	622,180	[ "if", "(", "OperandType", "==", "AMDGPU", "::", "OPERAND_REG_INLINE_C_V2FP16", "\|\|", "OperandType", "==", "AMDGPU", "::", "OPERAND_REG_INLINE_AC_V2FP16", "\|\|", "OperandType", "==", "AMDGPU", "::", "OPERAND_REG_IMM_V2FP16", ")", "return", "AMDGPU", "::", "isInlinableLiteralV216", "(", "Val", ",", "hasInv2PiInlineImm", "(", ")", ")", ";" ]	[ "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "isInlinableLiteral32", "(", "Val", ",", "hasInv2PiInlineImm", "(", ")", ")", ";", "case", "<NUM_LIT>", ":", "{", "const", "unsigned", "OperandType", "=", "Desc", ".", "OpInfo", "[", "OpIdx", "]", ".", "OperandType", ";", "if", "(", "OperandType", "==", "AMDGPU", "::", "OPERAND_REG_IMM_INT16", "\|\|", "OperandType", "==", "AMDGPU", "::", "OPERAND_REG_INLINE_C_INT16", "\|\|", "OperandType", "==", "AMDGPU", "::", "OPERAND_REG_INLINE_AC_INT16", ")", "return", "AMDGPU", "::", "isInlinableIntLiteral", "(", "Val", ")", ";", "if", "(", "OperandType", "==", "AMDGPU", "::", "OPERAND_REG_INLINE_C_V2INT16", "\|\|", "OperandType", "==", "AMDGPU", "::", "OPERAND_REG_INLINE_AC_V2INT16", "\|\|", "OperandType", "==", "AMDGPU", "::", "OPERAND_REG_IMM_V2INT16", ")", "return", "AMDGPU", "::", "isInlinableIntLiteralV216", "(", "Val", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	622,181	[ "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";" ]	[ "if", "(", "!", "M", "->", "isMoveImmediate", "(", ")", "\|\|", "!", "M", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "\|\|", "(", "M", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "-", "<NUM_LIT>", "&&", "M", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", ")", "return", "Changed", ";", "MaskValue", "=", "M", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "ReadsSreg", "&&", "Op2", ".", "isKill", "(", ")", ")", "{", "A", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "MaskValue", ")", ";", "M", "->", "eraseFromParent", "(", ")", ";", "}", "}", "else", "if", "(", "Op2", ".", "isImm", "(", ")", ")", "{", "MaskValue", "=", "Op2", ".", "getImm", "(", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", "Op2 must be register or immediate", "<STR_LIT>", ")", ";", "}", "assert", "(", "MaskValue", "==", "<NUM_LIT>", "\|\|", "MaskValue", "==", "-", "<NUM_LIT>", ")", ";", "if", "(", "A", "->", "getOpcode", "(", ")", "==", "AndN2", ")", "MaskValue", "=", "~", "MaskValue", ";", "if", "(", "!", "ReadsCond", "&&", "A", "->", "registerDefIsDead", "(", "AMDGPU", "::", "SCC", ")", ")", "{", "if", "(", "!", "MI", ".", "killsRegister", "(", "CondReg", ",", "TRI", ")", ")", "{", "if", "(", "MaskValue", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "", "A", "->", "getParent", "(", ")", ",", "", "A", ",", "A", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Mov", ")", ",", "CondReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "BuildMI", "(", "", "A", "->", "getParent", "(", ")", ",", "", "A", ",", "A", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Mov", ")", ",", "CondReg", ")", ".", "addReg", "(", "ExecReg", ")", ";", "}", "}", "A", "->", "eraseFromParent", "(", ")", ";", "}", "bool", "IsVCCZ", "=", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_CBRANCH_VCCZ", ";", "if", "(", "SReg", "==", "ExecReg", ")", "{", "if", "(", "IsVCCZ", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "AMDGPU", "::", "S_BRANCH", ")", ")", ";", "}", "else", "if", "(", "IsVCCZ", "&&", "MaskValue", "==", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "", "Parent", "=", "MI", ".", "getParent", "(", ")", ";", "SmallVector", "<", "MachineInstr", "", ",", "<NUM_LIT>", ">", "ToRemove", ";", "bool", "Found", "=", "false", ";", "for", "(", "MachineInstr", "&", "Term", ":", "Parent", "->", "terminators", "(", ")", ")", "{", "if", "(", "Found", ")", "{", "if", "(", "Term", ".", "isBranch", "(", ")", ")", "ToRemove", ".", "push_back", "(", "&", "Term", ")", ";", "}", "else", "{", "Found", "=", "Term", ".", "isIdenticalTo", "(", "MI", ")", ";", "}", "}", "assert", "(", "Found", "&&", "<STR_LIT>", "conditional branch is not terminator", "<STR_LIT>", ")", ";", "for", "(", "auto", "", "BranchMI", ":", "ToRemove", ")", "{", "MachineOperand", "&", "Dst", "=", "BranchMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "Dst", ".", "isMBB", "(", ")", "&&", "<STR_LIT>", "destination is not basic block", "<STR_LIT>", ")", ";", "Parent", "->", "removeSuccessor", "(", "Dst", ".", "getMBB", "(", ")", ")", ";", "BranchMI", "->", "eraseFromParent", "(", ")", ";", "}", "if", "(", "MachineBasicBlock", "", "Succ", "=", "Parent", "->", "getFallThrough", "(", ")", ")", "{", "Parent", "->", "removeSuccessor", "(", "Succ", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "AMDGPU", "::", "S_BRANCH", ")", ")", ";", "}", "else", "if", "(", "!", "IsVCCZ", "&&", "MaskValue", "==", "<NUM_LIT>", ")", "{" ]
LLVM	ARM	TD	next_suggestion	CPU	622,182	[ "}", "]", ",", "hi16", ">", ";" ]	[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "~", "(", "int", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "imm16_31", ":", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "int32_t", ")", "Imm", ">", "=", "<NUM_LIT>", "&", "&", "(", "int32_t", ")", "Imm", "<", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "sext_16_node", ":", "PatLeaf", "<", "(", "i32", "GPR", ":", "$", "a", ")", ",", "[", "{", "return", "CurDAG", "-", ">", "ComputeNumSignBits", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "hi16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "(", "uint32_t", ")", "N", "-", ">", "getZExtValue", "(", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "lo16AllZero", ":", "PatLeaf", "<", "(", "i32", "imm", ")", ",", "[", "{", "return", "(", "(", "(", "uint32_t", ")", "N", "-", ">", "getZExtValue", "(", ")", ")", "&", "<NUM_LIT>", ")", "=", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	622,183	[ "SDValue", "CvtSrc1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_EXTEND", ",", "SL", ",", "MVT", "::", "f32", ",", "Src1", ")", ";" ]	[ "if", "(", "SDValue", "FastLowered", "=", "lowerFastUnsafeFDIV", "(", "Op", ",", "DAG", ")", ")", "return", "FastLowered", ";", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "Src0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Src1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "CvtSrc0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_EXTEND", ",", "SL", ",", "MVT", "::", "f32", ",", "Src0", ")", ";" ]
GCC	v850	MD	next_suggestion	MPU	622,184	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "xor", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC	aarch64	MD	stmt_completion	CPU	622,185	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "match_code" ]
LLVM	AArch64	CPP	next_suggestion	CPU	622,186	[ "SDValue", "Hi", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]	[ "SDLoc", "DL", "(", "Op", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "&&", "!", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "{", "const", "unsigned", "char", "MO_NC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "\|", "MO_NC", ")", ",", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "\|", "MO_NC", ")", ",", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "\|", "MO_NC", ")", ")", ";", "}", "else", "{" ]
GCC	stormy16	MD	stmt_completion	CPU	622,187	[ "]", ")" ]	[ "(", "define_asm_attributes", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	M680x0	CPP	stmt_completion	MPU	622,188	[ "::", "SUB32rr", ";" ]	[ "static", "unsigned", "getSUBrrOpcode", "(", ")", "{", "return", "M680x0" ]
GCC	c6x	MD	next_suggestion	VLIW	622,189	[ "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "trunc_int_for_mode", "(", "val", ",", "HImode", ")", ")" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ior", ":", "SI", "(", "and", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "ashift", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", "{", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	622,190	[ "<NUM_LIT>", ";" ]	[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=" ]
GCC	m68k	CPP	code_generation	MPU	622,191	[ "static", "poly_int64", "m68k_return_pops_args", "(", "tree", "fundecl", ",", "tree", "funtype", ",", "poly_int64", "size", ")", "{", "return", "(", "(", "TARGET_RTD", "&&", "(", "!", "fundecl", "\|\|", "TREE_CODE", "(", "fundecl", ")", "!=", "IDENTIFIER_NODE", ")", "&&", "(", "!", "stdarg_p", "(", "funtype", ")", ")", ")", "?", "(", "HOST_WIDE_INT", ")", "size", ":", "<NUM_LIT>", ")", ";", "}" ]	[ "On", "the", "68000", ",", "the", "RTS", "insn", "can", "not", "pop", "anything", ".", "On", "the", "68010", ",", "the", "RTD", "insn", "may", "be", "used", "to", "pop", "them", "if", "the", "number", "of", "args", "is", "fixed", ",", "but", "if", "the", "number", "is", "variable", "then", "the", "caller", "must", "pop", "them", "all", ".", "RTD", "ca", "n't", "be", "used", "for", "library", "calls", "now", "because", "the", "library", "is", "compiled", "with", "the", "Unix", "compiler", ".", "Use", "of", "RTD", "is", "a", "selectable", "option", ",", "since", "it", "is", "incompatible", "with", "standard", "Unix", "calling", "sequences", ".", "If", "the", "option", "is", "not", "selected", ",", "the", "caller", "must", "always", "pop", "the", "args", "." ]
GCC	arm	MD	stmt_completion	CPU	622,192	[ "<STR_LIT>", ")" ]	[ "(", "plus", ":", "DI", "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "zero_extend", ":", "DI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
GCC	aarch64	CPP	stmt_completion	CPU	622,193	[ "_", "_", "b", ")", ";" ]	[ "return", "_", "_", "aarch64_vdupq_laneq_s16", "(", "_", "_", "a", "," ]
LLVM	ARM64	TD	stmt_completion	CPU	622,194	[ "AssemblerPredicate", "<", "<STR_LIT>", ",", "<STR_LIT>", ">", ";" ]	[ "def", "HasFPARMv8", ":", "Predicate", "<", "<STR_LIT>", ">", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,195	[ "}" ]	[ "def", "A2_vmaxh", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
GCC	arm	MD	stmt_completion	CPU	622,196	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr" ]
LLVM	X86	CPP	stmt_completion	CPU	622,197	[ "i", ")", "{" ]	[ "if", "(", "getRelaxedOpcodeArith", "(", "Inst", ".", "getOpcode", "(", ")", ")", "==", "Inst", ".", "getOpcode", "(", ")", ")", "return", "false", ";", "bool", "hasExp", "=", "false", ";", "bool", "hasRIP", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Inst", ".", "getNumOperands", "(", ")", ";", "++" ]
LLVM	ARM64	TD	next_suggestion	CPU	622,198	[ "}" ]	[ "def", "Xrx", ":", "BaseAddSubEReg", "<", "isSub", ",", "<NUM_LIT>", ",", "GPR64sp", ",", "GPR64sp", ",", "arith_extended_reg32to64", "<", "i64", ">", ",", "mnemonic", ",", "OpNode", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	622,199	[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";" ]	[ "class", "BaseFPCondSelect", "<", "RegisterClass", "regtype", ",", "ValueType", "vt", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ",", "regtype", ":", "$", "Rm", ",", "ccode", ":", "$", "cond", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "regtype", ":", "$", "Rd", ",", "(", "AArch64csel", "(", "vt", "regtype", ":", "$", "Rn", ")", ",", "regtype", ":", "$", "Rm", ",", "(", "i32", "imm", ":", "$", "cond", ")", ",", "NZCV", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteF", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";" ]

GCC

visium

MD

stmt_completion

Virtual ISA

622,100

[ "CC", "R_FLAGS", ")", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":" ]

GCC

rs6000

CPP

next_suggestion

CPU

622,101

[ "return", "true", ";" ]

[ "case", "LT", ":", "case", "GT", ":", "case", "LTU", ":", "case", "GTU", ":", "case", "EQ", ":", "break", ";", "default", ":", "{", "std", "::", "swap", "(", "false_cond", ",", "true_cond", ")", ";", "PUT_CODE", "(", "condition_rtx", ",", "reverse_condition", "(", "cond_code", ")", ")", ";", "}", "break", ";", "}", "false_cond", "=", "force_reg", "(", "mode", ",", "false_cond", ")", ";", "if", "(", "true_cond", "!=", "const0_rtx", ")", "true_cond", "=", "force_reg", "(", "mode", ",", "true_cond", ")", ";", "emit_insn", "(", "isel_func", "(", "dest", ",", "condition_rtx", ",", "true_cond", ",", "false_cond", ",", "cr", ")", ")", ";" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

622,102

[ "case", "CmpMode", "::", "SignalingFP", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

[ "}", "llvm_unreachable", "(", "<STR_LIT>", "Bad mode", "<STR_LIT>", ")", ";", "case", "ISD", "::", "SETOGE", ":", "case", "ISD", "::", "SETGE", ":", "switch", "(", "Mode", ")", "{", "case", "CmpMode", "::", "Int", ":", "return", "<NUM_LIT>", ";", "case", "CmpMode", "::", "FP", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "CmpMode", "::", "StrictFP", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "CmpMode", "::", "SignalingFP", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", "Bad mode", "<STR_LIT>", ")", ";", "case", "ISD", "::", "SETOGT", ":", "case", "ISD", "::", "SETGT", ":", "switch", "(", "Mode", ")", "{", "case", "CmpMode", "::", "Int", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "CmpMode", "::", "FP", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "CmpMode", "::", "StrictFP", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

LLVM

CellSPU

TD

stmt_completion

MPU

622,103

[ "set", "R16C", ":", "$", "rT", ",", "(", "add", "R16C", ":", "$", "rA", ",", "i16ImmSExt10", ":", "$", "val", ")", ")", "]", ">", ";" ]

[ "def", "AHIr16", ":", "RI10Form", "<", "<NUM_LIT>", ",", "(", "outs", "R16C", ":", "$", "rT", ")", ",", "(", "ins", "R16C", ":", "$", "rA", ",", "s10imm", ":", "$", "val", ")", ",", "<STR_LIT>", ",", "IntegerOp", ",", "[", "(" ]

LLVM

AArch64

TD

next_suggestion

CPU

622,104

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "scale", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isUnsigned", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

LLVM

Mips

TD

stmt_completion

CPU

622,105

[ "MSA128WOpnd", ">", ",", "IsCommutable", ";" ]

[ "class", "AVER_U_W_DESC", ":", "MSA_3R_DESC_BASE", "<", "<STR_LIT>", ",", "int_mips_aver_u_w", "," ]

LLVM

Hexagon

TD

stmt_completion

DSP

622,106

[ "<NUM_LIT>", ";" ]

[ "def", "J4_cmpgti_f_jumpnv_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_bd8382d1", ",", "TypeNCJ", ">", ",", "Enc_eafd18", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

622,107

[ "true", ";" ]

[ "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset0", "/", "Size", ")", "||", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset1", "/", "Size", ")", ")", "return", "false", ";", "if", "(", "STI", ".", "hasUsableDSOffset", "(", ")", "||", "STI", ".", "unsafeDSOffsetFoldingEnabled", "(", ")", ")", "return" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

622,108

[ "if", "(", "!", "allowsMemoryAccessForAlignment", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "VT", ",", "*", "Store", "->", "getMemOperand", "(", ")", ")", ")", "{" ]

[ "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NumElements", "==", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "hasDwordx3LoadStores", "(", ")", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "!", "allowsMemoryAccessForAlignment", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "VT", ",", "*", "Store", "->", "getMemOperand", "(", ")", ")", ")", "return", "expandUnalignedStore", "(", "Store", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "AS", "==", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "return", "scalarizeVectorStore", "(", "Store", ",", "DAG", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "NumElements", ">", "<NUM_LIT>", "||", "NumElements", "==", "<NUM_LIT>", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unsupported private_element_size", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "AS", "==", "AMDGPUAS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AMDGPUAS", "::", "REGION_ADDRESS", ")", "{", "if", "(", "Subtarget", "->", "hasDS96AndDS128", "(", ")", "&&", "(", "(", "Subtarget", "->", "useDS128", "(", ")", "&&", "VT", ".", "getStoreSize", "(", ")", "==", "<NUM_LIT>", ")", "||", "(", "VT", ".", "getStoreSize", "(", ")", "==", "<NUM_LIT>", ")", ")", "&&", "allowsMisalignedMemoryAccessesImpl", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "AS", ",", "Store", "->", "getAlign", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "!", "Subtarget", "->", "hasUsableDSOffset", "(", ")", "&&", "NumElements", "==", "<NUM_LIT>", "&&", "VT", ".", "getStoreSize", "(", ")", "==", "<NUM_LIT>", "&&", "Store", "->", "getAlignment", "(", ")", "<", "<NUM_LIT>", ")", "{", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,109

[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

CPP

code_generation

DSP

622,110

[ "HexagonSubtarget", "&", "HexagonSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "CPUString", "=", "Hexagon_MC", "::", "selectHexagonCPU", "(", "getTargetTriple", "(", ")", ",", "CPU", ")", ";", "static", "std", "::", "map", "<", "StringRef", ",", "HexagonArchEnum", ">", "CpuTable", "{", "{", "<STR_LIT>", "hexagonv4", "<STR_LIT>", ",", "V4", "}", ",", "{", "<STR_LIT>", "hexagonv5", "<STR_LIT>", ",", "V5", "}", ",", "{", "<STR_LIT>", "hexagonv55", "<STR_LIT>", ",", "V55", "}", ",", "{", "<STR_LIT>", "hexagonv60", "<STR_LIT>", ",", "V60", "}", ",", "}", ";", "auto", "foundIt", "=", "CpuTable", ".", "find", "(", "CPUString", ")", ";", "if", "(", "foundIt", "!=", "CpuTable", ".", "end", "(", ")", ")", "HexagonArchVersion", "=", "foundIt", "->", "second", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "Unrecognized Hexagon processor version", "<STR_LIT>", ")", ";", "UseHVXOps", "=", "false", ";", "UseHVXDblOps", "=", "false", ";", "UseLongCalls", "=", "false", ";", "ParseSubtargetFeatures", "(", "CPUString", ",", "FS", ")", ";", "if", "(", "EnableHexagonHVX", ".", "getPosition", "(", ")", ")", "UseHVXOps", "=", "EnableHexagonHVX", ";", "if", "(", "EnableHexagonHVXDouble", ".", "getPosition", "(", ")", ")", "UseHVXDblOps", "=", "EnableHexagonHVXDouble", ";", "if", "(", "OverrideLongCalls", ".", "getPosition", "(", ")", ")", "UseLongCalls", "=", "OverrideLongCalls", ";", "return", "*", "this", ";", "}" ]

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

LLVM

Mips

CPP

stmt_completion

CPU

622,111

[ "addReg", "(", "OldVal", ")", ".", "addReg", "(", "Incr2", ")", ";" ]

[ "unsigned", "PtrLSB2", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "MaskUpper", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "AndRes", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "BinOpRes", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "MaskedOldVal0", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "StoreVal", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "MaskedOldVal1", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "SrlRes", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "Success", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "loopMBB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "loopMBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "sinkMBB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "int64_t", "MaskImm", "=", "(", "Size", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "ADDiu", ")", ",", "MaskLSB2", ")", ".", "addReg", "(", "Mips", "::", "ZERO", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "AND", ")", ",", "AlignedAddr", ")", ".", "addReg", "(", "Ptr", ")", ".", "addReg", "(", "MaskLSB2", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "ANDi", ")", ",", "PtrLSB2", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", ".", "isLittle", "(", ")", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "SLL", ")", ",", "ShiftAmt", ")", ".", "addReg", "(", "PtrLSB2", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "unsigned", "Off", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "XORi", ")", ",", "Off", ")", ".", "addReg", "(", "PtrLSB2", ")", ".", "addImm", "(", "(", "Size", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "SLL", ")", ",", "ShiftAmt", ")", ".", "addReg", "(", "Off", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "ORi", ")", ",", "MaskUpper", ")", ".", "addReg", "(", "Mips", "::", "ZERO", ")", ".", "addImm", "(", "MaskImm", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "SLLV", ")", ",", "Mask", ")", ".", "addReg", "(", "MaskUpper", ")", ".", "addReg", "(", "ShiftAmt", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "NOR", ")", ",", "Mask2", ")", ".", "addReg", "(", "Mips", "::", "ZERO", ")", ".", "addReg", "(", "Mask", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "SLLV", ")", ",", "Incr2", ")", ".", "addReg", "(", "Incr", ")", ".", "addReg", "(", "ShiftAmt", ")", ";", "BB", "=", "loopMBB", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "LL", ")", ",", "OldVal", ")", ".", "addReg", "(", "AlignedAddr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "Nand", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "AND", ")", ",", "AndRes", ")", ".", "addReg", "(", "OldVal", ")", ".", "addReg", "(", "Incr2", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "NOR", ")", ",", "BinOpRes", ")", ".", "addReg", "(", "Mips", "::", "ZERO", ")", ".", "addReg", "(", "AndRes", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "AND", ")", ",", "NewVal", ")", ".", "addReg", "(", "BinOpRes", ")", ".", "addReg", "(", "Mask", ")", ";", "}", "else", "if", "(", "BinOpcode", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "BinOpRes", ")", "." ]

GCC

powerpcspe

CPP

next_suggestion

CPU

622,112

[ "if", "(", "REG_P", "(", "target", ")", "&&", "REGNO", "(", "target", ")", "==", "STACK_POINTER_REGNUM", ")", "return", "false", ";" ]

[ "if", "(", "!", "fusion_gpr_addis", "(", "addis_value", ",", "GET_MODE", "(", "addis_value", ")", ")", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "mem", ")", "==", "ZERO_EXTEND", "||", "(", "GET_CODE", "(", "mem", ")", "==", "SIGN_EXTEND", "&&", "TARGET_P8_FUSION_SIGN", ")", ")", "mem", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "MEM_P", "(", "mem", ")", ")", "return", "false", ";", "if", "(", "!", "fusion_gpr_mem_load", "(", "mem", ",", "GET_MODE", "(", "mem", ")", ")", ")", "return", "false", ";", "addr", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "!=", "PLUS", "&&", "GET_CODE", "(", "addr", ")", "!=", "LO_SUM", ")", "return", "false", ";", "if", "(", "REGNO", "(", "addis_reg", ")", "!=", "REGNO", "(", "target", ")", ")", "{", "if", "(", "reg_mentioned_p", "(", "target", ",", "mem", ")", ")", "return", "false", ";", "if", "(", "!", "peep2_reg_dead_p", "(", "<NUM_LIT>", ",", "addis_reg", ")", ")", "return", "false", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

622,113

[ "}", "]", ",", "fpimm16XForm", ">", "{", "let", "ParserMatchClass", "=", "FPImmOperand", ";" ]

[ "}", "]", ">", ";", "def", "fpimm64XForm", ":", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "InVal", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "uint32_t", "enc", "=", "AArch64_AM", ":", ":", "getFP64Imm", "(", "InVal", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "fpimm16", ":", "Operand", "<", "f16", ">", ",", "FPImmLeaf", "<", "f16", ",", "[", "{", "return", "AArch64_AM", ":", ":", "getFP16Imm", "(", "Imm", ")", "!", "=", "-", "<NUM_LIT>", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

622,114

[ "if", "(", "!", "Reg", ")", "llvm_unreachable", "(", "<STR_LIT>", "sret virtual register not created in the entry block", "<STR_LIT>", ")", ";" ]

[ "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExtUpper", ":", "UseUpperBits", "=", "true", ";", "case", "CCValAssign", "::", "SExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Val", ")", ";", "break", ";", "}", "if", "(", "UseUpperBits", ")", "{", "unsigned", "ValSizeInBits", "=", "Outs", "[", "i", "]", ".", "ArgVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "LocSizeInBits", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Val", ",", "DAG", ".", "getConstant", "(", "LocSizeInBits", "-", "ValSizeInBits", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasStructRetAttr", "(", ")", ")", "{", "MipsFunctionInfo", "*", "MipsFI", "=", "MF", ".", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", ";", "unsigned", "Reg", "=", "MipsFI", "->", "getSRetReturnReg", "(", ")", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

622,115

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

ARM64

TD

stmt_completion

CPU

622,116

[ "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ";" ]

[ "def", "v2i32", ":", "BaseSIMDFPCvtTwoVector", "<", "<NUM_LIT>", ",", "U", ",", "{", "S", ",", "<NUM_LIT>", "}", ",", "opc", ",", "V64", ",", "V128", "," ]

LLVM

ARM64

TD

stmt_completion

CPU

622,117

[ "sym", ",", "<NUM_LIT>", ")", ">", ";" ]

[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "MOVZXi", "GPR64", ":", "$", "Rd", ",", "movz_symbol_g0", ":", "$" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

622,118

[ "i", ")", ";" ]

[ "if", "(", "CSz", "!=", "<NUM_LIT>", "&&", "CSz", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "Cond", "[", "CSz", "-", "<NUM_LIT>", "]", ".", "isReg", "(", ")", ")", "return", "false", ";", "unsigned", "P", "=", "Cond", "[", "CSz", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "PredDef", "=", "MRI", "->", "getVRegDef", "(", "P", ")", ";", "if", "(", "!", "PredDef", "->", "isCompare", "(", ")", ")", "return", "false", ";", "SmallSet", "<", "unsigned", ",", "<NUM_LIT>", ">", "CmpRegs", ";", "MachineOperand", "*", "CmpImmOp", "=", "nullptr", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "PredDef", "->", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "PredDef", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isUse", "(", ")", ")", "{", "if", "(", "!", "isImmediate", "(", "MO", ")", ")", "{", "CmpRegs", ".", "insert", "(", "MO", ".", "getReg", "(", ")", ")", ";", "continue", ";", "}", "if", "(", "CmpImmOp", ")", "return", "false", ";", "CmpImmOp", "=", "&", "MO", ";", "}", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "if", "(", "CmpImmOp", ")", "return", "false", ";", "CmpImmOp", "=", "&", "MO", ";", "}", "}", "if", "(", "CmpRegs", ".", "empty", "(", ")", ")", "return", "false", ";", "for", "(", "RegisterInductionSet", "::", "iterator", "I", "=", "IndRegs", ".", "begin", "(", ")", ",", "E", "=", "IndRegs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "CmpRegs", ".", "count", "(", "I", "->", "first", ")", ")", "return", "true", ";", "const", "RegisterBump", "&", "RB", "=", "I", "->", "second", ";", "if", "(", "CmpRegs", ".", "count", "(", "RB", ".", "first", ")", ")", "{", "if", "(", "!", "CmpImmOp", ")", "{", "MachineInstr", "*", "IndI", "=", "nullptr", ";", "MachineInstr", "*", "nonIndI", "=", "nullptr", ";", "MachineOperand", "*", "IndMO", "=", "nullptr", ";", "MachineOperand", "*", "nonIndMO", "=", "nullptr", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "PredDef", "->", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "PredDef", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "RB", ".", "first", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n DefMI(", "<STR_LIT>", "<<", "i", "<<", "<STR_LIT>", ") = ", "<STR_LIT>", "<<", "*", "(", "MRI", "->", "getVRegDef", "(", "I", "->", "first", ")", ")", ")", ";", "if", "(", "IndI", ")", "return", "false", ";", "IndI", "=", "MRI", "->", "getVRegDef", "(", "I", "->", "first", ")", ";", "IndMO", "=", "&", "MO", ";", "}", "else", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n DefMI(", "<STR_LIT>", "<<", "i", "<<", "<STR_LIT>", ") = ", "<STR_LIT>", "<<", "*", "(", "MRI", "->", "getVRegDef", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", ";", "if", "(", "nonIndI", ")", "return", "false", ";", "nonIndI", "=", "MRI", "->", "getVRegDef", "(", "MO", ".", "getReg", "(", ")", ")", ";", "nonIndMO", "=", "&", "MO", ";", "}", "}", "if", "(", "IndI", "&&", "nonIndI", "&&", "nonIndI", "->", "getOpcode", "(", ")", "==", "Hexagon", "::", "A2_addi", "&&", "nonIndI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "nonIndI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "-", "RB", ".", "second", ")", "{", "bool", "Order", "=", "or", "derBumpCompare", "(", "IndI", ",", "PredDef", ")", ";", "if", "(", "Order", ")", "{", "IndMO", "->", "setReg", "(", "I", "->", "first", ")", ";", "nonIndMO", "->", "setReg", "(", "nonIndI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", "Comparison", "::", "Kind", "Cmp", "=", "getComparisonKind", "(", "PredDef", "->", "getOpcode", "(", ")", ",", "nullptr", ",", "nullptr", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Cmp", "||", "Comparison", "::", "isUnsigned", "(", "Cmp", ")", ")", "return", "false", ";", "int64_t", "CmpImm", "=", "getImmediate", "(", "*", "CmpImmOp", ")", ";", "int64_t", "V", "=", "RB", ".", "second", ";", "if", "(", "(", "(", "V", ">", "<NUM_LIT>", ")", "&&", "(", "CmpImm", ">", "INT64_MAX", "-", "V", ")", ")", "||", "(", "(", "V", "<", "<NUM_LIT>", ")", "&&", "(", "CmpImm", "<", "INT64_MIN", "-", "V", ")", ")", ")", "return", "false", ";", "CmpImm", "+=", "V", ";", "if", "(", "CmpImmOp", "->", "isImm", "(", ")", ")", "if", "(", "!", "isImmValidForOpcode", "(", "PredDef", "->", "getOpcode", "(", ")", ",", "CmpImm", ")", ")", "return", "false", ";", "MachineInstr", "*", "BumpI", "=", "MRI", "->", "getVRegDef", "(", "I", "->", "first", ")", ";", "bool", "Order", "=", "or", "derBumpCompare", "(", "BumpI", ",", "PredDef", ")", ";", "if", "(", "!", "Order", ")", "return", "false", ";", "setImmediate", "(", "*", "CmpImmOp", ",", "CmpImm", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "PredDef", "->", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "PredDef", "->", "getOperand", "(" ]

LLVM

X86

TD

program_repair

CPU

622,119

[ "<FIXS>", "[", "(", "X86rep_stos", "i16", ")", "]", ",", "IIC_REP_STOS", ">", ",", "REP", ",", "OpSize16", ",", "<FIXE>", "<FIXS>", "[", "(", "X86rep_stos", "i32", ")", "]", ",", "IIC_REP_STOS", ">", ",", "REP", ",", "OpSize32", ",", "<FIXE>" ]

[ "Requires", "[", "In64BitMode", "]", ">", ";", "let", "Uses", "=", "[", "AX", ",", "RCX", ",", "RDI", "]", "indef", "REP_STOSW_64", ":", "I", "<NUM_LIT>", ",", "RawFrm", ",", "(", "outs", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "X86rep_stos", "i16", ")", "]", ",", "IIC_REP_STOS", ">", ",", "REP", ",", "OpSize", ",", "<BUGE>", "Requires", "[", "In64BitMode", "]", ">", ";", "let", "Uses", "=", "[", "RAX", ",", "RCX", ",", "RDI", "]", "indef", "REP_STOSD_64", ":", "I", "<NUM_LIT>", ",", "RawFrm", ",", "(", "outs", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "X86rep_stos", "i32", ")", "]", ",", "IIC_REP_STOS", ">", ",", "REP", ",", "<BUGE>", "Requires", "[", "In64BitMode", "]", ">", ";", "let", "Uses", "=", "[", "RAX", ",", "RCX", ",", "RDI", "]", "in" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

622,120

[ "SDValue", "Result", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ",", "Offset", ")", ";" ]

[ "SDValue", "SystemZTargetLowering", "::", "lowerBlockAddress", "(", "BlockAddressSDNode", "*", "Node", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Node", ")", ";", "const", "BlockAddress", "*", "BA", "=", "Node", "->", "getBlockAddress", "(", ")", ";", "int64_t", "Offset", "=", "Node", "->", "getOffset", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";" ]

GCC

or1k

MD

stmt_completion

CPU

622,121

[ "operands", "[", "<NUM_LIT>", "]", ")" ]

[ "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "FETCHOP", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "or1k_expand_atomic_op", "(", "<", "CODE", ">", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "NULL", "," ]

LLVM

AArch64

TD

stmt_completion

CPU

622,122

[ "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "extend", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>" ]

GCC

sparc

MD

next_suggestion

CPU

622,123

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

AArch64

TD

stmt_completion

CPU

622,124

[ "<STR_LIT>", "]", ">", ",", "DwarfRegAlias", "<", "B2", ">", ";" ]

[ "def", "Q2", ":", "AArch64Reg", "<", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "D2", "]", ",", "[", "<STR_LIT>", "," ]

LLVM

AArch64

CPP

program_repair

CPU

622,125

[ "<FIXS>", "SDValue", "LowerToPredicatedOp", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "NewOp", ",", "bool", "OverrideNEON", "=", "false", ")", "const", ";", "<FIXE>" ]

[ "SDValue", "LowerVECTOR_SHUFFLE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", ";", "SDValue", "LowerSPLAT_VECTOR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", ";", "SDValue", "LowerDUPQLane", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", ";", "<BUGS>", "SDValue", "LowerToPredicatedOp", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "NewOp", ")", "const", ";", "<BUGE>", "SDValue", "LowerToScalableOp", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", ";", "SDValue", "LowerEXTRACT_SUBVECTOR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", ";", "SDValue", "LowerINSERT_SUBVECTOR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", ";", "SDValue", "LowerDIV", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", ";", "SDValue", "LowerVectorSRA_SRL_SHL", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", ";", "SDValue", "LowerShiftLeftParts", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", ";", "SDValue", "LowerShiftRightParts", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", ";" ]

GCC

frv

CPP

stmt_completion

VLIW

622,126

[ ")", "op1", "=", "force_reg", "(", "GET_MODE", "(", "op0", ")", ",", "op1", ")", ";" ]

[ "machine_mode", "cc_mode", ";", "rtx", "cc_reg", ";", "if", "(", "GET_MODE", "(", "op0", ")", "==", "CC_FPmode", "&&", "GET_CODE", "(", "op1", ")", "!=", "REG" ]

LLVM

Teak

CPP

stmt_completion

DSP

622,127

[ "<STR_LIT>", ")", ";" ]

[ "return", "D", "(", "<STR_LIT>", "mov", "<STR_LIT>", ",", "a", ",", "<STR_LIT>", "ext3" ]

LLVM

Hexagon

TD

stmt_completion

DSP

622,128

[ ";" ]

[ "def", "A4_cmpbgtui", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "u32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_643b4717", ",", "TypeALU64", ">", ",", "Enc_02553a", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>" ]

GCC

ia64

MD

stmt_completion

CPU

622,129

[ "<STR_LIT>", ")" ]

[ "(", "define_reservation", "<STR_LIT>" ]

LLVM

ARM

CPP

next_suggestion

CPU

622,130

[ "}" ]

[ "if", "(", "VT", "==", "MVT", "::", "f64", ")", "return", "!", "Subtarget", "->", "hasFP64", "(", ")", ";", "if", "(", "VT", "==", "MVT", "::", "f16", ")", "return", "!", "Subtarget", "->", "hasFullFP16", "(", ")", ";", "return", "false", ";" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

622,131

[ "(", ")", ")", ";" ]

[ "return", "new", "WebAssemblyAsmBackend", "(", "TT", ".", "isArch64Bit" ]

LLVM

Z80

CPP

next_suggestion

MPU

622,132

[ "}" ]

[ "static", "MCInstPrinter", "*", "createZ80MCInstPrinter", "(", "const", "Triple", "&", "TT", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", "{", "switch", "(", "SyntaxVariant", ")", "{", "default", ":", "return", "nullptr", ";", "case", "<NUM_LIT>", ":", "return", "new", "Z80InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";", "}" ]

LLVM

AArch64

TD

next_suggestion

CPU

622,133

[ "}" ]

[ "def", "KryoWrite_4cyc_X_37ln", ":", "SchedWriteRes", "<", "[", "KryoUnitX", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

GCC

i386

MD

stmt_completion

CPU

622,134

[ "]", ")" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

622,135

[ ", expected ", "<STR_LIT>", "+", "WebAssembly", "::", "typeToString", "(", "EVT", ".", "getValue", "(", ")", ")", ")", ";" ]

[ "if", "(", "EVT", ".", "hasValue", "(", ")", "&&", "EVT", ".", "getValue", "(", ")", "!=", "PVT", ")", "{", "return", "typeError", "(", "ErrorLoc", ",", "StringRef", "(", "<STR_LIT>", "popped ", "<STR_LIT>", ")", "+", "WebAssembly", "::", "typeToString", "(", "PVT", ")", "+", "<STR_LIT>" ]

LLVM

Hexagon

TD

stmt_completion

DSP

622,136

[ "=", "<NUM_LIT>", ";" ]

[ "def", "J4_cmpeqi_f_jumpnv_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_bd8382d1", ",", "TypeNCJ", ">", ",", "Enc_eafd18", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue" ]

LLVM

OR1K

CPP

stmt_completion

CPU

622,137

[ ";" ]

[ "if", "(", "I", "->", "getOperand", "(", "opcount", ")", ".", "isReg", "(", ")", ")", "{", "slaveinst", "->", "getOperand", "(", "opcount", ")", ".", "setReg", "(", "getSlaveReg", "(", "I", "->", "getOperand", "(", "opcount", ")", ".", "getReg", "(", ")", ")", ")", ";", "}", "}", "MBB", "->", "insert", "(", "I", ",", "slaveinst", ")", ";", "}", "if", "(", "I", "->", "mayLoad", "(", ")", ")", "{", "DebugLoc", "DL3", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "copyMoveM", "=", "BuildMI", "(", "MF", ",", "DL3", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "getSlaveReg", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ".", "addReg", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MBB", "->", "insertAfter", "(", "I", ",", "copyMoveM", ")", ";", "I", "++" ]

GCC

xtensa

MD

next_suggestion

MPU

622,138

[ "}", ")" ]

[ "(", "pc", ")", ")", ")", "]", "<STR_LIT>", "{", "xtensa_expand_conditional_branch", "(", "operands", ",", "LTU", ")", "DONE" ]

LLVM

Hexagon

TD

stmt_completion

DSP

622,139

[ "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "BaseOpcode" ]

LLVM

X86

TD

stmt_completion

CPU

622,140

[ "(", "NAME", "#", "m_Int", ")", "(", "vt", "(", "IMPLICIT_DEF", ")", ")", ",", "addr", ":", "$", "src2", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "Intr", "int_cpat", ":", "$", "src2", ")", ",", "(", "!", "cast", "<", "Instruction", ">" ]

LLVM

TPC

CPP

stmt_completion

Virtual ISA

622,141

[ "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";" ]

[ "DebugLoc", "DL", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(" ]

GCC

avr

MD

next_suggestion

MPU

622,142

[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

622,143

[ ")", "const", "{" ]

[ "bool", "isReg", "(" ]

LLVM

ARM

TD

stmt_completion

CPU

622,144

[ "#", "<STR_LIT>", ";" ]

[ "let", "Name", "=", "<STR_LIT>", "#", "shift", "#", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", "#", "shift" ]

GCC

microblaze

MD

stmt_completion

MPU

622,145

[ ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,146

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isPredNew", ";" ]

[ "class", "T_pstore_io", "<", "string", "mnemonic", ",", "RegisterClass", "RC", ",", "Operand", "ImmOp", ",", "bits", "<", "<NUM_LIT>", ">", "MajOp", ",", "bit", "PredNot", ",", "bit", "isPredNew", ",", "bit", "isH", "=", "<NUM_LIT>", ">", ":", "STInst", "<", "(", "outs", ")", ",", "(", "ins", "PredRegs", ":", "$", "src1", ",", "IntRegs", ":", "$", "src2", ",", "ImmOp", ":", "$", "src3", ",", "RC", ":", "$", "src4", ")", ",", "!", "if", "(", "PredNot", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "#", "!", "if", "(", "isPredNew", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "#", "mnemonic", "#", "<STR_LIT>", "#", "!", "if", "(", "isH", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "[", "]", ",", "<STR_LIT>", ",", "V2LDST_tc_st_SLOT01", ">", ",", "AddrModeRel", ",", "ImmRegRel", "{", "bits", "<", "<NUM_LIT>", ">", "src1", ";", "bits", "<", "<NUM_LIT>", ">", "src2", ";", "bits", "<", "<NUM_LIT>", ">", "src3", ";", "bits", "<", "<NUM_LIT>", ">", "src4", ";", "bits", "<", "<NUM_LIT>", ">", "offsetBits", ";", "let", "isPredicatedNew", "=", "isPredNew", ";", "let", "isPredicatedFalse", "=", "PredNot", ";", "string", "ImmOpStr", "=", "!", "cast", "<", "string", ">", "(", "ImmOp", ")", ";", "let", "opExtentBits", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "let", "offsetBits", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "src3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "src3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "src3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "src3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ")", ")", ")", ";", "let", "isNVStorable", "=", "!", "if", "(", "!", "eq", "(", "mnemonic", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "isH", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "PredNot", ";" ]

GCC

ia64

CPP

program_repair

CPU

622,147

[ "<FIXS>", "tmp", "=", "(", "size", "+", "gr_size", "+", "fr_pad_size", "+", "fr_size", "+", "pr_size", "+", "br_size", "+", "ar_sizecurrent_function_outgoing_args_size", "+", "<NUM_LIT>", ")", ";", "<FIXE>" ]

[ "pretend_pad_size", "=", "current_function_pretend_args_size", "%", "<NUM_LIT>", ";", "<BUGS>", "tmp", "=", "(", "size", "+", "gr_size", "+", "fr_pad_size", "+", "fr_size", "+", "pr_size", "+", "br_size", "<BUGE>", "tmp", "+=", "(", "current_function_pretend_args_size", "?", "current_function_pretend_args_size", "-", "<NUM_LIT>" ]

LLVM

ARM64

TD

next_suggestion

CPU

622,148

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "base", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "L", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

622,149

[ "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";" ]

[ "static", "uint64_t", "extractBitsForFixup", "(", "MCFixupKind", "Kind", ",", "uint64_t", "Value", ")", "{", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "Value", ";", "switch", "(", "unsigned", "(", "Kind", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", "Unknown fixup kind!", "<STR_LIT>", ")", ";", "}", "namespace", "{", "class", "SystemZMCAsmBackend", ":", "public", "MCAsmBackend", "{", "uint8_t", "OSABI", ";", "public", ":", "SystemZMCAsmBackend", "(", "uint8_t", "osABI", ")", ":", "OSABI", "(", "osABI", ")", "{", "}", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", ";", "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ",", "MCContext", "&", "Ctx", ")", "const", "override", ";", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "return", "false", ";", "}", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "Fragment", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";", "}", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "llvm_unreachable", "(", "<STR_LIT>", "SystemZ does do not have assembler relaxation", "<STR_LIT>", ")", ";", "}", "bool", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "override", ";", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{", "return", "createSystemZObjectWriter", "(", "OS", ",", "OSABI", ")", ";", "}", "}", ";", "}", "const", "MCFixupKindInfo", "&", "SystemZMCAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", "FK_390_PC12DBL", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", "FK_390_PC16DBL", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", "FK_390_PC24DBL", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", "FK_390_PC32DBL", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", "FK_390_TLS_CALL", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", "Invalid kind!", "<STR_LIT>", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";", "}", "void", "SystemZMCAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ",", "MCContext", "&", "Ctx", ")", "const", "{", "MCFixupKind", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

622,150

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_28", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_16", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_12", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_5" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,151

[ "let", "cofRelax2", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,152

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

LLVM

GBZ80

CPP

stmt_completion

MPU

622,153

[ ",", "dl", ")", ";" ]

[ "ISD", "::", "CondCode", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "TargetCC", "=", "DAG", ".", "getTargetConstant", "(", "CC", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "SDValue", "TrueV", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "SDValue", "FalseV", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "MVT", "::", "i8", ")", "{", "SDValue", "Cmp", "=", "geti8CC", "(", "LHS", ",", "RHS", ",", "CC", ",", "TargetCC", ",", "DAG" ]

GCC

i386

CPP

program_repair

CPU

622,154

[ "<FIXS>", "gcc_assert", "(", "GET_MODE", "(", "dest", ")", "==", "QImode", ")", ";", "<FIXE>" ]

[ "&&", "!", "TARGET_64BIT", ")", "return", "<NUM_LIT>", ";", "<BUGS>", "if", "(", "GET_MODE", "(", "dest", ")", "!=", "QImode", ")", "abort", "(", ")", ";", "<BUGE>", "ret", "=", "ix86_expand_compare", "(", "code", ",", "&", "second_test", ",", "&", "bypass_test", ")", ";", "PUT_MODE", "(", "ret", ",", "QImode", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

622,155

[ "if", "(", "ValVT", "==", "MVT", "::", "x86mmx", ")", "{" ]

[ "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", ";", "RetOps", ".", "push_back", "(", "Chain", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getTargetConstant", "(", "FuncInfo", "->", "getBytesToPopOnReturn", "(", ")", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "OutsIndex", "=", "<NUM_LIT>", ",", "E", "=", "RVLocs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "OutsIndex", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "I", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "Can only return in registers!", "<STR_LIT>", ")", ";", "if", "(", "ShouldDisableCalleeSavedRegister", ")", "MF", ".", "getRegInfo", "(", ")", ".", "disableCalleeSavedRegister", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "SDValue", "ValToCopy", "=", "OutVals", "[", "OutsIndex", "]", ";", "EVT", "ValVT", "=", "ValToCopy", ".", "getValueType", "(", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "AExt", ")", "{", "if", "(", "ValVT", ".", "isVector", "(", ")", "&&", "ValVT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i1", ")", "ValToCopy", "=", "lowerMasksToReg", "(", "ValToCopy", ",", "VA", ".", "getLocVT", "(", ")", ",", "dl", ",", "DAG", ")", ";", "else", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "}", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "BCvt", ")", "ValToCopy", "=", "DAG", ".", "getBitcast", "(", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "assert", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "FPExt", "&&", "<STR_LIT>", "Unexpected FP-extend for return value.", "<STR_LIT>", ")", ";", "if", "(", "(", "ValVT", "==", "MVT", "::", "f32", "||", "ValVT", "==", "MVT", "::", "f64", "||", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "XMM0", "||", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "XMM1", ")", "&&", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "!", "Subtarget", ".", "hasSSE1", "(", ")", ")", ")", "{", "errorUnsupported", "(", "DAG", ",", "dl", ",", "<STR_LIT>", "SSE register return with SSE disabled", "<STR_LIT>", ")", ";", "VA", ".", "convertToReg", "(", "X86", "::", "FP0", ")", ";", "}", "else", "if", "(", "ValVT", "==", "MVT", "::", "f64", "&&", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "!", "Subtarget", ".", "hasSSE2", "(", ")", ")", ")", "{", "errorUnsupported", "(", "DAG", ",", "dl", ",", "<STR_LIT>", "SSE2 register return with SSE2 disabled", "<STR_LIT>", ")", ";", "VA", ".", "convertToReg", "(", "X86", "::", "FP0", ")", ";", "}", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "FP0", "||", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "FP1", ")", "{", "if", "(", "isScalarFPTypeInSSEReg", "(", "VA", ".", "getValVT", "(", ")", ")", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_EXTEND", ",", "dl", ",", "MVT", "::", "f80", ",", "ValToCopy", ")", ";", "RetOps", ".", "push_back", "(", "ValToCopy", ")", ";", "continue", ";", "}", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "{" ]

LLVM

PowerPC

TD

next_suggestion

CPU

622,156

[ "let", "OperandType", "=", "<STR_LIT>", ";" ]

[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "PPCImmZeroAsmOperand", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

LLVM

X86

TD

program_repair

CPU

622,157

[ "<FIXS>", "def", ":", "InstRW", "[", "SKXWriteResGroup5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "SKXWriteResGroup5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]

[ "def", ":", "InstRW", "[", "SKXWriteResGroup5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGS>", "def", ":", "InstRW", "[", "SKXWriteResGroup5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", ":", "InstRW", "[", "SKXWriteResGroup5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGS>", "def", ":", "InstRW", "[", "SKXWriteResGroup5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", ":", "InstRW", "[", "SKXWriteResGroup5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";" ]

GCC

i386

CPP

next_suggestion

CPU

622,158

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_cvtt_roundph_epi16", "(", "_", "_", "m512i", "_", "_", "A", ",", "_", "_", "mmask32", "_", "_", "B", ",", "_", "_", "m512h", "_", "_", "C", ",", "int", "_", "_", "D", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_vcvttph2w512_mask_round", "(", "_", "_", "C", ",", "(", "_", "_", "v32hi", ")", "_", "_", "A", ",", "_", "_", "B", ",", "_", "_", "D", ")", ";" ]

GCC

pa

MD

stmt_completion

CPU

622,159

[ ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "]" ]

[ "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "and", "(", "const_int", "<NUM_LIT>", ")", "(", "eq", "(", "const_int", "<NUM_LIT>", ")", "(", "pc" ]

GCC

powerpcspe

CPP

code_generation

CPU

622,160

[ "bool", "toc_hasher", "::", "equal", "(", "toc_hash_struct", "*", "h1", ",", "toc_hash_struct", "*", "h2", ")", "{", "rtx", "r1", "=", "h1", "->", "key", ";", "rtx", "r2", "=", "h2", "->", "key", ";", "if", "(", "h1", "->", "key_mode", "!=", "h2", "->", "key_mode", ")", "return", "<NUM_LIT>", ";", "return", "rtx_equal_p", "(", "r1", ",", "r2", ")", ";", "}" ]

[ "Compare", "H1", "and", "H2", "for", "equivalence", "." ]

GCC

sparc

CPP

next_suggestion

CPU

622,161

[ "return", "word_mode", ";" ]

[ "return", "V4HImode", ";", "case", "E_QImode", ":", "return", "V8QImode", ";", "default", ":", ";", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,162

[ "}" ]

[ "def", "J2_jumprnzpt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "b13_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_d9d43ecb", ",", "TypeCR", ">", ",", "Enc_0fa531", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

622,163

[ "Dt", ",", "<STR_LIT>", ")", ",", "v2i64", ",", "ShOp", ">", ";" ]

[ "def", "v2i64", ":", "N2VQShAdd", "<", "op24", ",", "op23", ",", "op11_8", ",", "<NUM_LIT>", ",", "op4", ",", "shr_imm64", ",", "OpcodeStr", ",", "!", "strconcat", "(" ]

GCC

pdp11

MD

next_suggestion

MPU

622,164

[ "<STR_LIT>", ")" ]

[ "[", "(", "unspec_volatile", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPECV_SETI", ")", "]", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,165

[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

LLVM

PowerPC

CPP

program_repair

CPU

622,166

[ "<FIXS>", "case", "PPC", "::", "ANDIo", ":", "NewOpcode", "=", "PPC", "::", "ANDI8o", ";", "break", ";", "case", "PPC", "::", "ANDISo", ":", "NewOpcode", "=", "PPC", "::", "ANDIS8o", ";", "break", ";", "<FIXE>" ]

[ "case", "PPC", "::", "ORI", ":", "NewOpcode", "=", "PPC", "::", "ORI8", ";", "break", ";", "case", "PPC", "::", "ORIS", ":", "NewOpcode", "=", "PPC", "::", "ORIS8", ";", "break", ";", "case", "PPC", "::", "AND", ":", "NewOpcode", "=", "PPC", "::", "AND8", ";", "break", ";", "<BUGS>", "case", "PPC", "::", "ANDIo", ":", "NewOpcode", "=", "PPC", "::", "ANDIo8", ";", "break", ";", "case", "PPC", "::", "ANDISo", ":", "NewOpcode", "=", "PPC", "::", "ANDISo8", ";", "break", ";", "<BUGE>", "}" ]

LLVM

Mips

CPP

stmt_completion

CPU

622,167

[ "Slot", ",", "<NUM_LIT>", ")", ")", ";" ]

[ "ReverseIter", "Filler", ";", "RegDU", ".", "init", "(", "*", "Slot", ")", ";", "if", "(", "!", "searchRange", "(", "MBB", ",", "ReverseIter", "(", "Slot", ")", ",", "MBB", ".", "rend", "(", ")", ",", "RegDU", ",", "MemDU", ",", "Slot", ",", "Filler", ")", ")", "return", "false", ";", "MBB", ".", "splice", "(", "std", "::", "next", "(", "Slot", ")", ",", "&", "MBB", ",", "std", "::", "next", "(", "Filler", ")", ".", "base", "(", ")", ")", ";", "MIBundleBuilder", "(", "MBB", ",", "Slot", ",", "std", "::", "next", "(" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,168

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rtt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rtt32", ";" ]

GCC

sh

MD

program_repair

CPU

622,169

[ "<FIXS>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SF", "(", "mult", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

LLVM

MMIX

TD

stmt_completion

CPU

622,170

[ "mh_imm", ":", "$", "yz", ")", ">", ";" ]

[ "def", "ANDMH", ":", "Wyde2op", "<", "<NUM_LIT>", ",", "<STR_LIT>", ",", "(", "ins" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

622,171

[ ";" ]

[ "void", "WebAssemblyPassConfig", "::", "addOptimizedRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "assert", "(", "!", "RegAllocPass", "&&", "<STR_LIT>", "WebAssembly uses no regalloc!", "<STR_LIT>", ")", ";", "addRegAllocPasses", "(", "true", ")" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

622,172

[ "}" ]

[ "if", "(", "Use", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "ADD", ")", "return", "SDValue", "(", ")", ";", "++", "NumUsers", ";", "if", "(", "NumUsers", ">=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "}", "}", "SDValue", "MulLHS", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "MulRHS", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "AddRHS", "=", "RHS", ";", "bool", "MulLHSUnsigned32", "=", "numBitsUnsigned", "(", "MulLHS", ",", "DAG", ")", "<=", "<NUM_LIT>", ";", "bool", "MulRHSUnsigned32", "=", "numBitsUnsigned", "(", "MulRHS", ",", "DAG", ")", "<=", "<NUM_LIT>", ";", "bool", "MulSignedLo", "=", "false", ";", "if", "(", "!", "MulLHSUnsigned32", "||", "!", "MulRHSUnsigned32", ")", "{", "MulSignedLo", "=", "numBitsSigned", "(", "MulLHS", ",", "DAG", ")", "<=", "<NUM_LIT>", "&&", "numBitsSigned", "(", "MulRHS", ",", "DAG", ")", "<=", "<NUM_LIT>", ";", "}", "if", "(", "VT", "!=", "MVT", "::", "i64", ")", "{", "MulLHS", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "SL", ",", "MVT", "::", "i64", ",", "MulLHS", ")", ";", "MulRHS", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "SL", ",", "MVT", "::", "i64", ",", "MulRHS", ")", ";", "AddRHS", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "SL", ",", "MVT", "::", "i64", ",", "AddRHS", ")", ";", "}", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "MVT", "::", "i32", ")", ";", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "MVT", "::", "i32", ")", ";", "auto", "MulLHSLo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "SL", ",", "MVT", "::", "i32", ",", "MulLHS", ")", ";", "auto", "MulRHSLo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "SL", ",", "MVT", "::", "i32", ",", "MulRHS", ")", ";", "SDValue", "Accum", "=", "getMad64_32", "(", "DAG", ",", "SL", ",", "MVT", "::", "i64", ",", "MulLHSLo", ",", "MulRHSLo", ",", "AddRHS", ",", "MulSignedLo", ")", ";", "if", "(", "!", "MulSignedLo", "&&", "(", "!", "MulLHSUnsigned32", "||", "!", "MulRHSUnsigned32", ")", ")", "{", "auto", "AccumLo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "SL", ",", "MVT", "::", "i32", ",", "Accum", ",", "Zero", ")", ";", "auto", "AccumHi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "SL", ",", "MVT", "::", "i32", ",", "Accum", ",", "One", ")", ";", "if", "(", "!", "MulLHSUnsigned32", ")", "{", "auto", "MulLHSHi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "SL", ",", "MVT", "::", "i32", ",", "MulLHS", ",", "One", ")", ";", "SDValue", "MulHi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "MUL", ",", "SL", ",", "MVT", "::", "i32", ",", "MulLHSHi", ",", "MulRHSLo", ")", ";", "AccumHi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "SL", ",", "MVT", "::", "i32", ",", "MulHi", ",", "AccumHi", ")", ";", "}", "if", "(", "!", "MulRHSUnsigned32", ")", "{", "auto", "MulRHSHi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "SL", ",", "MVT", "::", "i32", ",", "MulRHS", ",", "One", ")", ";", "SDValue", "MulHi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "MUL", ",", "SL", ",", "MVT", "::", "i32", ",", "MulLHSLo", ",", "MulRHSHi", ")", ";", "AccumHi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "SL", ",", "MVT", "::", "i32", ",", "MulHi", ",", "AccumHi", ")", ";" ]

GCC

loongarch

CPP

stmt_completion

CPU

622,173

[ "<NUM_LIT>", ",", "(", "v4u32", ")", "_", "<NUM_LIT>", ")", ";" ]

[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_lsx_vmax_wu", "(", "(", "v4u32", ")", "_" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

622,174

[ "}" ]

[ "let", "ParserMatchClass", "=", "X2AsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "i8imm", ":", "$", "x2", ")", ";" ]

GCC

i386

CPP

next_suggestion

CPU

622,175

[ "_", "_", "u", ".", "_", "_", "a", "[", "<NUM_LIT>", "]", "=", "_", "_", "A", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m512h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_castph128_ph512", "(", "_", "_", "m128h", "_", "_", "A", ")", "{", "union", "{", "_", "_", "m128h", "_", "_", "a", "[", "<NUM_LIT>", "]", ";", "_", "_", "m512h", "_", "_", "v", ";", "}", "_", "_", "u", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,176

[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

622,177

[ "&&", "IsSext", "(", "RHS", ")", ";" ]

[ "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "||", "VT", ".", "getVectorElementType", "(", ")", "!=", "MVT", "::", "i16", ")", "return", "SDValue", "(", ")", ";", "EVT", "InVT", "=", "Src", ".", "getValueType", "(", ")", ";", "if", "(", "InVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "APInt", "ShiftAmt", ";", "if", "(", "!", "ISD", "::", "isConstantSplatVector", "(", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "ShiftAmt", ")", "||", "ShiftAmt", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LHS", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "IsSext", "=", "[", "&", "DAG", "]", "(", "SDValue", "V", ")", "{", "return", "DAG", ".", "ComputeMaxSignificantBits", "(", "V", ")", "<=", "<NUM_LIT>", ";", "}", ";", "auto", "IsZext", "=", "[", "&", "DAG", "]", "(", "SDValue", "V", ")", "{", "return", "DAG", ".", "computeKnownBits", "(", "V", ")", ".", "countMaxActiveBits", "(", ")", "<=", "<NUM_LIT>", ";", "}", ";", "bool", "IsSigned", "=", "IsSext", "(", "LHS", ")" ]

GCC

aarch64

CPP

next_suggestion

CPU

622,178

[ "else", "if", "(", "aarch64_sve_mode_p", "(", "mode", ")", ")", "emit_insn", "(", "gen_rtx_SET", "(", "reg", ",", "mem", ")", ")", ";" ]

[ "machine_mode", "mode", "=", "aarch64_reg_save_mode", "(", "regno", ")", ";", "reg", "=", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "offset", "=", "start_offset", "+", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", ";", "rtx", "base_rtx", "=", "stack_pointer_rtx", ";", "if", "(", "mode", "==", "VNx2DImode", "&&", "BYTES_BIG_ENDIAN", ")", "aarch64_adjust_sve_callee_save_base", "(", "mode", ",", "base_rtx", ",", "anchor_reg", ",", "offset", ",", "ptrue", ")", ";", "mem", "=", "gen_frame_mem", "(", "mode", ",", "plus_constant", "(", "Pmode", ",", "base_rtx", ",", "offset", ")", ")", ";", "if", "(", "!", "aarch64_sve_mode_p", "(", "mode", ")", "&&", "(", "regno2", "=", "aarch64_next_callee_save", "(", "regno", "+", "<NUM_LIT>", ",", "limit", ")", ")", "<=", "limit", "&&", "!", "cfun", "->", "machine", "->", "reg_is_wrapped_separately", "[", "regno2", "]", "&&", "known_eq", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno2", "]", "-", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", ")", ")", "{", "rtx", "reg2", "=", "gen_rtx_REG", "(", "mode", ",", "regno2", ")", ";", "rtx", "mem2", ";", "offset", "+=", "GET_MODE_SIZE", "(", "mode", ")", ";", "mem2", "=", "gen_frame_mem", "(", "mode", ",", "plus_constant", "(", "Pmode", ",", "base_rtx", ",", "offset", ")", ")", ";", "emit_insn", "(", "aarch64_gen_load_pair", "(", "mode", ",", "reg", ",", "mem", ",", "reg2", ",", "mem2", ")", ")", ";", "*", "cfi_ops", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg2", ",", "*", "cfi_ops", ")", ";", "regno", "=", "regno2", ";", "}", "else", "if", "(", "mode", "==", "VNx2DImode", "&&", "BYTES_BIG_ENDIAN", ")", "emit_insn", "(", "gen_aarch64_pred_mov", "(", "mode", ",", "reg", ",", "ptrue", ",", "mem", ")", ")", ";" ]

LLVM

X86

CPP

code_generation

CPU

622,179

[ "bool", "X86TargetLowering", "::", "shouldReduceLoadWidth", "(", "SDNode", "*", "Load", ",", "ISD", "::", "LoadExtType", "ExtTy", ",", "EVT", "NewVT", ")", "const", "{", "assert", "(", "cast", "<", "LoadSDNode", ">", "(", "Load", ")", "->", "isSimple", "(", ")", "&&", "<STR_LIT>", "illegal to narrow", "<STR_LIT>", ")", ";", "SDValue", "BasePtr", "=", "cast", "<", "LoadSDNode", ">", "(", "Load", ")", "->", "getBasePtr", "(", ")", ";", "if", "(", "BasePtr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "if", "(", "const", "auto", "*", "GA", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "BasePtr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "GA", "->", "getTargetFlags", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ";", "EVT", "VT", "=", "Load", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "VT", ".", "is256BitVector", "(", ")", "||", "VT", ".", "is512BitVector", "(", ")", ")", "&&", "!", "Load", "->", "hasOneUse", "(", ")", ")", "{", "for", "(", "auto", "UI", "=", "Load", "->", "use_begin", "(", ")", ",", "UE", "=", "Load", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "if", "(", "UI", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "EXTRACT_SUBVECTOR", "||", "!", "UI", "->", "hasOneUse", "(", ")", "||", "UI", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "STORE", ")", "return", "true", ";", "}", "return", "false", ";", "}", "return", "true", ";", "}" ]

[ "Return", "true", "if", "we", "believe", "it", "is", "correct", "and", "profitable", "to", "reduce", "the", "load", "node", "to", "a", "smaller", "type", "." ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

622,180

[ "if", "(", "OperandType", "==", "AMDGPU", "::", "OPERAND_REG_INLINE_C_V2FP16", "||", "OperandType", "==", "AMDGPU", "::", "OPERAND_REG_INLINE_AC_V2FP16", "||", "OperandType", "==", "AMDGPU", "::", "OPERAND_REG_IMM_V2FP16", ")", "return", "AMDGPU", "::", "isInlinableLiteralV216", "(", "Val", ",", "hasInv2PiInlineImm", "(", ")", ")", ";" ]

[ "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "isInlinableLiteral32", "(", "Val", ",", "hasInv2PiInlineImm", "(", ")", ")", ";", "case", "<NUM_LIT>", ":", "{", "const", "unsigned", "OperandType", "=", "Desc", ".", "OpInfo", "[", "OpIdx", "]", ".", "OperandType", ";", "if", "(", "OperandType", "==", "AMDGPU", "::", "OPERAND_REG_IMM_INT16", "||", "OperandType", "==", "AMDGPU", "::", "OPERAND_REG_INLINE_C_INT16", "||", "OperandType", "==", "AMDGPU", "::", "OPERAND_REG_INLINE_AC_INT16", ")", "return", "AMDGPU", "::", "isInlinableIntLiteral", "(", "Val", ")", ";", "if", "(", "OperandType", "==", "AMDGPU", "::", "OPERAND_REG_INLINE_C_V2INT16", "||", "OperandType", "==", "AMDGPU", "::", "OPERAND_REG_INLINE_AC_V2INT16", "||", "OperandType", "==", "AMDGPU", "::", "OPERAND_REG_IMM_V2INT16", ")", "return", "AMDGPU", "::", "isInlinableIntLiteralV216", "(", "Val", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

622,181

[ "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";" ]

[ "if", "(", "!", "M", "->", "isMoveImmediate", "(", ")", "||", "!", "M", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "||", "(", "M", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "-", "<NUM_LIT>", "&&", "M", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", ")", "return", "Changed", ";", "MaskValue", "=", "M", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "ReadsSreg", "&&", "Op2", ".", "isKill", "(", ")", ")", "{", "A", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "MaskValue", ")", ";", "M", "->", "eraseFromParent", "(", ")", ";", "}", "}", "else", "if", "(", "Op2", ".", "isImm", "(", ")", ")", "{", "MaskValue", "=", "Op2", ".", "getImm", "(", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", "Op2 must be register or immediate", "<STR_LIT>", ")", ";", "}", "assert", "(", "MaskValue", "==", "<NUM_LIT>", "||", "MaskValue", "==", "-", "<NUM_LIT>", ")", ";", "if", "(", "A", "->", "getOpcode", "(", ")", "==", "AndN2", ")", "MaskValue", "=", "~", "MaskValue", ";", "if", "(", "!", "ReadsCond", "&&", "A", "->", "registerDefIsDead", "(", "AMDGPU", "::", "SCC", ")", ")", "{", "if", "(", "!", "MI", ".", "killsRegister", "(", "CondReg", ",", "TRI", ")", ")", "{", "if", "(", "MaskValue", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "*", "A", "->", "getParent", "(", ")", ",", "*", "A", ",", "A", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Mov", ")", ",", "CondReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "A", "->", "getParent", "(", ")", ",", "*", "A", ",", "A", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Mov", ")", ",", "CondReg", ")", ".", "addReg", "(", "ExecReg", ")", ";", "}", "}", "A", "->", "eraseFromParent", "(", ")", ";", "}", "bool", "IsVCCZ", "=", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_CBRANCH_VCCZ", ";", "if", "(", "SReg", "==", "ExecReg", ")", "{", "if", "(", "IsVCCZ", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "AMDGPU", "::", "S_BRANCH", ")", ")", ";", "}", "else", "if", "(", "IsVCCZ", "&&", "MaskValue", "==", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "*", "Parent", "=", "MI", ".", "getParent", "(", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "ToRemove", ";", "bool", "Found", "=", "false", ";", "for", "(", "MachineInstr", "&", "Term", ":", "Parent", "->", "terminators", "(", ")", ")", "{", "if", "(", "Found", ")", "{", "if", "(", "Term", ".", "isBranch", "(", ")", ")", "ToRemove", ".", "push_back", "(", "&", "Term", ")", ";", "}", "else", "{", "Found", "=", "Term", ".", "isIdenticalTo", "(", "MI", ")", ";", "}", "}", "assert", "(", "Found", "&&", "<STR_LIT>", "conditional branch is not terminator", "<STR_LIT>", ")", ";", "for", "(", "auto", "*", "BranchMI", ":", "ToRemove", ")", "{", "MachineOperand", "&", "Dst", "=", "BranchMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "Dst", ".", "isMBB", "(", ")", "&&", "<STR_LIT>", "destination is not basic block", "<STR_LIT>", ")", ";", "Parent", "->", "removeSuccessor", "(", "Dst", ".", "getMBB", "(", ")", ")", ";", "BranchMI", "->", "eraseFromParent", "(", ")", ";", "}", "if", "(", "MachineBasicBlock", "*", "Succ", "=", "Parent", "->", "getFallThrough", "(", ")", ")", "{", "Parent", "->", "removeSuccessor", "(", "Succ", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "AMDGPU", "::", "S_BRANCH", ")", ")", ";", "}", "else", "if", "(", "!", "IsVCCZ", "&&", "MaskValue", "==", "<NUM_LIT>", ")", "{" ]

LLVM

ARM

TD

next_suggestion

CPU

622,182

[ "}", "]", ",", "hi16", ">", ";" ]

[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "~", "(", "int", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "imm16_31", ":", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "int32_t", ")", "Imm", ">", "=", "<NUM_LIT>", "&", "&", "(", "int32_t", ")", "Imm", "<", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "sext_16_node", ":", "PatLeaf", "<", "(", "i32", "GPR", ":", "$", "a", ")", ",", "[", "{", "return", "CurDAG", "-", ">", "ComputeNumSignBits", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "hi16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "(", "uint32_t", ")", "N", "-", ">", "getZExtValue", "(", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "lo16AllZero", ":", "PatLeaf", "<", "(", "i32", "imm", ")", ",", "[", "{", "return", "(", "(", "(", "uint32_t", ")", "N", "-", ">", "getZExtValue", "(", ")", ")", "&", "<NUM_LIT>", ")", "=", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

622,183

[ "SDValue", "CvtSrc1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_EXTEND", ",", "SL", ",", "MVT", "::", "f32", ",", "Src1", ")", ";" ]

[ "if", "(", "SDValue", "FastLowered", "=", "lowerFastUnsafeFDIV", "(", "Op", ",", "DAG", ")", ")", "return", "FastLowered", ";", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "Src0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Src1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "CvtSrc0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_EXTEND", ",", "SL", ",", "MVT", "::", "f32", ",", "Src0", ")", ";" ]

GCC

v850

MD

next_suggestion

MPU

622,184

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "xor", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

GCC

aarch64

MD

stmt_completion

CPU

622,185

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "match_code" ]

LLVM

AArch64

CPP

next_suggestion

CPU

622,186

[ "SDValue", "Hi", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

[ "SDLoc", "DL", "(", "Op", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "&&", "!", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "{", "const", "unsigned", "char", "MO_NC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "|", "MO_NC", ")", ",", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "|", "MO_NC", ")", ",", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "|", "MO_NC", ")", ")", ";", "}", "else", "{" ]

GCC

stormy16

MD

stmt_completion

CPU

622,187

[ "]", ")" ]

[ "(", "define_asm_attributes", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

M680x0

CPP

stmt_completion

MPU

622,188

[ "::", "SUB32rr", ";" ]

[ "static", "unsigned", "getSUBrrOpcode", "(", ")", "{", "return", "M680x0" ]

GCC

c6x

MD

next_suggestion

VLIW

622,189

[ "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "trunc_int_for_mode", "(", "val", ",", "HImode", ")", ")" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ior", ":", "SI", "(", "and", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "ashift", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", "{", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

622,190

[ "<NUM_LIT>", ";" ]

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=" ]

GCC

m68k

CPP

code_generation

MPU

622,191

[ "static", "poly_int64", "m68k_return_pops_args", "(", "tree", "fundecl", ",", "tree", "funtype", ",", "poly_int64", "size", ")", "{", "return", "(", "(", "TARGET_RTD", "&&", "(", "!", "fundecl", "||", "TREE_CODE", "(", "fundecl", ")", "!=", "IDENTIFIER_NODE", ")", "&&", "(", "!", "stdarg_p", "(", "funtype", ")", ")", ")", "?", "(", "HOST_WIDE_INT", ")", "size", ":", "<NUM_LIT>", ")", ";", "}" ]

[ "On", "the", "68000", ",", "the", "RTS", "insn", "can", "not", "pop", "anything", ".", "On", "the", "68010", ",", "the", "RTD", "insn", "may", "be", "used", "to", "pop", "them", "if", "the", "number", "of", "args", "is", "fixed", ",", "but", "if", "the", "number", "is", "variable", "then", "the", "caller", "must", "pop", "them", "all", ".", "RTD", "ca", "n't", "be", "used", "for", "library", "calls", "now", "because", "the", "library", "is", "compiled", "with", "the", "Unix", "compiler", ".", "Use", "of", "RTD", "is", "a", "selectable", "option", ",", "since", "it", "is", "incompatible", "with", "standard", "Unix", "calling", "sequences", ".", "If", "the", "option", "is", "not", "selected", ",", "the", "caller", "must", "always", "pop", "the", "args", "." ]

GCC

arm

MD

stmt_completion

CPU

622,192

[ "<STR_LIT>", ")" ]

[ "(", "plus", ":", "DI", "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "zero_extend", ":", "DI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

GCC

aarch64

CPP

stmt_completion

CPU

622,193

[ "_", "_", "b", ")", ";" ]

[ "return", "_", "_", "aarch64_vdupq_laneq_s16", "(", "_", "_", "a", "," ]

LLVM

ARM64

TD

stmt_completion

CPU

622,194

[ "AssemblerPredicate", "<", "<STR_LIT>", ",", "<STR_LIT>", ">", ";" ]

[ "def", "HasFPARMv8", ":", "Predicate", "<", "<STR_LIT>", ">", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,195

[ "}" ]

[ "def", "A2_vmaxh", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

GCC

arm

MD

stmt_completion

CPU

622,196

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr" ]

LLVM

X86

CPP

stmt_completion

CPU

622,197

[ "i", ")", "{" ]

[ "if", "(", "getRelaxedOpcodeArith", "(", "Inst", ".", "getOpcode", "(", ")", ")", "==", "Inst", ".", "getOpcode", "(", ")", ")", "return", "false", ";", "bool", "hasExp", "=", "false", ";", "bool", "hasRIP", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Inst", ".", "getNumOperands", "(", ")", ";", "++" ]

LLVM

ARM64

TD

next_suggestion

CPU

622,198

[ "}" ]

[ "def", "Xrx", ":", "BaseAddSubEReg", "<", "isSub", ",", "<NUM_LIT>", ",", "GPR64sp", ",", "GPR64sp", ",", "arith_extended_reg32to64", "<", "i64", ">", ",", "mnemonic", ",", "OpNode", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

622,199

[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";" ]

[ "class", "BaseFPCondSelect", "<", "RegisterClass", "regtype", ",", "ValueType", "vt", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ",", "regtype", ":", "$", "Rm", ",", "ccode", ":", "$", "cond", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "regtype", ":", "$", "Rd", ",", "(", "AArch64csel", "(", "vt", "regtype", ":", "$", "Rn", ")", ",", "regtype", ":", "$", "Rm", ",", "(", "i32", "imm", ":", "$", "cond", ")", ",", "NZCV", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteF", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";" ]