docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	AArch64	TD	stmt_completion	CPU	621,300	[ "=", "pattern", ";" ]	[ "class", "EncodedI", "<", "string", "cstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "AArch64Inst", "<", "NormalFrm", ",", "cstr", ">", "{", "let", "Pattern" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	621,301	[ "}" ]	[ "unsigned", "ScratchRsrcReg", "=", "getReservedPrivateSegmentBufferReg", "(", "ST", ",", "TII", ",", "TRI", ",", "MFI", ",", "MF", ")", ";", "unsigned", "ScratchWaveOffsetReg", ";", "bool", "FPAdjusted", ";", "std", "::", "tie", "(", "ScratchWaveOffsetReg", ",", "FPAdjusted", ")", "=", "getReservedPrivateSegmentWaveByteOffsetReg", "(", "ST", ",", "TII", ",", "TRI", ",", "MFI", ",", "MF", ")", ";", "Register", "PreloadedScratchWaveOffsetReg", "=", "MFI", "->", "getPreloadedReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "unsigned", "PreloadedPrivateBufferReg", "=", "AMDGPU", "::", "NoRegister", ";", "if", "(", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", ")", "{", "PreloadedPrivateBufferReg", "=", "MFI", "->", "getPreloadedReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "bool", "OffsetRegUsed", "=", "ScratchWaveOffsetReg", "!=", "AMDGPU", "::", "NoRegister", "&&", "MRI", ".", "isPhysRegUsed", "(", "ScratchWaveOffsetReg", ")", ";", "bool", "ResourceRegUsed", "=", "ScratchRsrcReg", "!=", "AMDGPU", "::", "NoRegister", "&&", "MRI", ".", "isPhysRegUsed", "(", "ScratchRsrcReg", ")", ";", "if", "(", "PreloadedScratchWaveOffsetReg", "==", "AMDGPU", "::", "NoRegister", ")", "return", ";", "MRI", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "if", "(", "ResourceRegUsed", "&&", "PreloadedPrivateBufferReg", "!=", "AMDGPU", "::", "NoRegister", ")", "{", "assert", "(", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", "\|\|", "ST", ".", "isMesaGfxShader", "(", "F", ")", ")", ";", "MRI", ".", "addLiveIn", "(", "PreloadedPrivateBufferReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedPrivateBufferReg", ")", ";", "}", "for", "(", "MachineBasicBlock", "&", "OtherBB", ":", "MF", ")", "{", "if", "(", "&", "OtherBB", "==", "&", "MBB", ")", "continue", ";", "if", "(", "OffsetRegUsed", "\|\|", "FPAdjusted", ")", "OtherBB", ".", "addLiveIn", "(", "ScratchWaveOffsetReg", ")", ";", "if", "(", "ResourceRegUsed", ")", "OtherBB", ".", "addLiveIn", "(", "ScratchRsrcReg", ")", ";", "}", "DebugLoc", "DL", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "bool", "CopyBuffer", "=", "ResourceRegUsed", "&&", "PreloadedPrivateBufferReg", "!=", "AMDGPU", "::", "NoRegister", "&&", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", "&&", "ScratchRsrcReg", "!=", "PreloadedPrivateBufferReg", ";", "bool", "CopyBufferFirst", "=", "TRI", "->", "isSubRegisterEq", "(", "PreloadedPrivateBufferReg", ",", "ScratchWaveOffsetReg", ")", ";", "if", "(", "CopyBuffer", "&&", "CopyBufferFirst", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "PreloadedPrivateBufferReg", ",", "RegState", "::", "Kill", ")", ";", "}", "unsigned", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "assert", "(", "SPReg", "!=", "AMDGPU", "::", "SP_REG", ")", ";", "const", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", "\|\|", "OffsetRegUsed", ")", "{", "assert", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "ScratchWaveOffsetReg", ")", ".", "addReg", "(", "PreloadedScratchWaveOffsetReg", ",", "HasFP", "?", "RegState", "::", "Kill", ":", "<NUM_LIT>", ")", ";", "}", "if", "(", "CopyBuffer", "&&", "!", "CopyBufferFirst", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "PreloadedPrivateBufferReg", ",", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "ResourceRegUsed", ")", "{", "emitEntryFunctionScratchSetup", "(", "ST", ",", "MF", ",", "MBB", ",", "MFI", ",", "I", ",", "PreloadedPrivateBufferReg", ",", "ScratchRsrcReg", ")", ";", "}", "if", "(", "HasFP", ")", "{", "DebugLoc", "DL", ";", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int64_t", "StackSize", "=", "FrameInfo", ".", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "SPReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_ADD_U32", ")", ",", "SPReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ".", "addImm", "(", "StackSize", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ";" ]
GCC	s390	MD	stmt_completion	MPU	621,302	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM	SPIRV	CPP	stmt_completion	Virtual ISA	621,303	[ ",", "MIRBuilder", ",", "I32Ty", ")", ";" ]	[ "auto", "ptr", "=", "OrigArgs", "[", "<NUM_LIT>", "]", ";", "auto", "scSem", "=", "getMemSemanticsForStorageClass", "(", "GR", "->", "getPointerStorageClass", "(", "ptr", ")", ")", ";", "Register", "memSemReg", ";", "auto", "memSem", "=", "MemorySemantics", "::", "SequentiallyConsistent", "\|", "scSem", ";", "if", "(", "!", "memSemReg", ".", "isValid", "(", ")", ")", "memSemReg", "=", "GR", "->", "buildConstantInt", "(", "memSem" ]
GCC	i386	CPP	stmt_completion	CPU	621,304	[ "mm512_setzero_si512", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_cvttpd_epu64", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m512d", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_cvttpd2uqq512_mask", "(", "(", "_", "_", "v8df", ")", "_", "_", "A", ",", "(", "_", "_", "v8di", ")", "_" ]
GCC	c6x	CPP	stmt_completion	VLIW	621,305	[ ")", ";" ]	[ "return", "get_hard_reg_initial_val", "(", "Pmode", ",", "RETURN_ADDR_REGNO" ]
GCC	nds32	MD	stmt_completion	CPU	621,306	[ "(", "match_test", "<STR_LIT>", ")" ]	[ "(", "if_then_else", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")", "(", "const_string", "<STR_LIT>", ")", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_test", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_test", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_test", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_test", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_test", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_test", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else" ]
GCC	avr	MD	next_suggestion	MPU	621,307	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	621,308	[ ">", "Uses", ";" ]	[ "std", "::", "map", "<", "MachineInstr", "", ",", "SmallPtrSet", "<", "MachineInstr", "", ",", "<NUM_LIT>", ">>", "ITBlocks", ";", "for", "(", "auto", "", "MBB", ":", "BasicBlocks", ")", "{", "for", "(", "auto", "&", "IT", ":", "", "MBB", ")", "{", "if", "(", "IT", ".", "getOpcode", "(", ")", "!=", "ARM", "::", "t2IT", ")", "continue", ";", "RDA", ".", "getReachingLocalUses", "(", "&", "IT", ",", "MCRegister", "::", "from", "(", "ARM", "::", "ITSTATE", ")", ",", "ITBlocks", "[", "&", "IT", "]", ")", ";", "}", "}", "SmallPtrSet", "<", "MachineInstr", "", ",", "<NUM_LIT>", ">", "ModifiedITs", ";", "SmallPtrSet", "<", "MachineInstr", "", ",", "<NUM_LIT>", ">", "RemoveITs", ";", "for", "(", "auto", "", "Dead", ":", "Killed", ")", "{", "if", "(", "MachineOperand", "", "MO", "=", "Dead", "->", "findRegisterUseOperand", "(", "ARM", "::", "ITSTATE", ")", ")", "{", "MachineInstr", "", "IT", "=", "RDA", ".", "getMIOperand", "(", "Dead", ",", "", "MO", ")", ";", "RemoveITs", ".", "insert", "(", "IT", ")", ";", "auto", "&", "CurrentBlock", "=", "ITBlocks", "[", "IT", "]", ";", "CurrentBlock", ".", "erase", "(", "Dead", ")", ";", "if", "(", "CurrentBlock", ".", "empty", "(", ")", ")", "ModifiedITs", ".", "erase", "(", "IT", ")", ";", "else", "ModifiedITs", ".", "insert", "(", "IT", ")", ";", "}", "}", "if", "(", "!", "ModifiedITs", ".", "empty", "(", ")", ")", "return", "false", ";", "Killed", ".", "insert", "(", "RemoveITs", ".", "begin", "(", ")", ",", "RemoveITs", ".", "end", "(", ")", ")", ";", "return", "true", ";", "}", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>" ]
LLVM	ARM	TD	next_suggestion	CPU	621,309	[ "}" ]	[ "def", "VBICiv4i32", ":", "N1ModImm", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "{", "<NUM_LIT>", ",", "?", ",", "?", ",", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "QPR", ":", "$", "Vd", ")", ",", "(", "ins", "nImmSplatI32", ":", "$", "SIMM", ",", "QPR", ":", "$", "src", ")", ",", "IIC_VMOVImm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "QPR", ":", "$", "Vd", ",", "(", "v4i32", "(", "NEONvbicImm", "QPR", ":", "$", "src", ",", "timm", ":", "$", "SIMM", ")", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SIMM", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	rs6000	MD	program_repair	CPU	621,310	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "neg", ":", "SF", "(", "plus", ":", "SF", "(", "mult", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
GCC	i386	MD	stmt_completion	CPU	621,311	[ ")", "]", ")" ]	[ "(", "mult", ":", "SWI248", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SWI248", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SWI248", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SWI248", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	621,312	[ "Register", "Interm", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_32RegClass", ")", ";" ]	[ "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "Inst", ";", "const", "DebugLoc", "&", "DL", "=", "Inst", ".", "getDebugLoc", "(", ")", ";", "MachineOperand", "&", "Dest", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src0", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src1", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Register", "NewDest", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_32RegClass", ")", ";" ]
GCC	cris	CPP	code_generation	MPU	621,313	[ "static", "int", "cris_address_cost", "(", "rtx", "x", ")", "{", "if", "(", "BASE_OR_AUTOINCR_P", "(", "x", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "MEM", ")", "return", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "if", "(", "CONSTANT_P", "(", "x", ")", ")", "return", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", ")", "{", "rtx", "tem1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "tem2", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "GET_CODE", "(", "tem1", ")", "==", "MULT", "&&", "BIAP_INDEX_P", "(", "tem1", ")", ")", "\|\|", "REG_P", "(", "tem1", ")", ")", "return", "<NUM_LIT>", "/", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "tem2", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "tem2", ")", "<", "<NUM_LIT>", "&&", "INTVAL", "(", "tem2", ")", ">=", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", "/", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "tem2", ")", "==", "CONST_INT", "&&", "CONST_OK_FOR_LETTER_P", "(", "INTVAL", "(", "tem2", ")", ",", "'", "L", "'", ")", ")", "return", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "if", "(", "CONSTANT_P", "(", "tem2", ")", ")", "return", "(", "<NUM_LIT>", "+", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "return", "(", "<NUM_LIT>", "+", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>", ";", "}" ]	[ "The", "ADDRESS_COST", "worker", "." ]
GCC	i386	MD	stmt_completion	CPU	621,314	[ "const_int", "<NUM_LIT>", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V8DF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "float", ":", "V8DF", "(", "vec_select", ":", "V8SI", "(", "match_operand", ":", "V16SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(" ]
GCC	i386	MD	next_suggestion	CPU	621,315	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	621,316	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCommutable", "=", "<NUM_LIT>" ]
LLVM	AArch64	CPP	stmt_completion	CPU	621,317	[ "CompileKernel", ")", "{" ]	[ "MCSymbol", "", "ReturnSym", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "emitLabel", "(", "ReturnSym", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "", "STI", ")", ";", "OutStreamer", "->", "emitLabel", "(", "HandleMismatchOrPartialSym", ")", ";", "if", "(", "HasMatchAllTag", ")", "{", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ",", "", "STI", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "MatchAllTag", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ",", "", "STI", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "ReturnSym", ",", "OutContext", ")", ")", ",", "", "STI", ")", ";", "}", "if", "(", "IsShort", ")", "{", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ",", "", "STI", ")", ";", "MCSymbol", "", "HandleMismatchSym", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "HandleMismatchSym", ",", "OutContext", ")", ")", ",", "", "STI", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ",", "", "STI", ")", ";", "if", "(", "Size", "!=", "<NUM_LIT>", ")", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "Size", "-", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ",", "", "STI", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ",", "", "STI", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "HandleMismatchSym", ",", "OutContext", ")", ")", ",", "", "STI", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ",", "", "STI", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ",", "", "STI", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", ",", "", "STI", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "ReturnSym", ",", "OutContext", ")", ")", ",", "", "STI", ")", ";", "OutStreamer", "->", "emitLabel", "(", "HandleMismatchSym", ")", ";", "}", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ",", "", "STI", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ",", "", "STI", ")", ";", "if", "(", "Reg", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ",", "", "STI", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "AccessInfo", "&", "HWASanAccessInfo", "::", "RuntimeMask", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ",", "", "STI", ")", ";", "if", "(" ]
LLVM	Hexagon	TD	program_repair	DSP	621,318	[ "<FIXS>", "let", "hasSideEffects", "=", "<NUM_LIT>", ",", "isSoloAX", "=", "<NUM_LIT>", "in", "<FIXE>" ]	[ "def", "HexagonBARRIER", ":", "SDNode", "<STR_LIT>", ",", "SDTNone", ",", "[", "SDNPHasChain", "]", ">", ";", "<BUGS>", "let", "hasSideEffects", "=", "<NUM_LIT>", ",", "isSoloAX", "=", "<NUM_LIT>", ",", "isCodeGenOnly", "=", "<NUM_LIT>", "in", "<BUGE>", "def", "BARRIER", ":", "SYSInst", "(", "outs", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "[", "(", "HexagonBARRIER", ")", "]", ",", "<STR_LIT>", ",", "ST_tc_st_SLOT0", ">", "{" ]
GCC	avr	MD	next_suggestion	MPU	621,319	[ "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")" ]	[ "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "REG_CC", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "const", "char", "*", "op", "int", "jump_mode", "if", "(", "test_hard_reg_class", "(", "ADDW_REGS", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	621,320	[ "&&", "Imm", "<=", "<NUM_LIT>", ";" ]	[ "static", "bool", "isPositionExport", "(", "const", "SIInstrInfo", "", "TII", ",", "SUnit", "", "SU", ")", "{", "const", "MachineInstr", "", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "int", "Imm", "=", "TII", "->", "getNamedOperand", "(", "", "MI", ",", "AMDGPU", "::", "OpName", "::", "tgt", ")", "->", "getImm", "(", ")", ";", "return", "Imm", ">=", "<NUM_LIT>" ]
GCC	avr	MD	stmt_completion	MPU	621,321	[ "<NUM_LIT>", ")", ")", ")" ]	[ "(", "define_peephole2", "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "ALL1", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "ALL1", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "REG_CC", ")", ")", "]", ")", "(", "match_scratch", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "rotate", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "REG_CC", ")", ")", "]", ")", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "lshiftrt", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "REG_CC", ")", ")", "]", ")", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "REG_CC", ")", ")", "]", ")", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "and", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup" ]
LLVM	AArch64	TD	stmt_completion	CPU	621,322	[ "=", "<STR_LIT>", ";" ]	[ "let", "ParserMatchClass", "=", "MSRSystemRegisterOperand", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "PrintMethod" ]
LLVM	JVM	CPP	next_suggestion	Virtual ISA	621,323	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]	[ "case", "ISD", "::", "STRUCT_REF", ":", "case", "ISD", "::", "ARRAY_REF", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
LLVM	R600	TD	program_repair	GPU	621,324	[ "<FIXS>", "string", "noRetOp", "=", "<STR_LIT>", ",", "RegisterClass", "src", "=", "rc", ">", ":", "DS_1A2D_RET_m", "<FIXE>", "<FIXS>", "(", "ins", "i1imm", ":", "$", "gds", ",", "VGPR_32", ":", "$", "addr", ",", "src", ":", "$", "data0", ",", "src", ":", "$", "data1", ",", "ds_offset", ":", "$", "offset", ",", "M0Reg", ":", "$", "m0", ")", ",", "<FIXE>" ]	[ "}", "multiclass", "DS_1A2D_RET", "bits", "<NUM_LIT>", ">", "op", ",", "string", "asm", ",", "RegisterClass", "rc", ",", "<BUGS>", "string", "noRetOp", "=", "<STR_LIT>", ">", ":", "DS_1A2D_RET_m", "<BUGE>", "op", ",", "asm", ",", "(", "outs", "rc", ":", "$", "vdst", ")", ",", "<BUGS>", "(", "ins", "i1imm", ":", "$", "gds", ",", "VGPR_32", ":", "$", "addr", ",", "rc", ":", "$", "data0", ",", "rc", ":", "$", "data1", ",", "ds_offset", ":", "$", "offset", ",", "M0Reg", ":", "$", "m0", ")", ",", "<BUGE>", "asm", "#", "<STR_LIT>", "#", "<STR_LIT>", ",", "[", "]", ",", "noRetOp", ">", ";" ]
GCC	arm	CPP	next_suggestion	CPU	621,325	[ "}" ]	[ "_", "_", "arm_vcvtnq_x_u16_f16", "(", "float16x8_t", "_", "_", "a", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vcvtnq_m_uv8hi", "(", "_", "_", "arm_vuninitializedq_u16", "(", ")", ",", "_", "_", "a", ",", "_", "_", "p", ")", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	621,326	[ "default", ":" ]	[ "unsigned", "AArch64InstrInfo", "::", "GetInstSizeInBytes", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MI", "->", "getDesc", "(", ")", ";", "switch", "(", "Desc", ".", "getOpcode", "(", ")", ")", "{" ]
GCC	arm	MD	stmt_completion	CPU	621,327	[ "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "DI", "(", "mult", ":", "DI", "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM	R600	CPP	stmt_completion	GPU	621,328	[ "<STR_LIT>", ";" ]	[ "return", "<STR_LIT>", "R600 Vector Registers Merge Pass" ]
LLVM	AArch64	TD	next_suggestion	CPU	621,329	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "immr", ";", "bits", "<", "<NUM_LIT>", ">", "imms", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "immr", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imms", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
LLVM	PowerPC	TD	stmt_completion	CPU	621,330	[ "<STR_LIT>", ";" ]	[ "def", "PPCS17ImmAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=" ]
GCC	i386	MD	stmt_completion	CPU	621,331	[ ")", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,332	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "def", "F2_sffma", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_a58fd5cc", ",", "TypeM", ">", ",", "Enc_2ae154", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	program_repair	GPU	621,333	[ "<FIXS>", "<FIXE>", "<FIXS>", "void", "analyzeVGPRToSGPRCopy", "(", "V2SCopyInfo", "&", "Info", ")", ";", "<FIXE>" ]	[ "SIFixSGPRCopies", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "NextVGPRToSGPRCopyID", "(", "<NUM_LIT>", ")", "{", "}", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", ";", "<BUGS>", "void", "fixSCCCopies", "(", "bool", "IsWave32", ")", ";", "void", "prepareRegSequenceAndPHIs", "(", "MachineFunction", "&", "MF", ")", ";", "<BUGE>", "unsigned", "getNextVGPRToSGPRCopyId", "(", ")", "{", "return", "++", "NextVGPRToSGPRCopyID", ";", "}", "<BUGS>", "bool", "needToBeConvertedToVALU", "(", "V2SCopyInfo", "", "I", ")", ";", "void", "analyzeVGPRToSGPRCopy", "(", "MachineInstr", "", "MI", ")", ";", "<BUGE>", "void", "lowerVGPR2SGPRCopies", "(", "MachineFunction", "&", "MF", ")", ";" ]
LLVM	Hexagon	CPP	code_generation	DSP	621,334	[ "Node", "", "update", "(", "Node", "", "N", ")", "{", "assert", "(", "N", "!=", "nullptr", ")", ";", "N", "->", "Height", "=", "<NUM_LIT>", "+", "std", "::", "max", "(", "height", "(", "N", "->", "Left", ")", ",", "height", "(", "N", "->", "Right", ")", ")", ";", "if", "(", "N", "->", "Left", ")", "N", "->", "MaxEnd", "=", "std", "::", "max", "(", "N", "->", "MaxEnd", ",", "N", "->", "Left", "->", "MaxEnd", ")", ";", "if", "(", "N", "->", "Right", ")", "N", "->", "MaxEnd", "=", "std", "::", "max", "(", "N", "->", "MaxEnd", ",", "N", "->", "Right", "->", "MaxEnd", ")", ";", "return", "N", ";", "}" ]	[ "Digest", "more", "data", "." ]
LLVM	X86	CPP	program_repair	CPU	621,335	[ "<FIXS>", "uint64_t", "MaxNopLength", "=", "<NUM_LIT>", ";", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "ProcIntelSLM", "]", ")", "MaxNopLength", "=", "<NUM_LIT>", ";", "else", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "FeatureFast15ByteNOP", "]", ")", "MaxNopLength", "=", "<NUM_LIT>", ";", "else", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "FeatureFast11ByteNOP", "]", ")", "MaxNopLength", "=", "<NUM_LIT>", ";", "<FIXE>" ]	[ "return", "true", ";", "}", "<BUGS>", "uint64_t", "MaxNopLength", "=", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "ProcIntelSLM", "]", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<BUGE>", "do", "{", "const", "uint8_t", "ThisNopLength", "=", "(", "uint8_t", ")", "std", "::", "min", "(", "Count", ",", "MaxNopLength", ")", ";", "const", "uint8_t", "Prefixes", "=", "ThisNopLength", "<=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "ThisNopLength", "-", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	621,336	[ "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "LDRi12", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "CPMMO", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";" ]	[ "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "t2ORRri", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tPICADD", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "BuildMI", "(", "", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "t2STRi12", ")", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "}", "else", "if", "(", "isThumb", ")", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tLDRpci", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tPICADD", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tMOVi8", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "ARM", "::", "CPSR", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "unsigned", "NewVReg4", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tORR", ")", ",", "NewVReg4", ")", ".", "addReg", "(", "ARM", "::", "CPSR", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "unsigned", "NewVReg5", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tADDframe", ")", ",", "NewVReg5", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tSTRi", ")", ")", ".", "addReg", "(", "NewVReg4", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg5", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";" ]
LLVM	Lanai	CPP	next_suggestion	CPU	621,337	[ "LastFiller", "=", "++", "I", ";" ]	[ "MachineBasicBlock", "::", "instr_iterator", "J", "=", "I", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "MachineBasicBlock", "::", "reverse_instr_iterator", "RI", "=", "++", "I", ".", "getReverse", "(", ")", ";", "assert", "(", "RI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "RI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "RI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "RI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "RI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "RI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "RI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "-", "<NUM_LIT>", ")", ";", "++", "RI", ";", "assert", "(", "RI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "RI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "RI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "RI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "RI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "FI", "=", "RI", ".", "getReverse", "(", ")", ";", "MBB", ".", "splice", "(", "std", "::", "next", "(", "I", ")", ",", "&", "MBB", ",", "FI", ",", "I", ")", ";", "FilledSlots", "+=", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "!", "NopDelaySlotFiller", "&&", "findDelayInstr", "(", "MBB", ",", "I", ",", "J", ")", ")", "{", "MBB", ".", "splice", "(", "std", "::", "next", "(", "I", ")", ",", "&", "MBB", ",", "J", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "std", "::", "next", "(", "I", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "}", "++", "FilledSlots", ";", "}", "Changed", "=", "true", ";" ]
GCC	i386	CPP	stmt_completion	CPU	621,338	[ ",", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_andnot_epi64", "(", "_", "_", "mmask8", "_", "_", "U" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,339	[ "bits", "<", "<NUM_LIT>", ">", "Pd4", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rss32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rss32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	arm	CPP	stmt_completion	CPU	621,340	[ "b", ",", "uint16_t", "_", "_", "c", ")", "{" ]	[ "_", "_", "arm_vqdmlahq_n_u16", "(", "uint16x8_t", "_", "_", "a", ",", "uint16x8_t", "_", "_" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	621,341	[ "isStack", "(", ")", ";" ]	[ "bool", "isSlot", "(", ")", "const", "{", "return", "Reg", "!=", "<NUM_LIT>", "&&", "Reg", "." ]
GCC	rs6000	CPP	code_generation	CPU	621,342	[ "bool", "rs6000_quadword_masked_address_p", "(", "const_rtx", "expr", ")", "{", "if", "(", "GET_CODE", "(", "expr", ")", "==", "AND", ")", "{", "const_rtx", "operand1", "=", "XEXP", "(", "expr", ",", "<NUM_LIT>", ")", ";", "const_rtx", "operand2", "=", "XEXP", "(", "expr", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "REG_P", "(", "operand1", ")", "\|\|", "rs6000_sum_of_two_registers_p", "(", "operand1", ")", ")", "&&", "CONST_SCALAR_INT_P", "(", "operand2", ")", "&&", "INTVAL", "(", "operand2", ")", "==", "-", "<NUM_LIT>", ")", "return", "true", ";", "}", "return", "false", ";", "}" ]	[ "Return", "true", "iff", "EXPR", "represents", "an", "address", "expression", "that", "masks", "off", "the", "low-order", "4", "bits", "in", "the", "style", "of", "an", "lvx", "or", "stvx", "rtl", "pattern", "." ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	621,343	[ "return", "RI", ".", "getRegSizeInBits", "(", "*", "getOpRegClass", "(", "MI", ",", "OpNo", ")", ")", "/", "<NUM_LIT>", ";" ]	[ "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "unsigned", "SubReg", "=", "MO", ".", "getSubReg", "(", ")", ")", "{", "return", "RI", ".", "getSubRegIdxSize", "(", "SubReg", ")", "/", "<NUM_LIT>", ";", "}", "}" ]
GCC	i386	MD	next_suggestion	CPU	621,344	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "any_extend", ":", "V2DI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	621,345	[ ";" ]	[ "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "ST", "=", "&", "MF", ".", "getSubtarget", "<", "R600Subtarget", ">", "(", ")", ";", "MaxFetchInst", "=", "ST", "->", "getTexVTXClauseSize", "(", ")", ";", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "ST", "->", "getRegisterInfo", "(", ")", ";", "R600MachineFunctionInfo", "", "MFI", "=", "MF", ".", "getInfo", "<", "R600MachineFunctionInfo", ">", "(", ")", ";", "CFStack", "CFStack", "(", "ST", ",", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MB", "=", "MF", ".", "begin", "(", ")", ",", "ME", "=", "MF", ".", "end", "(", ")", ";", "MB", "!=", "ME", ";", "++", "MB", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "", "MB", ";", "unsigned", "CfCount", "=", "<NUM_LIT>", ";", "std", "::", "vector", "<", "std", "::", "pair", "<", "unsigned", ",", "std", "::", "set", "<", "MachineInstr", "", ">>", ">", "LoopStack", ";", "std", "::", "vector", "<", "MachineInstr", "", ">", "IfThenElseStack", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "AMDGPU_VS", ")", "{", "BuildMI", "(", "MBB", ",", "MBB", ".", "begin", "(", ")", ",", "MBB", ".", "findDebugLoc", "(", "MBB", ".", "begin", "(", ")", ")", ",", "getHWInstrDesc", "(", "CF_CALL_FS", ")", ")", ";", "CfCount", "++", ";", "}", "std", "::", "vector", "<", "ClauseFile", ">", "FetchClauses", ",", "AluClauses", ";", "std", "::", "vector", "<", "MachineInstr", "", ">", "LastAlu", "(", "<NUM_LIT>", ")", ";", "std", "::", "vector", "<", "MachineInstr", "", ">", "ToPopAfter", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "if", "(", "TII", "->", "usesTextureCache", "(", "", "I", ")", "\|\|", "TII", "->", "usesVertexCache", "(", "", "I", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "CfCount", "<<", "<STR_LIT>", ":", "<STR_LIT>", ";", "I", "->", "dump", "(", ")", ";", ")", ";", "FetchClauses", ".", "push_back", "(", "MakeFetchClause", "(", "MBB", ",", "I", ")", ")", ";", "CfCount", "++", ";", "LastAlu", ".", "back", "(", ")", "=", "nullptr", ";", "continue", ";", "}", "MachineBasicBlock", "::", "iterator", "MI", "=", "I", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "LastAlu", ".", "back", "(", ")", "=", "nullptr", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "LastAlu", ".", "back", "(", ")", "=", "&", "", "MI", ";", "I", "++", ";", "bool", "RequiresWorkAround", "=", "CFStack", ".", "requiresWorkAroundForInst", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "RequiresWorkAround", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Applying bug work-around for ALU_PUSH_BEFORE\\n", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MBB", ".", "findDebugLoc", "(", "MI", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "CfCount", "+", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "CfCount", "++", ";", "CFStack", ".", "pushBranch", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "CFStack", ".", "pushBranch", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "[", "[", "fallthrough", "]", "]", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "I", "=", "MI", ";", "AluClauses", ".", "push_back", "(", "MakeALUClause", "(", "MBB", ",", "I", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "CfCount", "<<", "<STR_LIT>", ":", "<STR_LIT>", ";", "MI", "->", "dump", "(", ")", ";", ")", ";", "CfCount", "++", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "CFStack", ".", "pushLoop", "(", ")", ";", "MachineInstr", "", "MIb", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MBB", ".", "findDebugLoc", "(", "MI", ")", ",", "getHWInstrDesc", "(", "CF_WHILE_LOOP", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "std", "::", "set", "<", "MachineInstr", "", ">>", "Pair", "(", "CfCount", ",", "std", "::", "set", "<", "MachineInstr", "", ">", "(", ")", ")", ";", "Pair", ".", "second", ".", "insert", "(", "MIb", ")", ";", "LoopStack", ".", "push_back", "(", "std", "::", "move", "(", "Pair", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "CfCount", "++", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "CFStack", ".", "popLoop", "(", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "std", "::", "set", "<", "MachineInstr", "*", ">>", "Pair", "=", "std", "::", "move", "(", "LoopStack", ".", "back", "(", ")", ")", ";", "LoopStack", ".", "pop_back", "(", ")" ]
GCC	mips	CPP	program_repair	CPU	621,346	[ "<FIXS>", "rtx_insn", "", "insn", ",", "", "last_insn", ",", "", "subinsn", ",", "", "next_insn", ";", "rtx", "lo_reg", ",", "delayed_reg", ";", "<FIXE>" ]	[ "static", "voidmips_reorg_process_insns", "(", "void", ")", "{", "<BUGS>", "rtx", "insn", ",", "last_insn", ",", "subinsn", ",", "next_insn", ",", "lo_reg", ",", "delayed_reg", ";", "<BUGE>", "int", "hilo_delay", ";" ]
LLVM	PowerPC	TD	next_suggestion	CPU	621,347	[ "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "\|", "\|", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";" ]	[ "def", "imm64ZExt32", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "}", "]", ">", ";", "def", "DSFormLoad", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "\|", "\|", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "DSFormStore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "\|", "\|", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "DSFormSextLoadi32", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "sextloadi32", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "\|", "\|", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "DSFormPreStore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "base", ",", "node", ":", "$", "offset", ")", ",", "(", "pre_store", "node", ":", "$", "val", ",", "node", ":", "$", "base", ",", "node", ":", "$", "offset", ")", ",", "[", "{" ]
GCC	rs6000	CPP	stmt_completion	CPU	621,348	[ "B", "[", "<NUM_LIT>", "]", ")", ";" ]	[ "_", "_", "v2df", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "c", ";", "_", "_", "a", "=", "vec_splats", "(", "_", "_", "A", "[", "<NUM_LIT>", "]", ")", ";", "_", "_", "b", "=", "vec_splats", "(", "_", "_" ]
GCC	stormy16	CPP	stmt_completion	CPU	621,349	[ ")", ";" ]	[ "emit_move_insn", "(", "temp", ",", "reg_fnaddr", ")", ";", "emit_insn", "(", "gen_andhi3", "(", "temp", ",", "temp", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_iorhi3", "(", "temp", ",", "temp", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_move_insn", "(", "reg_addr_mem", ",", "temp", ")", ";", "emit_insn", "(", "gen_addhi3", "(", "reg_addr", ",", "reg_addr", ",", "const2_rtx", ")", ")", ";", "emit_insn", "(", "gen_lshrhi3", "(", "reg_fnaddr", ",", "reg_fnaddr", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")" ]
GCC	mep	CPP	program_repair	CPU	621,350	[ "<FIXS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "c3", "-", "isa", "(", "SLOTS", "C3", ")", "(", "INTRINSIC", "<STR_LIT>", "cpssqa1u_b", "<STR_LIT>", ")", "(", "CPTYPE", "V8UQI", ")", "VOLATILE", ")", "<FIXE>" ]	[ ";", "<NUM_LIT>", "<NUM_LIT>", "<NUM_LIT>", "<NUM_LIT>", "<NUM_LIT>", "qqqqq", "ppppp", "<NUM_LIT>", "cpssqa1u", ".", "b", "crqc", ",", "crpc", "(", "c3_1", ")", "(", "dni", "cpssqa1u_b_C3", "<STR_LIT>", "cpssqa1u.b $crqc,$crpc C3", "<STR_LIT>", "<BUGS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "c3", "-", "isa", "(", "SLOTS", "C3", ")", "(", "INTRINSIC", "<STR_LIT>", "cpssqa1u_b", "<STR_LIT>", ")", "(", "CPTYPE", "V8UQI", ")", ")", "<BUGE>", "<STR_LIT>", "cpssqa1u.b $crqc,$crpc", "<STR_LIT>", "(", "+", "MAJ_15", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u4", "#", "x0", ")", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u7", "#", "x0", ")", "(", "f", "-", "sub4", "<NUM_LIT>", ")", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u16", "#", "x1", ")", "crqc", "crpc", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u31", "#", "x1", ")", ")" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	621,351	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "let", "Itinerary", "=", "IIC_ScalarOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "src", ";", "let", "Switches", "=", "sw", ";", "let", "OperandType", "=", "OpType", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]
GCC	i386	CPP	code_generation	CPU	621,352	[ "bool", "ix86_rip_relative_addr_p", "(", "struct", "ix86_address", "*", "parts", ")", "{", "rtx", "base", ",", "index", ",", "disp", ";", "base", "=", "parts", "->", "base", ";", "index", "=", "parts", "->", "index", ";", "disp", "=", "parts", "->", "disp", ";", "if", "(", "disp", "&&", "!", "base", "&&", "!", "index", ")", "{", "if", "(", "TARGET_64BIT", ")", "{", "rtx", "symbol", "=", "disp", ";", "if", "(", "GET_CODE", "(", "disp", ")", "==", "CONST", ")", "symbol", "=", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "symbol", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "XEXP", "(", "symbol", ",", "<NUM_LIT>", ")", ")", ")", "symbol", "=", "XEXP", "(", "symbol", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "symbol", ")", "==", "LABEL_REF", "\|\|", "(", "GET_CODE", "(", "symbol", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "symbol", ")", "==", "<NUM_LIT>", ")", "\|\|", "(", "GET_CODE", "(", "symbol", ")", "==", "UNSPEC", "&&", "(", "XINT", "(", "symbol", ",", "<NUM_LIT>", ")", "==", "UNSPEC_GOTPCREL", "\|\|", "XINT", "(", "symbol", ",", "<NUM_LIT>", ")", "==", "UNSPEC_PCREL", "\|\|", "XINT", "(", "symbol", ",", "<NUM_LIT>", ")", "==", "UNSPEC_GOTNTPOFF", ")", ")", ")", "return", "true", ";", "}", "}", "return", "false", ";", "}" ]	[ "Check", "whether", "x86", "address", "PARTS", "is", "a", "pc-relative", "address", "." ]
GCC	aarch64	CPP	stmt_completion	CPU	621,353	[ "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";" ]	[ "_", "_", "o", "=", "_", "_", "builtin_aarch64_set_qregoiv16qi", "(", "_", "_", "o", ",", "(", "int8x16_t", ")", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "_", "_", "o", "=", "_", "_", "builtin_aarch64_set_qregoiv16qi", "(", "_", "_", "o", ",", "(", "int8x16_t", ")", "tab", "." ]
GCC	sparc	MD	stmt_completion	CPU	621,354	[ "<STR_LIT>", ")" ]	[ "(", "define_automaton" ]
LLVM	ARM	TD	next_suggestion	CPU	621,355	[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]	[ "def", "_fixed", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "VecListDPairAllLanes", ":", "$", "Vd", ",", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ")", ",", "IIC_VLD1dupu", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteVLD1", "]", ">", "{", "let", "Rm", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "}", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,356	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";" ]
LLVM	TGSI	CPP	next_suggestion	Virtual ISA	621,357	[ "}" ]	[ "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "true", ";", "}", "return", "false", ";" ]
GCC	rs6000	CPP	code_generation	CPU	621,358	[ "void", "rs6000_expand_interleave", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "bool", "highp", ")", "{", "machine_mode", "vmode", "=", "GET_MODE", "(", "target", ")", ";", "unsigned", "i", ",", "high", ",", "nelt", "=", "GET_MODE_NUNITS", "(", "vmode", ")", ";", "rtx", "perm", "[", "<NUM_LIT>", "]", ";", "high", "=", "(", "highp", "?", "<NUM_LIT>", ":", "nelt", "/", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", "/", "<NUM_LIT>", ";", "i", "++", ")", "{", "perm", "[", "i", "", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "i", "+", "high", ")", ";", "perm", "[", "i", "", "<NUM_LIT>", "+", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "i", "+", "nelt", "+", "high", ")", ";", "}", "rs6000_do_expand_vec_perm", "(", "target", ",", "op0", ",", "op1", ",", "vmode", ",", "nelt", ",", "perm", ")", ";", "}" ]	[ "Expand", "a", "vector", "interleave", "operation", "." ]
LLVM	Patmos	CPP	next_suggestion	VLIW	621,359	[ "}", "else", "{" ]	[ "const", "PatmosMachineFunctionInfo", "*", "PMFI", "=", "MF", ".", "getInfo", "<", "PatmosMachineFunctionInfo", ">", "(", ")", ";", "bool", "Changed", "=", "false", ";", "if", "(", "MinSubfunctionAlignment", ">", "MF", ".", "getAlignment", "(", ")", ")", "{", "MF", ".", "ensureAlignment", "(", "MinSubfunctionAlignment", ")", ";", "Changed", "=", "true", ";", "}", "for", "(", "MachineFunction", "::", "iterator", "i", "=", "MF", ".", "begin", "(", ")", ",", "ie", "=", "MF", ".", "end", "(", ")", ";", "i", "!=", "ie", ";", "++", "i", ")", "{", "unsigned", "align", ";", "if", "(", "PMFI", "->", "isMethodCacheRegionEntry", "(", "i", ")", ")", "{", "align", "=", "MinSubfunctionAlignment", ";" ]
GCC	sh	CPP	stmt_completion	CPU	621,360	[ ")", ";" ]	[ "if", "(", "from_mode", "==", "QImode", ")", "i0", "=", "sh_check_add_incdec_notes", "(", "emit_insn_after", "(", "gen_extendqisi2", "(", "r", ",", "set_src", ")", ",", "insn", ")", ")", ";", "else", "if", "(", "from_mode", "==", "HImode", ")", "i0", "=", "sh_check_add_incdec_notes", "(", "emit_insn_after", "(", "gen_extendhisi2", "(", "r", ",", "set_src", ")", ",", "insn", ")", ")", ";", "else", "gcc_unreachable", "(", ")", ";", "emit_insn_after", "(", "gen_move_insn", "(", "XEXP", "(", "set_rtx", ",", "<NUM_LIT>", ")", ",", "gen_lowpart", "(", "GET_MODE", "(", "set_src", ")", ",", "r", ")", ")", ",", "i0", ")", ";", "set_insn_deleted", "(", "insn", ")", ";", "return", "r", ";", "}", "else", "{", "rtx", "extension_dst", "=", "XEXP", "(", "set_rtx", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_MODE", "(", "extension_dst", ")", "!=", "SImode", ")", "extension_dst", "=", "simplify_gen_subreg", "(", "SImode", ",", "extension_dst", ",", "GET_MODE", "(", "extension_dst", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "modified_between_p", "(", "extension_dst", ",", "insn", ",", "use_at_insn", ")", ")", "{", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "use_as_extended_reg: dest reg %d of extending insn %d is ", "<STR_LIT>", "<STR_LIT>", "modified, inserting a reg-reg copy\\n", "<STR_LIT>", ",", "REGNO", "(", "extension_dst", ")", ",", "INSN_UID", "(", "insn", ")", ")", ";", "rtx", "r", "=", "gen_reg_rtx", "(", "SImode" ]
LLVM	AArch64	CPP	program_repair	CPU	621,361	[ "<FIXS>", "const", "MCInstrDesc", "&", "MCID", "=", "(", "isPAC", "(", "MI", ")", "?", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ":", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "if", "(", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", "{", "#", "ifndef", "DO_SHORT_DUMMYBuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MCID", ")", ".", "addDef", "(", "dst", ")", ".", "addUse", "(", "dst", ")", ".", "addReg", "(", "dst", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MCID", ")", ".", "addDef", "(", "dst", ")", ".", "addUse", "(", "dst", ")", ".", "addReg", "(", "mod", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MCID", ")", ".", "addDef", "(", "dst", ")", ".", "addUse", "(", "dst", ")", ".", "addReg", "(", "mod", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "#", "endifBuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MCID", ")", ".", "addDef", "(", "dst", ")", ".", "addUse", "(", "dst", ")", ".", "addReg", "(", "mod", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "else", "if", "(", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ")", "{", "#", "ifndef", "DO_SHORT_DUMMYBuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MCID", ")", ".", "addDef", "(", "dst", ")", ".", "addUse", "(", "dst", ")", ".", "addReg", "(", "dst", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MCID", ")", ".", "addDef", "(", "dst", ")", ".", "addUse", "(", "dst", ")", ".", "addReg", "(", "mod", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MCID", ")", ".", "addDef", "(", "dst", ")", ".", "addUse", "(", "dst", ")", ".", "addReg", "(", "mod", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "#", "endifBuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MCID", ")", ".", "addDef", "(", "dst", ")", ".", "addUse", "(", "dst", ")", ".", "addReg", "(", "mod", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "else", "{", "#", "ifndef", "DO_SHORT_DUMMYBuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MCID", ")", ".", "addDef", "(", "dst", ")", ".", "addUse", "(", "dst", ")", ".", "addReg", "(", "dst", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MCID", ")", ".", "addDef", "(", "dst", ")", ".", "addUse", "(", "dst", ")", ".", "addReg", "(", "mod", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MCID", ")", ".", "addDef", "(", "dst", ")", ".", "addUse", "(", "dst", ")", ".", "addReg", "(", "mod", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "#", "endifBuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MCID", ")", ".", "addDef", "(", "dst", ")", ".", "addUse", "(", "dst", ")", ".", "addReg", "(", "mod", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "}", "inline", "bool", "AArch64DummyPA", "::", "isPAC", "(", "MachineInstr", "&", "MI", ")", "{", "<FIXE>" ]	[ "unsigned", "dst", ",", "unsigned", "mod", ")", "{", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "<BUGS>", "bool", "isAut", "=", "true", ";", "<BUGE>", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";" ]
GCC	aarch64	CPP	code_generation	CPU	621,362	[ "static", "unsigned", "int", "aarch64_function_arg_alignment", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "unsigned", "int", "alignment", ";", "if", "(", "type", ")", "{", "if", "(", "!", "integer_zerop", "(", "TYPE_SIZE", "(", "type", ")", ")", ")", "{", "if", "(", "TYPE_MODE", "(", "type", ")", "==", "mode", ")", "alignment", "=", "TYPE_ALIGN", "(", "type", ")", ";", "else", "alignment", "=", "GET_MODE_ALIGNMENT", "(", "mode", ")", ";", "}", "else", "alignment", "=", "<NUM_LIT>", ";", "}", "else", "alignment", "=", "GET_MODE_ALIGNMENT", "(", "mode", ")", ";", "return", "alignment", ";", "}" ]	[ "Given", "MODE", "and", "TYPE", "of", "a", "function", "argument", ",", "return", "the", "alignment", "in", "bits", ".", "The", "idea", "is", "to", "suppress", "any", "stronger", "alignment", "requested", "by", "the", "user", "and", "opt", "for", "the", "natural", "alignment", "(", "specified", "in", "AAPCS64", "\\S", "4.1", ")", ".", "This", "is", "a", "helper", "function", "for", "local", "use", "only", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,363	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isBarrier", "=", "<NUM_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM	X86	TD	next_suggestion	CPU	621,364	[ "}" ]	[ "def", "X86SrcIdx8Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "SuperClasses", "=", "[", "X86Mem8AsmOperand", "]", ";" ]
LLVM	PowerPC	CPP	program_repair	CPU	621,365	[ "<FIXS>", "const", "MCExpr", "*", "SubHa16", "=", "PPCMCExpr", "::", "CreateHa16", "(", "Sub", ",", "OutContext", ")", ";", "<FIXE>", "<FIXS>", ".", "addExpr", "(", "SubHa16", ")", ")", ";", "<FIXE>", "<FIXS>", ".", "addExpr", "(", "SubLo16", ")", ".", "addExpr", "(", "SubLo16", ")", "<FIXE>" ]	[ "OutStreamer", ".", "EmitInstruction", "(", "MCInstBuilder", "(", "PPC", "::", "MFLR", ")", ".", "addReg", "(", "PPC", "::", "R11", ")", ")", ";", "<BUGS>", "const", "MCExpr", "*", "Sub", "=", "MCBinaryExpr", "::", "CreateSub", "(", "MCSymbolRefExpr", "::", "Create", "(", "LazyPtr", ",", "OutContext", ")", ",", "Anon", ",", "OutContext", ")", ";", "<BUGE>", "OutStreamer", ".", "EmitInstruction", "(", "MCInstBuilder", "(", "PPC", "::", "ADDIS", ")", ".", "addReg", "(", "PPC", "::", "R11", ")", ".", "addReg", "(", "PPC", "::", "R11", ")", "<BUGS>", ".", "addExpr", "(", "Sub", ")", ")", ";", "<BUGE>", "OutStreamer", ".", "EmitInstruction", "(", "MCInstBuilder", "(", "PPC", "::", "MTLR", ")", ".", "addReg", "(", "PPC", "::", "R0", ")", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "MCInstBuilder", "(", "isPPC64", "?", "PPC", "::", "LDU", ":", "PPC", "::", "LWZU", ")", ".", "addReg", "(", "PPC", "::", "R12", ")", "<BUGS>", ".", "addExpr", "(", "Sub", ")", ".", "addExpr", "(", "Sub", ")", "<BUGE>", ".", "addReg", "(", "PPC", "::", "R11", ")", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "MCInstBuilder", "(", "PPC", "::", "MTCTR", ")", ".", "addReg", "(", "PPC", "::", "R12", ")", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	621,366	[ "}" ]	[ "for", "(", "auto", "Name", ":", "a", ")", "map", ".", "insert", "(", "std", "::", "make_pair", "(", "Name", ",", "map", ".", "size", "(", ")", ")", ")", ";", "return", "map", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	621,367	[ "Symbol", "=", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";" ]	[ "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "TargetKind", "=", "MipsMCExpr", "::", "MEK_DTPREL_LO", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "TargetKind", "=", "MipsMCExpr", "::", "MEK_GOTTPREL", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "TargetKind", "=", "MipsMCExpr", "::", "MEK_TPREL_HI", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "TargetKind", "=", "MipsMCExpr", "::", "MEK_TPREL_LO", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "TargetKind", "=", "MipsMCExpr", "::", "MEK_HI", ";", "IsGpOff", "=", "true", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "TargetKind", "=", "MipsMCExpr", "::", "MEK_LO", ";", "IsGpOff", "=", "true", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "TargetKind", "=", "MipsMCExpr", "::", "MEK_GOT_DISP", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "TargetKind", "=", "MipsMCExpr", "::", "MEK_GOT_HI16", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "TargetKind", "=", "MipsMCExpr", "::", "MEK_GOT_LO16", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "TargetKind", "=", "MipsMCExpr", "::", "MEK_GOT_PAGE", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "TargetKind", "=", "MipsMCExpr", "::", "MEK_GOT_OFST", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "TargetKind", "=", "MipsMCExpr", "::", "MEK_HIGHER", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "TargetKind", "=", "MipsMCExpr", "::", "MEK_HIGHEST", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "TargetKind", "=", "MipsMCExpr", "::", "MEK_CALL_HI16", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "TargetKind", "=", "MipsMCExpr", "::", "MEK_CALL_LO16", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "MCOperand", "(", ")", ";", "}", "switch", "(", "MOTy", ")", "{", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":" ]
LLVM	Hexagon	TD	stmt_completion	DSP	621,368	[ "=", "<NUM_LIT>", ";" ]	[ "def", "F2_conv_df2sf", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_90cd8b", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
GCC	microblaze	CPP	next_suggestion	MPU	621,369	[ "break", ";" ]	[ "else", "gcc_unreachable", "(", ")", ";", "break", ";", "case", "RETURN_ADDRESS_POINTER_REGNUM", ":", "if", "(", "crtl", "->", "is_leaf", ")", "offset", "=", "<NUM_LIT>", ";", "else", "offset", "=", "current_frame_info", ".", "gp_offset", "+", "(", "(", "UNITS_PER_WORD", "-", "(", "POINTER_SIZE", "/", "BITS_PER_UNIT", ")", ")", ")", ";" ]
LLVM	PowerPC	TD	stmt_completion	CPU	621,370	[ ")", ",", "<STR_LIT>", ",", "IIC_IntMFFS", ",", "[", "]", ">", ",", "isRecordForm", ";" ]	[ "def", "MFFS_rec", ":", "XForm_42", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "f8rc", ":", "$", "rT", ")", ",", "(", "ins" ]
LLVM	M68k	CPP	program_repair	MPU	621,371	[ "<FIXS>", "void", "M68kInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "IsKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "", "RC", ",", "const", "TargetRegisterInfo", "", "TRI", ",", "Register", "VReg", ")", "const", "{", "<FIXE>" ]	[ "return", "true", ";", "}", "<BUGS>", "void", "M68kInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "IsKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "", "RC", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "<BUGE>", "const", "MachineFrameInfo", "&", "MFI", "=", "MBB", ".", "getParent", "(", ")", "->", "getFrameInfo", "(", ")", ";", "assert", "(", "MFI", ".", "getObjectSize", "(", "FrameIndex", ")", ">=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", "&&", "<STR_LIT>", "Stack slot is too small to store", "<STR_LIT>", ")", ";" ]
GCC	arm	MD	stmt_completion	CPU	621,372	[ ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	621,373	[ "scalar", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "PointerType", "", "PtrTy", "=", "PointerType", "::", "get", "(", "ParamTy", ",", "AMDGPUAS", "::", "CONSTANT_ADDRESS", ")", ";", "LLT", "PtrType", "=", "getLLTForType", "(", "", "PtrTy", ",", "DL", ")", ";", "Register", "DstReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PtrType", ")", ";", "Register", "KernArgSegmentPtr", "=", "MFI", "->", "getPreloadedReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Register", "KernArgSegmentVReg", "=", "MRI", ".", "getLiveInVirtReg", "(", "KernArgSegmentPtr", ")", ";", "Register", "OffsetReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::" ]
LLVM	X86	CPP	next_suggestion	CPU	621,374	[ "}" ]	[ "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	621,375	[ "Opcode", "=", "PPC", "::", "STFDXTLS", ";" ]	[ "return", "false", ";", "case", "MVT", "::", "i8", ":", "{", "Opcode", "=", "(", "RegVT", "==", "MVT", "::", "i32", ")", "?", "PPC", "::", "STBXTLS_32", ":", "PPC", "::", "STBXTLS", ";", "break", ";", "}", "case", "MVT", "::", "i16", ":", "{", "Opcode", "=", "(", "RegVT", "==", "MVT", "::", "i32", ")", "?", "PPC", "::", "STHXTLS_32", ":", "PPC", "::", "STHXTLS", ";", "break", ";", "}", "case", "MVT", "::", "i32", ":", "{", "Opcode", "=", "(", "RegVT", "==", "MVT", "::", "i32", ")", "?", "PPC", "::", "STWXTLS_32", ":", "PPC", "::", "STWXTLS", ";", "break", ";", "}", "case", "MVT", "::", "i64", ":", "{", "Opcode", "=", "PPC", "::", "STDXTLS", ";", "break", ";", "}", "case", "MVT", "::", "f32", ":", "{", "Opcode", "=", "PPC", "::", "STFSXTLS", ";", "break", ";", "}", "case", "MVT", "::", "f64", ":", "{" ]
GCC	aarch64	CPP	stmt_completion	CPU	621,376	[ "[", "<NUM_LIT>", "]", ";" ]	[ "_", "_", "AARCH64_LANE_CHECK", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";", "return", "_", "_", "a" ]
LLVM	X86	CPP	next_suggestion	CPU	621,377	[ "if", "(", "!", "MFI", ".", "hasVarSizedObjects", "(", ")", "&&", "!", "MFI", ".", "hasOpaqueSPAdjustment", "(", ")", ")", "return", "false", ";" ]	[ "bool", "X86SelectionDAGInfo", "::", "isBaseRegConflictPossible", "(", "SelectionDAG", "&", "DAG", ",", "ArrayRef", "<", "MCPhysReg", ">", "ClobberSet", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	621,378	[ ",", "<STR_LIT>", ">", ";" ]	[ "def", "VLD4DUPd16_UPD", ":", "VLD4DUPWB", "<", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", "}" ]
GCC	m68k	MD	next_suggestion	MPU	621,379	[ "OUTPUT_JUMP", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ne", ":", "QI", "(", "cc0", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "cc_status", "=", "cc_prev_status" ]
LLVM	AMDGPU	TD	stmt_completion	GPU	621,380	[ "=", "<NUM_LIT>", ";" ]	[ "class", "VOP3P_Pseudo", "<", "string", "opName", ",", "VOPProfile", "P", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "VOP3_Pseudo", "<", "opName", ",", "P", ",", "pattern", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "{", "let", "VOP3P" ]
GCC	bfin	CPP	next_suggestion	DSP	621,381	[ "return", "false", ";" ]	[ "if", "(", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "bfin_valid_reg_p", "(", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ",", "strict", ",", "mode", ",", "PLUS", ")", "&&", "(", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", "&&", "mode", "==", "SImode", ")", "\|\|", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "bfin_valid_add", "(", "mode", ",", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ")", ")", ")", "return", "true", ";", "break", ";", "case", "POST_INC", ":", "case", "POST_DEC", ":", "if", "(", "LEGITIMATE_MODE_FOR_AUTOINC_P", "(", "mode", ")", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "bfin_valid_reg_p", "(", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ",", "strict", ",", "mode", ",", "POST_INC", ")", ")", "return", "true", ";", "break", ";", "case", "PRE_DEC", ":", "if", "(", "LEGITIMATE_MODE_FOR_AUTOINC_P", "(", "mode", ")", "&&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "==", "stack_pointer_rtx", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "bfin_valid_reg_p", "(", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ",", "strict", ",", "mode", ",", "PRE_DEC", ")", ")", "return", "true", ";", "break", ";", "default", ":", "break", ";", "}" ]
LLVM	Patmos	CPP	next_suggestion	VLIW	621,382	[ "}" ]	[ "getOrCreateLRFor", "(", "pred", ")", "->", "addUse", "(", "i", ")", ";", "}", "for", "(", "auto", "def", ":", "block", "->", "getDefinitions", "(", ")", ")", "{", "getOrCreateLRFor", "(", "def", ".", "predicate", ")", "->", "addDef", "(", "i", ")", ";", "}", "}", "if", "(", "!", "Pub", ".", "Scope", "->", "isTopLevel", "(", ")", ")", "{", "auto", "preds", "=", "Pub", ".", "Scope", "->", "getHeader", "(", ")", "->", "getBlockPredicates", "(", ")", ";", "for", "(", "auto", "pred", ":", "preds", ")", "{", "getOrCreateLRFor", "(", "pred", ")", "->", "addUse", "(", "blocks", ".", "size", "(", ")", ")", ";" ]
GCC	microblaze	CPP	next_suggestion	MPU	621,383	[ "if", "(", "before_4", "==", "<NUM_LIT>", "&&", "addr_offset", "+", "length", ">=", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "before_4", "=", "insn", ";" ]	[ "rtx_insn", "", "insn", ";", "rtx_insn", "", "before_4", "=", "<NUM_LIT>", ";", "rtx_insn", "", "before_16", "=", "<NUM_LIT>", ";", "int", "addr_offset", "=", "<NUM_LIT>", ";", "int", "length", ";", "int", "wic_addr0", "=", "<NUM_LIT>", "", "<NUM_LIT>", ";", "int", "first_addr", "=", "INSN_ADDRESSES", "(", "INSN_UID", "(", "first", ")", ")", ";", "for", "(", "insn", "=", "first", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "if", "(", "INSN_P", "(", "insn", ")", ")", "{", "addr_offset", "=", "INSN_ADDRESSES", "(", "INSN_UID", "(", "insn", ")", ")", "-", "first_addr", ";", "length", "=", "get_attr_length", "(", "insn", ")", ";" ]
GCC	nds32	MD	next_suggestion	CPU	621,384	[ "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]	[ "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	AArch64	TD	next_suggestion	CPU	621,385	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	621,386	[ "}" ]	[ "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "FrameIndex", ")", "return", "false", ";", "auto", "&", "HFI", "=", "", "HST", "->", "getFrameLowering", "(", ")", ";", "MachineFrameInfo", "", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "int", "FX", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "if", "(", "!", "MFI", "->", "isFixedObjectIndex", "(", "FX", ")", "&&", "HFI", ".", "needsAligna", "(", "*", "MF", ")", ")", "return", "false", ";", "R", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FX", ",", "MVT", "::", "i32", ")", ";", "return", "true", ";" ]
LLVM	TPC	TD	stmt_completion	Virtual ISA	621,387	[ "=", "<STR_LIT>", ";" ]	[ "let", "Name", "=", "<STR_LIT>", ";", "let", "RenderMethod" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	621,388	[ "TCRETURNtext", ";", "}" ]	[ "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "unsigned", "RetOpcode", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "return", "RetOpcode", "==", "Hexagon", "::", "TCRETURNtg", "\|\|", "RetOpcode", "==", "Hexagon", "::" ]
GCC	rs6000	CPP	next_suggestion	CPU	621,389	[ "return", "false", ";" ]	[ "if", "(", "!", "warned", "&&", "warn_psabi", ")", "{", "warned", "=", "true", ";", "inform", "(", "input_location", ",", "<STR_LIT>", "the layout of aggregates containing vectors with", "<STR_LIT>", "<STR_LIT>", " %d-byte alignment has changed in GCC 5", "<STR_LIT>", ",", "computed", "/", "BITS_PER_UNIT", ")", ";", "}", "}" ]
GCC	aarch64	CPP	next_suggestion	CPU	621,390	[ "}" ]	[ "vcopy_lane_s8", "(", "int8x8_t", "_", "_", "a", ",", "const", "int", "_", "_", "lane1", ",", "int8x8_t", "_", "_", "b", ",", "const", "int", "_", "_", "lane2", ")", "{", "return", "_", "_", "aarch64_vset_lane_any", "(", "_", "_", "aarch64_vget_lane_any", "(", "_", "_", "b", ",", "_", "_", "lane2", ")", ",", "_", "_", "a", ",", "_", "_", "lane1", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	621,391	[ "return", "HardenedReg", ";" ]	[ "unsigned", "X86SpeculativeLoadHardeningPass", "::", "hardenPostLoad", "(", "MachineInstr", "&", "MI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "Loc", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "auto", "&", "DefOp", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "OldDefReg", "=", "DefOp", ".", "getReg", "(", ")", ";", "auto", "", "DefRC", "=", "MRI", "->", "getRegClass", "(", "OldDefReg", ")", ";", "unsigned", "UnhardenedReg", "=", "MRI", "->", "createVirtualRegister", "(", "DefRC", ")", ";", "DefOp", ".", "setReg", "(", "UnhardenedReg", ")", ";", "unsigned", "HardenedReg", "=", "hardenValueInRegister", "(", "UnhardenedReg", ",", "MBB", ",", "std", "::", "next", "(", "MI", ".", "getIterator", "(", ")", ")", ",", "Loc", ")", ";", "MRI", "->", "replaceRegWith", "(", "OldDefReg", ",", "HardenedReg", ")", ";", "++", "NumPostLoadRegsHardened", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	621,392	[ "let", "Uses", "=", "[", "P0", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	next_suggestion	CPU	621,393	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_fmsub_ps", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128", "_", "_", "A", ",", "_", "_", "m128", "_", "_", "B", ",", "_", "_", "m128", "_", "_", "C", ")", "{", "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_vfmsubps128_maskz", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "_", "_", "v4sf", ")", "_", "_", "B", ",", "(", "_", "_", "v4sf", ")", "_", "_", "C", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	621,394	[ ")", "_", "_", "W", ",", "_", "_", "M", ")", ";" ]	[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_pminsq256_mask", "(", "(", "_", "_", "v4di", ")", "_", "_", "A", ",", "(", "_", "_", "v4di", ")", "_", "_", "B", ",", "(", "_", "_", "v4di" ]
GCC	s390	CPP	program_repair	MPU	621,395	[ "<FIXS>", "return", "NO_REGS", ";", "<FIXE>" ]	[ "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "if", "(", "!", "legitimate_reload_constant_p", "(", "op", ")", ")", "<BUGS>", "return", "NO_REGS", ";", "<BUGE>", "case", "PLUS", ":" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	621,396	[ "}" ]	[ "if", "(", "LSL", ".", "isProperty", "(", ")", "\|\|", "LSH", ".", "isProperty", "(", ")", ")", "return", "false", ";", "unsigned", "LN", "=", "LSL", ".", "size", "(", ")", ",", "HN", "=", "LSH", ".", "size", "(", ")", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "LoVs", "(", "LN", ")", ",", "HiVs", "(", "HN", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "LN", ";", "++", "i", ")", "{", "bool", "Eval", "=", "constToInt", "(", "LSL", ".", "Values", "[", "i", "]", ",", "LoVs", "[", "i", "]", ")", ";", "if", "(", "!", "Eval", ")", "return", "false", ";", "assert", "(", "LoVs", "[", "i", "]", ".", "getBitWidth", "(", ")", "==", "<NUM_LIT>", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "HN", ";", "++", "i", ")", "{", "bool", "Eval", "=", "constToInt", "(", "LSH", ".", "Values", "[", "i", "]", ",", "HiVs", "[", "i", "]", ")", ";", "if", "(", "!", "Eval", ")", "return", "false", ";", "assert", "(", "HiVs", "[", "i", "]", ".", "getBitWidth", "(", ")", "==", "<NUM_LIT>", ")", ";" ]
LLVM	SystemZ	TD	next_suggestion	CPU	621,397	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "}", ";" ]	[ "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "V1", ";", "bits", "<", "<NUM_LIT>", ">", "V2", ";", "bits", "<", "<NUM_LIT>", ">", "V3", ";", "bits", "<", "<NUM_LIT>", ">", "M4", ";", "bits", "<", "<NUM_LIT>", ">", "M5", ";", "bits", "<", "<NUM_LIT>", ">", "M6", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M6", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M5", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "}", ";" ]
GCC	mips	CPP	code_generation	CPU	621,398	[ "static", "void", "r10k_insert_cache_barriers", "(", "void", ")", "{", "int", "", "rev_post_order", ";", "unsigned", "int", "i", ",", "n", ";", "basic_block", "bb", ";", "sbitmap", "protected_bbs", ";", "rtx_insn", "", "insn", ",", "*", "end", ";", "rtx", "unprotected_region", ";", "if", "(", "TARGET_MIPS16", ")", "{", "sorry", "(", "<STR_LIT>", "%qs does not support MIPS16 code", "<STR_LIT>", ",", "<STR_LIT>", "-mr10k-cache-barrier", "<STR_LIT>", ")", ";", "return", ";", "}", "calculate_dominance_info", "(", "CDI_DOMINATORS", ")", ";", "protected_bbs", "=", "sbitmap_alloc", "(", "last_basic_block_for_fn", "(", "cfun", ")", ")", ";", "bitmap_clear", "(", "protected_bbs", ")", ";", "rev_post_order", "=", "XNEWVEC", "(", "int", ",", "last_basic_block_for_fn", "(", "cfun", ")", ")", ";", "n", "=", "pre_and_rev_post_order_compute", "(", "NULL", ",", "rev_post_order", ",", "false", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n", ";", "i", "++", ")", "{", "bb", "=", "BASIC_BLOCK_FOR_FN", "(", "cfun", ",", "rev_post_order", "[", "i", "]", ")", ";", "if", "(", "r10k_protected_bb_p", "(", "bb", ",", "protected_bbs", ")", ")", "unprotected_region", "=", "NULL_RTX", ";", "else", "unprotected_region", "=", "pc_rtx", ";", "end", "=", "NEXT_INSN", "(", "BB_END", "(", "bb", ")", ")", ";", "for", "(", "insn", "=", "BB_HEAD", "(", "bb", ")", ";", "insn", "!=", "end", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "unprotected_region", "&&", "USEFUL_INSN_P", "(", "insn", ")", ")", "{", "if", "(", "recog_memoized", "(", "insn", ")", "==", "CODE_FOR_mips_cache", ")", "unprotected_region", "=", "NULL_RTX", ";", "else", "{", "if", "(", "unprotected_region", "==", "pc_rtx", ")", "unprotected_region", "=", "insn", ";", "if", "(", "r10k_needs_protection_p", "(", "insn", ")", ")", "{", "emit_insn_before", "(", "gen_r10k_cache_barrier", "(", ")", ",", "unprotected_region", ")", ";", "unprotected_region", "=", "NULL_RTX", ";", "}", "}", "}", "if", "(", "CALL_P", "(", "insn", ")", ")", "unprotected_region", "=", "pc_rtx", ";", "}", "if", "(", "unprotected_region", "==", "NULL_RTX", ")", "bitmap_set_bit", "(", "protected_bbs", ",", "bb", "->", "index", ")", ";", "}", "XDELETEVEC", "(", "rev_post_order", ")", ";", "sbitmap_free", "(", "protected_bbs", ")", ";", "free_dominance_info", "(", "CDI_DOMINATORS", ")", ";", "}" ]	[ "Implement", "-mr10k-cache-barrier=", "for", "the", "current", "function", "." ]
GCC	loongarch	CPP	stmt_completion	CPU	621,399	[ ")", ")", ";" ]	[ "split_const", "(", "src", ",", "&", "base", ",", "&", "offset", ")", ";", "if", "(", "offset", "!=", "const0_rtx", "&&", "(", "targetm", ".", "cannot_force_const_mem", "(", "mode", ",", "src", ")", "\|\|", "(", "can_create_pseudo_p", "(", ")", ")", ")", ")", "{", "base", "=", "loongarch_force_temporary", "(", "dest", ",", "base", ")", ";", "loongarch_emit_move", "(", "dest", ",", "loongarch_add_offset", "(", "NULL", ",", "base", ",", "INTVAL", "(", "offset", ")" ]

LLVM

AArch64

TD

stmt_completion

CPU

621,300

[ "=", "pattern", ";" ]

[ "class", "EncodedI", "<", "string", "cstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "AArch64Inst", "<", "NormalFrm", ",", "cstr", ">", "{", "let", "Pattern" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

621,301

[ "}" ]

[ "unsigned", "ScratchRsrcReg", "=", "getReservedPrivateSegmentBufferReg", "(", "ST", ",", "TII", ",", "TRI", ",", "MFI", ",", "MF", ")", ";", "unsigned", "ScratchWaveOffsetReg", ";", "bool", "FPAdjusted", ";", "std", "::", "tie", "(", "ScratchWaveOffsetReg", ",", "FPAdjusted", ")", "=", "getReservedPrivateSegmentWaveByteOffsetReg", "(", "ST", ",", "TII", ",", "TRI", ",", "MFI", ",", "MF", ")", ";", "Register", "PreloadedScratchWaveOffsetReg", "=", "MFI", "->", "getPreloadedReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "unsigned", "PreloadedPrivateBufferReg", "=", "AMDGPU", "::", "NoRegister", ";", "if", "(", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", ")", "{", "PreloadedPrivateBufferReg", "=", "MFI", "->", "getPreloadedReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "bool", "OffsetRegUsed", "=", "ScratchWaveOffsetReg", "!=", "AMDGPU", "::", "NoRegister", "&&", "MRI", ".", "isPhysRegUsed", "(", "ScratchWaveOffsetReg", ")", ";", "bool", "ResourceRegUsed", "=", "ScratchRsrcReg", "!=", "AMDGPU", "::", "NoRegister", "&&", "MRI", ".", "isPhysRegUsed", "(", "ScratchRsrcReg", ")", ";", "if", "(", "PreloadedScratchWaveOffsetReg", "==", "AMDGPU", "::", "NoRegister", ")", "return", ";", "MRI", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "if", "(", "ResourceRegUsed", "&&", "PreloadedPrivateBufferReg", "!=", "AMDGPU", "::", "NoRegister", ")", "{", "assert", "(", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", "||", "ST", ".", "isMesaGfxShader", "(", "F", ")", ")", ";", "MRI", ".", "addLiveIn", "(", "PreloadedPrivateBufferReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedPrivateBufferReg", ")", ";", "}", "for", "(", "MachineBasicBlock", "&", "OtherBB", ":", "MF", ")", "{", "if", "(", "&", "OtherBB", "==", "&", "MBB", ")", "continue", ";", "if", "(", "OffsetRegUsed", "||", "FPAdjusted", ")", "OtherBB", ".", "addLiveIn", "(", "ScratchWaveOffsetReg", ")", ";", "if", "(", "ResourceRegUsed", ")", "OtherBB", ".", "addLiveIn", "(", "ScratchRsrcReg", ")", ";", "}", "DebugLoc", "DL", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "bool", "CopyBuffer", "=", "ResourceRegUsed", "&&", "PreloadedPrivateBufferReg", "!=", "AMDGPU", "::", "NoRegister", "&&", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", "&&", "ScratchRsrcReg", "!=", "PreloadedPrivateBufferReg", ";", "bool", "CopyBufferFirst", "=", "TRI", "->", "isSubRegisterEq", "(", "PreloadedPrivateBufferReg", ",", "ScratchWaveOffsetReg", ")", ";", "if", "(", "CopyBuffer", "&&", "CopyBufferFirst", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "PreloadedPrivateBufferReg", ",", "RegState", "::", "Kill", ")", ";", "}", "unsigned", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "assert", "(", "SPReg", "!=", "AMDGPU", "::", "SP_REG", ")", ";", "const", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", "||", "OffsetRegUsed", ")", "{", "assert", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "ScratchWaveOffsetReg", ")", ".", "addReg", "(", "PreloadedScratchWaveOffsetReg", ",", "HasFP", "?", "RegState", "::", "Kill", ":", "<NUM_LIT>", ")", ";", "}", "if", "(", "CopyBuffer", "&&", "!", "CopyBufferFirst", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "PreloadedPrivateBufferReg", ",", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "ResourceRegUsed", ")", "{", "emitEntryFunctionScratchSetup", "(", "ST", ",", "MF", ",", "MBB", ",", "MFI", ",", "I", ",", "PreloadedPrivateBufferReg", ",", "ScratchRsrcReg", ")", ";", "}", "if", "(", "HasFP", ")", "{", "DebugLoc", "DL", ";", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int64_t", "StackSize", "=", "FrameInfo", ".", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "SPReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_ADD_U32", ")", ",", "SPReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ".", "addImm", "(", "StackSize", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ";" ]

GCC

s390

MD

stmt_completion

MPU

621,302

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]

LLVM

SPIRV

CPP

stmt_completion

Virtual ISA

621,303

[ ",", "MIRBuilder", ",", "I32Ty", ")", ";" ]

[ "auto", "ptr", "=", "OrigArgs", "[", "<NUM_LIT>", "]", ";", "auto", "scSem", "=", "getMemSemanticsForStorageClass", "(", "GR", "->", "getPointerStorageClass", "(", "ptr", ")", ")", ";", "Register", "memSemReg", ";", "auto", "memSem", "=", "MemorySemantics", "::", "SequentiallyConsistent", "|", "scSem", ";", "if", "(", "!", "memSemReg", ".", "isValid", "(", ")", ")", "memSemReg", "=", "GR", "->", "buildConstantInt", "(", "memSem" ]

GCC

i386

CPP

stmt_completion

CPU

621,304

[ "mm512_setzero_si512", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_cvttpd_epu64", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m512d", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_cvttpd2uqq512_mask", "(", "(", "_", "_", "v8df", ")", "_", "_", "A", ",", "(", "_", "_", "v8di", ")", "_" ]

GCC

c6x

CPP

stmt_completion

VLIW

621,305

[ ")", ";" ]

[ "return", "get_hard_reg_initial_val", "(", "Pmode", ",", "RETURN_ADDR_REGNO" ]

GCC

nds32

MD

stmt_completion

CPU

621,306

[ "(", "match_test", "<STR_LIT>", ")" ]

[ "(", "if_then_else", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")", "(", "const_string", "<STR_LIT>", ")", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_test", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_test", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_test", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_test", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_test", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_test", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else" ]

GCC

avr

MD

next_suggestion

MPU

621,307

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

621,308

[ ">", "Uses", ";" ]

[ "std", "::", "map", "<", "MachineInstr", "*", ",", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">>", "ITBlocks", ";", "for", "(", "auto", "*", "MBB", ":", "BasicBlocks", ")", "{", "for", "(", "auto", "&", "IT", ":", "*", "MBB", ")", "{", "if", "(", "IT", ".", "getOpcode", "(", ")", "!=", "ARM", "::", "t2IT", ")", "continue", ";", "RDA", ".", "getReachingLocalUses", "(", "&", "IT", ",", "MCRegister", "::", "from", "(", "ARM", "::", "ITSTATE", ")", ",", "ITBlocks", "[", "&", "IT", "]", ")", ";", "}", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "ModifiedITs", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "RemoveITs", ";", "for", "(", "auto", "*", "Dead", ":", "Killed", ")", "{", "if", "(", "MachineOperand", "*", "MO", "=", "Dead", "->", "findRegisterUseOperand", "(", "ARM", "::", "ITSTATE", ")", ")", "{", "MachineInstr", "*", "IT", "=", "RDA", ".", "getMIOperand", "(", "Dead", ",", "*", "MO", ")", ";", "RemoveITs", ".", "insert", "(", "IT", ")", ";", "auto", "&", "CurrentBlock", "=", "ITBlocks", "[", "IT", "]", ";", "CurrentBlock", ".", "erase", "(", "Dead", ")", ";", "if", "(", "CurrentBlock", ".", "empty", "(", ")", ")", "ModifiedITs", ".", "erase", "(", "IT", ")", ";", "else", "ModifiedITs", ".", "insert", "(", "IT", ")", ";", "}", "}", "if", "(", "!", "ModifiedITs", ".", "empty", "(", ")", ")", "return", "false", ";", "Killed", ".", "insert", "(", "RemoveITs", ".", "begin", "(", ")", ",", "RemoveITs", ".", "end", "(", ")", ")", ";", "return", "true", ";", "}", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>" ]

LLVM

ARM

TD

next_suggestion

CPU

621,309

[ "}" ]

[ "def", "VBICiv4i32", ":", "N1ModImm", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "{", "<NUM_LIT>", ",", "?", ",", "?", ",", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "QPR", ":", "$", "Vd", ")", ",", "(", "ins", "nImmSplatI32", ":", "$", "SIMM", ",", "QPR", ":", "$", "src", ")", ",", "IIC_VMOVImm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "QPR", ":", "$", "Vd", ",", "(", "v4i32", "(", "NEONvbicImm", "QPR", ":", "$", "src", ",", "timm", ":", "$", "SIMM", ")", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SIMM", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

rs6000

MD

program_repair

CPU

621,310

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "neg", ":", "SF", "(", "plus", ":", "SF", "(", "mult", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

GCC

i386

MD

stmt_completion

CPU

621,311

[ ")", "]", ")" ]

[ "(", "mult", ":", "SWI248", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SWI248", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SWI248", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SWI248", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

621,312

[ "Register", "Interm", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_32RegClass", ")", ";" ]

[ "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "Inst", ";", "const", "DebugLoc", "&", "DL", "=", "Inst", ".", "getDebugLoc", "(", ")", ";", "MachineOperand", "&", "Dest", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src0", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src1", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Register", "NewDest", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_32RegClass", ")", ";" ]

GCC

cris

CPP

code_generation

MPU

621,313

[ "static", "int", "cris_address_cost", "(", "rtx", "x", ")", "{", "if", "(", "BASE_OR_AUTOINCR_P", "(", "x", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "MEM", ")", "return", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "if", "(", "CONSTANT_P", "(", "x", ")", ")", "return", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", ")", "{", "rtx", "tem1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "tem2", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "GET_CODE", "(", "tem1", ")", "==", "MULT", "&&", "BIAP_INDEX_P", "(", "tem1", ")", ")", "||", "REG_P", "(", "tem1", ")", ")", "return", "<NUM_LIT>", "/", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "tem2", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "tem2", ")", "<", "<NUM_LIT>", "&&", "INTVAL", "(", "tem2", ")", ">=", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", "/", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "tem2", ")", "==", "CONST_INT", "&&", "CONST_OK_FOR_LETTER_P", "(", "INTVAL", "(", "tem2", ")", ",", "'", "L", "'", ")", ")", "return", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "if", "(", "CONSTANT_P", "(", "tem2", ")", ")", "return", "(", "<NUM_LIT>", "+", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "return", "(", "<NUM_LIT>", "+", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>", ";", "}" ]

[ "The", "ADDRESS_COST", "worker", "." ]

GCC

i386

MD

stmt_completion

CPU

621,314

[ "const_int", "<NUM_LIT>", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V8DF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "float", ":", "V8DF", "(", "vec_select", ":", "V8SI", "(", "match_operand", ":", "V16SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(" ]

GCC

i386

MD

next_suggestion

CPU

621,315

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

621,316

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCommutable", "=", "<NUM_LIT>" ]

LLVM

AArch64

CPP

stmt_completion

CPU

621,317

[ "CompileKernel", ")", "{" ]

[ "MCSymbol", "*", "ReturnSym", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "emitLabel", "(", "ReturnSym", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "*", "STI", ")", ";", "OutStreamer", "->", "emitLabel", "(", "HandleMismatchOrPartialSym", ")", ";", "if", "(", "HasMatchAllTag", ")", "{", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ",", "*", "STI", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "MatchAllTag", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ",", "*", "STI", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "ReturnSym", ",", "OutContext", ")", ")", ",", "*", "STI", ")", ";", "}", "if", "(", "IsShort", ")", "{", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ",", "*", "STI", ")", ";", "MCSymbol", "*", "HandleMismatchSym", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "HandleMismatchSym", ",", "OutContext", ")", ")", ",", "*", "STI", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ",", "*", "STI", ")", ";", "if", "(", "Size", "!=", "<NUM_LIT>", ")", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "Size", "-", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ",", "*", "STI", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ",", "*", "STI", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "HandleMismatchSym", ",", "OutContext", ")", ")", ",", "*", "STI", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ",", "*", "STI", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ",", "*", "STI", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", ",", "*", "STI", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "ReturnSym", ",", "OutContext", ")", ")", ",", "*", "STI", ")", ";", "OutStreamer", "->", "emitLabel", "(", "HandleMismatchSym", ")", ";", "}", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ",", "*", "STI", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ",", "*", "STI", ")", ";", "if", "(", "Reg", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ",", "*", "STI", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "AccessInfo", "&", "HWASanAccessInfo", "::", "RuntimeMask", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ",", "*", "STI", ")", ";", "if", "(" ]

LLVM

Hexagon

TD

program_repair

DSP

621,318

[ "<FIXS>", "let", "hasSideEffects", "=", "<NUM_LIT>", ",", "isSoloAX", "=", "<NUM_LIT>", "in", "<FIXE>" ]

[ "def", "HexagonBARRIER", ":", "SDNode", "<STR_LIT>", ",", "SDTNone", ",", "[", "SDNPHasChain", "]", ">", ";", "<BUGS>", "let", "hasSideEffects", "=", "<NUM_LIT>", ",", "isSoloAX", "=", "<NUM_LIT>", ",", "isCodeGenOnly", "=", "<NUM_LIT>", "in", "<BUGE>", "def", "BARRIER", ":", "SYSInst", "(", "outs", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "[", "(", "HexagonBARRIER", ")", "]", ",", "<STR_LIT>", ",", "ST_tc_st_SLOT0", ">", "{" ]

GCC

avr

MD

next_suggestion

MPU

621,319

[ "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")" ]

[ "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "REG_CC", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "const", "char", "*", "op", "int", "jump_mode", "if", "(", "test_hard_reg_class", "(", "ADDW_REGS", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

621,320

[ "&&", "Imm", "<=", "<NUM_LIT>", ";" ]

[ "static", "bool", "isPositionExport", "(", "const", "SIInstrInfo", "*", "TII", ",", "SUnit", "*", "SU", ")", "{", "const", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "int", "Imm", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "tgt", ")", "->", "getImm", "(", ")", ";", "return", "Imm", ">=", "<NUM_LIT>" ]

GCC

avr

MD

stmt_completion

MPU

621,321

[ "<NUM_LIT>", ")", ")", ")" ]

[ "(", "define_peephole2", "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "ALL1", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "ALL1", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "REG_CC", ")", ")", "]", ")", "(", "match_scratch", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "rotate", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "REG_CC", ")", ")", "]", ")", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "lshiftrt", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "REG_CC", ")", ")", "]", ")", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "REG_CC", ")", ")", "]", ")", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "and", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup" ]

LLVM

AArch64

TD

stmt_completion

CPU

621,322

[ "=", "<STR_LIT>", ";" ]

[ "let", "ParserMatchClass", "=", "MSRSystemRegisterOperand", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "PrintMethod" ]

LLVM

JVM

CPP

next_suggestion

Virtual ISA

621,323

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "case", "ISD", "::", "STRUCT_REF", ":", "case", "ISD", "::", "ARRAY_REF", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

LLVM

R600

TD

program_repair

GPU

621,324

[ "<FIXS>", "string", "noRetOp", "=", "<STR_LIT>", ",", "RegisterClass", "src", "=", "rc", ">", ":", "DS_1A2D_RET_m", "<FIXE>", "<FIXS>", "(", "ins", "i1imm", ":", "$", "gds", ",", "VGPR_32", ":", "$", "addr", ",", "src", ":", "$", "data0", ",", "src", ":", "$", "data1", ",", "ds_offset", ":", "$", "offset", ",", "M0Reg", ":", "$", "m0", ")", ",", "<FIXE>" ]

[ "}", "multiclass", "DS_1A2D_RET", "bits", "<NUM_LIT>", ">", "op", ",", "string", "asm", ",", "RegisterClass", "rc", ",", "<BUGS>", "string", "noRetOp", "=", "<STR_LIT>", ">", ":", "DS_1A2D_RET_m", "<BUGE>", "op", ",", "asm", ",", "(", "outs", "rc", ":", "$", "vdst", ")", ",", "<BUGS>", "(", "ins", "i1imm", ":", "$", "gds", ",", "VGPR_32", ":", "$", "addr", ",", "rc", ":", "$", "data0", ",", "rc", ":", "$", "data1", ",", "ds_offset", ":", "$", "offset", ",", "M0Reg", ":", "$", "m0", ")", ",", "<BUGE>", "asm", "#", "<STR_LIT>", "#", "<STR_LIT>", ",", "[", "]", ",", "noRetOp", ">", ";" ]

GCC

arm

CPP

next_suggestion

CPU

621,325

[ "}" ]

[ "_", "_", "arm_vcvtnq_x_u16_f16", "(", "float16x8_t", "_", "_", "a", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vcvtnq_m_uv8hi", "(", "_", "_", "arm_vuninitializedq_u16", "(", ")", ",", "_", "_", "a", ",", "_", "_", "p", ")", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

621,326

[ "default", ":" ]

[ "unsigned", "AArch64InstrInfo", "::", "GetInstSizeInBytes", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MI", "->", "getDesc", "(", ")", ";", "switch", "(", "Desc", ".", "getOpcode", "(", ")", ")", "{" ]

GCC

arm

MD

stmt_completion

CPU

621,327

[ "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "DI", "(", "mult", ":", "DI", "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

LLVM

R600

CPP

stmt_completion

GPU

621,328

[ "<STR_LIT>", ";" ]

[ "return", "<STR_LIT>", "R600 Vector Registers Merge Pass" ]

LLVM

AArch64

TD

next_suggestion

CPU

621,329

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "immr", ";", "bits", "<", "<NUM_LIT>", ">", "imms", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "immr", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imms", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

LLVM

PowerPC

TD

stmt_completion

CPU

621,330

[ "<STR_LIT>", ";" ]

[ "def", "PPCS17ImmAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=" ]

GCC

i386

MD

stmt_completion

CPU

621,331

[ ")", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,332

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "def", "F2_sffma", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_a58fd5cc", ",", "TypeM", ">", ",", "Enc_2ae154", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

program_repair

GPU

621,333

[ "<FIXS>", "<FIXE>", "<FIXS>", "void", "analyzeVGPRToSGPRCopy", "(", "V2SCopyInfo", "&", "Info", ")", ";", "<FIXE>" ]

[ "SIFixSGPRCopies", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "NextVGPRToSGPRCopyID", "(", "<NUM_LIT>", ")", "{", "}", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", ";", "<BUGS>", "void", "fixSCCCopies", "(", "bool", "IsWave32", ")", ";", "void", "prepareRegSequenceAndPHIs", "(", "MachineFunction", "&", "MF", ")", ";", "<BUGE>", "unsigned", "getNextVGPRToSGPRCopyId", "(", ")", "{", "return", "++", "NextVGPRToSGPRCopyID", ";", "}", "<BUGS>", "bool", "needToBeConvertedToVALU", "(", "V2SCopyInfo", "*", "I", ")", ";", "void", "analyzeVGPRToSGPRCopy", "(", "MachineInstr", "*", "MI", ")", ";", "<BUGE>", "void", "lowerVGPR2SGPRCopies", "(", "MachineFunction", "&", "MF", ")", ";" ]

LLVM

Hexagon

CPP

code_generation

DSP

621,334

[ "Node", "*", "update", "(", "Node", "*", "N", ")", "{", "assert", "(", "N", "!=", "nullptr", ")", ";", "N", "->", "Height", "=", "<NUM_LIT>", "+", "std", "::", "max", "(", "height", "(", "N", "->", "Left", ")", ",", "height", "(", "N", "->", "Right", ")", ")", ";", "if", "(", "N", "->", "Left", ")", "N", "->", "MaxEnd", "=", "std", "::", "max", "(", "N", "->", "MaxEnd", ",", "N", "->", "Left", "->", "MaxEnd", ")", ";", "if", "(", "N", "->", "Right", ")", "N", "->", "MaxEnd", "=", "std", "::", "max", "(", "N", "->", "MaxEnd", ",", "N", "->", "Right", "->", "MaxEnd", ")", ";", "return", "N", ";", "}" ]

[ "Digest", "more", "data", "." ]

LLVM

X86

CPP

program_repair

CPU

621,335

[ "<FIXS>", "uint64_t", "MaxNopLength", "=", "<NUM_LIT>", ";", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "ProcIntelSLM", "]", ")", "MaxNopLength", "=", "<NUM_LIT>", ";", "else", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "FeatureFast15ByteNOP", "]", ")", "MaxNopLength", "=", "<NUM_LIT>", ";", "else", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "FeatureFast11ByteNOP", "]", ")", "MaxNopLength", "=", "<NUM_LIT>", ";", "<FIXE>" ]

[ "return", "true", ";", "}", "<BUGS>", "uint64_t", "MaxNopLength", "=", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "ProcIntelSLM", "]", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<BUGE>", "do", "{", "const", "uint8_t", "ThisNopLength", "=", "(", "uint8_t", ")", "std", "::", "min", "(", "Count", ",", "MaxNopLength", ")", ";", "const", "uint8_t", "Prefixes", "=", "ThisNopLength", "<=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "ThisNopLength", "-", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

621,336

[ "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "LDRi12", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "CPMMO", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";" ]

[ "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "t2ORRri", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tPICADD", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "t2STRi12", ")", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "}", "else", "if", "(", "isThumb", ")", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tLDRpci", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tPICADD", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tMOVi8", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "ARM", "::", "CPSR", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "unsigned", "NewVReg4", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tORR", ")", ",", "NewVReg4", ")", ".", "addReg", "(", "ARM", "::", "CPSR", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "unsigned", "NewVReg5", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tADDframe", ")", ",", "NewVReg5", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tSTRi", ")", ")", ".", "addReg", "(", "NewVReg4", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg5", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";" ]

LLVM

Lanai

CPP

next_suggestion

CPU

621,337

[ "LastFiller", "=", "++", "I", ";" ]

[ "MachineBasicBlock", "::", "instr_iterator", "J", "=", "I", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "MachineBasicBlock", "::", "reverse_instr_iterator", "RI", "=", "++", "I", ".", "getReverse", "(", ")", ";", "assert", "(", "RI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "RI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "RI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "RI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "RI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "RI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "RI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "-", "<NUM_LIT>", ")", ";", "++", "RI", ";", "assert", "(", "RI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "RI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "RI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "RI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "RI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "FI", "=", "RI", ".", "getReverse", "(", ")", ";", "MBB", ".", "splice", "(", "std", "::", "next", "(", "I", ")", ",", "&", "MBB", ",", "FI", ",", "I", ")", ";", "FilledSlots", "+=", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "!", "NopDelaySlotFiller", "&&", "findDelayInstr", "(", "MBB", ",", "I", ",", "J", ")", ")", "{", "MBB", ".", "splice", "(", "std", "::", "next", "(", "I", ")", ",", "&", "MBB", ",", "J", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "std", "::", "next", "(", "I", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "}", "++", "FilledSlots", ";", "}", "Changed", "=", "true", ";" ]

GCC

i386

CPP

stmt_completion

CPU

621,338

[ ",", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_andnot_epi64", "(", "_", "_", "mmask8", "_", "_", "U" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,339

[ "bits", "<", "<NUM_LIT>", ">", "Pd4", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rss32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rss32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

arm

CPP

stmt_completion

CPU

621,340

[ "b", ",", "uint16_t", "_", "_", "c", ")", "{" ]

[ "_", "_", "arm_vqdmlahq_n_u16", "(", "uint16x8_t", "_", "_", "a", ",", "uint16x8_t", "_", "_" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

621,341

[ "isStack", "(", ")", ";" ]

[ "bool", "isSlot", "(", ")", "const", "{", "return", "Reg", "!=", "<NUM_LIT>", "&&", "Reg", "." ]

GCC

rs6000

CPP

code_generation

CPU

621,342

[ "bool", "rs6000_quadword_masked_address_p", "(", "const_rtx", "expr", ")", "{", "if", "(", "GET_CODE", "(", "expr", ")", "==", "AND", ")", "{", "const_rtx", "operand1", "=", "XEXP", "(", "expr", ",", "<NUM_LIT>", ")", ";", "const_rtx", "operand2", "=", "XEXP", "(", "expr", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "REG_P", "(", "operand1", ")", "||", "rs6000_sum_of_two_registers_p", "(", "operand1", ")", ")", "&&", "CONST_SCALAR_INT_P", "(", "operand2", ")", "&&", "INTVAL", "(", "operand2", ")", "==", "-", "<NUM_LIT>", ")", "return", "true", ";", "}", "return", "false", ";", "}" ]

[ "Return", "true", "iff", "EXPR", "represents", "an", "address", "expression", "that", "masks", "off", "the", "low-order", "4", "bits", "in", "the", "style", "of", "an", "lvx", "or", "stvx", "rtl", "pattern", "." ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

621,343

[ "return", "RI", ".", "getRegSizeInBits", "(", "*", "getOpRegClass", "(", "MI", ",", "OpNo", ")", ")", "/", "<NUM_LIT>", ";" ]

[ "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "unsigned", "SubReg", "=", "MO", ".", "getSubReg", "(", ")", ")", "{", "return", "RI", ".", "getSubRegIdxSize", "(", "SubReg", ")", "/", "<NUM_LIT>", ";", "}", "}" ]

GCC

i386

MD

next_suggestion

CPU

621,344

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "any_extend", ":", "V2DI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

621,345

[ ";" ]

[ "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "ST", "=", "&", "MF", ".", "getSubtarget", "<", "R600Subtarget", ">", "(", ")", ";", "MaxFetchInst", "=", "ST", "->", "getTexVTXClauseSize", "(", ")", ";", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "ST", "->", "getRegisterInfo", "(", ")", ";", "R600MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "R600MachineFunctionInfo", ">", "(", ")", ";", "CFStack", "CFStack", "(", "ST", ",", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MB", "=", "MF", ".", "begin", "(", ")", ",", "ME", "=", "MF", ".", "end", "(", ")", ";", "MB", "!=", "ME", ";", "++", "MB", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MB", ";", "unsigned", "CfCount", "=", "<NUM_LIT>", ";", "std", "::", "vector", "<", "std", "::", "pair", "<", "unsigned", ",", "std", "::", "set", "<", "MachineInstr", "*", ">>", ">", "LoopStack", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "IfThenElseStack", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "AMDGPU_VS", ")", "{", "BuildMI", "(", "MBB", ",", "MBB", ".", "begin", "(", ")", ",", "MBB", ".", "findDebugLoc", "(", "MBB", ".", "begin", "(", ")", ")", ",", "getHWInstrDesc", "(", "CF_CALL_FS", ")", ")", ";", "CfCount", "++", ";", "}", "std", "::", "vector", "<", "ClauseFile", ">", "FetchClauses", ",", "AluClauses", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "LastAlu", "(", "<NUM_LIT>", ")", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "ToPopAfter", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "if", "(", "TII", "->", "usesTextureCache", "(", "*", "I", ")", "||", "TII", "->", "usesVertexCache", "(", "*", "I", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "CfCount", "<<", "<STR_LIT>", ":", "<STR_LIT>", ";", "I", "->", "dump", "(", ")", ";", ")", ";", "FetchClauses", ".", "push_back", "(", "MakeFetchClause", "(", "MBB", ",", "I", ")", ")", ";", "CfCount", "++", ";", "LastAlu", ".", "back", "(", ")", "=", "nullptr", ";", "continue", ";", "}", "MachineBasicBlock", "::", "iterator", "MI", "=", "I", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "LastAlu", ".", "back", "(", ")", "=", "nullptr", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "LastAlu", ".", "back", "(", ")", "=", "&", "*", "MI", ";", "I", "++", ";", "bool", "RequiresWorkAround", "=", "CFStack", ".", "requiresWorkAroundForInst", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "RequiresWorkAround", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Applying bug work-around for ALU_PUSH_BEFORE\\n", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MBB", ".", "findDebugLoc", "(", "MI", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "CfCount", "+", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "CfCount", "++", ";", "CFStack", ".", "pushBranch", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "CFStack", ".", "pushBranch", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "[", "[", "fallthrough", "]", "]", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "I", "=", "MI", ";", "AluClauses", ".", "push_back", "(", "MakeALUClause", "(", "MBB", ",", "I", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "CfCount", "<<", "<STR_LIT>", ":", "<STR_LIT>", ";", "MI", "->", "dump", "(", ")", ";", ")", ";", "CfCount", "++", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "CFStack", ".", "pushLoop", "(", ")", ";", "MachineInstr", "*", "MIb", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MBB", ".", "findDebugLoc", "(", "MI", ")", ",", "getHWInstrDesc", "(", "CF_WHILE_LOOP", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "std", "::", "set", "<", "MachineInstr", "*", ">>", "Pair", "(", "CfCount", ",", "std", "::", "set", "<", "MachineInstr", "*", ">", "(", ")", ")", ";", "Pair", ".", "second", ".", "insert", "(", "MIb", ")", ";", "LoopStack", ".", "push_back", "(", "std", "::", "move", "(", "Pair", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "CfCount", "++", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "CFStack", ".", "popLoop", "(", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "std", "::", "set", "<", "MachineInstr", "*", ">>", "Pair", "=", "std", "::", "move", "(", "LoopStack", ".", "back", "(", ")", ")", ";", "LoopStack", ".", "pop_back", "(", ")" ]

GCC

mips

CPP

program_repair

CPU

621,346

[ "<FIXS>", "rtx_insn", "*", "insn", ",", "*", "last_insn", ",", "*", "subinsn", ",", "*", "next_insn", ";", "rtx", "lo_reg", ",", "delayed_reg", ";", "<FIXE>" ]

[ "static", "voidmips_reorg_process_insns", "(", "void", ")", "{", "<BUGS>", "rtx", "insn", ",", "last_insn", ",", "subinsn", ",", "next_insn", ",", "lo_reg", ",", "delayed_reg", ";", "<BUGE>", "int", "hilo_delay", ";" ]

LLVM

PowerPC

TD

next_suggestion

CPU

621,347

[ "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "|", "|", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";" ]

[ "def", "imm64ZExt32", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "}", "]", ">", ";", "def", "DSFormLoad", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "|", "|", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "DSFormStore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "|", "|", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "DSFormSextLoadi32", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "sextloadi32", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "|", "|", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "DSFormPreStore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "base", ",", "node", ":", "$", "offset", ")", ",", "(", "pre_store", "node", ":", "$", "val", ",", "node", ":", "$", "base", ",", "node", ":", "$", "offset", ")", ",", "[", "{" ]

GCC

rs6000

CPP

stmt_completion

CPU

621,348

[ "B", "[", "<NUM_LIT>", "]", ")", ";" ]

[ "_", "_", "v2df", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "c", ";", "_", "_", "a", "=", "vec_splats", "(", "_", "_", "A", "[", "<NUM_LIT>", "]", ")", ";", "_", "_", "b", "=", "vec_splats", "(", "_", "_" ]

GCC

stormy16

CPP

stmt_completion

CPU

621,349

[ ")", ";" ]

[ "emit_move_insn", "(", "temp", ",", "reg_fnaddr", ")", ";", "emit_insn", "(", "gen_andhi3", "(", "temp", ",", "temp", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_iorhi3", "(", "temp", ",", "temp", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_move_insn", "(", "reg_addr_mem", ",", "temp", ")", ";", "emit_insn", "(", "gen_addhi3", "(", "reg_addr", ",", "reg_addr", ",", "const2_rtx", ")", ")", ";", "emit_insn", "(", "gen_lshrhi3", "(", "reg_fnaddr", ",", "reg_fnaddr", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")" ]

GCC

mep

CPP

program_repair

CPU

621,350

[ "<FIXS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "c3", "-", "isa", "(", "SLOTS", "C3", ")", "(", "INTRINSIC", "<STR_LIT>", "cpssqa1u_b", "<STR_LIT>", ")", "(", "CPTYPE", "V8UQI", ")", "VOLATILE", ")", "<FIXE>" ]

[ ";", "<NUM_LIT>", "<NUM_LIT>", "<NUM_LIT>", "<NUM_LIT>", "<NUM_LIT>", "qqqqq", "ppppp", "<NUM_LIT>", "cpssqa1u", ".", "b", "crqc", ",", "crpc", "(", "c3_1", ")", "(", "dni", "cpssqa1u_b_C3", "<STR_LIT>", "cpssqa1u.b $crqc,$crpc C3", "<STR_LIT>", "<BUGS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "c3", "-", "isa", "(", "SLOTS", "C3", ")", "(", "INTRINSIC", "<STR_LIT>", "cpssqa1u_b", "<STR_LIT>", ")", "(", "CPTYPE", "V8UQI", ")", ")", "<BUGE>", "<STR_LIT>", "cpssqa1u.b $crqc,$crpc", "<STR_LIT>", "(", "+", "MAJ_15", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u4", "#", "x0", ")", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u7", "#", "x0", ")", "(", "f", "-", "sub4", "<NUM_LIT>", ")", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u16", "#", "x1", ")", "crqc", "crpc", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u31", "#", "x1", ")", ")" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

621,351

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "let", "Itinerary", "=", "IIC_ScalarOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "src", ";", "let", "Switches", "=", "sw", ";", "let", "OperandType", "=", "OpType", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]

GCC

i386

CPP

code_generation

CPU

621,352

[ "bool", "ix86_rip_relative_addr_p", "(", "struct", "ix86_address", "*", "parts", ")", "{", "rtx", "base", ",", "index", ",", "disp", ";", "base", "=", "parts", "->", "base", ";", "index", "=", "parts", "->", "index", ";", "disp", "=", "parts", "->", "disp", ";", "if", "(", "disp", "&&", "!", "base", "&&", "!", "index", ")", "{", "if", "(", "TARGET_64BIT", ")", "{", "rtx", "symbol", "=", "disp", ";", "if", "(", "GET_CODE", "(", "disp", ")", "==", "CONST", ")", "symbol", "=", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "symbol", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "XEXP", "(", "symbol", ",", "<NUM_LIT>", ")", ")", ")", "symbol", "=", "XEXP", "(", "symbol", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "symbol", ")", "==", "LABEL_REF", "||", "(", "GET_CODE", "(", "symbol", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "symbol", ")", "==", "<NUM_LIT>", ")", "||", "(", "GET_CODE", "(", "symbol", ")", "==", "UNSPEC", "&&", "(", "XINT", "(", "symbol", ",", "<NUM_LIT>", ")", "==", "UNSPEC_GOTPCREL", "||", "XINT", "(", "symbol", ",", "<NUM_LIT>", ")", "==", "UNSPEC_PCREL", "||", "XINT", "(", "symbol", ",", "<NUM_LIT>", ")", "==", "UNSPEC_GOTNTPOFF", ")", ")", ")", "return", "true", ";", "}", "}", "return", "false", ";", "}" ]

[ "Check", "whether", "x86", "address", "PARTS", "is", "a", "pc-relative", "address", "." ]

GCC

aarch64

CPP

stmt_completion

CPU

621,353

[ "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";" ]

[ "_", "_", "o", "=", "_", "_", "builtin_aarch64_set_qregoiv16qi", "(", "_", "_", "o", ",", "(", "int8x16_t", ")", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "_", "_", "o", "=", "_", "_", "builtin_aarch64_set_qregoiv16qi", "(", "_", "_", "o", ",", "(", "int8x16_t", ")", "tab", "." ]

GCC

sparc

MD

stmt_completion

CPU

621,354

[ "<STR_LIT>", ")" ]

[ "(", "define_automaton" ]

LLVM

ARM

TD

next_suggestion

CPU

621,355

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "def", "_fixed", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "VecListDPairAllLanes", ":", "$", "Vd", ",", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ")", ",", "IIC_VLD1dupu", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteVLD1", "]", ">", "{", "let", "Rm", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "}", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,356

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";" ]

LLVM

TGSI

CPP

next_suggestion

Virtual ISA

621,357

[ "}" ]

[ "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "true", ";", "}", "return", "false", ";" ]

GCC

rs6000

CPP

code_generation

CPU

621,358

[ "void", "rs6000_expand_interleave", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "bool", "highp", ")", "{", "machine_mode", "vmode", "=", "GET_MODE", "(", "target", ")", ";", "unsigned", "i", ",", "high", ",", "nelt", "=", "GET_MODE_NUNITS", "(", "vmode", ")", ";", "rtx", "perm", "[", "<NUM_LIT>", "]", ";", "high", "=", "(", "highp", "?", "<NUM_LIT>", ":", "nelt", "/", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", "/", "<NUM_LIT>", ";", "i", "++", ")", "{", "perm", "[", "i", "*", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "i", "+", "high", ")", ";", "perm", "[", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "i", "+", "nelt", "+", "high", ")", ";", "}", "rs6000_do_expand_vec_perm", "(", "target", ",", "op0", ",", "op1", ",", "vmode", ",", "nelt", ",", "perm", ")", ";", "}" ]

[ "Expand", "a", "vector", "interleave", "operation", "." ]

LLVM

Patmos

CPP

next_suggestion

VLIW

621,359

[ "}", "else", "{" ]

[ "const", "PatmosMachineFunctionInfo", "*", "PMFI", "=", "MF", ".", "getInfo", "<", "PatmosMachineFunctionInfo", ">", "(", ")", ";", "bool", "Changed", "=", "false", ";", "if", "(", "MinSubfunctionAlignment", ">", "MF", ".", "getAlignment", "(", ")", ")", "{", "MF", ".", "ensureAlignment", "(", "MinSubfunctionAlignment", ")", ";", "Changed", "=", "true", ";", "}", "for", "(", "MachineFunction", "::", "iterator", "i", "=", "MF", ".", "begin", "(", ")", ",", "ie", "=", "MF", ".", "end", "(", ")", ";", "i", "!=", "ie", ";", "++", "i", ")", "{", "unsigned", "align", ";", "if", "(", "PMFI", "->", "isMethodCacheRegionEntry", "(", "i", ")", ")", "{", "align", "=", "MinSubfunctionAlignment", ";" ]

GCC

sh

CPP

stmt_completion

CPU

621,360

[ ")", ";" ]

[ "if", "(", "from_mode", "==", "QImode", ")", "i0", "=", "sh_check_add_incdec_notes", "(", "emit_insn_after", "(", "gen_extendqisi2", "(", "r", ",", "set_src", ")", ",", "insn", ")", ")", ";", "else", "if", "(", "from_mode", "==", "HImode", ")", "i0", "=", "sh_check_add_incdec_notes", "(", "emit_insn_after", "(", "gen_extendhisi2", "(", "r", ",", "set_src", ")", ",", "insn", ")", ")", ";", "else", "gcc_unreachable", "(", ")", ";", "emit_insn_after", "(", "gen_move_insn", "(", "XEXP", "(", "set_rtx", ",", "<NUM_LIT>", ")", ",", "gen_lowpart", "(", "GET_MODE", "(", "set_src", ")", ",", "r", ")", ")", ",", "i0", ")", ";", "set_insn_deleted", "(", "insn", ")", ";", "return", "r", ";", "}", "else", "{", "rtx", "extension_dst", "=", "XEXP", "(", "set_rtx", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_MODE", "(", "extension_dst", ")", "!=", "SImode", ")", "extension_dst", "=", "simplify_gen_subreg", "(", "SImode", ",", "extension_dst", ",", "GET_MODE", "(", "extension_dst", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "modified_between_p", "(", "extension_dst", ",", "insn", ",", "use_at_insn", ")", ")", "{", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "use_as_extended_reg: dest reg %d of extending insn %d is ", "<STR_LIT>", "<STR_LIT>", "modified, inserting a reg-reg copy\\n", "<STR_LIT>", ",", "REGNO", "(", "extension_dst", ")", ",", "INSN_UID", "(", "insn", ")", ")", ";", "rtx", "r", "=", "gen_reg_rtx", "(", "SImode" ]

LLVM

AArch64

CPP

program_repair

CPU

621,361

[ "<FIXS>", "const", "MCInstrDesc", "&", "MCID", "=", "(", "isPAC", "(", "MI", ")", "?", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ":", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "if", "(", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", "{", "#", "ifndef", "DO_SHORT_DUMMYBuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MCID", ")", ".", "addDef", "(", "dst", ")", ".", "addUse", "(", "dst", ")", ".", "addReg", "(", "dst", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MCID", ")", ".", "addDef", "(", "dst", ")", ".", "addUse", "(", "dst", ")", ".", "addReg", "(", "mod", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MCID", ")", ".", "addDef", "(", "dst", ")", ".", "addUse", "(", "dst", ")", ".", "addReg", "(", "mod", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "#", "endifBuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MCID", ")", ".", "addDef", "(", "dst", ")", ".", "addUse", "(", "dst", ")", ".", "addReg", "(", "mod", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "else", "if", "(", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ")", "{", "#", "ifndef", "DO_SHORT_DUMMYBuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MCID", ")", ".", "addDef", "(", "dst", ")", ".", "addUse", "(", "dst", ")", ".", "addReg", "(", "dst", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MCID", ")", ".", "addDef", "(", "dst", ")", ".", "addUse", "(", "dst", ")", ".", "addReg", "(", "mod", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MCID", ")", ".", "addDef", "(", "dst", ")", ".", "addUse", "(", "dst", ")", ".", "addReg", "(", "mod", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "#", "endifBuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MCID", ")", ".", "addDef", "(", "dst", ")", ".", "addUse", "(", "dst", ")", ".", "addReg", "(", "mod", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "else", "{", "#", "ifndef", "DO_SHORT_DUMMYBuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MCID", ")", ".", "addDef", "(", "dst", ")", ".", "addUse", "(", "dst", ")", ".", "addReg", "(", "dst", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MCID", ")", ".", "addDef", "(", "dst", ")", ".", "addUse", "(", "dst", ")", ".", "addReg", "(", "mod", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MCID", ")", ".", "addDef", "(", "dst", ")", ".", "addUse", "(", "dst", ")", ".", "addReg", "(", "mod", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "#", "endifBuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MCID", ")", ".", "addDef", "(", "dst", ")", ".", "addUse", "(", "dst", ")", ".", "addReg", "(", "mod", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "}", "inline", "bool", "AArch64DummyPA", "::", "isPAC", "(", "MachineInstr", "&", "MI", ")", "{", "<FIXE>" ]

[ "unsigned", "dst", ",", "unsigned", "mod", ")", "{", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "<BUGS>", "bool", "isAut", "=", "true", ";", "<BUGE>", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";" ]

GCC

aarch64

CPP

code_generation

CPU

621,362

[ "static", "unsigned", "int", "aarch64_function_arg_alignment", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "unsigned", "int", "alignment", ";", "if", "(", "type", ")", "{", "if", "(", "!", "integer_zerop", "(", "TYPE_SIZE", "(", "type", ")", ")", ")", "{", "if", "(", "TYPE_MODE", "(", "type", ")", "==", "mode", ")", "alignment", "=", "TYPE_ALIGN", "(", "type", ")", ";", "else", "alignment", "=", "GET_MODE_ALIGNMENT", "(", "mode", ")", ";", "}", "else", "alignment", "=", "<NUM_LIT>", ";", "}", "else", "alignment", "=", "GET_MODE_ALIGNMENT", "(", "mode", ")", ";", "return", "alignment", ";", "}" ]

[ "Given", "MODE", "and", "TYPE", "of", "a", "function", "argument", ",", "return", "the", "alignment", "in", "bits", ".", "The", "idea", "is", "to", "suppress", "any", "stronger", "alignment", "requested", "by", "the", "user", "and", "opt", "for", "the", "natural", "alignment", "(", "specified", "in", "AAPCS64", "\\S", "4.1", ")", ".", "This", "is", "a", "helper", "function", "for", "local", "use", "only", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,363

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isBarrier", "=", "<NUM_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

LLVM

X86

TD

next_suggestion

CPU

621,364

[ "}" ]

[ "def", "X86SrcIdx8Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "SuperClasses", "=", "[", "X86Mem8AsmOperand", "]", ";" ]

LLVM

PowerPC

CPP

program_repair

CPU

621,365

[ "<FIXS>", "const", "MCExpr", "*", "SubHa16", "=", "PPCMCExpr", "::", "CreateHa16", "(", "Sub", ",", "OutContext", ")", ";", "<FIXE>", "<FIXS>", ".", "addExpr", "(", "SubHa16", ")", ")", ";", "<FIXE>", "<FIXS>", ".", "addExpr", "(", "SubLo16", ")", ".", "addExpr", "(", "SubLo16", ")", "<FIXE>" ]

[ "OutStreamer", ".", "EmitInstruction", "(", "MCInstBuilder", "(", "PPC", "::", "MFLR", ")", ".", "addReg", "(", "PPC", "::", "R11", ")", ")", ";", "<BUGS>", "const", "MCExpr", "*", "Sub", "=", "MCBinaryExpr", "::", "CreateSub", "(", "MCSymbolRefExpr", "::", "Create", "(", "LazyPtr", ",", "OutContext", ")", ",", "Anon", ",", "OutContext", ")", ";", "<BUGE>", "OutStreamer", ".", "EmitInstruction", "(", "MCInstBuilder", "(", "PPC", "::", "ADDIS", ")", ".", "addReg", "(", "PPC", "::", "R11", ")", ".", "addReg", "(", "PPC", "::", "R11", ")", "<BUGS>", ".", "addExpr", "(", "Sub", ")", ")", ";", "<BUGE>", "OutStreamer", ".", "EmitInstruction", "(", "MCInstBuilder", "(", "PPC", "::", "MTLR", ")", ".", "addReg", "(", "PPC", "::", "R0", ")", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "MCInstBuilder", "(", "isPPC64", "?", "PPC", "::", "LDU", ":", "PPC", "::", "LWZU", ")", ".", "addReg", "(", "PPC", "::", "R12", ")", "<BUGS>", ".", "addExpr", "(", "Sub", ")", ".", "addExpr", "(", "Sub", ")", "<BUGE>", ".", "addReg", "(", "PPC", "::", "R11", ")", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "MCInstBuilder", "(", "PPC", "::", "MTCTR", ")", ".", "addReg", "(", "PPC", "::", "R12", ")", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

621,366

[ "}" ]

[ "for", "(", "auto", "Name", ":", "a", ")", "map", ".", "insert", "(", "std", "::", "make_pair", "(", "Name", ",", "map", ".", "size", "(", ")", ")", ")", ";", "return", "map", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

621,367

[ "Symbol", "=", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";" ]

[ "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "TargetKind", "=", "MipsMCExpr", "::", "MEK_DTPREL_LO", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "TargetKind", "=", "MipsMCExpr", "::", "MEK_GOTTPREL", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "TargetKind", "=", "MipsMCExpr", "::", "MEK_TPREL_HI", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "TargetKind", "=", "MipsMCExpr", "::", "MEK_TPREL_LO", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "TargetKind", "=", "MipsMCExpr", "::", "MEK_HI", ";", "IsGpOff", "=", "true", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "TargetKind", "=", "MipsMCExpr", "::", "MEK_LO", ";", "IsGpOff", "=", "true", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "TargetKind", "=", "MipsMCExpr", "::", "MEK_GOT_DISP", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "TargetKind", "=", "MipsMCExpr", "::", "MEK_GOT_HI16", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "TargetKind", "=", "MipsMCExpr", "::", "MEK_GOT_LO16", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "TargetKind", "=", "MipsMCExpr", "::", "MEK_GOT_PAGE", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "TargetKind", "=", "MipsMCExpr", "::", "MEK_GOT_OFST", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "TargetKind", "=", "MipsMCExpr", "::", "MEK_HIGHER", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "TargetKind", "=", "MipsMCExpr", "::", "MEK_HIGHEST", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "TargetKind", "=", "MipsMCExpr", "::", "MEK_CALL_HI16", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "TargetKind", "=", "MipsMCExpr", "::", "MEK_CALL_LO16", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "MCOperand", "(", ")", ";", "}", "switch", "(", "MOTy", ")", "{", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":" ]

LLVM

Hexagon

TD

stmt_completion

DSP

621,368

[ "=", "<NUM_LIT>", ";" ]

[ "def", "F2_conv_df2sf", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_90cd8b", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

GCC

microblaze

CPP

next_suggestion

MPU

621,369

[ "break", ";" ]

[ "else", "gcc_unreachable", "(", ")", ";", "break", ";", "case", "RETURN_ADDRESS_POINTER_REGNUM", ":", "if", "(", "crtl", "->", "is_leaf", ")", "offset", "=", "<NUM_LIT>", ";", "else", "offset", "=", "current_frame_info", ".", "gp_offset", "+", "(", "(", "UNITS_PER_WORD", "-", "(", "POINTER_SIZE", "/", "BITS_PER_UNIT", ")", ")", ")", ";" ]

LLVM

PowerPC

TD

stmt_completion

CPU

621,370

[ ")", ",", "<STR_LIT>", ",", "IIC_IntMFFS", ",", "[", "]", ">", ",", "isRecordForm", ";" ]

[ "def", "MFFS_rec", ":", "XForm_42", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "f8rc", ":", "$", "rT", ")", ",", "(", "ins" ]

LLVM

M68k

CPP

program_repair

MPU

621,371

[ "<FIXS>", "void", "M68kInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "IsKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "Register", "VReg", ")", "const", "{", "<FIXE>" ]

[ "return", "true", ";", "}", "<BUGS>", "void", "M68kInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "IsKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "<BUGE>", "const", "MachineFrameInfo", "&", "MFI", "=", "MBB", ".", "getParent", "(", ")", "->", "getFrameInfo", "(", ")", ";", "assert", "(", "MFI", ".", "getObjectSize", "(", "FrameIndex", ")", ">=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", "&&", "<STR_LIT>", "Stack slot is too small to store", "<STR_LIT>", ")", ";" ]

GCC

arm

MD

stmt_completion

CPU

621,372

[ ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

621,373

[ "scalar", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "ParamTy", ",", "AMDGPUAS", "::", "CONSTANT_ADDRESS", ")", ";", "LLT", "PtrType", "=", "getLLTForType", "(", "*", "PtrTy", ",", "DL", ")", ";", "Register", "DstReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PtrType", ")", ";", "Register", "KernArgSegmentPtr", "=", "MFI", "->", "getPreloadedReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Register", "KernArgSegmentVReg", "=", "MRI", ".", "getLiveInVirtReg", "(", "KernArgSegmentPtr", ")", ";", "Register", "OffsetReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::" ]

LLVM

X86

CPP

next_suggestion

CPU

621,374

[ "}" ]

[ "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

621,375

[ "Opcode", "=", "PPC", "::", "STFDXTLS", ";" ]

[ "return", "false", ";", "case", "MVT", "::", "i8", ":", "{", "Opcode", "=", "(", "RegVT", "==", "MVT", "::", "i32", ")", "?", "PPC", "::", "STBXTLS_32", ":", "PPC", "::", "STBXTLS", ";", "break", ";", "}", "case", "MVT", "::", "i16", ":", "{", "Opcode", "=", "(", "RegVT", "==", "MVT", "::", "i32", ")", "?", "PPC", "::", "STHXTLS_32", ":", "PPC", "::", "STHXTLS", ";", "break", ";", "}", "case", "MVT", "::", "i32", ":", "{", "Opcode", "=", "(", "RegVT", "==", "MVT", "::", "i32", ")", "?", "PPC", "::", "STWXTLS_32", ":", "PPC", "::", "STWXTLS", ";", "break", ";", "}", "case", "MVT", "::", "i64", ":", "{", "Opcode", "=", "PPC", "::", "STDXTLS", ";", "break", ";", "}", "case", "MVT", "::", "f32", ":", "{", "Opcode", "=", "PPC", "::", "STFSXTLS", ";", "break", ";", "}", "case", "MVT", "::", "f64", ":", "{" ]

GCC

aarch64

CPP

stmt_completion

CPU

621,376

[ "[", "<NUM_LIT>", "]", ";" ]

[ "_", "_", "AARCH64_LANE_CHECK", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";", "return", "_", "_", "a" ]

LLVM

X86

CPP

next_suggestion

CPU

621,377

[ "if", "(", "!", "MFI", ".", "hasVarSizedObjects", "(", ")", "&&", "!", "MFI", ".", "hasOpaqueSPAdjustment", "(", ")", ")", "return", "false", ";" ]

[ "bool", "X86SelectionDAGInfo", "::", "isBaseRegConflictPossible", "(", "SelectionDAG", "&", "DAG", ",", "ArrayRef", "<", "MCPhysReg", ">", "ClobberSet", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

621,378

[ ",", "<STR_LIT>", ">", ";" ]

[ "def", "VLD4DUPd16_UPD", ":", "VLD4DUPWB", "<", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", "}" ]

GCC

m68k

MD

next_suggestion

MPU

621,379

[ "OUTPUT_JUMP", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ne", ":", "QI", "(", "cc0", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "cc_status", "=", "cc_prev_status" ]

LLVM

AMDGPU

TD

stmt_completion

GPU

621,380

[ "=", "<NUM_LIT>", ";" ]

[ "class", "VOP3P_Pseudo", "<", "string", "opName", ",", "VOPProfile", "P", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "VOP3_Pseudo", "<", "opName", ",", "P", ",", "pattern", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "{", "let", "VOP3P" ]

GCC

bfin

CPP

next_suggestion

DSP

621,381

[ "return", "false", ";" ]

[ "if", "(", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "bfin_valid_reg_p", "(", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ",", "strict", ",", "mode", ",", "PLUS", ")", "&&", "(", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", "&&", "mode", "==", "SImode", ")", "||", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "bfin_valid_add", "(", "mode", ",", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ")", ")", ")", "return", "true", ";", "break", ";", "case", "POST_INC", ":", "case", "POST_DEC", ":", "if", "(", "LEGITIMATE_MODE_FOR_AUTOINC_P", "(", "mode", ")", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "bfin_valid_reg_p", "(", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ",", "strict", ",", "mode", ",", "POST_INC", ")", ")", "return", "true", ";", "break", ";", "case", "PRE_DEC", ":", "if", "(", "LEGITIMATE_MODE_FOR_AUTOINC_P", "(", "mode", ")", "&&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "==", "stack_pointer_rtx", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "bfin_valid_reg_p", "(", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ",", "strict", ",", "mode", ",", "PRE_DEC", ")", ")", "return", "true", ";", "break", ";", "default", ":", "break", ";", "}" ]

LLVM

Patmos

CPP

next_suggestion

VLIW

621,382

[ "}" ]

[ "getOrCreateLRFor", "(", "pred", ")", "->", "addUse", "(", "i", ")", ";", "}", "for", "(", "auto", "def", ":", "block", "->", "getDefinitions", "(", ")", ")", "{", "getOrCreateLRFor", "(", "def", ".", "predicate", ")", "->", "addDef", "(", "i", ")", ";", "}", "}", "if", "(", "!", "Pub", ".", "Scope", "->", "isTopLevel", "(", ")", ")", "{", "auto", "preds", "=", "Pub", ".", "Scope", "->", "getHeader", "(", ")", "->", "getBlockPredicates", "(", ")", ";", "for", "(", "auto", "pred", ":", "preds", ")", "{", "getOrCreateLRFor", "(", "pred", ")", "->", "addUse", "(", "blocks", ".", "size", "(", ")", ")", ";" ]

GCC

microblaze

CPP

next_suggestion

MPU

621,383

[ "if", "(", "before_4", "==", "<NUM_LIT>", "&&", "addr_offset", "+", "length", ">=", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "before_4", "=", "insn", ";" ]

[ "rtx_insn", "*", "insn", ";", "rtx_insn", "*", "before_4", "=", "<NUM_LIT>", ";", "rtx_insn", "*", "before_16", "=", "<NUM_LIT>", ";", "int", "addr_offset", "=", "<NUM_LIT>", ";", "int", "length", ";", "int", "wic_addr0", "=", "<NUM_LIT>", "*", "<NUM_LIT>", ";", "int", "first_addr", "=", "INSN_ADDRESSES", "(", "INSN_UID", "(", "first", ")", ")", ";", "for", "(", "insn", "=", "first", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "if", "(", "INSN_P", "(", "insn", ")", ")", "{", "addr_offset", "=", "INSN_ADDRESSES", "(", "INSN_UID", "(", "insn", ")", ")", "-", "first_addr", ";", "length", "=", "get_attr_length", "(", "insn", ")", ";" ]

GCC

nds32

MD

next_suggestion

CPU

621,384

[ "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]

[ "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

AArch64

TD

next_suggestion

CPU

621,385

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

621,386

[ "}" ]

[ "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "FrameIndex", ")", "return", "false", ";", "auto", "&", "HFI", "=", "*", "HST", "->", "getFrameLowering", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "int", "FX", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "if", "(", "!", "MFI", "->", "isFixedObjectIndex", "(", "FX", ")", "&&", "HFI", ".", "needsAligna", "(", "*", "MF", ")", ")", "return", "false", ";", "R", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FX", ",", "MVT", "::", "i32", ")", ";", "return", "true", ";" ]

LLVM

TPC

TD

stmt_completion

Virtual ISA

621,387

[ "=", "<STR_LIT>", ";" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "RenderMethod" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

621,388

[ "TCRETURNtext", ";", "}" ]

[ "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "unsigned", "RetOpcode", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "return", "RetOpcode", "==", "Hexagon", "::", "TCRETURNtg", "||", "RetOpcode", "==", "Hexagon", "::" ]

GCC

rs6000

CPP

next_suggestion

CPU

621,389

[ "return", "false", ";" ]

[ "if", "(", "!", "warned", "&&", "warn_psabi", ")", "{", "warned", "=", "true", ";", "inform", "(", "input_location", ",", "<STR_LIT>", "the layout of aggregates containing vectors with", "<STR_LIT>", "<STR_LIT>", " %d-byte alignment has changed in GCC 5", "<STR_LIT>", ",", "computed", "/", "BITS_PER_UNIT", ")", ";", "}", "}" ]

GCC

aarch64

CPP

next_suggestion

CPU

621,390

[ "}" ]

[ "vcopy_lane_s8", "(", "int8x8_t", "_", "_", "a", ",", "const", "int", "_", "_", "lane1", ",", "int8x8_t", "_", "_", "b", ",", "const", "int", "_", "_", "lane2", ")", "{", "return", "_", "_", "aarch64_vset_lane_any", "(", "_", "_", "aarch64_vget_lane_any", "(", "_", "_", "b", ",", "_", "_", "lane2", ")", ",", "_", "_", "a", ",", "_", "_", "lane1", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

621,391

[ "return", "HardenedReg", ";" ]

[ "unsigned", "X86SpeculativeLoadHardeningPass", "::", "hardenPostLoad", "(", "MachineInstr", "&", "MI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "Loc", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "auto", "&", "DefOp", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "OldDefReg", "=", "DefOp", ".", "getReg", "(", ")", ";", "auto", "*", "DefRC", "=", "MRI", "->", "getRegClass", "(", "OldDefReg", ")", ";", "unsigned", "UnhardenedReg", "=", "MRI", "->", "createVirtualRegister", "(", "DefRC", ")", ";", "DefOp", ".", "setReg", "(", "UnhardenedReg", ")", ";", "unsigned", "HardenedReg", "=", "hardenValueInRegister", "(", "UnhardenedReg", ",", "MBB", ",", "std", "::", "next", "(", "MI", ".", "getIterator", "(", ")", ")", ",", "Loc", ")", ";", "MRI", "->", "replaceRegWith", "(", "OldDefReg", ",", "HardenedReg", ")", ";", "++", "NumPostLoadRegsHardened", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

621,392

[ "let", "Uses", "=", "[", "P0", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

next_suggestion

CPU

621,393

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_fmsub_ps", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128", "_", "_", "A", ",", "_", "_", "m128", "_", "_", "B", ",", "_", "_", "m128", "_", "_", "C", ")", "{", "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_vfmsubps128_maskz", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "_", "_", "v4sf", ")", "_", "_", "B", ",", "(", "_", "_", "v4sf", ")", "_", "_", "C", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

621,394

[ ")", "_", "_", "W", ",", "_", "_", "M", ")", ";" ]

[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_pminsq256_mask", "(", "(", "_", "_", "v4di", ")", "_", "_", "A", ",", "(", "_", "_", "v4di", ")", "_", "_", "B", ",", "(", "_", "_", "v4di" ]

GCC

s390

CPP

program_repair

MPU

621,395

[ "<FIXS>", "return", "NO_REGS", ";", "<FIXE>" ]

[ "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "if", "(", "!", "legitimate_reload_constant_p", "(", "op", ")", ")", "<BUGS>", "return", "NO_REGS", ";", "<BUGE>", "case", "PLUS", ":" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

621,396

[ "}" ]

[ "if", "(", "LSL", ".", "isProperty", "(", ")", "||", "LSH", ".", "isProperty", "(", ")", ")", "return", "false", ";", "unsigned", "LN", "=", "LSL", ".", "size", "(", ")", ",", "HN", "=", "LSH", ".", "size", "(", ")", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "LoVs", "(", "LN", ")", ",", "HiVs", "(", "HN", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "LN", ";", "++", "i", ")", "{", "bool", "Eval", "=", "constToInt", "(", "LSL", ".", "Values", "[", "i", "]", ",", "LoVs", "[", "i", "]", ")", ";", "if", "(", "!", "Eval", ")", "return", "false", ";", "assert", "(", "LoVs", "[", "i", "]", ".", "getBitWidth", "(", ")", "==", "<NUM_LIT>", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "HN", ";", "++", "i", ")", "{", "bool", "Eval", "=", "constToInt", "(", "LSH", ".", "Values", "[", "i", "]", ",", "HiVs", "[", "i", "]", ")", ";", "if", "(", "!", "Eval", ")", "return", "false", ";", "assert", "(", "HiVs", "[", "i", "]", ".", "getBitWidth", "(", ")", "==", "<NUM_LIT>", ")", ";" ]

LLVM

SystemZ

TD

next_suggestion

CPU

621,397

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "}", ";" ]

[ "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "V1", ";", "bits", "<", "<NUM_LIT>", ">", "V2", ";", "bits", "<", "<NUM_LIT>", ">", "V3", ";", "bits", "<", "<NUM_LIT>", ">", "M4", ";", "bits", "<", "<NUM_LIT>", ">", "M5", ";", "bits", "<", "<NUM_LIT>", ">", "M6", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M6", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M5", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "}", ";" ]

GCC

mips

CPP

code_generation

CPU

621,398

[ "static", "void", "r10k_insert_cache_barriers", "(", "void", ")", "{", "int", "*", "rev_post_order", ";", "unsigned", "int", "i", ",", "n", ";", "basic_block", "bb", ";", "sbitmap", "protected_bbs", ";", "rtx_insn", "*", "insn", ",", "*", "end", ";", "rtx", "unprotected_region", ";", "if", "(", "TARGET_MIPS16", ")", "{", "sorry", "(", "<STR_LIT>", "%qs does not support MIPS16 code", "<STR_LIT>", ",", "<STR_LIT>", "-mr10k-cache-barrier", "<STR_LIT>", ")", ";", "return", ";", "}", "calculate_dominance_info", "(", "CDI_DOMINATORS", ")", ";", "protected_bbs", "=", "sbitmap_alloc", "(", "last_basic_block_for_fn", "(", "cfun", ")", ")", ";", "bitmap_clear", "(", "protected_bbs", ")", ";", "rev_post_order", "=", "XNEWVEC", "(", "int", ",", "last_basic_block_for_fn", "(", "cfun", ")", ")", ";", "n", "=", "pre_and_rev_post_order_compute", "(", "NULL", ",", "rev_post_order", ",", "false", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n", ";", "i", "++", ")", "{", "bb", "=", "BASIC_BLOCK_FOR_FN", "(", "cfun", ",", "rev_post_order", "[", "i", "]", ")", ";", "if", "(", "r10k_protected_bb_p", "(", "bb", ",", "protected_bbs", ")", ")", "unprotected_region", "=", "NULL_RTX", ";", "else", "unprotected_region", "=", "pc_rtx", ";", "end", "=", "NEXT_INSN", "(", "BB_END", "(", "bb", ")", ")", ";", "for", "(", "insn", "=", "BB_HEAD", "(", "bb", ")", ";", "insn", "!=", "end", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "unprotected_region", "&&", "USEFUL_INSN_P", "(", "insn", ")", ")", "{", "if", "(", "recog_memoized", "(", "insn", ")", "==", "CODE_FOR_mips_cache", ")", "unprotected_region", "=", "NULL_RTX", ";", "else", "{", "if", "(", "unprotected_region", "==", "pc_rtx", ")", "unprotected_region", "=", "insn", ";", "if", "(", "r10k_needs_protection_p", "(", "insn", ")", ")", "{", "emit_insn_before", "(", "gen_r10k_cache_barrier", "(", ")", ",", "unprotected_region", ")", ";", "unprotected_region", "=", "NULL_RTX", ";", "}", "}", "}", "if", "(", "CALL_P", "(", "insn", ")", ")", "unprotected_region", "=", "pc_rtx", ";", "}", "if", "(", "unprotected_region", "==", "NULL_RTX", ")", "bitmap_set_bit", "(", "protected_bbs", ",", "bb", "->", "index", ")", ";", "}", "XDELETEVEC", "(", "rev_post_order", ")", ";", "sbitmap_free", "(", "protected_bbs", ")", ";", "free_dominance_info", "(", "CDI_DOMINATORS", ")", ";", "}" ]

[ "Implement", "-mr10k-cache-barrier=", "for", "the", "current", "function", "." ]

GCC

loongarch

CPP

stmt_completion

CPU

621,399

[ ")", ")", ";" ]

[ "split_const", "(", "src", ",", "&", "base", ",", "&", "offset", ")", ";", "if", "(", "offset", "!=", "const0_rtx", "&&", "(", "targetm", ".", "cannot_force_const_mem", "(", "mode", ",", "src", ")", "||", "(", "can_create_pseudo_p", "(", ")", ")", ")", ")", "{", "base", "=", "loongarch_force_temporary", "(", "dest", ",", "base", ")", ";", "loongarch_emit_move", "(", "dest", ",", "loongarch_add_offset", "(", "NULL", ",", "base", ",", "INTVAL", "(", "offset", ")" ]