docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	ARM	CPP	code_generation	CPU	620,800	[ "bool", "ARMTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "Align", "Alignment", ",", "MachineMemOperand", "::", "Flags", ",", "unsigned", "", "Fast", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "bool", "AllowsUnaligned", "=", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ";", "auto", "Ty", "=", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ";", "if", "(", "Ty", "==", "MVT", "::", "i8", "\|\|", "Ty", "==", "MVT", "::", "i16", "\|\|", "Ty", "==", "MVT", "::", "i32", ")", "{", "if", "(", "AllowsUnaligned", ")", "{", "if", "(", "Fast", ")", "", "Fast", "=", "Subtarget", "->", "hasV7Ops", "(", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Ty", "==", "MVT", "::", "f64", "\|\|", "Ty", "==", "MVT", "::", "v2f64", ")", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "AllowsUnaligned", "\|\|", "Subtarget", "->", "isLittle", "(", ")", ")", ")", "{", "if", "(", "Fast", ")", "", "Fast", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "}", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "(", "Ty", "==", "MVT", "::", "v16i1", "\|\|", "Ty", "==", "MVT", "::", "v8i1", "\|\|", "Ty", "==", "MVT", "::", "v4i1", "\|\|", "Ty", "==", "MVT", "::", "v2i1", ")", ")", "{", "if", "(", "Fast", ")", "", "Fast", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "if", "(", "(", "Ty", "==", "MVT", "::", "v4i8", "\|\|", "Ty", "==", "MVT", "::", "v8i8", "\|\|", "Ty", "==", "MVT", "::", "v4i16", ")", "&&", "Alignment", ">=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", "{", "if", "(", "Fast", ")", "", "Fast", "=", "true", ";", "return", "true", ";", "}", "if", "(", "Ty", "==", "MVT", "::", "v16i8", "\|\|", "Ty", "==", "MVT", "::", "v8i16", "\|\|", "Ty", "==", "MVT", "::", "v8f16", "\|\|", "Ty", "==", "MVT", "::", "v4i32", "\|\|", "Ty", "==", "MVT", "::", "v4f32", "\|\|", "Ty", "==", "MVT", "::", "v2i64", "\|\|", "Ty", "==", "MVT", "::", "v2f64", ")", "{", "if", "(", "Fast", ")", "", "Fast", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "return", "false", ";", "}" ]	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]
LLVM	PowerPC	TD	program_repair	CPU	620,801	[ "<FIXS>", ":", "X_RD5_XO5_RS5", "opcode", ",", "xo2", ",", "xo", ",", "(", "outs", "vrrc", ":", "$", "RST", ")", ",", "(", "ins", "vrrc", ":", "$", "RB", ")", ",", "!", "strconcat", "(", "opc", ",", "<STR_LIT>", ")", ",", "IIC_VecFP", ",", "pattern", ">", ";", "<FIXE>" ]	[ "let", "Predicates", "=", "[", "HasVSX", ",", "HasP9Vector", "]", "in", "{", "class", "X_VT5_XO5_VB5", "bits", "<NUM_LIT>", ">", "opcode", ",", "bits", "<NUM_LIT>", ">", "xo2", ",", "bits", "<NUM_LIT>", ">", "xo", ",", "string", "opc", ",", "list", "dag", ">", "pattern", ">", "<BUGS>", ":", "X_RD5_XO5_RS5", "opcode", ",", "xo2", ",", "xo", ",", "(", "outs", "vrrc", ":", "$", "vT", ")", ",", "(", "ins", "vrrc", ":", "$", "vB", ")", ",", "!", "strconcat", "(", "opc", ",", "<STR_LIT>", ")", ",", "IIC_VecFP", ",", "pattern", ">", ";", "<BUGE>", "class", "X_VT5_XO5_VB5_Ro", "bits", "<NUM_LIT>", ">", "opcode", ",", "bits", "<NUM_LIT>", ">", "xo2", ",", "bits", "<NUM_LIT>", ">", "xo", ",", "string", "opc", "," ]
GCC	c6x	MD	stmt_completion	VLIW	620,802	[ ")", ")" ]	[ "(", "ior", "(", "match_code", "<STR_LIT>", ")", "(", "and", "(", "match_test", "<STR_LIT>", ")", "(", "match_code", "<STR_LIT>", ")", ")" ]
GCC	i386	CPP	code_generation	CPU	620,803	[ "static", "void", "ix86_adjust_stack_and_probe", "(", "HOST_WIDE_INT", "size", ",", "const", "bool", "int_registers_saved", ",", "const", "bool", "protection_area", ")", "{", "struct", "machine_function", "", "m", "=", "cfun", "->", "machine", ";", "if", "(", "!", "size", ")", "{", "if", "(", "m", "->", "frame", ".", "nregs", "\|\|", "m", "->", "frame", ".", "nsseregs", "\|\|", "frame_pointer_needed", ")", "dump_stack_clash_frame_info", "(", "NO_PROBE_SMALL_FRAME", ",", "true", ")", ";", "else", "dump_stack_clash_frame_info", "(", "NO_PROBE_NO_FRAME", ",", "false", ")", ";", "return", ";", "}", "if", "(", "TREE_THIS_VOLATILE", "(", "cfun", "->", "decl", ")", "&&", "!", "(", "m", "->", "frame", ".", "nregs", "\|\|", "m", "->", "frame", ".", "nsseregs", "\|\|", "frame_pointer_needed", ")", ")", "{", "rtx", "dummy_reg", "=", "gen_rtx_REG", "(", "word_mode", ",", "TARGET_64BIT", "?", "AX_REG", ":", "SI_REG", ")", ";", "rtx_insn", "", "insn_push", "=", "emit_insn", "(", "gen_push", "(", "dummy_reg", ")", ")", ";", "rtx_insn", "", "insn_pop", "=", "emit_insn", "(", "gen_pop", "(", "dummy_reg", ")", ")", ";", "m", "->", "fs", ".", "sp_offset", "-=", "UNITS_PER_WORD", ";", "if", "(", "m", "->", "fs", ".", "cfa_reg", "==", "stack_pointer_rtx", ")", "{", "m", "->", "fs", ".", "cfa_offset", "-=", "UNITS_PER_WORD", ";", "rtx", "x", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "UNITS_PER_WORD", ")", ";", "x", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "x", ")", ";", "add_reg_note", "(", "insn_push", ",", "REG_CFA_ADJUST_CFA", ",", "x", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn_push", ")", "=", "<NUM_LIT>", ";", "x", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "UNITS_PER_WORD", ")", ";", "x", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "x", ")", ";", "add_reg_note", "(", "insn_pop", ",", "REG_CFA_ADJUST_CFA", ",", "x", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn_pop", ")", "=", "<NUM_LIT>", ";", "}", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "}", "const", "HOST_WIDE_INT", "probe_interval", "=", "get_probe_interval", "(", ")", ";", "const", "int", "dope", "=", "<NUM_LIT>", "", "UNITS_PER_WORD", ";", "if", "(", "protection_area", ")", "size", "+=", "probe_interval", "+", "dope", ";", "else", "if", "(", "size", "<", "(", "<NUM_LIT>", "<<", "param_stack_clash_protection_guard_size", ")", ")", "{", "pro_epilogue_adjust_stack", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "size", ")", ",", "-", "<NUM_LIT>", ",", "m", "->", "fs", ".", "cfa_reg", "==", "stack_pointer_rtx", ")", ";", "dump_stack_clash_frame_info", "(", "NO_PROBE_SMALL_FRAME", ",", "true", ")", ";", "return", ";", "}", "if", "(", "size", "<=", "<NUM_LIT>", "*", "probe_interval", ")", "{", "HOST_WIDE_INT", "i", ";", "for", "(", "i", "=", "probe_interval", ";", "i", "<=", "size", ";", "i", "+=", "probe_interval", ")", "{", "rtx", "insn", "=", "pro_epilogue_adjust_stack", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "probe_interval", ")", ",", "-", "<NUM_LIT>", ",", "m", "->", "fs", ".", "cfa_reg", "==", "stack_pointer_rtx", ")", ";", "add_reg_note", "(", "insn", ",", "REG_STACK_CHECK", ",", "const0_rtx", ")", ";", "emit_stack_probe", "(", "stack_pointer_rtx", ")", ";", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "}", "HOST_WIDE_INT", "residual", "=", "(", "i", "-", "probe_interval", "-", "size", ")", ";", "if", "(", "residual", ")", "{", "pro_epilogue_adjust_stack", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "residual", ")", ",", "-", "<NUM_LIT>", ",", "m", "->", "fs", ".", "cfa_reg", "==", "stack_pointer_rtx", ")", ";", "if", "(", "protection_area", ")", "emit_stack_probe", "(", "stack_pointer_rtx", ")", ";", "}", "dump_stack_clash_frame_info", "(", "PROBE_INLINE", ",", "residual", "!=", "<NUM_LIT>", ")", ";", "}", "else", "{", "gcc_assert", "(", "int_registers_saved", ")", ";", "struct", "scratch_reg", "sr", ";", "get_scratch_register_on_entry", "(", "&", "sr", ")", ";", "if", "(", "sr", ".", "saved", ")", "size", "-=", "UNITS_PER_WORD", ";", "HOST_WIDE_INT", "rounded_size", "=", "size", "&", "-", "probe_interval", ";", "rtx", "addr", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "rounded_size", ")", ";", "rtx", "insn", ";", "if", "(", "address_no_seg_operand", "(", "addr", ",", "Pmode", ")", ")", "insn", "=", "emit_insn", "(", "gen_rtx_SET", "(", "sr", ".", "reg", ",", "addr", ")", ")", ";", "else", "{", "emit_move_insn", "(", "sr", ".", "reg", ",", "GEN_INT", "(", "-", "rounded_size", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_rtx_SET", "(", "sr", ".", "reg", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "sr", ".", "reg", ",", "stack_pointer_rtx", ")", ")", ")", ";", "}", "if", "(", "m", "->", "fs", ".", "cfa_reg", "==", "stack_pointer_rtx", ")", "{", "add_reg_note", "(", "insn", ",", "REG_CFA_DEF_CFA", ",", "plus_constant", "(", "Pmode", ",", "sr", ".", "reg", ",", "m", "->", "fs", ".", "cfa_offset", "+", "rounded_size", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "rtx", "size_rtx", "=", "GEN_INT", "(", "rounded_size", ")", ";", "insn", "=", "emit_insn", "(", "gen_adjust_stack_and_probe", "(", "Pmode", ",", "sr", ".", "reg", ",", "sr", ".", "reg", ",", "size_rtx", ")", ")", ";", "if", "(", "m", "->", "fs", ".", "cfa_reg", "==", "stack_pointer_rtx", ")", "{", "m", "->", "fs", ".", "cfa_offset", "+=", "rounded_size", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_DEF_CFA", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "m", "->", "fs", ".", "cfa_offset", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "m", "->", "fs", ".", "sp_offset", "+=", "rounded_size", ";", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "if", "(", "size", "!=", "rounded_size", ")", "{", "pro_epilogue_adjust_stack", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "rounded_size", "-", "size", ")", ",", "-", "<NUM_LIT>", ",", "m", "->", "fs", ".", "cfa_reg", "==", "stack_pointer_rtx", ")", ";", "if", "(", "protection_area", ")", "emit_stack_probe", "(", "stack_pointer_rtx", ")", ";", "}", "dump_stack_clash_frame_info", "(", "PROBE_LOOP", ",", "size", "!=", "rounded_size", ")", ";", "release_scratch_register_on_entry", "(", "&", "sr", ",", "size", ",", "false", ")", ";", "}", "if", "(", "protection_area", ")", "pro_epilogue_adjust_stack", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "probe_interval", "+", "dope", ")", ",", "-", "<NUM_LIT>", ",", "m", "->", "fs", ".", "cfa_reg", "==", "stack_pointer_rtx", ")", ";", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "}" ]	[ "Emit", "code", "to", "adjust", "the", "stack", "pointer", "by", "SIZE", "bytes", "while", "probing", "it", "." ]
GCC	tilepro	MD	stmt_completion	VLIW	620,804	[ ")", ")", "]" ]	[ "(", "not", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	i386	CPP	stmt_completion	CPU	620,805	[ ",", "_", "_", "M", ")", ";" ]	[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_cvtsepi32_storeu_epi8", "(", "void", "", "_", "_", "P", ",", "_", "_", "mmask8", "_", "_", "M", ",", "_", "_", "m256i", "_", "_", "A", ")", "{", "_", "_", "builtin_ia32_pmovsdb256mem_mask", "(", "(", "_", "_", "v16qi", "", ")", "_", "_", "P", ",", "(", "_", "_", "v8si", ")", "_", "_", "A" ]
LLVM	AMDGPU	TD	next_suggestion	GPU	620,806	[ "}" ]	[ "let", "Word1", "{", "<NUM_LIT>", "}", "=", "src2_rel", ";", "let", "Word1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src2_chan", ";", "let", "Word1", "{", "<NUM_LIT>", "}", "=", "src2_neg", ";", "let", "Word1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "alu_inst", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,807	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	620,808	[ ")", ";" ]	[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "PostIdxRegAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPRnopc", ",", "i32imm" ]
LLVM	JVM	CPP	stmt_completion	Virtual ISA	620,809	[ ",", "ValArr", ")", ";" ]	[ "Value", "", "OnlyUser", "=", "", "(", "V", "->", "user_begin", "(", ")", ")", ";", "if", "(", "isa", "<", "CallInst", ">", "(", "OnlyUser", ")", "&&", "cast", "<", "CallInst", ">", "(", "OnlyUser", ")", "->", "getCalledFunction", "(", ")", ")", "{", "unsigned", "ID", "=", "cast", "<", "CallInst", ">", "(", "OnlyUser", ")", "->", "getCalledFunction", "(", ")", "->", "getIntrinsicID", "(", ")", ";", "assert", "(", "(", "ID", "==", "Intrinsic", "::", "memcpy", "\|\|", "ID", "==", "Intrinsic", "::", "memmove", "\|\|", "ID", "==", "Intrinsic", "::", "memset", ")", "&&", "<STR_LIT>", "Unexpected intrinsic", "<STR_LIT>", ")", ";", "replaceMemoryIntrinsics", "(", "Ty", ",", "cast", "<", "CallInst", ">", "(", "OnlyUser", ")", ",", "LazyRemovalSet" ]
LLVM	OR1K	CPP	stmt_completion	CPU	620,810	[ ",", "dl", ",", "MVT", "::", "i32", ",", "Sub", ")", ";" ]	[ "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "SPReg", "=", "getStackPointerRegisterToSaveRestore", "(", ")", ";", "SDValue", "StackPointer", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "SPReg", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "dl", ",", "MVT", "::", "i32", ",", "StackPointer", ",", "Size", ")", ";", "SDValue", "ArgAdjust", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>" ]
GCC	aarch64	CPP	program_repair	CPU	620,811	[ "<FIXS>", "if", "(", "(", "(", "d", "->", "vec_flags", "==", "VEC_ADVSIMD", "&&", "TARGET_SIMD", ")", "<FIXE>" ]	[ "std", "::", "swap", "(", "d", "->", "op0", ",", "d", "->", "op1", ")", ";", "}", "<BUGS>", "if", "(", "(", "d", "->", "vec_flags", "==", "VEC_ADVSIMD", "<BUGE>", "\|\|", "d", "->", "vec_flags", "==", "VEC_SVE_DATA", "\|\|", "d", "->", "vec_flags", "==", "(", "VEC_SVE_DATA", "\|", "VEC_PARTIAL", ")", "\|\|", "d", "->", "vec_flags", "==", "VEC_SVE_PRED", ")" ]
GCC	i386	CPP	stmt_completion	CPU	620,812	[ "op1", ")", ",", "XEXP", "(", "rem", ",", "<NUM_LIT>", ")", ",", "Pmode", ")", ";" ]	[ "rtx", "quot", "=", "emit_library_call_value", "(", "libfunc", ",", "NULL_RTX", ",", "LCT_NORMAL", ",", "mode", ",", "op0", ",", "GET_MODE", "(", "op0", ")", ",", "op1", ",", "GET_MODE", "(" ]
LLVM	ARM64	TD	next_suggestion	CPU	620,813	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "op2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Cn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Cm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op2", ";" ]
LLVM	SystemZ	TD	stmt_completion	CPU	620,814	[ "I2", ";" ]	[ "class", "InstIE", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "I1", ";", "bits", "<", "<NUM_LIT>", ">" ]
GCC	i386	CPP	program_repair	CPU	620,815	[ "<FIXS>", "", "total", "=", "inner_mode", "==", "DFmode", "?", "cost", "->", "divsd", ":", "cost", "->", "divss", ";", "<FIXE>", "<FIXS>", "", "total", "=", "inner_mode", "==", "DFmode", "?", "cost", "->", "divsd", ":", "cost", "->", "divss", ";", "<FIXE>" ]	[ "case", "MOD", ":", "case", "UMOD", ":", "if", "(", "SSE_FLOAT_MODE_P", "(", "mode", ")", "&&", "TARGET_SSE_MATH", ")", "<BUGS>", "", "total", "=", "cost", "->", "fdiv", ";", "<BUGE>", "else", "if", "(", "X87_FLOAT_MODE_P", "(", "mode", ")", ")", "", "total", "=", "cost", "->", "fdiv", ";", "else", "if", "(", "FLOAT_MODE_P", "(", "mode", ")", ")", "<BUGS>", "", "total", "=", "cost", "->", "fdiv", ";", "<BUGE>", "else", "", "total", "=", "cost", "->", "divide", "[", "MODE_INDEX", "(", "mode", ")", "]", ";", "return", "false", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,816	[ "let", "isBranch", "=", "<NUM_LIT>", ";" ]	[ "def", "J4_cmpgtu_fp1_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "GeneralSubRegs", ":", "$", "Rt16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56336eb0", ",", "TypeCJ", ">", ",", "Enc_6a5972", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";" ]
GCC	ia64	CPP	next_suggestion	CPU	620,817	[ "return", "<NUM_LIT>", ";" ]	[ "static", "inline", "int", "rws_insn_test", "(", "int", "regno", ")", "{", "if", "(", "regno", "==", "REG_AR_CFM", ")", "return", "rws_insn", "[", "<NUM_LIT>", "]", ";", "if", "(", "regno", "==", "REG_VOLATILE", ")", "return", "rws_insn", "[", "<NUM_LIT>", "]", ";" ]
LLVM	X86	TD	program_repair	CPU	620,818	[ "<FIXS>", "def", ":", "InstRW", "[", "BWWriteResGroup176", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]	[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "BWWriteResGroup176", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", "BWWriteResGroup177", ":", "SchedWriteRes", "[", "BWPort0", ",", "BWPort1", ",", "BWPort23", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	620,819	[ "AtI", "[", "<NUM_LIT>", "]", "=", "BUILD_BCTR", "(", "isCall", ")", ";" ]	[ "}", "else", "if", "(", "!", "is64Bit", ")", "{", "AtI", "[", "<NUM_LIT>", "]", "=", "BUILD_LIS", "(", "<NUM_LIT>", ",", "To", ">>", "<NUM_LIT>", ")", ";", "AtI", "[", "<NUM_LIT>", "]", "=", "BUILD_ORI", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "To", ")", ";", "AtI", "[", "<NUM_LIT>", "]", "=", "BUILD_MTCTR", "(", "<NUM_LIT>", ")", ";", "AtI", "[", "<NUM_LIT>", "]", "=", "BUILD_BCTR", "(", "isCall", ")", ";", "}", "else", "{", "AtI", "[", "<NUM_LIT>", "]", "=", "BUILD_LIS", "(", "<NUM_LIT>", ",", "To", ">>", "<NUM_LIT>", ")", ";", "AtI", "[", "<NUM_LIT>", "]", "=", "BUILD_ORI", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "To", ">>", "<NUM_LIT>", ")", ";", "AtI", "[", "<NUM_LIT>", "]", "=", "BUILD_SLDI", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "AtI", "[", "<NUM_LIT>", "]", "=", "BUILD_ORIS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "To", ">>", "<NUM_LIT>", ")", ";", "AtI", "[", "<NUM_LIT>", "]", "=", "BUILD_ORI", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "To", ")", ";", "AtI", "[", "<NUM_LIT>", "]", "=", "BUILD_MTCTR", "(", "<NUM_LIT>", ")", ";" ]
GCC	aarch64	CPP	code_generation	CPU	620,820	[ "bool", "verify_type_context", "(", "location_t", "loc", ",", "type_context_kind", "context", ",", "const_tree", "type", ",", "bool", "silent_p", ")", "{", "if", "(", "!", "sizeless_type_p", "(", "type", ")", ")", "return", "true", ";", "switch", "(", "context", ")", "{", "case", "TCTX_SIZEOF", ":", "case", "TCTX_STATIC_STORAGE", ":", "if", "(", "!", "silent_p", ")", "error_at", "(", "loc", ",", "<STR_LIT>", "SVE type %qT does not have a fixed size", "<STR_LIT>", ",", "type", ")", ";", "return", "false", ";", "case", "TCTX_ALIGNOF", ":", "if", "(", "!", "silent_p", ")", "error_at", "(", "loc", ",", "<STR_LIT>", "SVE type %qT does not have a defined alignment", "<STR_LIT>", ",", "type", ")", ";", "return", "false", ";", "case", "TCTX_THREAD_STORAGE", ":", "if", "(", "!", "silent_p", ")", "error_at", "(", "loc", ",", "<STR_LIT>", "variables of type %qT cannot have thread-local", "<STR_LIT>", "<STR_LIT>", " storage duration", "<STR_LIT>", ",", "type", ")", ";", "return", "false", ";", "case", "TCTX_POINTER_ARITH", ":", "if", "(", "!", "silent_p", ")", "error_at", "(", "loc", ",", "<STR_LIT>", "arithmetic on pointer to SVE type %qT", "<STR_LIT>", ",", "type", ")", ";", "return", "false", ";", "case", "TCTX_FIELD", ":", "if", "(", "silent_p", ")", ";", "else", "if", "(", "lang_GNU_CXX", "(", ")", ")", "error_at", "(", "loc", ",", "<STR_LIT>", "member variables cannot have SVE type %qT", "<STR_LIT>", ",", "type", ")", ";", "else", "error_at", "(", "loc", ",", "<STR_LIT>", "fields cannot have SVE type %qT", "<STR_LIT>", ",", "type", ")", ";", "return", "false", ";", "case", "TCTX_ARRAY_ELEMENT", ":", "if", "(", "!", "silent_p", ")", "error_at", "(", "loc", ",", "<STR_LIT>", "array elements cannot have SVE type %qT", "<STR_LIT>", ",", "type", ")", ";", "return", "false", ";", "case", "TCTX_ALLOCATION", ":", "if", "(", "!", "silent_p", ")", "error_at", "(", "loc", ",", "<STR_LIT>", "cannot allocate objects with SVE type %qT", "<STR_LIT>", ",", "type", ")", ";", "return", "false", ";", "case", "TCTX_DEALLOCATION", ":", "if", "(", "!", "silent_p", ")", "error_at", "(", "loc", ",", "<STR_LIT>", "cannot delete objects with SVE type %qT", "<STR_LIT>", ",", "type", ")", ";", "return", "false", ";", "case", "TCTX_EXCEPTIONS", ":", "if", "(", "!", "silent_p", ")", "error_at", "(", "loc", ",", "<STR_LIT>", "cannot throw or catch SVE type %qT", "<STR_LIT>", ",", "type", ")", ";", "return", "false", ";", "case", "TCTX_CAPTURE_BY_COPY", ":", "if", "(", "!", "silent_p", ")", "error_at", "(", "loc", ",", "<STR_LIT>", "capture by copy of SVE type %qT", "<STR_LIT>", ",", "type", ")", ";", "return", "false", ";", "}", "gcc_unreachable", "(", ")", ";", "}" ]	[ "Implement", "TARGET_VERIFY_TYPE_CONTEXT", "for", "RVV", "types", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,821	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_satub", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_0ae0825c", ",", "TypeS_2op", ">", ",", "Enc_5e2823", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	s390	MD	next_suggestion	MPU	620,822	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", "CC_REGNUM", ")", "(", "compare", "(", "zero_extend", ":", "GPR", "(", "mem", ":", "HI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	VE	TD	stmt_completion	CPU	620,823	[ "ptr_rc", ",", "i32imm", ")", ";" ]	[ "def", "MEMzri", ":", "Operand", "<", "iPTR", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "i32imm", "," ]
LLVM	PowerPC	CPP	next_suggestion	CPU	620,824	[ "Ops", "[", "<NUM_LIT>", "]", "=", "Hi", ";" ]	[ "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "MVT", "::", "f64", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "std", "::", "vector", "<", "EVT", ">", "NodeTys", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ",", "Result", ",", "MFFSreg", ",", "InFlag", ",", "FPreg", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "f64", ")", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "Flag", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "&", "InFlag", ",", "<NUM_LIT>", ")", ";", "MFFSreg", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "NodeTys", ".", "clear", "(", ")", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "Flag", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "InFlag", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "InFlag", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "NodeTys", ".", "clear", "(", ")", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "Flag", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "InFlag", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "InFlag", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "NodeTys", ".", "clear", "(", ")", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "f64", ")", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "Flag", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Lo", ";" ]
LLVM	AMDGPU	TD	program_repair	GPU	620,825	[ "<FIXS>", "defm", "VOPC_I1_F16_I16", ":", "VOPC_Class_Profile_t16", "[", "Write32Bit", "]", ">", ";", "<FIXE>", "<FIXS>", "defm", "VOPC_F16_I16", ":", "VOPC_Class_NoSdst_Profile_t16", "[", "Write32Bit", "]", ">", ";", "<FIXE>", "<FIXS>", "multiclass", "VOPC_CLASS_F16", "string", "opName", ">", "{", "let", "OtherPredicates", "=", "[", "NotHasTrue16BitInsts", ",", "Has16BitInsts", "]", "in", "{", "defm", "NAME", ":", "VOPC_Class_Pseudos", "opName", ",", "VOPC_I1_F16_I16", ",", "<NUM_LIT>", ">", ";", "}", "let", "OtherPredicates", "=", "[", "HasTrue16BitInsts", "]", "in", "{", "defm", "_t16", ":", "VOPC_Class_Pseudos", "opName", "#", "<STR_LIT>", ",", "VOPC_I1_F16_I16_t16", ",", "<NUM_LIT>", ">", ";", "}", "}", "<FIXE>", "<FIXS>", "multiclass", "VOPCX_CLASS_F16", "string", "opName", ">", "{", "let", "OtherPredicates", "=", "[", "NotHasTrue16BitInsts", ",", "Has16BitInsts", "]", "in", "{", "defm", "NAME", ":", "VOPCX_Class_Pseudos", "opName", ",", "VOPC_I1_F16_I16", ",", "VOPC_F16_I16", ">", ";", "}", "let", "OtherPredicates", "=", "[", "HasTrue16BitInsts", "]", "in", "{", "defm", "_t16", ":", "VOPCX_Class_Pseudos", "opName", "#", "<STR_LIT>", ",", "VOPC_I1_F16_I16_t16", ",", "VOPC_F16_I16_t16", ">", ";", "}", "}", "<FIXE>" ]	[ "}", "}", "<BUGS>", "def", "VOPC_I1_F16_I32", ":", "VOPC_Class_Profile", "[", "Write32Bit", "]", ",", "f16", ">", ";", "<BUGE>", "def", "VOPC_I1_F32_I32", ":", "VOPC_Class_Profile", "[", "Write32Bit", "]", ",", "f32", ">", ";", "def", "VOPC_I1_F64_I32", ":", "VOPC_Class_Profile", "[", "WriteDoubleAdd", "]", ",", "f64", ">", ";", "<BUGS>", "def", "VOPC_F16_I32", ":", "VOPC_Class_NoSdst_Profile", "[", "Write32Bit", "]", ",", "f16", ">", ";", "<BUGE>", "def", "VOPC_F32_I32", ":", "VOPC_Class_NoSdst_Profile", "[", "Write32Bit", "]", ",", "f32", ">", ";", "def", "VOPC_F64_I32", ":", "VOPC_Class_NoSdst_Profile", "[", "Write64Bit", "]", ",", "f64", ">", ";", "<BUGS>", "multiclass", "VOPC_CLASS_F16", "string", "opName", ">", ":", "VOPC_Class_Pseudos", "opName", ",", "VOPC_I1_F16_I32", ",", "<NUM_LIT>", ">", ";", "<BUGE>", "<BUGS>", "multiclass", "VOPCX_CLASS_F16", "string", "opName", ">", ":", "VOPCX_Class_Pseudos", "opName", ",", "VOPC_I1_F16_I32", ",", "VOPC_F16_I32", ">", ";", "<BUGE>", "multiclass", "VOPC_CLASS_F32", "string", "opName", ">", ":", "VOPC_Class_Pseudos", "opName", ",", "VOPC_I1_F32_I32", ",", "<NUM_LIT>", ">", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	620,826	[ "HasNEON", ",", "HasFullFP16", "]", ">", ";" ]	[ "def", "VCVTu2hd", ":", "N2VD", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "v4f16", ",", "v4i16", ",", "uint_to_fp", ">", ",", "Requires", "<", "[" ]
LLVM	ARM	TD	next_suggestion	CPU	620,827	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "shift", ";", "let", "shift", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";" ]
LLVM	CSKY	CPP	stmt_completion	CPU	620,828	[ "StringRef", "String", ")", "{" ]	[ "void", "CSKYTargetELFStreamer", "::", "emitTextAttribute", "(", "unsigned", "Attribute", "," ]
LLVM	AMDGPU	TD	next_suggestion	GPU	620,829	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "slc", ";" ]	[ "let", "UseNamedOperandTable", "=", "ps", ".", "UseNamedOperandTable", ";", "bits", "<", "<NUM_LIT>", ">", "vaddr", ";", "bits", "<", "<NUM_LIT>", ">", "vdata", ";", "bits", "<", "<NUM_LIT>", ">", "saddr", ";", "bits", "<", "<NUM_LIT>", ">", "vdst", ";", "bits", "<", "<NUM_LIT>", ">", "slc", ";", "bits", "<", "<NUM_LIT>", ">", "glc", ";", "bits", "<", "<NUM_LIT>", ">", "dlc", ";", "bits", "<", "<NUM_LIT>", ">", "lds", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "seg", "=", "!", "if", "(", "ps", ".", "is_flat_global", ",", "<NUM_LIT>", ",", "!", "if", "(", "ps", ".", "is_flat_scratch", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "nv", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "tfe", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "lds", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "seg", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "ps", ".", "has_glc", ",", "glc", ",", "ps", ".", "glcValue", ")", ";" ]
LLVM	XNCM	CPP	next_suggestion	CPU	620,830	[ "return", "false", ";" ]	[ "SDValue", "N0", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "GlobalAddressSDNode", "", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "AM", ".", "Disp", "+=", "G", "->", "getOffset", "(", ")", ";", "}", "else", "if", "(", "ConstantPoolSDNode", "", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "CP", "=", "CP", "->", "getConstVal", "(", ")", ";", "AM", ".", "Align", "=", "CP", "->", "getAlignment", "(", ")", ";", "AM", ".", "Disp", "+=", "CP", "->", "getOffset", "(", ")", ";", "}", "else", "if", "(", "ExternalSymbolSDNode", "", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "ES", "=", "S", "->", "getSymbol", "(", ")", ";", "}", "else", "if", "(", "JumpTableSDNode", "", "J", "=", "dyn_cast", "<", "JumpTableSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "JT", "=", "J", "->", "getIndex", "(", ")", ";", "}", "else", "{", "AM", ".", "BlockAddr", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "N0", ")", "->", "getBlockAddress", "(", ")", ";", "}" ]
GCC	rs6000	CPP	next_suggestion	CPU	620,831	[ "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";" ]	[ "if", "(", "code", "==", "DIV", "\|\|", "code", "==", "MOD", ")", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "if", "(", "GET_MODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "DImode", ")", "", "total", "=", "rs6000_cost", "->", "divdi", ";", "else", "", "total", "=", "rs6000_cost", "->", "divsi", ";", "}", "if", "(", "!", "TARGET_MODULO", "&&", "(", "code", "==", "MOD", "\|\|", "code", "==", "UMOD", ")", ")", "", "total", "+=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "CTZ", ":", "", "total", "=", "COSTS_N_INSNS", "(", "TARGET_CTZ", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "FFS", ":", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "POPCOUNT", ":", "", "total", "=", "COSTS_N_INSNS", "(", "TARGET_POPCNTD", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "PARITY", ":", "", "total", "=", "COSTS_N_INSNS", "(", "TARGET_CMPB", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "NOT", ":", "if", "(", "outer_code", "==", "AND", "\|\|", "outer_code", "==", "IOR", "\|\|", "outer_code", "==", "XOR", ")", "", "total", "=", "<NUM_LIT>", ";", "else", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "AND", ":", "if", "(", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "rtx", "left", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx_code", "left_code", "=", "GET_CODE", "(", "left", ")", ";", "if", "(", "(", "left_code", "==", "ROTATE", "\|\|", "left_code", "==", "ASHIFT", "\|\|", "left_code", "==", "LSHIFTRT", ")", "&&", "rs6000_is_valid_shift_mask", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "left", ",", "mode", ")", ")", "{", "", "total", "=", "rtx_cost", "(", "XEXP", "(", "left", ",", "<NUM_LIT>", ")", ",", "mode", ",", "left_code", ",", "<NUM_LIT>", ",", "speed", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "XEXP", "(", "left", ",", "<NUM_LIT>", ")", ")", ")", "", "total", "+=", "rtx_cost", "(", "XEXP", "(", "left", ",", "<NUM_LIT>", ")", ",", "SImode", ",", "left_code", ",", "<NUM_LIT>", ",", "speed", ")", ";", "", "total", "+=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "rs6000_is_valid_and_mask", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "mode", ")", "\|\|", "(", "val", "&", "<NUM_LIT>", ")", "==", "val", "\|\|", "(", "val", "&", "<NUM_LIT>", ")", "==", "val", "\|\|", "(", "(", "val", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "mode", "==", "SImode", ")", ")", "{", "", "total", "=", "rtx_cost", "(", "left", ",", "mode", ",", "AND", ",", "<NUM_LIT>", ",", "speed", ")", ";", "", "total", "+=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "rs6000_is_valid_2insn_and", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "mode", ")", ")", "{", "", "total", "=", "rtx_cost", "(", "left", ",", "mode", ",", "AND", ",", "<NUM_LIT>", ",", "speed", ")", ";", "", "total", "+=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "}", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "IOR", ":", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "CLZ", ":", "case", "XOR", ":", "case", "ZERO_EXTRACT", ":", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "ASHIFT", ":", "if", "(", "TARGET_EXTSWSLI", "&&", "mode", "==", "DImode", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "SIGN_EXTEND", "&&", "GET_MODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "SImode", ")", "{", "", "total", "=", "<NUM_LIT>", ";", "return", "false", ";", "}", "case", "ASHIFTRT", ":", "case", "LSHIFTRT", ":", "case", "ROTATE", ":", "case", "ROTATERT", ":", "if", "(", "outer_code", "==", "TRUNCATE", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "MULT", ")", "{", "if", "(", "mode", "==", "DImode", ")", "", "total", "=", "rs6000_cost", "->", "muldi", ";", "else", "", "total", "=", "rs6000_cost", "->", "mulsi", ";", "return", "true", ";", "}", "else", "if", "(", "outer_code", "==", "AND", ")", "", "total", "=", "<NUM_LIT>", ";", "else", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "SIGN_EXTEND", ":", "case", "ZERO_EXTEND", ":", "if", "(", "MEM_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "", "total", "=", "<NUM_LIT>", ";", "else", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "COMPARE", ":", "case", "NEG", ":", "case", "ABS", ":", "if", "(", "!", "FLOAT_MODE_P", "(", "mode", ")", ")", "{", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "}", "case", "FLOAT", ":", "case", "UNSIGNED_FLOAT", ":", "case", "FIX", ":", "case", "UNSIGNED_FIX", ":", "case", "FLOAT_TRUNCATE", ":", "", "total", "=", "rs6000_cost", "->", "fp", ";", "return", "false", ";", "case", "FLOAT_EXTEND", ":", "if", "(", "mode", "==", "DFmode", ")", "", "total", "=", "rs6000_cost", "->", "sfdf_convert", ";", "else", "", "total", "=", "rs6000_cost", "->", "fp", ";", "return", "false", ";", "case", "UNSPEC", ":", "switch", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", ")", "{", "case", "UNSPEC_FRSP", ":", "", "total", "=", "rs6000_cost", "->", "fp", ";", "return", "true", ";", "default", ":", "break", ";", "}", "break", ";", "case", "CALL", ":", "case", "IF_THEN_ELSE", ":", "if", "(", "!", "speed", ")", "{", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "else", "if", "(", "FLOAT_MODE_P", "(", "mode", ")", "&&", "TARGET_PPC_GFXOPT", "&&", "TARGET_HARD_FLOAT", ")", "{", "", "total", "=", "rs6000_cost", "->", "fp", ";", "return", "false", ";", "}", "break", ";", "case", "NE", ":", "case", "EQ", ":", "case", "GTU", ":", "case", "LTU", ":", "if", "(", "mode", "==", "Pmode", "&&", "(", "outer_code", "==", "NEG", "\|\|", "outer_code", "==", "PLUS", ")", ")", "{", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "case", "GT", ":", "case", "LT", ":", "case", "UNORDERED", ":", "if", "(", "outer_code", "==", "SET", ")", "{", "if", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "==", "const0_rtx", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "else", "{" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,832	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A4_cmphgti", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_643b4717", ",", "TypeALU64", ">", ",", "Enc_08d755", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	arm	MD	program_repair	CPU	620,833	[ "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "<FIXE>" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<STR_LIT>", ")", "<BUGS>", "<BUGE>" ]
LLVM	X86	CPP	stmt_completion	CPU	620,834	[ "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "if", "(", "auto", "", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "Cst", ")", ")", "{", "Mask", "=", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "zextOrTrunc", "(", "SizeInBits", ")", ";", "Undefs", "=", "APInt", "::", "getNullValue", "(", "SizeInBits", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "if", "(", "ISD", "::", "isBuildVectorOfConstantSDNodes", "(", "Op", ".", "getNode", "(", ")", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Op", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "SDValue", "&", "Src", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", ")", "{", "APInt", "Undefs", "=", "APInt", "::", "getLowBitsSet", "(", "SizeInBits", ",", "SrcEltSizeInBits", ")", ";", "UndefBits", "\|=", "Undefs", ".", "shl", "(", "i", "", "SrcEltSizeInBits", ")", ";", "continue", ";", "}", "auto", "", "Cst", "=", "cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ";", "APInt", "Bits", "=", "Cst", "->", "getAPIntValue", "(", ")", ".", "zextOrTrunc", "(", "SrcEltSizeInBits", ")", ";", "MaskBits", "\|=", "Bits", ".", "zext", "(", "SizeInBits", ")", ".", "shl", "(", "i", "", "SrcEltSizeInBits", ")", ";", "}", "return", "SplitBitData", "(", ")", ";", "}", "if", "(", "auto", "", "Cst", "=", "getTargetConstantFromNode", "(", "Op", ")", ")", "{", "Type", "", "CstTy", "=", "Cst", "->", "getType", "(", ")", ";", "if", "(", "!", "CstTy", "->", "isVectorTy", "(", ")", "\|\|", "(", "SizeInBits", "!=", "CstTy", "->", "getPrimitiveSizeInBits", "(", ")", ")", ")", "return", "false", ";", "unsigned", "CstEltSizeInBits", "=", "CstTy", "->", "getScalarSizeInBits", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CstTy", "->", "getVectorNumElements", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "APInt", "Bits", ",", "Undefs", ";", "if", "(", "!", "ExtractConstantBits", "(", "Cst", "->", "getAggregateElement", "(", "i", ")", ",", "Bits", ",", "Undefs", ")", ")", "return", "false", ";", "MaskBits", "\|=", "Bits", ".", "shl", "(", "i", "", "CstEltSizeInBits", ")", ";", "UndefBits", "\|=", "Undefs", ".", "shl", "(", "i", "", "CstEltSizeInBits", ")", ";", "}", "return", "SplitBitData", "(", ")", ";", "}", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "EltSizeInBits", "<=", "SrcEltSizeInBits", ")", "{", "if", "(", "auto", "", "Broadcast", "=", "getTargetConstantFromNode", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "APInt", "Bits", ",", "Undefs", ";", "if", "(", "ExtractConstantBits", "(", "Broadcast", ",", "Bits", ",", "Undefs", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumSrcElts", ";", "++", "i", ")", "{", "MaskBits", "\|=", "Bits", ".", "shl", "(", "i", "", "SrcEltSizeInBits", ")", ";", "UndefBits", "\|=", "Undefs", ".", "shl", "(", "i", "", "SrcEltSizeInBits", ")", ";", "}", "return", "SplitBitData", "(", ")", ";", "}", "}", "}", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SCALAR_TO_VECTOR", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "auto", "", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "." ]
GCC	i386	MD	stmt_completion	CPU	620,835	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr" ]
GCC	v850	CPP	stmt_completion	MPU	620,836	[ "<STR_LIT>", ";" ]	[ "const_double_split", "(", "src", ",", "&", "high", ",", "&", "low", ")", ";", "if", "(", "CONST_OK_FOR_J", "(", "high", ")", ")", "return", "<STR_LIT>", "mov %F1,%0", "<STR_LIT>", ";", "else", "if", "(", "CONST_OK_FOR_K", "(", "high", ")", ")", "return", "<STR_LIT>", "movea lo(%F1),%.,%0", "<STR_LIT>", ";", "else", "if", "(", "CONST_OK_FOR_L", "(", "high", ")", ")", "return", "<STR_LIT>", "movhi hi(%F1),%.,%0", "<STR_LIT>", ";", "else", "if", "(", "TARGET_V850E", ")", "return", "<STR_LIT>", "mov %F1,%0", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", "movhi hi(%F1),%.,%0\\n\\tmovea lo(%F1),%0,%0", "<STR_LIT>", ";", "}", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "MEM", ")", "return", "<STR_LIT>", "%S1ld%W1 %1,%0", "<STR_LIT>", ";", "else", "if", "(", "special_symbolref_operand", "(", "src", ",", "VOIDmode", ")", ")", "return", "<STR_LIT>", "movea %O1(%P1),%Q1,%0", "<STR_LIT>", ";", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "LABEL_REF", "\|\|", "GET_CODE", "(", "src", ")", "==", "SYMBOL_REF", "\|\|", "GET_CODE", "(", "src", ")", "==", "CONST", ")", "{", "if", "(", "TARGET_V850E", ")", "return", "<STR_LIT>", "mov hilo(%1),%0", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", "movhi hi(%1),%.,%0\\n\\tmovea lo(%1),%0,%0", "<STR_LIT>", ";", "}", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "HIGH", ")", "return", "<STR_LIT>", "movhi hi(%1),%.,%0", "<STR_LIT>", ";", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "LO_SUM", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "return", "<STR_LIT>", "movea lo(%3),%2,%0", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "GET_CODE", "(", "dst", ")", "==", "MEM", ")", "{", "if", "(", "REG_P", "(", "src", ")", ")", "return", "<STR_LIT>", "%S0st%W0 %1,%0", "<STR_LIT>", ";", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "src", ")", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", "%S0st%W0 %.,%0", "<STR_LIT>", ";", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "CONST_DOUBLE", "&&", "CONST0_RTX", "(", "GET_MODE", "(", "dst", ")", ")", "==", "src", ")", "return", "<STR_LIT>", "%S0st%W0 %.,%0", "<STR_LIT>", ";", "}", "fatal_insn", "(", "<STR_LIT>", "output_move_single:", "<STR_LIT>", ",", "gen_rtx_SET", "(", "VOIDmode", ",", "dst", ",", "src", ")", ")", ";", "return", "<STR_LIT>" ]
GCC	cris	MD	stmt_completion	MPU	620,837	[ "]", ")" ]	[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	sh	MD	next_suggestion	CPU	620,838	[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]	[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_code", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_code", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	620,839	[ ";" ]	[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}" ]
LLVM	AArch64	CPP	code_generation	CPU	620,840	[ "bool", "AArch64CallLowering", "::", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallLoweringInfo", "&", "Info", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "auto", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "const", "AArch64TargetLowering", "&", "TLI", "=", "", "getTLI", "<", "AArch64TargetLowering", ">", "(", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "OutArgs", ";", "for", "(", "auto", "&", "OrigArg", ":", "Info", ".", "OrigArgs", ")", "{", "splitToValueTypes", "(", "OrigArg", ",", "OutArgs", ",", "DL", ",", "Info", ".", "CallConv", ")", ";", "if", "(", "OrigArg", ".", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "{", "ArgInfo", "&", "OutArg", "=", "OutArgs", ".", "back", "(", ")", ";", "assert", "(", "OutArg", ".", "Regs", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "MRI", ".", "getType", "(", "OutArg", ".", "Regs", "[", "<NUM_LIT>", "]", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected registers used for i1 arg", "<STR_LIT>", ")", ";", "OutArg", ".", "Regs", "[", "<NUM_LIT>", "]", "=", "MIRBuilder", ".", "buildZExt", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "OutArg", ".", "Regs", "[", "<NUM_LIT>", "]", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "OutArg", ".", "Ty", "=", "Type", "::", "getInt8Ty", "(", "Ctx", ")", ";", "}", "}", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "InArgs", ";", "if", "(", "!", "Info", ".", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "splitToValueTypes", "(", "Info", ".", "OrigRet", ",", "InArgs", ",", "DL", ",", "Info", ".", "CallConv", ")", ";", "bool", "CanTailCallOpt", "=", "isEligibleForTailCallOptimization", "(", "MIRBuilder", ",", "Info", ",", "InArgs", ",", "OutArgs", ")", ";", "if", "(", "Info", ".", "IsMustTailCall", "&&", "!", "CanTailCallOpt", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Failed to lower musttail call as tail call\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "Info", ".", "IsTailCall", "=", "CanTailCallOpt", ";", "if", "(", "CanTailCallOpt", ")", "return", "lowerTailCall", "(", "MIRBuilder", ",", "Info", ",", "OutArgs", ")", ";", "CCAssignFn", "", "AssignFnFixed", ";", "CCAssignFn", "", "AssignFnVarArg", ";", "std", "::", "tie", "(", "AssignFnFixed", ",", "AssignFnVarArg", ")", "=", "getAssignFnsForCC", "(", "Info", ".", "CallConv", ",", "TLI", ")", ";", "MachineInstrBuilder", "CallSeqStart", ";", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "const", "AArch64Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "if", "(", "Info", ".", "CB", "&&", "objcarc", "::", "hasAttachedCallOpBundle", "(", "Info", ".", "CB", ")", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "Info", ".", "CB", "&&", "Info", ".", "CB", "->", "getAttributes", "(", ")", ".", "hasFnAttr", "(", "Attribute", "::", "ReturnsTwice", ")", "&&", "!", "Subtarget", ".", "noBTIAtReturnTwice", "(", ")", "&&", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", "->", "branchTargetEnforcement", "(", ")", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "Opc", "=", "getCallOpcode", "(", "MF", ",", "Info", ".", "Callee", ".", "isReg", "(", ")", ",", "false", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opc", ")", ";", "unsigned", "CalleeOpNo", "=", "<NUM_LIT>", ";", "if", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "Function", "", "ARCFn", "=", "", "objcarc", "::", "getAttachedARCFunction", "(", "Info", ".", "CB", ")", ";", "MIB", ".", "addGlobalAddress", "(", "ARCFn", ")", ";", "++", "CalleeOpNo", ";", "}", "MIB", ".", "add", "(", "Info", ".", "Callee", ")", ";", "const", "uint32_t", "", "Mask", ";", "const", "auto", "", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "AArch64OutgoingValueAssigner", "Assigner", "(", "AssignFnFixed", ",", "AssignFnVarArg", ",", "Subtarget", ",", "false", ")", ";", "OutgoingArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "false", ")", ";", "if", "(", "!", "determineAndHandleAssignments", "(", "Handler", ",", "Assigner", ",", "OutArgs", ",", "MIRBuilder", ",", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ")", ")", "return", "false", ";", "Mask", "=", "getMaskForArgs", "(", "OutArgs", ",", "Info", ",", "", "TRI", ",", "MF", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "hasCustomCallingConv", "(", ")", ")", "TRI", "->", "UpdateCustomCallPreservedMask", "(", "MF", ",", "&", "Mask", ")", ";", "MIB", ".", "addRegMask", "(", "Mask", ")", ";", "if", "(", "TRI", "->", "isAnyArgRegReserved", "(", "MF", ")", ")", "TRI", "->", "emitReservedArgRegCallError", "(", "MF", ")", ";", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "MIB", "->", "getOperand", "(", "CalleeOpNo", ")", ".", "isReg", "(", ")", ")", "constrainOperandRegClass", "(", "MF", ",", "", "TRI", ",", "MRI", ",", "", "Subtarget", ".", "getInstrInfo", "(", ")", ",", "", "Subtarget", ".", "getRegBankInfo", "(", ")", ",", "", "MIB", ",", "MIB", "->", "getDesc", "(", ")", ",", "MIB", "->", "getOperand", "(", "CalleeOpNo", ")", ",", "CalleeOpNo", ")", ";", "if", "(", "!", "Info", ".", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "CCAssignFn", "*", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "Info", ".", "CallConv", ")", ";", "CallReturnHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ")", ";", "bool", "UsingReturnedArg", "=", "!", "OutArgs", ".", "empty", "(", ")", "&&", "OutArgs", "[", "<NUM_LIT>", "]", ".", "Flags", "[", "<NUM_LIT>", "]", ".", "isReturned", "(", ")", ";", "AArch64OutgoingValueAssigner", "Assigner", "(", "RetAssignFn", ",", "RetAssignFn", ",", "Subtarget", ",", "false", ")", ";", "ReturnedArgCallReturnHandler", "ReturnedArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ")", ";", "if", "(", "!", "determineAndHandleAssignments", "(", "UsingReturnedArg", "?", "ReturnedArgHandler", ":", "Handler", ",", "Assigner", ",", "InArgs", ",", "MIRBuilder", ",", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ",", "UsingReturnedArg", "?", "makeArrayRef", "(", "OutArgs", "[", "<NUM_LIT>", "]", ".", "Regs", ")", ":", "None", ")", ")", "return", "false", ";", "}", "if", "(", "Info", ".", "SwiftErrorVReg", ")", "{", "MIB", ".", "addDef", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "Info", ".", "SwiftErrorVReg", ",", "Register", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "}", "uint64_t", "CalleePopBytes", "=", "doesCalleeRestoreStack", "(", "Info", ".", "CallConv", ",", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", "?", "alignTo", "(", "Assigner", ".", "StackOffset", ",", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ";", "CallSeqStart", ".", "addImm", "(", "Assigner", ".", "StackOffset", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "Assigner", ".", "StackOffset", ")", ".", "addImm", "(", "CalleePopBytes", ")", ";", "return", "true", ";", "}" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "given", "call", "instruction", ",", "including", "argument", "and", "return", "value", "marshalling", "." ]
LLVM	ARM	TD	stmt_completion	CPU	620,841	[ "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "fc", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "fc", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "fc", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Constraints" ]
GCC	rs6000	MD	stmt_completion	CPU	620,842	[ "<STR_LIT>", ")", ")", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "mem", ":", "SI", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,843	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	tilegx	MD	stmt_completion	VLIW	620,844	[ "ne", "le", "leu", "]", ")" ]	[ "(", "define_code_iterator", "v2op", "[", "ss_minus", "ss_plus", "minus" ]
LLVM	X86	CPP	stmt_completion	CPU	620,845	[ "getContext", "(", ")", ",", "Size", ")", ",", "<NUM_LIT>", "/", "Size", ")", ";" ]	[ "EVT", "VT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ValTy", ")", ";", "if", "(", "VT", ".", "isSimple", "(", ")", ")", "{", "MVT", "MTy", "=", "VT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "ST", "->", "hasBWI", "(", ")", ")", "if", "(", "const", "auto", "", "Entry", "=", "CostTableLookup", "(", "AVX512BWCostTblNoPairWise", ",", "ISD", ",", "MTy", ")", ")", "return", "Entry", "->", "Cost", ";", "if", "(", "ST", "->", "hasAVX", "(", ")", ")", "if", "(", "const", "auto", "", "Entry", "=", "CostTableLookup", "(", "AVX1CostTblNoPairWise", ",", "ISD", ",", "MTy", ")", ")", "return", "Entry", "->", "Cost", ";", "if", "(", "ST", "->", "hasSSE41", "(", ")", ")", "if", "(", "const", "auto", "", "Entry", "=", "CostTableLookup", "(", "SSE41CostTblNoPairWise", ",", "ISD", ",", "MTy", ")", ")", "return", "Entry", "->", "Cost", ";", "if", "(", "ST", "->", "hasSSE2", "(", ")", ")", "if", "(", "const", "auto", "", "Entry", "=", "CostTableLookup", "(", "SSE2CostTblNoPairWise", ",", "ISD", ",", "MTy", ")", ")", "return", "Entry", "->", "Cost", ";", "}", "auto", "", "ValVTy", "=", "cast", "<", "VectorType", ">", "(", "ValTy", ")", ";", "unsigned", "NumVecElts", "=", "ValVTy", "->", "getNumElements", "(", ")", ";", "auto", "", "Ty", "=", "ValVTy", ";", "unsigned", "MinMaxCost", "=", "<NUM_LIT>", ";", "if", "(", "LT", ".", "first", "!=", "<NUM_LIT>", "&&", "MTy", ".", "isVector", "(", ")", "&&", "MTy", ".", "getVectorNumElements", "(", ")", "<", "ValVTy", "->", "getNumElements", "(", ")", ")", "{", "Ty", "=", "VectorType", "::", "get", "(", "ValVTy", "->", "getElementType", "(", ")", ",", "MTy", ".", "getVectorNumElements", "(", ")", ")", ";", "auto", "", "SubCondTy", "=", "VectorType", "::", "get", "(", "cast", "<", "VectorType", ">", "(", "CondTy", ")", "->", "getElementType", "(", ")", ",", "MTy", ".", "getVectorNumElements", "(", ")", ")", ";", "MinMaxCost", "=", "getMinMaxCost", "(", "Ty", ",", "SubCondTy", ",", "IsUnsigned", ")", ";", "MinMaxCost", "=", "LT", ".", "first", "-", "<NUM_LIT>", ";", "NumVecElts", "=", "MTy", ".", "getVectorNumElements", "(", ")", ";", "}", "if", "(", "ST", "->", "hasBWI", "(", ")", ")", "if", "(", "const", "auto", "", "Entry", "=", "CostTableLookup", "(", "AVX512BWCostTblNoPairWise", ",", "ISD", ",", "MTy", ")", ")", "return", "MinMaxCost", "+", "Entry", "->", "Cost", ";", "if", "(", "ST", "->", "hasAVX", "(", ")", ")", "if", "(", "const", "auto", "", "Entry", "=", "CostTableLookup", "(", "AVX1CostTblNoPairWise", ",", "ISD", ",", "MTy", ")", ")", "return", "MinMaxCost", "+", "Entry", "->", "Cost", ";", "if", "(", "ST", "->", "hasSSE41", "(", ")", ")", "if", "(", "const", "auto", "", "Entry", "=", "CostTableLookup", "(", "SSE41CostTblNoPairWise", ",", "ISD", ",", "MTy", ")", ")", "return", "MinMaxCost", "+", "Entry", "->", "Cost", ";", "if", "(", "ST", "->", "hasSSE2", "(", ")", ")", "if", "(", "const", "auto", "", "Entry", "=", "CostTableLookup", "(", "SSE2CostTblNoPairWise", ",", "ISD", ",", "MTy", ")", ")", "return", "MinMaxCost", "+", "Entry", "->", "Cost", ";", "unsigned", "ScalarSize", "=", "ValTy", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "!", "isPowerOf2_32", "(", "ValVTy", "->", "getNumElements", "(", ")", ")", "\|\|", "ScalarSize", "!=", "MTy", ".", "getScalarSizeInBits", "(", ")", ")", "return", "BaseT", "::", "getMinMaxReductionCost", "(", "ValTy", ",", "CondTy", ",", "IsPairwise", ",", "IsUnsigned", ",", "CostKind", ")", ";", "while", "(", "NumVecElts", ">", "<NUM_LIT>", ")", "{", "unsigned", "Size", "=", "NumVecElts", "", "ScalarSize", ";", "NumVecElts", "/", "=", "<NUM_LIT>", ";", "if", "(", "Size", ">", "<NUM_LIT>", ")", "{", "auto", "", "SubTy", "=", "VectorType", "::", "get", "(", "ValVTy", "->", "getElementType", "(", ")", ",", "NumVecElts", ")", ";", "MinMaxCost", "+=", "getShuffleCost", "(", "TTI", "::", "SK_ExtractSubvector", ",", "Ty", ",", "NumVecElts", ",", "SubTy", ")", ";", "Ty", "=", "SubTy", ";", "}", "else", "if", "(", "Size", "==", "<NUM_LIT>", ")", "{", "VectorType", "", "ShufTy", ";", "if", "(", "ValTy", "->", "isFloatingPointTy", "(", ")", ")", "ShufTy", "=", "VectorType", "::", "get", "(", "Type", "::", "getDoubleTy", "(", "ValTy", "->", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "else", "ShufTy", "=", "VectorType", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "ValTy", "->", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "MinMaxCost", "+=", "getShuffleCost", "(", "TTI", "::", "SK_PermuteSingleSrc", ",", "ShufTy", ",", "<NUM_LIT>", ",", "nullptr", ")", ";", "}", "else", "if", "(", "Size", "==", "<NUM_LIT>", ")", "{", "VectorType", "", "ShufTy", ";", "if", "(", "ValTy", "->", "isFloatingPointTy", "(", ")", ")", "ShufTy", "=", "VectorType", "::", "get", "(", "Type", "::", "getFloatTy", "(", "ValTy", "->", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "else", "ShufTy", "=", "VectorType", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "ValTy", "->", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "MinMaxCost", "+=", "getShuffleCost", "(", "TTI", "::", "SK_PermuteSingleSrc", ",", "ShufTy", ",", "<NUM_LIT>", ",", "nullptr", ")", ";", "}", "else", "{", "VectorType", "*", "ShiftTy", "=", "VectorType", "::", "get", "(", "Type", "::", "getIntNTy", "(", "ValTy", "->" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,846	[ "let", "cofRelax2", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";" ]
LLVM	TPC	TD	stmt_completion	Virtual ISA	620,847	[ "{", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "reg", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "SrcA", "=", "src", ";", "let", "SrcB", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "reg", "}", ";", "let", "Switches", "=", "{", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "<NUM_LIT>", "}", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredPolarity", "=", "pred" ]
LLVM	X86	CPP	next_suggestion	CPU	620,848	[ "case", "X86", "::", "XOR8rr", ":" ]	[ "case", "X86", "::", "SHR32r1", ":", "case", "X86", "::", "SHR64r1", ":", "case", "X86", "::", "SHR8rCL", ":", "case", "X86", "::", "SHR16rCL", ":", "case", "X86", "::", "SHR32rCL", ":", "case", "X86", "::", "SHR64rCL", ":", "case", "X86", "::", "SHR8ri", ":", "case", "X86", "::", "SHR16ri", ":", "case", "X86", "::", "SHR32ri", ":", "case", "X86", "::", "SHR64ri", ":", "case", "X86", "::", "SHLD16rrCL", ":", "case", "X86", "::", "SHLD32rrCL", ":", "case", "X86", "::", "SHLD64rrCL", ":", "case", "X86", "::", "SHLD16rri8", ":", "case", "X86", "::", "SHLD32rri8", ":", "case", "X86", "::", "SHLD64rri8", ":", "case", "X86", "::", "SHRD16rrCL", ":", "case", "X86", "::", "SHRD32rrCL", ":", "case", "X86", "::", "SHRD64rrCL", ":", "case", "X86", "::", "SHRD16rri8", ":", "case", "X86", "::", "SHRD32rri8", ":", "case", "X86", "::", "SHRD64rri8", ":", "case", "X86", "::", "ADC8rr", ":", "case", "X86", "::", "ADC8ri", ":", "case", "X86", "::", "ADC16rr", ":", "case", "X86", "::", "ADC16ri", ":", "case", "X86", "::", "ADC16ri8", ":", "case", "X86", "::", "ADC32rr", ":", "case", "X86", "::", "ADC32ri", ":", "case", "X86", "::", "ADC32ri8", ":", "case", "X86", "::", "ADC64rr", ":", "case", "X86", "::", "ADC64ri8", ":", "case", "X86", "::", "ADC64ri32", ":", "case", "X86", "::", "ADD8rr", ":", "case", "X86", "::", "ADD8ri", ":", "case", "X86", "::", "ADD16rr", ":", "case", "X86", "::", "ADD16ri", ":", "case", "X86", "::", "ADD16ri8", ":", "case", "X86", "::", "ADD32rr", ":", "case", "X86", "::", "ADD32ri", ":", "case", "X86", "::", "ADD32ri8", ":", "case", "X86", "::", "ADD64rr", ":", "case", "X86", "::", "ADD64ri8", ":", "case", "X86", "::", "ADD64ri32", ":", "case", "X86", "::", "AND8rr", ":", "case", "X86", "::", "AND8ri", ":", "case", "X86", "::", "AND16rr", ":", "case", "X86", "::", "AND16ri", ":", "case", "X86", "::", "AND16ri8", ":", "case", "X86", "::", "AND32rr", ":", "case", "X86", "::", "AND32ri", ":", "case", "X86", "::", "AND32ri8", ":", "case", "X86", "::", "AND64rr", ":", "case", "X86", "::", "AND64ri8", ":", "case", "X86", "::", "AND64ri32", ":", "case", "X86", "::", "OR8rr", ":", "case", "X86", "::", "OR8ri", ":", "case", "X86", "::", "OR16rr", ":", "case", "X86", "::", "OR16ri", ":", "case", "X86", "::", "OR16ri8", ":", "case", "X86", "::", "OR32rr", ":", "case", "X86", "::", "OR32ri", ":", "case", "X86", "::", "OR32ri8", ":", "case", "X86", "::", "OR64rr", ":", "case", "X86", "::", "OR64ri8", ":", "case", "X86", "::", "OR64ri32", ":", "case", "X86", "::", "SBB8rr", ":", "case", "X86", "::", "SBB8ri", ":", "case", "X86", "::", "SBB16rr", ":", "case", "X86", "::", "SBB16ri", ":", "case", "X86", "::", "SBB16ri8", ":", "case", "X86", "::", "SBB32rr", ":", "case", "X86", "::", "SBB32ri", ":", "case", "X86", "::", "SBB32ri8", ":", "case", "X86", "::", "SBB64rr", ":", "case", "X86", "::", "SBB64ri8", ":", "case", "X86", "::", "SBB64ri32", ":", "case", "X86", "::", "SUB8rr", ":", "case", "X86", "::", "SUB8ri", ":", "case", "X86", "::", "SUB16rr", ":", "case", "X86", "::", "SUB16ri", ":", "case", "X86", "::", "SUB16ri8", ":", "case", "X86", "::", "SUB32rr", ":", "case", "X86", "::", "SUB32ri", ":", "case", "X86", "::", "SUB32ri8", ":", "case", "X86", "::", "SUB64rr", ":", "case", "X86", "::", "SUB64ri8", ":", "case", "X86", "::", "SUB64ri32", ":" ]
LLVM	ARM	CPP	stmt_completion	CPU	620,849	[ "VPR", ",", "RegState", "::", "Implicit", ")", ";" ]	[ "MIB", ".", "addReg", "(", "ARM", "::" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,850	[ "let", "cofMax1", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	620,851	[ "]", ")" ]	[ "(", "plus", ":", "V2SI", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM64	TD	stmt_completion	CPU	620,852	[ "=", "Rd", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "setFlags", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "ext", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "ext", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
LLVM	Mips	CPP	stmt_completion	CPU	620,853	[ "(", "<NUM_LIT>", ")", ",", "SetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "SDValue", "SetCC", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "SetCC", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "SetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand" ]
GCC	i386	CPP	next_suggestion	CPU	620,854	[ "return", "ix86_lea_outperforms", "(", "insn", ",", "regno0", ",", "regno1", ",", "regno2", ",", "<NUM_LIT>", ",", "false", ")", ";" ]	[ "bool", "ix86_lea_for_add_ok", "(", "rtx_insn", "*", "insn", ",", "rtx", "operands", "[", "]", ")", "{", "unsigned", "int", "regno0", "=", "true_regnum", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "unsigned", "int", "regno1", "=", "true_regnum", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "unsigned", "int", "regno2", "=", "true_regnum", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "regno0", "!=", "regno1", "&&", "regno0", "!=", "regno2", ")", "return", "true", ";", "if", "(", "!", "TARGET_OPT_AGU", "\|\|", "optimize_function_for_size_p", "(", "cfun", ")", ")", "return", "false", ";" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	620,855	[ "break", ";" ]	[ "Changed", "\|=", "shortenOn01", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Changed", "\|=", "shortenOn01", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Changed", "\|=", "shortenOn01", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Changed", "\|=", "shortenOn01", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Changed", "\|=", "shortenOn01", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Changed", "\|=", "shortenOn01", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Changed", "\|=", "shortenOn001AddCC", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Changed", "\|=", "shortenOn001AddCC", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Changed", "\|=", "shortenOn01", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Changed", "\|=", "shortenOn01", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Changed", "\|=", "shortenOn01", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Changed", "\|=", "shortenOn01", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Changed", "\|=", "shortenOn0", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Changed", "\|=", "shortenOn0", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Changed", "\|=", "shortenOn0", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Changed", "\|=", "shortenOn0", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
GCC	m32r	MD	next_suggestion	MPU	620,856	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_LOAD_SDA_BASE", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lo_sum", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
GCC	arm	MD	next_suggestion	CPU	620,857	[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "DI", "\t", "<NUM_LIT>", "<STR_LIT>", ")", "(", "LOGICAL", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	CPP	code_generation	DSP	620,858	[ "bool", "HexagonMCInstrInfo", "::", "isPredicated", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "MCI", ")", "{", "const", "uint64_t", "F", "=", "HexagonMCInstrInfo", "::", "getDesc", "(", "MCII", ",", "MCI", ")", ".", "TSFlags", ";", "return", "(", "(", "F", ">>", "<STR_LIT>", "::", "<STR_LIT>", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}" ]	[ "Returns", "true", "if", "the", "instruction", "is", "already", "predicated", "." ]
LLVM	Hexagon	TD	stmt_completion	DSP	620,859	[ ";" ]	[ "def", "L2_loadrb_zomap", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_17e0d2cd", ",", "TypeMAPPING", ">", "{", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>" ]
GCC	m32c	CPP	stmt_completion	MPU	620,860	[ "(", "<NUM_LIT>", ")", ";" ]	[ "case", "REG", ":", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "case", "PLUS", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "{", "i", "=", "INTVAL", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "i", "==", "<NUM_LIT>", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "if", "(", "i", ">", "<NUM_LIT>", "&&", "i", "<=", "<NUM_LIT>", ")", "return", "COSTS_N_INSNS" ]
LLVM	ARM	CPP	program_repair	CPU	620,861	[ "<FIXS>", "if", "(", "isUnsupportedFloatingType", "(", "LHS", ".", "getValueType", "(", ")", ")", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "LHS", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ")", ";", "<FIXE>" ]	[ "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "if", "(", "!", "Subtarget", "->", "hasFP64", "(", ")", "&&", "LHS", ".", "getValueType", "(", ")", "==", "MVT", "::", "f64", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "MVT", "::", "f64", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ")", ";", "<BUGE>" ]
LLVM	AArch64	CPP	stmt_completion	CPU	620,862	[ ".", "getInt64Ty", "(", ")", ",", "Size", ")", "}", ")", ";" ]	[ "if", "(", "Offset", ")", "Ptr", "=", "IRB", ".", "CreateConstGEP1_32", "(", "IRB", ".", "getInt8Ty", "(", ")", ",", "Ptr", ",", "Offset", ")", ";", "IRB", ".", "CreateCall", "(", "SetTagFn", ",", "{", "Ptr", ",", "ConstantInt", "::", "get", "(", "IRB" ]
LLVM	Mips	TD	stmt_completion	CPU	620,863	[ "InstrItinClass", ";" ]	[ "def", "II_DROTR32", ":" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	620,864	[ ")", ")", ")", ";" ]	[ "void", "addDispRIOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";", "if", "(", "Kind", "==", "Immediate", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getImm", "(", ")", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "getExpr", "(" ]
LLVM	X86	CPP	stmt_completion	CPU	620,865	[ "e", ";", "++", "i", ")", "{" ]	[ "unsigned", "NumLanes", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "NumLanes", "==", "<NUM_LIT>", ")", "NumLanes", "=", "<NUM_LIT>", ";", "unsigned", "NumLaneElts", "=", "NumElts", "/", "NumLanes", ";", "for", "(", "unsigned", "l", "=", "<NUM_LIT>", ";", "l", "!=", "NumElts", ";", "l", "+=", "NumLaneElts", ")", "{", "for", "(", "unsigned", "i", "=", "l", ",", "e", "=", "l", "+", "NumLaneElts", "/", "<NUM_LIT>", ";", "i", "!=" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,866	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	620,867	[ "case", "Intrinsic", "::", "arm_neon_vst2lane", ":" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformBRCONDCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "ISD", "::", "LOAD", ":", "return", "PerformLOADCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformVLDCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformARMBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getLowBitsSet", "(", "BitWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getLowBitsSet", "(", "BitWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "\|\|", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "LowWidth", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "LowMask", "=", "APInt", "::", "getLowBitsSet", "(", "LowWidth", ",", "<NUM_LIT>", ")", ";", "unsigned", "HighWidth", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "HighMask", "=", "APInt", "::", "getHighBitsSet", "(", "HighWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "LowMask", ",", "DCI", ")", ")", "\|\|", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "HighMask", ",", "DCI", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "HighWidth", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "HighMask", "=", "APInt", "::", "getHighBitsSet", "(", "HighWidth", ",", "<NUM_LIT>", ")", ";", "unsigned", "LowWidth", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "LowMask", "=", "APInt", "::", "getLowBitsSet", "(", "LowWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "HighMask", ",", "DCI", ")", ")", "\|\|", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "LowMask", ",", "DCI", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "\|\|", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "ISD", "::", "INTRINSIC_VOID", ":", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "case", "Intrinsic", "::", "arm_neon_vld1", ":", "case", "Intrinsic", "::", "arm_neon_vld1x2", ":", "case", "Intrinsic", "::", "arm_neon_vld1x3", ":", "case", "Intrinsic", "::", "arm_neon_vld1x4", ":", "case", "Intrinsic", "::", "arm_neon_vld2", ":", "case", "Intrinsic", "::", "arm_neon_vld3", ":", "case", "Intrinsic", "::", "arm_neon_vld4", ":", "case", "Intrinsic", "::", "arm_neon_vld2lane", ":", "case", "Intrinsic", "::", "arm_neon_vld3lane", ":", "case", "Intrinsic", "::", "arm_neon_vld4lane", ":", "case", "Intrinsic", "::", "arm_neon_vld2dup", ":", "case", "Intrinsic", "::", "arm_neon_vld3dup", ":", "case", "Intrinsic", "::", "arm_neon_vld4dup", ":", "case", "Intrinsic", "::", "arm_neon_vst1", ":", "case", "Intrinsic", "::", "arm_neon_vst1x2", ":", "case", "Intrinsic", "::", "arm_neon_vst1x3", ":", "case", "Intrinsic", "::", "arm_neon_vst1x4", ":", "case", "Intrinsic", "::", "arm_neon_vst2", ":", "case", "Intrinsic", "::", "arm_neon_vst3", ":", "case", "Intrinsic", "::", "arm_neon_vst4", ":" ]
LLVM	Hexagon	TD	stmt_completion	DSP	620,868	[ "<NUM_LIT>", ";" ]	[ "def", "F2_dfcmpeq", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeALU64", ">", ",", "Enc_fcf7a7", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,869	[ "let", "isPseudo", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_tfrpt", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "PredNewRel", "{", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
LLVM	Mips	TD	stmt_completion	CPU	620,870	[ ",", "fp_to_sint", ",", "MSA128DOpnd", ">", ";" ]	[ "class", "FTRUNC_S_D_DESC", ":", "MSA_2RF_DESC_BASE", "<", "<STR_LIT>" ]
LLVM	SPIRV	CPP	next_suggestion	Virtual ISA	620,871	[ "return", "finishCreatingSPIRVType", "(", "LLVMTy", ",", "MIB", ")", ";" ]	[ "auto", "MIB", "=", "BuildMI", "(", "BB", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addDef", "(", "createTypeVReg", "(", "CurMF", "->", "getRegInfo", "(", ")", ")", ")", ".", "addUse", "(", "getSPIRVTypeID", "(", "BaseType", ")", ")", ".", "addImm", "(", "NumElements", ")", ";", "DT", ".", "add", "(", "LLVMTy", ",", "CurMF", ",", "getSPIRVTypeID", "(", "MIB", ")", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	620,872	[ ")", "{" ]	[ "static", "_", "_", "inline", "unsigned", "int", "_", "MM_GET_EXCEPTION_MASK", "(", "void" ]
GCC	i386	CPP	stmt_completion	CPU	620,873	[ "_", "m128", ")", "_", "_", "A", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m512", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_castps128_ps512", "(", "_", "_", "m128", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m512", ")", "_", "_", "builtin_ia32_ps512_ps", "(", "(", "_" ]
GCC	m68k	CPP	stmt_completion	MPU	620,874	[ ";" ]	[ "case", "NOTB", ":", "case", "NOTW", ":", "case", "NEGW", ":", "case", "SWAP", ":", "return", "<NUM_LIT>", ";", "case", "MOVL", ":", "return", "<NUM_LIT>" ]
LLVM	X86	TD	stmt_completion	CPU	620,875	[ "addr", ":", "$", "src2", ",", "(", "i8", "<NUM_LIT>", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v4f32", "(", "X86Movss", "(", "loadv4f32", "addr", ":", "$", "src2", ")", ",", "VR128", ":", "$", "src1", ")", ")", ",", "(", "VBLENDPSrmi", "VR128", ":", "$", "src1", "," ]
GCC	i386	CPP	stmt_completion	CPU	620,876	[ "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]	[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_punpcklqdq512_mask", "(", "(", "_", "_", "v8di", ")", "_", "_", "A", ",", "(", "_", "_", "v8di", ")", "_", "_", "B", ",", "(", "_", "_", "v8di", ")", "_", "mm512_setzero_si512", "(", ")", "," ]
GCC	rs6000	CPP	next_suggestion	CPU	620,877	[ "int", "n_words", "=", "rs6000_arg_size", "(", "mode", ",", "type", ")", ";" ]	[ "if", "(", "TARGET_32BIT", ")", "align", "=", "-", "(", "rs6000_parm_offset", "(", ")", "+", "cum", "->", "words", ")", "&", "<NUM_LIT>", ";", "else", "align", "=", "cum", "->", "words", "&", "<NUM_LIT>", ";", "cum", "->", "words", "+=", "align", "+", "rs6000_arg_size", "(", "mode", ",", "type", ")", ";", "if", "(", "TARGET_DEBUG_ARG", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "function_adv: words = %2d, align=%d, ", "<STR_LIT>", ",", "cum", "->", "words", ",", "align", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "nargs = %4d, proto = %d, mode = %4s\\n", "<STR_LIT>", ",", "cum", "->", "nargs_prototype", ",", "cum", "->", "prototype", ",", "GET_MODE_NAME", "(", "mode", ")", ")", ";", "}", "}", "}", "else", "if", "(", "TARGET_SPE_ABI", "&&", "TARGET_SPE", "&&", "SPE_VECTOR_MODE", "(", "mode", ")", "&&", "!", "cum", "->", "stdarg", "&&", "cum", "->", "sysv_gregno", "<=", "GP_ARG_MAX_REG", ")", "cum", "->", "sysv_gregno", "++", ";", "else", "if", "(", "TARGET_MACHO", "&&", "rs6000_darwin64_struct_check_p", "(", "mode", ",", "type", ")", ")", "{", "int", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "if", "(", "TYPE_ALIGN", "(", "type", ")", ">=", "<NUM_LIT>", "", "BITS_PER_WORD", "&&", "(", "cum", "->", "words", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "cum", "->", "words", "++", ";", "if", "(", "!", "named", ")", "cum", "->", "words", "+=", "(", "size", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "else", "{", "cum", "->", "intoffset", "=", "<NUM_LIT>", ";", "cum", "->", "floats_in_gpr", "=", "<NUM_LIT>", ";", "rs6000_darwin64_record_arg_advance_recurse", "(", "cum", ",", "type", ",", "<NUM_LIT>", ")", ";", "rs6000_darwin64_record_arg_advance_flush", "(", "cum", ",", "size", "", "BITS_PER_UNIT", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "TARGET_DEBUG_ARG", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "function_adv: words = %2d, align=%d, size=%d", "<STR_LIT>", ",", "cum", "->", "words", ",", "TYPE_ALIGN", "(", "type", ")", ",", "size", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "nargs = %4d, proto = %d, mode = %4s (darwin64 abi)\\n", "<STR_LIT>", ",", "cum", "->", "nargs_prototype", ",", "cum", "->", "prototype", ",", "GET_MODE_NAME", "(", "mode", ")", ")", ";", "}", "}", "else", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", ")", "{", "if", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_FPRS", "&&", "(", "(", "TARGET_SINGLE_FLOAT", "&&", "mode", "==", "SFmode", ")", "\|\|", "(", "TARGET_DOUBLE_FLOAT", "&&", "mode", "==", "DFmode", ")", "\|\|", "(", "mode", "==", "TFmode", "&&", "!", "TARGET_IEEEQUAD", ")", "\|\|", "mode", "==", "SDmode", "\|\|", "mode", "==", "DDmode", "\|\|", "mode", "==", "TDmode", ")", ")", "{", "if", "(", "mode", "==", "TDmode", "&&", "(", "cum", "->", "fregno", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "cum", "->", "fregno", "++", ";", "if", "(", "cum", "->", "fregno", "+", "(", "mode", "==", "TFmode", "\|\|", "mode", "==", "TDmode", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<=", "FP_ARG_V4_MAX_REG", ")", "cum", "->", "fregno", "+=", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "else", "{", "cum", "->", "fregno", "=", "FP_ARG_V4_MAX_REG", "+", "<NUM_LIT>", ";", "if", "(", "mode", "==", "DFmode", "\|\|", "mode", "==", "TFmode", "\|\|", "mode", "==", "DDmode", "\|\|", "mode", "==", "TDmode", ")", "cum", "->", "words", "+=", "cum", "->", "words", "&", "<NUM_LIT>", ";", "cum", "->", "words", "+=", "rs6000_arg_size", "(", "mode", ",", "type", ")", ";", "}", "}", "else", "{", "int", "n_words", "=", "rs6000_arg_size", "(", "mode", ",", "type", ")", ";", "int", "gregno", "=", "cum", "->", "sysv_gregno", ";", "if", "(", "n_words", "==", "<NUM_LIT>", ")", "gregno", "+=", "(", "<NUM_LIT>", "-", "gregno", ")", "&", "<NUM_LIT>", ";", "if", "(", "gregno", "+", "n_words", "-", "<NUM_LIT>", ">", "GP_ARG_MAX_REG", ")", "{", "if", "(", "n_words", "==", "<NUM_LIT>", ")", "cum", "->", "words", "+=", "cum", "->", "words", "&", "<NUM_LIT>", ";", "cum", "->", "words", "+=", "n_words", ";", "}", "cum", "->", "sysv_gregno", "=", "gregno", "+", "n_words", ";", "}", "if", "(", "TARGET_DEBUG_ARG", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "function_adv: words = %2d, fregno = %2d, ", "<STR_LIT>", ",", "cum", "->", "words", ",", "cum", "->", "fregno", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "gregno = %2d, nargs = %4d, proto = %d, ", "<STR_LIT>", ",", "cum", "->", "sysv_gregno", ",", "cum", "->", "nargs_prototype", ",", "cum", "->", "prototype", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "mode = %4s, named = %d\\n", "<STR_LIT>", ",", "GET_MODE_NAME", "(", "mode", ")", ",", "named", ")", ";", "}", "}", "else", "{" ]
GCC	aarch64	MD	next_suggestion	CPU	620,878	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "TF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "TF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	620,879	[ "return", "FrameSize", ";" ]	[ "MF", ".", "getFrameInfo", "(", ")", ".", "setStackSize", "(", "FrameSize", ")", ";", "MF", ".", "getFrameInfo", "(", ")", ".", "setMaxCallFrameSize", "(", "NewMaxCallFrameSize", ")", ";" ]
GCC	ia64	MD	stmt_completion	CPU	620,880	[ ")", ")", ")", ")" ]	[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]
GCC	bfin	MD	stmt_completion	DSP	620,881	[ ")", "]" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")" ]
LLVM	AArch64	TD	stmt_completion	CPU	620,882	[ "v16i8", "V128", ":", "$", "Rn", ")", ",", "(", "v16i8", "V128", ":", "$", "Rm", ")", ")", ")", "]", ">", "{" ]	[ "class", "SIMDThreeSameVectorMatMul", "<", "bit", "B", ",", "bit", "U", ",", "string", "asm", ",", "SDPatternOperator", "OpNode", ">", ":", "BaseSIMDThreeSameVectorTied", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "{", "<NUM_LIT>", ",", "B", "}", ",", "V128", ",", "asm", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v4i32", "V128", ":", "$", "dst", ")", ",", "(", "OpNode", "(", "v4i32", "V128", ":", "$", "Rd", ")", ",", "(" ]
LLVM	AArch64	CPP	next_suggestion	CPU	620,883	[ "}" ]	[ "static", "bool", "canCombineWithMUL", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineOperand", "&", "MO", ",", "unsigned", "MulOpc", ",", "unsigned", "ZeroReg", ")", "{", "return", "canCombine", "(", "MBB", ",", "MO", ",", "MulOpc", ",", "ZeroReg", ",", "true", ")", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	620,884	[ "if", "(", "Value", "%", "Angle", "==", "Remainder", "&&", "Value", "<=", "<NUM_LIT>", ")", "return", "DiagnosticPredicateTy", "::", "Match", ";" ]	[ "DiagnosticPredicate", "isComplexRotation", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "DiagnosticPredicateTy", "::", "NoMatch", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "DiagnosticPredicateTy", "::", "NoMatch", ";", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";" ]
GCC	arm	CPP	next_suggestion	CPU	620,885	[ "}" ]	[ "_", "_", "arm_vidupq_x_n_u16", "(", "uint32_t", "_", "_", "a", ",", "const", "int", "_", "_", "imm", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vidupq_m_n_uv8hi", "(", "_", "_", "arm_vuninitializedq_u16", "(", ")", ",", "_", "_", "a", ",", "_", "_", "imm", ",", "_", "_", "p", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	620,886	[ "unsigned", "PtrStoreOpc", "=", "(", "PVT", "==", "MVT", "::", "i64", ")", "?", "X86", "::", "MOV64mr", ":", "X86", "::", "MOV32mr", ";" ]	[ "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MachineInstrBuilder", "MIB", ";", "SmallVector", "<", "MachineMemOperand", "", ",", "<NUM_LIT>", ">", "MMOs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "MVT", "PVT", "=", "getPointerTy", "(", "MF", "->", "getDataLayout", "(", ")", ")", ";", "const", "TargetRegisterClass", "", "PtrRC", "=", "getRegClassFor", "(", "PVT", ")", ";", "Register", "ZReg", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "unsigned", "XorRROpc", "=", "(", "PVT", "==", "MVT", "::", "i64", ")", "?", "X86", "::", "XOR64rr", ":", "X86", "::", "XOR32rr", ";", "BuildMI", "(", "", "MBB", ",", "MI", ",", "MIMD", ",", "TII", "->", "get", "(", "XorRROpc", ")", ")", ".", "addDef", "(", "ZReg", ")", ".", "addReg", "(", "ZReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "ZReg", ",", "RegState", "::", "Undef", ")", ";", "Register", "SSPCopyReg", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "unsigned", "RdsspOpc", "=", "(", "PVT", "==", "MVT", "::", "i64", ")", "?", "X86", "::", "RDSSPQ", ":", "X86", "::", "RDSSPD", ";", "BuildMI", "(", "", "MBB", ",", "MI", ",", "MIMD", ",", "TII", "->", "get", "(", "RdsspOpc", ")", ",", "SSPCopyReg", ")", ".", "addReg", "(", "ZReg", ")", ";" ]
LLVM	WebAssembly	CPP	code_generation	Virtual ISA	620,887	[ "static", "bool", "isSafeToMove", "(", "const", "MachineOperand", "", "Def", ",", "const", "MachineOperand", "", "Use", ",", "const", "MachineInstr", "", "Insert", ",", "const", "WebAssemblyFunctionInfo", "&", "MFI", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "{", "const", "MachineInstr", "", "DefI", "=", "Def", "->", "getParent", "(", ")", ";", "const", "MachineInstr", "", "UseI", "=", "Use", "->", "getParent", "(", ")", ";", "assert", "(", "DefI", "->", "getParent", "(", ")", "==", "Insert", "->", "getParent", "(", ")", ")", ";", "assert", "(", "UseI", "->", "getParent", "(", ")", "==", "Insert", "->", "getParent", "(", ")", ")", ";", "if", "(", "Def", "!=", "DefI", "->", "defs", "(", ")", ".", "begin", "(", ")", ")", "return", "false", ";", "for", "(", "const", "auto", "&", "SubsequentDef", ":", "drop_begin", "(", "DefI", "->", "defs", "(", ")", ")", ")", "{", "auto", "I", "=", "std", "::", "next", "(", "MachineBasicBlock", "::", "const_iterator", "(", "DefI", ")", ")", ";", "auto", "E", "=", "std", "::", "next", "(", "MachineBasicBlock", "::", "const_iterator", "(", "UseI", ")", ")", ";", "for", "(", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "for", "(", "const", "auto", "&", "PriorUse", ":", "I", "->", "uses", "(", ")", ")", "{", "if", "(", "&", "PriorUse", "==", "Use", ")", "break", ";", "if", "(", "PriorUse", ".", "isReg", "(", ")", "&&", "SubsequentDef", ".", "getReg", "(", ")", "==", "PriorUse", ".", "getReg", "(", ")", ")", "return", "false", ";", "}", "}", "}", "const", "MachineBasicBlock", "", "MBB", "=", "DefI", "->", "getParent", "(", ")", ";", "auto", "NextI", "=", "std", "::", "next", "(", "MachineBasicBlock", "::", "const_iterator", "(", "DefI", ")", ")", ";", "for", "(", "auto", "E", "=", "MBB", "->", "end", "(", ")", ";", "NextI", "!=", "E", "&&", "NextI", "->", "isDebugInstr", "(", ")", ";", "++", "NextI", ")", ";", "if", "(", "NextI", "==", "Insert", ")", "return", "true", ";", "if", "(", "WebAssembly", "::", "isCatch", "(", "DefI", "->", "getOpcode", "(", ")", ")", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "MutableRegisters", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "DefI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "\|\|", "MO", ".", "isUndef", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MO", ".", "isDead", "(", ")", "&&", "Insert", "->", "definesRegister", "(", "Reg", ",", "nullptr", ")", "&&", "!", "Insert", "->", "readsRegister", "(", "Reg", ",", "nullptr", ")", ")", "continue", ";", "if", "(", "Reg", ".", "isPhysical", "(", ")", ")", "{", "if", "(", "Reg", "==", "WebAssembly", "::", "ARGUMENTS", ")", "continue", ";", "if", "(", "!", "MRI", ".", "isPhysRegModified", "(", "Reg", ")", ")", "continue", ";", "return", "false", ";", "}", "if", "(", "!", "MO", ".", "isDef", "(", ")", "&&", "!", "MRI", ".", "hasOneDef", "(", "Reg", ")", ")", "MutableRegisters", ".", "push_back", "(", "Reg", ")", ";", "}", "bool", "Read", "=", "false", ",", "Write", "=", "false", ",", "Effects", "=", "false", ",", "StackPointer", "=", "false", ";", "query", "(", "", "DefI", ",", "Read", ",", "Write", ",", "Effects", ",", "StackPointer", ")", ";", "bool", "HasMutableRegisters", "=", "!", "MutableRegisters", ".", "empty", "(", ")", ";", "if", "(", "!", "Read", "&&", "!", "Write", "&&", "!", "Effects", "&&", "!", "StackPointer", "&&", "!", "HasMutableRegisters", ")", "return", "true", ";", "MachineBasicBlock", "::", "const_iterator", "D", "(", "DefI", ")", ",", "I", "(", "Insert", ")", ";", "for", "(", "--", "I", ";", "I", "!=", "D", ";", "--", "I", ")", "{", "bool", "InterveningRead", "=", "false", ";", "bool", "InterveningWrite", "=", "false", ";", "bool", "InterveningEffects", "=", "false", ";", "bool", "InterveningStackPointer", "=", "false", ";", "query", "(", "", "I", ",", "InterveningRead", ",", "InterveningWrite", ",", "InterveningEffects", ",", "InterveningStackPointer", ")", ";", "if", "(", "Effects", "&&", "InterveningEffects", ")", "return", "false", ";", "if", "(", "Read", "&&", "InterveningWrite", ")", "return", "false", ";", "if", "(", "Write", "&&", "(", "InterveningRead", "\|\|", "InterveningWrite", ")", ")", "return", "false", ";", "if", "(", "StackPointer", "&&", "InterveningStackPointer", ")", "return", "false", ";", "for", "(", "unsigned", "Reg", ":", "MutableRegisters", ")", "for", "(", "const", "MachineOperand", "&", "MO", ":", "I", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "Reg", ")", "return", "false", ";", "}", "return", "true", ";", "}" ]	[ "Return", "true", "if", "it", "is", "safe", "to", "move", "this", "instruction", "." ]
GCC	pru	CPP	code_generation	CPU	620,888	[ "static", "bool", "pru_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "switch", "(", "GET_MODE_SIZE", "(", "mode", ")", ")", "{", "case", "<NUM_LIT>", ":", "return", "true", ";", "case", "<NUM_LIT>", ":", "return", "(", "regno", "%", "<NUM_LIT>", ")", "<=", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "(", "regno", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "(", "regno", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "(", "regno", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "(", "regno", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "default", ":", "gcc_assert", "(", "mode", "==", "BLKmode", "\|\|", "mode", "==", "VOIDmode", ")", ";", "return", "(", "regno", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "}", "}" ]	[ "Implement", "TARGET_HARD_REGNO_MODE_OK", "." ]
LLVM	X86	CPP	stmt_completion	CPU	620,889	[ "false", ",", "<NUM_LIT>", ")", ";" ]	[ "SDValue", "X86TargetLowering", "::", "LowerMemOpCallTo", "(", "SDValue", "Chain", ",", "SDValue", "StackPtr", ",", "SDValue", "Arg", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "const", "CCValAssign", "&", "VA", ",", "ISD", "::", "ArgFlagsTy", "Flags", ")", "const", "{", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "return", "CreateCopyOfByValArgument", "(", "Arg", ",", "PtrOff", ",", "Chain", ",", "Flags", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "::", "getStack", "(", "LocMemOffset", ")", ",", "false", "," ]
GCC	ia64	MD	next_suggestion	CPU	620,890	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "return", ")", "]", "<STR_LIT>" ]
LLVM	AArch64	CPP	program_repair	CPU	620,891	[ "<FIXS>", "AArch64FunctionInfo", "*", "AArch64FI", "=", "nullptr", ";", "<FIXE>" ]	[ "MCSymbol", "", "GetCPISymbol", "(", "unsigned", "CPID", ")", "const", "override", ";", "void", "EmitEndOfAsmFile", "(", "Module", "&", "M", ")", "override", ";", "<BUGS>", "AArch64FunctionInfo", "", "AArch64FI", ";", "<BUGE>", "void", "EmitLOHs", "(", ")", ";" ]
LLVM	PIC16	CPP	stmt_completion	MPU	620,892	[ ";" ]	[ "CallCode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SRL", ":", "CallCode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "This shift is not implemented yet.", "<STR_LIT>", ")", ";", "return", "SDValue", "(", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "<NUM_LIT>", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Value", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Amt", ";", "SDValue", "Call", "=", "MakePIC16Libcall", "(", "CallCode", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "true", ",", "DAG", ",", "N", "->", "getDebugLoc", "(", ")", ")", ";", "return", "Call" ]
GCC	pru	CPP	code_generation	CPU	620,893	[ "static", "void", "pru_reorg_loop", "(", "rtx_insn", "", "insns", ")", "{", "rtx_insn", "", "insn", ";", "struct", "pru_doloop", "", "loops", ",", "", "loop", ";", "struct", "pru_doloop_begin", "", "begin", ";", "struct", "pru_doloop_end", "", "end", ";", "size_t", "tmpsz", ";", "if", "(", "cfun", "->", "machine", "->", "doloop_tags", "==", "<NUM_LIT>", ")", "return", ";", "tmpsz", "=", "sizeof", "(", "loops", "[", "<NUM_LIT>", "]", ")", "", "cfun", "->", "machine", "->", "doloop_tags", ";", "loops", "=", "(", "struct", "pru_doloop", "", ")", "alloca", "(", "tmpsz", ")", ";", "memset", "(", "loops", ",", "<NUM_LIT>", ",", "sizeof", "(", "loops", "[", "<NUM_LIT>", "]", ")", "", "cfun", "->", "machine", "->", "doloop_tags", ")", ";", "for", "(", "insn", "=", "insns", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "if", "(", "INSN_P", "(", "insn", ")", ")", "switch", "(", "recog_memoized", "(", "insn", ")", ")", "{", "case", "CODE_FOR_doloop_begin_internalhi", ":", "case", "CODE_FOR_doloop_begin_internalsi", ":", "insn_extract", "(", "insn", ")", ";", "loop", "=", "&", "loops", "[", "INTVAL", "(", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ")", "]", ";", "tmpsz", "=", "sizeof", "(", "struct", "pru_doloop_begin", ")", ";", "begin", "=", "(", "struct", "pru_doloop_begin", "", ")", "alloca", "(", "tmpsz", ")", ";", "begin", "->", "next", "=", "loop", "->", "begin", ";", "begin", "->", "insn", "=", "insn", ";", "begin", "->", "loop_count", "=", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ";", "begin", "->", "counter", "=", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ";", "loop", "->", "begin", "=", "begin", ";", "break", ";", "case", "CODE_FOR_doloop_end_internalhi", ":", "case", "CODE_FOR_doloop_end_internalsi", ":", "insn_extract", "(", "insn", ")", ";", "loop", "=", "&", "loops", "[", "INTVAL", "(", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ")", "]", ";", "tmpsz", "=", "sizeof", "(", "struct", "pru_doloop_end", ")", ";", "end", "=", "(", "struct", "pru_doloop_end", "", ")", "alloca", "(", "tmpsz", ")", ";", "end", "->", "insn", "=", "insn", ";", "end", "->", "fallthrough", "=", "next_real_insn", "(", "insn", ")", ";", "end", "->", "counter", "=", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ";", "end", "->", "label", "=", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ";", "end", "->", "scratch", "=", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ";", "if", "(", "loop", "->", "end", "!=", "<NUM_LIT>", "&&", "simplejump_p", "(", "end", "->", "fallthrough", ")", ")", "{", "end", "->", "next", "=", "loop", "->", "end", "->", "next", ";", "loop", "->", "end", "->", "next", "=", "end", ";", "}", "else", "{", "end", "->", "next", "=", "loop", "->", "end", ";", "loop", "->", "end", "=", "end", ";", "}", "break", ";", "}", "for", "(", "loop", "=", "loops", ";", "loop", "<", "loops", "+", "cfun", "->", "machine", "->", "doloop_tags", ";", "loop", "++", ")", "if", "(", "pru_repeat_loop_p", "(", "loop", ")", ")", "{", "rtx_code_label", "", "repeat_label", ";", "rtx", "label_ref", ";", "rtx", "loop_rtx", ";", "repeat_label", "=", "gen_label_rtx", "(", ")", ";", "label_ref", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "repeat_label", ")", ";", "machine_mode", "loop_mode", "=", "GET_MODE", "(", "loop", "->", "begin", "->", "loop_count", ")", ";", "if", "(", "loop_mode", "==", "VOIDmode", ")", "{", "gcc_assert", "(", "CONST_INT_P", "(", "loop", "->", "begin", "->", "loop_count", ")", ")", ";", "gcc_assert", "(", "UBYTE_INT", "(", "INTVAL", "(", "loop", "->", "begin", "->", "loop_count", ")", ")", ")", ";", "loop_mode", "=", "SImode", ";", "}", "gcc_assert", "(", "loop_mode", "==", "HImode", "\|\|", "loop_mode", "==", "SImode", ")", ";", "loop_rtx", "=", "gen_pruloop", "(", "loop_mode", ",", "loop", "->", "begin", "->", "loop_count", ",", "label_ref", ")", ";", "emit_insn_before", "(", "loop_rtx", ",", "loop", "->", "begin", "->", "insn", ")", ";", "delete", "_", "insn", "(", "loop", "->", "begin", "->", "insn", ")", ";", "pru_insert_loop_label_last", "(", "loop", "->", "end", "->", "insn", ",", "repeat_label", ",", "loop", "->", "end", "->", "next", "!=", "<NUM_LIT>", ")", ";", "emit_insn_before", "(", "gen_pruloop_end", "(", ")", ",", "loop", "->", "end", "->", "insn", ")", ";", "for", "(", "insn", "=", "NEXT_INSN", "(", "loop", "->", "end", "->", "insn", ")", ";", "insn", "!=", "next_real_insn", "(", "loop", "->", "end", "->", "insn", ")", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "LABEL_P", "(", "insn", ")", "&&", "LABEL_NUSES", "(", "insn", ")", ">", "<NUM_LIT>", ")", "emit_insn_before", "(", "gen_nop_loop_guard", "(", ")", ",", "loop", "->", "end", "->", "insn", ")", ";", "}", "delete", "_", "insn", "(", "loop", "->", "end", "->", "insn", ")", ";", "for", "(", "end", "=", "loop", "->", "end", "->", "next", ";", "end", "!=", "<NUM_LIT>", ";", "end", "=", "end", "->", "next", ")", "{", "rtx_insn", "*", "new", "jmp", ";", "new", "jmp", "=", "emit_jump_insn_before", "(", "gen_jump", "(", "repeat_label", ")", ",", "end", "->", "insn", ")", ";", "JUMP_LABEL", "(", "new", "jmp", ")", "=", "repeat_label", ";", "delete", "_", "insn", "(", "end", "->", "insn", ")", ";", "delete", "_", "insn", "(", "end", "->", "fallthrough", ")", ";", "}", "}", "else", "{", "for", "(", "begin", "=", "loop", "->", "begin", ";", "begin", "!=", "<NUM_LIT>", ";", "begin", "=", "begin", "->", "next", ")", "{", "insn", "=", "gen_move_insn", "(", "copy_rtx", "(", "begin", "->", "counter", ")", ",", "copy_rtx", "(", "begin", "->", "loop_count", ")", ")", ";", "emit_insn_before", "(", "insn", ",", "begin", "->", "insn", ")", ";", "delete", "_", "insn", "(", "begin", "->", "insn", ")", ";", "}", "for", "(", "end", "=", "loop", "->", "end", ";", "end", "!=", "<NUM_LIT>", ";", "end", "=", "end", "->", "next", ")", "{", "rtx", "reg", ";", "start_sequence", "(", ")", ";", "reg", "=", "end", "->", "counter", ";", "if", "(", "!", "REG_P", "(", "reg", ")", "\|\|", "REGNO", "(", "reg", ")", ">", "LAST_NONIO_GP_REGNUM", ")", "{", "reg", "=", "end", "->", "scratch", ";", "emit_move_insn", "(", "copy_rtx", "(", "reg", ")", ",", "copy_rtx", "(", "end", "->", "counter", ")", ")", ";", "}", "emit_insn", "(", "gen_add3_insn", "(", "copy_rtx", "(", "reg", ")", ",", "copy_rtx", "(", "reg", ")", ",", "constm1_rtx", ")", ")", ";", "if", "(", "reg", "!=", "end", "->", "counter", ")", "emit_move_insn", "(", "copy_rtx", "(", "end", "->", "counter", ")", ",", "copy_rtx", "(", "reg", ")", ")", ";", "insn", "=", "emit_jump_insn", "(", "gen_cbranchsi4", "(", "gen_rtx_NE", "(", "VOIDmode", ",", "reg", ",", "const0_rtx", ")", ",", "reg", ",", "const0_rtx", ",", "end", "->", "label", ")", ")", ";", "JUMP_LABEL", "(", "insn", ")", "=", "end", "->", "label", ";", "LABEL_NUSES", "(", "end", "->", "label", ")", "++", ";", "insn", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "emit_insn_before", "(", "insn", ",", "end", "->", "insn", ")", ";", "delete", "_", "insn", "(", "end", "->", "insn", ")", ";", "}", "}", "}" ]	[ "The", "main", "repeat", "reorg", "function", ".", "See", "comment", "above", "for", "details", "." ]
GCC	c4x	MD	program_repair	DSP	620,894	[ "<FIXS>", "(", "if_then_else", "(", "ne", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "pc", ")", "<BUGS>", "(", "if_then_else", "(", "ne", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "<BUGS>", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "plus", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC_NOOV", "<NUM_LIT>", ")", ")", "]" ]
LLVM	X86	CPP	program_repair	CPU	620,895	[ "<FIXS>", "MBBI", "->", "getOpcode", "(", ")", "==", "X86", "::", "PUSH64r", ")", ")", "{", "RegsSaved", "=", "true", ";", "+", "MBBI", ";", "}", "if", "(", "RegsSaved", "&&", "needsFrameMoves", ")", "{", "unsigned", "LabelId", "=", "MMI", "->", "NextLabelID", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "DBG_LABEL", ")", ")", ".", "addImm", "(", "LabelId", ")", ";", "emitCalleeSavedFrameMoves", "(", "MF", ",", "LabelId", ")", ";", "}", "<FIXE>" ]	[ "}", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "X86", "::", "PUSH32r", "\|\|", "<BUGS>", "MBBI", "->", "getOpcode", "(", ")", "==", "X86", "::", "PUSH64r", ")", ")", "<BUGE>", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";" ]
LLVM	Lanai	CPP	code_generation	CPU	620,896	[ "bool", "LanaiAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "StringRef", "Mnemonic", "=", "splitMnemonic", "(", "Name", ",", "NameLoc", ",", "&", "Operands", ")", ";", "if", "(", "Lexer", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "false", ";", "if", "(", "parseOperand", "(", "&", "Operands", ",", "Mnemonic", ")", "!=", "MatchOperand_Success", ")", "return", "true", ";", "if", "(", "Lexer", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", "&&", "Name", "==", "<STR_LIT>", "st", "<STR_LIT>", "&&", "Operands", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", ",", "Operands", ".", "begin", "(", ")", "+", "<NUM_LIT>", ")", ";", "Operands", ".", "insert", "(", "Operands", ".", "begin", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "s", "<STR_LIT>", ",", "NameLoc", ")", ")", ";", "Operands", ".", "insert", "(", "Operands", ".", "begin", "(", ")", "+", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "(", "MCConstantExpr", "::", "create", "(", "LPCC", "::", "ICC_T", ",", "getContext", "(", ")", ")", ",", "NameLoc", ",", "NameLoc", ")", ")", ";", "}", "if", "(", "Lexer", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", "&&", "Name", ".", "startswith", "(", "<STR_LIT>", "bt", "<STR_LIT>", ")", "&&", "Operands", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", ",", "Operands", ".", "begin", "(", ")", "+", "<NUM_LIT>", ")", ";", "Operands", ".", "insert", "(", "Operands", ".", "begin", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "bt", "<STR_LIT>", ",", "NameLoc", ")", ")", ";", "}", "while", "(", "Lexer", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", "&&", "Lexer", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Lex", "(", ")", ";", "if", "(", "parseOperand", "(", "&", "Operands", ",", "Mnemonic", ")", "!=", "MatchOperand_Success", ")", "return", "true", ";", "}", "if", "(", "IsMemoryAssignmentError", "(", "Operands", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "the destination register can't equal the base register in an ", "<STR_LIT>", "<STR_LIT>", "instruction that modifies the base register.", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "MaybePredicatedInst", "(", "Operands", ")", ")", "{", "Operands", ".", "insert", "(", "Operands", ".", "begin", "(", ")", "+", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "(", "MCConstantExpr", "::", "create", "(", "LPCC", "::", "ICC_T", ",", "getContext", "(", ")", ")", ",", "NameLoc", ",", "NameLoc", ")", ")", ";", "}", "return", "false", ";", "}" ]	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]
GCC	nds32	CPP	next_suggestion	CPU	620,897	[ "}" ]	[ "}", "if", "(", "mem_src", "!=", "NULL_RTX", ")", "{", "if", "(", "(", "GET_CODE", "(", "mem_src", ")", "==", "ZERO_EXTEND", ")", "\|\|", "(", "GET_CODE", "(", "mem_src", ")", "==", "SIGN_EXTEND", ")", ")", "mem_src", "=", "XEXP", "(", "mem_src", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "GET_CODE", "(", "XEXP", "(", "mem_src", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", ")", "\|\|", "(", "GET_CODE", "(", "XEXP", "(", "mem_src", ",", "<NUM_LIT>", ")", ")", "==", "LO_SUM", ")", ")", "return", "true", ";" ]
GCC	i386	MD	program_repair	CPU	620,898	[ "<FIXS>", "(", "define_expand", "<STR_LIT>", "<FIXE>" ]	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_expand", "<STR_LIT>", "<BUGE>", "[", "(", "use", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	Mips	CPP	stmt_completion	CPU	620,899	[ "::", "Fail", ";" ]	[ "static", "DecodeStatus", "DecodeFGR64RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler" ]

LLVM

ARM

CPP

code_generation

CPU

620,800

[ "bool", "ARMTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "Align", "Alignment", ",", "MachineMemOperand", "::", "Flags", ",", "unsigned", "*", "Fast", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "bool", "AllowsUnaligned", "=", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ";", "auto", "Ty", "=", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ";", "if", "(", "Ty", "==", "MVT", "::", "i8", "||", "Ty", "==", "MVT", "::", "i16", "||", "Ty", "==", "MVT", "::", "i32", ")", "{", "if", "(", "AllowsUnaligned", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "Subtarget", "->", "hasV7Ops", "(", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Ty", "==", "MVT", "::", "f64", "||", "Ty", "==", "MVT", "::", "v2f64", ")", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "AllowsUnaligned", "||", "Subtarget", "->", "isLittle", "(", ")", ")", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "}", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "(", "Ty", "==", "MVT", "::", "v16i1", "||", "Ty", "==", "MVT", "::", "v8i1", "||", "Ty", "==", "MVT", "::", "v4i1", "||", "Ty", "==", "MVT", "::", "v2i1", ")", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "if", "(", "(", "Ty", "==", "MVT", "::", "v4i8", "||", "Ty", "==", "MVT", "::", "v8i8", "||", "Ty", "==", "MVT", "::", "v4i16", ")", "&&", "Alignment", ">=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "true", ";", "return", "true", ";", "}", "if", "(", "Ty", "==", "MVT", "::", "v16i8", "||", "Ty", "==", "MVT", "::", "v8i16", "||", "Ty", "==", "MVT", "::", "v8f16", "||", "Ty", "==", "MVT", "::", "v4i32", "||", "Ty", "==", "MVT", "::", "v4f32", "||", "Ty", "==", "MVT", "::", "v2i64", "||", "Ty", "==", "MVT", "::", "v2f64", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "return", "false", ";", "}" ]

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

LLVM

PowerPC

TD

program_repair

CPU

620,801

[ "<FIXS>", ":", "X_RD5_XO5_RS5", "opcode", ",", "xo2", ",", "xo", ",", "(", "outs", "vrrc", ":", "$", "RST", ")", ",", "(", "ins", "vrrc", ":", "$", "RB", ")", ",", "!", "strconcat", "(", "opc", ",", "<STR_LIT>", ")", ",", "IIC_VecFP", ",", "pattern", ">", ";", "<FIXE>" ]

[ "let", "Predicates", "=", "[", "HasVSX", ",", "HasP9Vector", "]", "in", "{", "class", "X_VT5_XO5_VB5", "bits", "<NUM_LIT>", ">", "opcode", ",", "bits", "<NUM_LIT>", ">", "xo2", ",", "bits", "<NUM_LIT>", ">", "xo", ",", "string", "opc", ",", "list", "dag", ">", "pattern", ">", "<BUGS>", ":", "X_RD5_XO5_RS5", "opcode", ",", "xo2", ",", "xo", ",", "(", "outs", "vrrc", ":", "$", "vT", ")", ",", "(", "ins", "vrrc", ":", "$", "vB", ")", ",", "!", "strconcat", "(", "opc", ",", "<STR_LIT>", ")", ",", "IIC_VecFP", ",", "pattern", ">", ";", "<BUGE>", "class", "X_VT5_XO5_VB5_Ro", "bits", "<NUM_LIT>", ">", "opcode", ",", "bits", "<NUM_LIT>", ">", "xo2", ",", "bits", "<NUM_LIT>", ">", "xo", ",", "string", "opc", "," ]

GCC

c6x

MD

stmt_completion

VLIW

620,802

[ ")", ")" ]

[ "(", "ior", "(", "match_code", "<STR_LIT>", ")", "(", "and", "(", "match_test", "<STR_LIT>", ")", "(", "match_code", "<STR_LIT>", ")", ")" ]

GCC

i386

CPP

code_generation

CPU

620,803

[ "static", "void", "ix86_adjust_stack_and_probe", "(", "HOST_WIDE_INT", "size", ",", "const", "bool", "int_registers_saved", ",", "const", "bool", "protection_area", ")", "{", "struct", "machine_function", "*", "m", "=", "cfun", "->", "machine", ";", "if", "(", "!", "size", ")", "{", "if", "(", "m", "->", "frame", ".", "nregs", "||", "m", "->", "frame", ".", "nsseregs", "||", "frame_pointer_needed", ")", "dump_stack_clash_frame_info", "(", "NO_PROBE_SMALL_FRAME", ",", "true", ")", ";", "else", "dump_stack_clash_frame_info", "(", "NO_PROBE_NO_FRAME", ",", "false", ")", ";", "return", ";", "}", "if", "(", "TREE_THIS_VOLATILE", "(", "cfun", "->", "decl", ")", "&&", "!", "(", "m", "->", "frame", ".", "nregs", "||", "m", "->", "frame", ".", "nsseregs", "||", "frame_pointer_needed", ")", ")", "{", "rtx", "dummy_reg", "=", "gen_rtx_REG", "(", "word_mode", ",", "TARGET_64BIT", "?", "AX_REG", ":", "SI_REG", ")", ";", "rtx_insn", "*", "insn_push", "=", "emit_insn", "(", "gen_push", "(", "dummy_reg", ")", ")", ";", "rtx_insn", "*", "insn_pop", "=", "emit_insn", "(", "gen_pop", "(", "dummy_reg", ")", ")", ";", "m", "->", "fs", ".", "sp_offset", "-=", "UNITS_PER_WORD", ";", "if", "(", "m", "->", "fs", ".", "cfa_reg", "==", "stack_pointer_rtx", ")", "{", "m", "->", "fs", ".", "cfa_offset", "-=", "UNITS_PER_WORD", ";", "rtx", "x", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "UNITS_PER_WORD", ")", ";", "x", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "x", ")", ";", "add_reg_note", "(", "insn_push", ",", "REG_CFA_ADJUST_CFA", ",", "x", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn_push", ")", "=", "<NUM_LIT>", ";", "x", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "UNITS_PER_WORD", ")", ";", "x", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "x", ")", ";", "add_reg_note", "(", "insn_pop", ",", "REG_CFA_ADJUST_CFA", ",", "x", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn_pop", ")", "=", "<NUM_LIT>", ";", "}", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "}", "const", "HOST_WIDE_INT", "probe_interval", "=", "get_probe_interval", "(", ")", ";", "const", "int", "dope", "=", "<NUM_LIT>", "*", "UNITS_PER_WORD", ";", "if", "(", "protection_area", ")", "size", "+=", "probe_interval", "+", "dope", ";", "else", "if", "(", "size", "<", "(", "<NUM_LIT>", "<<", "param_stack_clash_protection_guard_size", ")", ")", "{", "pro_epilogue_adjust_stack", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "size", ")", ",", "-", "<NUM_LIT>", ",", "m", "->", "fs", ".", "cfa_reg", "==", "stack_pointer_rtx", ")", ";", "dump_stack_clash_frame_info", "(", "NO_PROBE_SMALL_FRAME", ",", "true", ")", ";", "return", ";", "}", "if", "(", "size", "<=", "<NUM_LIT>", "*", "probe_interval", ")", "{", "HOST_WIDE_INT", "i", ";", "for", "(", "i", "=", "probe_interval", ";", "i", "<=", "size", ";", "i", "+=", "probe_interval", ")", "{", "rtx", "insn", "=", "pro_epilogue_adjust_stack", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "probe_interval", ")", ",", "-", "<NUM_LIT>", ",", "m", "->", "fs", ".", "cfa_reg", "==", "stack_pointer_rtx", ")", ";", "add_reg_note", "(", "insn", ",", "REG_STACK_CHECK", ",", "const0_rtx", ")", ";", "emit_stack_probe", "(", "stack_pointer_rtx", ")", ";", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "}", "HOST_WIDE_INT", "residual", "=", "(", "i", "-", "probe_interval", "-", "size", ")", ";", "if", "(", "residual", ")", "{", "pro_epilogue_adjust_stack", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "residual", ")", ",", "-", "<NUM_LIT>", ",", "m", "->", "fs", ".", "cfa_reg", "==", "stack_pointer_rtx", ")", ";", "if", "(", "protection_area", ")", "emit_stack_probe", "(", "stack_pointer_rtx", ")", ";", "}", "dump_stack_clash_frame_info", "(", "PROBE_INLINE", ",", "residual", "!=", "<NUM_LIT>", ")", ";", "}", "else", "{", "gcc_assert", "(", "int_registers_saved", ")", ";", "struct", "scratch_reg", "sr", ";", "get_scratch_register_on_entry", "(", "&", "sr", ")", ";", "if", "(", "sr", ".", "saved", ")", "size", "-=", "UNITS_PER_WORD", ";", "HOST_WIDE_INT", "rounded_size", "=", "size", "&", "-", "probe_interval", ";", "rtx", "addr", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "rounded_size", ")", ";", "rtx", "insn", ";", "if", "(", "address_no_seg_operand", "(", "addr", ",", "Pmode", ")", ")", "insn", "=", "emit_insn", "(", "gen_rtx_SET", "(", "sr", ".", "reg", ",", "addr", ")", ")", ";", "else", "{", "emit_move_insn", "(", "sr", ".", "reg", ",", "GEN_INT", "(", "-", "rounded_size", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_rtx_SET", "(", "sr", ".", "reg", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "sr", ".", "reg", ",", "stack_pointer_rtx", ")", ")", ")", ";", "}", "if", "(", "m", "->", "fs", ".", "cfa_reg", "==", "stack_pointer_rtx", ")", "{", "add_reg_note", "(", "insn", ",", "REG_CFA_DEF_CFA", ",", "plus_constant", "(", "Pmode", ",", "sr", ".", "reg", ",", "m", "->", "fs", ".", "cfa_offset", "+", "rounded_size", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "rtx", "size_rtx", "=", "GEN_INT", "(", "rounded_size", ")", ";", "insn", "=", "emit_insn", "(", "gen_adjust_stack_and_probe", "(", "Pmode", ",", "sr", ".", "reg", ",", "sr", ".", "reg", ",", "size_rtx", ")", ")", ";", "if", "(", "m", "->", "fs", ".", "cfa_reg", "==", "stack_pointer_rtx", ")", "{", "m", "->", "fs", ".", "cfa_offset", "+=", "rounded_size", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_DEF_CFA", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "m", "->", "fs", ".", "cfa_offset", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "m", "->", "fs", ".", "sp_offset", "+=", "rounded_size", ";", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "if", "(", "size", "!=", "rounded_size", ")", "{", "pro_epilogue_adjust_stack", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "rounded_size", "-", "size", ")", ",", "-", "<NUM_LIT>", ",", "m", "->", "fs", ".", "cfa_reg", "==", "stack_pointer_rtx", ")", ";", "if", "(", "protection_area", ")", "emit_stack_probe", "(", "stack_pointer_rtx", ")", ";", "}", "dump_stack_clash_frame_info", "(", "PROBE_LOOP", ",", "size", "!=", "rounded_size", ")", ";", "release_scratch_register_on_entry", "(", "&", "sr", ",", "size", ",", "false", ")", ";", "}", "if", "(", "protection_area", ")", "pro_epilogue_adjust_stack", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "probe_interval", "+", "dope", ")", ",", "-", "<NUM_LIT>", ",", "m", "->", "fs", ".", "cfa_reg", "==", "stack_pointer_rtx", ")", ";", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "}" ]

[ "Emit", "code", "to", "adjust", "the", "stack", "pointer", "by", "SIZE", "bytes", "while", "probing", "it", "." ]

GCC

tilepro

MD

stmt_completion

VLIW

620,804

[ ")", ")", "]" ]

[ "(", "not", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

i386

CPP

stmt_completion

CPU

620,805

[ ",", "_", "_", "M", ")", ";" ]

[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_cvtsepi32_storeu_epi8", "(", "void", "*", "_", "_", "P", ",", "_", "_", "mmask8", "_", "_", "M", ",", "_", "_", "m256i", "_", "_", "A", ")", "{", "_", "_", "builtin_ia32_pmovsdb256mem_mask", "(", "(", "_", "_", "v16qi", "*", ")", "_", "_", "P", ",", "(", "_", "_", "v8si", ")", "_", "_", "A" ]

LLVM

AMDGPU

TD

next_suggestion

GPU

620,806

[ "}" ]

[ "let", "Word1", "{", "<NUM_LIT>", "}", "=", "src2_rel", ";", "let", "Word1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src2_chan", ";", "let", "Word1", "{", "<NUM_LIT>", "}", "=", "src2_neg", ";", "let", "Word1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "alu_inst", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,807

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

620,808

[ ")", ";" ]

[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "PostIdxRegAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPRnopc", ",", "i32imm" ]

LLVM

JVM

CPP

stmt_completion

Virtual ISA

620,809

[ ",", "ValArr", ")", ";" ]

[ "Value", "*", "OnlyUser", "=", "*", "(", "V", "->", "user_begin", "(", ")", ")", ";", "if", "(", "isa", "<", "CallInst", ">", "(", "OnlyUser", ")", "&&", "cast", "<", "CallInst", ">", "(", "OnlyUser", ")", "->", "getCalledFunction", "(", ")", ")", "{", "unsigned", "ID", "=", "cast", "<", "CallInst", ">", "(", "OnlyUser", ")", "->", "getCalledFunction", "(", ")", "->", "getIntrinsicID", "(", ")", ";", "assert", "(", "(", "ID", "==", "Intrinsic", "::", "memcpy", "||", "ID", "==", "Intrinsic", "::", "memmove", "||", "ID", "==", "Intrinsic", "::", "memset", ")", "&&", "<STR_LIT>", "Unexpected intrinsic", "<STR_LIT>", ")", ";", "replaceMemoryIntrinsics", "(", "Ty", ",", "cast", "<", "CallInst", ">", "(", "OnlyUser", ")", ",", "LazyRemovalSet" ]

LLVM

OR1K

CPP

stmt_completion

CPU

620,810

[ ",", "dl", ",", "MVT", "::", "i32", ",", "Sub", ")", ";" ]

[ "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "SPReg", "=", "getStackPointerRegisterToSaveRestore", "(", ")", ";", "SDValue", "StackPointer", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "SPReg", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "dl", ",", "MVT", "::", "i32", ",", "StackPointer", ",", "Size", ")", ";", "SDValue", "ArgAdjust", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>" ]

GCC

aarch64

CPP

program_repair

CPU

620,811

[ "<FIXS>", "if", "(", "(", "(", "d", "->", "vec_flags", "==", "VEC_ADVSIMD", "&&", "TARGET_SIMD", ")", "<FIXE>" ]

[ "std", "::", "swap", "(", "d", "->", "op0", ",", "d", "->", "op1", ")", ";", "}", "<BUGS>", "if", "(", "(", "d", "->", "vec_flags", "==", "VEC_ADVSIMD", "<BUGE>", "||", "d", "->", "vec_flags", "==", "VEC_SVE_DATA", "||", "d", "->", "vec_flags", "==", "(", "VEC_SVE_DATA", "|", "VEC_PARTIAL", ")", "||", "d", "->", "vec_flags", "==", "VEC_SVE_PRED", ")" ]

GCC

i386

CPP

stmt_completion

CPU

620,812

[ "op1", ")", ",", "XEXP", "(", "rem", ",", "<NUM_LIT>", ")", ",", "Pmode", ")", ";" ]

[ "rtx", "quot", "=", "emit_library_call_value", "(", "libfunc", ",", "NULL_RTX", ",", "LCT_NORMAL", ",", "mode", ",", "op0", ",", "GET_MODE", "(", "op0", ")", ",", "op1", ",", "GET_MODE", "(" ]

LLVM

ARM64

TD

next_suggestion

CPU

620,813

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "op2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Cn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Cm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op2", ";" ]

LLVM

SystemZ

TD

stmt_completion

CPU

620,814

[ "I2", ";" ]

[ "class", "InstIE", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "I1", ";", "bits", "<", "<NUM_LIT>", ">" ]

GCC

i386

CPP

program_repair

CPU

620,815

[ "<FIXS>", "*", "total", "=", "inner_mode", "==", "DFmode", "?", "cost", "->", "divsd", ":", "cost", "->", "divss", ";", "<FIXE>", "<FIXS>", "*", "total", "=", "inner_mode", "==", "DFmode", "?", "cost", "->", "divsd", ":", "cost", "->", "divss", ";", "<FIXE>" ]

[ "case", "MOD", ":", "case", "UMOD", ":", "if", "(", "SSE_FLOAT_MODE_P", "(", "mode", ")", "&&", "TARGET_SSE_MATH", ")", "<BUGS>", "*", "total", "=", "cost", "->", "fdiv", ";", "<BUGE>", "else", "if", "(", "X87_FLOAT_MODE_P", "(", "mode", ")", ")", "*", "total", "=", "cost", "->", "fdiv", ";", "else", "if", "(", "FLOAT_MODE_P", "(", "mode", ")", ")", "<BUGS>", "*", "total", "=", "cost", "->", "fdiv", ";", "<BUGE>", "else", "*", "total", "=", "cost", "->", "divide", "[", "MODE_INDEX", "(", "mode", ")", "]", ";", "return", "false", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,816

[ "let", "isBranch", "=", "<NUM_LIT>", ";" ]

[ "def", "J4_cmpgtu_fp1_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "GeneralSubRegs", ":", "$", "Rt16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56336eb0", ",", "TypeCJ", ">", ",", "Enc_6a5972", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";" ]

GCC

ia64

CPP

next_suggestion

CPU

620,817

[ "return", "<NUM_LIT>", ";" ]

[ "static", "inline", "int", "rws_insn_test", "(", "int", "regno", ")", "{", "if", "(", "regno", "==", "REG_AR_CFM", ")", "return", "rws_insn", "[", "<NUM_LIT>", "]", ";", "if", "(", "regno", "==", "REG_VOLATILE", ")", "return", "rws_insn", "[", "<NUM_LIT>", "]", ";" ]

LLVM

X86

TD

program_repair

CPU

620,818

[ "<FIXS>", "def", ":", "InstRW", "[", "BWWriteResGroup176", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]

[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "BWWriteResGroup176", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", "BWWriteResGroup177", ":", "SchedWriteRes", "[", "BWPort0", ",", "BWPort1", ",", "BWPort23", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

620,819

[ "AtI", "[", "<NUM_LIT>", "]", "=", "BUILD_BCTR", "(", "isCall", ")", ";" ]

[ "}", "else", "if", "(", "!", "is64Bit", ")", "{", "AtI", "[", "<NUM_LIT>", "]", "=", "BUILD_LIS", "(", "<NUM_LIT>", ",", "To", ">>", "<NUM_LIT>", ")", ";", "AtI", "[", "<NUM_LIT>", "]", "=", "BUILD_ORI", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "To", ")", ";", "AtI", "[", "<NUM_LIT>", "]", "=", "BUILD_MTCTR", "(", "<NUM_LIT>", ")", ";", "AtI", "[", "<NUM_LIT>", "]", "=", "BUILD_BCTR", "(", "isCall", ")", ";", "}", "else", "{", "AtI", "[", "<NUM_LIT>", "]", "=", "BUILD_LIS", "(", "<NUM_LIT>", ",", "To", ">>", "<NUM_LIT>", ")", ";", "AtI", "[", "<NUM_LIT>", "]", "=", "BUILD_ORI", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "To", ">>", "<NUM_LIT>", ")", ";", "AtI", "[", "<NUM_LIT>", "]", "=", "BUILD_SLDI", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "AtI", "[", "<NUM_LIT>", "]", "=", "BUILD_ORIS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "To", ">>", "<NUM_LIT>", ")", ";", "AtI", "[", "<NUM_LIT>", "]", "=", "BUILD_ORI", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "To", ")", ";", "AtI", "[", "<NUM_LIT>", "]", "=", "BUILD_MTCTR", "(", "<NUM_LIT>", ")", ";" ]

GCC

aarch64

CPP

code_generation

CPU

620,820

[ "bool", "verify_type_context", "(", "location_t", "loc", ",", "type_context_kind", "context", ",", "const_tree", "type", ",", "bool", "silent_p", ")", "{", "if", "(", "!", "sizeless_type_p", "(", "type", ")", ")", "return", "true", ";", "switch", "(", "context", ")", "{", "case", "TCTX_SIZEOF", ":", "case", "TCTX_STATIC_STORAGE", ":", "if", "(", "!", "silent_p", ")", "error_at", "(", "loc", ",", "<STR_LIT>", "SVE type %qT does not have a fixed size", "<STR_LIT>", ",", "type", ")", ";", "return", "false", ";", "case", "TCTX_ALIGNOF", ":", "if", "(", "!", "silent_p", ")", "error_at", "(", "loc", ",", "<STR_LIT>", "SVE type %qT does not have a defined alignment", "<STR_LIT>", ",", "type", ")", ";", "return", "false", ";", "case", "TCTX_THREAD_STORAGE", ":", "if", "(", "!", "silent_p", ")", "error_at", "(", "loc", ",", "<STR_LIT>", "variables of type %qT cannot have thread-local", "<STR_LIT>", "<STR_LIT>", " storage duration", "<STR_LIT>", ",", "type", ")", ";", "return", "false", ";", "case", "TCTX_POINTER_ARITH", ":", "if", "(", "!", "silent_p", ")", "error_at", "(", "loc", ",", "<STR_LIT>", "arithmetic on pointer to SVE type %qT", "<STR_LIT>", ",", "type", ")", ";", "return", "false", ";", "case", "TCTX_FIELD", ":", "if", "(", "silent_p", ")", ";", "else", "if", "(", "lang_GNU_CXX", "(", ")", ")", "error_at", "(", "loc", ",", "<STR_LIT>", "member variables cannot have SVE type %qT", "<STR_LIT>", ",", "type", ")", ";", "else", "error_at", "(", "loc", ",", "<STR_LIT>", "fields cannot have SVE type %qT", "<STR_LIT>", ",", "type", ")", ";", "return", "false", ";", "case", "TCTX_ARRAY_ELEMENT", ":", "if", "(", "!", "silent_p", ")", "error_at", "(", "loc", ",", "<STR_LIT>", "array elements cannot have SVE type %qT", "<STR_LIT>", ",", "type", ")", ";", "return", "false", ";", "case", "TCTX_ALLOCATION", ":", "if", "(", "!", "silent_p", ")", "error_at", "(", "loc", ",", "<STR_LIT>", "cannot allocate objects with SVE type %qT", "<STR_LIT>", ",", "type", ")", ";", "return", "false", ";", "case", "TCTX_DEALLOCATION", ":", "if", "(", "!", "silent_p", ")", "error_at", "(", "loc", ",", "<STR_LIT>", "cannot delete objects with SVE type %qT", "<STR_LIT>", ",", "type", ")", ";", "return", "false", ";", "case", "TCTX_EXCEPTIONS", ":", "if", "(", "!", "silent_p", ")", "error_at", "(", "loc", ",", "<STR_LIT>", "cannot throw or catch SVE type %qT", "<STR_LIT>", ",", "type", ")", ";", "return", "false", ";", "case", "TCTX_CAPTURE_BY_COPY", ":", "if", "(", "!", "silent_p", ")", "error_at", "(", "loc", ",", "<STR_LIT>", "capture by copy of SVE type %qT", "<STR_LIT>", ",", "type", ")", ";", "return", "false", ";", "}", "gcc_unreachable", "(", ")", ";", "}" ]

[ "Implement", "TARGET_VERIFY_TYPE_CONTEXT", "for", "RVV", "types", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,821

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_satub", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_0ae0825c", ",", "TypeS_2op", ">", ",", "Enc_5e2823", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

s390

MD

next_suggestion

MPU

620,822

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", "CC_REGNUM", ")", "(", "compare", "(", "zero_extend", ":", "GPR", "(", "mem", ":", "HI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

VE

TD

stmt_completion

CPU

620,823

[ "ptr_rc", ",", "i32imm", ")", ";" ]

[ "def", "MEMzri", ":", "Operand", "<", "iPTR", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "i32imm", "," ]

LLVM

PowerPC

CPP

next_suggestion

CPU

620,824

[ "Ops", "[", "<NUM_LIT>", "]", "=", "Hi", ";" ]

[ "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "MVT", "::", "f64", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "std", "::", "vector", "<", "EVT", ">", "NodeTys", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ",", "Result", ",", "MFFSreg", ",", "InFlag", ",", "FPreg", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "f64", ")", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "Flag", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "&", "InFlag", ",", "<NUM_LIT>", ")", ";", "MFFSreg", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "NodeTys", ".", "clear", "(", ")", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "Flag", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "InFlag", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "InFlag", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "NodeTys", ".", "clear", "(", ")", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "Flag", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "InFlag", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "InFlag", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "NodeTys", ".", "clear", "(", ")", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "f64", ")", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "Flag", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Lo", ";" ]

LLVM

AMDGPU

TD

program_repair

GPU

620,825

[ "<FIXS>", "defm", "VOPC_I1_F16_I16", ":", "VOPC_Class_Profile_t16", "[", "Write32Bit", "]", ">", ";", "<FIXE>", "<FIXS>", "defm", "VOPC_F16_I16", ":", "VOPC_Class_NoSdst_Profile_t16", "[", "Write32Bit", "]", ">", ";", "<FIXE>", "<FIXS>", "multiclass", "VOPC_CLASS_F16", "string", "opName", ">", "{", "let", "OtherPredicates", "=", "[", "NotHasTrue16BitInsts", ",", "Has16BitInsts", "]", "in", "{", "defm", "NAME", ":", "VOPC_Class_Pseudos", "opName", ",", "VOPC_I1_F16_I16", ",", "<NUM_LIT>", ">", ";", "}", "let", "OtherPredicates", "=", "[", "HasTrue16BitInsts", "]", "in", "{", "defm", "_t16", ":", "VOPC_Class_Pseudos", "opName", "#", "<STR_LIT>", ",", "VOPC_I1_F16_I16_t16", ",", "<NUM_LIT>", ">", ";", "}", "}", "<FIXE>", "<FIXS>", "multiclass", "VOPCX_CLASS_F16", "string", "opName", ">", "{", "let", "OtherPredicates", "=", "[", "NotHasTrue16BitInsts", ",", "Has16BitInsts", "]", "in", "{", "defm", "NAME", ":", "VOPCX_Class_Pseudos", "opName", ",", "VOPC_I1_F16_I16", ",", "VOPC_F16_I16", ">", ";", "}", "let", "OtherPredicates", "=", "[", "HasTrue16BitInsts", "]", "in", "{", "defm", "_t16", ":", "VOPCX_Class_Pseudos", "opName", "#", "<STR_LIT>", ",", "VOPC_I1_F16_I16_t16", ",", "VOPC_F16_I16_t16", ">", ";", "}", "}", "<FIXE>" ]

[ "}", "}", "<BUGS>", "def", "VOPC_I1_F16_I32", ":", "VOPC_Class_Profile", "[", "Write32Bit", "]", ",", "f16", ">", ";", "<BUGE>", "def", "VOPC_I1_F32_I32", ":", "VOPC_Class_Profile", "[", "Write32Bit", "]", ",", "f32", ">", ";", "def", "VOPC_I1_F64_I32", ":", "VOPC_Class_Profile", "[", "WriteDoubleAdd", "]", ",", "f64", ">", ";", "<BUGS>", "def", "VOPC_F16_I32", ":", "VOPC_Class_NoSdst_Profile", "[", "Write32Bit", "]", ",", "f16", ">", ";", "<BUGE>", "def", "VOPC_F32_I32", ":", "VOPC_Class_NoSdst_Profile", "[", "Write32Bit", "]", ",", "f32", ">", ";", "def", "VOPC_F64_I32", ":", "VOPC_Class_NoSdst_Profile", "[", "Write64Bit", "]", ",", "f64", ">", ";", "<BUGS>", "multiclass", "VOPC_CLASS_F16", "string", "opName", ">", ":", "VOPC_Class_Pseudos", "opName", ",", "VOPC_I1_F16_I32", ",", "<NUM_LIT>", ">", ";", "<BUGE>", "<BUGS>", "multiclass", "VOPCX_CLASS_F16", "string", "opName", ">", ":", "VOPCX_Class_Pseudos", "opName", ",", "VOPC_I1_F16_I32", ",", "VOPC_F16_I32", ">", ";", "<BUGE>", "multiclass", "VOPC_CLASS_F32", "string", "opName", ">", ":", "VOPC_Class_Pseudos", "opName", ",", "VOPC_I1_F32_I32", ",", "<NUM_LIT>", ">", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

620,826

[ "HasNEON", ",", "HasFullFP16", "]", ">", ";" ]

[ "def", "VCVTu2hd", ":", "N2VD", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "v4f16", ",", "v4i16", ",", "uint_to_fp", ">", ",", "Requires", "<", "[" ]

LLVM

ARM

TD

next_suggestion

CPU

620,827

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "shift", ";", "let", "shift", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";" ]

LLVM

CSKY

CPP

stmt_completion

CPU

620,828

[ "StringRef", "String", ")", "{" ]

[ "void", "CSKYTargetELFStreamer", "::", "emitTextAttribute", "(", "unsigned", "Attribute", "," ]

LLVM

AMDGPU

TD

next_suggestion

GPU

620,829

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "slc", ";" ]

[ "let", "UseNamedOperandTable", "=", "ps", ".", "UseNamedOperandTable", ";", "bits", "<", "<NUM_LIT>", ">", "vaddr", ";", "bits", "<", "<NUM_LIT>", ">", "vdata", ";", "bits", "<", "<NUM_LIT>", ">", "saddr", ";", "bits", "<", "<NUM_LIT>", ">", "vdst", ";", "bits", "<", "<NUM_LIT>", ">", "slc", ";", "bits", "<", "<NUM_LIT>", ">", "glc", ";", "bits", "<", "<NUM_LIT>", ">", "dlc", ";", "bits", "<", "<NUM_LIT>", ">", "lds", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "seg", "=", "!", "if", "(", "ps", ".", "is_flat_global", ",", "<NUM_LIT>", ",", "!", "if", "(", "ps", ".", "is_flat_scratch", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "nv", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "tfe", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "lds", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "seg", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "ps", ".", "has_glc", ",", "glc", ",", "ps", ".", "glcValue", ")", ";" ]

LLVM

XNCM

CPP

next_suggestion

CPU

620,830

[ "return", "false", ";" ]

[ "SDValue", "N0", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "AM", ".", "Disp", "+=", "G", "->", "getOffset", "(", ")", ";", "}", "else", "if", "(", "ConstantPoolSDNode", "*", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "CP", "=", "CP", "->", "getConstVal", "(", ")", ";", "AM", ".", "Align", "=", "CP", "->", "getAlignment", "(", ")", ";", "AM", ".", "Disp", "+=", "CP", "->", "getOffset", "(", ")", ";", "}", "else", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "ES", "=", "S", "->", "getSymbol", "(", ")", ";", "}", "else", "if", "(", "JumpTableSDNode", "*", "J", "=", "dyn_cast", "<", "JumpTableSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "JT", "=", "J", "->", "getIndex", "(", ")", ";", "}", "else", "{", "AM", ".", "BlockAddr", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "N0", ")", "->", "getBlockAddress", "(", ")", ";", "}" ]

GCC

rs6000

CPP

next_suggestion

CPU

620,831

[ "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";" ]

[ "if", "(", "code", "==", "DIV", "||", "code", "==", "MOD", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "if", "(", "GET_MODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "DImode", ")", "*", "total", "=", "rs6000_cost", "->", "divdi", ";", "else", "*", "total", "=", "rs6000_cost", "->", "divsi", ";", "}", "if", "(", "!", "TARGET_MODULO", "&&", "(", "code", "==", "MOD", "||", "code", "==", "UMOD", ")", ")", "*", "total", "+=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "CTZ", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "TARGET_CTZ", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "FFS", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "POPCOUNT", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "TARGET_POPCNTD", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "PARITY", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "TARGET_CMPB", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "NOT", ":", "if", "(", "outer_code", "==", "AND", "||", "outer_code", "==", "IOR", "||", "outer_code", "==", "XOR", ")", "*", "total", "=", "<NUM_LIT>", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "AND", ":", "if", "(", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "rtx", "left", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx_code", "left_code", "=", "GET_CODE", "(", "left", ")", ";", "if", "(", "(", "left_code", "==", "ROTATE", "||", "left_code", "==", "ASHIFT", "||", "left_code", "==", "LSHIFTRT", ")", "&&", "rs6000_is_valid_shift_mask", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "left", ",", "mode", ")", ")", "{", "*", "total", "=", "rtx_cost", "(", "XEXP", "(", "left", ",", "<NUM_LIT>", ")", ",", "mode", ",", "left_code", ",", "<NUM_LIT>", ",", "speed", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "XEXP", "(", "left", ",", "<NUM_LIT>", ")", ")", ")", "*", "total", "+=", "rtx_cost", "(", "XEXP", "(", "left", ",", "<NUM_LIT>", ")", ",", "SImode", ",", "left_code", ",", "<NUM_LIT>", ",", "speed", ")", ";", "*", "total", "+=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "rs6000_is_valid_and_mask", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "mode", ")", "||", "(", "val", "&", "<NUM_LIT>", ")", "==", "val", "||", "(", "val", "&", "<NUM_LIT>", ")", "==", "val", "||", "(", "(", "val", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "mode", "==", "SImode", ")", ")", "{", "*", "total", "=", "rtx_cost", "(", "left", ",", "mode", ",", "AND", ",", "<NUM_LIT>", ",", "speed", ")", ";", "*", "total", "+=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "rs6000_is_valid_2insn_and", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "mode", ")", ")", "{", "*", "total", "=", "rtx_cost", "(", "left", ",", "mode", ",", "AND", ",", "<NUM_LIT>", ",", "speed", ")", ";", "*", "total", "+=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "}", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "IOR", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "CLZ", ":", "case", "XOR", ":", "case", "ZERO_EXTRACT", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "ASHIFT", ":", "if", "(", "TARGET_EXTSWSLI", "&&", "mode", "==", "DImode", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "SIGN_EXTEND", "&&", "GET_MODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "SImode", ")", "{", "*", "total", "=", "<NUM_LIT>", ";", "return", "false", ";", "}", "case", "ASHIFTRT", ":", "case", "LSHIFTRT", ":", "case", "ROTATE", ":", "case", "ROTATERT", ":", "if", "(", "outer_code", "==", "TRUNCATE", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "MULT", ")", "{", "if", "(", "mode", "==", "DImode", ")", "*", "total", "=", "rs6000_cost", "->", "muldi", ";", "else", "*", "total", "=", "rs6000_cost", "->", "mulsi", ";", "return", "true", ";", "}", "else", "if", "(", "outer_code", "==", "AND", ")", "*", "total", "=", "<NUM_LIT>", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "SIGN_EXTEND", ":", "case", "ZERO_EXTEND", ":", "if", "(", "MEM_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "*", "total", "=", "<NUM_LIT>", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "COMPARE", ":", "case", "NEG", ":", "case", "ABS", ":", "if", "(", "!", "FLOAT_MODE_P", "(", "mode", ")", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "}", "case", "FLOAT", ":", "case", "UNSIGNED_FLOAT", ":", "case", "FIX", ":", "case", "UNSIGNED_FIX", ":", "case", "FLOAT_TRUNCATE", ":", "*", "total", "=", "rs6000_cost", "->", "fp", ";", "return", "false", ";", "case", "FLOAT_EXTEND", ":", "if", "(", "mode", "==", "DFmode", ")", "*", "total", "=", "rs6000_cost", "->", "sfdf_convert", ";", "else", "*", "total", "=", "rs6000_cost", "->", "fp", ";", "return", "false", ";", "case", "UNSPEC", ":", "switch", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", ")", "{", "case", "UNSPEC_FRSP", ":", "*", "total", "=", "rs6000_cost", "->", "fp", ";", "return", "true", ";", "default", ":", "break", ";", "}", "break", ";", "case", "CALL", ":", "case", "IF_THEN_ELSE", ":", "if", "(", "!", "speed", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "else", "if", "(", "FLOAT_MODE_P", "(", "mode", ")", "&&", "TARGET_PPC_GFXOPT", "&&", "TARGET_HARD_FLOAT", ")", "{", "*", "total", "=", "rs6000_cost", "->", "fp", ";", "return", "false", ";", "}", "break", ";", "case", "NE", ":", "case", "EQ", ":", "case", "GTU", ":", "case", "LTU", ":", "if", "(", "mode", "==", "Pmode", "&&", "(", "outer_code", "==", "NEG", "||", "outer_code", "==", "PLUS", ")", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "case", "GT", ":", "case", "LT", ":", "case", "UNORDERED", ":", "if", "(", "outer_code", "==", "SET", ")", "{", "if", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "==", "const0_rtx", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "else", "{" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,832

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A4_cmphgti", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_643b4717", ",", "TypeALU64", ">", ",", "Enc_08d755", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

arm

MD

program_repair

CPU

620,833

[ "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "<FIXE>" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<STR_LIT>", ")", "<BUGS>", "<BUGE>" ]

LLVM

X86

CPP

stmt_completion

CPU

620,834

[ "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "if", "(", "auto", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "Cst", ")", ")", "{", "Mask", "=", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "zextOrTrunc", "(", "SizeInBits", ")", ";", "Undefs", "=", "APInt", "::", "getNullValue", "(", "SizeInBits", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "if", "(", "ISD", "::", "isBuildVectorOfConstantSDNodes", "(", "Op", ".", "getNode", "(", ")", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Op", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "SDValue", "&", "Src", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", ")", "{", "APInt", "Undefs", "=", "APInt", "::", "getLowBitsSet", "(", "SizeInBits", ",", "SrcEltSizeInBits", ")", ";", "UndefBits", "|=", "Undefs", ".", "shl", "(", "i", "*", "SrcEltSizeInBits", ")", ";", "continue", ";", "}", "auto", "*", "Cst", "=", "cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ";", "APInt", "Bits", "=", "Cst", "->", "getAPIntValue", "(", ")", ".", "zextOrTrunc", "(", "SrcEltSizeInBits", ")", ";", "MaskBits", "|=", "Bits", ".", "zext", "(", "SizeInBits", ")", ".", "shl", "(", "i", "*", "SrcEltSizeInBits", ")", ";", "}", "return", "SplitBitData", "(", ")", ";", "}", "if", "(", "auto", "*", "Cst", "=", "getTargetConstantFromNode", "(", "Op", ")", ")", "{", "Type", "*", "CstTy", "=", "Cst", "->", "getType", "(", ")", ";", "if", "(", "!", "CstTy", "->", "isVectorTy", "(", ")", "||", "(", "SizeInBits", "!=", "CstTy", "->", "getPrimitiveSizeInBits", "(", ")", ")", ")", "return", "false", ";", "unsigned", "CstEltSizeInBits", "=", "CstTy", "->", "getScalarSizeInBits", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CstTy", "->", "getVectorNumElements", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "APInt", "Bits", ",", "Undefs", ";", "if", "(", "!", "ExtractConstantBits", "(", "Cst", "->", "getAggregateElement", "(", "i", ")", ",", "Bits", ",", "Undefs", ")", ")", "return", "false", ";", "MaskBits", "|=", "Bits", ".", "shl", "(", "i", "*", "CstEltSizeInBits", ")", ";", "UndefBits", "|=", "Undefs", ".", "shl", "(", "i", "*", "CstEltSizeInBits", ")", ";", "}", "return", "SplitBitData", "(", ")", ";", "}", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "EltSizeInBits", "<=", "SrcEltSizeInBits", ")", "{", "if", "(", "auto", "*", "Broadcast", "=", "getTargetConstantFromNode", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "APInt", "Bits", ",", "Undefs", ";", "if", "(", "ExtractConstantBits", "(", "Broadcast", ",", "Bits", ",", "Undefs", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumSrcElts", ";", "++", "i", ")", "{", "MaskBits", "|=", "Bits", ".", "shl", "(", "i", "*", "SrcEltSizeInBits", ")", ";", "UndefBits", "|=", "Undefs", ".", "shl", "(", "i", "*", "SrcEltSizeInBits", ")", ";", "}", "return", "SplitBitData", "(", ")", ";", "}", "}", "}", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SCALAR_TO_VECTOR", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "auto", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "." ]

GCC

i386

MD

stmt_completion

CPU

620,835

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr" ]

GCC

v850

CPP

stmt_completion

MPU

620,836

[ "<STR_LIT>", ";" ]

[ "const_double_split", "(", "src", ",", "&", "high", ",", "&", "low", ")", ";", "if", "(", "CONST_OK_FOR_J", "(", "high", ")", ")", "return", "<STR_LIT>", "mov %F1,%0", "<STR_LIT>", ";", "else", "if", "(", "CONST_OK_FOR_K", "(", "high", ")", ")", "return", "<STR_LIT>", "movea lo(%F1),%.,%0", "<STR_LIT>", ";", "else", "if", "(", "CONST_OK_FOR_L", "(", "high", ")", ")", "return", "<STR_LIT>", "movhi hi(%F1),%.,%0", "<STR_LIT>", ";", "else", "if", "(", "TARGET_V850E", ")", "return", "<STR_LIT>", "mov %F1,%0", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", "movhi hi(%F1),%.,%0\\n\\tmovea lo(%F1),%0,%0", "<STR_LIT>", ";", "}", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "MEM", ")", "return", "<STR_LIT>", "%S1ld%W1 %1,%0", "<STR_LIT>", ";", "else", "if", "(", "special_symbolref_operand", "(", "src", ",", "VOIDmode", ")", ")", "return", "<STR_LIT>", "movea %O1(%P1),%Q1,%0", "<STR_LIT>", ";", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "LABEL_REF", "||", "GET_CODE", "(", "src", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "src", ")", "==", "CONST", ")", "{", "if", "(", "TARGET_V850E", ")", "return", "<STR_LIT>", "mov hilo(%1),%0", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", "movhi hi(%1),%.,%0\\n\\tmovea lo(%1),%0,%0", "<STR_LIT>", ";", "}", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "HIGH", ")", "return", "<STR_LIT>", "movhi hi(%1),%.,%0", "<STR_LIT>", ";", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "LO_SUM", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "return", "<STR_LIT>", "movea lo(%3),%2,%0", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "GET_CODE", "(", "dst", ")", "==", "MEM", ")", "{", "if", "(", "REG_P", "(", "src", ")", ")", "return", "<STR_LIT>", "%S0st%W0 %1,%0", "<STR_LIT>", ";", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "src", ")", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", "%S0st%W0 %.,%0", "<STR_LIT>", ";", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "CONST_DOUBLE", "&&", "CONST0_RTX", "(", "GET_MODE", "(", "dst", ")", ")", "==", "src", ")", "return", "<STR_LIT>", "%S0st%W0 %.,%0", "<STR_LIT>", ";", "}", "fatal_insn", "(", "<STR_LIT>", "output_move_single:", "<STR_LIT>", ",", "gen_rtx_SET", "(", "VOIDmode", ",", "dst", ",", "src", ")", ")", ";", "return", "<STR_LIT>" ]

GCC

cris

MD

stmt_completion

MPU

620,837

[ "]", ")" ]

[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

sh

MD

next_suggestion

CPU

620,838

[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]

[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_code", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_code", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

620,839

[ ";" ]

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}" ]

LLVM

AArch64

CPP

code_generation

CPU

620,840

[ "bool", "AArch64CallLowering", "::", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallLoweringInfo", "&", "Info", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "auto", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "const", "AArch64TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "AArch64TargetLowering", ">", "(", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "OutArgs", ";", "for", "(", "auto", "&", "OrigArg", ":", "Info", ".", "OrigArgs", ")", "{", "splitToValueTypes", "(", "OrigArg", ",", "OutArgs", ",", "DL", ",", "Info", ".", "CallConv", ")", ";", "if", "(", "OrigArg", ".", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "{", "ArgInfo", "&", "OutArg", "=", "OutArgs", ".", "back", "(", ")", ";", "assert", "(", "OutArg", ".", "Regs", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "MRI", ".", "getType", "(", "OutArg", ".", "Regs", "[", "<NUM_LIT>", "]", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected registers used for i1 arg", "<STR_LIT>", ")", ";", "OutArg", ".", "Regs", "[", "<NUM_LIT>", "]", "=", "MIRBuilder", ".", "buildZExt", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "OutArg", ".", "Regs", "[", "<NUM_LIT>", "]", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "OutArg", ".", "Ty", "=", "Type", "::", "getInt8Ty", "(", "Ctx", ")", ";", "}", "}", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "InArgs", ";", "if", "(", "!", "Info", ".", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "splitToValueTypes", "(", "Info", ".", "OrigRet", ",", "InArgs", ",", "DL", ",", "Info", ".", "CallConv", ")", ";", "bool", "CanTailCallOpt", "=", "isEligibleForTailCallOptimization", "(", "MIRBuilder", ",", "Info", ",", "InArgs", ",", "OutArgs", ")", ";", "if", "(", "Info", ".", "IsMustTailCall", "&&", "!", "CanTailCallOpt", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Failed to lower musttail call as tail call\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "Info", ".", "IsTailCall", "=", "CanTailCallOpt", ";", "if", "(", "CanTailCallOpt", ")", "return", "lowerTailCall", "(", "MIRBuilder", ",", "Info", ",", "OutArgs", ")", ";", "CCAssignFn", "*", "AssignFnFixed", ";", "CCAssignFn", "*", "AssignFnVarArg", ";", "std", "::", "tie", "(", "AssignFnFixed", ",", "AssignFnVarArg", ")", "=", "getAssignFnsForCC", "(", "Info", ".", "CallConv", ",", "TLI", ")", ";", "MachineInstrBuilder", "CallSeqStart", ";", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "const", "AArch64Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "if", "(", "Info", ".", "CB", "&&", "objcarc", "::", "hasAttachedCallOpBundle", "(", "Info", ".", "CB", ")", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "Info", ".", "CB", "&&", "Info", ".", "CB", "->", "getAttributes", "(", ")", ".", "hasFnAttr", "(", "Attribute", "::", "ReturnsTwice", ")", "&&", "!", "Subtarget", ".", "noBTIAtReturnTwice", "(", ")", "&&", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", "->", "branchTargetEnforcement", "(", ")", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "Opc", "=", "getCallOpcode", "(", "MF", ",", "Info", ".", "Callee", ".", "isReg", "(", ")", ",", "false", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opc", ")", ";", "unsigned", "CalleeOpNo", "=", "<NUM_LIT>", ";", "if", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "Function", "*", "ARCFn", "=", "*", "objcarc", "::", "getAttachedARCFunction", "(", "Info", ".", "CB", ")", ";", "MIB", ".", "addGlobalAddress", "(", "ARCFn", ")", ";", "++", "CalleeOpNo", ";", "}", "MIB", ".", "add", "(", "Info", ".", "Callee", ")", ";", "const", "uint32_t", "*", "Mask", ";", "const", "auto", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "AArch64OutgoingValueAssigner", "Assigner", "(", "AssignFnFixed", ",", "AssignFnVarArg", ",", "Subtarget", ",", "false", ")", ";", "OutgoingArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "false", ")", ";", "if", "(", "!", "determineAndHandleAssignments", "(", "Handler", ",", "Assigner", ",", "OutArgs", ",", "MIRBuilder", ",", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ")", ")", "return", "false", ";", "Mask", "=", "getMaskForArgs", "(", "OutArgs", ",", "Info", ",", "*", "TRI", ",", "MF", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "hasCustomCallingConv", "(", ")", ")", "TRI", "->", "UpdateCustomCallPreservedMask", "(", "MF", ",", "&", "Mask", ")", ";", "MIB", ".", "addRegMask", "(", "Mask", ")", ";", "if", "(", "TRI", "->", "isAnyArgRegReserved", "(", "MF", ")", ")", "TRI", "->", "emitReservedArgRegCallError", "(", "MF", ")", ";", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "MIB", "->", "getOperand", "(", "CalleeOpNo", ")", ".", "isReg", "(", ")", ")", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ",", "*", "Subtarget", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ",", "MIB", "->", "getDesc", "(", ")", ",", "MIB", "->", "getOperand", "(", "CalleeOpNo", ")", ",", "CalleeOpNo", ")", ";", "if", "(", "!", "Info", ".", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "CCAssignFn", "*", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "Info", ".", "CallConv", ")", ";", "CallReturnHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ")", ";", "bool", "UsingReturnedArg", "=", "!", "OutArgs", ".", "empty", "(", ")", "&&", "OutArgs", "[", "<NUM_LIT>", "]", ".", "Flags", "[", "<NUM_LIT>", "]", ".", "isReturned", "(", ")", ";", "AArch64OutgoingValueAssigner", "Assigner", "(", "RetAssignFn", ",", "RetAssignFn", ",", "Subtarget", ",", "false", ")", ";", "ReturnedArgCallReturnHandler", "ReturnedArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ")", ";", "if", "(", "!", "determineAndHandleAssignments", "(", "UsingReturnedArg", "?", "ReturnedArgHandler", ":", "Handler", ",", "Assigner", ",", "InArgs", ",", "MIRBuilder", ",", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ",", "UsingReturnedArg", "?", "makeArrayRef", "(", "OutArgs", "[", "<NUM_LIT>", "]", ".", "Regs", ")", ":", "None", ")", ")", "return", "false", ";", "}", "if", "(", "Info", ".", "SwiftErrorVReg", ")", "{", "MIB", ".", "addDef", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "Info", ".", "SwiftErrorVReg", ",", "Register", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "}", "uint64_t", "CalleePopBytes", "=", "doesCalleeRestoreStack", "(", "Info", ".", "CallConv", ",", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", "?", "alignTo", "(", "Assigner", ".", "StackOffset", ",", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ";", "CallSeqStart", ".", "addImm", "(", "Assigner", ".", "StackOffset", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "Assigner", ".", "StackOffset", ")", ".", "addImm", "(", "CalleePopBytes", ")", ";", "return", "true", ";", "}" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "given", "call", "instruction", ",", "including", "argument", "and", "return", "value", "marshalling", "." ]

LLVM

ARM

TD

stmt_completion

CPU

620,841

[ "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "fc", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "fc", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "fc", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Constraints" ]

GCC

rs6000

MD

stmt_completion

CPU

620,842

[ "<STR_LIT>", ")", ")", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "mem", ":", "SI", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,843

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

tilegx

MD

stmt_completion

VLIW

620,844

[ "ne", "le", "leu", "]", ")" ]

[ "(", "define_code_iterator", "v2op", "[", "ss_minus", "ss_plus", "minus" ]

LLVM

X86

CPP

stmt_completion

CPU

620,845

[ "getContext", "(", ")", ",", "Size", ")", ",", "<NUM_LIT>", "/", "Size", ")", ";" ]

[ "EVT", "VT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ValTy", ")", ";", "if", "(", "VT", ".", "isSimple", "(", ")", ")", "{", "MVT", "MTy", "=", "VT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "ST", "->", "hasBWI", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX512BWCostTblNoPairWise", ",", "ISD", ",", "MTy", ")", ")", "return", "Entry", "->", "Cost", ";", "if", "(", "ST", "->", "hasAVX", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX1CostTblNoPairWise", ",", "ISD", ",", "MTy", ")", ")", "return", "Entry", "->", "Cost", ";", "if", "(", "ST", "->", "hasSSE41", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "SSE41CostTblNoPairWise", ",", "ISD", ",", "MTy", ")", ")", "return", "Entry", "->", "Cost", ";", "if", "(", "ST", "->", "hasSSE2", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "SSE2CostTblNoPairWise", ",", "ISD", ",", "MTy", ")", ")", "return", "Entry", "->", "Cost", ";", "}", "auto", "*", "ValVTy", "=", "cast", "<", "VectorType", ">", "(", "ValTy", ")", ";", "unsigned", "NumVecElts", "=", "ValVTy", "->", "getNumElements", "(", ")", ";", "auto", "*", "Ty", "=", "ValVTy", ";", "unsigned", "MinMaxCost", "=", "<NUM_LIT>", ";", "if", "(", "LT", ".", "first", "!=", "<NUM_LIT>", "&&", "MTy", ".", "isVector", "(", ")", "&&", "MTy", ".", "getVectorNumElements", "(", ")", "<", "ValVTy", "->", "getNumElements", "(", ")", ")", "{", "Ty", "=", "VectorType", "::", "get", "(", "ValVTy", "->", "getElementType", "(", ")", ",", "MTy", ".", "getVectorNumElements", "(", ")", ")", ";", "auto", "*", "SubCondTy", "=", "VectorType", "::", "get", "(", "cast", "<", "VectorType", ">", "(", "CondTy", ")", "->", "getElementType", "(", ")", ",", "MTy", ".", "getVectorNumElements", "(", ")", ")", ";", "MinMaxCost", "=", "getMinMaxCost", "(", "Ty", ",", "SubCondTy", ",", "IsUnsigned", ")", ";", "MinMaxCost", "*=", "LT", ".", "first", "-", "<NUM_LIT>", ";", "NumVecElts", "=", "MTy", ".", "getVectorNumElements", "(", ")", ";", "}", "if", "(", "ST", "->", "hasBWI", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX512BWCostTblNoPairWise", ",", "ISD", ",", "MTy", ")", ")", "return", "MinMaxCost", "+", "Entry", "->", "Cost", ";", "if", "(", "ST", "->", "hasAVX", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX1CostTblNoPairWise", ",", "ISD", ",", "MTy", ")", ")", "return", "MinMaxCost", "+", "Entry", "->", "Cost", ";", "if", "(", "ST", "->", "hasSSE41", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "SSE41CostTblNoPairWise", ",", "ISD", ",", "MTy", ")", ")", "return", "MinMaxCost", "+", "Entry", "->", "Cost", ";", "if", "(", "ST", "->", "hasSSE2", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "SSE2CostTblNoPairWise", ",", "ISD", ",", "MTy", ")", ")", "return", "MinMaxCost", "+", "Entry", "->", "Cost", ";", "unsigned", "ScalarSize", "=", "ValTy", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "!", "isPowerOf2_32", "(", "ValVTy", "->", "getNumElements", "(", ")", ")", "||", "ScalarSize", "!=", "MTy", ".", "getScalarSizeInBits", "(", ")", ")", "return", "BaseT", "::", "getMinMaxReductionCost", "(", "ValTy", ",", "CondTy", ",", "IsPairwise", ",", "IsUnsigned", ",", "CostKind", ")", ";", "while", "(", "NumVecElts", ">", "<NUM_LIT>", ")", "{", "unsigned", "Size", "=", "NumVecElts", "*", "ScalarSize", ";", "NumVecElts", "/", "=", "<NUM_LIT>", ";", "if", "(", "Size", ">", "<NUM_LIT>", ")", "{", "auto", "*", "SubTy", "=", "VectorType", "::", "get", "(", "ValVTy", "->", "getElementType", "(", ")", ",", "NumVecElts", ")", ";", "MinMaxCost", "+=", "getShuffleCost", "(", "TTI", "::", "SK_ExtractSubvector", ",", "Ty", ",", "NumVecElts", ",", "SubTy", ")", ";", "Ty", "=", "SubTy", ";", "}", "else", "if", "(", "Size", "==", "<NUM_LIT>", ")", "{", "VectorType", "*", "ShufTy", ";", "if", "(", "ValTy", "->", "isFloatingPointTy", "(", ")", ")", "ShufTy", "=", "VectorType", "::", "get", "(", "Type", "::", "getDoubleTy", "(", "ValTy", "->", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "else", "ShufTy", "=", "VectorType", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "ValTy", "->", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "MinMaxCost", "+=", "getShuffleCost", "(", "TTI", "::", "SK_PermuteSingleSrc", ",", "ShufTy", ",", "<NUM_LIT>", ",", "nullptr", ")", ";", "}", "else", "if", "(", "Size", "==", "<NUM_LIT>", ")", "{", "VectorType", "*", "ShufTy", ";", "if", "(", "ValTy", "->", "isFloatingPointTy", "(", ")", ")", "ShufTy", "=", "VectorType", "::", "get", "(", "Type", "::", "getFloatTy", "(", "ValTy", "->", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "else", "ShufTy", "=", "VectorType", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "ValTy", "->", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "MinMaxCost", "+=", "getShuffleCost", "(", "TTI", "::", "SK_PermuteSingleSrc", ",", "ShufTy", ",", "<NUM_LIT>", ",", "nullptr", ")", ";", "}", "else", "{", "VectorType", "*", "ShiftTy", "=", "VectorType", "::", "get", "(", "Type", "::", "getIntNTy", "(", "ValTy", "->" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,846

[ "let", "cofRelax2", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";" ]

LLVM

TPC

TD

stmt_completion

Virtual ISA

620,847

[ "{", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "reg", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "SrcA", "=", "src", ";", "let", "SrcB", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "reg", "}", ";", "let", "Switches", "=", "{", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "<NUM_LIT>", "}", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredPolarity", "=", "pred" ]

LLVM

X86

CPP

next_suggestion

CPU

620,848

[ "case", "X86", "::", "XOR8rr", ":" ]

[ "case", "X86", "::", "SHR32r1", ":", "case", "X86", "::", "SHR64r1", ":", "case", "X86", "::", "SHR8rCL", ":", "case", "X86", "::", "SHR16rCL", ":", "case", "X86", "::", "SHR32rCL", ":", "case", "X86", "::", "SHR64rCL", ":", "case", "X86", "::", "SHR8ri", ":", "case", "X86", "::", "SHR16ri", ":", "case", "X86", "::", "SHR32ri", ":", "case", "X86", "::", "SHR64ri", ":", "case", "X86", "::", "SHLD16rrCL", ":", "case", "X86", "::", "SHLD32rrCL", ":", "case", "X86", "::", "SHLD64rrCL", ":", "case", "X86", "::", "SHLD16rri8", ":", "case", "X86", "::", "SHLD32rri8", ":", "case", "X86", "::", "SHLD64rri8", ":", "case", "X86", "::", "SHRD16rrCL", ":", "case", "X86", "::", "SHRD32rrCL", ":", "case", "X86", "::", "SHRD64rrCL", ":", "case", "X86", "::", "SHRD16rri8", ":", "case", "X86", "::", "SHRD32rri8", ":", "case", "X86", "::", "SHRD64rri8", ":", "case", "X86", "::", "ADC8rr", ":", "case", "X86", "::", "ADC8ri", ":", "case", "X86", "::", "ADC16rr", ":", "case", "X86", "::", "ADC16ri", ":", "case", "X86", "::", "ADC16ri8", ":", "case", "X86", "::", "ADC32rr", ":", "case", "X86", "::", "ADC32ri", ":", "case", "X86", "::", "ADC32ri8", ":", "case", "X86", "::", "ADC64rr", ":", "case", "X86", "::", "ADC64ri8", ":", "case", "X86", "::", "ADC64ri32", ":", "case", "X86", "::", "ADD8rr", ":", "case", "X86", "::", "ADD8ri", ":", "case", "X86", "::", "ADD16rr", ":", "case", "X86", "::", "ADD16ri", ":", "case", "X86", "::", "ADD16ri8", ":", "case", "X86", "::", "ADD32rr", ":", "case", "X86", "::", "ADD32ri", ":", "case", "X86", "::", "ADD32ri8", ":", "case", "X86", "::", "ADD64rr", ":", "case", "X86", "::", "ADD64ri8", ":", "case", "X86", "::", "ADD64ri32", ":", "case", "X86", "::", "AND8rr", ":", "case", "X86", "::", "AND8ri", ":", "case", "X86", "::", "AND16rr", ":", "case", "X86", "::", "AND16ri", ":", "case", "X86", "::", "AND16ri8", ":", "case", "X86", "::", "AND32rr", ":", "case", "X86", "::", "AND32ri", ":", "case", "X86", "::", "AND32ri8", ":", "case", "X86", "::", "AND64rr", ":", "case", "X86", "::", "AND64ri8", ":", "case", "X86", "::", "AND64ri32", ":", "case", "X86", "::", "OR8rr", ":", "case", "X86", "::", "OR8ri", ":", "case", "X86", "::", "OR16rr", ":", "case", "X86", "::", "OR16ri", ":", "case", "X86", "::", "OR16ri8", ":", "case", "X86", "::", "OR32rr", ":", "case", "X86", "::", "OR32ri", ":", "case", "X86", "::", "OR32ri8", ":", "case", "X86", "::", "OR64rr", ":", "case", "X86", "::", "OR64ri8", ":", "case", "X86", "::", "OR64ri32", ":", "case", "X86", "::", "SBB8rr", ":", "case", "X86", "::", "SBB8ri", ":", "case", "X86", "::", "SBB16rr", ":", "case", "X86", "::", "SBB16ri", ":", "case", "X86", "::", "SBB16ri8", ":", "case", "X86", "::", "SBB32rr", ":", "case", "X86", "::", "SBB32ri", ":", "case", "X86", "::", "SBB32ri8", ":", "case", "X86", "::", "SBB64rr", ":", "case", "X86", "::", "SBB64ri8", ":", "case", "X86", "::", "SBB64ri32", ":", "case", "X86", "::", "SUB8rr", ":", "case", "X86", "::", "SUB8ri", ":", "case", "X86", "::", "SUB16rr", ":", "case", "X86", "::", "SUB16ri", ":", "case", "X86", "::", "SUB16ri8", ":", "case", "X86", "::", "SUB32rr", ":", "case", "X86", "::", "SUB32ri", ":", "case", "X86", "::", "SUB32ri8", ":", "case", "X86", "::", "SUB64rr", ":", "case", "X86", "::", "SUB64ri8", ":", "case", "X86", "::", "SUB64ri32", ":" ]

LLVM

ARM

CPP

stmt_completion

CPU

620,849

[ "VPR", ",", "RegState", "::", "Implicit", ")", ";" ]

[ "MIB", ".", "addReg", "(", "ARM", "::" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,850

[ "let", "cofMax1", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

620,851

[ "]", ")" ]

[ "(", "plus", ":", "V2SI", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM64

TD

stmt_completion

CPU

620,852

[ "=", "Rd", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "setFlags", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "ext", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "ext", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

LLVM

Mips

CPP

stmt_completion

CPU

620,853

[ "(", "<NUM_LIT>", ")", ",", "SetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "SDValue", "SetCC", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "SetCC", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "SetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand" ]

GCC

i386

CPP

next_suggestion

CPU

620,854

[ "return", "ix86_lea_outperforms", "(", "insn", ",", "regno0", ",", "regno1", ",", "regno2", ",", "<NUM_LIT>", ",", "false", ")", ";" ]

[ "bool", "ix86_lea_for_add_ok", "(", "rtx_insn", "*", "insn", ",", "rtx", "operands", "[", "]", ")", "{", "unsigned", "int", "regno0", "=", "true_regnum", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "unsigned", "int", "regno1", "=", "true_regnum", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "unsigned", "int", "regno2", "=", "true_regnum", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "regno0", "!=", "regno1", "&&", "regno0", "!=", "regno2", ")", "return", "true", ";", "if", "(", "!", "TARGET_OPT_AGU", "||", "optimize_function_for_size_p", "(", "cfun", ")", ")", "return", "false", ";" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

620,855

[ "break", ";" ]

[ "Changed", "|=", "shortenOn01", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Changed", "|=", "shortenOn01", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Changed", "|=", "shortenOn01", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Changed", "|=", "shortenOn01", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Changed", "|=", "shortenOn01", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Changed", "|=", "shortenOn01", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Changed", "|=", "shortenOn001AddCC", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Changed", "|=", "shortenOn001AddCC", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Changed", "|=", "shortenOn01", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Changed", "|=", "shortenOn01", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Changed", "|=", "shortenOn01", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Changed", "|=", "shortenOn01", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Changed", "|=", "shortenOn0", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Changed", "|=", "shortenOn0", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Changed", "|=", "shortenOn0", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Changed", "|=", "shortenOn0", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

GCC

m32r

MD

next_suggestion

MPU

620,856

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_LOAD_SDA_BASE", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lo_sum", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

GCC

arm

MD

next_suggestion

CPU

620,857

[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "DI", "\t", "<NUM_LIT>", "<STR_LIT>", ")", "(", "LOGICAL", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

CPP

code_generation

DSP

620,858

[ "bool", "HexagonMCInstrInfo", "::", "isPredicated", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "MCI", ")", "{", "const", "uint64_t", "F", "=", "HexagonMCInstrInfo", "::", "getDesc", "(", "MCII", ",", "MCI", ")", ".", "TSFlags", ";", "return", "(", "(", "F", ">>", "<STR_LIT>", "::", "<STR_LIT>", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}" ]

[ "Returns", "true", "if", "the", "instruction", "is", "already", "predicated", "." ]

LLVM

Hexagon

TD

stmt_completion

DSP

620,859

[ ";" ]

[ "def", "L2_loadrb_zomap", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_17e0d2cd", ",", "TypeMAPPING", ">", "{", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>" ]

GCC

m32c

CPP

stmt_completion

MPU

620,860

[ "(", "<NUM_LIT>", ")", ";" ]

[ "case", "REG", ":", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "case", "PLUS", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "{", "i", "=", "INTVAL", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "i", "==", "<NUM_LIT>", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "if", "(", "i", ">", "<NUM_LIT>", "&&", "i", "<=", "<NUM_LIT>", ")", "return", "COSTS_N_INSNS" ]

LLVM

ARM

CPP

program_repair

CPU

620,861

[ "<FIXS>", "if", "(", "isUnsupportedFloatingType", "(", "LHS", ".", "getValueType", "(", ")", ")", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "LHS", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ")", ";", "<FIXE>" ]

[ "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "if", "(", "!", "Subtarget", "->", "hasFP64", "(", ")", "&&", "LHS", ".", "getValueType", "(", ")", "==", "MVT", "::", "f64", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "MVT", "::", "f64", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ")", ";", "<BUGE>" ]

LLVM

AArch64

CPP

stmt_completion

CPU

620,862

[ ".", "getInt64Ty", "(", ")", ",", "Size", ")", "}", ")", ";" ]

[ "if", "(", "Offset", ")", "Ptr", "=", "IRB", ".", "CreateConstGEP1_32", "(", "IRB", ".", "getInt8Ty", "(", ")", ",", "Ptr", ",", "Offset", ")", ";", "IRB", ".", "CreateCall", "(", "SetTagFn", ",", "{", "Ptr", ",", "ConstantInt", "::", "get", "(", "IRB" ]

LLVM

Mips

TD

stmt_completion

CPU

620,863

[ "InstrItinClass", ";" ]

[ "def", "II_DROTR32", ":" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

620,864

[ ")", ")", ")", ";" ]

[ "void", "addDispRIOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";", "if", "(", "Kind", "==", "Immediate", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getImm", "(", ")", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "getExpr", "(" ]

LLVM

X86

CPP

stmt_completion

CPU

620,865

[ "e", ";", "++", "i", ")", "{" ]

[ "unsigned", "NumLanes", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "NumLanes", "==", "<NUM_LIT>", ")", "NumLanes", "=", "<NUM_LIT>", ";", "unsigned", "NumLaneElts", "=", "NumElts", "/", "NumLanes", ";", "for", "(", "unsigned", "l", "=", "<NUM_LIT>", ";", "l", "!=", "NumElts", ";", "l", "+=", "NumLaneElts", ")", "{", "for", "(", "unsigned", "i", "=", "l", ",", "e", "=", "l", "+", "NumLaneElts", "/", "<NUM_LIT>", ";", "i", "!=" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,866

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

620,867

[ "case", "Intrinsic", "::", "arm_neon_vst2lane", ":" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformBRCONDCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "ISD", "::", "LOAD", ":", "return", "PerformLOADCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformVLDCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformARMBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getLowBitsSet", "(", "BitWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getLowBitsSet", "(", "BitWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "||", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "LowWidth", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "LowMask", "=", "APInt", "::", "getLowBitsSet", "(", "LowWidth", ",", "<NUM_LIT>", ")", ";", "unsigned", "HighWidth", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "HighMask", "=", "APInt", "::", "getHighBitsSet", "(", "HighWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "LowMask", ",", "DCI", ")", ")", "||", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "HighMask", ",", "DCI", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "HighWidth", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "HighMask", "=", "APInt", "::", "getHighBitsSet", "(", "HighWidth", ",", "<NUM_LIT>", ")", ";", "unsigned", "LowWidth", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "LowMask", "=", "APInt", "::", "getLowBitsSet", "(", "LowWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "HighMask", ",", "DCI", ")", ")", "||", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "LowMask", ",", "DCI", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "||", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "ISD", "::", "INTRINSIC_VOID", ":", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "case", "Intrinsic", "::", "arm_neon_vld1", ":", "case", "Intrinsic", "::", "arm_neon_vld1x2", ":", "case", "Intrinsic", "::", "arm_neon_vld1x3", ":", "case", "Intrinsic", "::", "arm_neon_vld1x4", ":", "case", "Intrinsic", "::", "arm_neon_vld2", ":", "case", "Intrinsic", "::", "arm_neon_vld3", ":", "case", "Intrinsic", "::", "arm_neon_vld4", ":", "case", "Intrinsic", "::", "arm_neon_vld2lane", ":", "case", "Intrinsic", "::", "arm_neon_vld3lane", ":", "case", "Intrinsic", "::", "arm_neon_vld4lane", ":", "case", "Intrinsic", "::", "arm_neon_vld2dup", ":", "case", "Intrinsic", "::", "arm_neon_vld3dup", ":", "case", "Intrinsic", "::", "arm_neon_vld4dup", ":", "case", "Intrinsic", "::", "arm_neon_vst1", ":", "case", "Intrinsic", "::", "arm_neon_vst1x2", ":", "case", "Intrinsic", "::", "arm_neon_vst1x3", ":", "case", "Intrinsic", "::", "arm_neon_vst1x4", ":", "case", "Intrinsic", "::", "arm_neon_vst2", ":", "case", "Intrinsic", "::", "arm_neon_vst3", ":", "case", "Intrinsic", "::", "arm_neon_vst4", ":" ]

LLVM

Hexagon

TD

stmt_completion

DSP

620,868

[ "<NUM_LIT>", ";" ]

[ "def", "F2_dfcmpeq", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeALU64", ">", ",", "Enc_fcf7a7", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,869

[ "let", "isPseudo", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_tfrpt", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "PredNewRel", "{", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

LLVM

Mips

TD

stmt_completion

CPU

620,870

[ ",", "fp_to_sint", ",", "MSA128DOpnd", ">", ";" ]

[ "class", "FTRUNC_S_D_DESC", ":", "MSA_2RF_DESC_BASE", "<", "<STR_LIT>" ]

LLVM

SPIRV

CPP

next_suggestion

Virtual ISA

620,871

[ "return", "finishCreatingSPIRVType", "(", "LLVMTy", ",", "MIB", ")", ";" ]

[ "auto", "MIB", "=", "BuildMI", "(", "BB", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addDef", "(", "createTypeVReg", "(", "CurMF", "->", "getRegInfo", "(", ")", ")", ")", ".", "addUse", "(", "getSPIRVTypeID", "(", "BaseType", ")", ")", ".", "addImm", "(", "NumElements", ")", ";", "DT", ".", "add", "(", "LLVMTy", ",", "CurMF", ",", "getSPIRVTypeID", "(", "MIB", ")", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

620,872

[ ")", "{" ]

[ "static", "_", "_", "inline", "unsigned", "int", "_", "MM_GET_EXCEPTION_MASK", "(", "void" ]

GCC

i386

CPP

stmt_completion

CPU

620,873

[ "_", "m128", ")", "_", "_", "A", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m512", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_castps128_ps512", "(", "_", "_", "m128", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m512", ")", "_", "_", "builtin_ia32_ps512_ps", "(", "(", "_" ]

GCC

m68k

CPP

stmt_completion

MPU

620,874

[ ";" ]

[ "case", "NOTB", ":", "case", "NOTW", ":", "case", "NEGW", ":", "case", "SWAP", ":", "return", "<NUM_LIT>", ";", "case", "MOVL", ":", "return", "<NUM_LIT>" ]

LLVM

X86

TD

stmt_completion

CPU

620,875

[ "addr", ":", "$", "src2", ",", "(", "i8", "<NUM_LIT>", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v4f32", "(", "X86Movss", "(", "loadv4f32", "addr", ":", "$", "src2", ")", ",", "VR128", ":", "$", "src1", ")", ")", ",", "(", "VBLENDPSrmi", "VR128", ":", "$", "src1", "," ]

GCC

i386

CPP

stmt_completion

CPU

620,876

[ "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_punpcklqdq512_mask", "(", "(", "_", "_", "v8di", ")", "_", "_", "A", ",", "(", "_", "_", "v8di", ")", "_", "_", "B", ",", "(", "_", "_", "v8di", ")", "_", "mm512_setzero_si512", "(", ")", "," ]

GCC

rs6000

CPP

next_suggestion

CPU

620,877

[ "int", "n_words", "=", "rs6000_arg_size", "(", "mode", ",", "type", ")", ";" ]

[ "if", "(", "TARGET_32BIT", ")", "align", "=", "-", "(", "rs6000_parm_offset", "(", ")", "+", "cum", "->", "words", ")", "&", "<NUM_LIT>", ";", "else", "align", "=", "cum", "->", "words", "&", "<NUM_LIT>", ";", "cum", "->", "words", "+=", "align", "+", "rs6000_arg_size", "(", "mode", ",", "type", ")", ";", "if", "(", "TARGET_DEBUG_ARG", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "function_adv: words = %2d, align=%d, ", "<STR_LIT>", ",", "cum", "->", "words", ",", "align", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "nargs = %4d, proto = %d, mode = %4s\\n", "<STR_LIT>", ",", "cum", "->", "nargs_prototype", ",", "cum", "->", "prototype", ",", "GET_MODE_NAME", "(", "mode", ")", ")", ";", "}", "}", "}", "else", "if", "(", "TARGET_SPE_ABI", "&&", "TARGET_SPE", "&&", "SPE_VECTOR_MODE", "(", "mode", ")", "&&", "!", "cum", "->", "stdarg", "&&", "cum", "->", "sysv_gregno", "<=", "GP_ARG_MAX_REG", ")", "cum", "->", "sysv_gregno", "++", ";", "else", "if", "(", "TARGET_MACHO", "&&", "rs6000_darwin64_struct_check_p", "(", "mode", ",", "type", ")", ")", "{", "int", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "if", "(", "TYPE_ALIGN", "(", "type", ")", ">=", "<NUM_LIT>", "*", "BITS_PER_WORD", "&&", "(", "cum", "->", "words", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "cum", "->", "words", "++", ";", "if", "(", "!", "named", ")", "cum", "->", "words", "+=", "(", "size", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "else", "{", "cum", "->", "intoffset", "=", "<NUM_LIT>", ";", "cum", "->", "floats_in_gpr", "=", "<NUM_LIT>", ";", "rs6000_darwin64_record_arg_advance_recurse", "(", "cum", ",", "type", ",", "<NUM_LIT>", ")", ";", "rs6000_darwin64_record_arg_advance_flush", "(", "cum", ",", "size", "*", "BITS_PER_UNIT", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "TARGET_DEBUG_ARG", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "function_adv: words = %2d, align=%d, size=%d", "<STR_LIT>", ",", "cum", "->", "words", ",", "TYPE_ALIGN", "(", "type", ")", ",", "size", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "nargs = %4d, proto = %d, mode = %4s (darwin64 abi)\\n", "<STR_LIT>", ",", "cum", "->", "nargs_prototype", ",", "cum", "->", "prototype", ",", "GET_MODE_NAME", "(", "mode", ")", ")", ";", "}", "}", "else", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", ")", "{", "if", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_FPRS", "&&", "(", "(", "TARGET_SINGLE_FLOAT", "&&", "mode", "==", "SFmode", ")", "||", "(", "TARGET_DOUBLE_FLOAT", "&&", "mode", "==", "DFmode", ")", "||", "(", "mode", "==", "TFmode", "&&", "!", "TARGET_IEEEQUAD", ")", "||", "mode", "==", "SDmode", "||", "mode", "==", "DDmode", "||", "mode", "==", "TDmode", ")", ")", "{", "if", "(", "mode", "==", "TDmode", "&&", "(", "cum", "->", "fregno", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "cum", "->", "fregno", "++", ";", "if", "(", "cum", "->", "fregno", "+", "(", "mode", "==", "TFmode", "||", "mode", "==", "TDmode", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<=", "FP_ARG_V4_MAX_REG", ")", "cum", "->", "fregno", "+=", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "else", "{", "cum", "->", "fregno", "=", "FP_ARG_V4_MAX_REG", "+", "<NUM_LIT>", ";", "if", "(", "mode", "==", "DFmode", "||", "mode", "==", "TFmode", "||", "mode", "==", "DDmode", "||", "mode", "==", "TDmode", ")", "cum", "->", "words", "+=", "cum", "->", "words", "&", "<NUM_LIT>", ";", "cum", "->", "words", "+=", "rs6000_arg_size", "(", "mode", ",", "type", ")", ";", "}", "}", "else", "{", "int", "n_words", "=", "rs6000_arg_size", "(", "mode", ",", "type", ")", ";", "int", "gregno", "=", "cum", "->", "sysv_gregno", ";", "if", "(", "n_words", "==", "<NUM_LIT>", ")", "gregno", "+=", "(", "<NUM_LIT>", "-", "gregno", ")", "&", "<NUM_LIT>", ";", "if", "(", "gregno", "+", "n_words", "-", "<NUM_LIT>", ">", "GP_ARG_MAX_REG", ")", "{", "if", "(", "n_words", "==", "<NUM_LIT>", ")", "cum", "->", "words", "+=", "cum", "->", "words", "&", "<NUM_LIT>", ";", "cum", "->", "words", "+=", "n_words", ";", "}", "cum", "->", "sysv_gregno", "=", "gregno", "+", "n_words", ";", "}", "if", "(", "TARGET_DEBUG_ARG", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "function_adv: words = %2d, fregno = %2d, ", "<STR_LIT>", ",", "cum", "->", "words", ",", "cum", "->", "fregno", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "gregno = %2d, nargs = %4d, proto = %d, ", "<STR_LIT>", ",", "cum", "->", "sysv_gregno", ",", "cum", "->", "nargs_prototype", ",", "cum", "->", "prototype", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "mode = %4s, named = %d\\n", "<STR_LIT>", ",", "GET_MODE_NAME", "(", "mode", ")", ",", "named", ")", ";", "}", "}", "else", "{" ]

GCC

aarch64

MD

next_suggestion

CPU

620,878

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "TF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "TF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

620,879

[ "return", "FrameSize", ";" ]

[ "MF", ".", "getFrameInfo", "(", ")", ".", "setStackSize", "(", "FrameSize", ")", ";", "MF", ".", "getFrameInfo", "(", ")", ".", "setMaxCallFrameSize", "(", "NewMaxCallFrameSize", ")", ";" ]

GCC

ia64

MD

stmt_completion

CPU

620,880

[ ")", ")", ")", ")" ]

[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]

GCC

bfin

MD

stmt_completion

DSP

620,881

[ ")", "]" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")" ]

LLVM

AArch64

TD

stmt_completion

CPU

620,882

[ "v16i8", "V128", ":", "$", "Rn", ")", ",", "(", "v16i8", "V128", ":", "$", "Rm", ")", ")", ")", "]", ">", "{" ]

[ "class", "SIMDThreeSameVectorMatMul", "<", "bit", "B", ",", "bit", "U", ",", "string", "asm", ",", "SDPatternOperator", "OpNode", ">", ":", "BaseSIMDThreeSameVectorTied", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "{", "<NUM_LIT>", ",", "B", "}", ",", "V128", ",", "asm", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v4i32", "V128", ":", "$", "dst", ")", ",", "(", "OpNode", "(", "v4i32", "V128", ":", "$", "Rd", ")", ",", "(" ]

LLVM

AArch64

CPP

next_suggestion

CPU

620,883

[ "}" ]

[ "static", "bool", "canCombineWithMUL", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineOperand", "&", "MO", ",", "unsigned", "MulOpc", ",", "unsigned", "ZeroReg", ")", "{", "return", "canCombine", "(", "MBB", ",", "MO", ",", "MulOpc", ",", "ZeroReg", ",", "true", ")", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

620,884

[ "if", "(", "Value", "%", "Angle", "==", "Remainder", "&&", "Value", "<=", "<NUM_LIT>", ")", "return", "DiagnosticPredicateTy", "::", "Match", ";" ]

[ "DiagnosticPredicate", "isComplexRotation", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "DiagnosticPredicateTy", "::", "NoMatch", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "DiagnosticPredicateTy", "::", "NoMatch", ";", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";" ]

GCC

arm

CPP

next_suggestion

CPU

620,885

[ "}" ]

[ "_", "_", "arm_vidupq_x_n_u16", "(", "uint32_t", "_", "_", "a", ",", "const", "int", "_", "_", "imm", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vidupq_m_n_uv8hi", "(", "_", "_", "arm_vuninitializedq_u16", "(", ")", ",", "_", "_", "a", ",", "_", "_", "imm", ",", "_", "_", "p", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

620,886

[ "unsigned", "PtrStoreOpc", "=", "(", "PVT", "==", "MVT", "::", "i64", ")", "?", "X86", "::", "MOV64mr", ":", "X86", "::", "MOV32mr", ";" ]

[ "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MachineInstrBuilder", "MIB", ";", "SmallVector", "<", "MachineMemOperand", "*", ",", "<NUM_LIT>", ">", "MMOs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "MVT", "PVT", "=", "getPointerTy", "(", "MF", "->", "getDataLayout", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "PtrRC", "=", "getRegClassFor", "(", "PVT", ")", ";", "Register", "ZReg", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "unsigned", "XorRROpc", "=", "(", "PVT", "==", "MVT", "::", "i64", ")", "?", "X86", "::", "XOR64rr", ":", "X86", "::", "XOR32rr", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MIMD", ",", "TII", "->", "get", "(", "XorRROpc", ")", ")", ".", "addDef", "(", "ZReg", ")", ".", "addReg", "(", "ZReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "ZReg", ",", "RegState", "::", "Undef", ")", ";", "Register", "SSPCopyReg", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "unsigned", "RdsspOpc", "=", "(", "PVT", "==", "MVT", "::", "i64", ")", "?", "X86", "::", "RDSSPQ", ":", "X86", "::", "RDSSPD", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MIMD", ",", "TII", "->", "get", "(", "RdsspOpc", ")", ",", "SSPCopyReg", ")", ".", "addReg", "(", "ZReg", ")", ";" ]

LLVM

WebAssembly

CPP

code_generation

Virtual ISA

620,887

[ "static", "bool", "isSafeToMove", "(", "const", "MachineOperand", "*", "Def", ",", "const", "MachineOperand", "*", "Use", ",", "const", "MachineInstr", "*", "Insert", ",", "const", "WebAssemblyFunctionInfo", "&", "MFI", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "{", "const", "MachineInstr", "*", "DefI", "=", "Def", "->", "getParent", "(", ")", ";", "const", "MachineInstr", "*", "UseI", "=", "Use", "->", "getParent", "(", ")", ";", "assert", "(", "DefI", "->", "getParent", "(", ")", "==", "Insert", "->", "getParent", "(", ")", ")", ";", "assert", "(", "UseI", "->", "getParent", "(", ")", "==", "Insert", "->", "getParent", "(", ")", ")", ";", "if", "(", "Def", "!=", "DefI", "->", "defs", "(", ")", ".", "begin", "(", ")", ")", "return", "false", ";", "for", "(", "const", "auto", "&", "SubsequentDef", ":", "drop_begin", "(", "DefI", "->", "defs", "(", ")", ")", ")", "{", "auto", "I", "=", "std", "::", "next", "(", "MachineBasicBlock", "::", "const_iterator", "(", "DefI", ")", ")", ";", "auto", "E", "=", "std", "::", "next", "(", "MachineBasicBlock", "::", "const_iterator", "(", "UseI", ")", ")", ";", "for", "(", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "for", "(", "const", "auto", "&", "PriorUse", ":", "I", "->", "uses", "(", ")", ")", "{", "if", "(", "&", "PriorUse", "==", "Use", ")", "break", ";", "if", "(", "PriorUse", ".", "isReg", "(", ")", "&&", "SubsequentDef", ".", "getReg", "(", ")", "==", "PriorUse", ".", "getReg", "(", ")", ")", "return", "false", ";", "}", "}", "}", "const", "MachineBasicBlock", "*", "MBB", "=", "DefI", "->", "getParent", "(", ")", ";", "auto", "NextI", "=", "std", "::", "next", "(", "MachineBasicBlock", "::", "const_iterator", "(", "DefI", ")", ")", ";", "for", "(", "auto", "E", "=", "MBB", "->", "end", "(", ")", ";", "NextI", "!=", "E", "&&", "NextI", "->", "isDebugInstr", "(", ")", ";", "++", "NextI", ")", ";", "if", "(", "NextI", "==", "Insert", ")", "return", "true", ";", "if", "(", "WebAssembly", "::", "isCatch", "(", "DefI", "->", "getOpcode", "(", ")", ")", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "MutableRegisters", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "DefI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MO", ".", "isDead", "(", ")", "&&", "Insert", "->", "definesRegister", "(", "Reg", ",", "nullptr", ")", "&&", "!", "Insert", "->", "readsRegister", "(", "Reg", ",", "nullptr", ")", ")", "continue", ";", "if", "(", "Reg", ".", "isPhysical", "(", ")", ")", "{", "if", "(", "Reg", "==", "WebAssembly", "::", "ARGUMENTS", ")", "continue", ";", "if", "(", "!", "MRI", ".", "isPhysRegModified", "(", "Reg", ")", ")", "continue", ";", "return", "false", ";", "}", "if", "(", "!", "MO", ".", "isDef", "(", ")", "&&", "!", "MRI", ".", "hasOneDef", "(", "Reg", ")", ")", "MutableRegisters", ".", "push_back", "(", "Reg", ")", ";", "}", "bool", "Read", "=", "false", ",", "Write", "=", "false", ",", "Effects", "=", "false", ",", "StackPointer", "=", "false", ";", "query", "(", "*", "DefI", ",", "Read", ",", "Write", ",", "Effects", ",", "StackPointer", ")", ";", "bool", "HasMutableRegisters", "=", "!", "MutableRegisters", ".", "empty", "(", ")", ";", "if", "(", "!", "Read", "&&", "!", "Write", "&&", "!", "Effects", "&&", "!", "StackPointer", "&&", "!", "HasMutableRegisters", ")", "return", "true", ";", "MachineBasicBlock", "::", "const_iterator", "D", "(", "DefI", ")", ",", "I", "(", "Insert", ")", ";", "for", "(", "--", "I", ";", "I", "!=", "D", ";", "--", "I", ")", "{", "bool", "InterveningRead", "=", "false", ";", "bool", "InterveningWrite", "=", "false", ";", "bool", "InterveningEffects", "=", "false", ";", "bool", "InterveningStackPointer", "=", "false", ";", "query", "(", "*", "I", ",", "InterveningRead", ",", "InterveningWrite", ",", "InterveningEffects", ",", "InterveningStackPointer", ")", ";", "if", "(", "Effects", "&&", "InterveningEffects", ")", "return", "false", ";", "if", "(", "Read", "&&", "InterveningWrite", ")", "return", "false", ";", "if", "(", "Write", "&&", "(", "InterveningRead", "||", "InterveningWrite", ")", ")", "return", "false", ";", "if", "(", "StackPointer", "&&", "InterveningStackPointer", ")", "return", "false", ";", "for", "(", "unsigned", "Reg", ":", "MutableRegisters", ")", "for", "(", "const", "MachineOperand", "&", "MO", ":", "I", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "Reg", ")", "return", "false", ";", "}", "return", "true", ";", "}" ]

[ "Return", "true", "if", "it", "is", "safe", "to", "move", "this", "instruction", "." ]

GCC

pru

CPP

code_generation

CPU

620,888

[ "static", "bool", "pru_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "switch", "(", "GET_MODE_SIZE", "(", "mode", ")", ")", "{", "case", "<NUM_LIT>", ":", "return", "true", ";", "case", "<NUM_LIT>", ":", "return", "(", "regno", "%", "<NUM_LIT>", ")", "<=", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "(", "regno", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "(", "regno", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "(", "regno", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "(", "regno", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "default", ":", "gcc_assert", "(", "mode", "==", "BLKmode", "||", "mode", "==", "VOIDmode", ")", ";", "return", "(", "regno", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "}", "}" ]

[ "Implement", "TARGET_HARD_REGNO_MODE_OK", "." ]

LLVM

X86

CPP

stmt_completion

CPU

620,889

[ "false", ",", "<NUM_LIT>", ")", ";" ]

[ "SDValue", "X86TargetLowering", "::", "LowerMemOpCallTo", "(", "SDValue", "Chain", ",", "SDValue", "StackPtr", ",", "SDValue", "Arg", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "const", "CCValAssign", "&", "VA", ",", "ISD", "::", "ArgFlagsTy", "Flags", ")", "const", "{", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "return", "CreateCopyOfByValArgument", "(", "Arg", ",", "PtrOff", ",", "Chain", ",", "Flags", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "::", "getStack", "(", "LocMemOffset", ")", ",", "false", "," ]

GCC

ia64

MD

next_suggestion

CPU

620,890

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "return", ")", "]", "<STR_LIT>" ]

LLVM

AArch64

CPP

program_repair

CPU

620,891

[ "<FIXS>", "AArch64FunctionInfo", "*", "AArch64FI", "=", "nullptr", ";", "<FIXE>" ]

[ "MCSymbol", "*", "GetCPISymbol", "(", "unsigned", "CPID", ")", "const", "override", ";", "void", "EmitEndOfAsmFile", "(", "Module", "&", "M", ")", "override", ";", "<BUGS>", "AArch64FunctionInfo", "*", "AArch64FI", ";", "<BUGE>", "void", "EmitLOHs", "(", ")", ";" ]

LLVM

PIC16

CPP

stmt_completion

MPU

620,892

[ ";" ]

[ "CallCode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SRL", ":", "CallCode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "This shift is not implemented yet.", "<STR_LIT>", ")", ";", "return", "SDValue", "(", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "<NUM_LIT>", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Value", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Amt", ";", "SDValue", "Call", "=", "MakePIC16Libcall", "(", "CallCode", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "true", ",", "DAG", ",", "N", "->", "getDebugLoc", "(", ")", ")", ";", "return", "Call" ]

GCC

pru

CPP

code_generation

CPU

620,893

[ "static", "void", "pru_reorg_loop", "(", "rtx_insn", "*", "insns", ")", "{", "rtx_insn", "*", "insn", ";", "struct", "pru_doloop", "*", "loops", ",", "*", "loop", ";", "struct", "pru_doloop_begin", "*", "begin", ";", "struct", "pru_doloop_end", "*", "end", ";", "size_t", "tmpsz", ";", "if", "(", "cfun", "->", "machine", "->", "doloop_tags", "==", "<NUM_LIT>", ")", "return", ";", "tmpsz", "=", "sizeof", "(", "loops", "[", "<NUM_LIT>", "]", ")", "*", "cfun", "->", "machine", "->", "doloop_tags", ";", "loops", "=", "(", "struct", "pru_doloop", "*", ")", "alloca", "(", "tmpsz", ")", ";", "memset", "(", "loops", ",", "<NUM_LIT>", ",", "sizeof", "(", "loops", "[", "<NUM_LIT>", "]", ")", "*", "cfun", "->", "machine", "->", "doloop_tags", ")", ";", "for", "(", "insn", "=", "insns", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "if", "(", "INSN_P", "(", "insn", ")", ")", "switch", "(", "recog_memoized", "(", "insn", ")", ")", "{", "case", "CODE_FOR_doloop_begin_internalhi", ":", "case", "CODE_FOR_doloop_begin_internalsi", ":", "insn_extract", "(", "insn", ")", ";", "loop", "=", "&", "loops", "[", "INTVAL", "(", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ")", "]", ";", "tmpsz", "=", "sizeof", "(", "struct", "pru_doloop_begin", ")", ";", "begin", "=", "(", "struct", "pru_doloop_begin", "*", ")", "alloca", "(", "tmpsz", ")", ";", "begin", "->", "next", "=", "loop", "->", "begin", ";", "begin", "->", "insn", "=", "insn", ";", "begin", "->", "loop_count", "=", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ";", "begin", "->", "counter", "=", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ";", "loop", "->", "begin", "=", "begin", ";", "break", ";", "case", "CODE_FOR_doloop_end_internalhi", ":", "case", "CODE_FOR_doloop_end_internalsi", ":", "insn_extract", "(", "insn", ")", ";", "loop", "=", "&", "loops", "[", "INTVAL", "(", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ")", "]", ";", "tmpsz", "=", "sizeof", "(", "struct", "pru_doloop_end", ")", ";", "end", "=", "(", "struct", "pru_doloop_end", "*", ")", "alloca", "(", "tmpsz", ")", ";", "end", "->", "insn", "=", "insn", ";", "end", "->", "fallthrough", "=", "next_real_insn", "(", "insn", ")", ";", "end", "->", "counter", "=", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ";", "end", "->", "label", "=", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ";", "end", "->", "scratch", "=", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ";", "if", "(", "loop", "->", "end", "!=", "<NUM_LIT>", "&&", "simplejump_p", "(", "end", "->", "fallthrough", ")", ")", "{", "end", "->", "next", "=", "loop", "->", "end", "->", "next", ";", "loop", "->", "end", "->", "next", "=", "end", ";", "}", "else", "{", "end", "->", "next", "=", "loop", "->", "end", ";", "loop", "->", "end", "=", "end", ";", "}", "break", ";", "}", "for", "(", "loop", "=", "loops", ";", "loop", "<", "loops", "+", "cfun", "->", "machine", "->", "doloop_tags", ";", "loop", "++", ")", "if", "(", "pru_repeat_loop_p", "(", "loop", ")", ")", "{", "rtx_code_label", "*", "repeat_label", ";", "rtx", "label_ref", ";", "rtx", "loop_rtx", ";", "repeat_label", "=", "gen_label_rtx", "(", ")", ";", "label_ref", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "repeat_label", ")", ";", "machine_mode", "loop_mode", "=", "GET_MODE", "(", "loop", "->", "begin", "->", "loop_count", ")", ";", "if", "(", "loop_mode", "==", "VOIDmode", ")", "{", "gcc_assert", "(", "CONST_INT_P", "(", "loop", "->", "begin", "->", "loop_count", ")", ")", ";", "gcc_assert", "(", "UBYTE_INT", "(", "INTVAL", "(", "loop", "->", "begin", "->", "loop_count", ")", ")", ")", ";", "loop_mode", "=", "SImode", ";", "}", "gcc_assert", "(", "loop_mode", "==", "HImode", "||", "loop_mode", "==", "SImode", ")", ";", "loop_rtx", "=", "gen_pruloop", "(", "loop_mode", ",", "loop", "->", "begin", "->", "loop_count", ",", "label_ref", ")", ";", "emit_insn_before", "(", "loop_rtx", ",", "loop", "->", "begin", "->", "insn", ")", ";", "delete", "_", "insn", "(", "loop", "->", "begin", "->", "insn", ")", ";", "pru_insert_loop_label_last", "(", "loop", "->", "end", "->", "insn", ",", "repeat_label", ",", "loop", "->", "end", "->", "next", "!=", "<NUM_LIT>", ")", ";", "emit_insn_before", "(", "gen_pruloop_end", "(", ")", ",", "loop", "->", "end", "->", "insn", ")", ";", "for", "(", "insn", "=", "NEXT_INSN", "(", "loop", "->", "end", "->", "insn", ")", ";", "insn", "!=", "next_real_insn", "(", "loop", "->", "end", "->", "insn", ")", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "LABEL_P", "(", "insn", ")", "&&", "LABEL_NUSES", "(", "insn", ")", ">", "<NUM_LIT>", ")", "emit_insn_before", "(", "gen_nop_loop_guard", "(", ")", ",", "loop", "->", "end", "->", "insn", ")", ";", "}", "delete", "_", "insn", "(", "loop", "->", "end", "->", "insn", ")", ";", "for", "(", "end", "=", "loop", "->", "end", "->", "next", ";", "end", "!=", "<NUM_LIT>", ";", "end", "=", "end", "->", "next", ")", "{", "rtx_insn", "*", "new", "jmp", ";", "new", "jmp", "=", "emit_jump_insn_before", "(", "gen_jump", "(", "repeat_label", ")", ",", "end", "->", "insn", ")", ";", "JUMP_LABEL", "(", "new", "jmp", ")", "=", "repeat_label", ";", "delete", "_", "insn", "(", "end", "->", "insn", ")", ";", "delete", "_", "insn", "(", "end", "->", "fallthrough", ")", ";", "}", "}", "else", "{", "for", "(", "begin", "=", "loop", "->", "begin", ";", "begin", "!=", "<NUM_LIT>", ";", "begin", "=", "begin", "->", "next", ")", "{", "insn", "=", "gen_move_insn", "(", "copy_rtx", "(", "begin", "->", "counter", ")", ",", "copy_rtx", "(", "begin", "->", "loop_count", ")", ")", ";", "emit_insn_before", "(", "insn", ",", "begin", "->", "insn", ")", ";", "delete", "_", "insn", "(", "begin", "->", "insn", ")", ";", "}", "for", "(", "end", "=", "loop", "->", "end", ";", "end", "!=", "<NUM_LIT>", ";", "end", "=", "end", "->", "next", ")", "{", "rtx", "reg", ";", "start_sequence", "(", ")", ";", "reg", "=", "end", "->", "counter", ";", "if", "(", "!", "REG_P", "(", "reg", ")", "||", "REGNO", "(", "reg", ")", ">", "LAST_NONIO_GP_REGNUM", ")", "{", "reg", "=", "end", "->", "scratch", ";", "emit_move_insn", "(", "copy_rtx", "(", "reg", ")", ",", "copy_rtx", "(", "end", "->", "counter", ")", ")", ";", "}", "emit_insn", "(", "gen_add3_insn", "(", "copy_rtx", "(", "reg", ")", ",", "copy_rtx", "(", "reg", ")", ",", "constm1_rtx", ")", ")", ";", "if", "(", "reg", "!=", "end", "->", "counter", ")", "emit_move_insn", "(", "copy_rtx", "(", "end", "->", "counter", ")", ",", "copy_rtx", "(", "reg", ")", ")", ";", "insn", "=", "emit_jump_insn", "(", "gen_cbranchsi4", "(", "gen_rtx_NE", "(", "VOIDmode", ",", "reg", ",", "const0_rtx", ")", ",", "reg", ",", "const0_rtx", ",", "end", "->", "label", ")", ")", ";", "JUMP_LABEL", "(", "insn", ")", "=", "end", "->", "label", ";", "LABEL_NUSES", "(", "end", "->", "label", ")", "++", ";", "insn", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "emit_insn_before", "(", "insn", ",", "end", "->", "insn", ")", ";", "delete", "_", "insn", "(", "end", "->", "insn", ")", ";", "}", "}", "}" ]

[ "The", "main", "repeat", "reorg", "function", ".", "See", "comment", "above", "for", "details", "." ]

GCC

c4x

MD

program_repair

DSP

620,894

[ "<FIXS>", "(", "if_then_else", "(", "ne", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "pc", ")", "<BUGS>", "(", "if_then_else", "(", "ne", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "<BUGS>", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "plus", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC_NOOV", "<NUM_LIT>", ")", ")", "]" ]

LLVM

X86

CPP

program_repair

CPU

620,895

[ "<FIXS>", "MBBI", "->", "getOpcode", "(", ")", "==", "X86", "::", "PUSH64r", ")", ")", "{", "RegsSaved", "=", "true", ";", "+", "MBBI", ";", "}", "if", "(", "RegsSaved", "&&", "needsFrameMoves", ")", "{", "unsigned", "LabelId", "=", "MMI", "->", "NextLabelID", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "DBG_LABEL", ")", ")", ".", "addImm", "(", "LabelId", ")", ";", "emitCalleeSavedFrameMoves", "(", "MF", ",", "LabelId", ")", ";", "}", "<FIXE>" ]

[ "}", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "X86", "::", "PUSH32r", "||", "<BUGS>", "MBBI", "->", "getOpcode", "(", ")", "==", "X86", "::", "PUSH64r", ")", ")", "<BUGE>", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";" ]

LLVM

Lanai

CPP

code_generation

CPU

620,896

[ "bool", "LanaiAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "StringRef", "Mnemonic", "=", "splitMnemonic", "(", "Name", ",", "NameLoc", ",", "&", "Operands", ")", ";", "if", "(", "Lexer", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "false", ";", "if", "(", "parseOperand", "(", "&", "Operands", ",", "Mnemonic", ")", "!=", "MatchOperand_Success", ")", "return", "true", ";", "if", "(", "Lexer", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", "&&", "Name", "==", "<STR_LIT>", "st", "<STR_LIT>", "&&", "Operands", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", ",", "Operands", ".", "begin", "(", ")", "+", "<NUM_LIT>", ")", ";", "Operands", ".", "insert", "(", "Operands", ".", "begin", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "s", "<STR_LIT>", ",", "NameLoc", ")", ")", ";", "Operands", ".", "insert", "(", "Operands", ".", "begin", "(", ")", "+", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "(", "MCConstantExpr", "::", "create", "(", "LPCC", "::", "ICC_T", ",", "getContext", "(", ")", ")", ",", "NameLoc", ",", "NameLoc", ")", ")", ";", "}", "if", "(", "Lexer", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", "&&", "Name", ".", "startswith", "(", "<STR_LIT>", "bt", "<STR_LIT>", ")", "&&", "Operands", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", ",", "Operands", ".", "begin", "(", ")", "+", "<NUM_LIT>", ")", ";", "Operands", ".", "insert", "(", "Operands", ".", "begin", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "bt", "<STR_LIT>", ",", "NameLoc", ")", ")", ";", "}", "while", "(", "Lexer", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", "&&", "Lexer", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Lex", "(", ")", ";", "if", "(", "parseOperand", "(", "&", "Operands", ",", "Mnemonic", ")", "!=", "MatchOperand_Success", ")", "return", "true", ";", "}", "if", "(", "IsMemoryAssignmentError", "(", "Operands", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "the destination register can't equal the base register in an ", "<STR_LIT>", "<STR_LIT>", "instruction that modifies the base register.", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "MaybePredicatedInst", "(", "Operands", ")", ")", "{", "Operands", ".", "insert", "(", "Operands", ".", "begin", "(", ")", "+", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "(", "MCConstantExpr", "::", "create", "(", "LPCC", "::", "ICC_T", ",", "getContext", "(", ")", ")", ",", "NameLoc", ",", "NameLoc", ")", ")", ";", "}", "return", "false", ";", "}" ]

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

GCC

nds32

CPP

next_suggestion

CPU

620,897

[ "}" ]

[ "}", "if", "(", "mem_src", "!=", "NULL_RTX", ")", "{", "if", "(", "(", "GET_CODE", "(", "mem_src", ")", "==", "ZERO_EXTEND", ")", "||", "(", "GET_CODE", "(", "mem_src", ")", "==", "SIGN_EXTEND", ")", ")", "mem_src", "=", "XEXP", "(", "mem_src", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "GET_CODE", "(", "XEXP", "(", "mem_src", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", ")", "||", "(", "GET_CODE", "(", "XEXP", "(", "mem_src", ",", "<NUM_LIT>", ")", ")", "==", "LO_SUM", ")", ")", "return", "true", ";" ]

GCC

i386

MD

program_repair

CPU

620,898

[ "<FIXS>", "(", "define_expand", "<STR_LIT>", "<FIXE>" ]

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_expand", "<STR_LIT>", "<BUGE>", "[", "(", "use", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

Mips

CPP

stmt_completion

CPU

620,899

[ "::", "Fail", ";" ]

[ "static", "DecodeStatus", "DecodeFGR64RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler" ]