docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
GCC	tilepro	CPP	stmt_completion	VLIW	622,700	[ "op2", ",", "true", ")", ";" ]	[ "tilepro_expand_high_multiply", "(", "op0", ",", "op1", "," ]
LLVM	X86	TD	stmt_completion	CPU	622,701	[ ",", "u8imm", ":", "$", "cc", ")", ",", "asm_alt", ",", "[", "]", ">", ",", "Sched", "<", "[", "sched", "]", ">", ",", "NotMemoryFoldable", ";" ]	[ "def", "rr_alt", ":", "SIi8", "<", "<NUM_LIT>", ",", "MRMSrcReg", ",", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "RC", ":", "$", "src1", ",", "RC", ":", "$", "src2" ]
LLVM	Z80	CPP	next_suggestion	MPU	622,702	[ "}" ]	[ "bool", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";" ]
LLVM	PowerPC	CPP	program_repair	CPU	622,703	[ "<FIXS>", "if", "(", "!", "GV", ")", "{", "if", "(", "CLI", ".", "IsPatchPoint", ")", "MIB", "=", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "PPC", "::", "NOP", ")", ")", ";", "elsereturn", "false", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "PPC", "::", "BL8_NOP", ")", ")", ";", "MIB", ".", "addGlobalAddress", "(", "GV", ")", ";", "}", "<FIXE>" ]	[ "RegArgs", ",", "CC", ",", "NumBytes", ",", "IsVarArg", ")", ")", "return", "false", ";", "const", "GlobalValue", "", "GV", "=", "dyn_cast", "GlobalValue", ">", "(", "Callee", ")", ";", "<BUGS>", "if", "(", "!", "GV", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "PPC", "::", "BL8_NOP", ")", ")", ";", "MIB", ".", "addGlobalAddress", "(", "GV", ")", ";", "<BUGE>", "for", "(", "unsigned", "II", "=", "<NUM_LIT>", ",", "IE", "=", "RegArgs", ".", "size", "(", ")", ";", "II", "!=", "IE", ";", "++", "II", ")" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	622,704	[ "DebugLoc", "(", ")", ")", ";" ]	[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "loopPattern header = BB", "<STR_LIT>", "<<", "DstBlk", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", " land = BB", "<STR_LIT>", "<<", "LandMBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", ")", ";", "insertInstrBefore", "(", "DstBlk", ",", "<STR_LIT>", "::", "<STR_LIT>", "," ]
GCC	rs6000	MD	next_suggestion	CPU	622,705	[ "{" ]	[ "(", "float_extend", ":", "KF", "(", "match_operand", ":", "TF", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	X86	CPP	program_repair	CPU	622,706	[ "<FIXS>", "BlockExitState", "ExitState", "=", "PASS_THROUGH", ";", "bool", "AddedToDirtySuccessors", "=", "false", ";", "<FIXE>", "<FIXS>", "using", "BlockStateMap", "=", "SmallVector", "BlockState", ",", "<NUM_LIT>", ">", ";", "using", "DirtySuccessorsWorkList", "=", "SmallVector", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", ";", "<FIXE>" ]	[ "struct", "BlockState", "{", "<BUGS>", "BlockState", "(", ")", ":", "ExitState", "(", "PASS_THROUGH", ")", ",", "AddedToDirtySuccessors", "(", "false", ")", "{", "}", "BlockExitState", "ExitState", ";", "bool", "AddedToDirtySuccessors", ";", "<BUGE>", "MachineBasicBlock", "::", "iterator", "FirstUnguardedCall", ";", "}", ";", "<BUGS>", "typedef", "SmallVector", "BlockState", ",", "<NUM_LIT>", ">", "BlockStateMap", ";", "typedef", "SmallVector", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "DirtySuccessorsWorkList", ";", "<BUGE>", "BlockStateMap", "BlockStates", ";", "DirtySuccessorsWorkList", "DirtySuccessors", ";" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	622,707	[ "}" ]	[ "break", ";", "case", "MVT", "::", "f64", ":", "RC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "LocVT", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "LocVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getLoad", "(", "LocVT", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertSext", ",", "dl", ",", "LocVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertZext", ",", "dl", ",", "LocVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";" ]
GCC	frv	MD	stmt_completion	VLIW	622,708	[ ")" ]	[ "(", "clobber", "(", "match_operand", ":", "CC_CCR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
GCC	i386	CPP	stmt_completion	CPU	622,709	[ "_", "_", "C", ")", ";" ]	[ "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_vfmaddsubps", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "_", "_", "v4sf", ")", "_", "_", "B", ",", "-", "(", "_", "_", "v4sf", ")" ]
GCC	rl78	CPP	code_generation	MPU	622,710	[ "static", "void", "rl78_alloc_physical_registers_ro1", "(", "rtx_insn", "*", "insn", ")", "{", "OP", "(", "<NUM_LIT>", ")", "=", "transcode_memory_rtx", "(", "OP", "(", "<NUM_LIT>", ")", ",", "BC", ",", "insn", ")", ";", "MAYBE_OK", "(", "insn", ")", ";", "OP", "(", "<NUM_LIT>", ")", "=", "move_to_acc", "(", "<NUM_LIT>", ",", "insn", ")", ";", "MUST_BE_OK", "(", "insn", ")", ";", "}" ]	[ "Devirtualize", "an", "insn", "of", "the", "form", "SET", "(", "PC", ")", "(", "MEM/REG", ")", "." ]
GCC	rs6000	MD	next_suggestion	CPU	622,711	[ "}", ")" ]	[ "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "]", "<STR_LIT>", "{", "rs6000_secondary_reload_gpr", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "false", ")", "DONE" ]
GCC	arm	CPP	stmt_completion	CPU	622,712	[ "_", "_", "b", ")", ";" ]	[ "return", "_", "_", "builtin_arm_usub8", "(", "_", "_", "a", "," ]
LLVM	X86	CPP	program_repair	CPU	622,713	[ "<FIXS>", "unsigned", "X86TTIImpl", "::", "getCFInstrCost", "(", "unsigned", "Opcode", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "const", "Instruction", "*", "I", ")", "{", "<FIXE>", "<FIXS>", "return", "<NUM_LIT>", ";", "<FIXE>" ]	[ "return", "X86TTIImpl", "::", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ";", "}", "<BUGS>", "unsignedX86TTIImpl", "::", "getCFInstrCost", "(", "unsigned", "Opcode", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "<BUGE>", "if", "(", "CostKind", "!=", "TTI", "::", "TCK_RecipThroughput", ")", "return", "Opcode", "==", "Instruction", "::", "PHI", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<BUGS>", "return", "CostKind", "==", "TTI", "::", "TCK_RecipThroughput", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<BUGE>", "}", "int", "X86TTIImpl", "::", "getGatherOverhead", "(", ")", "const", "{" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	622,714	[ "}", "else", "{" ]	[ "if", "(", "III", ".", "SignedImm", ")", "{", "APInt", "ActualValue", "(", "<NUM_LIT>", ",", "Imm", ",", "true", ")", ";", "if", "(", "!", "ActualValue", ".", "isSignedIntN", "(", "III", ".", "ImmWidth", ")", ")", "return", "false", ";", "}", "else", "{", "uint64_t", "UnsignedMax", "=", "(", "<NUM_LIT>", "<<", "III", ".", "ImmWidth", ")", "-", "<NUM_LIT>", ";", "if", "(", "(", "uint64_t", ")", "Imm", ">", "UnsignedMax", ")", "return", "false", ";", "}", "if", "(", "PostRA", "&&", "III", ".", "ZeroIsSpecialOrig", "!=", "III", ".", "ZeroIsSpecialNew", ")", "{", "unsigned", "PosForOrigZero", "=", "III", ".", "ZeroIsSpecialOrig", "?", "III", ".", "ZeroIsSpecialOrig", ":", "III", ".", "ZeroIsSpecialNew", "+", "<NUM_LIT>", ";", "Register", "OrigZeroReg", "=", "MI", ".", "getOperand", "(", "PosForOrigZero", ")", ".", "getReg", "(", ")", ";", "Register", "NewZeroReg", "=", "MI", ".", "getOperand", "(", "III", ".", "ZeroIsSpecialNew", ")", ".", "getReg", "(", ")", ";", "if", "(", "(", "NewZeroReg", "==", "PPC", "::", "R0", "\|\|", "NewZeroReg", "==", "PPC", "::", "X0", ")", "&&", "ConstantOpNo", "!=", "III", ".", "ZeroIsSpecialNew", ")", "return", "false", ";", "if", "(", "(", "OrigZeroReg", "==", "PPC", "::", "R0", "\|\|", "OrigZeroReg", "==", "PPC", "::", "X0", ")", "&&", "ConstantOpNo", "!=", "PosForOrigZero", ")", "return", "false", ";", "}", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "SpecialShift32", "=", "Opc", "==", "PPC", "::", "SLW", "\|\|", "Opc", "==", "PPC", "::", "SLW_rec", "\|\|", "Opc", "==", "PPC", "::", "SRW", "\|\|", "Opc", "==", "PPC", "::", "SRW_rec", "\|\|", "Opc", "==", "PPC", "::", "SLW8", "\|\|", "Opc", "==", "PPC", "::", "SLW8_rec", "\|\|", "Opc", "==", "PPC", "::", "SRW8", "\|\|", "Opc", "==", "PPC", "::", "SRW8_rec", ";", "bool", "SpecialShift64", "=", "Opc", "==", "PPC", "::", "SLD", "\|\|", "Opc", "==", "PPC", "::", "SLD_rec", "\|\|", "Opc", "==", "PPC", "::", "SRD", "\|\|", "Opc", "==", "PPC", "::", "SRD_rec", ";", "bool", "SetCR", "=", "Opc", "==", "PPC", "::", "SLW_rec", "\|\|", "Opc", "==", "PPC", "::", "SRW_rec", "\|\|", "Opc", "==", "PPC", "::", "SLD_rec", "\|\|", "Opc", "==", "PPC", "::", "SRD_rec", ";", "bool", "RightShift", "=", "Opc", "==", "PPC", "::", "SRW", "\|\|", "Opc", "==", "PPC", "::", "SRW_rec", "\|\|", "Opc", "==", "PPC", "::", "SRD", "\|\|", "Opc", "==", "PPC", "::", "SRD_rec", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Replacing reg+reg instruction: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Fed by load-immediate: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "DefMI", ".", "dump", "(", ")", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "III", ".", "ImmOpcode", ")", ")", ";", "if", "(", "ConstantOpNo", "==", "III", ".", "OpNoForForwarding", ")", "{", "if", "(", "SpecialShift32", "\|\|", "SpecialShift64", ")", "{", "LoadImmediateInfo", "LII", ";", "LII", ".", "Imm", "=", "<NUM_LIT>", ";", "LII", ".", "SetCR", "=", "SetCR", ";", "LII", ".", "Is64Bit", "=", "SpecialShift64", ";", "uint64_t", "ShAmt", "=", "Imm", "&", "(", "SpecialShift32", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "Imm", "&", "(", "SpecialShift32", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "replaceInstrWithLI", "(", "MI", ",", "LII", ")", ";", "else", "if", "(", "!", "SetCR", "&&", "ShAmt", "==", "<NUM_LIT>", "&&", "!", "PostRA", ")", "{", "MI", ".", "removeOperand", "(", "<NUM_LIT>", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "PPC", "::", "COPY", ")", ")", ";", "}", "else", "{", "if", "(", "SpecialShift32", ")", "{", "uint64_t", "SH", "=", "ShAmt", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "RightShift", "?", "<NUM_LIT>", "-", "ShAmt", ":", "ShAmt", ";", "uint64_t", "MB", "=", "RightShift", "?", "ShAmt", ":", "<NUM_LIT>", ";", "uint64_t", "ME", "=", "RightShift", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "-", "ShAmt", ";", "replaceInstrOperandWithImm", "(", "MI", ",", "III", ".", "OpNoForForwarding", ",", "SH", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "MB", ")", ".", "addImm", "(", "ME", ")", ";" ]
GCC	sh	CPP	next_suggestion	CPU	622,715	[ "result", ".", "set_rtx", "=", "set_of", "(", "reg", ",", "result", ".", "insn", ")", ";" ]	[ "for", "(", "result", ".", "insn", "=", "insn", ";", "result", ".", "insn", "!=", "NULL", ";", "result", ".", "insn", "=", "prev_nonnote_insn_bb", "(", "result", ".", "insn", ")", ")", "{", "if", "(", "BARRIER_P", "(", "result", ".", "insn", ")", ")", "return", "result", ";", "if", "(", "!", "NONJUMP_INSN_P", "(", "result", ".", "insn", ")", ")", "continue", ";", "if", "(", "reg_set_p", "(", "reg", ",", "result", ".", "insn", ")", ")", "{" ]
GCC	avr	CPP	code_generation	MPU	622,716	[ "static", "tree", "avr_resolve_overloaded_builtin", "(", "unsigned", "int", "iloc", ",", "tree", "fndecl", ",", "void", "", "vargs", ")", "{", "tree", "type0", ",", "type1", ",", "fold", "=", "NULL_TREE", ";", "enum", "avr_builtin_id", "id", "=", "AVR_BUILTIN_COUNT", ";", "location_t", "loc", "=", "(", "location_t", ")", "iloc", ";", "vec", "<", "tree", ",", "va_gc", ">", "&", "args", "=", "", "(", "vec", "<", "tree", ",", "va_gc", ">", "*", ")", "vargs", ";", "switch", "(", "DECL_FUNCTION_CODE", "(", "fndecl", ")", ")", "{", "default", ":", "break", ";", "case", "AVR_BUILTIN_ABSFX", ":", "if", "(", "args", ".", "length", "(", ")", "!=", "<NUM_LIT>", ")", "{", "error_at", "(", "loc", ",", "<STR_LIT>", "%qs expects 1 argument but %d given", "<STR_LIT>", ",", "<STR_LIT>", "absfx", "<STR_LIT>", ",", "(", "int", ")", "args", ".", "length", "(", ")", ")", ";", "fold", "=", "error_mark_node", ";", "break", ";", "}", "type0", "=", "TREE_TYPE", "(", "args", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "!", "FIXED_POINT_TYPE_P", "(", "type0", ")", ")", "{", "error_at", "(", "loc", ",", "<STR_LIT>", "%qs expects a fixed-point value as argument", "<STR_LIT>", ",", "<STR_LIT>", "absfx", "<STR_LIT>", ")", ";", "fold", "=", "error_mark_node", ";", "}", "switch", "(", "TYPE_MODE", "(", "type0", ")", ")", "{", "case", "E_QQmode", ":", "id", "=", "AVR_BUILTIN_ABSHR", ";", "break", ";", "case", "E_HQmode", ":", "id", "=", "AVR_BUILTIN_ABSR", ";", "break", ";", "case", "E_SQmode", ":", "id", "=", "AVR_BUILTIN_ABSLR", ";", "break", ";", "case", "E_DQmode", ":", "id", "=", "AVR_BUILTIN_ABSLLR", ";", "break", ";", "case", "E_HAmode", ":", "id", "=", "AVR_BUILTIN_ABSHK", ";", "break", ";", "case", "E_SAmode", ":", "id", "=", "AVR_BUILTIN_ABSK", ";", "break", ";", "case", "E_DAmode", ":", "id", "=", "AVR_BUILTIN_ABSLK", ";", "break", ";", "case", "E_TAmode", ":", "id", "=", "AVR_BUILTIN_ABSLLK", ";", "break", ";", "case", "E_UQQmode", ":", "case", "E_UHQmode", ":", "case", "E_USQmode", ":", "case", "E_UDQmode", ":", "case", "E_UHAmode", ":", "case", "E_USAmode", ":", "case", "E_UDAmode", ":", "case", "E_UTAmode", ":", "warning_at", "(", "loc", ",", "<NUM_LIT>", ",", "<STR_LIT>", "using %qs with unsigned type has no effect", "<STR_LIT>", ",", "<STR_LIT>", "absfx", "<STR_LIT>", ")", ";", "return", "args", "[", "<NUM_LIT>", "]", ";", "default", ":", "error_at", "(", "loc", ",", "<STR_LIT>", "no matching fixed-point overload found for %qs", "<STR_LIT>", ",", "<STR_LIT>", "absfx", "<STR_LIT>", ")", ";", "fold", "=", "error_mark_node", ";", "break", ";", "}", "fold", "=", "targetm", ".", "builtin_decl", "(", "id", ",", "true", ")", ";", "if", "(", "fold", "!=", "error_mark_node", ")", "fold", "=", "build_function_call_vec", "(", "loc", ",", "vNULL", ",", "fold", ",", "&", "args", ",", "NULL", ")", ";", "break", ";", "case", "AVR_BUILTIN_ROUNDFX", ":", "if", "(", "args", ".", "length", "(", ")", "!=", "<NUM_LIT>", ")", "{", "error_at", "(", "loc", ",", "<STR_LIT>", "%qs expects 2 arguments but %d given", "<STR_LIT>", ",", "<STR_LIT>", "roundfx", "<STR_LIT>", ",", "(", "int", ")", "args", ".", "length", "(", ")", ")", ";", "fold", "=", "error_mark_node", ";", "break", ";", "}", "type0", "=", "TREE_TYPE", "(", "args", "[", "<NUM_LIT>", "]", ")", ";", "type1", "=", "TREE_TYPE", "(", "args", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "!", "FIXED_POINT_TYPE_P", "(", "type0", ")", ")", "{", "error_at", "(", "loc", ",", "<STR_LIT>", "%qs expects a fixed-point value as first argument", "<STR_LIT>", ",", "<STR_LIT>", "roundfx", "<STR_LIT>", ")", ";", "fold", "=", "error_mark_node", ";", "}", "if", "(", "!", "INTEGRAL_TYPE_P", "(", "type1", ")", ")", "{", "error_at", "(", "loc", ",", "<STR_LIT>", "%qs expects an integer value as second argument", "<STR_LIT>", ",", "<STR_LIT>", "roundfx", "<STR_LIT>", ")", ";", "fold", "=", "error_mark_node", ";", "}", "switch", "(", "TYPE_MODE", "(", "type0", ")", ")", "{", "case", "E_QQmode", ":", "id", "=", "AVR_BUILTIN_ROUNDHR", ";", "break", ";", "case", "E_HQmode", ":", "id", "=", "AVR_BUILTIN_ROUNDR", ";", "break", ";", "case", "E_SQmode", ":", "id", "=", "AVR_BUILTIN_ROUNDLR", ";", "break", ";", "case", "E_DQmode", ":", "id", "=", "AVR_BUILTIN_ROUNDLLR", ";", "break", ";", "case", "E_UQQmode", ":", "id", "=", "AVR_BUILTIN_ROUNDUHR", ";", "break", ";", "case", "E_UHQmode", ":", "id", "=", "AVR_BUILTIN_ROUNDUR", ";", "break", ";", "case", "E_USQmode", ":", "id", "=", "AVR_BUILTIN_ROUNDULR", ";", "break", ";", "case", "E_UDQmode", ":", "id", "=", "AVR_BUILTIN_ROUNDULLR", ";", "break", ";", "case", "E_HAmode", ":", "id", "=", "AVR_BUILTIN_ROUNDHK", ";", "break", ";", "case", "E_SAmode", ":", "id", "=", "AVR_BUILTIN_ROUNDK", ";", "break", ";", "case", "E_DAmode", ":", "id", "=", "AVR_BUILTIN_ROUNDLK", ";", "break", ";", "case", "E_TAmode", ":", "id", "=", "AVR_BUILTIN_ROUNDLLK", ";", "break", ";", "case", "E_UHAmode", ":", "id", "=", "AVR_BUILTIN_ROUNDUHK", ";", "break", ";", "case", "E_USAmode", ":", "id", "=", "AVR_BUILTIN_ROUNDUK", ";", "break", ";", "case", "E_UDAmode", ":", "id", "=", "AVR_BUILTIN_ROUNDULK", ";", "break", ";", "case", "E_UTAmode", ":", "id", "=", "AVR_BUILTIN_ROUNDULLK", ";", "break", ";", "default", ":", "error_at", "(", "loc", ",", "<STR_LIT>", "no matching fixed-point overload found for %qs", "<STR_LIT>", ",", "<STR_LIT>", "roundfx", "<STR_LIT>", ")", ";", "fold", "=", "error_mark_node", ";", "break", ";", "}", "fold", "=", "targetm", ".", "builtin_decl", "(", "id", ",", "true", ")", ";", "if", "(", "fold", "!=", "error_mark_node", ")", "fold", "=", "build_function_call_vec", "(", "loc", ",", "vNULL", ",", "fold", ",", "&", "args", ",", "NULL", ")", ";", "break", ";", "case", "AVR_BUILTIN_COUNTLSFX", ":", "if", "(", "args", ".", "length", "(", ")", "!=", "<NUM_LIT>", ")", "{", "error_at", "(", "loc", ",", "<STR_LIT>", "%qs expects 1 argument but %d given", "<STR_LIT>", ",", "<STR_LIT>", "countlsfx", "<STR_LIT>", ",", "(", "int", ")", "args", ".", "length", "(", ")", ")", ";", "fold", "=", "error_mark_node", ";", "break", ";", "}", "type0", "=", "TREE_TYPE", "(", "args", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "!", "FIXED_POINT_TYPE_P", "(", "type0", ")", ")", "{", "error_at", "(", "loc", ",", "<STR_LIT>", "%qs expects a fixed-point value as first argument", "<STR_LIT>", ",", "<STR_LIT>", "countlsfx", "<STR_LIT>", ")", ";", "fold", "=", "error_mark_node", ";", "}", "switch", "(", "TYPE_MODE", "(", "type0", ")", ")", "{", "case", "E_QQmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSHR", ";", "break", ";", "case", "E_HQmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSR", ";", "break", ";", "case", "E_SQmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSLR", ";", "break", ";", "case", "E_DQmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSLLR", ";", "break", ";", "case", "E_UQQmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSUHR", ";", "break", ";", "case", "E_UHQmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSUR", ";", "break", ";", "case", "E_USQmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSULR", ";", "break", ";", "case", "E_UDQmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSULLR", ";", "break", ";", "case", "E_HAmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSHK", ";", "break", ";", "case", "E_SAmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSK", ";", "break", ";", "case", "E_DAmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSLK", ";", "break", ";", "case", "E_TAmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSLLK", ";", "break", ";", "case", "E_UHAmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSUHK", ";", "break", ";", "case", "E_USAmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSUK", ";", "break", ";", "case", "E_UDAmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSULK", ";", "break", ";", "case", "E_UTAmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSULLK", ";", "break", ";", "default", ":", "error_at", "(", "loc", ",", "<STR_LIT>", "no matching fixed-point overload found for %qs", "<STR_LIT>", ",", "<STR_LIT>", "countlsfx", "<STR_LIT>", ")", ";", "fold", "=", "error_mark_node", ";", "break", ";", "}", "fold", "=", "targetm", ".", "builtin_decl", "(", "id", ",", "true", ")", ";", "if", "(", "fold", "!=", "error_mark_node", ")", "fold", "=", "build_function_call_vec", "(", "loc", ",", "vNULL", ",", "fold", ",", "&", "args", ",", "NULL", ")", ";", "break", ";", "}", "return", "fold", ";", "}" ]	[ "Implement", "`", "TARGET_RESOLVE_OVERLOADED_PLUGIN", "'", "." ]
GCC	ia64	CPP	next_suggestion	CPU	622,717	[ "if", "(", "!", "strcmp", "(", "c89_mathlib_name_list", "[", "i", "]", ".", "realname", ",", "IDENTIFIER_POINTER", "(", "func", ")", ")", ")", "{" ]	[ "if", "(", "!", "flag_isoc94", "&&", "flag_iso", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "c89_mathlib_name_list", ")", ";", "i", "++", ")", "{", "if", "(", "!", "strcmp", "(", "c89_mathlib_name_list", "[", "i", "]", ".", "realname", ",", "IDENTIFIER_POINTER", "(", "func", ")", ")", ")", "{", "add_to_renaming_pragma_list", "(", "func", ",", "get_identifier", "(", "c89_mathlib_name_list", "[", "i", "]", ".", "c89name", ")", ")", ";", "}", "}", "}", "}", "static", "void", "ia64_hpux_add_pragma_builtin", "(", "tree", "func", ")", "{", "size_t", "i", ";", "if", "(", "!", "flag_isoc94", "&&", "flag_iso", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "c89_mathlib_name_list", ")", ";", "i", "++", ")", "{" ]
GCC	m68k	MD	next_suggestion	MPU	622,718	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "zero_extract", ":", "SI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "]" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	622,719	[ "addOperand", "(", "Inst", ",", "DAsm", "->", "DecoderName", "(", "Imm", ")", ")", ";", "\\", "}" ]	[ "static", "DecodeStatus", "StaticDecoderName", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "\\", "uint64_t", ",", "\\", "const", "MCDisassembler", "", "Decoder", ")", "{", "\\", "auto", "DAsm", "=", "static_cast", "<", "const", "AMDGPUDisassembler", "", ">", "(", "Decoder", ")", ";", "\\", "return" ]
GCC	s390	MD	stmt_completion	MPU	622,720	[ "<STR_LIT>", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM	AZPR	CPP	next_suggestion	CPU	622,721	[ "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";" ]	[ "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ">> AZPRMCInstLower::Lower <<\\n", "<STR_LIT>", ")", ";", "OutMI", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{" ]
GCC	i386	CPP	next_suggestion	CPU	622,722	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m256", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_fixupimm_ps", "(", "_", "_", "m256", "_", "_", "A", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m256", "_", "_", "B", ",", "_", "_", "m256i", "_", "_", "C", ",", "const", "int", "_", "_", "imm", ")", "{", "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_fixupimmps256_mask", "(", "(", "_", "_", "v8sf", ")", "_", "_", "A", ",", "(", "_", "_", "v8sf", ")", "_", "_", "B", ",", "(", "_", "_", "v8si", ")", "_", "_", "C", ",", "_", "_", "imm", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
GCC	rl78	MD	next_suggestion	MPU	622,723	[ ")" ]	[ "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	ARM64	TD	next_suggestion	CPU	622,724	[ "let", "Constraints", "=", "cstr", ";" ]	[ "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "Unpredictable", "=", "<NUM_LIT>", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "Unpredictable", ";", "let", "Namespace", "=", "<STR_LIT>", ";", "Format", "F", "=", "f", ";", "bits", "<", "<NUM_LIT>", ">", "Form", "=", "F", ".", "Value", ";", "let", "Pattern", "=", "[", "]", ";" ]
GCC	i386	MD	stmt_completion	CPU	622,725	[ "<STR_LIT>", ")" ]	[ "(", "define_reservation", "<STR_LIT>" ]
LLVM	TPC	CPP	stmt_completion	Virtual ISA	622,726	[ "&&", "consumerPartOfE1Bypass", ")", ";" ]	[ "bool", "producerPartOfE1Bypass", "=", "(", "(", "producer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "producer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "\|\|", "(", "(", "producer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "producer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "\|\|", "(", "(", "producer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "producer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "\|\|", "(", "(", "producer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "producer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "\|\|", "(", "(", "producer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "producer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "\|\|", "(", "(", "producer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "producer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "\|\|", "(", "(", "producer", ".", "the_slotID", "==", "e_issue_slot_load", ")", "&&", "(", "producer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "\|\|", "(", "(", "producer", ".", "the_slotID", "==", "e_issue_slot_load", ")", "&&", "(", "producer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "\|\|", "(", "(", "producer", ".", "the_slotID", "==", "e_issue_slot_store", ")", "&&", "(", "producer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", ";", "bool", "consumerPartOfE1Bypass", "=", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_load", ")", ")", "\|\|", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_store", ")", ")", "\|\|", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "consumer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "\|\|", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "consumer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "\|\|", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "consumer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "\|\|", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "consumer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "\|\|", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "consumer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "\|\|", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "consumer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "\|\|", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "consumer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", ";", "return", "!", "(", "producerPartOfE1Bypass" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,727	[ "}" ]	[ "def", "J4_cmpgtu_fp0_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "GeneralSubRegs", ":", "$", "Rt16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56336eb0", ",", "TypeCJ", ">", ",", "Enc_6a5972", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
GCC	fr30	MD	stmt_completion	DSP	622,728	[ ")", ")", ")", ")" ]	[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const", "(", "if_then_else", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,729	[ "}" ]	[ "class", "Enc_621fba", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Gd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Gd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	sparc	MD	program_repair	CPU	622,730	[ "<FIXS>", "<STR_LIT>", ")", "<FIXE>" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	rs6000	CPP	stmt_completion	CPU	622,731	[ "A", ";" ]	[ "_", "_", "A", "=", "(", "_", "_", "m128i", ")", "vec_mergeh", "(", "_", "_", "zero", ",", "(", "_", "_", "v16qu", ")", "_", "_", "A", ")", ";", "_", "_", "A", "=", "(", "_", "_", "m128i", ")", "vec_mergeh", "(", "(", "_", "_", "v8hu", ")", "_", "_", "zero", ",", "(", "_", "_", "v8hu", ")", "_", "_", "A", ")", ";", "_", "_", "A", "=", "(", "_", "_", "m128i", ")", "vec_mergeh", "(", "(", "_", "_", "v4su", ")", "_", "_", "zero", ",", "(", "_", "_", "v4su", ")", "_", "_", "A", ")", ";", "return", "_", "_" ]
GCC	i386	CPP	next_suggestion	CPU	622,732	[ "else", "emit_move_insn", "(", "result", ",", "gen_lowpart", "(", "TImode", ",", "x", ")", ")", ";" ]	[ "rtx", "lo", "=", "gen_lowpart", "(", "DImode", ",", "result", ")", ";", "emit_insn", "(", "gen_vec_extractv2didi", "(", "lo", ",", "temp", ",", "const0_rtx", ")", ")", ";", "rtx", "hi", "=", "gen_highpart", "(", "DImode", ",", "result", ")", ";", "emit_insn", "(", "gen_vec_extractv2didi", "(", "hi", ",", "temp", ",", "const1_rtx", ")", ")", ";", "}" ]
GCC	arm	CPP	stmt_completion	CPU	622,733	[ ")", "{" ]	[ "vcge_f16", "(", "float16x4_t", "_", "_", "a", ",", "float16x4_t", "_", "_", "b" ]
LLVM	ARM	TD	stmt_completion	CPU	622,734	[ "}", "=", "<NUM_LIT>", ";" ]	[ "class", "MVE_VCMPqqi", "<", "string", "suffix", ",", "bits", "<", "<NUM_LIT>", ">", "size", ">", ":", "MVE_VCMPqq", "<", "suffix", ",", "<NUM_LIT>", ",", "size", ",", "pred_basic_i", ">", "{", "let", "Inst", "{", "<NUM_LIT>" ]
LLVM	PowerPC	TD	next_suggestion	CPU	622,735	[ "let", "ParserMatchClass", "=", "PPCDirectBrAsmOperand", ";" ]	[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,736	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	s390	MD	program_repair	MPU	622,737	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "CODE_LABEL_NUMBER", "(", "xop", "[", "<NUM_LIT>", "]", ")", ")", "return", "<STR_LIT>", "}", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>" ]
LLVM	ARM	CPP	next_suggestion	CPU	622,738	[ "}" ]	[ "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "Ty", ")", ")", "return", "false", ";", "if", "(", "!", "Arg", ".", "IsFixed", ")", "IsVarArg", "=", "true", ";", "if", "(", "Arg", ".", "Flags", "[", "<NUM_LIT>", "]", ".", "isByVal", "(", ")", ")", "return", "false", ";", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "MF", ")", ";", "}", "auto", "ArgAssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "Info", ".", "CallConv", ",", "IsVarArg", ")", ";", "OutgoingValueHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "ArgAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "!", "Info", ".", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Info", ".", "OrigRet", ".", "Ty", ")", ")", "return", "false", ";", "ArgInfos", ".", "clear", "(", ")", ";", "splitToValueTypes", "(", "Info", ".", "OrigRet", ",", "ArgInfos", ",", "MF", ")", ";", "auto", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "Info", ".", "CallConv", ",", "IsVarArg", ")", ";", "CallReturnHandler", "RetHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "RetAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "RetHandler", ")", ")", "return", "false", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	622,739	[ "HWVal", ",", "HWVal", ")", ";" ]	[ "static", "constexpr", "uint64_t", "encodeFltRoundsTableSame", "(", "AMDGPUFltRounds", "FltRoundsMode", ",", "uint32_t", "HWVal", ")", "{", "return", "encodeFltRoundsTable", "(", "FltRoundsMode", "," ]
LLVM	PowerPC	TD	stmt_completion	CPU	622,740	[ "=", "<STR_LIT>", ";" ]	[ "let", "ParserMatchClass", "=", "PPCU12ImmAsmOperand", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "OperandType" ]
GCC	i386	CPP	code_generation	CPU	622,741	[ "unsigned", "int", "get_builtin_code_for_version", "(", "tree", "decl", ",", "tree", "", "predicate_list", ")", "{", "tree", "attrs", ";", "struct", "cl_target_option", "cur_target", ";", "tree", "target_node", ";", "struct", "cl_target_option", "", "new", "_", "target", ";", "const", "char", "", "arg_str", "=", "NULL", ";", "const", "char", "", "attrs_str", "=", "NULL", ";", "char", "", "tok_str", "=", "NULL", ";", "char", "", "token", ";", "enum", "feature_priority", "priority", "=", "P_NONE", ";", "static", "unsigned", "int", "NUM_FEATURES", "=", "ARRAY_SIZE", "(", "isa_names_table", ")", ";", "unsigned", "int", "i", ";", "tree", "predicate_chain", "=", "NULL_TREE", ";", "tree", "predicate_decl", ",", "predicate_arg", ";", "attrs", "=", "lookup_attribute", "(", "<STR_LIT>", "target", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "decl", ")", ")", ";", "gcc_assert", "(", "attrs", "!=", "NULL", ")", ";", "attrs", "=", "TREE_VALUE", "(", "TREE_VALUE", "(", "attrs", ")", ")", ";", "gcc_assert", "(", "TREE_CODE", "(", "attrs", ")", "==", "STRING_CST", ")", ";", "attrs_str", "=", "TREE_STRING_POINTER", "(", "attrs", ")", ";", "if", "(", "strcmp", "(", "attrs_str", ",", "<STR_LIT>", "default", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "strstr", "(", "attrs_str", ",", "<STR_LIT>", "arch=", "<STR_LIT>", ")", "!=", "NULL", ")", "{", "cl_target_option_save", "(", "&", "cur_target", ",", "&", "global_options", ",", "&", "global_options_set", ")", ";", "target_node", "=", "ix86_valid_target_attribute_tree", "(", "decl", ",", "attrs", ",", "&", "global_options", ",", "&", "global_options_set", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "target_node", ")", ";", "if", "(", "target_node", "==", "error_mark_node", ")", "return", "<NUM_LIT>", ";", "new", "_", "target", "=", "TREE_TARGET_OPTION", "(", "target_node", ")", ";", "gcc_assert", "(", "new", "_", "target", ")", ";", "enum", "ix86_builtins", "builtin_fn", "=", "IX86_BUILTIN_CPU_IS", ";", "const", "char", "", "arch_name", "=", "attrs_str", "+", "strlen", "(", "<STR_LIT>", "arch=", "<STR_LIT>", ")", ";", "if", "(", "startswith", "(", "arch_name", ",", "<STR_LIT>", "x86-64", "<STR_LIT>", ")", ")", "{", "arg_str", "=", "arch_name", ";", "builtin_fn", "=", "IX86_BUILTIN_CPU_SUPPORTS", ";", "if", "(", "strcmp", "(", "arch_name", ",", "<STR_LIT>", "x86-64", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "priority", "=", "P_X86_64_BASELINE", ";", "else", "if", "(", "strcmp", "(", "arch_name", ",", "<STR_LIT>", "x86-64-v2", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "priority", "=", "P_X86_64_V2", ";", "else", "if", "(", "strcmp", "(", "arch_name", ",", "<STR_LIT>", "x86-64-v3", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "priority", "=", "P_X86_64_V3", ";", "else", "if", "(", "strcmp", "(", "arch_name", ",", "<STR_LIT>", "x86-64-v4", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "priority", "=", "P_X86_64_V4", ";", "}", "else", "if", "(", "new", "_", "target", "->", "arch_specified", "&&", "new", "_", "target", "->", "arch", ">", "<NUM_LIT>", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "pta_size", ";", "i", "++", ")", "if", "(", "processor_alias_table", "[", "i", "]", ".", "processor", "==", "new", "_", "target", "->", "arch", ")", "{", "const", "pta", "", "arch_info", "=", "&", "processor_alias_table", "[", "i", "]", ";", "switch", "(", "arch_info", "->", "priority", ")", "{", "default", ":", "arg_str", "=", "arch_info", "->", "name", ";", "priority", "=", "arch_info", "->", "priority", ";", "break", ";", "case", "P_PROC_DYNAMIC", ":", "switch", "(", "new", "_", "target", "->", "arch", ")", "{", "case", "PROCESSOR_NEHALEM", ":", "if", "(", "TARGET_PCLMUL_P", "(", "new", "_", "target", "->", "x_ix86_isa_flags", ")", ")", "{", "arg_str", "=", "<STR_LIT>", "westmere", "<STR_LIT>", ";", "priority", "=", "P_PCLMUL", ";", "}", "else", "{", "arg_str", "=", "<STR_LIT>", "corei7", "<STR_LIT>", ";", "priority", "=", "P_PROC_SSE4_2", ";", "}", "break", ";", "case", "PROCESSOR_SANDYBRIDGE", ":", "if", "(", "TARGET_F16C_P", "(", "new", "_", "target", "->", "x_ix86_isa_flags", ")", ")", "arg_str", "=", "<STR_LIT>", "ivybridge", "<STR_LIT>", ";", "else", "arg_str", "=", "<STR_LIT>", "sandybridge", "<STR_LIT>", ";", "priority", "=", "P_PROC_AVX", ";", "break", ";", "case", "PROCESSOR_HASWELL", ":", "if", "(", "TARGET_ADX_P", "(", "new", "_", "target", "->", "x_ix86_isa_flags", ")", ")", "arg_str", "=", "<STR_LIT>", "broadwell", "<STR_LIT>", ";", "else", "arg_str", "=", "<STR_LIT>", "haswell", "<STR_LIT>", ";", "priority", "=", "P_PROC_AVX2", ";", "break", ";", "case", "PROCESSOR_AMDFAM10", ":", "arg_str", "=", "<STR_LIT>", "amdfam10h", "<STR_LIT>", ";", "priority", "=", "P_PROC_SSE4_A", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "break", ";", "case", "P_NONE", ":", "break", ";", "}", "break", ";", "}", "cl_target_option_restore", "(", "&", "global_options", ",", "&", "global_options_set", ",", "&", "cur_target", ")", ";", "if", "(", "predicate_list", "&&", "arg_str", "==", "NULL", ")", "{", "error_at", "(", "DECL_SOURCE_LOCATION", "(", "decl", ")", ",", "<STR_LIT>", "no dispatcher found for the versioning attributes", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "predicate_list", ")", "{", "predicate_decl", "=", "ix86_builtins", "[", "(", "int", ")", "builtin_fn", "]", ";", "predicate_arg", "=", "build_string_literal", "(", "strlen", "(", "arg_str", ")", "+", "<NUM_LIT>", ",", "arg_str", ")", ";", "predicate_chain", "=", "tree_cons", "(", "predicate_decl", ",", "predicate_arg", ",", "predicate_chain", ")", ";", "}", "}", "tok_str", "=", "(", "char", "", ")", "xmalloc", "(", "strlen", "(", "attrs_str", ")", "+", "<NUM_LIT>", ")", ";", "strcpy", "(", "tok_str", ",", "attrs_str", ")", ";", "token", "=", "strtok", "(", "tok_str", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "predicate_decl", "=", "ix86_builtins", "[", "(", "int", ")", "IX86_BUILTIN_CPU_SUPPORTS", "]", ";", "while", "(", "token", "!=", "NULL", ")", "{", "if", "(", "startswith", "(", "token", ",", "<STR_LIT>", "arch=", "<STR_LIT>", ")", ")", "{", "token", "=", "strtok", "(", "NULL", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "continue", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "NUM_FEATURES", ";", "++", "i", ")", "{", "if", "(", "strcmp", "(", "token", ",", "isa_names_table", "[", "i", "]", ".", "name", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "predicate_list", ")", "{", "predicate_arg", "=", "build_string_literal", "(", "strlen", "(", "isa_names_table", "[", "i", "]", ".", "name", ")", "+", "<NUM_LIT>", ",", "isa_names_table", "[", "i", "]", ".", "name", ")", ";", "predicate_chain", "=", "tree_cons", "(", "predicate_decl", ",", "predicate_arg", ",", "predicate_chain", ")", ";", "}", "if", "(", "isa_names_table", "[", "i", "]", ".", "priority", ">", "priority", ")", "priority", "=", "isa_names_table", "[", "i", "]", ".", "priority", ";", "break", ";", "}", "}", "if", "(", "predicate_list", "&&", "priority", "==", "P_NONE", ")", "{", "error_at", "(", "DECL_SOURCE_LOCATION", "(", "decl", ")", ",", "<STR_LIT>", "ISA %qs is not supported in %<target%> attribute, ", "<STR_LIT>", "<STR_LIT>", "use %<arch=%> syntax", "<STR_LIT>", ",", "token", ")", ";", "return", "<NUM_LIT>", ";", "}", "token", "=", "strtok", "(", "NULL", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "free", "(", "tok_str", ")", ";", "if", "(", "predicate_list", "&&", "predicate_chain", "==", "NULL_TREE", ")", "{", "error_at", "(", "DECL_SOURCE_LOCATION", "(", "decl", ")", ",", "<STR_LIT>", "no dispatcher found for the versioning attributes: %s", "<STR_LIT>", ",", "attrs_str", ")", ";", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "predicate_list", ")", "{", "predicate_chain", "=", "nreverse", "(", "predicate_chain", ")", ";", "", "predicate_list", "=", "predicate_chain", ";", "}", "return", "priority", ";", "}" ]	[ "This", "parses", "the", "attribute", "arguments", "to", "target", "in", "DECL", "and", "determines", "the", "right", "builtin", "to", "use", "to", "match", "the", "platform", "specification", ".", "It", "returns", "the", "priority", "value", "for", "this", "version", "decl", ".", "If", "PREDICATE_LIST", "is", "not", "NULL", ",", "it", "stores", "the", "list", "of", "cpu", "features", "that", "need", "to", "be", "checked", "before", "dispatching", "this", "function", "." ]
GCC	avr	MD	next_suggestion	MPU	622,742	[ "(", "clobber", "(", "reg", ":", "CC", "REG_CC", ")", ")", "]", ")", "]", ")" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "ALL2", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	622,743	[ "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{" ]	[ "if", "(", "StackSize", ")", "{", "bool", "StoreBackchain", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", "backchain", "<STR_LIT>", ")", ";", "if", "(", "StoreBackchain", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "int64_t", "Delta", "=", "-", "int64_t", "(", "StackSize", ")", ";", "emitIncrement", "(", "MBB", ",", "MBBI", ",", "DL", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "Delta", ",", "ZII", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "SPOffsetFromCFA", "+", "Delta", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "SPOffsetFromCFA", "+=", "Delta", ";", "if", "(", "StoreBackchain", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "HasFP", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "unsigned", "HardFP", "=", "MRI", "->", "getDwarfRegNum", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "nullptr", ",", "HardFP", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "MF", ".", "begin", "(", ")", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "I", "->", "addLiveIn", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "CFIIndexes", ";", "for", "(", "auto", "&", "Save", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "Save", ".", "getReg", "(", ")", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	622,744	[ "return", "Reg", ";" ]	[ "static", "unsigned", "findScratchRegister", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "RegScavenger", "", "RS", ",", "const", "TargetRegisterClass", "", "RC", ",", "int", "SPAdj", ")", "{", "assert", "(", "RS", "&&", "<STR_LIT>", "Register scavenging must be on", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "RS", "->", "FindUnusedReg", "(", "RC", ",", "true", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "Reg", "=", "RS", "->", "scavengeRegister", "(", "RC", ",", "II", ",", "SPAdj", ")", ";" ]
GCC	alpha	MD	next_suggestion	MPU	622,745	[ "(", "use", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "trap_if", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	622,746	[ "for", "(", "int", "&", "M", ":", "LoBlendMask", ")", "if", "(", "M", ">=", "<NUM_LIT>", ")", "M", "/", "=", "<NUM_LIT>", ";" ]	[ "if", "(", "V1InUse", "&&", "V2InUse", ")", "{", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", ")", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "MVT", "::", "v16i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Unpack", "=", "lowerVectorShuffleAsPermuteAndUnpack", "(", "DL", ",", "MVT", "::", "v16i8", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "Unpack", ";", "}", "return", "PSHUFB", ";", "}", "if", "(", "NumV2Elements", "==", "<NUM_LIT>", ")", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleAsElementInsertion", "(", "DL", ",", "MVT", "::", "v16i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "BitBlend", "=", "lowerVectorShuffleAsBitBlend", "(", "DL", ",", "MVT", "::", "v16i8", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "BitBlend", ";", "if", "(", "int", "NumEvenDrops", "=", "canLowerByDroppingEvenElements", "(", "Mask", ")", ")", "{", "bool", "IsSingleInput", "=", "isSingleInputShuffleMask", "(", "Mask", ")", ";", "assert", "(", "NumEvenDrops", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "No support for dropping even elements more than 3 times.", "<STR_LIT>", ")", ";", "MVT", "MaskVTs", "[", "]", "=", "{", "MVT", "::", "v8i16", ",", "MVT", "::", "v4i32", ",", "MVT", "::", "v2i64", "}", ";", "SDValue", "ByteClearMask", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v16i8", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MaskVTs", "[", "NumEvenDrops", "-", "<NUM_LIT>", "]", ")", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "MVT", "::", "v16i8", ",", "V1", ",", "ByteClearMask", ")", ";", "if", "(", "!", "IsSingleInput", ")", "V2", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "MVT", "::", "v16i8", ",", "V2", ",", "ByteClearMask", ")", ";", "V1", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i16", ",", "V1", ")", ";", "V2", "=", "IsSingleInput", "?", "V1", ":", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i16", ",", "V2", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16i8", ",", "V1", ",", "V2", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumEvenDrops", ";", "++", "i", ")", "{", "Result", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i16", ",", "Result", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16i8", ",", "Result", ",", "Result", ")", ";", "}", "return", "Result", ";", "}", "if", "(", "NumV2Elements", ">", "<NUM_LIT>", ")", "return", "lowerVectorShuffleAsDecomposedShuffleBlend", "(", "DL", ",", "MVT", "::", "v16i8", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";", "SDValue", "V", "=", "V1", ";", "int", "LoBlendMask", "[", "<NUM_LIT>", "]", "=", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "int", "HiBlendMask", "[", "<NUM_LIT>", "]", "=", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", ")", "(", "i", "<", "<NUM_LIT>", "?", "LoBlendMask", "[", "i", "]", ":", "HiBlendMask", "[", "i", "%", "<NUM_LIT>", "]", ")", "=", "Mask", "[", "i", "]", ";", "SDValue", "Zero", "=", "getZeroVector", "(", "MVT", "::", "v8i16", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";", "SDValue", "VLoHalf", ",", "VHiHalf", ";", "if", "(", "std", "::", "none_of", "(", "std", "::", "begin", "(", "LoBlendMask", ")", ",", "std", "::", "end", "(", "LoBlendMask", ")", ",", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", "&&", "M", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ";", "}", ")", "&&", "std", "::", "none_of", "(", "std", "::", "begin", "(", "HiBlendMask", ")", ",", "std", "::", "end", "(", "HiBlendMask", ")", ",", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", "&&", "M", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ";", "}", ")", ")", "{", "VLoHalf", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i16", ",", "V", ")", ";", "VLoHalf", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "MVT", "::", "v8i16", ",", "VLoHalf", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "v8i16", ")", ")", ";", "VHiHalf", "=", "DAG", ".", "getUNDEF", "(", "MVT", "::", "v8i16", ")", ";" ]
GCC	nds32	MD	next_suggestion	CPU	622,747	[ "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")" ]	[ "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Mips	TD	next_suggestion	CPU	622,748	[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]	[ "def", "LSAImm", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	622,749	[ "::", "make_pair", "(", "Reg", ",", "CurLocal", ")", ")", ";" ]	[ "static", "unsigned", "getLocalId", "(", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "&", "Reg2Local", ",", "WebAssemblyFunctionInfo", "&", "MFI", ",", "unsigned", "&", "CurLocal", ",", "unsigned", "Reg", ")", "{", "auto", "P", "=", "Reg2Local", ".", "insert", "(", "std" ]
LLVM	AArch64	TD	next_suggestion	CPU	622,750	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "{", "?", ",", "?", ",", "?", "}", ";" ]
GCC	rs6000	CPP	code_generation	CPU	622,751	[ "void", "rs6000_expand_extract_even", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "vmode", "=", "GET_MODE", "(", "target", ")", ";", "unsigned", "i", ",", "nelt", "=", "GET_MODE_NUNITS", "(", "vmode", ")", ";", "rtx", "perm", "[", "<NUM_LIT>", "]", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "i", "++", ")", "perm", "[", "i", "]", "=", "GEN_INT", "(", "i", "*", "<NUM_LIT>", ")", ";", "rs6000_do_expand_vec_perm", "(", "target", ",", "op0", ",", "op1", ",", "vmode", ",", "nelt", ",", "perm", ")", ";", "}" ]	[ "Expand", "an", "extract", "even", "operation", "." ]
LLVM	Hexagon	TD	stmt_completion	DSP	622,752	[ "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign" ]
GCC	mips	MD	stmt_completion	CPU	622,753	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr" ]
GCC	arm	CPP	stmt_completion	CPU	622,754	[ "_", "o", ",", "_", "_", "c", ")", ";" ]	[ "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld4_lanev2si", "(", "(", "const", "_", "_", "builtin_neon_si", "*", ")", "_", "_", "a", ",", "_", "_", "bu", ".", "_" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,755	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Pv4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pv4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Os8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Os8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rx32", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	622,756	[ ")", ")", ",", "(", "INST8B", "VPR64", ":", "$", "Rd", ",", "VPR64", ":", "$", "Rn", ",", "VPR64", ":", "$", "Rm", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v1i64", "(", "or", "(", "and", "VPR64", ":", "$", "Rn", ",", "VPR64", ":", "$", "Rd", ")", ",", "(", "and", "VPR64", ":", "$", "Rm", ",", "(", "Neon_not8B", "VPR64", ":", "$", "Rd", ")", ")" ]
LLVM	PowerPC	TD	stmt_completion	CPU	622,757	[ ")", ")", ")", ")", ";" ]	[ "dag", "A", "=", "(", "i64", "(", "PPCmfvsr", "(", "f64", "(", "PPCfctiduz", "f64", ":", "$", "A" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	622,758	[ ")", ";" ]	[ "return", "F", ";", "}", "FunctionType", "", "FuncTy", "=", "fInfo", ".", "getFunctionType", "(", "", "M", ")", ";", "bool", "hasPtr", "=", "false", ";", "for", "(", "FunctionType", "::", "param_iterator", "PI", "=", "FuncTy", "->", "param_begin", "(", ")", ",", "PE", "=", "FuncTy", "->", "param_end", "(", ")", ";", "PI", "!=", "PE", ";", "++", "PI", ")", "{", "const", "Type", "", "argTy", "=", "static_cast", "<", "const", "Type", "", ">", "(", "", "PI", ")", ";", "if", "(", "argTy", "->", "isPointerTy", "(", ")", ")", "{", "hasPtr", "=", "true", ";", "break", ";", "}", "}", "Constant", "", "C", "=", "nullptr", ";", "if", "(", "hasPtr", ")", "{", "C", "=", "M", "->", "getOrInsertFunction", "(", "FuncName", ",", "FuncTy", ")", ";", "}", "else", "{", "AttributeList", "Attr", ";", "LLVMContext", "&", "Ctx", "=", "M", "->", "getContext", "(", ")", ";", "Attr", ".", "addAttribute", "(", "Ctx", ",", "AttributeList", "::", "FunctionIndex", ",", "Attribute", "::", "ReadOnly" ]
LLVM	X86	CPP	stmt_completion	CPU	622,759	[ "<NUM_LIT>", ")", "{" ]	[ "if", "(", "CFP", "->", "isNullValue", "(", ")", ")", "return", "fastMaterializeFloatZero", "(", "CFP", ")", ";", "CodeModel", "::", "Model", "CM", "=", "TM", ".", "getCodeModel", "(", ")", ";", "if", "(", "CM", "!=", "CodeModel", "::", "Small", "&&", "CM", "!=", "CodeModel", "::", "Large", ")", "return", "<NUM_LIT>", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "MVT", "::", "f32", ":", "if", "(", "X86ScalarSSEf32", ")", "{", "Opc", "=", "Subtarget", "->", "hasAVX", "(", ")", "?", "X86", "::", "VMOVSSrm", ":", "X86", "::", "MOVSSrm", ";", "RC", "=", "&", "X86", "::", "FR32RegClass", ";", "}", "else", "{", "Opc", "=", "X86", "::", "LD_Fp32m", ";", "RC", "=", "&", "X86", "::", "RFP32RegClass", ";", "}", "break", ";", "case", "MVT", "::", "f64", ":", "if", "(", "X86ScalarSSEf64", ")", "{", "Opc", "=", "Subtarget", "->", "hasAVX", "(", ")", "?", "X86", "::", "VMOVSDrm", ":", "X86", "::", "MOVSDrm", ";", "RC", "=", "&", "X86", "::", "FR64RegClass", ";", "}", "else", "{", "Opc", "=", "X86", "::", "LD_Fp64m", ";", "RC", "=", "&", "X86", "::", "RFP64RegClass", ";", "}", "break", ";", "case", "MVT", "::", "f80", ":", "return", "<NUM_LIT>", ";", "}", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "CFP", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==" ]
LLVM	X86	CPP	stmt_completion	CPU	622,760	[ ")", ";" ]	[ "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "MVT", "::", "v32i16", "&&", "<STR_LIT>", "Bad operand type!", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "MVT", "::", "v32i16", "&&", "<STR_LIT>", "Bad operand type!", "<STR_LIT>", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op" ]
LLVM	X86	CPP	next_suggestion	CPU	622,761	[ "case", "ISD", "::", "ATOMIC_LOAD_ADD", ":" ]	[ "SDValue", "rd", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "&", "TheChain", ",", "<NUM_LIT>", ")", ";", "SDValue", "eax", "=", "DAG", ".", "getCopyFromReg", "(", "rd", ",", "dl", ",", "X86", "::", "EAX", ",", "MVT", "::", "i32", ",", "rd", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "edx", "=", "DAG", ".", "getCopyFromReg", "(", "eax", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "X86", "::", "EDX", ",", "MVT", "::", "i32", ",", "eax", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "eax", ",", "edx", "}", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_PAIR", ",", "dl", ",", "MVT", "::", "i64", ",", "Ops", ",", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "edx", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", ";", "}", "case", "ISD", "::", "ATOMIC_CMP_SWAP", ":", "{", "EVT", "T", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "(", "T", "==", "MVT", "::", "i64", "\|\|", "T", "==", "MVT", "::", "i128", ")", "&&", "<STR_LIT>", "can only expand cmpxchg pair", "<STR_LIT>", ")", ";", "bool", "Regs64bit", "=", "T", "==", "MVT", "::", "i128", ";", "EVT", "HalfT", "=", "Regs64bit", "?", "MVT", "::", "i64", ":", "MVT", "::", "i32", ";", "SDValue", "cpInL", ",", "cpInH", ";", "cpInL", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "HalfT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "HalfT", ")", ")", ";", "cpInH", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "HalfT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "HalfT", ")", ")", ";", "cpInL", "=", "DAG", ".", "getCopyToReg", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Regs64bit", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ",", "cpInL", ",", "SDValue", "(", ")", ")", ";", "cpInH", "=", "DAG", ".", "getCopyToReg", "(", "cpInL", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Regs64bit", "?", "X86", "::", "RDX", ":", "X86", "::", "EDX", ",", "cpInH", ",", "cpInL", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "swapInL", ",", "swapInH", ";", "swapInL", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "HalfT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "HalfT", ")", ")", ";", "swapInH", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "HalfT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "HalfT", ")", ")", ";", "swapInL", "=", "DAG", ".", "getCopyToReg", "(", "cpInH", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Regs64bit", "?", "X86", "::", "RBX", ":", "X86", "::", "EBX", ",", "swapInL", ",", "cpInH", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "swapInH", "=", "DAG", ".", "getCopyToReg", "(", "swapInL", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Regs64bit", "?", "X86", "::", "RCX", ":", "X86", "::", "ECX", ",", "swapInH", ",", "swapInL", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "swapInH", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "swapInH", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "MachineMemOperand", "*", "MMO", "=", "cast", "<", "AtomicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "unsigned", "Opcode", "=", "Regs64bit", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "SDValue", "Result", "=", "DAG", ".", "getMemIntrinsicNode", "(", "Opcode", ",", "dl", ",", "Tys", ",", "Ops", ",", "<NUM_LIT>", ",", "T", ",", "MMO", ")", ";", "SDValue", "cpOutL", "=", "DAG", ".", "getCopyFromReg", "(", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Regs64bit", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ",", "HalfT", ",", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "cpOutH", "=", "DAG", ".", "getCopyFromReg", "(", "cpOutL", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Regs64bit", "?", "X86", "::", "RDX", ":", "X86", "::", "EDX", ",", "HalfT", ",", "cpOutL", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "OpsF", "[", "]", "=", "{", "cpOutL", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "cpOutH", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_PAIR", ",", "dl", ",", "T", ",", "OpsF", ",", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "cpOutH", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", ";", "}", "case", "ISD", "::", "ATOMIC_LOAD_ADD", ":", "case", "ISD", "::", "ATOMIC_LOAD_AND", ":", "case", "ISD", "::", "ATOMIC_LOAD_NAND", ":", "case", "ISD", "::", "ATOMIC_LOAD_OR", ":", "case", "ISD", "::", "ATOMIC_LOAD_SUB", ":", "case", "ISD", "::", "ATOMIC_LOAD_XOR", ":", "case", "ISD", "::", "ATOMIC_LOAD_MAX", ":", "case", "ISD", "::", "ATOMIC_LOAD_MIN", ":", "case", "ISD", "::", "ATOMIC_LOAD_UMAX", ":", "case", "ISD", "::", "ATOMIC_LOAD_UMIN", ":", "case", "ISD", "::", "ATOMIC_SWAP", ":", "{", "unsigned", "Opc", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected opcode", "<STR_LIT>", ")", ";" ]
GCC	rl78	MD	next_suggestion	MPU	622,762	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
GCC	rs6000	CPP	next_suggestion	CPU	622,763	[ "}" ]	[ "ASM_OUTPUT_FUNCTION_LABEL", "(", "file", ",", "buffer", ",", "decl", ")", ";", "symtab_node", "::", "get", "(", "decl", ")", "->", "call_for_symbol_and_aliases", "(", "rs6000_declare_alias", ",", "&", "data", ",", "true", ")", ";", "fputs", "(", "TARGET_32BIT", "?", "<STR_LIT>", "\\t.long .", "<STR_LIT>", ":", "<STR_LIT>", "\\t.llong .", "<STR_LIT>", ",", "file", ")", ";", "RS6000_OUTPUT_BASENAME", "(", "file", ",", "buffer", ")", ";", "fputs", "(", "<STR_LIT>", ", TOC[tc0], 0\\n", "<STR_LIT>", ",", "file", ")", ";", "in_section", "=", "NULL", ";", "switch_to_section", "(", "function_section", "(", "decl", ")", ")", ";", "putc", "(", "'", ".", "'", ",", "file", ")", ";", "ASM_OUTPUT_LABEL", "(", "file", ",", "buffer", ")", ";", "data", ".", "function_descriptor", "=", "true", ";", "symtab_node", "::", "get", "(", "decl", ")", "->", "call_for_symbol_and_aliases", "(", "rs6000_declare_alias", ",", "&", "data", ",", "true", ")", ";", "if", "(", "!", "DECL_IGNORED_P", "(", "decl", ")", ")", "{", "if", "(", "dwarf_debuginfo_p", "(", ")", ")", "{", "name", "=", "(", "*", "targetm", ".", "strip_name_encoding", ")", "(", "name", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "\\t.function .%s,.%s,2,0\\n", "<STR_LIT>", ",", "name", ",", "name", ")", ";", "}" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	622,764	[ "FP_REG", ",", "Info", "->", "getFrameOffsetReg", "(", ")", ")", ";" ]	[ "SIMachineFunctionInfo", "", "Info", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "SIRegisterInfo", "", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "if", "(", "Info", "->", "isEntryFunction", "(", ")", ")", "{", "reservePrivateMemoryRegs", "(", "getTargetMachine", "(", ")", ",", "MF", ",", "", "TRI", ",", "", "Info", ")", ";", "}", "assert", "(", "!", "TRI", "->", "isSubRegister", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ")", ";", "if", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", "!=", "AMDGPU", "::", "SP_REG", ")", "MRI", ".", "replaceRegWith", "(", "AMDGPU", "::", "SP_REG", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ";", "if", "(", "Info", "->", "getScratchRSrcReg", "(", ")", "!=", "AMDGPU", "::", "PRIVATE_RSRC_REG", ")", "MRI", ".", "replaceRegWith", "(", "AMDGPU", "::", "PRIVATE_RSRC_REG", ",", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "if", "(", "Info", "->", "getFrameOffsetReg", "(", ")", "!=", "AMDGPU", "::", "FP_REG", ")", "MRI", ".", "replaceRegWith", "(", "AMDGPU", "::" ]
LLVM	M68k	CPP	next_suggestion	MPU	622,765	[ "}" ]	[ "void", "printARID8Mem", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "opNum", ",", "raw_ostream", "&", "O", ")", "{", "printARIDMem", "(", "MI", ",", "opNum", ",", "O", ")", ";" ]
GCC	sh	CPP	program_repair	CPU	622,766	[ "<FIXS>", "new", "ref", "=", "label_ref_list_d_pool", ".", "allocate", "(", ")", ";", "<FIXE>" ]	[ "pool_vector", "[", "pool_size", "]", ".", "part_of_sequence_p", "=", "(", "lab", "==", "<NUM_LIT>", ")", ";", "if", "(", "lab", "&&", "pool_window_label", ")", "{", "<BUGS>", "new", "ref", "=", "new", "label_ref_list_d", ";", "<BUGE>", "new", "ref", "->", "label", "=", "pool_window_label", ";", "ref", "=", "pool_vector", "[", "pool_window_last", "]", ".", "wend", ";", "new", "ref", "->", "next", "=", "ref", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	622,767	[ "MemOp", "[", "<NUM_LIT>", "]", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";" ]	[ "bool", "Narrow", "=", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Regs", "(", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", "+", "NumVecs", ")", ";", "if", "(", "Narrow", ")", "std", "::", "transform", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ",", "Regs", ".", "begin", "(", ")", ",", "WidenVector", "(", "", "CurDAG", ")", ")", ";", "SDValue", "RegSeq", "=", "createQTuple", "(", "Regs", ")", ";", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "MVT", "::", "i64", ")", ";", "ResTys", ".", "push_back", "(", "MVT", "::", "Other", ")", ";", "unsigned", "LaneNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "RegSeq", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "LaneNo", ",", "MVT", "::", "i64", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDNode", "", "St", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	622,768	[ ">", "(", "N0", ")", ")", "{" ]	[ "if", "(", "IsRIPRel", ")", "{", "SDValue", "Val", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Val", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TargetGlobalTLSAddress", ")", "IsRIPRelTLS", "=", "true", ";", "}", "CodeModel", "::", "Model", "M", "=", "TM", ".", "getCodeModel", "(", ")", ";", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "M", "==", "CodeModel", "::", "Large", "&&", "!", "IsRIPRelTLS", ")", "return", "true", ";", "if", "(", "IsRIPRel", "&&", "AM", ".", "hasBaseOrIndexReg", "(", ")", ")", "return", "true", ";", "X86ISelAddressMode", "Backup", "=", "AM", ";", "int64_t", "Offset", "=", "<NUM_LIT>", ";", "SDValue", "N0", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "auto", "", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "G", "->", "getTargetFlags", "(", ")", ";", "Offset", "=", "G", "->", "getOffset", "(", ")", ";", "}", "else", "if", "(", "auto", "", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "CP", "=", "CP", "->", "getConstVal", "(", ")", ";", "AM", ".", "Alignment", "=", "CP", "->", "getAlign", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "CP", "->", "getTargetFlags", "(", ")", ";", "Offset", "=", "CP", "->", "getOffset", "(", ")", ";", "}", "else", "if", "(", "auto", "", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "ES", "=", "S", "->", "getSymbol", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "S", "->", "getTargetFlags", "(", ")", ";", "}", "else", "if", "(", "auto", "", "S", "=", "dyn_cast", "<", "MCSymbolSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "MCSym", "=", "S", "->", "getMCSymbol", "(", ")", ";", "}", "else", "if", "(", "auto", "", "J", "=", "dyn_cast", "<", "JumpTableSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "JT", "=", "J", "->", "getIndex", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "J", "->", "getTargetFlags", "(", ")", ";", "}", "else", "if", "(", "auto", "", "BA", "=", "dyn_cast", "<", "BlockAddressSDNode" ]
GCC	rs6000	MD	next_suggestion	CPU	622,769	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	CSKY	CPP	next_suggestion	CPU	622,770	[ "MachineMemOperand", "*", "MO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "MachineBasicBlock", "::", "iterator", "MBBI", "=", "FirstMBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", ";", "CSKYConstantPoolValue", "*", "CPV", "=", "CSKYConstantPoolSymbol", "::", "Create", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "<STR_LIT>", "_GLOBAL_OFFSET_TABLE_", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "unsigned", "CPI", "=", "MCP", "->", "getConstantPoolIndex", "(", "CPV", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";" ]
LLVM	PIC16	CPP	stmt_completion	MPU	622,771	[ "(", ")", "+", "SuffixNo", ";" ]	[ "void", "PIC16DbgInfo", "::", "EmitCompositeTypeElements", "(", "DICompositeType", "CTy", ",", "std", "::", "string", "SuffixNo", ")", "{", "unsigned", "long", "Value", "=", "<NUM_LIT>", ";", "DIArray", "Elements", "=", "CTy", ".", "getTypeArray", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "N", "=", "Elements", ".", "getNumElements", "(", ")", ";", "i", "<", "N", ";", "i", "++", ")", "{", "DIDescriptor", "Element", "=", "Elements", ".", "getElement", "(", "i", ")", ";", "unsigned", "short", "TypeNo", "=", "<NUM_LIT>", ";", "bool", "HasAux", "=", "false", ";", "int", "ElementAux", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", "=", "{", "<NUM_LIT>", "}", ";", "std", "::", "string", "TagName", "=", "<STR_LIT>", "<STR_LIT>", ";", "DIDerivedType", "DITy", "(", "Element", ")", ";", "unsigned", "short", "ElementSize", "=", "DITy", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "std", "::", "string", "MangMemName", "=", "DITy", ".", "getName", "(", ")", ".", "str" ]
LLVM	M68k	CPP	next_suggestion	MPU	622,772	[ "return", "SDValue", "(", ")", ";" ]	[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "N", "->", "getVTList", "(", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Cond", ",", "Flags", ")", ";", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,773	[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	SystemZ	TD	next_suggestion	CPU	622,774	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "V1", ";", "bits", "<", "<NUM_LIT>", ">", "V2", ";", "bits", "<", "<NUM_LIT>", ">", "V3", ";", "bits", "<", "<NUM_LIT>", ">", "M4", ";", "bits", "<", "<NUM_LIT>", ">", "M5", ";", "bits", "<", "<NUM_LIT>", ">", "M6", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	622,775	[ "}" ]	[ "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_PPC_SVR4", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "const", "TargetRegisterClass", "", "RC", ";", "EVT", "ValVT", "=", "VA", ".", "getValVT", "(", ")", ";", "switch", "(", "ValVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "ValVT not supported by formal arguments Lowering", "<STR_LIT>", ")", ";", "case", "MVT", "::", "i32", ":", "RC", "=", "PPC", "::", "GPRCRegisterClass", ";", "break", ";", "case", "MVT", "::", "f32", ":", "RC", "=", "PPC", "::", "F4RCRegisterClass", ";", "break", ";", "case", "MVT", "::", "f64", ":", "RC", "=", "PPC", "::", "F8RCRegisterClass", ";", "break", ";", "case", "MVT", "::", "v16i8", ":", "case", "MVT", "::", "v8i16", ":", "case", "MVT", "::", "v4i32", ":", "case", "MVT", "::", "v4f32", ":", "RC", "=", "PPC", "::", "VRRCRegisterClass", ";", "break", ";", "}", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "ValVT", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "unsigned", "ArgSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ArgSize", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "isImmutable", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ByValArgLocs", ";", "CCState", "CCByValInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "ByValArgLocs", ",", "", "DAG", ".", "getContext", "(", ")", ")", ";", "CCByValInfo", ".", "AllocateStack", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "PtrByteSize", ")", ";", "CCByValInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_PPC_SVR4_ByVal", ")", ";", "unsigned", "MinReservedArea", "=", "CCByValInfo", ".", "getNextStackOffset", "(", ")", ";", "PPCFunctionInfo", "", "FI", "=", "MF", ".", "getInfo", "<", "PPCFunctionInfo", ">", "(", ")", ";", "MinReservedArea", "=", "std", "::", "max", "(", "MinReservedArea", ",", "PPCFrameLowering", "::", "getMinCallFrameSize", "(", "false", ",", "false", ")", ")", ";", "unsigned", "TargetAlign", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "unsigned", "AlignMask", "=", "TargetAlign", "-", "<NUM_LIT>", ";", "MinReservedArea", "=", "(", "MinReservedArea", "+", "AlignMask", ")", "&", "~", "AlignMask", ";", "FI", "->", "setMinReservedArea", "(", "MinReservedArea", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOps", ";", "if", "(", "isVarArg", ")", "{", "static", "const", "uint16_t", "GPArgRegs", "[", "]", "=", "{", "PPC", "::", "R3", ",", "PPC", "::", "R4", ",", "PPC", "::", "R5", ",", "PPC", "::", "R6", ",", "PPC", "::", "R7", ",", "PPC", "::", "R8", ",", "PPC", "::", "R9", ",", "PPC", "::", "R10", ",", "}", ";", "const", "unsigned", "NumGPArgRegs", "=", "array_lengthof", "(", "GPArgRegs", ")", ";", "static", "const", "uint16_t", "FPArgRegs", "[", "]", "=", "{", "PPC", "::", "F1", ",", "PPC", "::", "F2", ",", "PPC", "::", "F3", ",", "PPC", "::", "F4", ",", "PPC", "::", "F5", ",", "PPC", "::", "F6", ",", "PPC", "::", "F7", ",", "PPC", "::", "F8", "}", ";", "const", "unsigned", "NumFPArgRegs", "=", "array_lengthof", "(", "FPArgRegs", ")", ";", "FuncInfo", "->", "setVarArgsNumGPR", "(", "CCInfo", ".", "getFirstUnallocated", "(", "GPArgRegs", ",", "NumGPArgRegs", ")", ")", ";", "FuncInfo", "->", "setVarArgsNumFPR", "(", "CCInfo", ".", "getFirstUnallocated", "(", "FPArgRegs", ",", "NumFPArgRegs", ")", ")", ";", "int", "Depth", "=", "NumGPArgRegs", "", "PtrVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", "+", "NumFPArgRegs", "*", "EVT", "(", "MVT", "::", "f64", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "FuncInfo", "->", "setVarArgsStackOffset", "(", "MFI", "->", "CreateFixedObject", "(", "PtrVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "true", ")", ")", ";", "FuncInfo", "->", "setVarArgsFrameIndex", "(", "MFI", "->", "CreateStackObject", "(", "Depth", ",", "<NUM_LIT>", ",", "false", ")", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "PtrVT", ")", ";", "for", "(", "unsigned", "GPRIndex", "=", "<NUM_LIT>", ";", "GPRIndex", "!=", "NumGPArgRegs", ";", "++", "GPRIndex", ")", "{", "unsigned", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getLiveInVirtReg", "(", "GPArgRegs", "[", "GPRIndex", "]", ")", ";", "if", "(", "!", "VReg", ")", "VReg", "=", "MF", ".", "addLiveIn", "(", "GPArgRegs", "[", "GPRIndex", "]", ",", "&", "PPC", "::", "GPRCRegClass", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "PtrVT", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getConstant", "(", "PtrVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "PtrVT", ")", ";", "FIN", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "PtrOff", ".", "getValueType", "(", ")", ",", "FIN", ",", "PtrOff", ")", ";" ]
GCC	s390	MD	stmt_completion	MPU	622,776	[ ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "bswap", ":", "GPR", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,777	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rss32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "class", "Enc_729ff7", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rtt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rtt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rss32", ";" ]
LLVM	MCS51	CPP	code_generation	MPU	622,778	[ "bool", "MCS51DAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "assert", "(", "(", "ConstraintCode", "==", "InlineAsm", "::", "Constraint_m", "\|\|", "ConstraintCode", "==", "InlineAsm", "::", "Constraint_Q", ")", "&&", "<STR_LIT>", "Unexpected asm memory constraint", "<STR_LIT>", ")", ";", "MachineRegisterInfo", "&", "RI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "MCS51Subtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "MCS51Subtarget", ">", "(", ")", ";", "const", "TargetLowering", "&", "TL", "=", "", "STI", ".", "getTargetLowering", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "auto", "DL", "=", "CurDAG", "->", "getDataLayout", "(", ")", ";", "const", "RegisterSDNode", "", "RegNode", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "Op", ")", ";", "if", "(", "RegNode", "&&", "RI", ".", "getRegClass", "(", "RegNode", "->", "getReg", "(", ")", ")", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "OutOps", ".", "push_back", "(", "Op", ")", ";", "return", "false", ";", "}", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "ISD", "::", "FrameIndex", ")", "{", "SDValue", "Base", ",", "Disp", ";", "if", "(", "SelectAddr", "(", "Op", ".", "getNode", "(", ")", ",", "Op", ",", "Base", ",", "Disp", ")", ")", "{", "OutOps", ".", "push_back", "(", "Base", ")", ";", "OutOps", ".", "push_back", "(", "Disp", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", "\|\|", "Op", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SUB", ")", "{", "SDValue", "CopyFromRegOp", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "ImmOp", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "", "ImmNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ImmOp", ")", ";", "unsigned", "Reg", ";", "bool", "CanHandleRegImmOpt", "=", "ImmNode", "&&", "ImmNode", "->", "getAPIntValue", "(", ")", ".", "ult", "(", "<NUM_LIT>", ")", ";", "if", "(", "CopyFromRegOp", "->", "getOpcode", "(", ")", "==", "ISD", "::", "CopyFromReg", ")", "{", "RegisterSDNode", "", "RegNode", "=", "cast", "<", "RegisterSDNode", ">", "(", "CopyFromRegOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Reg", "=", "RegNode", "->", "getReg", "(", ")", ";", "CanHandleRegImmOpt", "&=", "(", "Register", "::", "isVirtualRegister", "(", "Reg", ")", "\|\|", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", ";", "}", "else", "{", "CanHandleRegImmOpt", "=", "false", ";", "}", "if", "(", "CanHandleRegImmOpt", ")", "{", "SDValue", "Base", ",", "Disp", ";", "if", "(", "RI", ".", "getRegClass", "(", "Reg", ")", "!=", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "SDLoc", "dl", "(", "CopyFromRegOp", ")", ";", "Register", "VReg", "=", "RI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDValue", "CopyToReg", "=", "CurDAG", "->", "getCopyToReg", "(", "CopyFromRegOp", ",", "dl", ",", "VReg", ",", "CopyFromRegOp", ")", ";", "SDValue", "NewCopyFromRegOp", "=", "CurDAG", "->", "getCopyFromReg", "(", "CopyToReg", ",", "dl", ",", "VReg", ",", "TL", ".", "getPointerTy", "(", "DL", ")", ")", ";", "Base", "=", "NewCopyFromRegOp", ";", "}", "else", "{", "Base", "=", "CopyFromRegOp", ";", "}", "if", "(", "ImmNode", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "MVT", "::", "i8", ")", "{", "Disp", "=", "CurDAG", "->", "getTargetConstant", "(", "ImmNode", "->", "getAPIntValue", "(", ")", ".", "getZExtValue", "(", ")", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "}", "else", "{", "Disp", "=", "ImmOp", ";", "}", "OutOps", ".", "push_back", "(", "Base", ")", ";", "OutOps", ".", "push_back", "(", "Disp", ")", ";", "return", "false", ";", "}", "}", "Register", "VReg", "=", "RI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDValue", "CopyToReg", "=", "CurDAG", "->", "getCopyToReg", "(", "Op", ",", "dl", ",", "VReg", ",", "Op", ")", ";", "SDValue", "CopyFromReg", "=", "CurDAG", "->", "getCopyFromReg", "(", "CopyToReg", ",", "dl", ",", "VReg", ",", "TL", ".", "getPointerTy", "(", "DL", ")", ")", ";", "OutOps", ".", "push_back", "(", "CopyFromReg", ")", ";", "return", "false", ";", "}" ]	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]
LLVM	AArch64	CPP	program_repair	CPU	622,779	[ "<FIXS>", "{", "NumBytes", "+", "(", "int64_t", ")", "AfterCSRPopSize", ",", "MVT", "::", "i8", "}", ",", "TII", ",", "MachineInstr", "::", "FrameDestroy", ",", "false", ",", "NeedsWinCFI", ",", "&", "HasWinCFI", ")", ";", "<FIXE>" ]	[ "if", "(", "CombineSPBump", ")", "{", "emitFrameOffset", "(", "MBB", ",", "MBB", ".", "getFirstTerminator", "(", ")", ",", "DL", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<BUGS>", "NumBytes", "+", "AfterCSRPopSize", ",", "TII", ",", "MachineInstr", "::", "FrameDestroy", ",", "false", ",", "NeedsWinCFI", ",", "&", "HasWinCFI", ")", ";", "<BUGE>", "if", "(", "NeedsWinCFI", "&&", "HasWinCFI", ")", "BuildMI", "(", "MBB", ",", "MBB", ".", "getFirstTerminator", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")" ]
LLVM	ARM	CPP	next_suggestion	CPU	622,780	[ "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";" ]	[ "bool", "BaseKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "unsigned", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "isAM5", "=", "(", "Opcode", "==", "ARM", "::", "VLDRD", "\|\|", "Opcode", "==", "ARM", "::", "VLDRS", "\|\|", "Opcode", "==", "ARM", "::", "VSTRD", "\|\|", "Opcode", "==", "ARM", "::", "VSTRS", ")", ";", "bool", "isAM2", "=", "(", "Opcode", "==", "ARM", "::", "LDR", "\|\|", "Opcode", "==", "ARM", "::", "STR", ")", ";", "if", "(", "isAM2", "&&", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "isAM5", "&&", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "isT2i32Load", "(", "Opcode", ")", "\|\|", "isT2i32Store", "(", "Opcode", ")", ")", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "bool", "isLd", "=", "isi32Load", "(", "Opcode", ")", "\|\|", "Opcode", "==", "ARM", "::", "VLDRS", "\|\|", "Opcode", "==", "ARM", "::", "VLDRD", ";", "if", "(", "isLd", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "::", "<STR_LIT>", "Pred", "=", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "DoMerge", "=", "false", ";", "<STR_LIT>", "::", "<STR_LIT>", "AddSub", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "unsigned", "NewOpc", "=", "<NUM_LIT>", ";", "unsigned", "Limit", "=", "isAM5", "?", "<NUM_LIT>", ":", "(", "isAM2", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "prior", "(", "MBBI", ")", ";", "if", "(", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "!", "isAM5", "&&", "isMatchingIncrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "NewOpc", "=", "getPreIndexedLoadStoreOpcode", "(", "Opcode", ")", ";", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "}", "}", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "if", "(", "!", "isAM5", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ")", ";", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}", "MBB", ".", "erase", "(", "NextMBBI", ")", ";", "}", "}", "if", "(", "!", "DoMerge", ")", "return", "false", ";", "bool", "isDPR", "=", "NewOpc", "==", "ARM", "::", "VLDMD", "\|\|", "NewOpc", "==", "ARM", "::", "VSTMD", ";", "unsigned", "Offset", "=", "<NUM_LIT>", ";", "if", "(", "isAM5", ")", "Offset", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "AddSub", "==", "<STR_LIT>", "::", "<STR_LIT>", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ",", "(", "isDPR", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "isAM2", ")", "Offset", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "AddSub", ",", "Bytes", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "else", "Offset", "=", "AddSub", "==", "<STR_LIT>", "::", "<STR_LIT>", "?", "-", "Bytes", ":", "Bytes", ";", "if", "(", "isAM5", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "isLd", "?", "BaseKill", ":", "false", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ",", "(", "isLd", "?", "getDefRegState", "(", "true", ")", ":", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ")", ";", "}", "else", "if", "(", "isLd", ")", "{", "if", "(", "isAM2", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	622,781	[ ")", "Flags", "\|=", "NodeAttrs", "::", "Clobbering", ";" ]	[ "if", "(", "!", "Op", ".", "isReg", "(", ")", "\|\|", "!", "Op", ".", "isDef", "(", ")", "\|\|", "Op", ".", "isImplicit", "(", ")", ")", "continue", ";", "RegisterRef", "RR", "=", "makeRegRef", "(", "Op", ".", "getReg", "(", ")", ",", "Op", ".", "getSubReg", "(", ")", ")", ";", "uint16_t", "Flags", "=", "NodeAttrs", "::", "None", ";", "if", "(", "TOI", ".", "isPreserving", "(", "In", ",", "OpN", ")", ")", "{", "Flags", "\|=", "NodeAttrs", "::", "Preserving", ";", "if", "(", "isDefUndef", "(", "In", ",", "RR", ")", ")", "Flags", "\|=", "NodeAttrs", "::", "Undef", ";", "}", "if", "(", "TOI", ".", "isClobbering", "(", "In", ",", "OpN", ")", ")", "Flags", "\|=", "NodeAttrs", "::", "Clobbering", ";", "if", "(", "TOI", ".", "isFixedReg", "(", "In", ",", "OpN", ")", ")", "Flags", "\|=", "NodeAttrs", "::", "Fixed", ";", "if", "(", "IsCall", "&&", "Op", ".", "isDead", "(", ")", ")", "Flags", "\|=", "NodeAttrs", "::", "Dead", ";", "NodeAddr", "<", "DefNode", "", ">", "DA", "=", "new", "Def", "(", "SA", ",", "Op", ",", "Flags", ")", ";", "SA", ".", "Addr", "->", "addMember", "(", "DA", ",", "", "this", ")", ";", "DoneDefs", ".", "insert", "(", "RR", ")", ";", "}", "for", "(", "unsigned", "OpN", "=", "<NUM_LIT>", ";", "OpN", "<", "NumOps", ";", "++", "OpN", ")", "{", "MachineOperand", "&", "Op", "=", "In", ".", "getOperand", "(", "OpN", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", "\|\|", "!", "Op", ".", "isDef", "(", ")", "\|\|", "!", "Op", ".", "isImplicit", "(", ")", ")", "continue", ";", "RegisterRef", "RR", "=", "makeRegRef", "(", "Op", ".", "getReg", "(", ")", ",", "Op", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "!", "NeedsImplicit", "&&", "!", "ImpDefs", ".", "count", "(", "RR", ")", ")", "continue", ";", "if", "(", "DoneDefs", ".", "count", "(", "RR", ")", ")", "continue", ";", "uint16_t", "Flags", "=", "NodeAttrs", "::", "None", ";", "if", "(", "TOI", ".", "isPreserving", "(", "In", ",", "OpN", ")", ")", "{", "Flags", "\|=", "NodeAttrs", "::", "Preserving", ";", "if", "(", "isDefUndef", "(", "In", ",", "RR", ")", ")", "Flags", "\|=", "NodeAttrs", "::", "Undef", ";", "}", "if", "(", "TOI", ".", "isClobbering", "(", "In", ",", "OpN", ")" ]
LLVM	ARM	CPP	program_repair	CPU	622,782	[ "<FIXS>", "bool", "isPostIdxRegShifted", "(", ")", "const", "{", "return", "Kind", "==", "k_PostIndexRegister", "&&", "ARMMCRegisterClasses", "[", "ARM", "::", "GPRRegClassID", "]", ".", "contains", "(", "PostIdxReg", ".", "RegNum", ")", ";", "}", "<FIXE>", "<FIXS>", "return", "isPostIdxRegShifted", "(", ")", "&&", "PostIdxReg", ".", "ShiftTy", "==", "<STR_LIT>", "::", "<STR_LIT>", ";", "<FIXE>" ]	[ "bool", "isConstantPoolImm", "(", ")", "const", "{", "return", "Kind", "==", "k_ConstantPoolImmediate", ";", "}", "bool", "isBitfield", "(", ")", "const", "{", "return", "Kind", "==", "k_BitfieldDescriptor", ";", "}", "<BUGS>", "bool", "isPostIdxRegShifted", "(", ")", "const", "{", "return", "Kind", "==", "k_PostIndexRegister", ";", "}", "<BUGE>", "bool", "isPostIdxReg", "(", ")", "const", "{", "<BUGS>", "return", "Kind", "==", "k_PostIndexRegister", "&&", "PostIdxReg", ".", "ShiftTy", "==", "<STR_LIT>", "::", "<STR_LIT>", ";", "<BUGE>", "}", "bool", "isMemNoOffset", "(", "bool", "alignOK", "=", "false", ",", "unsigned", "Alignment", "=", "<NUM_LIT>", ")", "const", "{", "if", "(", "!", "isMem", "(", ")", ")" ]
LLVM	ARM	TD	stmt_completion	CPU	622,783	[ "]", ">", ";" ]	[ "def", "VLD2LNd8Pseudo_UPD", ":", "VLDQLNWBPseudo", "<", "IIC_VLD2lnu", ">", ",", "Sched", "<", "[", "WriteVLD1" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,784	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	stmt_completion	CPU	622,785	[ ")", "_", "_", "m2", ")", ";" ]	[ "return", "(", "_", "_", "m64", ")", "_", "_", "builtin_ia32_punpckhdq", "(", "(", "_", "_", "v2si", ")", "_", "_", "m1", ",", "(", "_", "_", "v2si" ]
LLVM	AArch64	CPP	stmt_completion	CPU	622,786	[ "Fields", ")", "{" ]	[ "if", "(", "Fields", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "assert", "(", "Fields", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of fields in read register string", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Ops", ";", "bool", "AllIntFields", "=", "true", ";", "for", "(", "StringRef", "Field", ":" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	622,787	[ ";" ]	[ "return", "NumPasses", "+", "<NUM_LIT>" ]
GCC	i386	CPP	stmt_completion	CPU	622,788	[ "_", "mm256_test_epi64_mask", "(", "_", "_", "m256i", "_", "_", "A", ",", "_", "_", "m256i", "_", "_", "B", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "mmask8", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")" ]
LLVM	AMDGPU	TD	next_suggestion	GPU	622,789	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "P", ".", "HasSrc1Mods", ",", "src1_modifiers", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "P", ".", "HasSrc2", ",", "src2", ",", "<NUM_LIT>", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "P", ".", "HasOMod", ",", "omod", ",", "<NUM_LIT>", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "P", ".", "HasSrc0Mods", ",", "src0_modifiers", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,790	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_combine_ll", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_3op", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	CAHP	CPP	next_suggestion	CPU	622,791	[ "}" ]	[ "void", "CAHPInstPrinter", "::", "printOperand", "(", "const", "MCInst", "", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ",", "const", "char", "", "Modifier", ")", "{", "assert", "(", "(", "Modifier", "==", "<NUM_LIT>", "\|\|", "Modifier", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "No modifiers supported", "<STR_LIT>", ")", ";", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "printRegName", "(", "O", ",", "MO", ".", "getReg", "(", ")", ")", ";", "return", ";" ]
GCC	z8k	CPP	stmt_completion	MPU	622,792	[ "<NUM_LIT>", ";" ]	[ "can_ba_bx", "=", "<NUM_LIT>", ";", "string", "++", ";", "}", "else", "{", "can_ba_bx", "=" ]
GCC	mips	CPP	next_suggestion	CPU	622,793	[ "}" ]	[ "switch", "(", "type", ")", "{", "case", "SYNC_INSN2_NOP", ":", "gcc_unreachable", "(", ")", ";", "case", "SYNC_INSN2_AND", ":", "return", "<STR_LIT>", "and\\t%0,%1,%z2", "<STR_LIT>", ";", "case", "SYNC_INSN2_XOR", ":", "return", "<STR_LIT>", "xor\\t%0,%1,%z2", "<STR_LIT>", ";", "case", "SYNC_INSN2_NOT", ":", "return", "<STR_LIT>", "nor\\t%0,%1,%.", "<STR_LIT>", ";" ]
GCC	ia64	MD	stmt_completion	CPU	622,794	[ "<STR_LIT>", ")" ]	[ "(", "define_reservation", "<STR_LIT>" ]
GCC	s390	MD	next_suggestion	MPU	622,795	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]	[ "(", "compare", "(", "and", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	i386	MD	program_repair	CPU	622,796	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	avr	CPP	next_suggestion	MPU	622,797	[ "avr_addr", ".", "ccp", "=", "(", "AVR_TINY", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "+", "avr_arch", "->", "sfr_offset", ";" ]	[ "avr_gasisr_prologues", "=", "<NUM_LIT>", ";", "if", "(", "!", "avr_set_core_architecture", "(", ")", ")", "return", ";", "gcc_assert", "(", "avr_long_double", ">=", "avr_double", "&&", "avr_double", ">=", "<NUM_LIT>", ")", ";", "avr_addr", ".", "sreg", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";", "avr_addr", ".", "rampz", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";", "avr_addr", ".", "rampy", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";", "avr_addr", ".", "rampx", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";", "avr_addr", ".", "rampd", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";" ]
GCC	arm	MD	stmt_completion	CPU	622,798	[ "]", ")" ]	[ "(", "define_mode_iterator", "VSHFT", "[", "V4HI", "V2SI", "DI" ]
GCC	nios2	MD	stmt_completion	MPU	622,799	[ "]", ")" ]	[ "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "reg", ":", "SI", "RA_REGNO", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "-", "<NUM_LIT>", ")", "return", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

tilepro

CPP

stmt_completion

VLIW

622,700

[ "op2", ",", "true", ")", ";" ]

[ "tilepro_expand_high_multiply", "(", "op0", ",", "op1", "," ]

LLVM

X86

TD

stmt_completion

CPU

622,701

[ ",", "u8imm", ":", "$", "cc", ")", ",", "asm_alt", ",", "[", "]", ">", ",", "Sched", "<", "[", "sched", "]", ">", ",", "NotMemoryFoldable", ";" ]

[ "def", "rr_alt", ":", "SIi8", "<", "<NUM_LIT>", ",", "MRMSrcReg", ",", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "RC", ":", "$", "src1", ",", "RC", ":", "$", "src2" ]

LLVM

Z80

CPP

next_suggestion

MPU

622,702

[ "}" ]

[ "bool", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";" ]

LLVM

PowerPC

CPP

program_repair

CPU

622,703

[ "<FIXS>", "if", "(", "!", "GV", ")", "{", "if", "(", "CLI", ".", "IsPatchPoint", ")", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "PPC", "::", "NOP", ")", ")", ";", "elsereturn", "false", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "PPC", "::", "BL8_NOP", ")", ")", ";", "MIB", ".", "addGlobalAddress", "(", "GV", ")", ";", "}", "<FIXE>" ]

[ "RegArgs", ",", "CC", ",", "NumBytes", ",", "IsVarArg", ")", ")", "return", "false", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "GlobalValue", ">", "(", "Callee", ")", ";", "<BUGS>", "if", "(", "!", "GV", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "PPC", "::", "BL8_NOP", ")", ")", ";", "MIB", ".", "addGlobalAddress", "(", "GV", ")", ";", "<BUGE>", "for", "(", "unsigned", "II", "=", "<NUM_LIT>", ",", "IE", "=", "RegArgs", ".", "size", "(", ")", ";", "II", "!=", "IE", ";", "++", "II", ")" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

622,704

[ "DebugLoc", "(", ")", ")", ";" ]

[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "loopPattern header = BB", "<STR_LIT>", "<<", "DstBlk", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", " land = BB", "<STR_LIT>", "<<", "LandMBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", ")", ";", "insertInstrBefore", "(", "DstBlk", ",", "<STR_LIT>", "::", "<STR_LIT>", "," ]

GCC

rs6000

MD

next_suggestion

CPU

622,705

[ "{" ]

[ "(", "float_extend", ":", "KF", "(", "match_operand", ":", "TF", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

X86

CPP

program_repair

CPU

622,706

[ "<FIXS>", "BlockExitState", "ExitState", "=", "PASS_THROUGH", ";", "bool", "AddedToDirtySuccessors", "=", "false", ";", "<FIXE>", "<FIXS>", "using", "BlockStateMap", "=", "SmallVector", "BlockState", ",", "<NUM_LIT>", ">", ";", "using", "DirtySuccessorsWorkList", "=", "SmallVector", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", ";", "<FIXE>" ]

[ "struct", "BlockState", "{", "<BUGS>", "BlockState", "(", ")", ":", "ExitState", "(", "PASS_THROUGH", ")", ",", "AddedToDirtySuccessors", "(", "false", ")", "{", "}", "BlockExitState", "ExitState", ";", "bool", "AddedToDirtySuccessors", ";", "<BUGE>", "MachineBasicBlock", "::", "iterator", "FirstUnguardedCall", ";", "}", ";", "<BUGS>", "typedef", "SmallVector", "BlockState", ",", "<NUM_LIT>", ">", "BlockStateMap", ";", "typedef", "SmallVector", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "DirtySuccessorsWorkList", ";", "<BUGE>", "BlockStateMap", "BlockStates", ";", "DirtySuccessorsWorkList", "DirtySuccessors", ";" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

622,707

[ "}" ]

[ "break", ";", "case", "MVT", "::", "f64", ":", "RC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "LocVT", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "LocVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getLoad", "(", "LocVT", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertSext", ",", "dl", ",", "LocVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertZext", ",", "dl", ",", "LocVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";" ]

GCC

frv

MD

stmt_completion

VLIW

622,708

[ ")" ]

[ "(", "clobber", "(", "match_operand", ":", "CC_CCR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

GCC

i386

CPP

stmt_completion

CPU

622,709

[ "_", "_", "C", ")", ";" ]

[ "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_vfmaddsubps", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "_", "_", "v4sf", ")", "_", "_", "B", ",", "-", "(", "_", "_", "v4sf", ")" ]

GCC

rl78

CPP

code_generation

MPU

622,710

[ "static", "void", "rl78_alloc_physical_registers_ro1", "(", "rtx_insn", "*", "insn", ")", "{", "OP", "(", "<NUM_LIT>", ")", "=", "transcode_memory_rtx", "(", "OP", "(", "<NUM_LIT>", ")", ",", "BC", ",", "insn", ")", ";", "MAYBE_OK", "(", "insn", ")", ";", "OP", "(", "<NUM_LIT>", ")", "=", "move_to_acc", "(", "<NUM_LIT>", ",", "insn", ")", ";", "MUST_BE_OK", "(", "insn", ")", ";", "}" ]

[ "Devirtualize", "an", "insn", "of", "the", "form", "SET", "(", "PC", ")", "(", "MEM/REG", ")", "." ]

GCC

rs6000

MD

next_suggestion

CPU

622,711

[ "}", ")" ]

[ "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "]", "<STR_LIT>", "{", "rs6000_secondary_reload_gpr", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "false", ")", "DONE" ]

GCC

arm

CPP

stmt_completion

CPU

622,712

[ "_", "_", "b", ")", ";" ]

[ "return", "_", "_", "builtin_arm_usub8", "(", "_", "_", "a", "," ]

LLVM

X86

CPP

program_repair

CPU

622,713

[ "<FIXS>", "unsigned", "X86TTIImpl", "::", "getCFInstrCost", "(", "unsigned", "Opcode", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "const", "Instruction", "*", "I", ")", "{", "<FIXE>", "<FIXS>", "return", "<NUM_LIT>", ";", "<FIXE>" ]

[ "return", "X86TTIImpl", "::", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ";", "}", "<BUGS>", "unsignedX86TTIImpl", "::", "getCFInstrCost", "(", "unsigned", "Opcode", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "<BUGE>", "if", "(", "CostKind", "!=", "TTI", "::", "TCK_RecipThroughput", ")", "return", "Opcode", "==", "Instruction", "::", "PHI", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<BUGS>", "return", "CostKind", "==", "TTI", "::", "TCK_RecipThroughput", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<BUGE>", "}", "int", "X86TTIImpl", "::", "getGatherOverhead", "(", ")", "const", "{" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

622,714

[ "}", "else", "{" ]

[ "if", "(", "III", ".", "SignedImm", ")", "{", "APInt", "ActualValue", "(", "<NUM_LIT>", ",", "Imm", ",", "true", ")", ";", "if", "(", "!", "ActualValue", ".", "isSignedIntN", "(", "III", ".", "ImmWidth", ")", ")", "return", "false", ";", "}", "else", "{", "uint64_t", "UnsignedMax", "=", "(", "<NUM_LIT>", "<<", "III", ".", "ImmWidth", ")", "-", "<NUM_LIT>", ";", "if", "(", "(", "uint64_t", ")", "Imm", ">", "UnsignedMax", ")", "return", "false", ";", "}", "if", "(", "PostRA", "&&", "III", ".", "ZeroIsSpecialOrig", "!=", "III", ".", "ZeroIsSpecialNew", ")", "{", "unsigned", "PosForOrigZero", "=", "III", ".", "ZeroIsSpecialOrig", "?", "III", ".", "ZeroIsSpecialOrig", ":", "III", ".", "ZeroIsSpecialNew", "+", "<NUM_LIT>", ";", "Register", "OrigZeroReg", "=", "MI", ".", "getOperand", "(", "PosForOrigZero", ")", ".", "getReg", "(", ")", ";", "Register", "NewZeroReg", "=", "MI", ".", "getOperand", "(", "III", ".", "ZeroIsSpecialNew", ")", ".", "getReg", "(", ")", ";", "if", "(", "(", "NewZeroReg", "==", "PPC", "::", "R0", "||", "NewZeroReg", "==", "PPC", "::", "X0", ")", "&&", "ConstantOpNo", "!=", "III", ".", "ZeroIsSpecialNew", ")", "return", "false", ";", "if", "(", "(", "OrigZeroReg", "==", "PPC", "::", "R0", "||", "OrigZeroReg", "==", "PPC", "::", "X0", ")", "&&", "ConstantOpNo", "!=", "PosForOrigZero", ")", "return", "false", ";", "}", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "SpecialShift32", "=", "Opc", "==", "PPC", "::", "SLW", "||", "Opc", "==", "PPC", "::", "SLW_rec", "||", "Opc", "==", "PPC", "::", "SRW", "||", "Opc", "==", "PPC", "::", "SRW_rec", "||", "Opc", "==", "PPC", "::", "SLW8", "||", "Opc", "==", "PPC", "::", "SLW8_rec", "||", "Opc", "==", "PPC", "::", "SRW8", "||", "Opc", "==", "PPC", "::", "SRW8_rec", ";", "bool", "SpecialShift64", "=", "Opc", "==", "PPC", "::", "SLD", "||", "Opc", "==", "PPC", "::", "SLD_rec", "||", "Opc", "==", "PPC", "::", "SRD", "||", "Opc", "==", "PPC", "::", "SRD_rec", ";", "bool", "SetCR", "=", "Opc", "==", "PPC", "::", "SLW_rec", "||", "Opc", "==", "PPC", "::", "SRW_rec", "||", "Opc", "==", "PPC", "::", "SLD_rec", "||", "Opc", "==", "PPC", "::", "SRD_rec", ";", "bool", "RightShift", "=", "Opc", "==", "PPC", "::", "SRW", "||", "Opc", "==", "PPC", "::", "SRW_rec", "||", "Opc", "==", "PPC", "::", "SRD", "||", "Opc", "==", "PPC", "::", "SRD_rec", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Replacing reg+reg instruction: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Fed by load-immediate: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "DefMI", ".", "dump", "(", ")", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "III", ".", "ImmOpcode", ")", ")", ";", "if", "(", "ConstantOpNo", "==", "III", ".", "OpNoForForwarding", ")", "{", "if", "(", "SpecialShift32", "||", "SpecialShift64", ")", "{", "LoadImmediateInfo", "LII", ";", "LII", ".", "Imm", "=", "<NUM_LIT>", ";", "LII", ".", "SetCR", "=", "SetCR", ";", "LII", ".", "Is64Bit", "=", "SpecialShift64", ";", "uint64_t", "ShAmt", "=", "Imm", "&", "(", "SpecialShift32", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "Imm", "&", "(", "SpecialShift32", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "replaceInstrWithLI", "(", "MI", ",", "LII", ")", ";", "else", "if", "(", "!", "SetCR", "&&", "ShAmt", "==", "<NUM_LIT>", "&&", "!", "PostRA", ")", "{", "MI", ".", "removeOperand", "(", "<NUM_LIT>", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "PPC", "::", "COPY", ")", ")", ";", "}", "else", "{", "if", "(", "SpecialShift32", ")", "{", "uint64_t", "SH", "=", "ShAmt", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "RightShift", "?", "<NUM_LIT>", "-", "ShAmt", ":", "ShAmt", ";", "uint64_t", "MB", "=", "RightShift", "?", "ShAmt", ":", "<NUM_LIT>", ";", "uint64_t", "ME", "=", "RightShift", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "-", "ShAmt", ";", "replaceInstrOperandWithImm", "(", "MI", ",", "III", ".", "OpNoForForwarding", ",", "SH", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "MB", ")", ".", "addImm", "(", "ME", ")", ";" ]

GCC

sh

CPP

next_suggestion

CPU

622,715

[ "result", ".", "set_rtx", "=", "set_of", "(", "reg", ",", "result", ".", "insn", ")", ";" ]

[ "for", "(", "result", ".", "insn", "=", "insn", ";", "result", ".", "insn", "!=", "NULL", ";", "result", ".", "insn", "=", "prev_nonnote_insn_bb", "(", "result", ".", "insn", ")", ")", "{", "if", "(", "BARRIER_P", "(", "result", ".", "insn", ")", ")", "return", "result", ";", "if", "(", "!", "NONJUMP_INSN_P", "(", "result", ".", "insn", ")", ")", "continue", ";", "if", "(", "reg_set_p", "(", "reg", ",", "result", ".", "insn", ")", ")", "{" ]

GCC

avr

CPP

code_generation

MPU

622,716

[ "static", "tree", "avr_resolve_overloaded_builtin", "(", "unsigned", "int", "iloc", ",", "tree", "fndecl", ",", "void", "*", "vargs", ")", "{", "tree", "type0", ",", "type1", ",", "fold", "=", "NULL_TREE", ";", "enum", "avr_builtin_id", "id", "=", "AVR_BUILTIN_COUNT", ";", "location_t", "loc", "=", "(", "location_t", ")", "iloc", ";", "vec", "<", "tree", ",", "va_gc", ">", "&", "args", "=", "*", "(", "vec", "<", "tree", ",", "va_gc", ">", "*", ")", "vargs", ";", "switch", "(", "DECL_FUNCTION_CODE", "(", "fndecl", ")", ")", "{", "default", ":", "break", ";", "case", "AVR_BUILTIN_ABSFX", ":", "if", "(", "args", ".", "length", "(", ")", "!=", "<NUM_LIT>", ")", "{", "error_at", "(", "loc", ",", "<STR_LIT>", "%qs expects 1 argument but %d given", "<STR_LIT>", ",", "<STR_LIT>", "absfx", "<STR_LIT>", ",", "(", "int", ")", "args", ".", "length", "(", ")", ")", ";", "fold", "=", "error_mark_node", ";", "break", ";", "}", "type0", "=", "TREE_TYPE", "(", "args", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "!", "FIXED_POINT_TYPE_P", "(", "type0", ")", ")", "{", "error_at", "(", "loc", ",", "<STR_LIT>", "%qs expects a fixed-point value as argument", "<STR_LIT>", ",", "<STR_LIT>", "absfx", "<STR_LIT>", ")", ";", "fold", "=", "error_mark_node", ";", "}", "switch", "(", "TYPE_MODE", "(", "type0", ")", ")", "{", "case", "E_QQmode", ":", "id", "=", "AVR_BUILTIN_ABSHR", ";", "break", ";", "case", "E_HQmode", ":", "id", "=", "AVR_BUILTIN_ABSR", ";", "break", ";", "case", "E_SQmode", ":", "id", "=", "AVR_BUILTIN_ABSLR", ";", "break", ";", "case", "E_DQmode", ":", "id", "=", "AVR_BUILTIN_ABSLLR", ";", "break", ";", "case", "E_HAmode", ":", "id", "=", "AVR_BUILTIN_ABSHK", ";", "break", ";", "case", "E_SAmode", ":", "id", "=", "AVR_BUILTIN_ABSK", ";", "break", ";", "case", "E_DAmode", ":", "id", "=", "AVR_BUILTIN_ABSLK", ";", "break", ";", "case", "E_TAmode", ":", "id", "=", "AVR_BUILTIN_ABSLLK", ";", "break", ";", "case", "E_UQQmode", ":", "case", "E_UHQmode", ":", "case", "E_USQmode", ":", "case", "E_UDQmode", ":", "case", "E_UHAmode", ":", "case", "E_USAmode", ":", "case", "E_UDAmode", ":", "case", "E_UTAmode", ":", "warning_at", "(", "loc", ",", "<NUM_LIT>", ",", "<STR_LIT>", "using %qs with unsigned type has no effect", "<STR_LIT>", ",", "<STR_LIT>", "absfx", "<STR_LIT>", ")", ";", "return", "args", "[", "<NUM_LIT>", "]", ";", "default", ":", "error_at", "(", "loc", ",", "<STR_LIT>", "no matching fixed-point overload found for %qs", "<STR_LIT>", ",", "<STR_LIT>", "absfx", "<STR_LIT>", ")", ";", "fold", "=", "error_mark_node", ";", "break", ";", "}", "fold", "=", "targetm", ".", "builtin_decl", "(", "id", ",", "true", ")", ";", "if", "(", "fold", "!=", "error_mark_node", ")", "fold", "=", "build_function_call_vec", "(", "loc", ",", "vNULL", ",", "fold", ",", "&", "args", ",", "NULL", ")", ";", "break", ";", "case", "AVR_BUILTIN_ROUNDFX", ":", "if", "(", "args", ".", "length", "(", ")", "!=", "<NUM_LIT>", ")", "{", "error_at", "(", "loc", ",", "<STR_LIT>", "%qs expects 2 arguments but %d given", "<STR_LIT>", ",", "<STR_LIT>", "roundfx", "<STR_LIT>", ",", "(", "int", ")", "args", ".", "length", "(", ")", ")", ";", "fold", "=", "error_mark_node", ";", "break", ";", "}", "type0", "=", "TREE_TYPE", "(", "args", "[", "<NUM_LIT>", "]", ")", ";", "type1", "=", "TREE_TYPE", "(", "args", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "!", "FIXED_POINT_TYPE_P", "(", "type0", ")", ")", "{", "error_at", "(", "loc", ",", "<STR_LIT>", "%qs expects a fixed-point value as first argument", "<STR_LIT>", ",", "<STR_LIT>", "roundfx", "<STR_LIT>", ")", ";", "fold", "=", "error_mark_node", ";", "}", "if", "(", "!", "INTEGRAL_TYPE_P", "(", "type1", ")", ")", "{", "error_at", "(", "loc", ",", "<STR_LIT>", "%qs expects an integer value as second argument", "<STR_LIT>", ",", "<STR_LIT>", "roundfx", "<STR_LIT>", ")", ";", "fold", "=", "error_mark_node", ";", "}", "switch", "(", "TYPE_MODE", "(", "type0", ")", ")", "{", "case", "E_QQmode", ":", "id", "=", "AVR_BUILTIN_ROUNDHR", ";", "break", ";", "case", "E_HQmode", ":", "id", "=", "AVR_BUILTIN_ROUNDR", ";", "break", ";", "case", "E_SQmode", ":", "id", "=", "AVR_BUILTIN_ROUNDLR", ";", "break", ";", "case", "E_DQmode", ":", "id", "=", "AVR_BUILTIN_ROUNDLLR", ";", "break", ";", "case", "E_UQQmode", ":", "id", "=", "AVR_BUILTIN_ROUNDUHR", ";", "break", ";", "case", "E_UHQmode", ":", "id", "=", "AVR_BUILTIN_ROUNDUR", ";", "break", ";", "case", "E_USQmode", ":", "id", "=", "AVR_BUILTIN_ROUNDULR", ";", "break", ";", "case", "E_UDQmode", ":", "id", "=", "AVR_BUILTIN_ROUNDULLR", ";", "break", ";", "case", "E_HAmode", ":", "id", "=", "AVR_BUILTIN_ROUNDHK", ";", "break", ";", "case", "E_SAmode", ":", "id", "=", "AVR_BUILTIN_ROUNDK", ";", "break", ";", "case", "E_DAmode", ":", "id", "=", "AVR_BUILTIN_ROUNDLK", ";", "break", ";", "case", "E_TAmode", ":", "id", "=", "AVR_BUILTIN_ROUNDLLK", ";", "break", ";", "case", "E_UHAmode", ":", "id", "=", "AVR_BUILTIN_ROUNDUHK", ";", "break", ";", "case", "E_USAmode", ":", "id", "=", "AVR_BUILTIN_ROUNDUK", ";", "break", ";", "case", "E_UDAmode", ":", "id", "=", "AVR_BUILTIN_ROUNDULK", ";", "break", ";", "case", "E_UTAmode", ":", "id", "=", "AVR_BUILTIN_ROUNDULLK", ";", "break", ";", "default", ":", "error_at", "(", "loc", ",", "<STR_LIT>", "no matching fixed-point overload found for %qs", "<STR_LIT>", ",", "<STR_LIT>", "roundfx", "<STR_LIT>", ")", ";", "fold", "=", "error_mark_node", ";", "break", ";", "}", "fold", "=", "targetm", ".", "builtin_decl", "(", "id", ",", "true", ")", ";", "if", "(", "fold", "!=", "error_mark_node", ")", "fold", "=", "build_function_call_vec", "(", "loc", ",", "vNULL", ",", "fold", ",", "&", "args", ",", "NULL", ")", ";", "break", ";", "case", "AVR_BUILTIN_COUNTLSFX", ":", "if", "(", "args", ".", "length", "(", ")", "!=", "<NUM_LIT>", ")", "{", "error_at", "(", "loc", ",", "<STR_LIT>", "%qs expects 1 argument but %d given", "<STR_LIT>", ",", "<STR_LIT>", "countlsfx", "<STR_LIT>", ",", "(", "int", ")", "args", ".", "length", "(", ")", ")", ";", "fold", "=", "error_mark_node", ";", "break", ";", "}", "type0", "=", "TREE_TYPE", "(", "args", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "!", "FIXED_POINT_TYPE_P", "(", "type0", ")", ")", "{", "error_at", "(", "loc", ",", "<STR_LIT>", "%qs expects a fixed-point value as first argument", "<STR_LIT>", ",", "<STR_LIT>", "countlsfx", "<STR_LIT>", ")", ";", "fold", "=", "error_mark_node", ";", "}", "switch", "(", "TYPE_MODE", "(", "type0", ")", ")", "{", "case", "E_QQmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSHR", ";", "break", ";", "case", "E_HQmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSR", ";", "break", ";", "case", "E_SQmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSLR", ";", "break", ";", "case", "E_DQmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSLLR", ";", "break", ";", "case", "E_UQQmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSUHR", ";", "break", ";", "case", "E_UHQmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSUR", ";", "break", ";", "case", "E_USQmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSULR", ";", "break", ";", "case", "E_UDQmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSULLR", ";", "break", ";", "case", "E_HAmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSHK", ";", "break", ";", "case", "E_SAmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSK", ";", "break", ";", "case", "E_DAmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSLK", ";", "break", ";", "case", "E_TAmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSLLK", ";", "break", ";", "case", "E_UHAmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSUHK", ";", "break", ";", "case", "E_USAmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSUK", ";", "break", ";", "case", "E_UDAmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSULK", ";", "break", ";", "case", "E_UTAmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSULLK", ";", "break", ";", "default", ":", "error_at", "(", "loc", ",", "<STR_LIT>", "no matching fixed-point overload found for %qs", "<STR_LIT>", ",", "<STR_LIT>", "countlsfx", "<STR_LIT>", ")", ";", "fold", "=", "error_mark_node", ";", "break", ";", "}", "fold", "=", "targetm", ".", "builtin_decl", "(", "id", ",", "true", ")", ";", "if", "(", "fold", "!=", "error_mark_node", ")", "fold", "=", "build_function_call_vec", "(", "loc", ",", "vNULL", ",", "fold", ",", "&", "args", ",", "NULL", ")", ";", "break", ";", "}", "return", "fold", ";", "}" ]

[ "Implement", "`", "TARGET_RESOLVE_OVERLOADED_PLUGIN", "'", "." ]

GCC

ia64

CPP

next_suggestion

CPU

622,717

[ "if", "(", "!", "strcmp", "(", "c89_mathlib_name_list", "[", "i", "]", ".", "realname", ",", "IDENTIFIER_POINTER", "(", "func", ")", ")", ")", "{" ]

[ "if", "(", "!", "flag_isoc94", "&&", "flag_iso", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "c89_mathlib_name_list", ")", ";", "i", "++", ")", "{", "if", "(", "!", "strcmp", "(", "c89_mathlib_name_list", "[", "i", "]", ".", "realname", ",", "IDENTIFIER_POINTER", "(", "func", ")", ")", ")", "{", "add_to_renaming_pragma_list", "(", "func", ",", "get_identifier", "(", "c89_mathlib_name_list", "[", "i", "]", ".", "c89name", ")", ")", ";", "}", "}", "}", "}", "static", "void", "ia64_hpux_add_pragma_builtin", "(", "tree", "func", ")", "{", "size_t", "i", ";", "if", "(", "!", "flag_isoc94", "&&", "flag_iso", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "c89_mathlib_name_list", ")", ";", "i", "++", ")", "{" ]

GCC

m68k

MD

next_suggestion

MPU

622,718

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "zero_extract", ":", "SI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "]" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

622,719

[ "addOperand", "(", "Inst", ",", "DAsm", "->", "DecoderName", "(", "Imm", ")", ")", ";", "\\", "}" ]

[ "static", "DecodeStatus", "StaticDecoderName", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "\\", "uint64_t", ",", "\\", "const", "MCDisassembler", "*", "Decoder", ")", "{", "\\", "auto", "DAsm", "=", "static_cast", "<", "const", "AMDGPUDisassembler", "*", ">", "(", "Decoder", ")", ";", "\\", "return" ]

GCC

s390

MD

stmt_completion

MPU

622,720

[ "<STR_LIT>", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

LLVM

AZPR

CPP

next_suggestion

CPU

622,721

[ "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";" ]

[ "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ">> AZPRMCInstLower::Lower <<\\n", "<STR_LIT>", ")", ";", "OutMI", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{" ]

GCC

i386

CPP

next_suggestion

CPU

622,722

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m256", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_fixupimm_ps", "(", "_", "_", "m256", "_", "_", "A", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m256", "_", "_", "B", ",", "_", "_", "m256i", "_", "_", "C", ",", "const", "int", "_", "_", "imm", ")", "{", "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_fixupimmps256_mask", "(", "(", "_", "_", "v8sf", ")", "_", "_", "A", ",", "(", "_", "_", "v8sf", ")", "_", "_", "B", ",", "(", "_", "_", "v8si", ")", "_", "_", "C", ",", "_", "_", "imm", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

GCC

rl78

MD

next_suggestion

MPU

622,723

[ ")" ]

[ "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

ARM64

TD

next_suggestion

CPU

622,724

[ "let", "Constraints", "=", "cstr", ";" ]

[ "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "Unpredictable", "=", "<NUM_LIT>", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "Unpredictable", ";", "let", "Namespace", "=", "<STR_LIT>", ";", "Format", "F", "=", "f", ";", "bits", "<", "<NUM_LIT>", ">", "Form", "=", "F", ".", "Value", ";", "let", "Pattern", "=", "[", "]", ";" ]

GCC

i386

MD

stmt_completion

CPU

622,725

[ "<STR_LIT>", ")" ]

[ "(", "define_reservation", "<STR_LIT>" ]

LLVM

TPC

CPP

stmt_completion

Virtual ISA

622,726

[ "&&", "consumerPartOfE1Bypass", ")", ";" ]

[ "bool", "producerPartOfE1Bypass", "=", "(", "(", "producer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "producer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "||", "(", "(", "producer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "producer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "||", "(", "(", "producer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "producer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "||", "(", "(", "producer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "producer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "||", "(", "(", "producer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "producer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "||", "(", "(", "producer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "producer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "||", "(", "(", "producer", ".", "the_slotID", "==", "e_issue_slot_load", ")", "&&", "(", "producer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "||", "(", "(", "producer", ".", "the_slotID", "==", "e_issue_slot_load", ")", "&&", "(", "producer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "||", "(", "(", "producer", ".", "the_slotID", "==", "e_issue_slot_store", ")", "&&", "(", "producer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", ";", "bool", "consumerPartOfE1Bypass", "=", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_load", ")", ")", "||", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_store", ")", ")", "||", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "consumer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "||", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "consumer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "||", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "consumer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "||", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "consumer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "||", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "consumer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "||", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "consumer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "||", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "consumer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", ";", "return", "!", "(", "producerPartOfE1Bypass" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,727

[ "}" ]

[ "def", "J4_cmpgtu_fp0_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "GeneralSubRegs", ":", "$", "Rt16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56336eb0", ",", "TypeCJ", ">", ",", "Enc_6a5972", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

GCC

fr30

MD

stmt_completion

DSP

622,728

[ ")", ")", ")", ")" ]

[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const", "(", "if_then_else", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,729

[ "}" ]

[ "class", "Enc_621fba", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Gd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Gd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

sparc

MD

program_repair

CPU

622,730

[ "<FIXS>", "<STR_LIT>", ")", "<FIXE>" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

rs6000

CPP

stmt_completion

CPU

622,731

[ "A", ";" ]

[ "_", "_", "A", "=", "(", "_", "_", "m128i", ")", "vec_mergeh", "(", "_", "_", "zero", ",", "(", "_", "_", "v16qu", ")", "_", "_", "A", ")", ";", "_", "_", "A", "=", "(", "_", "_", "m128i", ")", "vec_mergeh", "(", "(", "_", "_", "v8hu", ")", "_", "_", "zero", ",", "(", "_", "_", "v8hu", ")", "_", "_", "A", ")", ";", "_", "_", "A", "=", "(", "_", "_", "m128i", ")", "vec_mergeh", "(", "(", "_", "_", "v4su", ")", "_", "_", "zero", ",", "(", "_", "_", "v4su", ")", "_", "_", "A", ")", ";", "return", "_", "_" ]

GCC

i386

CPP

next_suggestion

CPU

622,732

[ "else", "emit_move_insn", "(", "result", ",", "gen_lowpart", "(", "TImode", ",", "x", ")", ")", ";" ]

[ "rtx", "lo", "=", "gen_lowpart", "(", "DImode", ",", "result", ")", ";", "emit_insn", "(", "gen_vec_extractv2didi", "(", "lo", ",", "temp", ",", "const0_rtx", ")", ")", ";", "rtx", "hi", "=", "gen_highpart", "(", "DImode", ",", "result", ")", ";", "emit_insn", "(", "gen_vec_extractv2didi", "(", "hi", ",", "temp", ",", "const1_rtx", ")", ")", ";", "}" ]

GCC

arm

CPP

stmt_completion

CPU

622,733

[ ")", "{" ]

[ "vcge_f16", "(", "float16x4_t", "_", "_", "a", ",", "float16x4_t", "_", "_", "b" ]

LLVM

ARM

TD

stmt_completion

CPU

622,734

[ "}", "=", "<NUM_LIT>", ";" ]

[ "class", "MVE_VCMPqqi", "<", "string", "suffix", ",", "bits", "<", "<NUM_LIT>", ">", "size", ">", ":", "MVE_VCMPqq", "<", "suffix", ",", "<NUM_LIT>", ",", "size", ",", "pred_basic_i", ">", "{", "let", "Inst", "{", "<NUM_LIT>" ]

LLVM

PowerPC

TD

next_suggestion

CPU

622,735

[ "let", "ParserMatchClass", "=", "PPCDirectBrAsmOperand", ";" ]

[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,736

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

s390

MD

program_repair

MPU

622,737

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "CODE_LABEL_NUMBER", "(", "xop", "[", "<NUM_LIT>", "]", ")", ")", "return", "<STR_LIT>", "}", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>" ]

LLVM

ARM

CPP

next_suggestion

CPU

622,738

[ "}" ]

[ "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "Ty", ")", ")", "return", "false", ";", "if", "(", "!", "Arg", ".", "IsFixed", ")", "IsVarArg", "=", "true", ";", "if", "(", "Arg", ".", "Flags", "[", "<NUM_LIT>", "]", ".", "isByVal", "(", ")", ")", "return", "false", ";", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "MF", ")", ";", "}", "auto", "ArgAssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "Info", ".", "CallConv", ",", "IsVarArg", ")", ";", "OutgoingValueHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "ArgAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "!", "Info", ".", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Info", ".", "OrigRet", ".", "Ty", ")", ")", "return", "false", ";", "ArgInfos", ".", "clear", "(", ")", ";", "splitToValueTypes", "(", "Info", ".", "OrigRet", ",", "ArgInfos", ",", "MF", ")", ";", "auto", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "Info", ".", "CallConv", ",", "IsVarArg", ")", ";", "CallReturnHandler", "RetHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "RetAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "RetHandler", ")", ")", "return", "false", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

622,739

[ "HWVal", ",", "HWVal", ")", ";" ]

[ "static", "constexpr", "uint64_t", "encodeFltRoundsTableSame", "(", "AMDGPUFltRounds", "FltRoundsMode", ",", "uint32_t", "HWVal", ")", "{", "return", "encodeFltRoundsTable", "(", "FltRoundsMode", "," ]

LLVM

PowerPC

TD

stmt_completion

CPU

622,740

[ "=", "<STR_LIT>", ";" ]

[ "let", "ParserMatchClass", "=", "PPCU12ImmAsmOperand", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "OperandType" ]

GCC

i386

CPP

code_generation

CPU

622,741

[ "unsigned", "int", "get_builtin_code_for_version", "(", "tree", "decl", ",", "tree", "*", "predicate_list", ")", "{", "tree", "attrs", ";", "struct", "cl_target_option", "cur_target", ";", "tree", "target_node", ";", "struct", "cl_target_option", "*", "new", "_", "target", ";", "const", "char", "*", "arg_str", "=", "NULL", ";", "const", "char", "*", "attrs_str", "=", "NULL", ";", "char", "*", "tok_str", "=", "NULL", ";", "char", "*", "token", ";", "enum", "feature_priority", "priority", "=", "P_NONE", ";", "static", "unsigned", "int", "NUM_FEATURES", "=", "ARRAY_SIZE", "(", "isa_names_table", ")", ";", "unsigned", "int", "i", ";", "tree", "predicate_chain", "=", "NULL_TREE", ";", "tree", "predicate_decl", ",", "predicate_arg", ";", "attrs", "=", "lookup_attribute", "(", "<STR_LIT>", "target", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "decl", ")", ")", ";", "gcc_assert", "(", "attrs", "!=", "NULL", ")", ";", "attrs", "=", "TREE_VALUE", "(", "TREE_VALUE", "(", "attrs", ")", ")", ";", "gcc_assert", "(", "TREE_CODE", "(", "attrs", ")", "==", "STRING_CST", ")", ";", "attrs_str", "=", "TREE_STRING_POINTER", "(", "attrs", ")", ";", "if", "(", "strcmp", "(", "attrs_str", ",", "<STR_LIT>", "default", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "strstr", "(", "attrs_str", ",", "<STR_LIT>", "arch=", "<STR_LIT>", ")", "!=", "NULL", ")", "{", "cl_target_option_save", "(", "&", "cur_target", ",", "&", "global_options", ",", "&", "global_options_set", ")", ";", "target_node", "=", "ix86_valid_target_attribute_tree", "(", "decl", ",", "attrs", ",", "&", "global_options", ",", "&", "global_options_set", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "target_node", ")", ";", "if", "(", "target_node", "==", "error_mark_node", ")", "return", "<NUM_LIT>", ";", "new", "_", "target", "=", "TREE_TARGET_OPTION", "(", "target_node", ")", ";", "gcc_assert", "(", "new", "_", "target", ")", ";", "enum", "ix86_builtins", "builtin_fn", "=", "IX86_BUILTIN_CPU_IS", ";", "const", "char", "*", "arch_name", "=", "attrs_str", "+", "strlen", "(", "<STR_LIT>", "arch=", "<STR_LIT>", ")", ";", "if", "(", "startswith", "(", "arch_name", ",", "<STR_LIT>", "x86-64", "<STR_LIT>", ")", ")", "{", "arg_str", "=", "arch_name", ";", "builtin_fn", "=", "IX86_BUILTIN_CPU_SUPPORTS", ";", "if", "(", "strcmp", "(", "arch_name", ",", "<STR_LIT>", "x86-64", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "priority", "=", "P_X86_64_BASELINE", ";", "else", "if", "(", "strcmp", "(", "arch_name", ",", "<STR_LIT>", "x86-64-v2", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "priority", "=", "P_X86_64_V2", ";", "else", "if", "(", "strcmp", "(", "arch_name", ",", "<STR_LIT>", "x86-64-v3", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "priority", "=", "P_X86_64_V3", ";", "else", "if", "(", "strcmp", "(", "arch_name", ",", "<STR_LIT>", "x86-64-v4", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "priority", "=", "P_X86_64_V4", ";", "}", "else", "if", "(", "new", "_", "target", "->", "arch_specified", "&&", "new", "_", "target", "->", "arch", ">", "<NUM_LIT>", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "pta_size", ";", "i", "++", ")", "if", "(", "processor_alias_table", "[", "i", "]", ".", "processor", "==", "new", "_", "target", "->", "arch", ")", "{", "const", "pta", "*", "arch_info", "=", "&", "processor_alias_table", "[", "i", "]", ";", "switch", "(", "arch_info", "->", "priority", ")", "{", "default", ":", "arg_str", "=", "arch_info", "->", "name", ";", "priority", "=", "arch_info", "->", "priority", ";", "break", ";", "case", "P_PROC_DYNAMIC", ":", "switch", "(", "new", "_", "target", "->", "arch", ")", "{", "case", "PROCESSOR_NEHALEM", ":", "if", "(", "TARGET_PCLMUL_P", "(", "new", "_", "target", "->", "x_ix86_isa_flags", ")", ")", "{", "arg_str", "=", "<STR_LIT>", "westmere", "<STR_LIT>", ";", "priority", "=", "P_PCLMUL", ";", "}", "else", "{", "arg_str", "=", "<STR_LIT>", "corei7", "<STR_LIT>", ";", "priority", "=", "P_PROC_SSE4_2", ";", "}", "break", ";", "case", "PROCESSOR_SANDYBRIDGE", ":", "if", "(", "TARGET_F16C_P", "(", "new", "_", "target", "->", "x_ix86_isa_flags", ")", ")", "arg_str", "=", "<STR_LIT>", "ivybridge", "<STR_LIT>", ";", "else", "arg_str", "=", "<STR_LIT>", "sandybridge", "<STR_LIT>", ";", "priority", "=", "P_PROC_AVX", ";", "break", ";", "case", "PROCESSOR_HASWELL", ":", "if", "(", "TARGET_ADX_P", "(", "new", "_", "target", "->", "x_ix86_isa_flags", ")", ")", "arg_str", "=", "<STR_LIT>", "broadwell", "<STR_LIT>", ";", "else", "arg_str", "=", "<STR_LIT>", "haswell", "<STR_LIT>", ";", "priority", "=", "P_PROC_AVX2", ";", "break", ";", "case", "PROCESSOR_AMDFAM10", ":", "arg_str", "=", "<STR_LIT>", "amdfam10h", "<STR_LIT>", ";", "priority", "=", "P_PROC_SSE4_A", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "break", ";", "case", "P_NONE", ":", "break", ";", "}", "break", ";", "}", "cl_target_option_restore", "(", "&", "global_options", ",", "&", "global_options_set", ",", "&", "cur_target", ")", ";", "if", "(", "predicate_list", "&&", "arg_str", "==", "NULL", ")", "{", "error_at", "(", "DECL_SOURCE_LOCATION", "(", "decl", ")", ",", "<STR_LIT>", "no dispatcher found for the versioning attributes", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "predicate_list", ")", "{", "predicate_decl", "=", "ix86_builtins", "[", "(", "int", ")", "builtin_fn", "]", ";", "predicate_arg", "=", "build_string_literal", "(", "strlen", "(", "arg_str", ")", "+", "<NUM_LIT>", ",", "arg_str", ")", ";", "predicate_chain", "=", "tree_cons", "(", "predicate_decl", ",", "predicate_arg", ",", "predicate_chain", ")", ";", "}", "}", "tok_str", "=", "(", "char", "*", ")", "xmalloc", "(", "strlen", "(", "attrs_str", ")", "+", "<NUM_LIT>", ")", ";", "strcpy", "(", "tok_str", ",", "attrs_str", ")", ";", "token", "=", "strtok", "(", "tok_str", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "predicate_decl", "=", "ix86_builtins", "[", "(", "int", ")", "IX86_BUILTIN_CPU_SUPPORTS", "]", ";", "while", "(", "token", "!=", "NULL", ")", "{", "if", "(", "startswith", "(", "token", ",", "<STR_LIT>", "arch=", "<STR_LIT>", ")", ")", "{", "token", "=", "strtok", "(", "NULL", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "continue", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "NUM_FEATURES", ";", "++", "i", ")", "{", "if", "(", "strcmp", "(", "token", ",", "isa_names_table", "[", "i", "]", ".", "name", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "predicate_list", ")", "{", "predicate_arg", "=", "build_string_literal", "(", "strlen", "(", "isa_names_table", "[", "i", "]", ".", "name", ")", "+", "<NUM_LIT>", ",", "isa_names_table", "[", "i", "]", ".", "name", ")", ";", "predicate_chain", "=", "tree_cons", "(", "predicate_decl", ",", "predicate_arg", ",", "predicate_chain", ")", ";", "}", "if", "(", "isa_names_table", "[", "i", "]", ".", "priority", ">", "priority", ")", "priority", "=", "isa_names_table", "[", "i", "]", ".", "priority", ";", "break", ";", "}", "}", "if", "(", "predicate_list", "&&", "priority", "==", "P_NONE", ")", "{", "error_at", "(", "DECL_SOURCE_LOCATION", "(", "decl", ")", ",", "<STR_LIT>", "ISA %qs is not supported in %<target%> attribute, ", "<STR_LIT>", "<STR_LIT>", "use %<arch=%> syntax", "<STR_LIT>", ",", "token", ")", ";", "return", "<NUM_LIT>", ";", "}", "token", "=", "strtok", "(", "NULL", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "free", "(", "tok_str", ")", ";", "if", "(", "predicate_list", "&&", "predicate_chain", "==", "NULL_TREE", ")", "{", "error_at", "(", "DECL_SOURCE_LOCATION", "(", "decl", ")", ",", "<STR_LIT>", "no dispatcher found for the versioning attributes: %s", "<STR_LIT>", ",", "attrs_str", ")", ";", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "predicate_list", ")", "{", "predicate_chain", "=", "nreverse", "(", "predicate_chain", ")", ";", "*", "predicate_list", "=", "predicate_chain", ";", "}", "return", "priority", ";", "}" ]

[ "This", "parses", "the", "attribute", "arguments", "to", "target", "in", "DECL", "and", "determines", "the", "right", "builtin", "to", "use", "to", "match", "the", "platform", "specification", ".", "It", "returns", "the", "priority", "value", "for", "this", "version", "decl", ".", "If", "PREDICATE_LIST", "is", "not", "NULL", ",", "it", "stores", "the", "list", "of", "cpu", "features", "that", "need", "to", "be", "checked", "before", "dispatching", "this", "function", "." ]

GCC

avr

MD

next_suggestion

MPU

622,742

[ "(", "clobber", "(", "reg", ":", "CC", "REG_CC", ")", ")", "]", ")", "]", ")" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "ALL2", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

622,743

[ "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{" ]

[ "if", "(", "StackSize", ")", "{", "bool", "StoreBackchain", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", "backchain", "<STR_LIT>", ")", ";", "if", "(", "StoreBackchain", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "int64_t", "Delta", "=", "-", "int64_t", "(", "StackSize", ")", ";", "emitIncrement", "(", "MBB", ",", "MBBI", ",", "DL", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "Delta", ",", "ZII", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "SPOffsetFromCFA", "+", "Delta", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "SPOffsetFromCFA", "+=", "Delta", ";", "if", "(", "StoreBackchain", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "HasFP", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "unsigned", "HardFP", "=", "MRI", "->", "getDwarfRegNum", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "nullptr", ",", "HardFP", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "MF", ".", "begin", "(", ")", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "I", "->", "addLiveIn", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "CFIIndexes", ";", "for", "(", "auto", "&", "Save", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "Save", ".", "getReg", "(", ")", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

622,744

[ "return", "Reg", ";" ]

[ "static", "unsigned", "findScratchRegister", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "RegScavenger", "*", "RS", ",", "const", "TargetRegisterClass", "*", "RC", ",", "int", "SPAdj", ")", "{", "assert", "(", "RS", "&&", "<STR_LIT>", "Register scavenging must be on", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "RS", "->", "FindUnusedReg", "(", "RC", ",", "true", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "Reg", "=", "RS", "->", "scavengeRegister", "(", "RC", ",", "II", ",", "SPAdj", ")", ";" ]

GCC

alpha

MD

next_suggestion

MPU

622,745

[ "(", "use", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "trap_if", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

622,746

[ "for", "(", "int", "&", "M", ":", "LoBlendMask", ")", "if", "(", "M", ">=", "<NUM_LIT>", ")", "M", "/", "=", "<NUM_LIT>", ";" ]

[ "if", "(", "V1InUse", "&&", "V2InUse", ")", "{", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", ")", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "MVT", "::", "v16i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Unpack", "=", "lowerVectorShuffleAsPermuteAndUnpack", "(", "DL", ",", "MVT", "::", "v16i8", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "Unpack", ";", "}", "return", "PSHUFB", ";", "}", "if", "(", "NumV2Elements", "==", "<NUM_LIT>", ")", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleAsElementInsertion", "(", "DL", ",", "MVT", "::", "v16i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "BitBlend", "=", "lowerVectorShuffleAsBitBlend", "(", "DL", ",", "MVT", "::", "v16i8", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "BitBlend", ";", "if", "(", "int", "NumEvenDrops", "=", "canLowerByDroppingEvenElements", "(", "Mask", ")", ")", "{", "bool", "IsSingleInput", "=", "isSingleInputShuffleMask", "(", "Mask", ")", ";", "assert", "(", "NumEvenDrops", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "No support for dropping even elements more than 3 times.", "<STR_LIT>", ")", ";", "MVT", "MaskVTs", "[", "]", "=", "{", "MVT", "::", "v8i16", ",", "MVT", "::", "v4i32", ",", "MVT", "::", "v2i64", "}", ";", "SDValue", "ByteClearMask", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v16i8", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MaskVTs", "[", "NumEvenDrops", "-", "<NUM_LIT>", "]", ")", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "MVT", "::", "v16i8", ",", "V1", ",", "ByteClearMask", ")", ";", "if", "(", "!", "IsSingleInput", ")", "V2", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "MVT", "::", "v16i8", ",", "V2", ",", "ByteClearMask", ")", ";", "V1", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i16", ",", "V1", ")", ";", "V2", "=", "IsSingleInput", "?", "V1", ":", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i16", ",", "V2", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16i8", ",", "V1", ",", "V2", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumEvenDrops", ";", "++", "i", ")", "{", "Result", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i16", ",", "Result", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16i8", ",", "Result", ",", "Result", ")", ";", "}", "return", "Result", ";", "}", "if", "(", "NumV2Elements", ">", "<NUM_LIT>", ")", "return", "lowerVectorShuffleAsDecomposedShuffleBlend", "(", "DL", ",", "MVT", "::", "v16i8", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";", "SDValue", "V", "=", "V1", ";", "int", "LoBlendMask", "[", "<NUM_LIT>", "]", "=", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "int", "HiBlendMask", "[", "<NUM_LIT>", "]", "=", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", ")", "(", "i", "<", "<NUM_LIT>", "?", "LoBlendMask", "[", "i", "]", ":", "HiBlendMask", "[", "i", "%", "<NUM_LIT>", "]", ")", "=", "Mask", "[", "i", "]", ";", "SDValue", "Zero", "=", "getZeroVector", "(", "MVT", "::", "v8i16", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";", "SDValue", "VLoHalf", ",", "VHiHalf", ";", "if", "(", "std", "::", "none_of", "(", "std", "::", "begin", "(", "LoBlendMask", ")", ",", "std", "::", "end", "(", "LoBlendMask", ")", ",", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", "&&", "M", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ";", "}", ")", "&&", "std", "::", "none_of", "(", "std", "::", "begin", "(", "HiBlendMask", ")", ",", "std", "::", "end", "(", "HiBlendMask", ")", ",", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", "&&", "M", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ";", "}", ")", ")", "{", "VLoHalf", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i16", ",", "V", ")", ";", "VLoHalf", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "MVT", "::", "v8i16", ",", "VLoHalf", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "v8i16", ")", ")", ";", "VHiHalf", "=", "DAG", ".", "getUNDEF", "(", "MVT", "::", "v8i16", ")", ";" ]

GCC

nds32

MD

next_suggestion

CPU

622,747

[ "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")" ]

[ "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Mips

TD

next_suggestion

CPU

622,748

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "def", "LSAImm", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

622,749

[ "::", "make_pair", "(", "Reg", ",", "CurLocal", ")", ")", ";" ]

[ "static", "unsigned", "getLocalId", "(", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "&", "Reg2Local", ",", "WebAssemblyFunctionInfo", "&", "MFI", ",", "unsigned", "&", "CurLocal", ",", "unsigned", "Reg", ")", "{", "auto", "P", "=", "Reg2Local", ".", "insert", "(", "std" ]

LLVM

AArch64

TD

next_suggestion

CPU

622,750

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "{", "?", ",", "?", ",", "?", "}", ";" ]

GCC

rs6000

CPP

code_generation

CPU

622,751

[ "void", "rs6000_expand_extract_even", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "vmode", "=", "GET_MODE", "(", "target", ")", ";", "unsigned", "i", ",", "nelt", "=", "GET_MODE_NUNITS", "(", "vmode", ")", ";", "rtx", "perm", "[", "<NUM_LIT>", "]", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "i", "++", ")", "perm", "[", "i", "]", "=", "GEN_INT", "(", "i", "*", "<NUM_LIT>", ")", ";", "rs6000_do_expand_vec_perm", "(", "target", ",", "op0", ",", "op1", ",", "vmode", ",", "nelt", ",", "perm", ")", ";", "}" ]

[ "Expand", "an", "extract", "even", "operation", "." ]

LLVM

Hexagon

TD

stmt_completion

DSP

622,752

[ "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign" ]

GCC

mips

MD

stmt_completion

CPU

622,753

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr" ]

GCC

arm

CPP

stmt_completion

CPU

622,754

[ "_", "o", ",", "_", "_", "c", ")", ";" ]

[ "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld4_lanev2si", "(", "(", "const", "_", "_", "builtin_neon_si", "*", ")", "_", "_", "a", ",", "_", "_", "bu", ".", "_" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,755

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Pv4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pv4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Os8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Os8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rx32", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

622,756

[ ")", ")", ",", "(", "INST8B", "VPR64", ":", "$", "Rd", ",", "VPR64", ":", "$", "Rn", ",", "VPR64", ":", "$", "Rm", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v1i64", "(", "or", "(", "and", "VPR64", ":", "$", "Rn", ",", "VPR64", ":", "$", "Rd", ")", ",", "(", "and", "VPR64", ":", "$", "Rm", ",", "(", "Neon_not8B", "VPR64", ":", "$", "Rd", ")", ")" ]

LLVM

PowerPC

TD

stmt_completion

CPU

622,757

[ ")", ")", ")", ")", ";" ]

[ "dag", "A", "=", "(", "i64", "(", "PPCmfvsr", "(", "f64", "(", "PPCfctiduz", "f64", ":", "$", "A" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

622,758

[ ")", ";" ]

[ "return", "F", ";", "}", "FunctionType", "*", "FuncTy", "=", "fInfo", ".", "getFunctionType", "(", "*", "M", ")", ";", "bool", "hasPtr", "=", "false", ";", "for", "(", "FunctionType", "::", "param_iterator", "PI", "=", "FuncTy", "->", "param_begin", "(", ")", ",", "PE", "=", "FuncTy", "->", "param_end", "(", ")", ";", "PI", "!=", "PE", ";", "++", "PI", ")", "{", "const", "Type", "*", "argTy", "=", "static_cast", "<", "const", "Type", "*", ">", "(", "*", "PI", ")", ";", "if", "(", "argTy", "->", "isPointerTy", "(", ")", ")", "{", "hasPtr", "=", "true", ";", "break", ";", "}", "}", "Constant", "*", "C", "=", "nullptr", ";", "if", "(", "hasPtr", ")", "{", "C", "=", "M", "->", "getOrInsertFunction", "(", "FuncName", ",", "FuncTy", ")", ";", "}", "else", "{", "AttributeList", "Attr", ";", "LLVMContext", "&", "Ctx", "=", "M", "->", "getContext", "(", ")", ";", "Attr", ".", "addAttribute", "(", "Ctx", ",", "AttributeList", "::", "FunctionIndex", ",", "Attribute", "::", "ReadOnly" ]

LLVM

X86

CPP

stmt_completion

CPU

622,759

[ "<NUM_LIT>", ")", "{" ]

[ "if", "(", "CFP", "->", "isNullValue", "(", ")", ")", "return", "fastMaterializeFloatZero", "(", "CFP", ")", ";", "CodeModel", "::", "Model", "CM", "=", "TM", ".", "getCodeModel", "(", ")", ";", "if", "(", "CM", "!=", "CodeModel", "::", "Small", "&&", "CM", "!=", "CodeModel", "::", "Large", ")", "return", "<NUM_LIT>", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "MVT", "::", "f32", ":", "if", "(", "X86ScalarSSEf32", ")", "{", "Opc", "=", "Subtarget", "->", "hasAVX", "(", ")", "?", "X86", "::", "VMOVSSrm", ":", "X86", "::", "MOVSSrm", ";", "RC", "=", "&", "X86", "::", "FR32RegClass", ";", "}", "else", "{", "Opc", "=", "X86", "::", "LD_Fp32m", ";", "RC", "=", "&", "X86", "::", "RFP32RegClass", ";", "}", "break", ";", "case", "MVT", "::", "f64", ":", "if", "(", "X86ScalarSSEf64", ")", "{", "Opc", "=", "Subtarget", "->", "hasAVX", "(", ")", "?", "X86", "::", "VMOVSDrm", ":", "X86", "::", "MOVSDrm", ";", "RC", "=", "&", "X86", "::", "FR64RegClass", ";", "}", "else", "{", "Opc", "=", "X86", "::", "LD_Fp64m", ";", "RC", "=", "&", "X86", "::", "RFP64RegClass", ";", "}", "break", ";", "case", "MVT", "::", "f80", ":", "return", "<NUM_LIT>", ";", "}", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "CFP", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==" ]

LLVM

X86

CPP

stmt_completion

CPU

622,760

[ ")", ";" ]

[ "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "MVT", "::", "v32i16", "&&", "<STR_LIT>", "Bad operand type!", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "MVT", "::", "v32i16", "&&", "<STR_LIT>", "Bad operand type!", "<STR_LIT>", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op" ]

LLVM

X86

CPP

next_suggestion

CPU

622,761

[ "case", "ISD", "::", "ATOMIC_LOAD_ADD", ":" ]

[ "SDValue", "rd", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "&", "TheChain", ",", "<NUM_LIT>", ")", ";", "SDValue", "eax", "=", "DAG", ".", "getCopyFromReg", "(", "rd", ",", "dl", ",", "X86", "::", "EAX", ",", "MVT", "::", "i32", ",", "rd", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "edx", "=", "DAG", ".", "getCopyFromReg", "(", "eax", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "X86", "::", "EDX", ",", "MVT", "::", "i32", ",", "eax", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "eax", ",", "edx", "}", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_PAIR", ",", "dl", ",", "MVT", "::", "i64", ",", "Ops", ",", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "edx", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", ";", "}", "case", "ISD", "::", "ATOMIC_CMP_SWAP", ":", "{", "EVT", "T", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "(", "T", "==", "MVT", "::", "i64", "||", "T", "==", "MVT", "::", "i128", ")", "&&", "<STR_LIT>", "can only expand cmpxchg pair", "<STR_LIT>", ")", ";", "bool", "Regs64bit", "=", "T", "==", "MVT", "::", "i128", ";", "EVT", "HalfT", "=", "Regs64bit", "?", "MVT", "::", "i64", ":", "MVT", "::", "i32", ";", "SDValue", "cpInL", ",", "cpInH", ";", "cpInL", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "HalfT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "HalfT", ")", ")", ";", "cpInH", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "HalfT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "HalfT", ")", ")", ";", "cpInL", "=", "DAG", ".", "getCopyToReg", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Regs64bit", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ",", "cpInL", ",", "SDValue", "(", ")", ")", ";", "cpInH", "=", "DAG", ".", "getCopyToReg", "(", "cpInL", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Regs64bit", "?", "X86", "::", "RDX", ":", "X86", "::", "EDX", ",", "cpInH", ",", "cpInL", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "swapInL", ",", "swapInH", ";", "swapInL", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "HalfT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "HalfT", ")", ")", ";", "swapInH", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "HalfT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "HalfT", ")", ")", ";", "swapInL", "=", "DAG", ".", "getCopyToReg", "(", "cpInH", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Regs64bit", "?", "X86", "::", "RBX", ":", "X86", "::", "EBX", ",", "swapInL", ",", "cpInH", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "swapInH", "=", "DAG", ".", "getCopyToReg", "(", "swapInL", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Regs64bit", "?", "X86", "::", "RCX", ":", "X86", "::", "ECX", ",", "swapInH", ",", "swapInL", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "swapInH", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "swapInH", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "MachineMemOperand", "*", "MMO", "=", "cast", "<", "AtomicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "unsigned", "Opcode", "=", "Regs64bit", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "SDValue", "Result", "=", "DAG", ".", "getMemIntrinsicNode", "(", "Opcode", ",", "dl", ",", "Tys", ",", "Ops", ",", "<NUM_LIT>", ",", "T", ",", "MMO", ")", ";", "SDValue", "cpOutL", "=", "DAG", ".", "getCopyFromReg", "(", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Regs64bit", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ",", "HalfT", ",", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "cpOutH", "=", "DAG", ".", "getCopyFromReg", "(", "cpOutL", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Regs64bit", "?", "X86", "::", "RDX", ":", "X86", "::", "EDX", ",", "HalfT", ",", "cpOutL", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "OpsF", "[", "]", "=", "{", "cpOutL", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "cpOutH", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_PAIR", ",", "dl", ",", "T", ",", "OpsF", ",", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "cpOutH", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", ";", "}", "case", "ISD", "::", "ATOMIC_LOAD_ADD", ":", "case", "ISD", "::", "ATOMIC_LOAD_AND", ":", "case", "ISD", "::", "ATOMIC_LOAD_NAND", ":", "case", "ISD", "::", "ATOMIC_LOAD_OR", ":", "case", "ISD", "::", "ATOMIC_LOAD_SUB", ":", "case", "ISD", "::", "ATOMIC_LOAD_XOR", ":", "case", "ISD", "::", "ATOMIC_LOAD_MAX", ":", "case", "ISD", "::", "ATOMIC_LOAD_MIN", ":", "case", "ISD", "::", "ATOMIC_LOAD_UMAX", ":", "case", "ISD", "::", "ATOMIC_LOAD_UMIN", ":", "case", "ISD", "::", "ATOMIC_SWAP", ":", "{", "unsigned", "Opc", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected opcode", "<STR_LIT>", ")", ";" ]

GCC

rl78

MD

next_suggestion

MPU

622,762

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

GCC

rs6000

CPP

next_suggestion

CPU

622,763

[ "}" ]

[ "ASM_OUTPUT_FUNCTION_LABEL", "(", "file", ",", "buffer", ",", "decl", ")", ";", "symtab_node", "::", "get", "(", "decl", ")", "->", "call_for_symbol_and_aliases", "(", "rs6000_declare_alias", ",", "&", "data", ",", "true", ")", ";", "fputs", "(", "TARGET_32BIT", "?", "<STR_LIT>", "\\t.long .", "<STR_LIT>", ":", "<STR_LIT>", "\\t.llong .", "<STR_LIT>", ",", "file", ")", ";", "RS6000_OUTPUT_BASENAME", "(", "file", ",", "buffer", ")", ";", "fputs", "(", "<STR_LIT>", ", TOC[tc0], 0\\n", "<STR_LIT>", ",", "file", ")", ";", "in_section", "=", "NULL", ";", "switch_to_section", "(", "function_section", "(", "decl", ")", ")", ";", "putc", "(", "'", ".", "'", ",", "file", ")", ";", "ASM_OUTPUT_LABEL", "(", "file", ",", "buffer", ")", ";", "data", ".", "function_descriptor", "=", "true", ";", "symtab_node", "::", "get", "(", "decl", ")", "->", "call_for_symbol_and_aliases", "(", "rs6000_declare_alias", ",", "&", "data", ",", "true", ")", ";", "if", "(", "!", "DECL_IGNORED_P", "(", "decl", ")", ")", "{", "if", "(", "dwarf_debuginfo_p", "(", ")", ")", "{", "name", "=", "(", "*", "targetm", ".", "strip_name_encoding", ")", "(", "name", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "\\t.function .%s,.%s,2,0\\n", "<STR_LIT>", ",", "name", ",", "name", ")", ";", "}" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

622,764

[ "FP_REG", ",", "Info", "->", "getFrameOffsetReg", "(", ")", ")", ";" ]

[ "SIMachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "SIRegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "if", "(", "Info", "->", "isEntryFunction", "(", ")", ")", "{", "reservePrivateMemoryRegs", "(", "getTargetMachine", "(", ")", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";", "}", "assert", "(", "!", "TRI", "->", "isSubRegister", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ")", ";", "if", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", "!=", "AMDGPU", "::", "SP_REG", ")", "MRI", ".", "replaceRegWith", "(", "AMDGPU", "::", "SP_REG", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ";", "if", "(", "Info", "->", "getScratchRSrcReg", "(", ")", "!=", "AMDGPU", "::", "PRIVATE_RSRC_REG", ")", "MRI", ".", "replaceRegWith", "(", "AMDGPU", "::", "PRIVATE_RSRC_REG", ",", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "if", "(", "Info", "->", "getFrameOffsetReg", "(", ")", "!=", "AMDGPU", "::", "FP_REG", ")", "MRI", ".", "replaceRegWith", "(", "AMDGPU", "::" ]

LLVM

M68k

CPP

next_suggestion

MPU

622,765

[ "}" ]

[ "void", "printARID8Mem", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "opNum", ",", "raw_ostream", "&", "O", ")", "{", "printARIDMem", "(", "MI", ",", "opNum", ",", "O", ")", ";" ]

GCC

sh

CPP

program_repair

CPU

622,766

[ "<FIXS>", "new", "ref", "=", "label_ref_list_d_pool", ".", "allocate", "(", ")", ";", "<FIXE>" ]

[ "pool_vector", "[", "pool_size", "]", ".", "part_of_sequence_p", "=", "(", "lab", "==", "<NUM_LIT>", ")", ";", "if", "(", "lab", "&&", "pool_window_label", ")", "{", "<BUGS>", "new", "ref", "=", "new", "label_ref_list_d", ";", "<BUGE>", "new", "ref", "->", "label", "=", "pool_window_label", ";", "ref", "=", "pool_vector", "[", "pool_window_last", "]", ".", "wend", ";", "new", "ref", "->", "next", "=", "ref", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

622,767

[ "MemOp", "[", "<NUM_LIT>", "]", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";" ]

[ "bool", "Narrow", "=", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Regs", "(", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", "+", "NumVecs", ")", ";", "if", "(", "Narrow", ")", "std", "::", "transform", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ",", "Regs", ".", "begin", "(", ")", ",", "WidenVector", "(", "*", "CurDAG", ")", ")", ";", "SDValue", "RegSeq", "=", "createQTuple", "(", "Regs", ")", ";", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "MVT", "::", "i64", ")", ";", "ResTys", ".", "push_back", "(", "MVT", "::", "Other", ")", ";", "unsigned", "LaneNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "RegSeq", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "LaneNo", ",", "MVT", "::", "i64", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDNode", "*", "St", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

622,768

[ ">", "(", "N0", ")", ")", "{" ]

[ "if", "(", "IsRIPRel", ")", "{", "SDValue", "Val", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Val", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TargetGlobalTLSAddress", ")", "IsRIPRelTLS", "=", "true", ";", "}", "CodeModel", "::", "Model", "M", "=", "TM", ".", "getCodeModel", "(", ")", ";", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "M", "==", "CodeModel", "::", "Large", "&&", "!", "IsRIPRelTLS", ")", "return", "true", ";", "if", "(", "IsRIPRel", "&&", "AM", ".", "hasBaseOrIndexReg", "(", ")", ")", "return", "true", ";", "X86ISelAddressMode", "Backup", "=", "AM", ";", "int64_t", "Offset", "=", "<NUM_LIT>", ";", "SDValue", "N0", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "auto", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "G", "->", "getTargetFlags", "(", ")", ";", "Offset", "=", "G", "->", "getOffset", "(", ")", ";", "}", "else", "if", "(", "auto", "*", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "CP", "=", "CP", "->", "getConstVal", "(", ")", ";", "AM", ".", "Alignment", "=", "CP", "->", "getAlign", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "CP", "->", "getTargetFlags", "(", ")", ";", "Offset", "=", "CP", "->", "getOffset", "(", ")", ";", "}", "else", "if", "(", "auto", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "ES", "=", "S", "->", "getSymbol", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "S", "->", "getTargetFlags", "(", ")", ";", "}", "else", "if", "(", "auto", "*", "S", "=", "dyn_cast", "<", "MCSymbolSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "MCSym", "=", "S", "->", "getMCSymbol", "(", ")", ";", "}", "else", "if", "(", "auto", "*", "J", "=", "dyn_cast", "<", "JumpTableSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "JT", "=", "J", "->", "getIndex", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "J", "->", "getTargetFlags", "(", ")", ";", "}", "else", "if", "(", "auto", "*", "BA", "=", "dyn_cast", "<", "BlockAddressSDNode" ]

GCC

rs6000

MD

next_suggestion

CPU

622,769

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

CSKY

CPP

next_suggestion

CPU

622,770

[ "MachineMemOperand", "*", "MO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "MachineBasicBlock", "::", "iterator", "MBBI", "=", "FirstMBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", ";", "CSKYConstantPoolValue", "*", "CPV", "=", "CSKYConstantPoolSymbol", "::", "Create", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "<STR_LIT>", "_GLOBAL_OFFSET_TABLE_", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "unsigned", "CPI", "=", "MCP", "->", "getConstantPoolIndex", "(", "CPV", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";" ]

LLVM

PIC16

CPP

stmt_completion

MPU

622,771

[ "(", ")", "+", "SuffixNo", ";" ]

[ "void", "PIC16DbgInfo", "::", "EmitCompositeTypeElements", "(", "DICompositeType", "CTy", ",", "std", "::", "string", "SuffixNo", ")", "{", "unsigned", "long", "Value", "=", "<NUM_LIT>", ";", "DIArray", "Elements", "=", "CTy", ".", "getTypeArray", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "N", "=", "Elements", ".", "getNumElements", "(", ")", ";", "i", "<", "N", ";", "i", "++", ")", "{", "DIDescriptor", "Element", "=", "Elements", ".", "getElement", "(", "i", ")", ";", "unsigned", "short", "TypeNo", "=", "<NUM_LIT>", ";", "bool", "HasAux", "=", "false", ";", "int", "ElementAux", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", "=", "{", "<NUM_LIT>", "}", ";", "std", "::", "string", "TagName", "=", "<STR_LIT>", "<STR_LIT>", ";", "DIDerivedType", "DITy", "(", "Element", ")", ";", "unsigned", "short", "ElementSize", "=", "DITy", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "std", "::", "string", "MangMemName", "=", "DITy", ".", "getName", "(", ")", ".", "str" ]

LLVM

M68k

CPP

next_suggestion

MPU

622,772

[ "return", "SDValue", "(", ")", ";" ]

[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "N", "->", "getVTList", "(", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Cond", ",", "Flags", ")", ";", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,773

[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

SystemZ

TD

next_suggestion

CPU

622,774

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "V1", ";", "bits", "<", "<NUM_LIT>", ">", "V2", ";", "bits", "<", "<NUM_LIT>", ">", "V3", ";", "bits", "<", "<NUM_LIT>", ">", "M4", ";", "bits", "<", "<NUM_LIT>", ">", "M5", ";", "bits", "<", "<NUM_LIT>", ">", "M6", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

622,775

[ "}" ]

[ "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_PPC_SVR4", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", ";", "EVT", "ValVT", "=", "VA", ".", "getValVT", "(", ")", ";", "switch", "(", "ValVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "ValVT not supported by formal arguments Lowering", "<STR_LIT>", ")", ";", "case", "MVT", "::", "i32", ":", "RC", "=", "PPC", "::", "GPRCRegisterClass", ";", "break", ";", "case", "MVT", "::", "f32", ":", "RC", "=", "PPC", "::", "F4RCRegisterClass", ";", "break", ";", "case", "MVT", "::", "f64", ":", "RC", "=", "PPC", "::", "F8RCRegisterClass", ";", "break", ";", "case", "MVT", "::", "v16i8", ":", "case", "MVT", "::", "v8i16", ":", "case", "MVT", "::", "v4i32", ":", "case", "MVT", "::", "v4f32", ":", "RC", "=", "PPC", "::", "VRRCRegisterClass", ";", "break", ";", "}", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "ValVT", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "unsigned", "ArgSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ArgSize", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "isImmutable", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ByValArgLocs", ";", "CCState", "CCByValInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "ByValArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCByValInfo", ".", "AllocateStack", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "PtrByteSize", ")", ";", "CCByValInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_PPC_SVR4_ByVal", ")", ";", "unsigned", "MinReservedArea", "=", "CCByValInfo", ".", "getNextStackOffset", "(", ")", ";", "PPCFunctionInfo", "*", "FI", "=", "MF", ".", "getInfo", "<", "PPCFunctionInfo", ">", "(", ")", ";", "MinReservedArea", "=", "std", "::", "max", "(", "MinReservedArea", ",", "PPCFrameLowering", "::", "getMinCallFrameSize", "(", "false", ",", "false", ")", ")", ";", "unsigned", "TargetAlign", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "unsigned", "AlignMask", "=", "TargetAlign", "-", "<NUM_LIT>", ";", "MinReservedArea", "=", "(", "MinReservedArea", "+", "AlignMask", ")", "&", "~", "AlignMask", ";", "FI", "->", "setMinReservedArea", "(", "MinReservedArea", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOps", ";", "if", "(", "isVarArg", ")", "{", "static", "const", "uint16_t", "GPArgRegs", "[", "]", "=", "{", "PPC", "::", "R3", ",", "PPC", "::", "R4", ",", "PPC", "::", "R5", ",", "PPC", "::", "R6", ",", "PPC", "::", "R7", ",", "PPC", "::", "R8", ",", "PPC", "::", "R9", ",", "PPC", "::", "R10", ",", "}", ";", "const", "unsigned", "NumGPArgRegs", "=", "array_lengthof", "(", "GPArgRegs", ")", ";", "static", "const", "uint16_t", "FPArgRegs", "[", "]", "=", "{", "PPC", "::", "F1", ",", "PPC", "::", "F2", ",", "PPC", "::", "F3", ",", "PPC", "::", "F4", ",", "PPC", "::", "F5", ",", "PPC", "::", "F6", ",", "PPC", "::", "F7", ",", "PPC", "::", "F8", "}", ";", "const", "unsigned", "NumFPArgRegs", "=", "array_lengthof", "(", "FPArgRegs", ")", ";", "FuncInfo", "->", "setVarArgsNumGPR", "(", "CCInfo", ".", "getFirstUnallocated", "(", "GPArgRegs", ",", "NumGPArgRegs", ")", ")", ";", "FuncInfo", "->", "setVarArgsNumFPR", "(", "CCInfo", ".", "getFirstUnallocated", "(", "FPArgRegs", ",", "NumFPArgRegs", ")", ")", ";", "int", "Depth", "=", "NumGPArgRegs", "*", "PtrVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", "+", "NumFPArgRegs", "*", "EVT", "(", "MVT", "::", "f64", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "FuncInfo", "->", "setVarArgsStackOffset", "(", "MFI", "->", "CreateFixedObject", "(", "PtrVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "true", ")", ")", ";", "FuncInfo", "->", "setVarArgsFrameIndex", "(", "MFI", "->", "CreateStackObject", "(", "Depth", ",", "<NUM_LIT>", ",", "false", ")", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "PtrVT", ")", ";", "for", "(", "unsigned", "GPRIndex", "=", "<NUM_LIT>", ";", "GPRIndex", "!=", "NumGPArgRegs", ";", "++", "GPRIndex", ")", "{", "unsigned", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getLiveInVirtReg", "(", "GPArgRegs", "[", "GPRIndex", "]", ")", ";", "if", "(", "!", "VReg", ")", "VReg", "=", "MF", ".", "addLiveIn", "(", "GPArgRegs", "[", "GPRIndex", "]", ",", "&", "PPC", "::", "GPRCRegClass", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "PtrVT", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getConstant", "(", "PtrVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "PtrVT", ")", ";", "FIN", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "PtrOff", ".", "getValueType", "(", ")", ",", "FIN", ",", "PtrOff", ")", ";" ]

GCC

s390

MD

stmt_completion

MPU

622,776

[ ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "bswap", ":", "GPR", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,777

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rss32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "class", "Enc_729ff7", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rtt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rtt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rss32", ";" ]

LLVM

MCS51

CPP

code_generation

MPU

622,778

[ "bool", "MCS51DAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "assert", "(", "(", "ConstraintCode", "==", "InlineAsm", "::", "Constraint_m", "||", "ConstraintCode", "==", "InlineAsm", "::", "Constraint_Q", ")", "&&", "<STR_LIT>", "Unexpected asm memory constraint", "<STR_LIT>", ")", ";", "MachineRegisterInfo", "&", "RI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "MCS51Subtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "MCS51Subtarget", ">", "(", ")", ";", "const", "TargetLowering", "&", "TL", "=", "*", "STI", ".", "getTargetLowering", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "auto", "DL", "=", "CurDAG", "->", "getDataLayout", "(", ")", ";", "const", "RegisterSDNode", "*", "RegNode", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "Op", ")", ";", "if", "(", "RegNode", "&&", "RI", ".", "getRegClass", "(", "RegNode", "->", "getReg", "(", ")", ")", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "OutOps", ".", "push_back", "(", "Op", ")", ";", "return", "false", ";", "}", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "ISD", "::", "FrameIndex", ")", "{", "SDValue", "Base", ",", "Disp", ";", "if", "(", "SelectAddr", "(", "Op", ".", "getNode", "(", ")", ",", "Op", ",", "Base", ",", "Disp", ")", ")", "{", "OutOps", ".", "push_back", "(", "Base", ")", ";", "OutOps", ".", "push_back", "(", "Disp", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", "||", "Op", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SUB", ")", "{", "SDValue", "CopyFromRegOp", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "ImmOp", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "ImmNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ImmOp", ")", ";", "unsigned", "Reg", ";", "bool", "CanHandleRegImmOpt", "=", "ImmNode", "&&", "ImmNode", "->", "getAPIntValue", "(", ")", ".", "ult", "(", "<NUM_LIT>", ")", ";", "if", "(", "CopyFromRegOp", "->", "getOpcode", "(", ")", "==", "ISD", "::", "CopyFromReg", ")", "{", "RegisterSDNode", "*", "RegNode", "=", "cast", "<", "RegisterSDNode", ">", "(", "CopyFromRegOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Reg", "=", "RegNode", "->", "getReg", "(", ")", ";", "CanHandleRegImmOpt", "&=", "(", "Register", "::", "isVirtualRegister", "(", "Reg", ")", "||", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", ";", "}", "else", "{", "CanHandleRegImmOpt", "=", "false", ";", "}", "if", "(", "CanHandleRegImmOpt", ")", "{", "SDValue", "Base", ",", "Disp", ";", "if", "(", "RI", ".", "getRegClass", "(", "Reg", ")", "!=", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "SDLoc", "dl", "(", "CopyFromRegOp", ")", ";", "Register", "VReg", "=", "RI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDValue", "CopyToReg", "=", "CurDAG", "->", "getCopyToReg", "(", "CopyFromRegOp", ",", "dl", ",", "VReg", ",", "CopyFromRegOp", ")", ";", "SDValue", "NewCopyFromRegOp", "=", "CurDAG", "->", "getCopyFromReg", "(", "CopyToReg", ",", "dl", ",", "VReg", ",", "TL", ".", "getPointerTy", "(", "DL", ")", ")", ";", "Base", "=", "NewCopyFromRegOp", ";", "}", "else", "{", "Base", "=", "CopyFromRegOp", ";", "}", "if", "(", "ImmNode", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "MVT", "::", "i8", ")", "{", "Disp", "=", "CurDAG", "->", "getTargetConstant", "(", "ImmNode", "->", "getAPIntValue", "(", ")", ".", "getZExtValue", "(", ")", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "}", "else", "{", "Disp", "=", "ImmOp", ";", "}", "OutOps", ".", "push_back", "(", "Base", ")", ";", "OutOps", ".", "push_back", "(", "Disp", ")", ";", "return", "false", ";", "}", "}", "Register", "VReg", "=", "RI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDValue", "CopyToReg", "=", "CurDAG", "->", "getCopyToReg", "(", "Op", ",", "dl", ",", "VReg", ",", "Op", ")", ";", "SDValue", "CopyFromReg", "=", "CurDAG", "->", "getCopyFromReg", "(", "CopyToReg", ",", "dl", ",", "VReg", ",", "TL", ".", "getPointerTy", "(", "DL", ")", ")", ";", "OutOps", ".", "push_back", "(", "CopyFromReg", ")", ";", "return", "false", ";", "}" ]

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

LLVM

AArch64

CPP

program_repair

CPU

622,779

[ "<FIXS>", "{", "NumBytes", "+", "(", "int64_t", ")", "AfterCSRPopSize", ",", "MVT", "::", "i8", "}", ",", "TII", ",", "MachineInstr", "::", "FrameDestroy", ",", "false", ",", "NeedsWinCFI", ",", "&", "HasWinCFI", ")", ";", "<FIXE>" ]

[ "if", "(", "CombineSPBump", ")", "{", "emitFrameOffset", "(", "MBB", ",", "MBB", ".", "getFirstTerminator", "(", ")", ",", "DL", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<BUGS>", "NumBytes", "+", "AfterCSRPopSize", ",", "TII", ",", "MachineInstr", "::", "FrameDestroy", ",", "false", ",", "NeedsWinCFI", ",", "&", "HasWinCFI", ")", ";", "<BUGE>", "if", "(", "NeedsWinCFI", "&&", "HasWinCFI", ")", "BuildMI", "(", "MBB", ",", "MBB", ".", "getFirstTerminator", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

622,780

[ "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";" ]

[ "bool", "BaseKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "unsigned", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "isAM5", "=", "(", "Opcode", "==", "ARM", "::", "VLDRD", "||", "Opcode", "==", "ARM", "::", "VLDRS", "||", "Opcode", "==", "ARM", "::", "VSTRD", "||", "Opcode", "==", "ARM", "::", "VSTRS", ")", ";", "bool", "isAM2", "=", "(", "Opcode", "==", "ARM", "::", "LDR", "||", "Opcode", "==", "ARM", "::", "STR", ")", ";", "if", "(", "isAM2", "&&", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "isAM5", "&&", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "isT2i32Load", "(", "Opcode", ")", "||", "isT2i32Store", "(", "Opcode", ")", ")", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "bool", "isLd", "=", "isi32Load", "(", "Opcode", ")", "||", "Opcode", "==", "ARM", "::", "VLDRS", "||", "Opcode", "==", "ARM", "::", "VLDRD", ";", "if", "(", "isLd", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "::", "<STR_LIT>", "Pred", "=", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "DoMerge", "=", "false", ";", "<STR_LIT>", "::", "<STR_LIT>", "AddSub", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "unsigned", "NewOpc", "=", "<NUM_LIT>", ";", "unsigned", "Limit", "=", "isAM5", "?", "<NUM_LIT>", ":", "(", "isAM2", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "prior", "(", "MBBI", ")", ";", "if", "(", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "!", "isAM5", "&&", "isMatchingIncrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "NewOpc", "=", "getPreIndexedLoadStoreOpcode", "(", "Opcode", ")", ";", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "}", "}", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "if", "(", "!", "isAM5", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ")", ";", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}", "MBB", ".", "erase", "(", "NextMBBI", ")", ";", "}", "}", "if", "(", "!", "DoMerge", ")", "return", "false", ";", "bool", "isDPR", "=", "NewOpc", "==", "ARM", "::", "VLDMD", "||", "NewOpc", "==", "ARM", "::", "VSTMD", ";", "unsigned", "Offset", "=", "<NUM_LIT>", ";", "if", "(", "isAM5", ")", "Offset", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "AddSub", "==", "<STR_LIT>", "::", "<STR_LIT>", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ",", "(", "isDPR", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "isAM2", ")", "Offset", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "AddSub", ",", "Bytes", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "else", "Offset", "=", "AddSub", "==", "<STR_LIT>", "::", "<STR_LIT>", "?", "-", "Bytes", ":", "Bytes", ";", "if", "(", "isAM5", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "isLd", "?", "BaseKill", ":", "false", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ",", "(", "isLd", "?", "getDefRegState", "(", "true", ")", ":", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ")", ";", "}", "else", "if", "(", "isLd", ")", "{", "if", "(", "isAM2", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

622,781

[ ")", "Flags", "|=", "NodeAttrs", "::", "Clobbering", ";" ]

[ "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "isDef", "(", ")", "||", "Op", ".", "isImplicit", "(", ")", ")", "continue", ";", "RegisterRef", "RR", "=", "makeRegRef", "(", "Op", ".", "getReg", "(", ")", ",", "Op", ".", "getSubReg", "(", ")", ")", ";", "uint16_t", "Flags", "=", "NodeAttrs", "::", "None", ";", "if", "(", "TOI", ".", "isPreserving", "(", "In", ",", "OpN", ")", ")", "{", "Flags", "|=", "NodeAttrs", "::", "Preserving", ";", "if", "(", "isDefUndef", "(", "In", ",", "RR", ")", ")", "Flags", "|=", "NodeAttrs", "::", "Undef", ";", "}", "if", "(", "TOI", ".", "isClobbering", "(", "In", ",", "OpN", ")", ")", "Flags", "|=", "NodeAttrs", "::", "Clobbering", ";", "if", "(", "TOI", ".", "isFixedReg", "(", "In", ",", "OpN", ")", ")", "Flags", "|=", "NodeAttrs", "::", "Fixed", ";", "if", "(", "IsCall", "&&", "Op", ".", "isDead", "(", ")", ")", "Flags", "|=", "NodeAttrs", "::", "Dead", ";", "NodeAddr", "<", "DefNode", "*", ">", "DA", "=", "new", "Def", "(", "SA", ",", "Op", ",", "Flags", ")", ";", "SA", ".", "Addr", "->", "addMember", "(", "DA", ",", "*", "this", ")", ";", "DoneDefs", ".", "insert", "(", "RR", ")", ";", "}", "for", "(", "unsigned", "OpN", "=", "<NUM_LIT>", ";", "OpN", "<", "NumOps", ";", "++", "OpN", ")", "{", "MachineOperand", "&", "Op", "=", "In", ".", "getOperand", "(", "OpN", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "isDef", "(", ")", "||", "!", "Op", ".", "isImplicit", "(", ")", ")", "continue", ";", "RegisterRef", "RR", "=", "makeRegRef", "(", "Op", ".", "getReg", "(", ")", ",", "Op", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "!", "NeedsImplicit", "&&", "!", "ImpDefs", ".", "count", "(", "RR", ")", ")", "continue", ";", "if", "(", "DoneDefs", ".", "count", "(", "RR", ")", ")", "continue", ";", "uint16_t", "Flags", "=", "NodeAttrs", "::", "None", ";", "if", "(", "TOI", ".", "isPreserving", "(", "In", ",", "OpN", ")", ")", "{", "Flags", "|=", "NodeAttrs", "::", "Preserving", ";", "if", "(", "isDefUndef", "(", "In", ",", "RR", ")", ")", "Flags", "|=", "NodeAttrs", "::", "Undef", ";", "}", "if", "(", "TOI", ".", "isClobbering", "(", "In", ",", "OpN", ")" ]

LLVM

ARM

CPP

program_repair

CPU

622,782

[ "<FIXS>", "bool", "isPostIdxRegShifted", "(", ")", "const", "{", "return", "Kind", "==", "k_PostIndexRegister", "&&", "ARMMCRegisterClasses", "[", "ARM", "::", "GPRRegClassID", "]", ".", "contains", "(", "PostIdxReg", ".", "RegNum", ")", ";", "}", "<FIXE>", "<FIXS>", "return", "isPostIdxRegShifted", "(", ")", "&&", "PostIdxReg", ".", "ShiftTy", "==", "<STR_LIT>", "::", "<STR_LIT>", ";", "<FIXE>" ]

[ "bool", "isConstantPoolImm", "(", ")", "const", "{", "return", "Kind", "==", "k_ConstantPoolImmediate", ";", "}", "bool", "isBitfield", "(", ")", "const", "{", "return", "Kind", "==", "k_BitfieldDescriptor", ";", "}", "<BUGS>", "bool", "isPostIdxRegShifted", "(", ")", "const", "{", "return", "Kind", "==", "k_PostIndexRegister", ";", "}", "<BUGE>", "bool", "isPostIdxReg", "(", ")", "const", "{", "<BUGS>", "return", "Kind", "==", "k_PostIndexRegister", "&&", "PostIdxReg", ".", "ShiftTy", "==", "<STR_LIT>", "::", "<STR_LIT>", ";", "<BUGE>", "}", "bool", "isMemNoOffset", "(", "bool", "alignOK", "=", "false", ",", "unsigned", "Alignment", "=", "<NUM_LIT>", ")", "const", "{", "if", "(", "!", "isMem", "(", ")", ")" ]

LLVM

ARM

TD

stmt_completion

CPU

622,783

[ "]", ">", ";" ]

[ "def", "VLD2LNd8Pseudo_UPD", ":", "VLDQLNWBPseudo", "<", "IIC_VLD2lnu", ">", ",", "Sched", "<", "[", "WriteVLD1" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,784

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

stmt_completion

CPU

622,785

[ ")", "_", "_", "m2", ")", ";" ]

[ "return", "(", "_", "_", "m64", ")", "_", "_", "builtin_ia32_punpckhdq", "(", "(", "_", "_", "v2si", ")", "_", "_", "m1", ",", "(", "_", "_", "v2si" ]

LLVM

AArch64

CPP

stmt_completion

CPU

622,786

[ "Fields", ")", "{" ]

[ "if", "(", "Fields", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "assert", "(", "Fields", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of fields in read register string", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Ops", ";", "bool", "AllIntFields", "=", "true", ";", "for", "(", "StringRef", "Field", ":" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

622,787

[ ";" ]

[ "return", "NumPasses", "+", "<NUM_LIT>" ]

GCC

i386

CPP

stmt_completion

CPU

622,788

[ "_", "mm256_test_epi64_mask", "(", "_", "_", "m256i", "_", "_", "A", ",", "_", "_", "m256i", "_", "_", "B", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "mmask8", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")" ]

LLVM

AMDGPU

TD

next_suggestion

GPU

622,789

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "P", ".", "HasSrc1Mods", ",", "src1_modifiers", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "P", ".", "HasSrc2", ",", "src2", ",", "<NUM_LIT>", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "P", ".", "HasOMod", ",", "omod", ",", "<NUM_LIT>", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "P", ".", "HasSrc0Mods", ",", "src0_modifiers", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,790

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_combine_ll", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_3op", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

CAHP

CPP

next_suggestion

CPU

622,791

[ "}" ]

[ "void", "CAHPInstPrinter", "::", "printOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ",", "const", "char", "*", "Modifier", ")", "{", "assert", "(", "(", "Modifier", "==", "<NUM_LIT>", "||", "Modifier", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "No modifiers supported", "<STR_LIT>", ")", ";", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "printRegName", "(", "O", ",", "MO", ".", "getReg", "(", ")", ")", ";", "return", ";" ]

GCC

z8k

CPP

stmt_completion

MPU

622,792

[ "<NUM_LIT>", ";" ]

[ "can_ba_bx", "=", "<NUM_LIT>", ";", "string", "++", ";", "}", "else", "{", "can_ba_bx", "=" ]

GCC

mips

CPP

next_suggestion

CPU

622,793

[ "}" ]

[ "switch", "(", "type", ")", "{", "case", "SYNC_INSN2_NOP", ":", "gcc_unreachable", "(", ")", ";", "case", "SYNC_INSN2_AND", ":", "return", "<STR_LIT>", "and\\t%0,%1,%z2", "<STR_LIT>", ";", "case", "SYNC_INSN2_XOR", ":", "return", "<STR_LIT>", "xor\\t%0,%1,%z2", "<STR_LIT>", ";", "case", "SYNC_INSN2_NOT", ":", "return", "<STR_LIT>", "nor\\t%0,%1,%.", "<STR_LIT>", ";" ]

GCC

ia64

MD

stmt_completion

CPU

622,794

[ "<STR_LIT>", ")" ]

[ "(", "define_reservation", "<STR_LIT>" ]

GCC

s390

MD

next_suggestion

MPU

622,795

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]

[ "(", "compare", "(", "and", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

i386

MD

program_repair

CPU

622,796

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

avr

CPP

next_suggestion

MPU

622,797

[ "avr_addr", ".", "ccp", "=", "(", "AVR_TINY", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "+", "avr_arch", "->", "sfr_offset", ";" ]

[ "avr_gasisr_prologues", "=", "<NUM_LIT>", ";", "if", "(", "!", "avr_set_core_architecture", "(", ")", ")", "return", ";", "gcc_assert", "(", "avr_long_double", ">=", "avr_double", "&&", "avr_double", ">=", "<NUM_LIT>", ")", ";", "avr_addr", ".", "sreg", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";", "avr_addr", ".", "rampz", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";", "avr_addr", ".", "rampy", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";", "avr_addr", ".", "rampx", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";", "avr_addr", ".", "rampd", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";" ]

GCC

arm

MD

stmt_completion

CPU

622,798

[ "]", ")" ]

[ "(", "define_mode_iterator", "VSHFT", "[", "V4HI", "V2SI", "DI" ]

GCC

nios2

MD

stmt_completion

MPU

622,799

[ "]", ")" ]

[ "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "reg", ":", "SI", "RA_REGNO", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "-", "<NUM_LIT>", ")", "return", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]