docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	Hexagon	TD	next_suggestion	DSP	622,900	[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	622,901	[ "OpNum", ")", ";" ]	[ "if", "(", "!", "hasUndefRegUpdate", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "<NUM_LIT>", ";", "OpNum", "=", "<NUM_LIT>", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(" ]
LLVM	AArch64	CPP	next_suggestion	CPU	622,902	[ "llvm_unreachable", "(", "<STR_LIT>", "Unexpected vector type in extract_subvector!", "<STR_LIT>", ")", ";" ]	[ "ConstantSDNode", "*", "Cst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Cst", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Val", "=", "Cst", "->", "getZExtValue", "(", ")", ";", "unsigned", "Size", "=", "Op", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "Val", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Size", ")", "{", "case", "<NUM_LIT>", ":", "return", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<NUM_LIT>", ":", "return", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<NUM_LIT>", ":", "return", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<NUM_LIT>", ":", "return", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "default", ":" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	622,903	[ ";" ]	[ "if", "(", "Ty", "==", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "\|\|", "Ty", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "return", "Subtarget", ".", "hasGFX90AInsts", "(", ")", ";", "return", "false" ]
GCC	nds32	MD	stmt_completion	CPU	622,904	[ ")", "]" ]	[ "(", "vec_select", ":", "QI", "(", "match_operand", ":", "V4QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>" ]
LLVM	M68k	CPP	next_suggestion	MPU	622,905	[ "return", "Intermixed", ";" ]	[ "assert", "(", "NewMask", "&&", "<STR_LIT>", "Mask needs to select at least one register", "<STR_LIT>", ")", ";", "if", "(", "NewMask", ">", "Mask", ")", "{", "return", "Ascending", ";", "}", "else", "if", "(", "NewMask", "<", "Mask", ")", "{", "return", "Descending", ";", "}" ]
GCC	rs6000	MD	stmt_completion	CPU	622,906	[ ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	mep	MD	stmt_completion	CPU	622,907	[ "UNS_REPEAT_END", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "unspec", "[", "(", "const_int", "<NUM_LIT>", ")", "]" ]
GCC	nios2	MD	stmt_completion	MPU	622,908	[ "<STR_LIT>", ")", ")" ]	[ "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>" ]
GCC	i386	CPP	next_suggestion	CPU	622,909	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_cvtepi64_epi32", "(", "_", "_", "m256i", "_", "_", "O", ",", "_", "_", "mmask8", "_", "_", "M", ",", "_", "_", "m512i", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_pmovqd512_mask", "(", "(", "_", "_", "v8di", ")", "_", "_", "A", ",", "(", "_", "_", "v8si", ")", "_", "_", "O", ",", "_", "_", "M", ")", ";" ]
LLVM	ARM64	TD	next_suggestion	CPU	622,910	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "base", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	stmt_completion	CPU	622,911	[ "_", "_", "U", ",", "_", "_", "m512d", "_", "_", "A", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m512d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_movedup_pd", "(", "_", "_", "mmask8" ]
LLVM	CellSPU	TD	stmt_completion	MPU	622,912	[ ":", "$", "val", ")", ")", "]", ">", ";" ]	[ "def", "r32", ":", "ORIInst", "<", "(", "outs", "R32C", ":", "$", "rT", ")", ",", "(", "ins", "R32C", ":", "$", "rA", ",", "s10imm_i32", ":", "$", "val", ")", ",", "[", "(", "set", "R32C", ":", "$", "rT", ",", "(", "or", "R32C", ":", "$", "rA", ",", "i32ImmSExt10" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,913	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "class", "Enc_989021", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Rt32", ";" ]
GCC	rl78	MD	next_suggestion	MPU	622,914	[ ")" ]	[ "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Mips	CPP	next_suggestion	CPU	622,915	[ "case", "Mips", "::", "BLTC_MMR6", ":", "return", "Mips", "::", "BGEC_MMR6", ";" ]	[ "case", "Mips", "::", "BNE", ":", "return", "Mips", "::", "BEQ", ";", "case", "Mips", "::", "BNE_MM", ":", "return", "Mips", "::", "BEQ_MM", ";", "case", "Mips", "::", "BGTZ", ":", "return", "Mips", "::", "BLEZ", ";", "case", "Mips", "::", "BGEZ", ":", "return", "Mips", "::", "BLTZ", ";", "case", "Mips", "::", "BLTZ", ":", "return", "Mips", "::", "BGEZ", ";", "case", "Mips", "::", "BLEZ", ":", "return", "Mips", "::", "BGTZ", ";", "case", "Mips", "::", "BGTZ_MM", ":", "return", "Mips", "::", "BLEZ_MM", ";", "case", "Mips", "::", "BGEZ_MM", ":", "return", "Mips", "::", "BLTZ_MM", ";", "case", "Mips", "::", "BLTZ_MM", ":", "return", "Mips", "::", "BGEZ_MM", ";", "case", "Mips", "::", "BLEZ_MM", ":", "return", "Mips", "::", "BGTZ_MM", ";", "case", "Mips", "::", "BEQ64", ":", "return", "Mips", "::", "BNE64", ";", "case", "Mips", "::", "BNE64", ":", "return", "Mips", "::", "BEQ64", ";", "case", "Mips", "::", "BGTZ64", ":", "return", "Mips", "::", "BLEZ64", ";", "case", "Mips", "::", "BGEZ64", ":", "return", "Mips", "::", "BLTZ64", ";", "case", "Mips", "::", "BLTZ64", ":", "return", "Mips", "::", "BGEZ64", ";", "case", "Mips", "::", "BLEZ64", ":", "return", "Mips", "::", "BGTZ64", ";", "case", "Mips", "::", "BC1T", ":", "return", "Mips", "::", "BC1F", ";", "case", "Mips", "::", "BC1F", ":", "return", "Mips", "::", "BC1T", ";", "case", "Mips", "::", "BC1T_MM", ":", "return", "Mips", "::", "BC1F_MM", ";", "case", "Mips", "::", "BC1F_MM", ":", "return", "Mips", "::", "BC1T_MM", ";", "case", "Mips", "::", "BEQZ16_MM", ":", "return", "Mips", "::", "BNEZ16_MM", ";", "case", "Mips", "::", "BNEZ16_MM", ":", "return", "Mips", "::", "BEQZ16_MM", ";", "case", "Mips", "::", "BEQZC_MM", ":", "return", "Mips", "::", "BNEZC_MM", ";", "case", "Mips", "::", "BNEZC_MM", ":", "return", "Mips", "::", "BEQZC_MM", ";", "case", "Mips", "::", "BEQZC", ":", "return", "Mips", "::", "BNEZC", ";", "case", "Mips", "::", "BNEZC", ":", "return", "Mips", "::", "BEQZC", ";", "case", "Mips", "::", "BLEZC", ":", "return", "Mips", "::", "BGTZC", ";", "case", "Mips", "::", "BGEZC", ":", "return", "Mips", "::", "BLTZC", ";", "case", "Mips", "::", "BGEC", ":", "return", "Mips", "::", "BLTC", ";", "case", "Mips", "::", "BGTZC", ":", "return", "Mips", "::", "BLEZC", ";", "case", "Mips", "::", "BLTZC", ":", "return", "Mips", "::", "BGEZC", ";", "case", "Mips", "::", "BLTC", ":", "return", "Mips", "::", "BGEC", ";", "case", "Mips", "::", "BGEUC", ":", "return", "Mips", "::", "BLTUC", ";", "case", "Mips", "::", "BLTUC", ":", "return", "Mips", "::", "BGEUC", ";", "case", "Mips", "::", "BEQC", ":", "return", "Mips", "::", "BNEC", ";", "case", "Mips", "::", "BNEC", ":", "return", "Mips", "::", "BEQC", ";", "case", "Mips", "::", "BC1EQZ", ":", "return", "Mips", "::", "BC1NEZ", ";", "case", "Mips", "::", "BC1NEZ", ":", "return", "Mips", "::", "BC1EQZ", ";", "case", "Mips", "::", "BEQZC_MMR6", ":", "return", "Mips", "::", "BNEZC_MMR6", ";", "case", "Mips", "::", "BNEZC_MMR6", ":", "return", "Mips", "::", "BEQZC_MMR6", ";", "case", "Mips", "::", "BLEZC_MMR6", ":", "return", "Mips", "::", "BGTZC_MMR6", ";", "case", "Mips", "::", "BGEZC_MMR6", ":", "return", "Mips", "::", "BLTZC_MMR6", ";", "case", "Mips", "::", "BGEC_MMR6", ":", "return", "Mips", "::", "BLTC_MMR6", ";", "case", "Mips", "::", "BGTZC_MMR6", ":", "return", "Mips", "::", "BLEZC_MMR6", ";", "case", "Mips", "::", "BLTZC_MMR6", ":", "return", "Mips", "::", "BGEZC_MMR6", ";" ]
GCC	c4x	MD	stmt_completion	DSP	622,916	[ ")" ]	[ "(", "ashiftrt", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM	AArch64	TD	next_suggestion	CPU	622,917	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "SWr", ":", "BaseAddSubCarrySetFlags", "<", "isSub", ",", "GPR32", ",", "asm_setflags", ",", "OpNode_setflags", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	CPP	program_repair	CPU	622,918	[ "<FIXS>", "*", "MipsTargetLowering", "::", "emitFEXT_T8I816_ins", "(", "unsigned", "BtOpc", ",", "unsigned", "CmpOpc", ",", "<FIXE>" ]	[ "MachineBasicBlock", "<BUGS>", "", "MipsTargetLowering", "::", "EmitFEXT_T8I816_ins", "(", "unsigned", "BtOpc", ",", "unsigned", "CmpOpc", ",", "<BUGE>", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "if", "(", "DontExpandCondPseudos16", ")" ]
LLVM	ARM	TD	next_suggestion	CPU	622,919	[ "}" ]	[ "def", "VST2LNd32", ":", "VST2LN", "<", "<NUM_LIT>", ",", "{", "?", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", "}", ",", "<STR_LIT>", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>", "}", ";" ]
LLVM	Mips	TD	stmt_completion	CPU	622,920	[ "=", "<NUM_LIT>", ";" ]	[ "class", "JMP_MMR6_IDX_COMPACT_DESC_BASE", "<", "string", "opstr", ",", "DAGOperand", "opnd", ",", "RegisterOperand", "GPROpnd", ">", ":", "MMR6Arch", "<", "opstr", ">", "{", "dag", "InOperandList", "=", "(", "ins", "GPROpnd", ":", "$", "rt", ",", "opnd", ":", "$", "offset", ")", ";", "string", "AsmString", "=", "!", "strconcat", "(", "opstr", ",", "<STR_LIT>", ")", ";", "list", "<", "dag", ">", "Pattern", "=", "[", "]", ";", "bit", "isTerminator", "=", "<NUM_LIT>", ";", "bit", "hasDelaySlot" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,921	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rx32", ";" ]
GCC	i386	MD	next_suggestion	CPU	622,922	[ "<STR_LIT>" ]	[ "(", "match_operand", ":", "VI12_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "<", "avx512fmaskmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,923	[ "let", "isCommutable", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]
GCC	arm	MD	program_repair	CPU	622,924	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>", "<FIXS>", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "<FIXE>" ]	[ "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "SI", "<BUGS>", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "<BUGE>", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "not", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	622,925	[ "}" ]	[ "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "split64BitValue", "(", "Src", ",", "DAG", ")", ";", "SDValue", "CvtHi", "=", "DAG", ".", "getNode", "(", "Signed", "?", "ISD", "::", "SINT_TO_FP", ":", "ISD", "::", "UINT_TO_FP", ",", "SL", ",", "MVT", "::", "f64", ",", "Hi", ")", ";", "SDValue", "CvtLo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "UINT_TO_FP", ",", "SL", ",", "MVT", "::", "f64", ",", "Lo", ")", ";", "SDValue", "LdExp", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FLDEXP", ",", "SL", ",", "MVT", "::", "f64", ",", "CvtHi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "MVT", "::", "i32", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "FADD", ",", "SL", ",", "MVT", "::", "f64", ",", "LdExp", ",", "CvtLo", ")", ";" ]
GCC	rs6000	CPP	stmt_completion	CPU	622,926	[ "a2", ")", ";" ]	[ "return", "(", "vector", "unsigned", "short", ")", "_", "_", "builtin_altivec_vadduhm", "(", "(", "vector", "signed", "short", ")", "a1", ",", "(", "vector", "signed", "short", ")" ]
LLVM	ARM	TD	stmt_completion	CPU	622,927	[ "<STR_LIT>", ";" ]	[ "def", "ModImmAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=" ]
LLVM	SystemZ	TD	next_suggestion	CPU	622,928	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "M6", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M6", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M5", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V4", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	622,929	[ "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse" ]
LLVM	ARM	CPP	program_repair	CPU	622,930	[ "<FIXS>", "case", "ARM", "::", "ATOMIC_CMP_SWAP_I8", ":", "return", "EmitAtomicCmpSwap", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "ARM", "::", "ATOMIC_CMP_SWAP_I16", ":", "return", "EmitAtomicCmpSwap", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "ARM", "::", "ATOMIC_CMP_SWAP_I32", ":", "return", "EmitAtomicCmpSwap", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "<FIXE>" ]	[ "MI", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected instr type to insert", "<STR_LIT>", ")", ";", "<BUGS>", "case", "ARM", "::", "ATOMIC_CMP_SWAP_I8", ":", "return", "EmitAtomicCmpSwap", "(", "<NUM_LIT>", ",", "MI", ",", "BB", ")", ";", "case", "ARM", "::", "ATOMIC_CMP_SWAP_I16", ":", "return", "EmitAtomicCmpSwap", "(", "<NUM_LIT>", ",", "MI", ",", "BB", ")", ";", "case", "ARM", "::", "ATOMIC_CMP_SWAP_I32", ":", "return", "EmitAtomicCmpSwap", "(", "<NUM_LIT>", ",", "MI", ",", "BB", ")", ";", "<BUGE>", "case", "ARM", "::", "tMOVCCr_pseudo", ":", "{" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	622,931	[ ".", "getDesc", "(", ")", ";" ]	[ "bool", "HasInstWith", "(", "InstPredicate", "Pred", ")", "const", "{", "return", "llvm", "::", "any_of", "(", "insts", "(", ")", ",", "[", "&", "]", "(", "HexagonInstr", "const", "&", "I", ")", "{", "MCInst", "const", "&", "Inst", "=", "I" ]
GCC	pa	CPP	code_generation	CPU	622,932	[ "int", "pa_shadd_constant_p", "(", "int", "val", ")", "{", "if", "(", "val", "==", "<NUM_LIT>", "\|\|", "val", "==", "<NUM_LIT>", "\|\|", "val", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "return", "<NUM_LIT>", ";", "}" ]	[ "Return", "1", "if", "the", "given", "constant", "is", "2", ",", "4", ",", "or", "8", ".", "These", "are", "the", "valid", "constants", "for", "shadd", "instructions", "." ]
LLVM	Hexagon	CPP	next_suggestion	DSP	622,933	[ "unsigned", "Subreg", "=", "Hexagon", "::", "subreg_hireg", ";" ]	[ "if", "(", "!", "(", "ResVT", ".", "isByteSized", "(", ")", "&&", "ResSize", "==", "VectorSizeInBits", ")", "\|\|", "!", "(", "VT", ".", "isByteSized", "(", ")", "&&", "OpSize", "==", "<NUM_LIT>", "", "VectorSizeInBits", ")", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "", "Cst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Cst", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Val", "=", "Cst", "->", "getZExtValue", "(", ")", ";", "if", "(", "Val", "==", "<NUM_LIT>", ")", "{", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Subreg", "=", "Hexagon", "::", "subreg_loreg", ";", "return", "DAG", ".", "getTargetExtractSubreg", "(", "Subreg", ",", "dl", ",", "ResVT", ",", "Vec", ")", ";", "}", "if", "(", "ResVT", ".", "getVectorNumElements", "(", ")", "==", "Val", ")", "{", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	622,934	[ "A", ")", ";" ]	[ "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_vcvtneobf162ps128", "(", "(", "const", "_", "_", "v8bf", "*", ")", "_", "_" ]
GCC	rs6000	CPP	code_generation	CPU	622,935	[ "static", "void", "rs6000_set_default_type_attributes", "(", "tree", "type", ")", "{", "if", "(", "rs6000_default_long_calls", "&&", "FUNC_OR_METHOD_TYPE_P", "(", "type", ")", ")", "TYPE_ATTRIBUTES", "(", "type", ")", "=", "tree_cons", "(", "get_identifier", "(", "<STR_LIT>", "longcall", "<STR_LIT>", ")", ",", "NULL_TREE", ",", "TYPE_ATTRIBUTES", "(", "type", ")", ")", ";", "darwin_set_default_type_attributes", "(", "type", ")", ";", "}" ]	[ "Set", "longcall", "attributes", "on", "all", "functions", "declared", "when", "rs6000_default_long_calls", "is", "true", "." ]
GCC	nds32	CPP	next_suggestion	CPU	622,936	[ "return", "(", "TARGET_EXT_PERF", "&&", "(", "one_bit_count", "==", "<NUM_LIT>", ")", ")", ";" ]	[ "int", "one_bit_count", ";", "unsigned", "HOST_WIDE_INT", "mask", "=", "GET_MODE_MASK", "(", "SImode", ")", ";", "one_bit_count", "=", "popcount_hwi", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "~", "ival", ")", "&", "mask", ")", ";" ]
LLVM	X86	CPP	code_generation	CPU	622,937	[ "int64_t", "execute", "(", ")", "{", "while", "(", "!", "InfixOperatorStack", ".", "empty", "(", ")", ")", "{", "InfixCalculatorTok", "StackOp", "=", "InfixOperatorStack", ".", "pop_back_val", "(", ")", ";", "if", "(", "StackOp", "!=", "IC_LPAREN", "&&", "StackOp", "!=", "IC_RPAREN", ")", "PostfixStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "StackOp", ",", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "PostfixStack", ".", "empty", "(", ")", ")", "return", "<NUM_LIT>", ";", "SmallVector", "<", "ICToken", ",", "<NUM_LIT>", ">", "OperandStack", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "PostfixStack", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ICToken", "Op", "=", "PostfixStack", "[", "i", "]", ";", "if", "(", "Op", ".", "first", "==", "IC_IMM", "\|\|", "Op", ".", "first", "==", "IC_REGISTER", ")", "{", "OperandStack", ".", "push_back", "(", "Op", ")", ";", "}", "else", "if", "(", "isUnaryOperator", "(", "Op", ".", "first", ")", ")", "{", "assert", "(", "OperandStack", ".", "size", "(", ")", ">", "<NUM_LIT>", "&&", "<STR_LIT>", "Too few operands.", "<STR_LIT>", ")", ";", "ICToken", "Operand", "=", "OperandStack", ".", "pop_back_val", "(", ")", ";", "assert", "(", "Operand", ".", "first", "==", "IC_IMM", "&&", "<STR_LIT>", "Unary operation with a register!", "<STR_LIT>", ")", ";", "switch", "(", "Op", ".", "first", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", "Unexpected operator!", "<STR_LIT>", ")", ";", "break", ";", "case", "IC_NEG", ":", "OperandStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "IC_IMM", ",", "-", "Operand", ".", "second", ")", ")", ";", "break", ";", "case", "IC_NOT", ":", "OperandStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "IC_IMM", ",", "~", "Operand", ".", "second", ")", ")", ";", "break", ";", "}", "}", "else", "{", "assert", "(", "OperandStack", ".", "size", "(", ")", ">", "<NUM_LIT>", "&&", "<STR_LIT>", "Too few operands.", "<STR_LIT>", ")", ";", "int64_t", "Val", ";", "ICToken", "Op2", "=", "OperandStack", ".", "pop_back_val", "(", ")", ";", "ICToken", "Op1", "=", "OperandStack", ".", "pop_back_val", "(", ")", ";", "switch", "(", "Op", ".", "first", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", "Unexpected operator!", "<STR_LIT>", ")", ";", "break", ";", "case", "IC_PLUS", ":", "Val", "=", "Op1", ".", "second", "+", "Op2", ".", "second", ";", "OperandStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "IC_IMM", ",", "Val", ")", ")", ";", "break", ";", "case", "IC_MINUS", ":", "Val", "=", "Op1", ".", "second", "-", "Op2", ".", "second", ";", "OperandStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "IC_IMM", ",", "Val", ")", ")", ";", "break", ";", "case", "IC_MULTIPLY", ":", "assert", "(", "Op1", ".", "first", "==", "IC_IMM", "&&", "Op2", ".", "first", "==", "IC_IMM", "&&", "<STR_LIT>", "Multiply operation with an immediate and a register!", "<STR_LIT>", ")", ";", "Val", "=", "Op1", ".", "second", "*", "Op2", ".", "second", ";", "OperandStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "IC_IMM", ",", "Val", ")", ")", ";", "break", ";", "case", "IC_DIVIDE", ":", "assert", "(", "Op1", ".", "first", "==", "IC_IMM", "&&", "Op2", ".", "first", "==", "IC_IMM", "&&", "<STR_LIT>", "Divide operation with an immediate and a register!", "<STR_LIT>", ")", ";", "assert", "(", "Op2", ".", "second", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", "Division by zero!", "<STR_LIT>", ")", ";", "Val", "=", "Op1", ".", "second", "/", "Op2", ".", "second", ";", "OperandStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "IC_IMM", ",", "Val", ")", ")", ";", "break", ";", "case", "IC_MOD", ":", "assert", "(", "Op1", ".", "first", "==", "IC_IMM", "&&", "Op2", ".", "first", "==", "IC_IMM", "&&", "<STR_LIT>", "Modulo operation with an immediate and a register!", "<STR_LIT>", ")", ";", "Val", "=", "Op1", ".", "second", "%", "Op2", ".", "second", ";", "OperandStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "IC_IMM", ",", "Val", ")", ")", ";", "break", ";", "case", "IC_OR", ":", "assert", "(", "Op1", ".", "first", "==", "IC_IMM", "&&", "Op2", ".", "first", "==", "IC_IMM", "&&", "<STR_LIT>", "Or operation with an immediate and a register!", "<STR_LIT>", ")", ";", "Val", "=", "Op1", ".", "second", "\|", "Op2", ".", "second", ";", "OperandStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "IC_IMM", ",", "Val", ")", ")", ";", "break", ";", "case", "IC_XOR", ":", "assert", "(", "Op1", ".", "first", "==", "IC_IMM", "&&", "Op2", ".", "first", "==", "IC_IMM", "&&", "<STR_LIT>", "Xor operation with an immediate and a register!", "<STR_LIT>", ")", ";", "Val", "=", "Op1", ".", "second", "^", "Op2", ".", "second", ";", "OperandStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "IC_IMM", ",", "Val", ")", ")", ";", "break", ";", "case", "IC_AND", ":", "assert", "(", "Op1", ".", "first", "==", "IC_IMM", "&&", "Op2", ".", "first", "==", "IC_IMM", "&&", "<STR_LIT>", "And operation with an immediate and a register!", "<STR_LIT>", ")", ";", "Val", "=", "Op1", ".", "second", "&", "Op2", ".", "second", ";", "OperandStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "IC_IMM", ",", "Val", ")", ")", ";", "break", ";", "case", "IC_LSHIFT", ":", "assert", "(", "Op1", ".", "first", "==", "IC_IMM", "&&", "Op2", ".", "first", "==", "IC_IMM", "&&", "<STR_LIT>", "Left shift operation with an immediate and a register!", "<STR_LIT>", ")", ";", "Val", "=", "Op1", ".", "second", "<<", "Op2", ".", "second", ";", "OperandStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "IC_IMM", ",", "Val", ")", ")", ";", "break", ";", "case", "IC_RSHIFT", ":", "assert", "(", "Op1", ".", "first", "==", "IC_IMM", "&&", "Op2", ".", "first", "==", "IC_IMM", "&&", "<STR_LIT>", "Right shift operation with an immediate and a register!", "<STR_LIT>", ")", ";", "Val", "=", "Op1", ".", "second", ">>", "Op2", ".", "second", ";", "OperandStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "IC_IMM", ",", "Val", ")", ")", ";", "break", ";", "}", "}", "}", "assert", "(", "OperandStack", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Expected a single result.", "<STR_LIT>", ")", ";", "return", "OperandStack", ".", "pop_back_val", "(", ")", ".", "second", ";", "}" ]	[ "Produce", "a", "widened", "version", "of", "the", "select", "instruction", "." ]
LLVM	ARM	CPP	next_suggestion	CPU	622,938	[ "}" ]	[ "unsigned", "excess", "=", "<NUM_LIT>", "*", "(", "ARM", "::", "R4", "-", "reg", ")", ";", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "&&", "NSAAOffset", "!=", "<NUM_LIT>", "&&", "size", ">", "excess", ")", "{", "while", "(", "State", "->", "AllocateReg", "(", "GPRArgRegs", ",", "<NUM_LIT>", ")", ")", ";", "return", ";", "}", "unsigned", "ByValRegBegin", "=", "reg", ";", "unsigned", "ByValRegEnd", "=", "(", "size", "<", "excess", ")", "?", "reg", "+", "size", "/", "<NUM_LIT>", ":", "ARM", "::", "R4", ";", "State", "->", "addInRegsParamInfo", "(", "ByValRegBegin", ",", "ByValRegEnd", ")", ";", "for", "(", "unsigned", "i", "=", "reg", "+", "<NUM_LIT>", ";", "i", "!=", "ByValRegEnd", ";", "++", "i", ")", "State", "->", "AllocateReg", "(", "GPRArgRegs", ",", "<NUM_LIT>", ")", ";", "if", "(", "State", "->", "getCallOrPrologue", "(", ")", "==", "Call", ")", "{", "if", "(", "size", "<", "excess", ")", "size", "=", "<NUM_LIT>", ";", "else", "size", "-=", "excess", ";", "}", "}", "}" ]
GCC	rs6000	CPP	next_suggestion	CPU	622,939	[ "}" ]	[ "temp", "=", "(", "_", "_", "v4sf", ")", "vec_splat", "(", "(", "_", "_", "vector", "long", "long", ")", "_", "_", "A", ",", "<NUM_LIT>", ")", ";", "rounded", "=", "vec_rint", "(", "temp", ")", ";", "result", "=", "(", "_", "_", "vector", "_", "_", "m64", ")", "vec_cts", "(", "rounded", ",", "<NUM_LIT>", ")", ";", "return", "(", "(", "_", "_", "m64", ")", "_", "_", "builtin_unpack_vector_int128", "(", "(", "_", "_", "vector", "_", "_", "int128", ")", "result", ",", "<NUM_LIT>", ")", ")", ";" ]
GCC	i386	CPP	next_suggestion	CPU	622,940	[ "if", "(", "(", "ix86_harden_sls", "&", "harden_sls_indirect_jmp", ")", ")", "fputs", "(", "<STR_LIT>", "\\tint3\\n", "<STR_LIT>", ",", "asm_out_file", ")", ";" ]	[ "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\tjmp\\t", "<STR_LIT>", ")", ";", "assemble_name", "(", "asm_out_file", ",", "thunk_name", ")", ";", "putc", "(", "'", "\\n", "'", ",", "asm_out_file", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,941	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qv4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rx32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	622,942	[ "(", ")", "const", "{" ]	[ "unsigned", "HexagonSubtarget", "::", "getL1CacheLineSize" ]
LLVM	ARM	CPP	code_generation	CPU	622,943	[ "void", "ARMBaseRegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "assert", "(", "MBBI", "->", "getDesc", "(", ")", ".", "isReturn", "(", ")", "&&", "<STR_LIT>", "Can only insert epilog into returning blocks", "<STR_LIT>", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "ARMFunctionInfo", "", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "<STR_LIT>", "This emitEpilogue does not support Thumb1!", "<STR_LIT>", ")", ";", "bool", "isARM", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "unsigned", "VARegSaveSize", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "<NUM_LIT>", ")", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "}", "else", "{", "const", "unsigned", "*", "CSRegs", "=", "getCalleeSavedRegs", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "NumBytes", ")", "\|\|", "HasFP", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "HasFP", "\|\|", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "\|\|", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "\|\|", "AFI", "->", "getDPRCalleeSavedAreaOffset", "(", ")", ")", "{", "if", "(", "NumBytes", ")", "{", "if", "(", "isARM", ")", "emitARMRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "ARM", "::", "SP", ",", "FramePtr", ",", "-", "NumBytes", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TII", ")", ";", "else", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "ARM", "::", "SP", ",", "FramePtr", ",", "-", "NumBytes", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TII", ")", ";", "}", "else", "{", "if", "(", "isARM", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "MOVr", ")", ",", "ARM", "::", "SP", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "tMOVgpr2gpr", ")", ",", "ARM", "::", "SP", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "}", "}", "else", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "ARM", "::", "VLDRD", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "STI", ")", ";", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "ARM", "::", "LDR", ",", "ARM", "::", "t2LDRi12", ",", "<NUM_LIT>", ",", "STI", ")", ";", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "ARM", "::", "LDR", ",", "ARM", "::", "t2LDRi12", ",", "<NUM_LIT>", ",", "STI", ")", ";", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", ";", "}", "if", "(", "VARegSaveSize", ")", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "VARegSaveSize", ")", ";", "}" ]	[ "Insert", "epilog", "code", "into", "the", "function", "." ]
GCC	i386	CPP	stmt_completion	CPU	622,944	[ ",", "bool", "sibcall_p", ")", "{" ]	[ "static", "void", "ix86_output_indirect_branch", "(", "rtx", "call_op", ",", "const", "char", "*", "xasm" ]
LLVM	AArch64	CPP	code_generation	CPU	622,945	[ "unsigned", "getMaxNumElements", "(", "ElementCount", "VF", ")", "const", "{", "if", "(", "!", "VF", ".", "isScalable", "(", ")", ")", "return", "VF", ".", "getFixedValue", "(", ")", ";", "Optional", "<", "unsigned", ">", "MaxNumVScale", "=", "getMaxVScale", "(", ")", ";", "assert", "(", "MaxNumVScale", "&&", "<STR_LIT>", "Expected valid max vscale value", "<STR_LIT>", ")", ";", "return", "", "MaxNumVScale", "", "VF", ".", "getKnownMinValue", "(", ")", ";", "}" ]	[ "Try", "to", "return", "an", "estimate", "cost", "factor", "that", "can", "be", "used", "as", "a", "multiplier", "when", "scalarizing", "an", "operation", "for", "a", "vector", "with", "ElementCount", "VF", "." ]
GCC	arm	MD	next_suggestion	CPU	622,946	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CCFP", "VFPCC_REGNUM", ")", "(", "compare", ":", "CCFP", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	AArch64	CPP	next_suggestion	CPU	622,947	[ "FPNeedsSetting", "=", "false", ";" ]	[ "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "std", "::", "vector", "<", "MachineMove", ">", "&", "Moves", "=", "MMI", ".", "getFrameMoves", "(", ")", ";", "bool", "NeedsFrameMoves", "=", "MMI", ".", "hasDebugInfo", "(", ")", "\|\|", "MF", ".", "getFunction", "(", ")", "->", "needsUnwindTableEntry", "(", ")", ";", "uint64_t", "NumInitialBytes", ",", "NumResidualBytes", ";", "if", "(", "MFI", "->", "getCalleeSavedInfo", "(", ")", ".", "size", "(", ")", ")", "{", "splitSPAdjustments", "(", "MFI", "->", "getStackSize", "(", ")", ",", "NumInitialBytes", ",", "NumResidualBytes", ")", ";", "}", "else", "{", "NumInitialBytes", "=", "MFI", "->", "getStackSize", "(", ")", ";", "NumResidualBytes", "=", "<NUM_LIT>", ";", "}", "FuncInfo", "->", "setInitialStackAdjust", "(", "NumInitialBytes", ")", ";", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "-", "NumInitialBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "NeedsFrameMoves", "&&", "NumInitialBytes", ")", "{", "MCSymbol", "", "SPLabel", "=", "MMI", ".", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "PROLOG_LABEL", ")", ")", ".", "addSym", "(", "SPLabel", ")", ";", "MachineLocation", "Dst", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MachineLocation", "Src", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "NumInitialBytes", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "SPLabel", ",", "Dst", ",", "Src", ")", ")", ";", "}", "bool", "FPNeedsSetting", "=", "hasFP", "(", "MF", ")", ";", "for", "(", ";", "MBBI", "!=", "MBB", ".", "end", "(", ")", ";", "++", "MBBI", ")", "{", "if", "(", "FPNeedsSetting", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "int64_t", "X29FrameIdx", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "FuncInfo", "->", "setFramePointerOffset", "(", "MFI", "->", "getObjectOffset", "(", "X29FrameIdx", ")", ")", ";", "++", "MBBI", ";", "emitRegUpdate", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "NumInitialBytes", "+", "MFI", "->", "getObjectOffset", "(", "X29FrameIdx", ")", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "MFI", "->", "setOffsetAdjustment", "(", "-", "MFI", "->", "getObjectOffset", "(", "X29FrameIdx", ")", "-", "MFI", "->", "getStackSize", "(", ")", ")", ";", "if", "(", "NeedsFrameMoves", ")", "{", "MCSymbol", "", "FPLabel", "=", "MMI", ".", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "PROLOG_LABEL", ")", ")", ".", "addSym", "(", "FPLabel", ")", ";", "MachineLocation", "Dst", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MachineLocation", "Src", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "-", "MFI", "->", "getObjectOffset", "(", "X29FrameIdx", ")", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "FPLabel", ",", "Dst", ",", "Src", ")", ")", ";", "}" ]
LLVM	Hexagon	TD	stmt_completion	DSP	622,948	[ "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	622,949	[ ")", ";" ]	[ "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassForReg", "(", "MRI", ",", "Reg", ")", ";", "return", "RC", "&&", "hasAGPRs", "(", "RC" ]
LLVM	Alpha	CPP	stmt_completion	MPU	622,950	[ ";" ]	[ "long", "y", "=", "l", "/", "IMM_MULT", ";", "if", "(", "l", "%", "IMM_MULT", ">", "IMM_HIGH", ")", "++", "y", ";", "if", "(", "l", "%", "IMM_MULT", "<", "IMM_LOW", ")", "--", "y", ";", "assert", "(", "(", "short", ")", "y", "==", "y", "&&", "<STR_LIT>", "displacement out of range", "<STR_LIT>", ")", ";", "return", "y" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	622,951	[ "let", "ParserMethod", "=", "<STR_LIT>", ";" ]	[ "def", "SwitchBothDivModAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";" ]
GCC	i386	MD	next_suggestion	CPU	622,952	[ "(", "UNSPEC_LZCNT", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_int_attr", "lt_zcnt_type", "[", "(", "UNSPEC_TZCNT", "<STR_LIT>", ")" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	622,953	[ "(", ")", ")", "return", "&", "I", ";" ]	[ "for", "(", "auto", "&", "I", ":", "MBB", ")", "if", "(", "I", ".", "isReturn" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	622,954	[ "(", "IsHazardFn", ")", ";" ]	[ "const", "SIInstrInfo", "", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "int", "RFEWaitStates", "=", "<NUM_LIT>", ";", "auto", "IsHazardFn", "=", "[", "TII", "]", "(", "MachineInstr", "", "MI", ")", "{", "return", "getHWReg", "(", "TII", ",", "*", "MI", ")", "==", "AMDGPU", "::", "Hwreg", "::", "ID_TRAPSTS", ";", "}", ";", "int", "WaitStatesNeeded", "=", "getWaitStatesSinceSetReg" ]
LLVM	ARM	CPP	next_suggestion	CPU	622,955	[ "return", "requiresRealignment", "&&", "canRealignStack", "(", "MF", ")", ";" ]	[ "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackAlign", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getMaxAlignment", "(", ")", ">", "StackAlign", ")", "\|\|", "F", "->", "hasFnAttr", "(", "Attribute", "::", "StackAlignment", ")", ")", ";" ]
LLVM	AArch64	CPP	code_generation	CPU	622,956	[ "bool", "AArch64TargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "MachineFunction", "&", "MF", ",", "unsigned", "Intrinsic", ")", "const", "{", "auto", "&", "DL", "=", "I", ".", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "switch", "(", "Intrinsic", ")", "{", "case", "Intrinsic", "::", "aarch64_neon_ld2", ":", "case", "Intrinsic", "::", "aarch64_neon_ld3", ":", "case", "Intrinsic", "::", "aarch64_neon_ld4", ":", "case", "Intrinsic", "::", "aarch64_neon_ld1x2", ":", "case", "Intrinsic", "::", "aarch64_neon_ld1x3", ":", "case", "Intrinsic", "::", "aarch64_neon_ld1x4", ":", "case", "Intrinsic", "::", "aarch64_neon_ld2lane", ":", "case", "Intrinsic", "::", "aarch64_neon_ld3lane", ":", "case", "Intrinsic", "::", "aarch64_neon_ld4lane", ":", "case", "Intrinsic", "::", "aarch64_neon_ld2r", ":", "case", "Intrinsic", "::", "aarch64_neon_ld3r", ":", "case", "Intrinsic", "::", "aarch64_neon_ld4r", ":", "{", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_W_CHAIN", ";", "uint64_t", "NumElts", "=", "DL", ".", "getTypeSizeInBits", "(", "I", ".", "getType", "(", ")", ")", "/", "<NUM_LIT>", ";", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "MVT", "::", "i64", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "<NUM_LIT>", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", ";", "return", "true", ";", "}", "case", "Intrinsic", "::", "aarch64_neon_st2", ":", "case", "Intrinsic", "::", "aarch64_neon_st3", ":", "case", "Intrinsic", "::", "aarch64_neon_st4", ":", "case", "Intrinsic", "::", "aarch64_neon_st1x2", ":", "case", "Intrinsic", "::", "aarch64_neon_st1x3", ":", "case", "Intrinsic", "::", "aarch64_neon_st1x4", ":", "case", "Intrinsic", "::", "aarch64_neon_st2lane", ":", "case", "Intrinsic", "::", "aarch64_neon_st3lane", ":", "case", "Intrinsic", "::", "aarch64_neon_st4lane", ":", "{", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_VOID", ";", "unsigned", "NumElts", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "ArgI", "=", "<NUM_LIT>", ",", "ArgE", "=", "I", ".", "getNumArgOperands", "(", ")", ";", "ArgI", "<", "ArgE", ";", "++", "ArgI", ")", "{", "Type", "", "ArgTy", "=", "I", ".", "getArgOperand", "(", "ArgI", ")", "->", "getType", "(", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "break", ";", "NumElts", "+=", "DL", ".", "getTypeSizeInBits", "(", "ArgTy", ")", "/", "<NUM_LIT>", ";", "}", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "MVT", "::", "i64", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "<NUM_LIT>", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", ";", "return", "true", ";", "}", "case", "Intrinsic", "::", "aarch64_ldaxr", ":", "case", "Intrinsic", "::", "aarch64_ldxr", ":", "{", "PointerType", "", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_W_CHAIN", ";", "Info", ".", "memVT", "=", "MVT", "::", "getVT", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "DL", ".", "getABITypeAlignment", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "\|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "Intrinsic", "::", "aarch64_stlxr", ":", "case", "Intrinsic", "::", "aarch64_stxr", ":", "{", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_W_CHAIN", ";", "Info", ".", "memVT", "=", "MVT", "::", "getVT", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "DL", ".", "getABITypeAlignment", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", "\|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "Intrinsic", "::", "aarch64_ldaxp", ":", "case", "Intrinsic", "::", "aarch64_ldxp", ":", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_W_CHAIN", ";", "Info", ".", "memVT", "=", "MVT", "::", "i128", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "<NUM_LIT>", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "\|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "case", "Intrinsic", "::", "aarch64_stlxp", ":", "case", "Intrinsic", "::", "aarch64_stxp", ":", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_W_CHAIN", ";", "Info", ".", "memVT", "=", "MVT", "::", "i128", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "<NUM_LIT>", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", "\|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "default", ":", "break", ";", "}", "return", "false", ";", "}" ]	[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]
LLVM	ARM	TD	stmt_completion	CPU	622,957	[ "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "-" ]
LLVM	Hexagon	TD	stmt_completion	DSP	622,958	[ "<NUM_LIT>", ";" ]	[ "def", "J2_jump", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_ae53734a", ",", "TypeJ", ">", ",", "Enc_81ac1d", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isBarrier", "=", "<NUM_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	622,959	[ "TotalP", "-=", "<NUM_LIT>", "*", "LoopPhiNum", ";" ]	[ "MachineInstr", "", "DefI", "=", "MRI", "->", "getVRegDef", "(", "DR", ")", ";", "int32_t", "P", "=", "profit", "(", "DefI", ")", ";", "if", "(", "P", "==", "std", "::", "numeric_limits", "<", "int", ">", "::", "min", "(", ")", ")", "return", "false", ";", "TotalP", "+=", "P", ";", "if", "(", "isInduction", "(", "DR", ",", "IRM", ")", ")", "TotalP", "-=", "<NUM_LIT>", ";", "for", "(", "auto", "U", "=", "MRI", "->", "use_nodbg_begin", "(", "DR", ")", ",", "W", "=", "MRI", "->", "use_nodbg_end", "(", ")", ";", "U", "!=", "W", ";", "++", "U", ")", "{", "MachineInstr", "", "UseI", "=", "U", "->", "getParent", "(", ")", ";", "if", "(", "isFixedInstr", "(", "UseI", ")", ")", "{", "FixedNum", "++", ";", "for", "(", "auto", "&", "Op", ":", "UseI", "->", "operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Part", ".", "count", "(", "Op", ".", "getReg", "(", ")", ")", ")", "if", "(", "Op", ".", "getSubReg", "(", ")", ")", "TotalP", "-=", "<NUM_LIT>", ";", "}", "continue", ";", "}", "if", "(", "UseI", "->", "isPHI", "(", ")", ")", "{", "const", "MachineBasicBlock", "", "PB", "=", "UseI", "->", "getParent", "(", ")", ";", "const", "MachineLoop", "", "L", "=", "MLI", "->", "getLoopFor", "(", "PB", ")", ";", "if", "(", "L", "&&", "L", "->", "getHeader", "(", ")", "==", "PB", ")", "LoopPhiNum", "++", ";", "}", "SplitNum", "++", ";", "int32_t", "P", "=", "profit", "(", "UseI", ")", ";", "if", "(", "P", "==", "std", "::", "numeric_limits", "<", "int", ">", "::", "min", "(", ")", ")", "return", "false", ";", "TotalP", "+=", "P", ";", "}", "}", "if", "(", "FixedNum", ">", "<NUM_LIT>", "&&", "LoopPhiNum", ">", "<NUM_LIT>", ")" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	622,960	[ "(", ")", "->", "getParent", "(", ")", ";" ]	[ "unsigned", "SystemZRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "FrameIndexValue", "", "Value", ",", "RegScavenger", "", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unxpected", "<STR_LIT>", ")", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "MachineInstr", "&", "MI", "=", "", "II", ";", "MachineFunction", "&", "MF", "=", "", "MI", ".", "getParent" ]
GCC	rs6000	CPP	program_repair	CPU	622,961	[ "<FIXS>", "if", "(", "(", "(", "TARGET_TOC", "&&", "TARGET_MINIMAL_TOC", ")", "\|\|", "(", "flag_pic", "==", "<NUM_LIT>", "&&", "(", "abi", "==", "ABI_V4", "\|\|", "abi", "==", "ABI_SOLARIS", ")", ")", "<FIXE>" ]	[ "info_ptr", "->", "first_gp_reg_save", "=", "first_reg_to_save", "(", ")", ";", "<BUGS>", "if", "(", "(", "(", "flag_pic", "==", "<NUM_LIT>", "&&", "(", "abi", "==", "ABI_V4", "\|\|", "abi", "==", "ABI_SOLARIS", ")", ")", "<BUGE>", "\|\|", "(", "flag_pic", "&&", "abi", "==", "ABI_DARWIN", ")", ")", "&&", "info_ptr", "->", "first_gp_reg_save", ">", "PIC_OFFSET_TABLE_REGNUM", ")" ]
GCC	tilepro	MD	next_suggestion	VLIW	622,962	[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]	[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	622,963	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "src", ";", "let", "SrcExtra", "=", "{", "<NUM_LIT>", ",", "flavor", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "}", ";", "let", "Switches", "=", "sw", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "OutOfSlotData", "=", "<NUM_LIT>", ";", "let", "HasImm", "=", "!", "isa", "<", "Operand", ">", "(", "Src", ")", ";", "let", "immOpNum", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	next_suggestion	CPU	622,964	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m512h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_fmaddsub_round_ph", "(", "_", "_", "mmask32", "_", "_", "U", ",", "_", "_", "m512h", "_", "_", "A", ",", "_", "_", "m512h", "_", "_", "B", ",", "_", "_", "m512h", "_", "_", "C", ",", "const", "int", "_", "_", "R", ")", "{", "return", "(", "_", "_", "m512h", ")", "_", "_", "builtin_ia32_vfmaddsubph512_maskz", "(", "(", "_", "_", "v32hf", ")", "_", "_", "A", ",", "(", "_", "_", "v32hf", ")", "_", "_", "B", ",", "(", "_", "_", "v32hf", ")", "_", "_", "C", ",", "(", "_", "_", "mmask32", ")", "_", "_", "U", ",", "_", "_", "R", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,965	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	AVR	CPP	stmt_completion	MPU	622,966	[ ")", "&&", "AS", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{" ]	[ "if", "(", "AM", ".", "BaseGV", "&&", "!", "AM", ".", "HasBaseReg", "&&", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "Offs", "==", "<NUM_LIT>", ")", "{", "return", "true", ";", "}", "if", "(", "isa", "<", "PointerType", ">", "(", "Ty" ]
LLVM	AArch64	CPP	next_suggestion	CPU	622,967	[ "}" ]	[ "unsigned", "Register", "=", "QQQDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "Success", ";" ]
LLVM	X86	CPP	program_repair	CPU	622,968	[ "<FIXS>", "Register", "BasePtr", "=", "TRI", "->", "getBaseRegister", "(", ")", ";", "<FIXE>" ]	[ "if", "(", "TRI", "->", "hasBasePointer", "(", "MF", ")", ")", "{", "<BUGS>", "unsigned", "BasePtr", "=", "TRI", "->", "getBaseRegister", "(", ")", ";", "<BUGE>", "if", "(", "STI", ".", "isTarget64BitILP32", "(", ")", ")", "BasePtr", "=", "getX86SubSuperRegister", "(", "BasePtr", ",", "<NUM_LIT>", ")", ";", "SavedRegs", ".", "set", "(", "BasePtr", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	622,969	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=" ]
GCC	h8300	MD	stmt_completion	MPU	622,970	[ ")" ]	[ "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
GCC	i386	MD	program_repair	CPU	622,971	[ "<FIXS>", "(", "vec_select", ":", "V4DF", "(", "vec_concat", ":", "V8DF", "<FIXE>", "<FIXS>", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]", "<FIXE>" ]	[ "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "(", "set", "(", "match_operand", ":", "V4DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "vec_concat", ":", "V4DF", "(", "vec_select", ":", "V2DF", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "<BUGS>", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "(", "vec_select", ":", "V2DF", "(", "match_dup", "<NUM_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_reg_rtx", "(", "V4DFmode", ")" ]
GCC	i386	CPP	stmt_completion	CPU	622,972	[ ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ",", "_", "_", "R", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m512d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_cvt_roundepi64_pd", "(", "_", "_", "m512d", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m512i", "_", "_", "A", ",", "const", "int", "_", "_", "R", ")", "{", "return", "(", "_", "_", "m512d", ")", "_", "_", "builtin_ia32_cvtqq2pd512_mask", "(", "(", "_", "_", "v8di", ")", "_", "_", "A", ",", "(", "_", "_", "v8df", ")", "_", "_", "W" ]
GCC	c6x	CPP	program_repair	VLIW	622,973	[ "<FIXS>", "cmp", "=", "emit_library_call_value", "(", "libfunc", ",", "<NUM_LIT>", ",", "LCT_CONST", ",", "SImode", ",", "<FIXE>" ]	[ "}", "start_sequence", "(", ")", ";", "<BUGS>", "cmp", "=", "emit_library_call_value", "(", "libfunc", ",", "<NUM_LIT>", ",", "LCT_CONST", ",", "SImode", ",", "<NUM_LIT>", ",", "<BUGE>", "op0", ",", "op_mode", ",", "op1", ",", "op_mode", ")", ";", "insns", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";" ]
GCC	tilegx	MD	next_suggestion	VLIW	622,974	[ "(", "match_test", "<STR_LIT>", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "if_then_else", "(", "match_code", "<STR_LIT>", ")" ]
LLVM	Cpu0	CPP	stmt_completion	CPU	622,975	[ "Cpu0TargetMachine", "&", "tm", ")", "{" ]	[ "FunctionPass", "*", "llvm", "::", "createCpu0EmitGPRestorePass", "(" ]
LLVM	X86	TD	program_repair	CPU	622,976	[ "<FIXS>", "def", ":", "InstRW", "[", "HWWriteResGroup18", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "HWWriteResGroup18", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]	[ "def", ":", "InstRW", "[", "HWWriteResGroup18", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "HWWriteResGroup18", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "HWWriteResGroup18", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGS>", "def", ":", "InstRW", "[", "HWWriteResGroup18", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", ":", "InstRW", "[", "HWWriteResGroup18", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGS>", "def", ":", "InstRW", "[", "HWWriteResGroup18", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", ":", "InstRW", "[", "HWWriteResGroup18", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "HWWriteResGroup18", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,977	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,978	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "string", "ImmOpStr", "=", "!", "cast", "<", "string", ">", "(", "ImmOp", ")", ";", "let", "opExtentBits", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "let", "offsetBits", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "src2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "src2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "src2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "src2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ")", ")", ")", ";", "let", "isNVStorable", "=", "!", "if", "(", "!", "eq", "(", "mnemonic", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "isH", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offsetBits", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	Patmos	CPP	program_repair	VLIW	622,979	[ "<FIXS>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<FIXE>" ]	[ "bool", "PatmosSPMark", "::", "runOnMachineModule", "(", "const", "Module", "&", "M", ")", "{", "<BUGS>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<BUGE>", "<STR_LIT>", "[Single-Path] Mark functions reachable from single-path roots\\n", "<STR_LIT>", ")", ";", "MMI", "=", "&", "getAnalysis", "MachineModuleInfo", ">", "(", ")", ";" ]
LLVM	MBlaze	CPP	next_suggestion	MPU	622,980	[ "MBB", ".", "erase", "(", "I", ")", ";" ]	[ "if", "(", "Amount", "!=", "<NUM_LIT>", ")", "{", "unsigned", "Align", "=", "getStackAlignment", "(", ")", ";", "Amount", "=", "(", "Amount", "+", "Align", "-", "<NUM_LIT>", ")", "/", "Align", "", "Align", ";", "MachineInstr", "", "New", ";", "if", "(", "Old", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "New", "=", "BuildMI", "(", "MF", ",", "Old", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "-", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Old", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "New", "=", "BuildMI", "(", "MF", ",", "Old", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "MBB", ".", "insert", "(", "I", ",", "New", ")", ";", "}", "}" ]
LLVM	Mips	CPP	next_suggestion	CPU	622,981	[ "}" ]	[ "void", "MipsAsmParser", "::", "warnIfAssemblerTemporary", "(", "int", "RegIndex", ",", "SMLoc", "Loc", ")", "{", "if", "(", "(", "RegIndex", "!=", "<NUM_LIT>", ")", "&&", "(", "(", "int", ")", "AssemblerOptions", ".", "back", "(", ")", "->", "getATRegNum", "(", ")", "==", "RegIndex", ")", ")", "{", "if", "(", "RegIndex", "==", "<NUM_LIT>", ")", "Warning", "(", "Loc", ",", "<STR_LIT>", "used $at without \\\".set noat\\\"", "<STR_LIT>", ")", ";", "else", "Warning", "(", "Loc", ",", "Twine", "(", "<STR_LIT>", "used $", "<STR_LIT>", ")", "+", "Twine", "(", "RegIndex", ")", "+", "<STR_LIT>", " with \\\".set at=$", "<STR_LIT>", "+", "Twine", "(", "RegIndex", ")", "+", "<STR_LIT>", "\\\"", "<STR_LIT>", ")", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	622,982	[ "MBBI", ";" ]	[ "if", "(", "isPromotableZeroStoreInst", "(", "", "MBBI", ")", ")", "{", "if", "(", "tryToMergeZeroStInst", "(", "MBBI", ")", ")", "{", "Modified", "=", "true", ";", "}", "else", "++", "MBBI", ";", "}", "else", "++", "MBBI", ";", "}", "for", "(", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "MBBI", "!=", "E", ";", ")", "{", "if", "(", "TII", "->", "isPairableLdStInst", "(", "", "MBBI", ")", "&&", "tryToPairLdStInst", "(", "MBBI", ")", ")", "Modified", "=", "true", ";", "else", "++", "MBBI", ";", "}", "for", "(", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "MBBI", "!=", "E", ";", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "++", "MBBI", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "if", "(", "!", "getLdStOffsetOp", "(", "MI", ")", ".", "isImm", "(", ")", ")", "{", "++", "MBBI", ";", "break", ";", "}", "MachineBasicBlock", "::", "iterator", "Update", "=", "findMatchingUpdateInsnForward", "(", "MBBI", ",", "<NUM_LIT>", ",", "UpdateLimit", ")", ";", "if", "(", "Update", "!=", "E", ")", "{", "MBBI", "=", "mergeUpdateInsn", "(", "MBBI", ",", "Update", ",", "false", ")", ";", "Modified", "=", "true", ";", "++", "NumPostFolded", ";", "break", ";", "}", "if", "(", "TII", "->", "isUnscaledLdSt", "(", "Opc", ")", ")", "{", "++" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	622,983	[ "}" ]	[ "return", "true", ";", "}", "if", "(", "SIInstrInfo", "::", "isGenericOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", "\|\|", "SIInstrInfo", "::", "isSALU", "(", "MI", ")", "\|\|", "SIInstrInfo", "::", "isSMRD", "(", "MI", ")", ")", "return", "false", ";", "return", "true", ";" ]
GCC	nds32	MD	next_suggestion	CPU	622,984	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mod", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC	avr	CPP	program_repair	MPU	622,985	[ "<FIXS>", "segment", "=", "avr_pgm_segment", "(", "MEM_ADDR_SPACE", "(", "src", ")", ")", ";", "gcc_assert", "(", "REG_P", "(", "dest", ")", "&&", "(", "(", "segment", ">=", "<NUM_LIT>", "&&", "(", "REG_P", "(", "addr", ")", "\|\|", "POST_INC", "==", "GET_CODE", "(", "addr", ")", ")", ")", "\|\|", "(", "GET_CODE", "(", "addr", ")", "==", "LO_SUM", "&&", "segment", "==", "-", "<NUM_LIT>", ")", ")", ")", ";", "if", "(", "segment", "==", "-", "<NUM_LIT>", ")", "{", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "}", "<FIXE>", "<FIXS>", "segment", "%=", "avr_current_arch", "->", "n_segments", ";", "if", "(", "segment", ")", "{", "xop", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "segment", ")", ";", "if", "(", "xop", "[", "<NUM_LIT>", "]", "=", "avr_find_unused_d_reg", "(", "insn", ",", "lpm_addr_reg_rtx", ")", ",", "xop", "[", "<NUM_LIT>", "]", ")", "{", "avr_asm_len", "(", "<STR_LIT>", "ldi %3,%4", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "out __RAMPZ__,%3", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "segment", "==", "<NUM_LIT>", ")", "{", "avr_asm_len", "(", "<STR_LIT>", "clr %5", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "inc %5", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "out __RAMPZ__,%5", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "avr_asm_len", "(", "<STR_LIT>", "mov %5,%2", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ldi %2,%4", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "out __RAMPZ__,%2", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %2,%5", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "}", "xop", "[", "<NUM_LIT>", "]", "=", "xstring_e", ";", "}", "if", "(", "(", "segment", "==", "<NUM_LIT>", "&&", "!", "AVR_HAVE_LPMX", ")", "\|\|", "(", "segment", "!=", "<NUM_LIT>", "&&", "!", "AVR_HAVE_ELPMX", ")", ")", "<FIXE>" ]	[ "addr", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "<BUGS>", "gcc_assert", "(", "!", "avr_load_libgcc_p", "(", "src", ")", "&&", "REG_P", "(", "dest", ")", "&&", "(", "REG_P", "(", "addr", ")", "\|\|", "POST_INC", "==", "GET_CODE", "(", "addr", ")", ")", ")", ";", "<BUGE>", "xop", "[", "<NUM_LIT>", "]", "=", "dest", ";", "xop", "[", "<NUM_LIT>", "]", "=", "addr", ";", "xop", "[", "<NUM_LIT>", "]", "=", "lpm_addr_reg_rtx", ";", "regno_dest", "=", "REGNO", "(", "dest", ")", ";", "<BUGS>", "if", "(", "!", "AVR_HAVE_LPMX", ")", "<BUGE>", "{", "return", "avr_out_lpm_no_lpmx", "(", "insn", ",", "xop", ",", "plen", ")", ";", "}" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	622,986	[ ")", ";" ]	[ "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "SIInstrInfo", "::", "isLegalMUBUFImmOffset", "(", "C1", "->", "getZExtValue", "(", ")", ")", "&&", "(", "!", "Subtarget", "->", "privateMemoryResourceIsRangeChecked", "(", ")", "\|\|", "CurDAG", "->", "SignBitIsZero", "(", "N0", ")", ")", ")", "{", "std", "::", "tie", "(", "VAddr", ",", "SOffset", ")", "=", "foldFrameIndex", "(", "N0", ")", ";", "ImmOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "MVT", "::", "i16", ")", ";", "return", "true", ";", "}", "}", "std", "::", "tie", "(", "VAddr", ",", "SOffset", ")", "=", "foldFrameIndex", "(", "Addr", ")", ";", "ImmOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i16" ]
LLVM	AArch64	CPP	next_suggestion	CPU	622,987	[ "}" ]	[ "bool", "Valid", ";", "unsigned", "Opt", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", ")", ".", "fromString", "(", "Tok", ".", "getString", "(", ")", ",", "Valid", ")", ";", "if", "(", "!", "Valid", ")", "{", "TokError", "(", "<STR_LIT>", "invalid barrier option name", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Mnemonic", "==", "<STR_LIT>", "isb", "<STR_LIT>", "&&", "Opt", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "TokError", "(", "<STR_LIT>", "'sy' or #imm operand expected", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "AArch64Operand", "::", "CreateBarrier", "(", "Opt", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "MatchOperand_Success", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	622,988	[ "}", "else", "if", "(", "PredBlock", "!=", "ThisBlock", ")", "RevisitRequired", "=", "true", ";" ]	[ "MachineBasicBlock", "&", "PB", "=", "", "(", "", "P", ")", ";", "unsigned", "PredBlock", "=", "PB", ".", "getNumber", "(", ")", ";", "if", "(", "(", "ThisBlock", "==", "PredBlock", ")", "&&", "(", "std", "::", "next", "(", "P", ")", "==", "E", ")", ")", "{", "BlockInfo", "[", "ThisBlock", "]", "->", "Pred", "=", "DefaultStatus", ";", "ExitSet", "=", "true", ";", "}", "else", "if", "(", "BlockInfo", "[", "PredBlock", "]", "->", "ExitSet", ")", "{", "BlockInfo", "[", "ThisBlock", "]", "->", "Pred", "=", "BlockInfo", "[", "PredBlock", "]", "->", "Exit", ";", "ExitSet", "=", "true", ";", "}", "else", "if", "(", "PredBlock", "!=", "ThisBlock", ")", "RevisitRequired", "=", "true", ";", "for", "(", "P", "=", "std", "::", "next", "(", "P", ")", ";", "P", "!=", "E", ";", "P", "=", "std", "::", "next", "(", "P", ")", ")", "{", "MachineBasicBlock", "", "Pred", "=", "", "P", ";", "unsigned", "PredBlock", "=", "Pred", "->", "getNumber", "(", ")", ";", "if", "(", "BlockInfo", "[", "PredBlock", "]", "->", "ExitSet", ")", "{", "if", "(", "BlockInfo", "[", "ThisBlock", "]", "->", "ExitSet", ")", "{", "BlockInfo", "[", "ThisBlock", "]", "->", "Pred", "=", "BlockInfo", "[", "ThisBlock", "]", "->", "Pred", ".", "intersect", "(", "BlockInfo", "[", "PredBlock", "]", "->", "Exit", ")", ";", "}", "else", "{", "BlockInfo", "[", "ThisBlock", "]", "->", "Pred", "=", "BlockInfo", "[", "PredBlock", "]", "->", "Exit", ";", "}", "ExitSet", "=", "true", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	622,989	[ "Instr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "PrevVCMPResultReg", ")", ";" ]	[ "if", "(", "getVPTInstrPredicate", "(", "Instr", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "continue", ";", "if", "(", "!", "IsVCMP", "(", "Instr", ".", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "IsWritingToVCCR", "(", "Instr", ")", ")", "PrevVCMP", "=", "nullptr", ";", "continue", ";", "}", "if", "(", "!", "PrevVCMP", "\|\|", "!", "IsVPNOTEquivalent", "(", "Instr", ",", "*", "PrevVCMP", ")", ")", "{", "PrevVCMP", "=", "&", "Instr", ";", "continue", ";", "}", "Register", "PrevVCMPResultReg", "=", "PrevVCMP", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstrBuilder", "MIBuilder", "=", "BuildMI", "(", "MBB", ",", "&", "Instr", ",", "Instr", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "ARM", "::", "MVE_VPNOT", ")", ")", ".", "add", "(" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	622,990	[ "if", "(", "(", "LScalarSize", ">=", "CastScalarSize", ")", "&&", "(", "CastScalarSize", "<", "<NUM_LIT>", ")", ")", "return", "false", ";" ]	[ "if", "(", "LoadTy", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i32", ")", "return", "false", ";", "unsigned", "LScalarSize", "=", "LoadTy", ".", "getScalarSizeInBits", "(", ")", ";", "unsigned", "CastScalarSize", "=", "CastTy", ".", "getScalarSizeInBits", "(", ")", ";" ]
GCC	i386	CPP	next_suggestion	CPU	622,991	[ "return", "<NUM_LIT>", ";" ]	[ "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "MAX_386_ENTITIES", ";", "i", "++", ")", "ix86_optimize_mode_switching", "[", "i", "]", "=", "<NUM_LIT>", ";", "ix86_optimize_mode_switching", "[", "AVX_U128", "]", "=", "<NUM_LIT>", ";", "g", "->", "get_passes", "(", ")", "->", "execute_pass_mode_switching", "(", ")", ";", "df_analyze", "(", ")", ";" ]
GCC	arm	CPP	stmt_completion	CPU	622,992	[ "_", "offset", ",", "_", "_", "value", ",", "_", "_", "p", ")", ";" ]	[ "_", "_", "builtin_mve_vstrbq_scatter_offset_p_sv16qi", "(", "(", "_", "_", "builtin_neon_qi", "*", ")", "_", "_", "base", ",", "_" ]
LLVM	Hexagon	TD	stmt_completion	DSP	622,993	[ "}", "=", "<NUM_LIT>", ";" ]	[ "def", "F2_conv_df2d", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_b9c5fb", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
GCC	i386	CPP	stmt_completion	CPU	622,994	[ ",", "_", "mm_setzero_ph", "(", ")", ",", "_", "_", "A", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_move_sh", "(", "_", "_", "mmask8", "_", "_", "A", ",", "_", "_", "m128h", "_", "_", "B", ",", "_", "_", "m128h", "_", "_", "C", ")", "{", "return", "_", "_", "builtin_ia32_vmovsh_mask", "(", "_", "_", "B", ",", "_", "_", "C" ]
GCC	i386	CPP	next_suggestion	CPU	622,995	[ "}" ]	[ "static", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "always_inline__", ")", ")", "_", "mm_cmpgt_ps", "(", "_", "_", "m128", "_", "_", "A", ",", "_", "_", "m128", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_cmpgtps", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "_", "_", "v4sf", ")", "_", "_", "B", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,996	[ "}" ]	[ "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
GCC	arm	CPP	next_suggestion	CPU	622,997	[ "}" ]	[ "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld1q_x3v2di", "(", "(", "const", "_", "_", "builtin_neon_di", "*", ")", "_", "_", "a", ")", ";", "return", "_", "_", "rv", ".", "_", "_", "i", ";" ]
LLVM	MBlaze	CPP	next_suggestion	MPU	622,998	[ "return", "false", ";" ]	[ "while", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", "&&", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "if", "(", "!", "ParseOperand", "(", "Operands", ")", ")", "return", "true", ";", "}", "if", "(", "Name", ".", "startswith", "(", "<STR_LIT>", "lw", "<STR_LIT>", ")", "\|\|", "Name", ".", "startswith", "(", "<STR_LIT>", "sw", "<STR_LIT>", ")", "\|\|", "Name", ".", "startswith", "(", "<STR_LIT>", "lh", "<STR_LIT>", ")", "\|\|", "Name", ".", "startswith", "(", "<STR_LIT>", "sh", "<STR_LIT>", ")", "\|\|", "Name", ".", "startswith", "(", "<STR_LIT>", "lb", "<STR_LIT>", ")", "\|\|", "Name", ".", "startswith", "(", "<STR_LIT>", "sb", "<STR_LIT>", ")", ")", "return", "(", "ParseMemory", "(", "Operands", ")", "==", "NULL", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	622,999	[ "return", "nullptr", ";" ]	[ "Parser", ".", "Lex", "(", ")", ";", "IndexLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Percent", ")", ")", "{", "SMLoc", "L", ";", "if", "(", "ParseRegister", "(", "IndexReg", ",", "L", ",", "L", ")", ")", "return", "nullptr", ";", "if", "(", "BaseReg", "==", "X86", "::", "RIP", ")", "{", "Error", "(", "IndexLoc", ",", "<STR_LIT>", "%rip as base register can not have an index register", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "IndexReg", "==", "X86", "::", "RIP", ")", "{", "Error", "(", "IndexLoc", ",", "<STR_LIT>", "%rip is not allowed as an index register", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "if", "(", "parseToken", "(", "AsmToken", "::", "Comma", ",", "<STR_LIT>", "expected comma in scale expression", "<STR_LIT>", ")", ")", "return", "nullptr", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "ScaleVal", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "ScaleVal", ")", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", "expected scale expression", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "X86MCRegisterClasses", "[", "X86", "::", "GR16RegClassID", "]", ".", "contains", "(", "BaseReg", ")", "&&", "ScaleVal", "!=", "<NUM_LIT>", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", "scale factor in 16-bit address must be 1", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "ScaleVal", "!=", "<NUM_LIT>", "&&", "ScaleVal", "!=", "<NUM_LIT>", "&&", "ScaleVal", "!=", "<NUM_LIT>", "&&", "ScaleVal", "!=", "<NUM_LIT>", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", "scale factor in address must be 1, 2, 4 or 8", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "Scale", "=", "(", "unsigned", ")", "ScaleVal", ";", "}", "}", "}", "else", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "Value", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Value", ")", ")", "return", "nullptr", ";", "if", "(", "Value", "!=", "<NUM_LIT>", ")", "Warning", "(", "Loc", ",", "<STR_LIT>", "scale factor without index register is ignored", "<STR_LIT>", ")", ";", "Scale", "=", "<NUM_LIT>", ";", "}", "}", "SMLoc", "MemEnd", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "RParen", ",", "<STR_LIT>", "unexpected token in memory operand", "<STR_LIT>", ")", ")", "return", "nullptr", ";", "if", "(", "X86MCRegisterClasses", "[", "X86", "::", "GR16RegClassID", "]", ".", "contains", "(", "BaseReg", ")", "&&", "(", "is64BitMode", "(", ")", "\|\|", "(", "BaseReg", "!=", "X86", "::", "BX", "&&", "BaseReg", "!=", "X86", "::", "BP", "&&", "BaseReg", "!=", "X86", "::", "SI", "&&", "BaseReg", "!=", "X86", "::", "DI", ")", ")", "&&", "BaseReg", "!=", "X86", "::", "DX", ")", "{", "Error", "(", "BaseLoc", ",", "<STR_LIT>", "invalid 16-bit base register", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "BaseReg", "==", "<NUM_LIT>", "&&", "X86MCRegisterClasses", "[", "X86", "::", "GR16RegClassID", "]", ".", "contains", "(", "IndexReg", ")", ")", "{", "Error", "(", "IndexLoc", ",", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,900

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

622,901

[ "OpNum", ")", ";" ]

[ "if", "(", "!", "hasUndefRegUpdate", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "<NUM_LIT>", ";", "OpNum", "=", "<NUM_LIT>", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(" ]

LLVM

AArch64

CPP

next_suggestion

CPU

622,902

[ "llvm_unreachable", "(", "<STR_LIT>", "Unexpected vector type in extract_subvector!", "<STR_LIT>", ")", ";" ]

[ "ConstantSDNode", "*", "Cst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Cst", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Val", "=", "Cst", "->", "getZExtValue", "(", ")", ";", "unsigned", "Size", "=", "Op", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "Val", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Size", ")", "{", "case", "<NUM_LIT>", ":", "return", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<NUM_LIT>", ":", "return", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<NUM_LIT>", ":", "return", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<NUM_LIT>", ":", "return", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "default", ":" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

622,903

[ ";" ]

[ "if", "(", "Ty", "==", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "Ty", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "return", "Subtarget", ".", "hasGFX90AInsts", "(", ")", ";", "return", "false" ]

GCC

nds32

MD

stmt_completion

CPU

622,904

[ ")", "]" ]

[ "(", "vec_select", ":", "QI", "(", "match_operand", ":", "V4QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>" ]

LLVM

M68k

CPP

next_suggestion

MPU

622,905

[ "return", "Intermixed", ";" ]

[ "assert", "(", "NewMask", "&&", "<STR_LIT>", "Mask needs to select at least one register", "<STR_LIT>", ")", ";", "if", "(", "NewMask", ">", "Mask", ")", "{", "return", "Ascending", ";", "}", "else", "if", "(", "NewMask", "<", "Mask", ")", "{", "return", "Descending", ";", "}" ]

GCC

rs6000

MD

stmt_completion

CPU

622,906

[ ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

mep

MD

stmt_completion

CPU

622,907

[ "UNS_REPEAT_END", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "unspec", "[", "(", "const_int", "<NUM_LIT>", ")", "]" ]

GCC

nios2

MD

stmt_completion

MPU

622,908

[ "<STR_LIT>", ")", ")" ]

[ "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>" ]

GCC

i386

CPP

next_suggestion

CPU

622,909

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_cvtepi64_epi32", "(", "_", "_", "m256i", "_", "_", "O", ",", "_", "_", "mmask8", "_", "_", "M", ",", "_", "_", "m512i", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_pmovqd512_mask", "(", "(", "_", "_", "v8di", ")", "_", "_", "A", ",", "(", "_", "_", "v8si", ")", "_", "_", "O", ",", "_", "_", "M", ")", ";" ]

LLVM

ARM64

TD

next_suggestion

CPU

622,910

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "base", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

stmt_completion

CPU

622,911

[ "_", "_", "U", ",", "_", "_", "m512d", "_", "_", "A", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m512d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_movedup_pd", "(", "_", "_", "mmask8" ]

LLVM

CellSPU

TD

stmt_completion

MPU

622,912

[ ":", "$", "val", ")", ")", "]", ">", ";" ]

[ "def", "r32", ":", "ORIInst", "<", "(", "outs", "R32C", ":", "$", "rT", ")", ",", "(", "ins", "R32C", ":", "$", "rA", ",", "s10imm_i32", ":", "$", "val", ")", ",", "[", "(", "set", "R32C", ":", "$", "rT", ",", "(", "or", "R32C", ":", "$", "rA", ",", "i32ImmSExt10" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,913

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "class", "Enc_989021", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Rt32", ";" ]

GCC

rl78

MD

next_suggestion

MPU

622,914

[ ")" ]

[ "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Mips

CPP

next_suggestion

CPU

622,915

[ "case", "Mips", "::", "BLTC_MMR6", ":", "return", "Mips", "::", "BGEC_MMR6", ";" ]

[ "case", "Mips", "::", "BNE", ":", "return", "Mips", "::", "BEQ", ";", "case", "Mips", "::", "BNE_MM", ":", "return", "Mips", "::", "BEQ_MM", ";", "case", "Mips", "::", "BGTZ", ":", "return", "Mips", "::", "BLEZ", ";", "case", "Mips", "::", "BGEZ", ":", "return", "Mips", "::", "BLTZ", ";", "case", "Mips", "::", "BLTZ", ":", "return", "Mips", "::", "BGEZ", ";", "case", "Mips", "::", "BLEZ", ":", "return", "Mips", "::", "BGTZ", ";", "case", "Mips", "::", "BGTZ_MM", ":", "return", "Mips", "::", "BLEZ_MM", ";", "case", "Mips", "::", "BGEZ_MM", ":", "return", "Mips", "::", "BLTZ_MM", ";", "case", "Mips", "::", "BLTZ_MM", ":", "return", "Mips", "::", "BGEZ_MM", ";", "case", "Mips", "::", "BLEZ_MM", ":", "return", "Mips", "::", "BGTZ_MM", ";", "case", "Mips", "::", "BEQ64", ":", "return", "Mips", "::", "BNE64", ";", "case", "Mips", "::", "BNE64", ":", "return", "Mips", "::", "BEQ64", ";", "case", "Mips", "::", "BGTZ64", ":", "return", "Mips", "::", "BLEZ64", ";", "case", "Mips", "::", "BGEZ64", ":", "return", "Mips", "::", "BLTZ64", ";", "case", "Mips", "::", "BLTZ64", ":", "return", "Mips", "::", "BGEZ64", ";", "case", "Mips", "::", "BLEZ64", ":", "return", "Mips", "::", "BGTZ64", ";", "case", "Mips", "::", "BC1T", ":", "return", "Mips", "::", "BC1F", ";", "case", "Mips", "::", "BC1F", ":", "return", "Mips", "::", "BC1T", ";", "case", "Mips", "::", "BC1T_MM", ":", "return", "Mips", "::", "BC1F_MM", ";", "case", "Mips", "::", "BC1F_MM", ":", "return", "Mips", "::", "BC1T_MM", ";", "case", "Mips", "::", "BEQZ16_MM", ":", "return", "Mips", "::", "BNEZ16_MM", ";", "case", "Mips", "::", "BNEZ16_MM", ":", "return", "Mips", "::", "BEQZ16_MM", ";", "case", "Mips", "::", "BEQZC_MM", ":", "return", "Mips", "::", "BNEZC_MM", ";", "case", "Mips", "::", "BNEZC_MM", ":", "return", "Mips", "::", "BEQZC_MM", ";", "case", "Mips", "::", "BEQZC", ":", "return", "Mips", "::", "BNEZC", ";", "case", "Mips", "::", "BNEZC", ":", "return", "Mips", "::", "BEQZC", ";", "case", "Mips", "::", "BLEZC", ":", "return", "Mips", "::", "BGTZC", ";", "case", "Mips", "::", "BGEZC", ":", "return", "Mips", "::", "BLTZC", ";", "case", "Mips", "::", "BGEC", ":", "return", "Mips", "::", "BLTC", ";", "case", "Mips", "::", "BGTZC", ":", "return", "Mips", "::", "BLEZC", ";", "case", "Mips", "::", "BLTZC", ":", "return", "Mips", "::", "BGEZC", ";", "case", "Mips", "::", "BLTC", ":", "return", "Mips", "::", "BGEC", ";", "case", "Mips", "::", "BGEUC", ":", "return", "Mips", "::", "BLTUC", ";", "case", "Mips", "::", "BLTUC", ":", "return", "Mips", "::", "BGEUC", ";", "case", "Mips", "::", "BEQC", ":", "return", "Mips", "::", "BNEC", ";", "case", "Mips", "::", "BNEC", ":", "return", "Mips", "::", "BEQC", ";", "case", "Mips", "::", "BC1EQZ", ":", "return", "Mips", "::", "BC1NEZ", ";", "case", "Mips", "::", "BC1NEZ", ":", "return", "Mips", "::", "BC1EQZ", ";", "case", "Mips", "::", "BEQZC_MMR6", ":", "return", "Mips", "::", "BNEZC_MMR6", ";", "case", "Mips", "::", "BNEZC_MMR6", ":", "return", "Mips", "::", "BEQZC_MMR6", ";", "case", "Mips", "::", "BLEZC_MMR6", ":", "return", "Mips", "::", "BGTZC_MMR6", ";", "case", "Mips", "::", "BGEZC_MMR6", ":", "return", "Mips", "::", "BLTZC_MMR6", ";", "case", "Mips", "::", "BGEC_MMR6", ":", "return", "Mips", "::", "BLTC_MMR6", ";", "case", "Mips", "::", "BGTZC_MMR6", ":", "return", "Mips", "::", "BLEZC_MMR6", ";", "case", "Mips", "::", "BLTZC_MMR6", ":", "return", "Mips", "::", "BGEZC_MMR6", ";" ]

GCC

c4x

MD

stmt_completion

DSP

622,916

[ ")" ]

[ "(", "ashiftrt", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

LLVM

AArch64

TD

next_suggestion

CPU

622,917

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "SWr", ":", "BaseAddSubCarrySetFlags", "<", "isSub", ",", "GPR32", ",", "asm_setflags", ",", "OpNode_setflags", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

CPP

program_repair

CPU

622,918

[ "<FIXS>", "*", "MipsTargetLowering", "::", "emitFEXT_T8I816_ins", "(", "unsigned", "BtOpc", ",", "unsigned", "CmpOpc", ",", "<FIXE>" ]

[ "MachineBasicBlock", "<BUGS>", "*", "MipsTargetLowering", "::", "EmitFEXT_T8I816_ins", "(", "unsigned", "BtOpc", ",", "unsigned", "CmpOpc", ",", "<BUGE>", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "if", "(", "DontExpandCondPseudos16", ")" ]

LLVM

ARM

TD

next_suggestion

CPU

622,919

[ "}" ]

[ "def", "VST2LNd32", ":", "VST2LN", "<", "<NUM_LIT>", ",", "{", "?", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", "}", ",", "<STR_LIT>", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>", "}", ";" ]

LLVM

Mips

TD

stmt_completion

CPU

622,920

[ "=", "<NUM_LIT>", ";" ]

[ "class", "JMP_MMR6_IDX_COMPACT_DESC_BASE", "<", "string", "opstr", ",", "DAGOperand", "opnd", ",", "RegisterOperand", "GPROpnd", ">", ":", "MMR6Arch", "<", "opstr", ">", "{", "dag", "InOperandList", "=", "(", "ins", "GPROpnd", ":", "$", "rt", ",", "opnd", ":", "$", "offset", ")", ";", "string", "AsmString", "=", "!", "strconcat", "(", "opstr", ",", "<STR_LIT>", ")", ";", "list", "<", "dag", ">", "Pattern", "=", "[", "]", ";", "bit", "isTerminator", "=", "<NUM_LIT>", ";", "bit", "hasDelaySlot" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,921

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rx32", ";" ]

GCC

i386

MD

next_suggestion

CPU

622,922

[ "<STR_LIT>" ]

[ "(", "match_operand", ":", "VI12_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "<", "avx512fmaskmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,923

[ "let", "isCommutable", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]

GCC

arm

MD

program_repair

CPU

622,924

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>", "<FIXS>", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "<FIXE>" ]

[ "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "SI", "<BUGS>", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "<BUGE>", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "not", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

622,925

[ "}" ]

[ "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "split64BitValue", "(", "Src", ",", "DAG", ")", ";", "SDValue", "CvtHi", "=", "DAG", ".", "getNode", "(", "Signed", "?", "ISD", "::", "SINT_TO_FP", ":", "ISD", "::", "UINT_TO_FP", ",", "SL", ",", "MVT", "::", "f64", ",", "Hi", ")", ";", "SDValue", "CvtLo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "UINT_TO_FP", ",", "SL", ",", "MVT", "::", "f64", ",", "Lo", ")", ";", "SDValue", "LdExp", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FLDEXP", ",", "SL", ",", "MVT", "::", "f64", ",", "CvtHi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "MVT", "::", "i32", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "FADD", ",", "SL", ",", "MVT", "::", "f64", ",", "LdExp", ",", "CvtLo", ")", ";" ]

GCC

rs6000

CPP

stmt_completion

CPU

622,926

[ "a2", ")", ";" ]

[ "return", "(", "vector", "unsigned", "short", ")", "_", "_", "builtin_altivec_vadduhm", "(", "(", "vector", "signed", "short", ")", "a1", ",", "(", "vector", "signed", "short", ")" ]

LLVM

ARM

TD

stmt_completion

CPU

622,927

[ "<STR_LIT>", ";" ]

[ "def", "ModImmAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=" ]

LLVM

SystemZ

TD

next_suggestion

CPU

622,928

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "M6", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M6", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M5", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V4", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

622,929

[ "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse" ]

LLVM

ARM

CPP

program_repair

CPU

622,930

[ "<FIXS>", "case", "ARM", "::", "ATOMIC_CMP_SWAP_I8", ":", "return", "EmitAtomicCmpSwap", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "ARM", "::", "ATOMIC_CMP_SWAP_I16", ":", "return", "EmitAtomicCmpSwap", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "ARM", "::", "ATOMIC_CMP_SWAP_I32", ":", "return", "EmitAtomicCmpSwap", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "<FIXE>" ]

[ "MI", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected instr type to insert", "<STR_LIT>", ")", ";", "<BUGS>", "case", "ARM", "::", "ATOMIC_CMP_SWAP_I8", ":", "return", "EmitAtomicCmpSwap", "(", "<NUM_LIT>", ",", "MI", ",", "BB", ")", ";", "case", "ARM", "::", "ATOMIC_CMP_SWAP_I16", ":", "return", "EmitAtomicCmpSwap", "(", "<NUM_LIT>", ",", "MI", ",", "BB", ")", ";", "case", "ARM", "::", "ATOMIC_CMP_SWAP_I32", ":", "return", "EmitAtomicCmpSwap", "(", "<NUM_LIT>", ",", "MI", ",", "BB", ")", ";", "<BUGE>", "case", "ARM", "::", "tMOVCCr_pseudo", ":", "{" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

622,931

[ ".", "getDesc", "(", ")", ";" ]

[ "bool", "HasInstWith", "(", "InstPredicate", "Pred", ")", "const", "{", "return", "llvm", "::", "any_of", "(", "insts", "(", ")", ",", "[", "&", "]", "(", "HexagonInstr", "const", "&", "I", ")", "{", "MCInst", "const", "&", "Inst", "=", "I" ]

GCC

pa

CPP

code_generation

CPU

622,932

[ "int", "pa_shadd_constant_p", "(", "int", "val", ")", "{", "if", "(", "val", "==", "<NUM_LIT>", "||", "val", "==", "<NUM_LIT>", "||", "val", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "return", "<NUM_LIT>", ";", "}" ]

[ "Return", "1", "if", "the", "given", "constant", "is", "2", ",", "4", ",", "or", "8", ".", "These", "are", "the", "valid", "constants", "for", "shadd", "instructions", "." ]

LLVM

Hexagon

CPP

next_suggestion

DSP

622,933

[ "unsigned", "Subreg", "=", "Hexagon", "::", "subreg_hireg", ";" ]

[ "if", "(", "!", "(", "ResVT", ".", "isByteSized", "(", ")", "&&", "ResSize", "==", "VectorSizeInBits", ")", "||", "!", "(", "VT", ".", "isByteSized", "(", ")", "&&", "OpSize", "==", "<NUM_LIT>", "*", "VectorSizeInBits", ")", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "Cst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Cst", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Val", "=", "Cst", "->", "getZExtValue", "(", ")", ";", "if", "(", "Val", "==", "<NUM_LIT>", ")", "{", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Subreg", "=", "Hexagon", "::", "subreg_loreg", ";", "return", "DAG", ".", "getTargetExtractSubreg", "(", "Subreg", ",", "dl", ",", "ResVT", ",", "Vec", ")", ";", "}", "if", "(", "ResVT", ".", "getVectorNumElements", "(", ")", "==", "Val", ")", "{", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

622,934

[ "A", ")", ";" ]

[ "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_vcvtneobf162ps128", "(", "(", "const", "_", "_", "v8bf", "*", ")", "_", "_" ]

GCC

rs6000

CPP

code_generation

CPU

622,935

[ "static", "void", "rs6000_set_default_type_attributes", "(", "tree", "type", ")", "{", "if", "(", "rs6000_default_long_calls", "&&", "FUNC_OR_METHOD_TYPE_P", "(", "type", ")", ")", "TYPE_ATTRIBUTES", "(", "type", ")", "=", "tree_cons", "(", "get_identifier", "(", "<STR_LIT>", "longcall", "<STR_LIT>", ")", ",", "NULL_TREE", ",", "TYPE_ATTRIBUTES", "(", "type", ")", ")", ";", "darwin_set_default_type_attributes", "(", "type", ")", ";", "}" ]

[ "Set", "longcall", "attributes", "on", "all", "functions", "declared", "when", "rs6000_default_long_calls", "is", "true", "." ]

GCC

nds32

CPP

next_suggestion

CPU

622,936

[ "return", "(", "TARGET_EXT_PERF", "&&", "(", "one_bit_count", "==", "<NUM_LIT>", ")", ")", ";" ]

[ "int", "one_bit_count", ";", "unsigned", "HOST_WIDE_INT", "mask", "=", "GET_MODE_MASK", "(", "SImode", ")", ";", "one_bit_count", "=", "popcount_hwi", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "~", "ival", ")", "&", "mask", ")", ";" ]

LLVM

X86

CPP

code_generation

CPU

622,937

[ "int64_t", "execute", "(", ")", "{", "while", "(", "!", "InfixOperatorStack", ".", "empty", "(", ")", ")", "{", "InfixCalculatorTok", "StackOp", "=", "InfixOperatorStack", ".", "pop_back_val", "(", ")", ";", "if", "(", "StackOp", "!=", "IC_LPAREN", "&&", "StackOp", "!=", "IC_RPAREN", ")", "PostfixStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "StackOp", ",", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "PostfixStack", ".", "empty", "(", ")", ")", "return", "<NUM_LIT>", ";", "SmallVector", "<", "ICToken", ",", "<NUM_LIT>", ">", "OperandStack", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "PostfixStack", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ICToken", "Op", "=", "PostfixStack", "[", "i", "]", ";", "if", "(", "Op", ".", "first", "==", "IC_IMM", "||", "Op", ".", "first", "==", "IC_REGISTER", ")", "{", "OperandStack", ".", "push_back", "(", "Op", ")", ";", "}", "else", "if", "(", "isUnaryOperator", "(", "Op", ".", "first", ")", ")", "{", "assert", "(", "OperandStack", ".", "size", "(", ")", ">", "<NUM_LIT>", "&&", "<STR_LIT>", "Too few operands.", "<STR_LIT>", ")", ";", "ICToken", "Operand", "=", "OperandStack", ".", "pop_back_val", "(", ")", ";", "assert", "(", "Operand", ".", "first", "==", "IC_IMM", "&&", "<STR_LIT>", "Unary operation with a register!", "<STR_LIT>", ")", ";", "switch", "(", "Op", ".", "first", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", "Unexpected operator!", "<STR_LIT>", ")", ";", "break", ";", "case", "IC_NEG", ":", "OperandStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "IC_IMM", ",", "-", "Operand", ".", "second", ")", ")", ";", "break", ";", "case", "IC_NOT", ":", "OperandStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "IC_IMM", ",", "~", "Operand", ".", "second", ")", ")", ";", "break", ";", "}", "}", "else", "{", "assert", "(", "OperandStack", ".", "size", "(", ")", ">", "<NUM_LIT>", "&&", "<STR_LIT>", "Too few operands.", "<STR_LIT>", ")", ";", "int64_t", "Val", ";", "ICToken", "Op2", "=", "OperandStack", ".", "pop_back_val", "(", ")", ";", "ICToken", "Op1", "=", "OperandStack", ".", "pop_back_val", "(", ")", ";", "switch", "(", "Op", ".", "first", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", "Unexpected operator!", "<STR_LIT>", ")", ";", "break", ";", "case", "IC_PLUS", ":", "Val", "=", "Op1", ".", "second", "+", "Op2", ".", "second", ";", "OperandStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "IC_IMM", ",", "Val", ")", ")", ";", "break", ";", "case", "IC_MINUS", ":", "Val", "=", "Op1", ".", "second", "-", "Op2", ".", "second", ";", "OperandStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "IC_IMM", ",", "Val", ")", ")", ";", "break", ";", "case", "IC_MULTIPLY", ":", "assert", "(", "Op1", ".", "first", "==", "IC_IMM", "&&", "Op2", ".", "first", "==", "IC_IMM", "&&", "<STR_LIT>", "Multiply operation with an immediate and a register!", "<STR_LIT>", ")", ";", "Val", "=", "Op1", ".", "second", "*", "Op2", ".", "second", ";", "OperandStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "IC_IMM", ",", "Val", ")", ")", ";", "break", ";", "case", "IC_DIVIDE", ":", "assert", "(", "Op1", ".", "first", "==", "IC_IMM", "&&", "Op2", ".", "first", "==", "IC_IMM", "&&", "<STR_LIT>", "Divide operation with an immediate and a register!", "<STR_LIT>", ")", ";", "assert", "(", "Op2", ".", "second", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", "Division by zero!", "<STR_LIT>", ")", ";", "Val", "=", "Op1", ".", "second", "/", "Op2", ".", "second", ";", "OperandStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "IC_IMM", ",", "Val", ")", ")", ";", "break", ";", "case", "IC_MOD", ":", "assert", "(", "Op1", ".", "first", "==", "IC_IMM", "&&", "Op2", ".", "first", "==", "IC_IMM", "&&", "<STR_LIT>", "Modulo operation with an immediate and a register!", "<STR_LIT>", ")", ";", "Val", "=", "Op1", ".", "second", "%", "Op2", ".", "second", ";", "OperandStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "IC_IMM", ",", "Val", ")", ")", ";", "break", ";", "case", "IC_OR", ":", "assert", "(", "Op1", ".", "first", "==", "IC_IMM", "&&", "Op2", ".", "first", "==", "IC_IMM", "&&", "<STR_LIT>", "Or operation with an immediate and a register!", "<STR_LIT>", ")", ";", "Val", "=", "Op1", ".", "second", "|", "Op2", ".", "second", ";", "OperandStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "IC_IMM", ",", "Val", ")", ")", ";", "break", ";", "case", "IC_XOR", ":", "assert", "(", "Op1", ".", "first", "==", "IC_IMM", "&&", "Op2", ".", "first", "==", "IC_IMM", "&&", "<STR_LIT>", "Xor operation with an immediate and a register!", "<STR_LIT>", ")", ";", "Val", "=", "Op1", ".", "second", "^", "Op2", ".", "second", ";", "OperandStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "IC_IMM", ",", "Val", ")", ")", ";", "break", ";", "case", "IC_AND", ":", "assert", "(", "Op1", ".", "first", "==", "IC_IMM", "&&", "Op2", ".", "first", "==", "IC_IMM", "&&", "<STR_LIT>", "And operation with an immediate and a register!", "<STR_LIT>", ")", ";", "Val", "=", "Op1", ".", "second", "&", "Op2", ".", "second", ";", "OperandStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "IC_IMM", ",", "Val", ")", ")", ";", "break", ";", "case", "IC_LSHIFT", ":", "assert", "(", "Op1", ".", "first", "==", "IC_IMM", "&&", "Op2", ".", "first", "==", "IC_IMM", "&&", "<STR_LIT>", "Left shift operation with an immediate and a register!", "<STR_LIT>", ")", ";", "Val", "=", "Op1", ".", "second", "<<", "Op2", ".", "second", ";", "OperandStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "IC_IMM", ",", "Val", ")", ")", ";", "break", ";", "case", "IC_RSHIFT", ":", "assert", "(", "Op1", ".", "first", "==", "IC_IMM", "&&", "Op2", ".", "first", "==", "IC_IMM", "&&", "<STR_LIT>", "Right shift operation with an immediate and a register!", "<STR_LIT>", ")", ";", "Val", "=", "Op1", ".", "second", ">>", "Op2", ".", "second", ";", "OperandStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "IC_IMM", ",", "Val", ")", ")", ";", "break", ";", "}", "}", "}", "assert", "(", "OperandStack", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Expected a single result.", "<STR_LIT>", ")", ";", "return", "OperandStack", ".", "pop_back_val", "(", ")", ".", "second", ";", "}" ]

[ "Produce", "a", "widened", "version", "of", "the", "select", "instruction", "." ]

LLVM

ARM

CPP

next_suggestion

CPU

622,938

[ "}" ]

[ "unsigned", "excess", "=", "<NUM_LIT>", "*", "(", "ARM", "::", "R4", "-", "reg", ")", ";", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "&&", "NSAAOffset", "!=", "<NUM_LIT>", "&&", "size", ">", "excess", ")", "{", "while", "(", "State", "->", "AllocateReg", "(", "GPRArgRegs", ",", "<NUM_LIT>", ")", ")", ";", "return", ";", "}", "unsigned", "ByValRegBegin", "=", "reg", ";", "unsigned", "ByValRegEnd", "=", "(", "size", "<", "excess", ")", "?", "reg", "+", "size", "/", "<NUM_LIT>", ":", "ARM", "::", "R4", ";", "State", "->", "addInRegsParamInfo", "(", "ByValRegBegin", ",", "ByValRegEnd", ")", ";", "for", "(", "unsigned", "i", "=", "reg", "+", "<NUM_LIT>", ";", "i", "!=", "ByValRegEnd", ";", "++", "i", ")", "State", "->", "AllocateReg", "(", "GPRArgRegs", ",", "<NUM_LIT>", ")", ";", "if", "(", "State", "->", "getCallOrPrologue", "(", ")", "==", "Call", ")", "{", "if", "(", "size", "<", "excess", ")", "size", "=", "<NUM_LIT>", ";", "else", "size", "-=", "excess", ";", "}", "}", "}" ]

GCC

rs6000

CPP

next_suggestion

CPU

622,939

[ "}" ]

[ "temp", "=", "(", "_", "_", "v4sf", ")", "vec_splat", "(", "(", "_", "_", "vector", "long", "long", ")", "_", "_", "A", ",", "<NUM_LIT>", ")", ";", "rounded", "=", "vec_rint", "(", "temp", ")", ";", "result", "=", "(", "_", "_", "vector", "_", "_", "m64", ")", "vec_cts", "(", "rounded", ",", "<NUM_LIT>", ")", ";", "return", "(", "(", "_", "_", "m64", ")", "_", "_", "builtin_unpack_vector_int128", "(", "(", "_", "_", "vector", "_", "_", "int128", ")", "result", ",", "<NUM_LIT>", ")", ")", ";" ]

GCC

i386

CPP

next_suggestion

CPU

622,940

[ "if", "(", "(", "ix86_harden_sls", "&", "harden_sls_indirect_jmp", ")", ")", "fputs", "(", "<STR_LIT>", "\\tint3\\n", "<STR_LIT>", ",", "asm_out_file", ")", ";" ]

[ "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\tjmp\\t", "<STR_LIT>", ")", ";", "assemble_name", "(", "asm_out_file", ",", "thunk_name", ")", ";", "putc", "(", "'", "\\n", "'", ",", "asm_out_file", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,941

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qv4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rx32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

622,942

[ "(", ")", "const", "{" ]

[ "unsigned", "HexagonSubtarget", "::", "getL1CacheLineSize" ]

LLVM

ARM

CPP

code_generation

CPU

622,943

[ "void", "ARMBaseRegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "assert", "(", "MBBI", "->", "getDesc", "(", ")", ".", "isReturn", "(", ")", "&&", "<STR_LIT>", "Can only insert epilog into returning blocks", "<STR_LIT>", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "ARMFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "<STR_LIT>", "This emitEpilogue does not support Thumb1!", "<STR_LIT>", ")", ";", "bool", "isARM", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "unsigned", "VARegSaveSize", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "<NUM_LIT>", ")", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "}", "else", "{", "const", "unsigned", "*", "CSRegs", "=", "getCalleeSavedRegs", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "NumBytes", ")", "||", "HasFP", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "HasFP", "||", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "||", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "||", "AFI", "->", "getDPRCalleeSavedAreaOffset", "(", ")", ")", "{", "if", "(", "NumBytes", ")", "{", "if", "(", "isARM", ")", "emitARMRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "ARM", "::", "SP", ",", "FramePtr", ",", "-", "NumBytes", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TII", ")", ";", "else", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "ARM", "::", "SP", ",", "FramePtr", ",", "-", "NumBytes", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TII", ")", ";", "}", "else", "{", "if", "(", "isARM", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "MOVr", ")", ",", "ARM", "::", "SP", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "tMOVgpr2gpr", ")", ",", "ARM", "::", "SP", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "}", "}", "else", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "ARM", "::", "VLDRD", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "STI", ")", ";", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "ARM", "::", "LDR", ",", "ARM", "::", "t2LDRi12", ",", "<NUM_LIT>", ",", "STI", ")", ";", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "ARM", "::", "LDR", ",", "ARM", "::", "t2LDRi12", ",", "<NUM_LIT>", ",", "STI", ")", ";", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", ";", "}", "if", "(", "VARegSaveSize", ")", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "VARegSaveSize", ")", ";", "}" ]

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

GCC

i386

CPP

stmt_completion

CPU

622,944

[ ",", "bool", "sibcall_p", ")", "{" ]

[ "static", "void", "ix86_output_indirect_branch", "(", "rtx", "call_op", ",", "const", "char", "*", "xasm" ]

LLVM

AArch64

CPP

code_generation

CPU

622,945

[ "unsigned", "getMaxNumElements", "(", "ElementCount", "VF", ")", "const", "{", "if", "(", "!", "VF", ".", "isScalable", "(", ")", ")", "return", "VF", ".", "getFixedValue", "(", ")", ";", "Optional", "<", "unsigned", ">", "MaxNumVScale", "=", "getMaxVScale", "(", ")", ";", "assert", "(", "MaxNumVScale", "&&", "<STR_LIT>", "Expected valid max vscale value", "<STR_LIT>", ")", ";", "return", "*", "MaxNumVScale", "*", "VF", ".", "getKnownMinValue", "(", ")", ";", "}" ]

[ "Try", "to", "return", "an", "estimate", "cost", "factor", "that", "can", "be", "used", "as", "a", "multiplier", "when", "scalarizing", "an", "operation", "for", "a", "vector", "with", "ElementCount", "VF", "." ]

GCC

arm

MD

next_suggestion

CPU

622,946

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CCFP", "VFPCC_REGNUM", ")", "(", "compare", ":", "CCFP", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

AArch64

CPP

next_suggestion

CPU

622,947

[ "FPNeedsSetting", "=", "false", ";" ]

[ "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "std", "::", "vector", "<", "MachineMove", ">", "&", "Moves", "=", "MMI", ".", "getFrameMoves", "(", ")", ";", "bool", "NeedsFrameMoves", "=", "MMI", ".", "hasDebugInfo", "(", ")", "||", "MF", ".", "getFunction", "(", ")", "->", "needsUnwindTableEntry", "(", ")", ";", "uint64_t", "NumInitialBytes", ",", "NumResidualBytes", ";", "if", "(", "MFI", "->", "getCalleeSavedInfo", "(", ")", ".", "size", "(", ")", ")", "{", "splitSPAdjustments", "(", "MFI", "->", "getStackSize", "(", ")", ",", "NumInitialBytes", ",", "NumResidualBytes", ")", ";", "}", "else", "{", "NumInitialBytes", "=", "MFI", "->", "getStackSize", "(", ")", ";", "NumResidualBytes", "=", "<NUM_LIT>", ";", "}", "FuncInfo", "->", "setInitialStackAdjust", "(", "NumInitialBytes", ")", ";", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "-", "NumInitialBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "NeedsFrameMoves", "&&", "NumInitialBytes", ")", "{", "MCSymbol", "*", "SPLabel", "=", "MMI", ".", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "PROLOG_LABEL", ")", ")", ".", "addSym", "(", "SPLabel", ")", ";", "MachineLocation", "Dst", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MachineLocation", "Src", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "NumInitialBytes", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "SPLabel", ",", "Dst", ",", "Src", ")", ")", ";", "}", "bool", "FPNeedsSetting", "=", "hasFP", "(", "MF", ")", ";", "for", "(", ";", "MBBI", "!=", "MBB", ".", "end", "(", ")", ";", "++", "MBBI", ")", "{", "if", "(", "FPNeedsSetting", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "int64_t", "X29FrameIdx", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "FuncInfo", "->", "setFramePointerOffset", "(", "MFI", "->", "getObjectOffset", "(", "X29FrameIdx", ")", ")", ";", "++", "MBBI", ";", "emitRegUpdate", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "NumInitialBytes", "+", "MFI", "->", "getObjectOffset", "(", "X29FrameIdx", ")", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "MFI", "->", "setOffsetAdjustment", "(", "-", "MFI", "->", "getObjectOffset", "(", "X29FrameIdx", ")", "-", "MFI", "->", "getStackSize", "(", ")", ")", ";", "if", "(", "NeedsFrameMoves", ")", "{", "MCSymbol", "*", "FPLabel", "=", "MMI", ".", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "PROLOG_LABEL", ")", ")", ".", "addSym", "(", "FPLabel", ")", ";", "MachineLocation", "Dst", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MachineLocation", "Src", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "-", "MFI", "->", "getObjectOffset", "(", "X29FrameIdx", ")", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "FPLabel", ",", "Dst", ",", "Src", ")", ")", ";", "}" ]

LLVM

Hexagon

TD

stmt_completion

DSP

622,948

[ "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

622,949

[ ")", ";" ]

[ "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassForReg", "(", "MRI", ",", "Reg", ")", ";", "return", "RC", "&&", "hasAGPRs", "(", "RC" ]

LLVM

Alpha

CPP

stmt_completion

MPU

622,950

[ ";" ]

[ "long", "y", "=", "l", "/", "IMM_MULT", ";", "if", "(", "l", "%", "IMM_MULT", ">", "IMM_HIGH", ")", "++", "y", ";", "if", "(", "l", "%", "IMM_MULT", "<", "IMM_LOW", ")", "--", "y", ";", "assert", "(", "(", "short", ")", "y", "==", "y", "&&", "<STR_LIT>", "displacement out of range", "<STR_LIT>", ")", ";", "return", "y" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

622,951

[ "let", "ParserMethod", "=", "<STR_LIT>", ";" ]

[ "def", "SwitchBothDivModAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";" ]

GCC

i386

MD

next_suggestion

CPU

622,952

[ "(", "UNSPEC_LZCNT", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_int_attr", "lt_zcnt_type", "[", "(", "UNSPEC_TZCNT", "<STR_LIT>", ")" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

622,953

[ "(", ")", ")", "return", "&", "I", ";" ]

[ "for", "(", "auto", "&", "I", ":", "MBB", ")", "if", "(", "I", ".", "isReturn" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

622,954

[ "(", "IsHazardFn", ")", ";" ]

[ "const", "SIInstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "int", "RFEWaitStates", "=", "<NUM_LIT>", ";", "auto", "IsHazardFn", "=", "[", "TII", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "getHWReg", "(", "TII", ",", "*", "MI", ")", "==", "AMDGPU", "::", "Hwreg", "::", "ID_TRAPSTS", ";", "}", ";", "int", "WaitStatesNeeded", "=", "getWaitStatesSinceSetReg" ]

LLVM

ARM

CPP

next_suggestion

CPU

622,955

[ "return", "requiresRealignment", "&&", "canRealignStack", "(", "MF", ")", ";" ]

[ "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackAlign", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getMaxAlignment", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "hasFnAttr", "(", "Attribute", "::", "StackAlignment", ")", ")", ";" ]

LLVM

AArch64

CPP

code_generation

CPU

622,956

[ "bool", "AArch64TargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "MachineFunction", "&", "MF", ",", "unsigned", "Intrinsic", ")", "const", "{", "auto", "&", "DL", "=", "I", ".", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "switch", "(", "Intrinsic", ")", "{", "case", "Intrinsic", "::", "aarch64_neon_ld2", ":", "case", "Intrinsic", "::", "aarch64_neon_ld3", ":", "case", "Intrinsic", "::", "aarch64_neon_ld4", ":", "case", "Intrinsic", "::", "aarch64_neon_ld1x2", ":", "case", "Intrinsic", "::", "aarch64_neon_ld1x3", ":", "case", "Intrinsic", "::", "aarch64_neon_ld1x4", ":", "case", "Intrinsic", "::", "aarch64_neon_ld2lane", ":", "case", "Intrinsic", "::", "aarch64_neon_ld3lane", ":", "case", "Intrinsic", "::", "aarch64_neon_ld4lane", ":", "case", "Intrinsic", "::", "aarch64_neon_ld2r", ":", "case", "Intrinsic", "::", "aarch64_neon_ld3r", ":", "case", "Intrinsic", "::", "aarch64_neon_ld4r", ":", "{", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_W_CHAIN", ";", "uint64_t", "NumElts", "=", "DL", ".", "getTypeSizeInBits", "(", "I", ".", "getType", "(", ")", ")", "/", "<NUM_LIT>", ";", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "MVT", "::", "i64", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "<NUM_LIT>", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", ";", "return", "true", ";", "}", "case", "Intrinsic", "::", "aarch64_neon_st2", ":", "case", "Intrinsic", "::", "aarch64_neon_st3", ":", "case", "Intrinsic", "::", "aarch64_neon_st4", ":", "case", "Intrinsic", "::", "aarch64_neon_st1x2", ":", "case", "Intrinsic", "::", "aarch64_neon_st1x3", ":", "case", "Intrinsic", "::", "aarch64_neon_st1x4", ":", "case", "Intrinsic", "::", "aarch64_neon_st2lane", ":", "case", "Intrinsic", "::", "aarch64_neon_st3lane", ":", "case", "Intrinsic", "::", "aarch64_neon_st4lane", ":", "{", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_VOID", ";", "unsigned", "NumElts", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "ArgI", "=", "<NUM_LIT>", ",", "ArgE", "=", "I", ".", "getNumArgOperands", "(", ")", ";", "ArgI", "<", "ArgE", ";", "++", "ArgI", ")", "{", "Type", "*", "ArgTy", "=", "I", ".", "getArgOperand", "(", "ArgI", ")", "->", "getType", "(", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "break", ";", "NumElts", "+=", "DL", ".", "getTypeSizeInBits", "(", "ArgTy", ")", "/", "<NUM_LIT>", ";", "}", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "MVT", "::", "i64", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "<NUM_LIT>", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", ";", "return", "true", ";", "}", "case", "Intrinsic", "::", "aarch64_ldaxr", ":", "case", "Intrinsic", "::", "aarch64_ldxr", ":", "{", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_W_CHAIN", ";", "Info", ".", "memVT", "=", "MVT", "::", "getVT", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "DL", ".", "getABITypeAlignment", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "Intrinsic", "::", "aarch64_stlxr", ":", "case", "Intrinsic", "::", "aarch64_stxr", ":", "{", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_W_CHAIN", ";", "Info", ".", "memVT", "=", "MVT", "::", "getVT", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "DL", ".", "getABITypeAlignment", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "Intrinsic", "::", "aarch64_ldaxp", ":", "case", "Intrinsic", "::", "aarch64_ldxp", ":", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_W_CHAIN", ";", "Info", ".", "memVT", "=", "MVT", "::", "i128", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "<NUM_LIT>", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "case", "Intrinsic", "::", "aarch64_stlxp", ":", "case", "Intrinsic", "::", "aarch64_stxp", ":", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_W_CHAIN", ";", "Info", ".", "memVT", "=", "MVT", "::", "i128", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "<NUM_LIT>", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "default", ":", "break", ";", "}", "return", "false", ";", "}" ]

[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]

LLVM

ARM

TD

stmt_completion

CPU

622,957

[ "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "-" ]

LLVM

Hexagon

TD

stmt_completion

DSP

622,958

[ "<NUM_LIT>", ";" ]

[ "def", "J2_jump", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_ae53734a", ",", "TypeJ", ">", ",", "Enc_81ac1d", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isBarrier", "=", "<NUM_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

622,959

[ "TotalP", "-=", "<NUM_LIT>", "*", "LoopPhiNum", ";" ]

[ "MachineInstr", "*", "DefI", "=", "MRI", "->", "getVRegDef", "(", "DR", ")", ";", "int32_t", "P", "=", "profit", "(", "DefI", ")", ";", "if", "(", "P", "==", "std", "::", "numeric_limits", "<", "int", ">", "::", "min", "(", ")", ")", "return", "false", ";", "TotalP", "+=", "P", ";", "if", "(", "isInduction", "(", "DR", ",", "IRM", ")", ")", "TotalP", "-=", "<NUM_LIT>", ";", "for", "(", "auto", "U", "=", "MRI", "->", "use_nodbg_begin", "(", "DR", ")", ",", "W", "=", "MRI", "->", "use_nodbg_end", "(", ")", ";", "U", "!=", "W", ";", "++", "U", ")", "{", "MachineInstr", "*", "UseI", "=", "U", "->", "getParent", "(", ")", ";", "if", "(", "isFixedInstr", "(", "UseI", ")", ")", "{", "FixedNum", "++", ";", "for", "(", "auto", "&", "Op", ":", "UseI", "->", "operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Part", ".", "count", "(", "Op", ".", "getReg", "(", ")", ")", ")", "if", "(", "Op", ".", "getSubReg", "(", ")", ")", "TotalP", "-=", "<NUM_LIT>", ";", "}", "continue", ";", "}", "if", "(", "UseI", "->", "isPHI", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "PB", "=", "UseI", "->", "getParent", "(", ")", ";", "const", "MachineLoop", "*", "L", "=", "MLI", "->", "getLoopFor", "(", "PB", ")", ";", "if", "(", "L", "&&", "L", "->", "getHeader", "(", ")", "==", "PB", ")", "LoopPhiNum", "++", ";", "}", "SplitNum", "++", ";", "int32_t", "P", "=", "profit", "(", "UseI", ")", ";", "if", "(", "P", "==", "std", "::", "numeric_limits", "<", "int", ">", "::", "min", "(", ")", ")", "return", "false", ";", "TotalP", "+=", "P", ";", "}", "}", "if", "(", "FixedNum", ">", "<NUM_LIT>", "&&", "LoopPhiNum", ">", "<NUM_LIT>", ")" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

622,960

[ "(", ")", "->", "getParent", "(", ")", ";" ]

[ "unsigned", "SystemZRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "FrameIndexValue", "*", "Value", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unxpected", "<STR_LIT>", ")", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent" ]

GCC

rs6000

CPP

program_repair

CPU

622,961

[ "<FIXS>", "if", "(", "(", "(", "TARGET_TOC", "&&", "TARGET_MINIMAL_TOC", ")", "||", "(", "flag_pic", "==", "<NUM_LIT>", "&&", "(", "abi", "==", "ABI_V4", "||", "abi", "==", "ABI_SOLARIS", ")", ")", "<FIXE>" ]

[ "info_ptr", "->", "first_gp_reg_save", "=", "first_reg_to_save", "(", ")", ";", "<BUGS>", "if", "(", "(", "(", "flag_pic", "==", "<NUM_LIT>", "&&", "(", "abi", "==", "ABI_V4", "||", "abi", "==", "ABI_SOLARIS", ")", ")", "<BUGE>", "||", "(", "flag_pic", "&&", "abi", "==", "ABI_DARWIN", ")", ")", "&&", "info_ptr", "->", "first_gp_reg_save", ">", "PIC_OFFSET_TABLE_REGNUM", ")" ]

GCC

tilepro

MD

next_suggestion

VLIW

622,962

[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]

[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

622,963

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "src", ";", "let", "SrcExtra", "=", "{", "<NUM_LIT>", ",", "flavor", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "}", ";", "let", "Switches", "=", "sw", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "OutOfSlotData", "=", "<NUM_LIT>", ";", "let", "HasImm", "=", "!", "isa", "<", "Operand", ">", "(", "Src", ")", ";", "let", "immOpNum", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

next_suggestion

CPU

622,964

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m512h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_fmaddsub_round_ph", "(", "_", "_", "mmask32", "_", "_", "U", ",", "_", "_", "m512h", "_", "_", "A", ",", "_", "_", "m512h", "_", "_", "B", ",", "_", "_", "m512h", "_", "_", "C", ",", "const", "int", "_", "_", "R", ")", "{", "return", "(", "_", "_", "m512h", ")", "_", "_", "builtin_ia32_vfmaddsubph512_maskz", "(", "(", "_", "_", "v32hf", ")", "_", "_", "A", ",", "(", "_", "_", "v32hf", ")", "_", "_", "B", ",", "(", "_", "_", "v32hf", ")", "_", "_", "C", ",", "(", "_", "_", "mmask32", ")", "_", "_", "U", ",", "_", "_", "R", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,965

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

AVR

CPP

stmt_completion

MPU

622,966

[ ")", "&&", "AS", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{" ]

[ "if", "(", "AM", ".", "BaseGV", "&&", "!", "AM", ".", "HasBaseReg", "&&", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "Offs", "==", "<NUM_LIT>", ")", "{", "return", "true", ";", "}", "if", "(", "isa", "<", "PointerType", ">", "(", "Ty" ]

LLVM

AArch64

CPP

next_suggestion

CPU

622,967

[ "}" ]

[ "unsigned", "Register", "=", "QQQDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "Success", ";" ]

LLVM

X86

CPP

program_repair

CPU

622,968

[ "<FIXS>", "Register", "BasePtr", "=", "TRI", "->", "getBaseRegister", "(", ")", ";", "<FIXE>" ]

[ "if", "(", "TRI", "->", "hasBasePointer", "(", "MF", ")", ")", "{", "<BUGS>", "unsigned", "BasePtr", "=", "TRI", "->", "getBaseRegister", "(", ")", ";", "<BUGE>", "if", "(", "STI", ".", "isTarget64BitILP32", "(", ")", ")", "BasePtr", "=", "getX86SubSuperRegister", "(", "BasePtr", ",", "<NUM_LIT>", ")", ";", "SavedRegs", ".", "set", "(", "BasePtr", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

622,969

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=" ]

GCC

h8300

MD

stmt_completion

MPU

622,970

[ ")" ]

[ "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

GCC

i386

MD

program_repair

CPU

622,971

[ "<FIXS>", "(", "vec_select", ":", "V4DF", "(", "vec_concat", ":", "V8DF", "<FIXE>", "<FIXS>", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]", "<FIXE>" ]

[ "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "(", "set", "(", "match_operand", ":", "V4DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "vec_concat", ":", "V4DF", "(", "vec_select", ":", "V2DF", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "<BUGS>", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "(", "vec_select", ":", "V2DF", "(", "match_dup", "<NUM_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_reg_rtx", "(", "V4DFmode", ")" ]

GCC

i386

CPP

stmt_completion

CPU

622,972

[ ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ",", "_", "_", "R", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m512d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_cvt_roundepi64_pd", "(", "_", "_", "m512d", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m512i", "_", "_", "A", ",", "const", "int", "_", "_", "R", ")", "{", "return", "(", "_", "_", "m512d", ")", "_", "_", "builtin_ia32_cvtqq2pd512_mask", "(", "(", "_", "_", "v8di", ")", "_", "_", "A", ",", "(", "_", "_", "v8df", ")", "_", "_", "W" ]

GCC

c6x

CPP

program_repair

VLIW

622,973

[ "<FIXS>", "cmp", "=", "emit_library_call_value", "(", "libfunc", ",", "<NUM_LIT>", ",", "LCT_CONST", ",", "SImode", ",", "<FIXE>" ]

[ "}", "start_sequence", "(", ")", ";", "<BUGS>", "cmp", "=", "emit_library_call_value", "(", "libfunc", ",", "<NUM_LIT>", ",", "LCT_CONST", ",", "SImode", ",", "<NUM_LIT>", ",", "<BUGE>", "op0", ",", "op_mode", ",", "op1", ",", "op_mode", ")", ";", "insns", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";" ]

GCC

tilegx

MD

next_suggestion

VLIW

622,974

[ "(", "match_test", "<STR_LIT>", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "if_then_else", "(", "match_code", "<STR_LIT>", ")" ]

LLVM

Cpu0

CPP

stmt_completion

CPU

622,975

[ "Cpu0TargetMachine", "&", "tm", ")", "{" ]

[ "FunctionPass", "*", "llvm", "::", "createCpu0EmitGPRestorePass", "(" ]

LLVM

X86

TD

program_repair

CPU

622,976

[ "<FIXS>", "def", ":", "InstRW", "[", "HWWriteResGroup18", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "HWWriteResGroup18", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]

[ "def", ":", "InstRW", "[", "HWWriteResGroup18", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "HWWriteResGroup18", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "HWWriteResGroup18", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGS>", "def", ":", "InstRW", "[", "HWWriteResGroup18", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", ":", "InstRW", "[", "HWWriteResGroup18", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGS>", "def", ":", "InstRW", "[", "HWWriteResGroup18", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", ":", "InstRW", "[", "HWWriteResGroup18", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "HWWriteResGroup18", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,977

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,978

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "string", "ImmOpStr", "=", "!", "cast", "<", "string", ">", "(", "ImmOp", ")", ";", "let", "opExtentBits", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "let", "offsetBits", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "src2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "src2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "src2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "src2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ")", ")", ")", ";", "let", "isNVStorable", "=", "!", "if", "(", "!", "eq", "(", "mnemonic", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "isH", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offsetBits", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

Patmos

CPP

program_repair

VLIW

622,979

[ "<FIXS>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<FIXE>" ]

[ "bool", "PatmosSPMark", "::", "runOnMachineModule", "(", "const", "Module", "&", "M", ")", "{", "<BUGS>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<BUGE>", "<STR_LIT>", "[Single-Path] Mark functions reachable from single-path roots\\n", "<STR_LIT>", ")", ";", "MMI", "=", "&", "getAnalysis", "MachineModuleInfo", ">", "(", ")", ";" ]

LLVM

MBlaze

CPP

next_suggestion

MPU

622,980

[ "MBB", ".", "erase", "(", "I", ")", ";" ]

[ "if", "(", "Amount", "!=", "<NUM_LIT>", ")", "{", "unsigned", "Align", "=", "getStackAlignment", "(", ")", ";", "Amount", "=", "(", "Amount", "+", "Align", "-", "<NUM_LIT>", ")", "/", "Align", "*", "Align", ";", "MachineInstr", "*", "New", ";", "if", "(", "Old", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "New", "=", "BuildMI", "(", "MF", ",", "Old", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "-", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Old", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "New", "=", "BuildMI", "(", "MF", ",", "Old", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "MBB", ".", "insert", "(", "I", ",", "New", ")", ";", "}", "}" ]

LLVM

Mips

CPP

next_suggestion

CPU

622,981

[ "}" ]

[ "void", "MipsAsmParser", "::", "warnIfAssemblerTemporary", "(", "int", "RegIndex", ",", "SMLoc", "Loc", ")", "{", "if", "(", "(", "RegIndex", "!=", "<NUM_LIT>", ")", "&&", "(", "(", "int", ")", "AssemblerOptions", ".", "back", "(", ")", "->", "getATRegNum", "(", ")", "==", "RegIndex", ")", ")", "{", "if", "(", "RegIndex", "==", "<NUM_LIT>", ")", "Warning", "(", "Loc", ",", "<STR_LIT>", "used $at without \\\".set noat\\\"", "<STR_LIT>", ")", ";", "else", "Warning", "(", "Loc", ",", "Twine", "(", "<STR_LIT>", "used $", "<STR_LIT>", ")", "+", "Twine", "(", "RegIndex", ")", "+", "<STR_LIT>", " with \\\".set at=$", "<STR_LIT>", "+", "Twine", "(", "RegIndex", ")", "+", "<STR_LIT>", "\\\"", "<STR_LIT>", ")", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

622,982

[ "MBBI", ";" ]

[ "if", "(", "isPromotableZeroStoreInst", "(", "*", "MBBI", ")", ")", "{", "if", "(", "tryToMergeZeroStInst", "(", "MBBI", ")", ")", "{", "Modified", "=", "true", ";", "}", "else", "++", "MBBI", ";", "}", "else", "++", "MBBI", ";", "}", "for", "(", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "MBBI", "!=", "E", ";", ")", "{", "if", "(", "TII", "->", "isPairableLdStInst", "(", "*", "MBBI", ")", "&&", "tryToPairLdStInst", "(", "MBBI", ")", ")", "Modified", "=", "true", ";", "else", "++", "MBBI", ";", "}", "for", "(", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "MBBI", "!=", "E", ";", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "++", "MBBI", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "if", "(", "!", "getLdStOffsetOp", "(", "MI", ")", ".", "isImm", "(", ")", ")", "{", "++", "MBBI", ";", "break", ";", "}", "MachineBasicBlock", "::", "iterator", "Update", "=", "findMatchingUpdateInsnForward", "(", "MBBI", ",", "<NUM_LIT>", ",", "UpdateLimit", ")", ";", "if", "(", "Update", "!=", "E", ")", "{", "MBBI", "=", "mergeUpdateInsn", "(", "MBBI", ",", "Update", ",", "false", ")", ";", "Modified", "=", "true", ";", "++", "NumPostFolded", ";", "break", ";", "}", "if", "(", "TII", "->", "isUnscaledLdSt", "(", "Opc", ")", ")", "{", "++" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

622,983

[ "}" ]

[ "return", "true", ";", "}", "if", "(", "SIInstrInfo", "::", "isGenericOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", "||", "SIInstrInfo", "::", "isSALU", "(", "MI", ")", "||", "SIInstrInfo", "::", "isSMRD", "(", "MI", ")", ")", "return", "false", ";", "return", "true", ";" ]

GCC

nds32

MD

next_suggestion

CPU

622,984

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mod", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

GCC

avr

CPP

program_repair

MPU

622,985

[ "<FIXS>", "segment", "=", "avr_pgm_segment", "(", "MEM_ADDR_SPACE", "(", "src", ")", ")", ";", "gcc_assert", "(", "REG_P", "(", "dest", ")", "&&", "(", "(", "segment", ">=", "<NUM_LIT>", "&&", "(", "REG_P", "(", "addr", ")", "||", "POST_INC", "==", "GET_CODE", "(", "addr", ")", ")", ")", "||", "(", "GET_CODE", "(", "addr", ")", "==", "LO_SUM", "&&", "segment", "==", "-", "<NUM_LIT>", ")", ")", ")", ";", "if", "(", "segment", "==", "-", "<NUM_LIT>", ")", "{", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "}", "<FIXE>", "<FIXS>", "segment", "%=", "avr_current_arch", "->", "n_segments", ";", "if", "(", "segment", ")", "{", "xop", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "segment", ")", ";", "if", "(", "xop", "[", "<NUM_LIT>", "]", "=", "avr_find_unused_d_reg", "(", "insn", ",", "lpm_addr_reg_rtx", ")", ",", "xop", "[", "<NUM_LIT>", "]", ")", "{", "avr_asm_len", "(", "<STR_LIT>", "ldi %3,%4", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "out __RAMPZ__,%3", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "segment", "==", "<NUM_LIT>", ")", "{", "avr_asm_len", "(", "<STR_LIT>", "clr %5", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "inc %5", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "out __RAMPZ__,%5", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "avr_asm_len", "(", "<STR_LIT>", "mov %5,%2", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ldi %2,%4", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "out __RAMPZ__,%2", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %2,%5", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "}", "xop", "[", "<NUM_LIT>", "]", "=", "xstring_e", ";", "}", "if", "(", "(", "segment", "==", "<NUM_LIT>", "&&", "!", "AVR_HAVE_LPMX", ")", "||", "(", "segment", "!=", "<NUM_LIT>", "&&", "!", "AVR_HAVE_ELPMX", ")", ")", "<FIXE>" ]

[ "addr", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "<BUGS>", "gcc_assert", "(", "!", "avr_load_libgcc_p", "(", "src", ")", "&&", "REG_P", "(", "dest", ")", "&&", "(", "REG_P", "(", "addr", ")", "||", "POST_INC", "==", "GET_CODE", "(", "addr", ")", ")", ")", ";", "<BUGE>", "xop", "[", "<NUM_LIT>", "]", "=", "dest", ";", "xop", "[", "<NUM_LIT>", "]", "=", "addr", ";", "xop", "[", "<NUM_LIT>", "]", "=", "lpm_addr_reg_rtx", ";", "regno_dest", "=", "REGNO", "(", "dest", ")", ";", "<BUGS>", "if", "(", "!", "AVR_HAVE_LPMX", ")", "<BUGE>", "{", "return", "avr_out_lpm_no_lpmx", "(", "insn", ",", "xop", ",", "plen", ")", ";", "}" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

622,986

[ ")", ";" ]

[ "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "SIInstrInfo", "::", "isLegalMUBUFImmOffset", "(", "C1", "->", "getZExtValue", "(", ")", ")", "&&", "(", "!", "Subtarget", "->", "privateMemoryResourceIsRangeChecked", "(", ")", "||", "CurDAG", "->", "SignBitIsZero", "(", "N0", ")", ")", ")", "{", "std", "::", "tie", "(", "VAddr", ",", "SOffset", ")", "=", "foldFrameIndex", "(", "N0", ")", ";", "ImmOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "MVT", "::", "i16", ")", ";", "return", "true", ";", "}", "}", "std", "::", "tie", "(", "VAddr", ",", "SOffset", ")", "=", "foldFrameIndex", "(", "Addr", ")", ";", "ImmOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i16" ]

LLVM

AArch64

CPP

next_suggestion

CPU

622,987

[ "}" ]

[ "bool", "Valid", ";", "unsigned", "Opt", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", ")", ".", "fromString", "(", "Tok", ".", "getString", "(", ")", ",", "Valid", ")", ";", "if", "(", "!", "Valid", ")", "{", "TokError", "(", "<STR_LIT>", "invalid barrier option name", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Mnemonic", "==", "<STR_LIT>", "isb", "<STR_LIT>", "&&", "Opt", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "TokError", "(", "<STR_LIT>", "'sy' or #imm operand expected", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "AArch64Operand", "::", "CreateBarrier", "(", "Opt", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "MatchOperand_Success", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

622,988

[ "}", "else", "if", "(", "PredBlock", "!=", "ThisBlock", ")", "RevisitRequired", "=", "true", ";" ]

[ "MachineBasicBlock", "&", "PB", "=", "*", "(", "*", "P", ")", ";", "unsigned", "PredBlock", "=", "PB", ".", "getNumber", "(", ")", ";", "if", "(", "(", "ThisBlock", "==", "PredBlock", ")", "&&", "(", "std", "::", "next", "(", "P", ")", "==", "E", ")", ")", "{", "BlockInfo", "[", "ThisBlock", "]", "->", "Pred", "=", "DefaultStatus", ";", "ExitSet", "=", "true", ";", "}", "else", "if", "(", "BlockInfo", "[", "PredBlock", "]", "->", "ExitSet", ")", "{", "BlockInfo", "[", "ThisBlock", "]", "->", "Pred", "=", "BlockInfo", "[", "PredBlock", "]", "->", "Exit", ";", "ExitSet", "=", "true", ";", "}", "else", "if", "(", "PredBlock", "!=", "ThisBlock", ")", "RevisitRequired", "=", "true", ";", "for", "(", "P", "=", "std", "::", "next", "(", "P", ")", ";", "P", "!=", "E", ";", "P", "=", "std", "::", "next", "(", "P", ")", ")", "{", "MachineBasicBlock", "*", "Pred", "=", "*", "P", ";", "unsigned", "PredBlock", "=", "Pred", "->", "getNumber", "(", ")", ";", "if", "(", "BlockInfo", "[", "PredBlock", "]", "->", "ExitSet", ")", "{", "if", "(", "BlockInfo", "[", "ThisBlock", "]", "->", "ExitSet", ")", "{", "BlockInfo", "[", "ThisBlock", "]", "->", "Pred", "=", "BlockInfo", "[", "ThisBlock", "]", "->", "Pred", ".", "intersect", "(", "BlockInfo", "[", "PredBlock", "]", "->", "Exit", ")", ";", "}", "else", "{", "BlockInfo", "[", "ThisBlock", "]", "->", "Pred", "=", "BlockInfo", "[", "PredBlock", "]", "->", "Exit", ";", "}", "ExitSet", "=", "true", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

622,989

[ "Instr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "PrevVCMPResultReg", ")", ";" ]

[ "if", "(", "getVPTInstrPredicate", "(", "Instr", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "continue", ";", "if", "(", "!", "IsVCMP", "(", "Instr", ".", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "IsWritingToVCCR", "(", "Instr", ")", ")", "PrevVCMP", "=", "nullptr", ";", "continue", ";", "}", "if", "(", "!", "PrevVCMP", "||", "!", "IsVPNOTEquivalent", "(", "Instr", ",", "*", "PrevVCMP", ")", ")", "{", "PrevVCMP", "=", "&", "Instr", ";", "continue", ";", "}", "Register", "PrevVCMPResultReg", "=", "PrevVCMP", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstrBuilder", "MIBuilder", "=", "BuildMI", "(", "MBB", ",", "&", "Instr", ",", "Instr", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "ARM", "::", "MVE_VPNOT", ")", ")", ".", "add", "(" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

622,990

[ "if", "(", "(", "LScalarSize", ">=", "CastScalarSize", ")", "&&", "(", "CastScalarSize", "<", "<NUM_LIT>", ")", ")", "return", "false", ";" ]

[ "if", "(", "LoadTy", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i32", ")", "return", "false", ";", "unsigned", "LScalarSize", "=", "LoadTy", ".", "getScalarSizeInBits", "(", ")", ";", "unsigned", "CastScalarSize", "=", "CastTy", ".", "getScalarSizeInBits", "(", ")", ";" ]

GCC

i386

CPP

next_suggestion

CPU

622,991

[ "return", "<NUM_LIT>", ";" ]

[ "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "MAX_386_ENTITIES", ";", "i", "++", ")", "ix86_optimize_mode_switching", "[", "i", "]", "=", "<NUM_LIT>", ";", "ix86_optimize_mode_switching", "[", "AVX_U128", "]", "=", "<NUM_LIT>", ";", "g", "->", "get_passes", "(", ")", "->", "execute_pass_mode_switching", "(", ")", ";", "df_analyze", "(", ")", ";" ]

GCC

arm

CPP

stmt_completion

CPU

622,992

[ "_", "offset", ",", "_", "_", "value", ",", "_", "_", "p", ")", ";" ]

[ "_", "_", "builtin_mve_vstrbq_scatter_offset_p_sv16qi", "(", "(", "_", "_", "builtin_neon_qi", "*", ")", "_", "_", "base", ",", "_" ]

LLVM

Hexagon

TD

stmt_completion

DSP

622,993

[ "}", "=", "<NUM_LIT>", ";" ]

[ "def", "F2_conv_df2d", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_b9c5fb", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

GCC

i386

CPP

stmt_completion

CPU

622,994

[ ",", "_", "mm_setzero_ph", "(", ")", ",", "_", "_", "A", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_move_sh", "(", "_", "_", "mmask8", "_", "_", "A", ",", "_", "_", "m128h", "_", "_", "B", ",", "_", "_", "m128h", "_", "_", "C", ")", "{", "return", "_", "_", "builtin_ia32_vmovsh_mask", "(", "_", "_", "B", ",", "_", "_", "C" ]

GCC

i386

CPP

next_suggestion

CPU

622,995

[ "}" ]

[ "static", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "always_inline__", ")", ")", "_", "mm_cmpgt_ps", "(", "_", "_", "m128", "_", "_", "A", ",", "_", "_", "m128", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_cmpgtps", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "_", "_", "v4sf", ")", "_", "_", "B", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,996

[ "}" ]

[ "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

GCC

arm

CPP

next_suggestion

CPU

622,997

[ "}" ]

[ "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld1q_x3v2di", "(", "(", "const", "_", "_", "builtin_neon_di", "*", ")", "_", "_", "a", ")", ";", "return", "_", "_", "rv", ".", "_", "_", "i", ";" ]

LLVM

MBlaze

CPP

next_suggestion

MPU

622,998

[ "return", "false", ";" ]

[ "while", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", "&&", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "if", "(", "!", "ParseOperand", "(", "Operands", ")", ")", "return", "true", ";", "}", "if", "(", "Name", ".", "startswith", "(", "<STR_LIT>", "lw", "<STR_LIT>", ")", "||", "Name", ".", "startswith", "(", "<STR_LIT>", "sw", "<STR_LIT>", ")", "||", "Name", ".", "startswith", "(", "<STR_LIT>", "lh", "<STR_LIT>", ")", "||", "Name", ".", "startswith", "(", "<STR_LIT>", "sh", "<STR_LIT>", ")", "||", "Name", ".", "startswith", "(", "<STR_LIT>", "lb", "<STR_LIT>", ")", "||", "Name", ".", "startswith", "(", "<STR_LIT>", "sb", "<STR_LIT>", ")", ")", "return", "(", "ParseMemory", "(", "Operands", ")", "==", "NULL", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

622,999

[ "return", "nullptr", ";" ]

[ "Parser", ".", "Lex", "(", ")", ";", "IndexLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Percent", ")", ")", "{", "SMLoc", "L", ";", "if", "(", "ParseRegister", "(", "IndexReg", ",", "L", ",", "L", ")", ")", "return", "nullptr", ";", "if", "(", "BaseReg", "==", "X86", "::", "RIP", ")", "{", "Error", "(", "IndexLoc", ",", "<STR_LIT>", "%rip as base register can not have an index register", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "IndexReg", "==", "X86", "::", "RIP", ")", "{", "Error", "(", "IndexLoc", ",", "<STR_LIT>", "%rip is not allowed as an index register", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "if", "(", "parseToken", "(", "AsmToken", "::", "Comma", ",", "<STR_LIT>", "expected comma in scale expression", "<STR_LIT>", ")", ")", "return", "nullptr", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "ScaleVal", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "ScaleVal", ")", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", "expected scale expression", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "X86MCRegisterClasses", "[", "X86", "::", "GR16RegClassID", "]", ".", "contains", "(", "BaseReg", ")", "&&", "ScaleVal", "!=", "<NUM_LIT>", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", "scale factor in 16-bit address must be 1", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "ScaleVal", "!=", "<NUM_LIT>", "&&", "ScaleVal", "!=", "<NUM_LIT>", "&&", "ScaleVal", "!=", "<NUM_LIT>", "&&", "ScaleVal", "!=", "<NUM_LIT>", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", "scale factor in address must be 1, 2, 4 or 8", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "Scale", "=", "(", "unsigned", ")", "ScaleVal", ";", "}", "}", "}", "else", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "Value", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Value", ")", ")", "return", "nullptr", ";", "if", "(", "Value", "!=", "<NUM_LIT>", ")", "Warning", "(", "Loc", ",", "<STR_LIT>", "scale factor without index register is ignored", "<STR_LIT>", ")", ";", "Scale", "=", "<NUM_LIT>", ";", "}", "}", "SMLoc", "MemEnd", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "RParen", ",", "<STR_LIT>", "unexpected token in memory operand", "<STR_LIT>", ")", ")", "return", "nullptr", ";", "if", "(", "X86MCRegisterClasses", "[", "X86", "::", "GR16RegClassID", "]", ".", "contains", "(", "BaseReg", ")", "&&", "(", "is64BitMode", "(", ")", "||", "(", "BaseReg", "!=", "X86", "::", "BX", "&&", "BaseReg", "!=", "X86", "::", "BP", "&&", "BaseReg", "!=", "X86", "::", "SI", "&&", "BaseReg", "!=", "X86", "::", "DI", ")", ")", "&&", "BaseReg", "!=", "X86", "::", "DX", ")", "{", "Error", "(", "BaseLoc", ",", "<STR_LIT>", "invalid 16-bit base register", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "BaseReg", "==", "<NUM_LIT>", "&&", "X86MCRegisterClasses", "[", "X86", "::", "GR16RegClassID", "]", ".", "contains", "(", "IndexReg", ")", ")", "{", "Error", "(", "IndexLoc", ",", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";" ]