docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	ARM	TD	next_suggestion	CPU	622,800	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CRm", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "opc1", ";", "bits", "<", "<NUM_LIT>", ">", "CRm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cop", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc1", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	622,801	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rot", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "rot", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	622,802	[ "}", "=", "opc", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>" ]
GCC	aarch64	MD	next_suggestion	CPU	622,803	[ "(", "match_operand", ":", "SVE_FULL_F", "<NUM_LIT>", "<STR_LIT>", ")", "]" ]	[ "(", "unspec", ":", "<", "V_INT_EQUIV", ">", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "SVE_STRICT_GP", ")" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	622,804	[ "let", "Switches", "{", "<NUM_LIT>", "}", "=", "stepReg", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "step", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "src", ";", "let", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "stepReg", ",", "{", "<NUM_LIT>", "}", ",", "{", "step", "}", ")", ";" ]
GCC	i386	CPP	next_suggestion	CPU	622,805	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m256h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_fmadd_ph", "(", "_", "_", "m256h", "_", "_", "A", ",", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m256h", "_", "_", "B", ",", "_", "_", "m256h", "_", "_", "C", ")", "{", "return", "(", "_", "_", "m256h", ")", "_", "_", "builtin_ia32_vfmaddph256_mask", "(", "(", "_", "_", "v16hf", ")", "_", "_", "A", ",", "(", "_", "_", "v16hf", ")", "_", "_", "B", ",", "(", "_", "_", "v16hf", ")", "_", "_", "C", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]
LLVM	TMS320C64X	CPP	stmt_completion	VLIW	622,806	[ ";" ]	[ "PM", ".", "add", "(", "createTMS320C64XIfConversionPass", "(", "", "this", ")", ")", ";", "passesAdded", "=", "true", ";", "}", "if", "(", "EnableCallTimer", ")", "{", "PM", ".", "add", "(", "createTMS320C64XCallTimerPass", "(", "", "this", ")", ")", ";", "passesAdded", "=", "true" ]
GCC	arm	MD	next_suggestion	CPU	622,807	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	rs6000	CPP	program_repair	CPU	622,808	[ "<FIXS>", "emit_insn", "(", "gen_add3_insn", "(", "this_rtx", ",", "this_rtx", ",", "GEN_INT", "(", "delta", ")", ")", ")", ";", "<FIXE>" ]	[ "if", "(", "delta", ")", "<BUGS>", "{", "rtx", "delta_rtx", "=", "GEN_INT", "(", "delta", ")", ";", "emit_insn", "(", "TARGET_32BIT", "?", "gen_addsi3", "(", "this_rtx", ",", "this_rtx", ",", "delta_rtx", ")", ":", "gen_adddi3", "(", "this_rtx", ",", "this_rtx", ",", "delta_rtx", ")", ")", ";", "}", "<BUGE>", "if", "(", "vcall_offset", ")" ]
GCC	aarch64	CPP	stmt_completion	CPU	622,809	[ "ll", ")", ";" ]	[ "return", "(", "uint64x1_t", ")", "(", "_", "_", "a", "[", "<NUM_LIT>", "]", ">", "_", "_", "b", "[", "<NUM_LIT>", "]", "?", "-", "<NUM_LIT>", "ll", ":", "<NUM_LIT>" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	622,810	[ "<STR_LIT>", ":", "<STR_LIT>", "spill", "<STR_LIT>", ")", "<<", "<STR_LIT>", ":\\n", "<STR_LIT>", ";" ]	[ "if", "(", "ReportAccMoves", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "Emitting ", "<STR_LIT>", "<<", "(", "IsPrimed", "?", "<STR_LIT>", "acc", "<STR_LIT>", ":", "<STR_LIT>", "uacc", "<STR_LIT>", ")", "<<", "<STR_LIT>", " register ", "<STR_LIT>", "<<", "(", "IsRestore", "?", "<STR_LIT>", "restore" ]
LLVM	M680x0	TD	stmt_completion	MPU	622,811	[ "MxType8d", ",", "CMD", ">", ";" ]	[ "def", "NAME", "#", "<STR_LIT>", ":", "MxBiArOp_RFRI_xEA", "<", "MN", ",", "NODE", "," ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	622,812	[ "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DefReg", ")", "\|\|", "!", "MFI", ".", "isVRegStackified", "(", "DefReg", ")", ")", "return", "false", ";" ]	[ "VNInfo", "", "UseVNI", "=", "LI", ".", "getVNInfoBefore", "(", "LIS", ".", "getInstructionIndex", "(", "", "UseInst", ")", ")", ";", "if", "(", "UseVNI", "!=", "OneUseVNI", ")", "continue", ";", "const", "MachineInstr", "*", "OneUseInst", "=", "OneUse", ".", "getParent", "(", ")", ";", "if", "(", "UseInst", "==", "OneUseInst", ")", "{", "if", "(", "&", "OneUse", ">", "&", "Use", ")", "return", "false", ";", "}", "else", "{", "while", "(", "!", "MDT", ".", "dominates", "(", "OneUseInst", ",", "UseInst", ")", ")", "{", "if", "(", "UseInst", "->", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "const", "MachineOperand", "&", "MO", "=", "UseInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "false", ";", "unsigned", "DefReg", "=", "MO", ".", "getReg", "(", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	622,813	[ ",", "HalfIdx2", ";" ]	[ "if", "(", "!", "UndefLower", "&&", "!", "isUndefUpperHalf", "(", "Mask", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "!", "UndefLower", "\|\|", "!", "isUndefUpperHalf", "(", "Mask", ")", ")", "&&", "<STR_LIT>", "Completely undef shuffle mask should have been simplified already", "<STR_LIT>", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "HalfNumElts", "=", "NumElts", "/", "<NUM_LIT>", ";", "MVT", "HalfVT", "=", "MVT", "::", "getVectorVT", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "HalfNumElts", ")", ";", "if", "(", "!", "UndefLower", "&&", "isSequentialOrUndefInRange", "(", "Mask", ",", "<NUM_LIT>", ",", "HalfNumElts", ",", "HalfNumElts", ")", ")", "{", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "HalfVT", ",", "V1", ",", "DAG", ".", "getIntPtrConstant", "(", "HalfNumElts", ",", "DL", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_SUBVECTOR", ",", "DL", ",", "VT", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "Hi", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "if", "(", "UndefLower", "&&", "isSequentialOrUndefInRange", "(", "Mask", ",", "HalfNumElts", ",", "HalfNumElts", ",", "<NUM_LIT>", ")", ")", "{", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "HalfVT", ",", "V1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_SUBVECTOR", ",", "DL", ",", "VT", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "Hi", ",", "DAG", ".", "getIntPtrConstant", "(", "HalfNumElts", ",", "DL", ")", ")", ";", "}", "int", "HalfIdx1" ]
GCC	mips	MD	program_repair	CPU	622,814	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "(", "match_operand", ":", "CC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "return", "mips_output_move", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")", "<BUGE>" ]
GCC	arm	CPP	stmt_completion	CPU	622,815	[ "_", "a", ",", "_", "_", "b", ")", ";" ]	[ "vqshl_n_s16", "(", "int16x4_t", "_", "_", "a", ",", "const", "int", "_", "_", "b", ")", "{", "return", "(", "int16x4_t", ")", "_", "_", "builtin_neon_vqshl_s_nv4hi", "(", "_" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	622,816	[ "return", "ST", ".", "hasMultiDwordFlatScratchAddressing", "(", ")", "\|\|", "IsAtomic", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";" ]	[ "switch", "(", "AS", ")", "{", "case", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ":", "return", "ST", ".", "enableFlatScratch", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "case", "AMDGPUAS", "::", "LOCAL_ADDRESS", ":", "return", "ST", ".", "useDS128", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "case", "AMDGPUAS", "::", "GLOBAL_ADDRESS", ":", "case", "AMDGPUAS", "::", "CONSTANT_ADDRESS", ":", "case", "AMDGPUAS", "::", "CONSTANT_ADDRESS_32BIT", ":", "case", "AMDGPUAS", "::", "BUFFER_RESOURCE", ":", "return", "IsLoad", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "default", ":" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	622,817	[ "Value", "*", "Pair1", "=", "IRB", ".", "CreateInsertValue", "(", "Pair0", ",", "TempRet0", ",", "<NUM_LIT>", ",", "<STR_LIT>", "pair1", "<STR_LIT>", ")", ";" ]	[ "}", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "Instruction", "", "I", "=", "BB", ".", "getFirstNonPHI", "(", ")", ";", "if", "(", "auto", "", "LPI", "=", "dyn_cast", "<", "LandingPadInst", ">", "(", "I", ")", ")", "LandingPads", ".", "insert", "(", "LPI", ")", ";", "}", "Changed", "\|=", "!", "LandingPads", ".", "empty", "(", ")", ";", "for", "(", "LandingPadInst", "", "LPI", ":", "LandingPads", ")", "{", "IRB", ".", "SetInsertPoint", "(", "LPI", ")", ";", "SmallVector", "<", "Value", "", ",", "<NUM_LIT>", ">", "FMCArgs", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "LPI", "->", "getNumClauses", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "Constant", "", "Clause", "=", "LPI", "->", "getClause", "(", "I", ")", ";", "if", "(", "LPI", "->", "isFilter", "(", "I", ")", ")", "{", "auto", "", "ATy", "=", "cast", "<", "ArrayType", ">", "(", "Clause", "->", "getType", "(", ")", ")", ";", "for", "(", "unsigned", "J", "=", "<NUM_LIT>", ",", "E", "=", "ATy", "->", "getNumElements", "(", ")", ";", "J", "<", "E", ";", "++", "J", ")", "{", "Value", "", "EV", "=", "IRB", ".", "CreateExtractValue", "(", "Clause", ",", "makeArrayRef", "(", "J", ")", ",", "<STR_LIT>", "filter", "<STR_LIT>", ")", ";", "FMCArgs", ".", "push_back", "(", "EV", ")", ";", "}", "}", "else", "FMCArgs", ".", "push_back", "(", "Clause", ")", ";", "}", "Function", "", "FMCF", "=", "getFindMatchingCatch", "(", "M", ",", "FMCArgs", ".", "size", "(", ")", ")", ";", "CallInst", "", "FMCI", "=", "IRB", ".", "CreateCall", "(", "FMCF", ",", "FMCArgs", ",", "<STR_LIT>", "fmc", "<STR_LIT>", ")", ";", "Value", "", "Undef", "=", "UndefValue", "::", "get", "(", "LPI", "->", "getType", "(", ")", ")", ";", "Value", "", "Pair0", "=", "IRB", ".", "CreateInsertValue", "(", "Undef", ",", "FMCI", ",", "<NUM_LIT>", ",", "<STR_LIT>", "pair0", "<STR_LIT>", ")", ";", "Value", "", "TempRet0", "=", "IRB", ".", "CreateCall", "(", "GetTempRet0Func", ",", "None", ",", "<STR_LIT>", "tempret0", "<STR_LIT>", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	622,818	[ "false", ";" ]	[ "TextAlignFillValue", "=", "<NUM_LIT>", ";", "if", "(", "!", "is64Bit", ")", "Data64bitsDirective", "=", "<NUM_LIT>", ";", "COMMDirectiveTakesAlignment", "=", "Triple", ".", "getDarwinMajorNumber", "(", ")", ">=", "<NUM_LIT>", ";", "if", "(", "is64Bit", ")", "{", "PersonalityPrefix", "=", "<STR_LIT>", "<STR_LIT>", ";", "PersonalitySuffix", "=", "<STR_LIT>", "+4@GOTPCREL", "<STR_LIT>", ";", "}", "else", "{", "PersonalityPrefix", "=", "<STR_LIT>", "L", "<STR_LIT>", ";", "PersonalitySuffix", "=", "<STR_LIT>", "$non_lazy_ptr", "<STR_LIT>", ";", "}", "CommentString", "=", "<STR_LIT>", "##", "<STR_LIT>", ";", "PCSymbol", "=", "<STR_LIT>", ".", "<STR_LIT>", ";", "SupportsDebugInformation", "=", "true", ";", "DwarfUsesInlineInfoSection", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "Dwarf", ";", "AbsoluteEHSectionOffsets", "=" ]
LLVM	ARM	CPP	next_suggestion	CPU	622,819	[ "}" ]	[ "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "uint32_t", "Val", "=", "-", "CE", "->", "getValue", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	622,820	[ "if", "(", "++", "ITState", ".", "CurPosition", "==", "<NUM_LIT>", "-", "TZ", ")", "ITState", ".", "CurPosition", "=", "~", "<NUM_LIT>", "U", ";" ]	[ "void", "forwardITPosition", "(", ")", "{", "if", "(", "!", "inITBlock", "(", ")", ")", "return", ";", "unsigned", "TZ", "=", "CountTrailingZeros_32", "(", "ITState", ".", "Mask", ")", ";" ]
GCC	i386	MD	program_repair	CPU	622,821	[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VI_UNALIGNED_LOADSTORE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VI_UNALIGNED_LOADSTORE", "[", "(", "match_operand", ":", "VI_UNALIGNED_LOADSTORE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_STOREU", ")", ")", "]", "<FIXE>" ]	[ "]", "(", "const_string", "<STR_LIT>", ")", ")", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VI1", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VI1", "[", "(", "match_operand", ":", "VI1", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_STOREU", ")", ")", "]", "<BUGE>", "<STR_LIT>", "{", "switch", "(", "get_attr_mode", "(", "insn", ")", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,822	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicateLate", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,823	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]
GCC	rs6000	CPP	next_suggestion	CPU	622,824	[ "}" ]	[ "branch_island", "=", "TREE_CHAIN", "(", "branch_island", ")", ")", "if", "(", "function_name", "==", "BRANCH_ISLAND_FUNCTION_NAME", "(", "branch_island", ")", ")", "return", "BRANCH_ISLAND_LABEL_NAME", "(", "branch_island", ")", ";", "return", "<NUM_LIT>", ";" ]
GCC	m68k	MD	stmt_completion	MPU	622,825	[ "<NUM_LIT>", "]", ")", ")" ]	[ "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_reg_rtx", "(", "SImode", ")", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "CONST_INT", ")", "{", "emit_insn", "(", "gen_const_smulsi3_highpart", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	622,826	[ "return", "Op", ";" ]	[ "static", "std", "::", "unique_ptr", "<", "PPCOperand", ">", "CreateExpr", "(", "const", "MCExpr", "*", "Val", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "bool", "IsPPC64", ")", "{", "auto", "Op", "=", "make_unique", "<", "PPCOperand", ">", "(", "Expression", ")", ";", "Op", "->", "Expr", ".", "Val", "=", "Val", ";", "Op", "->", "Expr", ".", "CRVal", "=", "EvaluateCRExpr", "(", "Val", ")", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "Op", "->", "IsPPC64", "=", "IsPPC64", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	622,827	[ "}" ]	[ "while", "(", "static_cast", "<", "size_t", ">", "(", "BeginSyncGroupIdx", ")", "<", "PipelineInstrs", ".", "size", "(", ")", "&&", "PipelineInstrs", "[", "BeginSyncGroupIdx", "]", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "++", "BeginSyncGroupIdx", ";", "if", "(", "static_cast", "<", "size_t", ">", "(", "BeginSyncGroupIdx", ")", ">=", "PipelineInstrs", ".", "size", "(", ")", ")", "return", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	622,828	[ "getValue", "(", ")", "/", "<NUM_LIT>", ")", ")", ";" ]	[ "void", "addSImm7s8Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "MCE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "MCE", "->" ]
LLVM	Mips	TD	stmt_completion	CPU	622,829	[ "<", "<NUM_LIT>", ">", ";" ]	[ "class", "SUBU_S_PH_ENC", ":", "ADDU_QB_FMT" ]
LLVM	PowerPC	TD	stmt_completion	CPU	622,830	[ "SELECT_VSRC", "(", "CRXOR", "$", "lhs", ",", "$", "rhs", ")", ",", "$", "tval", ",", "$", "fval", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v2f64", "(", "selectcc", "i1", ":", "$", "lhs", ",", "i1", ":", "$", "rhs", ",", "v2f64", ":", "$", "tval", ",", "v2f64", ":", "$", "fval", ",", "SETNE", ")", ")", ",", "(" ]
LLVM	SystemZ	TD	stmt_completion	CPU	622,831	[ "=", "<NUM_LIT>", ";" ]	[ "class", "InstRXa", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "XBD2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "XBD2", ";", "let", "HasIndex" ]
LLVM	Mips	TD	stmt_completion	CPU	622,832	[ ">", ";" ]	[ "class", "SBE_MMR6_ENC", ":", "POOL32C_STORE_EVA_FM_MMR6", "<", "<NUM_LIT>" ]
LLVM	X86	CPP	next_suggestion	CPU	622,833	[ "return", "false", ";" ]	[ "case", "CallingConv", "::", "Tail", ":", "case", "CallingConv", "::", "Swift", ":", "case", "CallingConv", "::", "SwiftTail", ":", "case", "CallingConv", "::", "X86_FastCall", ":", "case", "CallingConv", "::", "X86_StdCall", ":", "case", "CallingConv", "::", "X86_ThisCall", ":", "case", "CallingConv", "::", "X86_VectorCall", ":", "case", "CallingConv", "::", "Intel_OCL_BI", ":", "return", "isTargetWin64", "(", ")", ";", "case", "CallingConv", "::", "Win64", ":", "return", "true", ";", "case", "CallingConv", "::", "X86_64_SysV", ":", "return", "false", ";", "default", ":" ]
GCC	arm	CPP	stmt_completion	CPU	622,834	[ "a", ",", "_", "_", "b", ")", ";" ]	[ "return", "(", "int64x2_t", ")", "_", "_", "builtin_neon_vaddlsv2si", "(", "_", "_" ]
GCC	arm	CPP	stmt_completion	CPU	622,835	[ ";" ]	[ "if", "(", "TARGET_SOFT_FLOAT", ")", "arm_fpu_attr", "=", "FPU_NONE", ";", "else", "arm_fpu_attr", "=", "FPU_VFP", ";", "if", "(", "TARGET_AAPCS_BASED", ")", "{", "if", "(", "TARGET_CALLER_INTERWORKING", ")", "error", "(", "<STR_LIT>", "AAPCS does not support %<-mcaller-super-interworking%>", "<STR_LIT>", ")", ";", "else", "if", "(", "TARGET_CALLEE_INTERWORKING", ")", "error", "(", "<STR_LIT>", "AAPCS does not support %<-mcallee-super-interworking%>", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "arm_arch4", "&&", "arm_fp16_format", "!=", "ARM_FP16_FORMAT_NONE", ")", "sorry", "(", "<STR_LIT>", "%<__fp16%> and no ldrh", "<STR_LIT>", ")", ";", "if", "(", "use_cmse", "&&", "!", "arm_arch_cmse", ")", "error", "(", "<STR_LIT>", "target CPU does not support ARMv8-M Security Extensions", "<STR_LIT>", ")", ";", "if", "(", "use_cmse", "&&", "TARGET_HARD_FLOAT", "&&", "LAST_VFP_REGNUM", ">", "LAST_LO_VFP_REGNUM", ")", "error", "(", "<STR_LIT>", "ARMv8-M Security Extensions incompatible with selected FPU", "<STR_LIT>", ")", ";", "if", "(", "TARGET_AAPCS_BASED", ")", "{", "if", "(", "arm_abi", "==", "ARM_ABI_IWMMXT", ")", "arm_pcs_default", "=", "ARM_PCS_AAPCS_IWMMXT", ";", "else", "if", "(", "TARGET_HARD_FLOAT_ABI", ")", "{", "arm_pcs_default", "=", "ARM_PCS_AAPCS_VFP", ";", "if", "(", "!", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_vfpv2", ")", "&&", "!", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_mve", ")", ")", "error", "(", "<STR_LIT>", "%<-mfloat-abi=hard%>: selected architecture lacks an FPU", "<STR_LIT>", ")", ";", "}", "else", "arm_pcs_default", "=", "ARM_PCS_AAPCS" ]
GCC	i386	CPP	stmt_completion	CPU	622,836	[ "_", "mmask16", "_", "_", "M", ",", "short", "_", "_", "A", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_set1_epi16", "(", "_", "_", "m256i", "_", "_", "O", ",", "_" ]
GCC	i386	CPP	program_repair	CPU	622,837	[ "<FIXS>", "return", "x86_64_sign_extended_value", "(", "op", ")", ";", "<FIXE>" ]	[ "return", "nonmemory_operand", "(", "op", ",", "mode", ")", ";", "if", "(", "register_operand", "(", "op", ",", "mode", ")", ")", "return", "<NUM_LIT>", ";", "<BUGS>", "return", "x86_64_sign_extended_value", "(", "op", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "}" ]
GCC	iq2000	CPP	code_generation	CPU	622,838	[ "static", "int", "iq2000_address_cost", "(", "rtx", "addr", ",", "machine_mode", "mode", ",", "addr_space_t", "as", ",", "bool", "speed", ")", "{", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "LO_SUM", ":", "return", "<NUM_LIT>", ";", "case", "LABEL_REF", ":", "return", "<NUM_LIT>", ";", "case", "CONST", ":", "{", "rtx", "offset", "=", "const0_rtx", ";", "addr", "=", "eliminate_constant_term", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "&", "offset", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "LABEL_REF", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "addr", ")", "!=", "SYMBOL_REF", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "SMALL_INT", "(", "offset", ")", ")", "return", "<NUM_LIT>", ";", "}", "case", "SYMBOL_REF", ":", "return", "SYMBOL_REF_FLAG", "(", "addr", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "case", "PLUS", ":", "{", "rtx", "plus0", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "rtx", "plus1", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "plus0", ")", "!=", "REG", "&&", "GET_CODE", "(", "plus1", ")", "==", "REG", ")", "plus0", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "plus1", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "plus0", ")", "!=", "REG", ")", "break", ";", "switch", "(", "GET_CODE", "(", "plus1", ")", ")", "{", "case", "CONST_INT", ":", "return", "SMALL_INT", "(", "plus1", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "case", "CONST", ":", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "case", "HIGH", ":", "case", "LO_SUM", ":", "return", "iq2000_address_cost", "(", "plus1", ",", "mode", ",", "as", ",", "speed", ")", "+", "<NUM_LIT>", ";", "default", ":", "break", ";", "}", "}", "default", ":", "break", ";", "}", "return", "<NUM_LIT>", ";", "}" ]	[ "Provide", "the", "costs", "of", "an", "addressing", "mode", "that", "contains", "ADDR", "." ]
GCC	sh	MD	stmt_completion	CPU	622,839	[ ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]	[ "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]
GCC	i386	MD	program_repair	CPU	622,840	[ "<FIXS>", "(", "match_operand", ":", "VI4_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VPMADDWDACCD", ")", ")", "]", "<FIXE>", "<FIXS>", "(", "vec_merge", ":", "VI4_AVX512VL", "(", "unspec", ":", "VI4_AVX512VL", "[", "(", "match_operand", ":", "VI4_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI4_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI4_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VPMADDWDACCD", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "avx512fmaskmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>" ]	[ "(", "unspec", ":", "VI4_AVX512VL", "[", "(", "match_operand", ":", "VI4_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI4_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "VI4_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VPMADDWDACCD", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "(", "<STR_LIT>", ")", "(", "<STR_LIT>", ")", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VI4_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "vec_merge", ":", "VI4_AVX512VL", "(", "unspec", ":", "VI4_AVX512VL", "[", "(", "match_operand", ":", "VI4_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI4_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI4_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VPMADDWDACCD", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "avx512fmaskmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "(", "<STR_LIT>", ")", "(", "<STR_LIT>", ")", ")", "]", ")" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	622,841	[ "hasInv2PiInlineImm", "(", ")", ")", ";" ]	[ "bool", "AMDGPUInstructionSelector", "::", "isInlineImmediate64", "(", "int64_t", "Imm", ")", "const", "{", "return", "AMDGPU", "::", "isInlinableLiteral64", "(", "Imm", ",", "STI", "." ]
LLVM	X86	CPP	stmt_completion	CPU	622,842	[ "MVT", "::", "i32", ",", "Op0", ",", "Op1", ")", ";" ]	[ "unsigned", "ExtendOp", "=", "isX86CCUnsigned", "(", "X86CC", ")", "?", "ISD", "::", "ZERO_EXTEND", ":", "ISD", "::", "SIGN_EXTEND", ";", "Op0", "=", "DAG", ".", "getNode", "(", "ExtendOp", ",", "dl", ",", "MVT", "::", "i32", ",", "Op0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "ExtendOp", ",", "dl", ",", "MVT", "::", "i32", ",", "Op1", ")", ";", "}", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op0", ".", "getValueType", "(", ")", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Op0", ",", "Op1", ")", ";", "return", "SDValue", "(", "Sub", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", "," ]
GCC	avr	CPP	stmt_completion	MPU	622,843	[ "true", ";" ]	[ "for", "(", ";", "mask", ";", "mask", ">>=", "<NUM_LIT>", ",", "op", "++", ",", "hreg", "++", ")", "if", "(", "(", "mask", "&", "<NUM_LIT>", ")", "&&", "", "hreg", ")", "emit_move_insn", "(", "", "hreg", ",", "*", "op", ")", ";", "return" ]
GCC	s390	CPP	stmt_completion	MPU	622,844	[ ")", ";" ]	[ "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelts", ";", "i", "++", ")", "perm", "[", "i", "]", "=", "GEN_INT", "(", "(", "i", "+", "addend", ")", "/", "<NUM_LIT>", "+", "(", "i", "%", "<NUM_LIT>", ")", "*", "nelts", ")", ";", "return", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec_v", "(", "nelts", ",", "perm", ")" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	622,845	[ "return", "true", ";" ]	[ "Instruction", "", "Base", "=", "Move", ".", "Main", ".", "front", "(", ")", ";", "if", "(", "Base", "->", "getParent", "(", ")", "!=", "Info", ".", "Inst", "->", "getParent", "(", ")", ")", "return", "false", ";", "if", "(", "!", "HVC", ".", "isSafeToMoveBeforeInBB", "(", "", "Info", ".", "Inst", ",", "Base", "->", "getIterator", "(", ")", ")", ")", "return", "false", ";", "auto", "isSafeToCopyAtBase", "=", "[", "&", "]", "(", "const", "Instruction", "", "I", ")", "{", "return", "HVC", ".", "isSafeToMoveBeforeInBB", "(", "", "I", ",", "Base", "->", "getIterator", "(", ")", ")", "&&", "HVC", ".", "isSafeToClone", "(", "*", "I", ")", ";", "}", ";", "DepList", "Deps", "=", "getUpwardDeps", "(", "Info", ".", "Inst", ",", "Base", ")", ";", "if", "(", "!", "llvm", "::", "all_of", "(", "Deps", ",", "isSafeToCopyAtBase", ")", ")", "return", "false", ";", "Move", ".", "Main", ".", "push_back", "(", "Info", ".", "Inst", ")", ";", "llvm", "::", "append_range", "(", "Move", ".", "Deps", ",", "Deps", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	622,846	[ "Rxx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "class", "Enc_61f0b0", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rxx32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
GCC	i386	CPP	next_suggestion	CPU	622,847	[ "}" ]	[ "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", "{", "rtx", "vec", "=", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "vec", ")", "==", "SET", "&&", "XINT", "(", "XEXP", "(", "vec", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_SET_GOT", "&&", "REGNO", "(", "XEXP", "(", "vec", ",", "<NUM_LIT>", ")", ")", "==", "REGNO", "(", "reg", ")", ")", "delete", "_", "insn", "(", "c_insn", ")", ";", "}" ]
LLVM	TPC	CPP	code_generation	Virtual ISA	622,848	[ "void", "TPCDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "Selecting: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "N", "->", "dump", "(", "CurDAG", ")", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "== ", "<STR_LIT>", ";", "N", "->", "dump", "(", "CurDAG", ")", ";", "errs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "N", "->", "setNodeId", "(", "-", "<NUM_LIT>", ")", ";", "return", ";", "}", "SelectCode", "(", "N", ")", ";", "}" ]	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]
LLVM	AArch64	TD	next_suggestion	CPU	622,849	[ "let", "PrintMethod", "=", "<STR_LIT>", "#", "!", "if", "(", "SignExtend", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "#", "<STR_LIT>", "#", "Scale", "#", "<STR_LIT>", "#", "!", "if", "(", "IsLSL", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "#", "<STR_LIT>", "#", "!", "if", "(", "!", "eq", "(", "RegWidth", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "#", "<STR_LIT>", ";" ]	[ "class", "ZPRExtendRegisterOperand", "<", "bit", "SignExtend", ",", "bit", "IsLSL", ",", "string", "Repr", ",", "int", "RegWidth", ",", "int", "Scale", ",", "string", "Suffix", "=", "<STR_LIT>", ">", ":", "RegisterOperand", "<", "ZPR", ">", "{", "let", "ParserMatchClass", "=", "!", "cast", "<", "AsmOperandClass", ">", "(", "<STR_LIT>", "#", "RegWidth", "#", "<STR_LIT>", "#", "Repr", "#", "Scale", "#", "Suffix", ")", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	622,850	[ "Expand", ")", ";" ]	[ "addRegisterClass", "(", "MVT", "::", "i32", ",", "&", "Mips", "::", "CPURegsRegClass", ")", ";", "addRegisterClass", "(", "MVT", "::", "f32", ",", "&", "Mips", "::", "FGR32RegClass", ")", ";", "computeRegisterProperties", "(", ")", ";", "clearRegisterClasses", "(", ")", ";", "addRegisterClass", "(", "MVT", "::", "i32", ",", "&", "Mips", "::", "CPU16RegsRegClass", ")", ";", "if", "(", "Mips16HardFloat", ")", "setMips16HardFloatLibCalls", "(", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_FENCE", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_CMP_SWAP", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_SWAP", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_ADD", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_SUB", ",", "MVT", "::", "i32", "," ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	622,851	[ "BinOp", "->", "setIsExact", "(", "I", ".", "isExact", "(", ")", ")", ";" ]	[ "if", "(", "isa", "<", "OverflowingBinaryOperator", ">", "(", "BinOp", ")", ")", "{", "BinOp", "->", "setHasNoSignedWrap", "(", "I", ".", "hasNoSignedWrap", "(", ")", ")", ";", "BinOp", "->", "setHasNoUnsignedWrap", "(", "I", ".", "hasNoUnsignedWrap", "(", ")", ")", ";", "}", "else", "if", "(", "isa", "<", "PossiblyExactOperator", ">", "(", "BinOp", ")", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,852	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	code_generation	CPU	622,853	[ "rtx", "ix86_build_signbit_mask", "(", "machine_mode", "mode", ",", "bool", "vect", ",", "bool", "invert", ")", "{", "machine_mode", "vec_mode", ",", "imode", ";", "wide_int", "w", ";", "rtx", "mask", ",", "v", ";", "switch", "(", "mode", ")", "{", "case", "E_V16SImode", ":", "case", "E_V16SFmode", ":", "case", "E_V8SImode", ":", "case", "E_V4SImode", ":", "case", "E_V8SFmode", ":", "case", "E_V4SFmode", ":", "case", "E_V2SFmode", ":", "vec_mode", "=", "mode", ";", "imode", "=", "SImode", ";", "break", ";", "case", "E_V8DImode", ":", "case", "E_V4DImode", ":", "case", "E_V2DImode", ":", "case", "E_V8DFmode", ":", "case", "E_V4DFmode", ":", "case", "E_V2DFmode", ":", "vec_mode", "=", "mode", ";", "imode", "=", "DImode", ";", "break", ";", "case", "E_TImode", ":", "case", "E_TFmode", ":", "vec_mode", "=", "VOIDmode", ";", "imode", "=", "TImode", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "w", "=", "wi", "::", "set_bit_in_zero", "(", "GET_MODE_BITSIZE", "(", "inner_mode", ")", "-", "<NUM_LIT>", ",", "GET_MODE_BITSIZE", "(", "inner_mode", ")", ")", ";", "if", "(", "invert", ")", "w", "=", "wi", "::", "bit_not", "(", "w", ")", ";", "mask", "=", "immed_wide_int_const", "(", "w", ",", "imode", ")", ";", "mask", "=", "gen_lowpart", "(", "inner_mode", ",", "mask", ")", ";", "if", "(", "vec_mode", "==", "VOIDmode", ")", "return", "force_reg", "(", "inner_mode", ",", "mask", ")", ";", "v", "=", "ix86_build_const_vector", "(", "vec_mode", ",", "vect", ",", "mask", ")", ";", "return", "force_reg", "(", "vec_mode", ",", "v", ")", ";", "}" ]	[ "A", "subroutine", "of", "ix86_expand_fp_absneg_operator", "and", "copysign", "expanders", ".", "Create", "a", "mask", "for", "the", "sign", "bit", "in", "MODE", "for", "an", "SSE", "register", ".", "If", "VECT", "is", "true", ",", "then", "replicate", "the", "mask", "for", "all", "elements", "of", "the", "vector", "register", ".", "If", "INVERT", "is", "true", ",", "then", "create", "a", "mask", "excluding", "the", "sign", "bit", "." ]
GCC	nios2	MD	next_suggestion	MPU	622,854	[ "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")" ]	[ "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	arm	MD	program_repair	CPU	622,855	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "xor", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
GCC	mmix	MD	next_suggestion	CPU	622,856	[ "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "\t", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
GCC	aarch64	CPP	program_repair	CPU	622,857	[ "<FIXS>", "return", "(", "aarch64_vector_mode_p", "(", "mode", ")", "?", "CEIL", "(", "lowest_size", ",", "UNITS_PER_VREG", ")", ":", "CEIL", "(", "lowest_size", ",", "UNITS_PER_WORD", ")", ")", ";", "<FIXE>" ]	[ "case", "POINTER_AND_FP_REGS", ":", "case", "FP_REGS", ":", "case", "FP_LO_REGS", ":", "<BUGS>", "returnaarch64_vector_mode_p", "(", "mode", ")", "?", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_VREG", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_VREG", ":", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";", "<BUGE>", "case", "STACK_REG", ":", "return", "<NUM_LIT>", ";" ]
GCC	v850	MD	next_suggestion	MPU	622,858	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "SF", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
GCC	i386	CPP	stmt_completion	CPU	622,859	[ "-", "<NUM_LIT>", ")", ";" ]	[ "return", "_", "_", "builtin_ia32_maxph512_mask", "(", "_", "_", "A", ",", "_", "_", "B", ",", "_", "mm512_setzero_ph", "(", ")", ",", "(", "_", "_", "mmask32", ")" ]
GCC	stormy16	MD	stmt_completion	CPU	622,860	[ "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SI", "(", "zero_extend", ":", "SI", "(", "match_operand", ":" ]
LLVM	ARM	TD	next_suggestion	CPU	622,861	[ "}" ]	[ "def", "v16i8", ":", "N2VQSh", "<", "op24", ",", "op23", ",", "op11_8", ",", "<NUM_LIT>", ",", "op4", ",", "N2RegVShLFrm", ",", "itin", ",", "i32imm", ",", "OpcodeStr", ",", "!", "strconcat", "(", "Dt", ",", "<STR_LIT>", ")", ",", "v16i8", ",", "OpNode", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	622,862	[ "(", "<NUM_LIT>", ")", ",", "SetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "InverseCC", ")", ";" ]	[ "if", "(", "SelectA", "!=", "SelectB", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "ISD", "::", "CondCode", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "SetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "ISD", "::", "CondCode", "InverseCC", "=", "ISD", "::", "getSetCCInverse", "(", "CC", ",", "SetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ";", "auto", "InverseSetCC", "=", "DAG", ".", "getSetCC", "(", "SDLoc", "(", "SetCC", ")", ",", "SetCC", ".", "getValueType", "(", ")", ",", "SetCC", ".", "getOperand" ]
LLVM	AMDGPU	TD	program_repair	GPU	622,863	[ "<FIXS>", "let", "Src1ModVOP3DPP", "=", "FP32VCSrcInputMods", ";", "<FIXE>" ]	[ "dpp8", ":", "$", "dpp8", ",", "Dpp8FI", ":", "$", "fi", ")", ";", "let", "Src0ModVOP3DPP", "=", "FPVRegInputMods", ";", "<BUGS>", "let", "Src1ModVOP3DPP", "=", "FPVRegInputMods", ";", "<BUGE>", "let", "HasExt", "=", "<NUM_LIT>", ";", "let", "HasExtDPP", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,864	[ "let", "mayLoad", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "accessSize", "=", "WordAccess", ";" ]
LLVM	Blackfin	CPP	next_suggestion	DSP	622,865	[ "if", "(", "FrameSize", "<=", "<NUM_LIT>", ")", "{" ]	[ "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "int", "FrameSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "FrameSize", "%", "<NUM_LIT>", ")", "{", "FrameSize", "=", "(", "FrameSize", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";", "MFI", "->", "setStackSize", "(", "FrameSize", ")", ";", "}", "if", "(", "!", "hasFP", "(", "MF", ")", ")", "{", "assert", "(", "!", "MFI", "->", "adjustsStack", "(", ")", "&&", "<STR_LIT>", "FP elimination on a non-leaf function is not supported", "<STR_LIT>", ")", ";", "adjustRegister", "(", "MBB", ",", "MBBI", ",", "dl", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "-", "FrameSize", ")", ";", "return", ";", "}" ]
GCC	s390	CPP	code_generation	MPU	622,866	[ "void", "s390_expand_vcond", "(", "rtx", "target", ",", "rtx", "then", ",", "rtx", "els", ",", "enum", "rtx_code", "cond", ",", "rtx", "cmp_op1", ",", "rtx", "cmp_op2", ")", "{", "rtx", "tmp", ";", "machine_mode", "result_mode", ";", "rtx", "result_target", ";", "machine_mode", "target_mode", "=", "GET_MODE", "(", "target", ")", ";", "machine_mode", "cmp_mode", "=", "GET_MODE", "(", "cmp_op1", ")", ";", "rtx", "op", "=", "(", "cond", "==", "LT", ")", "?", "els", ":", "then", ";", "if", "(", "(", "cond", "==", "LT", "\|\|", "cond", "==", "GE", ")", "&&", "target_mode", "==", "cmp_mode", "&&", "cmp_op2", "==", "CONST0_RTX", "(", "cmp_mode", ")", "&&", "op", "==", "CONST0_RTX", "(", "target_mode", ")", "&&", "s390_vector_mode_supported_p", "(", "target_mode", ")", "&&", "GET_MODE_CLASS", "(", "target_mode", ")", "==", "MODE_VECTOR_INT", ")", "{", "rtx", "negop", "=", "(", "cond", "==", "LT", ")", "?", "then", ":", "els", ";", "int", "shift", "=", "GET_MODE_BITSIZE", "(", "GET_MODE_INNER", "(", "target_mode", ")", ")", "-", "<NUM_LIT>", ";", "if", "(", "negop", "==", "CONST1_RTX", "(", "target_mode", ")", ")", "{", "rtx", "res", "=", "expand_simple_binop", "(", "cmp_mode", ",", "LSHIFTRT", ",", "cmp_op1", ",", "GEN_INT", "(", "shift", ")", ",", "target", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "if", "(", "res", "!=", "target", ")", "emit_move_insn", "(", "target", ",", "res", ")", ";", "return", ";", "}", "else", "if", "(", "all_ones_operand", "(", "negop", ",", "target_mode", ")", ")", "{", "rtx", "res", "=", "expand_simple_binop", "(", "cmp_mode", ",", "ASHIFTRT", ",", "cmp_op1", ",", "GEN_INT", "(", "shift", ")", ",", "target", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "if", "(", "res", "!=", "target", ")", "emit_move_insn", "(", "target", ",", "res", ")", ";", "return", ";", "}", "}", "result_mode", "=", "cmp_mode", "==", "V2DFmode", "?", "V2DImode", ":", "cmp_mode", ";", "result_target", "=", "gen_reg_rtx", "(", "result_mode", ")", ";", "if", "(", "!", "REG_P", "(", "cmp_op1", ")", ")", "cmp_op1", "=", "force_reg", "(", "GET_MODE", "(", "cmp_op1", ")", ",", "cmp_op1", ")", ";", "if", "(", "!", "REG_P", "(", "cmp_op2", ")", ")", "cmp_op2", "=", "force_reg", "(", "GET_MODE", "(", "cmp_op2", ")", ",", "cmp_op2", ")", ";", "s390_expand_vec_compare", "(", "result_target", ",", "cond", ",", "cmp_op1", ",", "cmp_op2", ")", ";", "if", "(", "all_ones_operand", "(", "then", ",", "GET_MODE", "(", "then", ")", ")", "&&", "const0_operand", "(", "els", ",", "GET_MODE", "(", "els", ")", ")", ")", "{", "emit_move_insn", "(", "target", ",", "gen_rtx_SUBREG", "(", "target_mode", ",", "result_target", ",", "<NUM_LIT>", ")", ")", ";", "return", ";", "}", "if", "(", "!", "REG_P", "(", "then", ")", ")", "then", "=", "force_reg", "(", "target_mode", ",", "then", ")", ";", "if", "(", "!", "REG_P", "(", "els", ")", ")", "els", "=", "force_reg", "(", "target_mode", ",", "els", ")", ";", "tmp", "=", "gen_rtx_fmt_ee", "(", "EQ", ",", "VOIDmode", ",", "result_target", ",", "CONST0_RTX", "(", "result_mode", ")", ")", ";", "tmp", "=", "gen_rtx_IF_THEN_ELSE", "(", "target_mode", ",", "tmp", ",", "els", ",", "then", ")", ";", "gcc_assert", "(", "target_mode", "==", "GET_MODE", "(", "then", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "target", ",", "tmp", ")", ")", ";", "}" ]	[ "Generate", "a", "vector", "comparison", "expression", "loading", "either", "elements", "of", "THEN", "or", "ELS", "into", "TARGET", "depending", "on", "the", "comparison", "COND", "of", "CMP_OP1", "and", "CMP_OP2", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,867	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rdd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rdd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	i386	MD	stmt_completion	CPU	622,868	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit" ]
LLVM	Hexagon	CPP	program_repair	DSP	622,869	[ "<FIXS>", "MachineInstr", "*", "Loop", "=", "findLoopInstr", "(", "TBB", ",", "EndLoopOp", ",", "Cond", "[", "<NUM_LIT>", "]", ".", "getMBB", "(", ")", ",", "VisitedBBs", ")", ";", "<FIXE>" ]	[ "SmallPtrSet", "MachineBasicBlock", "", ",", "<NUM_LIT>", ">", "VisitedBBs", ";", "<BUGS>", "MachineInstr", "", "Loop", "=", "findLoopInstr", "(", "TBB", ",", "EndLoopOp", ",", "VisitedBBs", ")", ";", "<BUGE>", "assert", "(", "Loop", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", "Inserting an ENDLOOP without a LOOP", "<STR_LIT>", ")", ";", "Loop", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "TBB", ")", ";" ]
GCC	rs6000	CPP	next_suggestion	CPU	622,870	[ "call", "[", "<NUM_LIT>", "]", "=", "gen_rtx_CALL", "(", "VOIDmode", ",", "gen_rtx_MEM", "(", "SImode", ",", "func_addr", ")", ",", "tlsarg", ")", ";" ]	[ "if", "(", "global_tlsarg", ")", "tlsarg", "=", "global_tlsarg", ";", "if", "(", "(", "INTVAL", "(", "cookie", ")", "&", "CALL_LONG", ")", "!=", "<NUM_LIT>", "&&", "GET_CODE", "(", "func_desc", ")", "==", "SYMBOL_REF", ")", "{", "func", "=", "rs6000_longcall_ref", "(", "func_desc", ",", "tlsarg", ")", ";", "if", "(", "TARGET_PLTSEQ", ")", "abi_reg", "=", "func", ";", "}", "if", "(", "GET_CODE", "(", "func", ")", "!=", "SYMBOL_REF", ")", "{", "func", "=", "force_reg", "(", "Pmode", ",", "func", ")", ";", "func_addr", "=", "gen_rtx_REG", "(", "Pmode", ",", "CTR_REGNO", ")", ";", "if", "(", "abi_reg", ")", "{", "rtvec", "v", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "func", ",", "func_desc", ",", "tlsarg", ")", ";", "rtx", "mark_func", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "v", ",", "UNSPEC_PLTSEQ", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "func_addr", ",", "mark_func", ")", ")", ";", "v", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "func_addr", ",", "func_desc", ")", ";", "func_addr", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "v", ",", "UNSPEC_PLTSEQ", ")", ";", "}", "else", "emit_move_insn", "(", "func_addr", ",", "func", ")", ";", "}", "else", "func_addr", "=", "func", ";" ]
LLVM	Cpu0	CPP	next_suggestion	CPU	622,871	[ "return", "true", ";" ]	[ "Cpu0FI", "=", "MF", ".", "getInfo", "<", "Cpu0MachineFunctionInfo", ">", "(", ")", ";", "AsmPrinter", "::", "runOnMachineFunction", "(", "MF", ")", ";" ]
GCC	aarch64	CPP	stmt_completion	CPU	622,872	[ ":", "<STR_LIT>", "aarch64", "<STR_LIT>", ";" ]	[ "return", "TARGET_ILP32", "?", "<STR_LIT>", "aarch64_ilp32", "<STR_LIT>" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	622,873	[ "}" ]	[ "virtual", "const", "PPCInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";" ]
LLVM	X86	TD	program_repair	CPU	622,874	[ "<FIXS>", "IIC_SR", ">", ",", "OpSize16", ";", "<FIXE>", "<FIXS>", "IIC_SR", ">", ",", "OpSize32", ";", "<FIXE>" ]	[ "def", "ROL16mCL", ":", "I", "<NUM_LIT>", ",", "MRM0m", ",", "(", "outs", ")", ",", "(", "ins", "i16mem", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "rotl", "(", "loadi16", "addr", ":", "$", "dst", ")", ",", "CL", ")", ",", "addr", ":", "$", "dst", ")", "]", ",", "<BUGS>", "IIC_SR", ">", ",", "OpSize", ";", "<BUGE>", "def", "ROL32mCL", ":", "I", "<NUM_LIT>", ",", "MRM0m", ",", "(", "outs", ")", ",", "(", "ins", "i32mem", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "rotl", "(", "loadi32", "addr", ":", "$", "dst", ")", ",", "CL", ")", ",", "addr", ":", "$", "dst", ")", "]", ",", "<BUGS>", "IIC_SR", ">", ",", "OpSize16", ";", "<BUGE>", "def", "ROL64mCL", ":", "RI", "<NUM_LIT>", ",", "MRM0m", ",", "(", "outs", ")", ",", "(", "ins", "i64mem", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "rotl", "(", "loadi64", "addr", ":", "$", "dst", ")", ",", "CL", ")", ",", "addr", ":", "$", "dst", ")", "]", "," ]
GCC	fr30	CPP	code_generation	DSP	622,875	[ "static", "void", "fr30_asm_trampoline_template", "(", "FILE", "*", "f", ")", "{", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tnop\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tldi:32\\t#0, %s\\n", "<STR_LIT>", ",", "reg_names", "[", "STATIC_CHAIN_REGNUM", "]", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tnop\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tldi:32\\t#0, %s\\n", "<STR_LIT>", ",", "reg_names", "[", "COMPILER_SCRATCH_REGISTER", "]", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tjmp\\t@%s\\n", "<STR_LIT>", ",", "reg_names", "[", "COMPILER_SCRATCH_REGISTER", "]", ")", ";", "}" ]	[ "Implement", "TARGET_ASM_TRAMPOLINE_TEMPLATE", ".", "On", "the", "FR30", ",", "the", "trampoline", "is", ":", "nop", "ldi:32", "STATIC", ",", "r12", "nop", "ldi:32", "FUNCTION", ",", "r0", "jmp", "@", "r0", "The", "no-ops", "are", "to", "guarantee", "that", "the", "static", "chain", "and", "final", "target", "are", "32", "bit", "aligned", "within", "the", "trampoline", ".", "That", "allows", "us", "to", "initialize", "those", "locations", "with", "simple", "SImode", "stores", ".", "The", "alternative", "would", "be", "to", "use", "HImode", "stores", "." ]
GCC	i386	MD	program_repair	CPU	622,876	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "lshiftrt", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	622,877	[ "Known", ".", "Zero", ".", "setHighBits", "(", "<NUM_LIT>", ")", ";" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "BitWidth", "=", "Known", ".", "getBitWidth", "(", ")", ";", "Known", ".", "Zero", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "<NUM_LIT>", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "KnownBits", "LHSKnown", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "KnownBits", "RHSKnown", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "unsigned", "TrailZ", "=", "LHSKnown", ".", "countMinTrailingZeros", "(", ")", "+", "RHSKnown", ".", "countMinTrailingZeros", "(", ")", ";", "Known", ".", "Zero", ".", "setLowBits", "(", "std", "::", "min", "(", "TrailZ", ",", "<NUM_LIT>", "u", ")", ")", ";", "LHSKnown", "=", "LHSKnown", ".", "trunc", "(", "<NUM_LIT>", ")", ";", "RHSKnown", "=", "RHSKnown", ".", "trunc", "(", "<NUM_LIT>", ")", ";", "bool", "Negative", "=", "false", ";", "if", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "unsigned", "LHSValBits", "=", "<NUM_LIT>", "-", "LHSKnown", ".", "countMinSignBits", "(", ")", ";", "unsigned", "RHSValBits", "=", "<NUM_LIT>", "-", "RHSKnown", ".", "countMinSignBits", "(", ")", ";", "unsigned", "MaxValBits", "=", "std", "::", "min", "(", "LHSValBits", "+", "RHSValBits", ",", "<NUM_LIT>", "u", ")", ";", "if", "(", "MaxValBits", ">=", "<NUM_LIT>", ")", "break", ";", "bool", "LHSNegative", "=", "LHSKnown", ".", "isNegative", "(", ")", ";", "bool", "LHSPositive", "=", "LHSKnown", ".", "isNonNegative", "(", ")", ";", "bool", "RHSNegative", "=", "RHSKnown", ".", "isNegative", "(", ")", ";", "bool", "RHSPositive", "=", "RHSKnown", ".", "isNonNegative", "(", ")", ";", "if", "(", "(", "!", "LHSNegative", "&&", "!", "LHSPositive", ")", "\|\|", "(", "!", "RHSNegative", "&&", "!", "RHSPositive", ")", ")", "break", ";", "Negative", "=", "(", "LHSNegative", "&&", "RHSPositive", ")", "\|\|", "(", "LHSPositive", "&&", "RHSNegative", ")", ";", "if", "(", "Negative", ")", "Known", ".", "One", ".", "setHighBits", "(", "<NUM_LIT>", "-", "MaxValBits", ")", ";", "else", "Known", ".", "Zero", ".", "setHighBits", "(", "<NUM_LIT>", "-", "MaxValBits", ")", ";", "}", "else", "{", "unsigned", "LHSValBits", "=", "<NUM_LIT>", "-", "LHSKnown", ".", "countMinLeadingZeros", "(", ")", ";", "unsigned", "RHSValBits", "=", "<NUM_LIT>", "-", "RHSKnown", ".", "countMinLeadingZeros", "(", ")", ";", "unsigned", "MaxValBits", "=", "std", "::", "min", "(", "LHSValBits", "+", "RHSValBits", ",", "<NUM_LIT>", "u", ")", ";", "if", "(", "MaxValBits", ">=", "<NUM_LIT>", ")", "break", ";", "Known", ".", "Zero", ".", "setHighBits", "(", "<NUM_LIT>", "-", "MaxValBits", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "ConstantSDNode", "", "CMask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CMask", ")", "return", ";", "KnownBits", "LHSKnown", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "KnownBits", "RHSKnown", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "unsigned", "Sel", "=", "CMask", "->", "getZExtValue", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "I", "+=", "<NUM_LIT>", ")", "{", "unsigned", "SelBits", "=", "Sel", "&", "<NUM_LIT>", ";", "if", "(", "SelBits", "<", "<NUM_LIT>", ")", "{", "SelBits", "=", "<NUM_LIT>", ";", "Known", ".", "One", "\|=", "(", "(", "RHSKnown", ".", "One", ".", "getZExtValue", "(", ")", ">>", "SelBits", ")", "&", "<NUM_LIT>", ")", "<<", "I", ";", "Known", ".", "Zero", "\|=", "(", "(", "RHSKnown", ".", "Zero", ".", "getZExtValue", "(", ")", ">>", "SelBits", ")", "&", "<NUM_LIT>", ")", "<<", "I", ";", "}", "else", "if", "(", "SelBits", "<", "<NUM_LIT>", ")", "{", "SelBits", "=", "(", "SelBits", "&", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "Known", ".", "One", "\|=", "(", "(", "LHSKnown", ".", "One", ".", "getZExtValue", "(", ")", ">>", "SelBits", ")", "&", "<NUM_LIT>", ")", "<<", "I", ";", "Known", ".", "Zero", "\|=", "(", "(", "LHSKnown", ".", "Zero", ".", "getZExtValue", "(", ")", ">>", "SelBits", ")", "&", "<NUM_LIT>", ")", "<<", "I", ";", "}", "else", "if", "(", "SelBits", "==", "<NUM_LIT>", ")", "{", "Known", ".", "Zero", "\|=", "<NUM_LIT>", "ull", "<<", "I", ";", "}", "else", "if", "(", "SelBits", ">", "<NUM_LIT>", ")", "{", "Known", ".", "One", "\|=", "<NUM_LIT>", "ull", "<<", "I", ";", "}", "Sel", ">>=", "<NUM_LIT>", ";", "}", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "Known", ".", "Zero", ".", "setHighBits", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{" ]
GCC	i386	CPP	next_suggestion	CPU	622,878	[ "else", "return", "TYPE_ALIGN", "(", "type", ")", ">=", "<NUM_LIT>", ";" ]	[ "case", "RECORD_TYPE", ":", "case", "UNION_TYPE", ":", "case", "QUAL_UNION_TYPE", ":", "{", "tree", "field", ";", "for", "(", "field", "=", "TYPE_FIELDS", "(", "type", ")", ";", "field", ";", "field", "=", "DECL_CHAIN", "(", "field", ")", ")", "{", "if", "(", "TREE_CODE", "(", "field", ")", "==", "FIELD_DECL", "&&", "ix86_contains_aligned_value_p", "(", "TREE_TYPE", "(", "field", ")", ")", ")", "return", "true", ";", "}", "break", ";", "}", "case", "ARRAY_TYPE", ":", "if", "(", "ix86_contains_aligned_value_p", "(", "TREE_TYPE", "(", "type", ")", ")", ")", "return", "true", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}" ]
GCC	avr	CPP	next_suggestion	MPU	622,879	[ "avr_asm_len", "(", "<STR_LIT>", "st %0+,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0+,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0,%C1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";" ]	[ "avr_asm_len", "(", "<STR_LIT>", "st %0,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov __tmp_reg__,%B1", "<STR_LIT>", "CR_TAB", "TINY_ADIW", "(", "%", "E0", ",", "%", "F0", ",", "<NUM_LIT>", ")", "CR_TAB", "<STR_LIT>", "st %0+,__tmp_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0,%C1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "reg_src", "==", "reg_base", "-", "<NUM_LIT>", ")", "{", "avr_asm_len", "(", "<STR_LIT>", "st %0,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov __tmp_reg__,%C1", "<STR_LIT>", "CR_TAB", "TINY_ADIW", "(", "%", "E0", ",", "%", "F0", ",", "<NUM_LIT>", ")", "CR_TAB", "<STR_LIT>", "st %0+,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0,__tmp_reg__", "<STR_LIT>", ",", "op", ",", "plen", ",", "<NUM_LIT>", ")", ";", "}", "else", "{" ]
GCC	sh	MD	program_repair	CPU	622,880	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", ")", "(", "define_peephole" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	622,881	[ ",", "DL", ",", "WidenedIntVT", ",", "IntVData", ")", ";" ]	[ "return", "DAG", ".", "UnrollVectorOp", "(", "ZExt", ".", "getNode", "(", ")", ")", ";", "}", "else", "if", "(", "NumElements", "==", "<NUM_LIT>", ")", "{", "EVT", "IntStoreVT", "=", "EVT", "::", "getIntegerVT", "(", "", "DAG", ".", "getContext", "(", ")", ",", "StoreVT", ".", "getStoreSizeInBits", "(", ")", ")", ";", "SDValue", "IntVData", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "IntStoreVT", ",", "VData", ")", ";", "EVT", "WidenedStoreVT", "=", "EVT", "::", "getVectorVT", "(", "", "DAG", ".", "getContext", "(", ")", ",", "StoreVT", ".", "getVectorElementType", "(", ")", ",", "NumElements", "+", "<NUM_LIT>", ")", ";", "EVT", "WidenedIntVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "WidenedStoreVT", ".", "getStoreSizeInBits", "(", ")", ")", ";", "SDValue", "ZExt", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND" ]
LLVM	Mips	CPP	next_suggestion	CPU	622,882	[ "if", "(", "AndSrc", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "INTRINSIC_WO_CHAIN", ")", "return", "SDValue", "(", ")", ";" ]	[ "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "PTRADD", ")", ";", "FirstOperand", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SecondOperand", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "SecondOperand", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "SUB", ")", "return", "SDValue", "(", ")", ";", "if", "(", "auto", "SubConst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SecondOperand", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "!", "SubConst", "->", "isNullValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "}", "else", "{", "return", "SDValue", "(", ")", ";", "}", "SDValue", "NegatedValue", "=", "SecondOperand", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "NegatedValue", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "AND", ")", "return", "SDValue", "(", ")", ";", "SDValue", "AndSrc", "=", "NegatedValue", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Mask", "=", "NegatedValue", "->", "getOperand", "(", "<NUM_LIT>", ")", ";" ]
GCC	loongarch	CPP	stmt_completion	CPU	622,883	[ "v16i16", ")", "_", "<NUM_LIT>", ",", "(", "v16i16", ")", "_", "<NUM_LIT>", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m256i", "_", "_", "lasx_xvfrstp_h", "(", "_", "_", "m256i", "_", "<NUM_LIT>", ",", "_", "_", "m256i", "_", "<NUM_LIT>", ",", "_", "_", "m256i", "_", "<NUM_LIT>", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_lasx_xvfrstp_h", "(", "(", "v16i16", ")", "_", "<NUM_LIT>", ",", "(" ]
GCC	aarch64	MD	next_suggestion	CPU	622,884	[ "<STR_LIT>" ]	[ "(", "ior", ":", "VDQ_I", "(", "not", ":", "VDQ_I", "(", "match_operand", ":", "VDQ_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "VDQ_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM	Mips	TD	stmt_completion	CPU	622,885	[ "atomic_load_sub_32", ",", "GPR32", ">", ";" ]	[ "def", "ATOMIC_LOAD_SUB_I32", ":", "Atomic2Ops", "<" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,886	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
GCC	bfin	CPP	stmt_completion	DSP	622,887	[ ")", ";" ]	[ "}", "if", "(", "slot", "[", "<NUM_LIT>", "]", ")", "{", "rtx_insn", "*", "t", "=", "NEXT_INSN", "(", "slot", "[", "<NUM_LIT>", "]", ")", ";", "while", "(", "t", "!=", "slot", "[", "<NUM_LIT>", "]", ")", "{", "if", "(", "!", "NOTE_P", "(", "t", ")", "\|\|", "NOTE_KIND", "(", "t", ")", "!=", "NOTE_INSN_DELETED", ")", "return", "false", ";", "t", "=", "NEXT_INSN", "(", "t", ")", ";", "}", "}", "if", "(", "slot", "[", "<NUM_LIT>", "]", "==", "NULL_RTX", ")", "{", "slot", "[", "<NUM_LIT>", "]", "=", "emit_insn_before", "(", "gen_mnop", "(", ")", ",", "slot", "[", "<NUM_LIT>", "]", ")", ";", "df_insn_rescan", "(", "slot", "[", "<NUM_LIT>", "]", ")", ";", "}", "if", "(", "slot", "[", "<NUM_LIT>", "]", "==", "NULL_RTX", ")", "{", "slot", "[", "<NUM_LIT>", "]", "=", "emit_insn_after", "(", "gen_forced_nop", "(", ")", ",", "slot", "[", "<NUM_LIT>", "]", ")", ";", "df_insn_rescan", "(", "slot", "[", "<NUM_LIT>", "]", ")", ";", "}", "if", "(", "INSN_LOCATION", "(", "slot", "[", "<NUM_LIT>", "]", ")", "&&", "INSN_LOCATION", "(", "slot", "[", "<NUM_LIT>", "]", ")", "!=", "INSN_LOCATION", "(", "slot", "[", "<NUM_LIT>", "]", ")", ")", "INSN_LOCATION", "(", "slot", "[", "<NUM_LIT>", "]", ")", "=", "INSN_LOCATION", "(", "slot", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "INSN_LOCATION", "(", "slot", "[", "<NUM_LIT>", "]", ")", "&&", "INSN_LOCATION", "(", "slot", "[", "<NUM_LIT>", "]", ")", "!=", "INSN_LOCATION", "(", "slot", "[", "<NUM_LIT>", "]", ")", ")", "INSN_LOCATION", "(", "slot", "[", "<NUM_LIT>", "]", ")", "=", "INSN_LOCATION", "(", "slot", "[", "<NUM_LIT>", "]", ")", ";", "PUT_MODE", "(", "slot", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ";", "PUT_MODE", "(", "slot", "[", "<NUM_LIT>", "]", ",", "SImode" ]
GCC	i386	CPP	stmt_completion	CPU	622,888	[ "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_load_epi32", "(", "_", "_", "mmask16", "_", "_", "U", ",", "void", "const", "", "_", "_", "P", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_movdqa32load512_mask", "(", "(", "const", "_", "_", "v16si", "", ")", "_", "_", "P", ",", "(", "_", "_", "v16si", ")", "_", "mm512_setzero_si512", "(", ")", ",", "(" ]
LLVM	ARM	CPP	next_suggestion	CPU	622,889	[ "}" ]	[ "void", "addVectorIndex64Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getVectorIndex", "(", ")", ")", ")", ";" ]
GCC	alpha	CPP	next_suggestion	MPU	622,890	[ "}" ]	[ "rtx", "new", "_", "x", "=", "alpha_legitimize_address_1", "(", "x", ",", "NULL_RTX", ",", "mode", ")", ";", "return", "new", "_", "x", "?", "new", "_", "x", ":", "x", ";" ]
LLVM	TPC	CPP	stmt_completion	Virtual ISA	622,891	[ "<STR_LIT>", "{ GC_CUSTOM", "<STR_LIT>", ";" ]	[ "}", "}", "if", "(", "FallBack", ")", "{", "for", "(", "auto", "&", "TensorInfo", ":", "Input", ")", "{", "auto", "IndexMapString", "=", "TensorInfo", ".", "Name", ";", "if", "(", "IndexMapString", ".", "find", "(", "<STR_LIT>", "GC_CUSTOM", "<STR_LIT>", ")", "==", "std", "::", "string", "::", "npos", ")", "{", "if", "(", "TensorInfo", ".", "Order", ">=", "FakeTensorIdPad", ")", "{", "std", "::", "string", "Temp", "=", "<STR_LIT>", "x", "<STR_LIT>", "+", "std", "::", "to_string", "(", "TensorInfo", ".", "Order", "-", "FakeTensorIdPad", ")", ";", "TensorInfo", ".", "Name", "=", "<STR_LIT>", "[", "<STR_LIT>", "+", "Temp", "+", "<STR_LIT>", "].", "<STR_LIT>", ";", "}", "else", "TensorInfo", ".", "Name", "=", "<STR_LIT>", "[", "<STR_LIT>", "+", "std", "::", "to_string", "(", "TensorInfo", ".", "Order", ")", "+", "<STR_LIT>", "].", "<STR_LIT>", ";", "TensorInfo", ".", "Name", "+=", "<STR_LIT>", "{ GC_CUSTOM", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "TensorInfo", ".", "IndexFactor", ".", "capacity", "(", ")", ";", "i", "++", ")", "TensorInfo", ".", "Name", "+=", "<STR_LIT>", ", GC_CUSTOM", "<STR_LIT>", ";", "TensorInfo", ".", "Name", "+=", "<STR_LIT>", " }", "<STR_LIT>", ";", "}", "}", "for", "(", "auto", "&", "TensorInfo", ":", "Output", ")", "{", "auto", "IndexMapString", "=", "TensorInfo", ".", "Name", ";", "if", "(", "IndexMapString", ".", "find", "(", "<STR_LIT>", "GC_CUSTOM", "<STR_LIT>", ")", "==", "std", "::", "string", "::", "npos", ")", "{", "if", "(", "TensorInfo", ".", "Order", ">=", "FakeTensorIdPad", ")", "{", "std", "::", "string", "Temp", "=", "<STR_LIT>", "x", "<STR_LIT>", "+", "std", "::", "to_string", "(", "TensorInfo", ".", "Order", "-", "FakeTensorIdPad", ")", ";", "TensorInfo", ".", "Name", "=", "<STR_LIT>", "[", "<STR_LIT>", "+", "Temp", "+", "<STR_LIT>", "].", "<STR_LIT>", ";", "}", "else", "TensorInfo", ".", "Name", "=", "<STR_LIT>", "[", "<STR_LIT>", "+", "std", "::", "to_string", "(", "TensorInfo", ".", "Order", ")", "+", "<STR_LIT>", "].", "<STR_LIT>", ";", "TensorInfo", ".", "Name", "+=" ]
LLVM	AArch64	TD	stmt_completion	CPU	622,892	[ "=", "nzcv", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	622,893	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	622,894	[ "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "SllX16", ")", ",", "V2", ")", ".", "addReg", "(", "V0", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]	[ "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "I", "!=", "MBB", ".", "end", "(", ")", "?", "I", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "unsigned", "V0", ",", "V1", ",", "V2", ",", "GlobalBaseReg", "=", "MipsFI", "->", "getGlobalBaseReg", "(", ")", ";", "const", "TargetRegisterClass", "", "RC", "=", "(", "const", "TargetRegisterClass", "*", ")", "&", "Mips", "::", "CPU16RegsRegClass", ";", "V0", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "V1", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "V2", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "LiRxImmX16", ")", ",", "V0", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "_gp_disp", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "AddiuRxPcImmX16", ")", ",", "V1", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "_gp_disp", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	622,895	[ "<NUM_LIT>", ";" ]	[ "return", "<NUM_LIT>", ";", "}", "auto", "SpecName", "=", "GetInstrName", "(", "instructionIDWithREXW", ",", "miiArg", ")", ";", "if", "(", "!", "is64Bit", "(", "SpecName", ".", "data", "(", ")", ")", ")", "{", "insn", "->", "instructionID", "=", "instructionIDWithREXW", ";", "insn", "->", "spec", "=", "specifierForUID", "(", "instructionIDWithREXW", ")", ";", "return", "<NUM_LIT>", ";", "}", "}", "}", "if", "(", "insn", "->", "opcodeType", "==", "ONEBYTE", "&&", "(", "(", "insn", "->", "opcode", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "if", "(", "insn", "->", "hasAdSize", ")", "attrMask", "\|=", "ATTR_ADSIZE", ";", "if", "(", "insn", "->", "hasOpSize", ")", "attrMask", "\|=", "ATTR_OPSIZE", ";", "if", "(", "insn", "->", "mode", "==", "MODE_16BIT", ")", "attrMask", "^=", "ATTR_ADSIZE", "\|", "ATTR_OPSIZE", ";", "if", "(", "getIDWithAttrMask", "(", "&", "instructionID", ",", "insn", ",", "attrMask", ")", ")", "return", "-", "<NUM_LIT>", ";", "insn", "->", "instructionID", "=", "instructionID", ";", "insn", "->", "spec", "=", "specifierForUID", "(", "instructionID", ")", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "(", "insn", "->", "mode", "==", "MODE_16BIT", "\|\|", "insn", "->", "hasOpSize", ")", "&&", "!", "(", "attrMask", "&", "ATTR_OPSIZE", ")", ")", "{", "const", "struct", "InstructionSpecifier", "", "spec", ";", "uint16_t", "instructionIDWithOpsize", ";", "llvm", "::", "StringRef", "specName", ",", "specWithOpSizeName", ";", "spec", "=", "specifierForUID", "(", "instructionID", ")", ";", "if", "(", "getIDWithAttrMask", "(", "&", "instructionIDWithOpsize", ",", "insn", ",", "attrMask", "\|", "ATTR_OPSIZE", ")", ")", "{", "insn", "->", "instructionID", "=", "instructionID", ";", "insn", "->", "spec", "=", "spec", ";", "return", "<NUM_LIT>", ";", "}", "specName", "=", "GetInstrName", "(", "instructionID", ",", "miiArg", ")", ";", "specWithOpSizeName", "=", "GetInstrName", "(", "instructionIDWithOpsize", ",", "miiArg", ")", ";", "if", "(", "is16BitEquivalent", "(", "specName", ".", "data", "(", ")", ",", "specWithOpSizeName", ".", "data", "(", ")", ")", "&&", "(", "insn", "->", "mode", "==", "MODE_16BIT", ")", "^", "insn", "->", "hasOpSize", ")", "{", "insn", "->", "instructionID", "=", "instructionIDWithOpsize", ";", "insn", "->", "spec", "=", "specifierForUID", "(", "instructionIDWithOpsize", ")", ";", "}", "else", "{", "insn", "->", "instructionID", "=", "instructionID", ";", "insn", "->", "spec", "=", "spec", ";", "}", "return", "<NUM_LIT>", ";", "}", "if", "(", "insn", "->", "opcodeType", "==", "ONEBYTE", "&&", "insn", "->", "opcode", "==", "<NUM_LIT>", "&&", "insn", "->", "rexPrefix", "&", "<NUM_LIT>", ")", "{", "const", "struct", "InstructionSpecifier", "", "spec", ";", "uint16_t", "instructionIDWithNewOpcode", ";", "const", "struct", "InstructionSpecifier", "*", "specWithNewOpcode", ";", "spec", "=", "specifierForUID", "(", "instructionID", ")", ";", "insn", "->", "opcode", "=", "<NUM_LIT>", ";", "if", "(", "getIDWithAttrMask", "(", "&", "instructionIDWithNewOpcode", ",", "insn", ",", "attrMask", ")", ")", "{", "insn", "->", "opcode", "=", "<NUM_LIT>", ";", "insn", "->", "instructionID", "=", "instructionID", ";", "insn", "->", "spec", "=", "spec", ";", "return", "<NUM_LIT>", ";", "}", "specWithNewOpcode", "=", "specifierForUID", "(", "instructionIDWithNewOpcode", ")", ";", "insn", "->", "opcode", "=" ]
LLVM	X86	CPP	stmt_completion	CPU	622,896	[ "CompactUnwindEncoding", ";" ]	[ "if", "(", "!", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ")", "break", ";", "if", "(", "ExpectEnd", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "if", "(", "Opc", "==", "PushInstr", ")", "{", "if", "(", "SavedRegIdx", ">=", "CU_NUM_SAVED_REGS", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "(", "Is64Bit", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ")", ")", "{", "ExpectEnd", "=", "true", ";", "continue", ";", "}", "SavedRegs", "[", "SavedRegIdx", "++", "]", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "StackAdjust", "+=", "OffsetSize", ";", "InstrOffset", "+=", "PushInstrSize", ";", "}", "else", "if", "(", "Opc", "==", "MoveInstr", ")", "{", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "DstReg", "!=", "FramePtr", "\|\|", "SrcReg", "!=", "StackPtr", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "StackAdjust", "=", "<NUM_LIT>", ";", "memset", "(", "SavedRegs", ",", "<NUM_LIT>", ",", "sizeof", "(", "SavedRegs", ")", ")", ";", "SavedRegIdx", "=", "<NUM_LIT>", ";", "InstrOffset", "+=", "MoveInstrSize", ";", "}", "else", "if", "(", "Opc", "==", "X86", "::", "SUB64ri32", "\|\|", "Opc", "==", "X86", "::", "SUB64ri8", "\|\|", "Opc", "==", "X86", "::", "SUB32ri", "\|\|", "Opc", "==", "X86", "::", "SUB32ri8", ")", "{", "if", "(", "StackSize", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "\|\|", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "\|\|", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "StackPtr", "\|\|", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "StackSize", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "/", "StackDivide", ";", "SubtractInstrIdx", "+=", "InstrOffset", ";", "ExpectEnd", "=", "true", ";", "}", "}", "uint32_t", "CompactUnwindEncoding", "=", "<NUM_LIT>", ";", "StackAdjust", "/", "=", "StackDivide", ";", "if", "(", "HasFP", ")", "{", "if", "(", "(", "StackAdjust", "&", "<NUM_LIT>", ")", "!=", "StackAdjust", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "uint32_t", "RegEnc", "=", "encodeCompactUnwindRegistersWithFrame", "(", "SavedRegs", ",", "Is64Bit", ")", ";", "if", "(", "RegEnc", "==", "~", "<NUM_LIT>", "U", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "CompactUnwindEncoding", "\|=", "CU", "::", "UNWIND_MODE_BP_FRAME", ";", "CompactUnwindEncoding", "\|=", "(", "StackAdjust", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "CompactUnwindEncoding", "\|=", "RegEnc", "&", "CU", "::", "UNWIND_BP_FRAME_REGISTERS", ";", "}", "else", "{", "++", "StackAdjust", ";", "uint32_t", "TotalStackSize", "=", "StackAdjust", "+", "StackSize", ";", "if", "(", "(", "TotalStackSize", "&", "<NUM_LIT>", ")", "==", "TotalStackSize", ")", "{", "CompactUnwindEncoding", "\|=", "CU", "::", "UNWIND_MODE_STACK_IMMD", ";", "CompactUnwindEncoding", "\|=", "(", "TotalStackSize", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "(", "StackAdjust", "&", "<NUM_LIT>", ")", "!=", "StackAdjust", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "CompactUnwindEncoding", "\|=", "CU", "::", "UNWIND_MODE_STACK_IND", ";", "CompactUnwindEncoding", "\|=", "(", "SubtractInstrIdx", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "CompactUnwindEncoding", "\|=", "(", "StackAdjust", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "}", "CompactUnwindEncoding", "\|=", "(", "SavedRegIdx", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "uint32_t", "RegEnc", "=", "encodeCompactUnwindRegistersWithoutFrame", "(", "SavedRegs", ",", "SavedRegIdx", ",", "Is64Bit", ")", ";", "if", "(", "RegEnc", "==", "~", "<NUM_LIT>", "U", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "CompactUnwindEncoding", "\|=", "RegEnc", "&", "CU", "::", "UNWIND_FRAMELESS_STACK_REG_PERMUTATION", ";", "}", "return" ]
LLVM	ARM	CPP	stmt_completion	CPU	622,897	[ "PIdx", ")", ".", "getImm", "(", ")", ";" ]	[ "PredReg", "=", "<NUM_LIT>", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "PredReg", "=", "MI", "->", "getOperand", "(", "PIdx", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "return", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "MI", "->", "getOperand", "(" ]
GCC	rs6000	MD	next_suggestion	CPU	622,898	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	CellSPU	CPP	program_repair	MPU	622,899	[ "<FIXS>", "}", "if", "(", "Opc", "==", "ISD", "::", "FrameIndex", ")", "{", "<FIXE>" ]	[ "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "{", "return", "NULL", ";", "<BUGS>", "}", "else", "if", "(", "Opc", "==", "ISD", "::", "FrameIndex", ")", "{", "<BUGE>", "int", "FI", "=", "cast", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "SDValue", "Imm0", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "Op", ".", "getValueType", "(", ")", ")", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

622,800

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CRm", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "opc1", ";", "bits", "<", "<NUM_LIT>", ">", "CRm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cop", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc1", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

622,801

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rot", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "rot", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

622,802

[ "}", "=", "opc", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>" ]

GCC

aarch64

MD

next_suggestion

CPU

622,803

[ "(", "match_operand", ":", "SVE_FULL_F", "<NUM_LIT>", "<STR_LIT>", ")", "]" ]

[ "(", "unspec", ":", "<", "V_INT_EQUIV", ">", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "SVE_STRICT_GP", ")" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

622,804

[ "let", "Switches", "{", "<NUM_LIT>", "}", "=", "stepReg", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "step", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "src", ";", "let", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "stepReg", ",", "{", "<NUM_LIT>", "}", ",", "{", "step", "}", ")", ";" ]

GCC

i386

CPP

next_suggestion

CPU

622,805

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m256h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_fmadd_ph", "(", "_", "_", "m256h", "_", "_", "A", ",", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m256h", "_", "_", "B", ",", "_", "_", "m256h", "_", "_", "C", ")", "{", "return", "(", "_", "_", "m256h", ")", "_", "_", "builtin_ia32_vfmaddph256_mask", "(", "(", "_", "_", "v16hf", ")", "_", "_", "A", ",", "(", "_", "_", "v16hf", ")", "_", "_", "B", ",", "(", "_", "_", "v16hf", ")", "_", "_", "C", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]

LLVM

TMS320C64X

CPP

stmt_completion

VLIW

622,806

[ ";" ]

[ "PM", ".", "add", "(", "createTMS320C64XIfConversionPass", "(", "*", "this", ")", ")", ";", "passesAdded", "=", "true", ";", "}", "if", "(", "EnableCallTimer", ")", "{", "PM", ".", "add", "(", "createTMS320C64XCallTimerPass", "(", "*", "this", ")", ")", ";", "passesAdded", "=", "true" ]

GCC

arm

MD

next_suggestion

CPU

622,807

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

rs6000

CPP

program_repair

CPU

622,808

[ "<FIXS>", "emit_insn", "(", "gen_add3_insn", "(", "this_rtx", ",", "this_rtx", ",", "GEN_INT", "(", "delta", ")", ")", ")", ";", "<FIXE>" ]

[ "if", "(", "delta", ")", "<BUGS>", "{", "rtx", "delta_rtx", "=", "GEN_INT", "(", "delta", ")", ";", "emit_insn", "(", "TARGET_32BIT", "?", "gen_addsi3", "(", "this_rtx", ",", "this_rtx", ",", "delta_rtx", ")", ":", "gen_adddi3", "(", "this_rtx", ",", "this_rtx", ",", "delta_rtx", ")", ")", ";", "}", "<BUGE>", "if", "(", "vcall_offset", ")" ]

GCC

aarch64

CPP

stmt_completion

CPU

622,809

[ "ll", ")", ";" ]

[ "return", "(", "uint64x1_t", ")", "(", "_", "_", "a", "[", "<NUM_LIT>", "]", ">", "_", "_", "b", "[", "<NUM_LIT>", "]", "?", "-", "<NUM_LIT>", "ll", ":", "<NUM_LIT>" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

622,810

[ "<STR_LIT>", ":", "<STR_LIT>", "spill", "<STR_LIT>", ")", "<<", "<STR_LIT>", ":\\n", "<STR_LIT>", ";" ]

[ "if", "(", "ReportAccMoves", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "Emitting ", "<STR_LIT>", "<<", "(", "IsPrimed", "?", "<STR_LIT>", "acc", "<STR_LIT>", ":", "<STR_LIT>", "uacc", "<STR_LIT>", ")", "<<", "<STR_LIT>", " register ", "<STR_LIT>", "<<", "(", "IsRestore", "?", "<STR_LIT>", "restore" ]

LLVM

M680x0

TD

stmt_completion

MPU

622,811

[ "MxType8d", ",", "CMD", ">", ";" ]

[ "def", "NAME", "#", "<STR_LIT>", ":", "MxBiArOp_RFRI_xEA", "<", "MN", ",", "NODE", "," ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

622,812

[ "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DefReg", ")", "||", "!", "MFI", ".", "isVRegStackified", "(", "DefReg", ")", ")", "return", "false", ";" ]

[ "VNInfo", "*", "UseVNI", "=", "LI", ".", "getVNInfoBefore", "(", "LIS", ".", "getInstructionIndex", "(", "*", "UseInst", ")", ")", ";", "if", "(", "UseVNI", "!=", "OneUseVNI", ")", "continue", ";", "const", "MachineInstr", "*", "OneUseInst", "=", "OneUse", ".", "getParent", "(", ")", ";", "if", "(", "UseInst", "==", "OneUseInst", ")", "{", "if", "(", "&", "OneUse", ">", "&", "Use", ")", "return", "false", ";", "}", "else", "{", "while", "(", "!", "MDT", ".", "dominates", "(", "OneUseInst", ",", "UseInst", ")", ")", "{", "if", "(", "UseInst", "->", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "const", "MachineOperand", "&", "MO", "=", "UseInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "false", ";", "unsigned", "DefReg", "=", "MO", ".", "getReg", "(", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

622,813

[ ",", "HalfIdx2", ";" ]

[ "if", "(", "!", "UndefLower", "&&", "!", "isUndefUpperHalf", "(", "Mask", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "!", "UndefLower", "||", "!", "isUndefUpperHalf", "(", "Mask", ")", ")", "&&", "<STR_LIT>", "Completely undef shuffle mask should have been simplified already", "<STR_LIT>", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "HalfNumElts", "=", "NumElts", "/", "<NUM_LIT>", ";", "MVT", "HalfVT", "=", "MVT", "::", "getVectorVT", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "HalfNumElts", ")", ";", "if", "(", "!", "UndefLower", "&&", "isSequentialOrUndefInRange", "(", "Mask", ",", "<NUM_LIT>", ",", "HalfNumElts", ",", "HalfNumElts", ")", ")", "{", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "HalfVT", ",", "V1", ",", "DAG", ".", "getIntPtrConstant", "(", "HalfNumElts", ",", "DL", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_SUBVECTOR", ",", "DL", ",", "VT", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "Hi", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "if", "(", "UndefLower", "&&", "isSequentialOrUndefInRange", "(", "Mask", ",", "HalfNumElts", ",", "HalfNumElts", ",", "<NUM_LIT>", ")", ")", "{", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "HalfVT", ",", "V1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_SUBVECTOR", ",", "DL", ",", "VT", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "Hi", ",", "DAG", ".", "getIntPtrConstant", "(", "HalfNumElts", ",", "DL", ")", ")", ";", "}", "int", "HalfIdx1" ]

GCC

mips

MD

program_repair

CPU

622,814

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "(", "match_operand", ":", "CC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "return", "mips_output_move", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")", "<BUGE>" ]

GCC

arm

CPP

stmt_completion

CPU

622,815

[ "_", "a", ",", "_", "_", "b", ")", ";" ]

[ "vqshl_n_s16", "(", "int16x4_t", "_", "_", "a", ",", "const", "int", "_", "_", "b", ")", "{", "return", "(", "int16x4_t", ")", "_", "_", "builtin_neon_vqshl_s_nv4hi", "(", "_" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

622,816

[ "return", "ST", ".", "hasMultiDwordFlatScratchAddressing", "(", ")", "||", "IsAtomic", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";" ]

[ "switch", "(", "AS", ")", "{", "case", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ":", "return", "ST", ".", "enableFlatScratch", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "case", "AMDGPUAS", "::", "LOCAL_ADDRESS", ":", "return", "ST", ".", "useDS128", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "case", "AMDGPUAS", "::", "GLOBAL_ADDRESS", ":", "case", "AMDGPUAS", "::", "CONSTANT_ADDRESS", ":", "case", "AMDGPUAS", "::", "CONSTANT_ADDRESS_32BIT", ":", "case", "AMDGPUAS", "::", "BUFFER_RESOURCE", ":", "return", "IsLoad", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "default", ":" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

622,817

[ "Value", "*", "Pair1", "=", "IRB", ".", "CreateInsertValue", "(", "Pair0", ",", "TempRet0", ",", "<NUM_LIT>", ",", "<STR_LIT>", "pair1", "<STR_LIT>", ")", ";" ]

[ "}", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "Instruction", "*", "I", "=", "BB", ".", "getFirstNonPHI", "(", ")", ";", "if", "(", "auto", "*", "LPI", "=", "dyn_cast", "<", "LandingPadInst", ">", "(", "I", ")", ")", "LandingPads", ".", "insert", "(", "LPI", ")", ";", "}", "Changed", "|=", "!", "LandingPads", ".", "empty", "(", ")", ";", "for", "(", "LandingPadInst", "*", "LPI", ":", "LandingPads", ")", "{", "IRB", ".", "SetInsertPoint", "(", "LPI", ")", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "FMCArgs", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "LPI", "->", "getNumClauses", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "Constant", "*", "Clause", "=", "LPI", "->", "getClause", "(", "I", ")", ";", "if", "(", "LPI", "->", "isFilter", "(", "I", ")", ")", "{", "auto", "*", "ATy", "=", "cast", "<", "ArrayType", ">", "(", "Clause", "->", "getType", "(", ")", ")", ";", "for", "(", "unsigned", "J", "=", "<NUM_LIT>", ",", "E", "=", "ATy", "->", "getNumElements", "(", ")", ";", "J", "<", "E", ";", "++", "J", ")", "{", "Value", "*", "EV", "=", "IRB", ".", "CreateExtractValue", "(", "Clause", ",", "makeArrayRef", "(", "J", ")", ",", "<STR_LIT>", "filter", "<STR_LIT>", ")", ";", "FMCArgs", ".", "push_back", "(", "EV", ")", ";", "}", "}", "else", "FMCArgs", ".", "push_back", "(", "Clause", ")", ";", "}", "Function", "*", "FMCF", "=", "getFindMatchingCatch", "(", "M", ",", "FMCArgs", ".", "size", "(", ")", ")", ";", "CallInst", "*", "FMCI", "=", "IRB", ".", "CreateCall", "(", "FMCF", ",", "FMCArgs", ",", "<STR_LIT>", "fmc", "<STR_LIT>", ")", ";", "Value", "*", "Undef", "=", "UndefValue", "::", "get", "(", "LPI", "->", "getType", "(", ")", ")", ";", "Value", "*", "Pair0", "=", "IRB", ".", "CreateInsertValue", "(", "Undef", ",", "FMCI", ",", "<NUM_LIT>", ",", "<STR_LIT>", "pair0", "<STR_LIT>", ")", ";", "Value", "*", "TempRet0", "=", "IRB", ".", "CreateCall", "(", "GetTempRet0Func", ",", "None", ",", "<STR_LIT>", "tempret0", "<STR_LIT>", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

622,818

[ "false", ";" ]

[ "TextAlignFillValue", "=", "<NUM_LIT>", ";", "if", "(", "!", "is64Bit", ")", "Data64bitsDirective", "=", "<NUM_LIT>", ";", "COMMDirectiveTakesAlignment", "=", "Triple", ".", "getDarwinMajorNumber", "(", ")", ">=", "<NUM_LIT>", ";", "if", "(", "is64Bit", ")", "{", "PersonalityPrefix", "=", "<STR_LIT>", "<STR_LIT>", ";", "PersonalitySuffix", "=", "<STR_LIT>", "+4@GOTPCREL", "<STR_LIT>", ";", "}", "else", "{", "PersonalityPrefix", "=", "<STR_LIT>", "L", "<STR_LIT>", ";", "PersonalitySuffix", "=", "<STR_LIT>", "$non_lazy_ptr", "<STR_LIT>", ";", "}", "CommentString", "=", "<STR_LIT>", "##", "<STR_LIT>", ";", "PCSymbol", "=", "<STR_LIT>", ".", "<STR_LIT>", ";", "SupportsDebugInformation", "=", "true", ";", "DwarfUsesInlineInfoSection", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "Dwarf", ";", "AbsoluteEHSectionOffsets", "=" ]

LLVM

ARM

CPP

next_suggestion

CPU

622,819

[ "}" ]

[ "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "uint32_t", "Val", "=", "-", "CE", "->", "getValue", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

622,820

[ "if", "(", "++", "ITState", ".", "CurPosition", "==", "<NUM_LIT>", "-", "TZ", ")", "ITState", ".", "CurPosition", "=", "~", "<NUM_LIT>", "U", ";" ]

[ "void", "forwardITPosition", "(", ")", "{", "if", "(", "!", "inITBlock", "(", ")", ")", "return", ";", "unsigned", "TZ", "=", "CountTrailingZeros_32", "(", "ITState", ".", "Mask", ")", ";" ]

GCC

i386

MD

program_repair

CPU

622,821

[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VI_UNALIGNED_LOADSTORE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VI_UNALIGNED_LOADSTORE", "[", "(", "match_operand", ":", "VI_UNALIGNED_LOADSTORE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_STOREU", ")", ")", "]", "<FIXE>" ]

[ "]", "(", "const_string", "<STR_LIT>", ")", ")", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VI1", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VI1", "[", "(", "match_operand", ":", "VI1", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_STOREU", ")", ")", "]", "<BUGE>", "<STR_LIT>", "{", "switch", "(", "get_attr_mode", "(", "insn", ")", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,822

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicateLate", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,823

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]

GCC

rs6000

CPP

next_suggestion

CPU

622,824

[ "}" ]

[ "branch_island", "=", "TREE_CHAIN", "(", "branch_island", ")", ")", "if", "(", "function_name", "==", "BRANCH_ISLAND_FUNCTION_NAME", "(", "branch_island", ")", ")", "return", "BRANCH_ISLAND_LABEL_NAME", "(", "branch_island", ")", ";", "return", "<NUM_LIT>", ";" ]

GCC

m68k

MD

stmt_completion

MPU

622,825

[ "<NUM_LIT>", "]", ")", ")" ]

[ "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_reg_rtx", "(", "SImode", ")", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "CONST_INT", ")", "{", "emit_insn", "(", "gen_const_smulsi3_highpart", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

622,826

[ "return", "Op", ";" ]

[ "static", "std", "::", "unique_ptr", "<", "PPCOperand", ">", "CreateExpr", "(", "const", "MCExpr", "*", "Val", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "bool", "IsPPC64", ")", "{", "auto", "Op", "=", "make_unique", "<", "PPCOperand", ">", "(", "Expression", ")", ";", "Op", "->", "Expr", ".", "Val", "=", "Val", ";", "Op", "->", "Expr", ".", "CRVal", "=", "EvaluateCRExpr", "(", "Val", ")", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "Op", "->", "IsPPC64", "=", "IsPPC64", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

622,827

[ "}" ]

[ "while", "(", "static_cast", "<", "size_t", ">", "(", "BeginSyncGroupIdx", ")", "<", "PipelineInstrs", ".", "size", "(", ")", "&&", "PipelineInstrs", "[", "BeginSyncGroupIdx", "]", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "++", "BeginSyncGroupIdx", ";", "if", "(", "static_cast", "<", "size_t", ">", "(", "BeginSyncGroupIdx", ")", ">=", "PipelineInstrs", ".", "size", "(", ")", ")", "return", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

622,828

[ "getValue", "(", ")", "/", "<NUM_LIT>", ")", ")", ";" ]

[ "void", "addSImm7s8Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "MCE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "MCE", "->" ]

LLVM

Mips

TD

stmt_completion

CPU

622,829

[ "<", "<NUM_LIT>", ">", ";" ]

[ "class", "SUBU_S_PH_ENC", ":", "ADDU_QB_FMT" ]

LLVM

PowerPC

TD

stmt_completion

CPU

622,830

[ "SELECT_VSRC", "(", "CRXOR", "$", "lhs", ",", "$", "rhs", ")", ",", "$", "tval", ",", "$", "fval", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v2f64", "(", "selectcc", "i1", ":", "$", "lhs", ",", "i1", ":", "$", "rhs", ",", "v2f64", ":", "$", "tval", ",", "v2f64", ":", "$", "fval", ",", "SETNE", ")", ")", ",", "(" ]

LLVM

SystemZ

TD

stmt_completion

CPU

622,831

[ "=", "<NUM_LIT>", ";" ]

[ "class", "InstRXa", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "XBD2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "XBD2", ";", "let", "HasIndex" ]

LLVM

Mips

TD

stmt_completion

CPU

622,832

[ ">", ";" ]

[ "class", "SBE_MMR6_ENC", ":", "POOL32C_STORE_EVA_FM_MMR6", "<", "<NUM_LIT>" ]

LLVM

X86

CPP

next_suggestion

CPU

622,833

[ "return", "false", ";" ]

[ "case", "CallingConv", "::", "Tail", ":", "case", "CallingConv", "::", "Swift", ":", "case", "CallingConv", "::", "SwiftTail", ":", "case", "CallingConv", "::", "X86_FastCall", ":", "case", "CallingConv", "::", "X86_StdCall", ":", "case", "CallingConv", "::", "X86_ThisCall", ":", "case", "CallingConv", "::", "X86_VectorCall", ":", "case", "CallingConv", "::", "Intel_OCL_BI", ":", "return", "isTargetWin64", "(", ")", ";", "case", "CallingConv", "::", "Win64", ":", "return", "true", ";", "case", "CallingConv", "::", "X86_64_SysV", ":", "return", "false", ";", "default", ":" ]

GCC

arm

CPP

stmt_completion

CPU

622,834

[ "a", ",", "_", "_", "b", ")", ";" ]

[ "return", "(", "int64x2_t", ")", "_", "_", "builtin_neon_vaddlsv2si", "(", "_", "_" ]

GCC

arm

CPP

stmt_completion

CPU

622,835

[ ";" ]

[ "if", "(", "TARGET_SOFT_FLOAT", ")", "arm_fpu_attr", "=", "FPU_NONE", ";", "else", "arm_fpu_attr", "=", "FPU_VFP", ";", "if", "(", "TARGET_AAPCS_BASED", ")", "{", "if", "(", "TARGET_CALLER_INTERWORKING", ")", "error", "(", "<STR_LIT>", "AAPCS does not support %<-mcaller-super-interworking%>", "<STR_LIT>", ")", ";", "else", "if", "(", "TARGET_CALLEE_INTERWORKING", ")", "error", "(", "<STR_LIT>", "AAPCS does not support %<-mcallee-super-interworking%>", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "arm_arch4", "&&", "arm_fp16_format", "!=", "ARM_FP16_FORMAT_NONE", ")", "sorry", "(", "<STR_LIT>", "%<__fp16%> and no ldrh", "<STR_LIT>", ")", ";", "if", "(", "use_cmse", "&&", "!", "arm_arch_cmse", ")", "error", "(", "<STR_LIT>", "target CPU does not support ARMv8-M Security Extensions", "<STR_LIT>", ")", ";", "if", "(", "use_cmse", "&&", "TARGET_HARD_FLOAT", "&&", "LAST_VFP_REGNUM", ">", "LAST_LO_VFP_REGNUM", ")", "error", "(", "<STR_LIT>", "ARMv8-M Security Extensions incompatible with selected FPU", "<STR_LIT>", ")", ";", "if", "(", "TARGET_AAPCS_BASED", ")", "{", "if", "(", "arm_abi", "==", "ARM_ABI_IWMMXT", ")", "arm_pcs_default", "=", "ARM_PCS_AAPCS_IWMMXT", ";", "else", "if", "(", "TARGET_HARD_FLOAT_ABI", ")", "{", "arm_pcs_default", "=", "ARM_PCS_AAPCS_VFP", ";", "if", "(", "!", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_vfpv2", ")", "&&", "!", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_mve", ")", ")", "error", "(", "<STR_LIT>", "%<-mfloat-abi=hard%>: selected architecture lacks an FPU", "<STR_LIT>", ")", ";", "}", "else", "arm_pcs_default", "=", "ARM_PCS_AAPCS" ]

GCC

i386

CPP

stmt_completion

CPU

622,836

[ "_", "mmask16", "_", "_", "M", ",", "short", "_", "_", "A", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_set1_epi16", "(", "_", "_", "m256i", "_", "_", "O", ",", "_" ]

GCC

i386

CPP

program_repair

CPU

622,837

[ "<FIXS>", "return", "x86_64_sign_extended_value", "(", "op", ")", ";", "<FIXE>" ]

[ "return", "nonmemory_operand", "(", "op", ",", "mode", ")", ";", "if", "(", "register_operand", "(", "op", ",", "mode", ")", ")", "return", "<NUM_LIT>", ";", "<BUGS>", "return", "x86_64_sign_extended_value", "(", "op", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "}" ]

GCC

iq2000

CPP

code_generation

CPU

622,838

[ "static", "int", "iq2000_address_cost", "(", "rtx", "addr", ",", "machine_mode", "mode", ",", "addr_space_t", "as", ",", "bool", "speed", ")", "{", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "LO_SUM", ":", "return", "<NUM_LIT>", ";", "case", "LABEL_REF", ":", "return", "<NUM_LIT>", ";", "case", "CONST", ":", "{", "rtx", "offset", "=", "const0_rtx", ";", "addr", "=", "eliminate_constant_term", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "&", "offset", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "LABEL_REF", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "addr", ")", "!=", "SYMBOL_REF", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "SMALL_INT", "(", "offset", ")", ")", "return", "<NUM_LIT>", ";", "}", "case", "SYMBOL_REF", ":", "return", "SYMBOL_REF_FLAG", "(", "addr", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "case", "PLUS", ":", "{", "rtx", "plus0", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "rtx", "plus1", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "plus0", ")", "!=", "REG", "&&", "GET_CODE", "(", "plus1", ")", "==", "REG", ")", "plus0", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "plus1", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "plus0", ")", "!=", "REG", ")", "break", ";", "switch", "(", "GET_CODE", "(", "plus1", ")", ")", "{", "case", "CONST_INT", ":", "return", "SMALL_INT", "(", "plus1", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "case", "CONST", ":", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "case", "HIGH", ":", "case", "LO_SUM", ":", "return", "iq2000_address_cost", "(", "plus1", ",", "mode", ",", "as", ",", "speed", ")", "+", "<NUM_LIT>", ";", "default", ":", "break", ";", "}", "}", "default", ":", "break", ";", "}", "return", "<NUM_LIT>", ";", "}" ]

[ "Provide", "the", "costs", "of", "an", "addressing", "mode", "that", "contains", "ADDR", "." ]

GCC

sh

MD

stmt_completion

CPU

622,839

[ ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]

GCC

i386

MD

program_repair

CPU

622,840

[ "<FIXS>", "(", "match_operand", ":", "VI4_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VPMADDWDACCD", ")", ")", "]", "<FIXE>", "<FIXS>", "(", "vec_merge", ":", "VI4_AVX512VL", "(", "unspec", ":", "VI4_AVX512VL", "[", "(", "match_operand", ":", "VI4_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI4_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI4_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VPMADDWDACCD", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "avx512fmaskmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>" ]

[ "(", "unspec", ":", "VI4_AVX512VL", "[", "(", "match_operand", ":", "VI4_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI4_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "VI4_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VPMADDWDACCD", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "(", "<STR_LIT>", ")", "(", "<STR_LIT>", ")", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VI4_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "vec_merge", ":", "VI4_AVX512VL", "(", "unspec", ":", "VI4_AVX512VL", "[", "(", "match_operand", ":", "VI4_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI4_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI4_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VPMADDWDACCD", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "avx512fmaskmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "(", "<STR_LIT>", ")", "(", "<STR_LIT>", ")", ")", "]", ")" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

622,841

[ "hasInv2PiInlineImm", "(", ")", ")", ";" ]

[ "bool", "AMDGPUInstructionSelector", "::", "isInlineImmediate64", "(", "int64_t", "Imm", ")", "const", "{", "return", "AMDGPU", "::", "isInlinableLiteral64", "(", "Imm", ",", "STI", "." ]

LLVM

X86

CPP

stmt_completion

CPU

622,842

[ "MVT", "::", "i32", ",", "Op0", ",", "Op1", ")", ";" ]

[ "unsigned", "ExtendOp", "=", "isX86CCUnsigned", "(", "X86CC", ")", "?", "ISD", "::", "ZERO_EXTEND", ":", "ISD", "::", "SIGN_EXTEND", ";", "Op0", "=", "DAG", ".", "getNode", "(", "ExtendOp", ",", "dl", ",", "MVT", "::", "i32", ",", "Op0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "ExtendOp", ",", "dl", ",", "MVT", "::", "i32", ",", "Op1", ")", ";", "}", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op0", ".", "getValueType", "(", ")", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Op0", ",", "Op1", ")", ";", "return", "SDValue", "(", "Sub", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", "," ]

GCC

avr

CPP

stmt_completion

MPU

622,843

[ "true", ";" ]

[ "for", "(", ";", "mask", ";", "mask", ">>=", "<NUM_LIT>", ",", "op", "++", ",", "hreg", "++", ")", "if", "(", "(", "mask", "&", "<NUM_LIT>", ")", "&&", "*", "hreg", ")", "emit_move_insn", "(", "*", "hreg", ",", "*", "op", ")", ";", "return" ]

GCC

s390

CPP

stmt_completion

MPU

622,844

[ ")", ";" ]

[ "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelts", ";", "i", "++", ")", "perm", "[", "i", "]", "=", "GEN_INT", "(", "(", "i", "+", "addend", ")", "/", "<NUM_LIT>", "+", "(", "i", "%", "<NUM_LIT>", ")", "*", "nelts", ")", ";", "return", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec_v", "(", "nelts", ",", "perm", ")" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

622,845

[ "return", "true", ";" ]

[ "Instruction", "*", "Base", "=", "Move", ".", "Main", ".", "front", "(", ")", ";", "if", "(", "Base", "->", "getParent", "(", ")", "!=", "Info", ".", "Inst", "->", "getParent", "(", ")", ")", "return", "false", ";", "if", "(", "!", "HVC", ".", "isSafeToMoveBeforeInBB", "(", "*", "Info", ".", "Inst", ",", "Base", "->", "getIterator", "(", ")", ")", ")", "return", "false", ";", "auto", "isSafeToCopyAtBase", "=", "[", "&", "]", "(", "const", "Instruction", "*", "I", ")", "{", "return", "HVC", ".", "isSafeToMoveBeforeInBB", "(", "*", "I", ",", "Base", "->", "getIterator", "(", ")", ")", "&&", "HVC", ".", "isSafeToClone", "(", "*", "I", ")", ";", "}", ";", "DepList", "Deps", "=", "getUpwardDeps", "(", "Info", ".", "Inst", ",", "Base", ")", ";", "if", "(", "!", "llvm", "::", "all_of", "(", "Deps", ",", "isSafeToCopyAtBase", ")", ")", "return", "false", ";", "Move", ".", "Main", ".", "push_back", "(", "Info", ".", "Inst", ")", ";", "llvm", "::", "append_range", "(", "Move", ".", "Deps", ",", "Deps", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

622,846

[ "Rxx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "class", "Enc_61f0b0", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rxx32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

GCC

i386

CPP

next_suggestion

CPU

622,847

[ "}" ]

[ "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", "{", "rtx", "vec", "=", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "vec", ")", "==", "SET", "&&", "XINT", "(", "XEXP", "(", "vec", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_SET_GOT", "&&", "REGNO", "(", "XEXP", "(", "vec", ",", "<NUM_LIT>", ")", ")", "==", "REGNO", "(", "reg", ")", ")", "delete", "_", "insn", "(", "c_insn", ")", ";", "}" ]

LLVM

TPC

CPP

code_generation

Virtual ISA

622,848

[ "void", "TPCDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "Selecting: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "N", "->", "dump", "(", "CurDAG", ")", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "== ", "<STR_LIT>", ";", "N", "->", "dump", "(", "CurDAG", ")", ";", "errs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "N", "->", "setNodeId", "(", "-", "<NUM_LIT>", ")", ";", "return", ";", "}", "SelectCode", "(", "N", ")", ";", "}" ]

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

LLVM

AArch64

TD

next_suggestion

CPU

622,849

[ "let", "PrintMethod", "=", "<STR_LIT>", "#", "!", "if", "(", "SignExtend", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "#", "<STR_LIT>", "#", "Scale", "#", "<STR_LIT>", "#", "!", "if", "(", "IsLSL", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "#", "<STR_LIT>", "#", "!", "if", "(", "!", "eq", "(", "RegWidth", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "#", "<STR_LIT>", ";" ]

[ "class", "ZPRExtendRegisterOperand", "<", "bit", "SignExtend", ",", "bit", "IsLSL", ",", "string", "Repr", ",", "int", "RegWidth", ",", "int", "Scale", ",", "string", "Suffix", "=", "<STR_LIT>", ">", ":", "RegisterOperand", "<", "ZPR", ">", "{", "let", "ParserMatchClass", "=", "!", "cast", "<", "AsmOperandClass", ">", "(", "<STR_LIT>", "#", "RegWidth", "#", "<STR_LIT>", "#", "Repr", "#", "Scale", "#", "Suffix", ")", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

622,850

[ "Expand", ")", ";" ]

[ "addRegisterClass", "(", "MVT", "::", "i32", ",", "&", "Mips", "::", "CPURegsRegClass", ")", ";", "addRegisterClass", "(", "MVT", "::", "f32", ",", "&", "Mips", "::", "FGR32RegClass", ")", ";", "computeRegisterProperties", "(", ")", ";", "clearRegisterClasses", "(", ")", ";", "addRegisterClass", "(", "MVT", "::", "i32", ",", "&", "Mips", "::", "CPU16RegsRegClass", ")", ";", "if", "(", "Mips16HardFloat", ")", "setMips16HardFloatLibCalls", "(", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_FENCE", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_CMP_SWAP", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_SWAP", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_ADD", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_SUB", ",", "MVT", "::", "i32", "," ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

622,851

[ "BinOp", "->", "setIsExact", "(", "I", ".", "isExact", "(", ")", ")", ";" ]

[ "if", "(", "isa", "<", "OverflowingBinaryOperator", ">", "(", "BinOp", ")", ")", "{", "BinOp", "->", "setHasNoSignedWrap", "(", "I", ".", "hasNoSignedWrap", "(", ")", ")", ";", "BinOp", "->", "setHasNoUnsignedWrap", "(", "I", ".", "hasNoUnsignedWrap", "(", ")", ")", ";", "}", "else", "if", "(", "isa", "<", "PossiblyExactOperator", ">", "(", "BinOp", ")", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,852

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

code_generation

CPU

622,853

[ "rtx", "ix86_build_signbit_mask", "(", "machine_mode", "mode", ",", "bool", "vect", ",", "bool", "invert", ")", "{", "machine_mode", "vec_mode", ",", "imode", ";", "wide_int", "w", ";", "rtx", "mask", ",", "v", ";", "switch", "(", "mode", ")", "{", "case", "E_V16SImode", ":", "case", "E_V16SFmode", ":", "case", "E_V8SImode", ":", "case", "E_V4SImode", ":", "case", "E_V8SFmode", ":", "case", "E_V4SFmode", ":", "case", "E_V2SFmode", ":", "vec_mode", "=", "mode", ";", "imode", "=", "SImode", ";", "break", ";", "case", "E_V8DImode", ":", "case", "E_V4DImode", ":", "case", "E_V2DImode", ":", "case", "E_V8DFmode", ":", "case", "E_V4DFmode", ":", "case", "E_V2DFmode", ":", "vec_mode", "=", "mode", ";", "imode", "=", "DImode", ";", "break", ";", "case", "E_TImode", ":", "case", "E_TFmode", ":", "vec_mode", "=", "VOIDmode", ";", "imode", "=", "TImode", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "w", "=", "wi", "::", "set_bit_in_zero", "(", "GET_MODE_BITSIZE", "(", "inner_mode", ")", "-", "<NUM_LIT>", ",", "GET_MODE_BITSIZE", "(", "inner_mode", ")", ")", ";", "if", "(", "invert", ")", "w", "=", "wi", "::", "bit_not", "(", "w", ")", ";", "mask", "=", "immed_wide_int_const", "(", "w", ",", "imode", ")", ";", "mask", "=", "gen_lowpart", "(", "inner_mode", ",", "mask", ")", ";", "if", "(", "vec_mode", "==", "VOIDmode", ")", "return", "force_reg", "(", "inner_mode", ",", "mask", ")", ";", "v", "=", "ix86_build_const_vector", "(", "vec_mode", ",", "vect", ",", "mask", ")", ";", "return", "force_reg", "(", "vec_mode", ",", "v", ")", ";", "}" ]

[ "A", "subroutine", "of", "ix86_expand_fp_absneg_operator", "and", "copysign", "expanders", ".", "Create", "a", "mask", "for", "the", "sign", "bit", "in", "MODE", "for", "an", "SSE", "register", ".", "If", "VECT", "is", "true", ",", "then", "replicate", "the", "mask", "for", "all", "elements", "of", "the", "vector", "register", ".", "If", "INVERT", "is", "true", ",", "then", "create", "a", "mask", "excluding", "the", "sign", "bit", "." ]

GCC

nios2

MD

next_suggestion

MPU

622,854

[ "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")" ]

[ "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

arm

MD

program_repair

CPU

622,855

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "xor", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

GCC

mmix

MD

next_suggestion

CPU

622,856

[ "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "\t", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]

GCC

aarch64

CPP

program_repair

CPU

622,857

[ "<FIXS>", "return", "(", "aarch64_vector_mode_p", "(", "mode", ")", "?", "CEIL", "(", "lowest_size", ",", "UNITS_PER_VREG", ")", ":", "CEIL", "(", "lowest_size", ",", "UNITS_PER_WORD", ")", ")", ";", "<FIXE>" ]

[ "case", "POINTER_AND_FP_REGS", ":", "case", "FP_REGS", ":", "case", "FP_LO_REGS", ":", "<BUGS>", "returnaarch64_vector_mode_p", "(", "mode", ")", "?", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_VREG", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_VREG", ":", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";", "<BUGE>", "case", "STACK_REG", ":", "return", "<NUM_LIT>", ";" ]

GCC

v850

MD

next_suggestion

MPU

622,858

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "SF", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

GCC

i386

CPP

stmt_completion

CPU

622,859

[ "-", "<NUM_LIT>", ")", ";" ]

[ "return", "_", "_", "builtin_ia32_maxph512_mask", "(", "_", "_", "A", ",", "_", "_", "B", ",", "_", "mm512_setzero_ph", "(", ")", ",", "(", "_", "_", "mmask32", ")" ]

GCC

stormy16

MD

stmt_completion

CPU

622,860

[ "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SI", "(", "zero_extend", ":", "SI", "(", "match_operand", ":" ]

LLVM

ARM

TD

next_suggestion

CPU

622,861

[ "}" ]

[ "def", "v16i8", ":", "N2VQSh", "<", "op24", ",", "op23", ",", "op11_8", ",", "<NUM_LIT>", ",", "op4", ",", "N2RegVShLFrm", ",", "itin", ",", "i32imm", ",", "OpcodeStr", ",", "!", "strconcat", "(", "Dt", ",", "<STR_LIT>", ")", ",", "v16i8", ",", "OpNode", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

622,862

[ "(", "<NUM_LIT>", ")", ",", "SetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "InverseCC", ")", ";" ]

[ "if", "(", "SelectA", "!=", "SelectB", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "ISD", "::", "CondCode", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "SetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "ISD", "::", "CondCode", "InverseCC", "=", "ISD", "::", "getSetCCInverse", "(", "CC", ",", "SetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ";", "auto", "InverseSetCC", "=", "DAG", ".", "getSetCC", "(", "SDLoc", "(", "SetCC", ")", ",", "SetCC", ".", "getValueType", "(", ")", ",", "SetCC", ".", "getOperand" ]

LLVM

AMDGPU

TD

program_repair

GPU

622,863

[ "<FIXS>", "let", "Src1ModVOP3DPP", "=", "FP32VCSrcInputMods", ";", "<FIXE>" ]

[ "dpp8", ":", "$", "dpp8", ",", "Dpp8FI", ":", "$", "fi", ")", ";", "let", "Src0ModVOP3DPP", "=", "FPVRegInputMods", ";", "<BUGS>", "let", "Src1ModVOP3DPP", "=", "FPVRegInputMods", ";", "<BUGE>", "let", "HasExt", "=", "<NUM_LIT>", ";", "let", "HasExtDPP", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,864

[ "let", "mayLoad", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "accessSize", "=", "WordAccess", ";" ]

LLVM

Blackfin

CPP

next_suggestion

DSP

622,865

[ "if", "(", "FrameSize", "<=", "<NUM_LIT>", ")", "{" ]

[ "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "int", "FrameSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "FrameSize", "%", "<NUM_LIT>", ")", "{", "FrameSize", "=", "(", "FrameSize", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";", "MFI", "->", "setStackSize", "(", "FrameSize", ")", ";", "}", "if", "(", "!", "hasFP", "(", "MF", ")", ")", "{", "assert", "(", "!", "MFI", "->", "adjustsStack", "(", ")", "&&", "<STR_LIT>", "FP elimination on a non-leaf function is not supported", "<STR_LIT>", ")", ";", "adjustRegister", "(", "MBB", ",", "MBBI", ",", "dl", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "-", "FrameSize", ")", ";", "return", ";", "}" ]

GCC

s390

CPP

code_generation

MPU

622,866

[ "void", "s390_expand_vcond", "(", "rtx", "target", ",", "rtx", "then", ",", "rtx", "els", ",", "enum", "rtx_code", "cond", ",", "rtx", "cmp_op1", ",", "rtx", "cmp_op2", ")", "{", "rtx", "tmp", ";", "machine_mode", "result_mode", ";", "rtx", "result_target", ";", "machine_mode", "target_mode", "=", "GET_MODE", "(", "target", ")", ";", "machine_mode", "cmp_mode", "=", "GET_MODE", "(", "cmp_op1", ")", ";", "rtx", "op", "=", "(", "cond", "==", "LT", ")", "?", "els", ":", "then", ";", "if", "(", "(", "cond", "==", "LT", "||", "cond", "==", "GE", ")", "&&", "target_mode", "==", "cmp_mode", "&&", "cmp_op2", "==", "CONST0_RTX", "(", "cmp_mode", ")", "&&", "op", "==", "CONST0_RTX", "(", "target_mode", ")", "&&", "s390_vector_mode_supported_p", "(", "target_mode", ")", "&&", "GET_MODE_CLASS", "(", "target_mode", ")", "==", "MODE_VECTOR_INT", ")", "{", "rtx", "negop", "=", "(", "cond", "==", "LT", ")", "?", "then", ":", "els", ";", "int", "shift", "=", "GET_MODE_BITSIZE", "(", "GET_MODE_INNER", "(", "target_mode", ")", ")", "-", "<NUM_LIT>", ";", "if", "(", "negop", "==", "CONST1_RTX", "(", "target_mode", ")", ")", "{", "rtx", "res", "=", "expand_simple_binop", "(", "cmp_mode", ",", "LSHIFTRT", ",", "cmp_op1", ",", "GEN_INT", "(", "shift", ")", ",", "target", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "if", "(", "res", "!=", "target", ")", "emit_move_insn", "(", "target", ",", "res", ")", ";", "return", ";", "}", "else", "if", "(", "all_ones_operand", "(", "negop", ",", "target_mode", ")", ")", "{", "rtx", "res", "=", "expand_simple_binop", "(", "cmp_mode", ",", "ASHIFTRT", ",", "cmp_op1", ",", "GEN_INT", "(", "shift", ")", ",", "target", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "if", "(", "res", "!=", "target", ")", "emit_move_insn", "(", "target", ",", "res", ")", ";", "return", ";", "}", "}", "result_mode", "=", "cmp_mode", "==", "V2DFmode", "?", "V2DImode", ":", "cmp_mode", ";", "result_target", "=", "gen_reg_rtx", "(", "result_mode", ")", ";", "if", "(", "!", "REG_P", "(", "cmp_op1", ")", ")", "cmp_op1", "=", "force_reg", "(", "GET_MODE", "(", "cmp_op1", ")", ",", "cmp_op1", ")", ";", "if", "(", "!", "REG_P", "(", "cmp_op2", ")", ")", "cmp_op2", "=", "force_reg", "(", "GET_MODE", "(", "cmp_op2", ")", ",", "cmp_op2", ")", ";", "s390_expand_vec_compare", "(", "result_target", ",", "cond", ",", "cmp_op1", ",", "cmp_op2", ")", ";", "if", "(", "all_ones_operand", "(", "then", ",", "GET_MODE", "(", "then", ")", ")", "&&", "const0_operand", "(", "els", ",", "GET_MODE", "(", "els", ")", ")", ")", "{", "emit_move_insn", "(", "target", ",", "gen_rtx_SUBREG", "(", "target_mode", ",", "result_target", ",", "<NUM_LIT>", ")", ")", ";", "return", ";", "}", "if", "(", "!", "REG_P", "(", "then", ")", ")", "then", "=", "force_reg", "(", "target_mode", ",", "then", ")", ";", "if", "(", "!", "REG_P", "(", "els", ")", ")", "els", "=", "force_reg", "(", "target_mode", ",", "els", ")", ";", "tmp", "=", "gen_rtx_fmt_ee", "(", "EQ", ",", "VOIDmode", ",", "result_target", ",", "CONST0_RTX", "(", "result_mode", ")", ")", ";", "tmp", "=", "gen_rtx_IF_THEN_ELSE", "(", "target_mode", ",", "tmp", ",", "els", ",", "then", ")", ";", "gcc_assert", "(", "target_mode", "==", "GET_MODE", "(", "then", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "target", ",", "tmp", ")", ")", ";", "}" ]

[ "Generate", "a", "vector", "comparison", "expression", "loading", "either", "elements", "of", "THEN", "or", "ELS", "into", "TARGET", "depending", "on", "the", "comparison", "COND", "of", "CMP_OP1", "and", "CMP_OP2", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,867

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rdd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rdd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

i386

MD

stmt_completion

CPU

622,868

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit" ]

LLVM

Hexagon

CPP

program_repair

DSP

622,869

[ "<FIXS>", "MachineInstr", "*", "Loop", "=", "findLoopInstr", "(", "TBB", ",", "EndLoopOp", ",", "Cond", "[", "<NUM_LIT>", "]", ".", "getMBB", "(", ")", ",", "VisitedBBs", ")", ";", "<FIXE>" ]

[ "SmallPtrSet", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "VisitedBBs", ";", "<BUGS>", "MachineInstr", "*", "Loop", "=", "findLoopInstr", "(", "TBB", ",", "EndLoopOp", ",", "VisitedBBs", ")", ";", "<BUGE>", "assert", "(", "Loop", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", "Inserting an ENDLOOP without a LOOP", "<STR_LIT>", ")", ";", "Loop", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "TBB", ")", ";" ]

GCC

rs6000

CPP

next_suggestion

CPU

622,870

[ "call", "[", "<NUM_LIT>", "]", "=", "gen_rtx_CALL", "(", "VOIDmode", ",", "gen_rtx_MEM", "(", "SImode", ",", "func_addr", ")", ",", "tlsarg", ")", ";" ]

[ "if", "(", "global_tlsarg", ")", "tlsarg", "=", "global_tlsarg", ";", "if", "(", "(", "INTVAL", "(", "cookie", ")", "&", "CALL_LONG", ")", "!=", "<NUM_LIT>", "&&", "GET_CODE", "(", "func_desc", ")", "==", "SYMBOL_REF", ")", "{", "func", "=", "rs6000_longcall_ref", "(", "func_desc", ",", "tlsarg", ")", ";", "if", "(", "TARGET_PLTSEQ", ")", "abi_reg", "=", "func", ";", "}", "if", "(", "GET_CODE", "(", "func", ")", "!=", "SYMBOL_REF", ")", "{", "func", "=", "force_reg", "(", "Pmode", ",", "func", ")", ";", "func_addr", "=", "gen_rtx_REG", "(", "Pmode", ",", "CTR_REGNO", ")", ";", "if", "(", "abi_reg", ")", "{", "rtvec", "v", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "func", ",", "func_desc", ",", "tlsarg", ")", ";", "rtx", "mark_func", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "v", ",", "UNSPEC_PLTSEQ", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "func_addr", ",", "mark_func", ")", ")", ";", "v", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "func_addr", ",", "func_desc", ")", ";", "func_addr", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "v", ",", "UNSPEC_PLTSEQ", ")", ";", "}", "else", "emit_move_insn", "(", "func_addr", ",", "func", ")", ";", "}", "else", "func_addr", "=", "func", ";" ]

LLVM

Cpu0

CPP

next_suggestion

CPU

622,871

[ "return", "true", ";" ]

[ "Cpu0FI", "=", "MF", ".", "getInfo", "<", "Cpu0MachineFunctionInfo", ">", "(", ")", ";", "AsmPrinter", "::", "runOnMachineFunction", "(", "MF", ")", ";" ]

GCC

aarch64

CPP

stmt_completion

CPU

622,872

[ ":", "<STR_LIT>", "aarch64", "<STR_LIT>", ";" ]

[ "return", "TARGET_ILP32", "?", "<STR_LIT>", "aarch64_ilp32", "<STR_LIT>" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

622,873

[ "}" ]

[ "virtual", "const", "PPCInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";" ]

LLVM

X86

TD

program_repair

CPU

622,874

[ "<FIXS>", "IIC_SR", ">", ",", "OpSize16", ";", "<FIXE>", "<FIXS>", "IIC_SR", ">", ",", "OpSize32", ";", "<FIXE>" ]

[ "def", "ROL16mCL", ":", "I", "<NUM_LIT>", ",", "MRM0m", ",", "(", "outs", ")", ",", "(", "ins", "i16mem", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "rotl", "(", "loadi16", "addr", ":", "$", "dst", ")", ",", "CL", ")", ",", "addr", ":", "$", "dst", ")", "]", ",", "<BUGS>", "IIC_SR", ">", ",", "OpSize", ";", "<BUGE>", "def", "ROL32mCL", ":", "I", "<NUM_LIT>", ",", "MRM0m", ",", "(", "outs", ")", ",", "(", "ins", "i32mem", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "rotl", "(", "loadi32", "addr", ":", "$", "dst", ")", ",", "CL", ")", ",", "addr", ":", "$", "dst", ")", "]", ",", "<BUGS>", "IIC_SR", ">", ",", "OpSize16", ";", "<BUGE>", "def", "ROL64mCL", ":", "RI", "<NUM_LIT>", ",", "MRM0m", ",", "(", "outs", ")", ",", "(", "ins", "i64mem", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "rotl", "(", "loadi64", "addr", ":", "$", "dst", ")", ",", "CL", ")", ",", "addr", ":", "$", "dst", ")", "]", "," ]

GCC

fr30

CPP

code_generation

DSP

622,875

[ "static", "void", "fr30_asm_trampoline_template", "(", "FILE", "*", "f", ")", "{", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tnop\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tldi:32\\t#0, %s\\n", "<STR_LIT>", ",", "reg_names", "[", "STATIC_CHAIN_REGNUM", "]", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tnop\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tldi:32\\t#0, %s\\n", "<STR_LIT>", ",", "reg_names", "[", "COMPILER_SCRATCH_REGISTER", "]", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tjmp\\t@%s\\n", "<STR_LIT>", ",", "reg_names", "[", "COMPILER_SCRATCH_REGISTER", "]", ")", ";", "}" ]

[ "Implement", "TARGET_ASM_TRAMPOLINE_TEMPLATE", ".", "On", "the", "FR30", ",", "the", "trampoline", "is", ":", "nop", "ldi:32", "STATIC", ",", "r12", "nop", "ldi:32", "FUNCTION", ",", "r0", "jmp", "@", "r0", "The", "no-ops", "are", "to", "guarantee", "that", "the", "static", "chain", "and", "final", "target", "are", "32", "bit", "aligned", "within", "the", "trampoline", ".", "That", "allows", "us", "to", "initialize", "those", "locations", "with", "simple", "SImode", "stores", ".", "The", "alternative", "would", "be", "to", "use", "HImode", "stores", "." ]

GCC

i386

MD

program_repair

CPU

622,876

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "lshiftrt", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

622,877

[ "Known", ".", "Zero", ".", "setHighBits", "(", "<NUM_LIT>", ")", ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "BitWidth", "=", "Known", ".", "getBitWidth", "(", ")", ";", "Known", ".", "Zero", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "<NUM_LIT>", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "KnownBits", "LHSKnown", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "KnownBits", "RHSKnown", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "unsigned", "TrailZ", "=", "LHSKnown", ".", "countMinTrailingZeros", "(", ")", "+", "RHSKnown", ".", "countMinTrailingZeros", "(", ")", ";", "Known", ".", "Zero", ".", "setLowBits", "(", "std", "::", "min", "(", "TrailZ", ",", "<NUM_LIT>", "u", ")", ")", ";", "LHSKnown", "=", "LHSKnown", ".", "trunc", "(", "<NUM_LIT>", ")", ";", "RHSKnown", "=", "RHSKnown", ".", "trunc", "(", "<NUM_LIT>", ")", ";", "bool", "Negative", "=", "false", ";", "if", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "unsigned", "LHSValBits", "=", "<NUM_LIT>", "-", "LHSKnown", ".", "countMinSignBits", "(", ")", ";", "unsigned", "RHSValBits", "=", "<NUM_LIT>", "-", "RHSKnown", ".", "countMinSignBits", "(", ")", ";", "unsigned", "MaxValBits", "=", "std", "::", "min", "(", "LHSValBits", "+", "RHSValBits", ",", "<NUM_LIT>", "u", ")", ";", "if", "(", "MaxValBits", ">=", "<NUM_LIT>", ")", "break", ";", "bool", "LHSNegative", "=", "LHSKnown", ".", "isNegative", "(", ")", ";", "bool", "LHSPositive", "=", "LHSKnown", ".", "isNonNegative", "(", ")", ";", "bool", "RHSNegative", "=", "RHSKnown", ".", "isNegative", "(", ")", ";", "bool", "RHSPositive", "=", "RHSKnown", ".", "isNonNegative", "(", ")", ";", "if", "(", "(", "!", "LHSNegative", "&&", "!", "LHSPositive", ")", "||", "(", "!", "RHSNegative", "&&", "!", "RHSPositive", ")", ")", "break", ";", "Negative", "=", "(", "LHSNegative", "&&", "RHSPositive", ")", "||", "(", "LHSPositive", "&&", "RHSNegative", ")", ";", "if", "(", "Negative", ")", "Known", ".", "One", ".", "setHighBits", "(", "<NUM_LIT>", "-", "MaxValBits", ")", ";", "else", "Known", ".", "Zero", ".", "setHighBits", "(", "<NUM_LIT>", "-", "MaxValBits", ")", ";", "}", "else", "{", "unsigned", "LHSValBits", "=", "<NUM_LIT>", "-", "LHSKnown", ".", "countMinLeadingZeros", "(", ")", ";", "unsigned", "RHSValBits", "=", "<NUM_LIT>", "-", "RHSKnown", ".", "countMinLeadingZeros", "(", ")", ";", "unsigned", "MaxValBits", "=", "std", "::", "min", "(", "LHSValBits", "+", "RHSValBits", ",", "<NUM_LIT>", "u", ")", ";", "if", "(", "MaxValBits", ">=", "<NUM_LIT>", ")", "break", ";", "Known", ".", "Zero", ".", "setHighBits", "(", "<NUM_LIT>", "-", "MaxValBits", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "ConstantSDNode", "*", "CMask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CMask", ")", "return", ";", "KnownBits", "LHSKnown", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "KnownBits", "RHSKnown", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "unsigned", "Sel", "=", "CMask", "->", "getZExtValue", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "I", "+=", "<NUM_LIT>", ")", "{", "unsigned", "SelBits", "=", "Sel", "&", "<NUM_LIT>", ";", "if", "(", "SelBits", "<", "<NUM_LIT>", ")", "{", "SelBits", "*=", "<NUM_LIT>", ";", "Known", ".", "One", "|=", "(", "(", "RHSKnown", ".", "One", ".", "getZExtValue", "(", ")", ">>", "SelBits", ")", "&", "<NUM_LIT>", ")", "<<", "I", ";", "Known", ".", "Zero", "|=", "(", "(", "RHSKnown", ".", "Zero", ".", "getZExtValue", "(", ")", ">>", "SelBits", ")", "&", "<NUM_LIT>", ")", "<<", "I", ";", "}", "else", "if", "(", "SelBits", "<", "<NUM_LIT>", ")", "{", "SelBits", "=", "(", "SelBits", "&", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "Known", ".", "One", "|=", "(", "(", "LHSKnown", ".", "One", ".", "getZExtValue", "(", ")", ">>", "SelBits", ")", "&", "<NUM_LIT>", ")", "<<", "I", ";", "Known", ".", "Zero", "|=", "(", "(", "LHSKnown", ".", "Zero", ".", "getZExtValue", "(", ")", ">>", "SelBits", ")", "&", "<NUM_LIT>", ")", "<<", "I", ";", "}", "else", "if", "(", "SelBits", "==", "<NUM_LIT>", ")", "{", "Known", ".", "Zero", "|=", "<NUM_LIT>", "ull", "<<", "I", ";", "}", "else", "if", "(", "SelBits", ">", "<NUM_LIT>", ")", "{", "Known", ".", "One", "|=", "<NUM_LIT>", "ull", "<<", "I", ";", "}", "Sel", ">>=", "<NUM_LIT>", ";", "}", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "Known", ".", "Zero", ".", "setHighBits", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{" ]

GCC

i386

CPP

next_suggestion

CPU

622,878

[ "else", "return", "TYPE_ALIGN", "(", "type", ")", ">=", "<NUM_LIT>", ";" ]

[ "case", "RECORD_TYPE", ":", "case", "UNION_TYPE", ":", "case", "QUAL_UNION_TYPE", ":", "{", "tree", "field", ";", "for", "(", "field", "=", "TYPE_FIELDS", "(", "type", ")", ";", "field", ";", "field", "=", "DECL_CHAIN", "(", "field", ")", ")", "{", "if", "(", "TREE_CODE", "(", "field", ")", "==", "FIELD_DECL", "&&", "ix86_contains_aligned_value_p", "(", "TREE_TYPE", "(", "field", ")", ")", ")", "return", "true", ";", "}", "break", ";", "}", "case", "ARRAY_TYPE", ":", "if", "(", "ix86_contains_aligned_value_p", "(", "TREE_TYPE", "(", "type", ")", ")", ")", "return", "true", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}" ]

GCC

avr

CPP

next_suggestion

MPU

622,879

[ "avr_asm_len", "(", "<STR_LIT>", "st %0+,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0+,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0,%C1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";" ]

[ "avr_asm_len", "(", "<STR_LIT>", "st %0,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov __tmp_reg__,%B1", "<STR_LIT>", "CR_TAB", "TINY_ADIW", "(", "%", "E0", ",", "%", "F0", ",", "<NUM_LIT>", ")", "CR_TAB", "<STR_LIT>", "st %0+,__tmp_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0,%C1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "reg_src", "==", "reg_base", "-", "<NUM_LIT>", ")", "{", "avr_asm_len", "(", "<STR_LIT>", "st %0,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov __tmp_reg__,%C1", "<STR_LIT>", "CR_TAB", "TINY_ADIW", "(", "%", "E0", ",", "%", "F0", ",", "<NUM_LIT>", ")", "CR_TAB", "<STR_LIT>", "st %0+,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0,__tmp_reg__", "<STR_LIT>", ",", "op", ",", "plen", ",", "<NUM_LIT>", ")", ";", "}", "else", "{" ]

GCC

sh

MD

program_repair

CPU

622,880

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", ")", "(", "define_peephole" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

622,881

[ ",", "DL", ",", "WidenedIntVT", ",", "IntVData", ")", ";" ]

[ "return", "DAG", ".", "UnrollVectorOp", "(", "ZExt", ".", "getNode", "(", ")", ")", ";", "}", "else", "if", "(", "NumElements", "==", "<NUM_LIT>", ")", "{", "EVT", "IntStoreVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StoreVT", ".", "getStoreSizeInBits", "(", ")", ")", ";", "SDValue", "IntVData", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "IntStoreVT", ",", "VData", ")", ";", "EVT", "WidenedStoreVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StoreVT", ".", "getVectorElementType", "(", ")", ",", "NumElements", "+", "<NUM_LIT>", ")", ";", "EVT", "WidenedIntVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "WidenedStoreVT", ".", "getStoreSizeInBits", "(", ")", ")", ";", "SDValue", "ZExt", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND" ]

LLVM

Mips

CPP

next_suggestion

CPU

622,882

[ "if", "(", "AndSrc", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "INTRINSIC_WO_CHAIN", ")", "return", "SDValue", "(", ")", ";" ]

[ "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "PTRADD", ")", ";", "FirstOperand", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SecondOperand", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "SecondOperand", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "SUB", ")", "return", "SDValue", "(", ")", ";", "if", "(", "auto", "SubConst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SecondOperand", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "!", "SubConst", "->", "isNullValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "}", "else", "{", "return", "SDValue", "(", ")", ";", "}", "SDValue", "NegatedValue", "=", "SecondOperand", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "NegatedValue", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "AND", ")", "return", "SDValue", "(", ")", ";", "SDValue", "AndSrc", "=", "NegatedValue", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Mask", "=", "NegatedValue", "->", "getOperand", "(", "<NUM_LIT>", ")", ";" ]

GCC

loongarch

CPP

stmt_completion

CPU

622,883

[ "v16i16", ")", "_", "<NUM_LIT>", ",", "(", "v16i16", ")", "_", "<NUM_LIT>", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m256i", "_", "_", "lasx_xvfrstp_h", "(", "_", "_", "m256i", "_", "<NUM_LIT>", ",", "_", "_", "m256i", "_", "<NUM_LIT>", ",", "_", "_", "m256i", "_", "<NUM_LIT>", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_lasx_xvfrstp_h", "(", "(", "v16i16", ")", "_", "<NUM_LIT>", ",", "(" ]

GCC

aarch64

MD

next_suggestion

CPU

622,884

[ "<STR_LIT>" ]

[ "(", "ior", ":", "VDQ_I", "(", "not", ":", "VDQ_I", "(", "match_operand", ":", "VDQ_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "VDQ_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

LLVM

Mips

TD

stmt_completion

CPU

622,885

[ "atomic_load_sub_32", ",", "GPR32", ">", ";" ]

[ "def", "ATOMIC_LOAD_SUB_I32", ":", "Atomic2Ops", "<" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,886

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

GCC

bfin

CPP

stmt_completion

DSP

622,887

[ ")", ";" ]

[ "}", "if", "(", "slot", "[", "<NUM_LIT>", "]", ")", "{", "rtx_insn", "*", "t", "=", "NEXT_INSN", "(", "slot", "[", "<NUM_LIT>", "]", ")", ";", "while", "(", "t", "!=", "slot", "[", "<NUM_LIT>", "]", ")", "{", "if", "(", "!", "NOTE_P", "(", "t", ")", "||", "NOTE_KIND", "(", "t", ")", "!=", "NOTE_INSN_DELETED", ")", "return", "false", ";", "t", "=", "NEXT_INSN", "(", "t", ")", ";", "}", "}", "if", "(", "slot", "[", "<NUM_LIT>", "]", "==", "NULL_RTX", ")", "{", "slot", "[", "<NUM_LIT>", "]", "=", "emit_insn_before", "(", "gen_mnop", "(", ")", ",", "slot", "[", "<NUM_LIT>", "]", ")", ";", "df_insn_rescan", "(", "slot", "[", "<NUM_LIT>", "]", ")", ";", "}", "if", "(", "slot", "[", "<NUM_LIT>", "]", "==", "NULL_RTX", ")", "{", "slot", "[", "<NUM_LIT>", "]", "=", "emit_insn_after", "(", "gen_forced_nop", "(", ")", ",", "slot", "[", "<NUM_LIT>", "]", ")", ";", "df_insn_rescan", "(", "slot", "[", "<NUM_LIT>", "]", ")", ";", "}", "if", "(", "INSN_LOCATION", "(", "slot", "[", "<NUM_LIT>", "]", ")", "&&", "INSN_LOCATION", "(", "slot", "[", "<NUM_LIT>", "]", ")", "!=", "INSN_LOCATION", "(", "slot", "[", "<NUM_LIT>", "]", ")", ")", "INSN_LOCATION", "(", "slot", "[", "<NUM_LIT>", "]", ")", "=", "INSN_LOCATION", "(", "slot", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "INSN_LOCATION", "(", "slot", "[", "<NUM_LIT>", "]", ")", "&&", "INSN_LOCATION", "(", "slot", "[", "<NUM_LIT>", "]", ")", "!=", "INSN_LOCATION", "(", "slot", "[", "<NUM_LIT>", "]", ")", ")", "INSN_LOCATION", "(", "slot", "[", "<NUM_LIT>", "]", ")", "=", "INSN_LOCATION", "(", "slot", "[", "<NUM_LIT>", "]", ")", ";", "PUT_MODE", "(", "slot", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ";", "PUT_MODE", "(", "slot", "[", "<NUM_LIT>", "]", ",", "SImode" ]

GCC

i386

CPP

stmt_completion

CPU

622,888

[ "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_load_epi32", "(", "_", "_", "mmask16", "_", "_", "U", ",", "void", "const", "*", "_", "_", "P", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_movdqa32load512_mask", "(", "(", "const", "_", "_", "v16si", "*", ")", "_", "_", "P", ",", "(", "_", "_", "v16si", ")", "_", "mm512_setzero_si512", "(", ")", ",", "(" ]

LLVM

ARM

CPP

next_suggestion

CPU

622,889

[ "}" ]

[ "void", "addVectorIndex64Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getVectorIndex", "(", ")", ")", ")", ";" ]

GCC

alpha

CPP

next_suggestion

MPU

622,890

[ "}" ]

[ "rtx", "new", "_", "x", "=", "alpha_legitimize_address_1", "(", "x", ",", "NULL_RTX", ",", "mode", ")", ";", "return", "new", "_", "x", "?", "new", "_", "x", ":", "x", ";" ]

LLVM

TPC

CPP

stmt_completion

Virtual ISA

622,891

[ "<STR_LIT>", "{ GC_CUSTOM", "<STR_LIT>", ";" ]

[ "}", "}", "if", "(", "FallBack", ")", "{", "for", "(", "auto", "&", "TensorInfo", ":", "Input", ")", "{", "auto", "IndexMapString", "=", "TensorInfo", ".", "Name", ";", "if", "(", "IndexMapString", ".", "find", "(", "<STR_LIT>", "GC_CUSTOM", "<STR_LIT>", ")", "==", "std", "::", "string", "::", "npos", ")", "{", "if", "(", "TensorInfo", ".", "Order", ">=", "FakeTensorIdPad", ")", "{", "std", "::", "string", "Temp", "=", "<STR_LIT>", "x", "<STR_LIT>", "+", "std", "::", "to_string", "(", "TensorInfo", ".", "Order", "-", "FakeTensorIdPad", ")", ";", "TensorInfo", ".", "Name", "=", "<STR_LIT>", "[", "<STR_LIT>", "+", "Temp", "+", "<STR_LIT>", "].", "<STR_LIT>", ";", "}", "else", "TensorInfo", ".", "Name", "=", "<STR_LIT>", "[", "<STR_LIT>", "+", "std", "::", "to_string", "(", "TensorInfo", ".", "Order", ")", "+", "<STR_LIT>", "].", "<STR_LIT>", ";", "TensorInfo", ".", "Name", "+=", "<STR_LIT>", "{ GC_CUSTOM", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "TensorInfo", ".", "IndexFactor", ".", "capacity", "(", ")", ";", "i", "++", ")", "TensorInfo", ".", "Name", "+=", "<STR_LIT>", ", GC_CUSTOM", "<STR_LIT>", ";", "TensorInfo", ".", "Name", "+=", "<STR_LIT>", " }", "<STR_LIT>", ";", "}", "}", "for", "(", "auto", "&", "TensorInfo", ":", "Output", ")", "{", "auto", "IndexMapString", "=", "TensorInfo", ".", "Name", ";", "if", "(", "IndexMapString", ".", "find", "(", "<STR_LIT>", "GC_CUSTOM", "<STR_LIT>", ")", "==", "std", "::", "string", "::", "npos", ")", "{", "if", "(", "TensorInfo", ".", "Order", ">=", "FakeTensorIdPad", ")", "{", "std", "::", "string", "Temp", "=", "<STR_LIT>", "x", "<STR_LIT>", "+", "std", "::", "to_string", "(", "TensorInfo", ".", "Order", "-", "FakeTensorIdPad", ")", ";", "TensorInfo", ".", "Name", "=", "<STR_LIT>", "[", "<STR_LIT>", "+", "Temp", "+", "<STR_LIT>", "].", "<STR_LIT>", ";", "}", "else", "TensorInfo", ".", "Name", "=", "<STR_LIT>", "[", "<STR_LIT>", "+", "std", "::", "to_string", "(", "TensorInfo", ".", "Order", ")", "+", "<STR_LIT>", "].", "<STR_LIT>", ";", "TensorInfo", ".", "Name", "+=" ]

LLVM

AArch64

TD

stmt_completion

CPU

622,892

[ "=", "nzcv", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

622,893

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

622,894

[ "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "SllX16", ")", ",", "V2", ")", ".", "addReg", "(", "V0", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]

[ "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "I", "!=", "MBB", ".", "end", "(", ")", "?", "I", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "unsigned", "V0", ",", "V1", ",", "V2", ",", "GlobalBaseReg", "=", "MipsFI", "->", "getGlobalBaseReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "(", "const", "TargetRegisterClass", "*", ")", "&", "Mips", "::", "CPU16RegsRegClass", ";", "V0", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "V1", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "V2", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "LiRxImmX16", ")", ",", "V0", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "_gp_disp", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "AddiuRxPcImmX16", ")", ",", "V1", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "_gp_disp", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

622,895

[ "<NUM_LIT>", ";" ]

[ "return", "<NUM_LIT>", ";", "}", "auto", "SpecName", "=", "GetInstrName", "(", "instructionIDWithREXW", ",", "miiArg", ")", ";", "if", "(", "!", "is64Bit", "(", "SpecName", ".", "data", "(", ")", ")", ")", "{", "insn", "->", "instructionID", "=", "instructionIDWithREXW", ";", "insn", "->", "spec", "=", "specifierForUID", "(", "instructionIDWithREXW", ")", ";", "return", "<NUM_LIT>", ";", "}", "}", "}", "if", "(", "insn", "->", "opcodeType", "==", "ONEBYTE", "&&", "(", "(", "insn", "->", "opcode", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "if", "(", "insn", "->", "hasAdSize", ")", "attrMask", "|=", "ATTR_ADSIZE", ";", "if", "(", "insn", "->", "hasOpSize", ")", "attrMask", "|=", "ATTR_OPSIZE", ";", "if", "(", "insn", "->", "mode", "==", "MODE_16BIT", ")", "attrMask", "^=", "ATTR_ADSIZE", "|", "ATTR_OPSIZE", ";", "if", "(", "getIDWithAttrMask", "(", "&", "instructionID", ",", "insn", ",", "attrMask", ")", ")", "return", "-", "<NUM_LIT>", ";", "insn", "->", "instructionID", "=", "instructionID", ";", "insn", "->", "spec", "=", "specifierForUID", "(", "instructionID", ")", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "(", "insn", "->", "mode", "==", "MODE_16BIT", "||", "insn", "->", "hasOpSize", ")", "&&", "!", "(", "attrMask", "&", "ATTR_OPSIZE", ")", ")", "{", "const", "struct", "InstructionSpecifier", "*", "spec", ";", "uint16_t", "instructionIDWithOpsize", ";", "llvm", "::", "StringRef", "specName", ",", "specWithOpSizeName", ";", "spec", "=", "specifierForUID", "(", "instructionID", ")", ";", "if", "(", "getIDWithAttrMask", "(", "&", "instructionIDWithOpsize", ",", "insn", ",", "attrMask", "|", "ATTR_OPSIZE", ")", ")", "{", "insn", "->", "instructionID", "=", "instructionID", ";", "insn", "->", "spec", "=", "spec", ";", "return", "<NUM_LIT>", ";", "}", "specName", "=", "GetInstrName", "(", "instructionID", ",", "miiArg", ")", ";", "specWithOpSizeName", "=", "GetInstrName", "(", "instructionIDWithOpsize", ",", "miiArg", ")", ";", "if", "(", "is16BitEquivalent", "(", "specName", ".", "data", "(", ")", ",", "specWithOpSizeName", ".", "data", "(", ")", ")", "&&", "(", "insn", "->", "mode", "==", "MODE_16BIT", ")", "^", "insn", "->", "hasOpSize", ")", "{", "insn", "->", "instructionID", "=", "instructionIDWithOpsize", ";", "insn", "->", "spec", "=", "specifierForUID", "(", "instructionIDWithOpsize", ")", ";", "}", "else", "{", "insn", "->", "instructionID", "=", "instructionID", ";", "insn", "->", "spec", "=", "spec", ";", "}", "return", "<NUM_LIT>", ";", "}", "if", "(", "insn", "->", "opcodeType", "==", "ONEBYTE", "&&", "insn", "->", "opcode", "==", "<NUM_LIT>", "&&", "insn", "->", "rexPrefix", "&", "<NUM_LIT>", ")", "{", "const", "struct", "InstructionSpecifier", "*", "spec", ";", "uint16_t", "instructionIDWithNewOpcode", ";", "const", "struct", "InstructionSpecifier", "*", "specWithNewOpcode", ";", "spec", "=", "specifierForUID", "(", "instructionID", ")", ";", "insn", "->", "opcode", "=", "<NUM_LIT>", ";", "if", "(", "getIDWithAttrMask", "(", "&", "instructionIDWithNewOpcode", ",", "insn", ",", "attrMask", ")", ")", "{", "insn", "->", "opcode", "=", "<NUM_LIT>", ";", "insn", "->", "instructionID", "=", "instructionID", ";", "insn", "->", "spec", "=", "spec", ";", "return", "<NUM_LIT>", ";", "}", "specWithNewOpcode", "=", "specifierForUID", "(", "instructionIDWithNewOpcode", ")", ";", "insn", "->", "opcode", "=" ]

LLVM

X86

CPP

stmt_completion

CPU

622,896

[ "CompactUnwindEncoding", ";" ]

[ "if", "(", "!", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ")", "break", ";", "if", "(", "ExpectEnd", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "if", "(", "Opc", "==", "PushInstr", ")", "{", "if", "(", "SavedRegIdx", ">=", "CU_NUM_SAVED_REGS", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "(", "Is64Bit", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ")", ")", "{", "ExpectEnd", "=", "true", ";", "continue", ";", "}", "SavedRegs", "[", "SavedRegIdx", "++", "]", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "StackAdjust", "+=", "OffsetSize", ";", "InstrOffset", "+=", "PushInstrSize", ";", "}", "else", "if", "(", "Opc", "==", "MoveInstr", ")", "{", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "DstReg", "!=", "FramePtr", "||", "SrcReg", "!=", "StackPtr", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "StackAdjust", "=", "<NUM_LIT>", ";", "memset", "(", "SavedRegs", ",", "<NUM_LIT>", ",", "sizeof", "(", "SavedRegs", ")", ")", ";", "SavedRegIdx", "=", "<NUM_LIT>", ";", "InstrOffset", "+=", "MoveInstrSize", ";", "}", "else", "if", "(", "Opc", "==", "X86", "::", "SUB64ri32", "||", "Opc", "==", "X86", "::", "SUB64ri8", "||", "Opc", "==", "X86", "::", "SUB32ri", "||", "Opc", "==", "X86", "::", "SUB32ri8", ")", "{", "if", "(", "StackSize", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "StackPtr", "||", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "StackSize", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "/", "StackDivide", ";", "SubtractInstrIdx", "+=", "InstrOffset", ";", "ExpectEnd", "=", "true", ";", "}", "}", "uint32_t", "CompactUnwindEncoding", "=", "<NUM_LIT>", ";", "StackAdjust", "/", "=", "StackDivide", ";", "if", "(", "HasFP", ")", "{", "if", "(", "(", "StackAdjust", "&", "<NUM_LIT>", ")", "!=", "StackAdjust", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "uint32_t", "RegEnc", "=", "encodeCompactUnwindRegistersWithFrame", "(", "SavedRegs", ",", "Is64Bit", ")", ";", "if", "(", "RegEnc", "==", "~", "<NUM_LIT>", "U", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "CompactUnwindEncoding", "|=", "CU", "::", "UNWIND_MODE_BP_FRAME", ";", "CompactUnwindEncoding", "|=", "(", "StackAdjust", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "CompactUnwindEncoding", "|=", "RegEnc", "&", "CU", "::", "UNWIND_BP_FRAME_REGISTERS", ";", "}", "else", "{", "++", "StackAdjust", ";", "uint32_t", "TotalStackSize", "=", "StackAdjust", "+", "StackSize", ";", "if", "(", "(", "TotalStackSize", "&", "<NUM_LIT>", ")", "==", "TotalStackSize", ")", "{", "CompactUnwindEncoding", "|=", "CU", "::", "UNWIND_MODE_STACK_IMMD", ";", "CompactUnwindEncoding", "|=", "(", "TotalStackSize", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "(", "StackAdjust", "&", "<NUM_LIT>", ")", "!=", "StackAdjust", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "CompactUnwindEncoding", "|=", "CU", "::", "UNWIND_MODE_STACK_IND", ";", "CompactUnwindEncoding", "|=", "(", "SubtractInstrIdx", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "CompactUnwindEncoding", "|=", "(", "StackAdjust", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "}", "CompactUnwindEncoding", "|=", "(", "SavedRegIdx", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "uint32_t", "RegEnc", "=", "encodeCompactUnwindRegistersWithoutFrame", "(", "SavedRegs", ",", "SavedRegIdx", ",", "Is64Bit", ")", ";", "if", "(", "RegEnc", "==", "~", "<NUM_LIT>", "U", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "CompactUnwindEncoding", "|=", "RegEnc", "&", "CU", "::", "UNWIND_FRAMELESS_STACK_REG_PERMUTATION", ";", "}", "return" ]

LLVM

ARM

CPP

stmt_completion

CPU

622,897

[ "PIdx", ")", ".", "getImm", "(", ")", ";" ]

[ "PredReg", "=", "<NUM_LIT>", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "PredReg", "=", "MI", "->", "getOperand", "(", "PIdx", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "return", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "MI", "->", "getOperand", "(" ]

GCC

rs6000

MD

next_suggestion

CPU

622,898

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

CellSPU

CPP

program_repair

MPU

622,899

[ "<FIXS>", "}", "if", "(", "Opc", "==", "ISD", "::", "FrameIndex", ")", "{", "<FIXE>" ]

[ "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "{", "return", "NULL", ";", "<BUGS>", "}", "else", "if", "(", "Opc", "==", "ISD", "::", "FrameIndex", ")", "{", "<BUGE>", "int", "FI", "=", "cast", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "SDValue", "Imm0", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "Op", ".", "getValueType", "(", ")", ")", ";" ]