docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	Hexagon	CPP	stmt_completion	DSP	623,000	[ ")", ";" ]	[ "PM", ".", "add", "(", "createHexagonCFGOptimizer", "(", "getHexagonTargetMachine", "(", ")", ")" ]
GCC	spu	MD	next_suggestion	MPU	623,001	[ "}", ")" ]	[ "spu_expand_vector_init", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "DONE" ]
LLVM	CellSPU	CPP	next_suggestion	MPU	623,002	[ "}" ]	[ "ConstantSDNode", "", "CN1", "=", "cast", "<", "ConstantSDNode", ">", "(", "IndOp1", ")", ";", "int64_t", "combinedConst", "=", "CN0", "->", "getSExtValue", "(", ")", "+", "CN1", "->", "getSExtValue", "(", ")", ";", "SDValue", "combinedValue", "=", "DAG", ".", "getConstant", "(", "combinedConst", ",", "Op0VT", ")", ";", "if", "(", "DebugFlag", "&&", "isCurrentDebugType", "(", "DEBUG_TYPE", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", "<<", "<STR_LIT>", "Replace: (add (SPUindirect <arg>, ", "<STR_LIT>", "<<", "CN1", "->", "getSExtValue", "(", ")", "<<", "<STR_LIT>", "), ", "<STR_LIT>", "<<", "CN0", "->", "getSExtValue", "(", ")", "<<", "<STR_LIT>", ")\\n", "<STR_LIT>", "<<", "<STR_LIT>", "With: (SPUindirect <arg>, ", "<STR_LIT>", "<<", "combinedConst", "<<", "<STR_LIT>", ")\\n", "<STR_LIT>", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op0VT", ",", "IndirectArg", ",", "combinedValue", ")", ";", "}", "}", "}", "break", ";", "}", "case", "ISD", "::", "SIGN_EXTEND", ":", "case", "ISD", "::", "ZERO_EXTEND", ":", "case", "ISD", "::", "ANY_EXTEND", ":", "{", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "NodeVT", "==", "Op0VT", ")", "{", "if", "(", "DebugFlag", "&&", "isCurrentDebugType", "(", "DEBUG_TYPE", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "\\nReplace: ", "<STR_LIT>", ";", "N", "->", "dump", "(", "&", "DAG", ")", ";", "errs", "(", ")", "<<", "<STR_LIT>", "\\nWith: ", "<STR_LIT>", ";", "Op0", ".", "getNode", "(", ")", "->", "dump", "(", "&", "DAG", ")", ";", "errs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "}", "return", "Op0", ";", "}", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "if", "(", "!", "ST", "->", "usingLargeMem", "(", ")", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "ConstantSDNode", "", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "CN", "!=", "<NUM_LIT>", "&&", "CN", "->", "isNullValue", "(", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "Replace: ", "<STR_LIT>", ")", ";", "DEBUG", "(", "N", "->", "dump", "(", "&", "DAG", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "\\nWith: ", "<STR_LIT>", ")", ";", "DEBUG", "(", "Op0", ".", "getNode", "(", ")", "->", "dump", "(", "&", "DAG", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "return", "Op0", ";", "}", "}", "else", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", ")", "{", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "CN1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", ")", "{", "if", "(", "CN1", "->", "isNullValue", "(", ")", ")", "{", "if", "(", "DebugFlag", "&&", "isCurrentDebugType", "(", "DEBUG_TYPE", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", "<<", "<STR_LIT>", "Replace: (SPUindirect (add <arg>, <arg>), 0)\\n", "<STR_LIT>", "<<", "<STR_LIT>", "With: (SPUindirect <arg>, <arg>)\\n", "<STR_LIT>", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op0VT", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "}" ]
LLVM	AMDGPU	CPP	code_generation	GPU	623,003	[ "bool", "SITargetLowering", "::", "getAddrModeArguments", "(", "IntrinsicInst", "", "II", ",", "SmallVectorImpl", "<", "Value", "", ">", "&", "Ops", ",", "Type", "", "&", "AccessTy", ")", "const", "{", "switch", "(", "II", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "Intrinsic", "::", "amdgcn_atomic_inc", ":", "case", "Intrinsic", "::", "amdgcn_atomic_dec", ":", "case", "Intrinsic", "::", "amdgcn_ds_ordered_add", ":", "case", "Intrinsic", "::", "amdgcn_ds_ordered_swap", ":", "case", "Intrinsic", "::", "amdgcn_ds_fadd", ":", "case", "Intrinsic", "::", "amdgcn_ds_fmin", ":", "case", "Intrinsic", "::", "amdgcn_ds_fmax", ":", "{", "Value", "", "Ptr", "=", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "AccessTy", "=", "II", "->", "getType", "(", ")", ";", "Ops", ".", "push_back", "(", "Ptr", ")", ";", "return", "true", ";", "}", "default", ":", "return", "false", ";", "}", "}" ]	[ "CodeGenPrepare", "sinks", "address", "calculations", "into", "the", "same", "BB", "as", "Load/Store", "instructions", "reading", "the", "address", "." ]
GCC	sparc	CPP	code_generation	CPU	623,004	[ "int", "fp_mov_p", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_DOUBLE", ")", "{", "long", "i", ";", "REAL_VALUE_TO_TARGET_SINGLE", "(", "*", "CONST_DOUBLE_REAL_VALUE", "(", "op", ")", ",", "i", ")", ";", "return", "SPARC_SIMM13_P", "(", "i", ")", ";", "}", "return", "<NUM_LIT>", ";", "}" ]	[ "Nonzero", "if", "OP", "is", "a", "floating", "point", "constant", "which", "can", "be", "loaded", "into", "an", "integer", "register", "using", "a", "single", "mov", "instruction", "." ]
LLVM	X86	CPP	stmt_completion	CPU	623,005	[ ")", ",", "EntryMBB", ")", ";" ]	[ "B", ".", "addAttribute", "(", "llvm", "::", "Attribute", "::", "Naked", ")", ";", "F", "->", "addAttributes", "(", "llvm", "::", "AttributeList", "::", "FunctionIndex", ",", "B", ")", ";", "BasicBlock", "", "Entry", "=", "BasicBlock", "::", "Create", "(", "Ctx", ",", "<STR_LIT>", "entry", "<STR_LIT>", ",", "F", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Entry", ")", ";", "Builder", ".", "CreateRetVoid", "(", ")", ";", "MachineFunction", "&", "MF", "=", "MMI", ".", "getOrCreateMachineFunction", "(", "", "F", ")", ";", "MachineBasicBlock", "*", "EntryMBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", "Entry", ")", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	623,006	[ "SDValue", "OtherRound", "=", "SDValue", "(", "*", "U", "->", "use_begin", "(", ")", ",", "<NUM_LIT>", ")", ";" ]	[ "SDValue", "Shl", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "SDLoc", "(", "Inner", ")", ",", "VT", ",", "Ext", ",", "DAG", ".", "getConstant", "(", "NewShlAmt", ",", "SDLoc", "(", "Inner", ")", ",", "ShiftVT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SRA", ",", "SDLoc", "(", "N0", ")", ",", "VT", ",", "Shl", ",", "DAG", ".", "getConstant", "(", "NewSraAmt", ",", "SDLoc", "(", "N0", ")", ",", "ShiftVT", ")", ")", ";", "}", "}", "}", "}", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", ")", "Op0", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "Op1", "==", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "return", "Op1", ";", "EVT", "VT", "=", "Op1", ".", "getValueType", "(", ")", ";", "unsigned", "ElemBytes", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getStoreSize", "(", ")", ";", "if", "(", "ElemBytes", "<=", "<NUM_LIT>", ")", "{", "Opcode", "=", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EVT", "InVT", "=", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ";", "EVT", "OutVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "getIntegerVT", "(", "ElemBytes", "", "<NUM_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "/", "ElemBytes", "/", "<NUM_LIT>", ")", ";", "if", "(", "VT", "!=", "InVT", ")", "{", "Op1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "SDLoc", "(", "N", ")", ",", "InVT", ",", "Op1", ")", ";", "DCI", ".", "AddToWorklist", "(", "Op1", ".", "getNode", "(", ")", ")", ";", "}", "SDValue", "Op", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "OutVT", ",", "Op1", ")", ";", "DCI", ".", "AddToWorklist", "(", "Op", ".", "getNode", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Op", ")", ";", "}", "}", "}", "if", "(", "Opcode", "==", "ISD", "::", "STORE", ")", "{", "auto", "", "SN", "=", "cast", "<", "StoreSDNode", ">", "(", "N", ")", ";", "EVT", "MemVT", "=", "SN", "->", "getMemoryVT", "(", ")", ";", "if", "(", "MemVT", ".", "isInteger", "(", ")", ")", "{", "if", "(", "SDValue", "Value", "=", "combineTruncateExtract", "(", "SDLoc", "(", "N", ")", ",", "MemVT", ",", "SN", "->", "getValue", "(", ")", ",", "DCI", ")", ")", "{", "DCI", ".", "AddToWorklist", "(", "Value", ".", "getNode", "(", ")", ")", ";", "return", "DAG", ".", "getTruncStore", "(", "SN", "->", "getChain", "(", ")", ",", "SDLoc", "(", "SN", ")", ",", "Value", ",", "SN", "->", "getBasePtr", "(", ")", ",", "SN", "->", "getMemoryVT", "(", ")", ",", "SN", "->", "getMemOperand", "(", ")", ")", ";", "}", "}", "}", "if", "(", "Opcode", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", ")", "{", "if", "(", "auto", "", "IndexN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VecVT", "=", "Op0", ".", "getValueType", "(", ")", ";", "return", "combineExtract", "(", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "VecVT", ",", "Op0", ",", "IndexN", "->", "getZExtValue", "(", ")", ",", "DCI", ",", "false", ")", ";", "}", "}", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Opcode", "==", "ISD", "::", "FP_ROUND", ")", "{", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "f32", "&&", "Op0", ".", "hasOneUse", "(", ")", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", "&&", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "v2f64", "&&", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Vec", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", "auto", "", "U", ":", "Vec", "->", "uses", "(", ")", ")", "{", "if", "(", "U", "!=", "Op0", ".", "getNode", "(", ")", "&&", "U", "->", "hasOneUse", "(", ")", "&&", "U", "->", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", "&&", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "Vec", "&&", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", "&&", "cast", "<", "ConstantSDNode", ">", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{" ]
LLVM	ARM	CPP	stmt_completion	CPU	623,007	[ "<<", "ImmOffs", "<<", "<STR_LIT>", " * 4", "<STR_LIT>", ";" ]	[ "void", "ARMAsmPrinter", "::", "printThumbAddrModeSPOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "[", "<STR_LIT>", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO1", ".", "getReg", "(", ")", ")", ".", "AsmName", ";", "if", "(", "unsigned", "ImmOffs", "=", "MO2", ".", "getImm", "(", ")", ")", "O", "<<", "<STR_LIT>", ", #", "<STR_LIT>" ]
LLVM	AArch64	CPP	code_generation	CPU	623,008	[ "void", "AArch64FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "const", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Function", "", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "AArch64RegisterInfo", "", "RegInfo", "=", "static_cast", "<", "const", "AArch64RegisterInfo", "", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "const", "TargetInstrInfo", "", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "AArch64FunctionInfo", "", "AFI", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "bool", "needsFrameMoves", "=", "MMI", ".", "hasDebugInfo", "(", ")", "\|\|", "Fn", "->", "needsUnwindTableEntry", "(", ")", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "return", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "assert", "(", "!", "HasFP", "&&", "<STR_LIT>", "unexpected function without stack frame but with FP", "<STR_LIT>", ")", ";", "AFI", "->", "setLocalStackSize", "(", "NumBytes", ")", ";", "MCSymbol", "", "FrameLabel", "=", "MMI", ".", "getContext", "(", ")", ".", "createTempSymbol", "(", ")", ";", "if", "(", "NumBytes", "&&", "!", "canUseRedZone", "(", "MF", ")", ")", "{", "emitFrameOffset", "(", "MBB", ",", "MBBI", ",", "DL", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "-", "NumBytes", ",", "TII", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "FrameLabel", ",", "-", "NumBytes", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "else", "if", "(", "NumBytes", ")", "{", "++", "NumRedZoneFunctions", ";", "}", "return", ";", "}", "int", "FPOffset", "=", "<NUM_LIT>", ";", "if", "(", "HasFP", ")", "FPOffset", "=", "getFPOffsetInPrologue", "(", "MBBI", ")", ";", "while", "(", "isCSSave", "(", "MBBI", ")", ")", "{", "++", "MBBI", ";", "NumBytes", "-=", "<NUM_LIT>", ";", "}", "assert", "(", "NumBytes", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Negative stack allocation size!?", "<STR_LIT>", ")", ";", "if", "(", "HasFP", ")", "{", "emitFrameOffset", "(", "MBB", ",", "MBBI", ",", "DL", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "FPOffset", ",", "TII", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "AFI", "->", "setLocalStackSize", "(", "NumBytes", ")", ";", "const", "unsigned", "Alignment", "=", "MFI", "->", "getMaxAlignment", "(", ")", ";", "const", "bool", "NeedsRealignment", "=", "(", "Alignment", ">", "<NUM_LIT>", ")", ";", "unsigned", "scratchSPReg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "NeedsRealignment", ")", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "<STR_LIT>", "No scratch register to align SP!", "<STR_LIT>", ")", ";", "scratchSPReg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "if", "(", "NumBytes", "&&", "!", "canUseRedZone", "(", "MF", ")", ")", "emitFrameOffset", "(", "MBB", ",", "MBBI", ",", "DL", ",", "scratchSPReg", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "-", "NumBytes", ",", "TII", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "assert", "(", "!", "(", "NeedsRealignment", "&&", "NumBytes", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "NumBytes should never be 0 when realignment is needed", "<STR_LIT>", ")", ";", "if", "(", "NumBytes", "&&", "NeedsRealignment", ")", "{", "const", "unsigned", "NrBitsToZero", "=", "countTrailingZeros", "(", "Alignment", ")", ";", "assert", "(", "NrBitsToZero", ">", "<NUM_LIT>", ")", ";", "assert", "(", "scratchSPReg", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "uint32_t", "and", "MaskEncoded", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "\|", "(", "(", "<NUM_LIT>", "-", "NrBitsToZero", ")", "<<", "<NUM_LIT>", ")", "\|", "(", "(", "<NUM_LIT>", "-", "NrBitsToZero", "-", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "scratchSPReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "and", "MaskEncoded", ")", ";", "}", "if", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "{", "TII", "->", "copyPhysReg", "(", "MBB", ",", "MBBI", ",", "DL", ",", "RegInfo", "->", "getBaseRegister", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "}", "if", "(", "needsFrameMoves", ")", "{", "const", "DataLayout", "", "TD", "=", "MF", ".", "getTarget", "(", ")", ".", "getDataLayout", "(", ")", ";", "const", "int", "StackGrowth", "=", "-", "TD", "->", "getPointerSize", "(", "<NUM_LIT>", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "{", "unsigned", "Reg", "=", "RegInfo", "->", "getDwarfRegNum", "(", "FramePtr", ",", "true", ")", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "Reg", ",", "<NUM_LIT>", "", "StackGrowth", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "unsigned", "LR", "=", "RegInfo", "->", "getDwarfRegNum", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "LR", ",", "StackGrowth", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "Reg", ",", "<NUM_LIT>", "", "StackGrowth", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "else", "{", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "-", "MFI", "->", "getStackSize", "(", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "emitCalleeSavedFrameMoves", "(", "MBB", ",", "MBBI", ",", "FramePtr", ")", ";", "}", "}" ]	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]
GCC	frv	MD	stmt_completion	VLIW	623,009	[ ")", "]" ]	[ "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_MDCUTSSI", ")" ]
GCC	i386	MD	stmt_completion	CPU	623,010	[ "<STR_LIT>", ")" ]	[ "(", "define_reservation", "<STR_LIT>" ]
LLVM	Mips	CPP	next_suggestion	CPU	623,011	[ "}" ]	[ "if", "(", "Mapping", ".", "isValid", "(", ")", ")", "return", "Mapping", ";", "using", "namespace", "TargetOpcode", ";", "unsigned", "NumOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "const", "ValueMapping", "*", "OperandsMapping", "=", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ";", "switch", "(", "Opc", ")", "{", "case", "G_ADD", ":", "case", "G_LOAD", ":", "case", "G_STORE", ":", "case", "G_GEP", ":", "case", "G_AND", ":", "case", "G_OR", ":", "case", "G_XOR", ":", "case", "G_SHL", ":", "case", "G_ASHR", ":", "case", "G_LSHR", ":", "case", "G_SDIV", ":", "case", "G_UDIV", ":", "case", "G_SREM", ":", "case", "G_UREM", ":", "OperandsMapping", "=", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ";", "break", ";", "case", "G_CONSTANT", ":", "case", "G_FRAME_INDEX", ":", "case", "G_GLOBAL_VALUE", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "nullptr", "}", ")", ";", "break", ";", "case", "G_ICMP", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "nullptr", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", "}", ")", ";", "break", ";", "default", ":", "return", "getInvalidInstructionMapping", "(", ")", ";", "}", "return", "getInstructionMapping", "(", "DefaultMappingID", ",", "<NUM_LIT>", ",", "OperandsMapping", ",", "NumOperands", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,012	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]
LLVM	SystemZ	TD	next_suggestion	CPU	623,013	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD1", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "I2", ";" ]
LLVM	CellSPU	CPP	code_generation	MPU	623,014	[ "virtual", "bool", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ";", "switch", "(", "ConstraintCode", ")", "{", "default", ":", "return", "true", ";", "case", "'", "m", "'", ":", "if", "(", "!", "SelectDFormAddr", "(", "Op", ",", "Op", ",", "Op0", ",", "Op1", ")", "&&", "!", "SelectAFormAddr", "(", "Op", ",", "Op", ",", "Op0", ",", "Op1", ")", ")", "SelectXFormAddr", "(", "Op", ",", "Op", ",", "Op0", ",", "Op1", ")", ";", "break", ";", "case", "'", "o", "'", ":", "if", "(", "!", "SelectDFormAddr", "(", "Op", ",", "Op", ",", "Op0", ",", "Op1", ")", "&&", "!", "SelectAFormAddr", "(", "Op", ",", "Op", ",", "Op0", ",", "Op1", ")", ")", "{", "Op0", "=", "Op", ";", "Op1", "=", "getSmallIPtrImm", "(", "<NUM_LIT>", ")", ";", "}", "break", ";", "case", "'", "v", "'", ":", "llvm_unreachable", "(", "<STR_LIT>", "InlineAsmMemoryOperand 'v' constraint not handled.", "<STR_LIT>", ")", ";", "SelectAddrIdxOnly", "(", "Op", ",", "Op", ",", "Op0", ",", "Op1", ")", ";", "break", ";", "}", "OutOps", ".", "push_back", "(", "Op0", ")", ";", "OutOps", ".", "push_back", "(", "Op1", ")", ";", "return", "false", ";", "}" ]	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]
LLVM	X86	TD	next_suggestion	CPU	623,015	[ "}" ]	[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]
LLVM	TVM	CPP	next_suggestion	Virtual ISA	623,016	[ "}" ]	[ "const", "TargetRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";" ]
GCC	arm	CPP	stmt_completion	CPU	623,017	[ "imm", ",", "_", "_", "p", ")", ";" ]	[ "_", "_", "arm_vqshrntq_m_n_u32", "(", "uint16x8_t", "_", "_", "a", ",", "uint32x4_t", "_", "_", "b", ",", "const", "int", "_", "_", "imm", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vqshrntq_m_n_uv4si", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_" ]
LLVM	Hexagon	TD	stmt_completion	DSP	623,018	[ "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,019	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
GCC	powerpcspe	MD	next_suggestion	CPU	623,020	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DF", "[", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VSX_CVUXWDP", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	623,021	[ ")", ";" ]	[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Visiting uses of ", "<STR_LIT>", "<<", "printReg", "(", "Reg", ",", "&", "MCE", ".", "TRI", ")", "<<", "Cells", ".", "get", "(", "Reg", ")", "<<", "'", "\\n", "'", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MRI", "->", "use_nodbg_instructions", "(", "Reg", ")", ")", "{", "if", "(", "!", "InstrExec", ".", "count", "(", "&", "MI", ")", ")", "continue", ";", "if", "(", "MI", ".", "isPHI", "(", ")", ")", "visitPHI", "(", "MI", ")", ";", "else", "if", "(", "!", "MI", ".", "isBranch", "(", ")", ")", "visitNonBranch", "(", "MI" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,022	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	623,023	[ "Zm", ";" ]	[ "def", "_S", ":", "sve_fp_fma_by_indexed_elem", "<", "<NUM_LIT>", ",", "opc", ",", "asm", ",", "ZPR32", ",", "ZPR3b32", ",", "VectorIndexS", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Zm", ";", "bits", "<", "<NUM_LIT>", ">", "iop", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "iop", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM	AArch64	CPP	stmt_completion	CPU	623,024	[ "{" ]	[ "if", "(", "pFormat", ".", "hasGOT", "(", ")", ")", "applyOne", "(", "llvm", "::", "ELF", "::", "DT_PLTGOT", ",", "pFormat", ".", "getGOT", "(", ")", ".", "addr", "(", ")", ")", ";", "}", "else" ]
GCC	s390	MD	next_suggestion	MPU	623,025	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "match_operand", ":", "DSF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	623,026	[ "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";" ]	[ "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "int32_t", "ImmValue", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(" ]
GCC	i386	CPP	stmt_completion	CPU	623,027	[ "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_cvtepu64_pd", "(", "_", "_", "m256i", "_", "_", "A", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m256d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_" ]
GCC	s390	MD	next_suggestion	MPU	623,028	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	623,029	[ "::", "AK_IWMMXT2", ":" ]	[ "case", "ARM", "::", "AK_ARMV2", ":", "case", "ARM", "::", "AK_ARMV2A", ":", "case", "ARM", "::", "AK_ARMV3", ":", "case", "ARM", "::", "AK_ARMV3M", ":", "case", "ARM", "::", "AK_ARMV4", ":", "setAttributeItem", "(", "ARM_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "ARM", "::", "AK_ARMV4T", ":", "case", "ARM", "::", "AK_ARMV5T", ":", "case", "ARM", "::", "AK_ARMV5TE", ":", "case", "ARM", "::", "AK_ARMV6", ":", "case", "ARM", "::", "AK_ARMV6J", ":", "setAttributeItem", "(", "ARM_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "ARM", "::", "AK_ARMV6T2", ":", "setAttributeItem", "(", "ARM_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "ARM", "::", "AK_ARMV6K", ":", "case", "ARM", "::", "AK_ARMV6Z", ":", "case", "ARM", "::", "AK_ARMV6ZK", ":", "setAttributeItem", "(", "ARM_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZ", ",", "false", ")", ";", "break", ";", "case", "ARM", "::", "AK_ARMV6M", ":", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "ARM", "::", "AK_ARMV7A", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "ARM_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "ARM", "::", "AK_ARMV7R", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "RealTimeProfile", ",", "false", ")", ";", "setAttributeItem", "(", "ARM_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "ARM", "::", "AK_ARMV7M", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "MicroControllerProfile", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "ARM", "::", "AK_ARMV8A", ":", "case", "ARM", "::", "AK_ARMV8_1A", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "ARM_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "setAttributeItem", "(", "MPextension_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZVirtualization", ",", "false", ")", ";", "break", ";", "case", "ARM", "::", "AK_IWMMXT", ":", "setAttributeItem", "(", "ARM_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "WMMX_arch", ",", "AllowWMMXv1", ",", "false", ")", ";", "break", ";", "case", "ARM" ]
GCC	arm	MD	next_suggestion	CPU	623,030	[ "]", ")" ]	[ "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "VRMLALDAVHAQ", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	rs6000	MD	stmt_completion	CPU	623,031	[ "]", ")" ]	[ "(", "define_mode_iterator", "DDTD", "[", "DD", "TD" ]
LLVM	X86	TD	stmt_completion	CPU	623,032	[ ")", ")", ")", ")", ")", ",", "(", "VCVTSS2SDrr_Int", "VR128", ":", "$", "dst", ",", "VR128", ":", "$", "src", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v2f64", "(", "X86Movsd", "(", "v2f64", "VR128", ":", "$", "dst", ")", ",", "(", "v2f64", "(", "scalar_to_vector", "(", "f64", "(", "fpextend", "(", "f32", "(", "extractelt", "VR128", ":", "$", "src", ",", "(", "iPTR", "<NUM_LIT>", ")", ")", ")", ")" ]
GCC	mips	MD	next_suggestion	CPU	623,033	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	AArch64	TD	stmt_completion	CPU	623,034	[ "<STR_LIT>", ";" ]	[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ">", "{", "let", "ParserMatchClass", "=", "SIMDImmType10Operand", ";", "let", "PrintMethod", "=" ]
GCC	aarch64	MD	stmt_completion	CPU	623,035	[ "]", ")" ]	[ "(", "define_int_attr", "sm3tt_op", "[", "(", "UNSPEC_SM3TT1A", "<STR_LIT>", ")", "(", "UNSPEC_SM3TT1B", "<STR_LIT>", ")", "(", "UNSPEC_SM3TT2A", "<STR_LIT>", ")", "(", "UNSPEC_SM3TT2B", "<STR_LIT>", ")" ]
LLVM	PowerPC	CPP	code_generation	CPU	623,036	[ "void", "PPCPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createPPCBoolRetToIntPass", "(", ")", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "addPass", "(", "createPPCLowerMASSVEntriesPass", "(", ")", ")", ";", "if", "(", "EnablePrefetch", ".", "getNumOccurrences", "(", ")", ">", "<NUM_LIT>", ")", "addPass", "(", "createLoopDataPrefetchPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", ">=", "CodeGenOpt", "::", "Default", "&&", "EnableGEPOpt", ")", "{", "addPass", "(", "createSeparateConstOffsetFromGEPPass", "(", "true", ")", ")", ";", "addPass", "(", "createEarlyCSEPass", "(", ")", ")", ";", "addPass", "(", "createLICMPass", "(", ")", ")", ";", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "}" ]	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]
GCC	i386	CPP	code_generation	CPU	623,037	[ "static", "void", "ix86_expand_ashl_const", "(", "rtx", "operand", ",", "int", "count", ",", "machine_mode", "mode", ")", "{", "if", "(", "count", "==", "<NUM_LIT>", "\|\|", "(", "count", "", "ix86_cost", "->", "add", "<=", "ix86_cost", "->", "shift_const", "&&", "!", "optimize_insn_for_size_p", "(", ")", ")", ")", "{", "while", "(", "count", "--", ">", "<NUM_LIT>", ")", "emit_insn", "(", "gen_add2_insn", "(", "operand", ",", "operand", ")", ")", ";", "}", "else", "{", "rtx", "(", "", "insn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "insn", "=", "mode", "==", "DImode", "?", "gen_ashlsi3", ":", "gen_ashldi3", ";", "emit_insn", "(", "insn", "(", "operand", ",", "operand", ",", "GEN_INT", "(", "count", ")", ")", ")", ";", "}", "}" ]	[ "Helper", "function", "of", "ix86_split_ashl", "used", "to", "generate", "an", "SImode/DImode", "left", "shift", "by", "a", "constant", ",", "either", "using", "a", "single", "shift", "or", "a", "sequence", "of", "add", "instructions", "." ]
LLVM	AArch64	TD	stmt_completion	CPU	623,038	[ "<STR_LIT>", ";" ]	[ "def", "BarrierAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=" ]
LLVM	ARM	CPP	next_suggestion	CPU	623,039	[ "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";" ]	[ "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";" ]
LLVM	R600	CPP	stmt_completion	GPU	623,040	[ "<NUM_LIT>", ";" ]	[ "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "{", "return", "<NUM_LIT>", ";", "}", "--", "I", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "AMDGPU", "::", "JUMP_COND", ":", "{", "MachineInstr", "*", "predSet", "=", "findFirstPredicateSetterFrom", "(", "MBB", ",", "I", ")", ";", "clearFlag", "(", "predSet", ",", "<NUM_LIT>", ",", "MO_FLAG_PUSH", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "JUMP", ":", "I", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "return" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,041	[ "}" ]	[ "def", "A2_tfrptnew", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_1ae57e39", ",", "TypeALU32_2op", ">", ",", "PredNewRel", "{", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";" ]
GCC	arm	MD	stmt_completion	CPU	623,042	[ ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	SystemZ	CPP	code_generation	CPU	623,043	[ "bool", "SystemZDAGToDAGISel", "::", "IsProfitableToFold", "(", "SDValue", "N", ",", "SDNode", "", "U", ",", "SDNode", "", "Root", ")", "const", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "ISD", "::", "LOAD", "&&", "U", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "if", "(", "!", "N", ".", "hasOneUse", "(", ")", "\|\|", "!", "U", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "SDNode", "", "CCUser", "=", "", "U", "->", "use_begin", "(", ")", ";", "SDNode", "", "CCRegUser", "=", "nullptr", ";", "if", "(", "CCUser", "->", "getOpcode", "(", ")", "==", "ISD", "::", "CopyToReg", "\|\|", "cast", "<", "RegisterSDNode", ">", "(", "CCUser", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getReg", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "for", "(", "auto", "", "U", ":", "CCUser", "->", "uses", "(", ")", ")", "{", "if", "(", "CCRegUser", "==", "nullptr", ")", "CCRegUser", "=", "U", ";", "else", "if", "(", "CCRegUser", "!=", "U", ")", "return", "false", ";", "}", "}", "if", "(", "CCRegUser", "==", "nullptr", ")", "return", "false", ";", "if", "(", "CCRegUser", "->", "isMachineOpcode", "(", ")", "&&", "CCRegUser", "->", "getMachineOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "!", "N", "->", "isPredecessorOf", "(", "CCUser", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "IsLegalToFold", "(", "N", ",", "U", ",", "CCRegUser", ",", "OptLevel", ",", "false", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}" ]	[ "IsProfitableToFold", "-", "Returns", "true", "if", "it", "'s", "profitable", "to", "fold", "the", "specific", "operand", "node", "N", "of", "U", "during", "instruction", "selection", "that", "starts", "at", "Root", "." ]
GCC	rs6000	MD	next_suggestion	CPU	623,044	[ "<STR_LIT>" ]	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "VEC_TI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "rotate", ":", "VEC_TI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]
LLVM	AMDGPU	CPP	code_generation	GPU	623,045	[ "bool", "SIInstrInfo", "::", "shouldClusterMemOps", "(", "ArrayRef", "<", "const", "MachineOperand", "", ">", "BaseOps1", ",", "int64_t", "Offset1", ",", "bool", "OffsetIsScalable1", ",", "ArrayRef", "<", "const", "MachineOperand", "", ">", "BaseOps2", ",", "int64_t", "Offset2", ",", "bool", "OffsetIsScalable2", ",", "unsigned", "ClusterSize", ",", "unsigned", "NumBytes", ")", "const", "{", "if", "(", "!", "BaseOps1", ".", "empty", "(", ")", "&&", "!", "BaseOps2", ".", "empty", "(", ")", ")", "{", "const", "MachineInstr", "&", "FirstLdSt", "=", "", "BaseOps1", ".", "front", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineInstr", "&", "SecondLdSt", "=", "", "BaseOps2", ".", "front", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "!", "memOpsHaveSameBasePtr", "(", "FirstLdSt", ",", "BaseOps1", ",", "SecondLdSt", ",", "BaseOps2", ")", ")", "return", "false", ";", "}", "else", "if", "(", "!", "BaseOps1", ".", "empty", "(", ")", "\|\|", "!", "BaseOps2", ".", "empty", "(", ")", ")", "{", "return", "false", ";", "}", "const", "unsigned", "LoadSize", "=", "NumBytes", "/", "ClusterSize", ";", "const", "unsigned", "NumDWORDs", "=", "(", "(", "LoadSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", "*", "ClusterSize", ";", "return", "NumDWORDs", "<=", "<NUM_LIT>", ";", "}" ]	[ "Returns", "true", "if", "the", "two", "given", "memory", "operations", "should", "be", "scheduled", "adjacent", "." ]
GCC	sparc	MD	program_repair	CPU	623,046	[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>", "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sqrt", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>" ]
LLVM	Cpu0	CPP	stmt_completion	CPU	623,047	[ "FS", ")", "{" ]	[ "static", "MCSubtargetInfo", "*", "createCpu0MCSubtargetInfo", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef" ]
LLVM	Mips	CPP	next_suggestion	CPU	623,048	[ "if", "(", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "&&", "(", "isZeroImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "{" ]	[ "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Opc", "==", "Mips", "::", "LW", ")", "\|\|", "(", "Opc", "==", "Mips", "::", "LW_P8", ")", "\|\|", "(", "Opc", "==", "Mips", "::", "LD", ")", "\|\|", "(", "Opc", "==", "Mips", "::", "LD_P8", ")", "\|\|", "(", "Opc", "==", "Mips", "::", "LWC1", ")", "\|\|", "(", "Opc", "==", "Mips", "::", "LWC1_P8", ")", "\|\|", "(", "Opc", "==", "Mips", "::", "LDC1", ")", "\|\|", "(", "Opc", "==", "Mips", "::", "LDC164", ")", "\|\|", "(", "Opc", "==", "Mips", "::", "LDC164_P8", ")", ")", "{" ]
LLVM	AArch64	CPP	next_suggestion	CPU	623,049	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]	[ "return", "IsZero", "?", "MIB", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "{", "DstTy", "}", ",", "{", "LHS", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ":", "MIB", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "{", "DstTy", "}", ",", "{", "LHS", ",", "RHS", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "[", "LHS", ",", "RHS", ",", "IsZero", ",", "DstTy", "]", "(", "MachineIRBuilder", "&", "MIB", ")", "{", "return", "IsZero", "?", "MIB", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "{", "DstTy", "}", ",", "{", "LHS", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ":", "MIB", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "{", "DstTy", "}", ",", "{", "LHS", ",", "RHS", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "[", "LHS", ",", "RHS", ",", "IsZero", ",", "DstTy", "]", "(", "MachineIRBuilder", "&", "MIB", ")", "{", "return", "IsZero", "?", "MIB", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "{", "DstTy", "}", ",", "{", "LHS", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ":", "MIB", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "{", "DstTy", "}", ",", "{", "LHS", ",", "RHS", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", ";" ]
LLVM	X86	TD	stmt_completion	CPU	623,050	[ "<", "[", "WriteCvtPS2PDY", ".", "Folded", "]", ">", ",", "VEX_WIG", ";" ]	[ "def", "VCVTPS2PDYrm", ":", "I", "<", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "VR256", ":", "$", "dst", ")", ",", "(", "ins", "f128mem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "VR256", ":", "$", "dst", ",", "(", "v4f64", "(", "extloadv4f32", "addr", ":", "$", "src", ")", ")", ")", "]", ">", ",", "PS", ",", "VEX", ",", "VEX_L", ",", "Sched" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	623,051	[ "(", ")", ")", ")", ";" ]	[ "MachineBasicBlock", "", "SITargetLowering", "::", "splitKillBlock", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "MachineBasicBlock", "", "SplitBB", "=", "BB", "->", "splitAt", "(", "MI", ",", "false", ")", ";", "const", "SIInstrInfo", "", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "getKillTerminatorFromPseudo", "(", "MI", ".", "getOpcode" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	623,052	[ ")", ";" ]	[ "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "WebAssemblyExceptionInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU" ]
LLVM	ARM	CPP	stmt_completion	CPU	623,053	[ "(", ")", ";" ]	[ "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "-", "<NUM_LIT>", ";", "std", "::", "string", "lowerCase", "=", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ";", "<STR_LIT>", "::", "<STR_LIT>", "ShiftTy", "=", "StringSwitch", "<", "<STR_LIT>", "::", "<STR_LIT>", ">", "(", "lowerCase", ")", ".", "Case", "(", "<STR_LIT>", "asl", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "lsl", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "lsr", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "asr", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "ror", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "rrx", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Default", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "ShiftTy", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "Parser", ".", "Lex", "(", ")", ";", "std", "::", "unique_ptr", "<", "ARMOperand", ">", "PrevOp", "(", "(", "ARMOperand", "*", ")", "Operands", ".", "pop_back_val", "(", ")", ".", "release", "(", ")", ")", ";", "if", "(", "!", "PrevOp", "->", "isReg", "(", ")", ")", "return", "Error", "(", "PrevOp", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", "shift must be of a register", "<STR_LIT>", ")", ";", "int", "SrcReg", "=", "PrevOp", "->", "getReg", "(", ")", ";", "SMLoc", "EndLoc", ";", "int64_t", "Imm", "=", "<NUM_LIT>", ";", "int", "ShiftReg", "=", "<NUM_LIT>", ";", "if", "(", "ShiftTy", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "ShiftReg", "=", "SrcReg", ";", "}", "else", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", "\|\|", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Parser", ".", "Lex" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	623,054	[ "addPass", "(", "&", "SILateBranchLoweringPassID", ")", ";" ]	[ "addPass", "(", "createSIInsertWaitcntsPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createSIShrinkInstructionsPass", "(", ")", ")", ";", "addPass", "(", "createSIModeRegisterPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "SIInsertHardClausesID", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	623,055	[ "}" ]	[ "MCSymbol", "", "Sym", "=", "nullptr", ";", "SmallString", "<", "<NUM_LIT>", ">", "Name", ";", "StringRef", "Suffix", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Name", "+=", "<STR_LIT>", "__imp_", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Suffix", "=", "<STR_LIT>", "$stub", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Suffix", "=", "<STR_LIT>", "$non_lazy_ptr", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "!", "Suffix", ".", "empty", "(", ")", ")", "Name", "+=", "DL", "->", "getPrivateGlobalPrefix", "(", ")", ";", "unsigned", "PrefixLen", "=", "Name", ".", "size", "(", ")", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "const", "GlobalValue", "", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "AsmPrinter", ".", "getNameWithPrefix", "(", "Name", ",", "GV", ")", ";", "}", "else", "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "{", "Mangler", "::", "getNameWithPrefix", "(", "Name", ",", "MO", ".", "getSymbolName", "(", ")", ",", "*", "DL", ")", ";", "}", "else", "if", "(", "MO", ".", "isMBB", "(", ")", ")", "{", "assert", "(", "Suffix", ".", "empty", "(", ")", ")", ";", "Sym", "=", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "}", "unsigned", "OrigLen", "=", "Name", ".", "size", "(", ")", "-", "PrefixLen", ";", "Name", "+=", "Suffix", ";", "if", "(", "!", "Sym", ")", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Name", ")", ";", "StringRef", "OrigName", "=", "StringRef", "(", "Name", ")", ".", "substr", "(", "PrefixLen", ",", "OrigLen", ")", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "getMachOMMI", "(", ")", ".", "getGVStubEntry", "(", "Sym", ")", ";", "if", "(", "!", "StubSym", ".", "getPointer", "(", ")", ")", "{", "assert", "(", "MO", ".", "isGlobal", "(", ")", "&&", "<STR_LIT>", "Extern symbol not handled yet", "<STR_LIT>", ")", ";", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "AsmPrinter", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "!", "MO", ".", "getGlobal", "(", ")", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "getMachOMMI", "(", ")", ".", "getHiddenGVStubEntry", "(", "Sym", ")", ";", "if", "(", "!", "StubSym", ".", "getPointer", "(", ")", ")", "{", "assert", "(", "MO", ".", "isGlobal", "(", ")", "&&", "<STR_LIT>", "Extern symbol not handled yet", "<STR_LIT>", ")", ";", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "AsmPrinter", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "!", "MO", ".", "getGlobal", "(", ")", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "getMachOMMI", "(", ")", ".", "getFnStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", ")", "return", "Sym", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "AsmPrinter", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "!", "MO", ".", "getGlobal", "(", ")", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "else", "{", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "Ctx", ".", "getOrCreateSymbol", "(", "OrigName", ")", ",", "false", ")", ";", "}", "break", ";" ]
LLVM	ARM64	TD	next_suggestion	CPU	623,056	[ "let", "ParserMatchClass", "=", "Imm1_32Operand", ";" ]	[ "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
GCC	epiphany	MD	next_suggestion	MPU	623,057	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "clobber", "(", "reg", ":", "CC", "CC_REGNUM", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	aarch64	MD	program_repair	CPU	623,058	[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "ALLI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "ALLI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "ATOMIC_LDOP", ")", ")", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "enum", "memmodel", "model", "=", "memmodel_from_int", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "if", "(", "is_mm_relaxed", "(", "model", ")", ")", "return", "<STR_LIT>", "else", "if", "(", "is_mm_release", "(", "model", ")", ")", "return", "<STR_LIT>", "else", "if", "(", "is_mm_acquire", "(", "model", ")", "\|", "\|", "is_mm_consume", "(", "model", ")", ")", "return", "<STR_LIT>", "elsereturn", "<STR_LIT>", "<FIXE>" ]	[ "}", ")", "<BUGS>", "(", "define_insn_and_split", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "ALLI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "unspec_volatile", ":", "ALLI", "[", "(", "atomic_op", ":", "ALLI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "ALLI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPECV_ATOMIC_OP", ")", ")", "<BUGE>", "(", "clobber", "(", "match_scratch", ":", "ALLI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<BUGE>", "{", "<BUGS>", "aarch64_gen_atomic_ldop", "(", "CODE", ">", ",", "operands", "[", "<NUM_LIT>", "]", ",", "NULL", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "DONE", "<BUGE>", "}", ")" ]
GCC	bfin	CPP	code_generation	DSP	623,059	[ "static", "tree", "bfin_handle_l2_attribute", "(", "tree", "", "node", ",", "tree", "ARG_UNUSED", "(", "name", ")", ",", "tree", "ARG_UNUSED", "(", "args", ")", ",", "int", "ARG_UNUSED", "(", "flags", ")", ",", "bool", "", "no_add_attrs", ")", "{", "tree", "decl", "=", "", "node", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", ")", "{", "if", "(", "DECL_SECTION_NAME", "(", "decl", ")", "!=", "NULL", "&&", "strcmp", "(", "DECL_SECTION_NAME", "(", "decl", ")", ",", "<STR_LIT>", ".l2.text", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", "section of %q+D conflicts with previous declaration", "<STR_LIT>", ",", "decl", ")", ";", "", "no_add_attrs", "=", "true", ";", "}", "else", "set_decl_section_name", "(", "decl", ",", "<STR_LIT>", ".l2.text", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", ")", "{", "if", "(", "DECL_SECTION_NAME", "(", "decl", ")", "!=", "NULL", "&&", "strcmp", "(", "DECL_SECTION_NAME", "(", "decl", ")", ",", "<STR_LIT>", ".l2.data", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", "section of %q+D conflicts with previous declaration", "<STR_LIT>", ",", "decl", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "else", "set_decl_section_name", "(", "decl", ",", "<STR_LIT>", ".l2.data", "<STR_LIT>", ")", ";", "}", "return", "NULL_TREE", ";", "}" ]	[ "Handle", "a", "``", "l2", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]
GCC	mn10300	MD	program_repair	MPU	623,060	[ "<FIXS>", "<FIXE>", "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<FIXE>" ]	[ "operands", "[", "<NUM_LIT>", "]", "=", "copy_to_mode_reg", "(", "SImode", ",", "operand1", ")", "}", "<STR_LIT>", "<STR_LIT>", "general_operand", "<STR_LIT>", "=", "d", ",", "a", ",", "d", ",", "dm", ",", "dm", ",", "am", ",", "am", ",", "d", ",", "d", ",", "a", ",", "a", ",", "a", ",", "x", "<STR_LIT>", "general_operand", "<STR_LIT>", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "I", ",", "d", ",", "a", ",", "d", ",", "a", ",", "dim", ",", "aim", ",", "dim", ",", "aim", ",", "x", ",", "a", "<STR_LIT>", "register_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", "\|", "\|", "register_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", "<STR_LIT>", "@" ]
GCC	i386	CPP	next_suggestion	CPU	623,061	[ "x", "=", "ix86_expand_sse_cmp", "(", "gen_reg_rtx", "(", "mode", ")", ",", "code", ",", "cop0", ",", "cop1", ",", "op_true", ",", "op_false", ")", ";" ]	[ "break", ";", "case", "NE", ":", "case", "LE", ":", "case", "LEU", ":", "code", "=", "reverse_condition", "(", "code", ")", ";", "", "negate", "=", "true", ";", "break", ";", "case", "GE", ":", "case", "GEU", ":", "code", "=", "reverse_condition", "(", "code", ")", ";", "", "negate", "=", "true", ";", "case", "LT", ":", "case", "LTU", ":", "std", "::", "swap", "(", "cop0", ",", "cop1", ")", ";", "code", "=", "swap_condition", "(", "code", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "mode", "==", "V2DImode", ")", "{", "switch", "(", "code", ")", "{", "case", "EQ", ":", "if", "(", "!", "TARGET_SSE4_1", ")", "return", "NULL", ";", "break", ";", "case", "GT", ":", "case", "GTU", ":", "if", "(", "!", "TARGET_SSE4_2", ")", "return", "NULL", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "if", "(", "code", "==", "GTU", ")", "{", "cop0", "=", "force_reg", "(", "mode", ",", "cop0", ")", ";", "switch", "(", "mode", ")", "{", "case", "E_V16SImode", ":", "case", "E_V8DImode", ":", "case", "E_V8SImode", ":", "case", "E_V4DImode", ":", "case", "E_V4SImode", ":", "case", "E_V2DImode", ":", "{", "rtx", "t1", ",", "t2", ",", "mask", ";", "rtx", "(", "", "gen_sub3", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "switch", "(", "mode", ")", "{", "case", "E_V16SImode", ":", "gen_sub3", "=", "gen_subv16si3", ";", "break", ";", "case", "E_V8DImode", ":", "gen_sub3", "=", "gen_subv8di3", ";", "break", ";", "case", "E_V8SImode", ":", "gen_sub3", "=", "gen_subv8si3", ";", "break", ";", "case", "E_V4DImode", ":", "gen_sub3", "=", "gen_subv4di3", ";", "break", ";", "case", "E_V4SImode", ":", "gen_sub3", "=", "gen_subv4si3", ";", "break", ";", "case", "E_V2DImode", ":", "gen_sub3", "=", "gen_subv2di3", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "mask", "=", "ix86_build_signbit_mask", "(", "mode", ",", "true", ",", "false", ")", ";", "t1", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_sub3", "(", "t1", ",", "cop0", ",", "mask", ")", ")", ";", "t2", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_sub3", "(", "t2", ",", "cop1", ",", "mask", ")", ")", ";", "cop0", "=", "t1", ";", "cop1", "=", "t2", ";", "code", "=", "GT", ";", "}", "break", ";", "case", "E_V64QImode", ":", "case", "E_V32HImode", ":", "case", "E_V32QImode", ":", "case", "E_V16HImode", ":", "case", "E_V16QImode", ":", "case", "E_V8HImode", ":", "x", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "x", ",", "gen_rtx_US_MINUS", "(", "mode", ",", "cop0", ",", "cop1", ")", ")", ")", ";", "cop0", "=", "x", ";", "cop1", "=", "CONST0_RTX", "(", "mode", ")", ";", "code", "=", "EQ", ";", "", "negate", "=", "!", "", "negate", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "}", "if", "(", "", "negate", ")", "std", "::", "swap", "(", "op_true", ",", "op_false", ")", ";", "if", "(", "data_mode", "==", "mode", ")", "{", "x", "=", "ix86_expand_sse_cmp", "(", "dest", ",", "code", ",", "cop0", ",", "cop1", ",", "op_true", ",", "op_false", ")", ";", "}", "else", "{", "gcc_assert", "(", "GET_MODE_SIZE", "(", "data_mode", ")", "==", "GET_MODE_SIZE", "(", "mode", ")", ")", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	623,062	[ "Sched", "::", "tc_ef84f62f", ":" ]	[ "case", "Hexagon", "::", "Sched", "::", "tc_41d5298e", ":", "case", "Hexagon", "::", "Sched", "::", "tc_5ba5997d", ":", "case", "Hexagon", "::", "Sched", "::", "tc_84df2cd3", ":", "case", "Hexagon", "::", "Sched", "::", "tc_87735c3b", ":", "case", "Hexagon", "::", "Sched", "::", "tc_897d1a9d", ":", "case", "Hexagon", "::", "Sched", "::", "tc_976ddc4f", ":", "case", "Hexagon", "::", "Sched", "::", "tc_b44c6e2a", ":", "case", "Hexagon", "::", "Sched", "::", "tc_b9c4623f", ":", "case", "Hexagon", "::", "Sched", "::", "tc_c2f7d806", ":", "case", "Hexagon", "::", "Sched", "::", "tc_c74f796f", ":", "case", "Hexagon", "::", "Sched", "::", "tc_d088982c", ":", "case", "Hexagon", "::" ]
GCC	powerpcspe	MD	stmt_completion	CPU	623,063	[ ")", "]", ")" ]	[ "(", "clobber", "(", "match_scratch", ":", "CC", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	i386	MD	program_repair	CPU	623,064	[ "<FIXS>", "emit_insn", "(", "gen_fix_truncsi_i387_fisttp", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<FIXE>" ]	[ "if", "(", "TARGET_FISTTP", "&", "&", "!", "(", "SSE_FLOAT_MODE_P", "(", "MODE", ">", "mode", ")", "&", "&", "TARGET_SSE_MATH", ")", ")", "{", "<BUGS>", "emit_insn", "(", "gen_fix_truncsi_fisttp_i387_1", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<BUGE>", "DONE", "}", "if", "(", "SSE_FLOAT_MODE_P", "(", "MODE", ">", "mode", ")", ")" ]
LLVM	X86	CPP	program_repair	CPU	623,065	[ "<FIXS>", "default", ":", "return", "X86", "::", "NoRegister", ";", "<FIXE>" ]	[ "}", "case", "<NUM_LIT>", ":", "switch", "(", "Reg", ".", "id", "(", ")", ")", "{", "<BUGS>", "default", ":", "return", "<NUM_LIT>", ";", "<BUGE>", "case", "X86", "::", "AH", ":", "case", "X86", "::", "AL", ":", "case", "X86", "::", "AX", ":", "case", "X86", "::", "EAX", ":", "case", "X86", "::", "RAX", ":", "return", "X86", "::", "RAX", ";", "case", "X86", "::", "DH", ":", "case", "X86", "::", "DL", ":", "case", "X86", "::", "DX", ":", "case", "X86", "::", "EDX", ":", "case", "X86", "::", "RDX", ":" ]
LLVM	AVR	TD	next_suggestion	MPU	623,066	[ "def", "imm_com8_asmoperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "imm_com8", ":", "Operand", "<", "i8", ">", "{" ]	[ "def", "imm_com8_XFORM", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "~", "(", "(", "uint8_t", ")", "N", "-", ">", "getZExtValue", "(", ")", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i8", ")", ";", "}", "]", ">", ";" ]
LLVM	XCore	CPP	code_generation	MPU	623,067	[ "MachineBasicBlock", "::", "iterator", "XCoreFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "XCoreInstrInfo", "&", "TII", "=", "", "MF", ".", "getSubtarget", "<", "XCoreSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "", "Old", "=", "I", ";", "uint64_t", "Amount", "=", "Old", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "!=", "<NUM_LIT>", ")", "{", "unsigned", "Align", "=", "getStackAlignment", "(", ")", ";", "Amount", "=", "(", "Amount", "+", "Align", "-", "<NUM_LIT>", ")", "/", "Align", "", "Align", ";", "assert", "(", "Amount", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ";", "Amount", "/", "=", "<NUM_LIT>", ";", "bool", "isU6", "=", "isImmU6", "(", "Amount", ")", ";", "if", "(", "!", "isU6", "&&", "!", "isImmU16", "(", "Amount", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "eliminateCallFramePseudoInstr size too big: ", "<STR_LIT>", "<<", "Amount", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "llvm_unreachable", "(", "nullptr", ")", ";", "}", "MachineInstr", "", "New", ";", "if", "(", "Old", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "int", "Opcode", "=", "isU6", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "New", "=", "BuildMI", "(", "MF", ",", "Old", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Old", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "int", "Opcode", "=", "isU6", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "New", "=", "BuildMI", "(", "MF", ",", "Old", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "MBB", ".", "insert", "(", "I", ",", "New", ")", ";", "}", "}", "return", "MBB", ".", "erase", "(", "I", ")", ";", "}" ]	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]
GCC	mcore	MD	stmt_completion	MPU	623,068	[ "<STR_LIT>", ")", "]", ")" ]	[ "[", "(", "return", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
GCC	cris	CPP	program_repair	MPU	623,069	[ "<FIXS>", "static", "void", "cris_print_operand_address", "(", "FILE", "*", ",", "machine_mode", ",", "rtx", ")", ";", "<FIXE>" ]	[ "static", "void", "cris_print_operand", "(", "FILE", "", ",", "rtx", ",", "int", ")", ";", "<BUGS>", "static", "void", "cris_print_operand_address", "(", "FILE", "", ",", "rtx", ")", ";", "<BUGE>", "static", "bool", "cris_print_operand_punct_valid_p", "(", "unsigned", "char", "code", ")", ";" ]
GCC	aarch64	MD	stmt_completion	CPU	623,070	[ ")", ")" ]	[ "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")" ]
LLVM	ARM	CPP	next_suggestion	CPU	623,071	[ "}" ]	[ "MachineBasicBlock", "&", "MBB", "=", "", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "ARMFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "int", "Off", "=", "Offset", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "<STR_LIT>", "This resolveFrameIndex does not support Thumb1!", "<STR_LIT>", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", "Instr doesn't have FrameIndex operand!", "<STR_LIT>", ")", ";", "}", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteARMFrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	623,072	[ "NumElems", ",", "-", "<NUM_LIT>", ")", ";" ]	[ "EVT", "OpVT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "if", "(", "(", "VT", "==", "MVT", "::", "v4i64", "&&", "OpVT", "==", "MVT", "::", "v4i32", ")", "\|\|", "(", "VT", "==", "MVT", "::", "v8i32", "&&", "OpVT", "==", "MVT", "::", "v8i16", ")", ")", "{", "if", "(", "Subtarget", "->", "hasInt256", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ")", ";", "unsigned", "NumElems", "=", "OpVT", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Undef", "=", "DAG", ".", "getUNDEF", "(", "OpVT", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShufMask1", "(", "NumElems", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", "/", "<NUM_LIT>", ";", "++", "i", ")", "ShufMask1", "[", "i", "]", "=", "i", ";", "SDValue", "OpLo", "=", "DAG", ".", "getVectorShuffle", "(", "OpVT", ",", "dl", ",", "Op", ",", "Undef", ",", "&", "ShufMask1", "[", "<NUM_LIT>", "]", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShufMask2", "(" ]
GCC	i386	CPP	stmt_completion	CPU	623,073	[ "A", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]	[ "_", "_", "builtin_ia32_storeups512_mask", "(", "(", "float", "*", ")", "_", "_", "P", ",", "(", "_", "_", "v16sf", ")", "_", "_" ]
GCC	rs6000	CPP	program_repair	CPU	623,074	[ "<FIXS>", "if", "(", "!", "(", "TARGET_HARD_FLOAT", "&&", "(", "TARGET_FPRS", "\|\|", "TARGET_E500_DOUBLE", ")", ")", ")", "<FIXE>" ]	[ "set_optab_libfunc", "(", "smul_optab", ",", "TFmode", ",", "<STR_LIT>", "__gcc_qmul", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "sdiv_optab", ",", "TFmode", ",", "<STR_LIT>", "__gcc_qdiv", "<STR_LIT>", ")", ";", "<BUGS>", "if", "(", "TARGET_SOFT_FLOAT", ")", "<BUGE>", "{", "set_optab_libfunc", "(", "neg_optab", ",", "TFmode", ",", "<STR_LIT>", "__gcc_qneg", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "eq_optab", ",", "TFmode", ",", "<STR_LIT>", "__gcc_qeq", "<STR_LIT>", ")", ";" ]
LLVM	AMDGPU	CPP	code_generation	GPU	623,075	[ "bool", "R600InstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "int", "OffsetOpIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "addr", ")", ";", "int", "RegOpIdx", "=", "OffsetOpIdx", "+", "<NUM_LIT>", ";", "int", "ChanOpIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "chan", ")", ";", "if", "(", "isRegisterLoad", "(", "MI", ")", ")", "{", "int", "DstOpIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "dst", ")", ";", "unsigned", "RegIndex", "=", "MI", ".", "getOperand", "(", "RegOpIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "Channel", "=", "MI", ".", "getOperand", "(", "ChanOpIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "Address", "=", "calculateIndirectAddress", "(", "RegIndex", ",", "Channel", ")", ";", "unsigned", "OffsetReg", "=", "MI", ".", "getOperand", "(", "OffsetOpIdx", ")", ".", "getReg", "(", ")", ";", "if", "(", "OffsetReg", "==", "AMDGPU", "::", "INDIRECT_BASE_ADDR", ")", "{", "buildMovInstr", "(", "MBB", ",", "MI", ",", "MI", ".", "getOperand", "(", "DstOpIdx", ")", ".", "getReg", "(", ")", ",", "getIndirectAddrRegClass", "(", ")", "->", "getRegister", "(", "Address", ")", ")", ";", "}", "else", "{", "buildIndirectRead", "(", "MBB", ",", "MI", ",", "MI", ".", "getOperand", "(", "DstOpIdx", ")", ".", "getReg", "(", ")", ",", "Address", ",", "OffsetReg", ")", ";", "}", "}", "else", "if", "(", "isRegisterStore", "(", "MI", ")", ")", "{", "int", "ValOpIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "val", ")", ";", "unsigned", "RegIndex", "=", "MI", ".", "getOperand", "(", "RegOpIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "Channel", "=", "MI", ".", "getOperand", "(", "ChanOpIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "Address", "=", "calculateIndirectAddress", "(", "RegIndex", ",", "Channel", ")", ";", "unsigned", "OffsetReg", "=", "MI", ".", "getOperand", "(", "OffsetOpIdx", ")", ".", "getReg", "(", ")", ";", "if", "(", "OffsetReg", "==", "AMDGPU", "::", "INDIRECT_BASE_ADDR", ")", "{", "buildMovInstr", "(", "MBB", ",", "MI", ",", "getIndirectAddrRegClass", "(", ")", "->", "getRegister", "(", "Address", ")", ",", "MI", ".", "getOperand", "(", "ValOpIdx", ")", ".", "getReg", "(", ")", ")", ";", "}", "else", "{", "buildIndirectWrite", "(", "MBB", ",", "MI", ",", "MI", ".", "getOperand", "(", "ValOpIdx", ")", ".", "getReg", "(", ")", ",", "calculateIndirectAddress", "(", "RegIndex", ",", "Channel", ")", ",", "OffsetReg", ")", ";", "}", "}", "else", "{", "return", "false", ";", "}", "MBB", "->", "erase", "(", "MI", ")", ";", "return", "true", ";", "}", "case", "AMDGPU", "::", "R600_EXTRACT_ELT_V2", ":", "case", "AMDGPU", "::", "R600_EXTRACT_ELT_V4", ":", "buildIndirectRead", "(", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "RI", ".", "getHWRegIndex", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "RI", ".", "getHWRegChan", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "break", ";", "case", "AMDGPU", "::", "R600_INSERT_ELT_V2", ":", "case", "AMDGPU", "::", "R600_INSERT_ELT_V4", ":", "buildIndirectWrite", "(", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "RI", ".", "getHWRegIndex", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "RI", ".", "getHWRegChan", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "break", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}" ]	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]
GCC	i386	MD	next_suggestion	CPU	623,076	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]	[ "(", "vec_merge", ":", "<", "mmxxmmmode", ">", "(", "vec_duplicate", ":", "<", "mmxxmmmode", ">", "(", "match_operand", ":", "V2FI_32", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "<", "mmxxmmmode", ">", "<NUM_LIT>", "<STR_LIT>", ")" ]
GCC	sh	CPP	program_repair	CPU	623,077	[ "<FIXS>", "mov_insn_alignment_mask", "(", "machine_mode", "mode", ",", "bool", "consider_sh2a", ")", "<FIXE>" ]	[ "static", "inline", "int", "<BUGS>", "mov_insn_alignment_mask", "(", "enum", "machine_mode", "mode", ",", "bool", "consider_sh2a", ")", "<BUGE>", "{", "const", "int", "mov_insn_sz", "=", "mov_insn_size", "(", "mode", ",", "consider_sh2a", ")", ";", "return", "mov_insn_sz", ">", "<NUM_LIT>", "?", "(", "mov_insn_sz", "-", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	623,078	[ "<NUM_LIT>", ";" ]	[ "bit", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "pstatefield", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "pstatefield", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "hasCompleteDecoder", "=" ]
GCC	aarch64	MD	next_suggestion	CPU	623,079	[ "(", "set", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "]", ")", ")" ]
GCC	arm	MD	stmt_completion	CPU	623,080	[ ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Hexagon	TD	stmt_completion	DSP	623,081	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,082	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isReMaterializable", "=", "<NUM_LIT>", ";", "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	Alpha	CPP	next_suggestion	MPU	623,083	[ "return", "X", ";" ]	[ "MCCodeGenInfo", "", "createAlphaMCCodeGenInfo", "(", "StringRef", "TT", ",", "Reloc", "::", "Model", "RM", ")", "{", "MCCodeGenInfo", "", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "X", "->", "InitMCCodeGenInfo", "(", "Reloc", "::", "PIC_", ")", ";" ]
GCC	arm	CPP	stmt_completion	CPU	623,084	[ "_", "_", "a", ")", "{" ]	[ "_", "_", "arm_vaddvq_s8", "(", "int8x16_t" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	623,085	[ "}" ]	[ "dbgs", "(", ")", "<<", "<STR_LIT>", " Weight ", "<STR_LIT>", "<<", "B", ".", "first", "<<", "<STR_LIT>", ":\\n", "<STR_LIT>", ";", "for", "(", "auto", "&", "C", ":", "B", ".", "second", ")", "C", ".", "dump", "(", "P", ")", ";", "}", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n\\n", "<STR_LIT>", ";" ]
GCC	arm	CPP	stmt_completion	CPU	623,086	[ "_", "_", "b", ")", ";" ]	[ "_", "_", "arm_vqdmullbq_s32", "(", "int32x4_t", "_", "_", "a", ",", "int32x4_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vqdmullbq_sv4si", "(", "_", "_", "a", "," ]
GCC	xtensa	MD	next_suggestion	MPU	623,087	[ "}", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "xtensa_expand_call", "(", "<NUM_LIT>", ",", "operands", ")", "DONE" ]
GCC	i386	CPP	stmt_completion	CPU	623,088	[ "_", "B", ",", "(", "_", "_", "v4sf", ")", "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]	[ "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_orps128_mask", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "_", "_", "v4sf", ")", "_" ]
GCC	nds32	CPP	next_suggestion	CPU	623,089	[ "if", "(", "!", "maybe_expand_insn", "(", "icode", ",", "<NUM_LIT>", ",", "ops", ")", ")", "error", "(", "<STR_LIT>", "invalid argument to built-in function", "<STR_LIT>", ")", ";" ]	[ "value1", "=", "expand_normal", "(", "arg1", ")", ";", "create_input_operand", "(", "&", "ops", "[", "<NUM_LIT>", "]", ",", "value0", ",", "TYPE_MODE", "(", "TREE_TYPE", "(", "arg0", ")", ")", ")", ";", "create_input_operand", "(", "&", "ops", "[", "<NUM_LIT>", "]", ",", "value1", ",", "TYPE_MODE", "(", "TREE_TYPE", "(", "arg1", ")", ")", ")", ";" ]
LLVM	SHUXI	CPP	stmt_completion	CPU	623,090	[ "getTheSHUXI32Target", "(", ")", ")", ";" ]	[ "RegisterTargetMachine", "<", "SHUXI32TargetMachine", ">", "X", "(" ]
LLVM	AArch64	CPP	next_suggestion	CPU	623,091	[ "}" ]	[ "case", "FK_Data_4", ":", "NumBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "FK_Data_8", ":", "NumBits", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "return", "true", ";", "}", "return", "isUIntN", "(", "NumBits", ",", "Value", ")", "\|\|", "isIntN", "(", "NumBits", ",", "static_cast", "<", "int64_t", ">", "(", "Value", ")", ")", ";" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	623,092	[ ")", ";" ]	[ "O", "<<", "'", "(", "'", ";", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "if", "(", "Index", ".", "getReg", "(", ")", ")", "{", "O", "<<", "'", ",", "'", ";", "printOperand", "(", "MI", ",", "OpNum", "+", "<NUM_LIT>", ",", "O", ")", ";", "}", "O", "<<", "'", ")", "'", ";", "}", "else", "assert", "(", "!", "Index", ".", "getReg", "(", ")", "&&", "<STR_LIT>", "Should allocate base register first!", "<STR_LIT>" ]
GCC	xtensa	MD	stmt_completion	MPU	623,093	[ ")", "]", ")" ]	[ "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "return", "xtensa_emit_movcc", "(", "which_alternative", "=", "=", "<NUM_LIT>", ",", "false", ",", "true", ",", "operands", ")", "}", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>" ]
LLVM	AMDGPU	TD	next_suggestion	GPU	623,094	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "imm", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sbase", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sdst", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "glc", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	623,095	[ "<NUM_LIT>", ";" ]	[ "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=" ]
LLVM	X86	CPP	next_suggestion	CPU	623,096	[ "return", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "\|\|", "TRI", "->", "needsStackRealignment", "(", "MF", ")", "\|\|", "MFI", ".", "hasVarSizedObjects", "(", ")", "\|\|", "MFI", ".", "isFrameAddressTaken", "(", ")", "\|\|", "MFI", ".", "hasOpaqueSPAdjustment", "(", ")", "\|\|", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", "->", "getForceFramePointer", "(", ")", "\|\|", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", "->", "hasPreallocatedCall", "(", ")", "\|\|", "MF", ".", "callsUnwindInit", "(", ")", "\|\|", "MF", ".", "hasEHFunclets", "(", ")", "\|\|", "MF", ".", "callsEHReturn", "(", ")", "\|\|", "MFI", ".", "hasStackMap", "(", ")", "\|\|", "MFI", ".", "hasPatchPoint", "(", ")", "\|\|", "MFI", ".", "hasCopyImplyingStackAdjustment", "(", ")", ")", ";" ]	[ "bool", "X86FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	623,097	[ ",", "createWinCOFFStreamer", ")", ";" ]	[ "RegisterMCAsmInfoFn", "X", "(", "", "T", ",", "createAArch64MCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "", "T", ",", "createAArch64MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "", "T", ",", "createAArch64MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "", "T", ",", "createAArch64MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "", "T", ",", "createAArch64InstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "", "T", ",", "createAArch64MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "", "T", ",", "createELFStreamer", ")", ";", "TargetRegistry", "::", "RegisterMachOStreamer", "(", "", "T", ",", "createMachOStreamer", ")", ";", "TargetRegistry", "::", "RegisterCOFFStreamer", "(", "*", "T" ]
LLVM	Mips	CPP	code_generation	CPU	623,098	[ "bool", "MipsAsmParser", "::", "loadImmediate", "(", "int64_t", "ImmValue", ",", "unsigned", "DstReg", ",", "unsigned", "SrcReg", ",", "bool", "Is32BitImm", ",", "bool", "IsAddress", ",", "SMLoc", "IDLoc", ",", "SmallVectorImpl", "<", "MCInst", ">", "&", "Instructions", ")", "{", "if", "(", "!", "Is32BitImm", "&&", "!", "isGP64bit", "(", ")", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", "instruction requires a 64-bit architecture", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "Is32BitImm", ")", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "ImmValue", ")", "\|\|", "isUInt", "<", "<NUM_LIT>", ">", "(", "ImmValue", ")", ")", "{", "ImmValue", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "ImmValue", ")", ";", "}", "else", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", "instruction requires a 32-bit immediate", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "unsigned", "ZeroReg", "=", "IsAddress", "?", "ABI", ".", "GetNullPtr", "(", ")", ":", "ABI", ".", "GetZeroReg", "(", ")", ";", "unsigned", "AdduOp", "=", "!", "Is32BitImm", "?", "Mips", "::", "DADDu", ":", "Mips", "::", "ADDu", ";", "bool", "UseSrcReg", "=", "false", ";", "if", "(", "SrcReg", "!=", "Mips", "::", "NoRegister", ")", "UseSrcReg", "=", "true", ";", "unsigned", "TmpReg", "=", "DstReg", ";", "if", "(", "UseSrcReg", "&&", "(", "DstReg", "==", "SrcReg", ")", ")", "{", "unsigned", "ATReg", "=", "getATReg", "(", "IDLoc", ")", ";", "if", "(", "!", "ATReg", ")", "return", "true", ";", "TmpReg", "=", "ATReg", ";", "}", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "ImmValue", ")", ")", "{", "if", "(", "!", "UseSrcReg", ")", "SrcReg", "=", "ZeroReg", ";", "if", "(", "IsAddress", "&&", "!", "Is32BitImm", ")", "{", "emitRRI", "(", "Mips", "::", "DADDiu", ",", "DstReg", ",", "SrcReg", ",", "ImmValue", ",", "IDLoc", ",", "Instructions", ")", ";", "return", "false", ";", "}", "emitRRI", "(", "Mips", "::", "ADDiu", ",", "DstReg", ",", "SrcReg", ",", "ImmValue", ",", "IDLoc", ",", "Instructions", ")", ";", "return", "false", ";", "}", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "ImmValue", ")", ")", "{", "unsigned", "TmpReg", "=", "DstReg", ";", "if", "(", "SrcReg", "==", "DstReg", ")", "{", "TmpReg", "=", "getATReg", "(", "IDLoc", ")", ";", "if", "(", "!", "TmpReg", ")", "return", "true", ";", "}", "emitRRI", "(", "Mips", "::", "ORi", ",", "TmpReg", ",", "ZeroReg", ",", "ImmValue", ",", "IDLoc", ",", "Instructions", ")", ";", "if", "(", "UseSrcReg", ")", "emitRRR", "(", "ABI", ".", "GetPtrAdduOp", "(", ")", ",", "DstReg", ",", "TmpReg", ",", "SrcReg", ",", "IDLoc", ",", "Instructions", ")", ";", "return", "false", ";", "}", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "ImmValue", ")", "\|\|", "isUInt", "<", "<NUM_LIT>", ">", "(", "ImmValue", ")", ")", "{", "warnIfNoMacro", "(", "IDLoc", ")", ";", "uint16_t", "Bits31To16", "=", "(", "ImmValue", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "uint16_t", "Bits15To0", "=", "ImmValue", "&", "<NUM_LIT>", ";", "if", "(", "!", "Is32BitImm", "&&", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "ImmValue", ")", ")", "{", "if", "(", "ImmValue", "==", "<NUM_LIT>", ")", "{", "emitRI", "(", "Mips", "::", "LUi", ",", "TmpReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "Instructions", ")", ";", "emitRRI", "(", "Mips", "::", "DSRL32", ",", "TmpReg", ",", "TmpReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "Instructions", ")", ";", "if", "(", "UseSrcReg", ")", "emitRRR", "(", "AdduOp", ",", "DstReg", ",", "TmpReg", ",", "SrcReg", ",", "IDLoc", ",", "Instructions", ")", ";", "return", "false", ";", "}", "emitRRI", "(", "Mips", "::", "ORi", ",", "TmpReg", ",", "ZeroReg", ",", "Bits31To16", ",", "IDLoc", ",", "Instructions", ")", ";", "emitRRI", "(", "Mips", "::", "DSLL", ",", "TmpReg", ",", "TmpReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "Instructions", ")", ";", "if", "(", "Bits15To0", ")", "emitRRI", "(", "Mips", "::", "ORi", ",", "TmpReg", ",", "TmpReg", ",", "Bits15To0", ",", "IDLoc", ",", "Instructions", ")", ";", "if", "(", "UseSrcReg", ")", "emitRRR", "(", "AdduOp", ",", "DstReg", ",", "TmpReg", ",", "SrcReg", ",", "IDLoc", ",", "Instructions", ")", ";", "return", "false", ";", "}", "emitRI", "(", "Mips", "::", "LUi", ",", "TmpReg", ",", "Bits31To16", ",", "IDLoc", ",", "Instructions", ")", ";", "if", "(", "Bits15To0", ")", "emitRRI", "(", "Mips", "::", "ORi", ",", "TmpReg", ",", "TmpReg", ",", "Bits15To0", ",", "IDLoc", ",", "Instructions", ")", ";", "if", "(", "UseSrcReg", ")", "emitRRR", "(", "AdduOp", ",", "DstReg", ",", "TmpReg", ",", "SrcReg", ",", "IDLoc", ",", "Instructions", ")", ";", "return", "false", ";", "}", "if", "(", "isShiftedUIntAtAnyPosition", "<", "<NUM_LIT>", ">", "(", "ImmValue", ")", ")", "{", "if", "(", "Is32BitImm", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", "instruction requires a 32-bit immediate", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "unsigned", "FirstSet", "=", "findFirstSet", "(", "(", "uint64_t", ")", "ImmValue", ")", ";", "unsigned", "LastSet", "=", "findLastSet", "(", "(", "uint64_t", ")", "ImmValue", ")", ";", "unsigned", "ShiftAmount", "=", "FirstSet", "-", "(", "<NUM_LIT>", "-", "(", "LastSet", "-", "FirstSet", ")", ")", ";", "uint16_t", "Bits", "=", "(", "ImmValue", ">>", "ShiftAmount", ")", "&", "<NUM_LIT>", ";", "emitRRI", "(", "Mips", "::", "ORi", ",", "TmpReg", ",", "ZeroReg", ",", "Bits", ",", "IDLoc", ",", "Instructions", ")", ";", "emitRRI", "(", "Mips", "::", "DSLL", ",", "TmpReg", ",", "TmpReg", ",", "ShiftAmount", ",", "IDLoc", ",", "Instructions", ")", ";", "if", "(", "UseSrcReg", ")", "emitRRR", "(", "AdduOp", ",", "DstReg", ",", "TmpReg", ",", "SrcReg", ",", "IDLoc", ",", "Instructions", ")", ";", "return", "false", ";", "}", "warnIfNoMacro", "(", "IDLoc", ")", ";", "if", "(", "loadImmediate", "(", "ImmValue", ">>", "<NUM_LIT>", ",", "TmpReg", ",", "Mips", "::", "NoRegister", ",", "true", ",", "false", ",", "IDLoc", ",", "Instructions", ")", ")", "return", "false", ";", "unsigned", "ShiftCarriedForwards", "=", "<NUM_LIT>", ";", "for", "(", "int", "BitNum", "=", "<NUM_LIT>", ";", "BitNum", ">=", "<NUM_LIT>", ";", "BitNum", "-=", "<NUM_LIT>", ")", "{", "uint16_t", "ImmChunk", "=", "(", "ImmValue", ">>", "BitNum", ")", "&", "<NUM_LIT>", ";", "if", "(", "ImmChunk", "!=", "<NUM_LIT>", ")", "{", "emitAppropriateDSLL", "(", "TmpReg", ",", "TmpReg", ",", "ShiftCarriedForwards", ",", "IDLoc", ",", "Instructions", ")", ";", "emitRRI", "(", "Mips", "::", "ORi", ",", "TmpReg", ",", "TmpReg", ",", "ImmChunk", ",", "IDLoc", ",", "Instructions", ")", ";", "ShiftCarriedForwards", "=", "<NUM_LIT>", ";", "}", "ShiftCarriedForwards", "+=", "<NUM_LIT>", ";", "}", "ShiftCarriedForwards", "-=", "<NUM_LIT>", ";", "if", "(", "ShiftCarriedForwards", ")", "emitAppropriateDSLL", "(", "TmpReg", ",", "TmpReg", ",", "ShiftCarriedForwards", ",", "IDLoc", ",", "Instructions", ")", ";", "if", "(", "UseSrcReg", ")", "emitRRR", "(", "AdduOp", ",", "DstReg", ",", "TmpReg", ",", "SrcReg", ",", "IDLoc", ",", "Instructions", ")", ";", "return", "false", ";", "}" ]	[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]
LLVM	X86	TD	program_repair	CPU	623,099	[ "<FIXS>", "def", "OR64rr", ":", "RI", "<NUM_LIT>", ",", "MRMDestReg", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "GR64", ":", "$", "src1", ",", "GR64", ":", "$", "src2", ")", ",", "<FIXE>", "<FIXS>", "def", "OR64rr_REV", ":", "RI", "<NUM_LIT>", ",", "MRMSrcReg", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "GR64", ":", "$", "src1", ",", "GR64", ":", "$", "src2", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ";", "def", "OR64rm", ":", "RI", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "GR64", ":", "$", "src1", ",", "i64mem", ":", "$", "src2", ")", ",", "<FIXE>", "<FIXS>", "def", "OR64ri8", ":", "RIi8", "<NUM_LIT>", ",", "MRM1r", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "GR64", ":", "$", "src1", ",", "i64i8imm", ":", "$", "src2", ")", ",", "<FIXE>", "<FIXS>", "def", "OR64ri32", ":", "RIi32", "<NUM_LIT>", ",", "MRM1r", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "GR64", ":", "$", "src1", ",", "i64i32imm", ":", "$", "src2", ")", ",", "<FIXE>" ]	[ "let", "isTwoAddress", "=", "<NUM_LIT>", "in", "{", "let", "isCommutable", "=", "<NUM_LIT>", "in", "<BUGS>", "def", "OR64rr", ":", "RI", "<NUM_LIT>", ",", "MRMDestReg", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "GR64", ":", "$", "src1", ",", "GR64", ":", "$", "src2", ")", ",", "<BUGE>", "<STR_LIT>", ",", "[", "(", "set", "GR64", ":", "$", "dst", ",", "(", "or", "GR64", ":", "$", "src1", ",", "GR64", ":", "$", "src2", ")", ")", ",", "(", "implicit", "EFLAGS", ")", "]", ">", ";", "<BUGS>", "def", "OR64rm", ":", "RI", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "GR64", ":", "$", "src1", ",", "i64mem", ":", "$", "src2", ")", ",", "<BUGE>", "<STR_LIT>", ",", "[", "(", "set", "GR64", ":", "$", "dst", ",", "(", "or", "GR64", ":", "$", "src1", ",", "(", "load", "addr", ":", "$", "src2", ")", ")", ")", ",", "(", "implicit", "EFLAGS", ")", "]", ">", ";", "<BUGS>", "def", "OR64ri8", ":", "RIi8", "<NUM_LIT>", ",", "MRM1r", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "GR64", ":", "$", "src1", ",", "i64i8imm", ":", "$", "src2", ")", ",", "<BUGE>", "<STR_LIT>", ",", "[", "(", "set", "GR64", ":", "$", "dst", ",", "(", "or", "GR64", ":", "$", "src1", ",", "i64immSExt8", ":", "$", "src2", ")", ")", ",", "(", "implicit", "EFLAGS", ")", "]", ">", ";", "<BUGS>", "def", "OR64ri32", ":", "RIi32", "<NUM_LIT>", ",", "MRM1r", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "GR64", ":", "$", "src1", ",", "i64i32imm", ":", "$", "src2", ")", ",", "<BUGE>", "<STR_LIT>", ",", "[", "(", "set", "GR64", ":", "$", "dst", ",", "(", "or", "GR64", ":", "$", "src1", ",", "i64immSExt32", ":", "$", "src2", ")", ")", ",", "(", "implicit", "EFLAGS", ")", "]", ">", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

623,000

[ ")", ";" ]

[ "PM", ".", "add", "(", "createHexagonCFGOptimizer", "(", "getHexagonTargetMachine", "(", ")", ")" ]

GCC

spu

MD

next_suggestion

MPU

623,001

[ "}", ")" ]

[ "spu_expand_vector_init", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "DONE" ]

LLVM

CellSPU

CPP

next_suggestion

MPU

623,002

[ "}" ]

[ "ConstantSDNode", "*", "CN1", "=", "cast", "<", "ConstantSDNode", ">", "(", "IndOp1", ")", ";", "int64_t", "combinedConst", "=", "CN0", "->", "getSExtValue", "(", ")", "+", "CN1", "->", "getSExtValue", "(", ")", ";", "SDValue", "combinedValue", "=", "DAG", ".", "getConstant", "(", "combinedConst", ",", "Op0VT", ")", ";", "if", "(", "DebugFlag", "&&", "isCurrentDebugType", "(", "DEBUG_TYPE", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", "<<", "<STR_LIT>", "Replace: (add (SPUindirect <arg>, ", "<STR_LIT>", "<<", "CN1", "->", "getSExtValue", "(", ")", "<<", "<STR_LIT>", "), ", "<STR_LIT>", "<<", "CN0", "->", "getSExtValue", "(", ")", "<<", "<STR_LIT>", ")\\n", "<STR_LIT>", "<<", "<STR_LIT>", "With: (SPUindirect <arg>, ", "<STR_LIT>", "<<", "combinedConst", "<<", "<STR_LIT>", ")\\n", "<STR_LIT>", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op0VT", ",", "IndirectArg", ",", "combinedValue", ")", ";", "}", "}", "}", "break", ";", "}", "case", "ISD", "::", "SIGN_EXTEND", ":", "case", "ISD", "::", "ZERO_EXTEND", ":", "case", "ISD", "::", "ANY_EXTEND", ":", "{", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "NodeVT", "==", "Op0VT", ")", "{", "if", "(", "DebugFlag", "&&", "isCurrentDebugType", "(", "DEBUG_TYPE", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "\\nReplace: ", "<STR_LIT>", ";", "N", "->", "dump", "(", "&", "DAG", ")", ";", "errs", "(", ")", "<<", "<STR_LIT>", "\\nWith: ", "<STR_LIT>", ";", "Op0", ".", "getNode", "(", ")", "->", "dump", "(", "&", "DAG", ")", ";", "errs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "}", "return", "Op0", ";", "}", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "if", "(", "!", "ST", "->", "usingLargeMem", "(", ")", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "CN", "!=", "<NUM_LIT>", "&&", "CN", "->", "isNullValue", "(", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "Replace: ", "<STR_LIT>", ")", ";", "DEBUG", "(", "N", "->", "dump", "(", "&", "DAG", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "\\nWith: ", "<STR_LIT>", ")", ";", "DEBUG", "(", "Op0", ".", "getNode", "(", ")", "->", "dump", "(", "&", "DAG", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "return", "Op0", ";", "}", "}", "else", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", ")", "{", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "CN1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", ")", "{", "if", "(", "CN1", "->", "isNullValue", "(", ")", ")", "{", "if", "(", "DebugFlag", "&&", "isCurrentDebugType", "(", "DEBUG_TYPE", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", "<<", "<STR_LIT>", "Replace: (SPUindirect (add <arg>, <arg>), 0)\\n", "<STR_LIT>", "<<", "<STR_LIT>", "With: (SPUindirect <arg>, <arg>)\\n", "<STR_LIT>", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op0VT", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "}" ]

LLVM

AMDGPU

CPP

code_generation

GPU

623,003

[ "bool", "SITargetLowering", "::", "getAddrModeArguments", "(", "IntrinsicInst", "*", "II", ",", "SmallVectorImpl", "<", "Value", "*", ">", "&", "Ops", ",", "Type", "*", "&", "AccessTy", ")", "const", "{", "switch", "(", "II", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "Intrinsic", "::", "amdgcn_atomic_inc", ":", "case", "Intrinsic", "::", "amdgcn_atomic_dec", ":", "case", "Intrinsic", "::", "amdgcn_ds_ordered_add", ":", "case", "Intrinsic", "::", "amdgcn_ds_ordered_swap", ":", "case", "Intrinsic", "::", "amdgcn_ds_fadd", ":", "case", "Intrinsic", "::", "amdgcn_ds_fmin", ":", "case", "Intrinsic", "::", "amdgcn_ds_fmax", ":", "{", "Value", "*", "Ptr", "=", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "AccessTy", "=", "II", "->", "getType", "(", ")", ";", "Ops", ".", "push_back", "(", "Ptr", ")", ";", "return", "true", ";", "}", "default", ":", "return", "false", ";", "}", "}" ]

[ "CodeGenPrepare", "sinks", "address", "calculations", "into", "the", "same", "BB", "as", "Load/Store", "instructions", "reading", "the", "address", "." ]

GCC

sparc

CPP

code_generation

CPU

623,004

[ "int", "fp_mov_p", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_DOUBLE", ")", "{", "long", "i", ";", "REAL_VALUE_TO_TARGET_SINGLE", "(", "*", "CONST_DOUBLE_REAL_VALUE", "(", "op", ")", ",", "i", ")", ";", "return", "SPARC_SIMM13_P", "(", "i", ")", ";", "}", "return", "<NUM_LIT>", ";", "}" ]

[ "Nonzero", "if", "OP", "is", "a", "floating", "point", "constant", "which", "can", "be", "loaded", "into", "an", "integer", "register", "using", "a", "single", "mov", "instruction", "." ]

LLVM

X86

CPP

stmt_completion

CPU

623,005

[ ")", ",", "EntryMBB", ")", ";" ]

[ "B", ".", "addAttribute", "(", "llvm", "::", "Attribute", "::", "Naked", ")", ";", "F", "->", "addAttributes", "(", "llvm", "::", "AttributeList", "::", "FunctionIndex", ",", "B", ")", ";", "BasicBlock", "*", "Entry", "=", "BasicBlock", "::", "Create", "(", "Ctx", ",", "<STR_LIT>", "entry", "<STR_LIT>", ",", "F", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Entry", ")", ";", "Builder", ".", "CreateRetVoid", "(", ")", ";", "MachineFunction", "&", "MF", "=", "MMI", ".", "getOrCreateMachineFunction", "(", "*", "F", ")", ";", "MachineBasicBlock", "*", "EntryMBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", "Entry", ")", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

623,006

[ "SDValue", "OtherRound", "=", "SDValue", "(", "*", "U", "->", "use_begin", "(", ")", ",", "<NUM_LIT>", ")", ";" ]

[ "SDValue", "Shl", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "SDLoc", "(", "Inner", ")", ",", "VT", ",", "Ext", ",", "DAG", ".", "getConstant", "(", "NewShlAmt", ",", "SDLoc", "(", "Inner", ")", ",", "ShiftVT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SRA", ",", "SDLoc", "(", "N0", ")", ",", "VT", ",", "Shl", ",", "DAG", ".", "getConstant", "(", "NewSraAmt", ",", "SDLoc", "(", "N0", ")", ",", "ShiftVT", ")", ")", ";", "}", "}", "}", "}", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", ")", "Op0", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "Op1", "==", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "return", "Op1", ";", "EVT", "VT", "=", "Op1", ".", "getValueType", "(", ")", ";", "unsigned", "ElemBytes", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getStoreSize", "(", ")", ";", "if", "(", "ElemBytes", "<=", "<NUM_LIT>", ")", "{", "Opcode", "=", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EVT", "InVT", "=", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ";", "EVT", "OutVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "getIntegerVT", "(", "ElemBytes", "*", "<NUM_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "/", "ElemBytes", "/", "<NUM_LIT>", ")", ";", "if", "(", "VT", "!=", "InVT", ")", "{", "Op1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "SDLoc", "(", "N", ")", ",", "InVT", ",", "Op1", ")", ";", "DCI", ".", "AddToWorklist", "(", "Op1", ".", "getNode", "(", ")", ")", ";", "}", "SDValue", "Op", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "OutVT", ",", "Op1", ")", ";", "DCI", ".", "AddToWorklist", "(", "Op", ".", "getNode", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Op", ")", ";", "}", "}", "}", "if", "(", "Opcode", "==", "ISD", "::", "STORE", ")", "{", "auto", "*", "SN", "=", "cast", "<", "StoreSDNode", ">", "(", "N", ")", ";", "EVT", "MemVT", "=", "SN", "->", "getMemoryVT", "(", ")", ";", "if", "(", "MemVT", ".", "isInteger", "(", ")", ")", "{", "if", "(", "SDValue", "Value", "=", "combineTruncateExtract", "(", "SDLoc", "(", "N", ")", ",", "MemVT", ",", "SN", "->", "getValue", "(", ")", ",", "DCI", ")", ")", "{", "DCI", ".", "AddToWorklist", "(", "Value", ".", "getNode", "(", ")", ")", ";", "return", "DAG", ".", "getTruncStore", "(", "SN", "->", "getChain", "(", ")", ",", "SDLoc", "(", "SN", ")", ",", "Value", ",", "SN", "->", "getBasePtr", "(", ")", ",", "SN", "->", "getMemoryVT", "(", ")", ",", "SN", "->", "getMemOperand", "(", ")", ")", ";", "}", "}", "}", "if", "(", "Opcode", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", ")", "{", "if", "(", "auto", "*", "IndexN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VecVT", "=", "Op0", ".", "getValueType", "(", ")", ";", "return", "combineExtract", "(", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "VecVT", ",", "Op0", ",", "IndexN", "->", "getZExtValue", "(", ")", ",", "DCI", ",", "false", ")", ";", "}", "}", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Opcode", "==", "ISD", "::", "FP_ROUND", ")", "{", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "f32", "&&", "Op0", ".", "hasOneUse", "(", ")", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", "&&", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "v2f64", "&&", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Vec", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", "auto", "*", "U", ":", "Vec", "->", "uses", "(", ")", ")", "{", "if", "(", "U", "!=", "Op0", ".", "getNode", "(", ")", "&&", "U", "->", "hasOneUse", "(", ")", "&&", "U", "->", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", "&&", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "Vec", "&&", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", "&&", "cast", "<", "ConstantSDNode", ">", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{" ]

LLVM

ARM

CPP

stmt_completion

CPU

623,007

[ "<<", "ImmOffs", "<<", "<STR_LIT>", " * 4", "<STR_LIT>", ";" ]

[ "void", "ARMAsmPrinter", "::", "printThumbAddrModeSPOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "[", "<STR_LIT>", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO1", ".", "getReg", "(", ")", ")", ".", "AsmName", ";", "if", "(", "unsigned", "ImmOffs", "=", "MO2", ".", "getImm", "(", ")", ")", "O", "<<", "<STR_LIT>", ", #", "<STR_LIT>" ]

LLVM

AArch64

CPP

code_generation

CPU

623,008

[ "void", "AArch64FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Function", "*", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "AArch64RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "AArch64RegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "AArch64FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "bool", "needsFrameMoves", "=", "MMI", ".", "hasDebugInfo", "(", ")", "||", "Fn", "->", "needsUnwindTableEntry", "(", ")", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "return", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "assert", "(", "!", "HasFP", "&&", "<STR_LIT>", "unexpected function without stack frame but with FP", "<STR_LIT>", ")", ";", "AFI", "->", "setLocalStackSize", "(", "NumBytes", ")", ";", "MCSymbol", "*", "FrameLabel", "=", "MMI", ".", "getContext", "(", ")", ".", "createTempSymbol", "(", ")", ";", "if", "(", "NumBytes", "&&", "!", "canUseRedZone", "(", "MF", ")", ")", "{", "emitFrameOffset", "(", "MBB", ",", "MBBI", ",", "DL", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "-", "NumBytes", ",", "TII", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "FrameLabel", ",", "-", "NumBytes", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "else", "if", "(", "NumBytes", ")", "{", "++", "NumRedZoneFunctions", ";", "}", "return", ";", "}", "int", "FPOffset", "=", "<NUM_LIT>", ";", "if", "(", "HasFP", ")", "FPOffset", "=", "getFPOffsetInPrologue", "(", "MBBI", ")", ";", "while", "(", "isCSSave", "(", "MBBI", ")", ")", "{", "++", "MBBI", ";", "NumBytes", "-=", "<NUM_LIT>", ";", "}", "assert", "(", "NumBytes", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Negative stack allocation size!?", "<STR_LIT>", ")", ";", "if", "(", "HasFP", ")", "{", "emitFrameOffset", "(", "MBB", ",", "MBBI", ",", "DL", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "FPOffset", ",", "TII", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "AFI", "->", "setLocalStackSize", "(", "NumBytes", ")", ";", "const", "unsigned", "Alignment", "=", "MFI", "->", "getMaxAlignment", "(", ")", ";", "const", "bool", "NeedsRealignment", "=", "(", "Alignment", ">", "<NUM_LIT>", ")", ";", "unsigned", "scratchSPReg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "NeedsRealignment", ")", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "<STR_LIT>", "No scratch register to align SP!", "<STR_LIT>", ")", ";", "scratchSPReg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "if", "(", "NumBytes", "&&", "!", "canUseRedZone", "(", "MF", ")", ")", "emitFrameOffset", "(", "MBB", ",", "MBBI", ",", "DL", ",", "scratchSPReg", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "-", "NumBytes", ",", "TII", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "assert", "(", "!", "(", "NeedsRealignment", "&&", "NumBytes", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "NumBytes should never be 0 when realignment is needed", "<STR_LIT>", ")", ";", "if", "(", "NumBytes", "&&", "NeedsRealignment", ")", "{", "const", "unsigned", "NrBitsToZero", "=", "countTrailingZeros", "(", "Alignment", ")", ";", "assert", "(", "NrBitsToZero", ">", "<NUM_LIT>", ")", ";", "assert", "(", "scratchSPReg", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "uint32_t", "and", "MaskEncoded", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "(", "(", "<NUM_LIT>", "-", "NrBitsToZero", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "<NUM_LIT>", "-", "NrBitsToZero", "-", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "scratchSPReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "and", "MaskEncoded", ")", ";", "}", "if", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "{", "TII", "->", "copyPhysReg", "(", "MBB", ",", "MBBI", ",", "DL", ",", "RegInfo", "->", "getBaseRegister", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "}", "if", "(", "needsFrameMoves", ")", "{", "const", "DataLayout", "*", "TD", "=", "MF", ".", "getTarget", "(", ")", ".", "getDataLayout", "(", ")", ";", "const", "int", "StackGrowth", "=", "-", "TD", "->", "getPointerSize", "(", "<NUM_LIT>", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "{", "unsigned", "Reg", "=", "RegInfo", "->", "getDwarfRegNum", "(", "FramePtr", ",", "true", ")", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "Reg", ",", "<NUM_LIT>", "*", "StackGrowth", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "unsigned", "LR", "=", "RegInfo", "->", "getDwarfRegNum", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "LR", ",", "StackGrowth", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "Reg", ",", "<NUM_LIT>", "*", "StackGrowth", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "else", "{", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "-", "MFI", "->", "getStackSize", "(", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "emitCalleeSavedFrameMoves", "(", "MBB", ",", "MBBI", ",", "FramePtr", ")", ";", "}", "}" ]

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

GCC

frv

MD

stmt_completion

VLIW

623,009

[ ")", "]" ]

[ "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_MDCUTSSI", ")" ]

GCC

i386

MD

stmt_completion

CPU

623,010

[ "<STR_LIT>", ")" ]

[ "(", "define_reservation", "<STR_LIT>" ]

LLVM

Mips

CPP

next_suggestion

CPU

623,011

[ "}" ]

[ "if", "(", "Mapping", ".", "isValid", "(", ")", ")", "return", "Mapping", ";", "using", "namespace", "TargetOpcode", ";", "unsigned", "NumOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "const", "ValueMapping", "*", "OperandsMapping", "=", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ";", "switch", "(", "Opc", ")", "{", "case", "G_ADD", ":", "case", "G_LOAD", ":", "case", "G_STORE", ":", "case", "G_GEP", ":", "case", "G_AND", ":", "case", "G_OR", ":", "case", "G_XOR", ":", "case", "G_SHL", ":", "case", "G_ASHR", ":", "case", "G_LSHR", ":", "case", "G_SDIV", ":", "case", "G_UDIV", ":", "case", "G_SREM", ":", "case", "G_UREM", ":", "OperandsMapping", "=", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ";", "break", ";", "case", "G_CONSTANT", ":", "case", "G_FRAME_INDEX", ":", "case", "G_GLOBAL_VALUE", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "nullptr", "}", ")", ";", "break", ";", "case", "G_ICMP", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "nullptr", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", "}", ")", ";", "break", ";", "default", ":", "return", "getInvalidInstructionMapping", "(", ")", ";", "}", "return", "getInstructionMapping", "(", "DefaultMappingID", ",", "<NUM_LIT>", ",", "OperandsMapping", ",", "NumOperands", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,012

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]

LLVM

SystemZ

TD

next_suggestion

CPU

623,013

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD1", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "I2", ";" ]

LLVM

CellSPU

CPP

code_generation

MPU

623,014

[ "virtual", "bool", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ";", "switch", "(", "ConstraintCode", ")", "{", "default", ":", "return", "true", ";", "case", "'", "m", "'", ":", "if", "(", "!", "SelectDFormAddr", "(", "Op", ",", "Op", ",", "Op0", ",", "Op1", ")", "&&", "!", "SelectAFormAddr", "(", "Op", ",", "Op", ",", "Op0", ",", "Op1", ")", ")", "SelectXFormAddr", "(", "Op", ",", "Op", ",", "Op0", ",", "Op1", ")", ";", "break", ";", "case", "'", "o", "'", ":", "if", "(", "!", "SelectDFormAddr", "(", "Op", ",", "Op", ",", "Op0", ",", "Op1", ")", "&&", "!", "SelectAFormAddr", "(", "Op", ",", "Op", ",", "Op0", ",", "Op1", ")", ")", "{", "Op0", "=", "Op", ";", "Op1", "=", "getSmallIPtrImm", "(", "<NUM_LIT>", ")", ";", "}", "break", ";", "case", "'", "v", "'", ":", "llvm_unreachable", "(", "<STR_LIT>", "InlineAsmMemoryOperand 'v' constraint not handled.", "<STR_LIT>", ")", ";", "SelectAddrIdxOnly", "(", "Op", ",", "Op", ",", "Op0", ",", "Op1", ")", ";", "break", ";", "}", "OutOps", ".", "push_back", "(", "Op0", ")", ";", "OutOps", ".", "push_back", "(", "Op1", ")", ";", "return", "false", ";", "}" ]

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

LLVM

X86

TD

next_suggestion

CPU

623,015

[ "}" ]

[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]

LLVM

TVM

CPP

next_suggestion

Virtual ISA

623,016

[ "}" ]

[ "const", "TargetRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";" ]

GCC

arm

CPP

stmt_completion

CPU

623,017

[ "imm", ",", "_", "_", "p", ")", ";" ]

[ "_", "_", "arm_vqshrntq_m_n_u32", "(", "uint16x8_t", "_", "_", "a", ",", "uint32x4_t", "_", "_", "b", ",", "const", "int", "_", "_", "imm", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vqshrntq_m_n_uv4si", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_" ]

LLVM

Hexagon

TD

stmt_completion

DSP

623,018

[ "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,019

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

GCC

powerpcspe

MD

next_suggestion

CPU

623,020

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DF", "[", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VSX_CVUXWDP", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

623,021

[ ")", ";" ]

[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Visiting uses of ", "<STR_LIT>", "<<", "printReg", "(", "Reg", ",", "&", "MCE", ".", "TRI", ")", "<<", "Cells", ".", "get", "(", "Reg", ")", "<<", "'", "\\n", "'", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MRI", "->", "use_nodbg_instructions", "(", "Reg", ")", ")", "{", "if", "(", "!", "InstrExec", ".", "count", "(", "&", "MI", ")", ")", "continue", ";", "if", "(", "MI", ".", "isPHI", "(", ")", ")", "visitPHI", "(", "MI", ")", ";", "else", "if", "(", "!", "MI", ".", "isBranch", "(", ")", ")", "visitNonBranch", "(", "MI" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,022

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

623,023

[ "Zm", ";" ]

[ "def", "_S", ":", "sve_fp_fma_by_indexed_elem", "<", "<NUM_LIT>", ",", "opc", ",", "asm", ",", "ZPR32", ",", "ZPR3b32", ",", "VectorIndexS", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Zm", ";", "bits", "<", "<NUM_LIT>", ">", "iop", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "iop", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

LLVM

AArch64

CPP

stmt_completion

CPU

623,024

[ "{" ]

[ "if", "(", "pFormat", ".", "hasGOT", "(", ")", ")", "applyOne", "(", "llvm", "::", "ELF", "::", "DT_PLTGOT", ",", "pFormat", ".", "getGOT", "(", ")", ".", "addr", "(", ")", ")", ";", "}", "else" ]

GCC

s390

MD

next_suggestion

MPU

623,025

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "match_operand", ":", "DSF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

623,026

[ "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";" ]

[ "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "int32_t", "ImmValue", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(" ]

GCC

i386

CPP

stmt_completion

CPU

623,027

[ "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_cvtepu64_pd", "(", "_", "_", "m256i", "_", "_", "A", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m256d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_" ]

GCC

s390

MD

next_suggestion

MPU

623,028

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

623,029

[ "::", "AK_IWMMXT2", ":" ]

[ "case", "ARM", "::", "AK_ARMV2", ":", "case", "ARM", "::", "AK_ARMV2A", ":", "case", "ARM", "::", "AK_ARMV3", ":", "case", "ARM", "::", "AK_ARMV3M", ":", "case", "ARM", "::", "AK_ARMV4", ":", "setAttributeItem", "(", "ARM_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "ARM", "::", "AK_ARMV4T", ":", "case", "ARM", "::", "AK_ARMV5T", ":", "case", "ARM", "::", "AK_ARMV5TE", ":", "case", "ARM", "::", "AK_ARMV6", ":", "case", "ARM", "::", "AK_ARMV6J", ":", "setAttributeItem", "(", "ARM_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "ARM", "::", "AK_ARMV6T2", ":", "setAttributeItem", "(", "ARM_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "ARM", "::", "AK_ARMV6K", ":", "case", "ARM", "::", "AK_ARMV6Z", ":", "case", "ARM", "::", "AK_ARMV6ZK", ":", "setAttributeItem", "(", "ARM_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZ", ",", "false", ")", ";", "break", ";", "case", "ARM", "::", "AK_ARMV6M", ":", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "ARM", "::", "AK_ARMV7A", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "ARM_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "ARM", "::", "AK_ARMV7R", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "RealTimeProfile", ",", "false", ")", ";", "setAttributeItem", "(", "ARM_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "ARM", "::", "AK_ARMV7M", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "MicroControllerProfile", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "ARM", "::", "AK_ARMV8A", ":", "case", "ARM", "::", "AK_ARMV8_1A", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "ARM_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "setAttributeItem", "(", "MPextension_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZVirtualization", ",", "false", ")", ";", "break", ";", "case", "ARM", "::", "AK_IWMMXT", ":", "setAttributeItem", "(", "ARM_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "WMMX_arch", ",", "AllowWMMXv1", ",", "false", ")", ";", "break", ";", "case", "ARM" ]

GCC

arm

MD

next_suggestion

CPU

623,030

[ "]", ")" ]

[ "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "VRMLALDAVHAQ", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

rs6000

MD

stmt_completion

CPU

623,031

[ "]", ")" ]

[ "(", "define_mode_iterator", "DDTD", "[", "DD", "TD" ]

LLVM

X86

TD

stmt_completion

CPU

623,032

[ ")", ")", ")", ")", ")", ",", "(", "VCVTSS2SDrr_Int", "VR128", ":", "$", "dst", ",", "VR128", ":", "$", "src", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v2f64", "(", "X86Movsd", "(", "v2f64", "VR128", ":", "$", "dst", ")", ",", "(", "v2f64", "(", "scalar_to_vector", "(", "f64", "(", "fpextend", "(", "f32", "(", "extractelt", "VR128", ":", "$", "src", ",", "(", "iPTR", "<NUM_LIT>", ")", ")", ")", ")" ]

GCC

mips

MD

next_suggestion

CPU

623,033

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

AArch64

TD

stmt_completion

CPU

623,034

[ "<STR_LIT>", ";" ]

[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ">", "{", "let", "ParserMatchClass", "=", "SIMDImmType10Operand", ";", "let", "PrintMethod", "=" ]

GCC

aarch64

MD

stmt_completion

CPU

623,035

[ "]", ")" ]

[ "(", "define_int_attr", "sm3tt_op", "[", "(", "UNSPEC_SM3TT1A", "<STR_LIT>", ")", "(", "UNSPEC_SM3TT1B", "<STR_LIT>", ")", "(", "UNSPEC_SM3TT2A", "<STR_LIT>", ")", "(", "UNSPEC_SM3TT2B", "<STR_LIT>", ")" ]

LLVM

PowerPC

CPP

code_generation

CPU

623,036

[ "void", "PPCPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createPPCBoolRetToIntPass", "(", ")", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "addPass", "(", "createPPCLowerMASSVEntriesPass", "(", ")", ")", ";", "if", "(", "EnablePrefetch", ".", "getNumOccurrences", "(", ")", ">", "<NUM_LIT>", ")", "addPass", "(", "createLoopDataPrefetchPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", ">=", "CodeGenOpt", "::", "Default", "&&", "EnableGEPOpt", ")", "{", "addPass", "(", "createSeparateConstOffsetFromGEPPass", "(", "true", ")", ")", ";", "addPass", "(", "createEarlyCSEPass", "(", ")", ")", ";", "addPass", "(", "createLICMPass", "(", ")", ")", ";", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "}" ]

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

GCC

i386

CPP

code_generation

CPU

623,037

[ "static", "void", "ix86_expand_ashl_const", "(", "rtx", "operand", ",", "int", "count", ",", "machine_mode", "mode", ")", "{", "if", "(", "count", "==", "<NUM_LIT>", "||", "(", "count", "*", "ix86_cost", "->", "add", "<=", "ix86_cost", "->", "shift_const", "&&", "!", "optimize_insn_for_size_p", "(", ")", ")", ")", "{", "while", "(", "count", "--", ">", "<NUM_LIT>", ")", "emit_insn", "(", "gen_add2_insn", "(", "operand", ",", "operand", ")", ")", ";", "}", "else", "{", "rtx", "(", "*", "insn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "insn", "=", "mode", "==", "DImode", "?", "gen_ashlsi3", ":", "gen_ashldi3", ";", "emit_insn", "(", "insn", "(", "operand", ",", "operand", ",", "GEN_INT", "(", "count", ")", ")", ")", ";", "}", "}" ]

[ "Helper", "function", "of", "ix86_split_ashl", "used", "to", "generate", "an", "SImode/DImode", "left", "shift", "by", "a", "constant", ",", "either", "using", "a", "single", "shift", "or", "a", "sequence", "of", "add", "instructions", "." ]

LLVM

AArch64

TD

stmt_completion

CPU

623,038

[ "<STR_LIT>", ";" ]

[ "def", "BarrierAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=" ]

LLVM

ARM

CPP

next_suggestion

CPU

623,039

[ "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";" ]

[ "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";" ]

LLVM

R600

CPP

stmt_completion

GPU

623,040

[ "<NUM_LIT>", ";" ]

[ "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "{", "return", "<NUM_LIT>", ";", "}", "--", "I", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "AMDGPU", "::", "JUMP_COND", ":", "{", "MachineInstr", "*", "predSet", "=", "findFirstPredicateSetterFrom", "(", "MBB", ",", "I", ")", ";", "clearFlag", "(", "predSet", ",", "<NUM_LIT>", ",", "MO_FLAG_PUSH", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "JUMP", ":", "I", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "return" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,041

[ "}" ]

[ "def", "A2_tfrptnew", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_1ae57e39", ",", "TypeALU32_2op", ">", ",", "PredNewRel", "{", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";" ]

GCC

arm

MD

stmt_completion

CPU

623,042

[ ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

SystemZ

CPP

code_generation

CPU

623,043

[ "bool", "SystemZDAGToDAGISel", "::", "IsProfitableToFold", "(", "SDValue", "N", ",", "SDNode", "*", "U", ",", "SDNode", "*", "Root", ")", "const", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "ISD", "::", "LOAD", "&&", "U", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "if", "(", "!", "N", ".", "hasOneUse", "(", ")", "||", "!", "U", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "SDNode", "*", "CCUser", "=", "*", "U", "->", "use_begin", "(", ")", ";", "SDNode", "*", "CCRegUser", "=", "nullptr", ";", "if", "(", "CCUser", "->", "getOpcode", "(", ")", "==", "ISD", "::", "CopyToReg", "||", "cast", "<", "RegisterSDNode", ">", "(", "CCUser", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getReg", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "for", "(", "auto", "*", "U", ":", "CCUser", "->", "uses", "(", ")", ")", "{", "if", "(", "CCRegUser", "==", "nullptr", ")", "CCRegUser", "=", "U", ";", "else", "if", "(", "CCRegUser", "!=", "U", ")", "return", "false", ";", "}", "}", "if", "(", "CCRegUser", "==", "nullptr", ")", "return", "false", ";", "if", "(", "CCRegUser", "->", "isMachineOpcode", "(", ")", "&&", "CCRegUser", "->", "getMachineOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "!", "N", "->", "isPredecessorOf", "(", "CCUser", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "IsLegalToFold", "(", "N", ",", "U", ",", "CCRegUser", ",", "OptLevel", ",", "false", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}" ]

[ "IsProfitableToFold", "-", "Returns", "true", "if", "it", "'s", "profitable", "to", "fold", "the", "specific", "operand", "node", "N", "of", "U", "during", "instruction", "selection", "that", "starts", "at", "Root", "." ]

GCC

rs6000

MD

next_suggestion

CPU

623,044

[ "<STR_LIT>" ]

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "VEC_TI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "rotate", ":", "VEC_TI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]

LLVM

AMDGPU

CPP

code_generation

GPU

623,045

[ "bool", "SIInstrInfo", "::", "shouldClusterMemOps", "(", "ArrayRef", "<", "const", "MachineOperand", "*", ">", "BaseOps1", ",", "int64_t", "Offset1", ",", "bool", "OffsetIsScalable1", ",", "ArrayRef", "<", "const", "MachineOperand", "*", ">", "BaseOps2", ",", "int64_t", "Offset2", ",", "bool", "OffsetIsScalable2", ",", "unsigned", "ClusterSize", ",", "unsigned", "NumBytes", ")", "const", "{", "if", "(", "!", "BaseOps1", ".", "empty", "(", ")", "&&", "!", "BaseOps2", ".", "empty", "(", ")", ")", "{", "const", "MachineInstr", "&", "FirstLdSt", "=", "*", "BaseOps1", ".", "front", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineInstr", "&", "SecondLdSt", "=", "*", "BaseOps2", ".", "front", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "!", "memOpsHaveSameBasePtr", "(", "FirstLdSt", ",", "BaseOps1", ",", "SecondLdSt", ",", "BaseOps2", ")", ")", "return", "false", ";", "}", "else", "if", "(", "!", "BaseOps1", ".", "empty", "(", ")", "||", "!", "BaseOps2", ".", "empty", "(", ")", ")", "{", "return", "false", ";", "}", "const", "unsigned", "LoadSize", "=", "NumBytes", "/", "ClusterSize", ";", "const", "unsigned", "NumDWORDs", "=", "(", "(", "LoadSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", "*", "ClusterSize", ";", "return", "NumDWORDs", "<=", "<NUM_LIT>", ";", "}" ]

[ "Returns", "true", "if", "the", "two", "given", "memory", "operations", "should", "be", "scheduled", "adjacent", "." ]

GCC

sparc

MD

program_repair

CPU

623,046

[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>", "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sqrt", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>" ]

LLVM

Cpu0

CPP

stmt_completion

CPU

623,047

[ "FS", ")", "{" ]

[ "static", "MCSubtargetInfo", "*", "createCpu0MCSubtargetInfo", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef" ]

LLVM

Mips

CPP

next_suggestion

CPU

623,048

[ "if", "(", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "&&", "(", "isZeroImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "{" ]

[ "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Opc", "==", "Mips", "::", "LW", ")", "||", "(", "Opc", "==", "Mips", "::", "LW_P8", ")", "||", "(", "Opc", "==", "Mips", "::", "LD", ")", "||", "(", "Opc", "==", "Mips", "::", "LD_P8", ")", "||", "(", "Opc", "==", "Mips", "::", "LWC1", ")", "||", "(", "Opc", "==", "Mips", "::", "LWC1_P8", ")", "||", "(", "Opc", "==", "Mips", "::", "LDC1", ")", "||", "(", "Opc", "==", "Mips", "::", "LDC164", ")", "||", "(", "Opc", "==", "Mips", "::", "LDC164_P8", ")", ")", "{" ]

LLVM

AArch64

CPP

next_suggestion

CPU

623,049

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "return", "IsZero", "?", "MIB", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "{", "DstTy", "}", ",", "{", "LHS", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ":", "MIB", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "{", "DstTy", "}", ",", "{", "LHS", ",", "RHS", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "[", "LHS", ",", "RHS", ",", "IsZero", ",", "DstTy", "]", "(", "MachineIRBuilder", "&", "MIB", ")", "{", "return", "IsZero", "?", "MIB", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "{", "DstTy", "}", ",", "{", "LHS", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ":", "MIB", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "{", "DstTy", "}", ",", "{", "LHS", ",", "RHS", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "[", "LHS", ",", "RHS", ",", "IsZero", ",", "DstTy", "]", "(", "MachineIRBuilder", "&", "MIB", ")", "{", "return", "IsZero", "?", "MIB", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "{", "DstTy", "}", ",", "{", "LHS", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ":", "MIB", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "{", "DstTy", "}", ",", "{", "LHS", ",", "RHS", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", ";" ]

LLVM

X86

TD

stmt_completion

CPU

623,050

[ "<", "[", "WriteCvtPS2PDY", ".", "Folded", "]", ">", ",", "VEX_WIG", ";" ]

[ "def", "VCVTPS2PDYrm", ":", "I", "<", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "VR256", ":", "$", "dst", ")", ",", "(", "ins", "f128mem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "VR256", ":", "$", "dst", ",", "(", "v4f64", "(", "extloadv4f32", "addr", ":", "$", "src", ")", ")", ")", "]", ">", ",", "PS", ",", "VEX", ",", "VEX_L", ",", "Sched" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

623,051

[ "(", ")", ")", ")", ";" ]

[ "MachineBasicBlock", "*", "SITargetLowering", "::", "splitKillBlock", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "MachineBasicBlock", "*", "SplitBB", "=", "BB", "->", "splitAt", "(", "MI", ",", "false", ")", ";", "const", "SIInstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "getKillTerminatorFromPseudo", "(", "MI", ".", "getOpcode" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

623,052

[ ")", ";" ]

[ "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "WebAssemblyExceptionInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU" ]

LLVM

ARM

CPP

stmt_completion

CPU

623,053

[ "(", ")", ";" ]

[ "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "-", "<NUM_LIT>", ";", "std", "::", "string", "lowerCase", "=", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ";", "<STR_LIT>", "::", "<STR_LIT>", "ShiftTy", "=", "StringSwitch", "<", "<STR_LIT>", "::", "<STR_LIT>", ">", "(", "lowerCase", ")", ".", "Case", "(", "<STR_LIT>", "asl", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "lsl", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "lsr", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "asr", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "ror", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "rrx", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Default", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "ShiftTy", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "Parser", ".", "Lex", "(", ")", ";", "std", "::", "unique_ptr", "<", "ARMOperand", ">", "PrevOp", "(", "(", "ARMOperand", "*", ")", "Operands", ".", "pop_back_val", "(", ")", ".", "release", "(", ")", ")", ";", "if", "(", "!", "PrevOp", "->", "isReg", "(", ")", ")", "return", "Error", "(", "PrevOp", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", "shift must be of a register", "<STR_LIT>", ")", ";", "int", "SrcReg", "=", "PrevOp", "->", "getReg", "(", ")", ";", "SMLoc", "EndLoc", ";", "int64_t", "Imm", "=", "<NUM_LIT>", ";", "int", "ShiftReg", "=", "<NUM_LIT>", ";", "if", "(", "ShiftTy", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "ShiftReg", "=", "SrcReg", ";", "}", "else", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Parser", ".", "Lex" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

623,054

[ "addPass", "(", "&", "SILateBranchLoweringPassID", ")", ";" ]

[ "addPass", "(", "createSIInsertWaitcntsPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createSIShrinkInstructionsPass", "(", ")", ")", ";", "addPass", "(", "createSIModeRegisterPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "SIInsertHardClausesID", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

623,055

[ "}" ]

[ "MCSymbol", "*", "Sym", "=", "nullptr", ";", "SmallString", "<", "<NUM_LIT>", ">", "Name", ";", "StringRef", "Suffix", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Name", "+=", "<STR_LIT>", "__imp_", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Suffix", "=", "<STR_LIT>", "$stub", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Suffix", "=", "<STR_LIT>", "$non_lazy_ptr", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "!", "Suffix", ".", "empty", "(", ")", ")", "Name", "+=", "DL", "->", "getPrivateGlobalPrefix", "(", ")", ";", "unsigned", "PrefixLen", "=", "Name", ".", "size", "(", ")", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "AsmPrinter", ".", "getNameWithPrefix", "(", "Name", ",", "GV", ")", ";", "}", "else", "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "{", "Mangler", "::", "getNameWithPrefix", "(", "Name", ",", "MO", ".", "getSymbolName", "(", ")", ",", "*", "DL", ")", ";", "}", "else", "if", "(", "MO", ".", "isMBB", "(", ")", ")", "{", "assert", "(", "Suffix", ".", "empty", "(", ")", ")", ";", "Sym", "=", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "}", "unsigned", "OrigLen", "=", "Name", ".", "size", "(", ")", "-", "PrefixLen", ";", "Name", "+=", "Suffix", ";", "if", "(", "!", "Sym", ")", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Name", ")", ";", "StringRef", "OrigName", "=", "StringRef", "(", "Name", ")", ".", "substr", "(", "PrefixLen", ",", "OrigLen", ")", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "getMachOMMI", "(", ")", ".", "getGVStubEntry", "(", "Sym", ")", ";", "if", "(", "!", "StubSym", ".", "getPointer", "(", ")", ")", "{", "assert", "(", "MO", ".", "isGlobal", "(", ")", "&&", "<STR_LIT>", "Extern symbol not handled yet", "<STR_LIT>", ")", ";", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "AsmPrinter", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "!", "MO", ".", "getGlobal", "(", ")", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "getMachOMMI", "(", ")", ".", "getHiddenGVStubEntry", "(", "Sym", ")", ";", "if", "(", "!", "StubSym", ".", "getPointer", "(", ")", ")", "{", "assert", "(", "MO", ".", "isGlobal", "(", ")", "&&", "<STR_LIT>", "Extern symbol not handled yet", "<STR_LIT>", ")", ";", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "AsmPrinter", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "!", "MO", ".", "getGlobal", "(", ")", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "getMachOMMI", "(", ")", ".", "getFnStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", ")", "return", "Sym", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "AsmPrinter", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "!", "MO", ".", "getGlobal", "(", ")", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "else", "{", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "Ctx", ".", "getOrCreateSymbol", "(", "OrigName", ")", ",", "false", ")", ";", "}", "break", ";" ]

LLVM

ARM64

TD

next_suggestion

CPU

623,056

[ "let", "ParserMatchClass", "=", "Imm1_32Operand", ";" ]

[ "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

GCC

epiphany

MD

next_suggestion

MPU

623,057

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "clobber", "(", "reg", ":", "CC", "CC_REGNUM", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

aarch64

MD

program_repair

CPU

623,058

[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "ALLI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "ALLI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "ATOMIC_LDOP", ")", ")", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "enum", "memmodel", "model", "=", "memmodel_from_int", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "if", "(", "is_mm_relaxed", "(", "model", ")", ")", "return", "<STR_LIT>", "else", "if", "(", "is_mm_release", "(", "model", ")", ")", "return", "<STR_LIT>", "else", "if", "(", "is_mm_acquire", "(", "model", ")", "|", "|", "is_mm_consume", "(", "model", ")", ")", "return", "<STR_LIT>", "elsereturn", "<STR_LIT>", "<FIXE>" ]

[ "}", ")", "<BUGS>", "(", "define_insn_and_split", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "ALLI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "unspec_volatile", ":", "ALLI", "[", "(", "atomic_op", ":", "ALLI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "ALLI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPECV_ATOMIC_OP", ")", ")", "<BUGE>", "(", "clobber", "(", "match_scratch", ":", "ALLI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<BUGE>", "{", "<BUGS>", "aarch64_gen_atomic_ldop", "(", "CODE", ">", ",", "operands", "[", "<NUM_LIT>", "]", ",", "NULL", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "DONE", "<BUGE>", "}", ")" ]

GCC

bfin

CPP

code_generation

DSP

623,059

[ "static", "tree", "bfin_handle_l2_attribute", "(", "tree", "*", "node", ",", "tree", "ARG_UNUSED", "(", "name", ")", ",", "tree", "ARG_UNUSED", "(", "args", ")", ",", "int", "ARG_UNUSED", "(", "flags", ")", ",", "bool", "*", "no_add_attrs", ")", "{", "tree", "decl", "=", "*", "node", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", ")", "{", "if", "(", "DECL_SECTION_NAME", "(", "decl", ")", "!=", "NULL", "&&", "strcmp", "(", "DECL_SECTION_NAME", "(", "decl", ")", ",", "<STR_LIT>", ".l2.text", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", "section of %q+D conflicts with previous declaration", "<STR_LIT>", ",", "decl", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "else", "set_decl_section_name", "(", "decl", ",", "<STR_LIT>", ".l2.text", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", ")", "{", "if", "(", "DECL_SECTION_NAME", "(", "decl", ")", "!=", "NULL", "&&", "strcmp", "(", "DECL_SECTION_NAME", "(", "decl", ")", ",", "<STR_LIT>", ".l2.data", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", "section of %q+D conflicts with previous declaration", "<STR_LIT>", ",", "decl", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "else", "set_decl_section_name", "(", "decl", ",", "<STR_LIT>", ".l2.data", "<STR_LIT>", ")", ";", "}", "return", "NULL_TREE", ";", "}" ]

[ "Handle", "a", "``", "l2", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

GCC

mn10300

MD

program_repair

MPU

623,060

[ "<FIXS>", "<FIXE>", "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<FIXE>" ]

[ "operands", "[", "<NUM_LIT>", "]", "=", "copy_to_mode_reg", "(", "SImode", ",", "operand1", ")", "}", "<STR_LIT>", "<STR_LIT>", "general_operand", "<STR_LIT>", "=", "d", ",", "a", ",", "d", ",", "dm", ",", "dm", ",", "am", ",", "am", ",", "d", ",", "d", ",", "a", ",", "a", ",", "a", ",", "x", "<STR_LIT>", "general_operand", "<STR_LIT>", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "I", ",", "d", ",", "a", ",", "d", ",", "a", ",", "dim", ",", "aim", ",", "dim", ",", "aim", ",", "x", ",", "a", "<STR_LIT>", "register_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", "|", "|", "register_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", "<STR_LIT>", "@" ]

GCC

i386

CPP

next_suggestion

CPU

623,061

[ "x", "=", "ix86_expand_sse_cmp", "(", "gen_reg_rtx", "(", "mode", ")", ",", "code", ",", "cop0", ",", "cop1", ",", "op_true", ",", "op_false", ")", ";" ]

[ "break", ";", "case", "NE", ":", "case", "LE", ":", "case", "LEU", ":", "code", "=", "reverse_condition", "(", "code", ")", ";", "*", "negate", "=", "true", ";", "break", ";", "case", "GE", ":", "case", "GEU", ":", "code", "=", "reverse_condition", "(", "code", ")", ";", "*", "negate", "=", "true", ";", "case", "LT", ":", "case", "LTU", ":", "std", "::", "swap", "(", "cop0", ",", "cop1", ")", ";", "code", "=", "swap_condition", "(", "code", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "mode", "==", "V2DImode", ")", "{", "switch", "(", "code", ")", "{", "case", "EQ", ":", "if", "(", "!", "TARGET_SSE4_1", ")", "return", "NULL", ";", "break", ";", "case", "GT", ":", "case", "GTU", ":", "if", "(", "!", "TARGET_SSE4_2", ")", "return", "NULL", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "if", "(", "code", "==", "GTU", ")", "{", "cop0", "=", "force_reg", "(", "mode", ",", "cop0", ")", ";", "switch", "(", "mode", ")", "{", "case", "E_V16SImode", ":", "case", "E_V8DImode", ":", "case", "E_V8SImode", ":", "case", "E_V4DImode", ":", "case", "E_V4SImode", ":", "case", "E_V2DImode", ":", "{", "rtx", "t1", ",", "t2", ",", "mask", ";", "rtx", "(", "*", "gen_sub3", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "switch", "(", "mode", ")", "{", "case", "E_V16SImode", ":", "gen_sub3", "=", "gen_subv16si3", ";", "break", ";", "case", "E_V8DImode", ":", "gen_sub3", "=", "gen_subv8di3", ";", "break", ";", "case", "E_V8SImode", ":", "gen_sub3", "=", "gen_subv8si3", ";", "break", ";", "case", "E_V4DImode", ":", "gen_sub3", "=", "gen_subv4di3", ";", "break", ";", "case", "E_V4SImode", ":", "gen_sub3", "=", "gen_subv4si3", ";", "break", ";", "case", "E_V2DImode", ":", "gen_sub3", "=", "gen_subv2di3", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "mask", "=", "ix86_build_signbit_mask", "(", "mode", ",", "true", ",", "false", ")", ";", "t1", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_sub3", "(", "t1", ",", "cop0", ",", "mask", ")", ")", ";", "t2", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_sub3", "(", "t2", ",", "cop1", ",", "mask", ")", ")", ";", "cop0", "=", "t1", ";", "cop1", "=", "t2", ";", "code", "=", "GT", ";", "}", "break", ";", "case", "E_V64QImode", ":", "case", "E_V32HImode", ":", "case", "E_V32QImode", ":", "case", "E_V16HImode", ":", "case", "E_V16QImode", ":", "case", "E_V8HImode", ":", "x", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "x", ",", "gen_rtx_US_MINUS", "(", "mode", ",", "cop0", ",", "cop1", ")", ")", ")", ";", "cop0", "=", "x", ";", "cop1", "=", "CONST0_RTX", "(", "mode", ")", ";", "code", "=", "EQ", ";", "*", "negate", "=", "!", "*", "negate", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "}", "if", "(", "*", "negate", ")", "std", "::", "swap", "(", "op_true", ",", "op_false", ")", ";", "if", "(", "data_mode", "==", "mode", ")", "{", "x", "=", "ix86_expand_sse_cmp", "(", "dest", ",", "code", ",", "cop0", ",", "cop1", ",", "op_true", ",", "op_false", ")", ";", "}", "else", "{", "gcc_assert", "(", "GET_MODE_SIZE", "(", "data_mode", ")", "==", "GET_MODE_SIZE", "(", "mode", ")", ")", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

623,062

[ "Sched", "::", "tc_ef84f62f", ":" ]

[ "case", "Hexagon", "::", "Sched", "::", "tc_41d5298e", ":", "case", "Hexagon", "::", "Sched", "::", "tc_5ba5997d", ":", "case", "Hexagon", "::", "Sched", "::", "tc_84df2cd3", ":", "case", "Hexagon", "::", "Sched", "::", "tc_87735c3b", ":", "case", "Hexagon", "::", "Sched", "::", "tc_897d1a9d", ":", "case", "Hexagon", "::", "Sched", "::", "tc_976ddc4f", ":", "case", "Hexagon", "::", "Sched", "::", "tc_b44c6e2a", ":", "case", "Hexagon", "::", "Sched", "::", "tc_b9c4623f", ":", "case", "Hexagon", "::", "Sched", "::", "tc_c2f7d806", ":", "case", "Hexagon", "::", "Sched", "::", "tc_c74f796f", ":", "case", "Hexagon", "::", "Sched", "::", "tc_d088982c", ":", "case", "Hexagon", "::" ]

GCC

powerpcspe

MD

stmt_completion

CPU

623,063

[ ")", "]", ")" ]

[ "(", "clobber", "(", "match_scratch", ":", "CC", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

i386

MD

program_repair

CPU

623,064

[ "<FIXS>", "emit_insn", "(", "gen_fix_truncsi_i387_fisttp", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<FIXE>" ]

[ "if", "(", "TARGET_FISTTP", "&", "&", "!", "(", "SSE_FLOAT_MODE_P", "(", "MODE", ">", "mode", ")", "&", "&", "TARGET_SSE_MATH", ")", ")", "{", "<BUGS>", "emit_insn", "(", "gen_fix_truncsi_fisttp_i387_1", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<BUGE>", "DONE", "}", "if", "(", "SSE_FLOAT_MODE_P", "(", "MODE", ">", "mode", ")", ")" ]

LLVM

X86

CPP

program_repair

CPU

623,065

[ "<FIXS>", "default", ":", "return", "X86", "::", "NoRegister", ";", "<FIXE>" ]

[ "}", "case", "<NUM_LIT>", ":", "switch", "(", "Reg", ".", "id", "(", ")", ")", "{", "<BUGS>", "default", ":", "return", "<NUM_LIT>", ";", "<BUGE>", "case", "X86", "::", "AH", ":", "case", "X86", "::", "AL", ":", "case", "X86", "::", "AX", ":", "case", "X86", "::", "EAX", ":", "case", "X86", "::", "RAX", ":", "return", "X86", "::", "RAX", ";", "case", "X86", "::", "DH", ":", "case", "X86", "::", "DL", ":", "case", "X86", "::", "DX", ":", "case", "X86", "::", "EDX", ":", "case", "X86", "::", "RDX", ":" ]

LLVM

AVR

TD

next_suggestion

MPU

623,066

[ "def", "imm_com8_asmoperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "imm_com8", ":", "Operand", "<", "i8", ">", "{" ]

[ "def", "imm_com8_XFORM", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "~", "(", "(", "uint8_t", ")", "N", "-", ">", "getZExtValue", "(", ")", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i8", ")", ";", "}", "]", ">", ";" ]

LLVM

XCore

CPP

code_generation

MPU

623,067

[ "MachineBasicBlock", "::", "iterator", "XCoreFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "XCoreInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "<", "XCoreSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "*", "Old", "=", "I", ";", "uint64_t", "Amount", "=", "Old", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "!=", "<NUM_LIT>", ")", "{", "unsigned", "Align", "=", "getStackAlignment", "(", ")", ";", "Amount", "=", "(", "Amount", "+", "Align", "-", "<NUM_LIT>", ")", "/", "Align", "*", "Align", ";", "assert", "(", "Amount", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ";", "Amount", "/", "=", "<NUM_LIT>", ";", "bool", "isU6", "=", "isImmU6", "(", "Amount", ")", ";", "if", "(", "!", "isU6", "&&", "!", "isImmU16", "(", "Amount", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "eliminateCallFramePseudoInstr size too big: ", "<STR_LIT>", "<<", "Amount", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "llvm_unreachable", "(", "nullptr", ")", ";", "}", "MachineInstr", "*", "New", ";", "if", "(", "Old", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "int", "Opcode", "=", "isU6", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "New", "=", "BuildMI", "(", "MF", ",", "Old", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Old", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "int", "Opcode", "=", "isU6", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "New", "=", "BuildMI", "(", "MF", ",", "Old", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "MBB", ".", "insert", "(", "I", ",", "New", ")", ";", "}", "}", "return", "MBB", ".", "erase", "(", "I", ")", ";", "}" ]

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

GCC

mcore

MD

stmt_completion

MPU

623,068

[ "<STR_LIT>", ")", "]", ")" ]

[ "[", "(", "return", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

GCC

cris

CPP

program_repair

MPU

623,069

[ "<FIXS>", "static", "void", "cris_print_operand_address", "(", "FILE", "*", ",", "machine_mode", ",", "rtx", ")", ";", "<FIXE>" ]

[ "static", "void", "cris_print_operand", "(", "FILE", "*", ",", "rtx", ",", "int", ")", ";", "<BUGS>", "static", "void", "cris_print_operand_address", "(", "FILE", "*", ",", "rtx", ")", ";", "<BUGE>", "static", "bool", "cris_print_operand_punct_valid_p", "(", "unsigned", "char", "code", ")", ";" ]

GCC

aarch64

MD

stmt_completion

CPU

623,070

[ ")", ")" ]

[ "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

623,071

[ "}" ]

[ "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "ARMFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "int", "Off", "=", "Offset", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "<STR_LIT>", "This resolveFrameIndex does not support Thumb1!", "<STR_LIT>", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", "Instr doesn't have FrameIndex operand!", "<STR_LIT>", ")", ";", "}", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteARMFrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

623,072

[ "NumElems", ",", "-", "<NUM_LIT>", ")", ";" ]

[ "EVT", "OpVT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "if", "(", "(", "VT", "==", "MVT", "::", "v4i64", "&&", "OpVT", "==", "MVT", "::", "v4i32", ")", "||", "(", "VT", "==", "MVT", "::", "v8i32", "&&", "OpVT", "==", "MVT", "::", "v8i16", ")", ")", "{", "if", "(", "Subtarget", "->", "hasInt256", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ")", ";", "unsigned", "NumElems", "=", "OpVT", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Undef", "=", "DAG", ".", "getUNDEF", "(", "OpVT", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShufMask1", "(", "NumElems", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", "/", "<NUM_LIT>", ";", "++", "i", ")", "ShufMask1", "[", "i", "]", "=", "i", ";", "SDValue", "OpLo", "=", "DAG", ".", "getVectorShuffle", "(", "OpVT", ",", "dl", ",", "Op", ",", "Undef", ",", "&", "ShufMask1", "[", "<NUM_LIT>", "]", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShufMask2", "(" ]

GCC

i386

CPP

stmt_completion

CPU

623,073

[ "A", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]

[ "_", "_", "builtin_ia32_storeups512_mask", "(", "(", "float", "*", ")", "_", "_", "P", ",", "(", "_", "_", "v16sf", ")", "_", "_" ]

GCC

rs6000

CPP

program_repair

CPU

623,074

[ "<FIXS>", "if", "(", "!", "(", "TARGET_HARD_FLOAT", "&&", "(", "TARGET_FPRS", "||", "TARGET_E500_DOUBLE", ")", ")", ")", "<FIXE>" ]

[ "set_optab_libfunc", "(", "smul_optab", ",", "TFmode", ",", "<STR_LIT>", "__gcc_qmul", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "sdiv_optab", ",", "TFmode", ",", "<STR_LIT>", "__gcc_qdiv", "<STR_LIT>", ")", ";", "<BUGS>", "if", "(", "TARGET_SOFT_FLOAT", ")", "<BUGE>", "{", "set_optab_libfunc", "(", "neg_optab", ",", "TFmode", ",", "<STR_LIT>", "__gcc_qneg", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "eq_optab", ",", "TFmode", ",", "<STR_LIT>", "__gcc_qeq", "<STR_LIT>", ")", ";" ]

LLVM

AMDGPU

CPP

code_generation

GPU

623,075

[ "bool", "R600InstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "int", "OffsetOpIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "addr", ")", ";", "int", "RegOpIdx", "=", "OffsetOpIdx", "+", "<NUM_LIT>", ";", "int", "ChanOpIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "chan", ")", ";", "if", "(", "isRegisterLoad", "(", "MI", ")", ")", "{", "int", "DstOpIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "dst", ")", ";", "unsigned", "RegIndex", "=", "MI", ".", "getOperand", "(", "RegOpIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "Channel", "=", "MI", ".", "getOperand", "(", "ChanOpIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "Address", "=", "calculateIndirectAddress", "(", "RegIndex", ",", "Channel", ")", ";", "unsigned", "OffsetReg", "=", "MI", ".", "getOperand", "(", "OffsetOpIdx", ")", ".", "getReg", "(", ")", ";", "if", "(", "OffsetReg", "==", "AMDGPU", "::", "INDIRECT_BASE_ADDR", ")", "{", "buildMovInstr", "(", "MBB", ",", "MI", ",", "MI", ".", "getOperand", "(", "DstOpIdx", ")", ".", "getReg", "(", ")", ",", "getIndirectAddrRegClass", "(", ")", "->", "getRegister", "(", "Address", ")", ")", ";", "}", "else", "{", "buildIndirectRead", "(", "MBB", ",", "MI", ",", "MI", ".", "getOperand", "(", "DstOpIdx", ")", ".", "getReg", "(", ")", ",", "Address", ",", "OffsetReg", ")", ";", "}", "}", "else", "if", "(", "isRegisterStore", "(", "MI", ")", ")", "{", "int", "ValOpIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "val", ")", ";", "unsigned", "RegIndex", "=", "MI", ".", "getOperand", "(", "RegOpIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "Channel", "=", "MI", ".", "getOperand", "(", "ChanOpIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "Address", "=", "calculateIndirectAddress", "(", "RegIndex", ",", "Channel", ")", ";", "unsigned", "OffsetReg", "=", "MI", ".", "getOperand", "(", "OffsetOpIdx", ")", ".", "getReg", "(", ")", ";", "if", "(", "OffsetReg", "==", "AMDGPU", "::", "INDIRECT_BASE_ADDR", ")", "{", "buildMovInstr", "(", "MBB", ",", "MI", ",", "getIndirectAddrRegClass", "(", ")", "->", "getRegister", "(", "Address", ")", ",", "MI", ".", "getOperand", "(", "ValOpIdx", ")", ".", "getReg", "(", ")", ")", ";", "}", "else", "{", "buildIndirectWrite", "(", "MBB", ",", "MI", ",", "MI", ".", "getOperand", "(", "ValOpIdx", ")", ".", "getReg", "(", ")", ",", "calculateIndirectAddress", "(", "RegIndex", ",", "Channel", ")", ",", "OffsetReg", ")", ";", "}", "}", "else", "{", "return", "false", ";", "}", "MBB", "->", "erase", "(", "MI", ")", ";", "return", "true", ";", "}", "case", "AMDGPU", "::", "R600_EXTRACT_ELT_V2", ":", "case", "AMDGPU", "::", "R600_EXTRACT_ELT_V4", ":", "buildIndirectRead", "(", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "RI", ".", "getHWRegIndex", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "RI", ".", "getHWRegChan", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "break", ";", "case", "AMDGPU", "::", "R600_INSERT_ELT_V2", ":", "case", "AMDGPU", "::", "R600_INSERT_ELT_V4", ":", "buildIndirectWrite", "(", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "RI", ".", "getHWRegIndex", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "RI", ".", "getHWRegChan", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "break", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}" ]

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

GCC

i386

MD

next_suggestion

CPU

623,076

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]

[ "(", "vec_merge", ":", "<", "mmxxmmmode", ">", "(", "vec_duplicate", ":", "<", "mmxxmmmode", ">", "(", "match_operand", ":", "V2FI_32", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "<", "mmxxmmmode", ">", "<NUM_LIT>", "<STR_LIT>", ")" ]

GCC

sh

CPP

program_repair

CPU

623,077

[ "<FIXS>", "mov_insn_alignment_mask", "(", "machine_mode", "mode", ",", "bool", "consider_sh2a", ")", "<FIXE>" ]

[ "static", "inline", "int", "<BUGS>", "mov_insn_alignment_mask", "(", "enum", "machine_mode", "mode", ",", "bool", "consider_sh2a", ")", "<BUGE>", "{", "const", "int", "mov_insn_sz", "=", "mov_insn_size", "(", "mode", ",", "consider_sh2a", ")", ";", "return", "mov_insn_sz", ">", "<NUM_LIT>", "?", "(", "mov_insn_sz", "-", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

623,078

[ "<NUM_LIT>", ";" ]

[ "bit", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "pstatefield", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "pstatefield", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "hasCompleteDecoder", "=" ]

GCC

aarch64

MD

next_suggestion

CPU

623,079

[ "(", "set", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "]", ")", ")" ]

GCC

arm

MD

stmt_completion

CPU

623,080

[ ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Hexagon

TD

stmt_completion

DSP

623,081

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,082

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isReMaterializable", "=", "<NUM_LIT>", ";", "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

Alpha

CPP

next_suggestion

MPU

623,083

[ "return", "X", ";" ]

[ "MCCodeGenInfo", "*", "createAlphaMCCodeGenInfo", "(", "StringRef", "TT", ",", "Reloc", "::", "Model", "RM", ")", "{", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "X", "->", "InitMCCodeGenInfo", "(", "Reloc", "::", "PIC_", ")", ";" ]

GCC

arm

CPP

stmt_completion

CPU

623,084

[ "_", "_", "a", ")", "{" ]

[ "_", "_", "arm_vaddvq_s8", "(", "int8x16_t" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

623,085

[ "}" ]

[ "dbgs", "(", ")", "<<", "<STR_LIT>", " Weight ", "<STR_LIT>", "<<", "B", ".", "first", "<<", "<STR_LIT>", ":\\n", "<STR_LIT>", ";", "for", "(", "auto", "&", "C", ":", "B", ".", "second", ")", "C", ".", "dump", "(", "P", ")", ";", "}", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n\\n", "<STR_LIT>", ";" ]

GCC

arm

CPP

stmt_completion

CPU

623,086

[ "_", "_", "b", ")", ";" ]

[ "_", "_", "arm_vqdmullbq_s32", "(", "int32x4_t", "_", "_", "a", ",", "int32x4_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vqdmullbq_sv4si", "(", "_", "_", "a", "," ]

GCC

xtensa

MD

next_suggestion

MPU

623,087

[ "}", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "xtensa_expand_call", "(", "<NUM_LIT>", ",", "operands", ")", "DONE" ]

GCC

i386

CPP

stmt_completion

CPU

623,088

[ "_", "B", ",", "(", "_", "_", "v4sf", ")", "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

[ "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_orps128_mask", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "_", "_", "v4sf", ")", "_" ]

GCC

nds32

CPP

next_suggestion

CPU

623,089

[ "if", "(", "!", "maybe_expand_insn", "(", "icode", ",", "<NUM_LIT>", ",", "ops", ")", ")", "error", "(", "<STR_LIT>", "invalid argument to built-in function", "<STR_LIT>", ")", ";" ]

[ "value1", "=", "expand_normal", "(", "arg1", ")", ";", "create_input_operand", "(", "&", "ops", "[", "<NUM_LIT>", "]", ",", "value0", ",", "TYPE_MODE", "(", "TREE_TYPE", "(", "arg0", ")", ")", ")", ";", "create_input_operand", "(", "&", "ops", "[", "<NUM_LIT>", "]", ",", "value1", ",", "TYPE_MODE", "(", "TREE_TYPE", "(", "arg1", ")", ")", ")", ";" ]

LLVM

SHUXI

CPP

stmt_completion

CPU

623,090

[ "getTheSHUXI32Target", "(", ")", ")", ";" ]

[ "RegisterTargetMachine", "<", "SHUXI32TargetMachine", ">", "X", "(" ]

LLVM

AArch64

CPP

next_suggestion

CPU

623,091

[ "}" ]

[ "case", "FK_Data_4", ":", "NumBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "FK_Data_8", ":", "NumBits", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "return", "true", ";", "}", "return", "isUIntN", "(", "NumBits", ",", "Value", ")", "||", "isIntN", "(", "NumBits", ",", "static_cast", "<", "int64_t", ">", "(", "Value", ")", ")", ";" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

623,092

[ ")", ";" ]

[ "O", "<<", "'", "(", "'", ";", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "if", "(", "Index", ".", "getReg", "(", ")", ")", "{", "O", "<<", "'", ",", "'", ";", "printOperand", "(", "MI", ",", "OpNum", "+", "<NUM_LIT>", ",", "O", ")", ";", "}", "O", "<<", "'", ")", "'", ";", "}", "else", "assert", "(", "!", "Index", ".", "getReg", "(", ")", "&&", "<STR_LIT>", "Should allocate base register first!", "<STR_LIT>" ]

GCC

xtensa

MD

stmt_completion

MPU

623,093

[ ")", "]", ")" ]

[ "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "return", "xtensa_emit_movcc", "(", "which_alternative", "=", "=", "<NUM_LIT>", ",", "false", ",", "true", ",", "operands", ")", "}", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>" ]

LLVM

AMDGPU

TD

next_suggestion

GPU

623,094

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "imm", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sbase", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sdst", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "glc", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

623,095

[ "<NUM_LIT>", ";" ]

[ "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=" ]

LLVM

X86

CPP

next_suggestion

CPU

623,096

[ "return", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "TRI", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", "||", "MFI", ".", "hasOpaqueSPAdjustment", "(", ")", "||", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", "->", "getForceFramePointer", "(", ")", "||", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", "->", "hasPreallocatedCall", "(", ")", "||", "MF", ".", "callsUnwindInit", "(", ")", "||", "MF", ".", "hasEHFunclets", "(", ")", "||", "MF", ".", "callsEHReturn", "(", ")", "||", "MFI", ".", "hasStackMap", "(", ")", "||", "MFI", ".", "hasPatchPoint", "(", ")", "||", "MFI", ".", "hasCopyImplyingStackAdjustment", "(", ")", ")", ";" ]

[ "bool", "X86FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

623,097

[ ",", "createWinCOFFStreamer", ")", ";" ]

[ "RegisterMCAsmInfoFn", "X", "(", "*", "T", ",", "createAArch64MCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "createAArch64MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "createAArch64MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "createAArch64MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "createAArch64InstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createAArch64MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "*", "T", ",", "createELFStreamer", ")", ";", "TargetRegistry", "::", "RegisterMachOStreamer", "(", "*", "T", ",", "createMachOStreamer", ")", ";", "TargetRegistry", "::", "RegisterCOFFStreamer", "(", "*", "T" ]

LLVM

Mips

CPP

code_generation

CPU

623,098

[ "bool", "MipsAsmParser", "::", "loadImmediate", "(", "int64_t", "ImmValue", ",", "unsigned", "DstReg", ",", "unsigned", "SrcReg", ",", "bool", "Is32BitImm", ",", "bool", "IsAddress", ",", "SMLoc", "IDLoc", ",", "SmallVectorImpl", "<", "MCInst", ">", "&", "Instructions", ")", "{", "if", "(", "!", "Is32BitImm", "&&", "!", "isGP64bit", "(", ")", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", "instruction requires a 64-bit architecture", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "Is32BitImm", ")", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "ImmValue", ")", "||", "isUInt", "<", "<NUM_LIT>", ">", "(", "ImmValue", ")", ")", "{", "ImmValue", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "ImmValue", ")", ";", "}", "else", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", "instruction requires a 32-bit immediate", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "unsigned", "ZeroReg", "=", "IsAddress", "?", "ABI", ".", "GetNullPtr", "(", ")", ":", "ABI", ".", "GetZeroReg", "(", ")", ";", "unsigned", "AdduOp", "=", "!", "Is32BitImm", "?", "Mips", "::", "DADDu", ":", "Mips", "::", "ADDu", ";", "bool", "UseSrcReg", "=", "false", ";", "if", "(", "SrcReg", "!=", "Mips", "::", "NoRegister", ")", "UseSrcReg", "=", "true", ";", "unsigned", "TmpReg", "=", "DstReg", ";", "if", "(", "UseSrcReg", "&&", "(", "DstReg", "==", "SrcReg", ")", ")", "{", "unsigned", "ATReg", "=", "getATReg", "(", "IDLoc", ")", ";", "if", "(", "!", "ATReg", ")", "return", "true", ";", "TmpReg", "=", "ATReg", ";", "}", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "ImmValue", ")", ")", "{", "if", "(", "!", "UseSrcReg", ")", "SrcReg", "=", "ZeroReg", ";", "if", "(", "IsAddress", "&&", "!", "Is32BitImm", ")", "{", "emitRRI", "(", "Mips", "::", "DADDiu", ",", "DstReg", ",", "SrcReg", ",", "ImmValue", ",", "IDLoc", ",", "Instructions", ")", ";", "return", "false", ";", "}", "emitRRI", "(", "Mips", "::", "ADDiu", ",", "DstReg", ",", "SrcReg", ",", "ImmValue", ",", "IDLoc", ",", "Instructions", ")", ";", "return", "false", ";", "}", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "ImmValue", ")", ")", "{", "unsigned", "TmpReg", "=", "DstReg", ";", "if", "(", "SrcReg", "==", "DstReg", ")", "{", "TmpReg", "=", "getATReg", "(", "IDLoc", ")", ";", "if", "(", "!", "TmpReg", ")", "return", "true", ";", "}", "emitRRI", "(", "Mips", "::", "ORi", ",", "TmpReg", ",", "ZeroReg", ",", "ImmValue", ",", "IDLoc", ",", "Instructions", ")", ";", "if", "(", "UseSrcReg", ")", "emitRRR", "(", "ABI", ".", "GetPtrAdduOp", "(", ")", ",", "DstReg", ",", "TmpReg", ",", "SrcReg", ",", "IDLoc", ",", "Instructions", ")", ";", "return", "false", ";", "}", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "ImmValue", ")", "||", "isUInt", "<", "<NUM_LIT>", ">", "(", "ImmValue", ")", ")", "{", "warnIfNoMacro", "(", "IDLoc", ")", ";", "uint16_t", "Bits31To16", "=", "(", "ImmValue", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "uint16_t", "Bits15To0", "=", "ImmValue", "&", "<NUM_LIT>", ";", "if", "(", "!", "Is32BitImm", "&&", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "ImmValue", ")", ")", "{", "if", "(", "ImmValue", "==", "<NUM_LIT>", ")", "{", "emitRI", "(", "Mips", "::", "LUi", ",", "TmpReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "Instructions", ")", ";", "emitRRI", "(", "Mips", "::", "DSRL32", ",", "TmpReg", ",", "TmpReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "Instructions", ")", ";", "if", "(", "UseSrcReg", ")", "emitRRR", "(", "AdduOp", ",", "DstReg", ",", "TmpReg", ",", "SrcReg", ",", "IDLoc", ",", "Instructions", ")", ";", "return", "false", ";", "}", "emitRRI", "(", "Mips", "::", "ORi", ",", "TmpReg", ",", "ZeroReg", ",", "Bits31To16", ",", "IDLoc", ",", "Instructions", ")", ";", "emitRRI", "(", "Mips", "::", "DSLL", ",", "TmpReg", ",", "TmpReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "Instructions", ")", ";", "if", "(", "Bits15To0", ")", "emitRRI", "(", "Mips", "::", "ORi", ",", "TmpReg", ",", "TmpReg", ",", "Bits15To0", ",", "IDLoc", ",", "Instructions", ")", ";", "if", "(", "UseSrcReg", ")", "emitRRR", "(", "AdduOp", ",", "DstReg", ",", "TmpReg", ",", "SrcReg", ",", "IDLoc", ",", "Instructions", ")", ";", "return", "false", ";", "}", "emitRI", "(", "Mips", "::", "LUi", ",", "TmpReg", ",", "Bits31To16", ",", "IDLoc", ",", "Instructions", ")", ";", "if", "(", "Bits15To0", ")", "emitRRI", "(", "Mips", "::", "ORi", ",", "TmpReg", ",", "TmpReg", ",", "Bits15To0", ",", "IDLoc", ",", "Instructions", ")", ";", "if", "(", "UseSrcReg", ")", "emitRRR", "(", "AdduOp", ",", "DstReg", ",", "TmpReg", ",", "SrcReg", ",", "IDLoc", ",", "Instructions", ")", ";", "return", "false", ";", "}", "if", "(", "isShiftedUIntAtAnyPosition", "<", "<NUM_LIT>", ">", "(", "ImmValue", ")", ")", "{", "if", "(", "Is32BitImm", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", "instruction requires a 32-bit immediate", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "unsigned", "FirstSet", "=", "findFirstSet", "(", "(", "uint64_t", ")", "ImmValue", ")", ";", "unsigned", "LastSet", "=", "findLastSet", "(", "(", "uint64_t", ")", "ImmValue", ")", ";", "unsigned", "ShiftAmount", "=", "FirstSet", "-", "(", "<NUM_LIT>", "-", "(", "LastSet", "-", "FirstSet", ")", ")", ";", "uint16_t", "Bits", "=", "(", "ImmValue", ">>", "ShiftAmount", ")", "&", "<NUM_LIT>", ";", "emitRRI", "(", "Mips", "::", "ORi", ",", "TmpReg", ",", "ZeroReg", ",", "Bits", ",", "IDLoc", ",", "Instructions", ")", ";", "emitRRI", "(", "Mips", "::", "DSLL", ",", "TmpReg", ",", "TmpReg", ",", "ShiftAmount", ",", "IDLoc", ",", "Instructions", ")", ";", "if", "(", "UseSrcReg", ")", "emitRRR", "(", "AdduOp", ",", "DstReg", ",", "TmpReg", ",", "SrcReg", ",", "IDLoc", ",", "Instructions", ")", ";", "return", "false", ";", "}", "warnIfNoMacro", "(", "IDLoc", ")", ";", "if", "(", "loadImmediate", "(", "ImmValue", ">>", "<NUM_LIT>", ",", "TmpReg", ",", "Mips", "::", "NoRegister", ",", "true", ",", "false", ",", "IDLoc", ",", "Instructions", ")", ")", "return", "false", ";", "unsigned", "ShiftCarriedForwards", "=", "<NUM_LIT>", ";", "for", "(", "int", "BitNum", "=", "<NUM_LIT>", ";", "BitNum", ">=", "<NUM_LIT>", ";", "BitNum", "-=", "<NUM_LIT>", ")", "{", "uint16_t", "ImmChunk", "=", "(", "ImmValue", ">>", "BitNum", ")", "&", "<NUM_LIT>", ";", "if", "(", "ImmChunk", "!=", "<NUM_LIT>", ")", "{", "emitAppropriateDSLL", "(", "TmpReg", ",", "TmpReg", ",", "ShiftCarriedForwards", ",", "IDLoc", ",", "Instructions", ")", ";", "emitRRI", "(", "Mips", "::", "ORi", ",", "TmpReg", ",", "TmpReg", ",", "ImmChunk", ",", "IDLoc", ",", "Instructions", ")", ";", "ShiftCarriedForwards", "=", "<NUM_LIT>", ";", "}", "ShiftCarriedForwards", "+=", "<NUM_LIT>", ";", "}", "ShiftCarriedForwards", "-=", "<NUM_LIT>", ";", "if", "(", "ShiftCarriedForwards", ")", "emitAppropriateDSLL", "(", "TmpReg", ",", "TmpReg", ",", "ShiftCarriedForwards", ",", "IDLoc", ",", "Instructions", ")", ";", "if", "(", "UseSrcReg", ")", "emitRRR", "(", "AdduOp", ",", "DstReg", ",", "TmpReg", ",", "SrcReg", ",", "IDLoc", ",", "Instructions", ")", ";", "return", "false", ";", "}" ]

[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]

LLVM

X86

TD

program_repair

CPU

623,099

[ "<FIXS>", "def", "OR64rr", ":", "RI", "<NUM_LIT>", ",", "MRMDestReg", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "GR64", ":", "$", "src1", ",", "GR64", ":", "$", "src2", ")", ",", "<FIXE>", "<FIXS>", "def", "OR64rr_REV", ":", "RI", "<NUM_LIT>", ",", "MRMSrcReg", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "GR64", ":", "$", "src1", ",", "GR64", ":", "$", "src2", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ";", "def", "OR64rm", ":", "RI", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "GR64", ":", "$", "src1", ",", "i64mem", ":", "$", "src2", ")", ",", "<FIXE>", "<FIXS>", "def", "OR64ri8", ":", "RIi8", "<NUM_LIT>", ",", "MRM1r", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "GR64", ":", "$", "src1", ",", "i64i8imm", ":", "$", "src2", ")", ",", "<FIXE>", "<FIXS>", "def", "OR64ri32", ":", "RIi32", "<NUM_LIT>", ",", "MRM1r", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "GR64", ":", "$", "src1", ",", "i64i32imm", ":", "$", "src2", ")", ",", "<FIXE>" ]

[ "let", "isTwoAddress", "=", "<NUM_LIT>", "in", "{", "let", "isCommutable", "=", "<NUM_LIT>", "in", "<BUGS>", "def", "OR64rr", ":", "RI", "<NUM_LIT>", ",", "MRMDestReg", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "GR64", ":", "$", "src1", ",", "GR64", ":", "$", "src2", ")", ",", "<BUGE>", "<STR_LIT>", ",", "[", "(", "set", "GR64", ":", "$", "dst", ",", "(", "or", "GR64", ":", "$", "src1", ",", "GR64", ":", "$", "src2", ")", ")", ",", "(", "implicit", "EFLAGS", ")", "]", ">", ";", "<BUGS>", "def", "OR64rm", ":", "RI", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "GR64", ":", "$", "src1", ",", "i64mem", ":", "$", "src2", ")", ",", "<BUGE>", "<STR_LIT>", ",", "[", "(", "set", "GR64", ":", "$", "dst", ",", "(", "or", "GR64", ":", "$", "src1", ",", "(", "load", "addr", ":", "$", "src2", ")", ")", ")", ",", "(", "implicit", "EFLAGS", ")", "]", ">", ";", "<BUGS>", "def", "OR64ri8", ":", "RIi8", "<NUM_LIT>", ",", "MRM1r", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "GR64", ":", "$", "src1", ",", "i64i8imm", ":", "$", "src2", ")", ",", "<BUGE>", "<STR_LIT>", ",", "[", "(", "set", "GR64", ":", "$", "dst", ",", "(", "or", "GR64", ":", "$", "src1", ",", "i64immSExt8", ":", "$", "src2", ")", ")", ",", "(", "implicit", "EFLAGS", ")", "]", ">", ";", "<BUGS>", "def", "OR64ri32", ":", "RIi32", "<NUM_LIT>", ",", "MRM1r", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "GR64", ":", "$", "src1", ",", "i64i32imm", ":", "$", "src2", ")", ",", "<BUGE>", "<STR_LIT>", ",", "[", "(", "set", "GR64", ":", "$", "dst", ",", "(", "or", "GR64", ":", "$", "src1", ",", "i64immSExt32", ":", "$", "src2", ")", ")", ",", "(", "implicit", "EFLAGS", ")", "]", ">", ";" ]