docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	MSP430	CPP	stmt_completion	MPU	623,200	[ "getKillRegState", "(", "KillSrc", ")", ")", ";" ]	[ "void", "MSP430InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "unsigned", "Opc", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "Impossible reg-to-reg copy", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", "," ]
LLVM	AMDGPU	TD	stmt_completion	GPU	623,201	[ ",", "store_vt", ">", ";" ]	[ "def", "_OFFSET_exact", ":", "MUBUF_Store_Pseudo", "<", "opName", ",", "BUFAddrKind", ".", "Offset" ]
LLVM	AArch64	CPP	code_generation	CPU	623,202	[ "MCFragment", "*", "AArch64AuthMCExpr", "::", "findAssociatedFragment", "(", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", "FIXME: what goes here?", "<STR_LIT>", ")", ";", "}" ]	[ "Find", "the", "``", "associated", "section", "''", "for", "this", "expression", ",", "which", "is", "currently", "defined", "as", "the", "absolute", "section", "for", "constants", ",", "or", "otherwise", "the", "section", "associated", "with", "the", "first", "defined", "symbol", "in", "the", "expression", "." ]
GCC	m68k	MD	stmt_completion	MPU	623,203	[ ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	X86	CPP	program_repair	CPU	623,204	[ "<FIXS>", "Result", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "<FIXE>" ]	[ "if", "(", "ConstantSDNode", "", "C", "=", "dyn_cast", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "if", "(", "ConstantInt", "::", "isValueValidForType", "(", "Type", "::", "getInt32Ty", "(", "", "DAG", ".", "getContext", "(", ")", ")", ",", "C", "->", "getZExtValue", "(", ")", ")", ")", "{", "<BUGS>", "Result", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "<BUGE>", "break", ";", "}", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,205	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	623,206	[ "{" ]	[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "SubReg", "=", "NumSubRegs", "==", "<NUM_LIT>", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "if", "(", "SpillToSMEM", ")", "{", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "", "MF", ",", "Index", ",", "EltSize", "", "i", ")", ";", "MachineMemOperand", "", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "EltSize", ",", "MinAlign", "(", "Align", ",", "EltSize", "", "i", ")", ")", ";", "int64_t", "Offset", "=", "(", "ST", ".", "getWavefrontSize", "(", ")", "", "FrOffset", ")", "+", "(", "EltSize", "", "i", ")", ";", "if", "(", "Offset", "!=", "<NUM_LIT>", ")", "{", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_ADD_U32", ")", ",", "OffsetReg", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "else", "{", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "OffsetReg", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ";", "}", "auto", "MIB", "=", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "ScalarLoadOp", ")", ",", "SubReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "OffsetReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "if", "(", "NumSubRegs", ">", "<NUM_LIT>", "&&", "i", "==", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "continue", ";", "}", "if", "(", "SpillToVGPR", ")", "{", "SIMachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[", "i", "]", ";", "auto", "MIB", "=", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "AMDGPU", "::", "V_READLANE_B32", ")", ",", "SubReg", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ";", "if", "(", "NumSubRegs", ">", "<NUM_LIT>", "&&", "i", "==", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else" ]
LLVM	MSP430	CPP	code_generation	MPU	623,207	[ "bool", "MSP430BSel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "TII", "=", "static_cast", "<", "const", "MSP430InstrInfo", "", ">", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "if", "(", "!", "BranchSelectEnabled", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n******* ", "<STR_LIT>", "<<", "getPassName", "(", ")", "<<", "<STR_LIT>", " ********\\n", "<STR_LIT>", ")", ";", "OffsetVector", "BlockOffsets", ";", "unsigned", "FunctionSize", "=", "measureFunction", "(", "BlockOffsets", ")", ";", "if", "(", "isInRage", "(", "FunctionSize", ")", ")", "{", "return", "false", ";", "}", "bool", "MadeChange", "=", "false", ";", "while", "(", "expandBranches", "(", "BlockOffsets", ")", ")", "MadeChange", "=", "true", ";", "return", "MadeChange", ";", "}" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM	AArch64	CPP	stmt_completion	CPU	623,208	[ ")", ")", ";" ]	[ "initializeAArch64CondBrTuningPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(" ]
LLVM	JVM	CPP	next_suggestion	Virtual ISA	623,209	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]	[ "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::ALLOC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::ADD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::AND", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::DIV", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::EXTEND", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::ARGUMENT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::LOAD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::LOAD_W_CHAIN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::MUL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::SHL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::SRL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::SRA", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::STORENR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::STORE", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::TRUNC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::FIELD_ACC_R", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::FIELD_ACC_W", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::INDEX_ACC", "<STR_LIT>", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	623,210	[ "false", ";" ]	[ "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "getOppositeBranchOpc", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", ";", "return" ]
LLVM	AArch64	TD	stmt_completion	CPU	623,211	[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "class", "ADRI", "<", "bit", "page", ",", "string", "asm", ",", "Operand", "adr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "(", "outs", "GPR64", ":", "$", "Xd", ")", ",", "(", "ins", "adr", ":", "$", "label", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "pattern", ">", ",", "Sched", "<", "[", "WriteI", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Xd", ";", "bits", "<", "<NUM_LIT>", ">", "label", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "page", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "label", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
LLVM	MOS	CPP	stmt_completion	MPU	623,212	[ "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "LoImm", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setTargetFlags", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "LoImm", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", "Cannot constrain instruction.", "<STR_LIT>", ")", ";", "auto", "HiImm", "=", "Builder", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "{", "S8", "}", ",", "{", "}", ")", "." ]
LLVM	SPIRV	CPP	next_suggestion	Virtual ISA	623,213	[ "assert", "(", "(", "Opcode", "!=", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "(", "Semantics", "!=", "<STR_LIT>", "::", "<STR_LIT>", "::", "Acquire", "&&", "Semantics", "!=", "<STR_LIT>", "::", "<STR_LIT>", "::", "AcquireRelease", ")", ")", "&&", "<STR_LIT>", "Invalid memory order argument!", "<STR_LIT>", ")", ";" ]	[ "static", "bool", "buildAtomicFlagInst", "(", "const", "<STR_LIT>", "::", "<STR_LIT>", "", "Call", ",", "unsigned", "Opcode", ",", "MachineIRBuilder", "&", "MIRBuilder", ",", "SPIRVGlobalRegistry", "", "GR", ")", "{", "bool", "IsSet", "=", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ";", "Register", "TypeReg", "=", "GR", "->", "getSPIRVTypeID", "(", "Call", "->", "ReturnType", ")", ";", "if", "(", "Call", "->", "isSpirvOp", "(", ")", ")", "return", "buildOpFromWrapper", "(", "MIRBuilder", ",", "Opcode", ",", "Call", ",", "IsSet", "?", "TypeReg", ":", "Register", "(", "<NUM_LIT>", ")", ")", ";", "MachineRegisterInfo", "*", "MRI", "=", "MIRBuilder", ".", "getMRI", "(", ")", ";", "Register", "PtrRegister", "=", "Call", "->", "Arguments", "[", "<NUM_LIT>", "]", ";", "unsigned", "Semantics", "=", "<STR_LIT>", "::", "<STR_LIT>", "::", "SequentiallyConsistent", ";", "Register", "MemSemanticsReg", "=", "Call", "->", "Arguments", ".", "size", "(", ")", ">=", "<NUM_LIT>", "?", "Call", "->", "Arguments", "[", "<NUM_LIT>", "]", ":", "Register", "(", ")", ";", "MemSemanticsReg", "=", "buildMemSemanticsReg", "(", "MemSemanticsReg", ",", "PtrRegister", ",", "Semantics", ",", "MIRBuilder", ",", "GR", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	623,214	[ "_", "v4di", ")", "_", "_", "B", ",", "_", "_", "U", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "mmask8", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_cmpeq_epi64_mask", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m256i", "_", "_", "A", ",", "_", "_", "m256i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "mmask8", ")", "_", "_", "builtin_ia32_pcmpeqq256_mask", "(", "(", "_", "_", "v4di", ")", "_", "_", "A", ",", "(", "_" ]
GCC	v850	CPP	code_generation	MPU	623,215	[ "static", "int", "ep_memory_offset", "(", "machine_mode", "mode", ",", "int", "unsignedp", "ATTRIBUTE_UNUSED", ")", "{", "int", "max_offset", "=", "<NUM_LIT>", ";", "switch", "(", "mode", ")", "{", "case", "E_QImode", ":", "if", "(", "TARGET_SMALL_SLD", ")", "max_offset", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "else", "if", "(", "(", "TARGET_V850E_UP", ")", "&&", "unsignedp", ")", "max_offset", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "else", "max_offset", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "break", ";", "case", "E_HImode", ":", "if", "(", "TARGET_SMALL_SLD", ")", "max_offset", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "else", "if", "(", "(", "TARGET_V850E_UP", ")", "&&", "unsignedp", ")", "max_offset", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "else", "max_offset", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "break", ";", "case", "E_SImode", ":", "case", "E_SFmode", ":", "max_offset", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "break", ";", "default", ":", "break", ";", "}", "return", "max_offset", ";", "}" ]	[ "Return", "maximum", "offset", "supported", "for", "a", "short", "EP", "memory", "reference", "of", "mode", "MODE", "and", "signedness", "UNSIGNEDP", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,216	[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]	[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	623,217	[ "const", "MCExpr", "*", "Val", ";" ]	[ "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "RegNo", ",", "Start", ",", "End", ")", ";", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "return", "ParseMemOperand", "(", "RegNo", ",", "Start", ")", ";", "}", "case", "AsmToken", "::", "Dollar", ":", "{", "SMLoc", "Start", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "End", ";", "Parser", ".", "Lex", "(", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,218	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	623,219	[ "return", "KernelCodeProperties", ";" ]	[ "if", "(", "MFI", ".", "hasDispatchPtr", "(", ")", ")", "{", "KernelCodeProperties", "\|=", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "}", "if", "(", "MFI", ".", "hasQueuePtr", "(", ")", ")", "{", "KernelCodeProperties", "\|=", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_QUEUE_PTR", ";", "}", "if", "(", "MFI", ".", "hasKernargSegmentPtr", "(", ")", ")", "{", "KernelCodeProperties", "\|=", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ";", "}", "if", "(", "MFI", ".", "hasDispatchID", "(", ")", ")", "{", "KernelCodeProperties", "\|=", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ";", "}", "if", "(", "MFI", ".", "hasFlatScratchInit", "(", ")", ")", "{", "KernelCodeProperties", "\|=", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT", ";", "}", "if", "(", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "isWave32", "(", ")", ")", "{", "KernelCodeProperties", "\|=", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_WAVEFRONT_SIZE32", ";", "}" ]
GCC	arm	MD	next_suggestion	CPU	623,220	[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "not", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]" ]	[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "and", ":", "SI", "(", "ior", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "not", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	623,221	[ "&&", "RI", ".", "isSGPRClass", "(", "DstRC", ")", ")", "{" ]	[ "if", "(", "RI", ".", "isAGPRClass", "(", "DstRC", ")", ")", "return", "AMDGPU", "::", "COPY", ";", "if", "(", "RI", ".", "getRegSizeInBits", "(", "", "DstRC", ")", "==", "<NUM_LIT>", ")", "{", "return", "RI", ".", "isSGPRClass", "(", "DstRC", ")", "?", "AMDGPU", "::", "COPY", ":", "AMDGPU", "::", "V_MOV_B16_t16_e64", ";", "}", "else", "if", "(", "RI", ".", "getRegSizeInBits", "(", "", "DstRC", ")", "==", "<NUM_LIT>", ")", "{", "return", "RI", ".", "isSGPRClass", "(", "DstRC", ")", "?", "AMDGPU", "::", "S_MOV_B32", ":", "AMDGPU", "::", "V_MOV_B32_e32", ";", "}", "else", "if", "(", "RI", ".", "getRegSizeInBits", "(", "*", "DstRC", ")", "==", "<NUM_LIT>" ]
GCC	aarch64	CPP	code_generation	CPU	623,222	[ "rtx", "function_expander", "::", "map_to_unspecs", "(", "int", "unspec_for_sint", ",", "int", "unspec_for_uint", ",", "int", "unspec_for_fp", ",", "unsigned", "int", "merge_argno", ")", "{", "machine_mode", "mode", "=", "tuple_mode", "(", "<NUM_LIT>", ")", ";", "int", "unspec", "=", "(", "!", "type_suffix", "(", "<NUM_LIT>", ")", ".", "integer_p", "?", "unspec_for_fp", ":", "type_suffix", "(", "<NUM_LIT>", ")", ".", "unsigned_p", "?", "unspec_for_uint", ":", "unspec_for_sint", ")", ";", "if", "(", "mode_suffix_id", "==", "MODE_single", ")", "{", "gcc_assert", "(", "pred", "==", "PRED_none", ")", ";", "return", "use_exact_insn", "(", "code_for_aarch64_sve_single", "(", "unspec", ",", "mode", ")", ")", ";", "}", "if", "(", "pred", "==", "PRED_x", ")", "{", "insn_code", "icode", "=", "maybe_code_for_aarch64_pred", "(", "unspec", ",", "mode", ")", ";", "if", "(", "icode", "!=", "CODE_FOR_nothing", ")", "return", "use_pred_x_insn", "(", "icode", ")", ";", "}", "if", "(", "pred", "==", "PRED_none", "\|\|", "pred", "==", "PRED_x", ")", "{", "insn_code", "icode", "=", "maybe_code_for_aarch64_sve", "(", "unspec", ",", "mode", ")", ";", "if", "(", "icode", "!=", "CODE_FOR_nothing", ")", "return", "use_unpred_insn", "(", "icode", ")", ";", "}", "insn_code", "icode", "=", "code_for_cond", "(", "unspec", ",", "vector_mode", "(", "<NUM_LIT>", ")", ")", ";", "return", "use_cond_insn", "(", "icode", ",", "merge_argno", ")", ";", "}" ]	[ "Implement", "the", "call", "using", "one", "of", "the", "following", "strategies", ",", "chosen", "in", "order", ":", "(", "1", ")", "``", "aarch64_pred_", "<", "optab", ">", "<", "mode", ">", "''", "for", "PRED_x", "functions", ";", "this", "is", "a", "predicated", "pattern", "(", "2", ")", "``", "aarch64_sve_", "<", "optab", ">", "<", "mode", ">", "''", "for", "PRED_none", "and", "PRED_x", "functions", ";", "this", "is", "an", "unpredicated", "pattern", "(", "3", ")", "``", "cond_", "<", "optab", ">", "<", "mode", ">", "''", "otherwise", "where", "<", "optab", ">", "corresponds", "to", ":", "-", "UNSPEC_FOR_SINT", "for", "signed", "integers", "-", "UNSPEC_FOR_UINT", "for", "unsigned", "integers", "-", "UNSPEC_FOR_FP", "for", "floating-point", "values", "MERGE_ARGNO", "is", "the", "argument", "that", "provides", "the", "values", "of", "inactive", "lanes", "for", "_m", "functions", ",", "or", "DEFAULT_MERGE_ARGNO", "if", "we", "should", "apply", "the", "usual", "rules", "." ]
LLVM	PowerPC	CPP	stmt_completion	CPU	623,223	[ "TRI", ")", ";" ]	[ "RC", "=", "updatedRC", "(", "RC", ")", ";", "loadRegFromStackSlotNoUpd", "(", "MBB", ",", "MI", ",", "DestReg", ",", "FrameIdx", ",", "RC", "," ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	623,224	[ "auto", "it", "=", "Inst", ".", "begin", "(", ")", ";" ]	[ "}", "else", "{", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "AMDGPUOperand", "&", "Op", "=", "(", "(", "AMDGPUOperand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isMod", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "Op", ".", "addRegOrImmOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}", "}", "}", "if", "(", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "clamp", ")", "!=", "-", "<NUM_LIT>", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "AMDGPUOperand", "::", "ImmTyClampSI", ")", ";", "}", "if", "(", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "omod", ")", "!=", "-", "<NUM_LIT>", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "AMDGPUOperand", "::", "ImmTyOModSI", ")", ";", "}", "if", "(", "Opc", "==", "AMDGPU", "::", "V_MAC_F32_e64_gfx6_gfx7", "\|\|", "Opc", "==", "AMDGPU", "::", "V_MAC_F32_e64_gfx10", "\|\|", "Opc", "==", "AMDGPU", "::", "V_MAC_F32_e64_vi", "\|\|", "Opc", "==", "AMDGPU", "::", "V_MAC_LEGACY_F32_e64_gfx6_gfx7", "\|\|", "Opc", "==", "AMDGPU", "::", "V_MAC_LEGACY_F32_e64_gfx10", "\|\|", "Opc", "==", "AMDGPU", "::", "V_MAC_F16_e64_vi", "\|\|", "Opc", "==", "AMDGPU", "::", "V_FMAC_F32_e64_gfx10", "\|\|", "Opc", "==", "AMDGPU", "::", "V_FMAC_F32_e64_vi", "\|\|", "Opc", "==", "AMDGPU", "::", "V_FMAC_LEGACY_F32_e64_gfx10", "\|\|", "Opc", "==", "AMDGPU", "::", "V_FMAC_F16_e64_gfx10", ")", "{" ]
GCC	aarch64	CPP	code_generation	CPU	623,225	[ "static", "type_suffix_index", "find_type_suffix_for_scalar_type", "(", "const_tree", "type", ")", "{", "for", "(", "unsigned", "int", "suffix_i", "=", "<NUM_LIT>", ";", "suffix_i", "<", "NUM_TYPE_SUFFIXES", ";", "++", "suffix_i", ")", "if", "(", "type_suffixes", "[", "suffix_i", "]", ".", "vector_p", ")", "{", "vector_type_index", "vector_i", "=", "type_suffixes", "[", "suffix_i", "]", ".", "vector_type", ";", "if", "(", "matches_type_p", "(", "scalar_types", "[", "vector_i", "]", ",", "type", ")", ")", "return", "type_suffix_index", "(", "suffix_i", ")", ";", "}", "return", "NUM_TYPE_SUFFIXES", ";", "}" ]	[ "If", "TYPE", "is", "a", "valid", "SVE", "element", "type", ",", "return", "the", "corresponding", "type", "suffix", ",", "otherwise", "return", "NUM_TYPE_SUFFIXES", "." ]
LLVM	Hexagon	CPP	next_suggestion	DSP	623,226	[ "return", "true", ";" ]	[ "if", "(", "I2UseReg", "&&", "I1", "->", "modifiesRegister", "(", "I2UseReg", ",", "TRI", ")", ")", "return", "false", ";", "bool", "isSafe", "=", "true", ";", "{", "MachineBasicBlock", "::", "reverse_iterator", "I", "(", "I2", ")", ",", "End", "=", "--", "(", "MachineBasicBlock", "::", "reverse_iterator", "(", "I1", ")", ")", ";", "if", "(", "!", "ShouldCombineAggressively", ")", "End", "=", "MachineBasicBlock", "::", "reverse_iterator", "(", "I1", ")", ";", "unsigned", "KilledOperand", "=", "<NUM_LIT>", ";", "if", "(", "I2", "->", "killsRegister", "(", "I2UseReg", ")", ")", "KilledOperand", "=", "I2UseReg", ";", "MachineInstr", "", "KillingInstr", "=", "nullptr", ";", "for", "(", ";", "I", "!=", "End", ";", "++", "I", ")", "{", "if", "(", "isUnsafeToMoveAcross", "(", "&", "", "I", ",", "I2UseReg", ",", "I2DestReg", ",", "TRI", ")", ")", "{", "isSafe", "=", "false", ";", "break", ";", "}", "if", "(", "!", "KillingInstr", "&&", "KilledOperand", "&&", "I", "->", "readsRegister", "(", "KilledOperand", ",", "TRI", ")", ")", "KillingInstr", "=", "&", "*", "I", ";", "}", "if", "(", "isSafe", ")", "{", "if", "(", "KillingInstr", ")", "{", "bool", "Added", "=", "KillingInstr", "->", "addRegisterKilled", "(", "KilledOperand", ",", "TRI", ",", "true", ")", ";", "(", "void", ")", "Added", ";", "assert", "(", "Added", "&&", "<STR_LIT>", "Must successfully update kill flag", "<STR_LIT>", ")", ";", "removeKillInfo", "(", "I2", ",", "KilledOperand", ")", ";", "}", "DoInsertAtI1", "=", "true", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	623,227	[ "}" ]	[ "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "Imm0_7Operand", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	623,228	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "}", ";" ]
GCC	frv	MD	stmt_completion	VLIW	623,229	[ "<STR_LIT>", ")" ]	[ "(", "if_then_else", ":", "HI", "(", "match_operator", ":", "CC_FP", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "CC_FP", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>" ]
GCC	sparc	MD	next_suggestion	CPU	623,230	[ "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	623,231	[ "SDValue", "Val", "=", "convertArgType", "(", "DAG", ",", "VT", ",", "MemVT", ",", "SL", ",", "Load", ",", "Signed", ",", "Arg", ")", ";" ]	[ "SDValue", "Ptr", "=", "lowerKernArgParameterPtr", "(", "DAG", ",", "SL", ",", "Chain", ",", "AlignDownOffset", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i32", ",", "SL", ",", "Chain", ",", "Ptr", ",", "PtrInfo", ",", "Align", "(", "<NUM_LIT>", ")", ",", "MachineMemOperand", "::", "MODereferenceable", "\|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getConstant", "(", "OffsetDiff", "*", "<NUM_LIT>", ",", "SL", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "SL", ",", "MVT", "::", "i32", ",", "Load", ",", "ShiftAmt", ")", ";", "SDValue", "ArgVal", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "SL", ",", "IntVT", ",", "Extract", ")", ";", "ArgVal", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "SL", ",", "MemVT", ",", "ArgVal", ")", ";", "ArgVal", "=", "convertArgType", "(", "DAG", ",", "VT", ",", "MemVT", ",", "SL", ",", "ArgVal", ",", "Signed", ",", "Arg", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "ArgVal", ",", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ",", "SL", ")", ";", "}", "SDValue", "Ptr", "=", "lowerKernArgParameterPtr", "(", "DAG", ",", "SL", ",", "Chain", ",", "Offset", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "MemVT", ",", "SL", ",", "Chain", ",", "Ptr", ",", "PtrInfo", ",", "Alignment", ",", "MachineMemOperand", "::", "MODereferenceable", "\|", "MachineMemOperand", "::", "MOInvariant", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	623,232	[ "}", "else", "if", "(", "VT", "==", "MVT", "::", "i32", ")", "{" ]	[ "SDNode", "", "User", "=", "", "Op", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ";", "if", "(", "(", "User", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "STORE", "\|\|", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "isNullValue", "(", ")", ")", ")", "&&", "(", "User", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "BIT_CONVERT", "\|\|", "User", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "MVT", "::", "i32", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "i32", ",", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "MVT", "::", "f32", ",", "Extract", ")", ";" ]
GCC	arm	CPP	stmt_completion	CPU	623,233	[ "_", "_", "c", ")", "{" ]	[ "vbslq_p16", "(", "uint16x8_t", "_", "_", "a", ",", "poly16x8_t", "_", "_", "b", ",", "poly16x8_t" ]
LLVM	X86	CPP	next_suggestion	CPU	623,234	[ "}" ]	[ "assert", "(", "Widened128Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Shuffle widening mismatch", "<STR_LIT>", ")", ";", "if", "(", "Widened128Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "&&", "(", "Zeroable", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "(", "Widened128Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "\|\|", "(", "Zeroable", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "unsigned", "NumElts", "=", "(", "(", "Zeroable", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "MVT", "SubVT", "=", "MVT", "::", "getVectorVT", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "SDValue", "LoV", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "SubVT", ",", "V1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_SUBVECTOR", ",", "DL", ",", "VT", ",", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ",", "LoV", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "bool", "OnlyUsesV1", "=", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "if", "(", "OnlyUsesV1", "\|\|", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "MVT", "SubVT", "=", "MVT", "::", "getVectorVT", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "SubVec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "SubVT", ",", "OnlyUsesV1", "?", "V1", ":", "V2", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_SUBVECTOR", ",", "DL", ",", "VT", ",", "V1", ",", "SubVec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "bool", "IsInsert", "=", "true", ";", "int", "V2Index", "=", "-", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "assert", "(", "Widened128Mask", "[", "i", "]", ">=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", "Illegal shuffle sentinel value", "<STR_LIT>", ")", ";", "if", "(", "Widened128Mask", "[", "i", "]", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "Widened128Mask", "[", "i", "]", "<", "<NUM_LIT>", ")", "{", "if", "(", "Widened128Mask", "[", "i", "]", "!=", "i", ")", "{", "IsInsert", "=", "false", ";", "break", ";", "}", "}", "else", "{", "if", "(", "V2Index", ">=", "<NUM_LIT>", "\|\|", "Widened128Mask", "[", "i", "]", "!=", "<NUM_LIT>", ")", "{", "IsInsert", "=", "false", ";", "break", ";", "}", "V2Index", "=", "i", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,235	[ "let", "hasSideEffects", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isCall", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "R29", "]", ";", "let", "Defs", "=", "[", "PC", ",", "R31", "]", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	623,236	[ "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
GCC	avr	MD	stmt_completion	MPU	623,237	[ ")", ")" ]	[ "<STR_LIT>", "(", "match_code", "<STR_LIT>" ]
LLVM	Hexagon	TD	stmt_completion	DSP	623,238	[ "<NUM_LIT>", ">", ";" ]	[ "def", "NAME", "#", "new", ":", "T_ALU32_2op_Pred", "<", "mnemonic", ",", "minOp", ",", "PredNot", "," ]
LLVM	SystemZ	TD	stmt_completion	CPU	623,239	[ "=", "BDL1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BDL1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
GCC	mcore	CPP	code_generation	MPU	623,240	[ "static", "void", "mcore_print_operand", "(", "FILE", "*", "stream", ",", "rtx", "x", ",", "int", "code", ")", "{", "switch", "(", "code", ")", "{", "case", "'", "N", "'", ":", "if", "(", "INTVAL", "(", "x", ")", "==", "-", "<NUM_LIT>", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";", "else", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "%d", "<STR_LIT>", ",", "exact_log2", "(", "INTVAL", "(", "x", ")", "+", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "'", "P", "'", ":", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "%d", "<STR_LIT>", ",", "exact_log2", "(", "INTVAL", "(", "x", ")", "&", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "'", "Q", "'", ":", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "%d", "<STR_LIT>", ",", "exact_log2", "(", "~", "INTVAL", "(", "x", ")", ")", ")", ";", "break", ";", "case", "'", "O", "'", ":", "fprintf", "(", "asm_out_file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "INTVAL", "(", "x", ")", ")", ";", "break", ";", "case", "'", "M", "'", ":", "fprintf", "(", "asm_out_file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "-", "INTVAL", "(", "x", ")", ")", ";", "break", ";", "case", "'", "R", "'", ":", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "fputs", "(", "reg_names", "[", "REGNO", "(", "x", ")", "+", "<NUM_LIT>", "]", ",", "(", "stream", ")", ")", ";", "break", ";", "case", "MEM", ":", "mcore_print_operand_address", "(", "stream", ",", "XEXP", "(", "adjust_address", "(", "x", ",", "SImode", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "break", ";", "case", "'", "U", "'", ":", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "%s-%s", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "x", ")", "]", ",", "reg_names", "[", "REGNO", "(", "x", ")", "+", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "'", "x", "'", ":", "fprintf", "(", "asm_out_file", ",", "HOST_WIDE_INT_PRINT_HEX", ",", "INTVAL", "(", "x", ")", ")", ";", "break", ";", "case", "'", "X", "'", ":", "fprintf", "(", "asm_out_file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "<NUM_LIT>", "-", "INTVAL", "(", "x", ")", "/", "<NUM_LIT>", ")", ";", "break", ";", "default", ":", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "fputs", "(", "reg_names", "[", "REGNO", "(", "x", ")", "]", ",", "(", "stream", ")", ")", ";", "break", ";", "case", "MEM", ":", "output_address", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "default", ":", "output_addr_const", "(", "stream", ",", "x", ")", ";", "break", ";", "}", "break", ";", "}", "}" ]	[ "Print", "operand", "x", "(", "an", "rtx", ")", "in", "assembler", "syntax", "to", "file", "stream", "according", "to", "modifier", "code", ".", "'", "R", "'", "print", "the", "next", "register", "or", "memory", "location", "along", ",", "ie", "the", "lsw", "in", "a", "double", "word", "value", "'", "O", "'", "print", "a", "constant", "without", "the", "#", "'M", "'", "print", "a", "constant", "as", "its", "negative", "'", "P", "'", "print", "log2", "of", "a", "power", "of", "two", "'", "Q", "'", "print", "log2", "of", "an", "inverse", "of", "a", "power", "of", "two", "'", "U", "'", "print", "register", "for", "ldm/stm", "instruction", "'", "X", "'", "print", "byte", "number", "for", "xtrbN", "instruction", "." ]
GCC	cris	MD	program_repair	MPU	623,241	[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "strict_low_part", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "\t", "<STR_LIT>", ")", ")", "(", "and", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "strict_low_part", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "and", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>" ]
GCC	i386	MD	program_repair	CPU	623,242	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "us_truncate", ":", "V4QI", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "us_truncate", ":", "V4QI", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>" ]
GCC	sh	CPP	next_suggestion	CPU	623,243	[ "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "CONST_INT", ")", "return", "SH_DYNAMIC_SHIFT_COST", ";" ]	[ "int", "value", ";", "if", "(", "TARGET_SHMEDIA", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", ">", "UNITS_PER_WORD", ")", "{", "if", "(", "GET_MODE", "(", "x", ")", "==", "DImode", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}" ]
GCC	sparc	MD	next_suggestion	CPU	623,244	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "P", "[", "(", "gcond", ":", "GCM", "(", "match_operand", ":", "GCM", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GCM", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "UNSPEC_FUCMP", ")", ")", "]" ]
GCC	i386	CPP	stmt_completion	CPU	623,245	[ "A", ",", "_", "_", "B", ",", "_", "_", "F", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_reduce_round_sh", "(", "_", "_", "m128h", "_", "_", "A", ",", "_", "_", "mmask8", "_", "_", "B", ",", "_", "_", "m128h", "_", "_", "C", ",", "_", "_", "m128h", "_", "_", "D", ",", "int", "_", "_", "E", ",", "const", "int", "_", "_", "F", ")", "{", "return", "_", "_", "builtin_ia32_reducesh_mask_round", "(", "_", "_", "C", ",", "_", "_", "D", ",", "_", "_", "E", ",", "_", "_" ]
LLVM	AArch64	CPP	stmt_completion	CPU	623,246	[ "PredMBB", ",", "CurReg", ",", "NbReg", ")", ";" ]	[ "for", "(", "CurReg", "=", "<NUM_LIT>", ";", "CurReg", "<", "NbReg", ";", "++", "CurReg", ")", "{", "SetOfMachineInstr", "&", "BBInSet", "=", "getSet", "(", "In", ",", "MBB", ",", "CurReg", ",", "NbReg", ")", ";", "SetOfMachineInstr", "&", "BBReachableUses", "=", "getSet", "(", "ReachableUses", ",", "MBB", ",", "CurReg", ",", "NbReg", ")", ";", "SetOfMachineInstr", "&", "BBOutSet", "=", "getSet", "(", "Out", ",", "MBB", ",", "CurReg", ",", "NbReg", ")", ";", "unsigned", "Size", "=", "BBOutSet", ".", "size", "(", ")", ";", "for", "(", "MachineBasicBlock", "", "PredMBB", ":", "MBB", ".", "predecessors", "(", ")", ")", "{", "SetOfMachineInstr", "&", "PredOutSet", "=", "getSet", "(", "Out", ",", "" ]
LLVM	M88k	TD	stmt_completion	MPU	623,247	[ ",", "GPR", ":", "$", "rs2", ")", ",", "!", "strconcat", "(", "<STR_LIT>", ",", "Suffix", ")", ">", ";" ]	[ "def", "urrsh", "#", "S", ":", "F_LSINDSCUNS", "<", "<NUM_LIT>", ",", "U", ",", "(", "outs", "GPR", ":", "$", "rd", ")", ",", "(", "ins", "GPR", ":", "$", "rs1" ]
LLVM	X86	TD	stmt_completion	CPU	623,248	[ "src", ")", ")", ")", ")", ")", ")", ",", "(", "VCVTPD2DQrm", "addr", ":", "$", "src", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "X86vzmovl", "(", "v2i64", "(", "bitconvert", "(", "v4i32", "(", "X86cvtp2Int", "(", "loadv2f64", "addr", ":", "$" ]
LLVM	ARM64	TD	stmt_completion	CPU	623,249	[ ";" ]	[ "def", "ro_indexed128", ":", "ro_indexed", "<", "<NUM_LIT>", ">", ",", "ComplexPattern", "<", "i64", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "ParserMatchClass", "=", "MemROAsmOperand128" ]
LLVM	Hexagon	TD	stmt_completion	DSP	623,250	[ "<NUM_LIT>", ";" ]	[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=" ]
LLVM	AArch64	TD	next_suggestion	CPU	623,251	[ "}" ]	[ "def", "v16i8_shift", ":", "BaseSIMDVectorShift", "<", "<NUM_LIT>", ",", "U", ",", "opc", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", ",", "?", ",", "?", "}", ",", "V128", ",", "V128", ",", "vecshiftL8", ",", "asm", "#", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v8i16", "V128", ":", "$", "Rd", ")", ",", "(", "OpNode", "(", "extract_high_v16i8", "V128", ":", "$", "Rn", ")", ",", "vecshiftL8", ":", "$", "imm", ")", ")", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";" ]
GCC	avr	MD	stmt_completion	MPU	623,252	[ "<STR_LIT>", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_code" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,253	[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	code_generation	CPU	623,254	[ "void", "X86CallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "const", "DataLayout", "&", "DL", ",", "MachineRegisterInfo", "&", "MRI", ",", "SplitArgTy", "PerformArgSplit", ")", "const", "{", "const", "X86TargetLowering", "&", "TLI", "=", "", "getTLI", "<", "X86TargetLowering", ">", "(", ")", ";", "LLVMContext", "&", "Context", "=", "OrigArg", ".", "Ty", "->", "getContext", "(", ")", ";", "EVT", "VT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "OrigArg", ".", "Ty", ")", ";", "unsigned", "NumParts", "=", "TLI", ".", "getNumRegisters", "(", "Context", ",", "VT", ")", ";", "if", "(", "NumParts", "==", "<NUM_LIT>", ")", "{", "SplitArgs", ".", "push_back", "(", "OrigArg", ")", ";", "return", ";", "}", "SmallVector", "<", "uint64_t", ",", "<NUM_LIT>", ">", "BitOffsets", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "SplitRegs", ";", "EVT", "PartVT", "=", "TLI", ".", "getRegisterType", "(", "Context", ",", "VT", ")", ";", "Type", "", "PartTy", "=", "PartVT", ".", "getTypeForEVT", "(", "Context", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumParts", ";", "++", "i", ")", "{", "ArgInfo", "Info", "=", "ArgInfo", "{", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "{", "", "PartTy", ",", "DL", "}", ")", ",", "PartTy", ",", "OrigArg", ".", "Flags", "}", ";", "SplitArgs", ".", "push_back", "(", "Info", ")", ";", "BitOffsets", ".", "push_back", "(", "PartVT", ".", "getSizeInBits", "(", ")", "", "i", ")", ";", "SplitRegs", ".", "push_back", "(", "Info", ".", "Reg", ")", ";", "}", "PerformArgSplit", "(", "SplitRegs", ",", "BitOffsets", ")", ";", "}" ]	[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]
GCC	pdp11	MD	stmt_completion	MPU	623,255	[ "<NUM_LIT>", ")", ")" ]	[ "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "subreg", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "<NUM_LIT>", ")", "(", "mod", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", ")", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "subreg", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")" ]
LLVM	LC3	CPP	code_generation	CPU	623,256	[ "unsigned", "LC3RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]	[ "Debug", "information", "queries", "." ]
LLVM	MCS51	CPP	stmt_completion	MPU	623,257	[ ";" ]	[ "for", "(", "Block", "&", "MBB", ":", "MF", ")", "{", "bool", "ContinueExpanding", "=", "true", ";", "unsigned", "ExpandCount", "=", "<NUM_LIT>", ";", "do", "{", "assert", "(", "ExpandCount", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "pseudo expand limit reached", "<STR_LIT>", ")", ";", "bool", "BlockModified", "=", "expandMBB", "(", "MBB", ")", ";", "Modified", "\|=", "BlockModified", ";", "ExpandCount", "++" ]
LLVM	AArch64	TD	stmt_completion	CPU	623,258	[ "idx", ";" ]	[ "class", "BaseSIMDThreeSameVectorDotIndex", "<", "bit", "Q", ",", "bit", "U", ",", "bit", "Mixed", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "string", "asm", ",", "string", "dst_kind", ",", "string", "lhs_kind", ",", "string", "rhs_kind", ",", "RegisterOperand", "RegType", ",", "ValueType", "AccumType", ",", "ValueType", "InputType", ",", "SDPatternOperator", "OpNode", ">", ":", "BaseSIMDIndexedTied", "<", "Q", ",", "U", ",", "<NUM_LIT>", ",", "size", ",", "{", "<NUM_LIT>", ",", "Mixed", "}", ",", "RegType", ",", "RegType", ",", "V128", ",", "VectorIndexS", ",", "asm", ",", "<STR_LIT>", ",", "dst_kind", ",", "lhs_kind", ",", "rhs_kind", ",", "[", "(", "set", "(", "AccumType", "RegType", ":", "$", "dst", ")", ",", "(", "AccumType", "(", "OpNode", "(", "AccumType", "RegType", ":", "$", "Rd", ")", ",", "(", "InputType", "RegType", ":", "$", "Rn", ")", ",", "(", "InputType", "(", "bitconvert", "(", "AccumType", "(", "AArch64duplane32", "(", "v4i32", "V128", ":", "$", "Rm", ")", ",", "VectorIndexS", ":", "$", "idx", ")", ")", ")", ")", ")", ")", ")", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">" ]
LLVM	AArch64	CPP	code_generation	CPU	623,259	[ "void", "AArch64FrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "", "RS", ")", "const", "{", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "return", ";", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";", "const", "AArch64RegisterInfo", "", "RegInfo", "=", "static_cast", "<", "const", "AArch64RegisterInfo", "", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "AArch64FunctionInfo", "", "AFI", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "UnspilledCSGPR", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "unsigned", "UnspilledCSGPRPaired", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "SavedRegs", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SavedRegs", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "unsigned", "BasePointerReg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "BasePointerReg", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "bool", "ExtraCSSpill", "=", "false", ";", "const", "MCPhysReg", "", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "{", "const", "unsigned", "Reg", "=", "CSRegs", "[", "i", "]", ";", "if", "(", "MFI", "->", "getStackRegionToHandleCSR", "(", "Reg", ")", "!=", "nullptr", ")", "SavedRegs", ".", "reset", "(", "Reg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "{", "const", "unsigned", "Reg", "=", "CSRegs", "[", "i", "]", ";", "if", "(", "Reg", "==", "BasePointerReg", ")", "SavedRegs", ".", "set", "(", "Reg", ")", ";", "bool", "RegUsed", "=", "SavedRegs", ".", "test", "(", "Reg", ")", ";", "unsigned", "PairedReg", "=", "CSRegs", "[", "i", "^", "<NUM_LIT>", "]", ";", "if", "(", "!", "RegUsed", ")", "{", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "&&", "!", "RegInfo", "->", "isReservedReg", "(", "MF", ",", "Reg", ")", ")", "{", "UnspilledCSGPR", "=", "Reg", ";", "UnspilledCSGPRPaired", "=", "PairedReg", ";", "}", "continue", ";", "}", "if", "(", "produceCompactUnwindFrame", "(", "MF", ")", "&&", "!", "SavedRegs", ".", "test", "(", "PairedReg", ")", ")", "{", "SavedRegs", ".", "set", "(", "PairedReg", ")", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "PairedReg", ")", "&&", "!", "RegInfo", "->", "isReservedReg", "(", "MF", ",", "PairedReg", ")", ")", "ExtraCSSpill", "=", "true", ";", "}", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "*** determineCalleeSaves\\nUsed CSRs:", "<STR_LIT>", ";", "for", "(", "int", "Reg", "=", "SavedRegs", ".", "find_first", "(", ")", ";", "Reg", "!=", "-", "<NUM_LIT>", ";", "Reg", "=", "SavedRegs", ".", "find_next", "(", "Reg", ")", ")", "dbgs", "(", ")", "<<", "'", "'", "<<", "PrintReg", "(", "Reg", ",", "RegInfo", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", ")", ";", "unsigned", "NumRegsSpilled", "=", "SavedRegs", ".", "count", "(", ")", ";", "bool", "CanEliminateFrame", "=", "(", "NumRegsSpilled", "==", "<NUM_LIT>", ")", "&&", "!", "hasVarSizedRegions", "(", "MF", ")", ";", "unsigned", "CFSize", "=", "MFI", "->", "estimateStackSize", "(", "MF", ")", "+", "<NUM_LIT>", "", "NumRegsSpilled", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Estimated stack frame size: ", "<STR_LIT>", "<<", "CFSize", "<<", "<STR_LIT>", " bytes.\\n", "<STR_LIT>", ")", ";", "uint64_t", "StackRegionsSize", "=", "<NUM_LIT>", ";", "for", "(", "StackRegion", "", "SR", ":", "MFI", "->", "getStackRegions", "(", ")", ")", "{", "auto", "", "SSR", "=", "static_cast", "<", "SVEVecStackRegion", "", ">", "(", "SR", ")", ";", "StackRegionsSize", "+=", "SSR", "->", "estimateRegionSize", "(", "MF", ")", ";", "}", "bool", "BigStack", "=", "(", "CFSize", ">=", "<NUM_LIT>", ")", "\|\|", "(", "(", "StackRegionsSize", "/", "<NUM_LIT>", ")", ">", "<NUM_LIT>", ")", "\|\|", "(", "hasFP", "(", "MF", ")", "&&", "StackRegionsSize", ">", "<NUM_LIT>", ")", "\|\|", "(", "!", "hasFP", "(", "MF", ")", "&&", "StackRegionsSize", ">", "<NUM_LIT>", "&&", "CFSize", ">", "<NUM_LIT>", ")", ";", "if", "(", "BigStack", "\|\|", "!", "CanEliminateFrame", "\|\|", "RegInfo", "->", "cannotEliminateFrame", "(", "MF", ")", ")", "AFI", "->", "setHasStackFrame", "(", "true", ")", ";", "if", "(", "BigStack", "&&", "!", "ExtraCSSpill", ")", "{", "if", "(", "UnspilledCSGPR", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Spilling ", "<STR_LIT>", "<<", "PrintReg", "(", "UnspilledCSGPR", ",", "RegInfo", ")", "<<", "<STR_LIT>", " to get a scratch register.\\n", "<STR_LIT>", ")", ";", "SavedRegs", ".", "set", "(", "UnspilledCSGPR", ")", ";", "if", "(", "produceCompactUnwindFrame", "(", "MF", ")", ")", "SavedRegs", ".", "set", "(", "UnspilledCSGPRPaired", ")", ";", "ExtraCSSpill", "=", "true", ";", "NumRegsSpilled", "=", "SavedRegs", ".", "count", "(", ")", ";", "}", "if", "(", "!", "ExtraCSSpill", ")", "{", "const", "TargetRegisterClass", "", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "int", "FI", "=", "MFI", "->", "CreateStackObject", "(", "RC", "->", "getSize", "(", ")", ",", "RC", "->", "getAlignment", "(", ")", ",", "false", ")", ";", "RS", "->", "addScavengingFrameIndex", "(", "FI", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "No available CS registers, allocated fi#", "<STR_LIT>", "<<", "FI", "<<", "<STR_LIT>", " as the emergency spill slot.\\n", "<STR_LIT>", ")", ";", "}", "}", "AFI", "->", "setCalleeSavedStackSize", "(", "alignTo", "(", "<NUM_LIT>", "", "NumRegsSpilled", ",", "<NUM_LIT>", ")", ")", ";", "}" ]	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]
GCC	frv	MD	next_suggestion	VLIW	623,260	[ "<STR_LIT>", ")" ]	[ "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	623,261	[ ")", "const", "{" ]	[ "SyncScope", "::", "ID", "getSystemOneAddressSpaceSSID", "(" ]
LLVM	AArch64	TD	stmt_completion	CPU	623,262	[ "UseNegativeImmediates", "]", ">", ";" ]	[ "class", "InstSubst", "<", "string", "Asm", ",", "dag", "Result", ",", "bit", "EmitPriority", "=", "<NUM_LIT>", ">", ":", "InstAlias", "<", "Asm", ",", "Result", ",", "EmitPriority", ">", ",", "Requires", "<", "[" ]
LLVM	ARM	TD	stmt_completion	CPU	623,263	[ "<NUM_LIT>", "}", ";" ]	[ "class", "MVE_bit_arith", "<", "dag", "oops", ",", "dag", "iops", ",", "string", "iname", ",", "string", "suffix", ",", "string", "ops", ",", "string", "cstr", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "MVE_p", "<", "oops", ",", "iops", ",", "NoItinerary", ",", "iname", ",", "suffix", ",", "ops", ",", "vpred_r", ",", "cstr", ",", "pattern", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Qd", ";", "bits", "<", "<NUM_LIT>", ">", "Qm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-" ]
LLVM	VE	TD	stmt_completion	CPU	623,264	[ "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";" ]	[ "def", "lozero", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "(", "N", "-", ">" ]
GCC	i386	CPP	next_suggestion	CPU	623,265	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_permutex2var_pd", "(", "_", "_", "m128d", "_", "_", "A", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128i", "_", "_", "I", ",", "_", "_", "m128d", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128d", ")", "_", "_", "builtin_ia32_vpermt2varpd128_mask", "(", "(", "_", "_", "v2di", ")", "_", "_", "I", ",", "(", "_", "_", "v2df", ")", "_", "_", "A", ",", "(", "_", "_", "v2df", ")", "_", "_", "B", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	623,266	[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]	[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]
LLVM	Sparc	CPP	next_suggestion	CPU	623,267	[ "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":" ]	[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unknown operand type", "<STR_LIT>", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "return", "MCOperand", "::", "createReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "return", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	623,268	[ "(", ")", ";" ]	[ "void", "ARMAsmPrinter", "::", "printT2SOOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "MO1", ".", "getReg" ]
LLVM	ARM	CPP	stmt_completion	CPU	623,269	[ "(", ")", ")", "return", "nullptr", ";" ]	[ "if", "(", "!", "isPredicable", "(", "*", "MI", ")", ")", "return", "nullptr", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "llvm", "::", "drop_begin", "(", "MI", "->", "operands", "(", ")", ",", "<NUM_LIT>", ")", ")", "{", "if", "(", "MO", ".", "isFI", "(", ")", "\|\|", "MO", ".", "isCPI", "(", ")", "\|\|", "MO", ".", "isJTI", "(", ")", ")", "return", "nullptr", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isTied" ]
LLVM	FISC	CPP	stmt_completion	CPU	623,270	[ "getLexer", "(", ")", ";" ]	[ "return", "Parser", "." ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	623,271	[ "}" ]	[ "void", "PHILinearize", "::", "addSource", "(", "unsigned", "DestReg", ",", "unsigned", "SourceReg", ",", "MachineBasicBlock", "*", "SourceMBB", ")", "{", "phiInfoElementAddSource", "(", "findPHIInfoElement", "(", "DestReg", ")", ",", "SourceReg", ",", "SourceMBB", ")", ";" ]
GCC	v850	MD	stmt_completion	MPU	623,272	[ ")", "]", ")" ]	[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	rs6000	MD	stmt_completion	CPU	623,273	[ ")", "]", ")" ]	[ "{", "rs6000_split_multireg_move", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	PowerPC	TD	stmt_completion	CPU	623,274	[ "=", "<STR_LIT>", ";" ]	[ "let", "ParserMatchClass", "=", "PPCU2ImmAsmOperand", ";", "let", "OperandType" ]
LLVM	ARM	CPP	stmt_completion	CPU	623,275	[ "D25", ":" ]	[ "return", "ARM", "::", "S2", ";", "case", "ARM", "::", "S5", ":", "return", "ARM", "::", "S4", ";", "case", "ARM", "::", "S7", ":", "return", "ARM", "::", "S6", ";", "case", "ARM", "::", "S9", ":", "return", "ARM", "::", "S8", ";", "case", "ARM", "::", "S11", ":", "return", "ARM", "::", "S10", ";", "case", "ARM", "::", "S13", ":", "return", "ARM", "::", "S12", ";", "case", "ARM", "::", "S15", ":", "return", "ARM", "::", "S14", ";", "case", "ARM", "::", "S17", ":", "return", "ARM", "::", "S16", ";", "case", "ARM", "::", "S19", ":", "return", "ARM", "::", "S18", ";", "case", "ARM", "::", "S21", ":", "return", "ARM", "::", "S20", ";", "case", "ARM", "::", "S23", ":", "return", "ARM", "::", "S22", ";", "case", "ARM", "::", "S25", ":", "return", "ARM", "::", "S24", ";", "case", "ARM", "::", "S27", ":", "return", "ARM", "::", "S26", ";", "case", "ARM", "::", "S29", ":", "return", "ARM", "::", "S28", ";", "case", "ARM", "::", "S31", ":", "return", "ARM", "::", "S30", ";", "case", "ARM", "::", "D1", ":", "return", "ARM", "::", "D0", ";", "case", "ARM", "::", "D3", ":", "return", "ARM", "::", "D2", ";", "case", "ARM", "::", "D5", ":", "return", "ARM", "::", "D4", ";", "case", "ARM", "::", "D7", ":", "return", "ARM", "::", "D6", ";", "case", "ARM", "::", "D9", ":", "return", "ARM", "::", "D8", ";", "case", "ARM", "::", "D11", ":", "return", "ARM", "::", "D10", ";", "case", "ARM", "::", "D13", ":", "return", "ARM", "::", "D12", ";", "case", "ARM", "::", "D15", ":", "return", "ARM", "::", "D14", ";", "case", "ARM", "::", "D17", ":", "return", "ARM", "::", "D16", ";", "case", "ARM", "::", "D19", ":", "return", "ARM", "::", "D18", ";", "case", "ARM", "::", "D21", ":", "return", "ARM", "::", "D20", ";", "case", "ARM", "::", "D23", ":", "return", "ARM", "::", "D22", ";", "case", "ARM", "::" ]
LLVM	AArch64	TD	stmt_completion	CPU	623,276	[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]	[ "def", "SImm4s1Operand", ":", "SImmScaledMemoryIndexed", "<" ]
LLVM	X86	CPP	next_suggestion	CPU	623,277	[ "case", "X86", "::", "DEC32r", ":" ]	[ "case", "X86", "::", "VMOVAPDYrr", ":", "case", "X86", "::", "VMOVAPSrr", ":", "case", "X86", "::", "VMOVAPSYrr", ":", "case", "X86", "::", "VMOVDQArr", ":", "case", "X86", "::", "VMOVDQAYrr", ":", "case", "X86", "::", "VMOVDQUrr", ":", "case", "X86", "::", "VMOVDQUYrr", ":", "case", "X86", "::", "VMOVUPDrr", ":", "case", "X86", "::", "VMOVUPDYrr", ":", "case", "X86", "::", "VMOVUPSrr", ":", "case", "X86", "::", "VMOVUPSYrr", ":", "{", "if", "(", "!", "<STR_LIT>", "::", "<STR_LIT>", "(", "OutMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "&&", "<STR_LIT>", "::", "<STR_LIT>", "(", "OutMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "unsigned", "NewOpc", ";", "switch", "(", "OutMI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Invalid opcode", "<STR_LIT>", ")", ";", "case", "X86", "::", "VMOVZPQILo2PQIrr", ":", "NewOpc", "=", "X86", "::", "VMOVPQI2QIrr", ";", "break", ";", "case", "X86", "::", "VMOVAPDrr", ":", "NewOpc", "=", "X86", "::", "VMOVAPDrr_REV", ";", "break", ";", "case", "X86", "::", "VMOVAPDYrr", ":", "NewOpc", "=", "X86", "::", "VMOVAPDYrr_REV", ";", "break", ";", "case", "X86", "::", "VMOVAPSrr", ":", "NewOpc", "=", "X86", "::", "VMOVAPSrr_REV", ";", "break", ";", "case", "X86", "::", "VMOVAPSYrr", ":", "NewOpc", "=", "X86", "::", "VMOVAPSYrr_REV", ";", "break", ";", "case", "X86", "::", "VMOVDQArr", ":", "NewOpc", "=", "X86", "::", "VMOVDQArr_REV", ";", "break", ";", "case", "X86", "::", "VMOVDQAYrr", ":", "NewOpc", "=", "X86", "::", "VMOVDQAYrr_REV", ";", "break", ";", "case", "X86", "::", "VMOVDQUrr", ":", "NewOpc", "=", "X86", "::", "VMOVDQUrr_REV", ";", "break", ";", "case", "X86", "::", "VMOVDQUYrr", ":", "NewOpc", "=", "X86", "::", "VMOVDQUYrr_REV", ";", "break", ";", "case", "X86", "::", "VMOVUPDrr", ":", "NewOpc", "=", "X86", "::", "VMOVUPDrr_REV", ";", "break", ";", "case", "X86", "::", "VMOVUPDYrr", ":", "NewOpc", "=", "X86", "::", "VMOVUPDYrr_REV", ";", "break", ";", "case", "X86", "::", "VMOVUPSrr", ":", "NewOpc", "=", "X86", "::", "VMOVUPSrr_REV", ";", "break", ";", "case", "X86", "::", "VMOVUPSYrr", ":", "NewOpc", "=", "X86", "::", "VMOVUPSYrr_REV", ";", "break", ";", "}", "OutMI", ".", "setOpcode", "(", "NewOpc", ")", ";", "}", "break", ";", "}", "case", "X86", "::", "VMOVSDrr", ":", "case", "X86", "::", "VMOVSSrr", ":", "{", "if", "(", "!", "<STR_LIT>", "::", "<STR_LIT>", "(", "OutMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "&&", "<STR_LIT>", "::", "<STR_LIT>", "(", "OutMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "unsigned", "NewOpc", ";", "switch", "(", "OutMI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Invalid opcode", "<STR_LIT>", ")", ";", "case", "X86", "::", "VMOVSDrr", ":", "NewOpc", "=", "X86", "::", "VMOVSDrr_REV", ";", "break", ";", "case", "X86", "::", "VMOVSSrr", ":", "NewOpc", "=", "X86", "::", "VMOVSSrr_REV", ";", "break", ";", "}", "OutMI", ".", "setOpcode", "(", "NewOpc", ")", ";", "}", "break", ";", "}", "case", "X86", "::", "CALL64r", ":", "case", "X86", "::", "CALL64pcrel32", ":", "assert", "(", "OutMI", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected number of operands!", "<STR_LIT>", ")", ";", "break", ";", "case", "X86", "::", "EH_RETURN", ":", "case", "X86", "::", "EH_RETURN64", ":", "{", "OutMI", "=", "MCInst", "(", ")", ";", "OutMI", ".", "setOpcode", "(", "getRetOpcode", "(", "AsmPrinter", ".", "getSubtarget", "(", ")", ")", ")", ";", "break", ";", "}", "case", "X86", "::", "CLEANUPRET", ":", "{", "OutMI", "=", "MCInst", "(", ")", ";", "OutMI", ".", "setOpcode", "(", "getRetOpcode", "(", "AsmPrinter", ".", "getSubtarget", "(", ")", ")", ")", ";", "break", ";", "}", "case", "X86", "::", "CATCHRET", ":", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "AsmPrinter", ".", "getSubtarget", "(", ")", ";", "unsigned", "ReturnReg", "=", "Subtarget", ".", "is64Bit", "(", ")", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ";", "OutMI", "=", "MCInst", "(", ")", ";", "OutMI", ".", "setOpcode", "(", "getRetOpcode", "(", "Subtarget", ")", ")", ";", "OutMI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "ReturnReg", ")", ")", ";", "break", ";", "}", "case", "X86", "::", "TAILJMPr", ":", "case", "X86", "::", "TAILJMPr64", ":", "case", "X86", "::", "TAILJMPr64_REX", ":", "case", "X86", "::", "TAILJMPd", ":", "case", "X86", "::", "TAILJMPd64", ":", "assert", "(", "OutMI", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected number of operands!", "<STR_LIT>", ")", ";", "OutMI", ".", "setOpcode", "(", "convertTailJumpOpcode", "(", "OutMI", ".", "getOpcode", "(", ")", ")", ")", ";", "break", ";", "case", "X86", "::", "TAILJMPd_CC", ":", "case", "X86", "::", "TAILJMPd64_CC", ":", "assert", "(", "OutMI", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected number of operands!", "<STR_LIT>", ")", ";", "OutMI", ".", "setOpcode", "(", "convertTailJumpOpcode", "(", "OutMI", ".", "getOpcode", "(", ")", ")", ")", ";", "break", ";", "case", "X86", "::", "TAILJMPm", ":", "case", "X86", "::", "TAILJMPm64", ":", "case", "X86", "::", "TAILJMPm64_REX", ":", "assert", "(", "OutMI", ".", "getNumOperands", "(", ")", "==", "X86", "::", "AddrNumOperands", "&&", "<STR_LIT>", "Unexpected number of operands!", "<STR_LIT>", ")", ";", "OutMI", ".", "setOpcode", "(", "convertTailJumpOpcode", "(", "OutMI", ".", "getOpcode", "(", ")", ")", ")", ";", "break", ";", "case", "X86", "::", "DEC16r", ":" ]
GCC	i386	MD	next_suggestion	CPU	623,278	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	TD	next_suggestion	CPU	623,279	[ "}" ]	[ "def", "v16i8", ":", "N2VQSh", "<", "op24", ",", "op23", ",", "op11_8", ",", "<NUM_LIT>", ",", "op4", ",", "N2RegVShRFrm", ",", "itin", ",", "shr_imm8", ",", "OpcodeStr", ",", "!", "strconcat", "(", "Dt", ",", "<STR_LIT>", ")", ",", "v16i8", ",", "OpNode", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	623,280	[ "MemOps", ".", "push_back", "(", "Store", ")", ";" ]	[ "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "PtrVT", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "(", "&", "", "FuncArg", ",", "j", ")", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "++", "GPR_idx", ";", "ArgOffset", "+=", "PtrByteSize", ";", "}", "else", "{", "ArgOffset", "+=", "ArgSize", "-", "(", "ArgOffset", "-", "CurArgOffset", ")", ";", "break", ";", "}", "}", "continue", ";", "}", "switch", "(", "ObjectVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unhandled argument type!", "<STR_LIT>", ")", ";", "case", "MVT", "::", "i1", ":", "case", "MVT", "::", "i32", ":", "if", "(", "!", "isPPC64", ")", "{", "if", "(", "GPR_idx", "!=", "Num_GPR_Regs", ")", "{", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "GPR", "[", "GPR_idx", "]", ",", "&", "PPC", "::", "GPRCRegClass", ")", ";", "ArgVal", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "MVT", "::", "i32", ")", ";", "if", "(", "ObjectVT", "==", "MVT", "::", "i1", ")", "ArgVal", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "MVT", "::", "i1", ",", "ArgVal", ")", ";", "++", "GPR_idx", ";", "}", "else", "{", "needsLoad", "=", "true", ";", "ArgSize", "=", "PtrByteSize", ";", "}", "ArgOffset", "+=", "PtrByteSize", ";", "break", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "MVT", "::", "i64", ":", "if", "(", "GPR_idx", "!=", "Num_GPR_Regs", ")", "{", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "GPR", "[", "GPR_idx", "]", ",", "&", "PPC", "::", "G8RCRegClass", ")", ";", "ArgVal", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "MVT", "::", "i64", ")", ";", "if", "(", "ObjectVT", "==", "MVT", "::", "i32", "\|\|", "ObjectVT", "==", "MVT", "::", "i1", ")", "ArgVal", "=", "extendArgForPPC64", "(", "Flags", ",", "ObjectVT", ",", "DAG", ",", "ArgVal", ",", "dl", ")", ";", "++", "GPR_idx", ";", "}", "else", "{", "needsLoad", "=", "true", ";", "ArgSize", "=", "PtrByteSize", ";", "}", "ArgOffset", "+=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "f32", ":", "case", "MVT", "::", "f64", ":", "if", "(", "GPR_idx", "!=", "Num_GPR_Regs", ")", "{", "++", "GPR_idx", ";", "if", "(", "ObjSize", "==", "<NUM_LIT>", "&&", "GPR_idx", "!=", "Num_GPR_Regs", "&&", "!", "isPPC64", ")", "++", "GPR_idx", ";", "}", "if", "(", "FPR_idx", "!=", "Num_FPR_Regs", ")", "{", "unsigned", "VReg", ";", "if", "(", "ObjectVT", "==", "MVT", "::", "f32", ")", "VReg", "=", "MF", ".", "addLiveIn", "(", "FPR", "[", "FPR_idx", "]", ",", "&", "PPC", "::", "F4RCRegClass", ")", ";", "else", "VReg", "=", "MF", ".", "addLiveIn", "(", "FPR", "[", "FPR_idx", "]", ",", "&", "PPC", "::", "F8RCRegClass", ")", ";", "ArgVal", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "ObjectVT", ")", ";", "++", "FPR_idx", ";", "}", "else", "{", "needsLoad", "=", "true", ";", "}", "ArgOffset", "+=", "isPPC64", "?", "<NUM_LIT>", ":", "ObjSize", ";", "break", ";", "case", "MVT", "::", "v4f32", ":", "case", "MVT", "::", "v4i32", ":", "case", "MVT", "::", "v8i16", ":", "case", "MVT", "::", "v16i8", ":", "if", "(", "VR_idx", "!=", "Num_VR_Regs", ")", "{", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "VR", "[", "VR_idx", "]", ",", "&", "PPC", "::", "VRRCRegClass", ")", ";", "ArgVal", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "ObjectVT", ")", ";", "if", "(", "isVarArg", ")", "{", "while", "(", "(", "ArgOffset", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "ArgOffset", "+=", "PtrByteSize", ";", "if", "(", "GPR_idx", "!=", "Num_GPR_Regs", ")", "GPR_idx", "++", ";", "}", "ArgOffset", "+=", "<NUM_LIT>", ";", "GPR_idx", "=", "std", "::", "min", "(", "GPR_idx", "+", "<NUM_LIT>", ",", "Num_GPR_Regs", ")", ";", "}", "++", "VR_idx", ";", "}", "else", "{", "if", "(", "!", "isVarArg", "&&", "!", "isPPC64", ")", "{", "CurArgOffset", "=", "VecArgOffset", ";", "VecArgOffset", "+=", "<NUM_LIT>", ";", "}", "else", "{", "ArgOffset", "=", "(", "(", "ArgOffset", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", "", "<NUM_LIT>", ";", "CurArgOffset", "=", "ArgOffset", ";", "ArgOffset", "+=", "<NUM_LIT>", ";", "}", "needsLoad", "=", "true", ";", "}", "break", ";", "}", "if", "(", "needsLoad", ")", "{", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "ObjSize", ",", "CurArgOffset", "+", "(", "ArgSize", "-", "ObjSize", ")", ",", "isImmutable", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "ArgVal", "=", "DAG", ".", "getLoad", "(", "ObjectVT", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "(", ")", ")", ";", "}", "InVals", ".", "push_back", "(", "ArgVal", ")", ";", "}", "if", "(", "nAltivecParamsAtEnd", ")", "{", "MinReservedArea", "=", "(", "(", "MinReservedArea", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", "", "<NUM_LIT>", ";", "MinReservedArea", "+=", "<NUM_LIT>", "", "nAltivecParamsAtEnd", ";", "}", "MinReservedArea", "=", "std", "::", "max", "(", "MinReservedArea", ",", "LinkageSize", "+", "<NUM_LIT>", "*", "PtrByteSize", ")", ";", "MinReservedArea", "=", "EnsureStackAlignment", "(", "Subtarget", ".", "getFrameLowering", "(", ")", ",", "MinReservedArea", ")", ";", "FuncInfo", "->", "setMinReservedArea", "(", "MinReservedArea", ")", ";", "if", "(", "isVarArg", ")", "{", "int", "Depth", "=", "ArgOffset", ";", "FuncInfo", "->", "setVarArgsFrameIndex", "(", "MFI", ".", "CreateFixedObject", "(", "PtrVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "Depth", ",", "true", ")", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "PtrVT", ")", ";", "for", "(", ";", "GPR_idx", "!=", "Num_GPR_Regs", ";", "++", "GPR_idx", ")", "{", "unsigned", "VReg", ";", "if", "(", "isPPC64", ")", "VReg", "=", "MF", ".", "addLiveIn", "(", "GPR", "[", "GPR_idx", "]", ",", "&", "PPC", "::", "G8RCRegClass", ")", ";", "else", "VReg", "=", "MF", ".", "addLiveIn", "(", "GPR", "[", "GPR_idx", "]", ",", "&", "PPC", "::", "GPRCRegClass", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "PtrVT", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "(", ")", ")", ";" ]
GCC	aarch64	CPP	stmt_completion	CPU	623,281	[ "b", ")", "{" ]	[ "vcalth_f16", "(", "float16_t", "_", "_", "a", ",", "float16_t", "_", "_" ]
LLVM	AArch64	CPP	next_suggestion	CPU	623,282	[ "return", "BaseT", "::", "isLegalNTLoad", "(", "DataType", ",", "Alignment", ")", ";" ]	[ "bool", "isLegalNTLoad", "(", "Type", "*", "DataType", ",", "Align", "Alignment", ")", "{", "if", "(", "ST", "->", "isLittleEndian", "(", ")", ")", "return", "isLegalNTStoreLoad", "(", "DataType", ",", "Alignment", ")", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	623,283	[ ")" ]	[ "(", "V4SF", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>" ]
LLVM	AArch64	TD	next_suggestion	CPU	623,284	[ "}" ]	[ "def", "KryoWrite_36cyc_XA_Y_XA_Y_122ln", ":", "SchedWriteRes", "<", "[", "KryoUnitXA", ",", "KryoUnitY", ",", "KryoUnitXA", ",", "KryoUnitY", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	program_repair	GPU	623,285	[ "<FIXS>", "Info", "=", "analyzeResourceUsage", "(", "*", "MF", ",", "TM", ",", "AssumedStackSizeForDynamicSizeObjects", ",", "AssumedStackSizeForExternalCall", ")", ";", "<FIXE>" ]	[ "SIFunctionResourceInfo", "&", "Info", "=", "CI", ".", "first", "->", "second", ";", "MachineFunction", "", "MF", "=", "MMI", ".", "getMachineFunction", "(", "", "F", ")", ";", "assert", "(", "MF", "&&", "<STR_LIT>", "function must have been generated already", "<STR_LIT>", ")", ";", "<BUGS>", "Info", "=", "analyzeResourceUsage", "(", "*", "MF", ",", "TM", ")", ";", "<BUGE>", "HasIndirectCall", "\|=", "Info", ".", "HasIndirectCall", ";", "}" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	623,286	[ "(", ")", ";" ]	[ "const", "MIRFormatter", "*", "getMIRFormatter", "(", ")", "const", "override", "{", "if", "(", "!", "Formatter", ".", "get", "(", ")", ")", "Formatter", "=", "std", "::", "make_unique", "<", "AMDGPUMIRFormatter", ">" ]
GCC	i386	CPP	stmt_completion	CPU	623,287	[ "_", "_", "U", ")", ";" ]	[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_psllqi512_mask", "(", "(", "_", "_", "v8di", ")", "_", "_", "A", ",", "_", "_", "B", ",", "(", "_", "_", "v8di", ")", "_", "mm512_setzero_si512", "(", ")", ",", "(", "_", "_", "mmask8", ")" ]
LLVM	Mips	CPP	next_suggestion	CPU	623,288	[ "OutStreamer", "->", "EmitInstruction", "(", "I", ",", "STI", ")", ";" ]	[ "MCInst", "I", ";", "I", ".", "setOpcode", "(", "Mips", "::", "JAL", ")", ";", "I", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "OutContext", ")", ")", ")", ";" ]
LLVM	X86	CPP	program_repair	CPU	623,289	[ "<FIXS>", "unsigned", "NumOperands", "=", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "<FIXE>" ]	[ "uint16_t", "X86InstrInfo", "::", "getExecutionDomainCustom", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "<BUGS>", "unsigned", "NumOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "<BUGE>", "auto", "GetBlendDomains", "=", "[", "&", "]", "(", "unsigned", "ImmWidth", ",", "bool", "Is256", ")", "{", "uint16_t", "validDomains", "=", "<NUM_LIT>", ";" ]
GCC	sparc	CPP	stmt_completion	CPU	623,290	[ "Pmode", ")", ";" ]	[ "lab", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "ggc_strdup", "(", "buf", ")", ")", ";", "emit_library_call", "(", "fun", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "lab", "," ]
GCC	rs6000	CPP	stmt_completion	CPU	623,291	[ ")", "{" ]	[ "bool", "rs6000_keep_leaf_when_profiled", "(", "void" ]
LLVM	AArch64	TD	next_suggestion	CPU	623,292	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,293	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	623,294	[ "Rd", ")", ",", "(", "ins", "V128", ":", "$", "Rn", ",", "idxtype", ":", "$", "idx", ")", ",", "asm", ",", "<STR_LIT>", "#", "size", "#", "<STR_LIT>", "#", "<STR_LIT>", "#", "size", "#", "<STR_LIT>", ",", "<STR_LIT>", ",", "pattern", ">", "{" ]	[ "class", "BaseSIMDMov", "<", "bit", "Q", ",", "string", "size", ",", "bits", "<", "<NUM_LIT>", ">", "imm4", ",", "RegisterClass", "regtype", ",", "Operand", "idxtype", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "BaseSIMDInsDup", "<", "Q", ",", "<NUM_LIT>", ",", "(", "outs", "regtype", ":", "$" ]
GCC	cris	MD	stmt_completion	MPU	623,295	[ ")", ")", ")" ]	[ "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	623,296	[ "=", "false", ";" ]	[ "for", "(", "SDNode", "", "U", ":", "VMov", "->", "uses", "(", ")", ")", "{", "SDValue", "UseChain", "=", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Copies", ".", "count", "(", "UseChain", ".", "getNode", "(", ")", ")", ")", "Copy", "=", "U", ";", "else", "{", "if", "(", "U", "->", "getOperand", "(", "U", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "Glue", ")", "return", "false", ";", "TCChain", "=", "UseChain", ";", "}", "}", "}", "else", "if", "(", "Copy", "->", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", ")", "{", "if", "(", "!", "Copy", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "Copy", "=", "", "Copy", "->", "use_begin", "(", ")", ";", "if", "(", "Copy", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "CopyToReg", "\|\|", "!", "Copy", "->", "hasNUsesOfValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "Copy", "->", "getOperand", "(", "Copy", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "Glue", ")", "return", "false", ";", "TCChain", "=", "Copy", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "return", "false", ";", "}", "bool", "HasRet" ]
LLVM	ARM	TD	stmt_completion	CPU	623,297	[ ">", "shift", ";" ]	[ "def", "rs", ":", "AI2ldst", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "isByte", ",", "(", "outs", "GPRnopc", ":", "$", "Rt", ")", ",", "(", "ins", "ldst_so_reg", ":", "$", "shift", ")", ",", "AddrModeNone", ",", "LdFrm", ",", "iir", ",", "opc", ",", "<STR_LIT>", ",", "[", "(", "set", "GPRnopc", ":", "$", "Rt", ",", "(", "opnode", "ldst_so_reg", ":", "$", "shift", ")", ")", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>" ]
LLVM	JVM	CPP	stmt_completion	Virtual ISA	623,298	[ ";" ]	[ "static", "unsigned", "GetNumLeafArrayDimensions", "(", "GetElementPtrInst", "", "V", ")", "{", "int", "i", "=", "<NUM_LIT>", ";", "SmallVector", "<", "Type", "", ",", "<NUM_LIT>", ">", "WorkList", ";", "for", "(", "gep_type_iterator", "Itr", "=", "gep_type_begin", "(", "V", ")", ";", "Itr", "!=", "gep_type_end", "(", "V", ")", ";", "Itr", "++", ")", "WorkList", ".", "push_back", "(", "Itr", ".", "getIndexedType", "(", ")", ")", ";", "WorkList", ".", "pop_back", "(", ")", ";", "while", "(", "WorkList", ".", "size", "(", ")", ")", "{", "Type", "*", "Ty", "=", "WorkList", ".", "back", "(", ")", ";", "if", "(", "!", "isa", "<", "ArrayType", ">", "(", "Ty", ")", ")", "break", ";", "WorkList", ".", "pop_back", "(", ")", ";", "i", "++" ]
LLVM	ARM	TD	next_suggestion	CPU	623,299	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Qd", ";", "bits", "<", "<NUM_LIT>", ">", "Qm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_12", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

MSP430

CPP

stmt_completion

MPU

623,200

[ "getKillRegState", "(", "KillSrc", ")", ")", ";" ]

[ "void", "MSP430InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "unsigned", "Opc", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "Impossible reg-to-reg copy", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", "," ]

LLVM

AMDGPU

TD

stmt_completion

GPU

623,201

[ ",", "store_vt", ">", ";" ]

[ "def", "_OFFSET_exact", ":", "MUBUF_Store_Pseudo", "<", "opName", ",", "BUFAddrKind", ".", "Offset" ]

LLVM

AArch64

CPP

code_generation

CPU

623,202

[ "MCFragment", "*", "AArch64AuthMCExpr", "::", "findAssociatedFragment", "(", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", "FIXME: what goes here?", "<STR_LIT>", ")", ";", "}" ]

[ "Find", "the", "``", "associated", "section", "''", "for", "this", "expression", ",", "which", "is", "currently", "defined", "as", "the", "absolute", "section", "for", "constants", ",", "or", "otherwise", "the", "section", "associated", "with", "the", "first", "defined", "symbol", "in", "the", "expression", "." ]

GCC

m68k

MD

stmt_completion

MPU

623,203

[ ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

X86

CPP

program_repair

CPU

623,204

[ "<FIXS>", "Result", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "<FIXE>" ]

[ "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "if", "(", "ConstantInt", "::", "isValueValidForType", "(", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "C", "->", "getZExtValue", "(", ")", ")", ")", "{", "<BUGS>", "Result", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "<BUGE>", "break", ";", "}", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,205

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

623,206

[ "{" ]

[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "SubReg", "=", "NumSubRegs", "==", "<NUM_LIT>", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "if", "(", "SpillToSMEM", ")", "{", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "Index", ",", "EltSize", "*", "i", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "EltSize", ",", "MinAlign", "(", "Align", ",", "EltSize", "*", "i", ")", ")", ";", "int64_t", "Offset", "=", "(", "ST", ".", "getWavefrontSize", "(", ")", "*", "FrOffset", ")", "+", "(", "EltSize", "*", "i", ")", ";", "if", "(", "Offset", "!=", "<NUM_LIT>", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_ADD_U32", ")", ",", "OffsetReg", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "OffsetReg", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ";", "}", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "ScalarLoadOp", ")", ",", "SubReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "OffsetReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "if", "(", "NumSubRegs", ">", "<NUM_LIT>", "&&", "i", "==", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "continue", ";", "}", "if", "(", "SpillToVGPR", ")", "{", "SIMachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[", "i", "]", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "AMDGPU", "::", "V_READLANE_B32", ")", ",", "SubReg", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ";", "if", "(", "NumSubRegs", ">", "<NUM_LIT>", "&&", "i", "==", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else" ]

LLVM

MSP430

CPP

code_generation

MPU

623,207

[ "bool", "MSP430BSel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "TII", "=", "static_cast", "<", "const", "MSP430InstrInfo", "*", ">", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "if", "(", "!", "BranchSelectEnabled", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n********** ", "<STR_LIT>", "<<", "getPassName", "(", ")", "<<", "<STR_LIT>", " **********\\n", "<STR_LIT>", ")", ";", "OffsetVector", "BlockOffsets", ";", "unsigned", "FunctionSize", "=", "measureFunction", "(", "BlockOffsets", ")", ";", "if", "(", "isInRage", "(", "FunctionSize", ")", ")", "{", "return", "false", ";", "}", "bool", "MadeChange", "=", "false", ";", "while", "(", "expandBranches", "(", "BlockOffsets", ")", ")", "MadeChange", "=", "true", ";", "return", "MadeChange", ";", "}" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

LLVM

AArch64

CPP

stmt_completion

CPU

623,208

[ ")", ")", ";" ]

[ "initializeAArch64CondBrTuningPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(" ]

LLVM

JVM

CPP

next_suggestion

Virtual ISA

623,209

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::ALLOC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::ADD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::AND", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::DIV", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::EXTEND", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::ARGUMENT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::LOAD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::LOAD_W_CHAIN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::MUL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::SHL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::SRL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::SRA", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::STORENR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::STORE", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::TRUNC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::FIELD_ACC_R", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::FIELD_ACC_W", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "JVMISD::INDEX_ACC", "<STR_LIT>", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

623,210

[ "false", ";" ]

[ "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "getOppositeBranchOpc", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", ";", "return" ]

LLVM

AArch64

TD

stmt_completion

CPU

623,211

[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "class", "ADRI", "<", "bit", "page", ",", "string", "asm", ",", "Operand", "adr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "(", "outs", "GPR64", ":", "$", "Xd", ")", ",", "(", "ins", "adr", ":", "$", "label", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "pattern", ">", ",", "Sched", "<", "[", "WriteI", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Xd", ";", "bits", "<", "<NUM_LIT>", ">", "label", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "page", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "label", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]

LLVM

MOS

CPP

stmt_completion

MPU

623,212

[ "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "LoImm", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setTargetFlags", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "LoImm", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", "Cannot constrain instruction.", "<STR_LIT>", ")", ";", "auto", "HiImm", "=", "Builder", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "{", "S8", "}", ",", "{", "}", ")", "." ]

LLVM

SPIRV

CPP

next_suggestion

Virtual ISA

623,213

[ "assert", "(", "(", "Opcode", "!=", "<STR_LIT>", "::", "<STR_LIT>", "||", "(", "Semantics", "!=", "<STR_LIT>", "::", "<STR_LIT>", "::", "Acquire", "&&", "Semantics", "!=", "<STR_LIT>", "::", "<STR_LIT>", "::", "AcquireRelease", ")", ")", "&&", "<STR_LIT>", "Invalid memory order argument!", "<STR_LIT>", ")", ";" ]

[ "static", "bool", "buildAtomicFlagInst", "(", "const", "<STR_LIT>", "::", "<STR_LIT>", "*", "Call", ",", "unsigned", "Opcode", ",", "MachineIRBuilder", "&", "MIRBuilder", ",", "SPIRVGlobalRegistry", "*", "GR", ")", "{", "bool", "IsSet", "=", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ";", "Register", "TypeReg", "=", "GR", "->", "getSPIRVTypeID", "(", "Call", "->", "ReturnType", ")", ";", "if", "(", "Call", "->", "isSpirvOp", "(", ")", ")", "return", "buildOpFromWrapper", "(", "MIRBuilder", ",", "Opcode", ",", "Call", ",", "IsSet", "?", "TypeReg", ":", "Register", "(", "<NUM_LIT>", ")", ")", ";", "MachineRegisterInfo", "*", "MRI", "=", "MIRBuilder", ".", "getMRI", "(", ")", ";", "Register", "PtrRegister", "=", "Call", "->", "Arguments", "[", "<NUM_LIT>", "]", ";", "unsigned", "Semantics", "=", "<STR_LIT>", "::", "<STR_LIT>", "::", "SequentiallyConsistent", ";", "Register", "MemSemanticsReg", "=", "Call", "->", "Arguments", ".", "size", "(", ")", ">=", "<NUM_LIT>", "?", "Call", "->", "Arguments", "[", "<NUM_LIT>", "]", ":", "Register", "(", ")", ";", "MemSemanticsReg", "=", "buildMemSemanticsReg", "(", "MemSemanticsReg", ",", "PtrRegister", ",", "Semantics", ",", "MIRBuilder", ",", "GR", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

623,214

[ "_", "v4di", ")", "_", "_", "B", ",", "_", "_", "U", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "mmask8", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_cmpeq_epi64_mask", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m256i", "_", "_", "A", ",", "_", "_", "m256i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "mmask8", ")", "_", "_", "builtin_ia32_pcmpeqq256_mask", "(", "(", "_", "_", "v4di", ")", "_", "_", "A", ",", "(", "_" ]

GCC

v850

CPP

code_generation

MPU

623,215

[ "static", "int", "ep_memory_offset", "(", "machine_mode", "mode", ",", "int", "unsignedp", "ATTRIBUTE_UNUSED", ")", "{", "int", "max_offset", "=", "<NUM_LIT>", ";", "switch", "(", "mode", ")", "{", "case", "E_QImode", ":", "if", "(", "TARGET_SMALL_SLD", ")", "max_offset", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "else", "if", "(", "(", "TARGET_V850E_UP", ")", "&&", "unsignedp", ")", "max_offset", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "else", "max_offset", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "break", ";", "case", "E_HImode", ":", "if", "(", "TARGET_SMALL_SLD", ")", "max_offset", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "else", "if", "(", "(", "TARGET_V850E_UP", ")", "&&", "unsignedp", ")", "max_offset", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "else", "max_offset", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "break", ";", "case", "E_SImode", ":", "case", "E_SFmode", ":", "max_offset", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "break", ";", "default", ":", "break", ";", "}", "return", "max_offset", ";", "}" ]

[ "Return", "maximum", "offset", "supported", "for", "a", "short", "EP", "memory", "reference", "of", "mode", "MODE", "and", "signedness", "UNSIGNEDP", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,216

[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

623,217

[ "const", "MCExpr", "*", "Val", ";" ]

[ "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "RegNo", ",", "Start", ",", "End", ")", ";", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "return", "ParseMemOperand", "(", "RegNo", ",", "Start", ")", ";", "}", "case", "AsmToken", "::", "Dollar", ":", "{", "SMLoc", "Start", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "End", ";", "Parser", ".", "Lex", "(", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,218

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

623,219

[ "return", "KernelCodeProperties", ";" ]

[ "if", "(", "MFI", ".", "hasDispatchPtr", "(", ")", ")", "{", "KernelCodeProperties", "|=", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "}", "if", "(", "MFI", ".", "hasQueuePtr", "(", ")", ")", "{", "KernelCodeProperties", "|=", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_QUEUE_PTR", ";", "}", "if", "(", "MFI", ".", "hasKernargSegmentPtr", "(", ")", ")", "{", "KernelCodeProperties", "|=", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ";", "}", "if", "(", "MFI", ".", "hasDispatchID", "(", ")", ")", "{", "KernelCodeProperties", "|=", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ";", "}", "if", "(", "MFI", ".", "hasFlatScratchInit", "(", ")", ")", "{", "KernelCodeProperties", "|=", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT", ";", "}", "if", "(", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "isWave32", "(", ")", ")", "{", "KernelCodeProperties", "|=", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_WAVEFRONT_SIZE32", ";", "}" ]

GCC

arm

MD

next_suggestion

CPU

623,220

[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "not", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]" ]

[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "and", ":", "SI", "(", "ior", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "not", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

623,221

[ "&&", "RI", ".", "isSGPRClass", "(", "DstRC", ")", ")", "{" ]

[ "if", "(", "RI", ".", "isAGPRClass", "(", "DstRC", ")", ")", "return", "AMDGPU", "::", "COPY", ";", "if", "(", "RI", ".", "getRegSizeInBits", "(", "*", "DstRC", ")", "==", "<NUM_LIT>", ")", "{", "return", "RI", ".", "isSGPRClass", "(", "DstRC", ")", "?", "AMDGPU", "::", "COPY", ":", "AMDGPU", "::", "V_MOV_B16_t16_e64", ";", "}", "else", "if", "(", "RI", ".", "getRegSizeInBits", "(", "*", "DstRC", ")", "==", "<NUM_LIT>", ")", "{", "return", "RI", ".", "isSGPRClass", "(", "DstRC", ")", "?", "AMDGPU", "::", "S_MOV_B32", ":", "AMDGPU", "::", "V_MOV_B32_e32", ";", "}", "else", "if", "(", "RI", ".", "getRegSizeInBits", "(", "*", "DstRC", ")", "==", "<NUM_LIT>" ]

GCC

aarch64

CPP

code_generation

CPU

623,222

[ "rtx", "function_expander", "::", "map_to_unspecs", "(", "int", "unspec_for_sint", ",", "int", "unspec_for_uint", ",", "int", "unspec_for_fp", ",", "unsigned", "int", "merge_argno", ")", "{", "machine_mode", "mode", "=", "tuple_mode", "(", "<NUM_LIT>", ")", ";", "int", "unspec", "=", "(", "!", "type_suffix", "(", "<NUM_LIT>", ")", ".", "integer_p", "?", "unspec_for_fp", ":", "type_suffix", "(", "<NUM_LIT>", ")", ".", "unsigned_p", "?", "unspec_for_uint", ":", "unspec_for_sint", ")", ";", "if", "(", "mode_suffix_id", "==", "MODE_single", ")", "{", "gcc_assert", "(", "pred", "==", "PRED_none", ")", ";", "return", "use_exact_insn", "(", "code_for_aarch64_sve_single", "(", "unspec", ",", "mode", ")", ")", ";", "}", "if", "(", "pred", "==", "PRED_x", ")", "{", "insn_code", "icode", "=", "maybe_code_for_aarch64_pred", "(", "unspec", ",", "mode", ")", ";", "if", "(", "icode", "!=", "CODE_FOR_nothing", ")", "return", "use_pred_x_insn", "(", "icode", ")", ";", "}", "if", "(", "pred", "==", "PRED_none", "||", "pred", "==", "PRED_x", ")", "{", "insn_code", "icode", "=", "maybe_code_for_aarch64_sve", "(", "unspec", ",", "mode", ")", ";", "if", "(", "icode", "!=", "CODE_FOR_nothing", ")", "return", "use_unpred_insn", "(", "icode", ")", ";", "}", "insn_code", "icode", "=", "code_for_cond", "(", "unspec", ",", "vector_mode", "(", "<NUM_LIT>", ")", ")", ";", "return", "use_cond_insn", "(", "icode", ",", "merge_argno", ")", ";", "}" ]

[ "Implement", "the", "call", "using", "one", "of", "the", "following", "strategies", ",", "chosen", "in", "order", ":", "(", "1", ")", "``", "aarch64_pred_", "<", "optab", ">", "<", "mode", ">", "''", "for", "PRED_x", "functions", ";", "this", "is", "a", "predicated", "pattern", "(", "2", ")", "``", "aarch64_sve_", "<", "optab", ">", "<", "mode", ">", "''", "for", "PRED_none", "and", "PRED_x", "functions", ";", "this", "is", "an", "unpredicated", "pattern", "(", "3", ")", "``", "cond_", "<", "optab", ">", "<", "mode", ">", "''", "otherwise", "where", "<", "optab", ">", "corresponds", "to", ":", "-", "UNSPEC_FOR_SINT", "for", "signed", "integers", "-", "UNSPEC_FOR_UINT", "for", "unsigned", "integers", "-", "UNSPEC_FOR_FP", "for", "floating-point", "values", "MERGE_ARGNO", "is", "the", "argument", "that", "provides", "the", "values", "of", "inactive", "lanes", "for", "_m", "functions", ",", "or", "DEFAULT_MERGE_ARGNO", "if", "we", "should", "apply", "the", "usual", "rules", "." ]

LLVM

PowerPC

CPP

stmt_completion

CPU

623,223

[ "TRI", ")", ";" ]

[ "RC", "=", "updatedRC", "(", "RC", ")", ";", "loadRegFromStackSlotNoUpd", "(", "MBB", ",", "MI", ",", "DestReg", ",", "FrameIdx", ",", "RC", "," ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

623,224

[ "auto", "it", "=", "Inst", ".", "begin", "(", ")", ";" ]

[ "}", "else", "{", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "AMDGPUOperand", "&", "Op", "=", "(", "(", "AMDGPUOperand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isMod", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "Op", ".", "addRegOrImmOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}", "}", "}", "if", "(", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "clamp", ")", "!=", "-", "<NUM_LIT>", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "AMDGPUOperand", "::", "ImmTyClampSI", ")", ";", "}", "if", "(", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "omod", ")", "!=", "-", "<NUM_LIT>", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "AMDGPUOperand", "::", "ImmTyOModSI", ")", ";", "}", "if", "(", "Opc", "==", "AMDGPU", "::", "V_MAC_F32_e64_gfx6_gfx7", "||", "Opc", "==", "AMDGPU", "::", "V_MAC_F32_e64_gfx10", "||", "Opc", "==", "AMDGPU", "::", "V_MAC_F32_e64_vi", "||", "Opc", "==", "AMDGPU", "::", "V_MAC_LEGACY_F32_e64_gfx6_gfx7", "||", "Opc", "==", "AMDGPU", "::", "V_MAC_LEGACY_F32_e64_gfx10", "||", "Opc", "==", "AMDGPU", "::", "V_MAC_F16_e64_vi", "||", "Opc", "==", "AMDGPU", "::", "V_FMAC_F32_e64_gfx10", "||", "Opc", "==", "AMDGPU", "::", "V_FMAC_F32_e64_vi", "||", "Opc", "==", "AMDGPU", "::", "V_FMAC_LEGACY_F32_e64_gfx10", "||", "Opc", "==", "AMDGPU", "::", "V_FMAC_F16_e64_gfx10", ")", "{" ]

GCC

aarch64

CPP

code_generation

CPU

623,225

[ "static", "type_suffix_index", "find_type_suffix_for_scalar_type", "(", "const_tree", "type", ")", "{", "for", "(", "unsigned", "int", "suffix_i", "=", "<NUM_LIT>", ";", "suffix_i", "<", "NUM_TYPE_SUFFIXES", ";", "++", "suffix_i", ")", "if", "(", "type_suffixes", "[", "suffix_i", "]", ".", "vector_p", ")", "{", "vector_type_index", "vector_i", "=", "type_suffixes", "[", "suffix_i", "]", ".", "vector_type", ";", "if", "(", "matches_type_p", "(", "scalar_types", "[", "vector_i", "]", ",", "type", ")", ")", "return", "type_suffix_index", "(", "suffix_i", ")", ";", "}", "return", "NUM_TYPE_SUFFIXES", ";", "}" ]

[ "If", "TYPE", "is", "a", "valid", "SVE", "element", "type", ",", "return", "the", "corresponding", "type", "suffix", ",", "otherwise", "return", "NUM_TYPE_SUFFIXES", "." ]

LLVM

Hexagon

CPP

next_suggestion

DSP

623,226

[ "return", "true", ";" ]

[ "if", "(", "I2UseReg", "&&", "I1", "->", "modifiesRegister", "(", "I2UseReg", ",", "TRI", ")", ")", "return", "false", ";", "bool", "isSafe", "=", "true", ";", "{", "MachineBasicBlock", "::", "reverse_iterator", "I", "(", "I2", ")", ",", "End", "=", "--", "(", "MachineBasicBlock", "::", "reverse_iterator", "(", "I1", ")", ")", ";", "if", "(", "!", "ShouldCombineAggressively", ")", "End", "=", "MachineBasicBlock", "::", "reverse_iterator", "(", "I1", ")", ";", "unsigned", "KilledOperand", "=", "<NUM_LIT>", ";", "if", "(", "I2", "->", "killsRegister", "(", "I2UseReg", ")", ")", "KilledOperand", "=", "I2UseReg", ";", "MachineInstr", "*", "KillingInstr", "=", "nullptr", ";", "for", "(", ";", "I", "!=", "End", ";", "++", "I", ")", "{", "if", "(", "isUnsafeToMoveAcross", "(", "&", "*", "I", ",", "I2UseReg", ",", "I2DestReg", ",", "TRI", ")", ")", "{", "isSafe", "=", "false", ";", "break", ";", "}", "if", "(", "!", "KillingInstr", "&&", "KilledOperand", "&&", "I", "->", "readsRegister", "(", "KilledOperand", ",", "TRI", ")", ")", "KillingInstr", "=", "&", "*", "I", ";", "}", "if", "(", "isSafe", ")", "{", "if", "(", "KillingInstr", ")", "{", "bool", "Added", "=", "KillingInstr", "->", "addRegisterKilled", "(", "KilledOperand", ",", "TRI", ",", "true", ")", ";", "(", "void", ")", "Added", ";", "assert", "(", "Added", "&&", "<STR_LIT>", "Must successfully update kill flag", "<STR_LIT>", ")", ";", "removeKillInfo", "(", "I2", ",", "KilledOperand", ")", ";", "}", "DoInsertAtI1", "=", "true", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

623,227

[ "}" ]

[ "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "Imm0_7Operand", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

623,228

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "}", ";" ]

GCC

frv

MD

stmt_completion

VLIW

623,229

[ "<STR_LIT>", ")" ]

[ "(", "if_then_else", ":", "HI", "(", "match_operator", ":", "CC_FP", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "CC_FP", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>" ]

GCC

sparc

MD

next_suggestion

CPU

623,230

[ "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

623,231

[ "SDValue", "Val", "=", "convertArgType", "(", "DAG", ",", "VT", ",", "MemVT", ",", "SL", ",", "Load", ",", "Signed", ",", "Arg", ")", ";" ]

[ "SDValue", "Ptr", "=", "lowerKernArgParameterPtr", "(", "DAG", ",", "SL", ",", "Chain", ",", "AlignDownOffset", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i32", ",", "SL", ",", "Chain", ",", "Ptr", ",", "PtrInfo", ",", "Align", "(", "<NUM_LIT>", ")", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getConstant", "(", "OffsetDiff", "*", "<NUM_LIT>", ",", "SL", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "SL", ",", "MVT", "::", "i32", ",", "Load", ",", "ShiftAmt", ")", ";", "SDValue", "ArgVal", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "SL", ",", "IntVT", ",", "Extract", ")", ";", "ArgVal", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "SL", ",", "MemVT", ",", "ArgVal", ")", ";", "ArgVal", "=", "convertArgType", "(", "DAG", ",", "VT", ",", "MemVT", ",", "SL", ",", "ArgVal", ",", "Signed", ",", "Arg", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "ArgVal", ",", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ",", "SL", ")", ";", "}", "SDValue", "Ptr", "=", "lowerKernArgParameterPtr", "(", "DAG", ",", "SL", ",", "Chain", ",", "Offset", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "MemVT", ",", "SL", ",", "Chain", ",", "Ptr", ",", "PtrInfo", ",", "Alignment", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

623,232

[ "}", "else", "if", "(", "VT", "==", "MVT", "::", "i32", ")", "{" ]

[ "SDNode", "*", "User", "=", "*", "Op", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ";", "if", "(", "(", "User", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "STORE", "||", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "isNullValue", "(", ")", ")", ")", "&&", "(", "User", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "BIT_CONVERT", "||", "User", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "MVT", "::", "i32", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "i32", ",", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "MVT", "::", "f32", ",", "Extract", ")", ";" ]

GCC

arm

CPP

stmt_completion

CPU

623,233

[ "_", "_", "c", ")", "{" ]

[ "vbslq_p16", "(", "uint16x8_t", "_", "_", "a", ",", "poly16x8_t", "_", "_", "b", ",", "poly16x8_t" ]

LLVM

X86

CPP

next_suggestion

CPU

623,234

[ "}" ]

[ "assert", "(", "Widened128Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Shuffle widening mismatch", "<STR_LIT>", ")", ";", "if", "(", "Widened128Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "&&", "(", "Zeroable", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "(", "Widened128Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "||", "(", "Zeroable", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "unsigned", "NumElts", "=", "(", "(", "Zeroable", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "MVT", "SubVT", "=", "MVT", "::", "getVectorVT", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "SDValue", "LoV", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "SubVT", ",", "V1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_SUBVECTOR", ",", "DL", ",", "VT", ",", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ",", "LoV", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "bool", "OnlyUsesV1", "=", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "if", "(", "OnlyUsesV1", "||", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "MVT", "SubVT", "=", "MVT", "::", "getVectorVT", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "SubVec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "SubVT", ",", "OnlyUsesV1", "?", "V1", ":", "V2", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_SUBVECTOR", ",", "DL", ",", "VT", ",", "V1", ",", "SubVec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "bool", "IsInsert", "=", "true", ";", "int", "V2Index", "=", "-", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "assert", "(", "Widened128Mask", "[", "i", "]", ">=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", "Illegal shuffle sentinel value", "<STR_LIT>", ")", ";", "if", "(", "Widened128Mask", "[", "i", "]", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "Widened128Mask", "[", "i", "]", "<", "<NUM_LIT>", ")", "{", "if", "(", "Widened128Mask", "[", "i", "]", "!=", "i", ")", "{", "IsInsert", "=", "false", ";", "break", ";", "}", "}", "else", "{", "if", "(", "V2Index", ">=", "<NUM_LIT>", "||", "Widened128Mask", "[", "i", "]", "!=", "<NUM_LIT>", ")", "{", "IsInsert", "=", "false", ";", "break", ";", "}", "V2Index", "=", "i", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,235

[ "let", "hasSideEffects", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isCall", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "R29", "]", ";", "let", "Defs", "=", "[", "PC", ",", "R31", "]", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

623,236

[ "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

GCC

avr

MD

stmt_completion

MPU

623,237

[ ")", ")" ]

[ "<STR_LIT>", "(", "match_code", "<STR_LIT>" ]

LLVM

Hexagon

TD

stmt_completion

DSP

623,238

[ "<NUM_LIT>", ">", ";" ]

[ "def", "NAME", "#", "new", ":", "T_ALU32_2op_Pred", "<", "mnemonic", ",", "minOp", ",", "PredNot", "," ]

LLVM

SystemZ

TD

stmt_completion

CPU

623,239

[ "=", "BDL1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BDL1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

GCC

mcore

CPP

code_generation

MPU

623,240

[ "static", "void", "mcore_print_operand", "(", "FILE", "*", "stream", ",", "rtx", "x", ",", "int", "code", ")", "{", "switch", "(", "code", ")", "{", "case", "'", "N", "'", ":", "if", "(", "INTVAL", "(", "x", ")", "==", "-", "<NUM_LIT>", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";", "else", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "%d", "<STR_LIT>", ",", "exact_log2", "(", "INTVAL", "(", "x", ")", "+", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "'", "P", "'", ":", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "%d", "<STR_LIT>", ",", "exact_log2", "(", "INTVAL", "(", "x", ")", "&", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "'", "Q", "'", ":", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "%d", "<STR_LIT>", ",", "exact_log2", "(", "~", "INTVAL", "(", "x", ")", ")", ")", ";", "break", ";", "case", "'", "O", "'", ":", "fprintf", "(", "asm_out_file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "INTVAL", "(", "x", ")", ")", ";", "break", ";", "case", "'", "M", "'", ":", "fprintf", "(", "asm_out_file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "-", "INTVAL", "(", "x", ")", ")", ";", "break", ";", "case", "'", "R", "'", ":", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "fputs", "(", "reg_names", "[", "REGNO", "(", "x", ")", "+", "<NUM_LIT>", "]", ",", "(", "stream", ")", ")", ";", "break", ";", "case", "MEM", ":", "mcore_print_operand_address", "(", "stream", ",", "XEXP", "(", "adjust_address", "(", "x", ",", "SImode", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "break", ";", "case", "'", "U", "'", ":", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "%s-%s", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "x", ")", "]", ",", "reg_names", "[", "REGNO", "(", "x", ")", "+", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "'", "x", "'", ":", "fprintf", "(", "asm_out_file", ",", "HOST_WIDE_INT_PRINT_HEX", ",", "INTVAL", "(", "x", ")", ")", ";", "break", ";", "case", "'", "X", "'", ":", "fprintf", "(", "asm_out_file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "<NUM_LIT>", "-", "INTVAL", "(", "x", ")", "/", "<NUM_LIT>", ")", ";", "break", ";", "default", ":", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "fputs", "(", "reg_names", "[", "REGNO", "(", "x", ")", "]", ",", "(", "stream", ")", ")", ";", "break", ";", "case", "MEM", ":", "output_address", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "default", ":", "output_addr_const", "(", "stream", ",", "x", ")", ";", "break", ";", "}", "break", ";", "}", "}" ]

[ "Print", "operand", "x", "(", "an", "rtx", ")", "in", "assembler", "syntax", "to", "file", "stream", "according", "to", "modifier", "code", ".", "'", "R", "'", "print", "the", "next", "register", "or", "memory", "location", "along", ",", "ie", "the", "lsw", "in", "a", "double", "word", "value", "'", "O", "'", "print", "a", "constant", "without", "the", "#", "'M", "'", "print", "a", "constant", "as", "its", "negative", "'", "P", "'", "print", "log2", "of", "a", "power", "of", "two", "'", "Q", "'", "print", "log2", "of", "an", "inverse", "of", "a", "power", "of", "two", "'", "U", "'", "print", "register", "for", "ldm/stm", "instruction", "'", "X", "'", "print", "byte", "number", "for", "xtrbN", "instruction", "." ]

GCC

cris

MD

program_repair

MPU

623,241

[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "strict_low_part", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "\t", "<STR_LIT>", ")", ")", "(", "and", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "strict_low_part", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "and", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>" ]

GCC

i386

MD

program_repair

CPU

623,242

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "us_truncate", ":", "V4QI", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "us_truncate", ":", "V4QI", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>" ]

GCC

sh

CPP

next_suggestion

CPU

623,243

[ "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "CONST_INT", ")", "return", "SH_DYNAMIC_SHIFT_COST", ";" ]

[ "int", "value", ";", "if", "(", "TARGET_SHMEDIA", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", ">", "UNITS_PER_WORD", ")", "{", "if", "(", "GET_MODE", "(", "x", ")", "==", "DImode", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}" ]

GCC

sparc

MD

next_suggestion

CPU

623,244

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "P", "[", "(", "gcond", ":", "GCM", "(", "match_operand", ":", "GCM", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GCM", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "UNSPEC_FUCMP", ")", ")", "]" ]

GCC

i386

CPP

stmt_completion

CPU

623,245

[ "A", ",", "_", "_", "B", ",", "_", "_", "F", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_reduce_round_sh", "(", "_", "_", "m128h", "_", "_", "A", ",", "_", "_", "mmask8", "_", "_", "B", ",", "_", "_", "m128h", "_", "_", "C", ",", "_", "_", "m128h", "_", "_", "D", ",", "int", "_", "_", "E", ",", "const", "int", "_", "_", "F", ")", "{", "return", "_", "_", "builtin_ia32_reducesh_mask_round", "(", "_", "_", "C", ",", "_", "_", "D", ",", "_", "_", "E", ",", "_", "_" ]

LLVM

AArch64

CPP

stmt_completion

CPU

623,246

[ "PredMBB", ",", "CurReg", ",", "NbReg", ")", ";" ]

[ "for", "(", "CurReg", "=", "<NUM_LIT>", ";", "CurReg", "<", "NbReg", ";", "++", "CurReg", ")", "{", "SetOfMachineInstr", "&", "BBInSet", "=", "getSet", "(", "In", ",", "MBB", ",", "CurReg", ",", "NbReg", ")", ";", "SetOfMachineInstr", "&", "BBReachableUses", "=", "getSet", "(", "ReachableUses", ",", "MBB", ",", "CurReg", ",", "NbReg", ")", ";", "SetOfMachineInstr", "&", "BBOutSet", "=", "getSet", "(", "Out", ",", "MBB", ",", "CurReg", ",", "NbReg", ")", ";", "unsigned", "Size", "=", "BBOutSet", ".", "size", "(", ")", ";", "for", "(", "MachineBasicBlock", "*", "PredMBB", ":", "MBB", ".", "predecessors", "(", ")", ")", "{", "SetOfMachineInstr", "&", "PredOutSet", "=", "getSet", "(", "Out", ",", "*" ]

LLVM

M88k

TD

stmt_completion

MPU

623,247

[ ",", "GPR", ":", "$", "rs2", ")", ",", "!", "strconcat", "(", "<STR_LIT>", ",", "Suffix", ")", ">", ";" ]

[ "def", "urrsh", "#", "S", ":", "F_LSINDSCUNS", "<", "<NUM_LIT>", ",", "U", ",", "(", "outs", "GPR", ":", "$", "rd", ")", ",", "(", "ins", "GPR", ":", "$", "rs1" ]

LLVM

X86

TD

stmt_completion

CPU

623,248

[ "src", ")", ")", ")", ")", ")", ")", ",", "(", "VCVTPD2DQrm", "addr", ":", "$", "src", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "X86vzmovl", "(", "v2i64", "(", "bitconvert", "(", "v4i32", "(", "X86cvtp2Int", "(", "loadv2f64", "addr", ":", "$" ]

LLVM

ARM64

TD

stmt_completion

CPU

623,249

[ ";" ]

[ "def", "ro_indexed128", ":", "ro_indexed", "<", "<NUM_LIT>", ">", ",", "ComplexPattern", "<", "i64", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "ParserMatchClass", "=", "MemROAsmOperand128" ]

LLVM

Hexagon

TD

stmt_completion

DSP

623,250

[ "<NUM_LIT>", ";" ]

[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=" ]

LLVM

AArch64

TD

next_suggestion

CPU

623,251

[ "}" ]

[ "def", "v16i8_shift", ":", "BaseSIMDVectorShift", "<", "<NUM_LIT>", ",", "U", ",", "opc", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", ",", "?", ",", "?", "}", ",", "V128", ",", "V128", ",", "vecshiftL8", ",", "asm", "#", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v8i16", "V128", ":", "$", "Rd", ")", ",", "(", "OpNode", "(", "extract_high_v16i8", "V128", ":", "$", "Rn", ")", ",", "vecshiftL8", ":", "$", "imm", ")", ")", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";" ]

GCC

avr

MD

stmt_completion

MPU

623,252

[ "<STR_LIT>", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_code" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,253

[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

code_generation

CPU

623,254

[ "void", "X86CallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "const", "DataLayout", "&", "DL", ",", "MachineRegisterInfo", "&", "MRI", ",", "SplitArgTy", "PerformArgSplit", ")", "const", "{", "const", "X86TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "X86TargetLowering", ">", "(", ")", ";", "LLVMContext", "&", "Context", "=", "OrigArg", ".", "Ty", "->", "getContext", "(", ")", ";", "EVT", "VT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "OrigArg", ".", "Ty", ")", ";", "unsigned", "NumParts", "=", "TLI", ".", "getNumRegisters", "(", "Context", ",", "VT", ")", ";", "if", "(", "NumParts", "==", "<NUM_LIT>", ")", "{", "SplitArgs", ".", "push_back", "(", "OrigArg", ")", ";", "return", ";", "}", "SmallVector", "<", "uint64_t", ",", "<NUM_LIT>", ">", "BitOffsets", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "SplitRegs", ";", "EVT", "PartVT", "=", "TLI", ".", "getRegisterType", "(", "Context", ",", "VT", ")", ";", "Type", "*", "PartTy", "=", "PartVT", ".", "getTypeForEVT", "(", "Context", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumParts", ";", "++", "i", ")", "{", "ArgInfo", "Info", "=", "ArgInfo", "{", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "{", "*", "PartTy", ",", "DL", "}", ")", ",", "PartTy", ",", "OrigArg", ".", "Flags", "}", ";", "SplitArgs", ".", "push_back", "(", "Info", ")", ";", "BitOffsets", ".", "push_back", "(", "PartVT", ".", "getSizeInBits", "(", ")", "*", "i", ")", ";", "SplitRegs", ".", "push_back", "(", "Info", ".", "Reg", ")", ";", "}", "PerformArgSplit", "(", "SplitRegs", ",", "BitOffsets", ")", ";", "}" ]

[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]

GCC

pdp11

MD

stmt_completion

MPU

623,255

[ "<NUM_LIT>", ")", ")" ]

[ "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "subreg", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "<NUM_LIT>", ")", "(", "mod", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", ")", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "subreg", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")" ]

LLVM

LC3

CPP

code_generation

CPU

623,256

[ "unsigned", "LC3RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]

[ "Debug", "information", "queries", "." ]

LLVM

MCS51

CPP

stmt_completion

MPU

623,257

[ ";" ]

[ "for", "(", "Block", "&", "MBB", ":", "MF", ")", "{", "bool", "ContinueExpanding", "=", "true", ";", "unsigned", "ExpandCount", "=", "<NUM_LIT>", ";", "do", "{", "assert", "(", "ExpandCount", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "pseudo expand limit reached", "<STR_LIT>", ")", ";", "bool", "BlockModified", "=", "expandMBB", "(", "MBB", ")", ";", "Modified", "|=", "BlockModified", ";", "ExpandCount", "++" ]

LLVM

AArch64

TD

stmt_completion

CPU

623,258

[ "idx", ";" ]

[ "class", "BaseSIMDThreeSameVectorDotIndex", "<", "bit", "Q", ",", "bit", "U", ",", "bit", "Mixed", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "string", "asm", ",", "string", "dst_kind", ",", "string", "lhs_kind", ",", "string", "rhs_kind", ",", "RegisterOperand", "RegType", ",", "ValueType", "AccumType", ",", "ValueType", "InputType", ",", "SDPatternOperator", "OpNode", ">", ":", "BaseSIMDIndexedTied", "<", "Q", ",", "U", ",", "<NUM_LIT>", ",", "size", ",", "{", "<NUM_LIT>", ",", "Mixed", "}", ",", "RegType", ",", "RegType", ",", "V128", ",", "VectorIndexS", ",", "asm", ",", "<STR_LIT>", ",", "dst_kind", ",", "lhs_kind", ",", "rhs_kind", ",", "[", "(", "set", "(", "AccumType", "RegType", ":", "$", "dst", ")", ",", "(", "AccumType", "(", "OpNode", "(", "AccumType", "RegType", ":", "$", "Rd", ")", ",", "(", "InputType", "RegType", ":", "$", "Rn", ")", ",", "(", "InputType", "(", "bitconvert", "(", "AccumType", "(", "AArch64duplane32", "(", "v4i32", "V128", ":", "$", "Rm", ")", ",", "VectorIndexS", ":", "$", "idx", ")", ")", ")", ")", ")", ")", ")", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">" ]

LLVM

AArch64

CPP

code_generation

CPU

623,259

[ "void", "AArch64FrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "return", ";", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";", "const", "AArch64RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "AArch64RegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "AArch64FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "UnspilledCSGPR", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "unsigned", "UnspilledCSGPRPaired", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "SavedRegs", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SavedRegs", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "unsigned", "BasePointerReg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "BasePointerReg", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "bool", "ExtraCSSpill", "=", "false", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "{", "const", "unsigned", "Reg", "=", "CSRegs", "[", "i", "]", ";", "if", "(", "MFI", "->", "getStackRegionToHandleCSR", "(", "Reg", ")", "!=", "nullptr", ")", "SavedRegs", ".", "reset", "(", "Reg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "{", "const", "unsigned", "Reg", "=", "CSRegs", "[", "i", "]", ";", "if", "(", "Reg", "==", "BasePointerReg", ")", "SavedRegs", ".", "set", "(", "Reg", ")", ";", "bool", "RegUsed", "=", "SavedRegs", ".", "test", "(", "Reg", ")", ";", "unsigned", "PairedReg", "=", "CSRegs", "[", "i", "^", "<NUM_LIT>", "]", ";", "if", "(", "!", "RegUsed", ")", "{", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "&&", "!", "RegInfo", "->", "isReservedReg", "(", "MF", ",", "Reg", ")", ")", "{", "UnspilledCSGPR", "=", "Reg", ";", "UnspilledCSGPRPaired", "=", "PairedReg", ";", "}", "continue", ";", "}", "if", "(", "produceCompactUnwindFrame", "(", "MF", ")", "&&", "!", "SavedRegs", ".", "test", "(", "PairedReg", ")", ")", "{", "SavedRegs", ".", "set", "(", "PairedReg", ")", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "PairedReg", ")", "&&", "!", "RegInfo", "->", "isReservedReg", "(", "MF", ",", "PairedReg", ")", ")", "ExtraCSSpill", "=", "true", ";", "}", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "*** determineCalleeSaves\\nUsed CSRs:", "<STR_LIT>", ";", "for", "(", "int", "Reg", "=", "SavedRegs", ".", "find_first", "(", ")", ";", "Reg", "!=", "-", "<NUM_LIT>", ";", "Reg", "=", "SavedRegs", ".", "find_next", "(", "Reg", ")", ")", "dbgs", "(", ")", "<<", "'", "'", "<<", "PrintReg", "(", "Reg", ",", "RegInfo", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", ")", ";", "unsigned", "NumRegsSpilled", "=", "SavedRegs", ".", "count", "(", ")", ";", "bool", "CanEliminateFrame", "=", "(", "NumRegsSpilled", "==", "<NUM_LIT>", ")", "&&", "!", "hasVarSizedRegions", "(", "MF", ")", ";", "unsigned", "CFSize", "=", "MFI", "->", "estimateStackSize", "(", "MF", ")", "+", "<NUM_LIT>", "*", "NumRegsSpilled", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Estimated stack frame size: ", "<STR_LIT>", "<<", "CFSize", "<<", "<STR_LIT>", " bytes.\\n", "<STR_LIT>", ")", ";", "uint64_t", "StackRegionsSize", "=", "<NUM_LIT>", ";", "for", "(", "StackRegion", "*", "SR", ":", "MFI", "->", "getStackRegions", "(", ")", ")", "{", "auto", "*", "SSR", "=", "static_cast", "<", "SVEVecStackRegion", "*", ">", "(", "SR", ")", ";", "StackRegionsSize", "+=", "SSR", "->", "estimateRegionSize", "(", "MF", ")", ";", "}", "bool", "BigStack", "=", "(", "CFSize", ">=", "<NUM_LIT>", ")", "||", "(", "(", "StackRegionsSize", "/", "<NUM_LIT>", ")", ">", "<NUM_LIT>", ")", "||", "(", "hasFP", "(", "MF", ")", "&&", "StackRegionsSize", ">", "<NUM_LIT>", ")", "||", "(", "!", "hasFP", "(", "MF", ")", "&&", "StackRegionsSize", ">", "<NUM_LIT>", "&&", "CFSize", ">", "<NUM_LIT>", ")", ";", "if", "(", "BigStack", "||", "!", "CanEliminateFrame", "||", "RegInfo", "->", "cannotEliminateFrame", "(", "MF", ")", ")", "AFI", "->", "setHasStackFrame", "(", "true", ")", ";", "if", "(", "BigStack", "&&", "!", "ExtraCSSpill", ")", "{", "if", "(", "UnspilledCSGPR", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Spilling ", "<STR_LIT>", "<<", "PrintReg", "(", "UnspilledCSGPR", ",", "RegInfo", ")", "<<", "<STR_LIT>", " to get a scratch register.\\n", "<STR_LIT>", ")", ";", "SavedRegs", ".", "set", "(", "UnspilledCSGPR", ")", ";", "if", "(", "produceCompactUnwindFrame", "(", "MF", ")", ")", "SavedRegs", ".", "set", "(", "UnspilledCSGPRPaired", ")", ";", "ExtraCSSpill", "=", "true", ";", "NumRegsSpilled", "=", "SavedRegs", ".", "count", "(", ")", ";", "}", "if", "(", "!", "ExtraCSSpill", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "int", "FI", "=", "MFI", "->", "CreateStackObject", "(", "RC", "->", "getSize", "(", ")", ",", "RC", "->", "getAlignment", "(", ")", ",", "false", ")", ";", "RS", "->", "addScavengingFrameIndex", "(", "FI", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "No available CS registers, allocated fi#", "<STR_LIT>", "<<", "FI", "<<", "<STR_LIT>", " as the emergency spill slot.\\n", "<STR_LIT>", ")", ";", "}", "}", "AFI", "->", "setCalleeSavedStackSize", "(", "alignTo", "(", "<NUM_LIT>", "*", "NumRegsSpilled", ",", "<NUM_LIT>", ")", ")", ";", "}" ]

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

GCC

frv

MD

next_suggestion

VLIW

623,260

[ "<STR_LIT>", ")" ]

[ "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

623,261

[ ")", "const", "{" ]

[ "SyncScope", "::", "ID", "getSystemOneAddressSpaceSSID", "(" ]

LLVM

AArch64

TD

stmt_completion

CPU

623,262

[ "UseNegativeImmediates", "]", ">", ";" ]

[ "class", "InstSubst", "<", "string", "Asm", ",", "dag", "Result", ",", "bit", "EmitPriority", "=", "<NUM_LIT>", ">", ":", "InstAlias", "<", "Asm", ",", "Result", ",", "EmitPriority", ">", ",", "Requires", "<", "[" ]

LLVM

ARM

TD

stmt_completion

CPU

623,263

[ "<NUM_LIT>", "}", ";" ]

[ "class", "MVE_bit_arith", "<", "dag", "oops", ",", "dag", "iops", ",", "string", "iname", ",", "string", "suffix", ",", "string", "ops", ",", "string", "cstr", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "MVE_p", "<", "oops", ",", "iops", ",", "NoItinerary", ",", "iname", ",", "suffix", ",", "ops", ",", "vpred_r", ",", "cstr", ",", "pattern", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Qd", ";", "bits", "<", "<NUM_LIT>", ">", "Qm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-" ]

LLVM

VE

TD

stmt_completion

CPU

623,264

[ "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";" ]

[ "def", "lozero", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "(", "N", "-", ">" ]

GCC

i386

CPP

next_suggestion

CPU

623,265

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_permutex2var_pd", "(", "_", "_", "m128d", "_", "_", "A", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128i", "_", "_", "I", ",", "_", "_", "m128d", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128d", ")", "_", "_", "builtin_ia32_vpermt2varpd128_mask", "(", "(", "_", "_", "v2di", ")", "_", "_", "I", ",", "(", "_", "_", "v2df", ")", "_", "_", "A", ",", "(", "_", "_", "v2df", ")", "_", "_", "B", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

623,266

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]

LLVM

Sparc

CPP

next_suggestion

CPU

623,267

[ "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":" ]

[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unknown operand type", "<STR_LIT>", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "return", "MCOperand", "::", "createReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "return", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

623,268

[ "(", ")", ";" ]

[ "void", "ARMAsmPrinter", "::", "printT2SOOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "MO1", ".", "getReg" ]

LLVM

ARM

CPP

stmt_completion

CPU

623,269

[ "(", ")", ")", "return", "nullptr", ";" ]

[ "if", "(", "!", "isPredicable", "(", "*", "MI", ")", ")", "return", "nullptr", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "llvm", "::", "drop_begin", "(", "MI", "->", "operands", "(", ")", ",", "<NUM_LIT>", ")", ")", "{", "if", "(", "MO", ".", "isFI", "(", ")", "||", "MO", ".", "isCPI", "(", ")", "||", "MO", ".", "isJTI", "(", ")", ")", "return", "nullptr", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isTied" ]

LLVM

FISC

CPP

stmt_completion

CPU

623,270

[ "getLexer", "(", ")", ";" ]

[ "return", "Parser", "." ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

623,271

[ "}" ]

[ "void", "PHILinearize", "::", "addSource", "(", "unsigned", "DestReg", ",", "unsigned", "SourceReg", ",", "MachineBasicBlock", "*", "SourceMBB", ")", "{", "phiInfoElementAddSource", "(", "findPHIInfoElement", "(", "DestReg", ")", ",", "SourceReg", ",", "SourceMBB", ")", ";" ]

GCC

v850

MD

stmt_completion

MPU

623,272

[ ")", "]", ")" ]

[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

rs6000

MD

stmt_completion

CPU

623,273

[ ")", "]", ")" ]

[ "{", "rs6000_split_multireg_move", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

PowerPC

TD

stmt_completion

CPU

623,274

[ "=", "<STR_LIT>", ";" ]

[ "let", "ParserMatchClass", "=", "PPCU2ImmAsmOperand", ";", "let", "OperandType" ]

LLVM

ARM

CPP

stmt_completion

CPU

623,275

[ "D25", ":" ]

[ "return", "ARM", "::", "S2", ";", "case", "ARM", "::", "S5", ":", "return", "ARM", "::", "S4", ";", "case", "ARM", "::", "S7", ":", "return", "ARM", "::", "S6", ";", "case", "ARM", "::", "S9", ":", "return", "ARM", "::", "S8", ";", "case", "ARM", "::", "S11", ":", "return", "ARM", "::", "S10", ";", "case", "ARM", "::", "S13", ":", "return", "ARM", "::", "S12", ";", "case", "ARM", "::", "S15", ":", "return", "ARM", "::", "S14", ";", "case", "ARM", "::", "S17", ":", "return", "ARM", "::", "S16", ";", "case", "ARM", "::", "S19", ":", "return", "ARM", "::", "S18", ";", "case", "ARM", "::", "S21", ":", "return", "ARM", "::", "S20", ";", "case", "ARM", "::", "S23", ":", "return", "ARM", "::", "S22", ";", "case", "ARM", "::", "S25", ":", "return", "ARM", "::", "S24", ";", "case", "ARM", "::", "S27", ":", "return", "ARM", "::", "S26", ";", "case", "ARM", "::", "S29", ":", "return", "ARM", "::", "S28", ";", "case", "ARM", "::", "S31", ":", "return", "ARM", "::", "S30", ";", "case", "ARM", "::", "D1", ":", "return", "ARM", "::", "D0", ";", "case", "ARM", "::", "D3", ":", "return", "ARM", "::", "D2", ";", "case", "ARM", "::", "D5", ":", "return", "ARM", "::", "D4", ";", "case", "ARM", "::", "D7", ":", "return", "ARM", "::", "D6", ";", "case", "ARM", "::", "D9", ":", "return", "ARM", "::", "D8", ";", "case", "ARM", "::", "D11", ":", "return", "ARM", "::", "D10", ";", "case", "ARM", "::", "D13", ":", "return", "ARM", "::", "D12", ";", "case", "ARM", "::", "D15", ":", "return", "ARM", "::", "D14", ";", "case", "ARM", "::", "D17", ":", "return", "ARM", "::", "D16", ";", "case", "ARM", "::", "D19", ":", "return", "ARM", "::", "D18", ";", "case", "ARM", "::", "D21", ":", "return", "ARM", "::", "D20", ";", "case", "ARM", "::", "D23", ":", "return", "ARM", "::", "D22", ";", "case", "ARM", "::" ]

LLVM

AArch64

TD

stmt_completion

CPU

623,276

[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "def", "SImm4s1Operand", ":", "SImmScaledMemoryIndexed", "<" ]

LLVM

X86

CPP

next_suggestion

CPU

623,277

[ "case", "X86", "::", "DEC32r", ":" ]

[ "case", "X86", "::", "VMOVAPDYrr", ":", "case", "X86", "::", "VMOVAPSrr", ":", "case", "X86", "::", "VMOVAPSYrr", ":", "case", "X86", "::", "VMOVDQArr", ":", "case", "X86", "::", "VMOVDQAYrr", ":", "case", "X86", "::", "VMOVDQUrr", ":", "case", "X86", "::", "VMOVDQUYrr", ":", "case", "X86", "::", "VMOVUPDrr", ":", "case", "X86", "::", "VMOVUPDYrr", ":", "case", "X86", "::", "VMOVUPSrr", ":", "case", "X86", "::", "VMOVUPSYrr", ":", "{", "if", "(", "!", "<STR_LIT>", "::", "<STR_LIT>", "(", "OutMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "&&", "<STR_LIT>", "::", "<STR_LIT>", "(", "OutMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "unsigned", "NewOpc", ";", "switch", "(", "OutMI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Invalid opcode", "<STR_LIT>", ")", ";", "case", "X86", "::", "VMOVZPQILo2PQIrr", ":", "NewOpc", "=", "X86", "::", "VMOVPQI2QIrr", ";", "break", ";", "case", "X86", "::", "VMOVAPDrr", ":", "NewOpc", "=", "X86", "::", "VMOVAPDrr_REV", ";", "break", ";", "case", "X86", "::", "VMOVAPDYrr", ":", "NewOpc", "=", "X86", "::", "VMOVAPDYrr_REV", ";", "break", ";", "case", "X86", "::", "VMOVAPSrr", ":", "NewOpc", "=", "X86", "::", "VMOVAPSrr_REV", ";", "break", ";", "case", "X86", "::", "VMOVAPSYrr", ":", "NewOpc", "=", "X86", "::", "VMOVAPSYrr_REV", ";", "break", ";", "case", "X86", "::", "VMOVDQArr", ":", "NewOpc", "=", "X86", "::", "VMOVDQArr_REV", ";", "break", ";", "case", "X86", "::", "VMOVDQAYrr", ":", "NewOpc", "=", "X86", "::", "VMOVDQAYrr_REV", ";", "break", ";", "case", "X86", "::", "VMOVDQUrr", ":", "NewOpc", "=", "X86", "::", "VMOVDQUrr_REV", ";", "break", ";", "case", "X86", "::", "VMOVDQUYrr", ":", "NewOpc", "=", "X86", "::", "VMOVDQUYrr_REV", ";", "break", ";", "case", "X86", "::", "VMOVUPDrr", ":", "NewOpc", "=", "X86", "::", "VMOVUPDrr_REV", ";", "break", ";", "case", "X86", "::", "VMOVUPDYrr", ":", "NewOpc", "=", "X86", "::", "VMOVUPDYrr_REV", ";", "break", ";", "case", "X86", "::", "VMOVUPSrr", ":", "NewOpc", "=", "X86", "::", "VMOVUPSrr_REV", ";", "break", ";", "case", "X86", "::", "VMOVUPSYrr", ":", "NewOpc", "=", "X86", "::", "VMOVUPSYrr_REV", ";", "break", ";", "}", "OutMI", ".", "setOpcode", "(", "NewOpc", ")", ";", "}", "break", ";", "}", "case", "X86", "::", "VMOVSDrr", ":", "case", "X86", "::", "VMOVSSrr", ":", "{", "if", "(", "!", "<STR_LIT>", "::", "<STR_LIT>", "(", "OutMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "&&", "<STR_LIT>", "::", "<STR_LIT>", "(", "OutMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "unsigned", "NewOpc", ";", "switch", "(", "OutMI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Invalid opcode", "<STR_LIT>", ")", ";", "case", "X86", "::", "VMOVSDrr", ":", "NewOpc", "=", "X86", "::", "VMOVSDrr_REV", ";", "break", ";", "case", "X86", "::", "VMOVSSrr", ":", "NewOpc", "=", "X86", "::", "VMOVSSrr_REV", ";", "break", ";", "}", "OutMI", ".", "setOpcode", "(", "NewOpc", ")", ";", "}", "break", ";", "}", "case", "X86", "::", "CALL64r", ":", "case", "X86", "::", "CALL64pcrel32", ":", "assert", "(", "OutMI", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected number of operands!", "<STR_LIT>", ")", ";", "break", ";", "case", "X86", "::", "EH_RETURN", ":", "case", "X86", "::", "EH_RETURN64", ":", "{", "OutMI", "=", "MCInst", "(", ")", ";", "OutMI", ".", "setOpcode", "(", "getRetOpcode", "(", "AsmPrinter", ".", "getSubtarget", "(", ")", ")", ")", ";", "break", ";", "}", "case", "X86", "::", "CLEANUPRET", ":", "{", "OutMI", "=", "MCInst", "(", ")", ";", "OutMI", ".", "setOpcode", "(", "getRetOpcode", "(", "AsmPrinter", ".", "getSubtarget", "(", ")", ")", ")", ";", "break", ";", "}", "case", "X86", "::", "CATCHRET", ":", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "AsmPrinter", ".", "getSubtarget", "(", ")", ";", "unsigned", "ReturnReg", "=", "Subtarget", ".", "is64Bit", "(", ")", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ";", "OutMI", "=", "MCInst", "(", ")", ";", "OutMI", ".", "setOpcode", "(", "getRetOpcode", "(", "Subtarget", ")", ")", ";", "OutMI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "ReturnReg", ")", ")", ";", "break", ";", "}", "case", "X86", "::", "TAILJMPr", ":", "case", "X86", "::", "TAILJMPr64", ":", "case", "X86", "::", "TAILJMPr64_REX", ":", "case", "X86", "::", "TAILJMPd", ":", "case", "X86", "::", "TAILJMPd64", ":", "assert", "(", "OutMI", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected number of operands!", "<STR_LIT>", ")", ";", "OutMI", ".", "setOpcode", "(", "convertTailJumpOpcode", "(", "OutMI", ".", "getOpcode", "(", ")", ")", ")", ";", "break", ";", "case", "X86", "::", "TAILJMPd_CC", ":", "case", "X86", "::", "TAILJMPd64_CC", ":", "assert", "(", "OutMI", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected number of operands!", "<STR_LIT>", ")", ";", "OutMI", ".", "setOpcode", "(", "convertTailJumpOpcode", "(", "OutMI", ".", "getOpcode", "(", ")", ")", ")", ";", "break", ";", "case", "X86", "::", "TAILJMPm", ":", "case", "X86", "::", "TAILJMPm64", ":", "case", "X86", "::", "TAILJMPm64_REX", ":", "assert", "(", "OutMI", ".", "getNumOperands", "(", ")", "==", "X86", "::", "AddrNumOperands", "&&", "<STR_LIT>", "Unexpected number of operands!", "<STR_LIT>", ")", ";", "OutMI", ".", "setOpcode", "(", "convertTailJumpOpcode", "(", "OutMI", ".", "getOpcode", "(", ")", ")", ")", ";", "break", ";", "case", "X86", "::", "DEC16r", ":" ]

GCC

i386

MD

next_suggestion

CPU

623,278

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

TD

next_suggestion

CPU

623,279

[ "}" ]

[ "def", "v16i8", ":", "N2VQSh", "<", "op24", ",", "op23", ",", "op11_8", ",", "<NUM_LIT>", ",", "op4", ",", "N2RegVShRFrm", ",", "itin", ",", "shr_imm8", ",", "OpcodeStr", ",", "!", "strconcat", "(", "Dt", ",", "<STR_LIT>", ")", ",", "v16i8", ",", "OpNode", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

623,280

[ "MemOps", ".", "push_back", "(", "Store", ")", ";" ]

[ "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "PtrVT", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "(", "&", "*", "FuncArg", ",", "j", ")", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "++", "GPR_idx", ";", "ArgOffset", "+=", "PtrByteSize", ";", "}", "else", "{", "ArgOffset", "+=", "ArgSize", "-", "(", "ArgOffset", "-", "CurArgOffset", ")", ";", "break", ";", "}", "}", "continue", ";", "}", "switch", "(", "ObjectVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unhandled argument type!", "<STR_LIT>", ")", ";", "case", "MVT", "::", "i1", ":", "case", "MVT", "::", "i32", ":", "if", "(", "!", "isPPC64", ")", "{", "if", "(", "GPR_idx", "!=", "Num_GPR_Regs", ")", "{", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "GPR", "[", "GPR_idx", "]", ",", "&", "PPC", "::", "GPRCRegClass", ")", ";", "ArgVal", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "MVT", "::", "i32", ")", ";", "if", "(", "ObjectVT", "==", "MVT", "::", "i1", ")", "ArgVal", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "MVT", "::", "i1", ",", "ArgVal", ")", ";", "++", "GPR_idx", ";", "}", "else", "{", "needsLoad", "=", "true", ";", "ArgSize", "=", "PtrByteSize", ";", "}", "ArgOffset", "+=", "PtrByteSize", ";", "break", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "MVT", "::", "i64", ":", "if", "(", "GPR_idx", "!=", "Num_GPR_Regs", ")", "{", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "GPR", "[", "GPR_idx", "]", ",", "&", "PPC", "::", "G8RCRegClass", ")", ";", "ArgVal", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "MVT", "::", "i64", ")", ";", "if", "(", "ObjectVT", "==", "MVT", "::", "i32", "||", "ObjectVT", "==", "MVT", "::", "i1", ")", "ArgVal", "=", "extendArgForPPC64", "(", "Flags", ",", "ObjectVT", ",", "DAG", ",", "ArgVal", ",", "dl", ")", ";", "++", "GPR_idx", ";", "}", "else", "{", "needsLoad", "=", "true", ";", "ArgSize", "=", "PtrByteSize", ";", "}", "ArgOffset", "+=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "f32", ":", "case", "MVT", "::", "f64", ":", "if", "(", "GPR_idx", "!=", "Num_GPR_Regs", ")", "{", "++", "GPR_idx", ";", "if", "(", "ObjSize", "==", "<NUM_LIT>", "&&", "GPR_idx", "!=", "Num_GPR_Regs", "&&", "!", "isPPC64", ")", "++", "GPR_idx", ";", "}", "if", "(", "FPR_idx", "!=", "Num_FPR_Regs", ")", "{", "unsigned", "VReg", ";", "if", "(", "ObjectVT", "==", "MVT", "::", "f32", ")", "VReg", "=", "MF", ".", "addLiveIn", "(", "FPR", "[", "FPR_idx", "]", ",", "&", "PPC", "::", "F4RCRegClass", ")", ";", "else", "VReg", "=", "MF", ".", "addLiveIn", "(", "FPR", "[", "FPR_idx", "]", ",", "&", "PPC", "::", "F8RCRegClass", ")", ";", "ArgVal", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "ObjectVT", ")", ";", "++", "FPR_idx", ";", "}", "else", "{", "needsLoad", "=", "true", ";", "}", "ArgOffset", "+=", "isPPC64", "?", "<NUM_LIT>", ":", "ObjSize", ";", "break", ";", "case", "MVT", "::", "v4f32", ":", "case", "MVT", "::", "v4i32", ":", "case", "MVT", "::", "v8i16", ":", "case", "MVT", "::", "v16i8", ":", "if", "(", "VR_idx", "!=", "Num_VR_Regs", ")", "{", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "VR", "[", "VR_idx", "]", ",", "&", "PPC", "::", "VRRCRegClass", ")", ";", "ArgVal", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "ObjectVT", ")", ";", "if", "(", "isVarArg", ")", "{", "while", "(", "(", "ArgOffset", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "ArgOffset", "+=", "PtrByteSize", ";", "if", "(", "GPR_idx", "!=", "Num_GPR_Regs", ")", "GPR_idx", "++", ";", "}", "ArgOffset", "+=", "<NUM_LIT>", ";", "GPR_idx", "=", "std", "::", "min", "(", "GPR_idx", "+", "<NUM_LIT>", ",", "Num_GPR_Regs", ")", ";", "}", "++", "VR_idx", ";", "}", "else", "{", "if", "(", "!", "isVarArg", "&&", "!", "isPPC64", ")", "{", "CurArgOffset", "=", "VecArgOffset", ";", "VecArgOffset", "+=", "<NUM_LIT>", ";", "}", "else", "{", "ArgOffset", "=", "(", "(", "ArgOffset", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "CurArgOffset", "=", "ArgOffset", ";", "ArgOffset", "+=", "<NUM_LIT>", ";", "}", "needsLoad", "=", "true", ";", "}", "break", ";", "}", "if", "(", "needsLoad", ")", "{", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "ObjSize", ",", "CurArgOffset", "+", "(", "ArgSize", "-", "ObjSize", ")", ",", "isImmutable", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "ArgVal", "=", "DAG", ".", "getLoad", "(", "ObjectVT", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "(", ")", ")", ";", "}", "InVals", ".", "push_back", "(", "ArgVal", ")", ";", "}", "if", "(", "nAltivecParamsAtEnd", ")", "{", "MinReservedArea", "=", "(", "(", "MinReservedArea", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "MinReservedArea", "+=", "<NUM_LIT>", "*", "nAltivecParamsAtEnd", ";", "}", "MinReservedArea", "=", "std", "::", "max", "(", "MinReservedArea", ",", "LinkageSize", "+", "<NUM_LIT>", "*", "PtrByteSize", ")", ";", "MinReservedArea", "=", "EnsureStackAlignment", "(", "Subtarget", ".", "getFrameLowering", "(", ")", ",", "MinReservedArea", ")", ";", "FuncInfo", "->", "setMinReservedArea", "(", "MinReservedArea", ")", ";", "if", "(", "isVarArg", ")", "{", "int", "Depth", "=", "ArgOffset", ";", "FuncInfo", "->", "setVarArgsFrameIndex", "(", "MFI", ".", "CreateFixedObject", "(", "PtrVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "Depth", ",", "true", ")", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "PtrVT", ")", ";", "for", "(", ";", "GPR_idx", "!=", "Num_GPR_Regs", ";", "++", "GPR_idx", ")", "{", "unsigned", "VReg", ";", "if", "(", "isPPC64", ")", "VReg", "=", "MF", ".", "addLiveIn", "(", "GPR", "[", "GPR_idx", "]", ",", "&", "PPC", "::", "G8RCRegClass", ")", ";", "else", "VReg", "=", "MF", ".", "addLiveIn", "(", "GPR", "[", "GPR_idx", "]", ",", "&", "PPC", "::", "GPRCRegClass", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "PtrVT", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "(", ")", ")", ";" ]

GCC

aarch64

CPP

stmt_completion

CPU

623,281

[ "b", ")", "{" ]

[ "vcalth_f16", "(", "float16_t", "_", "_", "a", ",", "float16_t", "_", "_" ]

LLVM

AArch64

CPP

next_suggestion

CPU

623,282

[ "return", "BaseT", "::", "isLegalNTLoad", "(", "DataType", ",", "Alignment", ")", ";" ]

[ "bool", "isLegalNTLoad", "(", "Type", "*", "DataType", ",", "Align", "Alignment", ")", "{", "if", "(", "ST", "->", "isLittleEndian", "(", ")", ")", "return", "isLegalNTStoreLoad", "(", "DataType", ",", "Alignment", ")", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

623,283

[ ")" ]

[ "(", "V4SF", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>" ]

LLVM

AArch64

TD

next_suggestion

CPU

623,284

[ "}" ]

[ "def", "KryoWrite_36cyc_XA_Y_XA_Y_122ln", ":", "SchedWriteRes", "<", "[", "KryoUnitXA", ",", "KryoUnitY", ",", "KryoUnitXA", ",", "KryoUnitY", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

program_repair

GPU

623,285

[ "<FIXS>", "Info", "=", "analyzeResourceUsage", "(", "*", "MF", ",", "TM", ",", "AssumedStackSizeForDynamicSizeObjects", ",", "AssumedStackSizeForExternalCall", ")", ";", "<FIXE>" ]

[ "SIFunctionResourceInfo", "&", "Info", "=", "CI", ".", "first", "->", "second", ";", "MachineFunction", "*", "MF", "=", "MMI", ".", "getMachineFunction", "(", "*", "F", ")", ";", "assert", "(", "MF", "&&", "<STR_LIT>", "function must have been generated already", "<STR_LIT>", ")", ";", "<BUGS>", "Info", "=", "analyzeResourceUsage", "(", "*", "MF", ",", "TM", ")", ";", "<BUGE>", "HasIndirectCall", "|=", "Info", ".", "HasIndirectCall", ";", "}" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

623,286

[ "(", ")", ";" ]

[ "const", "MIRFormatter", "*", "getMIRFormatter", "(", ")", "const", "override", "{", "if", "(", "!", "Formatter", ".", "get", "(", ")", ")", "Formatter", "=", "std", "::", "make_unique", "<", "AMDGPUMIRFormatter", ">" ]

GCC

i386

CPP

stmt_completion

CPU

623,287

[ "_", "_", "U", ")", ";" ]

[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_psllqi512_mask", "(", "(", "_", "_", "v8di", ")", "_", "_", "A", ",", "_", "_", "B", ",", "(", "_", "_", "v8di", ")", "_", "mm512_setzero_si512", "(", ")", ",", "(", "_", "_", "mmask8", ")" ]

LLVM

Mips

CPP

next_suggestion

CPU

623,288

[ "OutStreamer", "->", "EmitInstruction", "(", "I", ",", "STI", ")", ";" ]

[ "MCInst", "I", ";", "I", ".", "setOpcode", "(", "Mips", "::", "JAL", ")", ";", "I", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "OutContext", ")", ")", ")", ";" ]

LLVM

X86

CPP

program_repair

CPU

623,289

[ "<FIXS>", "unsigned", "NumOperands", "=", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "<FIXE>" ]

[ "uint16_t", "X86InstrInfo", "::", "getExecutionDomainCustom", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "<BUGS>", "unsigned", "NumOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "<BUGE>", "auto", "GetBlendDomains", "=", "[", "&", "]", "(", "unsigned", "ImmWidth", ",", "bool", "Is256", ")", "{", "uint16_t", "validDomains", "=", "<NUM_LIT>", ";" ]

GCC

sparc

CPP

stmt_completion

CPU

623,290

[ "Pmode", ")", ";" ]

[ "lab", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "ggc_strdup", "(", "buf", ")", ")", ";", "emit_library_call", "(", "fun", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "lab", "," ]

GCC

rs6000

CPP

stmt_completion

CPU

623,291

[ ")", "{" ]

[ "bool", "rs6000_keep_leaf_when_profiled", "(", "void" ]

LLVM

AArch64

TD

next_suggestion

CPU

623,292

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,293

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

623,294

[ "Rd", ")", ",", "(", "ins", "V128", ":", "$", "Rn", ",", "idxtype", ":", "$", "idx", ")", ",", "asm", ",", "<STR_LIT>", "#", "size", "#", "<STR_LIT>", "#", "<STR_LIT>", "#", "size", "#", "<STR_LIT>", ",", "<STR_LIT>", ",", "pattern", ">", "{" ]

[ "class", "BaseSIMDMov", "<", "bit", "Q", ",", "string", "size", ",", "bits", "<", "<NUM_LIT>", ">", "imm4", ",", "RegisterClass", "regtype", ",", "Operand", "idxtype", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "BaseSIMDInsDup", "<", "Q", ",", "<NUM_LIT>", ",", "(", "outs", "regtype", ":", "$" ]

GCC

cris

MD

stmt_completion

MPU

623,295

[ ")", ")", ")" ]

[ "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

623,296

[ "=", "false", ";" ]

[ "for", "(", "SDNode", "*", "U", ":", "VMov", "->", "uses", "(", ")", ")", "{", "SDValue", "UseChain", "=", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Copies", ".", "count", "(", "UseChain", ".", "getNode", "(", ")", ")", ")", "Copy", "=", "U", ";", "else", "{", "if", "(", "U", "->", "getOperand", "(", "U", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "Glue", ")", "return", "false", ";", "TCChain", "=", "UseChain", ";", "}", "}", "}", "else", "if", "(", "Copy", "->", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", ")", "{", "if", "(", "!", "Copy", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "Copy", "=", "*", "Copy", "->", "use_begin", "(", ")", ";", "if", "(", "Copy", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "CopyToReg", "||", "!", "Copy", "->", "hasNUsesOfValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "Copy", "->", "getOperand", "(", "Copy", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "Glue", ")", "return", "false", ";", "TCChain", "=", "Copy", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "return", "false", ";", "}", "bool", "HasRet" ]

LLVM

ARM

TD

stmt_completion

CPU

623,297

[ ">", "shift", ";" ]

[ "def", "rs", ":", "AI2ldst", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "isByte", ",", "(", "outs", "GPRnopc", ":", "$", "Rt", ")", ",", "(", "ins", "ldst_so_reg", ":", "$", "shift", ")", ",", "AddrModeNone", ",", "LdFrm", ",", "iir", ",", "opc", ",", "<STR_LIT>", ",", "[", "(", "set", "GPRnopc", ":", "$", "Rt", ",", "(", "opnode", "ldst_so_reg", ":", "$", "shift", ")", ")", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>" ]

LLVM

JVM

CPP

stmt_completion

Virtual ISA

623,298

[ ";" ]

[ "static", "unsigned", "GetNumLeafArrayDimensions", "(", "GetElementPtrInst", "*", "V", ")", "{", "int", "i", "=", "<NUM_LIT>", ";", "SmallVector", "<", "Type", "*", ",", "<NUM_LIT>", ">", "WorkList", ";", "for", "(", "gep_type_iterator", "Itr", "=", "gep_type_begin", "(", "V", ")", ";", "Itr", "!=", "gep_type_end", "(", "V", ")", ";", "Itr", "++", ")", "WorkList", ".", "push_back", "(", "Itr", ".", "getIndexedType", "(", ")", ")", ";", "WorkList", ".", "pop_back", "(", ")", ";", "while", "(", "WorkList", ".", "size", "(", ")", ")", "{", "Type", "*", "Ty", "=", "WorkList", ".", "back", "(", ")", ";", "if", "(", "!", "isa", "<", "ArrayType", ">", "(", "Ty", ")", ")", "break", ";", "WorkList", ".", "pop_back", "(", ")", ";", "i", "++" ]

LLVM

ARM

TD

next_suggestion

CPU

623,299

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Qd", ";", "bits", "<", "<NUM_LIT>", ">", "Qm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_12", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]