docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	AMDGPU	CPP	stmt_completion	GPU	623,300	[ ",", "TRI", ")", ";" ]	[ "if", "(", "UnusedLowVGPR", "&&", "(", "TRI", "->", "getHWRegIndex", "(", "UnusedLowVGPR", ")", "<", "TRI", "->", "getHWRegIndex", "(", "VGPRForAGPRCopy", ")", ")", ")", "{", "FuncInfo", "->", "setVGPRForAGPRCopy", "(", "UnusedLowVGPR", ")", ";", "MRI", ".", "reserveReg", "(", "UnusedLowVGPR", ",", "TRI", ")", ";", "}", "}", "Register", "LongBranchReservedReg", "=", "FuncInfo", "->", "getLongBranchReservedReg", "(", ")", ";", "Register", "UnusedLowSGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MRI", ",", "&", "AMDGPU", "::", "SGPR_64RegClass", ",", "MF", ")", ";", "if", "(", "LongBranchReservedReg", "&&", "UnusedLowSGPR", ")", "{", "FuncInfo", "->", "setLongBranchReservedReg", "(", "UnusedLowSGPR", ")", ";", "MRI", ".", "reserveReg", "(", "UnusedLowSGPR" ]
GCC	i386	MD	next_suggestion	CPU	623,301	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]	[ "(", "compare", "(", "and", ":", "SWI124", "(", "match_operand", ":", "SWI124", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SWI124", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	nds32	MD	stmt_completion	CPU	623,302	[ "match_code", "<STR_LIT>", ")" ]	[ "<STR_LIT>", "(", "and", "(" ]
LLVM	AArch64	CPP	next_suggestion	CPU	623,303	[ "SDValue", "Op0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "ByteVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "if", "(", "VT", ".", "getSizeInBits", "(", ")", ".", "getKnownMinValue", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "ElemSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "ByteSize", "=", "VT", ".", "getSizeInBits", "(", ")", ".", "getKnownMinValue", "(", ")", "/", "<NUM_LIT>", ";", "EVT", "ByteVT", "=", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "MVT", "::", "i8", ",", "ElementCount", "::", "getScalable", "(", "ByteSize", ")", ")", ";" ]
GCC	mips	MD	next_suggestion	CPU	623,304	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	vms	CPP	next_suggestion	Virtual ISA	623,305	[ "}" ]	[ "strcpy", "(", "filename_buff", ",", "filespec", ")", ";", "decc", "$", "to_vms", "(", "filespec", ",", "translate_unix", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "strcpy", "(", "new", "_", "host_filespec", ",", "filename_buff", ")", ";", "return", "new", "_", "host_filespec", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	623,306	[ "}" ]	[ "BuildMI", "(", "", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tLDRpci", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tPICADD", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tMOVi8", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "ARM", "::", "CPSR", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "unsigned", "NewVReg4", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tORR", ")", ",", "NewVReg4", ")", ".", "addReg", "(", "ARM", "::", "CPSR", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "unsigned", "NewVReg5", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tADDframe", ")", ",", "NewVReg5", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tSTRi", ")", ")", ".", "addReg", "(", "NewVReg4", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg5", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "LDRi12", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "CPMMO", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "PICADD", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "STRi12", ")", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "}" ]
LLVM	AArch64	CPP	code_generation	CPU	623,307	[ "outliner", "::", "OutlinedFunction", "AArch64InstrInfo", "::", "getOutliningCandidateInfo", "(", "std", "::", "vector", "<", "outliner", "::", "Candidate", ">", "&", "RepeatedSequenceLocs", ")", "const", "{", "unsigned", "SequenceSize", "=", "std", "::", "accumulate", "(", "RepeatedSequenceLocs", "[", "<NUM_LIT>", "]", ".", "front", "(", ")", ",", "std", "::", "next", "(", "RepeatedSequenceLocs", "[", "<NUM_LIT>", "]", ".", "back", "(", ")", ")", ",", "<NUM_LIT>", ",", "[", "this", "]", "(", "unsigned", "Sum", ",", "const", "MachineInstr", "&", "MI", ")", "{", "return", "Sum", "+", "getInstSizeInBytes", "(", "MI", ")", ";", "}", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "getRegisterInfo", "(", ")", ";", "std", "::", "for_each", "(", "RepeatedSequenceLocs", ".", "begin", "(", ")", ",", "RepeatedSequenceLocs", ".", "end", "(", ")", ",", "[", "&", "TRI", "]", "(", "outliner", "::", "Candidate", "&", "C", ")", "{", "C", ".", "initLRU", "(", "TRI", ")", ";", "}", ")", ";", "auto", "CantGuaranteeValueAcrossCall", "=", "[", "]", "(", "outliner", "::", "Candidate", "&", "C", ")", "{", "LiveRegUnits", "LRU", "=", "C", ".", "LRU", ";", "return", "(", "!", "LRU", ".", "available", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "\|\|", "!", "LRU", ".", "available", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "\|\|", "!", "LRU", ".", "available", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "}", ";", "RepeatedSequenceLocs", ".", "erase", "(", "std", "::", "remove_if", "(", "RepeatedSequenceLocs", ".", "begin", "(", ")", ",", "RepeatedSequenceLocs", ".", "end", "(", ")", ",", "CantGuaranteeValueAcrossCall", ")", ",", "RepeatedSequenceLocs", ".", "end", "(", ")", ")", ";", "if", "(", "RepeatedSequenceLocs", ".", "empty", "(", ")", ")", "return", "outliner", "::", "OutlinedFunction", "(", ")", ";", "unsigned", "LastInstrOpcode", "=", "RepeatedSequenceLocs", "[", "<NUM_LIT>", "]", ".", "back", "(", ")", "->", "getOpcode", "(", ")", ";", "auto", "SetCandidateCallInfo", "=", "[", "&", "RepeatedSequenceLocs", "]", "(", "unsigned", "CallID", ",", "unsigned", "NumBytesForCall", ")", "{", "for", "(", "outliner", "::", "Candidate", "&", "C", ":", "RepeatedSequenceLocs", ")", "C", ".", "setCallInfo", "(", "CallID", ",", "NumBytesForCall", ")", ";", "}", ";", "unsigned", "FrameID", "=", "MachineOutlinerDefault", ";", "unsigned", "NumBytesToCreateFrame", "=", "<NUM_LIT>", ";", "if", "(", "RepeatedSequenceLocs", "[", "<NUM_LIT>", "]", ".", "back", "(", ")", "->", "isTerminator", "(", ")", ")", "{", "FrameID", "=", "MachineOutlinerTailCall", ";", "NumBytesToCreateFrame", "=", "<NUM_LIT>", ";", "SetCandidateCallInfo", "(", "MachineOutlinerTailCall", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "LastInstrOpcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "LastInstrOpcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "FrameID", "=", "MachineOutlinerThunk", ";", "NumBytesToCreateFrame", "=", "<NUM_LIT>", ";", "SetCandidateCallInfo", "(", "MachineOutlinerThunk", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "std", "::", "all_of", "(", "RepeatedSequenceLocs", ".", "begin", "(", ")", ",", "RepeatedSequenceLocs", ".", "end", "(", ")", ",", "[", "]", "(", "outliner", "::", "Candidate", "&", "C", ")", "{", "return", "C", ".", "LRU", ".", "available", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", ")", ")", "{", "FrameID", "=", "MachineOutlinerNoLRSave", ";", "NumBytesToCreateFrame", "=", "<NUM_LIT>", ";", "SetCandidateCallInfo", "(", "MachineOutlinerNoLRSave", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "FrameID", "=", "MachineOutlinerDefault", ";", "NumBytesToCreateFrame", "=", "<NUM_LIT>", ";", "SetCandidateCallInfo", "(", "MachineOutlinerDefault", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "std", "::", "any_of", "(", "RepeatedSequenceLocs", "[", "<NUM_LIT>", "]", ".", "front", "(", ")", ",", "RepeatedSequenceLocs", "[", "<NUM_LIT>", "]", ".", "back", "(", ")", ",", "[", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "isCall", "(", ")", ";", "}", ")", ")", "NumBytesToCreateFrame", "+=", "<NUM_LIT>", ";", "else", "if", "(", "FrameID", "!=", "MachineOutlinerThunk", "&&", "FrameID", "!=", "MachineOutlinerTailCall", "&&", "RepeatedSequenceLocs", "[", "<NUM_LIT>", "]", ".", "back", "(", ")", "->", "isCall", "(", ")", ")", "NumBytesToCreateFrame", "+=", "<NUM_LIT>", ";", "return", "outliner", "::", "OutlinedFunction", "(", "RepeatedSequenceLocs", ",", "SequenceSize", ",", "NumBytesToCreateFrame", ",", "FrameID", ")", ";", "}" ]	[ "Returns", "a", "outliner", ":", ":OutlinedFunction", "struct", "containing", "target-specific", "information", "for", "a", "set", "of", "outlining", "candidates", "." ]
GCC	i386	CPP	next_suggestion	CPU	623,308	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_roundscale_sd", "(", "_", "_", "m128d", "_", "_", "A", ",", "_", "_", "mmask8", "_", "_", "B", ",", "_", "_", "m128d", "_", "_", "C", ",", "_", "_", "m128d", "_", "_", "D", ",", "const", "int", "_", "_", "imm", ")", "{", "return", "(", "_", "_", "m128d", ")", "_", "_", "builtin_ia32_rndscalesd_mask_round", "(", "(", "_", "_", "v2df", ")", "_", "_", "C", ",", "(", "_", "_", "v2df", ")", "_", "_", "D", ",", "_", "_", "imm", ",", "(", "_", "_", "v2df", ")", "_", "_", "A", ",", "(", "_", "_", "mmask8", ")", "_", "_", "B", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	623,309	[ "m128", "_", "_", "B", ",", "_", "_", "m128", "_", "_", "C", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_nmsub_ps", "(", "_", "_", "m128", "_", "_", "A", ",", "_", "_" ]
GCC	arm	CPP	program_repair	CPU	623,310	[ "<FIXS>", "ARM_FUSE_NOTHING", ",", "-", "<NUM_LIT>", "<FIXE>" ]	[ "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ",", "<BUGS>", "ARM_FUSE_NOTHING", "<BUGE>", "}", ";" ]
GCC	nios2	MD	stmt_completion	MPU	623,311	[ "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")" ]	[ "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup" ]
LLVM	AArch64	TD	stmt_completion	CPU	623,312	[ "v16i8", "(", "Neon_cmpz", "(", "v16i8", "VPR128", ":", "$", "Rn", ")", ",", "(", "i32", "imm", ":", "$", "Imm", ")", ",", "CC", ")", ")", ")", "]", ",", "NoItinerary", ">", ";" ]	[ "def", "_16B", ":", "NeonI_2VMisc", "<", "<NUM_LIT>", ",", "u", ",", "<NUM_LIT>", ",", "opcode", ",", "(", "outs", "VPR128", ":", "$", "Rd", ")", ",", "(", "ins", "VPR128", ":", "$", "Rn", ",", "neon_uimm0", ":", "$", "Imm", ")", ",", "asmop", "#", "<STR_LIT>", ",", "[", "(", "set", "(", "v16i8", "VPR128", ":", "$", "Rd", ")", ",", "(" ]
LLVM	CellSPU	CPP	code_generation	MPU	623,313	[ "void", "SPUFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FrameSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "unsigned", "TargetAlign", "=", "getStackAlignment", "(", ")", ";", "unsigned", "Align", "=", "std", "::", "max", "(", "TargetAlign", ",", "MFI", "->", "getMaxAlignment", "(", ")", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "<STR_LIT>", "Alignment is not power of 2", "<STR_LIT>", ")", ";", "unsigned", "AlignMask", "=", "Align", "-", "<NUM_LIT>", ";", "unsigned", "maxCallFrameSize", "=", "MFI", "->", "getMaxCallFrameSize", "(", ")", ";", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "maxCallFrameSize", "=", "(", "maxCallFrameSize", "+", "AlignMask", ")", "&", "~", "AlignMask", ";", "MFI", "->", "setMaxCallFrameSize", "(", "maxCallFrameSize", ")", ";", "FrameSize", "+=", "maxCallFrameSize", ";", "FrameSize", "=", "(", "FrameSize", "+", "AlignMask", ")", "&", "~", "AlignMask", ";", "MFI", "->", "setStackSize", "(", "FrameSize", ")", ";", "}" ]	[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]
LLVM	Hexagon	CPP	stmt_completion	DSP	623,314	[ "&", "Range", ")", "{" ]	[ "void", "add", "(", "const", "IndexRange" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	623,315	[ "::", "max", "(", ")", ")", ";" ]	[ "assert", "(", "!", "SU", "->", "isBoundaryNode", "(", ")", ")", ";", "assert", "(", "NumPreds", "[", "SU", "->", "NodeNum", "]", "!=", "std", "::", "numeric_limits", "<", "unsigned", ">" ]
LLVM	SPIRV	CPP	program_repair	Virtual ISA	623,316	[ "<FIXS>", "MIB", ".", "addUse", "(", "buildConstantIntReg32", "(", "DL", ".", "getTypeStoreSize", "(", "PType", ")", ",", "MIRBuilder", ",", "GR", ")", ")", ";", "<FIXE>", "<FIXS>", "MIB", ".", "addUse", "(", "buildConstantIntReg32", "(", "DL", ".", "getPrefTypeAlign", "(", "PType", ")", ".", "value", "(", ")", ",", "MIRBuilder", ",", "GR", ")", ")", ";", "<FIXE>" ]	[ "Type", "", "PType", "=", "const_cast", "Type", "", ">", "(", "getBlockStructType", "(", "BlockLiteralReg", ",", "MRI", ")", ")", ";", "<BUGS>", "MIB", ".", "addUse", "(", "buildConstantIntReg", "(", "DL", ".", "getTypeStoreSize", "(", "PType", ")", ",", "MIRBuilder", ",", "GR", ")", ")", ";", "<BUGE>", "<BUGS>", "MIB", ".", "addUse", "(", "buildConstantIntReg", "(", "DL", ".", "getPrefTypeAlign", "(", "PType", ")", ".", "value", "(", ")", ",", "MIRBuilder", ",", "GR", ")", ")", ";", "<BUGE>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "LocalSizes", ".", "size", "(", ")", ";", "i", "++", ")", "MIB", ".", "addUse", "(", "LocalSizes", "[", "i", "]", ")", ";" ]
GCC	rs6000	CPP	program_repair	CPU	623,317	[ "<FIXS>", "rtx", "mem", ";", "<FIXE>", "<FIXS>", "mem", "=", "gen_frame_mem_offset", "(", "reg_mode", ",", "frame_reg_rtx", ",", "info", "->", "ehrd_offset", "+", "sp_offset", "+", "reg_size", "*", "(", "int", ")", "i", ")", ";", "<FIXE>" ]	[ "for", "(", "i", "=", "<NUM_LIT>", ";", ";", "++", "i", ")", "{", "<BUGS>", "rtx", "addr", ",", "mem", ";", "<BUGE>", "regno", "=", "EH_RETURN_DATA_REGNO", "(", "i", ")", ";", "if", "(", "regno", "==", "INVALID_REGNUM", ")", "break", ";", "<BUGS>", "addr", "=", "plus_constant", "(", "frame_reg_rtx", ",", "info", "->", "ehrd_offset", "+", "sp_offset", "+", "reg_size", "*", "(", "int", ")", "i", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "reg_mode", ",", "addr", ")", ";", "<BUGE>", "set_mem_alias_set", "(", "mem", ",", "rs6000_sr_alias_set", ")", ";", "emit_move_insn", "(", "gen_rtx_REG", "(", "reg_mode", ",", "regno", ")", ",", "mem", ")", ";" ]
GCC	frv	MD	next_suggestion	VLIW	623,318	[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "high", ":", "SI", "(", "const", ":", "SI", "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_GOT", ")", ")", ")", ")" ]
GCC	m68k	MD	next_suggestion	MPU	623,319	[ "<STR_LIT>", ")" ]	[ "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
GCC	nds32	MD	next_suggestion	CPU	623,320	[ "const", "char", "*", "pats", "[", "]", "=", "{", "<STR_LIT>", "," ]	[ "(", "vec_select", ":", "HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", "(", "vec_duplicate", ":", "V2HI", "(", "vec_select", ":", "HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "TARGET_BIG_ENDIAN", ")", "{" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	623,321	[ "R", ".", "Sub", ")", ";" ]	[ "if", "(", "isReg", "(", ")", ")", "{", "OS", "<<", "PrintReg", "(", "Contents", ".", "R", ".", "Reg", ",", "TRI", ",", "Contents", "." ]
LLVM	AArch64	CPP	next_suggestion	CPU	623,322	[ "if", "(", "Imm", "!=", "<NUM_LIT>", "ULL", "<<", "(", "ShtAmt", "-", "<NUM_LIT>", ")", ")", "return", "false", ";" ]	[ "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "false", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "unsigned", "ShtAmt", "=", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShtAmt", ">", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", "\|\|", "Op", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "ADD", ")", "return", "false", ";", "APInt", "Imm", ";", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "Imm", "=", "APInt", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "<<", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "Imm", "=", "APInt", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ";", "else", "return", "false", ";" ]
LLVM	AMDGPU	TD	stmt_completion	GPU	623,323	[ ",", "(", "as_i16imm", "$", "offset", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "SIds_ordered_count", "i32", ":", "$", "value", ",", "i16", ":", "$", "offset", ")", ",", "(", "DS_ORDERED_COUNT", "$", "value" ]
LLVM	SystemZ	TD	next_suggestion	CPU	623,324	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "BD2", ";", "bits", "<", "<NUM_LIT>", ">", "V3", ";", "bits", "<", "<NUM_LIT>", ">", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "}", ";" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	623,325	[ "Loop", "->", "Inner", "=", "Inner", ";" ]	[ "if", "(", "!", "contains", "(", "InnerBlocks", ",", "Curr", ")", ")", "{", "InnerBlocks", ".", "insert", "(", "Curr", ")", ";", "Blocks", ".", "remove", "(", "Curr", ")", ";", "for", "(", "const", "auto", "&", "iter", ":", "Curr", "->", "BranchesIn", ")", "Queue", ".", "insert", "(", "iter", ")", ";", "}", "}", "assert", "(", "!", "InnerBlocks", ".", "empty", "(", ")", ")", ";", "for", "(", "const", "auto", "&", "Curr", ":", "InnerBlocks", ")", "{", "for", "(", "const", "auto", "&", "iter", ":", "Curr", "->", "BranchesOut", ")", "{", "Block", "", "Possible", "=", "iter", ".", "first", ";", "if", "(", "!", "contains", "(", "InnerBlocks", ",", "Possible", ")", ")", "NextEntries", ".", "insert", "(", "Possible", ")", ";", "}", "}", "LoopShape", "", "Loop", "=", "new", "LoopShape", "(", ")", ";", "Notice", "(", "Loop", ")", ";", "for", "(", "const", "auto", "&", "iter", ":", "Entries", ")", "Solipsize", "(", "iter", ",", "Branch", "::", "Continue", ",", "Loop", ",", "InnerBlocks", ")", ";", "for", "(", "const", "auto", "&", "iter", ":", "NextEntries", ")", "Solipsize", "(", "iter", ",", "Branch", "::", "Break", ",", "Loop", ",", "InnerBlocks", ")", ";", "Shape", "*", "Inner", "=", "Process", "(", "InnerBlocks", ",", "Entries", ",", "nullptr", ")", ";" ]
LLVM	ARM	CPP	code_generation	CPU	623,326	[ "bool", "ARMTargetLowering", "::", "canCombineStoreAndExtract", "(", "Type", "", "VectorTy", ",", "Value", "", "Idx", ",", "unsigned", "&", "Cost", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", ")", "return", "false", ";", "if", "(", "VectorTy", "->", "isFPOrFPVectorTy", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isa", "<", "ConstantInt", ">", "(", "Idx", ")", ")", "return", "false", ";", "assert", "(", "VectorTy", "->", "isVectorTy", "(", ")", "&&", "<STR_LIT>", "VectorTy is not a vector type", "<STR_LIT>", ")", ";", "unsigned", "BitWidth", "=", "VectorTy", "->", "getPrimitiveSizeInBits", "(", ")", ".", "getFixedValue", "(", ")", ";", "if", "(", "BitWidth", "==", "<NUM_LIT>", "\|\|", "BitWidth", "==", "<NUM_LIT>", ")", "{", "Cost", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "return", "false", ";", "}" ]	[ "Return", "true", "if", "the", "target", "can", "combine", "store", "(", "extractelement", "VectorTy", ",", "Idx", ")", "." ]
LLVM	SystemZ	TD	next_suggestion	CPU	623,327	[ "}" ]	[ "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "Has20BitOffset", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "HasIndex", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "Is128Bit", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "AccessBytes", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CCValues", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CompareZeroCCMask", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "CCMaskFirst", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "CCMaskLast", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "IsLogical", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "CCIfNoSignedWrap", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	623,328	[ "*", "this", ",", "M", ")", ";" ]	[ "return", "make_unique", "<", "AArch64DCModule", ">", "(" ]
LLVM	AArch64	TD	stmt_completion	CPU	623,329	[ "void", ")", "Imm", ";", "return", "true", ";", "}", "]", ">", "{" ]	[ "def", "neon_uimm8", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "(" ]
GCC	i386	CPP	code_generation	CPU	623,330	[ "bool", "ix86_expand_strlen", "(", "rtx", "out", ",", "rtx", "src", ",", "rtx", "eoschar", ",", "rtx", "align", ")", "{", "if", "(", "TARGET_UNROLL_STRLEN", "&&", "TARGET_INLINE_ALL_STRINGOPS", "&&", "eoschar", "==", "const0_rtx", "&&", "optimize", ">", "<NUM_LIT>", ")", "{", "rtx", "addr", "=", "force_reg", "(", "Pmode", ",", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ";", "emit_move_insn", "(", "out", ",", "addr", ")", ";", "ix86_expand_strlensi_unroll_1", "(", "out", ",", "src", ",", "align", ")", ";", "emit_insn", "(", "gen_sub2_insn", "(", "out", ",", "addr", ")", ")", ";", "return", "true", ";", "}", "else", "return", "false", ";", "}" ]	[ "Expand", "strlen", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,331	[ "let", "Uses", "=", "[", "GOSP", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isSolo", "=", "<NUM_LIT>", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	623,332	[ "case", "Match_MnemonicFail", ":", "{" ]	[ "bool", "PPCAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "{", "MCInst", "Inst", ";", "switch", "(", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ",", "MatchingInlineAsm", ")", ")", "{", "case", "Match_Success", ":", "ProcessInstruction", "(", "Inst", ",", "Operands", ")", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "instruction use requires an option to be enabled", "<STR_LIT>", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	623,333	[ "m256i", "_", "_", "A", ",", "_", "_", "m256i", "_", "_", "B", ",", "_", "_", "m256i", "_", "_", "C", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_shldv_epi16", "(", "_", "_" ]
LLVM	AArch64	TD	stmt_completion	CPU	623,334	[ ",", "sub_32", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "i64", "i64imm_32bit", ":", "$", "src", ")", ",", "(", "SUBREG_TO_REG", "(", "i64", "<NUM_LIT>", ")", ",", "(", "MOVi32imm", "(", "trunc_imm", "imm", ":", "$", "src", ")", ")" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	623,335	[ ";" ]	[ "void", "print", "(", "raw_ostream", "&", "OS", ",", "const", "TargetRegisterInfo", "*", "TRI", "=", "nullptr", ")", "const", "{", "if", "(", "isReg", "(", ")", ")", "{", "OS", "<<", "printReg", "(", "Contents", ".", "R", ".", "Reg", ",", "TRI", ",", "Contents", ".", "R", ".", "Sub", ")", ";", "}", "if", "(", "isImm", "(", ")", ")", "{", "OS", "<<", "Contents", ".", "ImmVal" ]
LLVM	ARM64	TD	stmt_completion	CPU	623,336	[ ":", "$", "Vt", ",", "am_simdnoindex", ":", "$", "vaddr", ",", "!", "cast", "<", "RegisterOperand", ">", "(", "<STR_LIT>", "#", "Offset128", ")", ":", "$", "Xm", ")", ">", ";" ]	[ "def", "v8h_POST", ":", "BaseSIMDLdStPost", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opcode", ",", "<NUM_LIT>", ",", "asm", ",", "(", "outs", ")", ",", "(", "ins", "!", "cast", "<", "RegisterOperand", ">", "(", "veclist", "#", "<STR_LIT>", ")" ]
LLVM	ARM	TD	stmt_completion	CPU	623,337	[ "OpcodeStr", ",", "!", "strconcat", "(", "Dt", ",", "<STR_LIT>", ")", ",", "v8i8", ",", "OpNode", ">", "{" ]	[ "def", "v8i8", ":", "N2VDSh", "<", "op24", ",", "op23", ",", "op11_8", ",", "<NUM_LIT>", ",", "op4", ",", "N2RegVShRFrm", ",", "itin", ",", "shr_imm8", "," ]
GCC	mips	CPP	stmt_completion	CPU	623,338	[ ")", ")", "!=", "NULL", ";" ]	[ "static", "bool", "mips_use_shadow_register_set_p", "(", "tree", "type", ")", "{", "return", "lookup_attribute", "(", "<STR_LIT>", "use_shadow_register_set", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type" ]
GCC	arm	MD	stmt_completion	CPU	623,339	[ "<STR_LIT>", ")" ]	[ "(", "define_int_attr", "fmaxmin_op", "[", "(", "UNSPEC_VMAXNM", "<STR_LIT>", ")", "(", "UNSPEC_VMINNM" ]
LLVM	ARM	TD	stmt_completion	CPU	623,340	[ "[", "]", ",", "[", "SDNPWantParent", "]", ">", "{" ]	[ "def", "addrmode6dup", ":", "MemOperand", ",", "ComplexPattern", "<", "i32", ",", "<NUM_LIT>", ",", "<STR_LIT>", "," ]
LLVM	PowerPC	CPP	program_repair	CPU	623,341	[ "<FIXS>", "PPCMCAsmInfoDarwin", "::", "PPCMCAsmInfoDarwin", "(", "bool", "is64Bit", ")", "{", "<FIXE>" ]	[ "#", "include", "<STR_LIT>", "PPCMCAsmInfo.h", "<STR_LIT>", "using", "namespace", "llvm", ";", "<BUGS>", "PPCMCAsmInfoDarwin", "::", "PPCMCAsmInfoDarwin", "(", "bool", "is64Bit", ")", ":", "MCAsmInfoDarwin", "(", "false", ")", "{", "<BUGE>", "PCSymbol", "=", "<STR_LIT>", ".", "<STR_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "<STR_LIT>", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "Dwarf", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,342	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isCommutable", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	623,343	[ "::", "OK", ";" ]	[ "Relocator", "::", "Result", "tls_ldm", "(", "Relocation", "&", "pReloc", ",", "X86_32Relocator", "&", "pParent", ")", "{", "const", "X86_32GOTEntry", "&", "got_entry", "=", "pParent", ".", "getTLSModuleID", "(", ")", ";", "X86Relocator", "::", "SWord", "GOT_S", "=", "got_entry", ".", "getOffset", "(", ")", "-", "(", "pParent", ".", "getTarget", "(", ")", ".", "getGOTPLT", "(", ")", ".", "addr", "(", ")", "-", "pParent", ".", "getTarget", "(", ")", ".", "getGOT", "(", ")", ".", "addr", "(", ")", ")", ";", "Relocator", "::", "DWord", "A", "=", "pReloc", ".", "target", "(", ")", "+", "pReloc", ".", "addend", "(", ")", ";", "pReloc", ".", "target", "(", ")", "=", "GOT_S", "+", "A", ";", "return", "Relocator" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,344	[ "bits", "<", "<NUM_LIT>", ">", "Rt32", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Pv4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pv4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	623,345	[ ",", "opcode", ",", "asmop", ",", "FPR32", ">", ";" ]	[ "def", "sss", ":", "NeonI_Scalar3Same_size", "<", "u", ",", "<NUM_LIT>" ]
LLVM	ARM	CPP	next_suggestion	CPU	623,346	[ "Ext1", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "DL", ",", "MVT", "::", "v8i32", ",", "Ext1", ")", ";" ]	[ "if", "(", "ToVT", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i32", "&&", "FromVT", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i8", ")", "ExtVT", "=", "MVT", "::", "v8i16", ";", "unsigned", "Opcode", "=", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SIGN_EXTEND", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "DAG", ".", "getVTList", "(", "ExtVT", ",", "ExtVT", ")", ",", "Op", ")", ";", "SDValue", "Ext1", "=", "Ext", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "ToVT", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i32", "&&", "FromVT", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i8", ")", "{", "Ext", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "DL", ",", "MVT", "::", "v8i32", ",", "Ext", ")", ";" ]
LLVM	R600	TD	next_suggestion	GPU	623,347	[ "}" ]	[ "def", "FRAMEri32", ":", "Operand", "<", "iPTR", ">", "{", "let", "MIOperandInfo", "=", "(", "ops", "i32", ":", "$", "ptr", ",", "i32imm", ":", "$", "index", ")", ";" ]
GCC	pa	CPP	stmt_completion	CPU	623,348	[ "ub", ",", "loc", ")", ")", ";" ]	[ "machine_mode", "valmode", ";", "if", "(", "AGGREGATE_TYPE_P", "(", "valtype", ")", "\|\|", "TREE_CODE", "(", "valtype", ")", "==", "COMPLEX_TYPE", "\|\|", "VECTOR_TYPE_P", "(", "valtype", ")", ")", "{", "HOST_WIDE_INT", "valsize", "=", "int_size_in_bytes", "(", "valtype", ")", ";", "if", "(", "valsize", "==", "UNITS_PER_WORD", "\|\|", "valsize", "==", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", "return", "gen_rtx_REG", "(", "TYPE_MODE", "(", "valtype", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_64BIT", ")", "{", "rtx", "loc", "[", "<NUM_LIT>", "]", ";", "int", "i", ",", "offset", "=", "<NUM_LIT>", ";", "int", "ub", "=", "valsize", "<=", "UNITS_PER_WORD", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ub", ";", "i", "++", ")", "{", "loc", "[", "i", "]", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "DImode", ",", "<NUM_LIT>", "+", "i", ")", ",", "GEN_INT", "(", "offset", ")", ")", ";", "offset", "+=", "<NUM_LIT>", ";", "}", "return", "gen_rtx_PARALLEL", "(", "BLKmode", ",", "gen_rtvec_v", "(" ]
GCC	i386	CPP	stmt_completion	CPU	623,349	[ ",", "(", "_", "_", "v4sf", ")", "_", "mm_setzero_ps", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]	[ "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_4fnmaddss_mask", "(", "(", "_", "_", "v4sf", ")", "_", "_", "B", ",", "(", "_", "_", "v4sf", ")", "_", "_", "C", ",", "(", "_", "_", "v4sf", ")", "_", "_", "D", ",", "(", "_", "_", "v4sf", ")", "_", "_", "E", ",", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "const", "_", "_", "v4sf", "*", ")", "_", "_", "F" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	623,350	[ "const", "MachineOperand", "&", "SrcOp", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";" ]	[ "const", "MachineOperand", "&", "DstOp", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "HiOp", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "LoOp", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "DstOp", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected subregister", "<STR_LIT>", ")", ";", "mapRegs", "(", "DFG", ".", "makeRegRef", "(", "DstOp", ".", "getReg", "(", ")", ",", "Hexagon", "::", "isub_hi", ")", ",", "DFG", ".", "makeRegRef", "(", "HiOp", ".", "getReg", "(", ")", ",", "HiOp", ".", "getSubReg", "(", ")", ")", ")", ";", "mapRegs", "(", "DFG", ".", "makeRegRef", "(", "DstOp", ".", "getReg", "(", ")", ",", "Hexagon", "::", "isub_lo", ")", ",", "DFG", ".", "makeRegRef", "(", "LoOp", ".", "getReg", "(", ")", ",", "LoOp", ".", "getSubReg", "(", ")", ")", ")", ";", "return", "true", ";", "}", "case", "Hexagon", "::", "A2_addi", ":", "{", "const", "MachineOperand", "&", "A", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "A", ".", "isImm", "(", ")", "\|\|", "A", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "[", "[", "fallthrough", "]", "]", ";", "}", "case", "Hexagon", "::", "A2_tfr", ":", "{", "const", "MachineOperand", "&", "DstOp", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	623,351	[ "L", ".", "add", "(", "P", ")", ";" ]	[ "break", ";", "default", ":", "return", "false", ";", "}", "if", "(", "Classic", ")", "{", "const", "MachineOperand", "&", "Src1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "Src2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "Result", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "Computed", "=", "evaluateHexCompare2", "(", "Opc", ",", "Src1", ",", "Src2", ",", "Inputs", ",", "Result", ")", ";", "if", "(", "Computed", ")", "{", "RegisterSubReg", "DefR", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "LatticeCell", "L", "=", "Outputs", ".", "get", "(", "DefR", ".", "Reg", ")", ";", "uint32_t", "P", "=", "Result", "?", "ConstantProperties", "::", "NonZero", ":", "ConstantProperties", "::", "Zero", ";" ]
GCC	i386	CPP	code_generation	CPU	623,352	[ "static", "void", "seh_cfa_offset", "(", "FILE", "", "f", ",", "struct", "seh_frame_state", "", "seh", ",", "rtx", "pat", ")", "{", "rtx", "dest", ",", "src", ";", "HOST_WIDE_INT", "reg_offset", ";", "dest", "=", "SET_DEST", "(", "pat", ")", ";", "src", "=", "SET_SRC", "(", "pat", ")", ";", "gcc_assert", "(", "MEM_P", "(", "dest", ")", ")", ";", "dest", "=", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ";", "if", "(", "REG_P", "(", "dest", ")", ")", "reg_offset", "=", "<NUM_LIT>", ";", "else", "{", "gcc_assert", "(", "GET_CODE", "(", "dest", ")", "==", "PLUS", ")", ";", "reg_offset", "=", "INTVAL", "(", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ")", ";", "dest", "=", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ";", "}", "gcc_assert", "(", "dest", "==", "seh", "->", "cfa_reg", ")", ";", "seh_emit_save", "(", "f", ",", "seh", ",", "src", ",", "seh", "->", "cfa_offset", "-", "reg_offset", ")", ";", "}" ]	[ "Process", "REG_CFA_OFFSET", "for", "SEH", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,353	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	sparc	MD	next_suggestion	CPU	623,354	[ "<STR_LIT>", ")" ]	[ "(", "not", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	ARM	TD	next_suggestion	CPU	623,355	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	stmt_completion	CPU	623,356	[ "_", "mmask16", ")", "-", "<NUM_LIT>", ")", ";" ]	[ "return", "(", "_", "_", "mmask16", ")", "_", "_", "builtin_ia32_cmpw256_mask", "(", "(", "_", "_", "v16hi", ")", "_", "_", "X", ",", "(", "_", "_", "v16hi", ")", "_", "_", "Y", ",", "<NUM_LIT>", ",", "(", "_" ]
GCC	i386	MD	program_repair	CPU	623,357	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", "<NUM_LIT>", ")" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	623,358	[ "getIntVal", "(", ")", "<<", "shift", ")", "&", "Mask", ")", ";" ]	[ "const", "uint64_t", "Mask", "=", "(", "(", "UINT64_C", "(", "<NUM_LIT>", ")", "<<", "width", ")", "-", "<NUM_LIT>", ")", "<<", "shift", ";", "C", ".", "ptr", "&=", "(", "T", ")", "~", "Mask", ";", "C", ".", "ptr", "\|=", "(", "T", ")", "(", "(", "Lexer", ".", "getTok", "(", ")", "." ]
GCC	avr	CPP	program_repair	MPU	623,359	[ "<FIXS>", "const", "char", "*", "rname", "=", "ACONCAT", "(", "(", "new", "_", "prefix", ",", "name", "+", "strlen", "(", "old_prefix", ")", ",", "NULL", ")", ")", ";", "<FIXE>" ]	[ "if", "(", "STR_PREFIX_P", "(", "name", ",", "old_prefix", ")", ")", "{", "<BUGS>", "const", "char", "*", "rname", "=", "avr_replace_prefix", "(", "name", ",", "old_prefix", ",", "new", "_", "prefix", ")", ";", "<BUGE>", "flags", "&=", "~", "SECTION_CODE", ";", "flags", "\|=", "AVR_HAVE_JMP_CALL", "?", "<NUM_LIT>", ":", "SECTION_CODE", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,360	[ "bits", "<", "<NUM_LIT>", ">", "Ryy32", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	623,361	[ "(", "AccessSize", ")", ";" ]	[ "return", "std", "::", "string", "(", "<STR_LIT>", "__asan_report_", "<STR_LIT>", ")", "+", "(", "IsWrite", "?", "<STR_LIT>", "store", "<STR_LIT>", ":", "<STR_LIT>", "load", "<STR_LIT>", ")", "+", "utostr" ]
LLVM	X86	TD	program_repair	CPU	623,362	[ "<FIXS>", "def", "PD", ":", "Prefix", "<NUM_LIT>", ">", ";", "def", "XS", ":", "Prefix", "<NUM_LIT>", ">", ";", "def", "XD", ":", "Prefix", "<NUM_LIT>", ">", ";", "def", "PS", ":", "Prefix", "<NUM_LIT>", ">", ";", "<FIXE>" ]	[ "bits", "<NUM_LIT>", ">", "Value", "=", "val", ";", "}", "def", "NoPrfx", ":", "Prefix", "<NUM_LIT>", ">", ";", "<BUGS>", "def", "PS", ":", "Prefix", "<NUM_LIT>", ">", ";", "def", "PD", ":", "Prefix", "<NUM_LIT>", ">", ";", "def", "XS", ":", "Prefix", "<NUM_LIT>", ">", ";", "def", "XD", ":", "Prefix", "<NUM_LIT>", ">", ";", "<BUGE>", "class", "Map", "bits", "<NUM_LIT>", ">", "val", ">", "{" ]
LLVM	AArch64	CPP	stmt_completion	CPU	623,363	[ ";" ]	[ "bool", "AArch64FrameLowering", "::", "shouldCombineCSRLocalStackBump", "(", "MachineFunction", "&", "MF", ",", "unsigned", "StackBumpBytes", ")", "const", "{", "AArch64FunctionInfo", "", "AFI", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "AArch64Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ";", "const", "AArch64RegisterInfo", "", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "AFI", "->", "getLocalStackSize", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "StackBumpBytes", ">=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "return", "false", ";", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "return", "false", ";", "if", "(", "canUseRedZone", "(", "MF", ")", ")", "return", "false", ";", "return", "true" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	623,364	[ "}" ]	[ "static", "const", "PPCMCExpr", "", "createHi", "(", "const", "MCExpr", "", "Expr", ",", "bool", "IsDarwin", ",", "MCContext", "&", "Ctx", ")", "{", "return", "create", "(", "VK_PPC_HI", ",", "Expr", ",", "IsDarwin", ",", "Ctx", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	623,365	[ "return", "true", ";" ]	[ "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	623,366	[ "Imm24bitAsmOperand", ";" ]	[ "return", "Imm", ">", "=", "<NUM_LIT>", "&", "&", "Imm", "<", "=", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=" ]
LLVM	Hexagon	TD	stmt_completion	DSP	623,367	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=" ]
LLVM	AArch64	CPP	stmt_completion	CPU	623,368	[ "::", "<STR_LIT>", ":" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>" ]
GCC	aarch64	CPP	next_suggestion	CPU	623,369	[ "decl", "=", "lang_hooks", ".", "decls", ".", "pushdecl", "(", "decl", ")", ";" ]	[ "static", "void", "register_vector_type", "(", "vector_type_index", "type", ")", "{", "tree", "vectype", "=", "abi_vector_types", "[", "type", "]", ";", "tree", "id", "=", "get_identifier", "(", "vector_types", "[", "type", "]", ".", "acle_name", ")", ";", "tree", "decl", "=", "build_decl", "(", "input_location", ",", "TYPE_DECL", ",", "id", ",", "vectype", ")", ";" ]
GCC	arm	CPP	stmt_completion	CPU	623,370	[ "true", ";" ]	[ "if", "(", "mode", "==", "HFmode", ")", "return", "(", "arm_fp16_format", "!=", "ARM_FP16_FORMAT_NONE", ")", ";", "else", "if", "(", "ALL_FIXED_POINT_MODE_P", "(", "mode", ")", ")", "return" ]
GCC	nds32	MD	stmt_completion	CPU	623,371	[ ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	mips	CPP	stmt_completion	CPU	623,372	[ ")", ")", ")", "{" ]	[ "if", "(", "CONSTANT_POOL_ADDRESS_P", "(", "x", ")", ")", "{", "if", "(", "TARGET_MIPS16_TEXT_LOADS", ")", "return", "SYMBOL_PC_RELATIVE", ";", "if", "(", "TARGET_MIPS16_PCREL_LOADS", "&&", "context", "==", "SYMBOL_CONTEXT_MEM", ")", "return", "SYMBOL_PC_RELATIVE", ";", "if", "(", "mips_rtx_constant_in_small_data_p", "(", "get_pool_mode", "(", "x", ")", ")", ")", "return", "SYMBOL_GP_RELATIVE", ";", "}", "if", "(", "TARGET_GPOPT", "&&", "SYMBOL_REF_SMALL_P", "(", "x", ")", "&&", "!", "SYMBOL_REF_WEAK", "(", "x", ")", ")", "return", "SYMBOL_GP_RELATIVE", ";", "if", "(", "TARGET_ABICALLS_PIC2", "&&", "!", "(", "TARGET_ABSOLUTE_ABICALLS", "&&", "mips_symbol_binds_local_p", "(", "x" ]
LLVM	ARM	CPP	next_suggestion	CPU	623,373	[ "}" ]	[ "if", "(", "CC", "==", "ISD", "::", "SETNE", ")", "return", "ISD", "::", "SETEQ", ";", "return", "ISD", "::", "getSetCCSwappedOperands", "(", "CC", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,374	[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]	[ "def", "A4_pzxtbt", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_fb6577", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	623,375	[ "Op2", ",", "getKillRegState", "(", "Op2IsKill", ")", ")", ".", "addReg", "(", "Op3", ",", "getKillRegState", "(", "Op3IsKill", ")", ")", ";" ]	[ "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "II", ".", "getNumDefs", "(", ")", ")", ";", "Op1", "=", "constrainOperandRegClass", "(", "II", ",", "Op1", ",", "II", ".", "getNumDefs", "(", ")", "+", "<NUM_LIT>", ")", ";", "Op2", "=", "constrainOperandRegClass", "(", "II", ",", "Op2", ",", "II", ".", "getNumDefs", "(", ")", "+", "<NUM_LIT>", ")", ";", "Op2", "=", "constrainOperandRegClass", "(", "II", ",", "Op2", ",", "II", ".", "getNumDefs", "(", ")", "+", "<NUM_LIT>", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "<NUM_LIT>", ")", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "getKillRegState", "(", "Op0IsKill", ")", ")", ".", "addReg", "(", "Op1", ",", "getKillRegState", "(", "Op1IsKill", ")", ")", ".", "addReg", "(", "Op2", ",", "getKillRegState", "(", "Op2IsKill", ")", ")", ".", "addReg", "(", "Op3", ",", "getKillRegState", "(", "Op3IsKill", ")", ")", ";", "else", "{", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "getKillRegState", "(", "Op0IsKill", ")", ")", ".", "addReg", "(", "Op1", ",", "getKillRegState", "(", "Op1IsKill", ")", ")", ".", "addReg", "(" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	623,376	[ "if", "(", "!", "CallReturnsInput", ")", "return", "false", ";" ]	[ "static", "bool", "optimizeCall", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineInstr", "&", "MI", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "MachineDominatorTree", "&", "MDT", ",", "LiveIntervals", "&", "LIS", ",", "const", "WebAssemblyTargetLowering", "&", "TLI", ",", "const", "TargetLibraryInfo", "&", "LibInfo", ")", "{", "MachineOperand", "&", "Op1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Op1", ".", "isSymbol", "(", ")", ")", "return", "false", ";", "StringRef", "Name", "(", "Op1", ".", "getSymbolName", "(", ")", ")", ";", "bool", "CallReturnsInput", "=", "Name", "==", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMCPY", ")", "\|\|", "Name", "==", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMMOVE", ")", "\|\|", "Name", "==", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMSET", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,377	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs16", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "n1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	lm32	CPP	stmt_completion	MPU	623,378	[ "length", "/", "delta", ")", ";" ]	[ "unsigned", "HOST_WIDE_INT", "bits", ";", "int", "i", ";", "machine_mode", "mode", ";", "rtx", "*", "regs", ";", "switch", "(", "alignment", ")", "{", "case", "<NUM_LIT>", ":", "bits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "bits", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "bits", "=", "<NUM_LIT>", ";", "break", ";", "}", "mode", "=", "mode_for_size", "(", "bits", ",", "MODE_INT", ",", "<NUM_LIT>", ")", ";", "delta", "=", "bits", "/", "BITS_PER_UNIT", ";", "regs", "=", "XALLOCAVEC", "(", "rtx", "," ]
GCC	stormy16	MD	next_suggestion	CPU	623,379	[ "}", ")" ]	[ "(", "ashiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "BI", "CARRY_REG", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "if", "(", "!", "const_int_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "FAIL", "operands", "[", "<NUM_LIT>", "]", "=", "gen_reg_rtx", "(", "HImode", ")" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	623,380	[ "SDValue", "Value", "=", "ST", "->", "getValue", "(", ")", ";" ]	[ "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "i1", "&&", "<STR_LIT>", "Custom lowering only for i1 stores", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "StoreSDNode", "*", "ST", "=", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", ";", "SDValue", "Chain", "=", "ST", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "ST", "->", "getBasePtr", "(", ")", ";" ]
GCC	i386	MD	stmt_completion	CPU	623,381	[ ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_merge", ":", "V2DF", "(", "vec_duplicate", ":", "V2DF", "(", "float", ":", "DF", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	bfin	MD	stmt_completion	DSP	623,382	[ "(", "match_test", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "not", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "ior", "(", "not" ]
LLVM	AMDGPU	CPP	program_repair	GPU	623,383	[ "<FIXS>", "if", "(", "ResTy", "==", "MatchOperand_Success", "\|\|", "ResTy", "==", "MatchOperand_ParseFail", ")", "<FIXE>" ]	[ "ResTy", "=", "parseRegOrImm", "(", "Operands", ")", ";", "<BUGS>", "if", "(", "ResTy", "==", "MatchOperand_Success", ")", "<BUGE>", "return", "ResTy", ";", "const", "auto", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	623,384	[ "}" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]
GCC	i386	CPP	stmt_completion	CPU	623,385	[ "_", "_", "A", ",", "_", "_", "B", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m256h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_rcp_ph", "(", "_", "_", "m256h", "_", "_", "A", ",", "_", "_", "mmask16", "_", "_", "B", ",", "_", "_", "m256h", "_", "_", "C", ")", "{", "return", "_", "_", "builtin_ia32_rcpph256_mask", "(", "_", "_", "C", "," ]
LLVM	Hexagon	CPP	stmt_completion	DSP	623,386	[ "L2_loadruhgp", ";" ]	[ "switch", "(", "MCI", ".", "getOpcode", "(", ")", ")", "{", "case", "Hexagon", "::", "S2_storerbabs", ":", "opcode", "=", "Hexagon", "::", "S2_storerbgp", ";", "break", ";", "case", "Hexagon", "::", "S2_storerhabs", ":", "opcode", "=", "Hexagon", "::", "S2_storerhgp", ";", "break", ";", "case", "Hexagon", "::", "S2_storerfabs", ":", "opcode", "=", "Hexagon", "::", "S2_storerfgp", ";", "break", ";", "case", "Hexagon", "::", "S2_storeriabs", ":", "opcode", "=", "Hexagon", "::", "S2_storerigp", ";", "break", ";", "case", "Hexagon", "::", "S2_storerbnewabs", ":", "opcode", "=", "Hexagon", "::", "S2_storerbnewgp", ";", "break", ";", "case", "Hexagon", "::", "S2_storerhnewabs", ":", "opcode", "=", "Hexagon", "::", "S2_storerhnewgp", ";", "break", ";", "case", "Hexagon", "::", "S2_storerinewabs", ":", "opcode", "=", "Hexagon", "::", "S2_storerinewgp", ";", "break", ";", "case", "Hexagon", "::", "S2_storerdabs", ":", "opcode", "=", "Hexagon", "::", "S2_storerdgp", ";", "break", ";", "case", "Hexagon", "::", "L4_loadrb_abs", ":", "opcode", "=", "Hexagon", "::", "L2_loadrbgp", ";", "break", ";", "case", "Hexagon", "::", "L4_loadrub_abs", ":", "opcode", "=", "Hexagon", "::", "L2_loadrubgp", ";", "break", ";", "case", "Hexagon", "::", "L4_loadrh_abs", ":", "opcode", "=", "Hexagon", "::", "L2_loadrhgp", ";", "break", ";", "case", "Hexagon", "::", "L4_loadruh_abs", ":", "opcode", "=", "Hexagon", "::" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,387	[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	623,388	[ "}" ]	[ "let", "SrcA", "=", "<NUM_LIT>", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "HasImm", "=", "<NUM_LIT>", ";", "let", "immOpNum", "=", "<NUM_LIT>", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	623,389	[ "if", "(", "StackPtrConst", "&&", "(", "PhysReg", "==", "PPC", "::", "X1", ")", "&&", "!", "MFI", ".", "hasVarSizedObjects", "(", ")", "&&", "!", "MFI", ".", "hasOpaqueSPAdjustment", "(", ")", ")", "return", "true", ";" ]	[ "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "TM", ".", "isPPC64", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "return", "false", ";", "if", "(", "PhysReg", "==", "PPC", "::", "X2", ")", "return", "(", "getReservedRegs", "(", "MF", ")", ".", "test", "(", "PPC", "::", "X2", ")", ")", ";" ]
LLVM	Teak	CPP	stmt_completion	DSP	623,390	[ "vtrclr1", "<STR_LIT>", ")", ";" ]	[ "return", "D", "(", "<STR_LIT>" ]
GCC	csky	MD	stmt_completion	CPU	623,391	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "match_code" ]
LLVM	ARM	CPP	code_generation	CPU	623,392	[ "void", "Finish", "(", ")", "{", "const", "size_t", "VendorHeaderSize", "=", "<NUM_LIT>", "+", "CurrentVendor", ".", "size", "(", ")", "+", "<NUM_LIT>", ";", "const", "size_t", "TagHeaderSize", "=", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "Streamer", ".", "EmitIntValue", "(", "VendorHeaderSize", "+", "TagHeaderSize", "+", "ContentsSize", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "EmitBytes", "(", "CurrentVendor", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "EmitIntValue", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "EmitIntValue", "(", "TagHeaderSize", "+", "ContentsSize", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "{", "AttributeItemType", "item", "=", "Contents", "[", "i", "]", ";", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "Tag", ",", "<NUM_LIT>", ")", ";", "switch", "(", "item", ".", "Type", ")", "{", "case", "AttributeItemType", "::", "NumericAttribute", ":", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "IntValue", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "AttributeItemType", "::", "TextAttribute", ":", "Streamer", ".", "EmitBytes", "(", "UppercaseString", "(", "item", ".", "StringValue", ")", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid attribute type", "<STR_LIT>", ")", ";", "}", "}", "Contents", ".", "clear", "(", ")", ";", "}" ]	[ "Finish", "-", "Do", "final", "processing", "and", "write", "the", "object", "to", "the", "output", "stream", "." ]
LLVM	ARM	CPP	stmt_completion	CPU	623,393	[ "RCPair", "(", "<NUM_LIT>", "U", ",", "&", "ARM", "::", "QPRRegClass", ")", ";" ]	[ "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "RCPair", "(", "<NUM_LIT>", "U", ",", "&", "ARM", "::", "hGPRRegClass", ")", ";", "break", ";", "case", "'", "r", "'", ":", "return", "RCPair", "(", "<NUM_LIT>", "U", ",", "&", "ARM", "::", "GPRRegClass", ")", ";", "case", "'", "w", "'", ":", "if", "(", "VT", "==", "MVT", "::", "f32", ")", "return", "RCPair", "(", "<NUM_LIT>", "U", ",", "&", "ARM", "::", "SPRRegClass", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "RCPair", "(", "<NUM_LIT>", "U", ",", "&", "ARM", "::", "DPRRegClass", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return" ]
GCC	v850	MD	stmt_completion	MPU	623,394	[ "]", ")" ]	[ "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "CC_REGNUM", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	arm	MD	program_repair	CPU	623,395	[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")", "(", "define_insn", "<STR_LIT>" ]
LLVM	CSKY	TD	stmt_completion	CPU	623,396	[ "<NUM_LIT>", ";" ]	[ "def", "LRW16_Gen", ":", "CSKY16Inst", "<", "AddrModeNone", ",", "(", "outs", "mGPR", ":", "$", "rz", ")", ",", "(", "ins", "bare_symbol", ":", "$", "src", ",", "constpool_symbol_16bit", ":", "$", "label", ")", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "rz", ";", "bits", "<", "<NUM_LIT>", ">", "label", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "label", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "=" ]
LLVM	TPC	CPP	stmt_completion	Virtual ISA	623,397	[ ";" ]	[ "const", "MCInstrDesc", "&", "MC", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "!", "TPCII", "::", "isVPUInst", "(", "MC", ")", ")", "return", "false", ";", "if", "(", "TPCII", "::", "getSrcCIsStoreSrcC", "(", "MC", ")", ")", "return", "true", ";", "return", "false" ]
LLVM	Mips	CPP	program_repair	CPU	623,398	[ "<FIXS>", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "SDLoc", "(", "Node", ")", ",", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "<FIXE>" ]	[ "inline", "SDValue", "getImm", "(", "const", "SDNode", "*", "Node", ",", "uint64_t", "Imm", ")", "{", "<BUGS>", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "}", "virtual", "void", "processFunctionAfterISel", "(", "MachineFunction", "&", "MF", ")", "=", "<NUM_LIT>", ";" ]
GCC	i386	MD	stmt_completion	CPU	623,399	[ "<STR_LIT>", ")", "]", ")" ]	[ "[", "(", "V2DI", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "(", "V8DI", "<STR_LIT>", ")", "(", "V8DF", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V8SF", "<STR_LIT>", ")", "(", "V16SI", "<STR_LIT>", ")", "(", "V16SF", "<STR_LIT>", ")", "(", "V16QI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V32QI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V64QI", "<STR_LIT>", ")", "(", "V32HI" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

623,300

[ ",", "TRI", ")", ";" ]

[ "if", "(", "UnusedLowVGPR", "&&", "(", "TRI", "->", "getHWRegIndex", "(", "UnusedLowVGPR", ")", "<", "TRI", "->", "getHWRegIndex", "(", "VGPRForAGPRCopy", ")", ")", ")", "{", "FuncInfo", "->", "setVGPRForAGPRCopy", "(", "UnusedLowVGPR", ")", ";", "MRI", ".", "reserveReg", "(", "UnusedLowVGPR", ",", "TRI", ")", ";", "}", "}", "Register", "LongBranchReservedReg", "=", "FuncInfo", "->", "getLongBranchReservedReg", "(", ")", ";", "Register", "UnusedLowSGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MRI", ",", "&", "AMDGPU", "::", "SGPR_64RegClass", ",", "MF", ")", ";", "if", "(", "LongBranchReservedReg", "&&", "UnusedLowSGPR", ")", "{", "FuncInfo", "->", "setLongBranchReservedReg", "(", "UnusedLowSGPR", ")", ";", "MRI", ".", "reserveReg", "(", "UnusedLowSGPR" ]

GCC

i386

MD

next_suggestion

CPU

623,301

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]

[ "(", "compare", "(", "and", ":", "SWI124", "(", "match_operand", ":", "SWI124", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SWI124", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

nds32

MD

stmt_completion

CPU

623,302

[ "match_code", "<STR_LIT>", ")" ]

[ "<STR_LIT>", "(", "and", "(" ]

LLVM

AArch64

CPP

next_suggestion

CPU

623,303

[ "SDValue", "Op0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "ByteVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "if", "(", "VT", ".", "getSizeInBits", "(", ")", ".", "getKnownMinValue", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "ElemSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "ByteSize", "=", "VT", ".", "getSizeInBits", "(", ")", ".", "getKnownMinValue", "(", ")", "/", "<NUM_LIT>", ";", "EVT", "ByteVT", "=", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "MVT", "::", "i8", ",", "ElementCount", "::", "getScalable", "(", "ByteSize", ")", ")", ";" ]

GCC

mips

MD

next_suggestion

CPU

623,304

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

vms

CPP

next_suggestion

Virtual ISA

623,305

[ "}" ]

[ "strcpy", "(", "filename_buff", ",", "filespec", ")", ";", "decc", "$", "to_vms", "(", "filespec", ",", "translate_unix", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "strcpy", "(", "new", "_", "host_filespec", ",", "filename_buff", ")", ";", "return", "new", "_", "host_filespec", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

623,306

[ "}" ]

[ "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tLDRpci", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tPICADD", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tMOVi8", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "ARM", "::", "CPSR", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "unsigned", "NewVReg4", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tORR", ")", ",", "NewVReg4", ")", ".", "addReg", "(", "ARM", "::", "CPSR", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "unsigned", "NewVReg5", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tADDframe", ")", ",", "NewVReg5", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tSTRi", ")", ")", ".", "addReg", "(", "NewVReg4", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg5", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "LDRi12", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "CPMMO", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "PICADD", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "STRi12", ")", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "}" ]

LLVM

AArch64

CPP

code_generation

CPU

623,307

[ "outliner", "::", "OutlinedFunction", "AArch64InstrInfo", "::", "getOutliningCandidateInfo", "(", "std", "::", "vector", "<", "outliner", "::", "Candidate", ">", "&", "RepeatedSequenceLocs", ")", "const", "{", "unsigned", "SequenceSize", "=", "std", "::", "accumulate", "(", "RepeatedSequenceLocs", "[", "<NUM_LIT>", "]", ".", "front", "(", ")", ",", "std", "::", "next", "(", "RepeatedSequenceLocs", "[", "<NUM_LIT>", "]", ".", "back", "(", ")", ")", ",", "<NUM_LIT>", ",", "[", "this", "]", "(", "unsigned", "Sum", ",", "const", "MachineInstr", "&", "MI", ")", "{", "return", "Sum", "+", "getInstSizeInBytes", "(", "MI", ")", ";", "}", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "getRegisterInfo", "(", ")", ";", "std", "::", "for_each", "(", "RepeatedSequenceLocs", ".", "begin", "(", ")", ",", "RepeatedSequenceLocs", ".", "end", "(", ")", ",", "[", "&", "TRI", "]", "(", "outliner", "::", "Candidate", "&", "C", ")", "{", "C", ".", "initLRU", "(", "TRI", ")", ";", "}", ")", ";", "auto", "CantGuaranteeValueAcrossCall", "=", "[", "]", "(", "outliner", "::", "Candidate", "&", "C", ")", "{", "LiveRegUnits", "LRU", "=", "C", ".", "LRU", ";", "return", "(", "!", "LRU", ".", "available", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "||", "!", "LRU", ".", "available", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "||", "!", "LRU", ".", "available", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "}", ";", "RepeatedSequenceLocs", ".", "erase", "(", "std", "::", "remove_if", "(", "RepeatedSequenceLocs", ".", "begin", "(", ")", ",", "RepeatedSequenceLocs", ".", "end", "(", ")", ",", "CantGuaranteeValueAcrossCall", ")", ",", "RepeatedSequenceLocs", ".", "end", "(", ")", ")", ";", "if", "(", "RepeatedSequenceLocs", ".", "empty", "(", ")", ")", "return", "outliner", "::", "OutlinedFunction", "(", ")", ";", "unsigned", "LastInstrOpcode", "=", "RepeatedSequenceLocs", "[", "<NUM_LIT>", "]", ".", "back", "(", ")", "->", "getOpcode", "(", ")", ";", "auto", "SetCandidateCallInfo", "=", "[", "&", "RepeatedSequenceLocs", "]", "(", "unsigned", "CallID", ",", "unsigned", "NumBytesForCall", ")", "{", "for", "(", "outliner", "::", "Candidate", "&", "C", ":", "RepeatedSequenceLocs", ")", "C", ".", "setCallInfo", "(", "CallID", ",", "NumBytesForCall", ")", ";", "}", ";", "unsigned", "FrameID", "=", "MachineOutlinerDefault", ";", "unsigned", "NumBytesToCreateFrame", "=", "<NUM_LIT>", ";", "if", "(", "RepeatedSequenceLocs", "[", "<NUM_LIT>", "]", ".", "back", "(", ")", "->", "isTerminator", "(", ")", ")", "{", "FrameID", "=", "MachineOutlinerTailCall", ";", "NumBytesToCreateFrame", "=", "<NUM_LIT>", ";", "SetCandidateCallInfo", "(", "MachineOutlinerTailCall", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "LastInstrOpcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "LastInstrOpcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "FrameID", "=", "MachineOutlinerThunk", ";", "NumBytesToCreateFrame", "=", "<NUM_LIT>", ";", "SetCandidateCallInfo", "(", "MachineOutlinerThunk", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "std", "::", "all_of", "(", "RepeatedSequenceLocs", ".", "begin", "(", ")", ",", "RepeatedSequenceLocs", ".", "end", "(", ")", ",", "[", "]", "(", "outliner", "::", "Candidate", "&", "C", ")", "{", "return", "C", ".", "LRU", ".", "available", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", ")", ")", "{", "FrameID", "=", "MachineOutlinerNoLRSave", ";", "NumBytesToCreateFrame", "=", "<NUM_LIT>", ";", "SetCandidateCallInfo", "(", "MachineOutlinerNoLRSave", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "FrameID", "=", "MachineOutlinerDefault", ";", "NumBytesToCreateFrame", "=", "<NUM_LIT>", ";", "SetCandidateCallInfo", "(", "MachineOutlinerDefault", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "std", "::", "any_of", "(", "RepeatedSequenceLocs", "[", "<NUM_LIT>", "]", ".", "front", "(", ")", ",", "RepeatedSequenceLocs", "[", "<NUM_LIT>", "]", ".", "back", "(", ")", ",", "[", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "isCall", "(", ")", ";", "}", ")", ")", "NumBytesToCreateFrame", "+=", "<NUM_LIT>", ";", "else", "if", "(", "FrameID", "!=", "MachineOutlinerThunk", "&&", "FrameID", "!=", "MachineOutlinerTailCall", "&&", "RepeatedSequenceLocs", "[", "<NUM_LIT>", "]", ".", "back", "(", ")", "->", "isCall", "(", ")", ")", "NumBytesToCreateFrame", "+=", "<NUM_LIT>", ";", "return", "outliner", "::", "OutlinedFunction", "(", "RepeatedSequenceLocs", ",", "SequenceSize", ",", "NumBytesToCreateFrame", ",", "FrameID", ")", ";", "}" ]

[ "Returns", "a", "outliner", ":", ":OutlinedFunction", "struct", "containing", "target-specific", "information", "for", "a", "set", "of", "outlining", "candidates", "." ]

GCC

i386

CPP

next_suggestion

CPU

623,308

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_roundscale_sd", "(", "_", "_", "m128d", "_", "_", "A", ",", "_", "_", "mmask8", "_", "_", "B", ",", "_", "_", "m128d", "_", "_", "C", ",", "_", "_", "m128d", "_", "_", "D", ",", "const", "int", "_", "_", "imm", ")", "{", "return", "(", "_", "_", "m128d", ")", "_", "_", "builtin_ia32_rndscalesd_mask_round", "(", "(", "_", "_", "v2df", ")", "_", "_", "C", ",", "(", "_", "_", "v2df", ")", "_", "_", "D", ",", "_", "_", "imm", ",", "(", "_", "_", "v2df", ")", "_", "_", "A", ",", "(", "_", "_", "mmask8", ")", "_", "_", "B", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

623,309

[ "m128", "_", "_", "B", ",", "_", "_", "m128", "_", "_", "C", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_nmsub_ps", "(", "_", "_", "m128", "_", "_", "A", ",", "_", "_" ]

GCC

arm

CPP

program_repair

CPU

623,310

[ "<FIXS>", "ARM_FUSE_NOTHING", ",", "-", "<NUM_LIT>", "<FIXE>" ]

[ "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ",", "<BUGS>", "ARM_FUSE_NOTHING", "<BUGE>", "}", ";" ]

GCC

nios2

MD

stmt_completion

MPU

623,311

[ "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")" ]

[ "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup" ]

LLVM

AArch64

TD

stmt_completion

CPU

623,312

[ "v16i8", "(", "Neon_cmpz", "(", "v16i8", "VPR128", ":", "$", "Rn", ")", ",", "(", "i32", "imm", ":", "$", "Imm", ")", ",", "CC", ")", ")", ")", "]", ",", "NoItinerary", ">", ";" ]

[ "def", "_16B", ":", "NeonI_2VMisc", "<", "<NUM_LIT>", ",", "u", ",", "<NUM_LIT>", ",", "opcode", ",", "(", "outs", "VPR128", ":", "$", "Rd", ")", ",", "(", "ins", "VPR128", ":", "$", "Rn", ",", "neon_uimm0", ":", "$", "Imm", ")", ",", "asmop", "#", "<STR_LIT>", ",", "[", "(", "set", "(", "v16i8", "VPR128", ":", "$", "Rd", ")", ",", "(" ]

LLVM

CellSPU

CPP

code_generation

MPU

623,313

[ "void", "SPUFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FrameSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "unsigned", "TargetAlign", "=", "getStackAlignment", "(", ")", ";", "unsigned", "Align", "=", "std", "::", "max", "(", "TargetAlign", ",", "MFI", "->", "getMaxAlignment", "(", ")", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "<STR_LIT>", "Alignment is not power of 2", "<STR_LIT>", ")", ";", "unsigned", "AlignMask", "=", "Align", "-", "<NUM_LIT>", ";", "unsigned", "maxCallFrameSize", "=", "MFI", "->", "getMaxCallFrameSize", "(", ")", ";", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "maxCallFrameSize", "=", "(", "maxCallFrameSize", "+", "AlignMask", ")", "&", "~", "AlignMask", ";", "MFI", "->", "setMaxCallFrameSize", "(", "maxCallFrameSize", ")", ";", "FrameSize", "+=", "maxCallFrameSize", ";", "FrameSize", "=", "(", "FrameSize", "+", "AlignMask", ")", "&", "~", "AlignMask", ";", "MFI", "->", "setStackSize", "(", "FrameSize", ")", ";", "}" ]

[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]

LLVM

Hexagon

CPP

stmt_completion

DSP

623,314

[ "&", "Range", ")", "{" ]

[ "void", "add", "(", "const", "IndexRange" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

623,315

[ "::", "max", "(", ")", ")", ";" ]

[ "assert", "(", "!", "SU", "->", "isBoundaryNode", "(", ")", ")", ";", "assert", "(", "NumPreds", "[", "SU", "->", "NodeNum", "]", "!=", "std", "::", "numeric_limits", "<", "unsigned", ">" ]

LLVM

SPIRV

CPP

program_repair

Virtual ISA

623,316

[ "<FIXS>", "MIB", ".", "addUse", "(", "buildConstantIntReg32", "(", "DL", ".", "getTypeStoreSize", "(", "PType", ")", ",", "MIRBuilder", ",", "GR", ")", ")", ";", "<FIXE>", "<FIXS>", "MIB", ".", "addUse", "(", "buildConstantIntReg32", "(", "DL", ".", "getPrefTypeAlign", "(", "PType", ")", ".", "value", "(", ")", ",", "MIRBuilder", ",", "GR", ")", ")", ";", "<FIXE>" ]

[ "Type", "*", "PType", "=", "const_cast", "Type", "*", ">", "(", "getBlockStructType", "(", "BlockLiteralReg", ",", "MRI", ")", ")", ";", "<BUGS>", "MIB", ".", "addUse", "(", "buildConstantIntReg", "(", "DL", ".", "getTypeStoreSize", "(", "PType", ")", ",", "MIRBuilder", ",", "GR", ")", ")", ";", "<BUGE>", "<BUGS>", "MIB", ".", "addUse", "(", "buildConstantIntReg", "(", "DL", ".", "getPrefTypeAlign", "(", "PType", ")", ".", "value", "(", ")", ",", "MIRBuilder", ",", "GR", ")", ")", ";", "<BUGE>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "LocalSizes", ".", "size", "(", ")", ";", "i", "++", ")", "MIB", ".", "addUse", "(", "LocalSizes", "[", "i", "]", ")", ";" ]

GCC

rs6000

CPP

program_repair

CPU

623,317

[ "<FIXS>", "rtx", "mem", ";", "<FIXE>", "<FIXS>", "mem", "=", "gen_frame_mem_offset", "(", "reg_mode", ",", "frame_reg_rtx", ",", "info", "->", "ehrd_offset", "+", "sp_offset", "+", "reg_size", "*", "(", "int", ")", "i", ")", ";", "<FIXE>" ]

[ "for", "(", "i", "=", "<NUM_LIT>", ";", ";", "++", "i", ")", "{", "<BUGS>", "rtx", "addr", ",", "mem", ";", "<BUGE>", "regno", "=", "EH_RETURN_DATA_REGNO", "(", "i", ")", ";", "if", "(", "regno", "==", "INVALID_REGNUM", ")", "break", ";", "<BUGS>", "addr", "=", "plus_constant", "(", "frame_reg_rtx", ",", "info", "->", "ehrd_offset", "+", "sp_offset", "+", "reg_size", "*", "(", "int", ")", "i", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "reg_mode", ",", "addr", ")", ";", "<BUGE>", "set_mem_alias_set", "(", "mem", ",", "rs6000_sr_alias_set", ")", ";", "emit_move_insn", "(", "gen_rtx_REG", "(", "reg_mode", ",", "regno", ")", ",", "mem", ")", ";" ]

GCC

frv

MD

next_suggestion

VLIW

623,318

[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "high", ":", "SI", "(", "const", ":", "SI", "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_GOT", ")", ")", ")", ")" ]

GCC

m68k

MD

next_suggestion

MPU

623,319

[ "<STR_LIT>", ")" ]

[ "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]

GCC

nds32

MD

next_suggestion

CPU

623,320

[ "const", "char", "*", "pats", "[", "]", "=", "{", "<STR_LIT>", "," ]

[ "(", "vec_select", ":", "HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", "(", "vec_duplicate", ":", "V2HI", "(", "vec_select", ":", "HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "TARGET_BIG_ENDIAN", ")", "{" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

623,321

[ "R", ".", "Sub", ")", ";" ]

[ "if", "(", "isReg", "(", ")", ")", "{", "OS", "<<", "PrintReg", "(", "Contents", ".", "R", ".", "Reg", ",", "TRI", ",", "Contents", "." ]

LLVM

AArch64

CPP

next_suggestion

CPU

623,322

[ "if", "(", "Imm", "!=", "<NUM_LIT>", "ULL", "<<", "(", "ShtAmt", "-", "<NUM_LIT>", ")", ")", "return", "false", ";" ]

[ "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "false", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "unsigned", "ShtAmt", "=", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShtAmt", ">", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", "||", "Op", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "ADD", ")", "return", "false", ";", "APInt", "Imm", ";", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "Imm", "=", "APInt", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "<<", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "Imm", "=", "APInt", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ";", "else", "return", "false", ";" ]

LLVM

AMDGPU

TD

stmt_completion

GPU

623,323

[ ",", "(", "as_i16imm", "$", "offset", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "SIds_ordered_count", "i32", ":", "$", "value", ",", "i16", ":", "$", "offset", ")", ",", "(", "DS_ORDERED_COUNT", "$", "value" ]

LLVM

SystemZ

TD

next_suggestion

CPU

623,324

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "BD2", ";", "bits", "<", "<NUM_LIT>", ">", "V3", ";", "bits", "<", "<NUM_LIT>", ">", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "}", ";" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

623,325

[ "Loop", "->", "Inner", "=", "Inner", ";" ]

[ "if", "(", "!", "contains", "(", "InnerBlocks", ",", "Curr", ")", ")", "{", "InnerBlocks", ".", "insert", "(", "Curr", ")", ";", "Blocks", ".", "remove", "(", "Curr", ")", ";", "for", "(", "const", "auto", "&", "iter", ":", "Curr", "->", "BranchesIn", ")", "Queue", ".", "insert", "(", "iter", ")", ";", "}", "}", "assert", "(", "!", "InnerBlocks", ".", "empty", "(", ")", ")", ";", "for", "(", "const", "auto", "&", "Curr", ":", "InnerBlocks", ")", "{", "for", "(", "const", "auto", "&", "iter", ":", "Curr", "->", "BranchesOut", ")", "{", "Block", "*", "Possible", "=", "iter", ".", "first", ";", "if", "(", "!", "contains", "(", "InnerBlocks", ",", "Possible", ")", ")", "NextEntries", ".", "insert", "(", "Possible", ")", ";", "}", "}", "LoopShape", "*", "Loop", "=", "new", "LoopShape", "(", ")", ";", "Notice", "(", "Loop", ")", ";", "for", "(", "const", "auto", "&", "iter", ":", "Entries", ")", "Solipsize", "(", "iter", ",", "Branch", "::", "Continue", ",", "Loop", ",", "InnerBlocks", ")", ";", "for", "(", "const", "auto", "&", "iter", ":", "NextEntries", ")", "Solipsize", "(", "iter", ",", "Branch", "::", "Break", ",", "Loop", ",", "InnerBlocks", ")", ";", "Shape", "*", "Inner", "=", "Process", "(", "InnerBlocks", ",", "Entries", ",", "nullptr", ")", ";" ]

LLVM

ARM

CPP

code_generation

CPU

623,326

[ "bool", "ARMTargetLowering", "::", "canCombineStoreAndExtract", "(", "Type", "*", "VectorTy", ",", "Value", "*", "Idx", ",", "unsigned", "&", "Cost", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", ")", "return", "false", ";", "if", "(", "VectorTy", "->", "isFPOrFPVectorTy", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isa", "<", "ConstantInt", ">", "(", "Idx", ")", ")", "return", "false", ";", "assert", "(", "VectorTy", "->", "isVectorTy", "(", ")", "&&", "<STR_LIT>", "VectorTy is not a vector type", "<STR_LIT>", ")", ";", "unsigned", "BitWidth", "=", "VectorTy", "->", "getPrimitiveSizeInBits", "(", ")", ".", "getFixedValue", "(", ")", ";", "if", "(", "BitWidth", "==", "<NUM_LIT>", "||", "BitWidth", "==", "<NUM_LIT>", ")", "{", "Cost", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "return", "false", ";", "}" ]

[ "Return", "true", "if", "the", "target", "can", "combine", "store", "(", "extractelement", "VectorTy", ",", "Idx", ")", "." ]

LLVM

SystemZ

TD

next_suggestion

CPU

623,327

[ "}" ]

[ "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "Has20BitOffset", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "HasIndex", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "Is128Bit", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "AccessBytes", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CCValues", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CompareZeroCCMask", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "CCMaskFirst", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "CCMaskLast", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "IsLogical", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "CCIfNoSignedWrap", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

623,328

[ "*", "this", ",", "M", ")", ";" ]

[ "return", "make_unique", "<", "AArch64DCModule", ">", "(" ]

LLVM

AArch64

TD

stmt_completion

CPU

623,329

[ "void", ")", "Imm", ";", "return", "true", ";", "}", "]", ">", "{" ]

[ "def", "neon_uimm8", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "(" ]

GCC

i386

CPP

code_generation

CPU

623,330

[ "bool", "ix86_expand_strlen", "(", "rtx", "out", ",", "rtx", "src", ",", "rtx", "eoschar", ",", "rtx", "align", ")", "{", "if", "(", "TARGET_UNROLL_STRLEN", "&&", "TARGET_INLINE_ALL_STRINGOPS", "&&", "eoschar", "==", "const0_rtx", "&&", "optimize", ">", "<NUM_LIT>", ")", "{", "rtx", "addr", "=", "force_reg", "(", "Pmode", ",", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ";", "emit_move_insn", "(", "out", ",", "addr", ")", ";", "ix86_expand_strlensi_unroll_1", "(", "out", ",", "src", ",", "align", ")", ";", "emit_insn", "(", "gen_sub2_insn", "(", "out", ",", "addr", ")", ")", ";", "return", "true", ";", "}", "else", "return", "false", ";", "}" ]

[ "Expand", "strlen", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,331

[ "let", "Uses", "=", "[", "GOSP", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isSolo", "=", "<NUM_LIT>", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

623,332

[ "case", "Match_MnemonicFail", ":", "{" ]

[ "bool", "PPCAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "{", "MCInst", "Inst", ";", "switch", "(", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ",", "MatchingInlineAsm", ")", ")", "{", "case", "Match_Success", ":", "ProcessInstruction", "(", "Inst", ",", "Operands", ")", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "instruction use requires an option to be enabled", "<STR_LIT>", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

623,333

[ "m256i", "_", "_", "A", ",", "_", "_", "m256i", "_", "_", "B", ",", "_", "_", "m256i", "_", "_", "C", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_shldv_epi16", "(", "_", "_" ]

LLVM

AArch64

TD

stmt_completion

CPU

623,334

[ ",", "sub_32", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "i64", "i64imm_32bit", ":", "$", "src", ")", ",", "(", "SUBREG_TO_REG", "(", "i64", "<NUM_LIT>", ")", ",", "(", "MOVi32imm", "(", "trunc_imm", "imm", ":", "$", "src", ")", ")" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

623,335

[ ";" ]

[ "void", "print", "(", "raw_ostream", "&", "OS", ",", "const", "TargetRegisterInfo", "*", "TRI", "=", "nullptr", ")", "const", "{", "if", "(", "isReg", "(", ")", ")", "{", "OS", "<<", "printReg", "(", "Contents", ".", "R", ".", "Reg", ",", "TRI", ",", "Contents", ".", "R", ".", "Sub", ")", ";", "}", "if", "(", "isImm", "(", ")", ")", "{", "OS", "<<", "Contents", ".", "ImmVal" ]

LLVM

ARM64

TD

stmt_completion

CPU

623,336

[ ":", "$", "Vt", ",", "am_simdnoindex", ":", "$", "vaddr", ",", "!", "cast", "<", "RegisterOperand", ">", "(", "<STR_LIT>", "#", "Offset128", ")", ":", "$", "Xm", ")", ">", ";" ]

[ "def", "v8h_POST", ":", "BaseSIMDLdStPost", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opcode", ",", "<NUM_LIT>", ",", "asm", ",", "(", "outs", ")", ",", "(", "ins", "!", "cast", "<", "RegisterOperand", ">", "(", "veclist", "#", "<STR_LIT>", ")" ]

LLVM

ARM

TD

stmt_completion

CPU

623,337

[ "OpcodeStr", ",", "!", "strconcat", "(", "Dt", ",", "<STR_LIT>", ")", ",", "v8i8", ",", "OpNode", ">", "{" ]

[ "def", "v8i8", ":", "N2VDSh", "<", "op24", ",", "op23", ",", "op11_8", ",", "<NUM_LIT>", ",", "op4", ",", "N2RegVShRFrm", ",", "itin", ",", "shr_imm8", "," ]

GCC

mips

CPP

stmt_completion

CPU

623,338

[ ")", ")", "!=", "NULL", ";" ]

[ "static", "bool", "mips_use_shadow_register_set_p", "(", "tree", "type", ")", "{", "return", "lookup_attribute", "(", "<STR_LIT>", "use_shadow_register_set", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type" ]

GCC

arm

MD

stmt_completion

CPU

623,339

[ "<STR_LIT>", ")" ]

[ "(", "define_int_attr", "fmaxmin_op", "[", "(", "UNSPEC_VMAXNM", "<STR_LIT>", ")", "(", "UNSPEC_VMINNM" ]

LLVM

ARM

TD

stmt_completion

CPU

623,340

[ "[", "]", ",", "[", "SDNPWantParent", "]", ">", "{" ]

[ "def", "addrmode6dup", ":", "MemOperand", ",", "ComplexPattern", "<", "i32", ",", "<NUM_LIT>", ",", "<STR_LIT>", "," ]

LLVM

PowerPC

CPP

program_repair

CPU

623,341

[ "<FIXS>", "PPCMCAsmInfoDarwin", "::", "PPCMCAsmInfoDarwin", "(", "bool", "is64Bit", ")", "{", "<FIXE>" ]

[ "#", "include", "<STR_LIT>", "PPCMCAsmInfo.h", "<STR_LIT>", "using", "namespace", "llvm", ";", "<BUGS>", "PPCMCAsmInfoDarwin", "::", "PPCMCAsmInfoDarwin", "(", "bool", "is64Bit", ")", ":", "MCAsmInfoDarwin", "(", "false", ")", "{", "<BUGE>", "PCSymbol", "=", "<STR_LIT>", ".", "<STR_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "<STR_LIT>", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "Dwarf", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,342

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isCommutable", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

623,343

[ "::", "OK", ";" ]

[ "Relocator", "::", "Result", "tls_ldm", "(", "Relocation", "&", "pReloc", ",", "X86_32Relocator", "&", "pParent", ")", "{", "const", "X86_32GOTEntry", "&", "got_entry", "=", "pParent", ".", "getTLSModuleID", "(", ")", ";", "X86Relocator", "::", "SWord", "GOT_S", "=", "got_entry", ".", "getOffset", "(", ")", "-", "(", "pParent", ".", "getTarget", "(", ")", ".", "getGOTPLT", "(", ")", ".", "addr", "(", ")", "-", "pParent", ".", "getTarget", "(", ")", ".", "getGOT", "(", ")", ".", "addr", "(", ")", ")", ";", "Relocator", "::", "DWord", "A", "=", "pReloc", ".", "target", "(", ")", "+", "pReloc", ".", "addend", "(", ")", ";", "pReloc", ".", "target", "(", ")", "=", "GOT_S", "+", "A", ";", "return", "Relocator" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,344

[ "bits", "<", "<NUM_LIT>", ">", "Rt32", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Pv4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pv4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

623,345

[ ",", "opcode", ",", "asmop", ",", "FPR32", ">", ";" ]

[ "def", "sss", ":", "NeonI_Scalar3Same_size", "<", "u", ",", "<NUM_LIT>" ]

LLVM

ARM

CPP

next_suggestion

CPU

623,346

[ "Ext1", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "DL", ",", "MVT", "::", "v8i32", ",", "Ext1", ")", ";" ]

[ "if", "(", "ToVT", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i32", "&&", "FromVT", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i8", ")", "ExtVT", "=", "MVT", "::", "v8i16", ";", "unsigned", "Opcode", "=", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SIGN_EXTEND", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "DAG", ".", "getVTList", "(", "ExtVT", ",", "ExtVT", ")", ",", "Op", ")", ";", "SDValue", "Ext1", "=", "Ext", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "ToVT", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i32", "&&", "FromVT", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i8", ")", "{", "Ext", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "DL", ",", "MVT", "::", "v8i32", ",", "Ext", ")", ";" ]

LLVM

R600

TD

next_suggestion

GPU

623,347

[ "}" ]

[ "def", "FRAMEri32", ":", "Operand", "<", "iPTR", ">", "{", "let", "MIOperandInfo", "=", "(", "ops", "i32", ":", "$", "ptr", ",", "i32imm", ":", "$", "index", ")", ";" ]

GCC

pa

CPP

stmt_completion

CPU

623,348

[ "ub", ",", "loc", ")", ")", ";" ]

[ "machine_mode", "valmode", ";", "if", "(", "AGGREGATE_TYPE_P", "(", "valtype", ")", "||", "TREE_CODE", "(", "valtype", ")", "==", "COMPLEX_TYPE", "||", "VECTOR_TYPE_P", "(", "valtype", ")", ")", "{", "HOST_WIDE_INT", "valsize", "=", "int_size_in_bytes", "(", "valtype", ")", ";", "if", "(", "valsize", "==", "UNITS_PER_WORD", "||", "valsize", "==", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", "return", "gen_rtx_REG", "(", "TYPE_MODE", "(", "valtype", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_64BIT", ")", "{", "rtx", "loc", "[", "<NUM_LIT>", "]", ";", "int", "i", ",", "offset", "=", "<NUM_LIT>", ";", "int", "ub", "=", "valsize", "<=", "UNITS_PER_WORD", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ub", ";", "i", "++", ")", "{", "loc", "[", "i", "]", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "DImode", ",", "<NUM_LIT>", "+", "i", ")", ",", "GEN_INT", "(", "offset", ")", ")", ";", "offset", "+=", "<NUM_LIT>", ";", "}", "return", "gen_rtx_PARALLEL", "(", "BLKmode", ",", "gen_rtvec_v", "(" ]

GCC

i386

CPP

stmt_completion

CPU

623,349

[ ",", "(", "_", "_", "v4sf", ")", "_", "mm_setzero_ps", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

[ "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_4fnmaddss_mask", "(", "(", "_", "_", "v4sf", ")", "_", "_", "B", ",", "(", "_", "_", "v4sf", ")", "_", "_", "C", ",", "(", "_", "_", "v4sf", ")", "_", "_", "D", ",", "(", "_", "_", "v4sf", ")", "_", "_", "E", ",", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "const", "_", "_", "v4sf", "*", ")", "_", "_", "F" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

623,350

[ "const", "MachineOperand", "&", "SrcOp", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";" ]

[ "const", "MachineOperand", "&", "DstOp", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "HiOp", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "LoOp", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "DstOp", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected subregister", "<STR_LIT>", ")", ";", "mapRegs", "(", "DFG", ".", "makeRegRef", "(", "DstOp", ".", "getReg", "(", ")", ",", "Hexagon", "::", "isub_hi", ")", ",", "DFG", ".", "makeRegRef", "(", "HiOp", ".", "getReg", "(", ")", ",", "HiOp", ".", "getSubReg", "(", ")", ")", ")", ";", "mapRegs", "(", "DFG", ".", "makeRegRef", "(", "DstOp", ".", "getReg", "(", ")", ",", "Hexagon", "::", "isub_lo", ")", ",", "DFG", ".", "makeRegRef", "(", "LoOp", ".", "getReg", "(", ")", ",", "LoOp", ".", "getSubReg", "(", ")", ")", ")", ";", "return", "true", ";", "}", "case", "Hexagon", "::", "A2_addi", ":", "{", "const", "MachineOperand", "&", "A", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "A", ".", "isImm", "(", ")", "||", "A", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "[", "[", "fallthrough", "]", "]", ";", "}", "case", "Hexagon", "::", "A2_tfr", ":", "{", "const", "MachineOperand", "&", "DstOp", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

623,351

[ "L", ".", "add", "(", "P", ")", ";" ]

[ "break", ";", "default", ":", "return", "false", ";", "}", "if", "(", "Classic", ")", "{", "const", "MachineOperand", "&", "Src1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "Src2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "Result", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "Computed", "=", "evaluateHexCompare2", "(", "Opc", ",", "Src1", ",", "Src2", ",", "Inputs", ",", "Result", ")", ";", "if", "(", "Computed", ")", "{", "RegisterSubReg", "DefR", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "LatticeCell", "L", "=", "Outputs", ".", "get", "(", "DefR", ".", "Reg", ")", ";", "uint32_t", "P", "=", "Result", "?", "ConstantProperties", "::", "NonZero", ":", "ConstantProperties", "::", "Zero", ";" ]

GCC

i386

CPP

code_generation

CPU

623,352

[ "static", "void", "seh_cfa_offset", "(", "FILE", "*", "f", ",", "struct", "seh_frame_state", "*", "seh", ",", "rtx", "pat", ")", "{", "rtx", "dest", ",", "src", ";", "HOST_WIDE_INT", "reg_offset", ";", "dest", "=", "SET_DEST", "(", "pat", ")", ";", "src", "=", "SET_SRC", "(", "pat", ")", ";", "gcc_assert", "(", "MEM_P", "(", "dest", ")", ")", ";", "dest", "=", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ";", "if", "(", "REG_P", "(", "dest", ")", ")", "reg_offset", "=", "<NUM_LIT>", ";", "else", "{", "gcc_assert", "(", "GET_CODE", "(", "dest", ")", "==", "PLUS", ")", ";", "reg_offset", "=", "INTVAL", "(", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ")", ";", "dest", "=", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ";", "}", "gcc_assert", "(", "dest", "==", "seh", "->", "cfa_reg", ")", ";", "seh_emit_save", "(", "f", ",", "seh", ",", "src", ",", "seh", "->", "cfa_offset", "-", "reg_offset", ")", ";", "}" ]

[ "Process", "REG_CFA_OFFSET", "for", "SEH", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,353

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

sparc

MD

next_suggestion

CPU

623,354

[ "<STR_LIT>", ")" ]

[ "(", "not", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

ARM

TD

next_suggestion

CPU

623,355

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

stmt_completion

CPU

623,356

[ "_", "mmask16", ")", "-", "<NUM_LIT>", ")", ";" ]

[ "return", "(", "_", "_", "mmask16", ")", "_", "_", "builtin_ia32_cmpw256_mask", "(", "(", "_", "_", "v16hi", ")", "_", "_", "X", ",", "(", "_", "_", "v16hi", ")", "_", "_", "Y", ",", "<NUM_LIT>", ",", "(", "_" ]

GCC

i386

MD

program_repair

CPU

623,357

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", "<NUM_LIT>", ")" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

623,358

[ "getIntVal", "(", ")", "<<", "shift", ")", "&", "Mask", ")", ";" ]

[ "const", "uint64_t", "Mask", "=", "(", "(", "UINT64_C", "(", "<NUM_LIT>", ")", "<<", "width", ")", "-", "<NUM_LIT>", ")", "<<", "shift", ";", "C", ".*", "ptr", "&=", "(", "T", ")", "~", "Mask", ";", "C", ".*", "ptr", "|=", "(", "T", ")", "(", "(", "Lexer", ".", "getTok", "(", ")", "." ]

GCC

avr

CPP

program_repair

MPU

623,359

[ "<FIXS>", "const", "char", "*", "rname", "=", "ACONCAT", "(", "(", "new", "_", "prefix", ",", "name", "+", "strlen", "(", "old_prefix", ")", ",", "NULL", ")", ")", ";", "<FIXE>" ]

[ "if", "(", "STR_PREFIX_P", "(", "name", ",", "old_prefix", ")", ")", "{", "<BUGS>", "const", "char", "*", "rname", "=", "avr_replace_prefix", "(", "name", ",", "old_prefix", ",", "new", "_", "prefix", ")", ";", "<BUGE>", "flags", "&=", "~", "SECTION_CODE", ";", "flags", "|=", "AVR_HAVE_JMP_CALL", "?", "<NUM_LIT>", ":", "SECTION_CODE", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,360

[ "bits", "<", "<NUM_LIT>", ">", "Ryy32", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

623,361

[ "(", "AccessSize", ")", ";" ]

[ "return", "std", "::", "string", "(", "<STR_LIT>", "__asan_report_", "<STR_LIT>", ")", "+", "(", "IsWrite", "?", "<STR_LIT>", "store", "<STR_LIT>", ":", "<STR_LIT>", "load", "<STR_LIT>", ")", "+", "utostr" ]

LLVM

X86

TD

program_repair

CPU

623,362

[ "<FIXS>", "def", "PD", ":", "Prefix", "<NUM_LIT>", ">", ";", "def", "XS", ":", "Prefix", "<NUM_LIT>", ">", ";", "def", "XD", ":", "Prefix", "<NUM_LIT>", ">", ";", "def", "PS", ":", "Prefix", "<NUM_LIT>", ">", ";", "<FIXE>" ]

[ "bits", "<NUM_LIT>", ">", "Value", "=", "val", ";", "}", "def", "NoPrfx", ":", "Prefix", "<NUM_LIT>", ">", ";", "<BUGS>", "def", "PS", ":", "Prefix", "<NUM_LIT>", ">", ";", "def", "PD", ":", "Prefix", "<NUM_LIT>", ">", ";", "def", "XS", ":", "Prefix", "<NUM_LIT>", ">", ";", "def", "XD", ":", "Prefix", "<NUM_LIT>", ">", ";", "<BUGE>", "class", "Map", "bits", "<NUM_LIT>", ">", "val", ">", "{" ]

LLVM

AArch64

CPP

stmt_completion

CPU

623,363

[ ";" ]

[ "bool", "AArch64FrameLowering", "::", "shouldCombineCSRLocalStackBump", "(", "MachineFunction", "&", "MF", ",", "unsigned", "StackBumpBytes", ")", "const", "{", "AArch64FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "AArch64Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ";", "const", "AArch64RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "AFI", "->", "getLocalStackSize", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "StackBumpBytes", ">=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "return", "false", ";", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "return", "false", ";", "if", "(", "canUseRedZone", "(", "MF", ")", ")", "return", "false", ";", "return", "true" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

623,364

[ "}" ]

[ "static", "const", "PPCMCExpr", "*", "createHi", "(", "const", "MCExpr", "*", "Expr", ",", "bool", "IsDarwin", ",", "MCContext", "&", "Ctx", ")", "{", "return", "create", "(", "VK_PPC_HI", ",", "Expr", ",", "IsDarwin", ",", "Ctx", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

623,365

[ "return", "true", ";" ]

[ "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

623,366

[ "Imm24bitAsmOperand", ";" ]

[ "return", "Imm", ">", "=", "<NUM_LIT>", "&", "&", "Imm", "<", "=", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=" ]

LLVM

Hexagon

TD

stmt_completion

DSP

623,367

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=" ]

LLVM

AArch64

CPP

stmt_completion

CPU

623,368

[ "::", "<STR_LIT>", ":" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>" ]

GCC

aarch64

CPP

next_suggestion

CPU

623,369

[ "decl", "=", "lang_hooks", ".", "decls", ".", "pushdecl", "(", "decl", ")", ";" ]

[ "static", "void", "register_vector_type", "(", "vector_type_index", "type", ")", "{", "tree", "vectype", "=", "abi_vector_types", "[", "type", "]", ";", "tree", "id", "=", "get_identifier", "(", "vector_types", "[", "type", "]", ".", "acle_name", ")", ";", "tree", "decl", "=", "build_decl", "(", "input_location", ",", "TYPE_DECL", ",", "id", ",", "vectype", ")", ";" ]

GCC

arm

CPP

stmt_completion

CPU

623,370

[ "true", ";" ]

[ "if", "(", "mode", "==", "HFmode", ")", "return", "(", "arm_fp16_format", "!=", "ARM_FP16_FORMAT_NONE", ")", ";", "else", "if", "(", "ALL_FIXED_POINT_MODE_P", "(", "mode", ")", ")", "return" ]

GCC

nds32

MD

stmt_completion

CPU

623,371

[ ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

mips

CPP

stmt_completion

CPU

623,372

[ ")", ")", ")", "{" ]

[ "if", "(", "CONSTANT_POOL_ADDRESS_P", "(", "x", ")", ")", "{", "if", "(", "TARGET_MIPS16_TEXT_LOADS", ")", "return", "SYMBOL_PC_RELATIVE", ";", "if", "(", "TARGET_MIPS16_PCREL_LOADS", "&&", "context", "==", "SYMBOL_CONTEXT_MEM", ")", "return", "SYMBOL_PC_RELATIVE", ";", "if", "(", "mips_rtx_constant_in_small_data_p", "(", "get_pool_mode", "(", "x", ")", ")", ")", "return", "SYMBOL_GP_RELATIVE", ";", "}", "if", "(", "TARGET_GPOPT", "&&", "SYMBOL_REF_SMALL_P", "(", "x", ")", "&&", "!", "SYMBOL_REF_WEAK", "(", "x", ")", ")", "return", "SYMBOL_GP_RELATIVE", ";", "if", "(", "TARGET_ABICALLS_PIC2", "&&", "!", "(", "TARGET_ABSOLUTE_ABICALLS", "&&", "mips_symbol_binds_local_p", "(", "x" ]

LLVM

ARM

CPP

next_suggestion

CPU

623,373

[ "}" ]

[ "if", "(", "CC", "==", "ISD", "::", "SETNE", ")", "return", "ISD", "::", "SETEQ", ";", "return", "ISD", "::", "getSetCCSwappedOperands", "(", "CC", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,374

[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]

[ "def", "A4_pzxtbt", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_fb6577", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

623,375

[ "Op2", ",", "getKillRegState", "(", "Op2IsKill", ")", ")", ".", "addReg", "(", "Op3", ",", "getKillRegState", "(", "Op3IsKill", ")", ")", ";" ]

[ "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "II", ".", "getNumDefs", "(", ")", ")", ";", "Op1", "=", "constrainOperandRegClass", "(", "II", ",", "Op1", ",", "II", ".", "getNumDefs", "(", ")", "+", "<NUM_LIT>", ")", ";", "Op2", "=", "constrainOperandRegClass", "(", "II", ",", "Op2", ",", "II", ".", "getNumDefs", "(", ")", "+", "<NUM_LIT>", ")", ";", "Op2", "=", "constrainOperandRegClass", "(", "II", ",", "Op2", ",", "II", ".", "getNumDefs", "(", ")", "+", "<NUM_LIT>", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "<NUM_LIT>", ")", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "getKillRegState", "(", "Op0IsKill", ")", ")", ".", "addReg", "(", "Op1", ",", "getKillRegState", "(", "Op1IsKill", ")", ")", ".", "addReg", "(", "Op2", ",", "getKillRegState", "(", "Op2IsKill", ")", ")", ".", "addReg", "(", "Op3", ",", "getKillRegState", "(", "Op3IsKill", ")", ")", ";", "else", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "getKillRegState", "(", "Op0IsKill", ")", ")", ".", "addReg", "(", "Op1", ",", "getKillRegState", "(", "Op1IsKill", ")", ")", ".", "addReg", "(" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

623,376

[ "if", "(", "!", "CallReturnsInput", ")", "return", "false", ";" ]

[ "static", "bool", "optimizeCall", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineInstr", "&", "MI", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "MachineDominatorTree", "&", "MDT", ",", "LiveIntervals", "&", "LIS", ",", "const", "WebAssemblyTargetLowering", "&", "TLI", ",", "const", "TargetLibraryInfo", "&", "LibInfo", ")", "{", "MachineOperand", "&", "Op1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Op1", ".", "isSymbol", "(", ")", ")", "return", "false", ";", "StringRef", "Name", "(", "Op1", ".", "getSymbolName", "(", ")", ")", ";", "bool", "CallReturnsInput", "=", "Name", "==", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMCPY", ")", "||", "Name", "==", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMMOVE", ")", "||", "Name", "==", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMSET", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,377

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs16", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "n1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

lm32

CPP

stmt_completion

MPU

623,378

[ "length", "/", "delta", ")", ";" ]

[ "unsigned", "HOST_WIDE_INT", "bits", ";", "int", "i", ";", "machine_mode", "mode", ";", "rtx", "*", "regs", ";", "switch", "(", "alignment", ")", "{", "case", "<NUM_LIT>", ":", "bits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "bits", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "bits", "=", "<NUM_LIT>", ";", "break", ";", "}", "mode", "=", "mode_for_size", "(", "bits", ",", "MODE_INT", ",", "<NUM_LIT>", ")", ";", "delta", "=", "bits", "/", "BITS_PER_UNIT", ";", "regs", "=", "XALLOCAVEC", "(", "rtx", "," ]

GCC

stormy16

MD

next_suggestion

CPU

623,379

[ "}", ")" ]

[ "(", "ashiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "BI", "CARRY_REG", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "if", "(", "!", "const_int_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "FAIL", "operands", "[", "<NUM_LIT>", "]", "=", "gen_reg_rtx", "(", "HImode", ")" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

623,380

[ "SDValue", "Value", "=", "ST", "->", "getValue", "(", ")", ";" ]

[ "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "i1", "&&", "<STR_LIT>", "Custom lowering only for i1 stores", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "StoreSDNode", "*", "ST", "=", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", ";", "SDValue", "Chain", "=", "ST", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "ST", "->", "getBasePtr", "(", ")", ";" ]

GCC

i386

MD

stmt_completion

CPU

623,381

[ ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_merge", ":", "V2DF", "(", "vec_duplicate", ":", "V2DF", "(", "float", ":", "DF", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

bfin

MD

stmt_completion

DSP

623,382

[ "(", "match_test", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "not", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "ior", "(", "not" ]

LLVM

AMDGPU

CPP

program_repair

GPU

623,383

[ "<FIXS>", "if", "(", "ResTy", "==", "MatchOperand_Success", "||", "ResTy", "==", "MatchOperand_ParseFail", ")", "<FIXE>" ]

[ "ResTy", "=", "parseRegOrImm", "(", "Operands", ")", ";", "<BUGS>", "if", "(", "ResTy", "==", "MatchOperand_Success", ")", "<BUGE>", "return", "ResTy", ";", "const", "auto", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

623,384

[ "}" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]

GCC

i386

CPP

stmt_completion

CPU

623,385

[ "_", "_", "A", ",", "_", "_", "B", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m256h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_rcp_ph", "(", "_", "_", "m256h", "_", "_", "A", ",", "_", "_", "mmask16", "_", "_", "B", ",", "_", "_", "m256h", "_", "_", "C", ")", "{", "return", "_", "_", "builtin_ia32_rcpph256_mask", "(", "_", "_", "C", "," ]

LLVM

Hexagon

CPP

stmt_completion

DSP

623,386

[ "L2_loadruhgp", ";" ]

[ "switch", "(", "MCI", ".", "getOpcode", "(", ")", ")", "{", "case", "Hexagon", "::", "S2_storerbabs", ":", "opcode", "=", "Hexagon", "::", "S2_storerbgp", ";", "break", ";", "case", "Hexagon", "::", "S2_storerhabs", ":", "opcode", "=", "Hexagon", "::", "S2_storerhgp", ";", "break", ";", "case", "Hexagon", "::", "S2_storerfabs", ":", "opcode", "=", "Hexagon", "::", "S2_storerfgp", ";", "break", ";", "case", "Hexagon", "::", "S2_storeriabs", ":", "opcode", "=", "Hexagon", "::", "S2_storerigp", ";", "break", ";", "case", "Hexagon", "::", "S2_storerbnewabs", ":", "opcode", "=", "Hexagon", "::", "S2_storerbnewgp", ";", "break", ";", "case", "Hexagon", "::", "S2_storerhnewabs", ":", "opcode", "=", "Hexagon", "::", "S2_storerhnewgp", ";", "break", ";", "case", "Hexagon", "::", "S2_storerinewabs", ":", "opcode", "=", "Hexagon", "::", "S2_storerinewgp", ";", "break", ";", "case", "Hexagon", "::", "S2_storerdabs", ":", "opcode", "=", "Hexagon", "::", "S2_storerdgp", ";", "break", ";", "case", "Hexagon", "::", "L4_loadrb_abs", ":", "opcode", "=", "Hexagon", "::", "L2_loadrbgp", ";", "break", ";", "case", "Hexagon", "::", "L4_loadrub_abs", ":", "opcode", "=", "Hexagon", "::", "L2_loadrubgp", ";", "break", ";", "case", "Hexagon", "::", "L4_loadrh_abs", ":", "opcode", "=", "Hexagon", "::", "L2_loadrhgp", ";", "break", ";", "case", "Hexagon", "::", "L4_loadruh_abs", ":", "opcode", "=", "Hexagon", "::" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,387

[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

623,388

[ "}" ]

[ "let", "SrcA", "=", "<NUM_LIT>", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "HasImm", "=", "<NUM_LIT>", ";", "let", "immOpNum", "=", "<NUM_LIT>", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

623,389

[ "if", "(", "StackPtrConst", "&&", "(", "PhysReg", "==", "PPC", "::", "X1", ")", "&&", "!", "MFI", ".", "hasVarSizedObjects", "(", ")", "&&", "!", "MFI", ".", "hasOpaqueSPAdjustment", "(", ")", ")", "return", "true", ";" ]

[ "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "TM", ".", "isPPC64", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "return", "false", ";", "if", "(", "PhysReg", "==", "PPC", "::", "X2", ")", "return", "(", "getReservedRegs", "(", "MF", ")", ".", "test", "(", "PPC", "::", "X2", ")", ")", ";" ]

LLVM

Teak

CPP

stmt_completion

DSP

623,390

[ "vtrclr1", "<STR_LIT>", ")", ";" ]

[ "return", "D", "(", "<STR_LIT>" ]

GCC

csky

MD

stmt_completion

CPU

623,391

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "match_code" ]

LLVM

ARM

CPP

code_generation

CPU

623,392

[ "void", "Finish", "(", ")", "{", "const", "size_t", "VendorHeaderSize", "=", "<NUM_LIT>", "+", "CurrentVendor", ".", "size", "(", ")", "+", "<NUM_LIT>", ";", "const", "size_t", "TagHeaderSize", "=", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "Streamer", ".", "EmitIntValue", "(", "VendorHeaderSize", "+", "TagHeaderSize", "+", "ContentsSize", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "EmitBytes", "(", "CurrentVendor", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "EmitIntValue", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "EmitIntValue", "(", "TagHeaderSize", "+", "ContentsSize", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "{", "AttributeItemType", "item", "=", "Contents", "[", "i", "]", ";", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "Tag", ",", "<NUM_LIT>", ")", ";", "switch", "(", "item", ".", "Type", ")", "{", "case", "AttributeItemType", "::", "NumericAttribute", ":", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "IntValue", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "AttributeItemType", "::", "TextAttribute", ":", "Streamer", ".", "EmitBytes", "(", "UppercaseString", "(", "item", ".", "StringValue", ")", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid attribute type", "<STR_LIT>", ")", ";", "}", "}", "Contents", ".", "clear", "(", ")", ";", "}" ]

[ "Finish", "-", "Do", "final", "processing", "and", "write", "the", "object", "to", "the", "output", "stream", "." ]

LLVM

ARM

CPP

stmt_completion

CPU

623,393

[ "RCPair", "(", "<NUM_LIT>", "U", ",", "&", "ARM", "::", "QPRRegClass", ")", ";" ]

[ "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "RCPair", "(", "<NUM_LIT>", "U", ",", "&", "ARM", "::", "hGPRRegClass", ")", ";", "break", ";", "case", "'", "r", "'", ":", "return", "RCPair", "(", "<NUM_LIT>", "U", ",", "&", "ARM", "::", "GPRRegClass", ")", ";", "case", "'", "w", "'", ":", "if", "(", "VT", "==", "MVT", "::", "f32", ")", "return", "RCPair", "(", "<NUM_LIT>", "U", ",", "&", "ARM", "::", "SPRRegClass", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "RCPair", "(", "<NUM_LIT>", "U", ",", "&", "ARM", "::", "DPRRegClass", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return" ]

GCC

v850

MD

stmt_completion

MPU

623,394

[ "]", ")" ]

[ "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "CC_REGNUM", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

arm

MD

program_repair

CPU

623,395

[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")", "(", "define_insn", "<STR_LIT>" ]

LLVM

CSKY

TD

stmt_completion

CPU

623,396

[ "<NUM_LIT>", ";" ]

[ "def", "LRW16_Gen", ":", "CSKY16Inst", "<", "AddrModeNone", ",", "(", "outs", "mGPR", ":", "$", "rz", ")", ",", "(", "ins", "bare_symbol", ":", "$", "src", ",", "constpool_symbol_16bit", ":", "$", "label", ")", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "rz", ";", "bits", "<", "<NUM_LIT>", ">", "label", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "label", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "=" ]

LLVM

TPC

CPP

stmt_completion

Virtual ISA

623,397

[ ";" ]

[ "const", "MCInstrDesc", "&", "MC", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "!", "TPCII", "::", "isVPUInst", "(", "MC", ")", ")", "return", "false", ";", "if", "(", "TPCII", "::", "getSrcCIsStoreSrcC", "(", "MC", ")", ")", "return", "true", ";", "return", "false" ]

LLVM

Mips

CPP

program_repair

CPU

623,398

[ "<FIXS>", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "SDLoc", "(", "Node", ")", ",", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "<FIXE>" ]

[ "inline", "SDValue", "getImm", "(", "const", "SDNode", "*", "Node", ",", "uint64_t", "Imm", ")", "{", "<BUGS>", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "}", "virtual", "void", "processFunctionAfterISel", "(", "MachineFunction", "&", "MF", ")", "=", "<NUM_LIT>", ";" ]

GCC

i386

MD

stmt_completion

CPU

623,399

[ "<STR_LIT>", ")", "]", ")" ]

[ "[", "(", "V2DI", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "(", "V8DI", "<STR_LIT>", ")", "(", "V8DF", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V8SF", "<STR_LIT>", ")", "(", "V16SI", "<STR_LIT>", ")", "(", "V16SF", "<STR_LIT>", ")", "(", "V16QI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V32QI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V64QI", "<STR_LIT>", ")", "(", "V32HI" ]