docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	Mips	TD	program_repair	CPU	623,500	[ "<FIXS>", "class", "COP1_SEL_D_DESC_BASE", "string", "instr_asm", ",", "RegisterOperand", "FGROpnd", ",", "InstrItinClass", "itin", ">", "{", "dag", "OutOperandList", "=", "(", "outs", "FGROpnd", ":", "$", "fd", ")", ";", "dag", "InOperandList", "=", "(", "ins", "FGROpnd", ":", "$", "fd_in", ",", "FGROpnd", ":", "$", "fs", ",", "FGROpnd", ":", "$", "ft", ")", ";", "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";", "list", "dag", ">", "Pattern", "=", "[", "(", "set", "FGROpnd", ":", "$", "fd", ",", "(", "MipsFSelect", "FGROpnd", ":", "$", "fd_in", ",", "FGROpnd", ":", "$", "ft", ",", "FGROpnd", ":", "$", "fs", ")", ")", "]", ";", "string", "Constraints", "=", "<STR_LIT>", ";", "InstrItinClass", "Itinerary", "=", "itin", ";", "<FIXE>" ]	[ "InstrItinClass", "Itinerary", "=", "itin", ";", "}", "<BUGS>", "class", "SEL_D_DESC", ":", "COP1_SEL_DESC_BASE", "<STR_LIT>", ",", "FGR64Opnd", ",", "II_SEL_D", ">", ",", "MipsR6Arch", "<STR_LIT>", ">", "{", "bit", "usesCustomInserter", "=", "<NUM_LIT>", ";", "<BUGE>", "}", "class", "SEL_S_DESC", ":", "COP1_SEL_DESC_BASE", "<STR_LIT>", ",", "FGR32Opnd", ",", "II_SEL_S", ">", ",", "MipsR6Arch", "<STR_LIT>", ">", ";" ]
GCC	rs6000	MD	next_suggestion	CPU	623,501	[ "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]" ]	[ "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	623,502	[ ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "true", ";" ]	[ "if", "(", "auto", "*", "AL", "=", "dyn_cast", "<", "AtomicSDNode", ">", "(", "Op", ")", ")", "if", "(", "AL", "->", "getOpcode", "(", ")", "==", "ISD", "::", "ATOMIC_LOAD", ")", "return", "true", ";", "if", "(", "Subtarget", ".", "hasVectorEnhancements2", "(", ")", "&&", "Op", ".", "getOpcode", "(" ]
GCC	i386	MD	program_repair	CPU	623,503	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Cpu0	CPP	stmt_completion	CPU	623,504	[ "Idx", "]", ")", "<<", "(", "i", "*", "<NUM_LIT>", ")", ";" ]	[ "unsigned", "NumBytes", "=", "(", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "unsigned", "FullSize", ";", "switch", "(", "(", "unsigned", ")", "Kind", ")", "{", "default", ":", "FullSize", "=", "<NUM_LIT>", ";", "break", ";", "}", "uint64_t", "CurVal", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "Endian", "==", "support", "::", "little", "?", "i", ":", "(", "FullSize", "-", "<NUM_LIT>", "-", "i", ")", ";", "CurVal", "\|=", "(", "uint64_t", ")", "(", "(", "uint8_t", ")", "Data", "[", "Offset", "+" ]
LLVM	AArch64	CPP	stmt_completion	CPU	623,505	[ "InsertPts", ".", "end", "(", ")", ";" ]	[ "bool", "HasChanged", "=", "false", ";", "for", "(", "InsertionPointsPerFunc", "::", "iterator", "FctToInstPtsIt", "=", "InsPtsPerFunc", ".", "begin", "(", ")", ",", "EndIt", "=", "InsPtsPerFunc", ".", "end", "(", ")", ";", "FctToInstPtsIt", "!=", "EndIt", ";", "++", "FctToInstPtsIt", ")", "{", "InsertionPoints", "&", "InsertPts", "=", "FctToInstPtsIt", "->", "second", ";", "DominatorTree", "&", "DT", "=", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", "", "FctToInstPtsIt", "->", "first", ")", ".", "getDomTree", "(", ")", ";", "GlobalVariable", "", "PromotedGV", ";", "assert", "(", "!", "InsertPts", ".", "empty", "(", ")", "&&", "<STR_LIT>", "Empty uses does not need a definition", "<STR_LIT>", ")", ";", "Module", "", "M", "=", "FctToInstPtsIt", "->", "first", "->", "getParent", "(", ")", ";", "DenseMap", "<", "Module", "", ",", "GlobalVariable", "", ">", "::", "iterator", "MapIt", "=", "ModuleToMergedGV", ".", "find", "(", "M", ")", ";", "if", "(", "MapIt", "==", "ModuleToMergedGV", ".", "end", "(", ")", ")", "{", "PromotedGV", "=", "new", "GlobalVariable", "(", "", "M", ",", "Cst", "->", "getType", "(", ")", ",", "true", ",", "GlobalValue", "::", "InternalLinkage", ",", "nullptr", ",", "<STR_LIT>", "_PromotedConst", "<STR_LIT>", ",", "nullptr", ",", "GlobalVariable", "::", "NotThreadLocal", ")", ";", "PromotedGV", "->", "setInitializer", "(", "Cst", ")", ";", "ModuleToMergedGV", "[", "M", "]", "=", "PromotedGV", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Global replacement: ", "<STR_LIT>", ")", ";", "DEBUG", "(", "PromotedGV", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "'", "\\n", "'", ")", ";", "++", "NumPromoted", ";", "HasChanged", "=", "true", ";", "}", "else", "{", "PromotedGV", "=", "MapIt", "->", "second", ";", "}", "for", "(", "InsertionPoints", "::", "iterator", "IPI", "=", "InsertPts", ".", "begin", "(", ")", ",", "EndIPI", "=" ]
LLVM	X86	CPP	next_suggestion	CPU	623,506	[ "}" ]	[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unrecognized callee operand type.", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "if", "(", "CalleeMO", ".", "getImm", "(", ")", ")", "CalleeMCOp", "=", "MCOperand", "::", "createImm", "(", "CalleeMO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "CalleeMCOp", "=", "MCIL", ".", "LowerSymbolOperand", "(", "CalleeMO", ",", "MCIL", ".", "GetSymbolFromOperand", "(", "CalleeMO", ")", ")", ";", "break", ";", "}", "unsigned", "ScratchReg", "=", "MI", ".", "getOperand", "(", "ScratchIdx", ")", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "ScratchReg", ")", ")", "EncodedBytes", "=", "<NUM_LIT>", ";", "else", "EncodedBytes", "=", "<NUM_LIT>", ";", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "X86", "::", "MOV64ri", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addOperand", "(", "CalleeMCOp", ")", ")", ";", "if", "(", "Subtarget", "->", "useRetpoline", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "Lowering patchpoint with retpoline not yet implemented.", "<STR_LIT>", ")", ";", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "X86", "::", "CALL64r", ")", ".", "addReg", "(", "ScratchReg", ")", ")", ";", "}", "unsigned", "NumBytes", "=", "opers", ".", "getNumPatchBytes", "(", ")", ";", "assert", "(", "NumBytes", ">=", "EncodedBytes", "&&", "<STR_LIT>", "Patchpoint can't request size less than the length of a call.", "<STR_LIT>", ")", ";", "EmitNops", "(", "*", "OutStreamer", ",", "NumBytes", "-", "EncodedBytes", ",", "Subtarget", "->", "is64Bit", "(", ")", ",", "getSubtargetInfo", "(", ")", ")", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	623,507	[ "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isImm", "(", ")", ")", "OS", "<<", "<STR_LIT>", "i", "<STR_LIT>", ";" ]	[ "printOperand", "(", "MI", ",", "OpNo", ",", "OS", ")", ";", "return", "false", ";", "case", "'", "L", "'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", "\|\|", "OpNo", "+", "<NUM_LIT>", "==", "MI", "->", "getNumOperands", "(", ")", "\|\|", "!", "MI", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "++", "OpNo", ";", "break", ";", "case", "'", "I", "'", ":" ]
LLVM	Mips	TD	next_suggestion	CPU	623,508	[ "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "FormBits", ";" ]	[ "let", "Namespace", "=", "<STR_LIT>", ";", "let", "Size", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "Opcode", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Opcode", ";", "let", "OutOperandList", "=", "outs", ";", "let", "InOperandList", "=", "ins", ";", "let", "AsmString", "=", "asmstr", ";", "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "itin", ";", "bits", "<", "<NUM_LIT>", ">", "FormBits", "=", "Form", ".", "Value", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	623,509	[ "=", "<NUM_LIT>", ";" ]	[ "class", "SUBP", "<", "bit", "setsFlags", ",", "string", "asm_instr", ",", "SDPatternOperator", "OpNode", ">", ":", "BaseTwoOperand", "<", "<NUM_LIT>", ",", "GPR64", ",", "asm_instr", ",", "OpNode", ",", "GPR64sp", ",", "GPR64sp", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	623,510	[ "}" ]	[ "if", "(", "LS", "!=", "r", "-", "<NUM_LIT>", ")", "continue", ";", "uint64_t", "OnesMask", "=", "-", "(", "int64_t", ")", "(", "UINT64_C", "(", "<NUM_LIT>", ")", "<<", "(", "LS", "+", "<NUM_LIT>", ")", ")", ";", "uint64_t", "RImmWithOnes", "=", "RImm", "\|", "OnesMask", ";", "RCount", "=", "getInt64CountDirect", "(", "RImmWithOnes", ")", "+", "<NUM_LIT>", ";", "Count", "=", "std", "::", "min", "(", "Count", ",", "RCount", ")", ";", "}", "return", "Count", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	623,511	[ "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";" ]	[ "break", ";", "}", "uint64_t", "Val", "=", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "Val", "==", "<NUM_LIT>", "", "i", ")", "{", "Even", "=", "true", ";", "continue", ";", "}", "if", "(", "Val", "-", "<NUM_LIT>", "==", "<NUM_LIT>", "", "i", ")", "{", "Odd", "=", "true", ";", "continue", ";", "}", "Odd", "=", "false", ";", "Even", "=", "false", ";", "break", ";", "}", "if", "(", "Even", "\|\|", "Odd", ")", "{", "SDValue", "LHS", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "dl", ",", "VT", ",", "SDValue", "(", "Vector", ",", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i64", ")", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "dl", ",", "VT", ",", "SDValue", "(", "Vector", ",", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "NumElts", ",", "dl", ",", "MVT", "::", "i64", ")", ")", ";", "if", "(", "Even", "&&", "!", "Odd", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "Odd", "&&", "!", "Even", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "LHS", ",", "RHS", ")", ";", "}", "}", "if", "(", "usesOnlyOneValue", ")", "{", "if", "(", "!", "isConstant", ")", "{", "if", "(", "Value", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "EXTRACT_VECTOR_ELT", "\|\|", "Value", ".", "getValueType", "(", ")", "!=", "VT", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "LowerBUILD_VECTOR: use DUP for non-constant splats\\n", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Value", ")", ";", "}", "SDValue", "Lane", "=", "Value", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "=", "Value", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Value", ".", "getValueSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "LowerBUILD_VECTOR: DUPLANE works on 128-bit vectors, ", "<STR_LIT>", "<STR_LIT>", "widening it\\n", "<STR_LIT>", ")", ";", "Value", "=", "WidenVector", "(", "Value", ",", "DAG", ")", ";", "}", "unsigned", "Opcode", "=", "getDUPLANEOp", "(", "VT", ".", "getVectorElementType", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "VT", ",", "Value", ",", "Lane", ")", ";", "}", "if", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "EVT", "EltTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "assert", "(", "(", "EltTy", "==", "MVT", "::", "f16", "\|\|", "EltTy", "==", "MVT", "::", "f32", "\|\|", "EltTy", "==", "MVT", "::", "f64", ")", "&&", "<STR_LIT>", "Unsupported floating-point vector type", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "LowerBUILD_VECTOR: float constant splats, creating int ", "<STR_LIT>", "<STR_LIT>", "BITCASTS, and try again\\n", "<STR_LIT>", ")", ";", "MVT", "NewType", "=", "MVT", "::", "getIntegerVT", "(", "EltTy", ".", "getSizeInBits", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "NewType", ",", "Op", ".", "getOperand", "(", "i", ")", ")", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "NewType", ",", "NumElts", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getBuildVector", "(", "VecVT", ",", "dl", ",", "Ops", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "LowerBUILD_VECTOR: trying to lower new vector: ", "<STR_LIT>", ";", "Val", ".", "dump", "(", ")", ";", ")", ";", "Val", "=", "LowerBUILD_VECTOR", "(", "Val", ",", "DAG", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "VT", ",", "Val", ")", ";", "}", "}", "if", "(", "NumConstantLanes", ">", "<NUM_LIT>", "&&", "usesOnlyOneConstantValue", ")", "{", "SDValue", "Vec", "=", "DAG", ".", "getSplatBuildVector", "(", "VT", ",", "dl", ",", "ConstantValue", ")", ",", "Val", "=", "ConstantBuildVector", "(", "Vec", ",", "DAG", ")", ";", "if", "(", "!", "Val", ")", "{", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ConstantValue", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "Vec", ".", "getNode", "(", ")", ",", "&", "Val", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "SDValue", "LaneIdx", "=", "DAG", ".", "getConstant", "(", "i", ",", "dl", ",", "MVT", "::", "i64", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", "&&", "!", "isa", "<", "ConstantFPSDNode", ">", "(", "V", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_VECTOR_ELT", ",", "dl", ",", "VT", ",", "Val", ",", "V", ",", "LaneIdx", ")", ";", "}", "return", "Val", ";", "}", "if", "(", "isConstant", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "LowerBUILD_VECTOR: all elements are constant, use default ", "<STR_LIT>", "<STR_LIT>", "expansion\\n", "<STR_LIT>", ")", ";", "return", "SDValue", "(", ")", ";", "}", "if", "(", "NumElts", ">=", "<NUM_LIT>", ")", "{", "if", "(", "SDValue", "shuffle", "=", "ReconstructShuffle", "(", "Op", ",", "DAG", ")", ")", "return", "shuffle", ";", "}", "if", "(", "!", "isConstant", "&&", "!", "usesOnlyOneValue", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "LowerBUILD_VECTOR: alternatives failed, creating sequence ", "<STR_LIT>", "<STR_LIT>", "of INSERT_VECTOR_ELT\\n", "<STR_LIT>", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "if", "(", "!", "Op0", ".", "isUndef", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Creating node for op0, it is not undefined:\\n", "<STR_LIT>", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VT", ",", "Op0", ")", ";", "++", "i", ";", "}", "LLVM_DEBUG", "(", "if", "(", "i", "<", "NumElts", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "Creating nodes for the other vector elements:\\n", "<STR_LIT>", ";", ")", ";", "for", "(", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{" ]
GCC	m32c	MD	next_suggestion	MPU	623,512	[ "(", "match_test", "<STR_LIT>", ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
LLVM	X86	TD	stmt_completion	CPU	623,513	[ ";" ]	[ "def", "ImmSExti64i32AsmOperand", ":", "ImmSExtAsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>" ]
LLVM	Alpha	CPP	next_suggestion	MPU	623,514	[ "O", "<<", "<STR_LIT>", "<unknown operand type: ", "<STR_LIT>", "<<", "MO", ".", "getType", "(", ")", "<<", "<STR_LIT>", ">", "<STR_LIT>", ";" ]	[ "case", "MachineOperand", "::", "MO_Immediate", ":", "llvm_unreachable", "(", "<STR_LIT>", "printOp() does not handle immediate values", "<STR_LIT>", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", "OutContext", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "O", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "CPI", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "<STR_LIT>", "_", "<STR_LIT>", "<<", "MO", ".", "getIndex", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "O", "<<", "MO", ".", "getSymbolName", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "O", "<<", "", "GetGlobalValueSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "O", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "JTI", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'", "_", "'", "<<", "MO", ".", "getIndex", "(", ")", ";", "return", ";", "default", ":" ]
LLVM	X86	CPP	next_suggestion	CPU	623,515	[ "if", "(", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "NumElems", "!=", "<NUM_LIT>", ")", "\|\|", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "NumElems", "!=", "<NUM_LIT>", ")", ")", "return", "false", ";" ]	[ "if", "(", "!", "Subtarget", "->", "hasSSE3", "(", ")", ")", "return", "false", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	623,516	[ "getDataLayout", "(", ")", ";" ]	[ "if", "(", "MMXSrcOp", ".", "hasOneUse", "(", ")", "&&", "MMXSrcOp", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", "&&", "MMXSrcOp", ".", "getValueType", "(", ")", "==", "MVT", "::", "v1i64", "&&", "MMXSrcOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "x86mmx", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "InputVector", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "MMXSrcOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "MVT", "::", "i1", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "InputVector", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", "&&", "isa", "<", "ConstantSDNode", ">", "(", "InputVector", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "uint64_t", "ExtractedElt", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "uint64_t", "InputValue", "=", "cast", "<", "ConstantSDNode", ">", "(", "InputVector", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "uint64_t", "Res", "=", "(", "InputValue", ">>", "ExtractedElt", ")", "&", "<NUM_LIT>", ";", "return", "DAG", ".", "getConstant", "(", "Res", ",", "dl", ",", "MVT", "::", "i1", ")", ";", "}", "if", "(", "InputVector", ".", "getValueType", "(", ")", "!=", "MVT", "::", "v4i32", ")", "return", "SDValue", "(", ")", ";", "SmallVector", "<", "SDNode", "", ",", "<NUM_LIT>", ">", "Uses", ";", "unsigned", "ExtractedElements", "=", "<NUM_LIT>", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "InputVector", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "InputVector", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "InputVector", ".", "getResNo", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDNode", "", "Extract", "=", "*", "UI", ";", "if", "(", "Extract", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "EXTRACT_VECTOR_ELT", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Extract", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "MVT", "::", "i32", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Extract", "->", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Extract", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "SIGN_EXTEND", "&&", "Extract", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "ZERO_EXTEND", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Extract", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "ExtractedElements", "\|=", "<NUM_LIT>", "<<", "cast", "<", "ConstantSDNode", ">", "(", "Extract", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "Uses", ".", "push_back", "(", "Extract", ")", ";", "}", "if", "(", "ExtractedElements", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDValue", "Vals", "[", "<NUM_LIT>", "]", ";", "if", "(", "TLI", ".", "isOperationLegal", "(", "ISD", "::", "SRA", ",", "MVT", "::", "i64", ")", ")", "{", "SDValue", "Cst", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2i64", ",", "InputVector", ")", ";", "auto", "&", "DL", "=", "DAG", "." ]
GCC	nds32	MD	stmt_completion	CPU	623,517	[ ")" ]	[ "]", ")", "]", "<STR_LIT>", "{", "return", "nds32_output_stack_pop", "(", "operands", "[", "<NUM_LIT>", "]", ")", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>" ]
GCC	i386	CPP	stmt_completion	CPU	623,518	[ "<NUM_LIT>", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_fnmsub_sh", "(", "_", "_", "m128h", "_", "_", "W", ",", "_", "_", "m128h", "_", "_", "A", ",", "_", "_", "m128h", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128h", ")", "_", "_", "builtin_ia32_vfmaddsh3_mask", "(", "(", "_", "_", "v8hf", ")", "_", "_", "W", ",", "-", "(", "_", "_", "v8hf", ")", "_", "_", "A", ",", "-", "(", "_", "_", "v8hf", ")", "_", "_", "B", ",", "(", "_", "_", "mmask8", ")", "-" ]
GCC	i386	CPP	stmt_completion	CPU	623,519	[ "_", "A", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]	[ "return", "(", "_", "_", "m128h", ")", "_", "_", "builtin_ia32_vfcmulcsh_mask_round", "(", "(", "_", "_", "v8hf", ")", "_", "_", "B", ",", "(", "_", "_", "v8hf", ")", "_", "_", "C", ",", "_", "mm_setzero_ph", "(", ")", ",", "_" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	623,520	[ "MVT", "::", "i32", "\|\|", "MemoryType", "==", "MVT", "::", "i64", ";" ]	[ "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "MVT", "::", "v1i128", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Operand", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Operand", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "LOAD", ")", "return", "SDValue", "(", ")", ";", "auto", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "Operand", ")", ";", "EVT", "MemoryType", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "bool", "ValidLDType", "=", "MemoryType", "==", "MVT", "::", "i8", "\|\|", "MemoryType", "==", "MVT", "::", "i16", "\|\|", "MemoryType", "==" ]
LLVM	Mips	CPP	next_suggestion	CPU	623,521	[ "if", "(", "(", "FirstBr", "==", "End", ")", "\|\|", "(", "!", "FirstBr", "->", "isConditionalBranch", "(", ")", "&&", "!", "FirstBr", "->", "isUnconditionalBranch", "(", ")", ")", ")", "return", ";" ]	[ "if", "(", "(", "LastBr", "==", "End", ")", "\|\|", "(", "!", "LastBr", "->", "isConditionalBranch", "(", ")", "&&", "!", "LastBr", "->", "isUnconditionalBranch", "(", ")", ")", ")", "return", ";", "ReverseIter", "FirstBr", "=", "getNonDebugInstr", "(", "std", "::", "next", "(", "LastBr", ")", ",", "End", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	623,522	[ "case", "ARM", "::", "COPY_STRUCT_BYVAL_I32", ":" ]	[ "unsigned", "RHS2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "ARM", "::", "t2CMPrr", ":", "ARM", "::", "CMPrr", ")", ")", ".", "addReg", "(", "LHS1", ")", ".", "addReg", "(", "RHS1", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "ARM", "::", "t2CMPrr", ":", "ARM", "::", "CMPrr", ")", ")", ".", "addReg", "(", "LHS2", ")", ".", "addReg", "(", "RHS2", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "ARM", "::", "CPSR", ")", ";", "}", "MachineBasicBlock", "", "destMBB", "=", "MI", ".", "getOperand", "(", "RHSisZero", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "", "exitMBB", "=", "OtherSucc", "(", "BB", ",", "destMBB", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "std", "::", "swap", "(", "destMBB", ",", "exitMBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "ARM", "::", "t2Bcc", ":", "ARM", "::", "Bcc", ")", ")", ".", "addMBB", "(", "destMBB", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "ARM", "::", "CPSR", ")", ";", "if", "(", "isThumb2", ")", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "t2B", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "else", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "B", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "BB", ";", "}", "case", "ARM", "::", "Int_eh_sjlj_setjmp", ":", "case", "ARM", "::", "Int_eh_sjlj_setjmp_nofp", ":", "case", "ARM", "::", "tInt_eh_sjlj_setjmp", ":", "case", "ARM", "::", "t2Int_eh_sjlj_setjmp", ":", "case", "ARM", "::", "t2Int_eh_sjlj_setjmp_nofp", ":", "return", "BB", ";", "case", "ARM", "::", "Int_eh_sjlj_setup_dispatch", ":", "EmitSjLjDispatchBlock", "(", "MI", ",", "BB", ")", ";", "return", "BB", ";", "case", "ARM", "::", "ABS", ":", "case", "ARM", "::", "t2ABS", ":", "{", "const", "BasicBlock", "", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "BBI", "=", "++", "BB", "->", "getIterator", "(", ")", ";", "MachineFunction", "", "Fn", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "", "RSBBB", "=", "Fn", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "", "SinkBB", "=", "Fn", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "Fn", "->", "insert", "(", "BBI", ",", "RSBBB", ")", ";", "Fn", "->", "insert", "(", "BBI", ",", "SinkBB", ")", ";", "unsigned", "int", "ABSSrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "int", "ABSDstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "ABSSrcKIll", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb2", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "Fn", "->", "getRegInfo", "(", ")", ";", "unsigned", "NewRsbDstReg", "=", "MRI", ".", "createVirtualRegister", "(", "isThumb2", "?", "&", "ARM", "::", "rGPRRegClass", ":", "&", "ARM", "::", "GPRRegClass", ")", ";", "SinkBB", "->", "splice", "(", "SinkBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "SinkBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "RSBBB", ")", ";", "BB", "->", "addSuccessor", "(", "SinkBB", ")", ";", "RSBBB", "->", "addSuccessor", "(", "SinkBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "ARM", "::", "t2CMPri", ":", "ARM", "::", "CMPri", ")", ")", ".", "addReg", "(", "ABSSrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "ARM", "::", "t2Bcc", ":", "ARM", "::", "Bcc", ")", ")", ".", "addMBB", "(", "SinkBB", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ARM", "::", "CPSR", ")", ";", "BuildMI", "(", "", "RSBBB", ",", "RSBBB", "->", "begin", "(", ")", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "ARM", "::", "t2RSBri", ":", "ARM", "::", "RSBri", ")", ",", "NewRsbDstReg", ")", ".", "addReg", "(", "ABSSrcReg", ",", "ABSSrcKIll", "?", "RegState", "::", "Kill", ":", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "BuildMI", "(", "", "SinkBB", ",", "SinkBB", "->", "begin", "(", ")", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "PHI", ")", ",", "ABSDstReg", ")", ".", "addReg", "(", "NewRsbDstReg", ")", ".", "addMBB", "(", "RSBBB", ")", ".", "addReg", "(", "ABSSrcReg", ")", ".", "addMBB", "(", "BB", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "SinkBB", ";", "}" ]
LLVM	X86	CPP	next_suggestion	CPU	623,523	[ "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "WideVT", ")", ";" ]	[ "MVT", "WideVT", "=", "ExtVT", ";", "if", "(", "!", "ExtVT", ".", "is512BitVector", "(", ")", "&&", "!", "Subtarget", ".", "hasVLX", "(", ")", ")", "{", "NumElts", "*=", "<NUM_LIT>", "/", "ExtVT", ".", "getSizeInBits", "(", ")", ";", "InVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i1", ",", "NumElts", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_SUBVECTOR", ",", "DL", ",", "InVT", ",", "DAG", ".", "getUNDEF", "(", "InVT", ")", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "WideVT", "=", "MVT", "::", "getVectorVT", "(", "ExtVT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "}" ]
GCC	arm	CPP	stmt_completion	CPU	623,524	[ ",", "arg", ".", "type", ")", ";" ]	[ "aapcs_layout_arg", "(", "pcum", ",", "arg", ".", "mode", ",", "arg", ".", "type", ",", "arg", ".", "named", ")", ";", "return", "pcum", "->", "aapcs_reg", ";", "}", "if", "(", "TARGET_IWMMXT_ABI", "&&", "arm_vector_mode_supported_p", "(", "arg", ".", "mode", ")", "&&", "pcum", "->", "named_count", ">", "pcum", "->", "nargs", "+", "<NUM_LIT>", ")", "{", "if", "(", "pcum", "->", "iwmmxt_nregs", "<=", "<NUM_LIT>", ")", "return", "gen_rtx_REG", "(", "arg", ".", "mode", ",", "pcum", "->", "iwmmxt_nregs", "+", "FIRST_IWMMXT_REGNUM", ")", ";", "else", "{", "pcum", "->", "can_split", "=", "false", ";", "return", "NULL_RTX", ";", "}", "}", "if", "(", "(", "pcum", "->", "nregs", "&", "<NUM_LIT>", ")", "&&", "ARM_DOUBLEWORD_ALIGN", ")", "{", "int", "res", "=", "arm_needs_doubleword_align", "(", "arg", ".", "mode", ",", "arg", ".", "type", ")", ";", "if", "(", "res", "<", "<NUM_LIT>", "&&", "warn_psabi", ")", "inform", "(", "input_location", ",", "<STR_LIT>", "parameter passing for argument of type ", "<STR_LIT>", "<STR_LIT>", "%qT changed in GCC 7.1", "<STR_LIT>", ",", "arg", ".", "type", ")", ";", "else", "if", "(", "res", ">", "<NUM_LIT>", ")", "{", "pcum", "->", "nregs", "++", ";", "if", "(", "res", ">", "<NUM_LIT>", "&&", "warn_psabi", ")", "inform", "(", "input_location", ",", "<STR_LIT>", "parameter passing for argument of type ", "<STR_LIT>", "<STR_LIT>", "%qT changed in GCC 9.1", "<STR_LIT>" ]
LLVM	Hexagon	TD	stmt_completion	DSP	623,525	[ "[", "P0", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=" ]
GCC	ft32	CPP	next_suggestion	MPU	623,526	[ "}" ]	[ "if", "(", "REG_P", "(", "x", ")", "&&", "reg_ok_for_base_p", "(", "x", ",", "strict", ")", ")", "goto", "yes", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "\|\|", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", "\|\|", "CONST_INT_P", "(", "x", ")", ")", "goto", "yes", ";", "}", "else", "{", "if", "(", "REG_P", "(", "x", ")", "&&", "reg_ok_for_base_p", "(", "x", ",", "strict", ")", ")", "goto", "yes", ";", "}", "return", "<NUM_LIT>", ";", "yes", ":", "return", "<NUM_LIT>", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	623,527	[ "true", ";" ]	[ "if", "(", "IDVal", "==", "<STR_LIT>", ".llong", "<STR_LIT>", ")", "return", "ParseDirectiveWord", "(", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".tc", "<STR_LIT>", ")", "return", "ParseDirectiveTC", "(", "isPPC64", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".machine", "<STR_LIT>", ")", "return", "ParseDirectiveMachine", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".abiversion", "<STR_LIT>", ")", "return", "ParseDirectiveAbiVersion", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".localentry", "<STR_LIT>", ")", "return", "ParseDirectiveLocalEntry", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "}", "else", "{", "if", "(", "IDVal", "==", "<STR_LIT>", ".machine", "<STR_LIT>", ")", "return", "ParseDarwinDirectiveMachine", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "}", "return" ]
LLVM	ARM	TD	program_repair	CPU	623,528	[ "<FIXS>", ":", "NLdSt", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op11_8", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "<FIXE>" ]	[ "class", "VST2LN", "bits", "<NUM_LIT>", ">", "op11_8", ",", "string", "OpcodeStr", ">", "<BUGS>", ":", "NLdSt", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op11_8", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "<BUGE>", "(", "ins", "addrmode6", ":", "$", "addr", ",", "DPR", ":", "$", "src1", ",", "DPR", ":", "$", "src2", ",", "nohash_imm", ":", "$", "lane", ")", ",", "IIC_VST", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", "," ]
GCC	i386	MD	next_suggestion	CPU	623,529	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	rs6000	MD	stmt_completion	CPU	623,530	[ ")" ]	[ "(", "vec_duplicate", ":", "VSX_D", "(", "match_operand", ":", "<", "VS_scalar", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM	X86	CPP	next_suggestion	CPU	623,531	[ "}" ]	[ "static", "SDValue", "LowerVectorCTLZ", "(", "SDValue", "Op", ",", "const", "SDLoc", "&", "DL", ",", "const", "X86Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "Subtarget", ".", "hasCDI", "(", ")", "&&", "(", "Subtarget", ".", "canExtendTo512DQ", "(", ")", "\|\|", "VT", ".", "getVectorElementType", "(", ")", "!=", "MVT", "::", "i8", ")", ")", "return", "LowerVectorCTLZ_AVX512CDI", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "!", "Subtarget", ".", "hasInt256", "(", ")", ")", "return", "splitVectorIntUnary", "(", "Op", ",", "DAG", ")", ";", "if", "(", "VT", ".", "is512BitVector", "(", ")", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "return", "splitVectorIntUnary", "(", "Op", ",", "DAG", ")", ";", "assert", "(", "Subtarget", ".", "hasSSSE3", "(", ")", "&&", "<STR_LIT>", "Expected SSSE3 support for PSHUFB", "<STR_LIT>", ")", ";", "return", "LowerVectorCTLZInRegLUT", "(", "Op", ",", "DL", ",", "Subtarget", ",", "DAG", ")", ";" ]
GCC	i386	MD	next_suggestion	CPU	623,532	[ "operands", "[", "<NUM_LIT>", "]", "=", "gen_lowpart", "(", "DFmode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "vec_concat", ":", "V2DF", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "{" ]
GCC	aarch64	MD	stmt_completion	CPU	623,533	[ "<NUM_LIT>", "<STR_LIT>", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "<", "VNARROW", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "<", "VNARROW", ">", "[", "(", "match_operand", ":", "<", "VNARROW", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SVE_FULL_HSDI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI" ]
GCC	xtensa	MD	next_suggestion	MPU	623,534	[ "{" ]	[ "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "ne", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
GCC	alpha	MD	stmt_completion	MPU	623,535	[ "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "I48MODE", "(", "mult", ":", "I48MODE", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>" ]
GCC	arm	CPP	program_repair	CPU	623,536	[ "<FIXS>", "{", "if", "(", "do_pushes", ")", "push_minipool_fix", "(", "insn", ",", "address", ",", "recog_data", ".", "operand_loc", "[", "opno", "]", ",", "recog_data", ".", "operand_mode", "[", "opno", "]", ",", "op", ")", ";", "result", "=", "true", ";", "}", "<FIXE>", "<FIXS>", "{", "if", "(", "do_pushes", ")", "push_minipool_fix", "(", "insn", ",", "address", ",", "recog_data", ".", "operand_loc", "[", "opno", "]", ",", "recog_data", ".", "operand_mode", "[", "opno", "]", ",", "get_pool_constant", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", ";", "result", "=", "true", ";", "}", "<FIXE>" ]	[ "rtx", "op", "=", "recog_data", ".", "operand", "[", "opno", "]", ";", "if", "(", "CONSTANT_P", "(", "op", ")", ")", "<BUGS>", "push_minipool_fix", "(", "insn", ",", "address", ",", "recog_data", ".", "operand_loc", "[", "opno", "]", ",", "recog_data", ".", "operand_mode", "[", "opno", "]", ",", "op", ")", ";", "#", "if", "<NUM_LIT>", "#", "ifndef", "AOF_ASSEMBLERelse", "if", "(", "GET_CODE", "(", "op", ")", "==", "UNSPEC", "&&", "XINT", "(", "op", ",", "<NUM_LIT>", ")", "==", "UNSPEC_PIC_SYM", ")", "push_minipool_fix", "(", "insn", ",", "address", ",", "recog_data", ".", "operand_loc", "[", "opno", "]", ",", "recog_data", ".", "operand_mode", "[", "opno", "]", ",", "XVECEXP", "(", "op", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "#", "endif", "#", "endif", "<BUGE>", "else", "if", "(", "GET_CODE", "(", "op", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "CONSTANT_POOL_ADDRESS_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "<BUGS>", "push_minipool_fix", "(", "insn", ",", "address", ",", "recog_data", ".", "operand_loc", "[", "opno", "]", ",", "recog_data", ".", "operand_mode", "[", "opno", "]", ",", "get_pool_constant", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", ";", "<BUGE>", "}", "}", "}", "void" ]
LLVM	ARM	CPP	stmt_completion	CPU	623,537	[ "getReg", "(", ")", ";" ]	[ "unsigned", "ARMBaseInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ARM", "::", "LDR", ":", "case", "ARM", "::", "t2LDRs", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "ARM", "::", "t2LDRi12", ":", "case", "ARM", "::", "tRestore", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", "." ]
GCC	visium	MD	stmt_completion	Virtual ISA	623,538	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "QHI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "QHI", "(", "match_operand", ":", "QHI", "<NUM_LIT>" ]
GCC	i386	CPP	code_generation	CPU	623,539	[ "tree", "ix86_handle_shared_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", "", "node", ")", "!=", "VAR_DECL", ")", "{", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", "%qs attribute only applies to variables", "<STR_LIT>", ",", "IDENTIFIER_POINTER", "(", "name", ")", ")", ";", "", "no_add_attrs", "=", "true", ";", "}", "return", "NULL_TREE", ";", "}" ]	[ "Handle", "a", "``", "shared", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]
LLVM	Mips	TD	stmt_completion	CPU	623,540	[ ",", "MSA128WOpnd", ">", ",", "IsCommutable", ";" ]	[ "class", "FADD_W_DESC", ":", "MSA_3RF_DESC_BASE", "<", "<STR_LIT>", ",", "fadd" ]
LLVM	XCore	CPP	next_suggestion	MPU	623,541	[ "return", "std", "::", "vector", "<", "unsigned", ">", "(", ")", ";" ]	[ "return", "make_vector", "<", "unsigned", ">", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "}" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	623,542	[ ")", ")", ";" ]	[ "if", "(", "I", "->", "getOpcode", "(", ")", "==", "Hexagon", "::", "TFRI64_V4", "\|\|", "I", "->", "getOpcode", "(", ")", "==", "Hexagon", "::", "A2_tfrsi", ")", "{", "const", "MachineOperand", "&", "Op", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "!", "Op", ".", "isImm", "(", ")", "\|\|", "!", "isInt", "<", "N", ">", "(", "Op", ".", "getImm", "(" ]
GCC	i386	MD	stmt_completion	CPU	623,543	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "not", "(", "ior", "(", "and", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "and", "(", "match_operand", ":", "V4SF", "<NUM_LIT>" ]
LLVM	ARM	TD	stmt_completion	CPU	623,544	[ "SDNPOptInGlue", ",", "SDNPVariadic", "]", ">", ";" ]	[ "def", "ARMtcret", ":", "SDNode", "<", "<STR_LIT>", ",", "SDT_ARMTCRET", ",", "[", "SDNPHasChain", "," ]
LLVM	Hexagon	TD	stmt_completion	DSP	623,545	[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
LLVM	AArch64	CPP	stmt_completion	CPU	623,546	[ ")", ";" ]	[ "return", "MVT", "::", "getIntegerVT", "(", "<NUM_LIT>" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	623,547	[ "false", ",", "<NUM_LIT>", ")", ";" ]	[ "SDValue", "SaveSP", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "LoadLinkSP", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "StackPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "LoadLinkSP", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "SP", ",", "SaveSP", ")", ";", "return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "LoadLinkSP", ",", "StackPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", "," ]
LLVM	AArch64	CPP	next_suggestion	CPU	623,548	[ "}" ]	[ "if", "(", "EnableStPairSuppress", ")", "addPass", "(", "createAArch64StorePairSuppressPass", "(", ")", ")", ";", "addPass", "(", "createAArch64VectorByElementOptPass", "(", ")", ")", ";", "return", "true", ";" ]
GCC	rs6000	CPP	stmt_completion	CPU	623,549	[ "rs6000_machine", ")", ";" ]	[ "void", "emit_asm_machine", "(", "void", ")", "{", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t.machine %s\\n", "<STR_LIT>", "," ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	623,550	[ "{" ]	[ "assert", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "\|\|", "(", "!", "isLaneMaskReg", "(", "SrcReg", ")", "&&", "!", "isVreg1", "(", "SrcReg", ")", ")", ")", "{", "assert", "(", "TII", "->", "getRegisterInfo", "(", ")", ".", "getRegSizeInBits", "(", "SrcReg", ",", "", "MRI", ")", "==", "<NUM_LIT>", ")", ";", "unsigned", "TmpReg", "=", "createLaneMaskReg", "(", "", "MF", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_CMP_NE_U32_e64", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "TmpReg", ")", ";", "SrcReg", "=", "TmpReg", ";", "}", "MachineBasicBlock", "*", "PostDomBound", "=", "&", "MBB", ";", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "DstReg", ")", ")", "{", "PostDomBound", "=", "PDT", "->", "findNearestCommonDominator", "(", "PostDomBound", ",", "Use", ".", "getParent", "(", ")", ")", ";", "}", "unsigned", "FoundLoopLevel", "=", "LF", ".", "findLoop", "(", "PostDomBound", ")", ";", "if", "(", "FoundLoopLevel", ")" ]
GCC	arm	CPP	stmt_completion	CPU	623,551	[ "builtin_neon_vreinterpretv4hiv2sf", "(", "_", "_", "a", ")", ";" ]	[ "return", "(", "uint16x4_t", ")", "_", "_" ]
GCC	sh	CPP	program_repair	CPU	623,552	[ "<FIXS>", "*", "patp", "=", "gen_rtx_SET", "(", "dst", ",", "new", "src", ")", ";", "<FIXE>" ]	[ "new", "src", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "lab", ")", ";", "new", "src", "=", "gen_const_mem", "(", "mode", ",", "new", "src", ")", ";", "}", "<BUGS>", "*", "patp", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "dst", ",", "new", "src", ")", ";", "<BUGE>", "INSN_CODE", "(", "scan", ")", "=", "-", "<NUM_LIT>", ";", "}", "}" ]
LLVM	SystemZ	TD	next_suggestion	CPU	623,553	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RI3", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "M1", ";", "bits", "<", "<NUM_LIT>", ">", "RI2", ";", "bits", "<", "<NUM_LIT>", ">", "RI3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RI2", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	623,554	[ "return", "getTargetShuffleNode", "(", "getSHUFPOpcode", "(", "VT", ")", ",", "dl", ",", "VT", ",", "V2", ",", "V1", ",", "X86", "::", "getShuffleSHUFImmediate", "(", "SVOp", ")", ",", "DAG", ")", ";" ]	[ "if", "(", "HasXMMInt", "&&", "NumElems", "==", "<NUM_LIT>", ")", "return", "getTargetShuffleNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ")", ";", "if", "(", "NumElems", "==", "<NUM_LIT>", ")", "if", "(", "SVOp", "->", "getMaskElt", "(", "<NUM_LIT>", ")", "!=", "-", "<NUM_LIT>", ")", "return", "getTargetShuffleNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ")", ";", "}", "if", "(", "HasXMMInt", ")", "{", "if", "(", "NumElems", "==", "<NUM_LIT>", "\|\|", "!", "X86", "::", "isMOVLMask", "(", "SVOp", ")", ")", "return", "getTargetShuffleNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ")", ";", "return", "getTargetShuffleNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ")", ";", "}", "assert", "(", "VT", "!=", "MVT", "::", "v4i32", "&&", "<STR_LIT>", "unsupported shuffle type", "<STR_LIT>", ")", ";" ]
GCC	h8300	MD	stmt_completion	MPU	623,555	[ ")", ">", "=", "<NUM_LIT>", ")" ]	[ "{", "return", "(", "GET_CODE", "(", "op", ")", "=", "=", "CONST_INT", "&", "&", "abs", "(", "INTVAL", "(", "op", ")" ]
LLVM	Mips	CPP	stmt_completion	CPU	623,556	[ "Register class not handled!", "<STR_LIT>", ")", ";" ]	[ "else", "if", "(", "RC", "==", "Mips", "::", "FGR32RegisterClass", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "SWC1", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "else", "if", "(", "RC", "==", "Mips", "::", "AFGR64RegisterClass", ")", "{", "if", "(", "!", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ".", "isMips1", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "SDC1", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "}", "else", "{", "const", "TargetRegisterInfo", "", "TRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "unsigned", "", "SubSet", "=", "TRI", "->", "getSubRegisters", "(", "SrcReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "SWC1", ")", ")", ".", "addReg", "(", "SubSet", "[", "<NUM_LIT>", "]", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "SWC1", ")", ")", ".", "addReg", "(", "SubSet", "[", "<NUM_LIT>", "]", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "<STR_LIT>" ]
LLVM	PowerPC	TD	next_suggestion	CPU	623,557	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "BF", ";", "bits", "<", "<NUM_LIT>", ">", "RA", ";", "bits", "<", "<NUM_LIT>", ">", "RB", ";", "let", "Pattern", "=", "pattern", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BF", ";" ]
GCC	alpha	CPP	program_repair	MPU	623,558	[ "<FIXS>", "if", "(", "!", "insn", "\|\|", "!", "INSN_P", "(", "insn", ")", ")", "<FIXE>" ]	[ "next", ":", "insn", "=", "next_nonnote_insn", "(", "insn", ")", ";", "<BUGS>", "if", "(", "!", "insn", "\|\|", "GET_RTX_CLASS", "(", "GET_CODE", "(", "insn", ")", ")", "!=", "'", "i", "'", ")", "<BUGE>", "goto", "done", ";" ]
LLVM	AArch64	CPP	program_repair	CPU	623,559	[ "<FIXS>", "void", "setArgumentStackToRestore", "(", "unsigned", "bytes", ")", "{", "ArgumentStackToRestore", "=", "bytes", ";", "}", "<FIXE>" ]	[ "void", "setBytesInStackArgArea", "(", "unsigned", "bytes", ")", "{", "BytesInStackArgArea", "=", "bytes", ";", "}", "unsigned", "getArgumentStackToRestore", "(", ")", "const", "{", "return", "ArgumentStackToRestore", ";", "}", "<BUGS>", "void", "setArgumentStackToRestore", "(", "unsigned", "bytes", ")", "{", "ArgumentStackToRestore", "=", "bytes", ";", "}", "<BUGE>", "unsigned", "getInitialStackAdjust", "(", ")", "const", "{", "return", "InitialStackAdjust", ";", "}", "void", "setInitialStackAdjust", "(", "unsigned", "bytes", ")", "{", "InitialStackAdjust", "=", "bytes", ";", "}" ]
LLVM	Hexagon	TD	stmt_completion	DSP	623,560	[ "<NUM_LIT>", ";" ]	[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,561	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A4_cmpheq", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeS_3op", ">", ",", "Enc_c2b48e", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	623,562	[ "}" ]	[ "if", "(", "IsFast", ")", "", "IsFast", "=", "AlignedBy4", ";", "return", "AlignedBy4", ";", "}", "if", "(", "!", "Subtarget", "->", "hasUnalignedScratchAccess", "(", ")", "&&", "(", "AddrSpace", "==", "AMDGPUAS", "::", "PRIVATE_ADDRESS", "\|\|", "AddrSpace", "==", "AMDGPUAS", "::", "FLAT_ADDRESS", ")", ")", "{", "return", "false", ";", "}", "if", "(", "Subtarget", "->", "hasUnalignedBufferAccess", "(", ")", ")", "{", "if", "(", "IsFast", ")", "{", "", "IsFast", "=", "(", "AddrSpace", "==", "AMDGPUAS", "::", "CONSTANT_ADDRESS", "\|\|", "AddrSpace", "==", "AMDGPUAS", "::", "CONSTANT_ADDRESS_32BIT", ")", "?", "(", "Align", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ":", "true", ";", "}", "return", "true", ";" ]
GCC	arm	MD	next_suggestion	CPU	623,563	[ "}", ")" ]	[ "{", "emit_insn", "(", "gen_subv", "<", "mode", ">", "<NUM_LIT>", "(", "operands", "[", "<NUM_LIT>", "]", ",", "const0_rtx", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "DONE" ]
GCC	tilepro	MD	next_suggestion	VLIW	623,564	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "mem", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "UNSPEC_LATENCY_MISS", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC	i386	CPP	stmt_completion	CPU	623,565	[ "op1", ",", "op2", ")", ";" ]	[ "if", "(", "!", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "op0", ",", "modev2", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "modev2", ",", "op0", ")", ";", "if", "(", "(", "optimize", "&&", "!", "register_operand", "(", "op1", ",", "modev3", ")", ")", "\|\|", "!", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "op1", ",", "modev3", ")", ")", "op1", "=", "copy_to_mode_reg", "(", "modev3", ",", "op1", ")", ";", "if", "(", "!", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "op2", ",", "modeimm", ")", ")", "{", "error", "(", "<STR_LIT>", "the third argument must be an 8-bit immediate", "<STR_LIT>", ")", ";", "return", "const0_rtx", ";", "}", "if", "(", "d", "->", "code", "==", "IX86_BUILTIN_PCMPISTRI128", ")", "{", "if", "(", "optimize", "\|\|", "!", "target", "\|\|", "GET_MODE", "(", "target", ")", "!=", "tmode0", "\|\|", "!", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "target", ",", "tmode0", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode0", ")", ";", "scratch1", "=", "gen_reg_rtx", "(", "tmode1", ")", ";", "pat", "=", "GEN_FCN", "(", "d", "->", "icode", ")", "(", "target", ",", "scratch1", ",", "op0", ",", "op1", ",", "op2", ")", ";", "}", "else", "if", "(", "d", "->", "code", "==", "IX86_BUILTIN_PCMPISTRM128", ")", "{", "if", "(", "optimize", "\|\|", "!", "target", "\|\|", "GET_MODE", "(", "target", ")", "!=", "tmode1", "\|\|", "!", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "target", ",", "tmode1", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode1", ")", ";", "scratch0", "=", "gen_reg_rtx", "(", "tmode0", ")", ";", "pat", "=", "GEN_FCN", "(", "d", "->", "icode", ")", "(", "scratch0", ",", "target", ",", "op0", "," ]
LLVM	MBlaze	CPP	stmt_completion	MPU	623,566	[ ")", ";" ]	[ "return", "MBlazeRegisterInfo", "::", "getSpecialRegisterFromNumbering", "(", "insn", "&", "<NUM_LIT>" ]
GCC	sparc	CPP	program_repair	CPU	623,567	[ "<FIXS>", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ";", "<FIXE>" ]	[ "inteq_or_neq", "(", "op", ",", "mode", ")", "rtx", "op", ";", "<BUGS>", "enum", "machine_mode", "mode", ";", "<BUGE>", "{", "return", "(", "GET_CODE", "(", "op", ")", "==", "EQ", "\|\|", "GET_CODE", "(", "op", ")", "==", "NE", ")", ";", "}" ]
LLVM	AMDGPU	CPP	program_repair	GPU	623,568	[ "<FIXS>", "assert", "(", "!", "isAssumed", "(", "IMPLICIT_ARG_PTR", ")", "&&", "<STR_LIT>", "hostcall needs implicitarg_ptr", "<STR_LIT>", ")", ";", "<FIXE>" ]	[ "}", "if", "(", "funcRetrievesHostcallPtr", "(", "A", ")", ")", "{", "<BUGS>", "removeAssumedBits", "(", "IMPLICIT_ARG_PTR", ")", ";", "<BUGE>", "removeAssumedBits", "(", "HOSTCALL_PTR", ")", ";", "}", "return", "getAssumed", "(", ")", "!=", "OrigAssumed", "?", "ChangeStatus", "::", "CHANGED", ":", "ChangeStatus", "::", "UNCHANGED", ";", "}" ]
GCC	sh	MD	program_repair	CPU	623,569	[ "<FIXS>", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "<NUM_LIT>", ")", ")", "<FIXE>" ]	[ "if", "(", "TARGET_SH5", "&", "&", "true_regnum", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<NUM_LIT>", ")", "{", "emit_move_insn", "(", "stack_pointer_rtx", ",", "<BUGS>", "plus_constant", "(", "stack_pointer_rtx", ",", "-", "<NUM_LIT>", ")", ")", "<BUGE>", "tos", "=", "gen_tmp_stack_mem", "(", "DFmode", ",", "stack_pointer_rtx", ")", "}", "else" ]
LLVM	ARM	CPP	next_suggestion	CPU	623,570	[ "return", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "\|\|", "(", "Val", ">", "-", "<NUM_LIT>", "&&", "Val", "<", "<NUM_LIT>", ")", ";" ]	[ "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	623,571	[ ")", ",", "(", "_", "_", "mmask16", ")", "-", "<NUM_LIT>", ")", ";" ]	[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_psrad512_mask", "(", "(", "_", "_", "v16si", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_", "_", "B", ",", "(", "_", "_", "v16si", ")", "_", "mm512_undefined_epi32", "(" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	623,572	[ "let", "immOpNum", "=", "<NUM_LIT>", ";" ]	[ "let", "SrcA", "=", "src", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "=", "sw", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "HasImm", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	623,573	[ "Mul2", ",", "LowMask", ")", ";" ]	[ "SDValue", "Lo0", "=", "extract128BitVector", "(", "Op0", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Lo1", "=", "extract128BitVector", "(", "Op1", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Hi0", "=", "extract128BitVector", "(", "Op0", ",", "NumElems", "/", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Hi1", "=", "extract128BitVector", "(", "Op1", ",", "NumElems", "/", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "DAG", ".", "getVTList", "(", "HalfVT", ",", "HalfVT", ")", ",", "Lo0", ",", "Lo1", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "DAG", ".", "getVTList", "(", "HalfVT", ",", "HalfVT", ")", ",", "Hi0", ",", "Hi1", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "dl", ",", "VT", ",", "Lo", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Hi", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "dl", ",", "VT", ",", "Lo", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Hi", ".", "getValue", "(", "<NUM_LIT>", ")", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "dl", ")", ";", "}", "assert", "(", "(", "VT", "==", "MVT", "::", "v4i32", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "\|\|", "(", "VT", "==", "MVT", "::", "v8i32", "&&", "Subtarget", ".", "hasInt256", "(", ")", ")", ")", ";", "const", "int", "Mask", "[", "]", "=", "{", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "SDValue", "Odd0", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Op0", ",", "Op0", ",", "makeArrayRef", "(", "&", "Mask", "[", "<NUM_LIT>", "]", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ")", ";", "SDValue", "Odd1", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Op1", ",", "Op1", ",", "makeArrayRef", "(", "&", "Mask", "[", "<NUM_LIT>", "]", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ")", ";", "MVT", "MulVT", "=", "VT", "==", "MVT", "::", "v4i32", "?", "MVT", "::", "v2i64", ":", "MVT", "::", "v4i64", ";", "bool", "IsSigned", "=", "Op", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SMUL_LOHI", ";", "unsigned", "Opcode", "=", "(", "!", "IsSigned", "\|\|", "!", "Subtarget", ".", "hasSSE41", "(", ")", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "SDValue", "Mul1", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "MulVT", ",", "Op0", ",", "Op1", ")", ")", ";", "SDValue", "Mul2", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "MulVT", ",", "Odd0", ",", "Odd1", ")", ")", ";", "SDValue", "Highs", ",", "Lows", ";", "if", "(", "VT", "==", "MVT", "::", "v8i32", ")", "{", "const", "int", "HighMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Highs", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Mul1", ",", "Mul2", ",", "HighMask", ")", ";", "const", "int", "LowMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Lows", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Mul1", ",", "Mul2", ",", "LowMask", ")", ";", "}", "else", "{", "const", "int", "HighMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Highs", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Mul1", ",", "Mul2", ",", "HighMask", ")", ";", "const", "int", "LowMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Lows", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Mul1", "," ]
LLVM	Mips	CPP	next_suggestion	CPU	623,574	[ "}" ]	[ "static", "bool", "CompareMBBNumbers", "(", "const", "MachineBasicBlock", "", "LHS", ",", "const", "MachineBasicBlock", "", "RHS", ")", "{", "return", "LHS", "->", "getNumber", "(", ")", "<", "RHS", "->", "getNumber", "(", ")", ";" ]
GCC	nios2	MD	next_suggestion	MPU	623,575	[ "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")" ]	[ "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	BPF	CPP	next_suggestion	Virtual ISA	623,576	[ "}" ]	[ "if", "(", "IsCompleted", ")", "return", ";", "IsCompleted", "=", "true", ";", "BTFType", ".", "NameOff", "=", "BDebug", ".", "addString", "(", "ETy", "->", "getName", "(", ")", ")", ";", "DINodeArray", "Elements", "=", "ETy", "->", "getElements", "(", ")", ";", "for", "(", "const", "auto", "Element", ":", "Elements", ")", "{", "const", "auto", "*", "Enum", "=", "cast", "<", "DIEnumerator", ">", "(", "Element", ")", ";", "struct", "<STR_LIT>", "::", "<STR_LIT>", "BTFEnum", ";", "BTFEnum", ".", "NameOff", "=", "BDebug", ".", "addString", "(", "Enum", "->", "getName", "(", ")", ")", ";", "BTFEnum", ".", "Val", "=", "static_cast", "<", "uint32_t", ">", "(", "Enum", "->", "getValue", "(", ")", ")", ";", "EnumValues", ".", "push_back", "(", "BTFEnum", ")", ";", "}" ]
LLVM	AArch64	TD	program_repair	CPU	623,577	[ "<FIXS>", "(", "sub", "<NUM_LIT>", ",", "(", "mul", "(", "i64", "(", "sext", "GPR32", ":", "$", "Rn", ")", ")", ",", "(", "sext", "GPR32", ":", "$", "Rm", ")", ")", ")", ">", ";", "<FIXE>", "<FIXS>", "(", "sub", "<NUM_LIT>", ",", "(", "mul", "(", "i64", "(", "zext", "GPR32", ":", "$", "Rn", ")", ")", ",", "(", "zext", "GPR32", ":", "$", "Rm", ")", ")", ")", ">", ";", "<FIXE>" ]	[ "defm", ":", "A64I_dp3_3operand", "<STR_LIT>", ",", "SMADDLxwwx", ",", "XZR", ",", "(", "mul", "(", "i64", "(", "sext", "GPR32", ":", "$", "Rn", ")", ")", ",", "(", "sext", "GPR32", ":", "$", "Rm", ")", ")", ">", ";", "defm", ":", "A64I_dp3_3operand", "<STR_LIT>", ",", "SMSUBLxwwx", ",", "XZR", ",", "<BUGS>", "(", "sub", "<NUM_LIT>", ",", "(", "mul", "(", "i64", "(", "sext", "GPR32", ":", "$", "Rn", ")", ")", ",", "(", "sext", "GPR32", ":", "$", "Rm", ")", ")", ")", ">", ";", "<BUGE>", "defm", ":", "A64I_dp3_3operand", "<STR_LIT>", ",", "UMADDLxwwx", ",", "XZR", ",", "(", "mul", "(", "i64", "(", "zext", "GPR32", ":", "$", "Rn", ")", ")", ",", "(", "zext", "GPR32", ":", "$", "Rm", ")", ")", ">", ";", "defm", ":", "A64I_dp3_3operand", "<STR_LIT>", ",", "UMSUBLxwwx", ",", "XZR", ",", "<BUGS>", "(", "sub", "<NUM_LIT>", ",", "(", "mul", "(", "i64", "(", "zext", "GPR32", ":", "$", "Rn", ")", ")", ",", "(", "zext", "GPR32", ":", "$", "Rm", ")", ")", ")", ">", ";", "<BUGE>" ]
LLVM	ARM	TD	stmt_completion	CPU	623,578	[ ",", "pattern", ">", "{" ]	[ "def", "th", ":", "MVE_VSHLL_by_lane_width", "<", "iname", "#", "<STR_LIT>", ",", "suffix", ",", "sz", ",", "U", ",", "ops" ]
LLVM	ARM	CPP	program_repair	CPU	623,579	[ "<FIXS>", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "<FIXE>", "<FIXS>", "if", "(", "EnableARMLoadStoreOpt", ")", "addPass", "(", "createARMLoadStoreOptimizationPass", "(", "true", ")", ")", ";", "if", "(", "!", "DisableA15SDOptimization", ")", "addPass", "(", "createA15SDOptimizerPass", "(", ")", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "EnableARMLoadStoreOpt", ")", "addPass", "(", "createARMLoadStoreOptimizationPass", "(", ")", ")", ";", "<FIXE>" ]	[ "}", "void", "ARMPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "<BUGS>", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createARMLoadStoreOptimizationPass", "(", "true", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "<BUGE>", "addPass", "(", "createMLxExpansionPass", "(", ")", ")", ";", "<BUGS>", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "!", "DisableA15SDOptimization", ")", "{", "addPass", "(", "createA15SDOptimizerPass", "(", ")", ")", ";", "<BUGE>", "}", "}", "void", "ARMPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "<BUGS>", "addPass", "(", "createARMLoadStoreOptimizationPass", "(", ")", ")", ";", "<BUGE>", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "ARM", "::", "DPRRegClass", ")", ")", ";", "}" ]
LLVM	AArch64	CPP	code_generation	CPU	623,580	[ "void", "AArch64TargetLowering", "::", "finalizeLowering", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MFI", ".", "hasStackProtectorIndex", "(", ")", ")", "{", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MFI", ".", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "MFI", ".", "getStackID", "(", "i", ")", "==", "TargetStackID", "::", "ScalableVector", "&&", "MFI", ".", "getObjectSSPLayout", "(", "i", ")", "!=", "MachineFrameInfo", "::", "SSPLK_None", ")", "{", "MFI", ".", "setStackID", "(", "MFI", ".", "getStackProtectorIndex", "(", ")", ",", "TargetStackID", "::", "ScalableVector", ")", ";", "MFI", ".", "setObjectAlignment", "(", "MFI", ".", "getStackProtectorIndex", "(", ")", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "}", "}", "MFI", ".", "computeMaxCallFrameSize", "(", "MF", ")", ";", "TargetLoweringBase", "::", "finalizeLowering", "(", "MF", ")", ";", "}" ]	[ "Execute", "target", "specific", "actions", "to", "finalize", "target", "lowering", "." ]
GCC	epiphany	MD	stmt_completion	MPU	623,581	[ ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	i386	MD	stmt_completion	CPU	623,582	[ "<STR_LIT>", ")" ]	[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	623,583	[ "}" ]	[ "bool", "parseFuncName", "(", "StringRef", "&", "MangledName", ")", "{", "return", "Impl", "->", "parseFuncName", "(", "MangledName", ")", ";" ]
LLVM	AMDGPU	CPP	code_generation	GPU	623,584	[ "bool", "SIInsertWaitcnts", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "ST", "=", "&", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "IV", "=", "AMDGPU", "::", "getIsaVersion", "(", "ST", "->", "getCPU", "(", ")", ")", ";", "const", "SIMachineFunctionInfo", "", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "PDT", "=", "&", "getAnalysis", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "ForceEmitZeroWaitcnts", "=", "ForceEmitZeroFlag", ";", "for", "(", "auto", "T", ":", "inst_counter_types", "(", ")", ")", "ForceEmitWaitcnt", "[", "T", "]", "=", "false", ";", "HardwareLimits", ".", "VmcntMax", "=", "AMDGPU", "::", "getVmcntBitMask", "(", "IV", ")", ";", "HardwareLimits", ".", "ExpcntMax", "=", "AMDGPU", "::", "getExpcntBitMask", "(", "IV", ")", ";", "HardwareLimits", ".", "LgkmcntMax", "=", "AMDGPU", "::", "getLgkmcntBitMask", "(", "IV", ")", ";", "HardwareLimits", ".", "VscntMax", "=", "ST", "->", "hasVscnt", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "NumVGPRsMax", "=", "ST", "->", "getAddressableNumVGPRs", "(", ")", ";", "unsigned", "NumSGPRsMax", "=", "ST", "->", "getAddressableNumSGPRs", "(", ")", ";", "assert", "(", "NumVGPRsMax", "<=", "SQ_MAX_PGM_VGPRS", ")", ";", "assert", "(", "NumSGPRsMax", "<=", "SQ_MAX_PGM_SGPRS", ")", ";", "RegisterEncoding", ".", "VGPR0", "=", "TRI", "->", "getEncodingValue", "(", "AMDGPU", "::", "VGPR0", ")", ";", "RegisterEncoding", ".", "VGPRL", "=", "RegisterEncoding", ".", "VGPR0", "+", "NumVGPRsMax", "-", "<NUM_LIT>", ";", "RegisterEncoding", ".", "SGPR0", "=", "TRI", "->", "getEncodingValue", "(", "AMDGPU", "::", "SGPR0", ")", ";", "RegisterEncoding", ".", "SGPRL", "=", "RegisterEncoding", ".", "SGPR0", "+", "NumSGPRsMax", "-", "<NUM_LIT>", ";", "TrackedWaitcntSet", ".", "clear", "(", ")", ";", "BlockInfos", ".", "clear", "(", ")", ";", "bool", "Modified", "=", "false", ";", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "MachineBasicBlock", "&", "EntryBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "EntryBB", ".", "begin", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "E", "=", "EntryBB", ".", "end", "(", ")", ";", "I", "!=", "E", "&&", "(", "I", "->", "isPHI", "(", ")", "\|\|", "I", "->", "isMetaInstruction", "(", ")", ")", ";", "++", "I", ")", ";", "BuildMI", "(", "EntryBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_WAITCNT", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "ST", "->", "hasVscnt", "(", ")", ")", "BuildMI", "(", "EntryBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_WAITCNT_VSCNT", ")", ")", ".", "addReg", "(", "AMDGPU", "::", "SGPR_NULL", ",", "RegState", "::", "Undef", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "Modified", "=", "true", ";", "}", "for", "(", "auto", "", "MBB", ":", "ReversePostOrderTraversal", "<", "MachineFunction", "", ">", "(", "&", "MF", ")", ")", "BlockInfos", ".", "insert", "(", "{", "MBB", ",", "BlockInfo", "(", "MBB", ")", "}", ")", ";", "std", "::", "unique_ptr", "<", "WaitcntBrackets", ">", "Brackets", ";", "bool", "Repeat", ";", "do", "{", "Repeat", "=", "false", ";", "for", "(", "auto", "BII", "=", "BlockInfos", ".", "begin", "(", ")", ",", "BIE", "=", "BlockInfos", ".", "end", "(", ")", ";", "BII", "!=", "BIE", ";", "++", "BII", ")", "{", "BlockInfo", "&", "BI", "=", "BII", "->", "second", ";", "if", "(", "!", "BI", ".", "Dirty", ")", "continue", ";", "if", "(", "BI", ".", "Incoming", ")", "{", "if", "(", "!", "Brackets", ")", "Brackets", "=", "std", "::", "make_unique", "<", "WaitcntBrackets", ">", "(", "", "BI", ".", "Incoming", ")", ";", "else", "", "Brackets", "=", "", "BI", ".", "Incoming", ";", "}", "else", "{", "if", "(", "!", "Brackets", ")", "Brackets", "=", "std", "::", "make_unique", "<", "WaitcntBrackets", ">", "(", "ST", ")", ";", "else", "", "Brackets", "=", "WaitcntBrackets", "(", "ST", ")", ";", "}", "Modified", "\|=", "insertWaitcntInBlock", "(", "MF", ",", "", "BI", ".", "MBB", ",", "", "Brackets", ")", ";", "BI", ".", "Dirty", "=", "false", ";", "if", "(", "Brackets", "->", "hasPending", "(", ")", ")", "{", "BlockInfo", "", "MoveBracketsToSucc", "=", "nullptr", ";", "for", "(", "MachineBasicBlock", "", "Succ", ":", "BI", ".", "MBB", "->", "successors", "(", ")", ")", "{", "auto", "SuccBII", "=", "BlockInfos", ".", "find", "(", "Succ", ")", ";", "BlockInfo", "&", "SuccBI", "=", "SuccBII", "->", "second", ";", "if", "(", "!", "SuccBI", ".", "Incoming", ")", "{", "SuccBI", ".", "Dirty", "=", "true", ";", "if", "(", "SuccBII", "<=", "BII", ")", "Repeat", "=", "true", ";", "if", "(", "!", "MoveBracketsToSucc", ")", "{", "MoveBracketsToSucc", "=", "&", "SuccBI", ";", "}", "else", "{", "SuccBI", ".", "Incoming", "=", "std", "::", "make_unique", "<", "WaitcntBrackets", ">", "(", "", "Brackets", ")", ";", "}", "}", "else", "if", "(", "SuccBI", ".", "Incoming", "->", "merge", "(", "", "Brackets", ")", ")", "{", "SuccBI", ".", "Dirty", "=", "true", ";", "if", "(", "SuccBII", "<=", "BII", ")", "Repeat", "=", "true", ";", "}", "}", "if", "(", "MoveBracketsToSucc", ")", "MoveBracketsToSucc", "->", "Incoming", "=", "std", "::", "move", "(", "Brackets", ")", ";", "}", "}", "}", "while", "(", "Repeat", ")", ";", "SmallVector", "<", "MachineBasicBlock", "", ",", "<NUM_LIT>", ">", "EndPgmBlocks", ";", "bool", "HaveScalarStores", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "!", "HaveScalarStores", "&&", "TII", "->", "isScalarStore", "(", "MI", ")", ")", "HaveScalarStores", "=", "true", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_ENDPGM", "\|\|", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "SI_RETURN_TO_EPILOG", ")", "EndPgmBlocks", ".", "push_back", "(", "&", "MBB", ")", ";", "}", "}", "if", "(", "HaveScalarStores", ")", "{", "for", "(", "MachineBasicBlock", "", "MBB", ":", "EndPgmBlocks", ")", "{", "bool", "SeenDCacheWB", "=", "false", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_DCACHE_WB", ")", "SeenDCacheWB", "=", "true", ";", "else", "if", "(", "TII", "->", "isScalarStore", "(", "", "I", ")", ")", "SeenDCacheWB", "=", "false", ";", "if", "(", "(", "I", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_ENDPGM", "\|\|", "I", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "SI_RETURN_TO_EPILOG", ")", "&&", "!", "SeenDCacheWB", ")", "{", "Modified", "=", "true", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_DCACHE_WB", ")", ")", ";", "}", "}", "}", "}", "return", "Modified", ";", "}" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM	AArch64	TD	next_suggestion	CPU	623,585	[ "let", "mayStore", "=", "<NUM_LIT>", ";" ]	[ "class", "TMBaseSystemI", "<", "bit", "L", ",", "bits", "<", "<NUM_LIT>", ">", "CRm", ",", "bits", "<", "<NUM_LIT>", ">", "op2", ",", "dag", "oops", ",", "dag", "iops", ",", "string", "asm", ",", "string", "operands", ",", "list", "<", "dag", ">", "pattern", ">", ":", "BaseSystemI", "<", "L", ",", "oops", ",", "iops", ",", "asm", ",", "operands", ",", "pattern", ">", ",", "Sched", "<", "[", "WriteSys", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CRm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op2", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	next_suggestion	CPU	623,586	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_srl_pi32", "(", "_", "_", "m64", "_", "_", "m", ",", "_", "_", "m64", "_", "_", "count", ")", "{", "return", "(", "_", "_", "m64", ")", "_", "_", "builtin_ia32_psrld", "(", "(", "_", "_", "v2si", ")", "_", "_", "m", ",", "(", "_", "_", "v2si", ")", "_", "_", "count", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	623,587	[ "MI", ".", "eraseFromParent", "(", ")", ";" ]	[ "++", "OpOffset", ";", "}", "else", "{", "VIndex", "=", "B", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", "Register", "VOffset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "Register", "SOffset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "unsigned", "AuxiliaryData", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getImm", "(", ")", ";", "MachineMemOperand", "", "MMO", "=", "", "MI", ".", "memoperands_begin", "(", ")", ";", "unsigned", "ImmOffset", ";", "std", "::", "tie", "(", "VOffset", ",", "ImmOffset", ")", "=", "splitBufferOffsets", "(", "B", ",", "VOffset", ")", ";", "updateBufferMMO", "(", "MMO", ",", "VOffset", ",", "SOffset", ",", "ImmOffset", ",", "VIndex", ",", "*", "B", ".", "getMRI", "(", ")", ")", ";", "auto", "MIB", "=", "B", ".", "buildInstr", "(", "getBufferAtomicPseudo", "(", "IID", ")", ")", ";", "if", "(", "HasReturn", ")", "MIB", ".", "addDef", "(", "Dst", ")", ";", "MIB", ".", "addUse", "(", "VData", ")", ";", "if", "(", "IsCmpSwap", ")", "MIB", ".", "addReg", "(", "CmpVal", ")", ";", "MIB", ".", "addUse", "(", "RSrc", ")", ".", "addUse", "(", "VIndex", ")", ".", "addUse", "(", "VOffset", ")", ".", "addUse", "(", "SOffset", ")", ".", "addImm", "(", "ImmOffset", ")", ".", "addImm", "(", "AuxiliaryData", ")", ".", "addImm", "(", "HasVIndex", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	623,588	[ ")", ")", ";" ]	[ "static", "SDValue", "PromoteMaskArithmetic", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "X86Subtarget", "&", "Subtarget", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", "Expected vector type", "<STR_LIT>", ")", ";", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "ANY_EXTEND", "\|\|", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "ZERO_EXTEND", "\|\|", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SIGN_EXTEND", ")", "&&", "<STR_LIT>", "Invalid Node", "<STR_LIT>", ")", ";", "SDValue", "Narrow", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "NarrowVT", "=", "Narrow", ".", "getValueType", "(", ")", ";", "if", "(", "Narrow", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "XOR", "&&", "Narrow", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "AND", "&&", "Narrow", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "OR", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N0", "=", "Narrow", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Narrow", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Narrow", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "TRUNCATE", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "!=", "VT", ")", "return", "SDValue", "(", ")", ";", "bool", "RHSTrunc", "=", "N1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TRUNCATE", "&&", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "VT", ";", "if", "(", "!", "RHSTrunc", "&&", "!", "ISD", "::", "isBuildVectorOfConstantSDNodes", "(", "N1", ".", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "!", "TLI", ".", "isOperationLegalOrPromote", "(", "Narrow", "->", "getOpcode", "(", ")", ",", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "N0", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "RHSTrunc", ")", "N1", "=", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "N1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "VT", ",", "N1", ")", ";", "SDValue", "Op", "=", "DAG", ".", "getNode", "(", "Narrow", "->", "getOpcode", "(", ")", ",", "DL", ",", "VT", ",", "N0", ",", "N1", ")", ";", "unsigned", "Opcode", "=", "N", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected opcode", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ANY_EXTEND", ":", "return", "Op", ";", "case", "ISD", "::", "ZERO_EXTEND", ":", "return", "DAG", ".", "getZeroExtendInReg", "(", "Op", ",", "DL", ",", "NarrowVT", ".", "getScalarType", "(" ]
LLVM	X86	CPP	stmt_completion	CPU	623,589	[ ";" ]	[ "if", "(", "(", "isOneConstant", "(", "Op1", ")", "\|\|", "isNullConstant", "(", "Op1", ")", ")", "&&", "(", "CC", "==", "ISD", "::", "SETEQ", "\|\|", "CC", "==", "ISD", "::", "SETNE", ")", ")", "{", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "bool", "Invert", "=", "(", "CC", "==", "ISD", "::", "SETNE", ")", "^", "isNullConstant", "(", "Op1", ")", ";", "X86CC", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Invert", ")", "{", "X86", "::", "CondCode", "CCode", "=", "(", "X86", "::", "CondCode", ")", "Op0", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "CCode", "=", "X86", "::", "GetOppositeBranchCondition", "(", "CCode", ")", ";", "X86CC", "=", "DAG", ".", "getConstant", "(", "CCode", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "}", "return", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "}", "bool", "IsFP", "=", "Op1", ".", "getSimpleValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ";", "X86", "::", "CondCode", "CondCode", "=", "TranslateX86CC", "(", "CC", ",", "dl", ",", "IsFP", ",", "Op0", ",", "Op1", ",", "DAG", ")", ";", "if", "(", "CondCode", "==", "X86", "::", "COND_INVALID", ")", "return", "SDValue", "(", ")", ";", "SDValue", "EFLAGS", "=", "EmitCmp", "(", "Op0", ",", "Op1", ",", "CondCode", ",", "dl", ",", "DAG", ")", ";", "EFLAGS", "=", "ConvertCmpIfNecessary", "(", "EFLAGS", ",", "DAG", ")", ";", "X86CC", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "return", "EFLAGS" ]
GCC	arm	MD	next_suggestion	CPU	623,590	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	X86	CPP	code_generation	CPU	623,591	[ "unsigned", "X86TargetLowering", "::", "getAddressSpace", "(", ")", "const", "{", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "return", "(", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Kernel", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}" ]	[ "Return", "the", "address", "space", "of", "the", "Pointer", "type", "." ]
LLVM	X86	CPP	code_generation	CPU	623,592	[ "void", "X86WinAllocaExpander", "::", "lower", "(", "MachineInstr", "", "MI", ",", "Lowering", "L", ")", "{", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "", "MI", ";", "int64_t", "Amount", "=", "getWinAllocaAmount", "(", "MI", ",", "MRI", ")", ";", "if", "(", "Amount", "==", "<NUM_LIT>", ")", "{", "MI", "->", "eraseFromParent", "(", ")", ";", "return", ";", "}", "bool", "Is64Bit", "=", "STI", "->", "is64Bit", "(", ")", ";", "assert", "(", "SlotSize", "==", "<NUM_LIT>", "\|\|", "SlotSize", "==", "<NUM_LIT>", ")", ";", "unsigned", "RegA", "=", "(", "SlotSize", "==", "<NUM_LIT>", ")", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ";", "switch", "(", "L", ")", "{", "case", "TouchAndSub", ":", "assert", "(", "Amount", ">=", "SlotSize", ")", ";", "BuildMI", "(", "", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Is64Bit", "?", "X86", "::", "PUSH64r", ":", "X86", "::", "PUSH32r", ")", ")", ".", "addReg", "(", "RegA", ",", "RegState", "::", "Undef", ")", ";", "Amount", "-=", "SlotSize", ";", "if", "(", "!", "Amount", ")", "break", ";", "LLVM_FALLTHROUGH", ";", "case", "Sub", ":", "assert", "(", "Amount", ">", "<NUM_LIT>", ")", ";", "if", "(", "Amount", "==", "SlotSize", ")", "{", "BuildMI", "(", "", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Is64Bit", "?", "X86", "::", "PUSH64r", ":", "X86", "::", "PUSH32r", ")", ")", ".", "addReg", "(", "RegA", ",", "RegState", "::", "Undef", ")", ";", "}", "else", "{", "BuildMI", "(", "", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "getSubOpcode", "(", "Is64Bit", ",", "Amount", ")", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "break", ";", "case", "Probe", ":", "if", "(", "!", "NoStackArgProbe", ")", "{", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "RegA", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "STI", "->", "getFrameLowering", "(", ")", "->", "emitStackProbe", "(", "", "MBB", "->", "getParent", "(", ")", ",", "", "MBB", ",", "MI", ",", "DL", ",", "false", ")", ";", "}", "else", "{", "BuildMI", "(", "", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Is64Bit", "?", "X86", "::", "SUB64rr", ":", "X86", "::", "SUB32rr", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "}", "break", ";", "}", "unsigned", "AmountReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "for", "(", ";", ";", ")", "{", "if", "(", "!", "MRI", "->", "use_empty", "(", "AmountReg", ")", ")", "break", ";", "MachineInstr", "*", "AmountDef", "=", "MRI", "->", "getUniqueVRegDef", "(", "AmountReg", ")", ";", "if", "(", "!", "AmountDef", ")", "break", ";", "if", "(", "AmountDef", "->", "isCopy", "(", ")", "&&", "AmountDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "AmountReg", "=", "AmountDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ";", "AmountDef", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "}" ]	[ "The", "instruction", "is", "lowered", "." ]
GCC	arm	MD	stmt_completion	CPU	623,593	[ "<STR_LIT>", ")" ]	[ "(", "ior", ":", "SI", "(", "match_op_dup", "<NUM_LIT>", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", ")", "(", "match_op_dup", "<NUM_LIT>", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ne", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]
LLVM	Mips	TD	stmt_completion	CPU	623,594	[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]	[ "class", "FSQRT_D_ENC", ":", "MSA_2RF_FMT", "<", "<NUM_LIT>", "," ]
LLVM	ARM64	TD	next_suggestion	CPU	623,595	[ "let", "imm", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "Wrri", ":", "BaseExtractImm", "<", "GPR32", ",", "imm0_31", ",", "asm", ",", "[", "(", "set", "GPR32", ":", "$", "Rd", ",", "(", "ARM64Extr", "GPR32", ":", "$", "Rn", ",", "GPR32", ":", "$", "Rm", ",", "imm0_31", ":", "$", "imm", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	623,596	[ "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Ru32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ru32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rtt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rtt32", "{", "<NUM_LIT>", "-" ]
GCC	i386	CPP	code_generation	CPU	623,597	[ "bool", "ix86_expand_int_vcond", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "data_mode", "=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "bool", "negate", "=", "false", ";", "rtx", "x", ",", "cop0", ",", "cop1", ";", "cop0", "=", "operands", "[", "<NUM_LIT>", "]", ";", "cop1", "=", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "(", "code", "==", "LT", "\|\|", "code", "==", "GE", ")", "&&", "data_mode", "==", "mode", "&&", "cop1", "==", "CONST0_RTX", "(", "mode", ")", "&&", "operands", "[", "<NUM_LIT>", "+", "(", "code", "==", "LT", ")", "]", "==", "CONST0_RTX", "(", "data_mode", ")", "&&", "GET_MODE_SIZE", "(", "GET_MODE_INNER", "(", "data_mode", ")", ")", ">", "<NUM_LIT>", "&&", "GET_MODE_SIZE", "(", "GET_MODE_INNER", "(", "data_mode", ")", ")", "<=", "<NUM_LIT>", "&&", "(", "GET_MODE_SIZE", "(", "data_mode", ")", "==", "<NUM_LIT>", "\|\|", "(", "TARGET_AVX2", "&&", "GET_MODE_SIZE", "(", "data_mode", ")", "==", "<NUM_LIT>", ")", ")", ")", "{", "rtx", "negop", "=", "operands", "[", "<NUM_LIT>", "-", "(", "code", "==", "LT", ")", "]", ";", "int", "shift", "=", "GET_MODE_BITSIZE", "(", "GET_MODE_INNER", "(", "data_mode", ")", ")", "-", "<NUM_LIT>", ";", "if", "(", "negop", "==", "CONST1_RTX", "(", "data_mode", ")", ")", "{", "rtx", "res", "=", "expand_simple_binop", "(", "mode", ",", "LSHIFTRT", ",", "cop0", ",", "GEN_INT", "(", "shift", ")", ",", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "if", "(", "res", "!=", "operands", "[", "<NUM_LIT>", "]", ")", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "res", ")", ";", "return", "true", ";", "}", "else", "if", "(", "GET_MODE_INNER", "(", "data_mode", ")", "!=", "DImode", "&&", "vector_all_ones_operand", "(", "negop", ",", "data_mode", ")", ")", "{", "rtx", "res", "=", "expand_simple_binop", "(", "mode", ",", "ASHIFTRT", ",", "cop0", ",", "GEN_INT", "(", "shift", ")", ",", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "if", "(", "res", "!=", "operands", "[", "<NUM_LIT>", "]", ")", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "res", ")", ";", "return", "true", ";", "}", "}", "if", "(", "!", "nonimmediate_operand", "(", "cop1", ",", "mode", ")", ")", "cop1", "=", "force_reg", "(", "mode", ",", "cop1", ")", ";", "if", "(", "!", "general_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "data_mode", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "data_mode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "!", "general_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "data_mode", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "data_mode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "TARGET_XOP", "&&", "(", "mode", "==", "V16QImode", "\|\|", "mode", "==", "V8HImode", "\|\|", "mode", "==", "V4SImode", "\|\|", "mode", "==", "V2DImode", ")", ")", ";", "else", "{", "switch", "(", "code", ")", "{", "case", "EQ", ":", "case", "GT", ":", "case", "GTU", ":", "break", ";", "case", "NE", ":", "case", "LE", ":", "case", "LEU", ":", "code", "=", "reverse_condition", "(", "code", ")", ";", "negate", "=", "true", ";", "break", ";", "case", "GE", ":", "case", "GEU", ":", "code", "=", "reverse_condition", "(", "code", ")", ";", "negate", "=", "true", ";", "case", "LT", ":", "case", "LTU", ":", "std", "::", "swap", "(", "cop0", ",", "cop1", ")", ";", "code", "=", "swap_condition", "(", "code", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "mode", "==", "V2DImode", ")", "{", "switch", "(", "code", ")", "{", "case", "EQ", ":", "if", "(", "!", "TARGET_SSE4_1", ")", "return", "false", ";", "break", ";", "case", "GT", ":", "case", "GTU", ":", "if", "(", "!", "TARGET_SSE4_2", ")", "return", "false", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "if", "(", "code", "==", "GTU", ")", "{", "cop0", "=", "force_reg", "(", "mode", ",", "cop0", ")", ";", "switch", "(", "mode", ")", "{", "case", "V16SImode", ":", "case", "V8DImode", ":", "case", "V8SImode", ":", "case", "V4DImode", ":", "case", "V4SImode", ":", "case", "V2DImode", ":", "{", "rtx", "t1", ",", "t2", ",", "mask", ";", "rtx", "(", "*", "gen_sub3", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "switch", "(", "mode", ")", "{", "case", "V16SImode", ":", "gen_sub3", "=", "gen_subv16si3", ";", "break", ";", "case", "V8DImode", ":", "gen_sub3", "=", "gen_subv8di3", ";", "break", ";", "case", "V8SImode", ":", "gen_sub3", "=", "gen_subv8si3", ";", "break", ";", "case", "V4DImode", ":", "gen_sub3", "=", "gen_subv4di3", ";", "break", ";", "case", "V4SImode", ":", "gen_sub3", "=", "gen_subv4si3", ";", "break", ";", "case", "V2DImode", ":", "gen_sub3", "=", "gen_subv2di3", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "mask", "=", "ix86_build_signbit_mask", "(", "mode", ",", "true", ",", "false", ")", ";", "t1", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_sub3", "(", "t1", ",", "cop0", ",", "mask", ")", ")", ";", "t2", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_sub3", "(", "t2", ",", "cop1", ",", "mask", ")", ")", ";", "cop0", "=", "t1", ";", "cop1", "=", "t2", ";", "code", "=", "GT", ";", "}", "break", ";", "case", "V64QImode", ":", "case", "V32HImode", ":", "case", "V32QImode", ":", "case", "V16HImode", ":", "case", "V16QImode", ":", "case", "V8HImode", ":", "x", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "x", ",", "gen_rtx_US_MINUS", "(", "mode", ",", "cop0", ",", "cop1", ")", ")", ")", ";", "cop0", "=", "x", ";", "cop1", "=", "CONST0_RTX", "(", "mode", ")", ";", "code", "=", "EQ", ";", "negate", "=", "!", "negate", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "}", "if", "(", "data_mode", "==", "mode", ")", "{", "x", "=", "ix86_expand_sse_cmp", "(", "operands", "[", "<NUM_LIT>", "]", ",", "code", ",", "cop0", ",", "cop1", ",", "operands", "[", "<NUM_LIT>", "+", "negate", "]", ",", "operands", "[", "<NUM_LIT>", "-", "negate", "]", ")", ";", "}", "else", "{", "gcc_assert", "(", "GET_MODE_SIZE", "(", "data_mode", ")", "==", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "x", "=", "ix86_expand_sse_cmp", "(", "gen_reg_rtx", "(", "mode", ")", ",", "code", ",", "cop0", ",", "cop1", ",", "operands", "[", "<NUM_LIT>", "+", "negate", "]", ",", "operands", "[", "<NUM_LIT>", "-", "negate", "]", ")", ";", "if", "(", "GET_MODE", "(", "x", ")", "==", "mode", ")", "x", "=", "gen_lowpart", "(", "data_mode", ",", "x", ")", ";", "}", "ix86_expand_sse_movcc", "(", "operands", "[", "<NUM_LIT>", "]", ",", "x", ",", "operands", "[", "<NUM_LIT>", "+", "negate", "]", ",", "operands", "[", "<NUM_LIT>", "-", "negate", "]", ")", ";", "return", "true", ";", "}" ]	[ "Expand", "a", "signed", "integral", "vector", "conditional", "move", "." ]
LLVM	R600	CPP	next_suggestion	GPU	623,598	[ "}" ]	[ "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>", "R600 Eliminate Symbolic Operand", "<STR_LIT>", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	623,599	[ ",", "Sched", "<", "[", "WriteVLD2", "]", ">", ";" ]	[ "def", "VLD4LNd16Pseudo", ":", "VLDQQLNPseudo", "<", "IIC_VLD4ln", ">" ]

LLVM

Mips

TD

program_repair

CPU

623,500

[ "<FIXS>", "class", "COP1_SEL_D_DESC_BASE", "string", "instr_asm", ",", "RegisterOperand", "FGROpnd", ",", "InstrItinClass", "itin", ">", "{", "dag", "OutOperandList", "=", "(", "outs", "FGROpnd", ":", "$", "fd", ")", ";", "dag", "InOperandList", "=", "(", "ins", "FGROpnd", ":", "$", "fd_in", ",", "FGROpnd", ":", "$", "fs", ",", "FGROpnd", ":", "$", "ft", ")", ";", "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";", "list", "dag", ">", "Pattern", "=", "[", "(", "set", "FGROpnd", ":", "$", "fd", ",", "(", "MipsFSelect", "FGROpnd", ":", "$", "fd_in", ",", "FGROpnd", ":", "$", "ft", ",", "FGROpnd", ":", "$", "fs", ")", ")", "]", ";", "string", "Constraints", "=", "<STR_LIT>", ";", "InstrItinClass", "Itinerary", "=", "itin", ";", "<FIXE>" ]

[ "InstrItinClass", "Itinerary", "=", "itin", ";", "}", "<BUGS>", "class", "SEL_D_DESC", ":", "COP1_SEL_DESC_BASE", "<STR_LIT>", ",", "FGR64Opnd", ",", "II_SEL_D", ">", ",", "MipsR6Arch", "<STR_LIT>", ">", "{", "bit", "usesCustomInserter", "=", "<NUM_LIT>", ";", "<BUGE>", "}", "class", "SEL_S_DESC", ":", "COP1_SEL_DESC_BASE", "<STR_LIT>", ",", "FGR32Opnd", ",", "II_SEL_S", ">", ",", "MipsR6Arch", "<STR_LIT>", ">", ";" ]

GCC

rs6000

MD

next_suggestion

CPU

623,501

[ "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]" ]

[ "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

623,502

[ ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "true", ";" ]

[ "if", "(", "auto", "*", "AL", "=", "dyn_cast", "<", "AtomicSDNode", ">", "(", "Op", ")", ")", "if", "(", "AL", "->", "getOpcode", "(", ")", "==", "ISD", "::", "ATOMIC_LOAD", ")", "return", "true", ";", "if", "(", "Subtarget", ".", "hasVectorEnhancements2", "(", ")", "&&", "Op", ".", "getOpcode", "(" ]

GCC

i386

MD

program_repair

CPU

623,503

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Cpu0

CPP

stmt_completion

CPU

623,504

[ "Idx", "]", ")", "<<", "(", "i", "*", "<NUM_LIT>", ")", ";" ]

[ "unsigned", "NumBytes", "=", "(", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "unsigned", "FullSize", ";", "switch", "(", "(", "unsigned", ")", "Kind", ")", "{", "default", ":", "FullSize", "=", "<NUM_LIT>", ";", "break", ";", "}", "uint64_t", "CurVal", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "Endian", "==", "support", "::", "little", "?", "i", ":", "(", "FullSize", "-", "<NUM_LIT>", "-", "i", ")", ";", "CurVal", "|=", "(", "uint64_t", ")", "(", "(", "uint8_t", ")", "Data", "[", "Offset", "+" ]

LLVM

AArch64

CPP

stmt_completion

CPU

623,505

[ "InsertPts", ".", "end", "(", ")", ";" ]

[ "bool", "HasChanged", "=", "false", ";", "for", "(", "InsertionPointsPerFunc", "::", "iterator", "FctToInstPtsIt", "=", "InsPtsPerFunc", ".", "begin", "(", ")", ",", "EndIt", "=", "InsPtsPerFunc", ".", "end", "(", ")", ";", "FctToInstPtsIt", "!=", "EndIt", ";", "++", "FctToInstPtsIt", ")", "{", "InsertionPoints", "&", "InsertPts", "=", "FctToInstPtsIt", "->", "second", ";", "DominatorTree", "&", "DT", "=", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", "*", "FctToInstPtsIt", "->", "first", ")", ".", "getDomTree", "(", ")", ";", "GlobalVariable", "*", "PromotedGV", ";", "assert", "(", "!", "InsertPts", ".", "empty", "(", ")", "&&", "<STR_LIT>", "Empty uses does not need a definition", "<STR_LIT>", ")", ";", "Module", "*", "M", "=", "FctToInstPtsIt", "->", "first", "->", "getParent", "(", ")", ";", "DenseMap", "<", "Module", "*", ",", "GlobalVariable", "*", ">", "::", "iterator", "MapIt", "=", "ModuleToMergedGV", ".", "find", "(", "M", ")", ";", "if", "(", "MapIt", "==", "ModuleToMergedGV", ".", "end", "(", ")", ")", "{", "PromotedGV", "=", "new", "GlobalVariable", "(", "*", "M", ",", "Cst", "->", "getType", "(", ")", ",", "true", ",", "GlobalValue", "::", "InternalLinkage", ",", "nullptr", ",", "<STR_LIT>", "_PromotedConst", "<STR_LIT>", ",", "nullptr", ",", "GlobalVariable", "::", "NotThreadLocal", ")", ";", "PromotedGV", "->", "setInitializer", "(", "Cst", ")", ";", "ModuleToMergedGV", "[", "M", "]", "=", "PromotedGV", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Global replacement: ", "<STR_LIT>", ")", ";", "DEBUG", "(", "PromotedGV", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "'", "\\n", "'", ")", ";", "++", "NumPromoted", ";", "HasChanged", "=", "true", ";", "}", "else", "{", "PromotedGV", "=", "MapIt", "->", "second", ";", "}", "for", "(", "InsertionPoints", "::", "iterator", "IPI", "=", "InsertPts", ".", "begin", "(", ")", ",", "EndIPI", "=" ]

LLVM

X86

CPP

next_suggestion

CPU

623,506

[ "}" ]

[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unrecognized callee operand type.", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "if", "(", "CalleeMO", ".", "getImm", "(", ")", ")", "CalleeMCOp", "=", "MCOperand", "::", "createImm", "(", "CalleeMO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "CalleeMCOp", "=", "MCIL", ".", "LowerSymbolOperand", "(", "CalleeMO", ",", "MCIL", ".", "GetSymbolFromOperand", "(", "CalleeMO", ")", ")", ";", "break", ";", "}", "unsigned", "ScratchReg", "=", "MI", ".", "getOperand", "(", "ScratchIdx", ")", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "ScratchReg", ")", ")", "EncodedBytes", "=", "<NUM_LIT>", ";", "else", "EncodedBytes", "=", "<NUM_LIT>", ";", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "X86", "::", "MOV64ri", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addOperand", "(", "CalleeMCOp", ")", ")", ";", "if", "(", "Subtarget", "->", "useRetpoline", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "Lowering patchpoint with retpoline not yet implemented.", "<STR_LIT>", ")", ";", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "X86", "::", "CALL64r", ")", ".", "addReg", "(", "ScratchReg", ")", ")", ";", "}", "unsigned", "NumBytes", "=", "opers", ".", "getNumPatchBytes", "(", ")", ";", "assert", "(", "NumBytes", ">=", "EncodedBytes", "&&", "<STR_LIT>", "Patchpoint can't request size less than the length of a call.", "<STR_LIT>", ")", ";", "EmitNops", "(", "*", "OutStreamer", ",", "NumBytes", "-", "EncodedBytes", ",", "Subtarget", "->", "is64Bit", "(", ")", ",", "getSubtargetInfo", "(", ")", ")", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

623,507

[ "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isImm", "(", ")", ")", "OS", "<<", "<STR_LIT>", "i", "<STR_LIT>", ";" ]

[ "printOperand", "(", "MI", ",", "OpNo", ",", "OS", ")", ";", "return", "false", ";", "case", "'", "L", "'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", "||", "OpNo", "+", "<NUM_LIT>", "==", "MI", "->", "getNumOperands", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "++", "OpNo", ";", "break", ";", "case", "'", "I", "'", ":" ]

LLVM

Mips

TD

next_suggestion

CPU

623,508

[ "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "FormBits", ";" ]

[ "let", "Namespace", "=", "<STR_LIT>", ";", "let", "Size", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "Opcode", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Opcode", ";", "let", "OutOperandList", "=", "outs", ";", "let", "InOperandList", "=", "ins", ";", "let", "AsmString", "=", "asmstr", ";", "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "itin", ";", "bits", "<", "<NUM_LIT>", ">", "FormBits", "=", "Form", ".", "Value", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

623,509

[ "=", "<NUM_LIT>", ";" ]

[ "class", "SUBP", "<", "bit", "setsFlags", ",", "string", "asm_instr", ",", "SDPatternOperator", "OpNode", ">", ":", "BaseTwoOperand", "<", "<NUM_LIT>", ",", "GPR64", ",", "asm_instr", ",", "OpNode", ",", "GPR64sp", ",", "GPR64sp", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

623,510

[ "}" ]

[ "if", "(", "LS", "!=", "r", "-", "<NUM_LIT>", ")", "continue", ";", "uint64_t", "OnesMask", "=", "-", "(", "int64_t", ")", "(", "UINT64_C", "(", "<NUM_LIT>", ")", "<<", "(", "LS", "+", "<NUM_LIT>", ")", ")", ";", "uint64_t", "RImmWithOnes", "=", "RImm", "|", "OnesMask", ";", "RCount", "=", "getInt64CountDirect", "(", "RImmWithOnes", ")", "+", "<NUM_LIT>", ";", "Count", "=", "std", "::", "min", "(", "Count", ",", "RCount", ")", ";", "}", "return", "Count", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

623,511

[ "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";" ]

[ "break", ";", "}", "uint64_t", "Val", "=", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "Val", "==", "<NUM_LIT>", "*", "i", ")", "{", "Even", "=", "true", ";", "continue", ";", "}", "if", "(", "Val", "-", "<NUM_LIT>", "==", "<NUM_LIT>", "*", "i", ")", "{", "Odd", "=", "true", ";", "continue", ";", "}", "Odd", "=", "false", ";", "Even", "=", "false", ";", "break", ";", "}", "if", "(", "Even", "||", "Odd", ")", "{", "SDValue", "LHS", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "dl", ",", "VT", ",", "SDValue", "(", "Vector", ",", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i64", ")", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "dl", ",", "VT", ",", "SDValue", "(", "Vector", ",", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "NumElts", ",", "dl", ",", "MVT", "::", "i64", ")", ")", ";", "if", "(", "Even", "&&", "!", "Odd", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "Odd", "&&", "!", "Even", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "LHS", ",", "RHS", ")", ";", "}", "}", "if", "(", "usesOnlyOneValue", ")", "{", "if", "(", "!", "isConstant", ")", "{", "if", "(", "Value", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "EXTRACT_VECTOR_ELT", "||", "Value", ".", "getValueType", "(", ")", "!=", "VT", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "LowerBUILD_VECTOR: use DUP for non-constant splats\\n", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Value", ")", ";", "}", "SDValue", "Lane", "=", "Value", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "=", "Value", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Value", ".", "getValueSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "LowerBUILD_VECTOR: DUPLANE works on 128-bit vectors, ", "<STR_LIT>", "<STR_LIT>", "widening it\\n", "<STR_LIT>", ")", ";", "Value", "=", "WidenVector", "(", "Value", ",", "DAG", ")", ";", "}", "unsigned", "Opcode", "=", "getDUPLANEOp", "(", "VT", ".", "getVectorElementType", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "VT", ",", "Value", ",", "Lane", ")", ";", "}", "if", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "EVT", "EltTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "assert", "(", "(", "EltTy", "==", "MVT", "::", "f16", "||", "EltTy", "==", "MVT", "::", "f32", "||", "EltTy", "==", "MVT", "::", "f64", ")", "&&", "<STR_LIT>", "Unsupported floating-point vector type", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "LowerBUILD_VECTOR: float constant splats, creating int ", "<STR_LIT>", "<STR_LIT>", "BITCASTS, and try again\\n", "<STR_LIT>", ")", ";", "MVT", "NewType", "=", "MVT", "::", "getIntegerVT", "(", "EltTy", ".", "getSizeInBits", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "NewType", ",", "Op", ".", "getOperand", "(", "i", ")", ")", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "NewType", ",", "NumElts", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getBuildVector", "(", "VecVT", ",", "dl", ",", "Ops", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "LowerBUILD_VECTOR: trying to lower new vector: ", "<STR_LIT>", ";", "Val", ".", "dump", "(", ")", ";", ")", ";", "Val", "=", "LowerBUILD_VECTOR", "(", "Val", ",", "DAG", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "VT", ",", "Val", ")", ";", "}", "}", "if", "(", "NumConstantLanes", ">", "<NUM_LIT>", "&&", "usesOnlyOneConstantValue", ")", "{", "SDValue", "Vec", "=", "DAG", ".", "getSplatBuildVector", "(", "VT", ",", "dl", ",", "ConstantValue", ")", ",", "Val", "=", "ConstantBuildVector", "(", "Vec", ",", "DAG", ")", ";", "if", "(", "!", "Val", ")", "{", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ConstantValue", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "Vec", ".", "getNode", "(", ")", ",", "&", "Val", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "SDValue", "LaneIdx", "=", "DAG", ".", "getConstant", "(", "i", ",", "dl", ",", "MVT", "::", "i64", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", "&&", "!", "isa", "<", "ConstantFPSDNode", ">", "(", "V", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_VECTOR_ELT", ",", "dl", ",", "VT", ",", "Val", ",", "V", ",", "LaneIdx", ")", ";", "}", "return", "Val", ";", "}", "if", "(", "isConstant", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "LowerBUILD_VECTOR: all elements are constant, use default ", "<STR_LIT>", "<STR_LIT>", "expansion\\n", "<STR_LIT>", ")", ";", "return", "SDValue", "(", ")", ";", "}", "if", "(", "NumElts", ">=", "<NUM_LIT>", ")", "{", "if", "(", "SDValue", "shuffle", "=", "ReconstructShuffle", "(", "Op", ",", "DAG", ")", ")", "return", "shuffle", ";", "}", "if", "(", "!", "isConstant", "&&", "!", "usesOnlyOneValue", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "LowerBUILD_VECTOR: alternatives failed, creating sequence ", "<STR_LIT>", "<STR_LIT>", "of INSERT_VECTOR_ELT\\n", "<STR_LIT>", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "if", "(", "!", "Op0", ".", "isUndef", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Creating node for op0, it is not undefined:\\n", "<STR_LIT>", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VT", ",", "Op0", ")", ";", "++", "i", ";", "}", "LLVM_DEBUG", "(", "if", "(", "i", "<", "NumElts", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "Creating nodes for the other vector elements:\\n", "<STR_LIT>", ";", ")", ";", "for", "(", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{" ]

GCC

m32c

MD

next_suggestion

MPU

623,512

[ "(", "match_test", "<STR_LIT>", ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]

LLVM

X86

TD

stmt_completion

CPU

623,513

[ ";" ]

[ "def", "ImmSExti64i32AsmOperand", ":", "ImmSExtAsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>" ]

LLVM

Alpha

CPP

next_suggestion

MPU

623,514

[ "O", "<<", "<STR_LIT>", "<unknown operand type: ", "<STR_LIT>", "<<", "MO", ".", "getType", "(", ")", "<<", "<STR_LIT>", ">", "<STR_LIT>", ";" ]

[ "case", "MachineOperand", "::", "MO_Immediate", ":", "llvm_unreachable", "(", "<STR_LIT>", "printOp() does not handle immediate values", "<STR_LIT>", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", "OutContext", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "O", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "CPI", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "<STR_LIT>", "_", "<STR_LIT>", "<<", "MO", ".", "getIndex", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "O", "<<", "MO", ".", "getSymbolName", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "O", "<<", "*", "GetGlobalValueSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "O", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "JTI", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'", "_", "'", "<<", "MO", ".", "getIndex", "(", ")", ";", "return", ";", "default", ":" ]

LLVM

X86

CPP

next_suggestion

CPU

623,515

[ "if", "(", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "NumElems", "!=", "<NUM_LIT>", ")", "||", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "NumElems", "!=", "<NUM_LIT>", ")", ")", "return", "false", ";" ]

[ "if", "(", "!", "Subtarget", "->", "hasSSE3", "(", ")", ")", "return", "false", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

623,516

[ "getDataLayout", "(", ")", ";" ]

[ "if", "(", "MMXSrcOp", ".", "hasOneUse", "(", ")", "&&", "MMXSrcOp", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", "&&", "MMXSrcOp", ".", "getValueType", "(", ")", "==", "MVT", "::", "v1i64", "&&", "MMXSrcOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "x86mmx", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "InputVector", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "MMXSrcOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "MVT", "::", "i1", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "InputVector", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", "&&", "isa", "<", "ConstantSDNode", ">", "(", "InputVector", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "uint64_t", "ExtractedElt", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "uint64_t", "InputValue", "=", "cast", "<", "ConstantSDNode", ">", "(", "InputVector", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "uint64_t", "Res", "=", "(", "InputValue", ">>", "ExtractedElt", ")", "&", "<NUM_LIT>", ";", "return", "DAG", ".", "getConstant", "(", "Res", ",", "dl", ",", "MVT", "::", "i1", ")", ";", "}", "if", "(", "InputVector", ".", "getValueType", "(", ")", "!=", "MVT", "::", "v4i32", ")", "return", "SDValue", "(", ")", ";", "SmallVector", "<", "SDNode", "*", ",", "<NUM_LIT>", ">", "Uses", ";", "unsigned", "ExtractedElements", "=", "<NUM_LIT>", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "InputVector", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "InputVector", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "InputVector", ".", "getResNo", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDNode", "*", "Extract", "=", "*", "UI", ";", "if", "(", "Extract", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "EXTRACT_VECTOR_ELT", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Extract", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "MVT", "::", "i32", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Extract", "->", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Extract", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "SIGN_EXTEND", "&&", "Extract", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "ZERO_EXTEND", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Extract", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "ExtractedElements", "|=", "<NUM_LIT>", "<<", "cast", "<", "ConstantSDNode", ">", "(", "Extract", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "Uses", ".", "push_back", "(", "Extract", ")", ";", "}", "if", "(", "ExtractedElements", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDValue", "Vals", "[", "<NUM_LIT>", "]", ";", "if", "(", "TLI", ".", "isOperationLegal", "(", "ISD", "::", "SRA", ",", "MVT", "::", "i64", ")", ")", "{", "SDValue", "Cst", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2i64", ",", "InputVector", ")", ";", "auto", "&", "DL", "=", "DAG", "." ]

GCC

nds32

MD

stmt_completion

CPU

623,517

[ ")" ]

[ "]", ")", "]", "<STR_LIT>", "{", "return", "nds32_output_stack_pop", "(", "operands", "[", "<NUM_LIT>", "]", ")", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>" ]

GCC

i386

CPP

stmt_completion

CPU

623,518

[ "<NUM_LIT>", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_fnmsub_sh", "(", "_", "_", "m128h", "_", "_", "W", ",", "_", "_", "m128h", "_", "_", "A", ",", "_", "_", "m128h", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128h", ")", "_", "_", "builtin_ia32_vfmaddsh3_mask", "(", "(", "_", "_", "v8hf", ")", "_", "_", "W", ",", "-", "(", "_", "_", "v8hf", ")", "_", "_", "A", ",", "-", "(", "_", "_", "v8hf", ")", "_", "_", "B", ",", "(", "_", "_", "mmask8", ")", "-" ]

GCC

i386

CPP

stmt_completion

CPU

623,519

[ "_", "A", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]

[ "return", "(", "_", "_", "m128h", ")", "_", "_", "builtin_ia32_vfcmulcsh_mask_round", "(", "(", "_", "_", "v8hf", ")", "_", "_", "B", ",", "(", "_", "_", "v8hf", ")", "_", "_", "C", ",", "_", "mm_setzero_ph", "(", ")", ",", "_" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

623,520

[ "MVT", "::", "i32", "||", "MemoryType", "==", "MVT", "::", "i64", ";" ]

[ "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "MVT", "::", "v1i128", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Operand", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Operand", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "LOAD", ")", "return", "SDValue", "(", ")", ";", "auto", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "Operand", ")", ";", "EVT", "MemoryType", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "bool", "ValidLDType", "=", "MemoryType", "==", "MVT", "::", "i8", "||", "MemoryType", "==", "MVT", "::", "i16", "||", "MemoryType", "==" ]

LLVM

Mips

CPP

next_suggestion

CPU

623,521

[ "if", "(", "(", "FirstBr", "==", "End", ")", "||", "(", "!", "FirstBr", "->", "isConditionalBranch", "(", ")", "&&", "!", "FirstBr", "->", "isUnconditionalBranch", "(", ")", ")", ")", "return", ";" ]

[ "if", "(", "(", "LastBr", "==", "End", ")", "||", "(", "!", "LastBr", "->", "isConditionalBranch", "(", ")", "&&", "!", "LastBr", "->", "isUnconditionalBranch", "(", ")", ")", ")", "return", ";", "ReverseIter", "FirstBr", "=", "getNonDebugInstr", "(", "std", "::", "next", "(", "LastBr", ")", ",", "End", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

623,522

[ "case", "ARM", "::", "COPY_STRUCT_BYVAL_I32", ":" ]

[ "unsigned", "RHS2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "ARM", "::", "t2CMPrr", ":", "ARM", "::", "CMPrr", ")", ")", ".", "addReg", "(", "LHS1", ")", ".", "addReg", "(", "RHS1", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "ARM", "::", "t2CMPrr", ":", "ARM", "::", "CMPrr", ")", ")", ".", "addReg", "(", "LHS2", ")", ".", "addReg", "(", "RHS2", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "ARM", "::", "CPSR", ")", ";", "}", "MachineBasicBlock", "*", "destMBB", "=", "MI", ".", "getOperand", "(", "RHSisZero", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "OtherSucc", "(", "BB", ",", "destMBB", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "std", "::", "swap", "(", "destMBB", ",", "exitMBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "ARM", "::", "t2Bcc", ":", "ARM", "::", "Bcc", ")", ")", ".", "addMBB", "(", "destMBB", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "ARM", "::", "CPSR", ")", ";", "if", "(", "isThumb2", ")", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "t2B", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "else", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "B", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "BB", ";", "}", "case", "ARM", "::", "Int_eh_sjlj_setjmp", ":", "case", "ARM", "::", "Int_eh_sjlj_setjmp_nofp", ":", "case", "ARM", "::", "tInt_eh_sjlj_setjmp", ":", "case", "ARM", "::", "t2Int_eh_sjlj_setjmp", ":", "case", "ARM", "::", "t2Int_eh_sjlj_setjmp_nofp", ":", "return", "BB", ";", "case", "ARM", "::", "Int_eh_sjlj_setup_dispatch", ":", "EmitSjLjDispatchBlock", "(", "MI", ",", "BB", ")", ";", "return", "BB", ";", "case", "ARM", "::", "ABS", ":", "case", "ARM", "::", "t2ABS", ":", "{", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "BBI", "=", "++", "BB", "->", "getIterator", "(", ")", ";", "MachineFunction", "*", "Fn", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "RSBBB", "=", "Fn", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "SinkBB", "=", "Fn", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "Fn", "->", "insert", "(", "BBI", ",", "RSBBB", ")", ";", "Fn", "->", "insert", "(", "BBI", ",", "SinkBB", ")", ";", "unsigned", "int", "ABSSrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "int", "ABSDstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "ABSSrcKIll", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb2", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "Fn", "->", "getRegInfo", "(", ")", ";", "unsigned", "NewRsbDstReg", "=", "MRI", ".", "createVirtualRegister", "(", "isThumb2", "?", "&", "ARM", "::", "rGPRRegClass", ":", "&", "ARM", "::", "GPRRegClass", ")", ";", "SinkBB", "->", "splice", "(", "SinkBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "SinkBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "RSBBB", ")", ";", "BB", "->", "addSuccessor", "(", "SinkBB", ")", ";", "RSBBB", "->", "addSuccessor", "(", "SinkBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "ARM", "::", "t2CMPri", ":", "ARM", "::", "CMPri", ")", ")", ".", "addReg", "(", "ABSSrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "ARM", "::", "t2Bcc", ":", "ARM", "::", "Bcc", ")", ")", ".", "addMBB", "(", "SinkBB", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ARM", "::", "CPSR", ")", ";", "BuildMI", "(", "*", "RSBBB", ",", "RSBBB", "->", "begin", "(", ")", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "ARM", "::", "t2RSBri", ":", "ARM", "::", "RSBri", ")", ",", "NewRsbDstReg", ")", ".", "addReg", "(", "ABSSrcReg", ",", "ABSSrcKIll", "?", "RegState", "::", "Kill", ":", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "BuildMI", "(", "*", "SinkBB", ",", "SinkBB", "->", "begin", "(", ")", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "PHI", ")", ",", "ABSDstReg", ")", ".", "addReg", "(", "NewRsbDstReg", ")", ".", "addMBB", "(", "RSBBB", ")", ".", "addReg", "(", "ABSSrcReg", ")", ".", "addMBB", "(", "BB", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "SinkBB", ";", "}" ]

LLVM

X86

CPP

next_suggestion

CPU

623,523

[ "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "WideVT", ")", ";" ]

[ "MVT", "WideVT", "=", "ExtVT", ";", "if", "(", "!", "ExtVT", ".", "is512BitVector", "(", ")", "&&", "!", "Subtarget", ".", "hasVLX", "(", ")", ")", "{", "NumElts", "*=", "<NUM_LIT>", "/", "ExtVT", ".", "getSizeInBits", "(", ")", ";", "InVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i1", ",", "NumElts", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_SUBVECTOR", ",", "DL", ",", "InVT", ",", "DAG", ".", "getUNDEF", "(", "InVT", ")", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "WideVT", "=", "MVT", "::", "getVectorVT", "(", "ExtVT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "}" ]

GCC

arm

CPP

stmt_completion

CPU

623,524

[ ",", "arg", ".", "type", ")", ";" ]

[ "aapcs_layout_arg", "(", "pcum", ",", "arg", ".", "mode", ",", "arg", ".", "type", ",", "arg", ".", "named", ")", ";", "return", "pcum", "->", "aapcs_reg", ";", "}", "if", "(", "TARGET_IWMMXT_ABI", "&&", "arm_vector_mode_supported_p", "(", "arg", ".", "mode", ")", "&&", "pcum", "->", "named_count", ">", "pcum", "->", "nargs", "+", "<NUM_LIT>", ")", "{", "if", "(", "pcum", "->", "iwmmxt_nregs", "<=", "<NUM_LIT>", ")", "return", "gen_rtx_REG", "(", "arg", ".", "mode", ",", "pcum", "->", "iwmmxt_nregs", "+", "FIRST_IWMMXT_REGNUM", ")", ";", "else", "{", "pcum", "->", "can_split", "=", "false", ";", "return", "NULL_RTX", ";", "}", "}", "if", "(", "(", "pcum", "->", "nregs", "&", "<NUM_LIT>", ")", "&&", "ARM_DOUBLEWORD_ALIGN", ")", "{", "int", "res", "=", "arm_needs_doubleword_align", "(", "arg", ".", "mode", ",", "arg", ".", "type", ")", ";", "if", "(", "res", "<", "<NUM_LIT>", "&&", "warn_psabi", ")", "inform", "(", "input_location", ",", "<STR_LIT>", "parameter passing for argument of type ", "<STR_LIT>", "<STR_LIT>", "%qT changed in GCC 7.1", "<STR_LIT>", ",", "arg", ".", "type", ")", ";", "else", "if", "(", "res", ">", "<NUM_LIT>", ")", "{", "pcum", "->", "nregs", "++", ";", "if", "(", "res", ">", "<NUM_LIT>", "&&", "warn_psabi", ")", "inform", "(", "input_location", ",", "<STR_LIT>", "parameter passing for argument of type ", "<STR_LIT>", "<STR_LIT>", "%qT changed in GCC 9.1", "<STR_LIT>" ]

LLVM

Hexagon

TD

stmt_completion

DSP

623,525

[ "[", "P0", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=" ]

GCC

ft32

CPP

next_suggestion

MPU

623,526

[ "}" ]

[ "if", "(", "REG_P", "(", "x", ")", "&&", "reg_ok_for_base_p", "(", "x", ",", "strict", ")", ")", "goto", "yes", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", "||", "CONST_INT_P", "(", "x", ")", ")", "goto", "yes", ";", "}", "else", "{", "if", "(", "REG_P", "(", "x", ")", "&&", "reg_ok_for_base_p", "(", "x", ",", "strict", ")", ")", "goto", "yes", ";", "}", "return", "<NUM_LIT>", ";", "yes", ":", "return", "<NUM_LIT>", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

623,527

[ "true", ";" ]

[ "if", "(", "IDVal", "==", "<STR_LIT>", ".llong", "<STR_LIT>", ")", "return", "ParseDirectiveWord", "(", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".tc", "<STR_LIT>", ")", "return", "ParseDirectiveTC", "(", "isPPC64", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".machine", "<STR_LIT>", ")", "return", "ParseDirectiveMachine", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".abiversion", "<STR_LIT>", ")", "return", "ParseDirectiveAbiVersion", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".localentry", "<STR_LIT>", ")", "return", "ParseDirectiveLocalEntry", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "}", "else", "{", "if", "(", "IDVal", "==", "<STR_LIT>", ".machine", "<STR_LIT>", ")", "return", "ParseDarwinDirectiveMachine", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "}", "return" ]

LLVM

ARM

TD

program_repair

CPU

623,528

[ "<FIXS>", ":", "NLdSt", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op11_8", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "<FIXE>" ]

[ "class", "VST2LN", "bits", "<NUM_LIT>", ">", "op11_8", ",", "string", "OpcodeStr", ">", "<BUGS>", ":", "NLdSt", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op11_8", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "<BUGE>", "(", "ins", "addrmode6", ":", "$", "addr", ",", "DPR", ":", "$", "src1", ",", "DPR", ":", "$", "src2", ",", "nohash_imm", ":", "$", "lane", ")", ",", "IIC_VST", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", "," ]

GCC

i386

MD

next_suggestion

CPU

623,529

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

rs6000

MD

stmt_completion

CPU

623,530

[ ")" ]

[ "(", "vec_duplicate", ":", "VSX_D", "(", "match_operand", ":", "<", "VS_scalar", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

LLVM

X86

CPP

next_suggestion

CPU

623,531

[ "}" ]

[ "static", "SDValue", "LowerVectorCTLZ", "(", "SDValue", "Op", ",", "const", "SDLoc", "&", "DL", ",", "const", "X86Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "Subtarget", ".", "hasCDI", "(", ")", "&&", "(", "Subtarget", ".", "canExtendTo512DQ", "(", ")", "||", "VT", ".", "getVectorElementType", "(", ")", "!=", "MVT", "::", "i8", ")", ")", "return", "LowerVectorCTLZ_AVX512CDI", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "!", "Subtarget", ".", "hasInt256", "(", ")", ")", "return", "splitVectorIntUnary", "(", "Op", ",", "DAG", ")", ";", "if", "(", "VT", ".", "is512BitVector", "(", ")", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "return", "splitVectorIntUnary", "(", "Op", ",", "DAG", ")", ";", "assert", "(", "Subtarget", ".", "hasSSSE3", "(", ")", "&&", "<STR_LIT>", "Expected SSSE3 support for PSHUFB", "<STR_LIT>", ")", ";", "return", "LowerVectorCTLZInRegLUT", "(", "Op", ",", "DL", ",", "Subtarget", ",", "DAG", ")", ";" ]

GCC

i386

MD

next_suggestion

CPU

623,532

[ "operands", "[", "<NUM_LIT>", "]", "=", "gen_lowpart", "(", "DFmode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "vec_concat", ":", "V2DF", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "{" ]

GCC

aarch64

MD

stmt_completion

CPU

623,533

[ "<NUM_LIT>", "<STR_LIT>", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "<", "VNARROW", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "<", "VNARROW", ">", "[", "(", "match_operand", ":", "<", "VNARROW", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SVE_FULL_HSDI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI" ]

GCC

xtensa

MD

next_suggestion

MPU

623,534

[ "{" ]

[ "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "ne", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

GCC

alpha

MD

stmt_completion

MPU

623,535

[ "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "I48MODE", "(", "mult", ":", "I48MODE", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>" ]

GCC

arm

CPP

program_repair

CPU

623,536

[ "<FIXS>", "{", "if", "(", "do_pushes", ")", "push_minipool_fix", "(", "insn", ",", "address", ",", "recog_data", ".", "operand_loc", "[", "opno", "]", ",", "recog_data", ".", "operand_mode", "[", "opno", "]", ",", "op", ")", ";", "result", "=", "true", ";", "}", "<FIXE>", "<FIXS>", "{", "if", "(", "do_pushes", ")", "push_minipool_fix", "(", "insn", ",", "address", ",", "recog_data", ".", "operand_loc", "[", "opno", "]", ",", "recog_data", ".", "operand_mode", "[", "opno", "]", ",", "get_pool_constant", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", ";", "result", "=", "true", ";", "}", "<FIXE>" ]

[ "rtx", "op", "=", "recog_data", ".", "operand", "[", "opno", "]", ";", "if", "(", "CONSTANT_P", "(", "op", ")", ")", "<BUGS>", "push_minipool_fix", "(", "insn", ",", "address", ",", "recog_data", ".", "operand_loc", "[", "opno", "]", ",", "recog_data", ".", "operand_mode", "[", "opno", "]", ",", "op", ")", ";", "#", "if", "<NUM_LIT>", "#", "ifndef", "AOF_ASSEMBLERelse", "if", "(", "GET_CODE", "(", "op", ")", "==", "UNSPEC", "&&", "XINT", "(", "op", ",", "<NUM_LIT>", ")", "==", "UNSPEC_PIC_SYM", ")", "push_minipool_fix", "(", "insn", ",", "address", ",", "recog_data", ".", "operand_loc", "[", "opno", "]", ",", "recog_data", ".", "operand_mode", "[", "opno", "]", ",", "XVECEXP", "(", "op", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "#", "endif", "#", "endif", "<BUGE>", "else", "if", "(", "GET_CODE", "(", "op", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "CONSTANT_POOL_ADDRESS_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "<BUGS>", "push_minipool_fix", "(", "insn", ",", "address", ",", "recog_data", ".", "operand_loc", "[", "opno", "]", ",", "recog_data", ".", "operand_mode", "[", "opno", "]", ",", "get_pool_constant", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", ";", "<BUGE>", "}", "}", "}", "void" ]

LLVM

ARM

CPP

stmt_completion

CPU

623,537

[ "getReg", "(", ")", ";" ]

[ "unsigned", "ARMBaseInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ARM", "::", "LDR", ":", "case", "ARM", "::", "t2LDRs", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "ARM", "::", "t2LDRi12", ":", "case", "ARM", "::", "tRestore", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", "." ]

GCC

visium

MD

stmt_completion

Virtual ISA

623,538

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "QHI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "QHI", "(", "match_operand", ":", "QHI", "<NUM_LIT>" ]

GCC

i386

CPP

code_generation

CPU

623,539

[ "tree", "ix86_handle_shared_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", "*", "node", ")", "!=", "VAR_DECL", ")", "{", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", "%qs attribute only applies to variables", "<STR_LIT>", ",", "IDENTIFIER_POINTER", "(", "name", ")", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "return", "NULL_TREE", ";", "}" ]

[ "Handle", "a", "``", "shared", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

LLVM

Mips

TD

stmt_completion

CPU

623,540

[ ",", "MSA128WOpnd", ">", ",", "IsCommutable", ";" ]

[ "class", "FADD_W_DESC", ":", "MSA_3RF_DESC_BASE", "<", "<STR_LIT>", ",", "fadd" ]

LLVM

XCore

CPP

next_suggestion

MPU

623,541

[ "return", "std", "::", "vector", "<", "unsigned", ">", "(", ")", ";" ]

[ "return", "make_vector", "<", "unsigned", ">", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "}" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

623,542

[ ")", ")", ";" ]

[ "if", "(", "I", "->", "getOpcode", "(", ")", "==", "Hexagon", "::", "TFRI64_V4", "||", "I", "->", "getOpcode", "(", ")", "==", "Hexagon", "::", "A2_tfrsi", ")", "{", "const", "MachineOperand", "&", "Op", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "!", "Op", ".", "isImm", "(", ")", "||", "!", "isInt", "<", "N", ">", "(", "Op", ".", "getImm", "(" ]

GCC

i386

MD

stmt_completion

CPU

623,543

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "not", "(", "ior", "(", "and", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "and", "(", "match_operand", ":", "V4SF", "<NUM_LIT>" ]

LLVM

ARM

TD

stmt_completion

CPU

623,544

[ "SDNPOptInGlue", ",", "SDNPVariadic", "]", ">", ";" ]

[ "def", "ARMtcret", ":", "SDNode", "<", "<STR_LIT>", ",", "SDT_ARMTCRET", ",", "[", "SDNPHasChain", "," ]

LLVM

Hexagon

TD

stmt_completion

DSP

623,545

[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]

LLVM

AArch64

CPP

stmt_completion

CPU

623,546

[ ")", ";" ]

[ "return", "MVT", "::", "getIntegerVT", "(", "<NUM_LIT>" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

623,547

[ "false", ",", "<NUM_LIT>", ")", ";" ]

[ "SDValue", "SaveSP", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "LoadLinkSP", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "StackPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "LoadLinkSP", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "SP", ",", "SaveSP", ")", ";", "return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "LoadLinkSP", ",", "StackPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", "," ]

LLVM

AArch64

CPP

next_suggestion

CPU

623,548

[ "}" ]

[ "if", "(", "EnableStPairSuppress", ")", "addPass", "(", "createAArch64StorePairSuppressPass", "(", ")", ")", ";", "addPass", "(", "createAArch64VectorByElementOptPass", "(", ")", ")", ";", "return", "true", ";" ]

GCC

rs6000

CPP

stmt_completion

CPU

623,549

[ "rs6000_machine", ")", ";" ]

[ "void", "emit_asm_machine", "(", "void", ")", "{", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t.machine %s\\n", "<STR_LIT>", "," ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

623,550

[ "{" ]

[ "assert", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "||", "(", "!", "isLaneMaskReg", "(", "SrcReg", ")", "&&", "!", "isVreg1", "(", "SrcReg", ")", ")", ")", "{", "assert", "(", "TII", "->", "getRegisterInfo", "(", ")", ".", "getRegSizeInBits", "(", "SrcReg", ",", "*", "MRI", ")", "==", "<NUM_LIT>", ")", ";", "unsigned", "TmpReg", "=", "createLaneMaskReg", "(", "*", "MF", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_CMP_NE_U32_e64", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "TmpReg", ")", ";", "SrcReg", "=", "TmpReg", ";", "}", "MachineBasicBlock", "*", "PostDomBound", "=", "&", "MBB", ";", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "DstReg", ")", ")", "{", "PostDomBound", "=", "PDT", "->", "findNearestCommonDominator", "(", "PostDomBound", ",", "Use", ".", "getParent", "(", ")", ")", ";", "}", "unsigned", "FoundLoopLevel", "=", "LF", ".", "findLoop", "(", "PostDomBound", ")", ";", "if", "(", "FoundLoopLevel", ")" ]

GCC

arm

CPP

stmt_completion

CPU

623,551

[ "builtin_neon_vreinterpretv4hiv2sf", "(", "_", "_", "a", ")", ";" ]

[ "return", "(", "uint16x4_t", ")", "_", "_" ]

GCC

sh

CPP

program_repair

CPU

623,552

[ "<FIXS>", "*", "patp", "=", "gen_rtx_SET", "(", "dst", ",", "new", "src", ")", ";", "<FIXE>" ]

[ "new", "src", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "lab", ")", ";", "new", "src", "=", "gen_const_mem", "(", "mode", ",", "new", "src", ")", ";", "}", "<BUGS>", "*", "patp", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "dst", ",", "new", "src", ")", ";", "<BUGE>", "INSN_CODE", "(", "scan", ")", "=", "-", "<NUM_LIT>", ";", "}", "}" ]

LLVM

SystemZ

TD

next_suggestion

CPU

623,553

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RI3", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "M1", ";", "bits", "<", "<NUM_LIT>", ">", "RI2", ";", "bits", "<", "<NUM_LIT>", ">", "RI3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RI2", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

623,554

[ "return", "getTargetShuffleNode", "(", "getSHUFPOpcode", "(", "VT", ")", ",", "dl", ",", "VT", ",", "V2", ",", "V1", ",", "X86", "::", "getShuffleSHUFImmediate", "(", "SVOp", ")", ",", "DAG", ")", ";" ]

[ "if", "(", "HasXMMInt", "&&", "NumElems", "==", "<NUM_LIT>", ")", "return", "getTargetShuffleNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ")", ";", "if", "(", "NumElems", "==", "<NUM_LIT>", ")", "if", "(", "SVOp", "->", "getMaskElt", "(", "<NUM_LIT>", ")", "!=", "-", "<NUM_LIT>", ")", "return", "getTargetShuffleNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ")", ";", "}", "if", "(", "HasXMMInt", ")", "{", "if", "(", "NumElems", "==", "<NUM_LIT>", "||", "!", "X86", "::", "isMOVLMask", "(", "SVOp", ")", ")", "return", "getTargetShuffleNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ")", ";", "return", "getTargetShuffleNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ")", ";", "}", "assert", "(", "VT", "!=", "MVT", "::", "v4i32", "&&", "<STR_LIT>", "unsupported shuffle type", "<STR_LIT>", ")", ";" ]

GCC

h8300

MD

stmt_completion

MPU

623,555

[ ")", ">", "=", "<NUM_LIT>", ")" ]

[ "{", "return", "(", "GET_CODE", "(", "op", ")", "=", "=", "CONST_INT", "&", "&", "abs", "(", "INTVAL", "(", "op", ")" ]

LLVM

Mips

CPP

stmt_completion

CPU

623,556

[ "Register class not handled!", "<STR_LIT>", ")", ";" ]

[ "else", "if", "(", "RC", "==", "Mips", "::", "FGR32RegisterClass", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "SWC1", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "else", "if", "(", "RC", "==", "Mips", "::", "AFGR64RegisterClass", ")", "{", "if", "(", "!", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ".", "isMips1", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "SDC1", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "}", "else", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "unsigned", "*", "SubSet", "=", "TRI", "->", "getSubRegisters", "(", "SrcReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "SWC1", ")", ")", ".", "addReg", "(", "SubSet", "[", "<NUM_LIT>", "]", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "SWC1", ")", ")", ".", "addReg", "(", "SubSet", "[", "<NUM_LIT>", "]", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "<STR_LIT>" ]

LLVM

PowerPC

TD

next_suggestion

CPU

623,557

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "BF", ";", "bits", "<", "<NUM_LIT>", ">", "RA", ";", "bits", "<", "<NUM_LIT>", ">", "RB", ";", "let", "Pattern", "=", "pattern", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BF", ";" ]

GCC

alpha

CPP

program_repair

MPU

623,558

[ "<FIXS>", "if", "(", "!", "insn", "||", "!", "INSN_P", "(", "insn", ")", ")", "<FIXE>" ]

[ "next", ":", "insn", "=", "next_nonnote_insn", "(", "insn", ")", ";", "<BUGS>", "if", "(", "!", "insn", "||", "GET_RTX_CLASS", "(", "GET_CODE", "(", "insn", ")", ")", "!=", "'", "i", "'", ")", "<BUGE>", "goto", "done", ";" ]

LLVM

AArch64

CPP

program_repair

CPU

623,559

[ "<FIXS>", "void", "setArgumentStackToRestore", "(", "unsigned", "bytes", ")", "{", "ArgumentStackToRestore", "=", "bytes", ";", "}", "<FIXE>" ]

[ "void", "setBytesInStackArgArea", "(", "unsigned", "bytes", ")", "{", "BytesInStackArgArea", "=", "bytes", ";", "}", "unsigned", "getArgumentStackToRestore", "(", ")", "const", "{", "return", "ArgumentStackToRestore", ";", "}", "<BUGS>", "void", "setArgumentStackToRestore", "(", "unsigned", "bytes", ")", "{", "ArgumentStackToRestore", "=", "bytes", ";", "}", "<BUGE>", "unsigned", "getInitialStackAdjust", "(", ")", "const", "{", "return", "InitialStackAdjust", ";", "}", "void", "setInitialStackAdjust", "(", "unsigned", "bytes", ")", "{", "InitialStackAdjust", "=", "bytes", ";", "}" ]

LLVM

Hexagon

TD

stmt_completion

DSP

623,560

[ "<NUM_LIT>", ";" ]

[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,561

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A4_cmpheq", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeS_3op", ">", ",", "Enc_c2b48e", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

623,562

[ "}" ]

[ "if", "(", "IsFast", ")", "*", "IsFast", "=", "AlignedBy4", ";", "return", "AlignedBy4", ";", "}", "if", "(", "!", "Subtarget", "->", "hasUnalignedScratchAccess", "(", ")", "&&", "(", "AddrSpace", "==", "AMDGPUAS", "::", "PRIVATE_ADDRESS", "||", "AddrSpace", "==", "AMDGPUAS", "::", "FLAT_ADDRESS", ")", ")", "{", "return", "false", ";", "}", "if", "(", "Subtarget", "->", "hasUnalignedBufferAccess", "(", ")", ")", "{", "if", "(", "IsFast", ")", "{", "*", "IsFast", "=", "(", "AddrSpace", "==", "AMDGPUAS", "::", "CONSTANT_ADDRESS", "||", "AddrSpace", "==", "AMDGPUAS", "::", "CONSTANT_ADDRESS_32BIT", ")", "?", "(", "Align", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ":", "true", ";", "}", "return", "true", ";" ]

GCC

arm

MD

next_suggestion

CPU

623,563

[ "}", ")" ]

[ "{", "emit_insn", "(", "gen_subv", "<", "mode", ">", "<NUM_LIT>", "(", "operands", "[", "<NUM_LIT>", "]", ",", "const0_rtx", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "DONE" ]

GCC

tilepro

MD

next_suggestion

VLIW

623,564

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "mem", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "UNSPEC_LATENCY_MISS", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

GCC

i386

CPP

stmt_completion

CPU

623,565

[ "op1", ",", "op2", ")", ";" ]

[ "if", "(", "!", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "op0", ",", "modev2", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "modev2", ",", "op0", ")", ";", "if", "(", "(", "optimize", "&&", "!", "register_operand", "(", "op1", ",", "modev3", ")", ")", "||", "!", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "op1", ",", "modev3", ")", ")", "op1", "=", "copy_to_mode_reg", "(", "modev3", ",", "op1", ")", ";", "if", "(", "!", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "op2", ",", "modeimm", ")", ")", "{", "error", "(", "<STR_LIT>", "the third argument must be an 8-bit immediate", "<STR_LIT>", ")", ";", "return", "const0_rtx", ";", "}", "if", "(", "d", "->", "code", "==", "IX86_BUILTIN_PCMPISTRI128", ")", "{", "if", "(", "optimize", "||", "!", "target", "||", "GET_MODE", "(", "target", ")", "!=", "tmode0", "||", "!", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "target", ",", "tmode0", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode0", ")", ";", "scratch1", "=", "gen_reg_rtx", "(", "tmode1", ")", ";", "pat", "=", "GEN_FCN", "(", "d", "->", "icode", ")", "(", "target", ",", "scratch1", ",", "op0", ",", "op1", ",", "op2", ")", ";", "}", "else", "if", "(", "d", "->", "code", "==", "IX86_BUILTIN_PCMPISTRM128", ")", "{", "if", "(", "optimize", "||", "!", "target", "||", "GET_MODE", "(", "target", ")", "!=", "tmode1", "||", "!", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "target", ",", "tmode1", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode1", ")", ";", "scratch0", "=", "gen_reg_rtx", "(", "tmode0", ")", ";", "pat", "=", "GEN_FCN", "(", "d", "->", "icode", ")", "(", "scratch0", ",", "target", ",", "op0", "," ]

LLVM

MBlaze

CPP

stmt_completion

MPU

623,566

[ ")", ";" ]

[ "return", "MBlazeRegisterInfo", "::", "getSpecialRegisterFromNumbering", "(", "insn", "&", "<NUM_LIT>" ]

GCC

sparc

CPP

program_repair

CPU

623,567

[ "<FIXS>", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ";", "<FIXE>" ]

[ "inteq_or_neq", "(", "op", ",", "mode", ")", "rtx", "op", ";", "<BUGS>", "enum", "machine_mode", "mode", ";", "<BUGE>", "{", "return", "(", "GET_CODE", "(", "op", ")", "==", "EQ", "||", "GET_CODE", "(", "op", ")", "==", "NE", ")", ";", "}" ]

LLVM

AMDGPU

CPP

program_repair

GPU

623,568

[ "<FIXS>", "assert", "(", "!", "isAssumed", "(", "IMPLICIT_ARG_PTR", ")", "&&", "<STR_LIT>", "hostcall needs implicitarg_ptr", "<STR_LIT>", ")", ";", "<FIXE>" ]

[ "}", "if", "(", "funcRetrievesHostcallPtr", "(", "A", ")", ")", "{", "<BUGS>", "removeAssumedBits", "(", "IMPLICIT_ARG_PTR", ")", ";", "<BUGE>", "removeAssumedBits", "(", "HOSTCALL_PTR", ")", ";", "}", "return", "getAssumed", "(", ")", "!=", "OrigAssumed", "?", "ChangeStatus", "::", "CHANGED", ":", "ChangeStatus", "::", "UNCHANGED", ";", "}" ]

GCC

sh

MD

program_repair

CPU

623,569

[ "<FIXS>", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "<NUM_LIT>", ")", ")", "<FIXE>" ]

[ "if", "(", "TARGET_SH5", "&", "&", "true_regnum", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<NUM_LIT>", ")", "{", "emit_move_insn", "(", "stack_pointer_rtx", ",", "<BUGS>", "plus_constant", "(", "stack_pointer_rtx", ",", "-", "<NUM_LIT>", ")", ")", "<BUGE>", "tos", "=", "gen_tmp_stack_mem", "(", "DFmode", ",", "stack_pointer_rtx", ")", "}", "else" ]

LLVM

ARM

CPP

next_suggestion

CPU

623,570

[ "return", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "||", "(", "Val", ">", "-", "<NUM_LIT>", "&&", "Val", "<", "<NUM_LIT>", ")", ";" ]

[ "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

623,571

[ ")", ",", "(", "_", "_", "mmask16", ")", "-", "<NUM_LIT>", ")", ";" ]

[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_psrad512_mask", "(", "(", "_", "_", "v16si", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_", "_", "B", ",", "(", "_", "_", "v16si", ")", "_", "mm512_undefined_epi32", "(" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

623,572

[ "let", "immOpNum", "=", "<NUM_LIT>", ";" ]

[ "let", "SrcA", "=", "src", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "=", "sw", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "HasImm", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

623,573

[ "Mul2", ",", "LowMask", ")", ";" ]

[ "SDValue", "Lo0", "=", "extract128BitVector", "(", "Op0", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Lo1", "=", "extract128BitVector", "(", "Op1", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Hi0", "=", "extract128BitVector", "(", "Op0", ",", "NumElems", "/", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Hi1", "=", "extract128BitVector", "(", "Op1", ",", "NumElems", "/", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "DAG", ".", "getVTList", "(", "HalfVT", ",", "HalfVT", ")", ",", "Lo0", ",", "Lo1", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "DAG", ".", "getVTList", "(", "HalfVT", ",", "HalfVT", ")", ",", "Hi0", ",", "Hi1", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "dl", ",", "VT", ",", "Lo", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Hi", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "dl", ",", "VT", ",", "Lo", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Hi", ".", "getValue", "(", "<NUM_LIT>", ")", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "dl", ")", ";", "}", "assert", "(", "(", "VT", "==", "MVT", "::", "v4i32", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "||", "(", "VT", "==", "MVT", "::", "v8i32", "&&", "Subtarget", ".", "hasInt256", "(", ")", ")", ")", ";", "const", "int", "Mask", "[", "]", "=", "{", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "SDValue", "Odd0", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Op0", ",", "Op0", ",", "makeArrayRef", "(", "&", "Mask", "[", "<NUM_LIT>", "]", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ")", ";", "SDValue", "Odd1", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Op1", ",", "Op1", ",", "makeArrayRef", "(", "&", "Mask", "[", "<NUM_LIT>", "]", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ")", ";", "MVT", "MulVT", "=", "VT", "==", "MVT", "::", "v4i32", "?", "MVT", "::", "v2i64", ":", "MVT", "::", "v4i64", ";", "bool", "IsSigned", "=", "Op", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SMUL_LOHI", ";", "unsigned", "Opcode", "=", "(", "!", "IsSigned", "||", "!", "Subtarget", ".", "hasSSE41", "(", ")", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "SDValue", "Mul1", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "MulVT", ",", "Op0", ",", "Op1", ")", ")", ";", "SDValue", "Mul2", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "MulVT", ",", "Odd0", ",", "Odd1", ")", ")", ";", "SDValue", "Highs", ",", "Lows", ";", "if", "(", "VT", "==", "MVT", "::", "v8i32", ")", "{", "const", "int", "HighMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Highs", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Mul1", ",", "Mul2", ",", "HighMask", ")", ";", "const", "int", "LowMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Lows", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Mul1", ",", "Mul2", ",", "LowMask", ")", ";", "}", "else", "{", "const", "int", "HighMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Highs", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Mul1", ",", "Mul2", ",", "HighMask", ")", ";", "const", "int", "LowMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Lows", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Mul1", "," ]

LLVM

Mips

CPP

next_suggestion

CPU

623,574

[ "}" ]

[ "static", "bool", "CompareMBBNumbers", "(", "const", "MachineBasicBlock", "*", "LHS", ",", "const", "MachineBasicBlock", "*", "RHS", ")", "{", "return", "LHS", "->", "getNumber", "(", ")", "<", "RHS", "->", "getNumber", "(", ")", ";" ]

GCC

nios2

MD

next_suggestion

MPU

623,575

[ "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")" ]

[ "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

BPF

CPP

next_suggestion

Virtual ISA

623,576

[ "}" ]

[ "if", "(", "IsCompleted", ")", "return", ";", "IsCompleted", "=", "true", ";", "BTFType", ".", "NameOff", "=", "BDebug", ".", "addString", "(", "ETy", "->", "getName", "(", ")", ")", ";", "DINodeArray", "Elements", "=", "ETy", "->", "getElements", "(", ")", ";", "for", "(", "const", "auto", "Element", ":", "Elements", ")", "{", "const", "auto", "*", "Enum", "=", "cast", "<", "DIEnumerator", ">", "(", "Element", ")", ";", "struct", "<STR_LIT>", "::", "<STR_LIT>", "BTFEnum", ";", "BTFEnum", ".", "NameOff", "=", "BDebug", ".", "addString", "(", "Enum", "->", "getName", "(", ")", ")", ";", "BTFEnum", ".", "Val", "=", "static_cast", "<", "uint32_t", ">", "(", "Enum", "->", "getValue", "(", ")", ")", ";", "EnumValues", ".", "push_back", "(", "BTFEnum", ")", ";", "}" ]

LLVM

AArch64

TD

program_repair

CPU

623,577

[ "<FIXS>", "(", "sub", "<NUM_LIT>", ",", "(", "mul", "(", "i64", "(", "sext", "GPR32", ":", "$", "Rn", ")", ")", ",", "(", "sext", "GPR32", ":", "$", "Rm", ")", ")", ")", ">", ";", "<FIXE>", "<FIXS>", "(", "sub", "<NUM_LIT>", ",", "(", "mul", "(", "i64", "(", "zext", "GPR32", ":", "$", "Rn", ")", ")", ",", "(", "zext", "GPR32", ":", "$", "Rm", ")", ")", ")", ">", ";", "<FIXE>" ]

[ "defm", ":", "A64I_dp3_3operand", "<STR_LIT>", ",", "SMADDLxwwx", ",", "XZR", ",", "(", "mul", "(", "i64", "(", "sext", "GPR32", ":", "$", "Rn", ")", ")", ",", "(", "sext", "GPR32", ":", "$", "Rm", ")", ")", ">", ";", "defm", ":", "A64I_dp3_3operand", "<STR_LIT>", ",", "SMSUBLxwwx", ",", "XZR", ",", "<BUGS>", "(", "sub", "<NUM_LIT>", ",", "(", "mul", "(", "i64", "(", "sext", "GPR32", ":", "$", "Rn", ")", ")", ",", "(", "sext", "GPR32", ":", "$", "Rm", ")", ")", ")", ">", ";", "<BUGE>", "defm", ":", "A64I_dp3_3operand", "<STR_LIT>", ",", "UMADDLxwwx", ",", "XZR", ",", "(", "mul", "(", "i64", "(", "zext", "GPR32", ":", "$", "Rn", ")", ")", ",", "(", "zext", "GPR32", ":", "$", "Rm", ")", ")", ">", ";", "defm", ":", "A64I_dp3_3operand", "<STR_LIT>", ",", "UMSUBLxwwx", ",", "XZR", ",", "<BUGS>", "(", "sub", "<NUM_LIT>", ",", "(", "mul", "(", "i64", "(", "zext", "GPR32", ":", "$", "Rn", ")", ")", ",", "(", "zext", "GPR32", ":", "$", "Rm", ")", ")", ")", ">", ";", "<BUGE>" ]

LLVM

ARM

TD

stmt_completion

CPU

623,578

[ ",", "pattern", ">", "{" ]

[ "def", "th", ":", "MVE_VSHLL_by_lane_width", "<", "iname", "#", "<STR_LIT>", ",", "suffix", ",", "sz", ",", "U", ",", "ops" ]

LLVM

ARM

CPP

program_repair

CPU

623,579

[ "<FIXS>", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "<FIXE>", "<FIXS>", "if", "(", "EnableARMLoadStoreOpt", ")", "addPass", "(", "createARMLoadStoreOptimizationPass", "(", "true", ")", ")", ";", "if", "(", "!", "DisableA15SDOptimization", ")", "addPass", "(", "createA15SDOptimizerPass", "(", ")", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "EnableARMLoadStoreOpt", ")", "addPass", "(", "createARMLoadStoreOptimizationPass", "(", ")", ")", ";", "<FIXE>" ]

[ "}", "void", "ARMPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "<BUGS>", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createARMLoadStoreOptimizationPass", "(", "true", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "<BUGE>", "addPass", "(", "createMLxExpansionPass", "(", ")", ")", ";", "<BUGS>", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "!", "DisableA15SDOptimization", ")", "{", "addPass", "(", "createA15SDOptimizerPass", "(", ")", ")", ";", "<BUGE>", "}", "}", "void", "ARMPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "<BUGS>", "addPass", "(", "createARMLoadStoreOptimizationPass", "(", ")", ")", ";", "<BUGE>", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "ARM", "::", "DPRRegClass", ")", ")", ";", "}" ]

LLVM

AArch64

CPP

code_generation

CPU

623,580

[ "void", "AArch64TargetLowering", "::", "finalizeLowering", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MFI", ".", "hasStackProtectorIndex", "(", ")", ")", "{", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MFI", ".", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "MFI", ".", "getStackID", "(", "i", ")", "==", "TargetStackID", "::", "ScalableVector", "&&", "MFI", ".", "getObjectSSPLayout", "(", "i", ")", "!=", "MachineFrameInfo", "::", "SSPLK_None", ")", "{", "MFI", ".", "setStackID", "(", "MFI", ".", "getStackProtectorIndex", "(", ")", ",", "TargetStackID", "::", "ScalableVector", ")", ";", "MFI", ".", "setObjectAlignment", "(", "MFI", ".", "getStackProtectorIndex", "(", ")", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "}", "}", "MFI", ".", "computeMaxCallFrameSize", "(", "MF", ")", ";", "TargetLoweringBase", "::", "finalizeLowering", "(", "MF", ")", ";", "}" ]

[ "Execute", "target", "specific", "actions", "to", "finalize", "target", "lowering", "." ]

GCC

epiphany

MD

stmt_completion

MPU

623,581

[ ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

i386

MD

stmt_completion

CPU

623,582

[ "<STR_LIT>", ")" ]

[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

623,583

[ "}" ]

[ "bool", "parseFuncName", "(", "StringRef", "&", "MangledName", ")", "{", "return", "Impl", "->", "parseFuncName", "(", "MangledName", ")", ";" ]

LLVM

AMDGPU

CPP

code_generation

GPU

623,584

[ "bool", "SIInsertWaitcnts", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "ST", "=", "&", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "IV", "=", "AMDGPU", "::", "getIsaVersion", "(", "ST", "->", "getCPU", "(", ")", ")", ";", "const", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "PDT", "=", "&", "getAnalysis", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "ForceEmitZeroWaitcnts", "=", "ForceEmitZeroFlag", ";", "for", "(", "auto", "T", ":", "inst_counter_types", "(", ")", ")", "ForceEmitWaitcnt", "[", "T", "]", "=", "false", ";", "HardwareLimits", ".", "VmcntMax", "=", "AMDGPU", "::", "getVmcntBitMask", "(", "IV", ")", ";", "HardwareLimits", ".", "ExpcntMax", "=", "AMDGPU", "::", "getExpcntBitMask", "(", "IV", ")", ";", "HardwareLimits", ".", "LgkmcntMax", "=", "AMDGPU", "::", "getLgkmcntBitMask", "(", "IV", ")", ";", "HardwareLimits", ".", "VscntMax", "=", "ST", "->", "hasVscnt", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "NumVGPRsMax", "=", "ST", "->", "getAddressableNumVGPRs", "(", ")", ";", "unsigned", "NumSGPRsMax", "=", "ST", "->", "getAddressableNumSGPRs", "(", ")", ";", "assert", "(", "NumVGPRsMax", "<=", "SQ_MAX_PGM_VGPRS", ")", ";", "assert", "(", "NumSGPRsMax", "<=", "SQ_MAX_PGM_SGPRS", ")", ";", "RegisterEncoding", ".", "VGPR0", "=", "TRI", "->", "getEncodingValue", "(", "AMDGPU", "::", "VGPR0", ")", ";", "RegisterEncoding", ".", "VGPRL", "=", "RegisterEncoding", ".", "VGPR0", "+", "NumVGPRsMax", "-", "<NUM_LIT>", ";", "RegisterEncoding", ".", "SGPR0", "=", "TRI", "->", "getEncodingValue", "(", "AMDGPU", "::", "SGPR0", ")", ";", "RegisterEncoding", ".", "SGPRL", "=", "RegisterEncoding", ".", "SGPR0", "+", "NumSGPRsMax", "-", "<NUM_LIT>", ";", "TrackedWaitcntSet", ".", "clear", "(", ")", ";", "BlockInfos", ".", "clear", "(", ")", ";", "bool", "Modified", "=", "false", ";", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "MachineBasicBlock", "&", "EntryBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "EntryBB", ".", "begin", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "E", "=", "EntryBB", ".", "end", "(", ")", ";", "I", "!=", "E", "&&", "(", "I", "->", "isPHI", "(", ")", "||", "I", "->", "isMetaInstruction", "(", ")", ")", ";", "++", "I", ")", ";", "BuildMI", "(", "EntryBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_WAITCNT", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "ST", "->", "hasVscnt", "(", ")", ")", "BuildMI", "(", "EntryBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_WAITCNT_VSCNT", ")", ")", ".", "addReg", "(", "AMDGPU", "::", "SGPR_NULL", ",", "RegState", "::", "Undef", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "Modified", "=", "true", ";", "}", "for", "(", "auto", "*", "MBB", ":", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "(", "&", "MF", ")", ")", "BlockInfos", ".", "insert", "(", "{", "MBB", ",", "BlockInfo", "(", "MBB", ")", "}", ")", ";", "std", "::", "unique_ptr", "<", "WaitcntBrackets", ">", "Brackets", ";", "bool", "Repeat", ";", "do", "{", "Repeat", "=", "false", ";", "for", "(", "auto", "BII", "=", "BlockInfos", ".", "begin", "(", ")", ",", "BIE", "=", "BlockInfos", ".", "end", "(", ")", ";", "BII", "!=", "BIE", ";", "++", "BII", ")", "{", "BlockInfo", "&", "BI", "=", "BII", "->", "second", ";", "if", "(", "!", "BI", ".", "Dirty", ")", "continue", ";", "if", "(", "BI", ".", "Incoming", ")", "{", "if", "(", "!", "Brackets", ")", "Brackets", "=", "std", "::", "make_unique", "<", "WaitcntBrackets", ">", "(", "*", "BI", ".", "Incoming", ")", ";", "else", "*", "Brackets", "=", "*", "BI", ".", "Incoming", ";", "}", "else", "{", "if", "(", "!", "Brackets", ")", "Brackets", "=", "std", "::", "make_unique", "<", "WaitcntBrackets", ">", "(", "ST", ")", ";", "else", "*", "Brackets", "=", "WaitcntBrackets", "(", "ST", ")", ";", "}", "Modified", "|=", "insertWaitcntInBlock", "(", "MF", ",", "*", "BI", ".", "MBB", ",", "*", "Brackets", ")", ";", "BI", ".", "Dirty", "=", "false", ";", "if", "(", "Brackets", "->", "hasPending", "(", ")", ")", "{", "BlockInfo", "*", "MoveBracketsToSucc", "=", "nullptr", ";", "for", "(", "MachineBasicBlock", "*", "Succ", ":", "BI", ".", "MBB", "->", "successors", "(", ")", ")", "{", "auto", "SuccBII", "=", "BlockInfos", ".", "find", "(", "Succ", ")", ";", "BlockInfo", "&", "SuccBI", "=", "SuccBII", "->", "second", ";", "if", "(", "!", "SuccBI", ".", "Incoming", ")", "{", "SuccBI", ".", "Dirty", "=", "true", ";", "if", "(", "SuccBII", "<=", "BII", ")", "Repeat", "=", "true", ";", "if", "(", "!", "MoveBracketsToSucc", ")", "{", "MoveBracketsToSucc", "=", "&", "SuccBI", ";", "}", "else", "{", "SuccBI", ".", "Incoming", "=", "std", "::", "make_unique", "<", "WaitcntBrackets", ">", "(", "*", "Brackets", ")", ";", "}", "}", "else", "if", "(", "SuccBI", ".", "Incoming", "->", "merge", "(", "*", "Brackets", ")", ")", "{", "SuccBI", ".", "Dirty", "=", "true", ";", "if", "(", "SuccBII", "<=", "BII", ")", "Repeat", "=", "true", ";", "}", "}", "if", "(", "MoveBracketsToSucc", ")", "MoveBracketsToSucc", "->", "Incoming", "=", "std", "::", "move", "(", "Brackets", ")", ";", "}", "}", "}", "while", "(", "Repeat", ")", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "EndPgmBlocks", ";", "bool", "HaveScalarStores", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "!", "HaveScalarStores", "&&", "TII", "->", "isScalarStore", "(", "MI", ")", ")", "HaveScalarStores", "=", "true", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_ENDPGM", "||", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "SI_RETURN_TO_EPILOG", ")", "EndPgmBlocks", ".", "push_back", "(", "&", "MBB", ")", ";", "}", "}", "if", "(", "HaveScalarStores", ")", "{", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "EndPgmBlocks", ")", "{", "bool", "SeenDCacheWB", "=", "false", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_DCACHE_WB", ")", "SeenDCacheWB", "=", "true", ";", "else", "if", "(", "TII", "->", "isScalarStore", "(", "*", "I", ")", ")", "SeenDCacheWB", "=", "false", ";", "if", "(", "(", "I", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_ENDPGM", "||", "I", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "SI_RETURN_TO_EPILOG", ")", "&&", "!", "SeenDCacheWB", ")", "{", "Modified", "=", "true", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_DCACHE_WB", ")", ")", ";", "}", "}", "}", "}", "return", "Modified", ";", "}" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

LLVM

AArch64

TD

next_suggestion

CPU

623,585

[ "let", "mayStore", "=", "<NUM_LIT>", ";" ]

[ "class", "TMBaseSystemI", "<", "bit", "L", ",", "bits", "<", "<NUM_LIT>", ">", "CRm", ",", "bits", "<", "<NUM_LIT>", ">", "op2", ",", "dag", "oops", ",", "dag", "iops", ",", "string", "asm", ",", "string", "operands", ",", "list", "<", "dag", ">", "pattern", ">", ":", "BaseSystemI", "<", "L", ",", "oops", ",", "iops", ",", "asm", ",", "operands", ",", "pattern", ">", ",", "Sched", "<", "[", "WriteSys", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CRm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op2", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

next_suggestion

CPU

623,586

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_srl_pi32", "(", "_", "_", "m64", "_", "_", "m", ",", "_", "_", "m64", "_", "_", "count", ")", "{", "return", "(", "_", "_", "m64", ")", "_", "_", "builtin_ia32_psrld", "(", "(", "_", "_", "v2si", ")", "_", "_", "m", ",", "(", "_", "_", "v2si", ")", "_", "_", "count", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

623,587

[ "MI", ".", "eraseFromParent", "(", ")", ";" ]

[ "++", "OpOffset", ";", "}", "else", "{", "VIndex", "=", "B", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", "Register", "VOffset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "Register", "SOffset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "unsigned", "AuxiliaryData", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getImm", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "unsigned", "ImmOffset", ";", "std", "::", "tie", "(", "VOffset", ",", "ImmOffset", ")", "=", "splitBufferOffsets", "(", "B", ",", "VOffset", ")", ";", "updateBufferMMO", "(", "MMO", ",", "VOffset", ",", "SOffset", ",", "ImmOffset", ",", "VIndex", ",", "*", "B", ".", "getMRI", "(", ")", ")", ";", "auto", "MIB", "=", "B", ".", "buildInstr", "(", "getBufferAtomicPseudo", "(", "IID", ")", ")", ";", "if", "(", "HasReturn", ")", "MIB", ".", "addDef", "(", "Dst", ")", ";", "MIB", ".", "addUse", "(", "VData", ")", ";", "if", "(", "IsCmpSwap", ")", "MIB", ".", "addReg", "(", "CmpVal", ")", ";", "MIB", ".", "addUse", "(", "RSrc", ")", ".", "addUse", "(", "VIndex", ")", ".", "addUse", "(", "VOffset", ")", ".", "addUse", "(", "SOffset", ")", ".", "addImm", "(", "ImmOffset", ")", ".", "addImm", "(", "AuxiliaryData", ")", ".", "addImm", "(", "HasVIndex", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

623,588

[ ")", ")", ";" ]

[ "static", "SDValue", "PromoteMaskArithmetic", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "X86Subtarget", "&", "Subtarget", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", "Expected vector type", "<STR_LIT>", ")", ";", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "ANY_EXTEND", "||", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "ZERO_EXTEND", "||", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SIGN_EXTEND", ")", "&&", "<STR_LIT>", "Invalid Node", "<STR_LIT>", ")", ";", "SDValue", "Narrow", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "NarrowVT", "=", "Narrow", ".", "getValueType", "(", ")", ";", "if", "(", "Narrow", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "XOR", "&&", "Narrow", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "AND", "&&", "Narrow", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "OR", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N0", "=", "Narrow", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Narrow", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Narrow", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "TRUNCATE", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "!=", "VT", ")", "return", "SDValue", "(", ")", ";", "bool", "RHSTrunc", "=", "N1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TRUNCATE", "&&", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "VT", ";", "if", "(", "!", "RHSTrunc", "&&", "!", "ISD", "::", "isBuildVectorOfConstantSDNodes", "(", "N1", ".", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "!", "TLI", ".", "isOperationLegalOrPromote", "(", "Narrow", "->", "getOpcode", "(", ")", ",", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "N0", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "RHSTrunc", ")", "N1", "=", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "N1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "VT", ",", "N1", ")", ";", "SDValue", "Op", "=", "DAG", ".", "getNode", "(", "Narrow", "->", "getOpcode", "(", ")", ",", "DL", ",", "VT", ",", "N0", ",", "N1", ")", ";", "unsigned", "Opcode", "=", "N", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected opcode", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ANY_EXTEND", ":", "return", "Op", ";", "case", "ISD", "::", "ZERO_EXTEND", ":", "return", "DAG", ".", "getZeroExtendInReg", "(", "Op", ",", "DL", ",", "NarrowVT", ".", "getScalarType", "(" ]

LLVM

X86

CPP

stmt_completion

CPU

623,589

[ ";" ]

[ "if", "(", "(", "isOneConstant", "(", "Op1", ")", "||", "isNullConstant", "(", "Op1", ")", ")", "&&", "(", "CC", "==", "ISD", "::", "SETEQ", "||", "CC", "==", "ISD", "::", "SETNE", ")", ")", "{", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "bool", "Invert", "=", "(", "CC", "==", "ISD", "::", "SETNE", ")", "^", "isNullConstant", "(", "Op1", ")", ";", "X86CC", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Invert", ")", "{", "X86", "::", "CondCode", "CCode", "=", "(", "X86", "::", "CondCode", ")", "Op0", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "CCode", "=", "X86", "::", "GetOppositeBranchCondition", "(", "CCode", ")", ";", "X86CC", "=", "DAG", ".", "getConstant", "(", "CCode", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "}", "return", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "}", "bool", "IsFP", "=", "Op1", ".", "getSimpleValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ";", "X86", "::", "CondCode", "CondCode", "=", "TranslateX86CC", "(", "CC", ",", "dl", ",", "IsFP", ",", "Op0", ",", "Op1", ",", "DAG", ")", ";", "if", "(", "CondCode", "==", "X86", "::", "COND_INVALID", ")", "return", "SDValue", "(", ")", ";", "SDValue", "EFLAGS", "=", "EmitCmp", "(", "Op0", ",", "Op1", ",", "CondCode", ",", "dl", ",", "DAG", ")", ";", "EFLAGS", "=", "ConvertCmpIfNecessary", "(", "EFLAGS", ",", "DAG", ")", ";", "X86CC", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "return", "EFLAGS" ]

GCC

arm

MD

next_suggestion

CPU

623,590

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

X86

CPP

code_generation

CPU

623,591

[ "unsigned", "X86TargetLowering", "::", "getAddressSpace", "(", ")", "const", "{", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "return", "(", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Kernel", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}" ]

[ "Return", "the", "address", "space", "of", "the", "Pointer", "type", "." ]

LLVM

X86

CPP

code_generation

CPU

623,592

[ "void", "X86WinAllocaExpander", "::", "lower", "(", "MachineInstr", "*", "MI", ",", "Lowering", "L", ")", "{", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "*", "MI", ";", "int64_t", "Amount", "=", "getWinAllocaAmount", "(", "MI", ",", "MRI", ")", ";", "if", "(", "Amount", "==", "<NUM_LIT>", ")", "{", "MI", "->", "eraseFromParent", "(", ")", ";", "return", ";", "}", "bool", "Is64Bit", "=", "STI", "->", "is64Bit", "(", ")", ";", "assert", "(", "SlotSize", "==", "<NUM_LIT>", "||", "SlotSize", "==", "<NUM_LIT>", ")", ";", "unsigned", "RegA", "=", "(", "SlotSize", "==", "<NUM_LIT>", ")", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ";", "switch", "(", "L", ")", "{", "case", "TouchAndSub", ":", "assert", "(", "Amount", ">=", "SlotSize", ")", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Is64Bit", "?", "X86", "::", "PUSH64r", ":", "X86", "::", "PUSH32r", ")", ")", ".", "addReg", "(", "RegA", ",", "RegState", "::", "Undef", ")", ";", "Amount", "-=", "SlotSize", ";", "if", "(", "!", "Amount", ")", "break", ";", "LLVM_FALLTHROUGH", ";", "case", "Sub", ":", "assert", "(", "Amount", ">", "<NUM_LIT>", ")", ";", "if", "(", "Amount", "==", "SlotSize", ")", "{", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Is64Bit", "?", "X86", "::", "PUSH64r", ":", "X86", "::", "PUSH32r", ")", ")", ".", "addReg", "(", "RegA", ",", "RegState", "::", "Undef", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "getSubOpcode", "(", "Is64Bit", ",", "Amount", ")", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "break", ";", "case", "Probe", ":", "if", "(", "!", "NoStackArgProbe", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "RegA", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "STI", "->", "getFrameLowering", "(", ")", "->", "emitStackProbe", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "*", "MBB", ",", "MI", ",", "DL", ",", "false", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Is64Bit", "?", "X86", "::", "SUB64rr", ":", "X86", "::", "SUB32rr", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "}", "break", ";", "}", "unsigned", "AmountReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "for", "(", ";", ";", ")", "{", "if", "(", "!", "MRI", "->", "use_empty", "(", "AmountReg", ")", ")", "break", ";", "MachineInstr", "*", "AmountDef", "=", "MRI", "->", "getUniqueVRegDef", "(", "AmountReg", ")", ";", "if", "(", "!", "AmountDef", ")", "break", ";", "if", "(", "AmountDef", "->", "isCopy", "(", ")", "&&", "AmountDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "AmountReg", "=", "AmountDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ";", "AmountDef", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "}" ]

[ "The", "instruction", "is", "lowered", "." ]

GCC

arm

MD

stmt_completion

CPU

623,593

[ "<STR_LIT>", ")" ]

[ "(", "ior", ":", "SI", "(", "match_op_dup", "<NUM_LIT>", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", ")", "(", "match_op_dup", "<NUM_LIT>", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ne", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]

LLVM

Mips

TD

stmt_completion

CPU

623,594

[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "class", "FSQRT_D_ENC", ":", "MSA_2RF_FMT", "<", "<NUM_LIT>", "," ]

LLVM

ARM64

TD

next_suggestion

CPU

623,595

[ "let", "imm", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "Wrri", ":", "BaseExtractImm", "<", "GPR32", ",", "imm0_31", ",", "asm", ",", "[", "(", "set", "GPR32", ":", "$", "Rd", ",", "(", "ARM64Extr", "GPR32", ":", "$", "Rn", ",", "GPR32", ":", "$", "Rm", ",", "imm0_31", ":", "$", "imm", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

623,596

[ "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Ru32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ru32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rtt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rtt32", "{", "<NUM_LIT>", "-" ]

GCC

i386

CPP

code_generation

CPU

623,597

[ "bool", "ix86_expand_int_vcond", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "data_mode", "=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "bool", "negate", "=", "false", ";", "rtx", "x", ",", "cop0", ",", "cop1", ";", "cop0", "=", "operands", "[", "<NUM_LIT>", "]", ";", "cop1", "=", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "(", "code", "==", "LT", "||", "code", "==", "GE", ")", "&&", "data_mode", "==", "mode", "&&", "cop1", "==", "CONST0_RTX", "(", "mode", ")", "&&", "operands", "[", "<NUM_LIT>", "+", "(", "code", "==", "LT", ")", "]", "==", "CONST0_RTX", "(", "data_mode", ")", "&&", "GET_MODE_SIZE", "(", "GET_MODE_INNER", "(", "data_mode", ")", ")", ">", "<NUM_LIT>", "&&", "GET_MODE_SIZE", "(", "GET_MODE_INNER", "(", "data_mode", ")", ")", "<=", "<NUM_LIT>", "&&", "(", "GET_MODE_SIZE", "(", "data_mode", ")", "==", "<NUM_LIT>", "||", "(", "TARGET_AVX2", "&&", "GET_MODE_SIZE", "(", "data_mode", ")", "==", "<NUM_LIT>", ")", ")", ")", "{", "rtx", "negop", "=", "operands", "[", "<NUM_LIT>", "-", "(", "code", "==", "LT", ")", "]", ";", "int", "shift", "=", "GET_MODE_BITSIZE", "(", "GET_MODE_INNER", "(", "data_mode", ")", ")", "-", "<NUM_LIT>", ";", "if", "(", "negop", "==", "CONST1_RTX", "(", "data_mode", ")", ")", "{", "rtx", "res", "=", "expand_simple_binop", "(", "mode", ",", "LSHIFTRT", ",", "cop0", ",", "GEN_INT", "(", "shift", ")", ",", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "if", "(", "res", "!=", "operands", "[", "<NUM_LIT>", "]", ")", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "res", ")", ";", "return", "true", ";", "}", "else", "if", "(", "GET_MODE_INNER", "(", "data_mode", ")", "!=", "DImode", "&&", "vector_all_ones_operand", "(", "negop", ",", "data_mode", ")", ")", "{", "rtx", "res", "=", "expand_simple_binop", "(", "mode", ",", "ASHIFTRT", ",", "cop0", ",", "GEN_INT", "(", "shift", ")", ",", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "if", "(", "res", "!=", "operands", "[", "<NUM_LIT>", "]", ")", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "res", ")", ";", "return", "true", ";", "}", "}", "if", "(", "!", "nonimmediate_operand", "(", "cop1", ",", "mode", ")", ")", "cop1", "=", "force_reg", "(", "mode", ",", "cop1", ")", ";", "if", "(", "!", "general_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "data_mode", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "data_mode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "!", "general_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "data_mode", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "data_mode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "TARGET_XOP", "&&", "(", "mode", "==", "V16QImode", "||", "mode", "==", "V8HImode", "||", "mode", "==", "V4SImode", "||", "mode", "==", "V2DImode", ")", ")", ";", "else", "{", "switch", "(", "code", ")", "{", "case", "EQ", ":", "case", "GT", ":", "case", "GTU", ":", "break", ";", "case", "NE", ":", "case", "LE", ":", "case", "LEU", ":", "code", "=", "reverse_condition", "(", "code", ")", ";", "negate", "=", "true", ";", "break", ";", "case", "GE", ":", "case", "GEU", ":", "code", "=", "reverse_condition", "(", "code", ")", ";", "negate", "=", "true", ";", "case", "LT", ":", "case", "LTU", ":", "std", "::", "swap", "(", "cop0", ",", "cop1", ")", ";", "code", "=", "swap_condition", "(", "code", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "mode", "==", "V2DImode", ")", "{", "switch", "(", "code", ")", "{", "case", "EQ", ":", "if", "(", "!", "TARGET_SSE4_1", ")", "return", "false", ";", "break", ";", "case", "GT", ":", "case", "GTU", ":", "if", "(", "!", "TARGET_SSE4_2", ")", "return", "false", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "if", "(", "code", "==", "GTU", ")", "{", "cop0", "=", "force_reg", "(", "mode", ",", "cop0", ")", ";", "switch", "(", "mode", ")", "{", "case", "V16SImode", ":", "case", "V8DImode", ":", "case", "V8SImode", ":", "case", "V4DImode", ":", "case", "V4SImode", ":", "case", "V2DImode", ":", "{", "rtx", "t1", ",", "t2", ",", "mask", ";", "rtx", "(", "*", "gen_sub3", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "switch", "(", "mode", ")", "{", "case", "V16SImode", ":", "gen_sub3", "=", "gen_subv16si3", ";", "break", ";", "case", "V8DImode", ":", "gen_sub3", "=", "gen_subv8di3", ";", "break", ";", "case", "V8SImode", ":", "gen_sub3", "=", "gen_subv8si3", ";", "break", ";", "case", "V4DImode", ":", "gen_sub3", "=", "gen_subv4di3", ";", "break", ";", "case", "V4SImode", ":", "gen_sub3", "=", "gen_subv4si3", ";", "break", ";", "case", "V2DImode", ":", "gen_sub3", "=", "gen_subv2di3", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "mask", "=", "ix86_build_signbit_mask", "(", "mode", ",", "true", ",", "false", ")", ";", "t1", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_sub3", "(", "t1", ",", "cop0", ",", "mask", ")", ")", ";", "t2", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_sub3", "(", "t2", ",", "cop1", ",", "mask", ")", ")", ";", "cop0", "=", "t1", ";", "cop1", "=", "t2", ";", "code", "=", "GT", ";", "}", "break", ";", "case", "V64QImode", ":", "case", "V32HImode", ":", "case", "V32QImode", ":", "case", "V16HImode", ":", "case", "V16QImode", ":", "case", "V8HImode", ":", "x", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "x", ",", "gen_rtx_US_MINUS", "(", "mode", ",", "cop0", ",", "cop1", ")", ")", ")", ";", "cop0", "=", "x", ";", "cop1", "=", "CONST0_RTX", "(", "mode", ")", ";", "code", "=", "EQ", ";", "negate", "=", "!", "negate", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "}", "if", "(", "data_mode", "==", "mode", ")", "{", "x", "=", "ix86_expand_sse_cmp", "(", "operands", "[", "<NUM_LIT>", "]", ",", "code", ",", "cop0", ",", "cop1", ",", "operands", "[", "<NUM_LIT>", "+", "negate", "]", ",", "operands", "[", "<NUM_LIT>", "-", "negate", "]", ")", ";", "}", "else", "{", "gcc_assert", "(", "GET_MODE_SIZE", "(", "data_mode", ")", "==", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "x", "=", "ix86_expand_sse_cmp", "(", "gen_reg_rtx", "(", "mode", ")", ",", "code", ",", "cop0", ",", "cop1", ",", "operands", "[", "<NUM_LIT>", "+", "negate", "]", ",", "operands", "[", "<NUM_LIT>", "-", "negate", "]", ")", ";", "if", "(", "GET_MODE", "(", "x", ")", "==", "mode", ")", "x", "=", "gen_lowpart", "(", "data_mode", ",", "x", ")", ";", "}", "ix86_expand_sse_movcc", "(", "operands", "[", "<NUM_LIT>", "]", ",", "x", ",", "operands", "[", "<NUM_LIT>", "+", "negate", "]", ",", "operands", "[", "<NUM_LIT>", "-", "negate", "]", ")", ";", "return", "true", ";", "}" ]

[ "Expand", "a", "signed", "integral", "vector", "conditional", "move", "." ]

LLVM

R600

CPP

next_suggestion

GPU

623,598

[ "}" ]

[ "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>", "R600 Eliminate Symbolic Operand", "<STR_LIT>", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

623,599

[ ",", "Sched", "<", "[", "WriteVLD2", "]", ">", ";" ]

[ "def", "VLD4LNd16Pseudo", ":", "VLDQQLNPseudo", "<", "IIC_VLD4ln", ">" ]