docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	Hexagon	TD	stmt_completion	DSP	623,600	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>" ]
GCC	rs6000	CPP	next_suggestion	CPU	623,601	[ "return", "false", ";" ]	[ "int", "size", ";", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "TARGET_DIRECT_MOVE", "&&", "(", "(", "mode", "==", "SDmode", ")", "\|\|", "(", "TARGET_POWERPC64", "&&", "size", "==", "<NUM_LIT>", ")", ")", "&&", "(", "(", "to_type", "==", "GPR_REG_TYPE", "&&", "from_type", "==", "VSX_REG_TYPE", ")", "\|\|", "(", "to_type", "==", "VSX_REG_TYPE", "&&", "from_type", "==", "GPR_REG_TYPE", ")", ")", ")", "return", "true", ";", "else", "if", "(", "TARGET_MFPGPR", "&&", "TARGET_POWERPC64", "&&", "size", "==", "<NUM_LIT>", "&&", "(", "(", "to_type", "==", "GPR_REG_TYPE", "&&", "from_type", "==", "FPR_REG_TYPE", ")", "\|\|", "(", "to_type", "==", "FPR_REG_TYPE", "&&", "from_type", "==", "GPR_REG_TYPE", ")", ")", ")", "return", "true", ";", "else", "if", "(", "(", "size", "==", "<NUM_LIT>", "\|\|", "(", "TARGET_POWERPC64", "&&", "size", "==", "<NUM_LIT>", ")", ")", "&&", "(", "(", "to_type", "==", "GPR_REG_TYPE", "&&", "from_type", "==", "SPR_REG_TYPE", ")", "\|\|", "(", "to_type", "==", "SPR_REG_TYPE", "&&", "from_type", "==", "GPR_REG_TYPE", ")", ")", ")", "return", "true", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	623,602	[ "if", "(", "!", "Ty", "->", "isPointerTy", "(", ")", "\|\|", "Ty", "->", "getPointerAddressSpace", "(", ")", "!=", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ")", "continue", ";" ]	[ "unsigned", "AMDGPUInliner", "::", "getInlineThreshold", "(", "CallSite", "CS", ")", "const", "{", "int", "Thres", "=", "Params", ".", "DefaultThreshold", ";", "Function", "", "Caller", "=", "CS", ".", "getCaller", "(", ")", ";", "Function", "", "Callee", "=", "CS", ".", "getCalledFunction", "(", ")", ";", "bool", "InlineHint", "=", "Callee", "&&", "!", "Callee", "->", "isDeclaration", "(", ")", "&&", "Callee", "->", "hasFnAttribute", "(", "Attribute", "::", "InlineHint", ")", ";", "if", "(", "InlineHint", "&&", "Params", ".", "HintThreshold", "&&", "Params", ".", "HintThreshold", ">", "Thres", "&&", "!", "Caller", "->", "hasFnAttribute", "(", "Attribute", "::", "MinSize", ")", ")", "Thres", "=", "Params", ".", "HintThreshold", ".", "getValue", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "Caller", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "!", "Callee", ")", "return", "(", "unsigned", ")", "Thres", ";", "uint64_t", "AllocaSize", "=", "<NUM_LIT>", ";", "SmallPtrSet", "<", "const", "AllocaInst", "", ",", "<NUM_LIT>", ">", "AIVisited", ";", "for", "(", "Value", "", "PtrArg", ":", "CS", ".", "args", "(", ")", ")", "{", "Type", "*", "Ty", "=", "PtrArg", "->", "getType", "(", ")", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	623,603	[ "(", "M", ")", ",", "<NUM_LIT>", ")", ".", ".", ".", "}", ";" ]	[ "(", "void", ")", "std", "::", "initializer_list", "<", "int", ">", "{", "(", "std", "::", "get", "<", "ThunkInserterT", ">", "(", "ThunkInserters", ")", ".", "init" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,604	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]	[ "def", "L2_loadrb_pci", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "s4_0Imm", ":", "$", "Ii", ",", "ModRegs", ":", "$", "Mu2", ")", ",", "<STR_LIT>", ",", "tc_e93a3d71", ",", "TypeLD", ">", ",", "Enc_e0a47a", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	623,605	[ "}" ]	[ "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MemoryDependenceWrapperPass", ">", "(", ")", ";", "FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	623,606	[ ")", "{" ]	[ "bool", "isValidHwreg", "(", "int64_t", "Id" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,607	[ "let", "isCommutable", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	623,608	[ "}" ]	[ "let", "PredicateMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,609	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";" ]
GCC	mmix	MD	next_suggestion	CPU	623,610	[ "<STR_LIT>" ]	[ "(", "compare", ":", "CC_FUN", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM	Alpha	CPP	next_suggestion	MPU	623,611	[ "if", "(", "get_zapImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "mval", ")", ")", "break", ";" ]	[ "default", ":", "DEBUG", "(", "N", "->", "dump", "(", "CurDAG", ")", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "Unknown FP comparison!", "<STR_LIT>", ")", ";", "case", "ISD", "::", "SETEQ", ":", "case", "ISD", "::", "SETOEQ", ":", "case", "ISD", "::", "SETUEQ", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SETLT", ":", "case", "ISD", "::", "SETOLT", ":", "case", "ISD", "::", "SETULT", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SETLE", ":", "case", "ISD", "::", "SETOLE", ":", "case", "ISD", "::", "SETULE", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SETGT", ":", "case", "ISD", "::", "SETOGT", ":", "case", "ISD", "::", "SETUGT", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "rev", "=", "true", ";", "break", ";", "case", "ISD", "::", "SETGE", ":", "case", "ISD", "::", "SETOGE", ":", "case", "ISD", "::", "SETUGE", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "rev", "=", "true", ";", "break", ";", "case", "ISD", "::", "SETNE", ":", "case", "ISD", "::", "SETONE", ":", "case", "ISD", "::", "SETUNE", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "inv", "=", "true", ";", "break", ";", "case", "ISD", "::", "SETO", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "inv", "=", "true", ";", "break", ";", "case", "ISD", "::", "SETUO", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", ";", "SDValue", "tmp1", "=", "N", "->", "getOperand", "(", "rev", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "SDValue", "tmp2", "=", "N", "->", "getOperand", "(", "rev", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "SDNode", "", "cmp", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "MVT", "::", "f64", ",", "tmp1", ",", "tmp2", ")", ";", "if", "(", "inv", ")", "cmp", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "f64", ",", "SDValue", "(", "cmp", ",", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "f64", ")", ")", ";", "switch", "(", "CC", ")", "{", "case", "ISD", "::", "SETUEQ", ":", "case", "ISD", "::", "SETULT", ":", "case", "ISD", "::", "SETULE", ":", "case", "ISD", "::", "SETUNE", ":", "case", "ISD", "::", "SETUGT", ":", "case", "ISD", "::", "SETUGE", ":", "{", "SDNode", "", "cmp2", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "f64", ",", "tmp1", ",", "tmp2", ")", ";", "cmp", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "f64", ",", "SDValue", "(", "cmp2", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "cmp", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "default", ":", "break", ";", "}", "SDNode", "", "LD", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i64", ",", "SDValue", "(", "cmp", ",", "<NUM_LIT>", ")", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i64", ",", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i64", ")", ",", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ")", ";", "}", "break", ";", "case", "ISD", "::", "AND", ":", "{", "ConstantSDNode", "", "SC", "=", "NULL", ";", "ConstantSDNode", "*", "MC", "=", "NULL", ";", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRL", "&&", "(", "MC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "&&", "(", "SC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "{", "uint64_t", "sval", "=", "SC", "->", "getZExtValue", "(", ")", ";", "uint64_t", "mval", "=", "MC", "->", "getZExtValue", "(", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,612	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	X86	TD	program_repair	CPU	623,613	[ "<FIXS>", "multiclass", "PdepPext", "string", "m", ",", "X86TypeInfo", "t", ",", "SDPatternOperator", "node", ",", "string", "suffix", "=", "<STR_LIT>", ">", "{", "def", "rr", "#", "suffix", ":", "ITy", "<NUM_LIT>", ",", "MRMSrcReg", ",", "t", ",", "(", "outs", "t", ".", "RegClass", ":", "$", "dst", ")", ",", "(", "ins", "t", ".", "RegClass", ":", "$", "src1", ",", "t", ".", "RegClass", ":", "$", "src2", ")", ",", "m", ",", "binop_ndd_args", ",", "[", "(", "set", "t", ".", "RegClass", ":", "$", "dst", ",", "(", "node", "t", ".", "RegClass", ":", "$", "src1", ",", "t", ".", "RegClass", ":", "$", "src2", ")", ")", "]", ">", ",", "T8", ",", "VVVV", ",", "Sched", "[", "WriteALU", "]", ">", ";", "def", "rm", "#", "suffix", ":", "ITy", "<NUM_LIT>", ",", "MRMSrcMem", ",", "t", ",", "(", "outs", "t", ".", "RegClass", ":", "$", "dst", ")", ",", "(", "ins", "t", ".", "RegClass", ":", "$", "src1", ",", "t", ".", "MemOperand", ":", "$", "src2", ")", ",", "m", ",", "binop_ndd_args", ",", "[", "(", "set", "t", ".", "RegClass", ":", "$", "dst", ",", "(", "node", "t", ".", "RegClass", ":", "$", "src1", ",", "(", "t", ".", "LoadNode", "addr", ":", "$", "src2", ")", ")", ")", "]", ">", ",", "T8", ",", "VVVV", ",", "Sched", "[", "WriteALU", ".", "Folded", ",", "WriteALU", ".", "ReadAfterFold", "]", ">", ";", "<FIXE>", "<FIXS>", "defm", "PDEP32", ":", "PdepPext", "<STR_LIT>", ",", "Xi32", ",", "X86pdep", ">", ",", "XD", ",", "VEX", ";", "defm", "PDEP64", ":", "PdepPext", "<STR_LIT>", ",", "Xi64", ",", "X86pdep", ">", ",", "XD", ",", "REX_W", ",", "VEX", ";", "defm", "PEXT32", ":", "PdepPext", "<STR_LIT>", ",", "Xi32", ",", "X86pext", ">", ",", "XS", ",", "VEX", ";", "defm", "PEXT64", ":", "PdepPext", "<STR_LIT>", ",", "Xi64", ",", "X86pext", ">", ",", "XS", ",", "REX_W", ",", "VEX", ";", "<FIXE>", "<FIXS>", "defm", "PDEP32", ":", "PdepPext", "<STR_LIT>", ",", "Xi32", ",", "X86pdep", ",", "<STR_LIT>", ">", ",", "XD", ",", "EVEX", ";", "defm", "PDEP64", ":", "PdepPext", "<STR_LIT>", ",", "Xi64", ",", "X86pdep", ",", "<STR_LIT>", ">", ",", "XD", ",", "REX_W", ",", "EVEX", ";", "defm", "PEXT32", ":", "PdepPext", "<STR_LIT>", ",", "Xi32", ",", "X86pext", ",", "<STR_LIT>", ">", ",", "XS", ",", "EVEX", ";", "defm", "PEXT64", ":", "PdepPext", "<STR_LIT>", ",", "Xi64", ",", "X86pext", ",", "<STR_LIT>", ">", ",", "XS", ",", "REX_W", ",", "EVEX", ";", "<FIXE>" ]	[ "(", "MOV8ri", "(", "CountTrailingOnes", "imm", ":", "$", "mask", ")", ")", ",", "sub_8bit", ")", ")", ">", ";", "}", "<BUGS>", "multiclass", "bmi_pdep_pext", "string", "mnemonic", ",", "RegisterClass", "RC", ",", "X86MemOperand", "x86memop", ",", "SDPatternOperator", "OpNode", ",", "PatFrag", "ld_frag", ",", "string", "Suffix", "=", "<STR_LIT>", ">", "{", "def", "rr", "#", "Suffix", ":", "I", "<NUM_LIT>", ",", "MRMSrcReg", ",", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "RC", ":", "$", "src1", ",", "RC", ":", "$", "src2", ")", ",", "!", "strconcat", "(", "mnemonic", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "RC", ":", "$", "dst", ",", "(", "OpNode", "RC", ":", "$", "src1", ",", "RC", ":", "$", "src2", ")", ")", "]", ">", ",", "NoCD8", ",", "VVVV", ",", "Sched", "[", "WriteALU", "]", ">", ";", "def", "rm", "#", "Suffix", ":", "I", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "RC", ":", "$", "src1", ",", "x86memop", ":", "$", "src2", ")", ",", "!", "strconcat", "(", "mnemonic", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "RC", ":", "$", "dst", ",", "(", "OpNode", "RC", ":", "$", "src1", ",", "(", "ld_frag", "addr", ":", "$", "src2", ")", ")", ")", "]", ">", ",", "NoCD8", ",", "VVVV", ",", "Sched", "[", "WriteALU", ".", "Folded", ",", "WriteALU", ".", "ReadAfterFold", "]", ">", ";", "<BUGE>", "}", "let", "Predicates", "=", "[", "HasBMI2", ",", "NoEGPR", "]", "in", "{", "<BUGS>", "defm", "PDEP32", ":", "bmi_pdep_pext", "<STR_LIT>", ",", "GR32", ",", "i32mem", ",", "X86pdep", ",", "loadi32", ">", ",", "T8", ",", "XD", ",", "VEX", ";", "defm", "PDEP64", ":", "bmi_pdep_pext", "<STR_LIT>", ",", "GR64", ",", "i64mem", ",", "X86pdep", ",", "loadi64", ">", ",", "T8", ",", "XD", ",", "REX_W", ",", "VEX", ";", "defm", "PEXT32", ":", "bmi_pdep_pext", "<STR_LIT>", ",", "GR32", ",", "i32mem", ",", "X86pext", ",", "loadi32", ">", ",", "T8", ",", "XS", ",", "VEX", ";", "defm", "PEXT64", ":", "bmi_pdep_pext", "<STR_LIT>", ",", "GR64", ",", "i64mem", ",", "X86pext", ",", "loadi64", ">", ",", "T8", ",", "XS", ",", "REX_W", ",", "VEX", ";", "<BUGE>", "}", "let", "Predicates", "=", "[", "HasBMI2", ",", "HasEGPR", "]", "in", "{", "<BUGS>", "defm", "PDEP32", ":", "bmi_pdep_pext", "<STR_LIT>", ",", "GR32", ",", "i32mem", ",", "X86pdep", ",", "loadi32", ",", "<STR_LIT>", ">", ",", "T8", ",", "XD", ",", "EVEX", ";", "defm", "PDEP64", ":", "bmi_pdep_pext", "<STR_LIT>", ",", "GR64", ",", "i64mem", ",", "X86pdep", ",", "loadi64", ",", "<STR_LIT>", ">", ",", "T8", ",", "XD", ",", "REX_W", ",", "EVEX", ";", "defm", "PEXT32", ":", "bmi_pdep_pext", "<STR_LIT>", ",", "GR32", ",", "i32mem", ",", "X86pext", ",", "loadi32", ",", "<STR_LIT>", ">", ",", "T8", ",", "XS", ",", "EVEX", ";", "defm", "PEXT64", ":", "bmi_pdep_pext", "<STR_LIT>", ",", "GR64", ",", "i64mem", ",", "X86pext", ",", "loadi64", ",", "<STR_LIT>", ">", ",", "T8", ",", "XS", ",", "REX_W", ",", "EVEX", ";", "<BUGE>", "}" ]
GCC	mep	CPP	program_repair	CPU	623,614	[ "<FIXS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "c3", "-", "isa", "(", "SLOTS", "C3", ")", "(", "INTRINSIC", "<STR_LIT>", "cpmadla1_h", "<STR_LIT>", ")", "(", "CPTYPE", "V4HI", ")", "VOLATILE", ")", "<FIXE>" ]	[ ";", "<NUM_LIT>", "<NUM_LIT>", "<NUM_LIT>", "<NUM_LIT>", "<NUM_LIT>", "qqqqq", "ppppp", "<NUM_LIT>", "cpmadla1", ".", "h", "crqc", ",", "crpc", "(", "c3_1", ")", "(", "dni", "cpmadla1_h_C3", "<STR_LIT>", "cpmadla1.h $crqc,$crpc C3", "<STR_LIT>", "<BUGS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "c3", "-", "isa", "(", "SLOTS", "C3", ")", "(", "INTRINSIC", "<STR_LIT>", "cpmadla1_h", "<STR_LIT>", ")", "(", "CPTYPE", "V4HI", ")", ")", "<BUGE>", "<STR_LIT>", "cpmadla1.h $crqc,$crpc", "<STR_LIT>", "(", "+", "MAJ_15", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u4", "#", "x0", ")", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u7", "#", "x13", ")", "(", "f", "-", "sub4", "<NUM_LIT>", ")", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u16", "#", "x1", ")", "crqc", "crpc", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u31", "#", "x1", ")", ")" ]
LLVM	AMDGPU	TD	next_suggestion	GPU	623,615	[ "}" ]	[ "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "maybeAtomic", "=", "<NUM_LIT>", ";", "let", "has_vdata", "=", "<NUM_LIT>", ";", "let", "has_vaddr", "=", "<NUM_LIT>", ";", "let", "has_tfe", "=", "<NUM_LIT>", ";", "let", "lds", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "EXEC", ",", "M0", "]", ";", "let", "AsmMatchConverter", "=", "<STR_LIT>", ";" ]
LLVM	AArch64	CPP	code_generation	CPU	623,616	[ "bool", "AArch64AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", "!=", "'", "a", "'", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "unexpected inline asm memory operand", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "[", "<STR_LIT>", "<<", "AArch64InstPrinter", "::", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", "<<", "<STR_LIT>", "]", "<STR_LIT>", ";", "return", "false", ";", "}" ]	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]
GCC	i386	CPP	stmt_completion	CPU	623,617	[ "[", "opno1", "]", ";" ]	[ "du_head_p", "op1c", ";", "op1c", "=", "regrename_chain_from_id", "(", "info", "->", "op_info", "[", "opno1", "]", ".", "heads", "[", "<NUM_LIT>", "]", "->", "id", ")", ";", "if", "(", "op1c", "->", "target_data_1", "+", "op1c", "->", "target_data_2", "==", "<NUM_LIT>", "&&", "!", "op1c", "->", "cannot_rename", ")", "cands", ".", "safe_push", "(", "op1c", ")", ";", "op1c", "->", "target_data_2", "++", ";", "}", "}", "int", "i", ";", "du_head_p", "head", ";", "FOR_EACH_VEC_ELT", "(", "cands", ",", "i", ",", "head", ")", "{", "int", "old_reg", ",", "best_reg", ";", "HARD_REG_SET", "unavailable", ";", "CLEAR_HARD_REG_SET", "(", "unavailable", ")", ";", "if", "(", "head", "->", "target_data_1", ")", "IOR_HARD_REG_SET", "(", "unavailable", ",", "output_risky", ")", ";", "if", "(", "head", "->", "target_data_2", ")", "IOR_HARD_REG_SET", "(", "unavailable", ",", "input_risky", ")", ";", "int", "n_uses", ";", "reg_class", "superclass", "=", "regrename_find_superclass", "(", "head", ",", "&", "n_uses", ",", "&", "unavailable", ")", ";", "old_reg", "=", "head", "->", "regno", ";", "best_reg", "=", "find_rename_reg", "(", "head", ",", "superclass", ",", "&", "unavailable", ",", "old_reg", ",", "false", ")", ";", "bool", "ok", "=", "regrename_do_replace", "(", "head", ",", "best_reg", ")", ";", "gcc_assert", "(", "ok", ")", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "Chain %d renamed as %s in %s\\n", "<STR_LIT>", ",", "head", "->", "id", ",", "reg_names", "[", "best_reg", "]", ",", "reg_class_names", "[", "superclass", "]", ")", ";", "}", "regrename_finish", "(", ")", ";", "df_analyze", "(", ")", ";", "basic_block", "bb", ";", "regset_head", "live", ";", "INIT_REG_SET", "(", "&", "live", ")", ";", "FOR_EACH_BB_FN", "(", "bb", ",", "cfun", ")", "{", "rtx_insn", "*", "insn", ";", "COPY_REG_SET", "(", "&", "live", ",", "DF_LR_OUT", "(", "bb", ")", ")", ";", "df_simulate_initialize_backwards", "(", "bb", ",", "&", "live", ")", ";", "FOR_BB_INSNS_REVERSE", "(", "bb", ",", "insn", ")", "{", "if", "(", "!", "NONDEBUG_INSN_P", "(", "insn", ")", ")", "continue", ";", "df_simulate_one_insn_backwards", "(", "bb", ",", "insn", ",", "&", "live", ")", ";", "if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "USE", "\|\|", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "CLOBBER", ")", "continue", ";", "extract_insn", "(", "insn", ")", ";", "constrain_operands_cached", "(", "insn", ",", "reload_completed", ")", ";", "int", "opno0", ",", "opno1", ";", "int", "modrm", "=", "ix86_get_modrm_for_rop", "(", "insn", ",", "recog_data", ".", "operand", ",", "recog_data", ".", "n_operands", ",", "&", "opno0", ",", "&", "opno1", ")", ";", "if", "(", "modrm", "<", "<NUM_LIT>", "\|\|", "!", "ix86_rop_should_change_byte_p", "(", "modrm", ")", "\|\|", "opno0", "==", "opno1", ")", "continue", ";", "rtx", "oldreg", "=", "recog_data", ".", "operand" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,618	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";" ]
GCC	arm	CPP	stmt_completion	CPU	623,619	[ "const", "int", "_", "_", "imm", ")", "{" ]	[ "_", "_", "arm_vshrq_n_s16", "(", "int16x8_t", "_", "_", "a", "," ]
GCC	rx	MD	stmt_completion	CPU	623,620	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", ")", "]" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "reg", ":", "CC", "CC_REG", ")", "(", "compare", ":", "CC", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "reg", ":", "CC_ZSC", "CC_REG", ")", "(", "compare", ":", "CC_ZSC", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")" ]
LLVM	ARM	CPP	code_generation	CPU	623,621	[ "unsigned", "ARMBaseInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ARM", "::", "LDRrs", ":", "case", "ARM", "::", "t2LDRs", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "ARM", "::", "LDRi12", ":", "case", "ARM", "::", "t2LDRi12", ":", "case", "ARM", "::", "tLDRspi", ":", "case", "ARM", "::", "VLDRD", ":", "case", "ARM", "::", "VLDRS", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "ARM", "::", "VLDR_P0_off", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "ARM", "::", "P0", ";", "}", "break", ";", "case", "ARM", "::", "VLD1q64", ":", "case", "ARM", "::", "VLD1d8TPseudo", ":", "case", "ARM", "::", "VLD1d16TPseudo", ":", "case", "ARM", "::", "VLD1d32TPseudo", ":", "case", "ARM", "::", "VLD1d64TPseudo", ":", "case", "ARM", "::", "VLD1d8QPseudo", ":", "case", "ARM", "::", "VLD1d16QPseudo", ":", "case", "ARM", "::", "VLD1d32QPseudo", ":", "case", "ARM", "::", "VLD1d64QPseudo", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "ARM", "::", "VLDMQIA", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "}", "return", "<NUM_LIT>", ";", "}" ]	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "the", "FrameIndex", "of", "the", "loaded", "stack", "slot", "." ]
LLVM	AArch64	CPP	next_suggestion	CPU	623,622	[ "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";" ]	[ "if", "(", "Op", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	623,623	[ "}" ]	[ "B", ".", "buildConstant", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "C", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,624	[ "}" ]	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isCommutable", "=", "<NUM_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";" ]
GCC	aarch64	MD	stmt_completion	CPU	623,625	[ "<STR_LIT>", ")", ")" ]	[ "(", "define_memory_constraint", "<STR_LIT>", "<STR_LIT>", "(", "match_operand", "<NUM_LIT>" ]
LLVM	ARM	CPP	stmt_completion	CPU	623,626	[ "k_SPRRegisterList", ";" ]	[ "return", "Kind", "==" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	623,627	[ "MBB", ")", ";" ]	[ "bool", "SystemZShortenInst", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "const", "SystemZSubtarget", "&", "ST", "=", "F", ".", "getSubtarget", "<", "SystemZSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "LiveRegs", ".", "init", "(", "TRI", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "F", ")", "Changed", "\|=", "processBlock", "(" ]
GCC	pa	MD	stmt_completion	CPU	623,628	[ ")", ")" ]	[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>" ]
GCC	bpf	CPP	program_repair	Virtual ISA	623,629	[ "<FIXS>", "bpfcr", "->", "bpfcr_kind", "=", "kind", ";", "<FIXE>" ]	[ "bpfcr", "->", "bpfcr_type", "=", "get_btf_id", "(", "ctf_lookup_tree_type", "(", "ctfc", ",", "type", ")", ")", ";", "bpfcr", "->", "bpfcr_insn_label", "=", "label", ";", "<BUGS>", "bpfcr", "->", "bpfcr_kind", "=", "BPF_RELO_FIELD_BYTE_OFFSET", ";", "<BUGE>", "bpf_core_section_ref", "sec", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,630	[ "let", "cofRelax1", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	623,631	[ "LoadInst", "*", "NewLd", "=", "IRB", ".", "CreateAlignedLoad", "(", "IRB", ".", "getInt32Ty", "(", ")", ",", "NewPtr", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "unsigned", "LdBits", "=", "DL", "->", "getTypeStoreSize", "(", "LI", ".", "getType", "(", ")", ")", "", "<NUM_LIT>", ";", "auto", "IntNTy", "=", "Type", "::", "getIntNTy", "(", "LI", ".", "getContext", "(", ")", ",", "LdBits", ")", ";", "PointerType", "", "Int32PtrTy", "=", "Type", "::", "getInt32PtrTy", "(", "LI", ".", "getContext", "(", ")", ",", "AS", ")", ";", "PointerType", "", "Int8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "LI", ".", "getContext", "(", ")", ",", "AS", ")", ";", "auto", "", "NewPtr", "=", "IRB", ".", "CreateBitCast", "(", "IRB", ".", "CreateConstGEP1_64", "(", "IRB", ".", "getInt8Ty", "(", ")", ",", "IRB", ".", "CreatePointerBitCastOrAddrSpaceCast", "(", "Base", ",", "Int8PtrTy", ")", ",", "Offset", "-", "Adjust", ")", ",", "Int32PtrTy", ")", ";" ]
GCC	mips	MD	next_suggestion	CPU	623,632	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", ")", "]" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	623,633	[ "}" ]	[ "SDValue", "PtrOffset", "=", "Ptr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "APInt", "&", "OffsetVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "PtrOffset", ")", "->", "getAPIntValue", "(", ")", ";", "if", "(", "isDSOffsetLegal", "(", "PtrBase", ",", "OffsetVal", ".", "getZExtValue", "(", ")", ",", "<NUM_LIT>", ")", ")", "{", "N", "=", "glueCopyToM0", "(", "N", ",", "PtrBase", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "OffsetVal", ",", "SDLoc", "(", ")", ",", "MVT", "::", "i32", ")", ";", "}", "}", "if", "(", "!", "Offset", ")", "{", "N", "=", "glueCopyToM0", "(", "N", ",", "Ptr", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", ")", ",", "MVT", "::", "i32", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "Offset", ",", "CurDAG", "->", "getTargetConstant", "(", "IsGDS", ",", "SDLoc", "(", ")", ",", "MVT", "::", "i32", ")", ",", "Chain", ",", "N", "->", "getOperand", "(", "N", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "N", "->", "getVTList", "(", ")", ",", "Ops", ")", ";" ]
LLVM	Hexagon	CPP	program_repair	DSP	623,634	[ "<FIXS>", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "BPI", ")", ".", "getReg", "(", ")", ";", "<FIXE>" ]	[ "unsigned", "BPJ", ",", "OPJ", ";", "if", "(", "!", "HII", "->", "getBaseAndOffsetPosition", "(", "MJ", ",", "BPJ", ",", "OPJ", ")", ")", "return", "false", ";", "<BUGS>", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "BPI", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "if", "(", "Reg", "!=", "MJ", ".", "getOperand", "(", "BPJ", ")", ".", "getReg", "(", ")", ")", "return", "false", ";" ]
GCC	sparc	CPP	stmt_completion	CPU	623,635	[ "offset", ")", ";" ]	[ "}", "else", "if", "(", "GET_CODE", "(", "or", "ig", ")", "==", "CONST", ")", "{", "rtx", "base", ",", "offset", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "or", "ig", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "XEXP", "(", "XEXP", "(", "or", "ig", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "pic_offset_table_rtx", ")", "return", "or", "ig", ";", "if", "(", "reg", "==", "<NUM_LIT>", ")", "{", "gcc_assert", "(", "!", "reload_in_progress", "&&", "!", "reload_completed", ")", ";", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "}", "gcc_assert", "(", "GET_CODE", "(", "XEXP", "(", "or", "ig", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", ";", "base", "=", "legitimize_pic_address", "(", "XEXP", "(", "XEXP", "(", "or", "ig", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "Pmode", ",", "reg", ")", ";", "offset", "=", "legitimize_pic_address", "(", "XEXP", "(", "XEXP", "(", "or", "ig", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "Pmode", ",", "base", "==", "reg", "?", "<NUM_LIT>", ":", "reg", ")", ";", "if", "(", "GET_CODE", "(", "offset", ")", "==", "CONST_INT", ")", "{", "if", "(", "SMALL_INT", "(", "offset", ")", ")", "return", "plus_constant", "(", "base", ",", "INTVAL", "(", "offset", ")", ")", ";", "else", "if", "(", "!", "reload_in_progress", "&&", "!", "reload_completed", ")", "offset", "=", "force_reg", "(", "Pmode", "," ]
LLVM	AArch64	TD	stmt_completion	CPU	623,636	[ "=", "<STR_LIT>", ";" ]	[ "let", "ParserMethod" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,637	[ "let", "isFP", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	623,638	[ ";" ]	[ "MachineBasicBlock", "::", "const_iterator", "getNext", "(", ")", "const", "{", "return", "NextMI" ]
GCC	rs6000	CPP	next_suggestion	CPU	623,639	[ "case", "E_TDmode", ":" ]	[ "sym", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "SYMBOL_REF_P", "(", "sym", ")", ")", "return", "false", ";", "if", "(", "!", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "offset", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "SYMBOL_REF_P", "(", "x", ")", ")", "sym", "=", "x", ";", "else", "if", "(", "CONST_INT_P", "(", "x", ")", ")", "offset", "=", "INTVAL", "(", "x", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", "offset", "=", "<NUM_LIT>", ";", "else", "return", "false", ";", "unsigned", "align", "=", "<NUM_LIT>", ";", "if", "(", "sym", ")", "{", "tree", "decl", "=", "SYMBOL_REF_DECL", "(", "sym", ")", ";", "if", "(", "TARGET_MACHO", "&&", "flag_pic", "&&", "!", "machopic_offs_p", ")", "return", "false", ";", "if", "(", "MACHO_SYMBOL_INDIRECTION_P", "(", "sym", ")", ")", ";", "else", "if", "(", "decl", "&&", "DECL_ALIGN", "(", "decl", ")", ")", "align", "=", "DECL_ALIGN_UNIT", "(", "decl", ")", ";", "}", "unsigned", "int", "extra", "=", "<NUM_LIT>", ";", "switch", "(", "mode", ")", "{", "case", "E_DFmode", ":", "case", "E_DDmode", ":", "case", "E_DImode", ":", "if", "(", "VECTOR_MEM_VSX_P", "(", "mode", ")", ")", "return", "false", ";", "if", "(", "!", "TARGET_POWERPC64", ")", "extra", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "offset", "&", "<NUM_LIT>", ")", "\|\|", "(", "align", "&", "<NUM_LIT>", ")", ")", "return", "false", ";", "break", ";", "case", "E_TFmode", ":", "case", "E_IFmode", ":", "case", "E_KFmode", ":" ]
GCC	i386	MD	stmt_completion	CPU	623,640	[ ")" ]	[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", ")", "]" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,641	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,642	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	623,643	[ "Imm", "%", "<NUM_LIT>", ")", "=", "=", "<NUM_LIT>", ")", ";", "}", "]", ">", "{" ]	[ "def", "uimm6s8", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "Imm", ">", "=", "<NUM_LIT>", "&", "&", "Imm", "<", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "&", "&", "(", "(" ]
GCC	rs6000	CPP	code_generation	CPU	623,644	[ "static", "rtx", "rs6000_mixed_function_arg", "(", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "align_words", ")", "{", "int", "n_units", ";", "int", "i", ",", "k", ";", "rtx", "rvec", "[", "GP_ARG_NUM_REG", "+", "<NUM_LIT>", "]", ";", "if", "(", "align_words", ">=", "GP_ARG_NUM_REG", ")", "return", "NULL_RTX", ";", "n_units", "=", "rs6000_arg_size", "(", "mode", ",", "type", ")", ";", "if", "(", "n_units", "==", "<NUM_LIT>", "\|\|", "(", "n_units", "==", "<NUM_LIT>", "&&", "mode", "!=", "BLKmode", ")", ")", "return", "gen_rtx_REG", "(", "mode", ",", "GP_ARG_MIN_REG", "+", "align_words", ")", ";", "k", "=", "<NUM_LIT>", ";", "if", "(", "align_words", "+", "n_units", ">", "GP_ARG_NUM_REG", ")", "rvec", "[", "k", "++", "]", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "NULL_RTX", ",", "const0_rtx", ")", ";", "i", "=", "<NUM_LIT>", ";", "do", "{", "rtx", "r", "=", "gen_rtx_REG", "(", "SImode", ",", "GP_ARG_MIN_REG", "+", "align_words", ")", ";", "rtx", "off", "=", "GEN_INT", "(", "i", "++", "*", "<NUM_LIT>", ")", ";", "rvec", "[", "k", "++", "]", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "r", ",", "off", ")", ";", "}", "while", "(", "++", "align_words", "<", "GP_ARG_NUM_REG", "&&", "--", "n_units", "!=", "<NUM_LIT>", ")", ";", "return", "gen_rtx_PARALLEL", "(", "mode", ",", "gen_rtvec_v", "(", "k", ",", "rvec", ")", ")", ";", "}" ]	[ "Determine", "where", "to", "place", "an", "argument", "in", "64-bit", "mode", "with", "32-bit", "ABI", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,645	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	i386	CPP	stmt_completion	CPU	623,646	[ "artificial__", ")", ")", "_", "kshiftri_mask64", "(", "_", "_", "mmask64", "_", "_", "A", ",", "unsigned", "int", "_", "_", "B", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "mmask64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_" ]
GCC	i386	MD	next_suggestion	CPU	623,647	[ "(", "V8DF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_mode_iterator", "V", "[", "(", "V64QI", "<STR_LIT>", ")", "(", "V32QI", "<STR_LIT>", ")", "V16QI", "(", "V32HI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "V8HI", "(", "V16SI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "V4SI", "(", "V8DI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "V2DI", "(", "V16SF", "<STR_LIT>", ")", "(", "V8SF", "<STR_LIT>", ")", "V4SF" ]
GCC	cris	CPP	stmt_completion	MPU	623,648	[ "CRIS_STRUCT_VALUE_REGNUM", ")", ";" ]	[ "return", "gen_rtx_REG", "(", "Pmode", "," ]
LLVM	AMDGPU	CPP	code_generation	GPU	623,649	[ "SUnit", "", "GCNSchedStrategy", "::", "pickNodeBidirectional", "(", "bool", "&", "IsTopNode", ")", "{", "if", "(", "SUnit", "", "SU", "=", "Bot", ".", "pickOnlyChoice", "(", ")", ")", "{", "IsTopNode", "=", "false", ";", "return", "SU", ";", "}", "if", "(", "SUnit", "*", "SU", "=", "Top", ".", "pickOnlyChoice", "(", ")", ")", "{", "IsTopNode", "=", "true", ";", "return", "SU", ";", "}", "CandPolicy", "BotPolicy", ";", "setPolicy", "(", "BotPolicy", ",", "false", ",", "Bot", ",", "&", "Top", ")", ";", "CandPolicy", "TopPolicy", ";", "setPolicy", "(", "TopPolicy", ",", "false", ",", "Top", ",", "&", "Bot", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Picking from Bot:\\n", "<STR_LIT>", ")", ";", "if", "(", "!", "BotCand", ".", "isValid", "(", ")", "\|\|", "BotCand", ".", "SU", "->", "isScheduled", "\|\|", "BotCand", ".", "Policy", "!=", "BotPolicy", ")", "{", "BotCand", ".", "reset", "(", "CandPolicy", "(", ")", ")", ";", "pickNodeFromQueue", "(", "Bot", ",", "BotPolicy", ",", "DAG", "->", "getBotRPTracker", "(", ")", ",", "BotCand", ",", "true", ")", ";", "assert", "(", "BotCand", ".", "Reason", "!=", "NoCand", "&&", "<STR_LIT>", "failed to find the first candidate", "<STR_LIT>", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "traceCandidate", "(", "BotCand", ")", ")", ";", "if", "(", "VerifyScheduling", ")", "{", "SchedCandidate", "TCand", ";", "TCand", ".", "reset", "(", "CandPolicy", "(", ")", ")", ";", "pickNodeFromQueue", "(", "Bot", ",", "BotPolicy", ",", "DAG", "->", "getBotRPTracker", "(", ")", ",", "TCand", ",", "true", ")", ";", "assert", "(", "TCand", ".", "SU", "==", "BotCand", ".", "SU", "&&", "<STR_LIT>", "Last pick result should correspond to re-picking right now", "<STR_LIT>", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Picking from Top:\\n", "<STR_LIT>", ")", ";", "if", "(", "!", "TopCand", ".", "isValid", "(", ")", "\|\|", "TopCand", ".", "SU", "->", "isScheduled", "\|\|", "TopCand", ".", "Policy", "!=", "TopPolicy", ")", "{", "TopCand", ".", "reset", "(", "CandPolicy", "(", ")", ")", ";", "pickNodeFromQueue", "(", "Top", ",", "TopPolicy", ",", "DAG", "->", "getTopRPTracker", "(", ")", ",", "TopCand", ",", "false", ")", ";", "assert", "(", "TopCand", ".", "Reason", "!=", "NoCand", "&&", "<STR_LIT>", "failed to find the first candidate", "<STR_LIT>", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "traceCandidate", "(", "TopCand", ")", ")", ";", "if", "(", "VerifyScheduling", ")", "{", "SchedCandidate", "TCand", ";", "TCand", ".", "reset", "(", "CandPolicy", "(", ")", ")", ";", "pickNodeFromQueue", "(", "Top", ",", "TopPolicy", ",", "DAG", "->", "getTopRPTracker", "(", ")", ",", "TCand", ",", "false", ")", ";", "assert", "(", "TCand", ".", "SU", "==", "TopCand", ".", "SU", "&&", "<STR_LIT>", "Last pick result should correspond to re-picking right now", "<STR_LIT>", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Top Cand: ", "<STR_LIT>", ";", "traceCandidate", "(", "TopCand", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "Bot Cand: ", "<STR_LIT>", ";", "traceCandidate", "(", "BotCand", ")", ";", ")", ";", "SchedCandidate", "Cand", "=", "BotCand", ";", "TopCand", ".", "Reason", "=", "NoCand", ";", "tryCandidate", "(", "Cand", ",", "TopCand", ",", "nullptr", ")", ";", "if", "(", "TopCand", ".", "Reason", "!=", "NoCand", ")", "{", "Cand", ".", "setBest", "(", "TopCand", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Picking: ", "<STR_LIT>", ";", "traceCandidate", "(", "Cand", ")", ";", ")", ";", "IsTopNode", "=", "Cand", ".", "AtTop", ";", "return", "Cand", ".", "SU", ";", "}" ]	[ "Pick", "the", "best", "candidate", "node", "from", "either", "the", "top", "or", "bottom", "queue", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,650	[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]	[ "def", "J4_cmpeqn1_tp1_jump_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "n1Const", ":", "$", "n1", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ",", "Enc_736575", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	623,651	[ ",", "tGPR", ":", "$", "offsreg", ")", ";" ]	[ "let", "ParserMatchClass", "=", "t_addrmode_rr_asm_operand", ";", "let", "MIOperandInfo", "=", "(", "ops", "tGPR", ":", "$", "base" ]
GCC	arm	MD	next_suggestion	CPU	623,652	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	rs6000	CPP	stmt_completion	CPU	623,653	[ ")", ":", "dest", ";" ]	[ "void", "rs6000_emit_le_vsx_load", "(", "rtx", "dest", ",", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "rtx", "tmp", ",", "permute_mem", ",", "permute_reg", ";", "if", "(", "mode", "==", "TImode", "\|\|", "mode", "==", "V1TImode", ")", "{", "mode", "=", "V2DImode", ";", "dest", "=", "gen_lowpart", "(", "V2DImode", ",", "dest", ")", ";", "source", "=", "adjust_address", "(", "source", ",", "V2DImode", ",", "<NUM_LIT>", ")", ";", "}", "tmp", "=", "can_create_pseudo_p", "(", ")", "?", "gen_reg_rtx_and_attrs", "(", "dest" ]
LLVM	TeeRISC	CPP	code_generation	CPU	623,654	[ "void", "ELFTeeRISCAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ")", "const", "{", "unsigned", "Size", "=", "getFixupKindSize", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "assert", "(", "Fixup", ".", "getOffset", "(", ")", "+", "Size", "<=", "DataSize", "&&", "<STR_LIT>", "Invalid fixup offset!", "<STR_LIT>", ")", ";", "char", "", "data", "=", "Data", "+", "Fixup", ".", "getOffset", "(", ")", ";", "switch", "(", "Size", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Cannot fixup unknown value.", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", "Cannot fixup 1 byte value.", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", "Cannot fixup 8 byte value.", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", "Write Code here to fixup\\n", "<STR_LIT>", ")", ";", "}", "}" ]	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]
GCC	mips	MD	next_suggestion	CPU	623,655	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	TD	next_suggestion	CPU	623,656	[ "let", "PredicateMethod", "=", "<STR_LIT>", "#", "shift", "#", "<STR_LIT>", ";" ]	[ "class", "MemImm7ShiftOffsetWBAsmOperand", "<", "int", "shift", ">", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", "#", "shift", "#", "<STR_LIT>", ";" ]
GCC	loongarch	CPP	code_generation	CPU	623,657	[ "void", "loongarch_move_integer", "(", "rtx", "temp", ",", "rtx", "dest", ",", "unsigned", "HOST_WIDE_INT", "value", ")", "{", "struct", "loongarch_integer_op", "codes", "[", "LARCH_MAX_INTEGER_OPS", "]", ";", "machine_mode", "mode", ";", "unsigned", "int", "i", ",", "num_ops", ";", "rtx", "x", ";", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "num_ops", "=", "loongarch_build_integer", "(", "codes", ",", "value", ")", ";", "x", "=", "GEN_INT", "(", "codes", "[", "<NUM_LIT>", "]", ".", "value", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_ops", ";", "i", "++", ")", "{", "if", "(", "!", "can_create_pseudo_p", "(", ")", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "temp", ",", "x", ")", ")", ";", "x", "=", "temp", ";", "}", "else", "x", "=", "force_reg", "(", "mode", ",", "x", ")", ";", "switch", "(", "codes", "[", "i", "]", ".", "method", ")", "{", "case", "METHOD_NORMAL", ":", "x", "=", "gen_rtx_fmt_ee", "(", "codes", "[", "i", "]", ".", "code", ",", "mode", ",", "x", ",", "GEN_INT", "(", "codes", "[", "i", "]", ".", "value", ")", ")", ";", "break", ";", "case", "METHOD_LU32I", ":", "emit_insn", "(", "gen_rtx_SET", "(", "x", ",", "gen_rtx_IOR", "(", "DImode", ",", "gen_rtx_ZERO_EXTEND", "(", "DImode", ",", "gen_rtx_SUBREG", "(", "SImode", ",", "x", ",", "<NUM_LIT>", ")", ")", ",", "GEN_INT", "(", "codes", "[", "i", "]", ".", "value", ")", ")", ")", ")", ";", "break", ";", "case", "METHOD_LU52I", ":", "emit_insn", "(", "gen_lu52i_d", "(", "x", ",", "x", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "codes", "[", "i", "]", ".", "value", ")", ")", ")", ";", "break", ";", "case", "METHOD_INSV", ":", "emit_insn", "(", "gen_rtx_SET", "(", "gen_rtx_ZERO_EXTRACT", "(", "DImode", ",", "x", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ",", "gen_rtx_REG", "(", "DImode", ",", "<NUM_LIT>", ")", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "x", ")", ")", ";", "}" ]	[ "Load", "VALUE", "into", "DEST", ".", "TEMP", "is", "as", "for", "loongarch_force_temporary", "." ]
LLVM	AArch64	CPP	next_suggestion	CPU	623,658	[ "case", "'", "b", "'", ":" ]	[ "case", "MachineOperand", "::", "MO_FPImmediate", ":", "assert", "(", "MO", ".", "getFPImm", "(", ")", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Only FP 0.0 expected", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "#0.0", "<STR_LIT>", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "return", "printSymbolicAddress", "(", "MO", ",", "false", ",", "<STR_LIT>", "<STR_LIT>", ",", "O", ")", ";", "}", "return", "false", ";", "}", "switch", "(", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "return", "AsmPrinter", "::", "PrintAsmOperand", "(", "MI", ",", "OpNum", ",", "AsmVariant", ",", "ExtraCode", ",", "O", ")", ";", "case", "'", "c", "'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "O", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "return", "false", ";", "case", "'", "w", "'", ":", "return", "printModifiedGPRAsmOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ",", "TRI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "O", ")", ";", "case", "'", "x", "'", ":", "return", "printModifiedGPRAsmOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ",", "TRI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "O", ")", ";", "case", "'", "H", "'", ":", "case", "'", "Q", "'", ":", "case", "'", "R", "'", ":", "llvm_unreachable", "(", "<STR_LIT>", "FIXME: Unimplemented register pairs", "<STR_LIT>", ")", ";" ]
GCC	aarch64	MD	stmt_completion	CPU	623,659	[ ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	623,660	[ ")", ";" ]	[ "void", "llvm", "::", "GetSignature", "(", "const", "WebAssemblySubtarget", "&", "Subtarget", ",", "const", "char", "*", "Name", ",", "SmallVectorImpl", "<", "<STR_LIT>", "::", "<STR_LIT>", ">", "&", "Rets", ",", "SmallVectorImpl", "<", "<STR_LIT>", "::", "<STR_LIT>", ">", "&", "Params", ")", "{", "assert", "(", "strcmp", "(", "RuntimeLibcallNames", "[", "RTLIB", "::", "DEOPTIMIZE", "]", ",", "<STR_LIT>", "__llvm_deoptimize", "<STR_LIT>", ")", "==", "<NUM_LIT>" ]
LLVM	ARM64	TD	next_suggestion	CPU	623,661	[ "let", "MIOperandInfo", "=", "(", "ops", "regclass", ",", "logical_shift", ")", ";" ]	[ "class", "logical_shifted_reg", "<", "ValueType", "Ty", ",", "RegisterClass", "regclass", ">", ":", "Operand", "<", "Ty", ">", ",", "ComplexPattern", "<", "Ty", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
LLVM	PowerPC	CPP	code_generation	CPU	623,662	[ "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", "\|\|", "!", "RunPreEmitPeephole", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "const", "PPCInstrInfo", "", "TII", "=", "MF", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "SmallVector", "<", "MachineInstr", "", ",", "<NUM_LIT>", ">", "InstrsToErase", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "PPCInstrInfo", "::", "isSameClassPhysRegCopy", "(", "Opc", ")", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "Opc", ")", ";", "if", "(", "MCID", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "NumberOfSelfCopies", "++", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Deleting self-copy instruction: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "InstrsToErase", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "else", "if", "(", "MCID", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "NumberOfSelfCopies", "++", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Deleting self-copy instruction: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "InstrsToErase", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "}", "MachineInstr", "", "DefMIToErase", "=", "nullptr", ";", "if", "(", "TII", "->", "convertToImmediateForm", "(", "MI", ",", "&", "DefMIToErase", ")", ")", "{", "Changed", "=", "true", ";", "NumRRConvertedInPreEmit", "++", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Converted instruction to imm form: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "if", "(", "DefMIToErase", ")", "{", "InstrsToErase", ".", "push_back", "(", "DefMIToErase", ")", ";", "}", "}", "}", "auto", "I", "=", "MBB", ".", "getFirstInstrTerminator", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "instr_end", "(", ")", ")", "continue", ";", "MachineInstr", "", "Br", "=", "&", "", "I", ";", "if", "(", "Br", "->", "getOpcode", "(", ")", "!=", "PPC", "::", "BC", "&&", "Br", "->", "getOpcode", "(", ")", "!=", "PPC", "::", "BCn", ")", "continue", ";", "MachineInstr", "", "CRSetMI", "=", "nullptr", ";", "unsigned", "CRBit", "=", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "CRReg", "=", "getCRFromCRBit", "(", "CRBit", ")", ";", "bool", "SeenUse", "=", "false", ";", "MachineBasicBlock", "::", "reverse_iterator", "It", "=", "Br", ",", "Er", "=", "MBB", ".", "rend", "(", ")", ";", "for", "(", "It", "++", ";", "It", "!=", "Er", ";", "It", "++", ")", "{", "if", "(", "It", "->", "modifiesRegister", "(", "CRBit", ",", "TRI", ")", ")", "{", "if", "(", "(", "It", "->", "getOpcode", "(", ")", "==", "PPC", "::", "CRUNSET", "\|\|", "It", "->", "getOpcode", "(", ")", "==", "PPC", "::", "CRSET", ")", "&&", "It", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "CRBit", ")", "CRSetMI", "=", "&", "", "It", ";", "break", ";", "}", "if", "(", "It", "->", "readsRegister", "(", "CRBit", ",", "TRI", ")", ")", "SeenUse", "=", "true", ";", "}", "if", "(", "!", "CRSetMI", ")", "continue", ";", "unsigned", "CRSetOp", "=", "CRSetMI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Br", "->", "getOpcode", "(", ")", "==", "PPC", "::", "BCn", "&&", "CRSetOp", "==", "PPC", "::", "CRSET", ")", "\|\|", "(", "Br", "->", "getOpcode", "(", ")", "==", "PPC", "::", "BC", "&&", "CRSetOp", "==", "PPC", "::", "CRUNSET", ")", ")", "{", "InstrsToErase", ".", "push_back", "(", "Br", ")", ";", "MBB", ".", "removeSuccessor", "(", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "It", "=", "Br", ",", "Er", "=", "MBB", ".", "end", "(", ")", ";", "for", "(", ";", "It", "!=", "Er", "&&", "!", "SeenUse", ";", "It", "++", ")", "{", "if", "(", "It", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "assert", "(", "It", "->", "isTerminator", "(", ")", "&&", "<STR_LIT>", "Non-terminator after a terminator", "<STR_LIT>", ")", ";", "InstrsToErase", ".", "push_back", "(", "&", "", "It", ")", ";", "}", "if", "(", "!", "MBB", ".", "isLayoutSuccessor", "(", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{", "ArrayRef", "<", "MachineOperand", ">", "NoCond", ";", "TII", "->", "insertBranch", "(", "MBB", ",", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ",", "nullptr", ",", "NoCond", ",", "Br", "->", "getDebugLoc", "(", ")", ")", ";", "}", "for", "(", "auto", "&", "Succ", ":", "MBB", ".", "successors", "(", ")", ")", "if", "(", "Succ", "!=", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", "{", "MBB", ".", "removeSuccessor", "(", "Succ", ")", ";", "break", ";", "}", "}", "if", "(", "!", "SeenUse", ")", "{", "for", "(", "auto", "&", "SuccMBB", ":", "MBB", ".", "successors", "(", ")", ")", "if", "(", "SuccMBB", "->", "isLiveIn", "(", "CRBit", ")", "\|\|", "SuccMBB", "->", "isLiveIn", "(", "CRReg", ")", ")", "{", "SeenUse", "=", "true", ";", "break", ";", "}", "if", "(", "!", "SeenUse", ")", "InstrsToErase", ".", "push_back", "(", "CRSetMI", ")", ";", "}", "}", "for", "(", "MachineInstr", "", "MI", ":", "InstrsToErase", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "PPC pre-emit peephole: erasing instruction: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", "->", "dump", "(", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "NumRemovedInPreEmit", "++", ";", "}", "return", "Changed", ";", "}" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
GCC	arm	MD	next_suggestion	CPU	623,663	[ ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mod", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
GCC	spu	MD	stmt_completion	MPU	623,664	[ ")", ")", ")", ")", "]" ]	[ "(", "not", ":", "ALL", "(", "ior", ":", "ALL", "(", "match_operand", ":", "ALL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "ALL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]
LLVM	X86	TD	stmt_completion	CPU	623,665	[ "<NUM_LIT>", ";" ]	[ "def", ":", "WriteRes", "<", "WriteAESDecEncLd", ",", "[", "SKXPort0", ",", "SKXPort23", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=" ]
LLVM	CSKY	CPP	next_suggestion	CPU	623,666	[ "}" ]	[ "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "<NUM_LIT>", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumUBrFixed", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Changed B to long jump ", "<STR_LIT>", "<<", "*", "MI", ")", ";", "return", "true", ";" ]
GCC	avr	CPP	stmt_completion	MPU	623,667	[ "TARGET_ALL_DEBUG", ")", "{" ]	[ "if", "(", "GET_CODE", "(", "x", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "(", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "<=", "MAX_LD_OFFSET", "(", "GET_MODE", "(", "x", ")", ")", ")", ")", "{", "rtx", "xx", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "int", "regno", "=", "REGNO", "(", "xx", ")", ";", "if", "(" ]
GCC	arm	CPP	stmt_completion	CPU	623,668	[ "b", ",", "_", "_", "c", ")", ";" ]	[ "return", "(", "int32x4_t", ")", "_", "_", "builtin_neon_vmulls_lanev4hi", "(", "_", "_", "a", ",", "_", "_" ]
GCC	rs6000	CPP	code_generation	CPU	623,669	[ "static", "unsigned", "int", "rtx_is_swappable_p", "(", "rtx", "op", ",", "unsigned", "int", "", "special", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "int", "i", ",", "j", ";", "rtx", "parallel", ";", "switch", "(", "code", ")", "{", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "case", "CLOBBER", ":", "case", "REG", ":", "return", "<NUM_LIT>", ";", "case", "VEC_CONCAT", ":", "case", "ASM_INPUT", ":", "case", "ASM_OPERANDS", ":", "return", "<NUM_LIT>", ";", "case", "CONST_VECTOR", ":", "{", "", "special", "=", "SH_CONST_VECTOR", ";", "return", "<NUM_LIT>", ";", "}", "case", "VEC_DUPLICATE", ":", "if", "(", "CONST_INT_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "REG_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "&&", "GET_MODE_INNER", "(", "GET_MODE", "(", "op", ")", ")", "==", "GET_MODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "TRUNCATE", "&&", "REG_P", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "&&", "GET_MODE_INNER", "(", "GET_MODE", "(", "op", ")", ")", "==", "GET_MODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "VEC_SELECT", ")", "return", "rtx_is_swappable_p", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "special", ")", ";", "else", "return", "<NUM_LIT>", ";", "case", "VEC_SELECT", ":", "if", "(", "REG_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "&&", "GET_MODE_INNER", "(", "GET_MODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "==", "GET_MODE", "(", "op", ")", "&&", "GET_CODE", "(", "(", "parallel", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "==", "PARALLEL", "&&", "XVECLEN", "(", "parallel", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "CONST_INT_P", "(", "XVECEXP", "(", "parallel", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "{", "", "special", "=", "SH_EXTRACT", ";", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "VEC_CONCAT", "&&", "(", "GET_MODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "V4DFmode", "\|\|", "GET_MODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "V4DImode", ")", "&&", "GET_CODE", "(", "(", "parallel", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "==", "PARALLEL", "&&", "XVECLEN", "(", "parallel", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "CONST_INT_P", "(", "XVECEXP", "(", "parallel", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "&&", "CONST_INT_P", "(", "XVECEXP", "(", "parallel", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "{", "", "special", "=", "SH_XXPERMDI", ";", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "v2df_reduction_p", "(", "op", ")", ")", "return", "<NUM_LIT>", ";", "else", "return", "<NUM_LIT>", ";", "case", "UNSPEC", ":", "{", "int", "val", "=", "XINT", "(", "op", ",", "<NUM_LIT>", ")", ";", "switch", "(", "val", ")", "{", "default", ":", "break", ";", "case", "UNSPEC_VBPERMQ", ":", "case", "UNSPEC_VPACK_SIGN_SIGN_SAT", ":", "case", "UNSPEC_VPACK_SIGN_UNS_SAT", ":", "case", "UNSPEC_VPACK_UNS_UNS_MOD", ":", "case", "UNSPEC_VPACK_UNS_UNS_MOD_DIRECT", ":", "case", "UNSPEC_VPACK_UNS_UNS_SAT", ":", "case", "UNSPEC_VPERM", ":", "case", "UNSPEC_VPERM_UNS", ":", "case", "UNSPEC_VPERMHI", ":", "case", "UNSPEC_VPERMSI", ":", "case", "UNSPEC_VPERMXOR", ":", "case", "UNSPEC_VPKPX", ":", "case", "UNSPEC_VSLDOI", ":", "case", "UNSPEC_VSLO", ":", "case", "UNSPEC_VSRO", ":", "case", "UNSPEC_VSUM2SWS", ":", "case", "UNSPEC_VSUM4S", ":", "case", "UNSPEC_VSUM4UBS", ":", "case", "UNSPEC_VSUMSWS", ":", "case", "UNSPEC_VSUMSWS_DIRECT", ":", "case", "UNSPEC_VSX_CONCAT", ":", "case", "UNSPEC_VSX_CVDPSPN", ":", "case", "UNSPEC_VSX_CVSPDP", ":", "case", "UNSPEC_VSX_CVSPDPN", ":", "case", "UNSPEC_VSX_EXTRACT", ":", "case", "UNSPEC_VSX_SET", ":", "case", "UNSPEC_VSX_SLDWI", ":", "case", "UNSPEC_VSX_VSLO", ":", "case", "UNSPEC_VUNPACK_HI_SIGN", ":", "case", "UNSPEC_VUNPACK_HI_SIGN_DIRECT", ":", "case", "UNSPEC_VUNPACK_LO_SIGN", ":", "case", "UNSPEC_VUNPACK_LO_SIGN_DIRECT", ":", "case", "UNSPEC_VUPKHPX", ":", "case", "UNSPEC_VUPKHS_V4SF", ":", "case", "UNSPEC_VUPKHU_V4SF", ":", "case", "UNSPEC_VUPKLPX", ":", "case", "UNSPEC_VUPKLS_V4SF", ":", "case", "UNSPEC_VUPKLU_V4SF", ":", "return", "<NUM_LIT>", ";", "case", "UNSPEC_VSPLT_DIRECT", ":", "case", "UNSPEC_VSX_XXSPLTD", ":", "", "special", "=", "SH_SPLAT", ";", "return", "<NUM_LIT>", ";", "case", "UNSPEC_REDUC_PLUS", ":", "case", "UNSPEC_REDUC", ":", "return", "<NUM_LIT>", ";", "case", "UNSPEC_VPMSUM", ":", "if", "(", "GET_MODE", "(", "op", ")", "==", "V2DImode", ")", "return", "<NUM_LIT>", ";", "break", ";", "}", "}", "default", ":", "break", ";", "}", "const", "char", "", "fmt", "=", "GET_RTX_FORMAT", "(", "code", ")", ";", "int", "ok", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "GET_RTX_LENGTH", "(", "code", ")", ";", "++", "i", ")", "if", "(", "fmt", "[", "i", "]", "==", "'", "e", "'", "\|\|", "fmt", "[", "i", "]", "==", "'", "u", "'", ")", "{", "unsigned", "int", "special_op", "=", "SH_NONE", ";", "ok", "&=", "rtx_is_swappable_p", "(", "XEXP", "(", "op", ",", "i", ")", ",", "&", "special_op", ")", ";", "if", "(", "special_op", "==", "SH_NONE", ")", "continue", ";", "if", "(", "", "special", "!=", "SH_NONE", "&&", "", "special", "!=", "special_op", ")", "return", "<NUM_LIT>", ";", "", "special", "=", "special_op", ";", "}", "else", "if", "(", "fmt", "[", "i", "]", "==", "'", "E", "'", ")", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "XVECLEN", "(", "op", ",", "i", ")", ";", "++", "j", ")", "{", "unsigned", "int", "special_op", "=", "SH_NONE", ";", "ok", "&=", "rtx_is_swappable_p", "(", "XVECEXP", "(", "op", ",", "i", ",", "j", ")", ",", "&", "special_op", ")", ";", "if", "(", "special_op", "==", "SH_NONE", ")", "continue", ";", "if", "(", "", "special", "!=", "SH_NONE", "&&", "", "special", "!=", "special_op", ")", "return", "<NUM_LIT>", ";", "", "special", "=", "special_op", ";", "}", "return", "ok", ";", "}" ]	[ "Return", "1", "iff", "OP", "is", "an", "operand", "that", "will", "not", "be", "affected", "by", "having", "vector", "doublewords", "swapped", "in", "memory", "." ]
LLVM	CSKY	CPP	code_generation	CPU	623,670	[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "CSKY Constant Islands", "<STR_LIT>", ";", "}" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
LLVM	ARM	CPP	stmt_completion	CPU	623,671	[ ";" ]	[ "if", "(", "CC", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "begin", "(", ")", ";", "unsigned", "Count", "=", "<NUM_LIT>", ";", "while", "(", "Count", "&&", "MBBI", "!=", "E", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "--", "MBBI", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "t2IT", ")", "{", "unsigned", "Mask", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Count", "==", "<NUM_LIT>", ")", "MBBI", "->", "eraseFromParent", "(", ")", ";", "else", "{", "unsigned", "MaskOn", "=", "<NUM_LIT>", "<<", "Count", ";", "unsigned", "MaskOff", "=", "~", "(", "MaskOn", "-", "<NUM_LIT>", ")", ";", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "(", "Mask", "&", "MaskOff", ")", "\|", "MaskOn", ")", ";", "}", "return", ";", "}", "--", "MBBI", ";", "--", "Count" ]
GCC	h8300	MD	next_suggestion	MPU	623,672	[ "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REG", ")" ]	[ "[", "(", "set", "(", "reg", ":", "SI", "SP_REG", ")", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REG", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "mem", ":", "SFI", "(", "reg", ":", "SI", "SP_REG", ")", ")", "(", "match_operand", ":", "SFI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "SI", "SP_REG", ")" ]
LLVM	CSKY	CPP	stmt_completion	CPU	623,673	[ "\|\|", "HasFPUv3DoubleFloat", ";" ]	[ "bool", "hasFPUv3", "(", ")", "const", "{", "return", "HasFPUv3SingleFloat" ]
GCC	mcore	MD	stmt_completion	MPU	623,674	[ ")", ")" ]	[ "[", "(", "parallel", "[", "(", "set", "(", "reg", ":", "CC", "<NUM_LIT>", ")", "(", "ne", ":", "CC", "(", "ne", ":", "SI", "(", "leu", ":", "CC", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")" ]
LLVM	AArch64	TD	stmt_completion	CPU	623,675	[ "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "W", ";", "let", "Inst", "{", "<NUM_LIT>", "}" ]
LLVM	PowerPC	TD	next_suggestion	CPU	623,676	[ "unsigned", "mb", ",", "me", ";" ]	[ "bool", "Unused", ";", "APFloatOfN", ".", "convert", "(", "APFloat", ":", ":", "IEEEdouble", "(", ")", ",", "APFloat", ":", ":", "rmNearestTiesToEven", ",", "&", "Unused", ")", ";", "uint32_t", "Lo", "=", "(", "uint32_t", ")", "(", "APFloatOfN", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "Lo", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "imm34", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "N", "-", ">", "getSExtValue", "(", ")", ")", ";", "}", "]", ">", ";", "def", "getImmAs64BitInt", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI64Imm", "(", "N", "-", ">", "getSExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "SHL32", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "SRL32", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "N", "-", ">", "getZExtValue", "(", ")", "?", "getI32Imm", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ":", "getI32Imm", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "LO16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "(", "unsigned", "short", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "HI16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "HA16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "long", "Val", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "getI32Imm", "(", "(", "Val", "-", "(", "signed", "short", ")", "Val", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "MB", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "unsigned", "mb", "=", "<NUM_LIT>", ",", "me", ";", "(", "void", ")", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "return", "getI32Imm", "(", "mb", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "ME", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "unsigned", "mb", ",", "me", "=", "<NUM_LIT>", ";", "(", "void", ")", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "return", "getI32Imm", "(", "me", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "maskimm32", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{" ]
GCC	i386	CPP	stmt_completion	CPU	623,677	[ "_", "m128i", "_", "_", "A", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_abs_epi16", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_" ]
LLVM	Hexagon	CPP	program_repair	DSP	623,678	[ "<FIXS>", "auto", "&", "MFI", "=", "", "MF", ".", "getFrameInfo", "(", ")", ";", "auto", "&", "HRI", "=", "", "MF", ".", "getSubtarget", "HexagonSubtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "bool", "HasFixed", "=", "MFI", ".", "getNumFixedObjects", "(", ")", ";", "bool", "HasPrealloc", "=", "const_cast", "MachineFrameInfo", "&", ">", "(", "MFI", ")", ".", "getLocalFrameObjectCount", "(", ")", ";", "bool", "HasExtraAlign", "=", "HRI", ".", "needsStackRealignment", "(", "MF", ")", ";", "bool", "HasAlloca", "=", "MFI", ".", "hasVarSizedObjects", "(", ")", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "return", "true", ";", "if", "(", "(", "HasFixed", "\|\|", "HasPrealloc", ")", "&&", "(", "HasAlloca", "\|\|", "HasExtraAlign", ")", ")", "return", "true", ";", "if", "(", "MFI", ".", "getStackSize", "(", ")", ">", "<NUM_LIT>", ")", "{", "if", "(", "UseAllocframe", ")", "return", "true", ";", "}", "if", "(", "MFI", ".", "hasCalls", "(", ")", "\|\|", "MF", ".", "getInfo", "HexagonMachineFunctionInfo", ">", "(", ")", "->", "hasClobberLR", "(", ")", ")", "return", "true", ";", "return", "false", ";", "<FIXE>" ]	[ "bool", "HexagonFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "<BUGS>", "const", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "HexagonMachineFunctionInfo", "", "FuncInfo", "=", "MF", ".", "getInfo", "HexagonMachineFunctionInfo", ">", "(", ")", ";", "return", "MFI", "->", "hasCalls", "(", ")", "\|\|", "MFI", "->", "getStackSize", "(", ")", ">", "<NUM_LIT>", "\|\|", "FuncInfo", "->", "hasClobberLR", "(", ")", ";", "<BUGE>", "}" ]
LLVM	Mips	CPP	stmt_completion	CPU	623,679	[ "(", ")", "?", "&", "Mips", "::", "ACC64DSPRegClass", ":", "&", "Mips", "::", "ACC64RegClass", ";" ]	[ "const", "TargetRegisterClass", "*", "MipsSETargetLowering", "::", "getRepRegClassFor", "(", "MVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "Untyped", ")", "return", "Subtarget", "->", "hasDSP" ]
LLVM	SIC	CPP	stmt_completion	CPU	623,680	[ "Kind", ";" ]	[ "SICExprKind", "getKind", "(", ")", "const", "{", "return" ]
GCC	i386	CPP	program_repair	CPU	623,681	[ "<FIXS>", "node", "=", "cgraph_node", "::", "get", "(", "fn", ")", ";", "<FIXE>", "<FIXS>", "node_v", "=", "node", "->", "function_version", "(", ")", ";", "<FIXE>" ]	[ "gcc_assert", "(", "fn", "!=", "NULL", "&&", "DECL_FUNCTION_VERSIONED", "(", "fn", ")", ")", ";", "<BUGS>", "node", "=", "cgraph_get_node", "(", "fn", ")", ";", "<BUGE>", "gcc_assert", "(", "node", "!=", "NULL", ")", ";", "<BUGS>", "node_v", "=", "get_cgraph_node_version", "(", "node", ")", ";", "<BUGE>", "gcc_assert", "(", "node_v", "!=", "NULL", ")", ";", "if", "(", "node_v", "->", "dispatcher_resolver", "!=", "NULL", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	623,682	[ "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";" ]	[ "if", "(", "AM", "!=", "ISD", "::", "POST_INC", ")", "return", "false", ";", "Offset", "=", "N", ";", "if", "(", "ConstantSDNode", "", "NC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "{", "if", "(", "NC", "->", "getZExtValue", "(", ")", "", "<NUM_LIT>", "==", "LdSt", "->", "getMemoryVT", "(", ")", ".", "getSizeInBits", "(", ")", ")", "Offset" ]
LLVM	VE	CPP	stmt_completion	CPU	623,683	[ "DataType", ")", ")", ";" ]	[ "return", "isVectorLaneType", "(", "*", "getLaneType", "(" ]
GCC	i386	CPP	program_repair	CPU	623,684	[ "<FIXS>", "{", "if", "(", "TARGET_64BIT", ")", "output_asm_insn", "(", "<STR_LIT>", "mov{q}\\t{%2, %0\|%0, %2}", "<STR_LIT>", ",", "xops", ")", ";", "elseoutput_asm_insn", "(", "<STR_LIT>", "mov{l}\\t{%2, %0\|%0, %2}", "<STR_LIT>", ",", "xops", ")", ";", "}", "<FIXE>" ]	[ "xops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_LABEL_REF", "(", "Pmode", ",", "label", "?", "label", ":", "gen_label_rtx", "(", ")", ")", ";", "if", "(", "!", "flag_pic", ")", "<BUGS>", "output_asm_insn", "(", "<STR_LIT>", "mov{l}\\t{%2, %0\|%0, %2}", "<STR_LIT>", ",", "xops", ")", ";", "<BUGE>", "elseoutput_asm_insn", "(", "<STR_LIT>", "call\\t%a2", "<STR_LIT>", ",", "xops", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	623,685	[ "unsigned", "NumOps", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";" ]	[ "auto", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "if", "(", "MJTI", "->", "getEntryKind", "(", ")", "!=", "MachineJumpTableInfo", "::", "EK_Inline", ")", "return", ";", "MachineBasicBlock", "", "LastCorrectlyNumberedBB", "=", "nullptr", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "", "MF", ")", "{", "auto", "MI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "while", "(", "MI", "!=", "MBB", ".", "end", "(", ")", "&&", "(", "isSpeculationBarrierEndBBOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", "\|\|", "MI", "->", "isDebugInstr", "(", ")", ")", ")", "--", "MI", ";", "if", "(", "MI", "==", "MBB", ".", "end", "(", ")", ")", "continue", ";", "unsigned", "JTOpcode", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "continue", ";", "case", "ARM", "::", "BR_JTadd", ":", "case", "ARM", "::", "BR_JTr", ":", "case", "ARM", "::", "tBR_JTr", ":", "case", "ARM", "::", "BR_JTm_i12", ":", "case", "ARM", "::", "BR_JTm_rs", ":", "assert", "(", "!", "MF", "->", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", "->", "branchTargetEnforcement", "(", ")", "&&", "<STR_LIT>", "Branch protection must not be enabled for Arm or Thumb1 modes", "<STR_LIT>", ")", ";", "JTOpcode", "=", "ARM", "::", "JUMPTABLE_ADDRS", ";", "break", ";", "case", "ARM", "::", "t2BR_JT", ":", "JTOpcode", "=", "ARM", "::", "JUMPTABLE_INSTS", ";", "break", ";", "case", "ARM", "::", "tTBB_JT", ":", "case", "ARM", "::", "t2TBB_JT", ":", "JTOpcode", "=", "ARM", "::", "JUMPTABLE_TBB", ";", "break", ";", "case", "ARM", "::", "tTBH_JT", ":", "case", "ARM", "::", "t2TBH_JT", ":", "JTOpcode", "=", "ARM", "::", "JUMPTABLE_TBH", ";", "break", ";", "}" ]
GCC	ft32	MD	stmt_completion	MPU	623,686	[ "<STR_LIT>", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_code", "<STR_LIT>", ")", "(", "and", "(", "match_code" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,687	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
GCC	mcore	CPP	stmt_completion	MPU	623,688	[ "out_operands", ")", ";" ]	[ "out_operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "x", ">=", "<NUM_LIT>", "&&", "x", "<=", "<NUM_LIT>", ")", "load_op", "=", "<STR_LIT>", "movi\\t%0,%1", "<STR_LIT>", ";", "else", "if", "(", "CONST_OK_FOR_M", "(", "x", ")", ")", "load_op", "=", "<STR_LIT>", "bgeni\\t%0,%P1", "<STR_LIT>", ";", "else", "if", "(", "CONST_OK_FOR_N", "(", "x", ")", ")", "load_op", "=", "<STR_LIT>", "bmaski\\t%0,%N1", "<STR_LIT>", ";", "else", "{", "load_op", "=", "<STR_LIT>", "BADMOVI-andn\\t%0, %1", "<STR_LIT>", ";", "gcc_unreachable", "(", ")", ";", "}", "sprintf", "(", "buf", ",", "<STR_LIT>", "%s\\n\\tandn\\t%%2,%%0", "<STR_LIT>", ",", "load_op", ")", ";", "output_asm_insn", "(", "buf", "," ]
LLVM	PTX	CPP	program_repair	GPU	623,689	[ "<FIXS>", "#", "include", "<STR_LIT>", "MCTargetDesc/PTXBaseInfo.h", "<STR_LIT>", "<FIXE>" ]	[ "#", "define", "DEBUG_TYPE", "<STR_LIT>", "asm-printer", "<STR_LIT>", "#", "include", "<STR_LIT>", "PTXInstPrinter.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "PTXMachineFunctionInfo.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/MC/MCAsmInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/MC/MCExpr.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/MC/MCInst.h", "<STR_LIT>", "new", "file", "mode", "<NUM_LIT>" ]
GCC	c6x	MD	stmt_completion	VLIW	623,690	[ ")", ")" ]	[ "<STR_LIT>", "(", "const_string", "<STR_LIT>" ]
GCC	rl78	CPP	next_suggestion	MPU	623,691	[ "return", "gen_and_emit_move", "(", "reg", ",", "src", ",", "before", ",", "true", ")", ";" ]	[ "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "rtx", "reg", ";", "if", "(", "mode", "==", "VOIDmode", ")", "mode", "=", "recog_data", ".", "operand_mode", "[", "opno", "]", ";", "reg", "=", "(", "mode", "==", "QImode", ")", "?", "L", ":", "HL", ";", "if", "(", "mode", "==", "QImode", "\|\|", "!", "is_virtual_register", "(", "OP", "(", "opno", ")", ")", ")", "{", "OP", "(", "opno", ")", "=", "move_to_acc", "(", "opno", ",", "before", ")", ";", "OP", "(", "opno", ")", "=", "move_acc_to_reg", "(", "OP", "(", "opno", ")", ",", "L_REG", ",", "before", ")", ";", "return", "reg", ";", "}" ]
LLVM	ARM	CPP	next_suggestion	CPU	623,692	[ "case", "ARM", "::", "tSTMIA_UPD", ":" ]	[ "case", "ARM", "::", "VLDMDDB_UPD", ":", "case", "ARM", "::", "VLDMSIA_UPD", ":", "case", "ARM", "::", "VLDMSDB_UPD", ":", "case", "ARM", "::", "VSTMDIA_UPD", ":", "case", "ARM", "::", "VSTMDDB_UPD", ":", "case", "ARM", "::", "VSTMSIA_UPD", ":", "case", "ARM", "::", "VSTMSDB_UPD", ":", "case", "ARM", "::", "LDMIA_UPD", ":", "case", "ARM", "::", "LDMDA_UPD", ":", "case", "ARM", "::", "LDMDB_UPD", ":", "case", "ARM", "::", "LDMIB_UPD", ":", "case", "ARM", "::", "STMIA_UPD", ":", "case", "ARM", "::", "STMDA_UPD", ":", "case", "ARM", "::", "STMDB_UPD", ":", "case", "ARM", "::", "STMIB_UPD", ":", "case", "ARM", "::", "tLDMIA_UPD", ":" ]
LLVM	AArch64	CPP	stmt_completion	CPU	623,693	[ "<STR_LIT>", ":" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,694	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_addh_l16_sat_ll", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	623,695	[ "<NUM_LIT>", ")", "{" ]	[ "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "MCValue", "Res", ";", "bool", "Success", "=", "getImm", "(", ")", "->", "evaluateAsRelocatable", "(", "Res", ",", "nullptr", ",", "nullptr", ")", ";", "if", "(", "auto", "Expr", "=", "dyn_cast", "<", "MipsMCExpr", ">", "(", "getImm", "(", ")", ")", ")", "{", "if", "(", "ShiftLeftAmount", "==", "<NUM_LIT>", ")", "{", "if", "(", "Bits", "==", "<NUM_LIT>", ")", "{", "if", "(", "Expr", "->", "getKind", "(", ")", "!=", "MipsMCExpr", "::", "MEK_CAPTABLE11", "&&", "Expr", "->", "getKind", "(", ")", "!=", "MipsMCExpr", "::", "MEK_CAPCALL11", ")", "return", "false", ";", "}", "else", "if", "(", "Bits", "==" ]
LLVM	PowerPC	TD	stmt_completion	CPU	623,696	[ ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "i32", "(", "vector_extract", "v16i8", ":", "$", "S", ",", "<NUM_LIT>", ")", ")", ",", "(", "i32", "(", "EXTRACT_SUBREG", "(", "VEXTUBRX", "(", "LI8", "<NUM_LIT>", ")", ",", "$", "S", ")", ",", "sub_32" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	623,697	[ "}" ]	[ "const", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "(", "Desc", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "true", ";", "const", "AMDGPU", "::", "MIMGInfo", "", "Info", "=", "AMDGPU", "::", "getMIMGInfo", "(", "Opc", ")", ";", "const", "AMDGPU", "::", "MIMGBaseOpcodeInfo", "", "BaseOpcode", "=", "AMDGPU", "::", "getMIMGBaseOpcodeInfo", "(", "Info", "->", "BaseOpcode", ")", ";", "if", "(", "!", "BaseOpcode", "->", "MSAA", ")", "return", "true", ";", "int", "DimIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "dim", ")", ";", "assert", "(", "DimIdx", "!=", "-", "<NUM_LIT>", ")", ";", "unsigned", "Dim", "=", "Inst", ".", "getOperand", "(", "DimIdx", ")", ".", "getImm", "(", ")", ";", "const", "AMDGPU", "::", "MIMGDimInfo", "*", "DimInfo", "=", "AMDGPU", "::", "getMIMGDimInfoByEncoding", "(", "Dim", ")", ";", "return", "DimInfo", "->", "MSAA", ";" ]
GCC	spu	CPP	next_suggestion	MPU	623,698	[ "}" ]	[ "case", "E_V4SFmode", ":", "case", "E_V2DFmode", ":", "return", "true", ";", "default", ":", "return", "false", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	623,699	[ "(", "fmul_su", "node", ":", "$", "Rn", ",", "node", ":", "$", "Rm", ")", ")", ">", ";" ]	[ "def", "Neon_fmla", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "Ra", ",", "node", ":", "$", "Rn", ",", "node", ":", "$", "Rm", ")", ",", "(", "fadd", "node", ":", "$", "Ra", "," ]

LLVM

Hexagon

TD

stmt_completion

DSP

623,600

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>" ]

GCC

rs6000

CPP

next_suggestion

CPU

623,601

[ "return", "false", ";" ]

[ "int", "size", ";", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "TARGET_DIRECT_MOVE", "&&", "(", "(", "mode", "==", "SDmode", ")", "||", "(", "TARGET_POWERPC64", "&&", "size", "==", "<NUM_LIT>", ")", ")", "&&", "(", "(", "to_type", "==", "GPR_REG_TYPE", "&&", "from_type", "==", "VSX_REG_TYPE", ")", "||", "(", "to_type", "==", "VSX_REG_TYPE", "&&", "from_type", "==", "GPR_REG_TYPE", ")", ")", ")", "return", "true", ";", "else", "if", "(", "TARGET_MFPGPR", "&&", "TARGET_POWERPC64", "&&", "size", "==", "<NUM_LIT>", "&&", "(", "(", "to_type", "==", "GPR_REG_TYPE", "&&", "from_type", "==", "FPR_REG_TYPE", ")", "||", "(", "to_type", "==", "FPR_REG_TYPE", "&&", "from_type", "==", "GPR_REG_TYPE", ")", ")", ")", "return", "true", ";", "else", "if", "(", "(", "size", "==", "<NUM_LIT>", "||", "(", "TARGET_POWERPC64", "&&", "size", "==", "<NUM_LIT>", ")", ")", "&&", "(", "(", "to_type", "==", "GPR_REG_TYPE", "&&", "from_type", "==", "SPR_REG_TYPE", ")", "||", "(", "to_type", "==", "SPR_REG_TYPE", "&&", "from_type", "==", "GPR_REG_TYPE", ")", ")", ")", "return", "true", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

623,602

[ "if", "(", "!", "Ty", "->", "isPointerTy", "(", ")", "||", "Ty", "->", "getPointerAddressSpace", "(", ")", "!=", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ")", "continue", ";" ]

[ "unsigned", "AMDGPUInliner", "::", "getInlineThreshold", "(", "CallSite", "CS", ")", "const", "{", "int", "Thres", "=", "Params", ".", "DefaultThreshold", ";", "Function", "*", "Caller", "=", "CS", ".", "getCaller", "(", ")", ";", "Function", "*", "Callee", "=", "CS", ".", "getCalledFunction", "(", ")", ";", "bool", "InlineHint", "=", "Callee", "&&", "!", "Callee", "->", "isDeclaration", "(", ")", "&&", "Callee", "->", "hasFnAttribute", "(", "Attribute", "::", "InlineHint", ")", ";", "if", "(", "InlineHint", "&&", "Params", ".", "HintThreshold", "&&", "Params", ".", "HintThreshold", ">", "Thres", "&&", "!", "Caller", "->", "hasFnAttribute", "(", "Attribute", "::", "MinSize", ")", ")", "Thres", "=", "Params", ".", "HintThreshold", ".", "getValue", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "Caller", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "!", "Callee", ")", "return", "(", "unsigned", ")", "Thres", ";", "uint64_t", "AllocaSize", "=", "<NUM_LIT>", ";", "SmallPtrSet", "<", "const", "AllocaInst", "*", ",", "<NUM_LIT>", ">", "AIVisited", ";", "for", "(", "Value", "*", "PtrArg", ":", "CS", ".", "args", "(", ")", ")", "{", "Type", "*", "Ty", "=", "PtrArg", "->", "getType", "(", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

623,603

[ "(", "M", ")", ",", "<NUM_LIT>", ")", ".", ".", ".", "}", ";" ]

[ "(", "void", ")", "std", "::", "initializer_list", "<", "int", ">", "{", "(", "std", "::", "get", "<", "ThunkInserterT", ">", "(", "ThunkInserters", ")", ".", "init" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,604

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

[ "def", "L2_loadrb_pci", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "s4_0Imm", ":", "$", "Ii", ",", "ModRegs", ":", "$", "Mu2", ")", ",", "<STR_LIT>", ",", "tc_e93a3d71", ",", "TypeLD", ">", ",", "Enc_e0a47a", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

623,605

[ "}" ]

[ "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MemoryDependenceWrapperPass", ">", "(", ")", ";", "FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

623,606

[ ")", "{" ]

[ "bool", "isValidHwreg", "(", "int64_t", "Id" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,607

[ "let", "isCommutable", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

623,608

[ "}" ]

[ "let", "PredicateMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,609

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";" ]

GCC

mmix

MD

next_suggestion

CPU

623,610

[ "<STR_LIT>" ]

[ "(", "compare", ":", "CC_FUN", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

LLVM

Alpha

CPP

next_suggestion

MPU

623,611

[ "if", "(", "get_zapImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "mval", ")", ")", "break", ";" ]

[ "default", ":", "DEBUG", "(", "N", "->", "dump", "(", "CurDAG", ")", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "Unknown FP comparison!", "<STR_LIT>", ")", ";", "case", "ISD", "::", "SETEQ", ":", "case", "ISD", "::", "SETOEQ", ":", "case", "ISD", "::", "SETUEQ", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SETLT", ":", "case", "ISD", "::", "SETOLT", ":", "case", "ISD", "::", "SETULT", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SETLE", ":", "case", "ISD", "::", "SETOLE", ":", "case", "ISD", "::", "SETULE", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SETGT", ":", "case", "ISD", "::", "SETOGT", ":", "case", "ISD", "::", "SETUGT", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "rev", "=", "true", ";", "break", ";", "case", "ISD", "::", "SETGE", ":", "case", "ISD", "::", "SETOGE", ":", "case", "ISD", "::", "SETUGE", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "rev", "=", "true", ";", "break", ";", "case", "ISD", "::", "SETNE", ":", "case", "ISD", "::", "SETONE", ":", "case", "ISD", "::", "SETUNE", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "inv", "=", "true", ";", "break", ";", "case", "ISD", "::", "SETO", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "inv", "=", "true", ";", "break", ";", "case", "ISD", "::", "SETUO", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", ";", "SDValue", "tmp1", "=", "N", "->", "getOperand", "(", "rev", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "SDValue", "tmp2", "=", "N", "->", "getOperand", "(", "rev", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "SDNode", "*", "cmp", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "MVT", "::", "f64", ",", "tmp1", ",", "tmp2", ")", ";", "if", "(", "inv", ")", "cmp", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "f64", ",", "SDValue", "(", "cmp", ",", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "f64", ")", ")", ";", "switch", "(", "CC", ")", "{", "case", "ISD", "::", "SETUEQ", ":", "case", "ISD", "::", "SETULT", ":", "case", "ISD", "::", "SETULE", ":", "case", "ISD", "::", "SETUNE", ":", "case", "ISD", "::", "SETUGT", ":", "case", "ISD", "::", "SETUGE", ":", "{", "SDNode", "*", "cmp2", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "f64", ",", "tmp1", ",", "tmp2", ")", ";", "cmp", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "f64", ",", "SDValue", "(", "cmp2", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "cmp", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "default", ":", "break", ";", "}", "SDNode", "*", "LD", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i64", ",", "SDValue", "(", "cmp", ",", "<NUM_LIT>", ")", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i64", ",", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i64", ")", ",", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ")", ";", "}", "break", ";", "case", "ISD", "::", "AND", ":", "{", "ConstantSDNode", "*", "SC", "=", "NULL", ";", "ConstantSDNode", "*", "MC", "=", "NULL", ";", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRL", "&&", "(", "MC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "&&", "(", "SC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "{", "uint64_t", "sval", "=", "SC", "->", "getZExtValue", "(", ")", ";", "uint64_t", "mval", "=", "MC", "->", "getZExtValue", "(", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,612

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

X86

TD

program_repair

CPU

623,613

[ "<FIXS>", "multiclass", "PdepPext", "string", "m", ",", "X86TypeInfo", "t", ",", "SDPatternOperator", "node", ",", "string", "suffix", "=", "<STR_LIT>", ">", "{", "def", "rr", "#", "suffix", ":", "ITy", "<NUM_LIT>", ",", "MRMSrcReg", ",", "t", ",", "(", "outs", "t", ".", "RegClass", ":", "$", "dst", ")", ",", "(", "ins", "t", ".", "RegClass", ":", "$", "src1", ",", "t", ".", "RegClass", ":", "$", "src2", ")", ",", "m", ",", "binop_ndd_args", ",", "[", "(", "set", "t", ".", "RegClass", ":", "$", "dst", ",", "(", "node", "t", ".", "RegClass", ":", "$", "src1", ",", "t", ".", "RegClass", ":", "$", "src2", ")", ")", "]", ">", ",", "T8", ",", "VVVV", ",", "Sched", "[", "WriteALU", "]", ">", ";", "def", "rm", "#", "suffix", ":", "ITy", "<NUM_LIT>", ",", "MRMSrcMem", ",", "t", ",", "(", "outs", "t", ".", "RegClass", ":", "$", "dst", ")", ",", "(", "ins", "t", ".", "RegClass", ":", "$", "src1", ",", "t", ".", "MemOperand", ":", "$", "src2", ")", ",", "m", ",", "binop_ndd_args", ",", "[", "(", "set", "t", ".", "RegClass", ":", "$", "dst", ",", "(", "node", "t", ".", "RegClass", ":", "$", "src1", ",", "(", "t", ".", "LoadNode", "addr", ":", "$", "src2", ")", ")", ")", "]", ">", ",", "T8", ",", "VVVV", ",", "Sched", "[", "WriteALU", ".", "Folded", ",", "WriteALU", ".", "ReadAfterFold", "]", ">", ";", "<FIXE>", "<FIXS>", "defm", "PDEP32", ":", "PdepPext", "<STR_LIT>", ",", "Xi32", ",", "X86pdep", ">", ",", "XD", ",", "VEX", ";", "defm", "PDEP64", ":", "PdepPext", "<STR_LIT>", ",", "Xi64", ",", "X86pdep", ">", ",", "XD", ",", "REX_W", ",", "VEX", ";", "defm", "PEXT32", ":", "PdepPext", "<STR_LIT>", ",", "Xi32", ",", "X86pext", ">", ",", "XS", ",", "VEX", ";", "defm", "PEXT64", ":", "PdepPext", "<STR_LIT>", ",", "Xi64", ",", "X86pext", ">", ",", "XS", ",", "REX_W", ",", "VEX", ";", "<FIXE>", "<FIXS>", "defm", "PDEP32", ":", "PdepPext", "<STR_LIT>", ",", "Xi32", ",", "X86pdep", ",", "<STR_LIT>", ">", ",", "XD", ",", "EVEX", ";", "defm", "PDEP64", ":", "PdepPext", "<STR_LIT>", ",", "Xi64", ",", "X86pdep", ",", "<STR_LIT>", ">", ",", "XD", ",", "REX_W", ",", "EVEX", ";", "defm", "PEXT32", ":", "PdepPext", "<STR_LIT>", ",", "Xi32", ",", "X86pext", ",", "<STR_LIT>", ">", ",", "XS", ",", "EVEX", ";", "defm", "PEXT64", ":", "PdepPext", "<STR_LIT>", ",", "Xi64", ",", "X86pext", ",", "<STR_LIT>", ">", ",", "XS", ",", "REX_W", ",", "EVEX", ";", "<FIXE>" ]

[ "(", "MOV8ri", "(", "CountTrailingOnes", "imm", ":", "$", "mask", ")", ")", ",", "sub_8bit", ")", ")", ">", ";", "}", "<BUGS>", "multiclass", "bmi_pdep_pext", "string", "mnemonic", ",", "RegisterClass", "RC", ",", "X86MemOperand", "x86memop", ",", "SDPatternOperator", "OpNode", ",", "PatFrag", "ld_frag", ",", "string", "Suffix", "=", "<STR_LIT>", ">", "{", "def", "rr", "#", "Suffix", ":", "I", "<NUM_LIT>", ",", "MRMSrcReg", ",", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "RC", ":", "$", "src1", ",", "RC", ":", "$", "src2", ")", ",", "!", "strconcat", "(", "mnemonic", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "RC", ":", "$", "dst", ",", "(", "OpNode", "RC", ":", "$", "src1", ",", "RC", ":", "$", "src2", ")", ")", "]", ">", ",", "NoCD8", ",", "VVVV", ",", "Sched", "[", "WriteALU", "]", ">", ";", "def", "rm", "#", "Suffix", ":", "I", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "RC", ":", "$", "src1", ",", "x86memop", ":", "$", "src2", ")", ",", "!", "strconcat", "(", "mnemonic", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "RC", ":", "$", "dst", ",", "(", "OpNode", "RC", ":", "$", "src1", ",", "(", "ld_frag", "addr", ":", "$", "src2", ")", ")", ")", "]", ">", ",", "NoCD8", ",", "VVVV", ",", "Sched", "[", "WriteALU", ".", "Folded", ",", "WriteALU", ".", "ReadAfterFold", "]", ">", ";", "<BUGE>", "}", "let", "Predicates", "=", "[", "HasBMI2", ",", "NoEGPR", "]", "in", "{", "<BUGS>", "defm", "PDEP32", ":", "bmi_pdep_pext", "<STR_LIT>", ",", "GR32", ",", "i32mem", ",", "X86pdep", ",", "loadi32", ">", ",", "T8", ",", "XD", ",", "VEX", ";", "defm", "PDEP64", ":", "bmi_pdep_pext", "<STR_LIT>", ",", "GR64", ",", "i64mem", ",", "X86pdep", ",", "loadi64", ">", ",", "T8", ",", "XD", ",", "REX_W", ",", "VEX", ";", "defm", "PEXT32", ":", "bmi_pdep_pext", "<STR_LIT>", ",", "GR32", ",", "i32mem", ",", "X86pext", ",", "loadi32", ">", ",", "T8", ",", "XS", ",", "VEX", ";", "defm", "PEXT64", ":", "bmi_pdep_pext", "<STR_LIT>", ",", "GR64", ",", "i64mem", ",", "X86pext", ",", "loadi64", ">", ",", "T8", ",", "XS", ",", "REX_W", ",", "VEX", ";", "<BUGE>", "}", "let", "Predicates", "=", "[", "HasBMI2", ",", "HasEGPR", "]", "in", "{", "<BUGS>", "defm", "PDEP32", ":", "bmi_pdep_pext", "<STR_LIT>", ",", "GR32", ",", "i32mem", ",", "X86pdep", ",", "loadi32", ",", "<STR_LIT>", ">", ",", "T8", ",", "XD", ",", "EVEX", ";", "defm", "PDEP64", ":", "bmi_pdep_pext", "<STR_LIT>", ",", "GR64", ",", "i64mem", ",", "X86pdep", ",", "loadi64", ",", "<STR_LIT>", ">", ",", "T8", ",", "XD", ",", "REX_W", ",", "EVEX", ";", "defm", "PEXT32", ":", "bmi_pdep_pext", "<STR_LIT>", ",", "GR32", ",", "i32mem", ",", "X86pext", ",", "loadi32", ",", "<STR_LIT>", ">", ",", "T8", ",", "XS", ",", "EVEX", ";", "defm", "PEXT64", ":", "bmi_pdep_pext", "<STR_LIT>", ",", "GR64", ",", "i64mem", ",", "X86pext", ",", "loadi64", ",", "<STR_LIT>", ">", ",", "T8", ",", "XS", ",", "REX_W", ",", "EVEX", ";", "<BUGE>", "}" ]

GCC

mep

CPP

program_repair

CPU

623,614

[ "<FIXS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "c3", "-", "isa", "(", "SLOTS", "C3", ")", "(", "INTRINSIC", "<STR_LIT>", "cpmadla1_h", "<STR_LIT>", ")", "(", "CPTYPE", "V4HI", ")", "VOLATILE", ")", "<FIXE>" ]

[ ";", "<NUM_LIT>", "<NUM_LIT>", "<NUM_LIT>", "<NUM_LIT>", "<NUM_LIT>", "qqqqq", "ppppp", "<NUM_LIT>", "cpmadla1", ".", "h", "crqc", ",", "crpc", "(", "c3_1", ")", "(", "dni", "cpmadla1_h_C3", "<STR_LIT>", "cpmadla1.h $crqc,$crpc C3", "<STR_LIT>", "<BUGS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "c3", "-", "isa", "(", "SLOTS", "C3", ")", "(", "INTRINSIC", "<STR_LIT>", "cpmadla1_h", "<STR_LIT>", ")", "(", "CPTYPE", "V4HI", ")", ")", "<BUGE>", "<STR_LIT>", "cpmadla1.h $crqc,$crpc", "<STR_LIT>", "(", "+", "MAJ_15", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u4", "#", "x0", ")", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u7", "#", "x13", ")", "(", "f", "-", "sub4", "<NUM_LIT>", ")", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u16", "#", "x1", ")", "crqc", "crpc", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u31", "#", "x1", ")", ")" ]

LLVM

AMDGPU

TD

next_suggestion

GPU

623,615

[ "}" ]

[ "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "maybeAtomic", "=", "<NUM_LIT>", ";", "let", "has_vdata", "=", "<NUM_LIT>", ";", "let", "has_vaddr", "=", "<NUM_LIT>", ";", "let", "has_tfe", "=", "<NUM_LIT>", ";", "let", "lds", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "EXEC", ",", "M0", "]", ";", "let", "AsmMatchConverter", "=", "<STR_LIT>", ";" ]

LLVM

AArch64

CPP

code_generation

CPU

623,616

[ "bool", "AArch64AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", "!=", "'", "a", "'", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "unexpected inline asm memory operand", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "[", "<STR_LIT>", "<<", "AArch64InstPrinter", "::", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", "<<", "<STR_LIT>", "]", "<STR_LIT>", ";", "return", "false", ";", "}" ]

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

GCC

i386

CPP

stmt_completion

CPU

623,617

[ "[", "opno1", "]", ";" ]

[ "du_head_p", "op1c", ";", "op1c", "=", "regrename_chain_from_id", "(", "info", "->", "op_info", "[", "opno1", "]", ".", "heads", "[", "<NUM_LIT>", "]", "->", "id", ")", ";", "if", "(", "op1c", "->", "target_data_1", "+", "op1c", "->", "target_data_2", "==", "<NUM_LIT>", "&&", "!", "op1c", "->", "cannot_rename", ")", "cands", ".", "safe_push", "(", "op1c", ")", ";", "op1c", "->", "target_data_2", "++", ";", "}", "}", "int", "i", ";", "du_head_p", "head", ";", "FOR_EACH_VEC_ELT", "(", "cands", ",", "i", ",", "head", ")", "{", "int", "old_reg", ",", "best_reg", ";", "HARD_REG_SET", "unavailable", ";", "CLEAR_HARD_REG_SET", "(", "unavailable", ")", ";", "if", "(", "head", "->", "target_data_1", ")", "IOR_HARD_REG_SET", "(", "unavailable", ",", "output_risky", ")", ";", "if", "(", "head", "->", "target_data_2", ")", "IOR_HARD_REG_SET", "(", "unavailable", ",", "input_risky", ")", ";", "int", "n_uses", ";", "reg_class", "superclass", "=", "regrename_find_superclass", "(", "head", ",", "&", "n_uses", ",", "&", "unavailable", ")", ";", "old_reg", "=", "head", "->", "regno", ";", "best_reg", "=", "find_rename_reg", "(", "head", ",", "superclass", ",", "&", "unavailable", ",", "old_reg", ",", "false", ")", ";", "bool", "ok", "=", "regrename_do_replace", "(", "head", ",", "best_reg", ")", ";", "gcc_assert", "(", "ok", ")", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "Chain %d renamed as %s in %s\\n", "<STR_LIT>", ",", "head", "->", "id", ",", "reg_names", "[", "best_reg", "]", ",", "reg_class_names", "[", "superclass", "]", ")", ";", "}", "regrename_finish", "(", ")", ";", "df_analyze", "(", ")", ";", "basic_block", "bb", ";", "regset_head", "live", ";", "INIT_REG_SET", "(", "&", "live", ")", ";", "FOR_EACH_BB_FN", "(", "bb", ",", "cfun", ")", "{", "rtx_insn", "*", "insn", ";", "COPY_REG_SET", "(", "&", "live", ",", "DF_LR_OUT", "(", "bb", ")", ")", ";", "df_simulate_initialize_backwards", "(", "bb", ",", "&", "live", ")", ";", "FOR_BB_INSNS_REVERSE", "(", "bb", ",", "insn", ")", "{", "if", "(", "!", "NONDEBUG_INSN_P", "(", "insn", ")", ")", "continue", ";", "df_simulate_one_insn_backwards", "(", "bb", ",", "insn", ",", "&", "live", ")", ";", "if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "USE", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "CLOBBER", ")", "continue", ";", "extract_insn", "(", "insn", ")", ";", "constrain_operands_cached", "(", "insn", ",", "reload_completed", ")", ";", "int", "opno0", ",", "opno1", ";", "int", "modrm", "=", "ix86_get_modrm_for_rop", "(", "insn", ",", "recog_data", ".", "operand", ",", "recog_data", ".", "n_operands", ",", "&", "opno0", ",", "&", "opno1", ")", ";", "if", "(", "modrm", "<", "<NUM_LIT>", "||", "!", "ix86_rop_should_change_byte_p", "(", "modrm", ")", "||", "opno0", "==", "opno1", ")", "continue", ";", "rtx", "oldreg", "=", "recog_data", ".", "operand" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,618

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";" ]

GCC

arm

CPP

stmt_completion

CPU

623,619

[ "const", "int", "_", "_", "imm", ")", "{" ]

[ "_", "_", "arm_vshrq_n_s16", "(", "int16x8_t", "_", "_", "a", "," ]

GCC

rx

MD

stmt_completion

CPU

623,620

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", ")", "]" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "reg", ":", "CC", "CC_REG", ")", "(", "compare", ":", "CC", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "reg", ":", "CC_ZSC", "CC_REG", ")", "(", "compare", ":", "CC_ZSC", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")" ]

LLVM

ARM

CPP

code_generation

CPU

623,621

[ "unsigned", "ARMBaseInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ARM", "::", "LDRrs", ":", "case", "ARM", "::", "t2LDRs", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "ARM", "::", "LDRi12", ":", "case", "ARM", "::", "t2LDRi12", ":", "case", "ARM", "::", "tLDRspi", ":", "case", "ARM", "::", "VLDRD", ":", "case", "ARM", "::", "VLDRS", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "ARM", "::", "VLDR_P0_off", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "ARM", "::", "P0", ";", "}", "break", ";", "case", "ARM", "::", "VLD1q64", ":", "case", "ARM", "::", "VLD1d8TPseudo", ":", "case", "ARM", "::", "VLD1d16TPseudo", ":", "case", "ARM", "::", "VLD1d32TPseudo", ":", "case", "ARM", "::", "VLD1d64TPseudo", ":", "case", "ARM", "::", "VLD1d8QPseudo", ":", "case", "ARM", "::", "VLD1d16QPseudo", ":", "case", "ARM", "::", "VLD1d32QPseudo", ":", "case", "ARM", "::", "VLD1d64QPseudo", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "ARM", "::", "VLDMQIA", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "}", "return", "<NUM_LIT>", ";", "}" ]

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "the", "FrameIndex", "of", "the", "loaded", "stack", "slot", "." ]

LLVM

AArch64

CPP

next_suggestion

CPU

623,622

[ "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";" ]

[ "if", "(", "Op", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

623,623

[ "}" ]

[ "B", ".", "buildConstant", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "C", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,624

[ "}" ]

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isCommutable", "=", "<NUM_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";" ]

GCC

aarch64

MD

stmt_completion

CPU

623,625

[ "<STR_LIT>", ")", ")" ]

[ "(", "define_memory_constraint", "<STR_LIT>", "<STR_LIT>", "(", "match_operand", "<NUM_LIT>" ]

LLVM

ARM

CPP

stmt_completion

CPU

623,626

[ "k_SPRRegisterList", ";" ]

[ "return", "Kind", "==" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

623,627

[ "MBB", ")", ";" ]

[ "bool", "SystemZShortenInst", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "const", "SystemZSubtarget", "&", "ST", "=", "F", ".", "getSubtarget", "<", "SystemZSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "LiveRegs", ".", "init", "(", "TRI", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "F", ")", "Changed", "|=", "processBlock", "(" ]

GCC

pa

MD

stmt_completion

CPU

623,628

[ ")", ")" ]

[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>" ]

GCC

bpf

CPP

program_repair

Virtual ISA

623,629

[ "<FIXS>", "bpfcr", "->", "bpfcr_kind", "=", "kind", ";", "<FIXE>" ]

[ "bpfcr", "->", "bpfcr_type", "=", "get_btf_id", "(", "ctf_lookup_tree_type", "(", "ctfc", ",", "type", ")", ")", ";", "bpfcr", "->", "bpfcr_insn_label", "=", "label", ";", "<BUGS>", "bpfcr", "->", "bpfcr_kind", "=", "BPF_RELO_FIELD_BYTE_OFFSET", ";", "<BUGE>", "bpf_core_section_ref", "sec", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,630

[ "let", "cofRelax1", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

623,631

[ "LoadInst", "*", "NewLd", "=", "IRB", ".", "CreateAlignedLoad", "(", "IRB", ".", "getInt32Ty", "(", ")", ",", "NewPtr", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "unsigned", "LdBits", "=", "DL", "->", "getTypeStoreSize", "(", "LI", ".", "getType", "(", ")", ")", "*", "<NUM_LIT>", ";", "auto", "IntNTy", "=", "Type", "::", "getIntNTy", "(", "LI", ".", "getContext", "(", ")", ",", "LdBits", ")", ";", "PointerType", "*", "Int32PtrTy", "=", "Type", "::", "getInt32PtrTy", "(", "LI", ".", "getContext", "(", ")", ",", "AS", ")", ";", "PointerType", "*", "Int8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "LI", ".", "getContext", "(", ")", ",", "AS", ")", ";", "auto", "*", "NewPtr", "=", "IRB", ".", "CreateBitCast", "(", "IRB", ".", "CreateConstGEP1_64", "(", "IRB", ".", "getInt8Ty", "(", ")", ",", "IRB", ".", "CreatePointerBitCastOrAddrSpaceCast", "(", "Base", ",", "Int8PtrTy", ")", ",", "Offset", "-", "Adjust", ")", ",", "Int32PtrTy", ")", ";" ]

GCC

mips

MD

next_suggestion

CPU

623,632

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", ")", "]" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

623,633

[ "}" ]

[ "SDValue", "PtrOffset", "=", "Ptr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "APInt", "&", "OffsetVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "PtrOffset", ")", "->", "getAPIntValue", "(", ")", ";", "if", "(", "isDSOffsetLegal", "(", "PtrBase", ",", "OffsetVal", ".", "getZExtValue", "(", ")", ",", "<NUM_LIT>", ")", ")", "{", "N", "=", "glueCopyToM0", "(", "N", ",", "PtrBase", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "OffsetVal", ",", "SDLoc", "(", ")", ",", "MVT", "::", "i32", ")", ";", "}", "}", "if", "(", "!", "Offset", ")", "{", "N", "=", "glueCopyToM0", "(", "N", ",", "Ptr", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", ")", ",", "MVT", "::", "i32", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "Offset", ",", "CurDAG", "->", "getTargetConstant", "(", "IsGDS", ",", "SDLoc", "(", ")", ",", "MVT", "::", "i32", ")", ",", "Chain", ",", "N", "->", "getOperand", "(", "N", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "N", "->", "getVTList", "(", ")", ",", "Ops", ")", ";" ]

LLVM

Hexagon

CPP

program_repair

DSP

623,634

[ "<FIXS>", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "BPI", ")", ".", "getReg", "(", ")", ";", "<FIXE>" ]

[ "unsigned", "BPJ", ",", "OPJ", ";", "if", "(", "!", "HII", "->", "getBaseAndOffsetPosition", "(", "MJ", ",", "BPJ", ",", "OPJ", ")", ")", "return", "false", ";", "<BUGS>", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "BPI", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "if", "(", "Reg", "!=", "MJ", ".", "getOperand", "(", "BPJ", ")", ".", "getReg", "(", ")", ")", "return", "false", ";" ]

GCC

sparc

CPP

stmt_completion

CPU

623,635

[ "offset", ")", ";" ]

[ "}", "else", "if", "(", "GET_CODE", "(", "or", "ig", ")", "==", "CONST", ")", "{", "rtx", "base", ",", "offset", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "or", "ig", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "XEXP", "(", "XEXP", "(", "or", "ig", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "pic_offset_table_rtx", ")", "return", "or", "ig", ";", "if", "(", "reg", "==", "<NUM_LIT>", ")", "{", "gcc_assert", "(", "!", "reload_in_progress", "&&", "!", "reload_completed", ")", ";", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "}", "gcc_assert", "(", "GET_CODE", "(", "XEXP", "(", "or", "ig", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", ";", "base", "=", "legitimize_pic_address", "(", "XEXP", "(", "XEXP", "(", "or", "ig", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "Pmode", ",", "reg", ")", ";", "offset", "=", "legitimize_pic_address", "(", "XEXP", "(", "XEXP", "(", "or", "ig", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "Pmode", ",", "base", "==", "reg", "?", "<NUM_LIT>", ":", "reg", ")", ";", "if", "(", "GET_CODE", "(", "offset", ")", "==", "CONST_INT", ")", "{", "if", "(", "SMALL_INT", "(", "offset", ")", ")", "return", "plus_constant", "(", "base", ",", "INTVAL", "(", "offset", ")", ")", ";", "else", "if", "(", "!", "reload_in_progress", "&&", "!", "reload_completed", ")", "offset", "=", "force_reg", "(", "Pmode", "," ]

LLVM

AArch64

TD

stmt_completion

CPU

623,636

[ "=", "<STR_LIT>", ";" ]

[ "let", "ParserMethod" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,637

[ "let", "isFP", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

623,638

[ ";" ]

[ "MachineBasicBlock", "::", "const_iterator", "getNext", "(", ")", "const", "{", "return", "NextMI" ]

GCC

rs6000

CPP

next_suggestion

CPU

623,639

[ "case", "E_TDmode", ":" ]

[ "sym", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "SYMBOL_REF_P", "(", "sym", ")", ")", "return", "false", ";", "if", "(", "!", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "offset", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "SYMBOL_REF_P", "(", "x", ")", ")", "sym", "=", "x", ";", "else", "if", "(", "CONST_INT_P", "(", "x", ")", ")", "offset", "=", "INTVAL", "(", "x", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", "offset", "=", "<NUM_LIT>", ";", "else", "return", "false", ";", "unsigned", "align", "=", "<NUM_LIT>", ";", "if", "(", "sym", ")", "{", "tree", "decl", "=", "SYMBOL_REF_DECL", "(", "sym", ")", ";", "if", "(", "TARGET_MACHO", "&&", "flag_pic", "&&", "!", "machopic_offs_p", ")", "return", "false", ";", "if", "(", "MACHO_SYMBOL_INDIRECTION_P", "(", "sym", ")", ")", ";", "else", "if", "(", "decl", "&&", "DECL_ALIGN", "(", "decl", ")", ")", "align", "=", "DECL_ALIGN_UNIT", "(", "decl", ")", ";", "}", "unsigned", "int", "extra", "=", "<NUM_LIT>", ";", "switch", "(", "mode", ")", "{", "case", "E_DFmode", ":", "case", "E_DDmode", ":", "case", "E_DImode", ":", "if", "(", "VECTOR_MEM_VSX_P", "(", "mode", ")", ")", "return", "false", ";", "if", "(", "!", "TARGET_POWERPC64", ")", "extra", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "offset", "&", "<NUM_LIT>", ")", "||", "(", "align", "&", "<NUM_LIT>", ")", ")", "return", "false", ";", "break", ";", "case", "E_TFmode", ":", "case", "E_IFmode", ":", "case", "E_KFmode", ":" ]

GCC

i386

MD

stmt_completion

CPU

623,640

[ ")" ]

[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", ")", "]" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,641

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,642

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

623,643

[ "Imm", "%", "<NUM_LIT>", ")", "=", "=", "<NUM_LIT>", ")", ";", "}", "]", ">", "{" ]

[ "def", "uimm6s8", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "Imm", ">", "=", "<NUM_LIT>", "&", "&", "Imm", "<", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "&", "&", "(", "(" ]

GCC

rs6000

CPP

code_generation

CPU

623,644

[ "static", "rtx", "rs6000_mixed_function_arg", "(", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "align_words", ")", "{", "int", "n_units", ";", "int", "i", ",", "k", ";", "rtx", "rvec", "[", "GP_ARG_NUM_REG", "+", "<NUM_LIT>", "]", ";", "if", "(", "align_words", ">=", "GP_ARG_NUM_REG", ")", "return", "NULL_RTX", ";", "n_units", "=", "rs6000_arg_size", "(", "mode", ",", "type", ")", ";", "if", "(", "n_units", "==", "<NUM_LIT>", "||", "(", "n_units", "==", "<NUM_LIT>", "&&", "mode", "!=", "BLKmode", ")", ")", "return", "gen_rtx_REG", "(", "mode", ",", "GP_ARG_MIN_REG", "+", "align_words", ")", ";", "k", "=", "<NUM_LIT>", ";", "if", "(", "align_words", "+", "n_units", ">", "GP_ARG_NUM_REG", ")", "rvec", "[", "k", "++", "]", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "NULL_RTX", ",", "const0_rtx", ")", ";", "i", "=", "<NUM_LIT>", ";", "do", "{", "rtx", "r", "=", "gen_rtx_REG", "(", "SImode", ",", "GP_ARG_MIN_REG", "+", "align_words", ")", ";", "rtx", "off", "=", "GEN_INT", "(", "i", "++", "*", "<NUM_LIT>", ")", ";", "rvec", "[", "k", "++", "]", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "r", ",", "off", ")", ";", "}", "while", "(", "++", "align_words", "<", "GP_ARG_NUM_REG", "&&", "--", "n_units", "!=", "<NUM_LIT>", ")", ";", "return", "gen_rtx_PARALLEL", "(", "mode", ",", "gen_rtvec_v", "(", "k", ",", "rvec", ")", ")", ";", "}" ]

[ "Determine", "where", "to", "place", "an", "argument", "in", "64-bit", "mode", "with", "32-bit", "ABI", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,645

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

i386

CPP

stmt_completion

CPU

623,646

[ "artificial__", ")", ")", "_", "kshiftri_mask64", "(", "_", "_", "mmask64", "_", "_", "A", ",", "unsigned", "int", "_", "_", "B", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "mmask64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_" ]

GCC

i386

MD

next_suggestion

CPU

623,647

[ "(", "V8DF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_mode_iterator", "V", "[", "(", "V64QI", "<STR_LIT>", ")", "(", "V32QI", "<STR_LIT>", ")", "V16QI", "(", "V32HI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "V8HI", "(", "V16SI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "V4SI", "(", "V8DI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "V2DI", "(", "V16SF", "<STR_LIT>", ")", "(", "V8SF", "<STR_LIT>", ")", "V4SF" ]

GCC

cris

CPP

stmt_completion

MPU

623,648

[ "CRIS_STRUCT_VALUE_REGNUM", ")", ";" ]

[ "return", "gen_rtx_REG", "(", "Pmode", "," ]

LLVM

AMDGPU

CPP

code_generation

GPU

623,649

[ "SUnit", "*", "GCNSchedStrategy", "::", "pickNodeBidirectional", "(", "bool", "&", "IsTopNode", ")", "{", "if", "(", "SUnit", "*", "SU", "=", "Bot", ".", "pickOnlyChoice", "(", ")", ")", "{", "IsTopNode", "=", "false", ";", "return", "SU", ";", "}", "if", "(", "SUnit", "*", "SU", "=", "Top", ".", "pickOnlyChoice", "(", ")", ")", "{", "IsTopNode", "=", "true", ";", "return", "SU", ";", "}", "CandPolicy", "BotPolicy", ";", "setPolicy", "(", "BotPolicy", ",", "false", ",", "Bot", ",", "&", "Top", ")", ";", "CandPolicy", "TopPolicy", ";", "setPolicy", "(", "TopPolicy", ",", "false", ",", "Top", ",", "&", "Bot", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Picking from Bot:\\n", "<STR_LIT>", ")", ";", "if", "(", "!", "BotCand", ".", "isValid", "(", ")", "||", "BotCand", ".", "SU", "->", "isScheduled", "||", "BotCand", ".", "Policy", "!=", "BotPolicy", ")", "{", "BotCand", ".", "reset", "(", "CandPolicy", "(", ")", ")", ";", "pickNodeFromQueue", "(", "Bot", ",", "BotPolicy", ",", "DAG", "->", "getBotRPTracker", "(", ")", ",", "BotCand", ",", "true", ")", ";", "assert", "(", "BotCand", ".", "Reason", "!=", "NoCand", "&&", "<STR_LIT>", "failed to find the first candidate", "<STR_LIT>", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "traceCandidate", "(", "BotCand", ")", ")", ";", "if", "(", "VerifyScheduling", ")", "{", "SchedCandidate", "TCand", ";", "TCand", ".", "reset", "(", "CandPolicy", "(", ")", ")", ";", "pickNodeFromQueue", "(", "Bot", ",", "BotPolicy", ",", "DAG", "->", "getBotRPTracker", "(", ")", ",", "TCand", ",", "true", ")", ";", "assert", "(", "TCand", ".", "SU", "==", "BotCand", ".", "SU", "&&", "<STR_LIT>", "Last pick result should correspond to re-picking right now", "<STR_LIT>", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Picking from Top:\\n", "<STR_LIT>", ")", ";", "if", "(", "!", "TopCand", ".", "isValid", "(", ")", "||", "TopCand", ".", "SU", "->", "isScheduled", "||", "TopCand", ".", "Policy", "!=", "TopPolicy", ")", "{", "TopCand", ".", "reset", "(", "CandPolicy", "(", ")", ")", ";", "pickNodeFromQueue", "(", "Top", ",", "TopPolicy", ",", "DAG", "->", "getTopRPTracker", "(", ")", ",", "TopCand", ",", "false", ")", ";", "assert", "(", "TopCand", ".", "Reason", "!=", "NoCand", "&&", "<STR_LIT>", "failed to find the first candidate", "<STR_LIT>", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "traceCandidate", "(", "TopCand", ")", ")", ";", "if", "(", "VerifyScheduling", ")", "{", "SchedCandidate", "TCand", ";", "TCand", ".", "reset", "(", "CandPolicy", "(", ")", ")", ";", "pickNodeFromQueue", "(", "Top", ",", "TopPolicy", ",", "DAG", "->", "getTopRPTracker", "(", ")", ",", "TCand", ",", "false", ")", ";", "assert", "(", "TCand", ".", "SU", "==", "TopCand", ".", "SU", "&&", "<STR_LIT>", "Last pick result should correspond to re-picking right now", "<STR_LIT>", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Top Cand: ", "<STR_LIT>", ";", "traceCandidate", "(", "TopCand", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "Bot Cand: ", "<STR_LIT>", ";", "traceCandidate", "(", "BotCand", ")", ";", ")", ";", "SchedCandidate", "Cand", "=", "BotCand", ";", "TopCand", ".", "Reason", "=", "NoCand", ";", "tryCandidate", "(", "Cand", ",", "TopCand", ",", "nullptr", ")", ";", "if", "(", "TopCand", ".", "Reason", "!=", "NoCand", ")", "{", "Cand", ".", "setBest", "(", "TopCand", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Picking: ", "<STR_LIT>", ";", "traceCandidate", "(", "Cand", ")", ";", ")", ";", "IsTopNode", "=", "Cand", ".", "AtTop", ";", "return", "Cand", ".", "SU", ";", "}" ]

[ "Pick", "the", "best", "candidate", "node", "from", "either", "the", "top", "or", "bottom", "queue", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,650

[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

[ "def", "J4_cmpeqn1_tp1_jump_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "n1Const", ":", "$", "n1", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ",", "Enc_736575", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

623,651

[ ",", "tGPR", ":", "$", "offsreg", ")", ";" ]

[ "let", "ParserMatchClass", "=", "t_addrmode_rr_asm_operand", ";", "let", "MIOperandInfo", "=", "(", "ops", "tGPR", ":", "$", "base" ]

GCC

arm

MD

next_suggestion

CPU

623,652

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

rs6000

CPP

stmt_completion

CPU

623,653

[ ")", ":", "dest", ";" ]

[ "void", "rs6000_emit_le_vsx_load", "(", "rtx", "dest", ",", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "rtx", "tmp", ",", "permute_mem", ",", "permute_reg", ";", "if", "(", "mode", "==", "TImode", "||", "mode", "==", "V1TImode", ")", "{", "mode", "=", "V2DImode", ";", "dest", "=", "gen_lowpart", "(", "V2DImode", ",", "dest", ")", ";", "source", "=", "adjust_address", "(", "source", ",", "V2DImode", ",", "<NUM_LIT>", ")", ";", "}", "tmp", "=", "can_create_pseudo_p", "(", ")", "?", "gen_reg_rtx_and_attrs", "(", "dest" ]

LLVM

TeeRISC

CPP

code_generation

CPU

623,654

[ "void", "ELFTeeRISCAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ")", "const", "{", "unsigned", "Size", "=", "getFixupKindSize", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "assert", "(", "Fixup", ".", "getOffset", "(", ")", "+", "Size", "<=", "DataSize", "&&", "<STR_LIT>", "Invalid fixup offset!", "<STR_LIT>", ")", ";", "char", "*", "data", "=", "Data", "+", "Fixup", ".", "getOffset", "(", ")", ";", "switch", "(", "Size", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Cannot fixup unknown value.", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", "Cannot fixup 1 byte value.", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", "Cannot fixup 8 byte value.", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", "Write Code here to fixup\\n", "<STR_LIT>", ")", ";", "}", "}" ]

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

GCC

mips

MD

next_suggestion

CPU

623,655

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

TD

next_suggestion

CPU

623,656

[ "let", "PredicateMethod", "=", "<STR_LIT>", "#", "shift", "#", "<STR_LIT>", ";" ]

[ "class", "MemImm7ShiftOffsetWBAsmOperand", "<", "int", "shift", ">", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", "#", "shift", "#", "<STR_LIT>", ";" ]

GCC

loongarch

CPP

code_generation

CPU

623,657

[ "void", "loongarch_move_integer", "(", "rtx", "temp", ",", "rtx", "dest", ",", "unsigned", "HOST_WIDE_INT", "value", ")", "{", "struct", "loongarch_integer_op", "codes", "[", "LARCH_MAX_INTEGER_OPS", "]", ";", "machine_mode", "mode", ";", "unsigned", "int", "i", ",", "num_ops", ";", "rtx", "x", ";", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "num_ops", "=", "loongarch_build_integer", "(", "codes", ",", "value", ")", ";", "x", "=", "GEN_INT", "(", "codes", "[", "<NUM_LIT>", "]", ".", "value", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_ops", ";", "i", "++", ")", "{", "if", "(", "!", "can_create_pseudo_p", "(", ")", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "temp", ",", "x", ")", ")", ";", "x", "=", "temp", ";", "}", "else", "x", "=", "force_reg", "(", "mode", ",", "x", ")", ";", "switch", "(", "codes", "[", "i", "]", ".", "method", ")", "{", "case", "METHOD_NORMAL", ":", "x", "=", "gen_rtx_fmt_ee", "(", "codes", "[", "i", "]", ".", "code", ",", "mode", ",", "x", ",", "GEN_INT", "(", "codes", "[", "i", "]", ".", "value", ")", ")", ";", "break", ";", "case", "METHOD_LU32I", ":", "emit_insn", "(", "gen_rtx_SET", "(", "x", ",", "gen_rtx_IOR", "(", "DImode", ",", "gen_rtx_ZERO_EXTEND", "(", "DImode", ",", "gen_rtx_SUBREG", "(", "SImode", ",", "x", ",", "<NUM_LIT>", ")", ")", ",", "GEN_INT", "(", "codes", "[", "i", "]", ".", "value", ")", ")", ")", ")", ";", "break", ";", "case", "METHOD_LU52I", ":", "emit_insn", "(", "gen_lu52i_d", "(", "x", ",", "x", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "codes", "[", "i", "]", ".", "value", ")", ")", ")", ";", "break", ";", "case", "METHOD_INSV", ":", "emit_insn", "(", "gen_rtx_SET", "(", "gen_rtx_ZERO_EXTRACT", "(", "DImode", ",", "x", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ",", "gen_rtx_REG", "(", "DImode", ",", "<NUM_LIT>", ")", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "x", ")", ")", ";", "}" ]

[ "Load", "VALUE", "into", "DEST", ".", "TEMP", "is", "as", "for", "loongarch_force_temporary", "." ]

LLVM

AArch64

CPP

next_suggestion

CPU

623,658

[ "case", "'", "b", "'", ":" ]

[ "case", "MachineOperand", "::", "MO_FPImmediate", ":", "assert", "(", "MO", ".", "getFPImm", "(", ")", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Only FP 0.0 expected", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "#0.0", "<STR_LIT>", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "return", "printSymbolicAddress", "(", "MO", ",", "false", ",", "<STR_LIT>", "<STR_LIT>", ",", "O", ")", ";", "}", "return", "false", ";", "}", "switch", "(", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "return", "AsmPrinter", "::", "PrintAsmOperand", "(", "MI", ",", "OpNum", ",", "AsmVariant", ",", "ExtraCode", ",", "O", ")", ";", "case", "'", "c", "'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "O", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "return", "false", ";", "case", "'", "w", "'", ":", "return", "printModifiedGPRAsmOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ",", "TRI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "O", ")", ";", "case", "'", "x", "'", ":", "return", "printModifiedGPRAsmOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ",", "TRI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "O", ")", ";", "case", "'", "H", "'", ":", "case", "'", "Q", "'", ":", "case", "'", "R", "'", ":", "llvm_unreachable", "(", "<STR_LIT>", "FIXME: Unimplemented register pairs", "<STR_LIT>", ")", ";" ]

GCC

aarch64

MD

stmt_completion

CPU

623,659

[ ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

623,660

[ ")", ";" ]

[ "void", "llvm", "::", "GetSignature", "(", "const", "WebAssemblySubtarget", "&", "Subtarget", ",", "const", "char", "*", "Name", ",", "SmallVectorImpl", "<", "<STR_LIT>", "::", "<STR_LIT>", ">", "&", "Rets", ",", "SmallVectorImpl", "<", "<STR_LIT>", "::", "<STR_LIT>", ">", "&", "Params", ")", "{", "assert", "(", "strcmp", "(", "RuntimeLibcallNames", "[", "RTLIB", "::", "DEOPTIMIZE", "]", ",", "<STR_LIT>", "__llvm_deoptimize", "<STR_LIT>", ")", "==", "<NUM_LIT>" ]

LLVM

ARM64

TD

next_suggestion

CPU

623,661

[ "let", "MIOperandInfo", "=", "(", "ops", "regclass", ",", "logical_shift", ")", ";" ]

[ "class", "logical_shifted_reg", "<", "ValueType", "Ty", ",", "RegisterClass", "regclass", ">", ":", "Operand", "<", "Ty", ">", ",", "ComplexPattern", "<", "Ty", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

LLVM

PowerPC

CPP

code_generation

CPU

623,662

[ "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", "||", "!", "RunPreEmitPeephole", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "const", "PPCInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "InstrsToErase", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "PPCInstrInfo", "::", "isSameClassPhysRegCopy", "(", "Opc", ")", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "Opc", ")", ";", "if", "(", "MCID", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "NumberOfSelfCopies", "++", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Deleting self-copy instruction: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "InstrsToErase", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "else", "if", "(", "MCID", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "NumberOfSelfCopies", "++", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Deleting self-copy instruction: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "InstrsToErase", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "}", "MachineInstr", "*", "DefMIToErase", "=", "nullptr", ";", "if", "(", "TII", "->", "convertToImmediateForm", "(", "MI", ",", "&", "DefMIToErase", ")", ")", "{", "Changed", "=", "true", ";", "NumRRConvertedInPreEmit", "++", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Converted instruction to imm form: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "if", "(", "DefMIToErase", ")", "{", "InstrsToErase", ".", "push_back", "(", "DefMIToErase", ")", ";", "}", "}", "}", "auto", "I", "=", "MBB", ".", "getFirstInstrTerminator", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "instr_end", "(", ")", ")", "continue", ";", "MachineInstr", "*", "Br", "=", "&", "*", "I", ";", "if", "(", "Br", "->", "getOpcode", "(", ")", "!=", "PPC", "::", "BC", "&&", "Br", "->", "getOpcode", "(", ")", "!=", "PPC", "::", "BCn", ")", "continue", ";", "MachineInstr", "*", "CRSetMI", "=", "nullptr", ";", "unsigned", "CRBit", "=", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "CRReg", "=", "getCRFromCRBit", "(", "CRBit", ")", ";", "bool", "SeenUse", "=", "false", ";", "MachineBasicBlock", "::", "reverse_iterator", "It", "=", "Br", ",", "Er", "=", "MBB", ".", "rend", "(", ")", ";", "for", "(", "It", "++", ";", "It", "!=", "Er", ";", "It", "++", ")", "{", "if", "(", "It", "->", "modifiesRegister", "(", "CRBit", ",", "TRI", ")", ")", "{", "if", "(", "(", "It", "->", "getOpcode", "(", ")", "==", "PPC", "::", "CRUNSET", "||", "It", "->", "getOpcode", "(", ")", "==", "PPC", "::", "CRSET", ")", "&&", "It", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "CRBit", ")", "CRSetMI", "=", "&", "*", "It", ";", "break", ";", "}", "if", "(", "It", "->", "readsRegister", "(", "CRBit", ",", "TRI", ")", ")", "SeenUse", "=", "true", ";", "}", "if", "(", "!", "CRSetMI", ")", "continue", ";", "unsigned", "CRSetOp", "=", "CRSetMI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Br", "->", "getOpcode", "(", ")", "==", "PPC", "::", "BCn", "&&", "CRSetOp", "==", "PPC", "::", "CRSET", ")", "||", "(", "Br", "->", "getOpcode", "(", ")", "==", "PPC", "::", "BC", "&&", "CRSetOp", "==", "PPC", "::", "CRUNSET", ")", ")", "{", "InstrsToErase", ".", "push_back", "(", "Br", ")", ";", "MBB", ".", "removeSuccessor", "(", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "It", "=", "Br", ",", "Er", "=", "MBB", ".", "end", "(", ")", ";", "for", "(", ";", "It", "!=", "Er", "&&", "!", "SeenUse", ";", "It", "++", ")", "{", "if", "(", "It", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "assert", "(", "It", "->", "isTerminator", "(", ")", "&&", "<STR_LIT>", "Non-terminator after a terminator", "<STR_LIT>", ")", ";", "InstrsToErase", ".", "push_back", "(", "&", "*", "It", ")", ";", "}", "if", "(", "!", "MBB", ".", "isLayoutSuccessor", "(", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{", "ArrayRef", "<", "MachineOperand", ">", "NoCond", ";", "TII", "->", "insertBranch", "(", "MBB", ",", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ",", "nullptr", ",", "NoCond", ",", "Br", "->", "getDebugLoc", "(", ")", ")", ";", "}", "for", "(", "auto", "&", "Succ", ":", "MBB", ".", "successors", "(", ")", ")", "if", "(", "Succ", "!=", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", "{", "MBB", ".", "removeSuccessor", "(", "Succ", ")", ";", "break", ";", "}", "}", "if", "(", "!", "SeenUse", ")", "{", "for", "(", "auto", "&", "SuccMBB", ":", "MBB", ".", "successors", "(", ")", ")", "if", "(", "SuccMBB", "->", "isLiveIn", "(", "CRBit", ")", "||", "SuccMBB", "->", "isLiveIn", "(", "CRReg", ")", ")", "{", "SeenUse", "=", "true", ";", "break", ";", "}", "if", "(", "!", "SeenUse", ")", "InstrsToErase", ".", "push_back", "(", "CRSetMI", ")", ";", "}", "}", "for", "(", "MachineInstr", "*", "MI", ":", "InstrsToErase", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "PPC pre-emit peephole: erasing instruction: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", "->", "dump", "(", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "NumRemovedInPreEmit", "++", ";", "}", "return", "Changed", ";", "}" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

GCC

arm

MD

next_suggestion

CPU

623,663

[ ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mod", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

GCC

spu

MD

stmt_completion

MPU

623,664

[ ")", ")", ")", ")", "]" ]

[ "(", "not", ":", "ALL", "(", "ior", ":", "ALL", "(", "match_operand", ":", "ALL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "ALL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]

LLVM

X86

TD

stmt_completion

CPU

623,665

[ "<NUM_LIT>", ";" ]

[ "def", ":", "WriteRes", "<", "WriteAESDecEncLd", ",", "[", "SKXPort0", ",", "SKXPort23", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=" ]

LLVM

CSKY

CPP

next_suggestion

CPU

623,666

[ "}" ]

[ "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "<NUM_LIT>", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumUBrFixed", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Changed B to long jump ", "<STR_LIT>", "<<", "*", "MI", ")", ";", "return", "true", ";" ]

GCC

avr

CPP

stmt_completion

MPU

623,667

[ "TARGET_ALL_DEBUG", ")", "{" ]

[ "if", "(", "GET_CODE", "(", "x", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "(", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "<=", "MAX_LD_OFFSET", "(", "GET_MODE", "(", "x", ")", ")", ")", ")", "{", "rtx", "xx", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "int", "regno", "=", "REGNO", "(", "xx", ")", ";", "if", "(" ]

GCC

arm

CPP

stmt_completion

CPU

623,668

[ "b", ",", "_", "_", "c", ")", ";" ]

[ "return", "(", "int32x4_t", ")", "_", "_", "builtin_neon_vmulls_lanev4hi", "(", "_", "_", "a", ",", "_", "_" ]

GCC

rs6000

CPP

code_generation

CPU

623,669

[ "static", "unsigned", "int", "rtx_is_swappable_p", "(", "rtx", "op", ",", "unsigned", "int", "*", "special", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "int", "i", ",", "j", ";", "rtx", "parallel", ";", "switch", "(", "code", ")", "{", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "case", "CLOBBER", ":", "case", "REG", ":", "return", "<NUM_LIT>", ";", "case", "VEC_CONCAT", ":", "case", "ASM_INPUT", ":", "case", "ASM_OPERANDS", ":", "return", "<NUM_LIT>", ";", "case", "CONST_VECTOR", ":", "{", "*", "special", "=", "SH_CONST_VECTOR", ";", "return", "<NUM_LIT>", ";", "}", "case", "VEC_DUPLICATE", ":", "if", "(", "CONST_INT_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "REG_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "&&", "GET_MODE_INNER", "(", "GET_MODE", "(", "op", ")", ")", "==", "GET_MODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "TRUNCATE", "&&", "REG_P", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "&&", "GET_MODE_INNER", "(", "GET_MODE", "(", "op", ")", ")", "==", "GET_MODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "VEC_SELECT", ")", "return", "rtx_is_swappable_p", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "special", ")", ";", "else", "return", "<NUM_LIT>", ";", "case", "VEC_SELECT", ":", "if", "(", "REG_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "&&", "GET_MODE_INNER", "(", "GET_MODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "==", "GET_MODE", "(", "op", ")", "&&", "GET_CODE", "(", "(", "parallel", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "==", "PARALLEL", "&&", "XVECLEN", "(", "parallel", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "CONST_INT_P", "(", "XVECEXP", "(", "parallel", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "{", "*", "special", "=", "SH_EXTRACT", ";", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "VEC_CONCAT", "&&", "(", "GET_MODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "V4DFmode", "||", "GET_MODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "V4DImode", ")", "&&", "GET_CODE", "(", "(", "parallel", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "==", "PARALLEL", "&&", "XVECLEN", "(", "parallel", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "CONST_INT_P", "(", "XVECEXP", "(", "parallel", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "&&", "CONST_INT_P", "(", "XVECEXP", "(", "parallel", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "{", "*", "special", "=", "SH_XXPERMDI", ";", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "v2df_reduction_p", "(", "op", ")", ")", "return", "<NUM_LIT>", ";", "else", "return", "<NUM_LIT>", ";", "case", "UNSPEC", ":", "{", "int", "val", "=", "XINT", "(", "op", ",", "<NUM_LIT>", ")", ";", "switch", "(", "val", ")", "{", "default", ":", "break", ";", "case", "UNSPEC_VBPERMQ", ":", "case", "UNSPEC_VPACK_SIGN_SIGN_SAT", ":", "case", "UNSPEC_VPACK_SIGN_UNS_SAT", ":", "case", "UNSPEC_VPACK_UNS_UNS_MOD", ":", "case", "UNSPEC_VPACK_UNS_UNS_MOD_DIRECT", ":", "case", "UNSPEC_VPACK_UNS_UNS_SAT", ":", "case", "UNSPEC_VPERM", ":", "case", "UNSPEC_VPERM_UNS", ":", "case", "UNSPEC_VPERMHI", ":", "case", "UNSPEC_VPERMSI", ":", "case", "UNSPEC_VPERMXOR", ":", "case", "UNSPEC_VPKPX", ":", "case", "UNSPEC_VSLDOI", ":", "case", "UNSPEC_VSLO", ":", "case", "UNSPEC_VSRO", ":", "case", "UNSPEC_VSUM2SWS", ":", "case", "UNSPEC_VSUM4S", ":", "case", "UNSPEC_VSUM4UBS", ":", "case", "UNSPEC_VSUMSWS", ":", "case", "UNSPEC_VSUMSWS_DIRECT", ":", "case", "UNSPEC_VSX_CONCAT", ":", "case", "UNSPEC_VSX_CVDPSPN", ":", "case", "UNSPEC_VSX_CVSPDP", ":", "case", "UNSPEC_VSX_CVSPDPN", ":", "case", "UNSPEC_VSX_EXTRACT", ":", "case", "UNSPEC_VSX_SET", ":", "case", "UNSPEC_VSX_SLDWI", ":", "case", "UNSPEC_VSX_VSLO", ":", "case", "UNSPEC_VUNPACK_HI_SIGN", ":", "case", "UNSPEC_VUNPACK_HI_SIGN_DIRECT", ":", "case", "UNSPEC_VUNPACK_LO_SIGN", ":", "case", "UNSPEC_VUNPACK_LO_SIGN_DIRECT", ":", "case", "UNSPEC_VUPKHPX", ":", "case", "UNSPEC_VUPKHS_V4SF", ":", "case", "UNSPEC_VUPKHU_V4SF", ":", "case", "UNSPEC_VUPKLPX", ":", "case", "UNSPEC_VUPKLS_V4SF", ":", "case", "UNSPEC_VUPKLU_V4SF", ":", "return", "<NUM_LIT>", ";", "case", "UNSPEC_VSPLT_DIRECT", ":", "case", "UNSPEC_VSX_XXSPLTD", ":", "*", "special", "=", "SH_SPLAT", ";", "return", "<NUM_LIT>", ";", "case", "UNSPEC_REDUC_PLUS", ":", "case", "UNSPEC_REDUC", ":", "return", "<NUM_LIT>", ";", "case", "UNSPEC_VPMSUM", ":", "if", "(", "GET_MODE", "(", "op", ")", "==", "V2DImode", ")", "return", "<NUM_LIT>", ";", "break", ";", "}", "}", "default", ":", "break", ";", "}", "const", "char", "*", "fmt", "=", "GET_RTX_FORMAT", "(", "code", ")", ";", "int", "ok", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "GET_RTX_LENGTH", "(", "code", ")", ";", "++", "i", ")", "if", "(", "fmt", "[", "i", "]", "==", "'", "e", "'", "||", "fmt", "[", "i", "]", "==", "'", "u", "'", ")", "{", "unsigned", "int", "special_op", "=", "SH_NONE", ";", "ok", "&=", "rtx_is_swappable_p", "(", "XEXP", "(", "op", ",", "i", ")", ",", "&", "special_op", ")", ";", "if", "(", "special_op", "==", "SH_NONE", ")", "continue", ";", "if", "(", "*", "special", "!=", "SH_NONE", "&&", "*", "special", "!=", "special_op", ")", "return", "<NUM_LIT>", ";", "*", "special", "=", "special_op", ";", "}", "else", "if", "(", "fmt", "[", "i", "]", "==", "'", "E", "'", ")", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "XVECLEN", "(", "op", ",", "i", ")", ";", "++", "j", ")", "{", "unsigned", "int", "special_op", "=", "SH_NONE", ";", "ok", "&=", "rtx_is_swappable_p", "(", "XVECEXP", "(", "op", ",", "i", ",", "j", ")", ",", "&", "special_op", ")", ";", "if", "(", "special_op", "==", "SH_NONE", ")", "continue", ";", "if", "(", "*", "special", "!=", "SH_NONE", "&&", "*", "special", "!=", "special_op", ")", "return", "<NUM_LIT>", ";", "*", "special", "=", "special_op", ";", "}", "return", "ok", ";", "}" ]

[ "Return", "1", "iff", "OP", "is", "an", "operand", "that", "will", "not", "be", "affected", "by", "having", "vector", "doublewords", "swapped", "in", "memory", "." ]

LLVM

CSKY

CPP

code_generation

CPU

623,670

[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "CSKY Constant Islands", "<STR_LIT>", ";", "}" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

LLVM

ARM

CPP

stmt_completion

CPU

623,671

[ ";" ]

[ "if", "(", "CC", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "begin", "(", ")", ";", "unsigned", "Count", "=", "<NUM_LIT>", ";", "while", "(", "Count", "&&", "MBBI", "!=", "E", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "--", "MBBI", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "t2IT", ")", "{", "unsigned", "Mask", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Count", "==", "<NUM_LIT>", ")", "MBBI", "->", "eraseFromParent", "(", ")", ";", "else", "{", "unsigned", "MaskOn", "=", "<NUM_LIT>", "<<", "Count", ";", "unsigned", "MaskOff", "=", "~", "(", "MaskOn", "-", "<NUM_LIT>", ")", ";", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "(", "Mask", "&", "MaskOff", ")", "|", "MaskOn", ")", ";", "}", "return", ";", "}", "--", "MBBI", ";", "--", "Count" ]

GCC

h8300

MD

next_suggestion

MPU

623,672

[ "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REG", ")" ]

[ "[", "(", "set", "(", "reg", ":", "SI", "SP_REG", ")", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REG", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "mem", ":", "SFI", "(", "reg", ":", "SI", "SP_REG", ")", ")", "(", "match_operand", ":", "SFI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "SI", "SP_REG", ")" ]

LLVM

CSKY

CPP

stmt_completion

CPU

623,673

[ "||", "HasFPUv3DoubleFloat", ";" ]

[ "bool", "hasFPUv3", "(", ")", "const", "{", "return", "HasFPUv3SingleFloat" ]

GCC

mcore

MD

stmt_completion

MPU

623,674

[ ")", ")" ]

[ "[", "(", "parallel", "[", "(", "set", "(", "reg", ":", "CC", "<NUM_LIT>", ")", "(", "ne", ":", "CC", "(", "ne", ":", "SI", "(", "leu", ":", "CC", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")" ]

LLVM

AArch64

TD

stmt_completion

CPU

623,675

[ "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "W", ";", "let", "Inst", "{", "<NUM_LIT>", "}" ]

LLVM

PowerPC

TD

next_suggestion

CPU

623,676

[ "unsigned", "mb", ",", "me", ";" ]

[ "bool", "Unused", ";", "APFloatOfN", ".", "convert", "(", "APFloat", ":", ":", "IEEEdouble", "(", ")", ",", "APFloat", ":", ":", "rmNearestTiesToEven", ",", "&", "Unused", ")", ";", "uint32_t", "Lo", "=", "(", "uint32_t", ")", "(", "APFloatOfN", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "Lo", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "imm34", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "N", "-", ">", "getSExtValue", "(", ")", ")", ";", "}", "]", ">", ";", "def", "getImmAs64BitInt", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI64Imm", "(", "N", "-", ">", "getSExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "SHL32", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "SRL32", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "N", "-", ">", "getZExtValue", "(", ")", "?", "getI32Imm", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ":", "getI32Imm", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "LO16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "(", "unsigned", "short", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "HI16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "HA16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "long", "Val", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "getI32Imm", "(", "(", "Val", "-", "(", "signed", "short", ")", "Val", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "MB", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "unsigned", "mb", "=", "<NUM_LIT>", ",", "me", ";", "(", "void", ")", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "return", "getI32Imm", "(", "mb", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "ME", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "unsigned", "mb", ",", "me", "=", "<NUM_LIT>", ";", "(", "void", ")", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "return", "getI32Imm", "(", "me", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "maskimm32", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{" ]

GCC

i386

CPP

stmt_completion

CPU

623,677

[ "_", "m128i", "_", "_", "A", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_abs_epi16", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_" ]

LLVM

Hexagon

CPP

program_repair

DSP

623,678

[ "<FIXS>", "auto", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "auto", "&", "HRI", "=", "*", "MF", ".", "getSubtarget", "HexagonSubtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "bool", "HasFixed", "=", "MFI", ".", "getNumFixedObjects", "(", ")", ";", "bool", "HasPrealloc", "=", "const_cast", "MachineFrameInfo", "&", ">", "(", "MFI", ")", ".", "getLocalFrameObjectCount", "(", ")", ";", "bool", "HasExtraAlign", "=", "HRI", ".", "needsStackRealignment", "(", "MF", ")", ";", "bool", "HasAlloca", "=", "MFI", ".", "hasVarSizedObjects", "(", ")", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "return", "true", ";", "if", "(", "(", "HasFixed", "||", "HasPrealloc", ")", "&&", "(", "HasAlloca", "||", "HasExtraAlign", ")", ")", "return", "true", ";", "if", "(", "MFI", ".", "getStackSize", "(", ")", ">", "<NUM_LIT>", ")", "{", "if", "(", "UseAllocframe", ")", "return", "true", ";", "}", "if", "(", "MFI", ".", "hasCalls", "(", ")", "||", "MF", ".", "getInfo", "HexagonMachineFunctionInfo", ">", "(", ")", "->", "hasClobberLR", "(", ")", ")", "return", "true", ";", "return", "false", ";", "<FIXE>" ]

[ "bool", "HexagonFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "<BUGS>", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "HexagonMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "HexagonMachineFunctionInfo", ">", "(", ")", ";", "return", "MFI", "->", "hasCalls", "(", ")", "||", "MFI", "->", "getStackSize", "(", ")", ">", "<NUM_LIT>", "||", "FuncInfo", "->", "hasClobberLR", "(", ")", ";", "<BUGE>", "}" ]

LLVM

Mips

CPP

stmt_completion

CPU

623,679

[ "(", ")", "?", "&", "Mips", "::", "ACC64DSPRegClass", ":", "&", "Mips", "::", "ACC64RegClass", ";" ]

[ "const", "TargetRegisterClass", "*", "MipsSETargetLowering", "::", "getRepRegClassFor", "(", "MVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "Untyped", ")", "return", "Subtarget", "->", "hasDSP" ]

LLVM

SIC

CPP

stmt_completion

CPU

623,680

[ "Kind", ";" ]

[ "SICExprKind", "getKind", "(", ")", "const", "{", "return" ]

GCC

i386

CPP

program_repair

CPU

623,681

[ "<FIXS>", "node", "=", "cgraph_node", "::", "get", "(", "fn", ")", ";", "<FIXE>", "<FIXS>", "node_v", "=", "node", "->", "function_version", "(", ")", ";", "<FIXE>" ]

[ "gcc_assert", "(", "fn", "!=", "NULL", "&&", "DECL_FUNCTION_VERSIONED", "(", "fn", ")", ")", ";", "<BUGS>", "node", "=", "cgraph_get_node", "(", "fn", ")", ";", "<BUGE>", "gcc_assert", "(", "node", "!=", "NULL", ")", ";", "<BUGS>", "node_v", "=", "get_cgraph_node_version", "(", "node", ")", ";", "<BUGE>", "gcc_assert", "(", "node_v", "!=", "NULL", ")", ";", "if", "(", "node_v", "->", "dispatcher_resolver", "!=", "NULL", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

623,682

[ "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";" ]

[ "if", "(", "AM", "!=", "ISD", "::", "POST_INC", ")", "return", "false", ";", "Offset", "=", "N", ";", "if", "(", "ConstantSDNode", "*", "NC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "{", "if", "(", "NC", "->", "getZExtValue", "(", ")", "*", "<NUM_LIT>", "==", "LdSt", "->", "getMemoryVT", "(", ")", ".", "getSizeInBits", "(", ")", ")", "Offset" ]

LLVM

VE

CPP

stmt_completion

CPU

623,683

[ "DataType", ")", ")", ";" ]

[ "return", "isVectorLaneType", "(", "*", "getLaneType", "(" ]

GCC

i386

CPP

program_repair

CPU

623,684

[ "<FIXS>", "{", "if", "(", "TARGET_64BIT", ")", "output_asm_insn", "(", "<STR_LIT>", "mov{q}\\t{%2, %0|%0, %2}", "<STR_LIT>", ",", "xops", ")", ";", "elseoutput_asm_insn", "(", "<STR_LIT>", "mov{l}\\t{%2, %0|%0, %2}", "<STR_LIT>", ",", "xops", ")", ";", "}", "<FIXE>" ]

[ "xops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_LABEL_REF", "(", "Pmode", ",", "label", "?", "label", ":", "gen_label_rtx", "(", ")", ")", ";", "if", "(", "!", "flag_pic", ")", "<BUGS>", "output_asm_insn", "(", "<STR_LIT>", "mov{l}\\t{%2, %0|%0, %2}", "<STR_LIT>", ",", "xops", ")", ";", "<BUGE>", "elseoutput_asm_insn", "(", "<STR_LIT>", "call\\t%a2", "<STR_LIT>", ",", "xops", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

623,685

[ "unsigned", "NumOps", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";" ]

[ "auto", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "if", "(", "MJTI", "->", "getEntryKind", "(", ")", "!=", "MachineJumpTableInfo", "::", "EK_Inline", ")", "return", ";", "MachineBasicBlock", "*", "LastCorrectlyNumberedBB", "=", "nullptr", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "auto", "MI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "while", "(", "MI", "!=", "MBB", ".", "end", "(", ")", "&&", "(", "isSpeculationBarrierEndBBOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", "||", "MI", "->", "isDebugInstr", "(", ")", ")", ")", "--", "MI", ";", "if", "(", "MI", "==", "MBB", ".", "end", "(", ")", ")", "continue", ";", "unsigned", "JTOpcode", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "continue", ";", "case", "ARM", "::", "BR_JTadd", ":", "case", "ARM", "::", "BR_JTr", ":", "case", "ARM", "::", "tBR_JTr", ":", "case", "ARM", "::", "BR_JTm_i12", ":", "case", "ARM", "::", "BR_JTm_rs", ":", "assert", "(", "!", "MF", "->", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", "->", "branchTargetEnforcement", "(", ")", "&&", "<STR_LIT>", "Branch protection must not be enabled for Arm or Thumb1 modes", "<STR_LIT>", ")", ";", "JTOpcode", "=", "ARM", "::", "JUMPTABLE_ADDRS", ";", "break", ";", "case", "ARM", "::", "t2BR_JT", ":", "JTOpcode", "=", "ARM", "::", "JUMPTABLE_INSTS", ";", "break", ";", "case", "ARM", "::", "tTBB_JT", ":", "case", "ARM", "::", "t2TBB_JT", ":", "JTOpcode", "=", "ARM", "::", "JUMPTABLE_TBB", ";", "break", ";", "case", "ARM", "::", "tTBH_JT", ":", "case", "ARM", "::", "t2TBH_JT", ":", "JTOpcode", "=", "ARM", "::", "JUMPTABLE_TBH", ";", "break", ";", "}" ]

GCC

ft32

MD

stmt_completion

MPU

623,686

[ "<STR_LIT>", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_code", "<STR_LIT>", ")", "(", "and", "(", "match_code" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,687

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

GCC

mcore

CPP

stmt_completion

MPU

623,688

[ "out_operands", ")", ";" ]

[ "out_operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "x", ">=", "<NUM_LIT>", "&&", "x", "<=", "<NUM_LIT>", ")", "load_op", "=", "<STR_LIT>", "movi\\t%0,%1", "<STR_LIT>", ";", "else", "if", "(", "CONST_OK_FOR_M", "(", "x", ")", ")", "load_op", "=", "<STR_LIT>", "bgeni\\t%0,%P1", "<STR_LIT>", ";", "else", "if", "(", "CONST_OK_FOR_N", "(", "x", ")", ")", "load_op", "=", "<STR_LIT>", "bmaski\\t%0,%N1", "<STR_LIT>", ";", "else", "{", "load_op", "=", "<STR_LIT>", "BADMOVI-andn\\t%0, %1", "<STR_LIT>", ";", "gcc_unreachable", "(", ")", ";", "}", "sprintf", "(", "buf", ",", "<STR_LIT>", "%s\\n\\tandn\\t%%2,%%0", "<STR_LIT>", ",", "load_op", ")", ";", "output_asm_insn", "(", "buf", "," ]

LLVM

PTX

CPP

program_repair

GPU

623,689

[ "<FIXS>", "#", "include", "<STR_LIT>", "MCTargetDesc/PTXBaseInfo.h", "<STR_LIT>", "<FIXE>" ]

[ "#", "define", "DEBUG_TYPE", "<STR_LIT>", "asm-printer", "<STR_LIT>", "#", "include", "<STR_LIT>", "PTXInstPrinter.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "PTXMachineFunctionInfo.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/MC/MCAsmInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/MC/MCExpr.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/MC/MCInst.h", "<STR_LIT>", "new", "file", "mode", "<NUM_LIT>" ]

GCC

c6x

MD

stmt_completion

VLIW

623,690

[ ")", ")" ]

[ "<STR_LIT>", "(", "const_string", "<STR_LIT>" ]

GCC

rl78

CPP

next_suggestion

MPU

623,691

[ "return", "gen_and_emit_move", "(", "reg", ",", "src", ",", "before", ",", "true", ")", ";" ]

[ "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "rtx", "reg", ";", "if", "(", "mode", "==", "VOIDmode", ")", "mode", "=", "recog_data", ".", "operand_mode", "[", "opno", "]", ";", "reg", "=", "(", "mode", "==", "QImode", ")", "?", "L", ":", "HL", ";", "if", "(", "mode", "==", "QImode", "||", "!", "is_virtual_register", "(", "OP", "(", "opno", ")", ")", ")", "{", "OP", "(", "opno", ")", "=", "move_to_acc", "(", "opno", ",", "before", ")", ";", "OP", "(", "opno", ")", "=", "move_acc_to_reg", "(", "OP", "(", "opno", ")", ",", "L_REG", ",", "before", ")", ";", "return", "reg", ";", "}" ]

LLVM

ARM

CPP

next_suggestion

CPU

623,692

[ "case", "ARM", "::", "tSTMIA_UPD", ":" ]

[ "case", "ARM", "::", "VLDMDDB_UPD", ":", "case", "ARM", "::", "VLDMSIA_UPD", ":", "case", "ARM", "::", "VLDMSDB_UPD", ":", "case", "ARM", "::", "VSTMDIA_UPD", ":", "case", "ARM", "::", "VSTMDDB_UPD", ":", "case", "ARM", "::", "VSTMSIA_UPD", ":", "case", "ARM", "::", "VSTMSDB_UPD", ":", "case", "ARM", "::", "LDMIA_UPD", ":", "case", "ARM", "::", "LDMDA_UPD", ":", "case", "ARM", "::", "LDMDB_UPD", ":", "case", "ARM", "::", "LDMIB_UPD", ":", "case", "ARM", "::", "STMIA_UPD", ":", "case", "ARM", "::", "STMDA_UPD", ":", "case", "ARM", "::", "STMDB_UPD", ":", "case", "ARM", "::", "STMIB_UPD", ":", "case", "ARM", "::", "tLDMIA_UPD", ":" ]

LLVM

AArch64

CPP

stmt_completion

CPU

623,693

[ "<STR_LIT>", ":" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,694

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_addh_l16_sat_ll", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

623,695

[ "<NUM_LIT>", ")", "{" ]

[ "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "MCValue", "Res", ";", "bool", "Success", "=", "getImm", "(", ")", "->", "evaluateAsRelocatable", "(", "Res", ",", "nullptr", ",", "nullptr", ")", ";", "if", "(", "auto", "Expr", "=", "dyn_cast", "<", "MipsMCExpr", ">", "(", "getImm", "(", ")", ")", ")", "{", "if", "(", "ShiftLeftAmount", "==", "<NUM_LIT>", ")", "{", "if", "(", "Bits", "==", "<NUM_LIT>", ")", "{", "if", "(", "Expr", "->", "getKind", "(", ")", "!=", "MipsMCExpr", "::", "MEK_CAPTABLE11", "&&", "Expr", "->", "getKind", "(", ")", "!=", "MipsMCExpr", "::", "MEK_CAPCALL11", ")", "return", "false", ";", "}", "else", "if", "(", "Bits", "==" ]

LLVM

PowerPC

TD

stmt_completion

CPU

623,696

[ ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "i32", "(", "vector_extract", "v16i8", ":", "$", "S", ",", "<NUM_LIT>", ")", ")", ",", "(", "i32", "(", "EXTRACT_SUBREG", "(", "VEXTUBRX", "(", "LI8", "<NUM_LIT>", ")", ",", "$", "S", ")", ",", "sub_32" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

623,697

[ "}" ]

[ "const", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "(", "Desc", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "true", ";", "const", "AMDGPU", "::", "MIMGInfo", "*", "Info", "=", "AMDGPU", "::", "getMIMGInfo", "(", "Opc", ")", ";", "const", "AMDGPU", "::", "MIMGBaseOpcodeInfo", "*", "BaseOpcode", "=", "AMDGPU", "::", "getMIMGBaseOpcodeInfo", "(", "Info", "->", "BaseOpcode", ")", ";", "if", "(", "!", "BaseOpcode", "->", "MSAA", ")", "return", "true", ";", "int", "DimIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "dim", ")", ";", "assert", "(", "DimIdx", "!=", "-", "<NUM_LIT>", ")", ";", "unsigned", "Dim", "=", "Inst", ".", "getOperand", "(", "DimIdx", ")", ".", "getImm", "(", ")", ";", "const", "AMDGPU", "::", "MIMGDimInfo", "*", "DimInfo", "=", "AMDGPU", "::", "getMIMGDimInfoByEncoding", "(", "Dim", ")", ";", "return", "DimInfo", "->", "MSAA", ";" ]

GCC

spu

CPP

next_suggestion

MPU

623,698

[ "}" ]

[ "case", "E_V4SFmode", ":", "case", "E_V2DFmode", ":", "return", "true", ";", "default", ":", "return", "false", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

623,699

[ "(", "fmul_su", "node", ":", "$", "Rn", ",", "node", ":", "$", "Rm", ")", ")", ">", ";" ]

[ "def", "Neon_fmla", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "Ra", ",", "node", ":", "$", "Rn", ",", "node", ":", "$", "Rm", ")", ",", "(", "fadd", "node", ":", "$", "Ra", "," ]