docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	SystemZ	CPP	program_repair	CPU	623,800	[ "<FIXS>", "Register", "Reg", "=", "VA", ".", "getLocReg", "(", ")", ";", "<FIXE>" ]	[ "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "<BUGS>", "unsigned", "Reg", "=", "VA", ".", "getLocReg", "(", ")", ";", "<BUGE>", "if", "(", "Reg", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Reg", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Reg", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "Outs", "[", "I", "]", ".", "Flags", ".", "isSwiftSelf", "(", ")", "\|\|", "Outs", "[", "I", "]", ".", "Flags", ".", "isSwiftError", "(", ")", ")" ]
GCC	i386	CPP	stmt_completion	CPU	623,801	[ "m512", "_", "_", "A", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m512", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_moveldup_ps", "(", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	623,802	[ ";" ]	[ "MF", "->", "insert", "(", "MFI", ",", "LoopCmpMBB", ")", ";", "MF", "->", "insert", "(", "MFI", ",", "CmpSuccMBB", ")", ";", "MF", "->", "insert", "(", "MFI", ",", "ExitMBB", ")", ";", "ExitMBB", "->", "splice", "(", "ExitMBB", "->", "begin", "(", ")", ",", "&", "MBB", ",", "std", "::", "next", "(", "MI", ".", "getIterator", "(", ")", ")", ",", "MBB", ".", "end", "(", ")", ")", ";", "ExitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "&", "MBB", ")", ";", "MBB", ".", "addSuccessor", "(", "LoopCmpMBB", ")", ";", "MachineBasicBlock", "", "CurrentMBB", "=", "LoopCmpMBB", ";", "BuildMI", "(", "CurrentMBB", ",", "DL", ",", "LL", ",", "Old", ")", ".", "addReg", "(", "RA", ")", ".", "addReg", "(", "RB", ")", ";", "BuildMI", "(", "CurrentMBB", ",", "DL", ",", "TII", "->", "get", "(", "PPC", "::", "XOR8", ")", ",", "ScratchLo", ")", ".", "addReg", "(", "OldLo", ")", ".", "addReg", "(", "CmpLo", ")", ";", "BuildMI", "(", "CurrentMBB", ",", "DL", ",", "TII", "->", "get", "(", "PPC", "::", "XOR8", ")", ",", "ScratchHi", ")", ".", "addReg", "(", "OldHi", ")", ".", "addReg", "(", "CmpHi", ")", ";", "BuildMI", "(", "CurrentMBB", ",", "DL", ",", "TII", "->", "get", "(", "PPC", "::", "OR8_rec", ")", ",", "ScratchLo", ")", ".", "addReg", "(", "ScratchLo", ")", ".", "addReg", "(", "ScratchHi", ")", ";", "BuildMI", "(", "CurrentMBB", ",", "DL", ",", "TII", "->", "get", "(", "PPC", "::", "BCC", ")", ")", ".", "addImm", "(", "PPC", "::", "PRED_NE", ")", ".", "addReg", "(", "PPC", "::", "CR0", ")", ".", "addMBB", "(", "ExitMBB", ")", ";", "CurrentMBB", "->", "addSuccessor", "(", "CmpSuccMBB", ")", ";", "CurrentMBB", "->", "addSuccessor", "(", "ExitMBB", ")", ";", "CurrentMBB", "=", "CmpSuccMBB", ";", "PairedCopy", "(", "TII", ",", "", "CurrentMBB", ",", "CurrentMBB", "->", "end", "(", ")", ",", "DL", ",", "ScratchHi", ",", "ScratchLo", ",", "NewHi", ",", "NewLo", ")", ";", "BuildMI", "(", "CurrentMBB", ",", "DL", ",", "SC", ")", ".", "addReg", "(", "Scratch", ")", ".", "addReg", "(", "RA", ")", ".", "addReg", "(", "RB", ")", ";", "BuildMI", "(", "CurrentMBB", ",", "DL", ",", "TII", "->", "get", "(", "PPC", "::", "BCC", ")", ")", ".", "addImm", "(", "PPC", "::", "PRED_NE", ")", ".", "addReg", "(", "PPC", "::", "CR0", ")", ".", "addMBB", "(", "LoopCmpMBB", ")", ";", "CurrentMBB", "->", "addSuccessor", "(", "LoopCmpMBB", ")", ";", "CurrentMBB", "->", "addSuccessor", "(", "ExitMBB", ")", ";", "bool", "anyChange", "=", "false", ";", "do", "{", "anyChange", "=", "recomputeLiveIns", "(", "", "ExitMBB", ")", "\|\|", "recomputeLiveIns", "(", "", "CmpSuccMBB", ")", "\|\|", "recomputeLiveIns", "(", "*", "LoopCmpMBB", ")", ";", "}", "while", "(", "anyChange", ")", ";", "NMBBI", "=", "MBB", ".", "end", "(", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	623,803	[ "(", "J", ")", "\|\|", "StoreJ", ";" ]	[ "if", "(", "HII", "->", "isNewValueInst", "(", "J", ")", "\|\|", "HII", "->", "isMemOp", "(", "J", ")", "\|\|", "HII", "->", "isMemOp", "(", "I", ")", ")", "return", "true", ";", "}", "else", "{", "bool", "MopStI", "=", "HII", "->", "isMemOp", "(", "I", ")", "\|\|", "StoreI", ";", "bool", "MopStJ", "=", "HII", "->", "isMemOp" ]
LLVM	X86	CPP	next_suggestion	CPU	623,804	[ "}" ]	[ "unsigned", "NumElems", "=", "Op", ".", "getNumOperands", "(", ")", ";", "unsigned", "NumZero", "=", "<NUM_LIT>", ";", "unsigned", "NumNonZero", "=", "<NUM_LIT>", ";", "unsigned", "NonZeros", "=", "<NUM_LIT>", ";", "bool", "IsAllConstants", "=", "true", ";", "SmallSet", "<", "SDValue", ",", "<NUM_LIT>", ">", "Values", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElems", ";", "++", "i", ")", "{", "SDValue", "Elt", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Elt", ".", "getOpcode", "(", ")", "==", "ISD", "::", "UNDEF", ")", "continue", ";", "Values", ".", "insert", "(", "Elt", ")", ";", "if", "(", "Elt", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "Constant", "&&", "Elt", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "ConstantFP", ")", "IsAllConstants", "=", "false", ";", "if", "(", "X86", "::", "isZeroNode", "(", "Elt", ")", ")", "NumZero", "++", ";", "else", "{", "NonZeros", "\|=", "(", "<NUM_LIT>", "<<", "i", ")", ";", "NumNonZero", "++", ";", "}", "}", "if", "(", "NumNonZero", "==", "<NUM_LIT>", ")", "{", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "}", "if", "(", "NumNonZero", "==", "<NUM_LIT>", ")", "{", "unsigned", "Idx", "=", "CountTrailingZeros_32", "(", "NonZeros", ")", ";", "SDValue", "Item", "=", "Op", ".", "getOperand", "(", "Idx", ")", ";", "if", "(", "ExtVT", "==", "MVT", "::", "i64", "&&", "!", "Subtarget", "->", "is64Bit", "(", ")", "&&", "(", "!", "IsAllConstants", "\|\|", "Idx", "==", "<NUM_LIT>", ")", ")", "{", "if", "(", "DAG", ".", "MaskedValueIsZero", "(", "Item", ",", "APInt", "::", "getBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "{", "EVT", "VecVT", "=", "VT", "==", "MVT", "::", "v2i64", "?", "MVT", "::", "v4i32", ":", "MVT", "::", "v2i32", ";", "unsigned", "VecElts", "=", "VT", "==", "MVT", "::", "v2i64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Item", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "MVT", "::", "i32", ",", "Item", ")", ";", "Item", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VecVT", ",", "Item", ")", ";", "Item", "=", "getShuffleVectorZeroOrUndef", "(", "Item", ",", "<NUM_LIT>", ",", "true", ",", "Subtarget", "->", "hasSSE2", "(", ")", ",", "DAG", ")", ";", "if", "(", "Idx", "!=", "<NUM_LIT>", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", ";", "Mask", ".", "push_back", "(", "Idx", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "VecElts", ";", "++", "i", ")", "Mask", ".", "push_back", "(", "i", ")", ";", "Item", "=", "DAG", ".", "getVectorShuffle", "(", "VecVT", ",", "dl", ",", "Item", ",", "DAG", ".", "getUNDEF", "(", "Item", ".", "getValueType", "(", ")", ")", ",", "&", "Mask", "[", "<NUM_LIT>", "]", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Item", ")", ";", "}", "}", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "{", "if", "(", "NumZero", "==", "<NUM_LIT>", ")", "{", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VT", ",", "Item", ")", ";", "}", "else", "if", "(", "ExtVT", "==", "MVT", "::", "i32", "\|\|", "ExtVT", "==", "MVT", "::", "f32", "\|\|", "ExtVT", "==", "MVT", "::", "f64", "\|\|", "(", "ExtVT", "==", "MVT", "::", "i64", "&&", "Subtarget", "->", "is64Bit", "(", ")", ")", ")", "{", "Item", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VT", ",", "Item", ")", ";", "return", "getShuffleVectorZeroOrUndef", "(", "Item", ",", "<NUM_LIT>", ",", "true", ",", "Subtarget", "->", "hasSSE2", "(", ")", ",", "DAG", ")", ";", "}", "else", "if", "(", "ExtVT", "==", "MVT", "::", "i16", "\|\|", "ExtVT", "==", "MVT", "::", "i8", ")", "{", "Item", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "MVT", "::", "i32", ",", "Item", ")", ";", "EVT", "MiddleVT", "=", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "?", "MVT", "::", "v2i32", ":", "MVT", "::", "v4i32", ";", "Item", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "MiddleVT", ",", "Item", ")", ";", "Item", "=", "getShuffleVectorZeroOrUndef", "(", "Item", ",", "<NUM_LIT>", ",", "true", ",", "Subtarget", "->", "hasSSE2", "(", ")", ",", "DAG", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "VT", ",", "Item", ")", ";", "}", "}", "if", "(", "NumElems", "==", "<NUM_LIT>", "&&", "Idx", "==", "<NUM_LIT>", "&&", "X86", "::", "isZeroNode", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "!", "X86", "::", "isZeroNode", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "unsigned", "NumBits", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "return", "getVShift", "(", "true", ",", "VT", ",", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "NumBits", "/", "<NUM_LIT>", ",", "DAG", ",", "*", "this", ",", "dl", ")", ";", "}", "if", "(", "IsAllConstants", ")", "return", "SDValue", "(", ")", ";", "if", "(", "EVTBits", "==", "<NUM_LIT>", ")", "{", "Item", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VT", ",", "Item", ")", ";", "Item", "=", "getShuffleVectorZeroOrUndef", "(", "Item", ",", "<NUM_LIT>", ",", "NumZero", ">", "<NUM_LIT>", ",", "Subtarget", "->", "hasSSE2", "(", ")", ",", "DAG", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "MaskVec", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElems", ";", "i", "++", ")", "MaskVec", ".", "push_back", "(", "i", "==", "Idx", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Item", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "&", "MaskVec", "[", "<NUM_LIT>", "]", ")", ";", "}", "}", "if", "(", "Values", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "EVTBits", "==", "<NUM_LIT>", ")", "{", "unsigned", "Idx", "=", "CountTrailingZeros_32", "(", "NonZeros", ")", ";", "SDValue", "Item", "=", "Op", ".", "getOperand", "(", "Idx", ")", ";", "if", "(", "Op", ".", "getNode", "(", ")", "->", "isOnlyUserOf", "(", "Item", ".", "getNode", "(", ")", ")", ")", "return", "LowerAsSplatVectorLoad", "(", "Item", ",", "VT", ",", "dl", ",", "DAG", ")", ";", "}", "return", "SDValue", "(", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	623,805	[ "_", "B", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cvtsd_ss", "(", "_", "_", "m128", "_", "_", "A", ",", "_", "_", "m128d", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_cvtsd2ss", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "_", "_", "v2df", ")", "_" ]
GCC	i386	MD	stmt_completion	CPU	623,806	[ "V2DF", "<STR_LIT>", ")", "]", ")" ]	[ "(", "V8SF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")", "(" ]
LLVM	AMDGPU	CPP	program_repair	GPU	623,807	[ "<FIXS>", "OperandMatchResultTy", "AMDGPUAsmParser", "::", "parseSWaitCnt", "(", "OperandVector", "&", "Operands", ")", "{", "<FIXE>" ]	[ "return", "true", ";", "}", "<BUGS>", "OperandMatchResultTyAMDGPUAsmParser", "::", "parseSWaitCntOps", "(", "OperandVector", "&", "Operands", ")", "{", "<BUGE>", "AMDGPU", "::", "IsaVersion", "ISA", "=", "AMDGPU", "::", "getIsaVersion", "(", "getSTI", "(", ")", ".", "getCPU", "(", ")", ")", ";", "int64_t", "Waitcnt", "=", "getWaitcntBitMask", "(", "ISA", ")", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";" ]
GCC	arm	CPP	stmt_completion	CPU	623,808	[ ")", "{" ]	[ "vreinterpret_s8_s32", "(", "int32x2_t", "_", "_", "a" ]
GCC	i386	CPP	stmt_completion	CPU	623,809	[ "unsigned", "short", "_", "_", "X", ")", "{" ]	[ "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "tzcnt_u16", "(" ]
LLVM	ARM	TD	program_repair	CPU	623,810	[ "<FIXS>", "class", "tHintAlias", "string", "Asm", ",", "dag", "Result", ",", "bit", "EmitPriority", "=", "<NUM_LIT>", ">", ":", "tInstAlias", "Asm", ",", "Result", ",", "EmitPriority", ">", "{", "<FIXE>", "<FIXS>", "def", ":", "tHintAlias", "<STR_LIT>", ",", "(", "tHINT", "<NUM_LIT>", ",", "pred", ":", "$", "p", ")", ",", "<NUM_LIT>", ">", ";", "def", ":", "tHintAlias", "<STR_LIT>", ",", "(", "tHINT", "<NUM_LIT>", ",", "pred", ":", "$", "p", ")", ",", "<NUM_LIT>", ">", ";", "def", ":", "tHintAlias", "<STR_LIT>", ",", "(", "tHINT", "<NUM_LIT>", ",", "pred", ":", "$", "p", ")", ",", "<NUM_LIT>", ">", ";", "def", ":", "tHintAlias", "<STR_LIT>", ",", "(", "tHINT", "<NUM_LIT>", ",", "pred", ":", "$", "p", ")", ",", "<NUM_LIT>", ">", ";", "def", ":", "tHintAlias", "<STR_LIT>", ",", "(", "tHINT", "<NUM_LIT>", ",", "pred", ":", "$", "p", ")", ",", "<NUM_LIT>", ">", ";", "def", ":", "tInstAlias", "<STR_LIT>", ",", "(", "tHINT", "<NUM_LIT>", ",", "pred", ":", "$", "p", ")", ",", "<NUM_LIT>", ">", "{", "<FIXE>" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";", "}", "<BUGS>", "class", "tHintAlias", "string", "Asm", ",", "dag", "Result", ">", ":", "tInstAlias", "Asm", ",", "Result", ">", "{", "<BUGE>", "let", "Predicates", "=", "[", "IsThumb", ",", "HasV6M", "]", ";", "}", "<BUGS>", "def", ":", "tHintAlias", "<STR_LIT>", ",", "(", "tHINT", "<NUM_LIT>", ",", "pred", ":", "$", "p", ")", ">", ";", "def", ":", "tHintAlias", "<STR_LIT>", ",", "(", "tHINT", "<NUM_LIT>", ",", "pred", ":", "$", "p", ")", ">", ";", "def", ":", "tHintAlias", "<STR_LIT>", ",", "(", "tHINT", "<NUM_LIT>", ",", "pred", ":", "$", "p", ")", ">", ";", "def", ":", "tHintAlias", "<STR_LIT>", ",", "(", "tHINT", "<NUM_LIT>", ",", "pred", ":", "$", "p", ")", ">", ";", "def", ":", "tHintAlias", "<STR_LIT>", ",", "(", "tHINT", "<NUM_LIT>", ",", "pred", ":", "$", "p", ")", ">", ";", "def", ":", "tInstAlias", "<STR_LIT>", ",", "(", "tHINT", "<NUM_LIT>", ",", "pred", ":", "$", "p", ")", ">", "{", "<BUGE>", "let", "Predicates", "=", "[", "IsThumb2", ",", "HasV8", "]", ";", "}" ]
LLVM	Hexagon	TD	stmt_completion	DSP	623,811	[ "=", "<NUM_LIT>", ";" ]	[ "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	623,812	[ "::", "move", "(", "Emitter", ")", ",", "RelaxAll", ")", ";" ]	[ "static", "MCStreamer", "*", "createMCStreamer", "(", "const", "Triple", "&", "T", ",", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "&&", "MAB", ",", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "&&", "OW", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "&&", "Emitter", ",", "bool", "RelaxAll", ")", "{", "return", "createAMDGPUELFStreamer", "(", "T", ",", "Context", ",", "std", "::", "move", "(", "MAB", ")", ",", "std", "::", "move", "(", "OW", ")", ",", "std" ]
LLVM	AArch64	TD	next_suggestion	CPU	623,813	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";" ]	[ "class", "BaseSIMDThreeSameVector", "<", "bit", "Q", ",", "bit", "U", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterOperand", "regtype", ",", "string", "asm", ",", "string", "kind", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ",", "regtype", ":", "$", "Rm", ")", ",", "asm", ",", "<STR_LIT>", "#", "kind", "#", "<STR_LIT>", "#", "kind", "#", "<STR_LIT>", "#", "kind", "#", "<STR_LIT>", "#", "kind", "#", "<STR_LIT>", ",", "<STR_LIT>", ",", "pattern", ">", ",", "Sched", "<", "[", "!", "if", "(", "Q", ",", "WriteVq", ",", "WriteVd", ")", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";" ]
GCC	visium	CPP	stmt_completion	Virtual ISA	623,814	[ "true", ";" ]	[ "enum", "machine_mode", "cc_mode", "=", "visium_select_cc_mode", "(", "code", ",", "op0", ",", "op1", ")", ";", "rtx", "flags", "=", "gen_rtx_REG", "(", "cc_mode", ",", "FLAGS_REGNUM", ")", ";", "rtx", "x", "=", "gen_rtx_COMPARE", "(", "cc_mode", ",", "op0", ",", "op1", ")", ";", "x", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "flags", ",", "x", ")", ";", "emit_insn", "(", "x", ")", ";", "x", "=", "gen_rtx_fmt_ee", "(", "code", ",", "VOIDmode", ",", "flags", ",", "const0_rtx", ")", ";", "x", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "x", ",", "gen_rtx_LABEL_REF", "(", "Pmode", ",", "label", ")", ",", "pc_rtx", ")", ";", "x", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "pc_rtx", ",", "x", ")", ";", "emit_jump_insn", "(", "x", ")", ";", "visium_flags_exposed", "=" ]
GCC	ia64	MD	next_suggestion	CPU	623,815	[ "<STR_LIT>" ]	[ "[", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", "]" ]
GCC	arm	MD	next_suggestion	CPU	623,816	[ "emit_insn", "(", "gen_neon_vget_high", "<", "V_widen_l", ">", "(", "operands", "[", "<NUM_LIT>", "]", ",", "tmpreg", ")", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "<", "V_double_width", ">", "<NUM_LIT>", "<STR_LIT>", ")", "(", "SE", ":", "<", "V_double_width", ">", "(", "match_operand", ":", "VDI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "rtx", "tmpreg", "=", "gen_reg_rtx", "(", "<", "V_widen", ">", "mode", ")", "emit_insn", "(", "gen_neon_vec_", "<", "US", ">", "shiftl_", "<", "mode", ">", "(", "tmpreg", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]
GCC	cris	MD	program_repair	MPU	623,817	[ "<FIXS>", "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<FIXE>" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SI", "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGS>", "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "attr", "<STR_LIT>", ")" ]
GCC	sh	MD	next_suggestion	CPU	623,818	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "rotatert", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "reg", ":", "SI", "T_REG", ")", "(", "and", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]
GCC	ia64	CPP	program_repair	CPU	623,819	[ "<FIXS>", "static", "machine_mode", "hfa_element_mode", "(", "const_tree", ",", "bool", ")", ";", "static", "void", "ia64_setup_incoming_varargs", "(", "cumulative_args_t", ",", "machine_mode", ",", "<FIXE>", "<FIXS>", "static", "int", "ia64_arg_partial_bytes", "(", "cumulative_args_t", ",", "machine_mode", ",", "<FIXE>", "<FIXS>", "static", "rtx", "ia64_function_arg_1", "(", "cumulative_args_t", ",", "machine_mode", ",", "<FIXE>", "<FIXS>", "static", "rtx", "ia64_function_arg", "(", "cumulative_args_t", ",", "machine_mode", ",", "<FIXE>", "<FIXS>", "machine_mode", ",", "const_tree", ",", "bool", ")", ";", "static", "void", "ia64_function_arg_advance", "(", "cumulative_args_t", ",", "machine_mode", ",", "<FIXE>", "<FIXS>", "static", "unsigned", "int", "ia64_function_arg_boundary", "(", "machine_mode", ",", "<FIXE>", "<FIXS>", "static", "rtx", "ia64_libcall_value", "(", "machine_mode", ",", "const_rtx", ")", ";", "<FIXE>", "<FIXS>", "static", "int", "ia64_register_move_cost", "(", "machine_mode", ",", "reg_class_t", ",", "<FIXE>", "<FIXS>", "static", "int", "ia64_memory_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", ",", "<FIXE>" ]	[ "static", "void", "ia64_option_override", "(", "void", ")", ";", "static", "bool", "ia64_can_eliminate", "(", "const", "int", ",", "const", "int", ")", ";", "<BUGS>", "static", "enum", "machine_mode", "hfa_element_mode", "(", "const_tree", ",", "bool", ")", ";", "static", "void", "ia64_setup_incoming_varargs", "(", "cumulative_args_t", ",", "enum", "machine_mode", ",", "<BUGE>", "tree", ",", "int", "", ",", "int", ")", ";", "<BUGS>", "static", "int", "ia64_arg_partial_bytes", "(", "cumulative_args_t", ",", "enum", "machine_mode", ",", "<BUGE>", "tree", ",", "bool", ")", ";", "<BUGS>", "static", "rtx", "ia64_function_arg_1", "(", "cumulative_args_t", ",", "enum", "machine_mode", ",", "<BUGE>", "const_tree", ",", "bool", ",", "bool", ")", ";", "<BUGS>", "static", "rtx", "ia64_function_arg", "(", "cumulative_args_t", ",", "enum", "machine_mode", ",", "<BUGE>", "const_tree", ",", "bool", ")", ";", "static", "rtx", "ia64_function_incoming_arg", "(", "cumulative_args_t", ",", "<BUGS>", "enum", "machine_mode", ",", "const_tree", ",", "bool", ")", ";", "static", "void", "ia64_function_arg_advance", "(", "cumulative_args_t", ",", "enum", "machine_mode", ",", "<BUGE>", "const_tree", ",", "bool", ")", ";", "<BUGS>", "static", "unsigned", "int", "ia64_function_arg_boundary", "(", "enum", "machine_mode", ",", "<BUGE>", "const_tree", ")", ";", "static", "bool", "ia64_function_ok_for_sibcall", "(", "tree", ",", "tree", ")", ";", "static", "bool", "ia64_return_in_memory", "(", "const_tree", ",", "const_tree", ")", ";", "static", "rtx", "ia64_function_value", "(", "const_tree", ",", "const_tree", ",", "bool", ")", ";", "<BUGS>", "static", "rtx", "ia64_libcall_value", "(", "enum", "machine_mode", ",", "const_rtx", ")", ";", "<BUGE>", "static", "bool", "ia64_function_value_regno_p", "(", "const", "unsigned", "int", ")", ";", "<BUGS>", "static", "int", "ia64_register_move_cost", "(", "enum", "machine_mode", ",", "reg_class_t", ",", "<BUGE>", "reg_class_t", ")", ";", "<BUGS>", "static", "int", "ia64_memory_move_cost", "(", "enum", "machine_mode", "mode", ",", "reg_class_t", ",", "<BUGE>", "bool", ")", ";", "static", "bool", "ia64_rtx_costs", "(", "rtx", ",", "int", ",", "int", ",", "int", ",", "int", "", ",", "bool", ")", ";", "static", "int", "ia64_unspec_may_trap_p", "(", "const_rtx", ",", "unsigned", ")", ";" ]
GCC	mips	MD	stmt_completion	CPU	623,820	[ "<STR_LIT>", ")" ]	[ "(", "define_function_unit", "<STR_LIT>", "<NUM_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	623,821	[ "DAG", ",", "dl", ")", ";" ]	[ "if", "(", "Subtarget", ".", "hasDirectMove", "(", ")", "&&", "Subtarget", ".", "isPPC64", "(", ")", ")", "return", "LowerFP_TO_INTDirectMove", "(", "Op", ",", "DAG", ",", "dl", ")", ";", "ReuseLoadInfo", "RLI", ";", "LowerFP_TO_INTForReuse", "(", "Op", ",", "RLI", "," ]
GCC	arm	CPP	stmt_completion	CPU	623,822	[ "_", "_", "b", ")", ";" ]	[ "return", "_", "_", "arm_vcmpeqq_f32", "(", "_", "_", "a", "," ]
LLVM	AArch64	TD	stmt_completion	CPU	623,823	[ ",", "asm", ">", ",", "Sched", "<", "[", "WriteAdr", ",", "WriteLD", ",", "WriteLDHi", "]", ">", ";" ]	[ "class", "LoadPairPreIdx", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "bit", "V", ",", "RegisterOperand", "regtype", ",", "Operand", "indextype", ",", "string", "asm", ">", ":", "BaseLoadStorePairPreIdx", "<", "opc", ",", "V", ",", "<NUM_LIT>", ",", "(", "outs", "GPR64sp", ":", "$", "wback", ",", "regtype", ":", "$", "Rt", ",", "regtype", ":", "$", "Rt2", ")", ",", "(", "ins", "GPR64sp", ":", "$", "Rn", ",", "indextype", ":", "$", "offset", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,824	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_subh_h16_sat_ll", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	623,825	[ "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
GCC	i386	CPP	next_suggestion	CPU	623,826	[ "return", "xa", ";" ]	[ "tmp", "=", "gen_rtx_VEC_SELECT", "(", "mode", ",", "mask", ",", "tmp", ")", ";", "mask", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "mask", ",", "tmp", ")", ")", ";", "}", "emit_insn", "(", "gen_rtx_SET", "(", "xa", ",", "gen_rtx_AND", "(", "mode", ",", "op0", ",", "mask", ")", ")", ")", ";", "if", "(", "smask", ")", "*", "smask", "=", "mask", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	623,827	[ "&", "<NUM_LIT>", ")", ")", ";" ]	[ "const", "MClassSysReg", "*", "lookupMClassSysRegBy8bitSYSmValue", "(", "unsigned", "SYSm", ")", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "\|", "(", "SYSm" ]
GCC	aarch64	MD	stmt_completion	CPU	623,828	[ ")", "]", "UNPACK", ")", "]" ]	[ "[", "(", "match_operand", ":", "<", "VWIDE", ">", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "<", "VWIDE", ">", "[", "(", "match_operand", ":", "SVE_BHSI", "<NUM_LIT>", "<STR_LIT>" ]
GCC	i386	CPP	next_suggestion	CPU	623,829	[ "}" ]	[ "DECL_EXTERNAL", "(", "new", "_", "decl", ")", "=", "<NUM_LIT>", ";", "TREE_STATIC", "(", "new", "_", "decl", ")", "=", "<NUM_LIT>", ";", "TREE_PUBLIC", "(", "new", "_", "decl", ")", "=", "<NUM_LIT>", ";", "DECL_INITIAL", "(", "new", "_", "decl", ")", "=", "<NUM_LIT>", ";", "DECL_ARTIFICIAL", "(", "new", "_", "decl", ")", "=", "<NUM_LIT>", ";", "DECL_PRESERVE_P", "(", "new", "_", "decl", ")", "=", "<NUM_LIT>", ";", "make_decl_one_only", "(", "new", "_", "decl", ",", "DECL_ASSEMBLER_NAME", "(", "new", "_", "decl", ")", ")", ";", "assemble_variable", "(", "new", "_", "decl", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "return", "new", "_", "decl", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	623,830	[ ">", "{" ]	[ "def", "KryoWrite_1cyc_XY_195ln", ":", "SchedWriteRes", "<", "[", "KryoUnitXY", "]" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	623,831	[ "{" ]	[ "unsigned", "getFloatingPointParmsNum", "(", ")", "const" ]
GCC	m68k	CPP	next_suggestion	MPU	623,832	[ "else", "{" ]	[ "x", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "x", ",", "GEN_INT", "(", "reloc", ")", ")", ",", "UNSPEC_RELOC32", ")", ";", "x", "=", "gen_rtx_CONST", "(", "Pmode", ",", "x", ")", ";", "if", "(", "temp_reg", "==", "NULL", ")", "{", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "temp_reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "}", "emit_move_insn", "(", "temp_reg", ",", "x", ")", ";", "emit_insn", "(", "gen_addsi3", "(", "temp_reg", ",", "temp_reg", ",", "base_reg", ")", ")", ";", "x", "=", "temp_reg", ";", "}" ]
LLVM	ARM	TD	next_suggestion	CPU	623,833	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "class", "MVE_VHADDSUB", "<", "string", "iname", ",", "string", "suffix", ",", "bit", "U", ",", "bit", "subtract", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "MVE_int", "<", "iname", ",", "suffix", ",", "size", ",", "pattern", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "subtract", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	623,834	[ "}" ]	[ "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "if", "(", "isOSWindows", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "is64Bit", "(", ")", ")", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", "return", "isTargetELF", "(", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "AllowTaggedGlobals", "&&", "GV", "&&", "!", "isa", "<", "Function", ">", "(", "GV", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "if", "(", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "!", "isPositionIndependent", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Static", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	623,835	[ "aTReg", ";" ]	[ "return" ]
GCC	rs6000	MD	stmt_completion	CPU	623,836	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "div", ":", "GPR", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "GPR", "CA_REGNO", ")", ")", "]", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "compare", ":", "CC", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set_attr" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	623,837	[ "for", "(", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "MI", ".", "getIterator", "(", ")", ";" ]	[ "case", "AMDGPU", "::", "V_MOVRELD_B32_V4", ":", "case", "AMDGPU", "::", "V_MOVRELD_B32_V8", ":", "case", "AMDGPU", "::", "V_MOVRELD_B32_V16", ":", "{", "const", "MCInstrDesc", "&", "MovRelDesc", "=", "get", "(", "AMDGPU", "::", "V_MOVRELD_B32_e32", ")", ";", "unsigned", "VecReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "IsUndef", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ";", "unsigned", "SubReg", "=", "AMDGPU", "::", "sub0", "+", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "assert", "(", "VecReg", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MachineInstr", "", "MovRel", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MovRelDesc", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "VecReg", ",", "SubReg", ")", ",", "RegState", "::", "Undef", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "VecReg", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addReg", "(", "VecReg", ",", "RegState", "::", "Implicit", "\|", "(", "IsUndef", "?", "RegState", "::", "Undef", ":", "<NUM_LIT>", ")", ")", ";", "const", "int", "ImpDefIdx", "=", "MovRelDesc", ".", "getNumOperands", "(", ")", "+", "MovRelDesc", ".", "getNumImplicitUses", "(", ")", ";", "const", "int", "ImpUseIdx", "=", "ImpDefIdx", "+", "<NUM_LIT>", ";", "MovRel", "->", "tieOperands", "(", "ImpDefIdx", ",", "ImpUseIdx", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "SI_PC_ADD_REL_OFFSET", ":", "{", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "RegLo", "=", "RI", ".", "getSubReg", "(", "Reg", ",", "AMDGPU", "::", "sub0", ")", ";", "unsigned", "RegHi", "=", "RI", ".", "getSubReg", "(", "Reg", ",", "AMDGPU", "::", "sub1", ")", ";", "MIBundleBuilder", "Bundler", "(", "MBB", ",", "MI", ")", ";", "Bundler", ".", "append", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_GETPC_B64", ")", ",", "Reg", ")", ")", ";", "Bundler", ".", "append", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_ADD_U32", ")", ",", "RegLo", ")", ".", "addReg", "(", "RegLo", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_ADDC_U32", ")", ",", "RegHi", ")", ".", "addReg", "(", "RegHi", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", "==", "SIInstrInfo", "::", "MO_NONE", ")", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "else", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Bundler", ".", "append", "(", "MIB", ")", ";", "finalizeBundle", "(", "MBB", ",", "Bundler", ".", "begin", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "EXIT_WWM", ":", "{", "MI", ".", "setDesc", "(", "get", "(", "AMDGPU", "::", "S_MOV_B64", ")", ")", ";", "break", ";", "}", "case", "TargetOpcode", "::", "BUNDLE", ":", "{", "if", "(", "!", "MI", ".", "mayLoad", "(", ")", ")", "return", "false", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	623,838	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pdn", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	623,839	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr" ]
LLVM	Mips	CPP	next_suggestion	CPU	623,840	[ "if", "(", "Kind", ".", "isMergeable1ByteCString", "(", ")", ")", "return", "false", ";" ]	[ "const", "MipsSubtarget", "&", "Subtarget", "=", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "useSmallSection", "(", ")", ")", "return", "false", ";", "const", "GlobalVariable", "*", "GVA", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "if", "(", "!", "GVA", ")", "return", "false", ";", "if", "(", "!", "Kind", ".", "isBSS", "(", ")", "&&", "!", "Kind", ".", "isDataRel", "(", ")", ")", "return", "false", ";" ]
GCC	sh	CPP	code_generation	CPU	623,841	[ "int", "shl_sext_kind", "(", "rtx", "left_rtx", ",", "rtx", "size_rtx", ",", "int", "", "costp", ")", "{", "int", "left", ",", "size", ",", "insize", ",", "ext", ";", "int", "cost", "=", "<NUM_LIT>", ",", "best_cost", ";", "int", "kind", ";", "left", "=", "INTVAL", "(", "left_rtx", ")", ";", "size", "=", "INTVAL", "(", "size_rtx", ")", ";", "insize", "=", "size", "-", "left", ";", "gcc_assert", "(", "insize", ">", "<NUM_LIT>", ")", ";", "kind", "=", "<NUM_LIT>", ";", "best_cost", "=", "ashl_lshr_seq", "[", "<NUM_LIT>", "-", "insize", "]", ".", "insn_count", "+", "ashl_lshr_seq", "[", "<NUM_LIT>", "-", "size", "]", ".", "insn_count", ";", "if", "(", "size", "<=", "<NUM_LIT>", ")", "{", "cost", "=", "ashl_lshr_seq", "[", "<NUM_LIT>", "-", "insize", "]", ".", "insn_count", "+", "<NUM_LIT>", "+", "ashl_lshr_seq", "[", "<NUM_LIT>", "-", "size", "]", ".", "insn_count", ";", "if", "(", "cost", "<", "best_cost", ")", "{", "kind", "=", "<NUM_LIT>", ";", "best_cost", "=", "cost", ";", "}", "}", "for", "(", "ext", "=", "<NUM_LIT>", ";", "ext", ">=", "insize", ";", "ext", "-=", "<NUM_LIT>", ")", "{", "if", "(", "ext", "<=", "size", ")", "{", "cost", "=", "ext_ashl_lshr_seq", "[", "ext", "-", "insize", "]", ".", "insn_count", "+", "<NUM_LIT>", "+", "ashl_lshr_seq", "[", "size", "-", "ext", "]", ".", "insn_count", ";", "if", "(", "cost", "<", "best_cost", ")", "{", "kind", "=", "ext", "/", "(", "unsigned", ")", "<NUM_LIT>", ";", "best_cost", "=", "cost", ";", "}", "}", "if", "(", "EXT_SHIFT_SIGNED", "(", "size", "-", "ext", ")", ")", "cost", "=", "ext_ashl_lshr_seq", "[", "ext", "-", "insize", "]", ".", "insn_count", "+", "ext_ashl_lshr_seq", "[", "size", "-", "ext", "]", ".", "insn_count", "+", "<NUM_LIT>", ";", "else", "if", "(", "size", "<=", "<NUM_LIT>", ")", "cost", "=", "ext_ashl_lshr_seq", "[", "ext", "-", "insize", "]", ".", "insn_count", "+", "<NUM_LIT>", "+", "ext_ashl_lshr_seq", "[", "size", ">", "ext", "?", "size", "-", "ext", ":", "ext", "-", "size", "]", ".", "insn_count", "+", "<NUM_LIT>", ";", "else", "continue", ";", "if", "(", "cost", "<", "best_cost", ")", "{", "kind", "=", "ext", "/", "(", "unsigned", ")", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "best_cost", "=", "cost", ";", "}", "}", "if", "(", "insize", "<", "<NUM_LIT>", ")", "{", "cost", "=", "<NUM_LIT>", "+", "ashl_lshr_seq", "[", "left", "]", ".", "insn_count", ";", "if", "(", "cost", "<", "best_cost", ")", "{", "kind", "=", "<NUM_LIT>", ";", "best_cost", "=", "cost", ";", "}", "if", "(", "left", "<", "<NUM_LIT>", ")", "{", "cost", "=", "<NUM_LIT>", "+", "ext_ashl_lshr_seq", "[", "left", "+", "<NUM_LIT>", "]", ".", "insn_count", "+", "<NUM_LIT>", ";", "if", "(", "cost", "<", "best_cost", ")", "{", "kind", "=", "<NUM_LIT>", ";", "best_cost", "=", "cost", ";", "}", "}", "}", "if", "(", "TARGET_DYNSHIFT", ")", "{", "cost", "=", "ashl_lshr_seq", "[", "<NUM_LIT>", "-", "insize", "]", ".", "insn_count", "+", "<NUM_LIT>", "+", "SH_DYNAMIC_SHIFT_COST", ";", "if", "(", "cost", "<", "best_cost", ")", "{", "kind", "=", "<NUM_LIT>", ";", "best_cost", "=", "cost", ";", "}", "}", "if", "(", "costp", ")", "", "costp", "=", "cost", ";", "return", "kind", ";", "}" ]	[ "Try", "to", "find", "a", "good", "way", "to", "implement", "the", "combiner", "pattern", "[", "(", "set", "(", "match_operand", ":", "SI", "0", "``", "register_operand", "''", "``", "=r", "''", ")", "(", "sign_extract", ":", "SI", "(", "ashift", ":", "SI", "(", "match_operand", ":", "SI", "1", "``", "register_operand", "''", "``", "r", "''", ")", "(", "match_operand", ":", "SI", "2", "``", "const_int_operand", "''", "``", "n", "''", ")", "(", "match_operand", ":", "SI", "3", "``", "const_int_operand", "''", "``", "n", "''", ")", "(", "const_int", "0", ")", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "T_REG", ")", ")", "]", "LEFT_RTX", "is", "operand", "2", "in", "the", "above", "pattern", ",", "and", "SIZE_RTX", "is", "operand", "3.", "return", "0", "for", "simple", "left", "/", "right", "shift", "combination", ".", "return", "1", "for", "left", "shift", "/", "8", "bit", "sign", "extend", "/", "left", "shift", ".", "return", "2", "for", "left", "shift", "/", "16", "bit", "sign", "extend", "/", "left", "shift", ".", "return", "3", "for", "left", "shift", "/", "8", "bit", "sign", "extend", "/", "shift", "/", "sign", "extend", ".", "return", "4", "for", "left", "shift", "/", "16", "bit", "sign", "extend", "/", "shift", "/", "sign", "extend", ".", "return", "5", "for", "left", "shift", "/", "16", "bit", "sign", "extend", "/", "right", "shift", "return", "6", "for", "<", "8", "bit", "sign", "extend", "/", "left", "shift", ".", "return", "7", "for", "<", "8", "bit", "sign", "extend", "/", "left", "shift", "/", "single", "right", "shift", ".", "If", "COSTP", "is", "nonzero", ",", "assign", "the", "calculated", "cost", "to", "*", "COSTP", "." ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	623,842	[ "(", ")", ";" ]	[ "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB" ]
GCC	avr	CPP	next_suggestion	MPU	623,843	[ "xop", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "bit_dest", ")", ";" ]	[ "int", "t_bit_src", "=", "-", "<NUM_LIT>", ";", "for", "(", "b", "=", "<NUM_LIT>", ";", "b", "<", "<NUM_LIT>", ";", "b", "++", ")", "for", "(", "bit_dest", "=", "<NUM_LIT>", ";", "bit_dest", "<", "<NUM_LIT>", ";", "bit_dest", "++", ")", "{", "int", "bit_src", "=", "avr_map", "(", "map", ",", "bit_dest", ")", ";", "if", "(", "b", "!=", "bit_src", "\|\|", "bit_src", ">=", "<NUM_LIT>", "\|\|", "(", "bit_dest", "==", "bit_src", "&&", "!", "fixp_p", ")", ")", "continue", ";", "if", "(", "t_bit_src", "!=", "bit_src", ")", "{", "t_bit_src", "=", "bit_src", ";", "xop", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "bit_src", ")", ";", "avr_asm_len", "(", "<STR_LIT>", "bst %T1%T3", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,844	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	X86	TD	stmt_completion	CPU	623,845	[ "store", "(", "v8f32", "VR256", ":", "$", "src", ")", ",", "addr", ":", "$", "dst", ")", "]", ">", ",", "VEX", ",", "VEX_L", ",", "VEX_WIG", ";" ]	[ "def", "VMOVUPSYmr", ":", "VPSI", "<", "<NUM_LIT>", ",", "MRMDestMem", ",", "(", "outs", ")", ",", "(", "ins", "f256mem", ":", "$", "dst", ",", "VR256", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,846	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
LLVM	Alpha	CPP	next_suggestion	MPU	623,847	[ "}" ]	[ "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "sourceReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "destReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcSR", "=", "DstSR", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "}", "return", "false", ";" ]
GCC	ia64	CPP	next_suggestion	CPU	623,848	[ "recog_memoized", "(", "dfa_stop_insn", ")", ";" ]	[ "temp_dfa_state", "=", "xmalloc", "(", "dfa_state_size", ")", ";", "prev_cycle_state", "=", "xmalloc", "(", "dfa_state_size", ")", ";", "}", "dfa_pre_cycle_insn", "=", "make_insn_raw", "(", "gen_pre_cycle", "(", ")", ")", ";", "SET_PREV_INSN", "(", "dfa_pre_cycle_insn", ")", "=", "SET_NEXT_INSN", "(", "dfa_pre_cycle_insn", ")", "=", "NULL_RTX", ";", "recog_memoized", "(", "dfa_pre_cycle_insn", ")", ";", "dfa_stop_insn", "=", "make_insn_raw", "(", "gen_insn_group_barrier", "(", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "SET_PREV_INSN", "(", "dfa_stop_insn", ")", "=", "SET_NEXT_INSN", "(", "dfa_stop_insn", ")", "=", "NULL_RTX", ";" ]
GCC	arm	CPP	stmt_completion	CPU	623,849	[ ")", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]	[ "return", "(", "uint8x8_t", ")", "_", "_", "builtin_neon_vshru_nv8qi", "(", "(", "int8x8_t" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	623,850	[ ")", "==", "MVT", "::", "f64", ")", "return", "LowerFP64_TO_INT", "(", "Op", ",", "DAG", ",", "true", ")", ";" ]	[ "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "i64", "&&", "Src", ".", "getValueType", "(" ]
GCC	i386	CPP	next_suggestion	CPU	623,851	[ "}" ]	[ "static", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "always_inline__", ")", ")", "_", "mm_cvtpd_pi32", "(", "_", "_", "m128d", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m64", ")", "_", "_", "builtin_ia32_cvtpd2pi", "(", "(", "_", "_", "v2df", ")", "_", "_", "A", ")", ";" ]
LLVM	Mips	TD	next_suggestion	CPU	623,852	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "funct", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "index", ";", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "index", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "fd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	623,853	[ "return", "false", ";" ]	[ "if", "(", "Revert", ")", "return", ";", "auto", "ValidateRanges", "=", "[", "]", "(", "MachineInstr", "", "Start", ",", "MachineInstr", "", "End", ",", "ARMBasicBlockUtils", "", "BBUtils", ",", "MachineLoop", "&", "ML", ")", "{", "MachineBasicBlock", "", "TgtBB", "=", "End", "->", "getOpcode", "(", ")", "==", "ARM", "::", "t2LoopEnd", "?", "End", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ":", "End", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "TgtBB", "!=", "ML", ".", "getHeader", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: LoopEnd is not targeting header.\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "BBUtils", "->", "getOffsetOf", "(", "End", ")", "<", "BBUtils", "->", "getOffsetOf", "(", "ML", ".", "getHeader", "(", ")", ")", "\|\|", "!", "BBUtils", "->", "isBBInRange", "(", "End", ",", "ML", ".", "getHeader", "(", ")", ",", "<NUM_LIT>", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: LE offset is out-of-range\\n", "<STR_LIT>", ")", ";" ]
GCC	aarch64	CPP	next_suggestion	CPU	623,854	[ "}" ]	[ "vdupd_laneq_f64", "(", "float64x2_t", "_", "_", "a", ",", "const", "int", "_", "_", "b", ")", "{", "return", "_", "_", "aarch64_vget_lane_any", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,855	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,856	[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	623,857	[ "}" ]	[ "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "t_addrmode_rr_asm_operand", ";", "let", "MIOperandInfo", "=", "(", "ops", "tGPR", ":", "$", "base", ",", "tGPR", ":", "$", "offsreg", ")", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	623,858	[ "<NUM_LIT>", ")", "return", "AMDGPU", "::", "NoRegister", ";" ]	[ "const", "SIRegisterInfo", "", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "SIInstrInfo", "", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "unsigned", "AndOpc", "=", "AMDGPU", "::", "S_AND_B64", ";", "const", "unsigned", "Andn2Opc", "=", "AMDGPU", "::", "S_ANDN2_B64", ";", "const", "unsigned", "CondReg", "=", "AMDGPU", "::", "VCC", ";", "const", "unsigned", "ExecReg", "=", "AMDGPU", "::", "EXEC", ";", "auto", "I", "=", "llvm", "::", "find_if", "(", "MBB", ".", "terminators", "(", ")", ",", "[", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "return", "Opc", "==", "AMDGPU", "::", "S_CBRANCH_VCCZ", "\|\|", "Opc", "==", "AMDGPU", "::", "S_CBRANCH_VCCNZ", ";", "}", ")", ";", "if", "(", "I", "==", "MBB", ".", "terminators", "(", ")", ".", "end", "(", ")", ")", "return", "AMDGPU", "::", "NoRegister", ";", "auto", "", "And", "=", "TRI", "->", "findReachingDef", "(", "CondReg", ",", "AMDGPU", "::", "NoSubRegister", ",", "", "I", ",", "MRI", ",", "LIS", ")", ";", "if", "(", "!", "And", "\|\|", "And", "->", "getOpcode", "(", ")", "!=", "AndOpc", "\|\|", "!", "And", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "\|\|", "!", "And", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "return", "AMDGPU", "::", "NoRegister", ";", "MachineOperand", "", "AndCC", "=", "&", "And", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "CmpReg", "=", "AndCC", "->", "getReg", "(", ")", ";", "unsigned", "CmpSubReg", "=", "AndCC", "->", "getSubReg", "(", ")", ";", "if", "(", "CmpReg", "==", "ExecReg", ")", "{", "AndCC", "=", "&", "And", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "CmpReg", "=", "AndCC", "->", "getReg", "(", ")", ";", "CmpSubReg", "=", "AndCC", "->", "getSubReg", "(", ")", ";", "}", "else", "if", "(", "And", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "ExecReg", ")", "{", "return", "AMDGPU", "::", "NoRegister", ";", "}", "auto", "", "Cmp", "=", "TRI", "->", "findReachingDef", "(", "CmpReg", ",", "CmpSubReg", ",", "", "And", ",", "MRI", ",", "LIS", ")", ";", "if", "(", "!", "Cmp", "\|\|", "!", "(", "Cmp", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_CMP_NE_U32_e32", "\|\|", "Cmp", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_CMP_NE_U32_e64", ")", "\|\|", "Cmp", "->", "getParent", "(", ")", "!=", "And", "->", "getParent", "(", ")", ")", "return", "AMDGPU", "::", "NoRegister", ";", "MachineOperand", "", "Op1", "=", "TII", "->", "getNamedOperand", "(", "", "Cmp", ",", "AMDGPU", "::", "OpName", "::", "src0", ")", ";", "MachineOperand", "", "Op2", "=", "TII", "->", "getNamedOperand", "(", "", "Cmp", ",", "AMDGPU", "::", "OpName", "::", "src1", ")", ";", "if", "(", "Op1", "->", "isImm", "(", ")", "&&", "Op2", "->", "isReg", "(", ")", ")", "std", "::", "swap", "(", "Op1", ",", "Op2", ")", ";", "if", "(", "!", "Op1", "->", "isReg", "(", ")", "\|\|", "!", "Op2", "->", "isImm", "(", ")", "\|\|", "Op2", "->", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "AMDGPU", "::", "NoRegister", ";", "unsigned", "SelReg", "=", "Op1", "->", "getReg", "(", ")", ";", "auto", "", "Sel", "=", "TRI", "->", "findReachingDef", "(", "SelReg", ",", "Op1", "->", "getSubReg", "(", ")", ",", "", "Cmp", ",", "MRI", ",", "LIS", ")", ";", "if", "(", "!", "Sel", "\|\|", "Sel", "->", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "V_CNDMASK_B32_e64", ")", "return", "AMDGPU", "::", "NoRegister", ";", "if", "(", "TII", "->", "hasModifiersSet", "(", "", "Sel", ",", "AMDGPU", "::", "OpName", "::", "src0_modifiers", ")", "\|\|", "TII", "->", "hasModifiersSet", "(", "", "Sel", ",", "AMDGPU", "::", "OpName", "::", "src0_modifiers", ")", ")", "return", "AMDGPU", "::", "NoRegister", ";", "Op1", "=", "TII", "->", "getNamedOperand", "(", "", "Sel", ",", "AMDGPU", "::", "OpName", "::", "src0", ")", ";", "Op2", "=", "TII", "->", "getNamedOperand", "(", "", "Sel", ",", "AMDGPU", "::", "OpName", "::", "src1", ")", ";", "MachineOperand", "", "CC", "=", "TII", "->", "getNamedOperand", "(", "*", "Sel", ",", "AMDGPU", "::", "OpName", "::", "src2", ")", ";", "if", "(", "!", "Op1", "->", "isImm", "(", ")", "\|\|", "!", "Op2", "->", "isImm", "(", ")", "\|\|", "!", "CC", "->", "isReg", "(", ")", "\|\|", "Op1", "->", "getImm", "(", ")", "!=", "<NUM_LIT>", "\|\|", "Op2", "->", "getImm", "(", ")", "!=" ]
GCC	bfin	CPP	program_repair	DSP	623,859	[ "<FIXS>", "\|\|", "!", "(", "VEC_last", "(", "edge", ",", "loop", "->", "incoming", ")", "->", "flags", "&", "EDGE_FALLTHRU", ")", ")", "<FIXE>" ]	[ "if", "(", "VEC_length", "(", "edge", ",", "loop", "->", "incoming", ")", ">", "<NUM_LIT>", "<BUGS>", "\|\|", "!", "(", "VEC_last", "(", "edge", ",", "loop", "->", "incoming", ")", ".", "flags", "&", "EDGE_FALLTHRU", ")", ")", "<BUGE>", "{", "gcc_assert", "(", "JUMP_P", "(", "insn", ")", ")", ";", "insn", "=", "PREV_INSN", "(", "insn", ")", ";" ]
GCC	i386	CPP	program_repair	CPU	623,860	[ "<FIXS>", "emit_cmp_and_jump_insns", "(", "mem", ",", "const0_rtx", ",", "EQ", ",", "NULL", ",", "QImode", ",", "<NUM_LIT>", ",", "end_0_label", ")", ";", "<FIXE>" ]	[ "{", "emit_label", "(", "align_2_label", ")", ";", "<BUGS>", "emit_cmp_and_jump_insns", "(", "mem", ",", "const0_rtx", ",", "EQ", ",", "NULL", ",", "QImode", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "end_0_label", ")", ";", "<BUGE>", "if", "(", "TARGET_64BIT", ")", "emit_insn", "(", "gen_adddi3", "(", "out", ",", "out", ",", "const1_rtx", ")", ")", ";" ]
LLVM	AMDGPU	TD	stmt_completion	GPU	623,861	[ "addrKind", ",", "BUFAddrKind", ".", "BothEn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";" ]	[ "class", "MUBUF_SetupAddr", "<", "int", "addrKind", ">", "{", "bits", "<", "<NUM_LIT>", ">", "offen", "=", "!", "if", "(", "!", "eq", "(", "addrKind", ",", "BUFAddrKind", ".", "OffEn", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "addrKind", ",", "BUFAddrKind", ".", "BothEn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "bits", "<", "<NUM_LIT>", ">", "idxen", "=", "!", "if", "(", "!", "eq", "(", "addrKind", ",", "BUFAddrKind", ".", "IdxEn", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(" ]
LLVM	PowerPC	TD	stmt_completion	CPU	623,862	[ "(", "set", "i32", ":", "$", "dst", ",", "(", "PPCeh_sjlj_setjmp", "addr", ":", "$", "buf", ")", ")", "]", ">", ",", "Requires", "<", "[", "In32BitMode", "]", ">", ";" ]	[ "def", "EH_SjLj_SetJmp32", ":", "PPCCustomInserterPseudo", "<", "(", "outs", "gprc", ":", "$", "dst", ")", ",", "(", "ins", "memr", ":", "$", "buf", ")", ",", "<STR_LIT>", ",", "[" ]
LLVM	ARM64	TD	stmt_completion	CPU	623,863	[ "}", "=", "nzcv", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "nzcv", ";", "bits", "<", "<NUM_LIT>", ">", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
GCC	rs6000	CPP	code_generation	CPU	623,864	[ "rtx", "rs6000_got_register", "(", "rtx", "value", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "!", "can_create_pseudo_p", "(", ")", "&&", "!", "df_regs_ever_live_p", "(", "RS6000_PIC_OFFSET_TABLE_REGNUM", ")", ")", "df_set_regs_ever_live", "(", "RS6000_PIC_OFFSET_TABLE_REGNUM", ",", "true", ")", ";", "crtl", "->", "uses_pic_offset_table", "=", "<NUM_LIT>", ";", "return", "pic_offset_table_rtx", ";", "}" ]	[ "Return", "the", "GOT", "register", "." ]
GCC	rs6000	CPP	next_suggestion	CPU	623,865	[ "compare_rtx", "=", "gen_rtx_fmt_ee", "(", "code", ",", "CCFPmode", ",", "op0", ",", "op1", ")", ";" ]	[ "rtx", "cmove_rtx", ";", "rtx", "clobber_rtx", ";", "if", "(", "!", "can_create_pseudo_p", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "(", "compare_mode", "==", "result_mode", "\|\|", "(", "compare_mode", "==", "SFmode", "&&", "result_mode", "==", "DFmode", ")", "\|\|", "(", "compare_mode", "==", "DFmode", "&&", "result_mode", "==", "SFmode", ")", ")", ")", "return", "false", ";", "switch", "(", "code", ")", "{", "case", "EQ", ":", "case", "GE", ":", "case", "GT", ":", "break", ";", "case", "NE", ":", "case", "LT", ":", "case", "LE", ":", "code", "=", "swap_condition", "(", "code", ")", ";", "std", "::", "swap", "(", "op0", ",", "op1", ")", ";", "break", ";", "default", ":", "return", "false", ";", "}" ]
LLVM	Mips	CPP	stmt_completion	CPU	623,866	[ ")", ";" ]	[ "if", "(", "Opcode", "==", "Mips", "::", "MTC1", ")", "{", "unsigned", "Temp", "=", "Reg1", ";", "Reg1", "=", "Reg2", ";", "Reg2", "=", "Temp", ";", "}", "I", ".", "setOpcode", "(", "Opcode", ")", ";", "I", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg1", ")", ")", ";", "I", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg2", ")", ")", ";", "OutStreamer", "->", "EmitInstruction", "(", "I", ",", "STI" ]
LLVM	Hexagon	TD	stmt_completion	DSP	623,867	[ ">", ",", "Enc_a56825", "{" ]	[ "def", "A2_vavgub", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_6132ba3d", ",", "TypeALU64" ]
LLVM	SystemZ	TD	next_suggestion	CPU	623,868	[ "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "CCMaskLast", ";" ]	[ "let", "Pattern", "=", "pattern", ";", "let", "AsmString", "=", "asmstr", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "string", "DispKey", "=", "<STR_LIT>", ";", "string", "DispSize", "=", "<STR_LIT>", ";", "string", "OpKey", "=", "<STR_LIT>", ";", "string", "OpType", "=", "<STR_LIT>", ";", "string", "MemKey", "=", "<STR_LIT>", ";", "string", "MemType", "=", "<STR_LIT>", ";", "string", "NumOpsKey", "=", "<STR_LIT>", ";", "string", "NumOpsValue", "=", "<STR_LIT>", ";", "bit", "SimpleBDXLoad", "=", "<NUM_LIT>", ";", "bit", "SimpleBDXStore", "=", "<NUM_LIT>", ";", "bit", "Has20BitOffset", "=", "<NUM_LIT>", ";", "bit", "HasIndex", "=", "<NUM_LIT>", ";", "bit", "Is128Bit", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "AccessBytes", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "CCValues", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "CompareZeroCCMask", "=", "<NUM_LIT>", ";", "bit", "CCMaskFirst", "=", "<NUM_LIT>", ";", "bit", "CCMaskLast", "=", "<NUM_LIT>", ";", "bit", "IsLogical", "=", "<NUM_LIT>", ";", "bit", "CCIfNoSignedWrap", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "SimpleBDXLoad", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "SimpleBDXStore", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "Has20BitOffset", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "HasIndex", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "Is128Bit", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "AccessBytes", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CCValues", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CompareZeroCCMask", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "CCMaskFirst", ";" ]
GCC	i386	MD	program_repair	CPU	623,869	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "abort", "(", ")", "}", "}", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>" ]
LLVM	CSKY	TD	stmt_completion	CPU	623,870	[ "#", "<STR_LIT>", ";" ]	[ "let", "EncoderMethod", "=", "<STR_LIT>", "#", "shift", "#", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "SImmAsmOperand", "<", "num", ">", ";", "let", "DecoderMethod", "=", "<STR_LIT>", "#", "num", "#", "<STR_LIT>", "#", "shift" ]
LLVM	AArch64	CPP	code_generation	CPU	623,871	[ "AArch64GenInstrInfo", "::", "MachineOutlinerInstrType", "AArch64InstrInfo", "::", "getOutliningType", "(", "MachineInstr", "&", "MI", ")", "const", "{", "MachineFunction", "", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "AArch64FunctionInfo", "", "FuncInfo", "=", "MF", "->", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "if", "(", "FuncInfo", "->", "getLOHRelated", "(", ")", ".", "count", "(", "&", "MI", ")", ")", "return", "MachineOutlinerInstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "isDebugValue", "(", ")", "\|\|", "MI", ".", "isIndirectDebugValue", "(", ")", ")", "return", "MachineOutlinerInstrType", "::", "Invisible", ";", "if", "(", "MI", ".", "isTerminator", "(", ")", ")", "{", "if", "(", "MI", ".", "getParent", "(", ")", "->", "succ_empty", "(", ")", ")", "return", "MachineOutlinerInstrType", "::", "Legal", ";", "return", "MachineOutlinerInstrType", "::", "Illegal", ";", "}", "if", "(", "MI", ".", "isPosition", "(", ")", ")", "return", "MachineOutlinerInstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "readsRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "&", "getRegisterInfo", "(", ")", ")", "\|\|", "MI", ".", "modifiesRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "&", "getRegisterInfo", "(", ")", ")", ")", "return", "MachineOutlinerInstrType", "::", "Illegal", ";", "for", "(", "const", "MachineOperand", "&", "MOP", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MOP", ".", "isCPI", "(", ")", "\|\|", "MOP", ".", "isJTI", "(", ")", "\|\|", "MOP", ".", "isCFIIndex", "(", ")", "\|\|", "MOP", ".", "isFI", "(", ")", "\|\|", "MOP", ".", "isTargetIndex", "(", ")", ")", "return", "MachineOutlinerInstrType", "::", "Illegal", ";", "if", "(", "MOP", ".", "isReg", "(", ")", "&&", "getRegisterInfo", "(", ")", ".", "regsOverlap", "(", "MOP", ".", "getReg", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", "MachineOutlinerInstrType", "::", "Illegal", ";", "}", "if", "(", "MI", ".", "modifiesRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "&", "RI", ")", "\|\|", "MI", ".", "readsRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "&", "RI", ")", ")", "{", "if", "(", "MI", ".", "mayLoadOrStore", "(", ")", ")", "{", "unsigned", "Base", ";", "int64_t", "Offset", ";", "unsigned", "DummyWidth", ";", "if", "(", "!", "getMemOpBaseRegImmOfsWidth", "(", "MI", ",", "Base", ",", "Offset", ",", "DummyWidth", ",", "&", "RI", ")", "\|\|", "Base", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "MachineOutlinerInstrType", "::", "Illegal", ";", "int64_t", "MinOffset", ",", "MaxOffset", ";", "unsigned", "DummyScale", ";", "getMemOpInfo", "(", "MI", ".", "getOpcode", "(", ")", ",", "DummyScale", ",", "DummyWidth", ",", "MinOffset", ",", "MaxOffset", ")", ";", "if", "(", "Offset", "+", "<NUM_LIT>", "<", "MinOffset", "\|\|", "Offset", "+", "<NUM_LIT>", ">", "MaxOffset", ")", "return", "MachineOutlinerInstrType", "::", "Illegal", ";", "return", "MachineOutlinerInstrType", "::", "Legal", ";", "}", "return", "MachineOutlinerInstrType", "::", "Illegal", ";", "}", "return", "MachineOutlinerInstrType", "::", "Legal", ";", "}" ]	[ "Returns", "how", "or", "if", "MIT", "should", "be", "outlined", "." ]
LLVM	AArch64	TD	stmt_completion	CPU	623,872	[ "List", "#", "<STR_LIT>", ")", ",", "asmop", ">", ";" ]	[ "def", "_16B", ":", "NeonI_STVList", "<", "<NUM_LIT>", ",", "opcode", ",", "<NUM_LIT>", ",", "!", "cast", "<", "RegisterOperand", ">", "(" ]
GCC	i386	CPP	stmt_completion	CPU	623,873	[ ")", ",", "_", "_", "A", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_cvtsh_ss", "(", "_", "_", "mmask8", "_", "_", "A", ",", "_", "_", "m128", "_", "_", "B", ",", "_", "_", "m128h", "_", "_", "C", ")", "{", "return", "_", "_", "builtin_ia32_vcvtsh2ss_mask_round", "(", "_", "_", "C", ",", "_", "_", "B", ",", "_", "mm_avx512_setzero_ps", "(" ]
LLVM	AArch64	TD	next_suggestion	CPU	623,874	[ "}" ]	[ "def", "SystemPStateFieldWithImm0_15Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]
LLVM	LoongArch	CPP	code_generation	CPU	623,875	[ "const", "MCPhysReg", "", "LoongArchRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "auto", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "LoongArchSubtarget", ">", "(", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_NoRegs_SaveList", ";", "switch", "(", "Subtarget", ".", "getTargetABI", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unrecognized ABI", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "CSR_ILP32S_LP64S_SaveList", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "CSR_ILP32F_LP64F_SaveList", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "CSR_ILP32D_LP64D_SaveList", ";", "}", "}" ]	[ "Code", "Generation", "virtual", "methods", "..." ]
LLVM	AArch64	CPP	next_suggestion	CPU	623,876	[ "for", "(", "InsertionPoints", "::", "iterator", "IPI", "=", "InsertPts", ".", "begin", "(", ")", ",", "EndIPI", "=", "InsertPts", ".", "end", "(", ")", ";" ]	[ "bool", "HasChanged", "=", "false", ";", "for", "(", "InsertionPointsPerFunc", "::", "iterator", "FctToInstPtsIt", "=", "InsPtsPerFunc", ".", "begin", "(", ")", ",", "EndIt", "=", "InsPtsPerFunc", ".", "end", "(", ")", ";", "FctToInstPtsIt", "!=", "EndIt", ";", "++", "FctToInstPtsIt", ")", "{", "InsertionPoints", "&", "InsertPts", "=", "FctToInstPtsIt", "->", "second", ";", "DominatorTree", "&", "DT", "=", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", "", "FctToInstPtsIt", "->", "first", ")", ".", "getDomTree", "(", ")", ";", "GlobalVariable", "", "PromotedGV", ";", "assert", "(", "!", "InsertPts", ".", "empty", "(", ")", "&&", "<STR_LIT>", "Empty uses does not need a definition", "<STR_LIT>", ")", ";", "Module", "", "M", "=", "FctToInstPtsIt", "->", "first", "->", "getParent", "(", ")", ";", "DenseMap", "<", "Module", "", ",", "GlobalVariable", "", ">", "::", "iterator", "MapIt", "=", "ModuleToMergedGV", ".", "find", "(", "M", ")", ";", "if", "(", "MapIt", "==", "ModuleToMergedGV", ".", "end", "(", ")", ")", "{", "PromotedGV", "=", "new", "GlobalVariable", "(", "", "M", ",", "Cst", "->", "getType", "(", ")", ",", "true", ",", "GlobalValue", "::", "InternalLinkage", ",", "nullptr", ",", "<STR_LIT>", "_PromotedConst", "<STR_LIT>", ",", "nullptr", ",", "GlobalVariable", "::", "NotThreadLocal", ")", ";", "PromotedGV", "->", "setInitializer", "(", "Cst", ")", ";", "ModuleToMergedGV", "[", "M", "]", "=", "PromotedGV", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Global replacement: ", "<STR_LIT>", ")", ";", "DEBUG", "(", "PromotedGV", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "'", "\\n", "'", ")", ";", "++", "NumPromoted", ";", "HasChanged", "=", "true", ";", "}", "else", "{", "PromotedGV", "=", "MapIt", "->", "second", ";", "}" ]
GCC	sparc	MD	stmt_completion	CPU	623,877	[ "?", "<STR_LIT>", ":", "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "unspec_volatile", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPECV_FLUSH", ")", "]", "<STR_LIT>", "{", "return", "TARGET_V9" ]
LLVM	ARM	CPP	program_repair	CPU	623,878	[ "<FIXS>", "MachineInstr", "&", "PrevMI", "=", "", "PrevI", ";", "unsigned", "Opcode", "=", "PrevMI", ".", "getOpcode", "(", ")", ";", "<FIXE>", "<FIXS>", "MachineOperand", "&", "MO", "=", "PrevMI", ".", "getOperand", "(", "PrevMI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "PrevMI", ".", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "<FIXE>", "<FIXS>", "PrevMI", ".", "copyImplicitOps", "(", "", "MBB", ".", "getParent", "(", ")", ",", "*", "MBBI", ")", ";", "<FIXE>" ]	[ "while", "(", "PrevI", "->", "isDebugValue", "(", ")", "&&", "PrevI", "!=", "MBB", ".", "begin", "(", ")", ")", "<BUGS>", "-", "PrevI", ";", "MachineInstr", "", "PrevMI", "=", "PrevI", ";", "unsigned", "Opcode", "=", "PrevMI", "->", "getOpcode", "(", ")", ";", "<BUGE>", "if", "(", "Opcode", "==", "ARM", "::", "LDMIA_UPD", "\|\|", "Opcode", "==", "ARM", "::", "LDMDA_UPD", "\|\|", "Opcode", "==", "ARM", "::", "LDMDB_UPD", "\|\|", "Opcode", "==", "ARM", "::", "LDMIB_UPD", "\|\|", "Opcode", "==", "ARM", "::", "t2LDMIA_UPD", "\|\|", "Opcode", "==", "ARM", "::", "t2LDMDB_UPD", ")", "{", "<BUGS>", "MachineOperand", "&", "MO", "=", "PrevMI", "->", "getOperand", "(", "PrevMI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "<BUGE>", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "ARM", "::", "LR", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "(", "isThumb2", "?", "ARM", "::", "t2LDMIA_RET", ":", "ARM", "::", "LDMIA_RET", ")", ";", "assert", "(", "(", "(", "isThumb2", "&&", "Opcode", "==", "ARM", "::", "t2LDMIA_UPD", ")", "\|\|", "Opcode", "==", "ARM", "::", "LDMIA_UPD", ")", "&&", "<STR_LIT>", "Unsupported multiple load-return!", "<STR_LIT>", ")", ";", "<BUGS>", "PrevMI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "<BUGE>", "MO", ".", "setReg", "(", "ARM", "::", "PC", ")", ";", "<BUGS>", "PrevMI", "->", "copyImplicitOps", "(", "", "MBB", ".", "getParent", "(", ")", ",", "*", "MBBI", ")", ";", "<BUGE>", "MBB", ".", "erase", "(", "MBBI", ")", ";", "return", "true", ";", "}" ]
LLVM	X86	CPP	stmt_completion	CPU	623,879	[ "\|\|", "isUNPCKHMask", "(", "M", ",", "VT", ",", "Subtarget", "->", "hasAVX2", "(", ")", ")", "\|\|", "isUNPCKL_v_undef_Mask", "(", "M", ",", "VT", ",", "Subtarget", "->", "hasAVX2", "(", ")", ")", "\|\|", "isUNPCKH_v_undef_Mask", "(", "M", ",", "VT", ",", "Subtarget", "->", "hasAVX2", "(", ")", ")", ")", ";" ]	[ "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "return", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "<NUM_LIT>", "\|\|", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "<NUM_LIT>", "]", ",", "VT", ")", "\|\|", "isMOVLMask", "(", "M", ",", "VT", ")", "\|\|", "isSHUFPMask", "(", "M", ",", "VT", ",", "Subtarget", "->", "hasAVX", "(", ")", ")", "\|\|", "isPSHUFDMask", "(", "M", ",", "VT", ")", "\|\|", "isPSHUFHWMask", "(", "M", ",", "VT", ")", "\|\|", "isPSHUFLWMask", "(", "M", ",", "VT", ")", "\|\|", "isPALIGNRMask", "(", "M", ",", "VT", ",", "Subtarget", ")", "\|\|", "isUNPCKLMask", "(", "M", ",", "VT", ",", "Subtarget", "->", "hasAVX2", "(", ")", ")" ]
LLVM	Mips	TD	stmt_completion	CPU	623,880	[ "<STR_LIT>", ")", ";" ]	[ "dag", "OutOperandList", "=", "(", "outs", "ROWD", ":", "$", "wd", ")", ";", "dag", "InOperandList", "=", "(", "ins", "ROWS", ":", "$", "ws", ",", "uimm5", ":", "$", "m", ")", ";", "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", "," ]
LLVM	X86	TD	next_suggestion	CPU	623,881	[ "}" ]	[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	623,882	[ "MI", ";" ]	[ "void", "GCNHazardRecognizer", "::", "EmitInstruction", "(", "MachineInstr", "*", "MI", ")", "{", "CurrCycleInstr", "=" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	623,883	[ "IsQPXStackUnaligned", "=", "QPXStackUnaligned", ";" ]	[ "std", "::", "string", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empty", "(", ")", "\|\|", "CPU", "==", "<STR_LIT>", "generic", "<STR_LIT>", ")", "{", "if", "(", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64le", ")", "CPUName", "=", "<STR_LIT>", "ppc64le", "<STR_LIT>", ";", "else", "CPUName", "=", "<STR_LIT>", "generic", "<STR_LIT>", ";", "}", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUName", ")", ";", "ParseSubtargetFeatures", "(", "CPUName", ",", "FS", ")", ";", "if", "(", "IsPPC64", "&&", "has64BitSupport", "(", ")", ")", "Use64BitRegs", "=", "true", ";", "if", "(", "isDarwin", "(", ")", ")", "HasLazyResolverStubs", "=", "true", ";", "if", "(", "(", "TargetTriple", ".", "isOSFreeBSD", "(", ")", "&&", "TargetTriple", ".", "getOSMajorVersion", "(", ")", ">=", "<NUM_LIT>", ")", "\|\|", "TargetTriple", ".", "isOSNetBSD", "(", ")", "\|\|", "TargetTriple", ".", "isOSOpenBSD", "(", ")", "\|\|", "TargetTriple", ".", "isMusl", "(", ")", ")", "SecurePlt", "=", "true", ";", "if", "(", "HasSPE", "&&", "IsPPC64", ")", "report_fatal_error", "(", "<STR_LIT>", "SPE is only supported for 32-bit targets.\\n", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "HasSPE", "&&", "(", "HasAltivec", "\|\|", "HasQPX", "\|\|", "HasVSX", "\|\|", "HasFPU", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "SPE and traditional floating point cannot both be enabled.\\n", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "!", "HasSPE", ")", "HasFPU", "=", "true", ";" ]
GCC	alpha	MD	stmt_completion	MPU	623,884	[ "mult", ":", "I48MODE", "(", "match_dup", "<NUM_LIT>", ")" ]	[ "(", "mult", ":", "I48MODE", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "trap_if", "(", "ne", "(", "mult", ":", "<", "DWI", ">", "(", "sign_extend", ":", "<", "DWI", ">", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "sign_extend", ":", "<", "DWI", ">", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "sign_extend", ":", "<", "DWI", ">", "(" ]
LLVM	AArch64	CPP	next_suggestion	CPU	623,885	[ "return", "LoopOptimized", ";" ]	[ "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "auto", "BB", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "LoopOptimized", "\|=", "Optimize_PreWhileConversion", "(", "BB", ")", ";", "LoopOptimized", "\|=", "Optimize_PostWhileConversion", "(", "BB", ")", ";", "LoopOptimized", "\|=", "Transform_StructAddressing", "(", "BB", ")", ";", "VisitedBlocks", ".", "insert", "(", "BB", ")", ";", "}", "++", "NumVisited", ";", "if", "(", "LoopOptimized", ")", "++", "NumOptimized", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	623,886	[ ":", "$", "extend", ")", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteLDIdx", ",", "ReadAdrBase", "]", ">", "{" ]	[ "def", "roW", ":", "LoadStore32RO", "<", "sz", ",", "V", ",", "opc", ",", "asm", ",", "(", "outs", "regtype", ":", "$", "Rt", ")", ",", "(", "ins", "GPR64sp", ":", "$", "Rn", ",", "GPR32", ":", "$", "Rm", ",", "ro_Wextend32", ":", "$", "extend", ")", ",", "[", "(", "set", "(", "Ty", "regtype", ":", "$", "Rt", ")", ",", "(", "loadop", "(", "ro_Windexed32", "GPR64sp", ":", "$", "Rn", ",", "GPR32", ":", "$", "Rm", ",", "ro_Wextend32" ]
GCC	ia64	CPP	next_suggestion	CPU	623,887	[ "ok", "=", "expand_vselect", "(", "t1", ",", "d", "->", "op1", ",", "perm2", ",", "<NUM_LIT>", ")", ";" ]	[ "unsigned", "i", ";", "rtx", "t0", ",", "t1", ",", "mask", ",", "x", ";", "bool", "ok", ";", "if", "(", "d", "->", "vmode", "!=", "V4HImode", "\|\|", "d", "->", "one_operand_p", ")", "return", "false", ";", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "perm2", "[", "i", "]", "=", "d", "->", "perm", "[", "i", "]", "&", "<NUM_LIT>", ";", "rmask", "[", "i", "]", "=", "(", "d", "->", "perm", "[", "i", "]", "&", "<NUM_LIT>", "?", "const0_rtx", ":", "constm1_rtx", ")", ";", "}", "mask", "=", "gen_rtx_CONST_VECTOR", "(", "V4HImode", ",", "gen_rtvec_v", "(", "<NUM_LIT>", ",", "rmask", ")", ")", ";", "mask", "=", "force_reg", "(", "V4HImode", ",", "mask", ")", ";", "t0", "=", "gen_reg_rtx", "(", "V4HImode", ")", ";", "t1", "=", "gen_reg_rtx", "(", "V4HImode", ")", ";", "ok", "=", "expand_vselect", "(", "t0", ",", "d", "->", "op0", ",", "perm2", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "ok", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,888	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	623,889	[ ";" ]	[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>" ]
LLVM	AArch64	CPP	stmt_completion	CPU	623,890	[ "VSELECT", ":" ]	[ "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SPONENTRY", ":", "return", "LowerSPONENTRY", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ADDROFRETURNADDR", ":", "return", "LowerADDROFRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CONCAT_VECTORS", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_VECTOR_ELT", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SPLAT_VECTOR", ":", "return", "LowerSPLAT_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_SUBVECTOR", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INSERT_SUBVECTOR", ":", "return", "LowerINSERT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SDIV", ":", "case", "ISD", "::", "UDIV", ":", "return", "LowerDIV", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SMIN", ":", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "case", "ISD", "::", "UMIN", ":", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "case", "ISD", "::", "SMAX", ":", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "case", "ISD", "::", "UMAX", ":", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "case", "ISD", "::", "SRA", ":", "case", "ISD", "::", "SRL", ":", "case", "ISD", "::", "SHL", ":", "return", "LowerVectorSRA_SRL_SHL", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SHL_PARTS", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SRL_PARTS", ":", "case", "ISD", "::", "SRA_PARTS", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTPOP", ":", "return", "LowerCTPOP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FCOPYSIGN", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "OR", ":", "return", "LowerVectorOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "XOR", ":", "return", "LowerXOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "PREFETCH", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "case", "ISD", "::", "UINT_TO_FP", ":", "case", "ISD", "::", "STRICT_SINT_TO_FP", ":", "case", "ISD", "::", "STRICT_UINT_TO_FP", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_SINT", ":", "case", "ISD", "::", "FP_TO_UINT", ":", "case", "ISD", "::", "STRICT_FP_TO_SINT", ":", "case", "ISD", "::", "STRICT_FP_TO_UINT", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FSINCOS", ":", "return", "LowerFSINCOS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FLT_ROUNDS_", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "MUL", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "STORE", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VECREDUCE_ADD", ":", "case", "ISD", "::", "VECREDUCE_AND", ":", "case", "ISD", "::", "VECREDUCE_OR", ":", "case", "ISD", "::", "VECREDUCE_SMAX", ":", "case", "ISD", "::", "VECREDUCE_SMIN", ":", "case", "ISD", "::", "VECREDUCE_UMAX", ":", "case", "ISD", "::", "VECREDUCE_UMIN", ":", "case", "ISD", "::", "VECREDUCE_FMAX", ":", "case", "ISD", "::", "VECREDUCE_FMIN", ":", "return", "LowerVECREDUCE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_SUB", ":", "return", "LowerATOMIC_LOAD_SUB", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_AND", ":", "return", "LowerATOMIC_LOAD_AND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VSCALE", ":", "return", "LowerVSCALE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ANY_EXTEND", ":", "case", "ISD", "::", "SIGN_EXTEND", ":", "case", "ISD", "::", "ZERO_EXTEND", ":", "return", "LowerFixedLengthVectorIntExtendToSVE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SIGN_EXTEND_INREG", ":", "{", "EVT", "ExtraVT", "=", "cast", "<", "VTSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getVT", "(", ")", ";", "EVT", "ExtraEltVT", "=", "ExtraVT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "(", "ExtraEltVT", "!=", "MVT", "::", "i8", ")", "&&", "(", "ExtraEltVT", "!=", "MVT", "::", "i16", ")", "&&", "(", "ExtraEltVT", "!=", "MVT", "::", "i32", ")", "&&", "(", "ExtraEltVT", "!=", "MVT", "::", "i64", ")", ")", "return", "SDValue", "(", ")", ";", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "case", "ISD", "::", "TRUNCATE", ":", "return", "LowerTRUNCATE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "LOAD", ":", "if", "(", "useSVEForFixedLengthVectorVT", "(", "Op", ".", "getValueType", "(", ")", ")", ")", "return", "LowerFixedLengthVectorLoadToSVE", "(", "Op", ",", "DAG", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected request to lower ISD::LOAD", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ADD", ":", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "AND", ":", "return", "LowerToScalableOp", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SUB", ":", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "FMAXNUM", ":", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "FMINNUM", ":", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,891	[ "}" ]	[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "GP", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	623,892	[ "LHS", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{" ]	[ "switch", "(", "LHS", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "ZERO_EXTEND", ":", "case", "ISD", "::", "SIGN_EXTEND", ":", "case", "ISD", "::", "ANY_EXTEND", ":", "{", "if", "(", "VT", "!=", "MVT", "::", "i64", ")", "break", ";", "KnownBits", "Known", ";", "SDValue", "X", "=", "LHS", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "DAG", ".", "computeKnownBits", "(", "X", ",", "Known", ")", ";", "unsigned", "LZ", "=", "Known", ".", "countMinLeadingZeros", "(", ")", ";", "if", "(", "LZ", "<", "RHSVal", ")", "break", ";", "EVT", "XVT", "=", "X", ".", "getValueType", "(", ")", ";", "SDValue", "Shl", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "SL", ",", "XVT", ",", "X", ",", "SDValue", "(", "RHS", ",", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getZExtOrTrunc", "(", "Shl", ",", "SL", ",", "VT", ")", ";", "}", "case", "ISD", "::", "OR", ":", "if", "(", "!", "isOrEquivalentToAdd", "(", "DAG", ",", "LHS", ")", ")", "break", ";", "LLVM_FALLTHROUGH", ";", "case", "ISD", "::", "ADD", ":", "{", "if", "(", "ConstantSDNode", "*", "C2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(" ]
GCC	arm	CPP	stmt_completion	CPU	623,893	[ "a", ";" ]	[ "vreinterpret_p16_f32", "(", "float32x2_t", "_", "_", "a", ")", "{", "return", "(", "poly16x4_t", ")", "_", "_" ]
GCC	tilegx	MD	stmt_completion	VLIW	623,894	[ ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "truncate", ":", "SI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
LLVM	Cpu0	TD	stmt_completion	CPU	623,895	[ "GPROut", ",", "mem", ",", "Pseudo", ">", ";" ]	[ "def", "#", "NAME", "#", ":", "LoadM", "<", "op", ",", "instr_asm", ",", "OpNode", "," ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	623,896	[ "}" ]	[ "MachineFunction", "", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "Register", "PCReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_64RegClass", ")", ";", "auto", "I", "=", "MBB", ".", "end", "(", ")", ";", "MachineInstr", "", "GetPC", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_GETPC_B64", ")", ",", "PCReg", ")", ";", "if", "(", "BrOffset", ">=", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_ADD_U32", ")", ")", ".", "addReg", "(", "PCReg", ",", "RegState", "::", "Define", ",", "AMDGPU", "::", "sub0", ")", ".", "addReg", "(", "PCReg", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub0", ")", ".", "addMBB", "(", "&", "DestBB", ",", "MO_LONG_BRANCH_FORWARD", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_ADDC_U32", ")", ")", ".", "addReg", "(", "PCReg", ",", "RegState", "::", "Define", ",", "AMDGPU", "::", "sub1", ")", ".", "addReg", "(", "PCReg", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_SUB_U32", ")", ")", ".", "addReg", "(", "PCReg", ",", "RegState", "::", "Define", ",", "AMDGPU", "::", "sub0", ")", ".", "addReg", "(", "PCReg", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub0", ")", ".", "addMBB", "(", "&", "DestBB", ",", "MO_LONG_BRANCH_BACKWARD", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_SUBB_U32", ")", ")", ".", "addReg", "(", "PCReg", ",", "RegState", "::", "Define", ",", "AMDGPU", "::", "sub1", ")", ".", "addReg", "(", "PCReg", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	623,897	[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "class", "BaseSIMDPairwiseScalar", "<", "bit", "U", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterOperand", "regtype", ",", "RegisterOperand", "vectype", ",", "string", "asm", ",", "string", "kind", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "vectype", ":", "$", "Rn", ")", ",", "asm", ",", "<STR_LIT>", "#", "kind", "#", "<STR_LIT>", "#", "kind", "#", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteVd", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
LLVM	ARM	TD	next_suggestion	CPU	623,898	[ "}" ]	[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	623,899	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "unspec", ":", "DF", "[", "(", "match_operand", ":", "IBM128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_FIX_TRUNC_TF", ")", ")", "(", "clobber", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr" ]

LLVM

SystemZ

CPP

program_repair

CPU

623,800

[ "<FIXS>", "Register", "Reg", "=", "VA", ".", "getLocReg", "(", ")", ";", "<FIXE>" ]

[ "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "<BUGS>", "unsigned", "Reg", "=", "VA", ".", "getLocReg", "(", ")", ";", "<BUGE>", "if", "(", "Reg", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "Outs", "[", "I", "]", ".", "Flags", ".", "isSwiftSelf", "(", ")", "||", "Outs", "[", "I", "]", ".", "Flags", ".", "isSwiftError", "(", ")", ")" ]

GCC

i386

CPP

stmt_completion

CPU

623,801

[ "m512", "_", "_", "A", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m512", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_moveldup_ps", "(", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

623,802

[ ";" ]

[ "MF", "->", "insert", "(", "MFI", ",", "LoopCmpMBB", ")", ";", "MF", "->", "insert", "(", "MFI", ",", "CmpSuccMBB", ")", ";", "MF", "->", "insert", "(", "MFI", ",", "ExitMBB", ")", ";", "ExitMBB", "->", "splice", "(", "ExitMBB", "->", "begin", "(", ")", ",", "&", "MBB", ",", "std", "::", "next", "(", "MI", ".", "getIterator", "(", ")", ")", ",", "MBB", ".", "end", "(", ")", ")", ";", "ExitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "&", "MBB", ")", ";", "MBB", ".", "addSuccessor", "(", "LoopCmpMBB", ")", ";", "MachineBasicBlock", "*", "CurrentMBB", "=", "LoopCmpMBB", ";", "BuildMI", "(", "CurrentMBB", ",", "DL", ",", "LL", ",", "Old", ")", ".", "addReg", "(", "RA", ")", ".", "addReg", "(", "RB", ")", ";", "BuildMI", "(", "CurrentMBB", ",", "DL", ",", "TII", "->", "get", "(", "PPC", "::", "XOR8", ")", ",", "ScratchLo", ")", ".", "addReg", "(", "OldLo", ")", ".", "addReg", "(", "CmpLo", ")", ";", "BuildMI", "(", "CurrentMBB", ",", "DL", ",", "TII", "->", "get", "(", "PPC", "::", "XOR8", ")", ",", "ScratchHi", ")", ".", "addReg", "(", "OldHi", ")", ".", "addReg", "(", "CmpHi", ")", ";", "BuildMI", "(", "CurrentMBB", ",", "DL", ",", "TII", "->", "get", "(", "PPC", "::", "OR8_rec", ")", ",", "ScratchLo", ")", ".", "addReg", "(", "ScratchLo", ")", ".", "addReg", "(", "ScratchHi", ")", ";", "BuildMI", "(", "CurrentMBB", ",", "DL", ",", "TII", "->", "get", "(", "PPC", "::", "BCC", ")", ")", ".", "addImm", "(", "PPC", "::", "PRED_NE", ")", ".", "addReg", "(", "PPC", "::", "CR0", ")", ".", "addMBB", "(", "ExitMBB", ")", ";", "CurrentMBB", "->", "addSuccessor", "(", "CmpSuccMBB", ")", ";", "CurrentMBB", "->", "addSuccessor", "(", "ExitMBB", ")", ";", "CurrentMBB", "=", "CmpSuccMBB", ";", "PairedCopy", "(", "TII", ",", "*", "CurrentMBB", ",", "CurrentMBB", "->", "end", "(", ")", ",", "DL", ",", "ScratchHi", ",", "ScratchLo", ",", "NewHi", ",", "NewLo", ")", ";", "BuildMI", "(", "CurrentMBB", ",", "DL", ",", "SC", ")", ".", "addReg", "(", "Scratch", ")", ".", "addReg", "(", "RA", ")", ".", "addReg", "(", "RB", ")", ";", "BuildMI", "(", "CurrentMBB", ",", "DL", ",", "TII", "->", "get", "(", "PPC", "::", "BCC", ")", ")", ".", "addImm", "(", "PPC", "::", "PRED_NE", ")", ".", "addReg", "(", "PPC", "::", "CR0", ")", ".", "addMBB", "(", "LoopCmpMBB", ")", ";", "CurrentMBB", "->", "addSuccessor", "(", "LoopCmpMBB", ")", ";", "CurrentMBB", "->", "addSuccessor", "(", "ExitMBB", ")", ";", "bool", "anyChange", "=", "false", ";", "do", "{", "anyChange", "=", "recomputeLiveIns", "(", "*", "ExitMBB", ")", "||", "recomputeLiveIns", "(", "*", "CmpSuccMBB", ")", "||", "recomputeLiveIns", "(", "*", "LoopCmpMBB", ")", ";", "}", "while", "(", "anyChange", ")", ";", "NMBBI", "=", "MBB", ".", "end", "(", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

623,803

[ "(", "J", ")", "||", "StoreJ", ";" ]

[ "if", "(", "HII", "->", "isNewValueInst", "(", "J", ")", "||", "HII", "->", "isMemOp", "(", "J", ")", "||", "HII", "->", "isMemOp", "(", "I", ")", ")", "return", "true", ";", "}", "else", "{", "bool", "MopStI", "=", "HII", "->", "isMemOp", "(", "I", ")", "||", "StoreI", ";", "bool", "MopStJ", "=", "HII", "->", "isMemOp" ]

LLVM

X86

CPP

next_suggestion

CPU

623,804

[ "}" ]

[ "unsigned", "NumElems", "=", "Op", ".", "getNumOperands", "(", ")", ";", "unsigned", "NumZero", "=", "<NUM_LIT>", ";", "unsigned", "NumNonZero", "=", "<NUM_LIT>", ";", "unsigned", "NonZeros", "=", "<NUM_LIT>", ";", "bool", "IsAllConstants", "=", "true", ";", "SmallSet", "<", "SDValue", ",", "<NUM_LIT>", ">", "Values", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElems", ";", "++", "i", ")", "{", "SDValue", "Elt", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Elt", ".", "getOpcode", "(", ")", "==", "ISD", "::", "UNDEF", ")", "continue", ";", "Values", ".", "insert", "(", "Elt", ")", ";", "if", "(", "Elt", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "Constant", "&&", "Elt", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "ConstantFP", ")", "IsAllConstants", "=", "false", ";", "if", "(", "X86", "::", "isZeroNode", "(", "Elt", ")", ")", "NumZero", "++", ";", "else", "{", "NonZeros", "|=", "(", "<NUM_LIT>", "<<", "i", ")", ";", "NumNonZero", "++", ";", "}", "}", "if", "(", "NumNonZero", "==", "<NUM_LIT>", ")", "{", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "}", "if", "(", "NumNonZero", "==", "<NUM_LIT>", ")", "{", "unsigned", "Idx", "=", "CountTrailingZeros_32", "(", "NonZeros", ")", ";", "SDValue", "Item", "=", "Op", ".", "getOperand", "(", "Idx", ")", ";", "if", "(", "ExtVT", "==", "MVT", "::", "i64", "&&", "!", "Subtarget", "->", "is64Bit", "(", ")", "&&", "(", "!", "IsAllConstants", "||", "Idx", "==", "<NUM_LIT>", ")", ")", "{", "if", "(", "DAG", ".", "MaskedValueIsZero", "(", "Item", ",", "APInt", "::", "getBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "{", "EVT", "VecVT", "=", "VT", "==", "MVT", "::", "v2i64", "?", "MVT", "::", "v4i32", ":", "MVT", "::", "v2i32", ";", "unsigned", "VecElts", "=", "VT", "==", "MVT", "::", "v2i64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Item", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "MVT", "::", "i32", ",", "Item", ")", ";", "Item", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VecVT", ",", "Item", ")", ";", "Item", "=", "getShuffleVectorZeroOrUndef", "(", "Item", ",", "<NUM_LIT>", ",", "true", ",", "Subtarget", "->", "hasSSE2", "(", ")", ",", "DAG", ")", ";", "if", "(", "Idx", "!=", "<NUM_LIT>", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", ";", "Mask", ".", "push_back", "(", "Idx", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "VecElts", ";", "++", "i", ")", "Mask", ".", "push_back", "(", "i", ")", ";", "Item", "=", "DAG", ".", "getVectorShuffle", "(", "VecVT", ",", "dl", ",", "Item", ",", "DAG", ".", "getUNDEF", "(", "Item", ".", "getValueType", "(", ")", ")", ",", "&", "Mask", "[", "<NUM_LIT>", "]", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Item", ")", ";", "}", "}", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "{", "if", "(", "NumZero", "==", "<NUM_LIT>", ")", "{", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VT", ",", "Item", ")", ";", "}", "else", "if", "(", "ExtVT", "==", "MVT", "::", "i32", "||", "ExtVT", "==", "MVT", "::", "f32", "||", "ExtVT", "==", "MVT", "::", "f64", "||", "(", "ExtVT", "==", "MVT", "::", "i64", "&&", "Subtarget", "->", "is64Bit", "(", ")", ")", ")", "{", "Item", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VT", ",", "Item", ")", ";", "return", "getShuffleVectorZeroOrUndef", "(", "Item", ",", "<NUM_LIT>", ",", "true", ",", "Subtarget", "->", "hasSSE2", "(", ")", ",", "DAG", ")", ";", "}", "else", "if", "(", "ExtVT", "==", "MVT", "::", "i16", "||", "ExtVT", "==", "MVT", "::", "i8", ")", "{", "Item", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "MVT", "::", "i32", ",", "Item", ")", ";", "EVT", "MiddleVT", "=", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "?", "MVT", "::", "v2i32", ":", "MVT", "::", "v4i32", ";", "Item", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "MiddleVT", ",", "Item", ")", ";", "Item", "=", "getShuffleVectorZeroOrUndef", "(", "Item", ",", "<NUM_LIT>", ",", "true", ",", "Subtarget", "->", "hasSSE2", "(", ")", ",", "DAG", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "VT", ",", "Item", ")", ";", "}", "}", "if", "(", "NumElems", "==", "<NUM_LIT>", "&&", "Idx", "==", "<NUM_LIT>", "&&", "X86", "::", "isZeroNode", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "!", "X86", "::", "isZeroNode", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "unsigned", "NumBits", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "return", "getVShift", "(", "true", ",", "VT", ",", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "NumBits", "/", "<NUM_LIT>", ",", "DAG", ",", "*", "this", ",", "dl", ")", ";", "}", "if", "(", "IsAllConstants", ")", "return", "SDValue", "(", ")", ";", "if", "(", "EVTBits", "==", "<NUM_LIT>", ")", "{", "Item", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VT", ",", "Item", ")", ";", "Item", "=", "getShuffleVectorZeroOrUndef", "(", "Item", ",", "<NUM_LIT>", ",", "NumZero", ">", "<NUM_LIT>", ",", "Subtarget", "->", "hasSSE2", "(", ")", ",", "DAG", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "MaskVec", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElems", ";", "i", "++", ")", "MaskVec", ".", "push_back", "(", "i", "==", "Idx", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Item", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "&", "MaskVec", "[", "<NUM_LIT>", "]", ")", ";", "}", "}", "if", "(", "Values", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "EVTBits", "==", "<NUM_LIT>", ")", "{", "unsigned", "Idx", "=", "CountTrailingZeros_32", "(", "NonZeros", ")", ";", "SDValue", "Item", "=", "Op", ".", "getOperand", "(", "Idx", ")", ";", "if", "(", "Op", ".", "getNode", "(", ")", "->", "isOnlyUserOf", "(", "Item", ".", "getNode", "(", ")", ")", ")", "return", "LowerAsSplatVectorLoad", "(", "Item", ",", "VT", ",", "dl", ",", "DAG", ")", ";", "}", "return", "SDValue", "(", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

623,805

[ "_", "B", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cvtsd_ss", "(", "_", "_", "m128", "_", "_", "A", ",", "_", "_", "m128d", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_cvtsd2ss", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "_", "_", "v2df", ")", "_" ]

GCC

i386

MD

stmt_completion

CPU

623,806

[ "V2DF", "<STR_LIT>", ")", "]", ")" ]

[ "(", "V8SF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")", "(" ]

LLVM

AMDGPU

CPP

program_repair

GPU

623,807

[ "<FIXS>", "OperandMatchResultTy", "AMDGPUAsmParser", "::", "parseSWaitCnt", "(", "OperandVector", "&", "Operands", ")", "{", "<FIXE>" ]

[ "return", "true", ";", "}", "<BUGS>", "OperandMatchResultTyAMDGPUAsmParser", "::", "parseSWaitCntOps", "(", "OperandVector", "&", "Operands", ")", "{", "<BUGE>", "AMDGPU", "::", "IsaVersion", "ISA", "=", "AMDGPU", "::", "getIsaVersion", "(", "getSTI", "(", ")", ".", "getCPU", "(", ")", ")", ";", "int64_t", "Waitcnt", "=", "getWaitcntBitMask", "(", "ISA", ")", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";" ]

GCC

arm

CPP

stmt_completion

CPU

623,808

[ ")", "{" ]

[ "vreinterpret_s8_s32", "(", "int32x2_t", "_", "_", "a" ]

GCC

i386

CPP

stmt_completion

CPU

623,809

[ "unsigned", "short", "_", "_", "X", ")", "{" ]

[ "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "tzcnt_u16", "(" ]

LLVM

ARM

TD

program_repair

CPU

623,810

[ "<FIXS>", "class", "tHintAlias", "string", "Asm", ",", "dag", "Result", ",", "bit", "EmitPriority", "=", "<NUM_LIT>", ">", ":", "tInstAlias", "Asm", ",", "Result", ",", "EmitPriority", ">", "{", "<FIXE>", "<FIXS>", "def", ":", "tHintAlias", "<STR_LIT>", ",", "(", "tHINT", "<NUM_LIT>", ",", "pred", ":", "$", "p", ")", ",", "<NUM_LIT>", ">", ";", "def", ":", "tHintAlias", "<STR_LIT>", ",", "(", "tHINT", "<NUM_LIT>", ",", "pred", ":", "$", "p", ")", ",", "<NUM_LIT>", ">", ";", "def", ":", "tHintAlias", "<STR_LIT>", ",", "(", "tHINT", "<NUM_LIT>", ",", "pred", ":", "$", "p", ")", ",", "<NUM_LIT>", ">", ";", "def", ":", "tHintAlias", "<STR_LIT>", ",", "(", "tHINT", "<NUM_LIT>", ",", "pred", ":", "$", "p", ")", ",", "<NUM_LIT>", ">", ";", "def", ":", "tHintAlias", "<STR_LIT>", ",", "(", "tHINT", "<NUM_LIT>", ",", "pred", ":", "$", "p", ")", ",", "<NUM_LIT>", ">", ";", "def", ":", "tInstAlias", "<STR_LIT>", ",", "(", "tHINT", "<NUM_LIT>", ",", "pred", ":", "$", "p", ")", ",", "<NUM_LIT>", ">", "{", "<FIXE>" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";", "}", "<BUGS>", "class", "tHintAlias", "string", "Asm", ",", "dag", "Result", ">", ":", "tInstAlias", "Asm", ",", "Result", ">", "{", "<BUGE>", "let", "Predicates", "=", "[", "IsThumb", ",", "HasV6M", "]", ";", "}", "<BUGS>", "def", ":", "tHintAlias", "<STR_LIT>", ",", "(", "tHINT", "<NUM_LIT>", ",", "pred", ":", "$", "p", ")", ">", ";", "def", ":", "tHintAlias", "<STR_LIT>", ",", "(", "tHINT", "<NUM_LIT>", ",", "pred", ":", "$", "p", ")", ">", ";", "def", ":", "tHintAlias", "<STR_LIT>", ",", "(", "tHINT", "<NUM_LIT>", ",", "pred", ":", "$", "p", ")", ">", ";", "def", ":", "tHintAlias", "<STR_LIT>", ",", "(", "tHINT", "<NUM_LIT>", ",", "pred", ":", "$", "p", ")", ">", ";", "def", ":", "tHintAlias", "<STR_LIT>", ",", "(", "tHINT", "<NUM_LIT>", ",", "pred", ":", "$", "p", ")", ">", ";", "def", ":", "tInstAlias", "<STR_LIT>", ",", "(", "tHINT", "<NUM_LIT>", ",", "pred", ":", "$", "p", ")", ">", "{", "<BUGE>", "let", "Predicates", "=", "[", "IsThumb2", ",", "HasV8", "]", ";", "}" ]

LLVM

Hexagon

TD

stmt_completion

DSP

623,811

[ "=", "<NUM_LIT>", ";" ]

[ "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

623,812

[ "::", "move", "(", "Emitter", ")", ",", "RelaxAll", ")", ";" ]

[ "static", "MCStreamer", "*", "createMCStreamer", "(", "const", "Triple", "&", "T", ",", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "&&", "MAB", ",", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "&&", "OW", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "&&", "Emitter", ",", "bool", "RelaxAll", ")", "{", "return", "createAMDGPUELFStreamer", "(", "T", ",", "Context", ",", "std", "::", "move", "(", "MAB", ")", ",", "std", "::", "move", "(", "OW", ")", ",", "std" ]

LLVM

AArch64

TD

next_suggestion

CPU

623,813

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";" ]

[ "class", "BaseSIMDThreeSameVector", "<", "bit", "Q", ",", "bit", "U", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterOperand", "regtype", ",", "string", "asm", ",", "string", "kind", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ",", "regtype", ":", "$", "Rm", ")", ",", "asm", ",", "<STR_LIT>", "#", "kind", "#", "<STR_LIT>", "#", "kind", "#", "<STR_LIT>", "#", "kind", "#", "<STR_LIT>", "#", "kind", "#", "<STR_LIT>", ",", "<STR_LIT>", ",", "pattern", ">", ",", "Sched", "<", "[", "!", "if", "(", "Q", ",", "WriteVq", ",", "WriteVd", ")", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";" ]

GCC

visium

CPP

stmt_completion

Virtual ISA

623,814

[ "true", ";" ]

[ "enum", "machine_mode", "cc_mode", "=", "visium_select_cc_mode", "(", "code", ",", "op0", ",", "op1", ")", ";", "rtx", "flags", "=", "gen_rtx_REG", "(", "cc_mode", ",", "FLAGS_REGNUM", ")", ";", "rtx", "x", "=", "gen_rtx_COMPARE", "(", "cc_mode", ",", "op0", ",", "op1", ")", ";", "x", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "flags", ",", "x", ")", ";", "emit_insn", "(", "x", ")", ";", "x", "=", "gen_rtx_fmt_ee", "(", "code", ",", "VOIDmode", ",", "flags", ",", "const0_rtx", ")", ";", "x", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "x", ",", "gen_rtx_LABEL_REF", "(", "Pmode", ",", "label", ")", ",", "pc_rtx", ")", ";", "x", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "pc_rtx", ",", "x", ")", ";", "emit_jump_insn", "(", "x", ")", ";", "visium_flags_exposed", "=" ]

GCC

ia64

MD

next_suggestion

CPU

623,815

[ "<STR_LIT>" ]

[ "[", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", "]" ]

GCC

arm

MD

next_suggestion

CPU

623,816

[ "emit_insn", "(", "gen_neon_vget_high", "<", "V_widen_l", ">", "(", "operands", "[", "<NUM_LIT>", "]", ",", "tmpreg", ")", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "<", "V_double_width", ">", "<NUM_LIT>", "<STR_LIT>", ")", "(", "SE", ":", "<", "V_double_width", ">", "(", "match_operand", ":", "VDI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "rtx", "tmpreg", "=", "gen_reg_rtx", "(", "<", "V_widen", ">", "mode", ")", "emit_insn", "(", "gen_neon_vec_", "<", "US", ">", "shiftl_", "<", "mode", ">", "(", "tmpreg", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

GCC

cris

MD

program_repair

MPU

623,817

[ "<FIXS>", "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<FIXE>" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SI", "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGS>", "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "attr", "<STR_LIT>", ")" ]

GCC

sh

MD

next_suggestion

CPU

623,818

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "rotatert", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "reg", ":", "SI", "T_REG", ")", "(", "and", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]

GCC

ia64

CPP

program_repair

CPU

623,819

[ "<FIXS>", "static", "machine_mode", "hfa_element_mode", "(", "const_tree", ",", "bool", ")", ";", "static", "void", "ia64_setup_incoming_varargs", "(", "cumulative_args_t", ",", "machine_mode", ",", "<FIXE>", "<FIXS>", "static", "int", "ia64_arg_partial_bytes", "(", "cumulative_args_t", ",", "machine_mode", ",", "<FIXE>", "<FIXS>", "static", "rtx", "ia64_function_arg_1", "(", "cumulative_args_t", ",", "machine_mode", ",", "<FIXE>", "<FIXS>", "static", "rtx", "ia64_function_arg", "(", "cumulative_args_t", ",", "machine_mode", ",", "<FIXE>", "<FIXS>", "machine_mode", ",", "const_tree", ",", "bool", ")", ";", "static", "void", "ia64_function_arg_advance", "(", "cumulative_args_t", ",", "machine_mode", ",", "<FIXE>", "<FIXS>", "static", "unsigned", "int", "ia64_function_arg_boundary", "(", "machine_mode", ",", "<FIXE>", "<FIXS>", "static", "rtx", "ia64_libcall_value", "(", "machine_mode", ",", "const_rtx", ")", ";", "<FIXE>", "<FIXS>", "static", "int", "ia64_register_move_cost", "(", "machine_mode", ",", "reg_class_t", ",", "<FIXE>", "<FIXS>", "static", "int", "ia64_memory_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", ",", "<FIXE>" ]

[ "static", "void", "ia64_option_override", "(", "void", ")", ";", "static", "bool", "ia64_can_eliminate", "(", "const", "int", ",", "const", "int", ")", ";", "<BUGS>", "static", "enum", "machine_mode", "hfa_element_mode", "(", "const_tree", ",", "bool", ")", ";", "static", "void", "ia64_setup_incoming_varargs", "(", "cumulative_args_t", ",", "enum", "machine_mode", ",", "<BUGE>", "tree", ",", "int", "*", ",", "int", ")", ";", "<BUGS>", "static", "int", "ia64_arg_partial_bytes", "(", "cumulative_args_t", ",", "enum", "machine_mode", ",", "<BUGE>", "tree", ",", "bool", ")", ";", "<BUGS>", "static", "rtx", "ia64_function_arg_1", "(", "cumulative_args_t", ",", "enum", "machine_mode", ",", "<BUGE>", "const_tree", ",", "bool", ",", "bool", ")", ";", "<BUGS>", "static", "rtx", "ia64_function_arg", "(", "cumulative_args_t", ",", "enum", "machine_mode", ",", "<BUGE>", "const_tree", ",", "bool", ")", ";", "static", "rtx", "ia64_function_incoming_arg", "(", "cumulative_args_t", ",", "<BUGS>", "enum", "machine_mode", ",", "const_tree", ",", "bool", ")", ";", "static", "void", "ia64_function_arg_advance", "(", "cumulative_args_t", ",", "enum", "machine_mode", ",", "<BUGE>", "const_tree", ",", "bool", ")", ";", "<BUGS>", "static", "unsigned", "int", "ia64_function_arg_boundary", "(", "enum", "machine_mode", ",", "<BUGE>", "const_tree", ")", ";", "static", "bool", "ia64_function_ok_for_sibcall", "(", "tree", ",", "tree", ")", ";", "static", "bool", "ia64_return_in_memory", "(", "const_tree", ",", "const_tree", ")", ";", "static", "rtx", "ia64_function_value", "(", "const_tree", ",", "const_tree", ",", "bool", ")", ";", "<BUGS>", "static", "rtx", "ia64_libcall_value", "(", "enum", "machine_mode", ",", "const_rtx", ")", ";", "<BUGE>", "static", "bool", "ia64_function_value_regno_p", "(", "const", "unsigned", "int", ")", ";", "<BUGS>", "static", "int", "ia64_register_move_cost", "(", "enum", "machine_mode", ",", "reg_class_t", ",", "<BUGE>", "reg_class_t", ")", ";", "<BUGS>", "static", "int", "ia64_memory_move_cost", "(", "enum", "machine_mode", "mode", ",", "reg_class_t", ",", "<BUGE>", "bool", ")", ";", "static", "bool", "ia64_rtx_costs", "(", "rtx", ",", "int", ",", "int", ",", "int", ",", "int", "*", ",", "bool", ")", ";", "static", "int", "ia64_unspec_may_trap_p", "(", "const_rtx", ",", "unsigned", ")", ";" ]

GCC

mips

MD

stmt_completion

CPU

623,820

[ "<STR_LIT>", ")" ]

[ "(", "define_function_unit", "<STR_LIT>", "<NUM_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

623,821

[ "DAG", ",", "dl", ")", ";" ]

[ "if", "(", "Subtarget", ".", "hasDirectMove", "(", ")", "&&", "Subtarget", ".", "isPPC64", "(", ")", ")", "return", "LowerFP_TO_INTDirectMove", "(", "Op", ",", "DAG", ",", "dl", ")", ";", "ReuseLoadInfo", "RLI", ";", "LowerFP_TO_INTForReuse", "(", "Op", ",", "RLI", "," ]

GCC

arm

CPP

stmt_completion

CPU

623,822

[ "_", "_", "b", ")", ";" ]

[ "return", "_", "_", "arm_vcmpeqq_f32", "(", "_", "_", "a", "," ]

LLVM

AArch64

TD

stmt_completion

CPU

623,823

[ ",", "asm", ">", ",", "Sched", "<", "[", "WriteAdr", ",", "WriteLD", ",", "WriteLDHi", "]", ">", ";" ]

[ "class", "LoadPairPreIdx", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "bit", "V", ",", "RegisterOperand", "regtype", ",", "Operand", "indextype", ",", "string", "asm", ">", ":", "BaseLoadStorePairPreIdx", "<", "opc", ",", "V", ",", "<NUM_LIT>", ",", "(", "outs", "GPR64sp", ":", "$", "wback", ",", "regtype", ":", "$", "Rt", ",", "regtype", ":", "$", "Rt2", ")", ",", "(", "ins", "GPR64sp", ":", "$", "Rn", ",", "indextype", ":", "$", "offset", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,824

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_subh_h16_sat_ll", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

623,825

[ "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

GCC

i386

CPP

next_suggestion

CPU

623,826

[ "return", "xa", ";" ]

[ "tmp", "=", "gen_rtx_VEC_SELECT", "(", "mode", ",", "mask", ",", "tmp", ")", ";", "mask", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "mask", ",", "tmp", ")", ")", ";", "}", "emit_insn", "(", "gen_rtx_SET", "(", "xa", ",", "gen_rtx_AND", "(", "mode", ",", "op0", ",", "mask", ")", ")", ")", ";", "if", "(", "smask", ")", "*", "smask", "=", "mask", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

623,827

[ "&", "<NUM_LIT>", ")", ")", ";" ]

[ "const", "MClassSysReg", "*", "lookupMClassSysRegBy8bitSYSmValue", "(", "unsigned", "SYSm", ")", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "(", "SYSm" ]

GCC

aarch64

MD

stmt_completion

CPU

623,828

[ ")", "]", "UNPACK", ")", "]" ]

[ "[", "(", "match_operand", ":", "<", "VWIDE", ">", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "<", "VWIDE", ">", "[", "(", "match_operand", ":", "SVE_BHSI", "<NUM_LIT>", "<STR_LIT>" ]

GCC

i386

CPP

next_suggestion

CPU

623,829

[ "}" ]

[ "DECL_EXTERNAL", "(", "new", "_", "decl", ")", "=", "<NUM_LIT>", ";", "TREE_STATIC", "(", "new", "_", "decl", ")", "=", "<NUM_LIT>", ";", "TREE_PUBLIC", "(", "new", "_", "decl", ")", "=", "<NUM_LIT>", ";", "DECL_INITIAL", "(", "new", "_", "decl", ")", "=", "<NUM_LIT>", ";", "DECL_ARTIFICIAL", "(", "new", "_", "decl", ")", "=", "<NUM_LIT>", ";", "DECL_PRESERVE_P", "(", "new", "_", "decl", ")", "=", "<NUM_LIT>", ";", "make_decl_one_only", "(", "new", "_", "decl", ",", "DECL_ASSEMBLER_NAME", "(", "new", "_", "decl", ")", ")", ";", "assemble_variable", "(", "new", "_", "decl", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "return", "new", "_", "decl", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

623,830

[ ">", "{" ]

[ "def", "KryoWrite_1cyc_XY_195ln", ":", "SchedWriteRes", "<", "[", "KryoUnitXY", "]" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

623,831

[ "{" ]

[ "unsigned", "getFloatingPointParmsNum", "(", ")", "const" ]

GCC

m68k

CPP

next_suggestion

MPU

623,832

[ "else", "{" ]

[ "x", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "x", ",", "GEN_INT", "(", "reloc", ")", ")", ",", "UNSPEC_RELOC32", ")", ";", "x", "=", "gen_rtx_CONST", "(", "Pmode", ",", "x", ")", ";", "if", "(", "temp_reg", "==", "NULL", ")", "{", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "temp_reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "}", "emit_move_insn", "(", "temp_reg", ",", "x", ")", ";", "emit_insn", "(", "gen_addsi3", "(", "temp_reg", ",", "temp_reg", ",", "base_reg", ")", ")", ";", "x", "=", "temp_reg", ";", "}" ]

LLVM

ARM

TD

next_suggestion

CPU

623,833

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "class", "MVE_VHADDSUB", "<", "string", "iname", ",", "string", "suffix", ",", "bit", "U", ",", "bit", "subtract", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "MVE_int", "<", "iname", ",", "suffix", ",", "size", ",", "pattern", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "subtract", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

623,834

[ "}" ]

[ "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "if", "(", "isOSWindows", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "is64Bit", "(", ")", ")", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", "return", "isTargetELF", "(", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "AllowTaggedGlobals", "&&", "GV", "&&", "!", "isa", "<", "Function", ">", "(", "GV", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "if", "(", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "!", "isPositionIndependent", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Static", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

623,835

[ "aTReg", ";" ]

[ "return" ]

GCC

rs6000

MD

stmt_completion

CPU

623,836

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "div", ":", "GPR", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "GPR", "CA_REGNO", ")", ")", "]", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "compare", ":", "CC", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set_attr" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

623,837

[ "for", "(", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "MI", ".", "getIterator", "(", ")", ";" ]

[ "case", "AMDGPU", "::", "V_MOVRELD_B32_V4", ":", "case", "AMDGPU", "::", "V_MOVRELD_B32_V8", ":", "case", "AMDGPU", "::", "V_MOVRELD_B32_V16", ":", "{", "const", "MCInstrDesc", "&", "MovRelDesc", "=", "get", "(", "AMDGPU", "::", "V_MOVRELD_B32_e32", ")", ";", "unsigned", "VecReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "IsUndef", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ";", "unsigned", "SubReg", "=", "AMDGPU", "::", "sub0", "+", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "assert", "(", "VecReg", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MachineInstr", "*", "MovRel", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MovRelDesc", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "VecReg", ",", "SubReg", ")", ",", "RegState", "::", "Undef", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "VecReg", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addReg", "(", "VecReg", ",", "RegState", "::", "Implicit", "|", "(", "IsUndef", "?", "RegState", "::", "Undef", ":", "<NUM_LIT>", ")", ")", ";", "const", "int", "ImpDefIdx", "=", "MovRelDesc", ".", "getNumOperands", "(", ")", "+", "MovRelDesc", ".", "getNumImplicitUses", "(", ")", ";", "const", "int", "ImpUseIdx", "=", "ImpDefIdx", "+", "<NUM_LIT>", ";", "MovRel", "->", "tieOperands", "(", "ImpDefIdx", ",", "ImpUseIdx", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "SI_PC_ADD_REL_OFFSET", ":", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "RegLo", "=", "RI", ".", "getSubReg", "(", "Reg", ",", "AMDGPU", "::", "sub0", ")", ";", "unsigned", "RegHi", "=", "RI", ".", "getSubReg", "(", "Reg", ",", "AMDGPU", "::", "sub1", ")", ";", "MIBundleBuilder", "Bundler", "(", "MBB", ",", "MI", ")", ";", "Bundler", ".", "append", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_GETPC_B64", ")", ",", "Reg", ")", ")", ";", "Bundler", ".", "append", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_ADD_U32", ")", ",", "RegLo", ")", ".", "addReg", "(", "RegLo", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_ADDC_U32", ")", ",", "RegHi", ")", ".", "addReg", "(", "RegHi", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", "==", "SIInstrInfo", "::", "MO_NONE", ")", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "else", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Bundler", ".", "append", "(", "MIB", ")", ";", "finalizeBundle", "(", "MBB", ",", "Bundler", ".", "begin", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "EXIT_WWM", ":", "{", "MI", ".", "setDesc", "(", "get", "(", "AMDGPU", "::", "S_MOV_B64", ")", ")", ";", "break", ";", "}", "case", "TargetOpcode", "::", "BUNDLE", ":", "{", "if", "(", "!", "MI", ".", "mayLoad", "(", ")", ")", "return", "false", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

623,838

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pdn", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

623,839

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr" ]

LLVM

Mips

CPP

next_suggestion

CPU

623,840

[ "if", "(", "Kind", ".", "isMergeable1ByteCString", "(", ")", ")", "return", "false", ";" ]

[ "const", "MipsSubtarget", "&", "Subtarget", "=", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "useSmallSection", "(", ")", ")", "return", "false", ";", "const", "GlobalVariable", "*", "GVA", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "if", "(", "!", "GVA", ")", "return", "false", ";", "if", "(", "!", "Kind", ".", "isBSS", "(", ")", "&&", "!", "Kind", ".", "isDataRel", "(", ")", ")", "return", "false", ";" ]

GCC

sh

CPP

code_generation

CPU

623,841

[ "int", "shl_sext_kind", "(", "rtx", "left_rtx", ",", "rtx", "size_rtx", ",", "int", "*", "costp", ")", "{", "int", "left", ",", "size", ",", "insize", ",", "ext", ";", "int", "cost", "=", "<NUM_LIT>", ",", "best_cost", ";", "int", "kind", ";", "left", "=", "INTVAL", "(", "left_rtx", ")", ";", "size", "=", "INTVAL", "(", "size_rtx", ")", ";", "insize", "=", "size", "-", "left", ";", "gcc_assert", "(", "insize", ">", "<NUM_LIT>", ")", ";", "kind", "=", "<NUM_LIT>", ";", "best_cost", "=", "ashl_lshr_seq", "[", "<NUM_LIT>", "-", "insize", "]", ".", "insn_count", "+", "ashl_lshr_seq", "[", "<NUM_LIT>", "-", "size", "]", ".", "insn_count", ";", "if", "(", "size", "<=", "<NUM_LIT>", ")", "{", "cost", "=", "ashl_lshr_seq", "[", "<NUM_LIT>", "-", "insize", "]", ".", "insn_count", "+", "<NUM_LIT>", "+", "ashl_lshr_seq", "[", "<NUM_LIT>", "-", "size", "]", ".", "insn_count", ";", "if", "(", "cost", "<", "best_cost", ")", "{", "kind", "=", "<NUM_LIT>", ";", "best_cost", "=", "cost", ";", "}", "}", "for", "(", "ext", "=", "<NUM_LIT>", ";", "ext", ">=", "insize", ";", "ext", "-=", "<NUM_LIT>", ")", "{", "if", "(", "ext", "<=", "size", ")", "{", "cost", "=", "ext_ashl_lshr_seq", "[", "ext", "-", "insize", "]", ".", "insn_count", "+", "<NUM_LIT>", "+", "ashl_lshr_seq", "[", "size", "-", "ext", "]", ".", "insn_count", ";", "if", "(", "cost", "<", "best_cost", ")", "{", "kind", "=", "ext", "/", "(", "unsigned", ")", "<NUM_LIT>", ";", "best_cost", "=", "cost", ";", "}", "}", "if", "(", "EXT_SHIFT_SIGNED", "(", "size", "-", "ext", ")", ")", "cost", "=", "ext_ashl_lshr_seq", "[", "ext", "-", "insize", "]", ".", "insn_count", "+", "ext_ashl_lshr_seq", "[", "size", "-", "ext", "]", ".", "insn_count", "+", "<NUM_LIT>", ";", "else", "if", "(", "size", "<=", "<NUM_LIT>", ")", "cost", "=", "ext_ashl_lshr_seq", "[", "ext", "-", "insize", "]", ".", "insn_count", "+", "<NUM_LIT>", "+", "ext_ashl_lshr_seq", "[", "size", ">", "ext", "?", "size", "-", "ext", ":", "ext", "-", "size", "]", ".", "insn_count", "+", "<NUM_LIT>", ";", "else", "continue", ";", "if", "(", "cost", "<", "best_cost", ")", "{", "kind", "=", "ext", "/", "(", "unsigned", ")", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "best_cost", "=", "cost", ";", "}", "}", "if", "(", "insize", "<", "<NUM_LIT>", ")", "{", "cost", "=", "<NUM_LIT>", "+", "ashl_lshr_seq", "[", "left", "]", ".", "insn_count", ";", "if", "(", "cost", "<", "best_cost", ")", "{", "kind", "=", "<NUM_LIT>", ";", "best_cost", "=", "cost", ";", "}", "if", "(", "left", "<", "<NUM_LIT>", ")", "{", "cost", "=", "<NUM_LIT>", "+", "ext_ashl_lshr_seq", "[", "left", "+", "<NUM_LIT>", "]", ".", "insn_count", "+", "<NUM_LIT>", ";", "if", "(", "cost", "<", "best_cost", ")", "{", "kind", "=", "<NUM_LIT>", ";", "best_cost", "=", "cost", ";", "}", "}", "}", "if", "(", "TARGET_DYNSHIFT", ")", "{", "cost", "=", "ashl_lshr_seq", "[", "<NUM_LIT>", "-", "insize", "]", ".", "insn_count", "+", "<NUM_LIT>", "+", "SH_DYNAMIC_SHIFT_COST", ";", "if", "(", "cost", "<", "best_cost", ")", "{", "kind", "=", "<NUM_LIT>", ";", "best_cost", "=", "cost", ";", "}", "}", "if", "(", "costp", ")", "*", "costp", "=", "cost", ";", "return", "kind", ";", "}" ]

[ "Try", "to", "find", "a", "good", "way", "to", "implement", "the", "combiner", "pattern", "[", "(", "set", "(", "match_operand", ":", "SI", "0", "``", "register_operand", "''", "``", "=r", "''", ")", "(", "sign_extract", ":", "SI", "(", "ashift", ":", "SI", "(", "match_operand", ":", "SI", "1", "``", "register_operand", "''", "``", "r", "''", ")", "(", "match_operand", ":", "SI", "2", "``", "const_int_operand", "''", "``", "n", "''", ")", "(", "match_operand", ":", "SI", "3", "``", "const_int_operand", "''", "``", "n", "''", ")", "(", "const_int", "0", ")", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "T_REG", ")", ")", "]", "LEFT_RTX", "is", "operand", "2", "in", "the", "above", "pattern", ",", "and", "SIZE_RTX", "is", "operand", "3.", "return", "0", "for", "simple", "left", "/", "right", "shift", "combination", ".", "return", "1", "for", "left", "shift", "/", "8", "bit", "sign", "extend", "/", "left", "shift", ".", "return", "2", "for", "left", "shift", "/", "16", "bit", "sign", "extend", "/", "left", "shift", ".", "return", "3", "for", "left", "shift", "/", "8", "bit", "sign", "extend", "/", "shift", "/", "sign", "extend", ".", "return", "4", "for", "left", "shift", "/", "16", "bit", "sign", "extend", "/", "shift", "/", "sign", "extend", ".", "return", "5", "for", "left", "shift", "/", "16", "bit", "sign", "extend", "/", "right", "shift", "return", "6", "for", "<", "8", "bit", "sign", "extend", "/", "left", "shift", ".", "return", "7", "for", "<", "8", "bit", "sign", "extend", "/", "left", "shift", "/", "single", "right", "shift", ".", "If", "COSTP", "is", "nonzero", ",", "assign", "the", "calculated", "cost", "to", "*", "COSTP", "." ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

623,842

[ "(", ")", ";" ]

[ "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB" ]

GCC

avr

CPP

next_suggestion

MPU

623,843

[ "xop", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "bit_dest", ")", ";" ]

[ "int", "t_bit_src", "=", "-", "<NUM_LIT>", ";", "for", "(", "b", "=", "<NUM_LIT>", ";", "b", "<", "<NUM_LIT>", ";", "b", "++", ")", "for", "(", "bit_dest", "=", "<NUM_LIT>", ";", "bit_dest", "<", "<NUM_LIT>", ";", "bit_dest", "++", ")", "{", "int", "bit_src", "=", "avr_map", "(", "map", ",", "bit_dest", ")", ";", "if", "(", "b", "!=", "bit_src", "||", "bit_src", ">=", "<NUM_LIT>", "||", "(", "bit_dest", "==", "bit_src", "&&", "!", "fixp_p", ")", ")", "continue", ";", "if", "(", "t_bit_src", "!=", "bit_src", ")", "{", "t_bit_src", "=", "bit_src", ";", "xop", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "bit_src", ")", ";", "avr_asm_len", "(", "<STR_LIT>", "bst %T1%T3", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,844

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

X86

TD

stmt_completion

CPU

623,845

[ "store", "(", "v8f32", "VR256", ":", "$", "src", ")", ",", "addr", ":", "$", "dst", ")", "]", ">", ",", "VEX", ",", "VEX_L", ",", "VEX_WIG", ";" ]

[ "def", "VMOVUPSYmr", ":", "VPSI", "<", "<NUM_LIT>", ",", "MRMDestMem", ",", "(", "outs", ")", ",", "(", "ins", "f256mem", ":", "$", "dst", ",", "VR256", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,846

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

LLVM

Alpha

CPP

next_suggestion

MPU

623,847

[ "}" ]

[ "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "sourceReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "destReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcSR", "=", "DstSR", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "}", "return", "false", ";" ]

GCC

ia64

CPP

next_suggestion

CPU

623,848

[ "recog_memoized", "(", "dfa_stop_insn", ")", ";" ]

[ "temp_dfa_state", "=", "xmalloc", "(", "dfa_state_size", ")", ";", "prev_cycle_state", "=", "xmalloc", "(", "dfa_state_size", ")", ";", "}", "dfa_pre_cycle_insn", "=", "make_insn_raw", "(", "gen_pre_cycle", "(", ")", ")", ";", "SET_PREV_INSN", "(", "dfa_pre_cycle_insn", ")", "=", "SET_NEXT_INSN", "(", "dfa_pre_cycle_insn", ")", "=", "NULL_RTX", ";", "recog_memoized", "(", "dfa_pre_cycle_insn", ")", ";", "dfa_stop_insn", "=", "make_insn_raw", "(", "gen_insn_group_barrier", "(", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "SET_PREV_INSN", "(", "dfa_stop_insn", ")", "=", "SET_NEXT_INSN", "(", "dfa_stop_insn", ")", "=", "NULL_RTX", ";" ]

GCC

arm

CPP

stmt_completion

CPU

623,849

[ ")", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]

[ "return", "(", "uint8x8_t", ")", "_", "_", "builtin_neon_vshru_nv8qi", "(", "(", "int8x8_t" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

623,850

[ ")", "==", "MVT", "::", "f64", ")", "return", "LowerFP64_TO_INT", "(", "Op", ",", "DAG", ",", "true", ")", ";" ]

[ "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "i64", "&&", "Src", ".", "getValueType", "(" ]

GCC

i386

CPP

next_suggestion

CPU

623,851

[ "}" ]

[ "static", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "always_inline__", ")", ")", "_", "mm_cvtpd_pi32", "(", "_", "_", "m128d", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m64", ")", "_", "_", "builtin_ia32_cvtpd2pi", "(", "(", "_", "_", "v2df", ")", "_", "_", "A", ")", ";" ]

LLVM

Mips

TD

next_suggestion

CPU

623,852

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "funct", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "index", ";", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "index", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "fd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

623,853

[ "return", "false", ";" ]

[ "if", "(", "Revert", ")", "return", ";", "auto", "ValidateRanges", "=", "[", "]", "(", "MachineInstr", "*", "Start", ",", "MachineInstr", "*", "End", ",", "ARMBasicBlockUtils", "*", "BBUtils", ",", "MachineLoop", "&", "ML", ")", "{", "MachineBasicBlock", "*", "TgtBB", "=", "End", "->", "getOpcode", "(", ")", "==", "ARM", "::", "t2LoopEnd", "?", "End", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ":", "End", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "TgtBB", "!=", "ML", ".", "getHeader", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: LoopEnd is not targeting header.\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "BBUtils", "->", "getOffsetOf", "(", "End", ")", "<", "BBUtils", "->", "getOffsetOf", "(", "ML", ".", "getHeader", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "End", ",", "ML", ".", "getHeader", "(", ")", ",", "<NUM_LIT>", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: LE offset is out-of-range\\n", "<STR_LIT>", ")", ";" ]

GCC

aarch64

CPP

next_suggestion

CPU

623,854

[ "}" ]

[ "vdupd_laneq_f64", "(", "float64x2_t", "_", "_", "a", ",", "const", "int", "_", "_", "b", ")", "{", "return", "_", "_", "aarch64_vget_lane_any", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,855

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,856

[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

623,857

[ "}" ]

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "t_addrmode_rr_asm_operand", ";", "let", "MIOperandInfo", "=", "(", "ops", "tGPR", ":", "$", "base", ",", "tGPR", ":", "$", "offsreg", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

623,858

[ "<NUM_LIT>", ")", "return", "AMDGPU", "::", "NoRegister", ";" ]

[ "const", "SIRegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "SIInstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "unsigned", "AndOpc", "=", "AMDGPU", "::", "S_AND_B64", ";", "const", "unsigned", "Andn2Opc", "=", "AMDGPU", "::", "S_ANDN2_B64", ";", "const", "unsigned", "CondReg", "=", "AMDGPU", "::", "VCC", ";", "const", "unsigned", "ExecReg", "=", "AMDGPU", "::", "EXEC", ";", "auto", "I", "=", "llvm", "::", "find_if", "(", "MBB", ".", "terminators", "(", ")", ",", "[", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "return", "Opc", "==", "AMDGPU", "::", "S_CBRANCH_VCCZ", "||", "Opc", "==", "AMDGPU", "::", "S_CBRANCH_VCCNZ", ";", "}", ")", ";", "if", "(", "I", "==", "MBB", ".", "terminators", "(", ")", ".", "end", "(", ")", ")", "return", "AMDGPU", "::", "NoRegister", ";", "auto", "*", "And", "=", "TRI", "->", "findReachingDef", "(", "CondReg", ",", "AMDGPU", "::", "NoSubRegister", ",", "*", "I", ",", "MRI", ",", "LIS", ")", ";", "if", "(", "!", "And", "||", "And", "->", "getOpcode", "(", ")", "!=", "AndOpc", "||", "!", "And", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "!", "And", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "return", "AMDGPU", "::", "NoRegister", ";", "MachineOperand", "*", "AndCC", "=", "&", "And", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "CmpReg", "=", "AndCC", "->", "getReg", "(", ")", ";", "unsigned", "CmpSubReg", "=", "AndCC", "->", "getSubReg", "(", ")", ";", "if", "(", "CmpReg", "==", "ExecReg", ")", "{", "AndCC", "=", "&", "And", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "CmpReg", "=", "AndCC", "->", "getReg", "(", ")", ";", "CmpSubReg", "=", "AndCC", "->", "getSubReg", "(", ")", ";", "}", "else", "if", "(", "And", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "ExecReg", ")", "{", "return", "AMDGPU", "::", "NoRegister", ";", "}", "auto", "*", "Cmp", "=", "TRI", "->", "findReachingDef", "(", "CmpReg", ",", "CmpSubReg", ",", "*", "And", ",", "MRI", ",", "LIS", ")", ";", "if", "(", "!", "Cmp", "||", "!", "(", "Cmp", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_CMP_NE_U32_e32", "||", "Cmp", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_CMP_NE_U32_e64", ")", "||", "Cmp", "->", "getParent", "(", ")", "!=", "And", "->", "getParent", "(", ")", ")", "return", "AMDGPU", "::", "NoRegister", ";", "MachineOperand", "*", "Op1", "=", "TII", "->", "getNamedOperand", "(", "*", "Cmp", ",", "AMDGPU", "::", "OpName", "::", "src0", ")", ";", "MachineOperand", "*", "Op2", "=", "TII", "->", "getNamedOperand", "(", "*", "Cmp", ",", "AMDGPU", "::", "OpName", "::", "src1", ")", ";", "if", "(", "Op1", "->", "isImm", "(", ")", "&&", "Op2", "->", "isReg", "(", ")", ")", "std", "::", "swap", "(", "Op1", ",", "Op2", ")", ";", "if", "(", "!", "Op1", "->", "isReg", "(", ")", "||", "!", "Op2", "->", "isImm", "(", ")", "||", "Op2", "->", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "AMDGPU", "::", "NoRegister", ";", "unsigned", "SelReg", "=", "Op1", "->", "getReg", "(", ")", ";", "auto", "*", "Sel", "=", "TRI", "->", "findReachingDef", "(", "SelReg", ",", "Op1", "->", "getSubReg", "(", ")", ",", "*", "Cmp", ",", "MRI", ",", "LIS", ")", ";", "if", "(", "!", "Sel", "||", "Sel", "->", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "V_CNDMASK_B32_e64", ")", "return", "AMDGPU", "::", "NoRegister", ";", "if", "(", "TII", "->", "hasModifiersSet", "(", "*", "Sel", ",", "AMDGPU", "::", "OpName", "::", "src0_modifiers", ")", "||", "TII", "->", "hasModifiersSet", "(", "*", "Sel", ",", "AMDGPU", "::", "OpName", "::", "src0_modifiers", ")", ")", "return", "AMDGPU", "::", "NoRegister", ";", "Op1", "=", "TII", "->", "getNamedOperand", "(", "*", "Sel", ",", "AMDGPU", "::", "OpName", "::", "src0", ")", ";", "Op2", "=", "TII", "->", "getNamedOperand", "(", "*", "Sel", ",", "AMDGPU", "::", "OpName", "::", "src1", ")", ";", "MachineOperand", "*", "CC", "=", "TII", "->", "getNamedOperand", "(", "*", "Sel", ",", "AMDGPU", "::", "OpName", "::", "src2", ")", ";", "if", "(", "!", "Op1", "->", "isImm", "(", ")", "||", "!", "Op2", "->", "isImm", "(", ")", "||", "!", "CC", "->", "isReg", "(", ")", "||", "Op1", "->", "getImm", "(", ")", "!=", "<NUM_LIT>", "||", "Op2", "->", "getImm", "(", ")", "!=" ]

GCC

bfin

CPP

program_repair

DSP

623,859

[ "<FIXS>", "||", "!", "(", "VEC_last", "(", "edge", ",", "loop", "->", "incoming", ")", "->", "flags", "&", "EDGE_FALLTHRU", ")", ")", "<FIXE>" ]

[ "if", "(", "VEC_length", "(", "edge", ",", "loop", "->", "incoming", ")", ">", "<NUM_LIT>", "<BUGS>", "||", "!", "(", "VEC_last", "(", "edge", ",", "loop", "->", "incoming", ")", ".", "flags", "&", "EDGE_FALLTHRU", ")", ")", "<BUGE>", "{", "gcc_assert", "(", "JUMP_P", "(", "insn", ")", ")", ";", "insn", "=", "PREV_INSN", "(", "insn", ")", ";" ]

GCC

i386

CPP

program_repair

CPU

623,860

[ "<FIXS>", "emit_cmp_and_jump_insns", "(", "mem", ",", "const0_rtx", ",", "EQ", ",", "NULL", ",", "QImode", ",", "<NUM_LIT>", ",", "end_0_label", ")", ";", "<FIXE>" ]

[ "{", "emit_label", "(", "align_2_label", ")", ";", "<BUGS>", "emit_cmp_and_jump_insns", "(", "mem", ",", "const0_rtx", ",", "EQ", ",", "NULL", ",", "QImode", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "end_0_label", ")", ";", "<BUGE>", "if", "(", "TARGET_64BIT", ")", "emit_insn", "(", "gen_adddi3", "(", "out", ",", "out", ",", "const1_rtx", ")", ")", ";" ]

LLVM

AMDGPU

TD

stmt_completion

GPU

623,861

[ "addrKind", ",", "BUFAddrKind", ".", "BothEn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";" ]

[ "class", "MUBUF_SetupAddr", "<", "int", "addrKind", ">", "{", "bits", "<", "<NUM_LIT>", ">", "offen", "=", "!", "if", "(", "!", "eq", "(", "addrKind", ",", "BUFAddrKind", ".", "OffEn", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "addrKind", ",", "BUFAddrKind", ".", "BothEn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "bits", "<", "<NUM_LIT>", ">", "idxen", "=", "!", "if", "(", "!", "eq", "(", "addrKind", ",", "BUFAddrKind", ".", "IdxEn", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(" ]

LLVM

PowerPC

TD

stmt_completion

CPU

623,862

[ "(", "set", "i32", ":", "$", "dst", ",", "(", "PPCeh_sjlj_setjmp", "addr", ":", "$", "buf", ")", ")", "]", ">", ",", "Requires", "<", "[", "In32BitMode", "]", ">", ";" ]

[ "def", "EH_SjLj_SetJmp32", ":", "PPCCustomInserterPseudo", "<", "(", "outs", "gprc", ":", "$", "dst", ")", ",", "(", "ins", "memr", ":", "$", "buf", ")", ",", "<STR_LIT>", ",", "[" ]

LLVM

ARM64

TD

stmt_completion

CPU

623,863

[ "}", "=", "nzcv", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "nzcv", ";", "bits", "<", "<NUM_LIT>", ">", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

GCC

rs6000

CPP

code_generation

CPU

623,864

[ "rtx", "rs6000_got_register", "(", "rtx", "value", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "!", "can_create_pseudo_p", "(", ")", "&&", "!", "df_regs_ever_live_p", "(", "RS6000_PIC_OFFSET_TABLE_REGNUM", ")", ")", "df_set_regs_ever_live", "(", "RS6000_PIC_OFFSET_TABLE_REGNUM", ",", "true", ")", ";", "crtl", "->", "uses_pic_offset_table", "=", "<NUM_LIT>", ";", "return", "pic_offset_table_rtx", ";", "}" ]

[ "Return", "the", "GOT", "register", "." ]

GCC

rs6000

CPP

next_suggestion

CPU

623,865

[ "compare_rtx", "=", "gen_rtx_fmt_ee", "(", "code", ",", "CCFPmode", ",", "op0", ",", "op1", ")", ";" ]

[ "rtx", "cmove_rtx", ";", "rtx", "clobber_rtx", ";", "if", "(", "!", "can_create_pseudo_p", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "(", "compare_mode", "==", "result_mode", "||", "(", "compare_mode", "==", "SFmode", "&&", "result_mode", "==", "DFmode", ")", "||", "(", "compare_mode", "==", "DFmode", "&&", "result_mode", "==", "SFmode", ")", ")", ")", "return", "false", ";", "switch", "(", "code", ")", "{", "case", "EQ", ":", "case", "GE", ":", "case", "GT", ":", "break", ";", "case", "NE", ":", "case", "LT", ":", "case", "LE", ":", "code", "=", "swap_condition", "(", "code", ")", ";", "std", "::", "swap", "(", "op0", ",", "op1", ")", ";", "break", ";", "default", ":", "return", "false", ";", "}" ]

LLVM

Mips

CPP

stmt_completion

CPU

623,866

[ ")", ";" ]

[ "if", "(", "Opcode", "==", "Mips", "::", "MTC1", ")", "{", "unsigned", "Temp", "=", "Reg1", ";", "Reg1", "=", "Reg2", ";", "Reg2", "=", "Temp", ";", "}", "I", ".", "setOpcode", "(", "Opcode", ")", ";", "I", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg1", ")", ")", ";", "I", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg2", ")", ")", ";", "OutStreamer", "->", "EmitInstruction", "(", "I", ",", "STI" ]

LLVM

Hexagon

TD

stmt_completion

DSP

623,867

[ ">", ",", "Enc_a56825", "{" ]

[ "def", "A2_vavgub", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_6132ba3d", ",", "TypeALU64" ]

LLVM

SystemZ

TD

next_suggestion

CPU

623,868

[ "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "CCMaskLast", ";" ]

[ "let", "Pattern", "=", "pattern", ";", "let", "AsmString", "=", "asmstr", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "string", "DispKey", "=", "<STR_LIT>", ";", "string", "DispSize", "=", "<STR_LIT>", ";", "string", "OpKey", "=", "<STR_LIT>", ";", "string", "OpType", "=", "<STR_LIT>", ";", "string", "MemKey", "=", "<STR_LIT>", ";", "string", "MemType", "=", "<STR_LIT>", ";", "string", "NumOpsKey", "=", "<STR_LIT>", ";", "string", "NumOpsValue", "=", "<STR_LIT>", ";", "bit", "SimpleBDXLoad", "=", "<NUM_LIT>", ";", "bit", "SimpleBDXStore", "=", "<NUM_LIT>", ";", "bit", "Has20BitOffset", "=", "<NUM_LIT>", ";", "bit", "HasIndex", "=", "<NUM_LIT>", ";", "bit", "Is128Bit", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "AccessBytes", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "CCValues", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "CompareZeroCCMask", "=", "<NUM_LIT>", ";", "bit", "CCMaskFirst", "=", "<NUM_LIT>", ";", "bit", "CCMaskLast", "=", "<NUM_LIT>", ";", "bit", "IsLogical", "=", "<NUM_LIT>", ";", "bit", "CCIfNoSignedWrap", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "SimpleBDXLoad", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "SimpleBDXStore", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "Has20BitOffset", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "HasIndex", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "Is128Bit", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "AccessBytes", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CCValues", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CompareZeroCCMask", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "CCMaskFirst", ";" ]

GCC

i386

MD

program_repair

CPU

623,869

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "abort", "(", ")", "}", "}", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>" ]

LLVM

CSKY

TD

stmt_completion

CPU

623,870

[ "#", "<STR_LIT>", ";" ]

[ "let", "EncoderMethod", "=", "<STR_LIT>", "#", "shift", "#", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "SImmAsmOperand", "<", "num", ">", ";", "let", "DecoderMethod", "=", "<STR_LIT>", "#", "num", "#", "<STR_LIT>", "#", "shift" ]

LLVM

AArch64

CPP

code_generation

CPU

623,871

[ "AArch64GenInstrInfo", "::", "MachineOutlinerInstrType", "AArch64InstrInfo", "::", "getOutliningType", "(", "MachineInstr", "&", "MI", ")", "const", "{", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "AArch64FunctionInfo", "*", "FuncInfo", "=", "MF", "->", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "if", "(", "FuncInfo", "->", "getLOHRelated", "(", ")", ".", "count", "(", "&", "MI", ")", ")", "return", "MachineOutlinerInstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "isDebugValue", "(", ")", "||", "MI", ".", "isIndirectDebugValue", "(", ")", ")", "return", "MachineOutlinerInstrType", "::", "Invisible", ";", "if", "(", "MI", ".", "isTerminator", "(", ")", ")", "{", "if", "(", "MI", ".", "getParent", "(", ")", "->", "succ_empty", "(", ")", ")", "return", "MachineOutlinerInstrType", "::", "Legal", ";", "return", "MachineOutlinerInstrType", "::", "Illegal", ";", "}", "if", "(", "MI", ".", "isPosition", "(", ")", ")", "return", "MachineOutlinerInstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "readsRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "&", "getRegisterInfo", "(", ")", ")", "||", "MI", ".", "modifiesRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "&", "getRegisterInfo", "(", ")", ")", ")", "return", "MachineOutlinerInstrType", "::", "Illegal", ";", "for", "(", "const", "MachineOperand", "&", "MOP", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MOP", ".", "isCPI", "(", ")", "||", "MOP", ".", "isJTI", "(", ")", "||", "MOP", ".", "isCFIIndex", "(", ")", "||", "MOP", ".", "isFI", "(", ")", "||", "MOP", ".", "isTargetIndex", "(", ")", ")", "return", "MachineOutlinerInstrType", "::", "Illegal", ";", "if", "(", "MOP", ".", "isReg", "(", ")", "&&", "getRegisterInfo", "(", ")", ".", "regsOverlap", "(", "MOP", ".", "getReg", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", "MachineOutlinerInstrType", "::", "Illegal", ";", "}", "if", "(", "MI", ".", "modifiesRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "&", "RI", ")", "||", "MI", ".", "readsRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "&", "RI", ")", ")", "{", "if", "(", "MI", ".", "mayLoadOrStore", "(", ")", ")", "{", "unsigned", "Base", ";", "int64_t", "Offset", ";", "unsigned", "DummyWidth", ";", "if", "(", "!", "getMemOpBaseRegImmOfsWidth", "(", "MI", ",", "Base", ",", "Offset", ",", "DummyWidth", ",", "&", "RI", ")", "||", "Base", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "MachineOutlinerInstrType", "::", "Illegal", ";", "int64_t", "MinOffset", ",", "MaxOffset", ";", "unsigned", "DummyScale", ";", "getMemOpInfo", "(", "MI", ".", "getOpcode", "(", ")", ",", "DummyScale", ",", "DummyWidth", ",", "MinOffset", ",", "MaxOffset", ")", ";", "if", "(", "Offset", "+", "<NUM_LIT>", "<", "MinOffset", "||", "Offset", "+", "<NUM_LIT>", ">", "MaxOffset", ")", "return", "MachineOutlinerInstrType", "::", "Illegal", ";", "return", "MachineOutlinerInstrType", "::", "Legal", ";", "}", "return", "MachineOutlinerInstrType", "::", "Illegal", ";", "}", "return", "MachineOutlinerInstrType", "::", "Legal", ";", "}" ]

[ "Returns", "how", "or", "if", "MIT", "should", "be", "outlined", "." ]

LLVM

AArch64

TD

stmt_completion

CPU

623,872

[ "List", "#", "<STR_LIT>", ")", ",", "asmop", ">", ";" ]

[ "def", "_16B", ":", "NeonI_STVList", "<", "<NUM_LIT>", ",", "opcode", ",", "<NUM_LIT>", ",", "!", "cast", "<", "RegisterOperand", ">", "(" ]

GCC

i386

CPP

stmt_completion

CPU

623,873

[ ")", ",", "_", "_", "A", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_cvtsh_ss", "(", "_", "_", "mmask8", "_", "_", "A", ",", "_", "_", "m128", "_", "_", "B", ",", "_", "_", "m128h", "_", "_", "C", ")", "{", "return", "_", "_", "builtin_ia32_vcvtsh2ss_mask_round", "(", "_", "_", "C", ",", "_", "_", "B", ",", "_", "mm_avx512_setzero_ps", "(" ]

LLVM

AArch64

TD

next_suggestion

CPU

623,874

[ "}" ]

[ "def", "SystemPStateFieldWithImm0_15Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]

LLVM

LoongArch

CPP

code_generation

CPU

623,875

[ "const", "MCPhysReg", "*", "LoongArchRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "auto", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "LoongArchSubtarget", ">", "(", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_NoRegs_SaveList", ";", "switch", "(", "Subtarget", ".", "getTargetABI", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unrecognized ABI", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "CSR_ILP32S_LP64S_SaveList", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "CSR_ILP32F_LP64F_SaveList", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "CSR_ILP32D_LP64D_SaveList", ";", "}", "}" ]

[ "Code", "Generation", "virtual", "methods", "..." ]

LLVM

AArch64

CPP

next_suggestion

CPU

623,876

[ "for", "(", "InsertionPoints", "::", "iterator", "IPI", "=", "InsertPts", ".", "begin", "(", ")", ",", "EndIPI", "=", "InsertPts", ".", "end", "(", ")", ";" ]

[ "bool", "HasChanged", "=", "false", ";", "for", "(", "InsertionPointsPerFunc", "::", "iterator", "FctToInstPtsIt", "=", "InsPtsPerFunc", ".", "begin", "(", ")", ",", "EndIt", "=", "InsPtsPerFunc", ".", "end", "(", ")", ";", "FctToInstPtsIt", "!=", "EndIt", ";", "++", "FctToInstPtsIt", ")", "{", "InsertionPoints", "&", "InsertPts", "=", "FctToInstPtsIt", "->", "second", ";", "DominatorTree", "&", "DT", "=", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", "*", "FctToInstPtsIt", "->", "first", ")", ".", "getDomTree", "(", ")", ";", "GlobalVariable", "*", "PromotedGV", ";", "assert", "(", "!", "InsertPts", ".", "empty", "(", ")", "&&", "<STR_LIT>", "Empty uses does not need a definition", "<STR_LIT>", ")", ";", "Module", "*", "M", "=", "FctToInstPtsIt", "->", "first", "->", "getParent", "(", ")", ";", "DenseMap", "<", "Module", "*", ",", "GlobalVariable", "*", ">", "::", "iterator", "MapIt", "=", "ModuleToMergedGV", ".", "find", "(", "M", ")", ";", "if", "(", "MapIt", "==", "ModuleToMergedGV", ".", "end", "(", ")", ")", "{", "PromotedGV", "=", "new", "GlobalVariable", "(", "*", "M", ",", "Cst", "->", "getType", "(", ")", ",", "true", ",", "GlobalValue", "::", "InternalLinkage", ",", "nullptr", ",", "<STR_LIT>", "_PromotedConst", "<STR_LIT>", ",", "nullptr", ",", "GlobalVariable", "::", "NotThreadLocal", ")", ";", "PromotedGV", "->", "setInitializer", "(", "Cst", ")", ";", "ModuleToMergedGV", "[", "M", "]", "=", "PromotedGV", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Global replacement: ", "<STR_LIT>", ")", ";", "DEBUG", "(", "PromotedGV", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "'", "\\n", "'", ")", ";", "++", "NumPromoted", ";", "HasChanged", "=", "true", ";", "}", "else", "{", "PromotedGV", "=", "MapIt", "->", "second", ";", "}" ]

GCC

sparc

MD

stmt_completion

CPU

623,877

[ "?", "<STR_LIT>", ":", "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "unspec_volatile", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPECV_FLUSH", ")", "]", "<STR_LIT>", "{", "return", "TARGET_V9" ]

LLVM

ARM

CPP

program_repair

CPU

623,878

[ "<FIXS>", "MachineInstr", "&", "PrevMI", "=", "*", "PrevI", ";", "unsigned", "Opcode", "=", "PrevMI", ".", "getOpcode", "(", ")", ";", "<FIXE>", "<FIXS>", "MachineOperand", "&", "MO", "=", "PrevMI", ".", "getOperand", "(", "PrevMI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "PrevMI", ".", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "<FIXE>", "<FIXS>", "PrevMI", ".", "copyImplicitOps", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "*", "MBBI", ")", ";", "<FIXE>" ]

[ "while", "(", "PrevI", "->", "isDebugValue", "(", ")", "&&", "PrevI", "!=", "MBB", ".", "begin", "(", ")", ")", "<BUGS>", "-", "PrevI", ";", "MachineInstr", "*", "PrevMI", "=", "PrevI", ";", "unsigned", "Opcode", "=", "PrevMI", "->", "getOpcode", "(", ")", ";", "<BUGE>", "if", "(", "Opcode", "==", "ARM", "::", "LDMIA_UPD", "||", "Opcode", "==", "ARM", "::", "LDMDA_UPD", "||", "Opcode", "==", "ARM", "::", "LDMDB_UPD", "||", "Opcode", "==", "ARM", "::", "LDMIB_UPD", "||", "Opcode", "==", "ARM", "::", "t2LDMIA_UPD", "||", "Opcode", "==", "ARM", "::", "t2LDMDB_UPD", ")", "{", "<BUGS>", "MachineOperand", "&", "MO", "=", "PrevMI", "->", "getOperand", "(", "PrevMI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "<BUGE>", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "ARM", "::", "LR", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "(", "isThumb2", "?", "ARM", "::", "t2LDMIA_RET", ":", "ARM", "::", "LDMIA_RET", ")", ";", "assert", "(", "(", "(", "isThumb2", "&&", "Opcode", "==", "ARM", "::", "t2LDMIA_UPD", ")", "||", "Opcode", "==", "ARM", "::", "LDMIA_UPD", ")", "&&", "<STR_LIT>", "Unsupported multiple load-return!", "<STR_LIT>", ")", ";", "<BUGS>", "PrevMI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "<BUGE>", "MO", ".", "setReg", "(", "ARM", "::", "PC", ")", ";", "<BUGS>", "PrevMI", "->", "copyImplicitOps", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "*", "MBBI", ")", ";", "<BUGE>", "MBB", ".", "erase", "(", "MBBI", ")", ";", "return", "true", ";", "}" ]

LLVM

X86

CPP

stmt_completion

CPU

623,879

[ "||", "isUNPCKHMask", "(", "M", ",", "VT", ",", "Subtarget", "->", "hasAVX2", "(", ")", ")", "||", "isUNPCKL_v_undef_Mask", "(", "M", ",", "VT", ",", "Subtarget", "->", "hasAVX2", "(", ")", ")", "||", "isUNPCKH_v_undef_Mask", "(", "M", ",", "VT", ",", "Subtarget", "->", "hasAVX2", "(", ")", ")", ")", ";" ]

[ "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "return", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "<NUM_LIT>", "||", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "<NUM_LIT>", "]", ",", "VT", ")", "||", "isMOVLMask", "(", "M", ",", "VT", ")", "||", "isSHUFPMask", "(", "M", ",", "VT", ",", "Subtarget", "->", "hasAVX", "(", ")", ")", "||", "isPSHUFDMask", "(", "M", ",", "VT", ")", "||", "isPSHUFHWMask", "(", "M", ",", "VT", ")", "||", "isPSHUFLWMask", "(", "M", ",", "VT", ")", "||", "isPALIGNRMask", "(", "M", ",", "VT", ",", "Subtarget", ")", "||", "isUNPCKLMask", "(", "M", ",", "VT", ",", "Subtarget", "->", "hasAVX2", "(", ")", ")" ]

LLVM

Mips

TD

stmt_completion

CPU

623,880

[ "<STR_LIT>", ")", ";" ]

[ "dag", "OutOperandList", "=", "(", "outs", "ROWD", ":", "$", "wd", ")", ";", "dag", "InOperandList", "=", "(", "ins", "ROWS", ":", "$", "ws", ",", "uimm5", ":", "$", "m", ")", ";", "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", "," ]

LLVM

X86

TD

next_suggestion

CPU

623,881

[ "}" ]

[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

623,882

[ "MI", ";" ]

[ "void", "GCNHazardRecognizer", "::", "EmitInstruction", "(", "MachineInstr", "*", "MI", ")", "{", "CurrCycleInstr", "=" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

623,883

[ "IsQPXStackUnaligned", "=", "QPXStackUnaligned", ";" ]

[ "std", "::", "string", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empty", "(", ")", "||", "CPU", "==", "<STR_LIT>", "generic", "<STR_LIT>", ")", "{", "if", "(", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64le", ")", "CPUName", "=", "<STR_LIT>", "ppc64le", "<STR_LIT>", ";", "else", "CPUName", "=", "<STR_LIT>", "generic", "<STR_LIT>", ";", "}", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUName", ")", ";", "ParseSubtargetFeatures", "(", "CPUName", ",", "FS", ")", ";", "if", "(", "IsPPC64", "&&", "has64BitSupport", "(", ")", ")", "Use64BitRegs", "=", "true", ";", "if", "(", "isDarwin", "(", ")", ")", "HasLazyResolverStubs", "=", "true", ";", "if", "(", "(", "TargetTriple", ".", "isOSFreeBSD", "(", ")", "&&", "TargetTriple", ".", "getOSMajorVersion", "(", ")", ">=", "<NUM_LIT>", ")", "||", "TargetTriple", ".", "isOSNetBSD", "(", ")", "||", "TargetTriple", ".", "isOSOpenBSD", "(", ")", "||", "TargetTriple", ".", "isMusl", "(", ")", ")", "SecurePlt", "=", "true", ";", "if", "(", "HasSPE", "&&", "IsPPC64", ")", "report_fatal_error", "(", "<STR_LIT>", "SPE is only supported for 32-bit targets.\\n", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "HasSPE", "&&", "(", "HasAltivec", "||", "HasQPX", "||", "HasVSX", "||", "HasFPU", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "SPE and traditional floating point cannot both be enabled.\\n", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "!", "HasSPE", ")", "HasFPU", "=", "true", ";" ]

GCC

alpha

MD

stmt_completion

MPU

623,884

[ "mult", ":", "I48MODE", "(", "match_dup", "<NUM_LIT>", ")" ]

[ "(", "mult", ":", "I48MODE", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "trap_if", "(", "ne", "(", "mult", ":", "<", "DWI", ">", "(", "sign_extend", ":", "<", "DWI", ">", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "sign_extend", ":", "<", "DWI", ">", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "sign_extend", ":", "<", "DWI", ">", "(" ]

LLVM

AArch64

CPP

next_suggestion

CPU

623,885

[ "return", "LoopOptimized", ";" ]

[ "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "auto", "BB", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "LoopOptimized", "|=", "Optimize_PreWhileConversion", "(", "BB", ")", ";", "LoopOptimized", "|=", "Optimize_PostWhileConversion", "(", "BB", ")", ";", "LoopOptimized", "|=", "Transform_StructAddressing", "(", "BB", ")", ";", "VisitedBlocks", ".", "insert", "(", "BB", ")", ";", "}", "++", "NumVisited", ";", "if", "(", "LoopOptimized", ")", "++", "NumOptimized", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

623,886

[ ":", "$", "extend", ")", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteLDIdx", ",", "ReadAdrBase", "]", ">", "{" ]

[ "def", "roW", ":", "LoadStore32RO", "<", "sz", ",", "V", ",", "opc", ",", "asm", ",", "(", "outs", "regtype", ":", "$", "Rt", ")", ",", "(", "ins", "GPR64sp", ":", "$", "Rn", ",", "GPR32", ":", "$", "Rm", ",", "ro_Wextend32", ":", "$", "extend", ")", ",", "[", "(", "set", "(", "Ty", "regtype", ":", "$", "Rt", ")", ",", "(", "loadop", "(", "ro_Windexed32", "GPR64sp", ":", "$", "Rn", ",", "GPR32", ":", "$", "Rm", ",", "ro_Wextend32" ]

GCC

ia64

CPP

next_suggestion

CPU

623,887

[ "ok", "=", "expand_vselect", "(", "t1", ",", "d", "->", "op1", ",", "perm2", ",", "<NUM_LIT>", ")", ";" ]

[ "unsigned", "i", ";", "rtx", "t0", ",", "t1", ",", "mask", ",", "x", ";", "bool", "ok", ";", "if", "(", "d", "->", "vmode", "!=", "V4HImode", "||", "d", "->", "one_operand_p", ")", "return", "false", ";", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "perm2", "[", "i", "]", "=", "d", "->", "perm", "[", "i", "]", "&", "<NUM_LIT>", ";", "rmask", "[", "i", "]", "=", "(", "d", "->", "perm", "[", "i", "]", "&", "<NUM_LIT>", "?", "const0_rtx", ":", "constm1_rtx", ")", ";", "}", "mask", "=", "gen_rtx_CONST_VECTOR", "(", "V4HImode", ",", "gen_rtvec_v", "(", "<NUM_LIT>", ",", "rmask", ")", ")", ";", "mask", "=", "force_reg", "(", "V4HImode", ",", "mask", ")", ";", "t0", "=", "gen_reg_rtx", "(", "V4HImode", ")", ";", "t1", "=", "gen_reg_rtx", "(", "V4HImode", ")", ";", "ok", "=", "expand_vselect", "(", "t0", ",", "d", "->", "op0", ",", "perm2", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "ok", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,888

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

623,889

[ ";" ]

[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>" ]

LLVM

AArch64

CPP

stmt_completion

CPU

623,890

[ "VSELECT", ":" ]

[ "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SPONENTRY", ":", "return", "LowerSPONENTRY", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ADDROFRETURNADDR", ":", "return", "LowerADDROFRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CONCAT_VECTORS", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_VECTOR_ELT", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SPLAT_VECTOR", ":", "return", "LowerSPLAT_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_SUBVECTOR", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INSERT_SUBVECTOR", ":", "return", "LowerINSERT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SDIV", ":", "case", "ISD", "::", "UDIV", ":", "return", "LowerDIV", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SMIN", ":", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "case", "ISD", "::", "UMIN", ":", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "case", "ISD", "::", "SMAX", ":", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "case", "ISD", "::", "UMAX", ":", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "case", "ISD", "::", "SRA", ":", "case", "ISD", "::", "SRL", ":", "case", "ISD", "::", "SHL", ":", "return", "LowerVectorSRA_SRL_SHL", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SHL_PARTS", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SRL_PARTS", ":", "case", "ISD", "::", "SRA_PARTS", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTPOP", ":", "return", "LowerCTPOP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FCOPYSIGN", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "OR", ":", "return", "LowerVectorOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "XOR", ":", "return", "LowerXOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "PREFETCH", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "case", "ISD", "::", "UINT_TO_FP", ":", "case", "ISD", "::", "STRICT_SINT_TO_FP", ":", "case", "ISD", "::", "STRICT_UINT_TO_FP", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_SINT", ":", "case", "ISD", "::", "FP_TO_UINT", ":", "case", "ISD", "::", "STRICT_FP_TO_SINT", ":", "case", "ISD", "::", "STRICT_FP_TO_UINT", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FSINCOS", ":", "return", "LowerFSINCOS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FLT_ROUNDS_", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "MUL", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "STORE", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VECREDUCE_ADD", ":", "case", "ISD", "::", "VECREDUCE_AND", ":", "case", "ISD", "::", "VECREDUCE_OR", ":", "case", "ISD", "::", "VECREDUCE_SMAX", ":", "case", "ISD", "::", "VECREDUCE_SMIN", ":", "case", "ISD", "::", "VECREDUCE_UMAX", ":", "case", "ISD", "::", "VECREDUCE_UMIN", ":", "case", "ISD", "::", "VECREDUCE_FMAX", ":", "case", "ISD", "::", "VECREDUCE_FMIN", ":", "return", "LowerVECREDUCE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_SUB", ":", "return", "LowerATOMIC_LOAD_SUB", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_AND", ":", "return", "LowerATOMIC_LOAD_AND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VSCALE", ":", "return", "LowerVSCALE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ANY_EXTEND", ":", "case", "ISD", "::", "SIGN_EXTEND", ":", "case", "ISD", "::", "ZERO_EXTEND", ":", "return", "LowerFixedLengthVectorIntExtendToSVE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SIGN_EXTEND_INREG", ":", "{", "EVT", "ExtraVT", "=", "cast", "<", "VTSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getVT", "(", ")", ";", "EVT", "ExtraEltVT", "=", "ExtraVT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "(", "ExtraEltVT", "!=", "MVT", "::", "i8", ")", "&&", "(", "ExtraEltVT", "!=", "MVT", "::", "i16", ")", "&&", "(", "ExtraEltVT", "!=", "MVT", "::", "i32", ")", "&&", "(", "ExtraEltVT", "!=", "MVT", "::", "i64", ")", ")", "return", "SDValue", "(", ")", ";", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "case", "ISD", "::", "TRUNCATE", ":", "return", "LowerTRUNCATE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "LOAD", ":", "if", "(", "useSVEForFixedLengthVectorVT", "(", "Op", ".", "getValueType", "(", ")", ")", ")", "return", "LowerFixedLengthVectorLoadToSVE", "(", "Op", ",", "DAG", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected request to lower ISD::LOAD", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ADD", ":", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "AND", ":", "return", "LowerToScalableOp", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SUB", ":", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "FMAXNUM", ":", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "FMINNUM", ":", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,891

[ "}" ]

[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "GP", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

623,892

[ "LHS", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{" ]

[ "switch", "(", "LHS", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "ZERO_EXTEND", ":", "case", "ISD", "::", "SIGN_EXTEND", ":", "case", "ISD", "::", "ANY_EXTEND", ":", "{", "if", "(", "VT", "!=", "MVT", "::", "i64", ")", "break", ";", "KnownBits", "Known", ";", "SDValue", "X", "=", "LHS", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "DAG", ".", "computeKnownBits", "(", "X", ",", "Known", ")", ";", "unsigned", "LZ", "=", "Known", ".", "countMinLeadingZeros", "(", ")", ";", "if", "(", "LZ", "<", "RHSVal", ")", "break", ";", "EVT", "XVT", "=", "X", ".", "getValueType", "(", ")", ";", "SDValue", "Shl", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "SL", ",", "XVT", ",", "X", ",", "SDValue", "(", "RHS", ",", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getZExtOrTrunc", "(", "Shl", ",", "SL", ",", "VT", ")", ";", "}", "case", "ISD", "::", "OR", ":", "if", "(", "!", "isOrEquivalentToAdd", "(", "DAG", ",", "LHS", ")", ")", "break", ";", "LLVM_FALLTHROUGH", ";", "case", "ISD", "::", "ADD", ":", "{", "if", "(", "ConstantSDNode", "*", "C2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(" ]

GCC

arm

CPP

stmt_completion

CPU

623,893

[ "a", ";" ]

[ "vreinterpret_p16_f32", "(", "float32x2_t", "_", "_", "a", ")", "{", "return", "(", "poly16x4_t", ")", "_", "_" ]

GCC

tilegx

MD

stmt_completion

VLIW

623,894

[ ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "truncate", ":", "SI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

LLVM

Cpu0

TD

stmt_completion

CPU

623,895

[ "GPROut", ",", "mem", ",", "Pseudo", ">", ";" ]

[ "def", "#", "NAME", "#", ":", "LoadM", "<", "op", ",", "instr_asm", ",", "OpNode", "," ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

623,896

[ "}" ]

[ "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "Register", "PCReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_64RegClass", ")", ";", "auto", "I", "=", "MBB", ".", "end", "(", ")", ";", "MachineInstr", "*", "GetPC", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_GETPC_B64", ")", ",", "PCReg", ")", ";", "if", "(", "BrOffset", ">=", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_ADD_U32", ")", ")", ".", "addReg", "(", "PCReg", ",", "RegState", "::", "Define", ",", "AMDGPU", "::", "sub0", ")", ".", "addReg", "(", "PCReg", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub0", ")", ".", "addMBB", "(", "&", "DestBB", ",", "MO_LONG_BRANCH_FORWARD", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_ADDC_U32", ")", ")", ".", "addReg", "(", "PCReg", ",", "RegState", "::", "Define", ",", "AMDGPU", "::", "sub1", ")", ".", "addReg", "(", "PCReg", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_SUB_U32", ")", ")", ".", "addReg", "(", "PCReg", ",", "RegState", "::", "Define", ",", "AMDGPU", "::", "sub0", ")", ".", "addReg", "(", "PCReg", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub0", ")", ".", "addMBB", "(", "&", "DestBB", ",", "MO_LONG_BRANCH_BACKWARD", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_SUBB_U32", ")", ")", ".", "addReg", "(", "PCReg", ",", "RegState", "::", "Define", ",", "AMDGPU", "::", "sub1", ")", ".", "addReg", "(", "PCReg", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

623,897

[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "class", "BaseSIMDPairwiseScalar", "<", "bit", "U", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterOperand", "regtype", ",", "RegisterOperand", "vectype", ",", "string", "asm", ",", "string", "kind", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "vectype", ":", "$", "Rn", ")", ",", "asm", ",", "<STR_LIT>", "#", "kind", "#", "<STR_LIT>", "#", "kind", "#", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteVd", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]

LLVM

ARM

TD

next_suggestion

CPU

623,898

[ "}" ]

[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

623,899

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "unspec", ":", "DF", "[", "(", "match_operand", ":", "IBM128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_FIX_TRUNC_TF", ")", ")", "(", "clobber", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr" ]