docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	AMDGPU	CPP	code_generation	GPU	623,900	[ "bool", "SIOptimizeExecMasking", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "SIRegisterInfo", "", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "SIInstrInfo", "", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "reverse_iterator", "I", "=", "fixTerminators", "(", "", "TII", ",", "MBB", ")", ";", "MachineBasicBlock", "::", "reverse_iterator", "E", "=", "MBB", ".", "rend", "(", ")", ";", "if", "(", "I", "==", "E", ")", "continue", ";", "unsigned", "CopyToExec", "=", "isCopyToExec", "(", "", "I", ")", ";", "if", "(", "CopyToExec", "==", "AMDGPU", "::", "NoRegister", ")", "continue", ";", "auto", "CopyToExecInst", "=", "&", "", "I", ";", "auto", "CopyFromExecInst", "=", "findExecCopy", "(", "", "TII", ",", "MBB", ",", "I", ",", "CopyToExec", ")", ";", "if", "(", "CopyFromExecInst", "==", "E", ")", "{", "auto", "PrepareExecInst", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "PrepareExecInst", "==", "E", ")", "continue", ";", "if", "(", "CopyToExecInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", "&&", "isLogicalOpOnExec", "(", "", "PrepareExecInst", ")", "==", "CopyToExec", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Fold exec copy: ", "<STR_LIT>", "<<", "", "PrepareExecInst", ")", ";", "PrepareExecInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "AMDGPU", "::", "EXEC", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "into: ", "<STR_LIT>", "<<", "", "PrepareExecInst", "<<", "'", "\\n", "'", ")", ";", "CopyToExecInst", "->", "eraseFromParent", "(", ")", ";", "}", "continue", ";", "}", "if", "(", "isLiveOut", "(", "MBB", ",", "CopyToExec", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Exec copy source register is live out\\n", "<STR_LIT>", ")", ";", "continue", ";", "}", "unsigned", "CopyFromExec", "=", "CopyFromExecInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "", "SaveExecInst", "=", "nullptr", ";", "SmallVector", "<", "MachineInstr", "", ",", "<NUM_LIT>", ">", "OtherUseInsts", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "J", "=", "std", "::", "next", "(", "CopyFromExecInst", "->", "getIterator", "(", ")", ")", ",", "JE", "=", "I", "->", "getIterator", "(", ")", ";", "J", "!=", "JE", ";", "++", "J", ")", "{", "if", "(", "SaveExecInst", "&&", "J", "->", "readsRegister", "(", "AMDGPU", "::", "EXEC", ",", "TRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "exec read prevents saveexec: ", "<STR_LIT>", "<<", "", "J", "<<", "'", "\\n", "'", ")", ";", "SaveExecInst", "=", "nullptr", ";", "break", ";", "}", "bool", "ReadsCopyFromExec", "=", "J", "->", "readsRegister", "(", "CopyFromExec", ",", "TRI", ")", ";", "if", "(", "J", "->", "modifiesRegister", "(", "CopyToExec", ",", "TRI", ")", ")", "{", "if", "(", "SaveExecInst", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Multiple instructions modify ", "<STR_LIT>", "<<", "printReg", "(", "CopyToExec", ",", "TRI", ")", "<<", "'", "\\n", "'", ")", ";", "SaveExecInst", "=", "nullptr", ";", "break", ";", "}", "unsigned", "SaveExecOp", "=", "getSaveExecOp", "(", "J", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "SaveExecOp", "==", "AMDGPU", "::", "INSTRUCTION_LIST_END", ")", "break", ";", "if", "(", "ReadsCopyFromExec", ")", "{", "SaveExecInst", "=", "&", "", "J", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Found save exec op: ", "<STR_LIT>", "<<", "", "SaveExecInst", "<<", "'", "\\n", "'", ")", ";", "continue", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Instruction does not read exec copy: ", "<STR_LIT>", "<<", "", "J", "<<", "'", "\\n", "'", ")", ";", "break", ";", "}", "}", "else", "if", "(", "ReadsCopyFromExec", "&&", "!", "SaveExecInst", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Found second use of save inst candidate: ", "<STR_LIT>", "<<", "", "J", "<<", "'", "\\n", "'", ")", ";", "break", ";", "}", "if", "(", "SaveExecInst", "&&", "J", "->", "readsRegister", "(", "CopyToExec", ",", "TRI", ")", ")", "{", "assert", "(", "SaveExecInst", "!=", "&", "", "J", ")", ";", "OtherUseInsts", ".", "push_back", "(", "&", "", "J", ")", ";", "}", "}", "if", "(", "!", "SaveExecInst", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Insert save exec op: ", "<STR_LIT>", "<<", "", "SaveExecInst", "<<", "'", "\\n", "'", ")", ";", "MachineOperand", "&", "Src0", "=", "SaveExecInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src1", "=", "SaveExecInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "", "OtherOp", "=", "nullptr", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "Src0", ".", "getReg", "(", ")", "==", "CopyFromExec", ")", "{", "OtherOp", "=", "&", "Src1", ";", "}", "else", "if", "(", "Src1", ".", "isReg", "(", ")", "&&", "Src1", ".", "getReg", "(", ")", "==", "CopyFromExec", ")", "{", "if", "(", "!", "SaveExecInst", "->", "isCommutable", "(", ")", ")", "break", ";", "OtherOp", "=", "&", "Src0", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", "unexpected", "<STR_LIT>", ")", ";", "CopyFromExecInst", "->", "eraseFromParent", "(", ")", ";", "auto", "InsPt", "=", "SaveExecInst", "->", "getIterator", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "SaveExecInst", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "getSaveExecOp", "(", "SaveExecInst", "->", "getOpcode", "(", ")", ")", ")", ",", "CopyFromExec", ")", ".", "addReg", "(", "OtherOp", "->", "getReg", "(", ")", ")", ";", "SaveExecInst", "->", "eraseFromParent", "(", ")", ";", "CopyToExecInst", "->", "eraseFromParent", "(", ")", ";", "for", "(", "MachineInstr", "", "OtherInst", ":", "OtherUseInsts", ")", "{", "OtherInst", "->", "substituteRegister", "(", "CopyToExec", ",", "AMDGPU", "::", "EXEC", ",", "AMDGPU", "::", "NoSubRegister", ",", "", "TRI", ")", ";", "}", "}", "return", "true", ";", "}" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM	Hexagon	CPP	next_suggestion	DSP	623,901	[ "}" ]	[ "for", "(", "auto", "&", "Op", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "\|\|", "RO", "!=", "RegisterRef", "(", "Op", ")", ")", "continue", ";", "Op", ".", "setReg", "(", "RN", ".", "Reg", ")", ";", "Op", ".", "setSubReg", "(", "RN", ".", "Sub", ")", ";", "assert", "(", "!", "Op", ".", "isDef", "(", ")", "&&", "<STR_LIT>", "Not expecting a def", "<STR_LIT>", ")", ";", "}" ]
LLVM	Mips	CPP	program_repair	CPU	623,902	[ "<FIXS>", "<FIXE>", "<FIXS>", "SDValue", "FirstOperand", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SecondOperand", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "FirstOperand", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "AND", ")", "<FIXE>", "<FIXS>", "if", "(", "!", "(", "CN", "=", "dyn_cast", "ConstantSDNode", ">", "(", "FirstOperand", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "\|\|", "<FIXE>", "<FIXS>", "if", "(", "SecondOperand", ".", "getOpcode", "(", ")", "==", "ISD", "::", "AND", "&&", "SecondOperand", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", ")", "{", "<FIXE>", "<FIXS>", "if", "(", "!", "(", "CN", "=", "dyn_cast", "ConstantSDNode", ">", "(", "SecondOperand", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "\|\|", "<FIXE>" ]	[ "static", "SDValue", "performORCombine", "(", "SDNode", "", "N", ",", "SelectionDAG", "&", "DAG", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "MipsSubtarget", "&", "Subtarget", ")", "{", "<BUGS>", "<BUGE>", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", "\|\|", "!", "Subtarget", ".", "hasExtractInsert", "(", ")", ")", "return", "SDValue", "(", ")", ";", "<BUGS>", "SDValue", "And0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "And1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "<BUGE>", "unsigned", "SMPos0", ",", "SMSize0", ",", "SMPos1", ",", "SMSize1", ";", "ConstantSDNode", "", "CN", ",", "*", "CN1", ";", "<BUGS>", "if", "(", "And0", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "AND", ")", "<BUGE>", "return", "SDValue", "(", ")", ";", "<BUGS>", "if", "(", "!", "(", "CN", "=", "dyn_cast", "ConstantSDNode", ">", "(", "And0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "\|\|", "<BUGE>", "!", "isShiftedMask_64", "(", "~", "CN", "->", "getSExtValue", "(", ")", ",", "SMPos0", ",", "SMSize0", ")", ")", "return", "SDValue", "(", ")", ";", "<BUGS>", "if", "(", "And1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "AND", "&&", "And1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", ")", "{", "<BUGE>", "<BUGS>", "if", "(", "!", "(", "CN", "=", "dyn_cast", "ConstantSDNode", ">", "(", "And1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "\|\|", "<BUGE>", "!", "isShiftedMask_64", "(", "CN", "->", "getZExtValue", "(", ")", ",", "SMPos1", ",", "SMSize1", ")", ")", "return", "SDValue", "(", ")", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	623,903	[ ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Mips	CPP	program_repair	CPU	623,904	[ "<FIXS>", "bool", "needsRelocateWithSymbol", "(", "unsigned", "Type", ")", "const", "override", ";", "<FIXE>" ]	[ "unsigned", "GetRelocType", "(", "const", "MCValue", "&", "Target", ",", "const", "MCFixup", "&", "Fixup", ",", "bool", "IsPCRel", ")", "const", "override", ";", "<BUGS>", "virtual", "const", "MCSymbol", "*", "ExplicitRelSym", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCValue", "&", "Target", ",", "const", "MCFragment", "&", "F", ",", "const", "MCFixup", "&", "Fixup", ",", "bool", "IsPCRel", ")", "const", ";", "virtual", "void", "sortRelocs", "(", "const", "MCAssembler", "&", "Asm", ",", "std", "::", "vector", "ELFRelocationEntry", ">", "&", "Relocs", ")", ";", "<BUGE>", "}", ";", "}" ]
LLVM	AArch64	CPP	next_suggestion	CPU	623,905	[ "break", ";" ]	[ "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "break", ";", "case", "Kryo", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "VectorInsertExtractBaseCost", "=", "<NUM_LIT>", ";", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "NeoverseE1", ":", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "NeoverseN1", ":", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "Saphira", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "ThunderX2T99", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "ThunderX", ":", "case", "ThunderXT88", ":", "case", "ThunderXT81", ":", "case", "ThunderXT83", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "TSV110", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	623,906	[ "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "BaseOpcode" ]
GCC	ia64	CPP	program_repair	CPU	623,907	[ "<FIXS>", "ia64_scalar_mode_supported_p", "(", "machine_mode", "mode", ")", "<FIXE>" ]	[ "}", "static", "bool", "<BUGS>", "ia64_scalar_mode_supported_p", "(", "enum", "machine_mode", "mode", ")", "<BUGE>", "{", "switch", "(", "mode", ")", "{" ]
GCC	mips	MD	stmt_completion	CPU	623,908	[ ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	ARM	CPP	code_generation	CPU	623,909	[ "bool", "Thumb2InstrInfo", "::", "isLegalToSplitMBBAt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "const", "{", "while", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", ")", "return", "false", ";", "}", "Register", "PredReg", ";", "return", "getITInstrPredicate", "(", "*", "MBBI", ",", "PredReg", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]	[ "Return", "true", "if", "it", "'s", "legal", "to", "split", "the", "given", "basic", "block", "at", "the", "specified", "instruction", "(", "i.e", "." ]
GCC	tilegx	MD	stmt_completion	VLIW	623,910	[ "ss_ashift", "]", ")" ]	[ "(", "define_code_iterator", "v4shift", "[", "ashift", "ashiftrt", "lshiftrt" ]
GCC	v850	MD	stmt_completion	MPU	623,911	[ ")", ")" ]	[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const_int", "<NUM_LIT>" ]
LLVM	X86	CPP	stmt_completion	CPU	623,912	[ ")", "const", "{" ]	[ "bool", "hasXSAVES", "(" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	623,913	[ "}" ]	[ "addPass", "(", "&", "EarlyIfConverterID", ")", ";", "return", "true", ";" ]
GCC	rs6000	CPP	next_suggestion	CPU	623,914	[ "}" ]	[ "align_words", "=", "rs6000_parm_start", "(", "mode", ",", "type", ",", "cum", "->", "words", ")", ";", "if", "(", "USE_FP_FOR_ARG_P", "(", "cum", ",", "mode", ",", "type", ")", "&&", "!", "(", "type", "&&", "(", "cum", "->", "nargs_prototype", "<=", "<NUM_LIT>", "\|\|", "(", "DEFAULT_ABI", "==", "ABI_AIX", "&&", "TARGET_XL_COMPAT", "&&", "align_words", ">=", "GP_ARG_NUM_REG", ")", ")", ")", ")", "{", "if", "(", "cum", "->", "fregno", "+", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ">", "FP_ARG_MAX_REG", "+", "<NUM_LIT>", ")", "ret", "=", "(", "FP_ARG_MAX_REG", "+", "<NUM_LIT>", "-", "cum", "->", "fregno", ")", "", "<NUM_LIT>", ";", "else", "if", "(", "cum", "->", "nargs_prototype", ">=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "align_words", "<", "GP_ARG_NUM_REG", "&&", "GP_ARG_NUM_REG", "<", "align_words", "+", "rs6000_arg_size", "(", "mode", ",", "type", ")", ")", "ret", "=", "(", "GP_ARG_NUM_REG", "-", "align_words", ")", "", "(", "TARGET_32BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "ret", "!=", "<NUM_LIT>", "&&", "TARGET_DEBUG_ARG", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "rs6000_arg_partial_bytes: %d\\n", "<STR_LIT>", ",", "ret", ")", ";", "return", "ret", ";" ]
GCC	mips	CPP	program_repair	CPU	623,915	[ "<FIXS>", "x1", "=", "mips_frame_set", "(", "mips_subword", "(", "mem", ",", "false", ")", ",", "mips_subword", "(", "reg", ",", "false", ")", ")", ";", "x2", "=", "mips_frame_set", "(", "mips_subword", "(", "mem", ",", "true", ")", ",", "mips_subword", "(", "reg", ",", "true", ")", ")", ";", "<FIXE>" ]	[ "elsemips_emit_move", "(", "mem", ",", "reg", ")", ";", "<BUGS>", "x1", "=", "mips_frame_set", "(", "mips_subword", "(", "mem", ",", "<NUM_LIT>", ")", ",", "mips_subword", "(", "reg", ",", "<NUM_LIT>", ")", ")", ";", "x2", "=", "mips_frame_set", "(", "mips_subword", "(", "mem", ",", "<NUM_LIT>", ")", ",", "mips_subword", "(", "reg", ",", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "mips_set_frame_expr", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "x1", ",", "x2", ")", ")", ")", ";", "}", "else" ]
LLVM	X86	CPP	next_suggestion	CPU	623,916	[ "}", "else", "{" ]	[ "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "VT", "&&", "<STR_LIT>", "Bad operand type!", "<STR_LIT>", ")", ";", "ArrayRef", "<", "int", ">", "LoMask", "=", "Mask", ".", "slice", "(", "<NUM_LIT>", ",", "Mask", ".", "size", "(", ")", "/", "<NUM_LIT>", ")", ";", "ArrayRef", "<", "int", ">", "HiMask", "=", "Mask", ".", "slice", "(", "Mask", ".", "size", "(", ")", "/", "<NUM_LIT>", ")", ";", "int", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "int", "SplitNumElements", "=", "NumElements", "/", "<NUM_LIT>", ";", "MVT", "ScalarVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "MVT", "SplitVT", "=", "MVT", "::", "getVectorVT", "(", "ScalarVT", ",", "SplitNumElements", ")", ";", "auto", "SplitVector", "=", "[", "&", "]", "(", "SDValue", "V", ")", "{", "SDValue", "LoV", ",", "HiV", ";", "std", "::", "tie", "(", "LoV", ",", "HiV", ")", "=", "splitVector", "(", "peekThroughBitcasts", "(", "V", ")", ",", "DAG", ",", "DL", ")", ";", "return", "std", "::", "make_pair", "(", "DAG", ".", "getBitcast", "(", "SplitVT", ",", "LoV", ")", ",", "DAG", ".", "getBitcast", "(", "SplitVT", ",", "HiV", ")", ")", ";", "}", ";", "SDValue", "LoV1", ",", "HiV1", ",", "LoV2", ",", "HiV2", ";", "std", "::", "tie", "(", "LoV1", ",", "HiV1", ")", "=", "SplitVector", "(", "V1", ")", ";", "std", "::", "tie", "(", "LoV2", ",", "HiV2", ")", "=", "SplitVector", "(", "V2", ")", ";", "auto", "GetHalfBlendPiecesReq", "=", "[", "&", "]", "(", "const", "ArrayRef", "<", "int", ">", "&", "HalfMask", ",", "bool", "&", "UseLoV1", ",", "bool", "&", "UseHiV1", ",", "bool", "&", "UseLoV2", ",", "bool", "&", "UseHiV2", ")", "{", "UseLoV1", "=", "UseHiV1", "=", "UseLoV2", "=", "UseHiV2", "=", "false", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "SplitNumElements", ";", "++", "i", ")", "{", "int", "M", "=", "HalfMask", "[", "i", "]", ";", "if", "(", "M", ">=", "NumElements", ")", "{", "if", "(", "M", ">=", "NumElements", "+", "SplitNumElements", ")", "UseHiV2", "=", "true", ";", "else", "UseLoV2", "=", "true", ";", "}", "else", "if", "(", "M", ">=", "<NUM_LIT>", ")", "{", "if", "(", "M", ">=", "SplitNumElements", ")", "UseHiV1", "=", "true", ";", "else", "UseLoV1", "=", "true", ";", "}", "}", "}", ";", "auto", "CheckHalfBlendUsable", "=", "[", "&", "]", "(", "const", "ArrayRef", "<", "int", ">", "&", "HalfMask", ")", "->", "bool", "{", "if", "(", "!", "SimpleOnly", ")", "return", "true", ";", "bool", "UseLoV1", ",", "UseHiV1", ",", "UseLoV2", ",", "UseHiV2", ";", "GetHalfBlendPiecesReq", "(", "HalfMask", ",", "UseLoV1", ",", "UseHiV1", ",", "UseLoV2", ",", "UseHiV2", ")", ";", "return", "!", "(", "UseHiV1", "\|\|", "UseHiV2", ")", ";", "}", ";", "auto", "HalfBlend", "=", "[", "&", "]", "(", "ArrayRef", "<", "int", ">", "HalfMask", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "V1BlendMask", "(", "(", "unsigned", ")", "SplitNumElements", ",", "-", "<NUM_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "V2BlendMask", "(", "(", "unsigned", ")", "SplitNumElements", ",", "-", "<NUM_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "BlendMask", "(", "(", "unsigned", ")", "SplitNumElements", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "SplitNumElements", ";", "++", "i", ")", "{", "int", "M", "=", "HalfMask", "[", "i", "]", ";", "if", "(", "M", ">=", "NumElements", ")", "{", "V2BlendMask", "[", "i", "]", "=", "M", "-", "NumElements", ";", "BlendMask", "[", "i", "]", "=", "SplitNumElements", "+", "i", ";", "}", "else", "if", "(", "M", ">=", "<NUM_LIT>", ")", "{", "V1BlendMask", "[", "i", "]", "=", "M", ";", "BlendMask", "[", "i", "]", "=", "i", ";", "}", "}", "bool", "UseLoV1", ",", "UseHiV1", ",", "UseLoV2", ",", "UseHiV2", ";", "GetHalfBlendPiecesReq", "(", "HalfMask", ",", "UseLoV1", ",", "UseHiV1", ",", "UseLoV2", ",", "UseHiV2", ")", ";", "assert", "(", "(", "!", "SimpleOnly", "\|\|", "(", "!", "UseHiV1", "&&", "!", "UseHiV2", ")", ")", "&&", "<STR_LIT>", "Shuffle isn't simple", "<STR_LIT>", ")", ";", "if", "(", "!", "UseLoV1", "&&", "!", "UseHiV1", "&&", "!", "UseLoV2", "&&", "!", "UseHiV2", ")", "return", "DAG", ".", "getUNDEF", "(", "SplitVT", ")", ";", "if", "(", "!", "UseLoV2", "&&", "!", "UseHiV2", ")", "return", "DAG", ".", "getVectorShuffle", "(", "SplitVT", ",", "DL", ",", "LoV1", ",", "HiV1", ",", "V1BlendMask", ")", ";", "if", "(", "!", "UseLoV1", "&&", "!", "UseHiV1", ")", "return", "DAG", ".", "getVectorShuffle", "(", "SplitVT", ",", "DL", ",", "LoV2", ",", "HiV2", ",", "V2BlendMask", ")", ";", "SDValue", "V1Blend", ",", "V2Blend", ";", "if", "(", "UseLoV1", "&&", "UseHiV1", ")", "{", "V1Blend", "=", "DAG", ".", "getVectorShuffle", "(", "SplitVT", ",", "DL", ",", "LoV1", ",", "HiV1", ",", "V1BlendMask", ")", ";", "}", "else", "{", "V1Blend", "=", "UseLoV1", "?", "LoV1", ":", "HiV1", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "SplitNumElements", ";", "++", "i", ")", "if", "(", "BlendMask", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "BlendMask", "[", "i", "]", "<", "SplitNumElements", ")", "BlendMask", "[", "i", "]", "=", "V1BlendMask", "[", "i", "]", "-", "(", "UseLoV1", "?", "<NUM_LIT>", ":", "SplitNumElements", ")", ";", "}", "if", "(", "UseLoV2", "&&", "UseHiV2", ")", "{", "V2Blend", "=", "DAG", ".", "getVectorShuffle", "(", "SplitVT", ",", "DL", ",", "LoV2", ",", "HiV2", ",", "V2BlendMask", ")", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	623,917	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	623,918	[ "}", "else", "{" ]	[ "SaveScratch2", "=", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "ScratchReg2", ")", ";", "}", "assert", "(", "(", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "ScratchReg2", ")", "\|\|", "SaveScratch2", ")", "&&", "<STR_LIT>", "Scratch register is live-in and not saved", "<STR_LIT>", ")", ";", "if", "(", "SaveScratch2", ")", "BuildMI", "(", "checkMBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "PUSH32r", ")", ")", ".", "addReg", "(", "ScratchReg2", ",", "RegState", "::", "Kill", ")", ";", "BuildMI", "(", "checkMBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "MOV32ri", ")", ",", "ScratchReg2", ")", ".", "addImm", "(", "TlsOffset", ")", ";", "BuildMI", "(", "checkMBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "CMP32rm", ")", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg2", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "TlsReg", ")", ";", "if", "(", "SaveScratch2", ")", "BuildMI", "(", "checkMBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "POP32r", ")", ",", "ScratchReg2", ")", ";", "}", "}", "BuildMI", "(", "checkMBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "JA_1", ")", ")", ".", "addMBB", "(", "&", "PrologueMBB", ")", ";", "if", "(", "Is64Bit", ")", "{", "const", "unsigned", "RegAX", "=", "IsLP64", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ";", "const", "unsigned", "Reg10", "=", "IsLP64", "?", "X86", "::", "R10", ":", "X86", "::", "R10D", ";", "const", "unsigned", "Reg11", "=", "IsLP64", "?", "X86", "::", "R11", ":", "X86", "::", "R11D", ";", "const", "unsigned", "MOVrr", "=", "IsLP64", "?", "X86", "::", "MOV64rr", ":", "X86", "::", "MOV32rr", ";", "const", "unsigned", "MOVri", "=", "IsLP64", "?", "X86", "::", "MOV64ri", ":", "X86", "::", "MOV32ri", ";", "if", "(", "IsNested", ")", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "MOVrr", ")", ",", "RegAX", ")", ".", "addReg", "(", "Reg10", ")", ";", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "MOVri", ")", ",", "Reg10", ")", ".", "addImm", "(", "StackSize", ")", ";", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "MOVri", ")", ",", "Reg11", ")", ".", "addImm", "(", "X86FI", "->", "getArgumentStackSize", "(", ")", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "Reg10", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "Reg11", ")", ";", "}", "else", "{", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "PUSHi32", ")", ")", ".", "addImm", "(", "X86FI", "->", "getArgumentStackSize", "(", ")", ")", ";", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "PUSHi32", ")", ")", ".", "addImm", "(", "StackSize", ")", ";", "}", "if", "(", "Is64Bit", "&&", "MF", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", "{", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "CALL64m", ")", ")", ".", "addReg", "(", "X86", "::", "RIP", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "__morestack_addr", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "MF", ".", "getMMI", "(", ")", ".", "setUsesMorestackAddr", "(", "true", ")", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	623,919	[ ")", ",", "Val", ")", ";" ]	[ "if", "(", "!", "Op1", ".", "isUndef", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "v2f64", ",", "Val", ",", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "f64", ",", "Op1", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "Op", ".", "getValueType", "(" ]
GCC	mcore	MD	stmt_completion	MPU	623,920	[ "const_int", "<NUM_LIT>", ")", ")" ]	[ "(", "lt", ":", "CC", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "if_then_else", ":", "SI", "(", "eq", "(", "reg", ":", "CC", "<NUM_LIT>", ")", "(" ]
LLVM	ARM	TD	stmt_completion	CPU	623,921	[ ">", "getZExtValue", "(", ")", ";" ]	[ "def", "ThumbModImmNeg1_7AsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "mod_imm1_7_neg", ":", "Operand", "<", "i32", ">", ",", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "unsigned", "Value", "=", "-", "(", "unsigned", ")", "N", "-" ]
GCC	s390	CPP	stmt_completion	MPU	623,922	[ ",", "const1_rtx", ")", ")", ";" ]	[ "if", "(", "!", "s390_loadrelative_operand_p", "(", "addr", ",", "&", "symref", ",", "&", "addend", ")", ")", "gcc_unreachable", "(", ")", ";", "if", "(", "!", "(", "addend", "&", "<NUM_LIT>", ")", ")", "emit_move_insn", "(", "reg", ",", "addr", ")", ";", "else", "{", "if", "(", "REGNO", "(", "reg", ")", "<", "FIRST_PSEUDO_REGISTER", "&&", "REGNO_REG_CLASS", "(", "REGNO", "(", "reg", ")", ")", "==", "ADDR_REGS", ")", "scratch", "=", "reg", ";", "gcc_assert", "(", "REGNO", "(", "scratch", ")", "<", "FIRST_PSEUDO_REGISTER", ")", ";", "gcc_assert", "(", "REGNO_REG_CLASS", "(", "REGNO", "(", "scratch", ")", ")", "==", "ADDR_REGS", ")", ";", "if", "(", "addend", "!=", "<NUM_LIT>", ")", "emit_move_insn", "(", "scratch", ",", "gen_rtx_CONST", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "symref", ",", "GEN_INT", "(", "addend", "-", "<NUM_LIT>", ")", ")", ")", ")", ";", "else", "emit_move_insn", "(", "scratch", ",", "symref", ")", ";", "s390_load_address", "(", "reg", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "scratch" ]
LLVM	Mips	CPP	program_repair	CPU	623,923	[ "<FIXS>", "MachinePointerInfo", "(", ")", ",", "Alignment", ")", ";", "<FIXE>" ]	[ "SDValue", "LoadPtr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrTy", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "OffsetInBytes", ",", "DL", ",", "PtrTy", ")", ")", ";", "SDValue", "LoadVal", "=", "DAG", ".", "getLoad", "(", "RegTy", ",", "DL", ",", "Chain", ",", "LoadPtr", ",", "<BUGS>", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "Alignment", ")", ";", "<BUGE>", "MemOpChains", ".", "push_back", "(", "LoadVal", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "ArgReg", "=", "ArgRegs", "[", "FirstReg", "+", "I", "]", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "ArgReg", ",", "LoadVal", ")", ")", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	623,924	[ "}", "=", "<NUM_LIT>", ";" ]	[ "def", "MVE_VQSHLimms16", ":", "MVE_VQSHL_imm", "<", "MVE_v8s16", ",", "imm0_15", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
LLVM	PowerPC	TD	program_repair	CPU	623,925	[ "<FIXS>", "}", "<FIXE>" ]	[ "[", "(", "set", "vsrc", ":", "$", "XT", ",", "(", "int_ppc_vsx_xvminsp", "vsrc", ":", "$", "XA", ",", "vsrc", ":", "$", "XB", ")", ")", "]", ">", ";", "}", "<BUGS>", "}", "<BUGE>", "let", "isCommutable", "=", "<NUM_LIT>", "in" ]
GCC	i386	CPP	code_generation	CPU	623,926	[ "static", "enum", "rtx_code", "ix86_prepare_fp_compare_args", "(", "enum", "rtx_code", "code", ",", "rtx", "", "pop0", ",", "rtx", "", "pop1", ")", "{", "bool", "unordered_compare", "=", "ix86_unordered_fp_compare", "(", "code", ")", ";", "rtx", "op0", "=", "", "pop0", ",", "op1", "=", "", "pop1", ";", "machine_mode", "op_mode", "=", "GET_MODE", "(", "op0", ")", ";", "bool", "is_sse", "=", "SSE_FLOAT_MODE_SSEMATH_OR_HF_P", "(", "op_mode", ")", ";", "if", "(", "op_mode", "==", "BFmode", ")", "{", "rtx", "op", "=", "gen_lowpart", "(", "HImode", ",", "op0", ")", ";", "if", "(", "CONST_INT_P", "(", "op", ")", ")", "op", "=", "simplify_const_unary_operation", "(", "FLOAT_EXTEND", ",", "SFmode", ",", "op0", ",", "BFmode", ")", ";", "else", "{", "rtx", "t1", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_zero_extendhisi2", "(", "t1", ",", "op", ")", ")", ";", "emit_insn", "(", "gen_ashlsi3", "(", "t1", ",", "t1", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "op", "=", "gen_lowpart", "(", "SFmode", ",", "t1", ")", ";", "}", "", "pop0", "=", "op", ";", "op", "=", "gen_lowpart", "(", "HImode", ",", "op1", ")", ";", "if", "(", "CONST_INT_P", "(", "op", ")", ")", "op", "=", "simplify_const_unary_operation", "(", "FLOAT_EXTEND", ",", "SFmode", ",", "op1", ",", "BFmode", ")", ";", "else", "{", "rtx", "t1", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_zero_extendhisi2", "(", "t1", ",", "op", ")", ")", ";", "emit_insn", "(", "gen_ashlsi3", "(", "t1", ",", "t1", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "op", "=", "gen_lowpart", "(", "SFmode", ",", "t1", ")", ";", "}", "", "pop1", "=", "op", ";", "return", "ix86_prepare_fp_compare_args", "(", "code", ",", "pop0", ",", "pop1", ")", ";", "}", "if", "(", "!", "is_sse", "&&", "(", "unordered_compare", "\|\|", "(", "op_mode", "==", "XFmode", "&&", "!", "(", "standard_80387_constant_p", "(", "op0", ")", "==", "<NUM_LIT>", "\|\|", "standard_80387_constant_p", "(", "op1", ")", "==", "<NUM_LIT>", ")", "&&", "GET_CODE", "(", "op1", ")", "!=", "FLOAT", ")", "\|\|", "ix86_fp_comparison_strategy", "(", "code", ")", "==", "IX86_FPCMP_COMI", ")", ")", "{", "op0", "=", "force_reg", "(", "op_mode", ",", "op0", ")", ";", "op1", "=", "force_reg", "(", "op_mode", ",", "op1", ")", ";", "}", "else", "{", "if", "(", "standard_80387_constant_p", "(", "op0", ")", "==", "<NUM_LIT>", "\|\|", "(", "MEM_P", "(", "op0", ")", "&&", "!", "(", "standard_80387_constant_p", "(", "op1", ")", "==", "<NUM_LIT>", "\|\|", "MEM_P", "(", "op1", ")", ")", ")", ")", "{", "enum", "rtx_code", "new", "_", "code", "=", "ix86_fp_swap_condition", "(", "code", ")", ";", "if", "(", "new", "_", "code", "!=", "UNKNOWN", ")", "{", "std", "::", "swap", "(", "op0", ",", "op1", ")", ";", "code", "=", "new", "_", "code", ";", "}", "}", "if", "(", "!", "REG_P", "(", "op0", ")", ")", "op0", "=", "force_reg", "(", "op_mode", ",", "op0", ")", ";", "if", "(", "CONSTANT_P", "(", "op1", ")", ")", "{", "int", "tmp", "=", "standard_80387_constant_p", "(", "op1", ")", ";", "if", "(", "tmp", "==", "<NUM_LIT>", ")", "op1", "=", "validize_mem", "(", "force_const_mem", "(", "op_mode", ",", "op1", ")", ")", ";", "else", "if", "(", "tmp", "==", "<NUM_LIT>", ")", "{", "if", "(", "TARGET_CMOVE", ")", "op1", "=", "force_reg", "(", "op_mode", ",", "op1", ")", ";", "}", "else", "op1", "=", "force_reg", "(", "op_mode", ",", "op1", ")", ";", "}", "}", "if", "(", "ix86_fp_comparison_cost", "(", "code", ")", ">", "ix86_fp_comparison_cost", "(", "swap_condition", "(", "code", ")", ")", "&&", "(", "REG_P", "(", "op1", ")", "\|\|", "can_create_pseudo_p", "(", ")", ")", ")", "{", "std", "::", "swap", "(", "op0", ",", "op1", ")", ";", "code", "=", "swap_condition", "(", "code", ")", ";", "if", "(", "!", "REG_P", "(", "op0", ")", ")", "op0", "=", "force_reg", "(", "op_mode", ",", "op0", ")", ";", "}", "", "pop0", "=", "op0", ";", "", "pop1", "=", "op1", ";", "return", "code", ";", "}" ]	[ "Swap", ",", "force", "into", "registers", ",", "or", "otherwise", "massage", "the", "two", "operands", "to", "a", "fp", "comparison", ".", "The", "operands", "are", "updated", "in", "place", ";", "the", "new", "comparsion", "code", "is", "returned", "." ]
LLVM	X86	CPP	stmt_completion	CPU	623,927	[ "(", "SHUFPMask", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";" ]	[ "auto", "&", "LaneMask", "=", "(", "i", "&", "<NUM_LIT>", ")", "?", "RHSMask", ":", "LHSMask", ";", "LaneMask", "[", "LaneBase", "+", "(", "M", "&", "<NUM_LIT>", ")", "]", "=", "M", ";", "SHUFPMask", "\|=", "(", "M", "&", "<NUM_LIT>", ")", "<<", "i", ";", "}", "SDValue", "LHS", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "V1", ",", "V2", ",", "LHSMask", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "V1", ",", "V2", ",", "RHSMask", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ",", "DAG", ".", "getTargetConstant" ]
GCC	i386	MD	stmt_completion	CPU	623,928	[ "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_mode_attr", "ssepackfltmode", "[", "(", "V8DF", "<STR_LIT>", ")", "(", "V4DF" ]
LLVM	Mips	CPP	code_generation	CPU	623,929	[ "DecodeStatus", "MipsDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStream", ",", "raw_ostream", "&", "CStream", ")", "const", "{", "uint32_t", "Insn", ";", "DecodeStatus", "Result", ";", "Size", "=", "<NUM_LIT>", ";", "if", "(", "IsMicroMips", ")", "{", "Result", "=", "readInstruction16", "(", "Bytes", ",", "Address", ",", "Size", ",", "Insn", ",", "IsBigEndian", ")", ";", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "hasMips32r6", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying MicroMipsR616 table (16-bit instructions):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMicroMipsR616", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying MicroMips16 table (16-bit instructions):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMicroMips16", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "Result", "=", "readInstruction32", "(", "Bytes", ",", "Address", ",", "Size", ",", "Insn", ",", "IsBigEndian", ",", "true", ")", ";", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "hasMips32r6", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying MicroMips32r632 table (32-bit instructions):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMicroMipsR632", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying MicroMips32 table (32-bit instructions):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMicroMips32", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "if", "(", "isFP64", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying MicroMipsFP64 table (32-bit opcodes):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMicroMipsFP6432", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "}", "Size", "=", "<NUM_LIT>", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "Result", "=", "readInstruction32", "(", "Bytes", ",", "Address", ",", "Size", ",", "Insn", ",", "IsBigEndian", ",", "false", ")", ";", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "Size", "=", "<NUM_LIT>", ";", "if", "(", "hasCOP3", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying COP3_ table (32-bit opcodes):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableCOP3_32", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "return", "Result", ";", "}", "if", "(", "hasMips32r6", "(", ")", "&&", "isGP64", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying Mips32r6_64r6 (GPR64) table (32-bit opcodes):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMips32r6_64r6_GP6432", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "return", "Result", ";", "}", "if", "(", "hasMips32r6", "(", ")", "&&", "isPTR64", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying Mips32r6_64r6 (PTR64) table (32-bit opcodes):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMips32r6_64r6_PTR6432", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "return", "Result", ";", "}", "if", "(", "hasMips32r6", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying Mips32r6_64r6 table (32-bit opcodes):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMips32r6_64r632", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "return", "Result", ";", "}", "if", "(", "hasMips2", "(", ")", "&&", "isPTR64", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying Mips32r6_64r6 (PTR64) table (32-bit opcodes):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMips32_64_PTR6432", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "return", "Result", ";", "}", "if", "(", "hasCnMips", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying CnMips table (32-bit opcodes):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableCnMips32", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "return", "Result", ";", "}", "if", "(", "hasCnMipsP", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying CnMipsP table (32-bit opcodes):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableCnMipsP32", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "return", "Result", ";", "}", "if", "(", "isGP64", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying Mips64 (GPR64) table (32-bit opcodes):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMips6432", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "return", "Result", ";", "}", "if", "(", "isFP64", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying MipsFP64 (64 bit FPU) table (32-bit opcodes):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMipsFP6432", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "return", "Result", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying Mips table (32-bit opcodes):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMips32", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "return", "Result", ";", "return", "MCDisassembler", "::", "Fail", ";", "}" ]	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]
GCC	visium	MD	next_suggestion	Virtual ISA	623,930	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]" ]
GCC	mips	CPP	stmt_completion	CPU	623,931	[ "optimize_size", ")", "return", "<NUM_LIT>", ";" ]	[ "unsigned", "int", "mips_case_values_threshold", "(", "void", ")", "{", "if", "(", "TARGET_MIPS16", "&&" ]
LLVM	AMDGPU	TD	stmt_completion	GPU	623,932	[ ";" ]	[ "def", "InterpSlot", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "InterpSlotMatchClass" ]
LLVM	AArch64	CPP	next_suggestion	CPU	623,933	[ "Overflow", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ",", "UpperBits", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";" ]	[ "break", ";", "case", "ISD", "::", "SMULO", ":", "case", "ISD", "::", "UMULO", ":", "{", "CC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "bool", "IsSigned", "=", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SMULO", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", ")", "{", "unsigned", "ExtendOpc", "=", "IsSigned", "?", "ISD", "::", "SIGN_EXTEND", ":", "ISD", "::", "ZERO_EXTEND", ";", "LHS", "=", "DAG", ".", "getNode", "(", "ExtendOpc", ",", "DL", ",", "MVT", "::", "i64", ",", "LHS", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "ExtendOpc", ",", "DL", ",", "MVT", "::", "i64", ",", "RHS", ")", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "ISD", "::", "MUL", ",", "DL", ",", "MVT", "::", "i64", ",", "LHS", ",", "RHS", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "MVT", "::", "i64", ",", "Mul", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "MVT", "::", "i32", ",", "Add", ")", ";", "if", "(", "IsSigned", ")", "{", "SDValue", "UpperBits", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "MVT", "::", "i64", ",", "Add", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ")", ";", "UpperBits", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "MVT", "::", "i32", ",", "UpperBits", ")", ";", "SDValue", "LowerBits", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRA", ",", "DL", ",", "MVT", "::", "i32", ",", "Value", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "i32", ")", ";", "Overflow", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "UpperBits", ",", "LowerBits", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "SDValue", "UpperBits", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "MVT", "::", "i64", ",", "Mul", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "i64", ",", "MVT", "::", "i32", ")", ";" ]
LLVM	SIC	CPP	next_suggestion	CPU	623,934	[ "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "Expr", ",", "MCFixupKind", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ")", ";" ]	[ "getBranch24TargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", "getBranch24TargetOpValue expects only expressions", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";" ]
GCC	s390	MD	next_suggestion	MPU	623,935	[ "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]	[ "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "GPR", "(", "plus", ":", "GPR", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")" ]
LLVM	ARM	TD	program_repair	CPU	623,936	[ "<FIXS>", "[", "]", ">", "{", "bits", "<NUM_LIT>", ">", "target", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "target", ";", "}", "<FIXE>" ]	[ "def", "Bcc", ":", "ABI", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "brtarget", ":", "$", "target", ")", ",", "IIC_Br", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGS>", "[", "]", ">", ";", "<BUGE>", "}" ]
LLVM	Lanai	CPP	program_repair	CPU	623,937	[ "<FIXS>", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ")", ")", ";", "<FIXE>" ]	[ "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "StackPtr", ",", "DAG", ".", "getIntPtrConstant", "(", "VA", ".", "getLocMemOffset", "(", ")", ",", "DL", ")", ")", ";", "<BUGS>", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "}", "}" ]
LLVM	Alpha	CPP	program_repair	MPU	623,938	[ "<FIXS>", "{", "default", ":", "Node", "->", "dump", "(", ")", ";", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Zero Extend InReg not there yet", "<STR_LIT>", ")", ";", "break", ";", "case", "MVT", "::", "i32", ":", "Tmp2", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "i16", ":", "Tmp2", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "i8", ":", "Tmp2", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "i1", ":", "BuildMI", "(", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "Result", ")", ".", "addReg", "(", "Tmp1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", "Result", ";", "}", "<FIXE>" ]	[ "MVTSDNode", "*", "MVN", "=", "dyn_cast", "MVTSDNode", ">", "(", "Node", ")", ";", "switch", "(", "MVN", "->", "getExtraValueType", "(", ")", ")", "<BUGS>", "{", "default", ":", "Node", "->", "dump", "(", ")", ";", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Zero Extend InReg not there yet", "<STR_LIT>", ")", ";", "break", ";", "case", "MVT", "::", "i32", ":", "Tmp2", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "i16", ":", "Tmp2", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "i8", ":", "Tmp2", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "i1", ":", "BuildMI", "(", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "Result", ")", ".", "addReg", "(", "Tmp1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", "Result", ";", "}", "<BUGE>", "BuildMI", "(", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "Result", ")", ".", "addReg", "(", "Tmp1", ")", ".", "addImm", "(", "Tmp2", ")", ";", "return", "Result", ";", "}" ]
LLVM	AVR	CPP	next_suggestion	MPU	623,939	[ "return", "false", ";" ]	[ "while", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "!", "first", ")", "eatComma", "(", ")", ";", "first", "=", "false", ";", "auto", "MatchResult", "=", "MatchOperandParserImpl", "(", "Operands", ",", "Mnemonic", ")", ";", "if", "(", "MatchResult", "==", "MatchOperand_Success", ")", "{", "continue", ";", "}", "if", "(", "MatchResult", "==", "MatchOperand_ParseFail", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", "failed to parse register and immediate pair", "<STR_LIT>", ")", ";", "}", "if", "(", "parseOperand", "(", "Operands", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", "unexpected token in argument list", "<STR_LIT>", ")", ";", "}", "}", "Parser", ".", "Lex", "(", ")", ";" ]
GCC	arm	MD	stmt_completion	CPU	623,940	[ ")" ]	[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")" ]
GCC	cris	MD	stmt_completion	MPU	623,941	[ ")", ")" ]	[ "(", "umin", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")" ]
LLVM	Mips	CPP	next_suggestion	CPU	623,942	[ "return", "BB", ";" ]	[ "BuildMI", "(", "", "BB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "SltOpc", ")", ")", ".", "addReg", "(", "regX", ")", ".", "addImm", "(", "Imm", ")", ";", "BuildMI", "(", "", "BB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Mips", "::", "MoveR3216", ")", ",", "CC", ")", ".", "addReg", "(", "Mips", "::", "T8", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";" ]
GCC	v850	MD	stmt_completion	MPU	623,943	[ ")" ]	[ "[", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "GT", "\|", "\|", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "GE", ")", "return", "<STR_LIT>", "cmpf", ".", "d", "%", "c1", ",", "%", "z2", ",", "%", "z3", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "EQ", ")", "return", "<STR_LIT>", "cmpf", ".", "d", "neq", ",", "%", "z2", ",", "%", "z3", "gcc_unreachable", "(" ]
GCC	rs6000	MD	stmt_completion	CPU	623,944	[ "]", ")" ]	[ "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "pc", ")", "]", "{", "rs6000_split_multireg_move", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>" ]
LLVM	X86	CPP	stmt_completion	CPU	623,945	[ "<NUM_LIT>", "i16", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "i32", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "i32", ":" ]	[ "static", "FlagArithMnemonic", "getMnemonicFromOpcode", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", "No support for lowering a copy into EFLAGS when used ", "<STR_LIT>", "<STR_LIT>", "by this instruction!", "<STR_LIT>", ")", ";", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "#", "#", "SUFFIX", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "#", "#", "SUFFIX", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "#", "#", "SUFFIX", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "#", "#", "SUFFIX", ":", "LLVM_EXPAND_INSTR_SIZES", "(", "MNEMONIC", ",", "rr", ")", "\\", "LLVM_EXPAND_INSTR_SIZES", "(", "MNEMONIC", ",", "rr_REV", ")", "\\", "LLVM_EXPAND_INSTR_SIZES", "(", "MNEMONIC", ",", "rm", ")", "\\", "LLVM_EXPAND_INSTR_SIZES", "(", "MNEMONIC", ",", "mr", ")", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "ri", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "ri8", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "ri8", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "ri8", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "ri", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "ri", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "ri32", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "mi", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "mi8", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "mi8", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "mi8", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "mi", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "mi", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "mi32", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "i8", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#" ]
LLVM	X86	CPP	stmt_completion	CPU	623,946	[ ")", "return", "Rotate", ";" ]	[ "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "PSHUFDMask", ";", "narrowShuffleMaskElts", "(", "<NUM_LIT>", ",", "Repeated128Mask", ",", "PSHUFDMask", ")", ";", "return", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i64", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16i32", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v16i32", ",", "V1", ")", ",", "getV4X86ShuffleImm8ForMask", "(", "PSHUFDMask", ",", "DL", ",", "DAG", ")", ")", ")", ";", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Repeated256Mask", ";", "if", "(", "is256BitLaneRepeatedShuffleMask", "(", "MVT", "::", "v8i64", ",", "Mask", ",", "Repeated256Mask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v8i64", ",", "V1", ",", "getV4X86ShuffleImm8ForMask", "(", "Repeated256Mask", ",", "DL", ",", "DAG", ")", ")", ";", "}", "if", "(", "SDValue", "Shuf128", "=", "lowerV4X128Shuffle", "(", "DL", ",", "MVT", "::", "v8i64", ",", "Mask", ",", "Zeroable", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shuf128", ";", "if", "(", "SDValue", "Shift", "=", "lowerShuffleAsShift", "(", "DL", ",", "MVT", "::", "v8i64", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsVALIGN", "(", "DL", ",", "MVT", "::", "v8i64", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")" ]
GCC	sh	MD	stmt_completion	CPU	623,947	[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_RA", ")", ")", "]" ]	[ "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "SI" ]
LLVM	AArch64	CPP	stmt_completion	CPU	623,948	[ "]", ".", "second", ";" ]	[ "return", "JumpTableEntryInfo", "[", "Idx" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	623,949	[ "if", "(", "ArgType", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{" ]	[ "const", "SIMachineFunctionInfo", "", "MFI", "=", "B", ".", "getMF", "(", ")", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "const", "ArgDescriptor", "", "Arg", ";", "const", "TargetRegisterClass", "*", "ArgRC", ";", "LLT", "ArgTy", ";", "std", "::", "tie", "(", "Arg", ",", "ArgRC", ",", "ArgTy", ")", "=", "MFI", "->", "getPreloadedValue", "(", "ArgType", ")", ";", "if", "(", "!", "Arg", ")", "{" ]
LLVM	Lanai	CPP	stmt_completion	CPU	623,950	[ ":" ]	[ "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>" ]
GCC	arm	CPP	stmt_completion	CPU	623,951	[ "_", "_", "a", ";" ]	[ "vreinterpretq_p128_s32", "(", "int32x4_t", "_", "_", "a", ")", "{", "return", "(", "poly128_t", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	623,952	[ "addOperand", "(", "Addr", "[", "i", "]", ")", ";" ]	[ "unsigned", "Opc", "=", "getLoadRegOpcode", "(", "DestReg", ",", "RC", ",", "isAligned", ",", "TM", ")", ";", "DebugLoc", "DL", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Addr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", "." ]
LLVM	ARM	CPP	stmt_completion	CPU	623,953	[ "(", "Per", ")", ";" ]	[ "void", "ARMELFStreamer", "::", "emitPersonality", "(", "const", "MCSymbol", "*", "Per", ")", "{", "Personality", "=", "Per", ";", "UnwindOpAsm", ".", "setPersonality" ]
LLVM	X86	CPP	program_repair	CPU	623,954	[ "<FIXS>", "if", "(", "Personalities", "[", "i", "]", ")", "GVStubs", "[", "Mang", "->", "getMangledName", "(", "Personalities", "[", "i", "]", ",", "<STR_LIT>", "$non_lazy_ptr", "<STR_LIT>", ",", "true", ")", "]", "=", "Mang", "->", "getMangledName", "(", "Personalities", "[", "i", "]", ")", ";", "<FIXE>", "<FIXS>", "SwitchToDataSection", "(", "<STR_LIT>", "\\t.section __IMPORT,__jump_table,symbol_stubs,", "<STR_LIT>", "<STR_LIT>", "self_modifying_code+pure_instructions,5", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "for", "(", "StringMap", "std", "::", "string", ">", "::", "iterator", "I", "=", "FnStubs", ".", "begin", "(", ")", ",", "E", "=", "FnStubs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "O", "<<", "I", "->", "getKeyData", "(", ")", "<<", "<STR_LIT>", ":\\n", "<STR_LIT>", "<<", "<STR_LIT>", "\\t.indirect_symbol ", "<STR_LIT>", "<<", "I", "->", "second", "<<", "<STR_LIT>", "\\n\\thlt ; hlt ; hlt ; hlt ; hlt\\n", "<STR_LIT>", ";", "<FIXE>" ]	[ "if", "(", "TAI", "->", "doesSupportExceptionHandling", "(", ")", "&&", "MMI", "&&", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "const", "std", "::", "vector", "Function", "", ">", "&", "Personalities", "=", "MMI", "->", "getPersonalities", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Personalities", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "<BUGS>", "if", "(", "Personalities", "[", "i", "]", "==", "<NUM_LIT>", ")", "continue", ";", "std", "::", "string", "Name", "=", "Mang", "->", "getValueName", "(", "Personalities", "[", "i", "]", ")", ";", "decorateName", "(", "Name", ",", "Personalities", "[", "i", "]", ")", ";", "GVStubs", ".", "insert", "(", "Name", ")", ";", "<BUGE>", "}", "}", "if", "(", "!", "FnStubs", ".", "empty", "(", ")", ")", "{", "<BUGS>", "for", "(", "StringSet", ">", "::", "iterator", "I", "=", "FnStubs", ".", "begin", "(", ")", ",", "E", "=", "FnStubs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SwitchToDataSection", "(", "<STR_LIT>", "\\t.section __IMPORT,__jump_table,symbol_stubs,", "<STR_LIT>", "<STR_LIT>", "self_modifying_code+pure_instructions,5", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "char", "", "Name", "=", "I", "->", "getKeyData", "(", ")", ";", "printSuffixedName", "(", "Name", ",", "<STR_LIT>", "$stub", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ":\\n", "<STR_LIT>", "<STR_LIT>", "\\t.indirect_symbol ", "<STR_LIT>", "<<", "Name", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", "<STR_LIT>", "\\thlt ; hlt ; hlt ; hlt ; hlt\\n", "<STR_LIT>", ";", "}", "<BUGE>", "O", "<<", "'", "\\n", "'", ";", "}" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	623,955	[ "const", "unsigned", "NumDWORDs", "=", "(", "(", "LoadSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", "*", "NumLoads", ";" ]	[ "bool", "SIInstrInfo", "::", "shouldClusterMemOps", "(", "ArrayRef", "<", "const", "MachineOperand", "", ">", "BaseOps1", ",", "ArrayRef", "<", "const", "MachineOperand", "", ">", "BaseOps2", ",", "unsigned", "NumLoads", ",", "unsigned", "NumBytes", ")", "const", "{", "assert", "(", "!", "BaseOps1", ".", "empty", "(", ")", "&&", "!", "BaseOps2", ".", "empty", "(", ")", ")", ";", "const", "MachineInstr", "&", "FirstLdSt", "=", "", "BaseOps1", ".", "front", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineInstr", "&", "SecondLdSt", "=", "", "BaseOps2", ".", "front", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "!", "memOpsHaveSameBasePtr", "(", "FirstLdSt", ",", "BaseOps1", ",", "SecondLdSt", ",", "BaseOps2", ")", ")", "return", "false", ";", "const", "unsigned", "LoadSize", "=", "NumBytes", "/", "NumLoads", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	623,956	[ "<STR_LIT>", ";" ]	[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=" ]
GCC	mips	MD	next_suggestion	CPU	623,957	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	i386	CPP	stmt_completion	CPU	623,958	[ ")", "_", "mm512_setzero_hi", "(", ")", ",", "(", "_", "_", "mmask32", ")", "_", "_", "U", ")", ";" ]	[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_pmaddubsw512_mask", "(", "(", "_", "_", "v64qi", ")", "_", "_", "X", ",", "(", "_", "_", "v64qi", ")", "_", "_", "Y", ",", "(", "_", "_", "v32hi" ]
LLVM	AArch64	CPP	stmt_completion	CPU	623,959	[ "nullptr", ")", "return", "MOStridedAccess", ";" ]	[ "if", "(", "Subtarget", "->", "getProcFamily", "(", ")", "==", "AArch64Subtarget", "::", "Falkor", "&&", "I", ".", "getMetadata", "(", "FALKOR_STRIDED_ACCESS_MD", ")", "!=" ]
LLVM	Mips	CPP	stmt_completion	CPU	623,960	[ ")", ";" ]	[ "unsigned", "BMITargetOperand", "=", "branchTargetOperand", "(", "BMI", ")", ";", "MachineBasicBlock", "", "NewDest", "=", "BMI", "->", "getOperand", "(", "BMITargetOperand", ")", ".", "getMBB", "(", ")", ";", "if", "(", "isBBInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Invert Bcc condition and swap its destination with ", "<STR_LIT>", "<<", "", "BMI", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "OppositeBranchOpcode", ")", ")", ";", "BMI", "->", "getOperand", "(", "BMITargetOperand", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "TargetOperand", ")", ".", "setMBB", "(", "NewDest", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "splitBlockBeforeInstr", "(", "", "MI", ")", ";", "int", "delta", "=", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "delta", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "", "NextBB", "=", "&", "", "++", "MBB", "->", "getIterator", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Insert B to BB#", "<STR_LIT>", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", " also invert condition and change dest. to BB#", "<STR_LIT>", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "if", "(", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "OppositeBranchOpcode", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "NextBB", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "OppositeBranchOpcode", ")", ")", ".", "addMBB", "(", "NextBB", ")", ";", "}", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "Br", ".", "UncondBr", ")", ")", ";", "BBInfo", "[", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "TII", "->", "getInstSizeInBytes", "(", "", "MI", ")", ";", "MI", "->", "eraseFromParent", "(" ]
LLVM	Hexagon	TD	stmt_completion	DSP	623,961	[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "C2_andn", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "PredRegs", ":", "$", "Ps4", ")", ",", "<STR_LIT>", ",", "tc_640086b5", ",", "TypeCR", ">", ",", "Enc_454a26", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,962	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]
GCC	mips	MD	stmt_completion	CPU	623,963	[ ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AArch64	TD	stmt_completion	CPU	623,964	[ "Rn", ")", ",", "(", "i32", "imm", ":", "$", "Imm", ")", ",", "CC", ")", ")", ")", "]", ",", "NoItinerary", ">", ";" ]	[ "def", "_2S", ":", "NeonI_2VMisc", "<", "<NUM_LIT>", ",", "u", ",", "<NUM_LIT>", ",", "opcode", ",", "(", "outs", "VPR64", ":", "$", "Rd", ")", ",", "(", "ins", "VPR64", ":", "$", "Rn", ",", "neon_uimm0", ":", "$", "Imm", ")", ",", "asmop", "#", "<STR_LIT>", ",", "[", "(", "set", "(", "v2i32", "VPR64", ":", "$", "Rd", ")", ",", "(", "v2i32", "(", "Neon_cmpz", "(", "v2i32", "VPR64", ":", "$" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	623,965	[ ";" ]	[ "ArgOffset", "=", "alignTo", "(", "ArgOffset", ",", "Alignment", ")", ";", "if", "(", "ArgOffset", ">=", "LinkageSize", "+", "ParamAreaSize", ")", "UseMemory", "=", "true", ";", "ArgOffset", "+=", "CalculateStackSlotSize", "(", "ArgVT", ",", "Flags", ",", "PtrByteSize", ")", ";", "if", "(", "Flags", ".", "isInConsecutiveRegsLast", "(", ")", ")", "ArgOffset", "=", "(", "(", "ArgOffset", "+", "PtrByteSize", "-", "<NUM_LIT>", ")", "/", "PtrByteSize", ")", "*", "PtrByteSize", ";", "if", "(", "ArgOffset", ">", "LinkageSize", "+", "ParamAreaSize", ")", "UseMemory", "=", "true", ";", "if", "(", "!", "Flags", ".", "isByVal", "(", ")", ")", "{", "if", "(", "ArgVT", "==", "MVT", "::", "f32", "\|\|", "ArgVT", "==", "MVT", "::", "f64", "\|\|", "(", "HasQPX", "&&", "(", "ArgVT", "==", "MVT", "::", "v4f32", "\|\|", "ArgVT", "==", "MVT", "::", "v4f64", "\|\|", "ArgVT", "==", "MVT", "::", "v4i1", ")", ")", ")", "if", "(", "AvailableFPRs", ">", "<NUM_LIT>", ")", "{", "--", "AvailableFPRs", ";", "return", "false" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,966	[ "}" ]	[ "def", "s12Imm", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
GCC	stormy16	CPP	program_repair	CPU	623,967	[ "<FIXS>", "&&", "MEM_P", "(", "mem", ")", "<FIXE>" ]	[ "rtx", "symbol", ";", "if", "(", "mem", "!=", "NULL_RTX", "<BUGS>", "&&", "GET_CODE", "(", "mem", ")", "==", "MEM", "<BUGE>", "&&", "GET_CODE", "(", "symbol", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_FLAGS", "(", "symbol", ")", "&", "SYMBOL_FLAG_XSTORMY16_BELOW100", ")", "{" ]
LLVM	ARM64	TD	stmt_completion	CPU	623,968	[ "Imm1_32Operand", ";" ]	[ "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=" ]
LLVM	ARM	CPP	stmt_completion	CPU	623,969	[ "&&", "(", "Val", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";" ]	[ "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "Val", ">=", "<NUM_LIT>", "&&", "Val", "<=", "<NUM_LIT>" ]
GCC	rs6000	MD	next_suggestion	CPU	623,970	[ "<STR_LIT>" ]	[ "(", "unspec_volatile", ":", "CC", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPECV_HTM_TSR", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "BLK", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_HTM_FENCE", ")", ")", "]", ")", "]" ]
LLVM	ARM	CPP	code_generation	CPU	623,971	[ "void", "ARMBaseRegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "<STR_LIT>", "::", "<STR_LIT>", "Pred", ",", "unsigned", "PredReg", ",", "unsigned", "MIFlags", ")", "const", "{", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "MachineConstantPool", "", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "LDRcp", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}" ]	[ "emitLoadConstPool", "-", "Emits", "a", "load", "from", "constpool", "to", "materialize", "the", "specified", "immediate", "." ]
GCC	arm	CPP	stmt_completion	CPU	623,972	[ "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";" ]	[ "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint16x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint16x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint16x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]
GCC	nds32	CPP	stmt_completion	CPU	623,973	[ ")", ";" ]	[ "bool", "nds32_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "V4QImode", "\|\|", "mode", "==", "V2HImode", ")", "return", "NDS32_EXT_DSP_P", "(" ]
LLVM	ARM	TD	stmt_completion	CPU	623,974	[ "Rm", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM	Mips	CPP	stmt_completion	CPU	623,975	[ "ValNo", "]", ";" ]	[ "bool", "WasOriginalRetVectorFloat", "(", "unsigned", "ValNo", ")", "const", "{", "return", "OriginalRetWasFloatVector", "[" ]
LLVM	X86	CPP	program_repair	CPU	623,976	[ "<FIXS>", "errs", "(", ")", "<<", "<STR_LIT>", "Cannot encode: ", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "<FIXE>" ]	[ "if", "(", "!", "Desc", "->", "isVariadic", "(", ")", "&&", "CurOp", "!=", "NumOps", ")", "{", "#", "ifndef", "NDEBUG", "<BUGS>", "cerr", "<<", "<STR_LIT>", "Cannot encode: ", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "<BUGE>", "#", "endifllvm_unreachable", "(", "<NUM_LIT>", ")", ";", "}" ]
LLVM	Hexagon	TD	stmt_completion	DSP	623,977	[ "=", "<NUM_LIT>", ";" ]	[ "def", "C2_or", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "PredRegs", ":", "$", "Ps4", ")", ",", "<STR_LIT>", ",", "tc_640086b5", ",", "TypeCR", ">", ",", "Enc_454a26", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
GCC	m68k	CPP	next_suggestion	MPU	623,978	[ "return", "!", "m68k_tls_reference_p", "(", "x", ",", "false", ")", ";" ]	[ "if", "(", "flag_pic", "&&", "!", "(", "strict_p", "&&", "TARGET_PCREL", ")", "&&", "symbolic_operand", "(", "x", ",", "VOIDmode", ")", ")", "return", "false", ";", "if", "(", "M68K_OFFSETS_MUST_BE_WITHIN_SECTIONS_P", "&&", "reach", ">", "<NUM_LIT>", ")", "{", "split_const", "(", "x", ",", "&", "base", ",", "&", "offset", ")", ";", "if", "(", "GET_CODE", "(", "base", ")", "==", "SYMBOL_REF", "&&", "!", "offset_within_block_p", "(", "base", ",", "INTVAL", "(", "offset", ")", "+", "reach", "-", "<NUM_LIT>", ")", ")", "return", "false", ";", "}" ]
GCC	mips	CPP	stmt_completion	CPU	623,979	[ ",", "out_insn", ")", ";" ]	[ "enum", "attr_accum_in", "accum_in", ";", "int", "accum_in_opnum", ";", "rtx", "accum_in_op", ";", "if", "(", "recog_memoized", "(", "in_insn", ")", "<", "<NUM_LIT>", ")", "return", "false", ";", "accum_in", "=", "get_attr_accum_in", "(", "in_insn", ")", ";", "if", "(", "accum_in", "==", "ACCUM_IN_NONE", ")", "return", "false", ";", "accum_in_opnum", "=", "accum_in", "-", "ACCUM_IN_0", ";", "extract_insn", "(", "in_insn", ")", ";", "gcc_assert", "(", "accum_in_opnum", "<", "recog_data", ".", "n_operands", ")", ";", "accum_in_op", "=", "recog_data", ".", "operand", "[", "accum_in_opnum", "]", ";", "return", "reg_set_p", "(", "accum_in_op" ]
LLVM	AArch64	CPP	stmt_completion	CPU	623,980	[ "MIB", ")", ";" ]	[ "unsigned", "AArch64BranchRelaxation", "::", "insertInvertedConditionalBranch", "(", "MachineBasicBlock", "&", "SrcMBB", ",", "MachineBasicBlock", "::", "iterator", "InsPt", ",", "const", "DebugLoc", "&", "DL", ",", "const", "MachineInstr", "&", "OldBr", ",", "MachineBasicBlock", "&", "NewDestBB", ")", "const", "{", "unsigned", "OppositeCondOpc", "=", "getOppositeConditionOpcode", "(", "OldBr", ".", "getOpcode", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "SrcMBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "OppositeCondOpc", ")", ")", ".", "addOperand", "(", "OldBr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "Opc", "=", "OldBr", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "MIB", ".", "addOperand", "(", "OldBr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "OldBr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "invertBccCondition", "(", "", "MIB", ")", ";", "MIB", ".", "addMBB", "(", "&", "NewDestBB", ")", ";", "return", "TII", "->", "getInstSizeInBytes", "(", "" ]
GCC	i386	CPP	stmt_completion	CPU	623,981	[ "_", "_", "C", ")", ")", ";" ]	[ "return", "(", "_", "_", "X", ">>", "_", "_", "C", ")", "\|", "(", "_", "_", "X", "<<", "(", "<NUM_LIT>", "-" ]
LLVM	SPIRV	CPP	next_suggestion	Virtual ISA	623,982	[ "}", "else", "{" ]	[ "Register", "Ptr", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addDef", "(", "ResVReg", ")", ".", "addUse", "(", "GR", ".", "getSPIRVTypeID", "(", "ResType", ")", ")", ".", "addUse", "(", "Ptr", ")", ";", "if", "(", "!", "I", ".", "getNumMemOperands", "(", ")", ")", "{", "assert", "(", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_INTRINSIC_W_SIDE_EFFECTS", "\|\|", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS", ")", ";", "addMemoryOperands", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getImm", "(", ")", ",", "MIB", ")", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	623,983	[ "osh", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "oshst", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", "U", ")", ";" ]	[ "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "OptStr", "=", "Tok", ".", "getString", "(", ")", ";", "unsigned", "Opt", "=", "StringSwitch", "<", "unsigned", ">", "(", "OptStr", ".", "slice", "(", "<NUM_LIT>", ",", "OptStr", ".", "size", "(", ")", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", "sy", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "st", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "sh", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "ish", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "shst", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "ishst", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "nsh", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "un", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "nshst", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "unst", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>" ]
GCC	i386	CPP	stmt_completion	CPU	623,984	[ "_", "_", "A", ",", "_", "_", "m512i", "_", "_", "B", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_max_epu64", "(", "_", "_", "m512i" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,985	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qx4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vu32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vv32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vv32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Qx4", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	623,986	[ ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_90cd8b", "{" ]	[ "def", "F2_conv_df2w_chop", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	623,987	[ "{" ]	[ "MachineOperand", "", "Src1", "=", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "", "SrcReg", "=", "Src0", ";", "MachineOperand", "*", "SrcImm", "=", "Src1", ";", "if", "(", "!", "SrcImm", "->", "isImm", "(", ")", "\|\|", "AMDGPU", "::", "isInlinableLiteral32", "(", "SrcImm", "->", "getImm", "(", ")", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "return", "false", ";", "uint32_t", "Imm", "=", "static_cast", "<", "uint32_t", ">", "(", "SrcImm", "->", "getImm", "(", ")", ")", ";", "uint32_t", "NewImm", "=", "<NUM_LIT>", ";", "if", "(", "Opc", "==", "AMDGPU", "::", "S_AND_B32", ")", "{", "if", "(", "isPowerOf2_32", "(", "~", "Imm", ")", ")", "{", "NewImm", "=", "countTrailingOnes", "(", "Imm", ")", ";", "Opc", "=", "AMDGPU", "::", "S_BITSET0_B32", ";", "}", "else", "if", "(", "AMDGPU", "::", "isInlinableLiteral32", "(", "~", "Imm", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "AMDGPU", "::", "S_ANDN2_B32", ";", "}", "}", "else", "if", "(", "Opc", "==", "AMDGPU", "::", "S_OR_B32", ")", "{", "if", "(", "isPowerOf2_32", "(", "Imm", ")", ")", "{", "NewImm", "=", "countTrailingZeros", "(", "Imm", ")", ";", "Opc", "=", "AMDGPU", "::", "S_BITSET1_B32", ";", "}", "else", "if", "(", "AMDGPU", "::", "isInlinableLiteral32", "(", "~", "Imm", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "AMDGPU", "::", "S_ORN2_B32", ";", "}", "}", "else", "if", "(", "Opc", "==", "AMDGPU", "::", "S_XOR_B32", ")", "{", "if", "(", "AMDGPU", "::", "isInlinableLiteral32", "(", "~", "Imm", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "AMDGPU", "::", "S_XNOR_B32", ";", "}", "}", "else" ]
GCC	iq2000	CPP	next_suggestion	CPU	623,988	[ "}" ]	[ "def_builtin", "(", "<STR_LIT>", "__builtin_wx", "<STR_LIT>", ",", "void_ftype_int_int", ",", "IQ2000_BUILTIN_WX", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_luc32l", "<STR_LIT>", ",", "void_ftype_int_int", ",", "IQ2000_BUILTIN_LUC32L", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_luc64", "<STR_LIT>", ",", "void_ftype_int_int", ",", "IQ2000_BUILTIN_LUC64", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_luc64l", "<STR_LIT>", ",", "void_ftype_int_int", ",", "IQ2000_BUILTIN_LUC64L", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_luk", "<STR_LIT>", ",", "void_ftype_int_int", ",", "IQ2000_BUILTIN_LUK", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_lulck", "<STR_LIT>", ",", "void_ftype_int", ",", "IQ2000_BUILTIN_LULCK", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_lum32", "<STR_LIT>", ",", "void_ftype_int_int", ",", "IQ2000_BUILTIN_LUM32", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_lum32l", "<STR_LIT>", ",", "void_ftype_int_int", ",", "IQ2000_BUILTIN_LUM32L", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_lum64", "<STR_LIT>", ",", "void_ftype_int_int", ",", "IQ2000_BUILTIN_LUM64", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_lum64l", "<STR_LIT>", ",", "void_ftype_int_int", ",", "IQ2000_BUILTIN_LUM64L", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_lurl", "<STR_LIT>", ",", "void_ftype_int_int", ",", "IQ2000_BUILTIN_LURL", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_mrgb", "<STR_LIT>", ",", "int_ftype_int_int_int", ",", "IQ2000_BUILTIN_MRGB", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_srrdl", "<STR_LIT>", ",", "void_ftype_int", ",", "IQ2000_BUILTIN_SRRDL", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_srulck", "<STR_LIT>", ",", "void_ftype_int", ",", "IQ2000_BUILTIN_SRULCK", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_srwru", "<STR_LIT>", ",", "void_ftype_int_int", ",", "IQ2000_BUILTIN_SRWRU", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_trapqfl", "<STR_LIT>", ",", "void_ftype", ",", "IQ2000_BUILTIN_TRAPQFL", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_trapqne", "<STR_LIT>", ",", "void_ftype", ",", "IQ2000_BUILTIN_TRAPQNE", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_traprel", "<STR_LIT>", ",", "void_ftype_int", ",", "IQ2000_BUILTIN_TRAPREL", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_wbu", "<STR_LIT>", ",", "void_ftype_int_int_int", ",", "IQ2000_BUILTIN_WBU", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_syscall", "<STR_LIT>", ",", "void_ftype", ",", "IQ2000_BUILTIN_SYSCALL", ")", ";" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	623,989	[ "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "StoreOpcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ";" ]	[ "unsigned", "LoadOpcode", ",", "StoreOpcode", ";", "getLoadStoreOpcodes", "(", "RC", ",", "LoadOpcode", ",", "StoreOpcode", ")", ";" ]
GCC	arm	MD	next_suggestion	CPU	623,990	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	aarch64	CPP	next_suggestion	CPU	623,991	[ "}" ]	[ "vqrdmlahq_s16", "(", "int16x8_t", "_", "_", "a", ",", "int16x8_t", "_", "_", "b", ",", "int16x8_t", "_", "_", "c", ")", "{", "return", "_", "_", "builtin_aarch64_sqrdmlahv8hi", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "c", ")", ";" ]
GCC	mep	CPP	program_repair	CPU	623,992	[ "<FIXS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "p0s", "-", "isa", "(", "SLOTS", "P0S", ")", "(", "INTRINSIC", "<STR_LIT>", "cpfsftba0s0u_b", "<STR_LIT>", ")", "(", "CPTYPE", "V8UQI", ")", "VOLATILE", ")", "<FIXE>" ]	[ ";", "<NUM_LIT>", "qqqqq", "ppppp", "<NUM_LIT>", "cpfsftba0s0u", ".", "b", "crqp", ",", "crpp", "(", "p0_1", ")", "(", "dni", "cpfsftba0s0u_b_P0S", "<STR_LIT>", "cpfsftba0s0u.b $crqp,$crpp Pn", "<STR_LIT>", "<BUGS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "p0s", "-", "isa", "(", "SLOTS", "P0S", ")", "(", "INTRINSIC", "<STR_LIT>", "cpfsftba0s0u_b", "<STR_LIT>", ")", "(", "CPTYPE", "V8UQI", ")", ")", "<BUGE>", "<STR_LIT>", "cpfsftba0s0u.b $crqp,$crpp", "<STR_LIT>", "(", "+", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u0", "#", "x0", ")", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u8", "#", "x1f", ")", "crqp", "crpp", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u23", "#", "x0", ")", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u28", "<NUM_LIT>", ")", ")", "(", "sequence", "(", ")" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	623,993	[ ")", "return", "Split", ";" ]	[ "const", "ConstantSDNode", "", "CLHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "ConstantSDNode", "", "CRHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CLHS", "\|\|", "!", "CRHS", ")", "return", "SDValue", "(", ")", ";", "static", "const", "uint32_t", "MaxMask", "=", "<NUM_LIT>", ";", "uint32_t", "NewMask", "=", "(", "CLHS", "->", "getZExtValue", "(", ")", "\|", "CRHS", "->", "getZExtValue", "(", ")", ")", "&", "MaxMask", ";", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i1", ",", "Src", ",", "DAG", ".", "getConstant", "(", "NewMask", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "RHS", ")", "&&", "LHS", ".", "hasOneUse", "(", ")", "&&", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "uint32_t", "Sel", "=", "getConstantPermuteMask", "(", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Sel", ")", "return", "SDValue", "(", ")", ";", "Sel", "\|=", "LHS", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Sel", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "}", "const", "SIInstrInfo", "", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "if", "(", "VT", "==", "MVT", "::", "i32", "&&", "LHS", ".", "hasOneUse", "(", ")", "&&", "RHS", ".", "hasOneUse", "(", ")", "&&", "N", "->", "isDivergent", "(", ")", "&&", "TII", "->", "pseudoToMCOpcode", "(", "AMDGPU", "::", "V_PERM_B32", ")", "!=", "-", "<NUM_LIT>", ")", "{", "uint32_t", "LHSMask", "=", "getPermuteMask", "(", "DAG", ",", "LHS", ")", ";", "uint32_t", "RHSMask", "=", "getPermuteMask", "(", "DAG", ",", "RHS", ")", ";", "if", "(", "LHSMask", "!=", "~", "<NUM_LIT>", "u", "&&", "RHSMask", "!=", "~", "<NUM_LIT>", "u", ")", "{", "if", "(", "LHSMask", ">", "RHSMask", ")", "{", "std", "::", "swap", "(", "LHSMask", ",", "RHSMask", ")", ";", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "}", "uint32_t", "LHSUsedLanes", "=", "~", "(", "LHSMask", "&", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "uint32_t", "RHSUsedLanes", "=", "~", "(", "RHSMask", "&", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "if", "(", "!", "(", "LHSUsedLanes", "&", "RHSUsedLanes", ")", "&&", "!", "(", "LHSUsedLanes", "==", "<NUM_LIT>", "&&", "RHSUsedLanes", "==", "<NUM_LIT>", ")", ")", "{", "LHSMask", "&=", "~", "RHSUsedLanes", ";", "RHSMask", "&=", "~", "LHSUsedLanes", ";", "LHSMask", "\|=", "LHSUsedLanes", "&", "<NUM_LIT>", ";", "uint32_t", "Sel", "=", "LHSMask", "\|", "RHSMask", ";", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Sel", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "}", "}", "}", "if", "(", "VT", "!=", "MVT", "::", "i64", "\|\|", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ZERO_EXTEND", "&&", "RHS", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "ZERO_EXTEND", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ZERO_EXTEND", ")", "{", "SDValue", "ExtSrc", "=", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVT", "=", "ExtSrc", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", "==", "MVT", "::", "i32", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "LowLHS", ",", "HiBits", ";", "std", "::", "tie", "(", "LowLHS", ",", "HiBits", ")", "=", "split64BitValue", "(", "LHS", ",", "DAG", ")", ";", "SDValue", "LowOr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "SL", ",", "MVT", "::", "i32", ",", "LowLHS", ",", "ExtSrc", ")", ";", "DCI", ".", "AddToWorklist", "(", "LowOr", ".", "getNode", "(", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "HiBits", ".", "getNode", "(", ")", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "SL", ",", "MVT", "::", "v2i32", ",", "LowOr", ",", "HiBits", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "SL", ",", "MVT", "::", "i64", ",", "Vec", ")", ";", "}", "}", "const", "ConstantSDNode", "", "CRHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "CRHS", ")", "{", "if", "(", "SDValue", "Split", "=", "splitBinaryBitConstantOp", "(", "DCI", ",", "SDLoc", "(", "N", ")", ",", "ISD", "::", "OR", ",", "LHS", ",", "CRHS", ")" ]
GCC	h8300	MD	stmt_completion	MPU	623,994	[ ")", ")", ")" ]	[ "(", "clobber", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "and", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "and", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>" ]
GCC	arm	MD	stmt_completion	CPU	623,995	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "match_code" ]
GCC	rs6000	MD	program_repair	CPU	623,996	[ "<FIXS>", "if", "(", "BYTES_BIG_ENDIAN", ")", "<FIXE>" ]	[ "(", "use", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "<BUGS>", "if", "(", "VECTOR_ELT_ORDER_BIG", ")", "<BUGE>", "emit_insn", "(", "gen_altivec_vmuleuh", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "elseemit_insn", "(", "gen_altivec_vmulouh", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]
LLVM	X86	CPP	program_repair	CPU	623,997	[ "<FIXS>", "static", "unsigned", "getSubOpcode", "(", "bool", "Is64Bit", ")", "{", "<FIXE>", "<FIXS>", "return", "X86", "::", "SUB64ri32", ";", "return", "X86", "::", "SUB32ri", ";", "<FIXE>" ]	[ "}", "}", "<BUGS>", "static", "unsigned", "getSubOpcode", "(", "bool", "Is64Bit", ",", "int64_t", "Amount", ")", "{", "<BUGE>", "if", "(", "Is64Bit", ")", "<BUGS>", "return", "isInt", "<NUM_LIT>", ">", "(", "Amount", ")", "?", "X86", "::", "SUB64ri8", ":", "X86", "::", "SUB64ri32", ";", "return", "isInt", "<NUM_LIT>", ">", "(", "Amount", ")", "?", "X86", "::", "SUB32ri8", ":", "X86", "::", "SUB32ri", ";", "<BUGE>", "}", "void", "X86DynAllocaExpander", "::", "lower", "(", "MachineInstr", "*", "MI", ",", "Lowering", "L", ")", "{" ]
GCC	i386	MD	program_repair	CPU	623,998	[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "VI4F_128", "<NUM_LIT>", "<STR_LIT>", "<FIXE>", "<FIXS>", "(", "vec_merge", ":", "VI4F_128", "(", "vec_duplicate", ":", "VI4F_128", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "VI4F_128", "<NUM_LIT>", "<STR_LIT>", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SSEMODE4S", "<NUM_LIT>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", ")", "<BUGS>", "(", "vec_merge", ":", "SSEMODE4S", "(", "vec_duplicate", ":", "SSEMODE4S", "<BUGE>", "(", "match_operand", ":", "ssescalarmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGS>", "(", "match_operand", ":", "SSEMODE4S", "<NUM_LIT>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
GCC	cris	CPP	next_suggestion	MPU	623,999	[ "return", "true", ";" ]	[ "else", "", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "MULT", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "CONST_INT", "\|\|", "exact_log2", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "<", "<NUM_LIT>", ")", ")", "{", "if", "(", "TARGET_HAS_MUL_INSNS", ")", "{", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "+", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "return", "true", ";", "}", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "return", "false", ";", "case", "UDIV", ":", "case", "MOD", ":", "case", "UMOD", ":", "case", "DIV", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "CONST_INT", "\|\|", "exact_log2", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "<", "<NUM_LIT>", ")", ")", "{", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "return", "false", ";", "case", "AND", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "CONST_INT", "&&", "!", "CONST_OK_FOR_LETTER_P", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ",", "'", "I", "'", ")", ")", "{", "", "total", "=", "(", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "outer_code", ")", "+", "<NUM_LIT>", "+", "<NUM_LIT>", "", "GET_MODE_NUNITS", "(", "GET_MODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ")", ";" ]

LLVM

AMDGPU

CPP

code_generation

GPU

623,900

[ "bool", "SIOptimizeExecMasking", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "SIRegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "SIInstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "reverse_iterator", "I", "=", "fixTerminators", "(", "*", "TII", ",", "MBB", ")", ";", "MachineBasicBlock", "::", "reverse_iterator", "E", "=", "MBB", ".", "rend", "(", ")", ";", "if", "(", "I", "==", "E", ")", "continue", ";", "unsigned", "CopyToExec", "=", "isCopyToExec", "(", "*", "I", ")", ";", "if", "(", "CopyToExec", "==", "AMDGPU", "::", "NoRegister", ")", "continue", ";", "auto", "CopyToExecInst", "=", "&", "*", "I", ";", "auto", "CopyFromExecInst", "=", "findExecCopy", "(", "*", "TII", ",", "MBB", ",", "I", ",", "CopyToExec", ")", ";", "if", "(", "CopyFromExecInst", "==", "E", ")", "{", "auto", "PrepareExecInst", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "PrepareExecInst", "==", "E", ")", "continue", ";", "if", "(", "CopyToExecInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", "&&", "isLogicalOpOnExec", "(", "*", "PrepareExecInst", ")", "==", "CopyToExec", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Fold exec copy: ", "<STR_LIT>", "<<", "*", "PrepareExecInst", ")", ";", "PrepareExecInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "AMDGPU", "::", "EXEC", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "into: ", "<STR_LIT>", "<<", "*", "PrepareExecInst", "<<", "'", "\\n", "'", ")", ";", "CopyToExecInst", "->", "eraseFromParent", "(", ")", ";", "}", "continue", ";", "}", "if", "(", "isLiveOut", "(", "MBB", ",", "CopyToExec", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Exec copy source register is live out\\n", "<STR_LIT>", ")", ";", "continue", ";", "}", "unsigned", "CopyFromExec", "=", "CopyFromExecInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "SaveExecInst", "=", "nullptr", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "OtherUseInsts", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "J", "=", "std", "::", "next", "(", "CopyFromExecInst", "->", "getIterator", "(", ")", ")", ",", "JE", "=", "I", "->", "getIterator", "(", ")", ";", "J", "!=", "JE", ";", "++", "J", ")", "{", "if", "(", "SaveExecInst", "&&", "J", "->", "readsRegister", "(", "AMDGPU", "::", "EXEC", ",", "TRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "exec read prevents saveexec: ", "<STR_LIT>", "<<", "*", "J", "<<", "'", "\\n", "'", ")", ";", "SaveExecInst", "=", "nullptr", ";", "break", ";", "}", "bool", "ReadsCopyFromExec", "=", "J", "->", "readsRegister", "(", "CopyFromExec", ",", "TRI", ")", ";", "if", "(", "J", "->", "modifiesRegister", "(", "CopyToExec", ",", "TRI", ")", ")", "{", "if", "(", "SaveExecInst", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Multiple instructions modify ", "<STR_LIT>", "<<", "printReg", "(", "CopyToExec", ",", "TRI", ")", "<<", "'", "\\n", "'", ")", ";", "SaveExecInst", "=", "nullptr", ";", "break", ";", "}", "unsigned", "SaveExecOp", "=", "getSaveExecOp", "(", "J", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "SaveExecOp", "==", "AMDGPU", "::", "INSTRUCTION_LIST_END", ")", "break", ";", "if", "(", "ReadsCopyFromExec", ")", "{", "SaveExecInst", "=", "&", "*", "J", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Found save exec op: ", "<STR_LIT>", "<<", "*", "SaveExecInst", "<<", "'", "\\n", "'", ")", ";", "continue", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Instruction does not read exec copy: ", "<STR_LIT>", "<<", "*", "J", "<<", "'", "\\n", "'", ")", ";", "break", ";", "}", "}", "else", "if", "(", "ReadsCopyFromExec", "&&", "!", "SaveExecInst", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Found second use of save inst candidate: ", "<STR_LIT>", "<<", "*", "J", "<<", "'", "\\n", "'", ")", ";", "break", ";", "}", "if", "(", "SaveExecInst", "&&", "J", "->", "readsRegister", "(", "CopyToExec", ",", "TRI", ")", ")", "{", "assert", "(", "SaveExecInst", "!=", "&", "*", "J", ")", ";", "OtherUseInsts", ".", "push_back", "(", "&", "*", "J", ")", ";", "}", "}", "if", "(", "!", "SaveExecInst", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Insert save exec op: ", "<STR_LIT>", "<<", "*", "SaveExecInst", "<<", "'", "\\n", "'", ")", ";", "MachineOperand", "&", "Src0", "=", "SaveExecInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src1", "=", "SaveExecInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "*", "OtherOp", "=", "nullptr", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "Src0", ".", "getReg", "(", ")", "==", "CopyFromExec", ")", "{", "OtherOp", "=", "&", "Src1", ";", "}", "else", "if", "(", "Src1", ".", "isReg", "(", ")", "&&", "Src1", ".", "getReg", "(", ")", "==", "CopyFromExec", ")", "{", "if", "(", "!", "SaveExecInst", "->", "isCommutable", "(", ")", ")", "break", ";", "OtherOp", "=", "&", "Src0", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", "unexpected", "<STR_LIT>", ")", ";", "CopyFromExecInst", "->", "eraseFromParent", "(", ")", ";", "auto", "InsPt", "=", "SaveExecInst", "->", "getIterator", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "SaveExecInst", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "getSaveExecOp", "(", "SaveExecInst", "->", "getOpcode", "(", ")", ")", ")", ",", "CopyFromExec", ")", ".", "addReg", "(", "OtherOp", "->", "getReg", "(", ")", ")", ";", "SaveExecInst", "->", "eraseFromParent", "(", ")", ";", "CopyToExecInst", "->", "eraseFromParent", "(", ")", ";", "for", "(", "MachineInstr", "*", "OtherInst", ":", "OtherUseInsts", ")", "{", "OtherInst", "->", "substituteRegister", "(", "CopyToExec", ",", "AMDGPU", "::", "EXEC", ",", "AMDGPU", "::", "NoSubRegister", ",", "*", "TRI", ")", ";", "}", "}", "return", "true", ";", "}" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

LLVM

Hexagon

CPP

next_suggestion

DSP

623,901

[ "}" ]

[ "for", "(", "auto", "&", "Op", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "RO", "!=", "RegisterRef", "(", "Op", ")", ")", "continue", ";", "Op", ".", "setReg", "(", "RN", ".", "Reg", ")", ";", "Op", ".", "setSubReg", "(", "RN", ".", "Sub", ")", ";", "assert", "(", "!", "Op", ".", "isDef", "(", ")", "&&", "<STR_LIT>", "Not expecting a def", "<STR_LIT>", ")", ";", "}" ]

LLVM

Mips

CPP

program_repair

CPU

623,902

[ "<FIXS>", "<FIXE>", "<FIXS>", "SDValue", "FirstOperand", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SecondOperand", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "FirstOperand", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "AND", ")", "<FIXE>", "<FIXS>", "if", "(", "!", "(", "CN", "=", "dyn_cast", "ConstantSDNode", ">", "(", "FirstOperand", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "||", "<FIXE>", "<FIXS>", "if", "(", "SecondOperand", ".", "getOpcode", "(", ")", "==", "ISD", "::", "AND", "&&", "SecondOperand", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", ")", "{", "<FIXE>", "<FIXS>", "if", "(", "!", "(", "CN", "=", "dyn_cast", "ConstantSDNode", ">", "(", "SecondOperand", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "||", "<FIXE>" ]

[ "static", "SDValue", "performORCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "MipsSubtarget", "&", "Subtarget", ")", "{", "<BUGS>", "<BUGE>", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", "||", "!", "Subtarget", ".", "hasExtractInsert", "(", ")", ")", "return", "SDValue", "(", ")", ";", "<BUGS>", "SDValue", "And0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "And1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "<BUGE>", "unsigned", "SMPos0", ",", "SMSize0", ",", "SMPos1", ",", "SMSize1", ";", "ConstantSDNode", "*", "CN", ",", "*", "CN1", ";", "<BUGS>", "if", "(", "And0", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "AND", ")", "<BUGE>", "return", "SDValue", "(", ")", ";", "<BUGS>", "if", "(", "!", "(", "CN", "=", "dyn_cast", "ConstantSDNode", ">", "(", "And0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "||", "<BUGE>", "!", "isShiftedMask_64", "(", "~", "CN", "->", "getSExtValue", "(", ")", ",", "SMPos0", ",", "SMSize0", ")", ")", "return", "SDValue", "(", ")", ";", "<BUGS>", "if", "(", "And1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "AND", "&&", "And1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", ")", "{", "<BUGE>", "<BUGS>", "if", "(", "!", "(", "CN", "=", "dyn_cast", "ConstantSDNode", ">", "(", "And1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "||", "<BUGE>", "!", "isShiftedMask_64", "(", "CN", "->", "getZExtValue", "(", ")", ",", "SMPos1", ",", "SMSize1", ")", ")", "return", "SDValue", "(", ")", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

623,903

[ ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Mips

CPP

program_repair

CPU

623,904

[ "<FIXS>", "bool", "needsRelocateWithSymbol", "(", "unsigned", "Type", ")", "const", "override", ";", "<FIXE>" ]

[ "unsigned", "GetRelocType", "(", "const", "MCValue", "&", "Target", ",", "const", "MCFixup", "&", "Fixup", ",", "bool", "IsPCRel", ")", "const", "override", ";", "<BUGS>", "virtual", "const", "MCSymbol", "*", "ExplicitRelSym", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCValue", "&", "Target", ",", "const", "MCFragment", "&", "F", ",", "const", "MCFixup", "&", "Fixup", ",", "bool", "IsPCRel", ")", "const", ";", "virtual", "void", "sortRelocs", "(", "const", "MCAssembler", "&", "Asm", ",", "std", "::", "vector", "ELFRelocationEntry", ">", "&", "Relocs", ")", ";", "<BUGE>", "}", ";", "}" ]

LLVM

AArch64

CPP

next_suggestion

CPU

623,905

[ "break", ";" ]

[ "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "break", ";", "case", "Kryo", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "VectorInsertExtractBaseCost", "=", "<NUM_LIT>", ";", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "NeoverseE1", ":", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "NeoverseN1", ":", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "Saphira", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "ThunderX2T99", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "ThunderX", ":", "case", "ThunderXT88", ":", "case", "ThunderXT81", ":", "case", "ThunderXT83", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "TSV110", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

623,906

[ "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "BaseOpcode" ]

GCC

ia64

CPP

program_repair

CPU

623,907

[ "<FIXS>", "ia64_scalar_mode_supported_p", "(", "machine_mode", "mode", ")", "<FIXE>" ]

[ "}", "static", "bool", "<BUGS>", "ia64_scalar_mode_supported_p", "(", "enum", "machine_mode", "mode", ")", "<BUGE>", "{", "switch", "(", "mode", ")", "{" ]

GCC

mips

MD

stmt_completion

CPU

623,908

[ ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

ARM

CPP

code_generation

CPU

623,909

[ "bool", "Thumb2InstrInfo", "::", "isLegalToSplitMBBAt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "const", "{", "while", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", ")", "return", "false", ";", "}", "Register", "PredReg", ";", "return", "getITInstrPredicate", "(", "*", "MBBI", ",", "PredReg", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]

[ "Return", "true", "if", "it", "'s", "legal", "to", "split", "the", "given", "basic", "block", "at", "the", "specified", "instruction", "(", "i.e", "." ]

GCC

tilegx

MD

stmt_completion

VLIW

623,910

[ "ss_ashift", "]", ")" ]

[ "(", "define_code_iterator", "v4shift", "[", "ashift", "ashiftrt", "lshiftrt" ]

GCC

v850

MD

stmt_completion

MPU

623,911

[ ")", ")" ]

[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const_int", "<NUM_LIT>" ]

LLVM

X86

CPP

stmt_completion

CPU

623,912

[ ")", "const", "{" ]

[ "bool", "hasXSAVES", "(" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

623,913

[ "}" ]

[ "addPass", "(", "&", "EarlyIfConverterID", ")", ";", "return", "true", ";" ]

GCC

rs6000

CPP

next_suggestion

CPU

623,914

[ "}" ]

[ "align_words", "=", "rs6000_parm_start", "(", "mode", ",", "type", ",", "cum", "->", "words", ")", ";", "if", "(", "USE_FP_FOR_ARG_P", "(", "cum", ",", "mode", ",", "type", ")", "&&", "!", "(", "type", "&&", "(", "cum", "->", "nargs_prototype", "<=", "<NUM_LIT>", "||", "(", "DEFAULT_ABI", "==", "ABI_AIX", "&&", "TARGET_XL_COMPAT", "&&", "align_words", ">=", "GP_ARG_NUM_REG", ")", ")", ")", ")", "{", "if", "(", "cum", "->", "fregno", "+", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ">", "FP_ARG_MAX_REG", "+", "<NUM_LIT>", ")", "ret", "=", "(", "FP_ARG_MAX_REG", "+", "<NUM_LIT>", "-", "cum", "->", "fregno", ")", "*", "<NUM_LIT>", ";", "else", "if", "(", "cum", "->", "nargs_prototype", ">=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "align_words", "<", "GP_ARG_NUM_REG", "&&", "GP_ARG_NUM_REG", "<", "align_words", "+", "rs6000_arg_size", "(", "mode", ",", "type", ")", ")", "ret", "=", "(", "GP_ARG_NUM_REG", "-", "align_words", ")", "*", "(", "TARGET_32BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "ret", "!=", "<NUM_LIT>", "&&", "TARGET_DEBUG_ARG", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "rs6000_arg_partial_bytes: %d\\n", "<STR_LIT>", ",", "ret", ")", ";", "return", "ret", ";" ]

GCC

mips

CPP

program_repair

CPU

623,915

[ "<FIXS>", "x1", "=", "mips_frame_set", "(", "mips_subword", "(", "mem", ",", "false", ")", ",", "mips_subword", "(", "reg", ",", "false", ")", ")", ";", "x2", "=", "mips_frame_set", "(", "mips_subword", "(", "mem", ",", "true", ")", ",", "mips_subword", "(", "reg", ",", "true", ")", ")", ";", "<FIXE>" ]

[ "elsemips_emit_move", "(", "mem", ",", "reg", ")", ";", "<BUGS>", "x1", "=", "mips_frame_set", "(", "mips_subword", "(", "mem", ",", "<NUM_LIT>", ")", ",", "mips_subword", "(", "reg", ",", "<NUM_LIT>", ")", ")", ";", "x2", "=", "mips_frame_set", "(", "mips_subword", "(", "mem", ",", "<NUM_LIT>", ")", ",", "mips_subword", "(", "reg", ",", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "mips_set_frame_expr", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "x1", ",", "x2", ")", ")", ")", ";", "}", "else" ]

LLVM

X86

CPP

next_suggestion

CPU

623,916

[ "}", "else", "{" ]

[ "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "VT", "&&", "<STR_LIT>", "Bad operand type!", "<STR_LIT>", ")", ";", "ArrayRef", "<", "int", ">", "LoMask", "=", "Mask", ".", "slice", "(", "<NUM_LIT>", ",", "Mask", ".", "size", "(", ")", "/", "<NUM_LIT>", ")", ";", "ArrayRef", "<", "int", ">", "HiMask", "=", "Mask", ".", "slice", "(", "Mask", ".", "size", "(", ")", "/", "<NUM_LIT>", ")", ";", "int", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "int", "SplitNumElements", "=", "NumElements", "/", "<NUM_LIT>", ";", "MVT", "ScalarVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "MVT", "SplitVT", "=", "MVT", "::", "getVectorVT", "(", "ScalarVT", ",", "SplitNumElements", ")", ";", "auto", "SplitVector", "=", "[", "&", "]", "(", "SDValue", "V", ")", "{", "SDValue", "LoV", ",", "HiV", ";", "std", "::", "tie", "(", "LoV", ",", "HiV", ")", "=", "splitVector", "(", "peekThroughBitcasts", "(", "V", ")", ",", "DAG", ",", "DL", ")", ";", "return", "std", "::", "make_pair", "(", "DAG", ".", "getBitcast", "(", "SplitVT", ",", "LoV", ")", ",", "DAG", ".", "getBitcast", "(", "SplitVT", ",", "HiV", ")", ")", ";", "}", ";", "SDValue", "LoV1", ",", "HiV1", ",", "LoV2", ",", "HiV2", ";", "std", "::", "tie", "(", "LoV1", ",", "HiV1", ")", "=", "SplitVector", "(", "V1", ")", ";", "std", "::", "tie", "(", "LoV2", ",", "HiV2", ")", "=", "SplitVector", "(", "V2", ")", ";", "auto", "GetHalfBlendPiecesReq", "=", "[", "&", "]", "(", "const", "ArrayRef", "<", "int", ">", "&", "HalfMask", ",", "bool", "&", "UseLoV1", ",", "bool", "&", "UseHiV1", ",", "bool", "&", "UseLoV2", ",", "bool", "&", "UseHiV2", ")", "{", "UseLoV1", "=", "UseHiV1", "=", "UseLoV2", "=", "UseHiV2", "=", "false", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "SplitNumElements", ";", "++", "i", ")", "{", "int", "M", "=", "HalfMask", "[", "i", "]", ";", "if", "(", "M", ">=", "NumElements", ")", "{", "if", "(", "M", ">=", "NumElements", "+", "SplitNumElements", ")", "UseHiV2", "=", "true", ";", "else", "UseLoV2", "=", "true", ";", "}", "else", "if", "(", "M", ">=", "<NUM_LIT>", ")", "{", "if", "(", "M", ">=", "SplitNumElements", ")", "UseHiV1", "=", "true", ";", "else", "UseLoV1", "=", "true", ";", "}", "}", "}", ";", "auto", "CheckHalfBlendUsable", "=", "[", "&", "]", "(", "const", "ArrayRef", "<", "int", ">", "&", "HalfMask", ")", "->", "bool", "{", "if", "(", "!", "SimpleOnly", ")", "return", "true", ";", "bool", "UseLoV1", ",", "UseHiV1", ",", "UseLoV2", ",", "UseHiV2", ";", "GetHalfBlendPiecesReq", "(", "HalfMask", ",", "UseLoV1", ",", "UseHiV1", ",", "UseLoV2", ",", "UseHiV2", ")", ";", "return", "!", "(", "UseHiV1", "||", "UseHiV2", ")", ";", "}", ";", "auto", "HalfBlend", "=", "[", "&", "]", "(", "ArrayRef", "<", "int", ">", "HalfMask", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "V1BlendMask", "(", "(", "unsigned", ")", "SplitNumElements", ",", "-", "<NUM_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "V2BlendMask", "(", "(", "unsigned", ")", "SplitNumElements", ",", "-", "<NUM_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "BlendMask", "(", "(", "unsigned", ")", "SplitNumElements", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "SplitNumElements", ";", "++", "i", ")", "{", "int", "M", "=", "HalfMask", "[", "i", "]", ";", "if", "(", "M", ">=", "NumElements", ")", "{", "V2BlendMask", "[", "i", "]", "=", "M", "-", "NumElements", ";", "BlendMask", "[", "i", "]", "=", "SplitNumElements", "+", "i", ";", "}", "else", "if", "(", "M", ">=", "<NUM_LIT>", ")", "{", "V1BlendMask", "[", "i", "]", "=", "M", ";", "BlendMask", "[", "i", "]", "=", "i", ";", "}", "}", "bool", "UseLoV1", ",", "UseHiV1", ",", "UseLoV2", ",", "UseHiV2", ";", "GetHalfBlendPiecesReq", "(", "HalfMask", ",", "UseLoV1", ",", "UseHiV1", ",", "UseLoV2", ",", "UseHiV2", ")", ";", "assert", "(", "(", "!", "SimpleOnly", "||", "(", "!", "UseHiV1", "&&", "!", "UseHiV2", ")", ")", "&&", "<STR_LIT>", "Shuffle isn't simple", "<STR_LIT>", ")", ";", "if", "(", "!", "UseLoV1", "&&", "!", "UseHiV1", "&&", "!", "UseLoV2", "&&", "!", "UseHiV2", ")", "return", "DAG", ".", "getUNDEF", "(", "SplitVT", ")", ";", "if", "(", "!", "UseLoV2", "&&", "!", "UseHiV2", ")", "return", "DAG", ".", "getVectorShuffle", "(", "SplitVT", ",", "DL", ",", "LoV1", ",", "HiV1", ",", "V1BlendMask", ")", ";", "if", "(", "!", "UseLoV1", "&&", "!", "UseHiV1", ")", "return", "DAG", ".", "getVectorShuffle", "(", "SplitVT", ",", "DL", ",", "LoV2", ",", "HiV2", ",", "V2BlendMask", ")", ";", "SDValue", "V1Blend", ",", "V2Blend", ";", "if", "(", "UseLoV1", "&&", "UseHiV1", ")", "{", "V1Blend", "=", "DAG", ".", "getVectorShuffle", "(", "SplitVT", ",", "DL", ",", "LoV1", ",", "HiV1", ",", "V1BlendMask", ")", ";", "}", "else", "{", "V1Blend", "=", "UseLoV1", "?", "LoV1", ":", "HiV1", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "SplitNumElements", ";", "++", "i", ")", "if", "(", "BlendMask", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "BlendMask", "[", "i", "]", "<", "SplitNumElements", ")", "BlendMask", "[", "i", "]", "=", "V1BlendMask", "[", "i", "]", "-", "(", "UseLoV1", "?", "<NUM_LIT>", ":", "SplitNumElements", ")", ";", "}", "if", "(", "UseLoV2", "&&", "UseHiV2", ")", "{", "V2Blend", "=", "DAG", ".", "getVectorShuffle", "(", "SplitVT", ",", "DL", ",", "LoV2", ",", "HiV2", ",", "V2BlendMask", ")", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

623,917

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

623,918

[ "}", "else", "{" ]

[ "SaveScratch2", "=", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "ScratchReg2", ")", ";", "}", "assert", "(", "(", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "ScratchReg2", ")", "||", "SaveScratch2", ")", "&&", "<STR_LIT>", "Scratch register is live-in and not saved", "<STR_LIT>", ")", ";", "if", "(", "SaveScratch2", ")", "BuildMI", "(", "checkMBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "PUSH32r", ")", ")", ".", "addReg", "(", "ScratchReg2", ",", "RegState", "::", "Kill", ")", ";", "BuildMI", "(", "checkMBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "MOV32ri", ")", ",", "ScratchReg2", ")", ".", "addImm", "(", "TlsOffset", ")", ";", "BuildMI", "(", "checkMBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "CMP32rm", ")", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg2", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "TlsReg", ")", ";", "if", "(", "SaveScratch2", ")", "BuildMI", "(", "checkMBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "POP32r", ")", ",", "ScratchReg2", ")", ";", "}", "}", "BuildMI", "(", "checkMBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "JA_1", ")", ")", ".", "addMBB", "(", "&", "PrologueMBB", ")", ";", "if", "(", "Is64Bit", ")", "{", "const", "unsigned", "RegAX", "=", "IsLP64", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ";", "const", "unsigned", "Reg10", "=", "IsLP64", "?", "X86", "::", "R10", ":", "X86", "::", "R10D", ";", "const", "unsigned", "Reg11", "=", "IsLP64", "?", "X86", "::", "R11", ":", "X86", "::", "R11D", ";", "const", "unsigned", "MOVrr", "=", "IsLP64", "?", "X86", "::", "MOV64rr", ":", "X86", "::", "MOV32rr", ";", "const", "unsigned", "MOVri", "=", "IsLP64", "?", "X86", "::", "MOV64ri", ":", "X86", "::", "MOV32ri", ";", "if", "(", "IsNested", ")", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "MOVrr", ")", ",", "RegAX", ")", ".", "addReg", "(", "Reg10", ")", ";", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "MOVri", ")", ",", "Reg10", ")", ".", "addImm", "(", "StackSize", ")", ";", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "MOVri", ")", ",", "Reg11", ")", ".", "addImm", "(", "X86FI", "->", "getArgumentStackSize", "(", ")", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "Reg10", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "Reg11", ")", ";", "}", "else", "{", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "PUSHi32", ")", ")", ".", "addImm", "(", "X86FI", "->", "getArgumentStackSize", "(", ")", ")", ";", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "PUSHi32", ")", ")", ".", "addImm", "(", "StackSize", ")", ";", "}", "if", "(", "Is64Bit", "&&", "MF", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", "{", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "CALL64m", ")", ")", ".", "addReg", "(", "X86", "::", "RIP", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "__morestack_addr", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "MF", ".", "getMMI", "(", ")", ".", "setUsesMorestackAddr", "(", "true", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

623,919

[ ")", ",", "Val", ")", ";" ]

[ "if", "(", "!", "Op1", ".", "isUndef", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "v2f64", ",", "Val", ",", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "f64", ",", "Op1", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "Op", ".", "getValueType", "(" ]

GCC

mcore

MD

stmt_completion

MPU

623,920

[ "const_int", "<NUM_LIT>", ")", ")" ]

[ "(", "lt", ":", "CC", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "if_then_else", ":", "SI", "(", "eq", "(", "reg", ":", "CC", "<NUM_LIT>", ")", "(" ]

LLVM

ARM

TD

stmt_completion

CPU

623,921

[ ">", "getZExtValue", "(", ")", ";" ]

[ "def", "ThumbModImmNeg1_7AsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "mod_imm1_7_neg", ":", "Operand", "<", "i32", ">", ",", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "unsigned", "Value", "=", "-", "(", "unsigned", ")", "N", "-" ]

GCC

s390

CPP

stmt_completion

MPU

623,922

[ ",", "const1_rtx", ")", ")", ";" ]

[ "if", "(", "!", "s390_loadrelative_operand_p", "(", "addr", ",", "&", "symref", ",", "&", "addend", ")", ")", "gcc_unreachable", "(", ")", ";", "if", "(", "!", "(", "addend", "&", "<NUM_LIT>", ")", ")", "emit_move_insn", "(", "reg", ",", "addr", ")", ";", "else", "{", "if", "(", "REGNO", "(", "reg", ")", "<", "FIRST_PSEUDO_REGISTER", "&&", "REGNO_REG_CLASS", "(", "REGNO", "(", "reg", ")", ")", "==", "ADDR_REGS", ")", "scratch", "=", "reg", ";", "gcc_assert", "(", "REGNO", "(", "scratch", ")", "<", "FIRST_PSEUDO_REGISTER", ")", ";", "gcc_assert", "(", "REGNO_REG_CLASS", "(", "REGNO", "(", "scratch", ")", ")", "==", "ADDR_REGS", ")", ";", "if", "(", "addend", "!=", "<NUM_LIT>", ")", "emit_move_insn", "(", "scratch", ",", "gen_rtx_CONST", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "symref", ",", "GEN_INT", "(", "addend", "-", "<NUM_LIT>", ")", ")", ")", ")", ";", "else", "emit_move_insn", "(", "scratch", ",", "symref", ")", ";", "s390_load_address", "(", "reg", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "scratch" ]

LLVM

Mips

CPP

program_repair

CPU

623,923

[ "<FIXS>", "MachinePointerInfo", "(", ")", ",", "Alignment", ")", ";", "<FIXE>" ]

[ "SDValue", "LoadPtr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrTy", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "OffsetInBytes", ",", "DL", ",", "PtrTy", ")", ")", ";", "SDValue", "LoadVal", "=", "DAG", ".", "getLoad", "(", "RegTy", ",", "DL", ",", "Chain", ",", "LoadPtr", ",", "<BUGS>", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "Alignment", ")", ";", "<BUGE>", "MemOpChains", ".", "push_back", "(", "LoadVal", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "ArgReg", "=", "ArgRegs", "[", "FirstReg", "+", "I", "]", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "ArgReg", ",", "LoadVal", ")", ")", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

623,924

[ "}", "=", "<NUM_LIT>", ";" ]

[ "def", "MVE_VQSHLimms16", ":", "MVE_VQSHL_imm", "<", "MVE_v8s16", ",", "imm0_15", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

LLVM

PowerPC

TD

program_repair

CPU

623,925

[ "<FIXS>", "}", "<FIXE>" ]

[ "[", "(", "set", "vsrc", ":", "$", "XT", ",", "(", "int_ppc_vsx_xvminsp", "vsrc", ":", "$", "XA", ",", "vsrc", ":", "$", "XB", ")", ")", "]", ">", ";", "}", "<BUGS>", "}", "<BUGE>", "let", "isCommutable", "=", "<NUM_LIT>", "in" ]

GCC

i386

CPP

code_generation

CPU

623,926

[ "static", "enum", "rtx_code", "ix86_prepare_fp_compare_args", "(", "enum", "rtx_code", "code", ",", "rtx", "*", "pop0", ",", "rtx", "*", "pop1", ")", "{", "bool", "unordered_compare", "=", "ix86_unordered_fp_compare", "(", "code", ")", ";", "rtx", "op0", "=", "*", "pop0", ",", "op1", "=", "*", "pop1", ";", "machine_mode", "op_mode", "=", "GET_MODE", "(", "op0", ")", ";", "bool", "is_sse", "=", "SSE_FLOAT_MODE_SSEMATH_OR_HF_P", "(", "op_mode", ")", ";", "if", "(", "op_mode", "==", "BFmode", ")", "{", "rtx", "op", "=", "gen_lowpart", "(", "HImode", ",", "op0", ")", ";", "if", "(", "CONST_INT_P", "(", "op", ")", ")", "op", "=", "simplify_const_unary_operation", "(", "FLOAT_EXTEND", ",", "SFmode", ",", "op0", ",", "BFmode", ")", ";", "else", "{", "rtx", "t1", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_zero_extendhisi2", "(", "t1", ",", "op", ")", ")", ";", "emit_insn", "(", "gen_ashlsi3", "(", "t1", ",", "t1", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "op", "=", "gen_lowpart", "(", "SFmode", ",", "t1", ")", ";", "}", "*", "pop0", "=", "op", ";", "op", "=", "gen_lowpart", "(", "HImode", ",", "op1", ")", ";", "if", "(", "CONST_INT_P", "(", "op", ")", ")", "op", "=", "simplify_const_unary_operation", "(", "FLOAT_EXTEND", ",", "SFmode", ",", "op1", ",", "BFmode", ")", ";", "else", "{", "rtx", "t1", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_zero_extendhisi2", "(", "t1", ",", "op", ")", ")", ";", "emit_insn", "(", "gen_ashlsi3", "(", "t1", ",", "t1", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "op", "=", "gen_lowpart", "(", "SFmode", ",", "t1", ")", ";", "}", "*", "pop1", "=", "op", ";", "return", "ix86_prepare_fp_compare_args", "(", "code", ",", "pop0", ",", "pop1", ")", ";", "}", "if", "(", "!", "is_sse", "&&", "(", "unordered_compare", "||", "(", "op_mode", "==", "XFmode", "&&", "!", "(", "standard_80387_constant_p", "(", "op0", ")", "==", "<NUM_LIT>", "||", "standard_80387_constant_p", "(", "op1", ")", "==", "<NUM_LIT>", ")", "&&", "GET_CODE", "(", "op1", ")", "!=", "FLOAT", ")", "||", "ix86_fp_comparison_strategy", "(", "code", ")", "==", "IX86_FPCMP_COMI", ")", ")", "{", "op0", "=", "force_reg", "(", "op_mode", ",", "op0", ")", ";", "op1", "=", "force_reg", "(", "op_mode", ",", "op1", ")", ";", "}", "else", "{", "if", "(", "standard_80387_constant_p", "(", "op0", ")", "==", "<NUM_LIT>", "||", "(", "MEM_P", "(", "op0", ")", "&&", "!", "(", "standard_80387_constant_p", "(", "op1", ")", "==", "<NUM_LIT>", "||", "MEM_P", "(", "op1", ")", ")", ")", ")", "{", "enum", "rtx_code", "new", "_", "code", "=", "ix86_fp_swap_condition", "(", "code", ")", ";", "if", "(", "new", "_", "code", "!=", "UNKNOWN", ")", "{", "std", "::", "swap", "(", "op0", ",", "op1", ")", ";", "code", "=", "new", "_", "code", ";", "}", "}", "if", "(", "!", "REG_P", "(", "op0", ")", ")", "op0", "=", "force_reg", "(", "op_mode", ",", "op0", ")", ";", "if", "(", "CONSTANT_P", "(", "op1", ")", ")", "{", "int", "tmp", "=", "standard_80387_constant_p", "(", "op1", ")", ";", "if", "(", "tmp", "==", "<NUM_LIT>", ")", "op1", "=", "validize_mem", "(", "force_const_mem", "(", "op_mode", ",", "op1", ")", ")", ";", "else", "if", "(", "tmp", "==", "<NUM_LIT>", ")", "{", "if", "(", "TARGET_CMOVE", ")", "op1", "=", "force_reg", "(", "op_mode", ",", "op1", ")", ";", "}", "else", "op1", "=", "force_reg", "(", "op_mode", ",", "op1", ")", ";", "}", "}", "if", "(", "ix86_fp_comparison_cost", "(", "code", ")", ">", "ix86_fp_comparison_cost", "(", "swap_condition", "(", "code", ")", ")", "&&", "(", "REG_P", "(", "op1", ")", "||", "can_create_pseudo_p", "(", ")", ")", ")", "{", "std", "::", "swap", "(", "op0", ",", "op1", ")", ";", "code", "=", "swap_condition", "(", "code", ")", ";", "if", "(", "!", "REG_P", "(", "op0", ")", ")", "op0", "=", "force_reg", "(", "op_mode", ",", "op0", ")", ";", "}", "*", "pop0", "=", "op0", ";", "*", "pop1", "=", "op1", ";", "return", "code", ";", "}" ]

[ "Swap", ",", "force", "into", "registers", ",", "or", "otherwise", "massage", "the", "two", "operands", "to", "a", "fp", "comparison", ".", "The", "operands", "are", "updated", "in", "place", ";", "the", "new", "comparsion", "code", "is", "returned", "." ]

LLVM

X86

CPP

stmt_completion

CPU

623,927

[ "(", "SHUFPMask", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";" ]

[ "auto", "&", "LaneMask", "=", "(", "i", "&", "<NUM_LIT>", ")", "?", "RHSMask", ":", "LHSMask", ";", "LaneMask", "[", "LaneBase", "+", "(", "M", "&", "<NUM_LIT>", ")", "]", "=", "M", ";", "SHUFPMask", "|=", "(", "M", "&", "<NUM_LIT>", ")", "<<", "i", ";", "}", "SDValue", "LHS", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "V1", ",", "V2", ",", "LHSMask", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "V1", ",", "V2", ",", "RHSMask", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ",", "DAG", ".", "getTargetConstant" ]

GCC

i386

MD

stmt_completion

CPU

623,928

[ "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_mode_attr", "ssepackfltmode", "[", "(", "V8DF", "<STR_LIT>", ")", "(", "V4DF" ]

LLVM

Mips

CPP

code_generation

CPU

623,929

[ "DecodeStatus", "MipsDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStream", ",", "raw_ostream", "&", "CStream", ")", "const", "{", "uint32_t", "Insn", ";", "DecodeStatus", "Result", ";", "Size", "=", "<NUM_LIT>", ";", "if", "(", "IsMicroMips", ")", "{", "Result", "=", "readInstruction16", "(", "Bytes", ",", "Address", ",", "Size", ",", "Insn", ",", "IsBigEndian", ")", ";", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "hasMips32r6", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying MicroMipsR616 table (16-bit instructions):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMicroMipsR616", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying MicroMips16 table (16-bit instructions):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMicroMips16", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "Result", "=", "readInstruction32", "(", "Bytes", ",", "Address", ",", "Size", ",", "Insn", ",", "IsBigEndian", ",", "true", ")", ";", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "hasMips32r6", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying MicroMips32r632 table (32-bit instructions):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMicroMipsR632", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying MicroMips32 table (32-bit instructions):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMicroMips32", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "if", "(", "isFP64", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying MicroMipsFP64 table (32-bit opcodes):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMicroMipsFP6432", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "}", "Size", "=", "<NUM_LIT>", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "Result", "=", "readInstruction32", "(", "Bytes", ",", "Address", ",", "Size", ",", "Insn", ",", "IsBigEndian", ",", "false", ")", ";", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "Size", "=", "<NUM_LIT>", ";", "if", "(", "hasCOP3", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying COP3_ table (32-bit opcodes):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableCOP3_32", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "return", "Result", ";", "}", "if", "(", "hasMips32r6", "(", ")", "&&", "isGP64", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying Mips32r6_64r6 (GPR64) table (32-bit opcodes):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMips32r6_64r6_GP6432", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "return", "Result", ";", "}", "if", "(", "hasMips32r6", "(", ")", "&&", "isPTR64", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying Mips32r6_64r6 (PTR64) table (32-bit opcodes):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMips32r6_64r6_PTR6432", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "return", "Result", ";", "}", "if", "(", "hasMips32r6", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying Mips32r6_64r6 table (32-bit opcodes):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMips32r6_64r632", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "return", "Result", ";", "}", "if", "(", "hasMips2", "(", ")", "&&", "isPTR64", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying Mips32r6_64r6 (PTR64) table (32-bit opcodes):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMips32_64_PTR6432", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "return", "Result", ";", "}", "if", "(", "hasCnMips", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying CnMips table (32-bit opcodes):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableCnMips32", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "return", "Result", ";", "}", "if", "(", "hasCnMipsP", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying CnMipsP table (32-bit opcodes):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableCnMipsP32", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "return", "Result", ";", "}", "if", "(", "isGP64", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying Mips64 (GPR64) table (32-bit opcodes):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMips6432", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "return", "Result", ";", "}", "if", "(", "isFP64", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying MipsFP64 (64 bit FPU) table (32-bit opcodes):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMipsFP6432", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "return", "Result", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying Mips table (32-bit opcodes):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMips32", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "return", "Result", ";", "return", "MCDisassembler", "::", "Fail", ";", "}" ]

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

GCC

visium

MD

next_suggestion

Virtual ISA

623,930

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]" ]

GCC

mips

CPP

stmt_completion

CPU

623,931

[ "optimize_size", ")", "return", "<NUM_LIT>", ";" ]

[ "unsigned", "int", "mips_case_values_threshold", "(", "void", ")", "{", "if", "(", "TARGET_MIPS16", "&&" ]

LLVM

AMDGPU

TD

stmt_completion

GPU

623,932

[ ";" ]

[ "def", "InterpSlot", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "InterpSlotMatchClass" ]

LLVM

AArch64

CPP

next_suggestion

CPU

623,933

[ "Overflow", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ",", "UpperBits", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";" ]

[ "break", ";", "case", "ISD", "::", "SMULO", ":", "case", "ISD", "::", "UMULO", ":", "{", "CC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "bool", "IsSigned", "=", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SMULO", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", ")", "{", "unsigned", "ExtendOpc", "=", "IsSigned", "?", "ISD", "::", "SIGN_EXTEND", ":", "ISD", "::", "ZERO_EXTEND", ";", "LHS", "=", "DAG", ".", "getNode", "(", "ExtendOpc", ",", "DL", ",", "MVT", "::", "i64", ",", "LHS", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "ExtendOpc", ",", "DL", ",", "MVT", "::", "i64", ",", "RHS", ")", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "ISD", "::", "MUL", ",", "DL", ",", "MVT", "::", "i64", ",", "LHS", ",", "RHS", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "MVT", "::", "i64", ",", "Mul", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "MVT", "::", "i32", ",", "Add", ")", ";", "if", "(", "IsSigned", ")", "{", "SDValue", "UpperBits", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "MVT", "::", "i64", ",", "Add", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ")", ";", "UpperBits", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "MVT", "::", "i32", ",", "UpperBits", ")", ";", "SDValue", "LowerBits", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRA", ",", "DL", ",", "MVT", "::", "i32", ",", "Value", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "i32", ")", ";", "Overflow", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "UpperBits", ",", "LowerBits", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "SDValue", "UpperBits", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "MVT", "::", "i64", ",", "Mul", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "i64", ",", "MVT", "::", "i32", ")", ";" ]

LLVM

SIC

CPP

next_suggestion

CPU

623,934

[ "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "Expr", ",", "MCFixupKind", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ")", ";" ]

[ "getBranch24TargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", "getBranch24TargetOpValue expects only expressions", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";" ]

GCC

s390

MD

next_suggestion

MPU

623,935

[ "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]

[ "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "GPR", "(", "plus", ":", "GPR", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")" ]

LLVM

ARM

TD

program_repair

CPU

623,936

[ "<FIXS>", "[", "]", ">", "{", "bits", "<NUM_LIT>", ">", "target", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "target", ";", "}", "<FIXE>" ]

[ "def", "Bcc", ":", "ABI", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "brtarget", ":", "$", "target", ")", ",", "IIC_Br", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGS>", "[", "]", ">", ";", "<BUGE>", "}" ]

LLVM

Lanai

CPP

program_repair

CPU

623,937

[ "<FIXS>", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ")", ")", ";", "<FIXE>" ]

[ "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "StackPtr", ",", "DAG", ".", "getIntPtrConstant", "(", "VA", ".", "getLocMemOffset", "(", ")", ",", "DL", ")", ")", ";", "<BUGS>", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "}", "}" ]

LLVM

Alpha

CPP

program_repair

MPU

623,938

[ "<FIXS>", "{", "default", ":", "Node", "->", "dump", "(", ")", ";", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Zero Extend InReg not there yet", "<STR_LIT>", ")", ";", "break", ";", "case", "MVT", "::", "i32", ":", "Tmp2", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "i16", ":", "Tmp2", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "i8", ":", "Tmp2", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "i1", ":", "BuildMI", "(", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "Result", ")", ".", "addReg", "(", "Tmp1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", "Result", ";", "}", "<FIXE>" ]

[ "MVTSDNode", "*", "MVN", "=", "dyn_cast", "MVTSDNode", ">", "(", "Node", ")", ";", "switch", "(", "MVN", "->", "getExtraValueType", "(", ")", ")", "<BUGS>", "{", "default", ":", "Node", "->", "dump", "(", ")", ";", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Zero Extend InReg not there yet", "<STR_LIT>", ")", ";", "break", ";", "case", "MVT", "::", "i32", ":", "Tmp2", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "i16", ":", "Tmp2", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "i8", ":", "Tmp2", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "i1", ":", "BuildMI", "(", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "Result", ")", ".", "addReg", "(", "Tmp1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", "Result", ";", "}", "<BUGE>", "BuildMI", "(", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "Result", ")", ".", "addReg", "(", "Tmp1", ")", ".", "addImm", "(", "Tmp2", ")", ";", "return", "Result", ";", "}" ]

LLVM

AVR

CPP

next_suggestion

MPU

623,939

[ "return", "false", ";" ]

[ "while", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "!", "first", ")", "eatComma", "(", ")", ";", "first", "=", "false", ";", "auto", "MatchResult", "=", "MatchOperandParserImpl", "(", "Operands", ",", "Mnemonic", ")", ";", "if", "(", "MatchResult", "==", "MatchOperand_Success", ")", "{", "continue", ";", "}", "if", "(", "MatchResult", "==", "MatchOperand_ParseFail", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", "failed to parse register and immediate pair", "<STR_LIT>", ")", ";", "}", "if", "(", "parseOperand", "(", "Operands", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", "unexpected token in argument list", "<STR_LIT>", ")", ";", "}", "}", "Parser", ".", "Lex", "(", ")", ";" ]

GCC

arm

MD

stmt_completion

CPU

623,940

[ ")" ]

[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")" ]

GCC

cris

MD

stmt_completion

MPU

623,941

[ ")", ")" ]

[ "(", "umin", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")" ]

LLVM

Mips

CPP

next_suggestion

CPU

623,942

[ "return", "BB", ";" ]

[ "BuildMI", "(", "*", "BB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "SltOpc", ")", ")", ".", "addReg", "(", "regX", ")", ".", "addImm", "(", "Imm", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Mips", "::", "MoveR3216", ")", ",", "CC", ")", ".", "addReg", "(", "Mips", "::", "T8", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";" ]

GCC

v850

MD

stmt_completion

MPU

623,943

[ ")" ]

[ "[", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "GT", "|", "|", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "GE", ")", "return", "<STR_LIT>", "cmpf", ".", "d", "%", "c1", ",", "%", "z2", ",", "%", "z3", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "EQ", ")", "return", "<STR_LIT>", "cmpf", ".", "d", "neq", ",", "%", "z2", ",", "%", "z3", "gcc_unreachable", "(" ]

GCC

rs6000

MD

stmt_completion

CPU

623,944

[ "]", ")" ]

[ "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "pc", ")", "]", "{", "rs6000_split_multireg_move", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>" ]

LLVM

X86

CPP

stmt_completion

CPU

623,945

[ "<NUM_LIT>", "i16", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "i32", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "i32", ":" ]

[ "static", "FlagArithMnemonic", "getMnemonicFromOpcode", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", "No support for lowering a copy into EFLAGS when used ", "<STR_LIT>", "<STR_LIT>", "by this instruction!", "<STR_LIT>", ")", ";", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "#", "#", "SUFFIX", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "#", "#", "SUFFIX", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "#", "#", "SUFFIX", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "#", "#", "SUFFIX", ":", "LLVM_EXPAND_INSTR_SIZES", "(", "MNEMONIC", ",", "rr", ")", "\\", "LLVM_EXPAND_INSTR_SIZES", "(", "MNEMONIC", ",", "rr_REV", ")", "\\", "LLVM_EXPAND_INSTR_SIZES", "(", "MNEMONIC", ",", "rm", ")", "\\", "LLVM_EXPAND_INSTR_SIZES", "(", "MNEMONIC", ",", "mr", ")", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "ri", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "ri8", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "ri8", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "ri8", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "ri", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "ri", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "ri32", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "mi", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "mi8", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "mi8", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "mi8", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "mi", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "mi", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "mi32", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#", "<NUM_LIT>", "i8", ":", "\\", "case", "X86", "::", "MNEMONIC", "#", "#" ]

LLVM

X86

CPP

stmt_completion

CPU

623,946

[ ")", "return", "Rotate", ";" ]

[ "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "PSHUFDMask", ";", "narrowShuffleMaskElts", "(", "<NUM_LIT>", ",", "Repeated128Mask", ",", "PSHUFDMask", ")", ";", "return", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i64", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16i32", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v16i32", ",", "V1", ")", ",", "getV4X86ShuffleImm8ForMask", "(", "PSHUFDMask", ",", "DL", ",", "DAG", ")", ")", ")", ";", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Repeated256Mask", ";", "if", "(", "is256BitLaneRepeatedShuffleMask", "(", "MVT", "::", "v8i64", ",", "Mask", ",", "Repeated256Mask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v8i64", ",", "V1", ",", "getV4X86ShuffleImm8ForMask", "(", "Repeated256Mask", ",", "DL", ",", "DAG", ")", ")", ";", "}", "if", "(", "SDValue", "Shuf128", "=", "lowerV4X128Shuffle", "(", "DL", ",", "MVT", "::", "v8i64", ",", "Mask", ",", "Zeroable", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shuf128", ";", "if", "(", "SDValue", "Shift", "=", "lowerShuffleAsShift", "(", "DL", ",", "MVT", "::", "v8i64", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsVALIGN", "(", "DL", ",", "MVT", "::", "v8i64", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")" ]

GCC

sh

MD

stmt_completion

CPU

623,947

[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_RA", ")", ")", "]" ]

[ "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "SI" ]

LLVM

AArch64

CPP

stmt_completion

CPU

623,948

[ "]", ".", "second", ";" ]

[ "return", "JumpTableEntryInfo", "[", "Idx" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

623,949

[ "if", "(", "ArgType", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{" ]

[ "const", "SIMachineFunctionInfo", "*", "MFI", "=", "B", ".", "getMF", "(", ")", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "const", "ArgDescriptor", "*", "Arg", ";", "const", "TargetRegisterClass", "*", "ArgRC", ";", "LLT", "ArgTy", ";", "std", "::", "tie", "(", "Arg", ",", "ArgRC", ",", "ArgTy", ")", "=", "MFI", "->", "getPreloadedValue", "(", "ArgType", ")", ";", "if", "(", "!", "Arg", ")", "{" ]

LLVM

Lanai

CPP

stmt_completion

CPU

623,950

[ ":" ]

[ "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>" ]

GCC

arm

CPP

stmt_completion

CPU

623,951

[ "_", "_", "a", ";" ]

[ "vreinterpretq_p128_s32", "(", "int32x4_t", "_", "_", "a", ")", "{", "return", "(", "poly128_t", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

623,952

[ "addOperand", "(", "Addr", "[", "i", "]", ")", ";" ]

[ "unsigned", "Opc", "=", "getLoadRegOpcode", "(", "DestReg", ",", "RC", ",", "isAligned", ",", "TM", ")", ";", "DebugLoc", "DL", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Addr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", "." ]

LLVM

ARM

CPP

stmt_completion

CPU

623,953

[ "(", "Per", ")", ";" ]

[ "void", "ARMELFStreamer", "::", "emitPersonality", "(", "const", "MCSymbol", "*", "Per", ")", "{", "Personality", "=", "Per", ";", "UnwindOpAsm", ".", "setPersonality" ]

LLVM

X86

CPP

program_repair

CPU

623,954

[ "<FIXS>", "if", "(", "Personalities", "[", "i", "]", ")", "GVStubs", "[", "Mang", "->", "getMangledName", "(", "Personalities", "[", "i", "]", ",", "<STR_LIT>", "$non_lazy_ptr", "<STR_LIT>", ",", "true", ")", "]", "=", "Mang", "->", "getMangledName", "(", "Personalities", "[", "i", "]", ")", ";", "<FIXE>", "<FIXS>", "SwitchToDataSection", "(", "<STR_LIT>", "\\t.section __IMPORT,__jump_table,symbol_stubs,", "<STR_LIT>", "<STR_LIT>", "self_modifying_code+pure_instructions,5", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "for", "(", "StringMap", "std", "::", "string", ">", "::", "iterator", "I", "=", "FnStubs", ".", "begin", "(", ")", ",", "E", "=", "FnStubs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "O", "<<", "I", "->", "getKeyData", "(", ")", "<<", "<STR_LIT>", ":\\n", "<STR_LIT>", "<<", "<STR_LIT>", "\\t.indirect_symbol ", "<STR_LIT>", "<<", "I", "->", "second", "<<", "<STR_LIT>", "\\n\\thlt ; hlt ; hlt ; hlt ; hlt\\n", "<STR_LIT>", ";", "<FIXE>" ]

[ "if", "(", "TAI", "->", "doesSupportExceptionHandling", "(", ")", "&&", "MMI", "&&", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "const", "std", "::", "vector", "Function", "*", ">", "&", "Personalities", "=", "MMI", "->", "getPersonalities", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Personalities", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "<BUGS>", "if", "(", "Personalities", "[", "i", "]", "==", "<NUM_LIT>", ")", "continue", ";", "std", "::", "string", "Name", "=", "Mang", "->", "getValueName", "(", "Personalities", "[", "i", "]", ")", ";", "decorateName", "(", "Name", ",", "Personalities", "[", "i", "]", ")", ";", "GVStubs", ".", "insert", "(", "Name", ")", ";", "<BUGE>", "}", "}", "if", "(", "!", "FnStubs", ".", "empty", "(", ")", ")", "{", "<BUGS>", "for", "(", "StringSet", ">", "::", "iterator", "I", "=", "FnStubs", ".", "begin", "(", ")", ",", "E", "=", "FnStubs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SwitchToDataSection", "(", "<STR_LIT>", "\\t.section __IMPORT,__jump_table,symbol_stubs,", "<STR_LIT>", "<STR_LIT>", "self_modifying_code+pure_instructions,5", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "char", "*", "Name", "=", "I", "->", "getKeyData", "(", ")", ";", "printSuffixedName", "(", "Name", ",", "<STR_LIT>", "$stub", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ":\\n", "<STR_LIT>", "<STR_LIT>", "\\t.indirect_symbol ", "<STR_LIT>", "<<", "Name", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", "<STR_LIT>", "\\thlt ; hlt ; hlt ; hlt ; hlt\\n", "<STR_LIT>", ";", "}", "<BUGE>", "O", "<<", "'", "\\n", "'", ";", "}" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

623,955

[ "const", "unsigned", "NumDWORDs", "=", "(", "(", "LoadSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", "*", "NumLoads", ";" ]

[ "bool", "SIInstrInfo", "::", "shouldClusterMemOps", "(", "ArrayRef", "<", "const", "MachineOperand", "*", ">", "BaseOps1", ",", "ArrayRef", "<", "const", "MachineOperand", "*", ">", "BaseOps2", ",", "unsigned", "NumLoads", ",", "unsigned", "NumBytes", ")", "const", "{", "assert", "(", "!", "BaseOps1", ".", "empty", "(", ")", "&&", "!", "BaseOps2", ".", "empty", "(", ")", ")", ";", "const", "MachineInstr", "&", "FirstLdSt", "=", "*", "BaseOps1", ".", "front", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineInstr", "&", "SecondLdSt", "=", "*", "BaseOps2", ".", "front", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "!", "memOpsHaveSameBasePtr", "(", "FirstLdSt", ",", "BaseOps1", ",", "SecondLdSt", ",", "BaseOps2", ")", ")", "return", "false", ";", "const", "unsigned", "LoadSize", "=", "NumBytes", "/", "NumLoads", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

623,956

[ "<STR_LIT>", ";" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=" ]

GCC

mips

MD

next_suggestion

CPU

623,957

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

i386

CPP

stmt_completion

CPU

623,958

[ ")", "_", "mm512_setzero_hi", "(", ")", ",", "(", "_", "_", "mmask32", ")", "_", "_", "U", ")", ";" ]

[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_pmaddubsw512_mask", "(", "(", "_", "_", "v64qi", ")", "_", "_", "X", ",", "(", "_", "_", "v64qi", ")", "_", "_", "Y", ",", "(", "_", "_", "v32hi" ]

LLVM

AArch64

CPP

stmt_completion

CPU

623,959

[ "nullptr", ")", "return", "MOStridedAccess", ";" ]

[ "if", "(", "Subtarget", "->", "getProcFamily", "(", ")", "==", "AArch64Subtarget", "::", "Falkor", "&&", "I", ".", "getMetadata", "(", "FALKOR_STRIDED_ACCESS_MD", ")", "!=" ]

LLVM

Mips

CPP

stmt_completion

CPU

623,960

[ ")", ";" ]

[ "unsigned", "BMITargetOperand", "=", "branchTargetOperand", "(", "BMI", ")", ";", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "BMITargetOperand", ")", ".", "getMBB", "(", ")", ";", "if", "(", "isBBInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Invert Bcc condition and swap its destination with ", "<STR_LIT>", "<<", "*", "BMI", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "OppositeBranchOpcode", ")", ")", ";", "BMI", "->", "getOperand", "(", "BMITargetOperand", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "TargetOperand", ")", ".", "setMBB", "(", "NewDest", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "splitBlockBeforeInstr", "(", "*", "MI", ")", ";", "int", "delta", "=", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "delta", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "&", "*", "++", "MBB", "->", "getIterator", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Insert B to BB#", "<STR_LIT>", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", " also invert condition and change dest. to BB#", "<STR_LIT>", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "if", "(", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "OppositeBranchOpcode", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "NextBB", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "OppositeBranchOpcode", ")", ")", ".", "addMBB", "(", "NextBB", ")", ";", "}", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "Br", ".", "UncondBr", ")", ")", ";", "BBInfo", "[", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(" ]

LLVM

Hexagon

TD

stmt_completion

DSP

623,961

[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "C2_andn", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "PredRegs", ":", "$", "Ps4", ")", ",", "<STR_LIT>", ",", "tc_640086b5", ",", "TypeCR", ">", ",", "Enc_454a26", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,962

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]

GCC

mips

MD

stmt_completion

CPU

623,963

[ ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AArch64

TD

stmt_completion

CPU

623,964

[ "Rn", ")", ",", "(", "i32", "imm", ":", "$", "Imm", ")", ",", "CC", ")", ")", ")", "]", ",", "NoItinerary", ">", ";" ]

[ "def", "_2S", ":", "NeonI_2VMisc", "<", "<NUM_LIT>", ",", "u", ",", "<NUM_LIT>", ",", "opcode", ",", "(", "outs", "VPR64", ":", "$", "Rd", ")", ",", "(", "ins", "VPR64", ":", "$", "Rn", ",", "neon_uimm0", ":", "$", "Imm", ")", ",", "asmop", "#", "<STR_LIT>", ",", "[", "(", "set", "(", "v2i32", "VPR64", ":", "$", "Rd", ")", ",", "(", "v2i32", "(", "Neon_cmpz", "(", "v2i32", "VPR64", ":", "$" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

623,965

[ ";" ]

[ "ArgOffset", "=", "alignTo", "(", "ArgOffset", ",", "Alignment", ")", ";", "if", "(", "ArgOffset", ">=", "LinkageSize", "+", "ParamAreaSize", ")", "UseMemory", "=", "true", ";", "ArgOffset", "+=", "CalculateStackSlotSize", "(", "ArgVT", ",", "Flags", ",", "PtrByteSize", ")", ";", "if", "(", "Flags", ".", "isInConsecutiveRegsLast", "(", ")", ")", "ArgOffset", "=", "(", "(", "ArgOffset", "+", "PtrByteSize", "-", "<NUM_LIT>", ")", "/", "PtrByteSize", ")", "*", "PtrByteSize", ";", "if", "(", "ArgOffset", ">", "LinkageSize", "+", "ParamAreaSize", ")", "UseMemory", "=", "true", ";", "if", "(", "!", "Flags", ".", "isByVal", "(", ")", ")", "{", "if", "(", "ArgVT", "==", "MVT", "::", "f32", "||", "ArgVT", "==", "MVT", "::", "f64", "||", "(", "HasQPX", "&&", "(", "ArgVT", "==", "MVT", "::", "v4f32", "||", "ArgVT", "==", "MVT", "::", "v4f64", "||", "ArgVT", "==", "MVT", "::", "v4i1", ")", ")", ")", "if", "(", "AvailableFPRs", ">", "<NUM_LIT>", ")", "{", "--", "AvailableFPRs", ";", "return", "false" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,966

[ "}" ]

[ "def", "s12Imm", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

GCC

stormy16

CPP

program_repair

CPU

623,967

[ "<FIXS>", "&&", "MEM_P", "(", "mem", ")", "<FIXE>" ]

[ "rtx", "symbol", ";", "if", "(", "mem", "!=", "NULL_RTX", "<BUGS>", "&&", "GET_CODE", "(", "mem", ")", "==", "MEM", "<BUGE>", "&&", "GET_CODE", "(", "symbol", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_FLAGS", "(", "symbol", ")", "&", "SYMBOL_FLAG_XSTORMY16_BELOW100", ")", "{" ]

LLVM

ARM64

TD

stmt_completion

CPU

623,968

[ "Imm1_32Operand", ";" ]

[ "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=" ]

LLVM

ARM

CPP

stmt_completion

CPU

623,969

[ "&&", "(", "Val", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";" ]

[ "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "Val", ">=", "<NUM_LIT>", "&&", "Val", "<=", "<NUM_LIT>" ]

GCC

rs6000

MD

next_suggestion

CPU

623,970

[ "<STR_LIT>" ]

[ "(", "unspec_volatile", ":", "CC", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPECV_HTM_TSR", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "BLK", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_HTM_FENCE", ")", ")", "]", ")", "]" ]

LLVM

ARM

CPP

code_generation

CPU

623,971

[ "void", "ARMBaseRegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "<STR_LIT>", "::", "<STR_LIT>", "Pred", ",", "unsigned", "PredReg", ",", "unsigned", "MIFlags", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "LDRcp", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}" ]

[ "emitLoadConstPool", "-", "Emits", "a", "load", "from", "constpool", "to", "materialize", "the", "specified", "immediate", "." ]

GCC

arm

CPP

stmt_completion

CPU

623,972

[ "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";" ]

[ "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint16x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint16x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint16x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]

GCC

nds32

CPP

stmt_completion

CPU

623,973

[ ")", ";" ]

[ "bool", "nds32_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "V4QImode", "||", "mode", "==", "V2HImode", ")", "return", "NDS32_EXT_DSP_P", "(" ]

LLVM

ARM

TD

stmt_completion

CPU

623,974

[ "Rm", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

LLVM

Mips

CPP

stmt_completion

CPU

623,975

[ "ValNo", "]", ";" ]

[ "bool", "WasOriginalRetVectorFloat", "(", "unsigned", "ValNo", ")", "const", "{", "return", "OriginalRetWasFloatVector", "[" ]

LLVM

X86

CPP

program_repair

CPU

623,976

[ "<FIXS>", "errs", "(", ")", "<<", "<STR_LIT>", "Cannot encode: ", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "<FIXE>" ]

[ "if", "(", "!", "Desc", "->", "isVariadic", "(", ")", "&&", "CurOp", "!=", "NumOps", ")", "{", "#", "ifndef", "NDEBUG", "<BUGS>", "cerr", "<<", "<STR_LIT>", "Cannot encode: ", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "<BUGE>", "#", "endifllvm_unreachable", "(", "<NUM_LIT>", ")", ";", "}" ]

LLVM

Hexagon

TD

stmt_completion

DSP

623,977

[ "=", "<NUM_LIT>", ";" ]

[ "def", "C2_or", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "PredRegs", ":", "$", "Ps4", ")", ",", "<STR_LIT>", ",", "tc_640086b5", ",", "TypeCR", ">", ",", "Enc_454a26", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

GCC

m68k

CPP

next_suggestion

MPU

623,978

[ "return", "!", "m68k_tls_reference_p", "(", "x", ",", "false", ")", ";" ]

[ "if", "(", "flag_pic", "&&", "!", "(", "strict_p", "&&", "TARGET_PCREL", ")", "&&", "symbolic_operand", "(", "x", ",", "VOIDmode", ")", ")", "return", "false", ";", "if", "(", "M68K_OFFSETS_MUST_BE_WITHIN_SECTIONS_P", "&&", "reach", ">", "<NUM_LIT>", ")", "{", "split_const", "(", "x", ",", "&", "base", ",", "&", "offset", ")", ";", "if", "(", "GET_CODE", "(", "base", ")", "==", "SYMBOL_REF", "&&", "!", "offset_within_block_p", "(", "base", ",", "INTVAL", "(", "offset", ")", "+", "reach", "-", "<NUM_LIT>", ")", ")", "return", "false", ";", "}" ]

GCC

mips

CPP

stmt_completion

CPU

623,979

[ ",", "out_insn", ")", ";" ]

[ "enum", "attr_accum_in", "accum_in", ";", "int", "accum_in_opnum", ";", "rtx", "accum_in_op", ";", "if", "(", "recog_memoized", "(", "in_insn", ")", "<", "<NUM_LIT>", ")", "return", "false", ";", "accum_in", "=", "get_attr_accum_in", "(", "in_insn", ")", ";", "if", "(", "accum_in", "==", "ACCUM_IN_NONE", ")", "return", "false", ";", "accum_in_opnum", "=", "accum_in", "-", "ACCUM_IN_0", ";", "extract_insn", "(", "in_insn", ")", ";", "gcc_assert", "(", "accum_in_opnum", "<", "recog_data", ".", "n_operands", ")", ";", "accum_in_op", "=", "recog_data", ".", "operand", "[", "accum_in_opnum", "]", ";", "return", "reg_set_p", "(", "accum_in_op" ]

LLVM

AArch64

CPP

stmt_completion

CPU

623,980

[ "MIB", ")", ";" ]

[ "unsigned", "AArch64BranchRelaxation", "::", "insertInvertedConditionalBranch", "(", "MachineBasicBlock", "&", "SrcMBB", ",", "MachineBasicBlock", "::", "iterator", "InsPt", ",", "const", "DebugLoc", "&", "DL", ",", "const", "MachineInstr", "&", "OldBr", ",", "MachineBasicBlock", "&", "NewDestBB", ")", "const", "{", "unsigned", "OppositeCondOpc", "=", "getOppositeConditionOpcode", "(", "OldBr", ".", "getOpcode", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "SrcMBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "OppositeCondOpc", ")", ")", ".", "addOperand", "(", "OldBr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "Opc", "=", "OldBr", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "MIB", ".", "addOperand", "(", "OldBr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "OldBr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "invertBccCondition", "(", "*", "MIB", ")", ";", "MIB", ".", "addMBB", "(", "&", "NewDestBB", ")", ";", "return", "TII", "->", "getInstSizeInBytes", "(", "*" ]

GCC

i386

CPP

stmt_completion

CPU

623,981

[ "_", "_", "C", ")", ")", ";" ]

[ "return", "(", "_", "_", "X", ">>", "_", "_", "C", ")", "|", "(", "_", "_", "X", "<<", "(", "<NUM_LIT>", "-" ]

LLVM

SPIRV

CPP

next_suggestion

Virtual ISA

623,982

[ "}", "else", "{" ]

[ "Register", "Ptr", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addDef", "(", "ResVReg", ")", ".", "addUse", "(", "GR", ".", "getSPIRVTypeID", "(", "ResType", ")", ")", ".", "addUse", "(", "Ptr", ")", ";", "if", "(", "!", "I", ".", "getNumMemOperands", "(", ")", ")", "{", "assert", "(", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_INTRINSIC_W_SIDE_EFFECTS", "||", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS", ")", ";", "addMemoryOperands", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getImm", "(", ")", ",", "MIB", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

623,983

[ "osh", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "oshst", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", "U", ")", ";" ]

[ "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "OptStr", "=", "Tok", ".", "getString", "(", ")", ";", "unsigned", "Opt", "=", "StringSwitch", "<", "unsigned", ">", "(", "OptStr", ".", "slice", "(", "<NUM_LIT>", ",", "OptStr", ".", "size", "(", ")", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", "sy", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "st", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "sh", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "ish", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "shst", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "ishst", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "nsh", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "un", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "nshst", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "unst", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>" ]

GCC

i386

CPP

stmt_completion

CPU

623,984

[ "_", "_", "A", ",", "_", "_", "m512i", "_", "_", "B", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_max_epu64", "(", "_", "_", "m512i" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,985

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qx4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vu32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vv32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vv32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Qx4", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

623,986

[ ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_90cd8b", "{" ]

[ "def", "F2_conv_df2w_chop", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

623,987

[ "{" ]

[ "MachineOperand", "*", "Src1", "=", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "*", "SrcReg", "=", "Src0", ";", "MachineOperand", "*", "SrcImm", "=", "Src1", ";", "if", "(", "!", "SrcImm", "->", "isImm", "(", ")", "||", "AMDGPU", "::", "isInlinableLiteral32", "(", "SrcImm", "->", "getImm", "(", ")", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "return", "false", ";", "uint32_t", "Imm", "=", "static_cast", "<", "uint32_t", ">", "(", "SrcImm", "->", "getImm", "(", ")", ")", ";", "uint32_t", "NewImm", "=", "<NUM_LIT>", ";", "if", "(", "Opc", "==", "AMDGPU", "::", "S_AND_B32", ")", "{", "if", "(", "isPowerOf2_32", "(", "~", "Imm", ")", ")", "{", "NewImm", "=", "countTrailingOnes", "(", "Imm", ")", ";", "Opc", "=", "AMDGPU", "::", "S_BITSET0_B32", ";", "}", "else", "if", "(", "AMDGPU", "::", "isInlinableLiteral32", "(", "~", "Imm", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "AMDGPU", "::", "S_ANDN2_B32", ";", "}", "}", "else", "if", "(", "Opc", "==", "AMDGPU", "::", "S_OR_B32", ")", "{", "if", "(", "isPowerOf2_32", "(", "Imm", ")", ")", "{", "NewImm", "=", "countTrailingZeros", "(", "Imm", ")", ";", "Opc", "=", "AMDGPU", "::", "S_BITSET1_B32", ";", "}", "else", "if", "(", "AMDGPU", "::", "isInlinableLiteral32", "(", "~", "Imm", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "AMDGPU", "::", "S_ORN2_B32", ";", "}", "}", "else", "if", "(", "Opc", "==", "AMDGPU", "::", "S_XOR_B32", ")", "{", "if", "(", "AMDGPU", "::", "isInlinableLiteral32", "(", "~", "Imm", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "AMDGPU", "::", "S_XNOR_B32", ";", "}", "}", "else" ]

GCC

iq2000

CPP

next_suggestion

CPU

623,988

[ "}" ]

[ "def_builtin", "(", "<STR_LIT>", "__builtin_wx", "<STR_LIT>", ",", "void_ftype_int_int", ",", "IQ2000_BUILTIN_WX", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_luc32l", "<STR_LIT>", ",", "void_ftype_int_int", ",", "IQ2000_BUILTIN_LUC32L", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_luc64", "<STR_LIT>", ",", "void_ftype_int_int", ",", "IQ2000_BUILTIN_LUC64", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_luc64l", "<STR_LIT>", ",", "void_ftype_int_int", ",", "IQ2000_BUILTIN_LUC64L", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_luk", "<STR_LIT>", ",", "void_ftype_int_int", ",", "IQ2000_BUILTIN_LUK", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_lulck", "<STR_LIT>", ",", "void_ftype_int", ",", "IQ2000_BUILTIN_LULCK", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_lum32", "<STR_LIT>", ",", "void_ftype_int_int", ",", "IQ2000_BUILTIN_LUM32", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_lum32l", "<STR_LIT>", ",", "void_ftype_int_int", ",", "IQ2000_BUILTIN_LUM32L", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_lum64", "<STR_LIT>", ",", "void_ftype_int_int", ",", "IQ2000_BUILTIN_LUM64", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_lum64l", "<STR_LIT>", ",", "void_ftype_int_int", ",", "IQ2000_BUILTIN_LUM64L", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_lurl", "<STR_LIT>", ",", "void_ftype_int_int", ",", "IQ2000_BUILTIN_LURL", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_mrgb", "<STR_LIT>", ",", "int_ftype_int_int_int", ",", "IQ2000_BUILTIN_MRGB", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_srrdl", "<STR_LIT>", ",", "void_ftype_int", ",", "IQ2000_BUILTIN_SRRDL", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_srulck", "<STR_LIT>", ",", "void_ftype_int", ",", "IQ2000_BUILTIN_SRULCK", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_srwru", "<STR_LIT>", ",", "void_ftype_int_int", ",", "IQ2000_BUILTIN_SRWRU", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_trapqfl", "<STR_LIT>", ",", "void_ftype", ",", "IQ2000_BUILTIN_TRAPQFL", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_trapqne", "<STR_LIT>", ",", "void_ftype", ",", "IQ2000_BUILTIN_TRAPQNE", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_traprel", "<STR_LIT>", ",", "void_ftype_int", ",", "IQ2000_BUILTIN_TRAPREL", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_wbu", "<STR_LIT>", ",", "void_ftype_int_int_int", ",", "IQ2000_BUILTIN_WBU", ")", ";", "def_builtin", "(", "<STR_LIT>", "__builtin_syscall", "<STR_LIT>", ",", "void_ftype", ",", "IQ2000_BUILTIN_SYSCALL", ")", ";" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

623,989

[ "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "StoreOpcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ";" ]

[ "unsigned", "LoadOpcode", ",", "StoreOpcode", ";", "getLoadStoreOpcodes", "(", "RC", ",", "LoadOpcode", ",", "StoreOpcode", ")", ";" ]

GCC

arm

MD

next_suggestion

CPU

623,990

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

aarch64

CPP

next_suggestion

CPU

623,991

[ "}" ]

[ "vqrdmlahq_s16", "(", "int16x8_t", "_", "_", "a", ",", "int16x8_t", "_", "_", "b", ",", "int16x8_t", "_", "_", "c", ")", "{", "return", "_", "_", "builtin_aarch64_sqrdmlahv8hi", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "c", ")", ";" ]

GCC

mep

CPP

program_repair

CPU

623,992

[ "<FIXS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "p0s", "-", "isa", "(", "SLOTS", "P0S", ")", "(", "INTRINSIC", "<STR_LIT>", "cpfsftba0s0u_b", "<STR_LIT>", ")", "(", "CPTYPE", "V8UQI", ")", "VOLATILE", ")", "<FIXE>" ]

[ ";", "<NUM_LIT>", "qqqqq", "ppppp", "<NUM_LIT>", "cpfsftba0s0u", ".", "b", "crqp", ",", "crpp", "(", "p0_1", ")", "(", "dni", "cpfsftba0s0u_b_P0S", "<STR_LIT>", "cpfsftba0s0u.b $crqp,$crpp Pn", "<STR_LIT>", "<BUGS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "p0s", "-", "isa", "(", "SLOTS", "P0S", ")", "(", "INTRINSIC", "<STR_LIT>", "cpfsftba0s0u_b", "<STR_LIT>", ")", "(", "CPTYPE", "V8UQI", ")", ")", "<BUGE>", "<STR_LIT>", "cpfsftba0s0u.b $crqp,$crpp", "<STR_LIT>", "(", "+", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u0", "#", "x0", ")", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u8", "#", "x1f", ")", "crqp", "crpp", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u23", "#", "x0", ")", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u28", "<NUM_LIT>", ")", ")", "(", "sequence", "(", ")" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

623,993

[ ")", "return", "Split", ";" ]

[ "const", "ConstantSDNode", "*", "CLHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "ConstantSDNode", "*", "CRHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CLHS", "||", "!", "CRHS", ")", "return", "SDValue", "(", ")", ";", "static", "const", "uint32_t", "MaxMask", "=", "<NUM_LIT>", ";", "uint32_t", "NewMask", "=", "(", "CLHS", "->", "getZExtValue", "(", ")", "|", "CRHS", "->", "getZExtValue", "(", ")", ")", "&", "MaxMask", ";", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i1", ",", "Src", ",", "DAG", ".", "getConstant", "(", "NewMask", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "RHS", ")", "&&", "LHS", ".", "hasOneUse", "(", ")", "&&", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "uint32_t", "Sel", "=", "getConstantPermuteMask", "(", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Sel", ")", "return", "SDValue", "(", ")", ";", "Sel", "|=", "LHS", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Sel", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "}", "const", "SIInstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "if", "(", "VT", "==", "MVT", "::", "i32", "&&", "LHS", ".", "hasOneUse", "(", ")", "&&", "RHS", ".", "hasOneUse", "(", ")", "&&", "N", "->", "isDivergent", "(", ")", "&&", "TII", "->", "pseudoToMCOpcode", "(", "AMDGPU", "::", "V_PERM_B32", ")", "!=", "-", "<NUM_LIT>", ")", "{", "uint32_t", "LHSMask", "=", "getPermuteMask", "(", "DAG", ",", "LHS", ")", ";", "uint32_t", "RHSMask", "=", "getPermuteMask", "(", "DAG", ",", "RHS", ")", ";", "if", "(", "LHSMask", "!=", "~", "<NUM_LIT>", "u", "&&", "RHSMask", "!=", "~", "<NUM_LIT>", "u", ")", "{", "if", "(", "LHSMask", ">", "RHSMask", ")", "{", "std", "::", "swap", "(", "LHSMask", ",", "RHSMask", ")", ";", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "}", "uint32_t", "LHSUsedLanes", "=", "~", "(", "LHSMask", "&", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "uint32_t", "RHSUsedLanes", "=", "~", "(", "RHSMask", "&", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "if", "(", "!", "(", "LHSUsedLanes", "&", "RHSUsedLanes", ")", "&&", "!", "(", "LHSUsedLanes", "==", "<NUM_LIT>", "&&", "RHSUsedLanes", "==", "<NUM_LIT>", ")", ")", "{", "LHSMask", "&=", "~", "RHSUsedLanes", ";", "RHSMask", "&=", "~", "LHSUsedLanes", ";", "LHSMask", "|=", "LHSUsedLanes", "&", "<NUM_LIT>", ";", "uint32_t", "Sel", "=", "LHSMask", "|", "RHSMask", ";", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Sel", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "}", "}", "}", "if", "(", "VT", "!=", "MVT", "::", "i64", "||", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ZERO_EXTEND", "&&", "RHS", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "ZERO_EXTEND", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ZERO_EXTEND", ")", "{", "SDValue", "ExtSrc", "=", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVT", "=", "ExtSrc", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", "==", "MVT", "::", "i32", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "LowLHS", ",", "HiBits", ";", "std", "::", "tie", "(", "LowLHS", ",", "HiBits", ")", "=", "split64BitValue", "(", "LHS", ",", "DAG", ")", ";", "SDValue", "LowOr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "SL", ",", "MVT", "::", "i32", ",", "LowLHS", ",", "ExtSrc", ")", ";", "DCI", ".", "AddToWorklist", "(", "LowOr", ".", "getNode", "(", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "HiBits", ".", "getNode", "(", ")", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "SL", ",", "MVT", "::", "v2i32", ",", "LowOr", ",", "HiBits", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "SL", ",", "MVT", "::", "i64", ",", "Vec", ")", ";", "}", "}", "const", "ConstantSDNode", "*", "CRHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "CRHS", ")", "{", "if", "(", "SDValue", "Split", "=", "splitBinaryBitConstantOp", "(", "DCI", ",", "SDLoc", "(", "N", ")", ",", "ISD", "::", "OR", ",", "LHS", ",", "CRHS", ")" ]

GCC

h8300

MD

stmt_completion

MPU

623,994

[ ")", ")", ")" ]

[ "(", "clobber", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "and", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "and", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>" ]

GCC

arm

MD

stmt_completion

CPU

623,995

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "match_code" ]

GCC

rs6000

MD

program_repair

CPU

623,996

[ "<FIXS>", "if", "(", "BYTES_BIG_ENDIAN", ")", "<FIXE>" ]

[ "(", "use", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "<BUGS>", "if", "(", "VECTOR_ELT_ORDER_BIG", ")", "<BUGE>", "emit_insn", "(", "gen_altivec_vmuleuh", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "elseemit_insn", "(", "gen_altivec_vmulouh", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

LLVM

X86

CPP

program_repair

CPU

623,997

[ "<FIXS>", "static", "unsigned", "getSubOpcode", "(", "bool", "Is64Bit", ")", "{", "<FIXE>", "<FIXS>", "return", "X86", "::", "SUB64ri32", ";", "return", "X86", "::", "SUB32ri", ";", "<FIXE>" ]

[ "}", "}", "<BUGS>", "static", "unsigned", "getSubOpcode", "(", "bool", "Is64Bit", ",", "int64_t", "Amount", ")", "{", "<BUGE>", "if", "(", "Is64Bit", ")", "<BUGS>", "return", "isInt", "<NUM_LIT>", ">", "(", "Amount", ")", "?", "X86", "::", "SUB64ri8", ":", "X86", "::", "SUB64ri32", ";", "return", "isInt", "<NUM_LIT>", ">", "(", "Amount", ")", "?", "X86", "::", "SUB32ri8", ":", "X86", "::", "SUB32ri", ";", "<BUGE>", "}", "void", "X86DynAllocaExpander", "::", "lower", "(", "MachineInstr", "*", "MI", ",", "Lowering", "L", ")", "{" ]

GCC

i386

MD

program_repair

CPU

623,998

[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "VI4F_128", "<NUM_LIT>", "<STR_LIT>", "<FIXE>", "<FIXS>", "(", "vec_merge", ":", "VI4F_128", "(", "vec_duplicate", ":", "VI4F_128", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "VI4F_128", "<NUM_LIT>", "<STR_LIT>", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SSEMODE4S", "<NUM_LIT>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", ")", "<BUGS>", "(", "vec_merge", ":", "SSEMODE4S", "(", "vec_duplicate", ":", "SSEMODE4S", "<BUGE>", "(", "match_operand", ":", "ssescalarmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGS>", "(", "match_operand", ":", "SSEMODE4S", "<NUM_LIT>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

GCC

cris

CPP

next_suggestion

MPU

623,999

[ "return", "true", ";" ]

[ "else", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "MULT", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "CONST_INT", "||", "exact_log2", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "<", "<NUM_LIT>", ")", ")", "{", "if", "(", "TARGET_HAS_MUL_INSNS", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "+", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "return", "true", ";", "}", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "return", "false", ";", "case", "UDIV", ":", "case", "MOD", ":", "case", "UMOD", ":", "case", "DIV", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "CONST_INT", "||", "exact_log2", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "<", "<NUM_LIT>", ")", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "return", "false", ";", "case", "AND", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "CONST_INT", "&&", "!", "CONST_OK_FOR_LETTER_P", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ",", "'", "I", "'", ")", ")", "{", "*", "total", "=", "(", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "outer_code", ")", "+", "<NUM_LIT>", "+", "<NUM_LIT>", "*", "GET_MODE_NUNITS", "(", "GET_MODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ")", ";" ]