docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	X86	CPP	next_suggestion	CPU	623,400	[ "ISD", "::", "CondCode", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";" ]	[ "if", "(", "(", "OpVT", ".", "is128BitVector", "(", ")", "\|\|", "OpVT", ".", "is256BitVector", "(", ")", ")", "&&", "(", "OpVT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i8", "\|\|", "OpVT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i16", ")", ")", "{", "Cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "DL", ",", "OpVT", ",", "Cond", ")", ";", "DCI", ".", "AddToWorklist", "(", "Cond", ".", "getNode", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "DL", ",", "OpVT", ",", "Cond", ",", "LHS", ",", "RHS", ")", ";", "}", "}", "if", "(", "ConstantSDNode", "", "TrueC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ")", ")", "{", "if", "(", "ConstantSDNode", "", "FalseC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ")", "if", "(", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "LHS", ".", "getValueType", "(", ")", ")", ")", "{", "bool", "NeedsCondInvert", "=", "false", ";", "if", "(", "TrueC", "->", "getAPIntValue", "(", ")", ".", "ult", "(", "FalseC", "->", "getAPIntValue", "(", ")", ")", "&&", "(", "Cond", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SETCC", "\|\|", "(", "Cond", ".", "getOpcode", "(", ")", "==", "ISD", "::", "XOR", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", ")", "{", "NeedsCondInvert", "=", "true", ";", "std", "::", "swap", "(", "TrueC", ",", "FalseC", ")", ";", "}", "if", "(", "FalseC", "->", "getAPIntValue", "(", ")", "==", "<NUM_LIT>", "&&", "TrueC", "->", "getAPIntValue", "(", ")", ".", "isPowerOf2", "(", ")", ")", "{", "if", "(", "NeedsCondInvert", ")", "Cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "Cond", ".", "getValueType", "(", ")", ")", ")", ";", "Cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "LHS", ".", "getValueType", "(", ")", ",", "Cond", ")", ";", "unsigned", "ShAmt", "=", "TrueC", "->", "getAPIntValue", "(", ")", ".", "logBase2", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "LHS", ".", "getValueType", "(", ")", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "ShAmt", ",", "MVT", "::", "i8", ")", ")", ";", "}", "if", "(", "FalseC", "->", "getAPIntValue", "(", ")", "+", "<NUM_LIT>", "==", "TrueC", "->", "getAPIntValue", "(", ")", ")", "{", "if", "(", "NeedsCondInvert", ")", "Cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "Cond", ".", "getValueType", "(", ")", ")", ")", ";", "Cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "FalseC", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Cond", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ",", "Cond", ",", "SDValue", "(", "FalseC", ",", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "i32", "\|\|", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "i64", ")", "{", "uint64_t", "Diff", "=", "TrueC", "->", "getZExtValue", "(", ")", "-", "FalseC", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "i32", ")", "Diff", "=", "(", "unsigned", ")", "Diff", ";", "bool", "isFastMultiplier", "=", "false", ";", "if", "(", "Diff", "<", "<NUM_LIT>", ")", "{", "switch", "(", "(", "unsigned", "char", ")", "Diff", ")", "{", "default", ":", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "isFastMultiplier", "=", "true", ";", "break", ";", "}", "}", "if", "(", "isFastMultiplier", ")", "{", "APInt", "Diff", "=", "TrueC", "->", "getAPIntValue", "(", ")", "-", "FalseC", "->", "getAPIntValue", "(", ")", ";", "if", "(", "NeedsCondInvert", ")", "Cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "Cond", ".", "getValueType", "(", ")", ")", ")", ";", "Cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "FalseC", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Cond", ")", ";", "if", "(", "Diff", "!=", "<NUM_LIT>", ")", "Cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "MUL", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "Diff", ",", "Cond", ".", "getValueType", "(", ")", ")", ")", ";", "if", "(", "FalseC", "->", "getAPIntValue", "(", ")", "!=", "<NUM_LIT>", ")", "Cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ",", "Cond", ",", "SDValue", "(", "FalseC", ",", "<NUM_LIT>", ")", ")", ";", "return", "Cond", ";", "}", "}", "}", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SELECT", "&&", "Cond", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SETCC", "&&", "DAG", ".", "isEqualTo", "(", "LHS", ",", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "DAG", ".", "isEqualTo", "(", "RHS", ",", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "ISD", "::", "CondCode", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "switch", "(", "CC", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "SETLT", ":", "case", "ISD", "::", "SETGT", ":", "{", "ISD", "::", "CondCode", "NewCC", "=", "(", "CC", "==", "ISD", "::", "SETLT", ")", "?", "ISD", "::", "SETLE", ":", "ISD", "::", "SETGE", ";", "Cond", "=", "DAG", ".", "getSetCC", "(", "SDLoc", "(", "Cond", ")", ",", "Cond", ".", "getValueType", "(", ")", ",", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "NewCC", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SELECT", ",", "DL", ",", "VT", ",", "Cond", ",", "LHS", ",", "RHS", ")", ";", "}", "}", "}", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "VSELECT", "&&", "Cond", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SETCC", "&&", "(", "(", "Subtarget", "->", "hasSSE2", "(", ")", "&&", "(", "VT", "==", "MVT", "::", "v16i8", "\|\|", "VT", "==", "MVT", "::", "v8i16", ")", ")", "\|\|", "(", "Subtarget", "->", "hasAVX2", "(", ")", "&&", "(", "VT", "==", "MVT", "::", "v32i8", "\|\|", "VT", "==", "MVT", "::", "v16i16", ")", ")", ")", ")", "{" ]
LLVM	ARM	CPP	stmt_completion	CPU	623,401	[ "NumLDRD2LDR", ";" ]	[ "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "::", "<STR_LIT>", "Pred", "=", "getInstrPredicate", "(", "", "MI", ",", "PredReg", ")", ";", "if", "(", "OddRegNum", ">", "EvenRegNum", "&&", "OffImm", "==", "<NUM_LIT>", ")", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "ARM", "::", "t2LDMIA", ":", "ARM", "::", "LDMIA", ")", ":", "(", "isT2", "?", "ARM", "::", "t2STMIA", ":", "ARM", "::", "STMIA", ")", ";", "if", "(", "isLd", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getDefRegState", "(", "isLd", ")", "\|", "getDeadRegState", "(", "EvenDeadKill", ")", ")", ".", "addReg", "(", "OddReg", ",", "getDefRegState", "(", "isLd", ")", "\|", "getDeadRegState", "(", "OddDeadKill", ")", ")", ".", "cloneMemRefs", "(", "", "MI", ")", ";", "++", "NumLDRD2LDM", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getKillRegState", "(", "EvenDeadKill", ")", "\|", "getUndefRegState", "(", "EvenUndef", ")", ")", ".", "addReg", "(", "OddReg", ",", "getKillRegState", "(", "OddDeadKill", ")", "\|", "getUndefRegState", "(", "OddUndef", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "++", "NumSTRD2STM", ";", "}", "}", "else", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "<", "<NUM_LIT>", "?", "ARM", "::", "t2LDRi8", ":", "ARM", "::", "t2LDRi12", ")", ":", "ARM", "::", "LDRi12", ")", ":", "(", "isT2", "?", "(", "OffImm", "<", "<NUM_LIT>", "?", "ARM", "::", "t2STRi8", ":", "ARM", "::", "t2STRi12", ")", ":", "ARM", "::", "STRi12", ")", ";", "unsigned", "NewOpc2", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "+", "<NUM_LIT>", "<", "<NUM_LIT>", "?", "ARM", "::", "t2LDRi8", ":", "ARM", "::", "t2LDRi12", ")", ":", "ARM", "::", "LDRi12", ")", ":", "(", "isT2", "?", "(", "OffImm", "+", "<NUM_LIT>", "<", "<NUM_LIT>", "?", "ARM", "::", "t2STRi8", ":", "ARM", "::", "t2STRi12", ")", ":", "ARM", "::", "STRi12", ")", ";", "if", "(", "isLd", "&&", "TRI", "->", "regsOverlap", "(", "EvenReg", ",", "BaseReg", ")", ")", "{", "assert", "(", "!", "TRI", "->", "regsOverlap", "(", "OddReg", ",", "BaseReg", ")", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", "+", "<NUM_LIT>", ",", "isLd", ",", "NewOpc2", ",", "OddReg", ",", "OddDeadKill", ",", "false", ",", "BaseReg", ",", "false", ",", "BaseUndef", ",", "Pred", ",", "PredReg", ",", "TII", ",", "MI", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", ",", "isLd", ",", "NewOpc", ",", "EvenReg", ",", "EvenDeadKill", ",", "false", ",", "BaseReg", ",", "BaseKill", ",", "BaseUndef", ",", "Pred", ",", "PredReg", ",", "TII", ",", "MI", ")", ";", "}", "else", "{", "if", "(", "OddReg", "==", "EvenReg", "&&", "EvenDeadKill", ")", "{", "EvenDeadKill", "=", "false", ";", "OddDeadKill", "=", "true", ";", "}", "if", "(", "EvenReg", "==", "BaseReg", ")", "EvenDeadKill", "=", "false", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", ",", "isLd", ",", "NewOpc", ",", "EvenReg", ",", "EvenDeadKill", ",", "EvenUndef", ",", "BaseReg", ",", "false", ",", "BaseUndef", ",", "Pred", ",", "PredReg", ",", "TII", ",", "MI", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", "+", "<NUM_LIT>", ",", "isLd", ",", "NewOpc2", ",", "OddReg", ",", "OddDeadKill", ",", "OddUndef", ",", "BaseReg", ",", "BaseKill", ",", "BaseUndef", ",", "Pred", ",", "PredReg", ",", "TII", ",", "MI", ")", ";", "}", "if", "(", "isLd", ")", "++" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,402	[ "let", "isFP", "=", "<NUM_LIT>", ";" ]	[ "def", "F2_conv_d2df", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_b9c5fb", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	SPIRV	CPP	program_repair	Virtual ISA	623,403	[ "<FIXS>", "static", "void", "buildUMulWithOverflowFunc", "(", "Function", "", "UMulFunc", ")", "{", "<FIXE>", "<FIXS>", "BasicBlock", "", "EntryBB", "=", "BasicBlock", "::", "Create", "(", "UMulFunc", "->", "getParent", "(", ")", "->", "getContext", "(", ")", ",", "<STR_LIT>", "entry", "<STR_LIT>", ",", "UMulFunc", ")", ";", "<FIXE>" ]	[ "FSHIntrinsic", "->", "setCalledFunction", "(", "FSHFunc", ")", ";", "}", "<BUGS>", "static", "void", "buildUMulWithOverflowFunc", "(", "Module", "", "M", ",", "Function", "", "UMulFunc", ")", "{", "<BUGE>", "if", "(", "!", "UMulFunc", "->", "empty", "(", ")", ")", "return", ";", "<BUGS>", "BasicBlock", "*", "EntryBB", "=", "BasicBlock", "::", "Create", "(", "M", "->", "getContext", "(", ")", ",", "<STR_LIT>", "entry", "<STR_LIT>", ",", "UMulFunc", ")", ";", "<BUGE>", "IRBuilder", ">", "IRB", "(", "EntryBB", ")", ";" ]
GCC	i386	CPP	next_suggestion	CPU	623,404	[ "}" ]	[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_storel_epi64", "(", "_", "_", "m128i_u", "", "_", "_", "P", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "", "(", "_", "_", "m64_u", "*", ")", "_", "_", "P", "=", "(", "_", "_", "m64", ")", "(", "(", "_", "_", "v2di", ")", "_", "_", "B", ")", "[", "<NUM_LIT>", "]", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,405	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";" ]
GCC	arm	MD	stmt_completion	CPU	623,406	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM	AArch64	CPP	stmt_completion	CPU	623,407	[ "Chain", ";" ]	[ "assert", "(", "RegVT", "==", "Ins", "[", "i", "]", ".", "VT", "&&", "<STR_LIT>", "incorrect register location selected", "<STR_LIT>", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", "CCValAssign is neither reg nor mem", "<STR_LIT>", ")", ";", "unsigned", "ArgOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "ArgSize", "=", "VA", ".", "getValVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "uint32_t", "BEAlign", "=", "<NUM_LIT>", ";", "if", "(", "!", "Subtarget", "->", "isLittleEndian", "(", ")", "&&", "ArgSize", "<", "<NUM_LIT>", "&&", "!", "Ins", "[", "i", "]", ".", "Flags", ".", "isInConsecutiveRegs", "(", ")", ")", "BEAlign", "=", "<NUM_LIT>", "-", "ArgSize", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "ArgSize", ",", "ArgOffset", "+", "BEAlign", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "SDValue", "ArgValue", ";", "ISD", "::", "LoadExtType", "ExtType", "=", "ISD", "::", "NON_EXTLOAD", ";", "MVT", "MemVT", "=", "VA", ".", "getValVT", "(", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "MemVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "ExtType", "=", "ISD", "::", "SEXTLOAD", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "ExtType", "=", "ISD", "::", "ZEXTLOAD", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "ExtType", "=", "ISD", "::", "EXTLOAD", ";", "break", ";", "}", "ArgValue", "=", "DAG", ".", "getExtLoad", "(", "ExtType", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ",", "MemVT", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "}", "AArch64FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "if", "(", "isVarArg", ")", "{", "if", "(", "!", "Subtarget", "->", "isTargetDarwin", "(", ")", "\|\|", "IsWin64", ")", "{", "saveVarArgRegisters", "(", "CCInfo", ",", "DAG", ",", "DL", ",", "Chain", ")", ";", "}", "unsigned", "StackOffset", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "StackOffset", "=", "(", "(", "StackOffset", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ")", ";", "FuncInfo", "->", "setVarArgsStackIndex", "(", "MFI", ".", "CreateFixedObject", "(", "<NUM_LIT>", ",", "StackOffset", ",", "true", ")", ")", ";", "}", "unsigned", "StackArgSize", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "bool", "TailCallOpt", "=", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ";", "if", "(", "DoesCalleeRestoreStack", "(", "CallConv", ",", "TailCallOpt", ")", ")", "{", "StackArgSize", "=", "alignTo", "(", "StackArgSize", ",", "<NUM_LIT>", ")", ";", "FuncInfo", "->", "setArgumentStackToRestore", "(", "StackArgSize", ")", ";", "}", "FuncInfo", "->", "setBytesInStackArgArea", "(", "StackArgSize", ")", ";", "return" ]
LLVM	Sparc	CPP	program_repair	CPU	623,408	[ "<FIXS>", "const", "std", "::", "vector", "bool", ">", "&", "IsColorUsedArr", ")", "const", "<FIXE>", "<FIXS>", "#", "ifndef", "NDEBUG", "<FIXE>" ]	[ "void", "SparcFloatRegClass", "::", "colorIGNode", "(", "IGNode", "", "Node", ",", "<BUGS>", "std", "::", "vector", "bool", ">", "&", "IsColorUsedArr", ")", "const", "<BUGE>", "{", "LiveRange", "", "LR", "=", "Node", "->", "getParentLR", "(", ")", ";", "<BUGS>", "<BUGE>", "unsigned", "NumNeighbors", "=", "Node", "->", "getNumOfNeighbors", "(", ")", ";", "for", "(", "unsigned", "n", "=", "<NUM_LIT>", ";", "n", "NumNeighbors", ";", "n", "++", ")", "{" ]
GCC	rx	MD	stmt_completion	CPU	623,409	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "register_modes", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "register_modes", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "return", "rx_gen_move_template", "(", "operands", ",", "false", ")", "[", "(", "set_attr" ]
LLVM	MSP430	CPP	next_suggestion	MPU	623,410	[ "}" ]	[ "BlockOffsets", ".", "resize", "(", "MF", "->", "getNumBlockIDs", "(", ")", ")", ";", "unsigned", "TotalSize", "=", "BlockOffsets", "[", "Begin", "->", "getNumber", "(", ")", "]", ";", "for", "(", "auto", "&", "MBB", ":", "make_range", "(", "Begin", ",", "MF", "->", "end", "(", ")", ")", ")", "{", "BlockOffsets", "[", "MBB", ".", "getNumber", "(", ")", "]", "=", "TotalSize", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "TotalSize", "+=", "TII", "->", "getInstSizeInBytes", "(", "MI", ")", ";", "}" ]
LLVM	X86	CPP	stmt_completion	CPU	623,411	[ "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";" ]	[ "if", "(", "NumV2Inputs", "==", "<NUM_LIT>", ")", "{", "if", "(", "SDValue", "Broadcast", "=", "lowerShuffleAsBroadcast", "(", "DL", ",", "MVT", "::", "v8i16", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "if", "(", "SDValue", "Shift", "=", "lowerShuffleAsShift", "(", "DL", ",", "MVT", "::", "v8i16", ",", "V1", ",", "V1", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithUNPCK", "(", "DL", ",", "MVT", "::", "v8i16", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithPACK", "(", "DL", ",", "MVT", "::", "v8i16", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsByteRotate", "(", "DL", ",", "MVT", "::", "v8i16", ",", "V1", ",", "V1", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "MutableMask", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ")", ";", "return", "lowerV8I16GeneralSingleInputShuffle", "(", "DL", ",", "MVT", "::", "v8i16", ",", "V1", ",", "MutableMask", ",", "Subtarget", ",", "DAG", ")", ";", "}", "assert", "(", "llvm", "::", "any_of", "(", "Mask", ",", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", "&&", "M", "<", "<NUM_LIT>", ";", "}", ")", "&&", "<STR_LIT>", "All single-input shuffles should be canonicalized to be V1-input ", "<STR_LIT>", "<STR_LIT>", "shuffles.", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "Shift", "=", "lowerShuffleAsShift", "(", "DL", ",", "MVT", "::", "v8i16", ",", "V1", "," ]
LLVM	Mips	CPP	stmt_completion	CPU	623,412	[ "==", "R1", ".", "Sym", ";" ]	[ "static", "bool", "HasSameSymbol", "(", "const", "RelEntry", "&", "R0", ",", "const", "RelEntry", "&", "R1", ")", "{", "return", "R0", ".", "Sym" ]
LLVM	ARM	CPP	stmt_completion	CPU	623,413	[ "(", "j2", "<<", "<NUM_LIT>", ")", "\|", "lo", ";" ]	[ "static", "Relocator", "::", "DWord", "helper_thumb32_cond_branch_lower", "(", "Relocator", "::", "DWord", "pLower16", ",", "Relocator", "::", "DWord", "pOffset", ")", "{", "uint32_t", "j2", "=", "(", "pOffset", "&", "<NUM_LIT>", "U", ")", ">>", "<NUM_LIT>", ";", "uint32_t", "j1", "=", "(", "pOffset", "&", "<NUM_LIT>", "U", ")", ">>", "<NUM_LIT>", ";", "uint32_t", "lo", "=", "(", "pOffset", "&", "<NUM_LIT>", "U", ")", ">>", "<NUM_LIT>", ";", "return", "(", "pLower16", "&", "<NUM_LIT>", "U", ")", "\|", "(", "j1", "<<", "<NUM_LIT>", ")", "\|" ]
GCC	aarch64	CPP	stmt_completion	CPU	623,414	[ "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";" ]	[ "return", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "return", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]
GCC	ia64	MD	next_suggestion	CPU	623,415	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AArch64	TD	next_suggestion	CPU	623,416	[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]	[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]
GCC	i386	CPP	next_suggestion	CPU	623,417	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m512bh", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_cvtne2ps_pbh", "(", "_", "_", "m512bh", "_", "_", "A", ",", "_", "_", "mmask32", "_", "_", "B", ",", "_", "_", "m512", "_", "_", "C", ",", "_", "_", "m512", "_", "_", "D", ")", "{", "return", "(", "_", "_", "m512bh", ")", "_", "_", "builtin_ia32_cvtne2ps2bf16_v32bf_mask", "(", "_", "_", "C", ",", "_", "_", "D", ",", "_", "_", "A", ",", "_", "_", "B", ")", ";" ]
GCC	aarch64	CPP	stmt_completion	CPU	623,418	[ "x", ";" ]	[ "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", ")", "return", "NULL_RTX", ";", "offs", "=", "low", "%", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "offs", "!=", "<NUM_LIT>", ")", "{", "if", "(", "aarch64_uimm12_shift", "(", "high", "+", "offs", ")", ")", "{", "low", "=", "low", "-", "offs", ";", "high", "=", "high", "+", "offs", ";", "}", "else", "{", "offs", "=", "GET_MODE_SIZE", "(", "mode", ")", "-", "offs", ";", "low", "=", "low", "+", "offs", ";", "high", "=", "high", "+", "(", "low", "&", "<NUM_LIT>", ")", "-", "offs", ";", "low", "&=", "<NUM_LIT>", ";", "}", "}", "if", "(", "high", "+", "low", "!=", "val", ")", "return", "NULL_RTX", ";", "cst", "=", "GEN_INT", "(", "high", ")", ";", "if", "(", "!", "aarch64_uimm12_shift", "(", "high", ")", ")", "cst", "=", "force_const_mem", "(", "xmode", ",", "cst", ")", ";", "x", "=", "gen_rtx_PLUS", "(", "xmode", ",", "gen_rtx_PLUS", "(", "xmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "cst", ")", ",", "GEN_INT", "(", "low", ")", ")", ";", "push_reload", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ",", "&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL", ",", "BASE_REG_CLASS", ",", "xmode", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opnum", ",", "(", "enum", "reload_type", ")", "type", ")", ";", "return" ]
LLVM	ARM	TD	next_suggestion	CPU	623,419	[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]	[ "def", "_register", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ",", "rGPR", ":", "$", "Rm", ",", "VecListOneD", ":", "$", "Vd", ")", ",", "IIC_VLD1u", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteVST1", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "}", ";" ]
GCC	spu	CPP	program_repair	MPU	623,420	[ "<FIXS>", "if", "(", "!", "crtl", "->", "is_leaf", ")", "<FIXE>" ]	[ "}", "}", "<BUGS>", "if", "(", "!", "current_function_is_leaf", ")", "<BUGE>", "frame_emit_load", "(", "LINK_REGISTER_REGNUM", ",", "sp_reg", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "sibcall_p", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	623,421	[ ";" ]	[ "Relocator", "::", "DWord", "A", "=", "pReloc", ".", "target", "(", ")", "+", "pReloc", ".", "addend", "(", ")", ";", "Relocator", "::", "Address", "P", "=", "pReloc", ".", "place", "(", ")", ";", "pReloc", ".", "target", "(", ")", "=", "PLT_S", "+", "A", "-", "P", ";", "return", "Relocator", "::", "OK" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,422	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "AbsoluteSet", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM	Alpha	CPP	stmt_completion	MPU	623,423	[ "::", "i64", ")", ";" ]	[ "}", "else", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "", "(", "ArgNo", "-", "<NUM_LIT>", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "MVT", "::", "i64", ")", ";", "ArgVal", "=", "DAG", ".", "getLoad", "(", "ObjectVT", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "InVals", ".", "push_back", "(", "ArgVal", ")", ";", "}", "if", "(", "isVarArg", ")", "{", "FuncInfo", "->", "setVarArgsOffset", "(", "Ins", ".", "size", "(", ")", "", "<NUM_LIT>", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "LS", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "args_int", "[", "i", "]", ")", ")", "args_int", "[", "i", "]", "=", "AddLiveIn", "(", "MF", ",", "args_int", "[", "i", "]", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDValue", "argt", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "args_int", "[", "i", "]", ",", "MVT", "::", "i64", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "", "(", "<NUM_LIT>", "-", "i", ")", ",", "true", ")", ";", "if", "(", "i", "==", "<NUM_LIT>", ")", "FuncInfo", "->", "setVarArgsBase", "(", "FI", ")", ";", "SDValue", "SDFI", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "MVT", "::", "i64", ")", ";", "LS", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "argt", ",", "SDFI", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "args_float", "[", "i", "]", ")", ")", "args_float", "[", "i", "]", "=", "AddLiveIn", "(", "MF", ",", "args_float", "[", "i", "]", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "argt", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "args_float", "[", "i", "]", ",", "MVT", "::", "f64", ")", ";", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "", "(", "<NUM_LIT>", "-", "i", ")", ",", "true", ")", ";", "SDFI", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "MVT" ]
GCC	mn10300	MD	next_suggestion	MPU	623,424	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "reg", ":", "CC_FLOAT", "CC_REG", ")", "(", "compare", ":", "CC_FLOAT", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
GCC	rs6000	CPP	next_suggestion	CPU	623,425	[ "cum", "->", "intoffset", "=", "-", "<NUM_LIT>", ";" ]	[ "static", "void", "rs6000_darwin64_record_arg_advance_flush", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "HOST_WIDE_INT", "bitpos", ",", "int", "final", ")", "{", "unsigned", "int", "startbit", ",", "endbit", ";", "int", "intregs", ",", "intoffset", ";", "machine_mode", "mode", ";", "if", "(", "cum", "->", "floats_in_gpr", "==", "<NUM_LIT>", "&&", "(", "cum", "->", "intoffset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "\|\|", "(", "cum", "->", "intoffset", "==", "-", "<NUM_LIT>", "&&", "final", ")", ")", ")", "{", "cum", "->", "words", "++", ";", "cum", "->", "floats_in_gpr", "=", "<NUM_LIT>", ";", "}", "if", "(", "cum", "->", "intoffset", "==", "-", "<NUM_LIT>", ")", "return", ";", "intoffset", "=", "cum", "->", "intoffset", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	623,426	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCommutable", "=" ]
GCC	i386	CPP	next_suggestion	CPU	623,427	[ "}" ]	[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_i32scatter_epi64", "(", "void", "*", "_", "_", "addr", ",", "_", "_", "mmask8", "_", "_", "mask", ",", "_", "_", "m128i", "_", "_", "index", ",", "_", "_", "m256i", "_", "_", "v1", ",", "const", "int", "_", "_", "scale", ")", "{", "_", "_", "builtin_ia32_scattersiv4di", "(", "_", "_", "addr", ",", "_", "_", "mask", ",", "(", "_", "_", "v4si", ")", "_", "_", "index", ",", "(", "_", "_", "v4di", ")", "_", "_", "v1", ",", "_", "_", "scale", ")", ";" ]
GCC	rs6000	MD	next_suggestion	CPU	623,428	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "unspec", ":", "V2SI", "[", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "reg", ":", "V2SI", "SPE_ACC_REGNO", ")", "]", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "SPEFSCR_REGNO", ")", ")", "(", "set", "(", "reg", ":", "V2SI", "SPE_ACC_REGNO", ")", "(", "unspec", ":", "V2SI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,429	[ "let", "mayLoad", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "DoubleWordAccess", ";" ]
GCC	pa	CPP	code_generation	CPU	623,430	[ "const", "char", "", "pa_output_dbra", "(", "rtx", "", "operands", ",", "rtx_insn", "*", "insn", ",", "int", "which_alternative", ")", "{", "int", "length", "=", "get_attr_length", "(", "insn", ")", ";", "if", "(", "branch_to_delay_slot_p", "(", "insn", ")", ")", "{", "if", "(", "which_alternative", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", "ldo %1(%0),%0", "<STR_LIT>", ";", "else", "if", "(", "which_alternative", "==", "<NUM_LIT>", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "{fstws\|fstw} %0,-16(%%r30)", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldw -16(%%r30),%4", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldo %1(%4),%4\\n\\tstw %4,-16(%%r30)", "<STR_LIT>", ",", "operands", ")", ";", "return", "<STR_LIT>", "{fldws\|fldw} -16(%%r30),%0", "<STR_LIT>", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", "ldw %0,%4", "<STR_LIT>", ",", "operands", ")", ";", "return", "<STR_LIT>", "ldo %1(%4),%4\\n\\tstw %4,%0", "<STR_LIT>", ";", "}", "}", "if", "(", "which_alternative", "==", "<NUM_LIT>", ")", "{", "int", "nullify", "=", "INSN_ANNULLED_BRANCH_P", "(", "insn", ")", ";", "int", "xdelay", ";", "if", "(", "length", "==", "<NUM_LIT>", "&&", "dbr_sequence_length", "(", ")", "==", "<NUM_LIT>", ")", "nullify", "=", "<NUM_LIT>", ";", "if", "(", "!", "nullify", "&&", "length", "==", "<NUM_LIT>", "&&", "dbr_sequence_length", "(", ")", "==", "<NUM_LIT>", ")", "nullify", "=", "forward_branch_p", "(", "insn", ")", ";", "switch", "(", "length", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "nullify", ")", "{", "if", "(", "branch_needs_nop_p", "(", "insn", ")", ")", "return", "<STR_LIT>", "addib,%C2,n %1,%0,%3%#", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", "addib,%C2,n %1,%0,%3", "<STR_LIT>", ";", "}", "else", "return", "<STR_LIT>", "addib,%C2 %1,%0,%3", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "if", "(", "dbr_sequence_length", "(", ")", "!=", "<NUM_LIT>", "&&", "!", "forward_branch_p", "(", "insn", ")", "&&", "nullify", ")", "return", "<STR_LIT>", "addib,%N2,n %1,%0,.+12\\n\\tb %3", "<STR_LIT>", ";", "else", "if", "(", "dbr_sequence_length", "(", ")", "==", "<NUM_LIT>", "&&", "!", "forward_branch_p", "(", "insn", ")", "&&", "INSN_ADDRESSES_SET_P", "(", ")", "&&", "VAL_14_BITS_P", "(", "INSN_ADDRESSES", "(", "INSN_UID", "(", "JUMP_LABEL", "(", "insn", ")", ")", ")", "-", "INSN_ADDRESSES", "(", "INSN_UID", "(", "insn", ")", ")", "-", "<NUM_LIT>", ")", ")", "return", "<STR_LIT>", "addib,%C2 %1,%0,%3%#", "<STR_LIT>", ";", "if", "(", "nullify", ")", "return", "<STR_LIT>", "addi,%N2 %1,%0,%0\\n\\tb,n %3", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", "addi,%N2 %1,%0,%0\\n\\tb %3", "<STR_LIT>", ";", "default", ":", "if", "(", "dbr_sequence_length", "(", ")", "==", "<NUM_LIT>", "\|\|", "(", "nullify", "&&", "forward_branch_p", "(", "insn", ")", ")", ")", "{", "nullify", "=", "<NUM_LIT>", ";", "xdelay", "=", "<NUM_LIT>", ";", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "length", ")", ";", "}", "else", "{", "xdelay", "=", "<NUM_LIT>", ";", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "length", "+", "<NUM_LIT>", ")", ";", "}", "if", "(", "nullify", ")", "output_asm_insn", "(", "<STR_LIT>", "addib,%N2,n %1,%0,.+%4", "<STR_LIT>", ",", "operands", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", "addib,%N2 %1,%0,.+%4", "<STR_LIT>", ",", "operands", ")", ";", "return", "pa_output_lbranch", "(", "operands", "[", "<NUM_LIT>", "]", ",", "insn", ",", "xdelay", ")", ";", "}", "}", "else", "if", "(", "which_alternative", "==", "<NUM_LIT>", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "{fstws\|fstw} %0,-16(%%r30)\\n\\tldw -16(%%r30),%4", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldo %1(%4),%4\\n\\tstw %4,-16(%%r30)", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "length", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", "{comb\|cmpb},%S2 %%r0,%4,%3\\n\\t{fldws\|fldw} -16(%%r30),%0", "<STR_LIT>", ";", "else", "if", "(", "length", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", "{comclr\|cmpclr},%B2 %%r0,%4,%%r0\\n\\tb %3\\n\\t{fldws\|fldw} -16(%%r30),%0", "<STR_LIT>", ";", "else", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "length", "-", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{comb\|cmpb},%B2 %%r0,%4,.+%5", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{fldws\|fldw} -16(%%r30),%0", "<STR_LIT>", ",", "operands", ")", ";", "return", "pa_output_lbranch", "(", "operands", "[", "<NUM_LIT>", "]", ",", "insn", ",", "<NUM_LIT>", ")", ";", "}", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", "ldw %0,%4", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "length", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", "addib,%C2 %1,%4,%3\\n\\tstw %4,%0", "<STR_LIT>", ";", "else", "if", "(", "length", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", "addi,%N2 %1,%4,%4\\n\\tb %3\\n\\tstw %4,%0", "<STR_LIT>", ";", "else", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "length", "-", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "addib,%N2 %1,%4,.+%5\\n\\tstw %4,%0", "<STR_LIT>", ",", "operands", ")", ";", "return", "pa_output_lbranch", "(", "operands", "[", "<NUM_LIT>", "]", ",", "insn", ",", "<NUM_LIT>", ")", ";", "}", "}", "}" ]	[ "Return", "the", "output", "template", "for", "emitting", "a", "dbra", "type", "insn", ".", "Note", "it", "may", "perform", "some", "output", "operations", "on", "its", "own", "before", "returning", "the", "final", "output", "string", "." ]
GCC	visium	CPP	code_generation	Virtual ISA	623,431	[ "static", "inline", "bool", "current_function_has_lr_slot", "(", "void", ")", "{", "return", "current_frame_info", ".", "lr_slot", "!=", "<NUM_LIT>", ";", "}" ]	[ "Accessor", "for", "current_frame_info.lr_slot", "." ]
LLVM	Patmos	CPP	program_repair	VLIW	623,432	[ "<FIXS>", "<FIXE>", "<FIXS>", "auto", "is_long", "=", "false", ";", "auto", "may_second_slot", "=", "false", ";", "if", "(", "enable_dual_issue", ")", "{", "auto", "may_second_slot_extra", "=", "std", "::", "get", "<NUM_LIT>", ">", "(", "", "enable_dual_issue", ")", ";", "may_second_slot", "=", "std", "::", "get", "<NUM_LIT>", ">", "(", "", "enable_dual_issue", ")", "(", "may_second_slot_extra", ",", "instr", ")", ";", "is_long", "=", "std", "::", "get", "<NUM_LIT>", ">", "(", "", "enable_dual_issue", ")", "(", "instr", ")", ";", "}", "assert", "(", "is_long", "?", "!", "may_second_slot", ":", "true", ")", ";", "std", "::", "shared_ptr", "Node", ">", "node", "(", "new", "Node", "(", "i", ",", "latency", "(", "instr", ")", ",", "may_second_slot", ",", "is_long", ",", "{", "}", ",", "{", "}", ")", ")", ";", "<FIXE>", "<FIXS>", "node", "->", "preds", "[", "", "last_branch", "]", "\|=", "true", ";", "<FIXE>" ]	[ "auto", "update_read_writes", "=", "[", "&", "]", "(", "std", "::", "shared_ptr", "Node", ">", "node", ")", "{", "auto", "", "instr", "=", "&", "(", "", "std", "::", "next", "(", "instr_begin", ",", "node", "->", "idx", ")", ")", ";", "for", "(", "auto", "r", ":", "writes", "(", "instr", ")", ")", "{", "if", "(", "!", "is_constant", "(", "r", ")", ")", "{", "last_writes", "[", "r", "]", "=", "node", ";", "}", "}", "<BUGS>", "for", "(", "auto", "r", ":", "reads", "(", "instr", ")", ")", "{", "last_reads", "[", "r", "]", "=", "node", ";", "}", "<BUGE>", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "instr_count", ";", "i", "++", ")", "{", "auto", "", "instr", "=", "&", "(", "", "std", "::", "next", "(", "instr_begin", ",", "i", ")", ")", ";", "<BUGS>", "std", "::", "shared_ptr", "Node", ">", "node", "(", "new", "Node", "(", "i", ",", "latency", "(", "instr", ")", ",", "{", "}", ",", "{", "}", ")", ")", ";", "<BUGE>", "if", "(", "last_branch", ")", "{", "<BUGS>", "node", "->", "preds", "[", "*", "last_branch", "]", "\|=", "false", ";", "<BUGE>", "}" ]
LLVM	GBZ80	CPP	next_suggestion	MPU	623,433	[ "unsigned", "RetOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";" ]	[ "SDValue", "GBZ80TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "auto", "CCFunction", "=", "CCAssignFnForReturn", "(", "CallConv", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCFunction", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "unsigned", "e", "=", "RVLocs", ".", "size", "(", ")", ";", "if", "(", "e", ">", "<NUM_LIT>", ")", "{", "std", "::", "reverse", "(", "RVLocs", ".", "begin", "(", ")", ",", "RVLocs", ".", "end", "(", ")", ")", ";", "}", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "Can only return in registers!", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeList", "::", "FunctionIndex", ",", "Attribute", "::", "Naked", ")", ")", "{", "return", "Chain", ";", "}" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	623,434	[ "else", "{" ]	[ "NumConstantLanes", "++", ";", "}", "else", "if", "(", "CanSwizzle", ")", "{", "auto", "SwizzleSrcs", "=", "GetSwizzleSrcs", "(", "I", ",", "Lane", ")", ";", "if", "(", "SwizzleSrcs", ".", "first", ")", "AddCount", "(", "SwizzleCounts", ",", "SwizzleSrcs", ")", ";", "}", "}", "SDValue", "SplatValue", ";", "size_t", "NumSplatLanes", ";", "std", "::", "tie", "(", "SplatValue", ",", "NumSplatLanes", ")", "=", "GetMostCommon", "(", "SplatValueCounts", ")", ";", "SDValue", "SwizzleSrc", ";", "SDValue", "SwizzleIndices", ";", "size_t", "NumSwizzleLanes", "=", "<NUM_LIT>", ";", "if", "(", "SwizzleCounts", ".", "size", "(", ")", ")", "std", "::", "forward_as_tuple", "(", "std", "::", "tie", "(", "SwizzleSrc", ",", "SwizzleIndices", ")", ",", "NumSwizzleLanes", ")", "=", "GetMostCommon", "(", "SwizzleCounts", ")", ";", "std", "::", "function", "<", "bool", "(", "size_t", ",", "const", "SDValue", "&", ")", ">", "IsLaneConstructed", ";", "SDValue", "Result", ";", "if", "(", "NumSwizzleLanes", ">=", "NumSplatLanes", "&&", "(", "!", "Subtarget", "->", "hasUnimplementedSIMD128", "(", ")", "\|\|", "NumSwizzleLanes", ">=", "NumConstantLanes", ")", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VecT", ",", "SwizzleSrc", ",", "SwizzleIndices", ")", ";", "auto", "Swizzled", "=", "std", "::", "make_pair", "(", "SwizzleSrc", ",", "SwizzleIndices", ")", ";", "IsLaneConstructed", "=", "[", "&", ",", "Swizzled", "]", "(", "size_t", "I", ",", "const", "SDValue", "&", "Lane", ")", "{", "return", "Swizzled", "==", "GetSwizzleSrcs", "(", "I", ",", "Lane", ")", ";", "}", ";", "}", "else", "if", "(", "NumConstantLanes", ">=", "NumSplatLanes", "&&", "Subtarget", "->", "hasUnimplementedSIMD128", "(", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ConstLanes", ";", "for", "(", "const", "SDValue", "&", "Lane", ":", "Op", "->", "op_values", "(", ")", ")", "{", "if", "(", "IsConstant", "(", "Lane", ")", ")", "{", "ConstLanes", ".", "push_back", "(", "Lane", ")", ";", "}", "else", "if", "(", "LaneT", ".", "isFloatingPoint", "(", ")", ")", "{", "ConstLanes", ".", "push_back", "(", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "DL", ",", "LaneT", ")", ")", ";", "}", "else", "{", "ConstLanes", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "LaneT", ")", ")", ";", "}", "}", "Result", "=", "DAG", ".", "getBuildVector", "(", "VecT", ",", "DL", ",", "ConstLanes", ")", ";", "IsLaneConstructed", "=", "[", "&", "IsConstant", "]", "(", "size_t", "_", ",", "const", "SDValue", "&", "Lane", ")", "{", "return", "IsConstant", "(", "Lane", ")", ";", "}", ";", "}", "else", "if", "(", "NumConstantLanes", ">=", "NumSplatLanes", "&&", "VecT", ".", "isInteger", "(", ")", ")", "{", "std", "::", "array", "<", "uint64_t", ",", "<NUM_LIT>", ">", "I64s", "{", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "std", "::", "array", "<", "uint64_t", ",", "<NUM_LIT>", ">", "ConstLaneMasks", "{", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "size_t", "LaneBits", "=", "<NUM_LIT>", "/", "Lanes", ";", "size_t", "HalfLanes", "=", "Lanes", "/", "<NUM_LIT>", ";", "for", "(", "size_t", "I", "=", "<NUM_LIT>", ";", "I", "<", "Lanes", ";", "++", "I", ")", "{", "const", "SDValue", "&", "Lane", "=", "Op", ".", "getOperand", "(", "I", ")", ";", "if", "(", "IsConstant", "(", "Lane", ")", ")", "{", "auto", "Shift", "=", "LaneBits", "", "(", "I", "%", "HalfLanes", ")", ";", "auto", "Mask", "=", "maskTrailingOnes", "<", "uint64_t", ">", "(", "LaneBits", ")", ";", "auto", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "Lane", ".", "getNode", "(", ")", ")", "->", "getZExtValue", "(", ")", "&", "Mask", ";", "I64s", "[", "I", "/", "HalfLanes", "]", "\|=", "Val", "<<", "Shift", ";", "ConstLaneMasks", "[", "I", "/", "HalfLanes", "]", "\|=", "Mask", "<<", "Shift", ";", "}", "}", "bool", "FirstHalfSufficient", "=", "(", "I64s", "[", "<NUM_LIT>", "]", "&", "ConstLaneMasks", "[", "<NUM_LIT>", "]", ")", "==", "I64s", "[", "<NUM_LIT>", "]", ";", "bool", "SecondHalfSufficient", "=", "(", "I64s", "[", "<NUM_LIT>", "]", "&", "ConstLaneMasks", "[", "<NUM_LIT>", "]", ")", "==", "I64s", "[", "<NUM_LIT>", "]", ";", "bool", "CombinedSufficient", "=", "(", "ConstLaneMasks", "[", "<NUM_LIT>", "]", "&", "ConstLaneMasks", "[", "<NUM_LIT>", "]", ")", "==", "<NUM_LIT>", ";", "uint64_t", "Splatted", ";", "if", "(", "SecondHalfSufficient", ")", "{", "Splatted", "=", "I64s", "[", "<NUM_LIT>", "]", ";", "}", "else", "if", "(", "CombinedSufficient", ")", "{", "Splatted", "=", "I64s", "[", "<NUM_LIT>", "]", "\|", "I64s", "[", "<NUM_LIT>", "]", ";", "}", "else", "{", "Splatted", "=", "I64s", "[", "<NUM_LIT>", "]", ";", "}", "Result", "=", "DAG", ".", "getSplatBuildVector", "(", "MVT", "::", "v2i64", ",", "DL", ",", "DAG", ".", "getConstant", "(", "Splatted", ",", "DL", ",", "MVT", "::", "i64", ")", ")", ";", "if", "(", "!", "FirstHalfSufficient", "&&", "!", "SecondHalfSufficient", "&&", "!", "CombinedSufficient", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_VECTOR_ELT", ",", "DL", ",", "MVT", "::", "v2i64", ",", "Result", ",", "DAG", ".", "getConstant", "(", "I64s", "[", "<NUM_LIT>", "]", ",", "DL", ",", "MVT", "::", "i64", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "}", "Result", "=", "DAG", ".", "getBitcast", "(", "VecT", ",", "Result", ")", ";", "IsLaneConstructed", "=", "[", "&", "IsConstant", "]", "(", "size_t", "_", ",", "const", "SDValue", "&", "Lane", ")", "{", "return", "IsConstant", "(", "Lane", ")", ";", "}", ";", "}", "else", "{", "LoadSDNode", "", "SplattedLoad", ";", "if", "(", "(", "SplattedLoad", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "SplatValue", ")", ")", "&&", "SplattedLoad", "->", "getMemoryVT", "(", ")", "==", "VecT", ".", "getVectorElementType", "(", ")", ")", "{", "Result", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VecT", ")", ",", "{", "SplattedLoad", "->", "getChain", "(", ")", ",", "SplattedLoad", "->", "getBasePtr", "(", ")", ",", "SplattedLoad", "->", "getOffset", "(", ")", "}", ",", "SplattedLoad", "->", "getMemoryVT", "(", ")", ",", "SplattedLoad", "->", "getMemOperand", "(", ")", ")", ";", "}" ]
LLVM	Hexagon	TD	stmt_completion	DSP	623,435	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,436	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	623,437	[ "=", "<NUM_LIT>", ";" ]	[ "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits" ]
GCC	rs6000	CPP	program_repair	CPU	623,438	[ "<FIXS>", "#", "if", "HOST_BITS_PER_WIDE_INT", "==", "<NUM_LIT>", "<FIXE>" ]	[ "if", "(", "(", "(", "low", ">>=", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "!=", "last_bit_value", ")", "last_bit_value", "^=", "<NUM_LIT>", ",", "transitions", "++", ";", "<BUGS>", "#", "if", "HOST_BITS_PER_INT", "==", "<NUM_LIT>", "<BUGE>", "if", "(", "(", "high", "&", "<NUM_LIT>", ")", "!=", "last_bit_value", ")", "last_bit_value", "^=", "<NUM_LIT>", ",", "transitions", "++", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	623,439	[ "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]	[ "(", "compare", ":", "CCFP", "(", "match_operand", ":", "TF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "TF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DF", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DF", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DF", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DF", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DF", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DF", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DF", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DF", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "abs", ":", "DF", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "compare", ":", "CCFP", "(" ]
LLVM	ARM	TD	next_suggestion	CPU	623,440	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "count_zeroes", ";" ]	[ "class", "MVE_VCLSCLZ", "<", "string", "iname", ",", "string", "suffix", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "bit", "count_zeroes", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "MVEIntSingleSrc", "<", "iname", ",", "suffix", ",", "size", ",", "pattern", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Z80old	CPP	stmt_completion	MPU	623,441	[ ")", ";" ]	[ "CCAssignFn", "*", "Z80oldTargetLowering", "::", "getRetCCAssignFn", "(", "CallingConv", "::", "ID", "CallConv", ")", "const", "{", "switch", "(", "CallConv", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported calling convention!", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,442	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "J4_tstbit0_tp0_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_2332b92e", ",", "TypeCJ", ">", ",", "Enc_ad1c74", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	c4x	CPP	next_suggestion	DSP	623,443	[ "return", "<NUM_LIT>", ";" ]	[ "rtx", "op1", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "REG_P", "(", "op0", ")", "&&", "(", "!", "reload_completed", "\|\|", "IS_GROUP1_REG", "(", "op0", ")", ")", ")", "\|\|", "(", "REG_P", "(", "op1", ")", "&&", "(", "!", "reload_completed", "\|\|", "IS_GROUP1_REG", "(", "op1", ")", ")", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "REG_P", "(", "op", ")", ")", "&&", "(", "!", "reload_completed", "\|\|", "IS_GROUP1_REG", "(", "op", ")", ")", ")", "return", "<NUM_LIT>", ";", "}" ]
GCC	sparc	MD	stmt_completion	CPU	623,444	[ ")", "]", ")" ]	[ "(", "define_delay", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "nil", ")", "(", "nil" ]
LLVM	Lanai	CPP	code_generation	CPU	623,445	[ "unsigned", "LanaiTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", "pc", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "sp", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "fp", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "rr1", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "r10", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "rr2", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "r11", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "rca", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "if", "(", "Reg", ")", "return", "Reg", ";", "report_fatal_error", "(", "<STR_LIT>", "Invalid register name global variable", "<STR_LIT>", ")", ";", "}" ]	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,446	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	623,447	[ "{" ]	[ "MachineFunction", "", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "src", ")", "->", "getReg", "(", ")", ";", "int", "Offset", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", "->", "getImm", "(", ")", ";", "const", "TargetRegisterClass", "", "VecRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "unsigned", "SubReg", ";", "std", "::", "tie", "(", "SubReg", ",", "Offset", ")", "=", "computeIndirectRegAndOffset", "(", "TRI", ",", "VecRC", ",", "SrcReg", ",", "Offset", ")", ";", "const", "bool", "UseGPRIdxMode", "=", "ST", ".", "useVGPRIndexMode", "(", ")", ";", "if", "(", "setM0ToIndexFromSGPR", "(", "TII", ",", "MRI", ",", "MI", ",", "Offset", ",", "UseGPRIdxMode", ",", "true", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_MOV_B32_e32", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "AMDGPU", "::", "M0", ",", "RegState", "::", "Implicit", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_SET_GPR_IDX_OFF", ")", ")", ";", "}", "else" ]
LLVM	ARM64	TD	stmt_completion	CPU	623,448	[ "Rd", ";" ]	[ "class", "BaseSIMDCmpTwoScalar", "<", "bit", "U", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterClass", "regtype", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteV", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">" ]
GCC	mmix	CPP	next_suggestion	CPU	623,449	[ "}" ]	[ "}", "fputs", "(", "<STR_LIT>", "\\tWYDE\\t", "<STR_LIT>", ",", "asm_out_file", ")", ";", "mmix_print_operand", "(", "asm_out_file", ",", "x", ",", "'", "W", "'", ")", ";", "fputc", "(", "'", "\\n", "'", ",", "asm_out_file", ")", ";", "return", "true", ";", "case", "<NUM_LIT>", ":", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_INT", ")", "{", "aligned_p", "=", "<NUM_LIT>", ";", "break", ";", "}", "fputs", "(", "<STR_LIT>", "\\tTETRA\\t", "<STR_LIT>", ",", "asm_out_file", ")", ";", "mmix_print_operand", "(", "asm_out_file", ",", "x", ",", "'", "L", "'", ")", ";", "fputc", "(", "'", "\\n", "'", ",", "asm_out_file", ")", ";", "return", "true", ";", "case", "<NUM_LIT>", ":", "gcc_assert", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_DOUBLE", ")", ";", "assemble_integer_with_op", "(", "<STR_LIT>", "\\tOCTA\\t", "<STR_LIT>", ",", "x", ")", ";", "return", "true", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	623,450	[ "initializeLDTLSCleanupPass", "(", "*", "PR", ")", ";" ]	[ "initializeAArch64ExpandPseudoPass", "(", "", "PR", ")", ";", "initializeAArch64LoadStoreOptPass", "(", "", "PR", ")", ";", "initializeAArch64SIMDInstrOptPass", "(", "", "PR", ")", ";", "initializeAArch64PreLegalizerCombinerPass", "(", "", "PR", ")", ";", "initializeAArch64PromoteConstantPass", "(", "", "PR", ")", ";", "initializeAArch64RedundantCopyEliminationPass", "(", "", "PR", ")", ";", "initializeAArch64StorePairSuppressPass", "(", "", "PR", ")", ";", "initializeFalkorHWPFFixPass", "(", "", "PR", ")", ";", "initializeFalkorMarkStridedAccessesLegacyPass", "(", "*", "PR", ")", ";" ]
LLVM	X86	CPP	code_generation	CPU	623,451	[ "bool", "X86InstrInfo", "::", "findCommutedOpIndices", "(", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcOpIdx1", ",", "unsigned", "&", "SrcOpIdx2", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "!", "Desc", ".", "isCommutable", "(", ")", ")", "return", "false", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "X86", "::", "CMPSDrr", ":", "case", "X86", "::", "CMPSSrr", ":", "case", "X86", "::", "CMPPDrri", ":", "case", "X86", "::", "CMPPSrri", ":", "case", "X86", "::", "VCMPSDrr", ":", "case", "X86", "::", "VCMPSSrr", ":", "case", "X86", "::", "VCMPPDrri", ":", "case", "X86", "::", "VCMPPSrri", ":", "case", "X86", "::", "VCMPPDYrri", ":", "case", "X86", "::", "VCMPPSYrri", ":", "case", "X86", "::", "VCMPSDZrr", ":", "case", "X86", "::", "VCMPSSZrr", ":", "case", "X86", "::", "VCMPPDZrri", ":", "case", "X86", "::", "VCMPPSZrri", ":", "case", "X86", "::", "VCMPPDZ128rri", ":", "case", "X86", "::", "VCMPPSZ128rri", ":", "case", "X86", "::", "VCMPPDZ256rri", ":", "case", "X86", "::", "VCMPPSZ256rri", ":", "{", "unsigned", "Imm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ";", "switch", "(", "Imm", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "fixCommutedOpIndices", "(", "SrcOpIdx1", ",", "SrcOpIdx2", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "return", "false", ";", "}", "case", "X86", "::", "MOVSDrr", ":", "case", "X86", "::", "MOVSSrr", ":", "case", "X86", "::", "VMOVSDrr", ":", "case", "X86", "::", "VMOVSSrr", ":", "{", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", ")", "return", "TargetInstrInfo", "::", "findCommutedOpIndices", "(", "MI", ",", "SrcOpIdx1", ",", "SrcOpIdx2", ")", ";", "return", "false", ";", "}", "case", "X86", "::", "VPTERNLOGDZrri", ":", "case", "X86", "::", "VPTERNLOGDZrmi", ":", "case", "X86", "::", "VPTERNLOGDZ128rri", ":", "case", "X86", "::", "VPTERNLOGDZ128rmi", ":", "case", "X86", "::", "VPTERNLOGDZ256rri", ":", "case", "X86", "::", "VPTERNLOGDZ256rmi", ":", "case", "X86", "::", "VPTERNLOGQZrri", ":", "case", "X86", "::", "VPTERNLOGQZrmi", ":", "case", "X86", "::", "VPTERNLOGQZ128rri", ":", "case", "X86", "::", "VPTERNLOGQZ128rmi", ":", "case", "X86", "::", "VPTERNLOGQZ256rri", ":", "case", "X86", "::", "VPTERNLOGQZ256rmi", ":", "case", "X86", "::", "VPTERNLOGDZrrik", ":", "case", "X86", "::", "VPTERNLOGDZ128rrik", ":", "case", "X86", "::", "VPTERNLOGDZ256rrik", ":", "case", "X86", "::", "VPTERNLOGQZrrik", ":", "case", "X86", "::", "VPTERNLOGQZ128rrik", ":", "case", "X86", "::", "VPTERNLOGQZ256rrik", ":", "case", "X86", "::", "VPTERNLOGDZrrikz", ":", "case", "X86", "::", "VPTERNLOGDZrmikz", ":", "case", "X86", "::", "VPTERNLOGDZ128rrikz", ":", "case", "X86", "::", "VPTERNLOGDZ128rmikz", ":", "case", "X86", "::", "VPTERNLOGDZ256rrikz", ":", "case", "X86", "::", "VPTERNLOGDZ256rmikz", ":", "case", "X86", "::", "VPTERNLOGQZrrikz", ":", "case", "X86", "::", "VPTERNLOGQZrmikz", ":", "case", "X86", "::", "VPTERNLOGQZ128rrikz", ":", "case", "X86", "::", "VPTERNLOGQZ128rmikz", ":", "case", "X86", "::", "VPTERNLOGQZ256rrikz", ":", "case", "X86", "::", "VPTERNLOGQZ256rmikz", ":", "case", "X86", "::", "VPTERNLOGDZ128rmbi", ":", "case", "X86", "::", "VPTERNLOGDZ256rmbi", ":", "case", "X86", "::", "VPTERNLOGDZrmbi", ":", "case", "X86", "::", "VPTERNLOGQZ128rmbi", ":", "case", "X86", "::", "VPTERNLOGQZ256rmbi", ":", "case", "X86", "::", "VPTERNLOGQZrmbi", ":", "case", "X86", "::", "VPTERNLOGDZ128rmbikz", ":", "case", "X86", "::", "VPTERNLOGDZ256rmbikz", ":", "case", "X86", "::", "VPTERNLOGDZrmbikz", ":", "case", "X86", "::", "VPTERNLOGQZ128rmbikz", ":", "case", "X86", "::", "VPTERNLOGQZ256rmbikz", ":", "case", "X86", "::", "VPTERNLOGQZrmbikz", ":", "return", "findThreeSrcCommutedOpIndices", "(", "MI", ",", "SrcOpIdx1", ",", "SrcOpIdx2", ")", ";", "case", "X86", "::", "VPMADD52HUQZ128r", ":", "case", "X86", "::", "VPMADD52HUQZ128rk", ":", "case", "X86", "::", "VPMADD52HUQZ128rkz", ":", "case", "X86", "::", "VPMADD52HUQZ256r", ":", "case", "X86", "::", "VPMADD52HUQZ256rk", ":", "case", "X86", "::", "VPMADD52HUQZ256rkz", ":", "case", "X86", "::", "VPMADD52HUQZr", ":", "case", "X86", "::", "VPMADD52HUQZrk", ":", "case", "X86", "::", "VPMADD52HUQZrkz", ":", "case", "X86", "::", "VPMADD52LUQZ128r", ":", "case", "X86", "::", "VPMADD52LUQZ128rk", ":", "case", "X86", "::", "VPMADD52LUQZ128rkz", ":", "case", "X86", "::", "VPMADD52LUQZ256r", ":", "case", "X86", "::", "VPMADD52LUQZ256rk", ":", "case", "X86", "::", "VPMADD52LUQZ256rkz", ":", "case", "X86", "::", "VPMADD52LUQZr", ":", "case", "X86", "::", "VPMADD52LUQZrk", ":", "case", "X86", "::", "VPMADD52LUQZrkz", ":", "{", "unsigned", "CommutableOpIdx1", "=", "<NUM_LIT>", ";", "unsigned", "CommutableOpIdx2", "=", "<NUM_LIT>", ";", "if", "(", "Desc", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "++", "CommutableOpIdx1", ";", "++", "CommutableOpIdx2", ";", "}", "if", "(", "!", "fixCommutedOpIndices", "(", "SrcOpIdx1", ",", "SrcOpIdx2", ",", "CommutableOpIdx1", ",", "CommutableOpIdx2", ")", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "SrcOpIdx1", ")", ".", "isReg", "(", ")", "\|\|", "!", "MI", ".", "getOperand", "(", "SrcOpIdx2", ")", ".", "isReg", "(", ")", ")", "return", "false", ";", "return", "true", ";", "}", "default", ":", "const", "X86InstrFMA3Group", "", "FMA3Group", "=", "X86InstrFMA3Info", "::", "getFMA3Group", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "FMA3Group", ")", "return", "findFMA3CommutedOpIndices", "(", "MI", ",", "SrcOpIdx1", ",", "SrcOpIdx2", ",", "", "FMA3Group", ")", ";", "if", "(", "Desc", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "unsigned", "CommutableOpIdx1", "=", "Desc", ".", "getNumDefs", "(", ")", "+", "<NUM_LIT>", ";", "unsigned", "CommutableOpIdx2", "=", "Desc", ".", "getNumDefs", "(", ")", "+", "<NUM_LIT>", ";", "if", "(", "(", "MI", ".", "getDesc", "(", ")", ".", "getOperandConstraint", "(", "Desc", ".", "getNumDefs", "(", ")", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "<NUM_LIT>", ")", ")", "{", "if", "(", "Desc", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "--", "CommutableOpIdx1", ";", "else", "{", "++", "CommutableOpIdx1", ";", "++", "CommutableOpIdx2", ";", "}", "}", "if", "(", "!", "fixCommutedOpIndices", "(", "SrcOpIdx1", ",", "SrcOpIdx2", ",", "CommutableOpIdx1", ",", "CommutableOpIdx2", ")", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "SrcOpIdx1", ")", ".", "isReg", "(", ")", "\|\|", "!", "MI", ".", "getOperand", "(", "SrcOpIdx2", ")", ".", "isReg", "(", ")", ")", "return", "false", ";", "return", "true", ";", "}", "return", "TargetInstrInfo", "::", "findCommutedOpIndices", "(", "MI", ",", "SrcOpIdx1", ",", "SrcOpIdx2", ")", ";", "}", "return", "false", ";", "}" ]	[ "Returns", "true", "iff", "the", "routine", "could", "find", "two", "commutable", "operands", "in", "the", "given", "machine", "instruction", "." ]
GCC	bfin	CPP	stmt_completion	DSP	623,452	[ "++", ")", "{" ]	[ "int", "i", ";", "if", "(", "link_size", ">", "<NUM_LIT>", ")", "link_size", "=", "<NUM_LIT>", ";", "insn", "=", "emit_insn", "(", "gen_link", "(", "GEN_INT", "(", "-", "<NUM_LIT>", "-", "link_size", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "XVECLEN", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ")", ";", "i" ]
GCC	m68k	CPP	program_repair	MPU	623,453	[ "<FIXS>", "if", "(", "m68k_save_reg", "(", "regno", ")", ")", "<FIXE>" ]	[ "if", "(", "TARGET_68881", ")", "{", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<NUM_LIT>", ";", "regno", "++", ")", "<BUGS>", "if", "(", "regs_ever_live", "[", "regno", "]", "&&", "!", "call_used_regs", "[", "regno", "]", ")", "<BUGE>", "{", "nregs", "++", ";", "fmask", "\|=", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "-", "regno", ")", ";" ]
LLVM	X86	CPP	code_generation	CPU	623,454	[ "void", "X86FrameLowering", "::", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "int64_t", "NumBytes", ",", "bool", "InEpilogue", ")", "const", "{", "bool", "isSub", "=", "NumBytes", "<", "<NUM_LIT>", ";", "uint64_t", "Offset", "=", "isSub", "?", "-", "NumBytes", ":", "NumBytes", ";", "MachineInstr", "::", "MIFlag", "Flag", "=", "isSub", "?", "MachineInstr", "::", "FrameSetup", ":", "MachineInstr", "::", "FrameDestroy", ";", "uint64_t", "Chunk", "=", "(", "<NUM_LIT>", "LL", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "const", "X86Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "const", "X86TargetLowering", "&", "TLI", "=", "", "STI", ".", "getTargetLowering", "(", ")", ";", "const", "bool", "EmitInlineStackProbe", "=", "TLI", ".", "hasInlineStackProbe", "(", "MF", ")", ";", "if", "(", "EmitInlineStackProbe", "&&", "!", "InEpilogue", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "STACKALLOC_W_PROBING", ")", ")", ".", "addImm", "(", "Offset", ")", ";", "return", ";", "}", "else", "if", "(", "Offset", ">", "Chunk", ")", "{", "unsigned", "Reg", "=", "<NUM_LIT>", ";", "unsigned", "Rax", "=", "(", "unsigned", ")", "(", "Is64Bit", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ")", ";", "if", "(", "isSub", "&&", "!", "isEAXLiveIn", "(", "MBB", ")", ")", "Reg", "=", "Rax", ";", "else", "Reg", "=", "TRI", "->", "findDeadCallerSavedReg", "(", "MBB", ",", "MBBI", ")", ";", "unsigned", "MovRIOpc", "=", "Is64Bit", "?", "X86", "::", "MOV64ri", ":", "X86", "::", "MOV32ri", ";", "unsigned", "AddSubRROpc", "=", "isSub", "?", "getSUBrrOpcode", "(", "Is64Bit", ")", ":", "getADDrrOpcode", "(", "Is64Bit", ")", ";", "if", "(", "Reg", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "MovRIOpc", ")", ",", "Reg", ")", ".", "addImm", "(", "Offset", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "MachineInstr", "", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "AddSubRROpc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addReg", "(", "Reg", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "return", ";", "}", "else", "if", "(", "Offset", ">", "<NUM_LIT>", "", "Chunk", ")", "{", "assert", "(", "Is64Bit", "&&", "<STR_LIT>", "can't have 32-bit 16GB stack frame", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "PUSH64r", ")", ")", ".", "addReg", "(", "Rax", ",", "RegState", "::", "Kill", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "if", "(", "isSub", ")", "Offset", "=", "-", "(", "Offset", "-", "SlotSize", ")", ";", "else", "Offset", "=", "Offset", "+", "SlotSize", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "MovRIOpc", ")", ",", "Rax", ")", ".", "addImm", "(", "Offset", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "ADD64rr", ")", ",", "Rax", ")", ".", "addReg", "(", "Rax", ")", ".", "addReg", "(", "StackPtr", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "addRegOffset", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "XCHG64rm", ")", ",", "Rax", ")", ".", "addReg", "(", "Rax", ")", ",", "StackPtr", ",", "false", ",", "<NUM_LIT>", ")", ";", "addRegOffset", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "MOV64rm", ")", ",", "StackPtr", ")", ",", "StackPtr", ",", "false", ",", "<NUM_LIT>", ")", ";", "return", ";", "}", "}", "while", "(", "Offset", ")", "{", "uint64_t", "ThisVal", "=", "std", "::", "min", "(", "Offset", ",", "Chunk", ")", ";", "if", "(", "ThisVal", "==", "SlotSize", ")", "{", "unsigned", "Reg", "=", "isSub", "?", "(", "unsigned", ")", "(", "Is64Bit", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ")", ":", "TRI", "->", "findDeadCallerSavedReg", "(", "MBB", ",", "MBBI", ")", ";", "if", "(", "Reg", ")", "{", "unsigned", "Opc", "=", "isSub", "?", "(", "Is64Bit", "?", "X86", "::", "PUSH64r", ":", "X86", "::", "PUSH32r", ")", ":", "(", "Is64Bit", "?", "X86", "::", "POP64r", ":", "X86", "::", "POP32r", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "!", "isSub", ")", "\|", "getUndefRegState", "(", "isSub", ")", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "Offset", "-=", "ThisVal", ";", "continue", ";", "}", "}", "BuildStackAdjustment", "(", "MBB", ",", "MBBI", ",", "DL", ",", "isSub", "?", "-", "ThisVal", ":", "ThisVal", ",", "InEpilogue", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "Offset", "-=", "ThisVal", ";", "}", "}" ]	[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]
LLVM	Hexagon	CPP	stmt_completion	DSP	623,455	[ ",", "MCB", ",", "MCI", ")", ";" ]	[ "if", "(", "isConstExtended", "(", "MCII", ",", "MCI", ")", "\|\|", "MustExtend", ")", "addConstExtender", "(", "Context", ",", "MCII" ]
GCC	frv	MD	next_suggestion	VLIW	623,456	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "[", "(", "cond_exec", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "div", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	XCore	CPP	next_suggestion	MPU	623,457	[ "}" ]	[ "SDValue", "Res", ";", "if", "(", "CP", "->", "isMachineConstantPoolEntry", "(", ")", ")", "{", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getMachineCPVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";", "}", "else", "{", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,458	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	623,459	[ "+", "Size", ";" ]	[ "unsigned", "postOffset", "(", "unsigned", "LogAlign", "=", "<NUM_LIT>", ")", "const", "{", "unsigned", "PO", "=", "Offset" ]
LLVM	XCore	CPP	next_suggestion	MPU	623,460	[ "}" ]	[ "AscizDirective", "=", "<STR_LIT>", ".asciiz", "<STR_LIT>", ";", "HiddenVisibilityAttr", "=", "MCSA_Invalid", ";", "HiddenDeclarationVisibilityAttr", "=", "MCSA_Invalid", ";", "ProtectedVisibilityAttr", "=", "MCSA_Invalid", ";", "HasLEB128", "=", "true", ";" ]
LLVM	ARM64	TD	next_suggestion	CPU	623,461	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	623,462	[ "case", "XOP9_MAP", ":" ]	[ "decision", "=", "&", "ONEBYTE_SYM", ";", "break", ";", "case", "TWOBYTE", ":", "decision", "=", "&", "TWOBYTE_SYM", ";", "break", ";", "case", "THREEBYTE_38", ":", "decision", "=", "&", "THREEBYTE38_SYM", ";", "break", ";", "case", "THREEBYTE_3A", ":", "decision", "=", "&", "THREEBYTE3A_SYM", ";", "break", ";", "case", "XOP8_MAP", ":", "decision", "=", "&", "XOP8_MAP_SYM", ";", "break", ";" ]
GCC	aarch64	CPP	next_suggestion	CPU	623,463	[ "}" ]	[ "static", "inline", "bool", "aarch64_can_use_per_function_literal_pools_p", "(", "void", ")", "{", "return", "(", "aarch64_pcrelative_literal_loads", "\|\|", "aarch64_cmodel", "==", "AARCH64_CMODEL_LARGE", ")", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	623,464	[ "addPass", "(", "createCheriRangeChecker", "(", ")", ")", ";" ]	[ "void", "MipsPassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "getMipsSubtarget", "(", ")", ".", "os16", "(", ")", ")", "addPass", "(", "createMipsOs16Pass", "(", ")", ")", ";", "if", "(", "getMipsSubtarget", "(", ")", ".", "inMips16HardFloat", "(", ")", ")", "addPass", "(", "createMips16HardFloatPass", "(", ")", ")", ";", "if", "(", "getMipsSubtarget", "(", ")", ".", "isCheri", "(", ")", ")", "{", "addPass", "(", "createCheriLoopPointerDecanonicalize", "(", ")", ")", ";", "addPass", "(", "createAggressiveDCEPass", "(", ")", ")", ";" ]
GCC	mep	MD	next_suggestion	CPU	623,465	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AArch64	TD	next_suggestion	CPU	623,466	[ "}" ]	[ "def", "simm7s16", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=", "SImm7s16Operand", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
GCC	frv	MD	next_suggestion	VLIW	623,467	[ "UNSPEC_ADDSS", ")", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM	PowerPC	TD	program_repair	CPU	623,468	[ "<FIXS>", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "P9_DIV_5C", ",", "IP_EXECE_1C", ",", "IP_EXECO_1C", ",", "DISP_EVEN_1C", "]", ",", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "P9_DIV_12C", ",", "IP_EXECE_1C", ",", "IP_EXECO_1C", ",", "DISP_EVEN_1C", "]", ",", "<FIXE>" ]	[ ")", ">", ";", "<BUGS>", "<BUGE>", "<BUGS>", "def", ":", "InstRW", "[", "P9_DIV_5C", ",", "IP_EXECE_1C", ",", "IP_EXECO_1C", ",", "DISP_1C", ",", "DISP_1C", ",", "DISP_1C", "]", ",", "<BUGE>", "(", "instrs", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ")", ">", ";", "<BUGS>", "<BUGE>", "<BUGS>", "def", ":", "InstRW", "[", "P9_DIV_12C", ",", "IP_EXECE_1C", ",", "IP_EXECO_1C", ",", "DISP_1C", ",", "DISP_1C", ",", "DISP_1C", "]", ",", "<BUGE>", "(", "instrs", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", "," ]
LLVM	PowerPC	CPP	program_repair	CPU	623,469	[ "<FIXS>", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "PPC", "::", "RLWINM", ")", ",", "Shift1Reg", ")", ".", "addReg", "(", "Ptr1Reg", ",", "<NUM_LIT>", ",", "is64bit", "?", "PPC", "::", "sub_32", ":", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "PPC", "::", "XORI", ")", ",", "ShiftReg", ")", "<FIXE>" ]	[ "}", "else", "{", "Ptr1Reg", "=", "ptrB", ";", "}", "<BUGS>", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "PPC", "::", "RLWINM", ")", ",", "Shift1Reg", ")", ".", "addReg", "(", "Ptr1Reg", ")", "<BUGE>", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "is8bit", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "!", "isLittleEndian", ")", "<BUGS>", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "is64bit", "?", "PPC", "::", "XORI8", ":", "PPC", "::", "XORI", ")", ",", "ShiftReg", ")", "<BUGE>", ".", "addReg", "(", "Shift1Reg", ")", ".", "addImm", "(", "is8bit", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "is64bit", ")", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "PPC", "::", "RLDICR", ")", ",", "PtrReg", ")" ]
GCC	i386	CPP	stmt_completion	CPU	623,470	[ ":" ]	[ "enum", "reg_class", "ix86_insn_index_reg_class", "(", "rtx_insn", "*", "insn", ")", "{", "switch", "(", "ix86_memory_address_reg_class", "(", "insn", ")", ")", "{", "case", "ADDR_GPR8", ":", "return", "LEGACY_INDEX_REGS", ";", "case", "ADDR_GPR16", ":", "return", "INDEX_GPR16", ";", "case", "ADDR_GPR32" ]
GCC	iq2000	CPP	code_generation	CPU	623,471	[ "int", "iq2000_can_use_return_insn", "(", "void", ")", "{", "if", "(", "!", "reload_completed", ")", "return", "<NUM_LIT>", ";", "if", "(", "regs_ever_live", "[", "<NUM_LIT>", "]", "\|\|", "profile_flag", ")", "return", "<NUM_LIT>", ";", "if", "(", "cfun", "->", "machine", "->", "initialized", ")", "return", "cfun", "->", "machine", "->", "total_size", "==", "<NUM_LIT>", ";", "return", "compute_frame_size", "(", "get_frame_size", "(", ")", ")", "==", "<NUM_LIT>", ";", "}" ]	[ "Return", "nonzero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", ".", "This", "allows", "the", "optimizer", "to", "omit", "jumps", "to", "jumps", "if", "no", "stack", "was", "created", "." ]
GCC	i386	CPP	stmt_completion	CPU	623,472	[ "mmask16", ")", "_", "_", "U", ")", ";" ]	[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_compresssi512_mask", "(", "(", "_", "_", "v16si", ")", "_", "_", "A", ",", "(", "_", "_", "v16si", ")", "_", "_", "W", ",", "(", "_", "_" ]
LLVM	AArch64	TD	next_suggestion	CPU	623,473	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "type", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rmode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "scale", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
GCC	nds32	CPP	next_suggestion	CPU	623,474	[ "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "src", ")", ";" ]	[ "void", "nds32_expand_pic_move", "(", "rtx", "*", "operands", ")", "{", "rtx", "src", ";", "src", "=", "nds32_legitimize_pic_address", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	623,475	[ "}" ]	[ "N", "->", "getMask", "(", "M", ")", ";", "return", "::", "isPSHUFHWMask", "(", "M", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	623,476	[ "SP_REG", ")", "code", "=", "'", "q", "'", ";" ]	[ "scale", "=", "parts", ".", "scale", ";", "if", "(", "ADDR_SPACE_GENERIC_P", "(", "as", ")", ")", "as", "=", "parts", ".", "seg", ";", "else", "gcc_assert", "(", "ADDR_SPACE_GENERIC_P", "(", "parts", ".", "seg", ")", ")", ";", "if", "(", "!", "ADDR_SPACE_GENERIC_P", "(", "as", ")", ")", "{", "const", "char", "", "string", ";", "if", "(", "as", "==", "ADDR_SPACE_SEG_FS", ")", "string", "=", "(", "ASSEMBLER_DIALECT", "==", "ASM_ATT", "?", "<STR_LIT>", "%fs:", "<STR_LIT>", ":", "<STR_LIT>", "fs:", "<STR_LIT>", ")", ";", "else", "if", "(", "as", "==", "ADDR_SPACE_SEG_GS", ")", "string", "=", "(", "ASSEMBLER_DIALECT", "==", "ASM_ATT", "?", "<STR_LIT>", "%gs:", "<STR_LIT>", ":", "<STR_LIT>", "gs:", "<STR_LIT>", ")", ";", "else", "gcc_unreachable", "(", ")", ";", "fputs", "(", "string", ",", "file", ")", ";", "}", "if", "(", "TARGET_64BIT", "&&", "!", "base", "&&", "!", "index", "&&", "!", "no_rip", ")", "{", "rtx", "symbol", "=", "disp", ";", "if", "(", "GET_CODE", "(", "disp", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "symbol", "=", "XEXP", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "symbol", ")", "==", "LABEL_REF", "\|\|", "(", "GET_CODE", "(", "symbol", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "symbol", ")", "==", "<NUM_LIT>", ")", ")", "base", "=", "pc_rtx", ";", "}", "if", "(", "!", "base", "&&", "!", "index", ")", "{", "if", "(", "CONST_INT_P", "(", "disp", ")", ")", "{", "if", "(", "ASSEMBLER_DIALECT", "==", "ASM_INTEL", "&&", "ADDR_SPACE_GENERIC_P", "(", "as", ")", ")", "fputs", "(", "<STR_LIT>", "ds:", "<STR_LIT>", ",", "file", ")", ";", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "INTVAL", "(", "disp", ")", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "disp", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", "&&", "(", "XINT", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_GOTPCREL", "\|\|", "XINT", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_GOT", ")", "&&", "ix86_force_load_from_GOT_p", "(", "XVECEXP", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "output_pic_addr_const", "(", "file", ",", "disp", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "flag_pic", ")", "output_pic_addr_const", "(", "file", ",", "disp", ",", "<NUM_LIT>", ")", ";", "else", "output_addr_const", "(", "file", ",", "disp", ")", ";", "}", "else", "{", "if", "(", "SImode_address_operand", "(", "addr", ",", "VOIDmode", ")", ")", "{", "if", "(", "flag_checking", ")", "{", "gcc_assert", "(", "TARGET_64BIT", ")", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "SUBREG", ":", "gcc_assert", "(", "GET_MODE", "(", "addr", ")", "==", "SImode", ")", ";", "gcc_assert", "(", "GET_MODE", "(", "SUBREG_REG", "(", "addr", ")", ")", "==", "DImode", ")", ";", "break", ";", "case", "ZERO_EXTEND", ":", "case", "AND", ":", "gcc_assert", "(", "GET_MODE", "(", "addr", ")", "==", "DImode", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "gcc_assert", "(", "!", "code", ")", ";", "code", "=", "'", "k", "'", ";", "}", "else", "if", "(", "code", "==", "<NUM_LIT>", "&&", "TARGET_X32", "&&", "disp", "&&", "CONST_INT_P", "(", "disp", ")", "&&", "INTVAL", "(", "disp", ")", "<", "-", "<NUM_LIT>", "", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "{", "code", "=", "'", "k", "'", ";", "}", "if", "(", "TARGET_X32", "&&", "Pmode", "==", "SImode", "&&", "!", "index", "&&", "base", "&&", "REG_P", "(", "base", ")", "&&", "REGNO", "(", "base", ")", "==" ]
LLVM	X86	TD	program_repair	CPU	623,477	[ "<FIXS>", "Sched", "[", "sched", ",", "ReadDefault", ",", "ReadInt2Fpu", "]", ">", ";", "<FIXE>" ]	[ "let", "hasSideEffects", "=", "<NUM_LIT>", ",", "Predicates", "=", "[", "UseAVX", "]", "in", "{", "def", "rr", ":", "SI", "opc", ",", "MRMSrcReg", ",", "(", "outs", "DstRC", ":", "$", "dst", ")", ",", "(", "ins", "DstRC", ":", "$", "src1", ",", "SrcRC", ":", "$", "src", ")", ",", "!", "strconcat", "(", "asm", ",", "<STR_LIT>", ")", ",", "[", "]", ">", ",", "<BUGS>", "Sched", "[", "sched", "]", ">", ";", "<BUGE>", "let", "mayLoad", "=", "<NUM_LIT>", "indef", "rm", ":", "SI", "opc", ",", "MRMSrcMem", ",", "(", "outs", "DstRC", ":", "$", "dst", ")", ",", "(", "ins", "DstRC", ":", "$", "src1", ",", "x86memop", ":", "$", "src", ")", "," ]
LLVM	AArch64	TD	next_suggestion	CPU	623,478	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Pn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz8_64", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pn", ";" ]
GCC	arm	CPP	next_suggestion	CPU	623,479	[ "}" ]	[ "_", "_", "arm_vqdmladhq_m_s8", "(", "int8x16_t", "_", "_", "inactive", ",", "int8x16_t", "_", "_", "a", ",", "int8x16_t", "_", "_", "b", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vqdmladhq_m_sv16qi", "(", "_", "_", "inactive", ",", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "p", ")", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	623,480	[ "Vec", "MQPR", ":", "$", "Qm", ")", ",", "(", "i32", "rGPR", ":", "$", "val", ")", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "VTI", ".", "DblVec", "(", "int_arm_mve_vqdmull", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "Qm", ")", ",", "(", "VTI", ".", "Vec", "(", "ARMvdup", "rGPR", ":", "$", "val", ")", ")", ",", "(", "i32", "T", ")", ")", ")", ",", "(", "VTI", ".", "DblVec", "(", "Inst", "(", "VTI", "." ]
LLVM	SystemZ	CPP	stmt_completion	CPU	623,481	[ "Chain", ")", ";" ]	[ "uint64_t", "Bytes", "=", "CSize", "->", "getZExtValue", "(", ")", ";", "assert", "(", "Bytes", ">", "<NUM_LIT>", "&&", "<STR_LIT>", "Caller should have handled 0-size case", "<STR_LIT>", ")", ";", "SDValue", "CCReg", "=", "emitCLC", "(", "DAG", ",", "DL", ",", "Chain", ",", "Src1", ",", "Src2", ",", "Bytes", ")", ";", "Chain", "=", "CCReg", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "addIPMSequence", "(", "DL", ",", "CCReg", ",", "DAG", ")", "," ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	623,482	[ "EndCf", "=", "Intrinsic", "::", "getDeclaration", "(", "&", "M", ",", "Intrinsic", "::", "amdgcn_end_cf", ",", "{", "IntMask", "}", ")", ";" ]	[ "LLVMContext", "&", "Context", "=", "M", ".", "getContext", "(", ")", ";", "Void", "=", "Type", "::", "getVoidTy", "(", "Context", ")", ";", "Boolean", "=", "Type", "::", "getInt1Ty", "(", "Context", ")", ";", "IntMask", "=", "ST", ".", "isWave32", "(", ")", "?", "Type", "::", "getInt32Ty", "(", "Context", ")", ":", "Type", "::", "getInt64Ty", "(", "Context", ")", ";", "ReturnStruct", "=", "StructType", "::", "get", "(", "Boolean", ",", "IntMask", ")", ";", "BoolTrue", "=", "ConstantInt", "::", "getTrue", "(", "Context", ")", ";", "BoolFalse", "=", "ConstantInt", "::", "getFalse", "(", "Context", ")", ";", "BoolUndef", "=", "PoisonValue", "::", "get", "(", "Boolean", ")", ";", "IntMaskZero", "=", "ConstantInt", "::", "get", "(", "IntMask", ",", "<NUM_LIT>", ")", ";", "If", "=", "Intrinsic", "::", "getDeclaration", "(", "&", "M", ",", "Intrinsic", "::", "amdgcn_if", ",", "{", "IntMask", "}", ")", ";", "Else", "=", "Intrinsic", "::", "getDeclaration", "(", "&", "M", ",", "Intrinsic", "::", "amdgcn_else", ",", "{", "IntMask", ",", "IntMask", "}", ")", ";", "IfBreak", "=", "Intrinsic", "::", "getDeclaration", "(", "&", "M", ",", "Intrinsic", "::", "amdgcn_if_break", ",", "{", "IntMask", "}", ")", ";", "Loop", "=", "Intrinsic", "::", "getDeclaration", "(", "&", "M", ",", "Intrinsic", "::", "amdgcn_loop", ",", "{", "IntMask", "}", ")", ";" ]
GCC	m32c	CPP	next_suggestion	MPU	623,483	[ "if", "(", "TARGET_A16", ")", "emit_insn", "(", "gen_pophi_16", "(", "gen_rtx_REG", "(", "HImode", ",", "FP_REGNO", ")", ")", ")", ";" ]	[ "if", "(", "popm_count", ">", "<NUM_LIT>", ")", "m32c_pushm_popm", "(", "PP_popm", ")", ";", "if", "(", "cfun", "->", "machine", "->", "is_interrupt", ")", "{", "machine_mode", "spmode", "=", "TARGET_A16", "?", "HImode", ":", "PSImode", ";", "if", "(", "!", "cfun", "->", "machine", "->", "use_rts", ")", "{", "emit_move_insn", "(", "gen_rtx_REG", "(", "spmode", ",", "A0_REGNO", ")", ",", "gen_rtx_REG", "(", "spmode", ",", "FP_REGNO", ")", ")", ";", "emit_move_insn", "(", "gen_rtx_REG", "(", "spmode", ",", "SP_REGNO", ")", ",", "gen_rtx_REG", "(", "spmode", ",", "A0_REGNO", ")", ")", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	623,484	[ "}" ]	[ "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "true", ";" ]
LLVM	AVR	TD	stmt_completion	MPU	623,485	[ "FamilyAVR5", ",", "ELFArchAVR5", ">", ";" ]	[ "def", ":", "Device", "<", "<STR_LIT>", "," ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	623,486	[ "(", "<NUM_LIT>", ")", ";" ]	[ "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Fold", ".", "ImmToFold", ")", ")", "{", "if", "(", "!", "(", "Fold", ".", "ImmToFold", "&", "<NUM_LIT>", ")", ")", "{", "Mod", ".", "setImm", "(", "Mod", ".", "getImm", "(", ")", "\|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Mod", ".", "setImm", "(", "Mod", ".", "getImm", "(", ")", "&", "~", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Old", ".", "ChangeToImmediate", "(", "(", "Fold", ".", "ImmToFold", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "Mod", ".", "setImm", "(", "Mod", ".", "getImm", "(", ")", "&", "~", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Old", ".", "ChangeToImmediate", "(", "Fold", ".", "ImmToFold", "&", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "break", ";", "default", ":", "break", ";", "}", "}", "}", "}", "if", "(", "(", "Fold", ".", "isImm", "(", ")", "\|\|", "Fold", ".", "isFI", "(", ")", "\|\|", "Fold", ".", "isGlobal", "(", ")", ")", "&&", "Fold", ".", "needsShrink", "(", ")", ")", "{", "MachineBasicBlock", "", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "auto", "Liveness", "=", "MBB", "->", "computeRegisterLiveness", "(", "&", "TRI", ",", "AMDGPU", "::", "VCC", ",", "MI", ",", "<NUM_LIT>", ")", ";", "if", "(", "Liveness", "!=", "MachineBasicBlock", "::", "LQR_Dead", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Not shrinking ", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", " due to vcc liveness\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "int", "Op32", "=", "Fold", ".", "getShrinkOpcode", "(", ")", ";", "MachineOperand", "&", "Dst0", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Dst1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "Dst0", ".", "isDef", "(", ")", "&&", "Dst1", ".", "isDef", "(", ")", ")", ";", "bool", "HaveNonDbgCarryUse", "=", "!", "MRI", ".", "use_nodbg_empty", "(", "Dst1", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "", "Dst0RC", "=", "MRI", ".", "getRegClass", "(", "Dst0", ".", "getReg", "(", ")", ")", ";", "Register", "NewReg0", "=", "MRI", ".", "createVirtualRegister", "(", "Dst0RC", ")", ";", "MachineInstr", "", "Inst32", "=", "TII", ".", "buildShrunkInst", "(", "", "MI", ",", "Op32", ")", ";", "if", "(", "HaveNonDbgCarryUse", ")", "{", "BuildMI", "(", "", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "Dst1", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "AMDGPU", "::", "VCC", ",", "RegState", "::", "Kill", ")", ";", "}", "Dst0", ".", "setReg", "(", "NewReg0", ")", ";", "for", "(", "unsigned", "I", "=", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "I", ">", "<NUM_LIT>", ";", "--", "I", ")", "MI", "->", "removeOperand", "(", "I", ")", ";", "MI", "->", "setDesc", "(", "TII", ".", "get", "(", "AMDGPU", "::", "IMPLICIT_DEF", ")", ")", ";", "if", "(", "Fold", ".", "isCommuted", "(", ")", ")", "TII", ".", "commuteInstruction", "(", "", "Inst32", ",", "false", ")", ";", "return", "true", ";", "}", "assert", "(", "!", "Fold", ".", "needsShrink", "(", ")", "&&", "<STR_LIT>", "not handled", "<STR_LIT>", ")", ";", "if", "(", "Fold", ".", "isImm", "(", ")", ")", "{", "if", "(", "Old", ".", "isTied", "(", ")", ")", "{", "int", "NewMFMAOpc", "=", "AMDGPU", "::", "getMFMAEarlyClobberOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "NewMFMAOpc", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "MI", "->", "setDesc", "(", "TII", ".", "get", "(", "NewMFMAOpc", ")", ")", ";", "MI", "->", "untieRegOperand" ]
GCC	tilegx	MD	next_suggestion	VLIW	623,487	[ "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "IVMODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "not", ":", "IVMODE", "(", "match_operand", ":", "IVMODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	HSAIL	CPP	next_suggestion	Virtual ISA	623,488	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]	[ "return", "HSAIL", "::", "rd_imgf_1da_f32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgf_1da_s32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgf_2d_f32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgf_2d_s32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgf_2da_f32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgf_2da_s32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgf_3d_f32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgf_3d_s32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgi_1d_f32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgi_1d_s32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgi_1da_f32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgi_1da_s32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgi_2d_f32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgi_2d_s32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgi_2da_f32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgi_2da_s32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgi_3d_f32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgi_3d_s32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgui_1d_f32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgui_1d_s32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgui_1da_f32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgui_1da_s32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgui_2d_f32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgui_2d_s32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgui_2da_f32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgui_2da_s32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgui_3d_f32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgui_3d_s32", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	623,489	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "MVE_VMVN", ":", "MVE_bit_arith", "<", "(", "outs", "MQPR", ":", "$", "Qd", ")", ",", "(", "ins", "MQPR", ":", "$", "Qm", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	rx	MD	next_suggestion	CPU	623,490	[ "<STR_LIT>" ]	[ "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<STR_LIT>" ]
LLVM	MSP430	CPP	next_suggestion	MPU	623,491	[ "SDValue", "Result", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ")", ";" ]	[ "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	623,492	[ "{" ]	[ "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "VMOVS", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "}", "else", "if", "(", "DestRC", "==", "ARM", "::", "DPRRegisterClass", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "VMOVD", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "}", "else", "if", "(", "DestRC", "==", "ARM", "::", "DPR_VFP2RegisterClass", "\|\|", "DestRC", "==", "ARM", "::", "DPR_8RegisterClass", "\|\|", "SrcRC", "==", "ARM", "::", "DPR_VFP2RegisterClass", "\|\|", "SrcRC", "==", "ARM", "::", "DPR_8RegisterClass", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "VMOVDneon", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "}", "else", "if", "(", "DestRC", "==", "ARM", "::", "QPRRegisterClass", "\|\|", "DestRC", "==", "ARM", "::", "QPR_VFP2RegisterClass", "\|\|", "DestRC", "==", "ARM", "::", "QPR_8RegisterClass", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "VMOVQ", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "}", "else" ]
LLVM	X86	TD	stmt_completion	CPU	623,493	[ "extloadf32", "addr", ":", "$", "src", ")", ")", "]", ">", ",", "XS", ",", "Requires", "<", "[", "UseSSE2", ",", "OptForSize", "]", ">", ",", "Sched", "<", "[", "WriteCvtSS2SD", ".", "Folded", "]", ">", ";" ]	[ "def", "CVTSS2SDrm", ":", "I", "<", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "FR64", ":", "$", "dst", ")", ",", "(", "ins", "f32mem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "FR64", ":", "$", "dst", ",", "(" ]
GCC	mips	MD	next_suggestion	CPU	623,494	[ "(", "const_int", "<NUM_LIT>", ")" ]	[ "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr_alternative", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "if_then_else", "(", "match_operand", ":", "VOID", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	s390	MD	stmt_completion	MPU	623,495	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,496	[ "let", "accessSize", "=", "HalfWordAccess", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";" ]
GCC	alpha	CPP	stmt_completion	MPU	623,497	[ ")", ";" ]	[ "const", "unsigned", "HOST_WIDE_INT", "SWCR_STATUS_MASK", "=", "(", "<NUM_LIT>", "UL", "<<", "<NUM_LIT>", ")", ";", "tree", "fenv_var", ",", "get_fpscr", ",", "set_fpscr", ",", "mask", ",", "ld_fenv", ",", "masked_fenv", ";", "tree", "new", "_", "fenv_var", ",", "reload_fenv", ",", "restore_fnenv", ";", "tree", "update_call", ",", "atomic_feraiseexcept", ",", "hold_fnclex", ";", "if", "(", "!", "TARGET_ABI_OSF", ")", "return", ";", "fenv_var", "=", "create_tmp_var_raw", "(", "long_unsigned_type_node", ")", ";", "get_fpscr", "=", "build_fn_decl", "(", "<STR_LIT>", "__ieee_get_fp_control", "<STR_LIT>", ",", "build_function_type_list", "(", "long_unsigned_type_node", ",", "NULL", ")", ")", ";", "set_fpscr", "=", "build_fn_decl", "(", "<STR_LIT>", "__ieee_set_fp_control", "<STR_LIT>", ",", "build_function_type_list", "(", "void_type_node", ",", "NULL", ")", ")", ";", "mask", "=", "build_int_cst", "(", "long_unsigned_type_node", ",", "~", "SWCR_STATUS_MASK" ]
GCC	sparc	MD	next_suggestion	CPU	623,498	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "reg", ":", "CC", "CC_REG", ")", "(", "compare", ":", "CC", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Mips	CPP	code_generation	CPU	623,499	[ "unsigned", "MipsSEInstrInfo", "::", "loadImmediate", "(", "int64_t", "Imm", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "II", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "", "NewImm", ")", "const", "{", "MipsAnalyzeImmediate", "AnalyzeImm", ";", "const", "MipsSubtarget", "&", "STI", "=", "Subtarget", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Size", "=", "STI", ".", "isABI_N64", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "LUi", "=", "STI", ".", "isABI_N64", "(", ")", "?", "Mips", "::", "LUi64", ":", "Mips", "::", "LUi", ";", "unsigned", "ZEROReg", "=", "STI", ".", "isABI_N64", "(", ")", "?", "Mips", "::", "ZERO_64", ":", "Mips", "::", "ZERO", ";", "const", "TargetRegisterClass", "", "RC", "=", "STI", ".", "isABI_N64", "(", ")", "?", "&", "Mips", "::", "GPR64RegClass", ":", "&", "Mips", "::", "GPR32RegClass", ";", "bool", "LastInstrIsADDiu", "=", "NewImm", ";", "const", "MipsAnalyzeImmediate", "::", "InstSeq", "&", "Seq", "=", "AnalyzeImm", ".", "Analyze", "(", "Imm", ",", "Size", ",", "LastInstrIsADDiu", ")", ";", "MipsAnalyzeImmediate", "::", "InstSeq", "::", "const_iterator", "Inst", "=", "Seq", ".", "begin", "(", ")", ";", "assert", "(", "Seq", ".", "size", "(", ")", "&&", "(", "!", "LastInstrIsADDiu", "\|\|", "(", "Seq", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", ")", ")", ";", "Register", "Reg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "if", "(", "Inst", "->", "Opc", "==", "LUi", ")", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "LUi", ")", ",", "Reg", ")", ".", "addImm", "(", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Inst", "->", "ImmOpnd", ")", ")", ";", "else", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "Inst", "->", "Opc", ")", ",", "Reg", ")", ".", "addReg", "(", "ZEROReg", ")", ".", "addImm", "(", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Inst", "->", "ImmOpnd", ")", ")", ";", "for", "(", "++", "Inst", ";", "Inst", "!=", "Seq", ".", "end", "(", ")", "-", "LastInstrIsADDiu", ";", "++", "Inst", ")", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "Inst", "->", "Opc", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Inst", "->", "ImmOpnd", ")", ")", ";", "if", "(", "LastInstrIsADDiu", ")", "*", "NewImm", "=", "Inst", "->", "ImmOpnd", ";", "return", "Reg", ";", "}" ]	[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]

LLVM

X86

CPP

next_suggestion

CPU

623,400

[ "ISD", "::", "CondCode", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";" ]

[ "if", "(", "(", "OpVT", ".", "is128BitVector", "(", ")", "||", "OpVT", ".", "is256BitVector", "(", ")", ")", "&&", "(", "OpVT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i8", "||", "OpVT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i16", ")", ")", "{", "Cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "DL", ",", "OpVT", ",", "Cond", ")", ";", "DCI", ".", "AddToWorklist", "(", "Cond", ".", "getNode", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "DL", ",", "OpVT", ",", "Cond", ",", "LHS", ",", "RHS", ")", ";", "}", "}", "if", "(", "ConstantSDNode", "*", "TrueC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ")", ")", "{", "if", "(", "ConstantSDNode", "*", "FalseC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ")", "if", "(", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "LHS", ".", "getValueType", "(", ")", ")", ")", "{", "bool", "NeedsCondInvert", "=", "false", ";", "if", "(", "TrueC", "->", "getAPIntValue", "(", ")", ".", "ult", "(", "FalseC", "->", "getAPIntValue", "(", ")", ")", "&&", "(", "Cond", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SETCC", "||", "(", "Cond", ".", "getOpcode", "(", ")", "==", "ISD", "::", "XOR", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", ")", "{", "NeedsCondInvert", "=", "true", ";", "std", "::", "swap", "(", "TrueC", ",", "FalseC", ")", ";", "}", "if", "(", "FalseC", "->", "getAPIntValue", "(", ")", "==", "<NUM_LIT>", "&&", "TrueC", "->", "getAPIntValue", "(", ")", ".", "isPowerOf2", "(", ")", ")", "{", "if", "(", "NeedsCondInvert", ")", "Cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "Cond", ".", "getValueType", "(", ")", ")", ")", ";", "Cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "LHS", ".", "getValueType", "(", ")", ",", "Cond", ")", ";", "unsigned", "ShAmt", "=", "TrueC", "->", "getAPIntValue", "(", ")", ".", "logBase2", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "LHS", ".", "getValueType", "(", ")", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "ShAmt", ",", "MVT", "::", "i8", ")", ")", ";", "}", "if", "(", "FalseC", "->", "getAPIntValue", "(", ")", "+", "<NUM_LIT>", "==", "TrueC", "->", "getAPIntValue", "(", ")", ")", "{", "if", "(", "NeedsCondInvert", ")", "Cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "Cond", ".", "getValueType", "(", ")", ")", ")", ";", "Cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "FalseC", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Cond", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ",", "Cond", ",", "SDValue", "(", "FalseC", ",", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "i32", "||", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "i64", ")", "{", "uint64_t", "Diff", "=", "TrueC", "->", "getZExtValue", "(", ")", "-", "FalseC", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "i32", ")", "Diff", "=", "(", "unsigned", ")", "Diff", ";", "bool", "isFastMultiplier", "=", "false", ";", "if", "(", "Diff", "<", "<NUM_LIT>", ")", "{", "switch", "(", "(", "unsigned", "char", ")", "Diff", ")", "{", "default", ":", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "isFastMultiplier", "=", "true", ";", "break", ";", "}", "}", "if", "(", "isFastMultiplier", ")", "{", "APInt", "Diff", "=", "TrueC", "->", "getAPIntValue", "(", ")", "-", "FalseC", "->", "getAPIntValue", "(", ")", ";", "if", "(", "NeedsCondInvert", ")", "Cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "Cond", ".", "getValueType", "(", ")", ")", ")", ";", "Cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "FalseC", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Cond", ")", ";", "if", "(", "Diff", "!=", "<NUM_LIT>", ")", "Cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "MUL", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "Diff", ",", "Cond", ".", "getValueType", "(", ")", ")", ")", ";", "if", "(", "FalseC", "->", "getAPIntValue", "(", ")", "!=", "<NUM_LIT>", ")", "Cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ",", "Cond", ",", "SDValue", "(", "FalseC", ",", "<NUM_LIT>", ")", ")", ";", "return", "Cond", ";", "}", "}", "}", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SELECT", "&&", "Cond", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SETCC", "&&", "DAG", ".", "isEqualTo", "(", "LHS", ",", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "DAG", ".", "isEqualTo", "(", "RHS", ",", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "ISD", "::", "CondCode", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "switch", "(", "CC", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "SETLT", ":", "case", "ISD", "::", "SETGT", ":", "{", "ISD", "::", "CondCode", "NewCC", "=", "(", "CC", "==", "ISD", "::", "SETLT", ")", "?", "ISD", "::", "SETLE", ":", "ISD", "::", "SETGE", ";", "Cond", "=", "DAG", ".", "getSetCC", "(", "SDLoc", "(", "Cond", ")", ",", "Cond", ".", "getValueType", "(", ")", ",", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "NewCC", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SELECT", ",", "DL", ",", "VT", ",", "Cond", ",", "LHS", ",", "RHS", ")", ";", "}", "}", "}", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "VSELECT", "&&", "Cond", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SETCC", "&&", "(", "(", "Subtarget", "->", "hasSSE2", "(", ")", "&&", "(", "VT", "==", "MVT", "::", "v16i8", "||", "VT", "==", "MVT", "::", "v8i16", ")", ")", "||", "(", "Subtarget", "->", "hasAVX2", "(", ")", "&&", "(", "VT", "==", "MVT", "::", "v32i8", "||", "VT", "==", "MVT", "::", "v16i16", ")", ")", ")", ")", "{" ]

LLVM

ARM

CPP

stmt_completion

CPU

623,401

[ "NumLDRD2LDR", ";" ]

[ "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "::", "<STR_LIT>", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "if", "(", "OddRegNum", ">", "EvenRegNum", "&&", "OffImm", "==", "<NUM_LIT>", ")", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "ARM", "::", "t2LDMIA", ":", "ARM", "::", "LDMIA", ")", ":", "(", "isT2", "?", "ARM", "::", "t2STMIA", ":", "ARM", "::", "STMIA", ")", ";", "if", "(", "isLd", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "EvenDeadKill", ")", ")", ".", "addReg", "(", "OddReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "OddDeadKill", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "++", "NumLDRD2LDM", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getKillRegState", "(", "EvenDeadKill", ")", "|", "getUndefRegState", "(", "EvenUndef", ")", ")", ".", "addReg", "(", "OddReg", ",", "getKillRegState", "(", "OddDeadKill", ")", "|", "getUndefRegState", "(", "OddUndef", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "++", "NumSTRD2STM", ";", "}", "}", "else", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "<", "<NUM_LIT>", "?", "ARM", "::", "t2LDRi8", ":", "ARM", "::", "t2LDRi12", ")", ":", "ARM", "::", "LDRi12", ")", ":", "(", "isT2", "?", "(", "OffImm", "<", "<NUM_LIT>", "?", "ARM", "::", "t2STRi8", ":", "ARM", "::", "t2STRi12", ")", ":", "ARM", "::", "STRi12", ")", ";", "unsigned", "NewOpc2", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "+", "<NUM_LIT>", "<", "<NUM_LIT>", "?", "ARM", "::", "t2LDRi8", ":", "ARM", "::", "t2LDRi12", ")", ":", "ARM", "::", "LDRi12", ")", ":", "(", "isT2", "?", "(", "OffImm", "+", "<NUM_LIT>", "<", "<NUM_LIT>", "?", "ARM", "::", "t2STRi8", ":", "ARM", "::", "t2STRi12", ")", ":", "ARM", "::", "STRi12", ")", ";", "if", "(", "isLd", "&&", "TRI", "->", "regsOverlap", "(", "EvenReg", ",", "BaseReg", ")", ")", "{", "assert", "(", "!", "TRI", "->", "regsOverlap", "(", "OddReg", ",", "BaseReg", ")", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", "+", "<NUM_LIT>", ",", "isLd", ",", "NewOpc2", ",", "OddReg", ",", "OddDeadKill", ",", "false", ",", "BaseReg", ",", "false", ",", "BaseUndef", ",", "Pred", ",", "PredReg", ",", "TII", ",", "MI", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", ",", "isLd", ",", "NewOpc", ",", "EvenReg", ",", "EvenDeadKill", ",", "false", ",", "BaseReg", ",", "BaseKill", ",", "BaseUndef", ",", "Pred", ",", "PredReg", ",", "TII", ",", "MI", ")", ";", "}", "else", "{", "if", "(", "OddReg", "==", "EvenReg", "&&", "EvenDeadKill", ")", "{", "EvenDeadKill", "=", "false", ";", "OddDeadKill", "=", "true", ";", "}", "if", "(", "EvenReg", "==", "BaseReg", ")", "EvenDeadKill", "=", "false", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", ",", "isLd", ",", "NewOpc", ",", "EvenReg", ",", "EvenDeadKill", ",", "EvenUndef", ",", "BaseReg", ",", "false", ",", "BaseUndef", ",", "Pred", ",", "PredReg", ",", "TII", ",", "MI", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", "+", "<NUM_LIT>", ",", "isLd", ",", "NewOpc2", ",", "OddReg", ",", "OddDeadKill", ",", "OddUndef", ",", "BaseReg", ",", "BaseKill", ",", "BaseUndef", ",", "Pred", ",", "PredReg", ",", "TII", ",", "MI", ")", ";", "}", "if", "(", "isLd", ")", "++" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,402

[ "let", "isFP", "=", "<NUM_LIT>", ";" ]

[ "def", "F2_conv_d2df", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_b9c5fb", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

SPIRV

CPP

program_repair

Virtual ISA

623,403

[ "<FIXS>", "static", "void", "buildUMulWithOverflowFunc", "(", "Function", "*", "UMulFunc", ")", "{", "<FIXE>", "<FIXS>", "BasicBlock", "*", "EntryBB", "=", "BasicBlock", "::", "Create", "(", "UMulFunc", "->", "getParent", "(", ")", "->", "getContext", "(", ")", ",", "<STR_LIT>", "entry", "<STR_LIT>", ",", "UMulFunc", ")", ";", "<FIXE>" ]

[ "FSHIntrinsic", "->", "setCalledFunction", "(", "FSHFunc", ")", ";", "}", "<BUGS>", "static", "void", "buildUMulWithOverflowFunc", "(", "Module", "*", "M", ",", "Function", "*", "UMulFunc", ")", "{", "<BUGE>", "if", "(", "!", "UMulFunc", "->", "empty", "(", ")", ")", "return", ";", "<BUGS>", "BasicBlock", "*", "EntryBB", "=", "BasicBlock", "::", "Create", "(", "M", "->", "getContext", "(", ")", ",", "<STR_LIT>", "entry", "<STR_LIT>", ",", "UMulFunc", ")", ";", "<BUGE>", "IRBuilder", ">", "IRB", "(", "EntryBB", ")", ";" ]

GCC

i386

CPP

next_suggestion

CPU

623,404

[ "}" ]

[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_storel_epi64", "(", "_", "_", "m128i_u", "*", "_", "_", "P", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "*", "(", "_", "_", "m64_u", "*", ")", "_", "_", "P", "=", "(", "_", "_", "m64", ")", "(", "(", "_", "_", "v2di", ")", "_", "_", "B", ")", "[", "<NUM_LIT>", "]", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,405

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";" ]

GCC

arm

MD

stmt_completion

CPU

623,406

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]

LLVM

AArch64

CPP

stmt_completion

CPU

623,407

[ "Chain", ";" ]

[ "assert", "(", "RegVT", "==", "Ins", "[", "i", "]", ".", "VT", "&&", "<STR_LIT>", "incorrect register location selected", "<STR_LIT>", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", "CCValAssign is neither reg nor mem", "<STR_LIT>", ")", ";", "unsigned", "ArgOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "ArgSize", "=", "VA", ".", "getValVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "uint32_t", "BEAlign", "=", "<NUM_LIT>", ";", "if", "(", "!", "Subtarget", "->", "isLittleEndian", "(", ")", "&&", "ArgSize", "<", "<NUM_LIT>", "&&", "!", "Ins", "[", "i", "]", ".", "Flags", ".", "isInConsecutiveRegs", "(", ")", ")", "BEAlign", "=", "<NUM_LIT>", "-", "ArgSize", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "ArgSize", ",", "ArgOffset", "+", "BEAlign", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "SDValue", "ArgValue", ";", "ISD", "::", "LoadExtType", "ExtType", "=", "ISD", "::", "NON_EXTLOAD", ";", "MVT", "MemVT", "=", "VA", ".", "getValVT", "(", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "MemVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "ExtType", "=", "ISD", "::", "SEXTLOAD", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "ExtType", "=", "ISD", "::", "ZEXTLOAD", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "ExtType", "=", "ISD", "::", "EXTLOAD", ";", "break", ";", "}", "ArgValue", "=", "DAG", ".", "getExtLoad", "(", "ExtType", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ",", "MemVT", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "}", "AArch64FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "if", "(", "isVarArg", ")", "{", "if", "(", "!", "Subtarget", "->", "isTargetDarwin", "(", ")", "||", "IsWin64", ")", "{", "saveVarArgRegisters", "(", "CCInfo", ",", "DAG", ",", "DL", ",", "Chain", ")", ";", "}", "unsigned", "StackOffset", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "StackOffset", "=", "(", "(", "StackOffset", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ")", ";", "FuncInfo", "->", "setVarArgsStackIndex", "(", "MFI", ".", "CreateFixedObject", "(", "<NUM_LIT>", ",", "StackOffset", ",", "true", ")", ")", ";", "}", "unsigned", "StackArgSize", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "bool", "TailCallOpt", "=", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ";", "if", "(", "DoesCalleeRestoreStack", "(", "CallConv", ",", "TailCallOpt", ")", ")", "{", "StackArgSize", "=", "alignTo", "(", "StackArgSize", ",", "<NUM_LIT>", ")", ";", "FuncInfo", "->", "setArgumentStackToRestore", "(", "StackArgSize", ")", ";", "}", "FuncInfo", "->", "setBytesInStackArgArea", "(", "StackArgSize", ")", ";", "return" ]

LLVM

Sparc

CPP

program_repair

CPU

623,408

[ "<FIXS>", "const", "std", "::", "vector", "bool", ">", "&", "IsColorUsedArr", ")", "const", "<FIXE>", "<FIXS>", "#", "ifndef", "NDEBUG", "<FIXE>" ]

[ "void", "SparcFloatRegClass", "::", "colorIGNode", "(", "IGNode", "*", "Node", ",", "<BUGS>", "std", "::", "vector", "bool", ">", "&", "IsColorUsedArr", ")", "const", "<BUGE>", "{", "LiveRange", "*", "LR", "=", "Node", "->", "getParentLR", "(", ")", ";", "<BUGS>", "<BUGE>", "unsigned", "NumNeighbors", "=", "Node", "->", "getNumOfNeighbors", "(", ")", ";", "for", "(", "unsigned", "n", "=", "<NUM_LIT>", ";", "n", "NumNeighbors", ";", "n", "++", ")", "{" ]

GCC

rx

MD

stmt_completion

CPU

623,409

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "register_modes", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "register_modes", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "return", "rx_gen_move_template", "(", "operands", ",", "false", ")", "[", "(", "set_attr" ]

LLVM

MSP430

CPP

next_suggestion

MPU

623,410

[ "}" ]

[ "BlockOffsets", ".", "resize", "(", "MF", "->", "getNumBlockIDs", "(", ")", ")", ";", "unsigned", "TotalSize", "=", "BlockOffsets", "[", "Begin", "->", "getNumber", "(", ")", "]", ";", "for", "(", "auto", "&", "MBB", ":", "make_range", "(", "Begin", ",", "MF", "->", "end", "(", ")", ")", ")", "{", "BlockOffsets", "[", "MBB", ".", "getNumber", "(", ")", "]", "=", "TotalSize", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "TotalSize", "+=", "TII", "->", "getInstSizeInBytes", "(", "MI", ")", ";", "}" ]

LLVM

X86

CPP

stmt_completion

CPU

623,411

[ "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";" ]

[ "if", "(", "NumV2Inputs", "==", "<NUM_LIT>", ")", "{", "if", "(", "SDValue", "Broadcast", "=", "lowerShuffleAsBroadcast", "(", "DL", ",", "MVT", "::", "v8i16", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "if", "(", "SDValue", "Shift", "=", "lowerShuffleAsShift", "(", "DL", ",", "MVT", "::", "v8i16", ",", "V1", ",", "V1", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithUNPCK", "(", "DL", ",", "MVT", "::", "v8i16", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithPACK", "(", "DL", ",", "MVT", "::", "v8i16", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsByteRotate", "(", "DL", ",", "MVT", "::", "v8i16", ",", "V1", ",", "V1", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "MutableMask", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ")", ";", "return", "lowerV8I16GeneralSingleInputShuffle", "(", "DL", ",", "MVT", "::", "v8i16", ",", "V1", ",", "MutableMask", ",", "Subtarget", ",", "DAG", ")", ";", "}", "assert", "(", "llvm", "::", "any_of", "(", "Mask", ",", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", "&&", "M", "<", "<NUM_LIT>", ";", "}", ")", "&&", "<STR_LIT>", "All single-input shuffles should be canonicalized to be V1-input ", "<STR_LIT>", "<STR_LIT>", "shuffles.", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "Shift", "=", "lowerShuffleAsShift", "(", "DL", ",", "MVT", "::", "v8i16", ",", "V1", "," ]

LLVM

Mips

CPP

stmt_completion

CPU

623,412

[ "==", "R1", ".", "Sym", ";" ]

[ "static", "bool", "HasSameSymbol", "(", "const", "RelEntry", "&", "R0", ",", "const", "RelEntry", "&", "R1", ")", "{", "return", "R0", ".", "Sym" ]

LLVM

ARM

CPP

stmt_completion

CPU

623,413

[ "(", "j2", "<<", "<NUM_LIT>", ")", "|", "lo", ";" ]

[ "static", "Relocator", "::", "DWord", "helper_thumb32_cond_branch_lower", "(", "Relocator", "::", "DWord", "pLower16", ",", "Relocator", "::", "DWord", "pOffset", ")", "{", "uint32_t", "j2", "=", "(", "pOffset", "&", "<NUM_LIT>", "U", ")", ">>", "<NUM_LIT>", ";", "uint32_t", "j1", "=", "(", "pOffset", "&", "<NUM_LIT>", "U", ")", ">>", "<NUM_LIT>", ";", "uint32_t", "lo", "=", "(", "pOffset", "&", "<NUM_LIT>", "U", ")", ">>", "<NUM_LIT>", ";", "return", "(", "pLower16", "&", "<NUM_LIT>", "U", ")", "|", "(", "j1", "<<", "<NUM_LIT>", ")", "|" ]

GCC

aarch64

CPP

stmt_completion

CPU

623,414

[ "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";" ]

[ "return", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "return", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]

GCC

ia64

MD

next_suggestion

CPU

623,415

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AArch64

TD

next_suggestion

CPU

623,416

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]

GCC

i386

CPP

next_suggestion

CPU

623,417

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m512bh", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_cvtne2ps_pbh", "(", "_", "_", "m512bh", "_", "_", "A", ",", "_", "_", "mmask32", "_", "_", "B", ",", "_", "_", "m512", "_", "_", "C", ",", "_", "_", "m512", "_", "_", "D", ")", "{", "return", "(", "_", "_", "m512bh", ")", "_", "_", "builtin_ia32_cvtne2ps2bf16_v32bf_mask", "(", "_", "_", "C", ",", "_", "_", "D", ",", "_", "_", "A", ",", "_", "_", "B", ")", ";" ]

GCC

aarch64

CPP

stmt_completion

CPU

623,418

[ "x", ";" ]

[ "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", ")", "return", "NULL_RTX", ";", "offs", "=", "low", "%", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "offs", "!=", "<NUM_LIT>", ")", "{", "if", "(", "aarch64_uimm12_shift", "(", "high", "+", "offs", ")", ")", "{", "low", "=", "low", "-", "offs", ";", "high", "=", "high", "+", "offs", ";", "}", "else", "{", "offs", "=", "GET_MODE_SIZE", "(", "mode", ")", "-", "offs", ";", "low", "=", "low", "+", "offs", ";", "high", "=", "high", "+", "(", "low", "&", "<NUM_LIT>", ")", "-", "offs", ";", "low", "&=", "<NUM_LIT>", ";", "}", "}", "if", "(", "high", "+", "low", "!=", "val", ")", "return", "NULL_RTX", ";", "cst", "=", "GEN_INT", "(", "high", ")", ";", "if", "(", "!", "aarch64_uimm12_shift", "(", "high", ")", ")", "cst", "=", "force_const_mem", "(", "xmode", ",", "cst", ")", ";", "x", "=", "gen_rtx_PLUS", "(", "xmode", ",", "gen_rtx_PLUS", "(", "xmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "cst", ")", ",", "GEN_INT", "(", "low", ")", ")", ";", "push_reload", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ",", "&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL", ",", "BASE_REG_CLASS", ",", "xmode", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opnum", ",", "(", "enum", "reload_type", ")", "type", ")", ";", "return" ]

LLVM

ARM

TD

next_suggestion

CPU

623,419

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "def", "_register", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ",", "rGPR", ":", "$", "Rm", ",", "VecListOneD", ":", "$", "Vd", ")", ",", "IIC_VLD1u", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteVST1", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "}", ";" ]

GCC

spu

CPP

program_repair

MPU

623,420

[ "<FIXS>", "if", "(", "!", "crtl", "->", "is_leaf", ")", "<FIXE>" ]

[ "}", "}", "<BUGS>", "if", "(", "!", "current_function_is_leaf", ")", "<BUGE>", "frame_emit_load", "(", "LINK_REGISTER_REGNUM", ",", "sp_reg", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "sibcall_p", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

623,421

[ ";" ]

[ "Relocator", "::", "DWord", "A", "=", "pReloc", ".", "target", "(", ")", "+", "pReloc", ".", "addend", "(", ")", ";", "Relocator", "::", "Address", "P", "=", "pReloc", ".", "place", "(", ")", ";", "pReloc", ".", "target", "(", ")", "=", "PLT_S", "+", "A", "-", "P", ";", "return", "Relocator", "::", "OK" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,422

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "AbsoluteSet", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

LLVM

Alpha

CPP

stmt_completion

MPU

623,423

[ "::", "i64", ")", ";" ]

[ "}", "else", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "*", "(", "ArgNo", "-", "<NUM_LIT>", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "MVT", "::", "i64", ")", ";", "ArgVal", "=", "DAG", ".", "getLoad", "(", "ObjectVT", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "InVals", ".", "push_back", "(", "ArgVal", ")", ";", "}", "if", "(", "isVarArg", ")", "{", "FuncInfo", "->", "setVarArgsOffset", "(", "Ins", ".", "size", "(", ")", "*", "<NUM_LIT>", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "LS", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "args_int", "[", "i", "]", ")", ")", "args_int", "[", "i", "]", "=", "AddLiveIn", "(", "MF", ",", "args_int", "[", "i", "]", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDValue", "argt", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "args_int", "[", "i", "]", ",", "MVT", "::", "i64", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "*", "(", "<NUM_LIT>", "-", "i", ")", ",", "true", ")", ";", "if", "(", "i", "==", "<NUM_LIT>", ")", "FuncInfo", "->", "setVarArgsBase", "(", "FI", ")", ";", "SDValue", "SDFI", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "MVT", "::", "i64", ")", ";", "LS", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "argt", ",", "SDFI", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "args_float", "[", "i", "]", ")", ")", "args_float", "[", "i", "]", "=", "AddLiveIn", "(", "MF", ",", "args_float", "[", "i", "]", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "argt", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "args_float", "[", "i", "]", ",", "MVT", "::", "f64", ")", ";", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "*", "(", "<NUM_LIT>", "-", "i", ")", ",", "true", ")", ";", "SDFI", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "MVT" ]

GCC

mn10300

MD

next_suggestion

MPU

623,424

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "reg", ":", "CC_FLOAT", "CC_REG", ")", "(", "compare", ":", "CC_FLOAT", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

GCC

rs6000

CPP

next_suggestion

CPU

623,425

[ "cum", "->", "intoffset", "=", "-", "<NUM_LIT>", ";" ]

[ "static", "void", "rs6000_darwin64_record_arg_advance_flush", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "HOST_WIDE_INT", "bitpos", ",", "int", "final", ")", "{", "unsigned", "int", "startbit", ",", "endbit", ";", "int", "intregs", ",", "intoffset", ";", "machine_mode", "mode", ";", "if", "(", "cum", "->", "floats_in_gpr", "==", "<NUM_LIT>", "&&", "(", "cum", "->", "intoffset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "||", "(", "cum", "->", "intoffset", "==", "-", "<NUM_LIT>", "&&", "final", ")", ")", ")", "{", "cum", "->", "words", "++", ";", "cum", "->", "floats_in_gpr", "=", "<NUM_LIT>", ";", "}", "if", "(", "cum", "->", "intoffset", "==", "-", "<NUM_LIT>", ")", "return", ";", "intoffset", "=", "cum", "->", "intoffset", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

623,426

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCommutable", "=" ]

GCC

i386

CPP

next_suggestion

CPU

623,427

[ "}" ]

[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_i32scatter_epi64", "(", "void", "*", "_", "_", "addr", ",", "_", "_", "mmask8", "_", "_", "mask", ",", "_", "_", "m128i", "_", "_", "index", ",", "_", "_", "m256i", "_", "_", "v1", ",", "const", "int", "_", "_", "scale", ")", "{", "_", "_", "builtin_ia32_scattersiv4di", "(", "_", "_", "addr", ",", "_", "_", "mask", ",", "(", "_", "_", "v4si", ")", "_", "_", "index", ",", "(", "_", "_", "v4di", ")", "_", "_", "v1", ",", "_", "_", "scale", ")", ";" ]

GCC

rs6000

MD

next_suggestion

CPU

623,428

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "unspec", ":", "V2SI", "[", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "reg", ":", "V2SI", "SPE_ACC_REGNO", ")", "]", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "SPEFSCR_REGNO", ")", ")", "(", "set", "(", "reg", ":", "V2SI", "SPE_ACC_REGNO", ")", "(", "unspec", ":", "V2SI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,429

[ "let", "mayLoad", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "DoubleWordAccess", ";" ]

GCC

pa

CPP

code_generation

CPU

623,430

[ "const", "char", "*", "pa_output_dbra", "(", "rtx", "*", "operands", ",", "rtx_insn", "*", "insn", ",", "int", "which_alternative", ")", "{", "int", "length", "=", "get_attr_length", "(", "insn", ")", ";", "if", "(", "branch_to_delay_slot_p", "(", "insn", ")", ")", "{", "if", "(", "which_alternative", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", "ldo %1(%0),%0", "<STR_LIT>", ";", "else", "if", "(", "which_alternative", "==", "<NUM_LIT>", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "{fstws|fstw} %0,-16(%%r30)", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldw -16(%%r30),%4", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldo %1(%4),%4\\n\\tstw %4,-16(%%r30)", "<STR_LIT>", ",", "operands", ")", ";", "return", "<STR_LIT>", "{fldws|fldw} -16(%%r30),%0", "<STR_LIT>", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", "ldw %0,%4", "<STR_LIT>", ",", "operands", ")", ";", "return", "<STR_LIT>", "ldo %1(%4),%4\\n\\tstw %4,%0", "<STR_LIT>", ";", "}", "}", "if", "(", "which_alternative", "==", "<NUM_LIT>", ")", "{", "int", "nullify", "=", "INSN_ANNULLED_BRANCH_P", "(", "insn", ")", ";", "int", "xdelay", ";", "if", "(", "length", "==", "<NUM_LIT>", "&&", "dbr_sequence_length", "(", ")", "==", "<NUM_LIT>", ")", "nullify", "=", "<NUM_LIT>", ";", "if", "(", "!", "nullify", "&&", "length", "==", "<NUM_LIT>", "&&", "dbr_sequence_length", "(", ")", "==", "<NUM_LIT>", ")", "nullify", "=", "forward_branch_p", "(", "insn", ")", ";", "switch", "(", "length", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "nullify", ")", "{", "if", "(", "branch_needs_nop_p", "(", "insn", ")", ")", "return", "<STR_LIT>", "addib,%C2,n %1,%0,%3%#", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", "addib,%C2,n %1,%0,%3", "<STR_LIT>", ";", "}", "else", "return", "<STR_LIT>", "addib,%C2 %1,%0,%3", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "if", "(", "dbr_sequence_length", "(", ")", "!=", "<NUM_LIT>", "&&", "!", "forward_branch_p", "(", "insn", ")", "&&", "nullify", ")", "return", "<STR_LIT>", "addib,%N2,n %1,%0,.+12\\n\\tb %3", "<STR_LIT>", ";", "else", "if", "(", "dbr_sequence_length", "(", ")", "==", "<NUM_LIT>", "&&", "!", "forward_branch_p", "(", "insn", ")", "&&", "INSN_ADDRESSES_SET_P", "(", ")", "&&", "VAL_14_BITS_P", "(", "INSN_ADDRESSES", "(", "INSN_UID", "(", "JUMP_LABEL", "(", "insn", ")", ")", ")", "-", "INSN_ADDRESSES", "(", "INSN_UID", "(", "insn", ")", ")", "-", "<NUM_LIT>", ")", ")", "return", "<STR_LIT>", "addib,%C2 %1,%0,%3%#", "<STR_LIT>", ";", "if", "(", "nullify", ")", "return", "<STR_LIT>", "addi,%N2 %1,%0,%0\\n\\tb,n %3", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", "addi,%N2 %1,%0,%0\\n\\tb %3", "<STR_LIT>", ";", "default", ":", "if", "(", "dbr_sequence_length", "(", ")", "==", "<NUM_LIT>", "||", "(", "nullify", "&&", "forward_branch_p", "(", "insn", ")", ")", ")", "{", "nullify", "=", "<NUM_LIT>", ";", "xdelay", "=", "<NUM_LIT>", ";", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "length", ")", ";", "}", "else", "{", "xdelay", "=", "<NUM_LIT>", ";", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "length", "+", "<NUM_LIT>", ")", ";", "}", "if", "(", "nullify", ")", "output_asm_insn", "(", "<STR_LIT>", "addib,%N2,n %1,%0,.+%4", "<STR_LIT>", ",", "operands", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", "addib,%N2 %1,%0,.+%4", "<STR_LIT>", ",", "operands", ")", ";", "return", "pa_output_lbranch", "(", "operands", "[", "<NUM_LIT>", "]", ",", "insn", ",", "xdelay", ")", ";", "}", "}", "else", "if", "(", "which_alternative", "==", "<NUM_LIT>", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "{fstws|fstw} %0,-16(%%r30)\\n\\tldw -16(%%r30),%4", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldo %1(%4),%4\\n\\tstw %4,-16(%%r30)", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "length", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", "{comb|cmpb},%S2 %%r0,%4,%3\\n\\t{fldws|fldw} -16(%%r30),%0", "<STR_LIT>", ";", "else", "if", "(", "length", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", "{comclr|cmpclr},%B2 %%r0,%4,%%r0\\n\\tb %3\\n\\t{fldws|fldw} -16(%%r30),%0", "<STR_LIT>", ";", "else", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "length", "-", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{comb|cmpb},%B2 %%r0,%4,.+%5", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{fldws|fldw} -16(%%r30),%0", "<STR_LIT>", ",", "operands", ")", ";", "return", "pa_output_lbranch", "(", "operands", "[", "<NUM_LIT>", "]", ",", "insn", ",", "<NUM_LIT>", ")", ";", "}", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", "ldw %0,%4", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "length", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", "addib,%C2 %1,%4,%3\\n\\tstw %4,%0", "<STR_LIT>", ";", "else", "if", "(", "length", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", "addi,%N2 %1,%4,%4\\n\\tb %3\\n\\tstw %4,%0", "<STR_LIT>", ";", "else", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "length", "-", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "addib,%N2 %1,%4,.+%5\\n\\tstw %4,%0", "<STR_LIT>", ",", "operands", ")", ";", "return", "pa_output_lbranch", "(", "operands", "[", "<NUM_LIT>", "]", ",", "insn", ",", "<NUM_LIT>", ")", ";", "}", "}", "}" ]

[ "Return", "the", "output", "template", "for", "emitting", "a", "dbra", "type", "insn", ".", "Note", "it", "may", "perform", "some", "output", "operations", "on", "its", "own", "before", "returning", "the", "final", "output", "string", "." ]

GCC

visium

CPP

code_generation

Virtual ISA

623,431

[ "static", "inline", "bool", "current_function_has_lr_slot", "(", "void", ")", "{", "return", "current_frame_info", ".", "lr_slot", "!=", "<NUM_LIT>", ";", "}" ]

[ "Accessor", "for", "current_frame_info.lr_slot", "." ]

LLVM

Patmos

CPP

program_repair

VLIW

623,432

[ "<FIXS>", "<FIXE>", "<FIXS>", "auto", "is_long", "=", "false", ";", "auto", "may_second_slot", "=", "false", ";", "if", "(", "enable_dual_issue", ")", "{", "auto", "may_second_slot_extra", "=", "std", "::", "get", "<NUM_LIT>", ">", "(", "*", "enable_dual_issue", ")", ";", "may_second_slot", "=", "std", "::", "get", "<NUM_LIT>", ">", "(", "*", "enable_dual_issue", ")", "(", "may_second_slot_extra", ",", "instr", ")", ";", "is_long", "=", "std", "::", "get", "<NUM_LIT>", ">", "(", "*", "enable_dual_issue", ")", "(", "instr", ")", ";", "}", "assert", "(", "is_long", "?", "!", "may_second_slot", ":", "true", ")", ";", "std", "::", "shared_ptr", "Node", ">", "node", "(", "new", "Node", "(", "i", ",", "latency", "(", "instr", ")", ",", "may_second_slot", ",", "is_long", ",", "{", "}", ",", "{", "}", ")", ")", ";", "<FIXE>", "<FIXS>", "node", "->", "preds", "[", "*", "last_branch", "]", "|=", "true", ";", "<FIXE>" ]

[ "auto", "update_read_writes", "=", "[", "&", "]", "(", "std", "::", "shared_ptr", "Node", ">", "node", ")", "{", "auto", "*", "instr", "=", "&", "(", "*", "std", "::", "next", "(", "instr_begin", ",", "node", "->", "idx", ")", ")", ";", "for", "(", "auto", "r", ":", "writes", "(", "instr", ")", ")", "{", "if", "(", "!", "is_constant", "(", "r", ")", ")", "{", "last_writes", "[", "r", "]", "=", "node", ";", "}", "}", "<BUGS>", "for", "(", "auto", "r", ":", "reads", "(", "instr", ")", ")", "{", "last_reads", "[", "r", "]", "=", "node", ";", "}", "<BUGE>", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "instr_count", ";", "i", "++", ")", "{", "auto", "*", "instr", "=", "&", "(", "*", "std", "::", "next", "(", "instr_begin", ",", "i", ")", ")", ";", "<BUGS>", "std", "::", "shared_ptr", "Node", ">", "node", "(", "new", "Node", "(", "i", ",", "latency", "(", "instr", ")", ",", "{", "}", ",", "{", "}", ")", ")", ";", "<BUGE>", "if", "(", "last_branch", ")", "{", "<BUGS>", "node", "->", "preds", "[", "*", "last_branch", "]", "|=", "false", ";", "<BUGE>", "}" ]

LLVM

GBZ80

CPP

next_suggestion

MPU

623,433

[ "unsigned", "RetOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

[ "SDValue", "GBZ80TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "auto", "CCFunction", "=", "CCAssignFnForReturn", "(", "CallConv", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCFunction", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "unsigned", "e", "=", "RVLocs", ".", "size", "(", ")", ";", "if", "(", "e", ">", "<NUM_LIT>", ")", "{", "std", "::", "reverse", "(", "RVLocs", ".", "begin", "(", ")", ",", "RVLocs", ".", "end", "(", ")", ")", ";", "}", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "Can only return in registers!", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeList", "::", "FunctionIndex", ",", "Attribute", "::", "Naked", ")", ")", "{", "return", "Chain", ";", "}" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

623,434

[ "else", "{" ]

[ "NumConstantLanes", "++", ";", "}", "else", "if", "(", "CanSwizzle", ")", "{", "auto", "SwizzleSrcs", "=", "GetSwizzleSrcs", "(", "I", ",", "Lane", ")", ";", "if", "(", "SwizzleSrcs", ".", "first", ")", "AddCount", "(", "SwizzleCounts", ",", "SwizzleSrcs", ")", ";", "}", "}", "SDValue", "SplatValue", ";", "size_t", "NumSplatLanes", ";", "std", "::", "tie", "(", "SplatValue", ",", "NumSplatLanes", ")", "=", "GetMostCommon", "(", "SplatValueCounts", ")", ";", "SDValue", "SwizzleSrc", ";", "SDValue", "SwizzleIndices", ";", "size_t", "NumSwizzleLanes", "=", "<NUM_LIT>", ";", "if", "(", "SwizzleCounts", ".", "size", "(", ")", ")", "std", "::", "forward_as_tuple", "(", "std", "::", "tie", "(", "SwizzleSrc", ",", "SwizzleIndices", ")", ",", "NumSwizzleLanes", ")", "=", "GetMostCommon", "(", "SwizzleCounts", ")", ";", "std", "::", "function", "<", "bool", "(", "size_t", ",", "const", "SDValue", "&", ")", ">", "IsLaneConstructed", ";", "SDValue", "Result", ";", "if", "(", "NumSwizzleLanes", ">=", "NumSplatLanes", "&&", "(", "!", "Subtarget", "->", "hasUnimplementedSIMD128", "(", ")", "||", "NumSwizzleLanes", ">=", "NumConstantLanes", ")", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VecT", ",", "SwizzleSrc", ",", "SwizzleIndices", ")", ";", "auto", "Swizzled", "=", "std", "::", "make_pair", "(", "SwizzleSrc", ",", "SwizzleIndices", ")", ";", "IsLaneConstructed", "=", "[", "&", ",", "Swizzled", "]", "(", "size_t", "I", ",", "const", "SDValue", "&", "Lane", ")", "{", "return", "Swizzled", "==", "GetSwizzleSrcs", "(", "I", ",", "Lane", ")", ";", "}", ";", "}", "else", "if", "(", "NumConstantLanes", ">=", "NumSplatLanes", "&&", "Subtarget", "->", "hasUnimplementedSIMD128", "(", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ConstLanes", ";", "for", "(", "const", "SDValue", "&", "Lane", ":", "Op", "->", "op_values", "(", ")", ")", "{", "if", "(", "IsConstant", "(", "Lane", ")", ")", "{", "ConstLanes", ".", "push_back", "(", "Lane", ")", ";", "}", "else", "if", "(", "LaneT", ".", "isFloatingPoint", "(", ")", ")", "{", "ConstLanes", ".", "push_back", "(", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "DL", ",", "LaneT", ")", ")", ";", "}", "else", "{", "ConstLanes", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "LaneT", ")", ")", ";", "}", "}", "Result", "=", "DAG", ".", "getBuildVector", "(", "VecT", ",", "DL", ",", "ConstLanes", ")", ";", "IsLaneConstructed", "=", "[", "&", "IsConstant", "]", "(", "size_t", "_", ",", "const", "SDValue", "&", "Lane", ")", "{", "return", "IsConstant", "(", "Lane", ")", ";", "}", ";", "}", "else", "if", "(", "NumConstantLanes", ">=", "NumSplatLanes", "&&", "VecT", ".", "isInteger", "(", ")", ")", "{", "std", "::", "array", "<", "uint64_t", ",", "<NUM_LIT>", ">", "I64s", "{", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "std", "::", "array", "<", "uint64_t", ",", "<NUM_LIT>", ">", "ConstLaneMasks", "{", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "size_t", "LaneBits", "=", "<NUM_LIT>", "/", "Lanes", ";", "size_t", "HalfLanes", "=", "Lanes", "/", "<NUM_LIT>", ";", "for", "(", "size_t", "I", "=", "<NUM_LIT>", ";", "I", "<", "Lanes", ";", "++", "I", ")", "{", "const", "SDValue", "&", "Lane", "=", "Op", ".", "getOperand", "(", "I", ")", ";", "if", "(", "IsConstant", "(", "Lane", ")", ")", "{", "auto", "Shift", "=", "LaneBits", "*", "(", "I", "%", "HalfLanes", ")", ";", "auto", "Mask", "=", "maskTrailingOnes", "<", "uint64_t", ">", "(", "LaneBits", ")", ";", "auto", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "Lane", ".", "getNode", "(", ")", ")", "->", "getZExtValue", "(", ")", "&", "Mask", ";", "I64s", "[", "I", "/", "HalfLanes", "]", "|=", "Val", "<<", "Shift", ";", "ConstLaneMasks", "[", "I", "/", "HalfLanes", "]", "|=", "Mask", "<<", "Shift", ";", "}", "}", "bool", "FirstHalfSufficient", "=", "(", "I64s", "[", "<NUM_LIT>", "]", "&", "ConstLaneMasks", "[", "<NUM_LIT>", "]", ")", "==", "I64s", "[", "<NUM_LIT>", "]", ";", "bool", "SecondHalfSufficient", "=", "(", "I64s", "[", "<NUM_LIT>", "]", "&", "ConstLaneMasks", "[", "<NUM_LIT>", "]", ")", "==", "I64s", "[", "<NUM_LIT>", "]", ";", "bool", "CombinedSufficient", "=", "(", "ConstLaneMasks", "[", "<NUM_LIT>", "]", "&", "ConstLaneMasks", "[", "<NUM_LIT>", "]", ")", "==", "<NUM_LIT>", ";", "uint64_t", "Splatted", ";", "if", "(", "SecondHalfSufficient", ")", "{", "Splatted", "=", "I64s", "[", "<NUM_LIT>", "]", ";", "}", "else", "if", "(", "CombinedSufficient", ")", "{", "Splatted", "=", "I64s", "[", "<NUM_LIT>", "]", "|", "I64s", "[", "<NUM_LIT>", "]", ";", "}", "else", "{", "Splatted", "=", "I64s", "[", "<NUM_LIT>", "]", ";", "}", "Result", "=", "DAG", ".", "getSplatBuildVector", "(", "MVT", "::", "v2i64", ",", "DL", ",", "DAG", ".", "getConstant", "(", "Splatted", ",", "DL", ",", "MVT", "::", "i64", ")", ")", ";", "if", "(", "!", "FirstHalfSufficient", "&&", "!", "SecondHalfSufficient", "&&", "!", "CombinedSufficient", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_VECTOR_ELT", ",", "DL", ",", "MVT", "::", "v2i64", ",", "Result", ",", "DAG", ".", "getConstant", "(", "I64s", "[", "<NUM_LIT>", "]", ",", "DL", ",", "MVT", "::", "i64", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "}", "Result", "=", "DAG", ".", "getBitcast", "(", "VecT", ",", "Result", ")", ";", "IsLaneConstructed", "=", "[", "&", "IsConstant", "]", "(", "size_t", "_", ",", "const", "SDValue", "&", "Lane", ")", "{", "return", "IsConstant", "(", "Lane", ")", ";", "}", ";", "}", "else", "{", "LoadSDNode", "*", "SplattedLoad", ";", "if", "(", "(", "SplattedLoad", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "SplatValue", ")", ")", "&&", "SplattedLoad", "->", "getMemoryVT", "(", ")", "==", "VecT", ".", "getVectorElementType", "(", ")", ")", "{", "Result", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VecT", ")", ",", "{", "SplattedLoad", "->", "getChain", "(", ")", ",", "SplattedLoad", "->", "getBasePtr", "(", ")", ",", "SplattedLoad", "->", "getOffset", "(", ")", "}", ",", "SplattedLoad", "->", "getMemoryVT", "(", ")", ",", "SplattedLoad", "->", "getMemOperand", "(", ")", ")", ";", "}" ]

LLVM

Hexagon

TD

stmt_completion

DSP

623,435

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,436

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

623,437

[ "=", "<NUM_LIT>", ";" ]

[ "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits" ]

GCC

rs6000

CPP

program_repair

CPU

623,438

[ "<FIXS>", "#", "if", "HOST_BITS_PER_WIDE_INT", "==", "<NUM_LIT>", "<FIXE>" ]

[ "if", "(", "(", "(", "low", ">>=", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "!=", "last_bit_value", ")", "last_bit_value", "^=", "<NUM_LIT>", ",", "transitions", "++", ";", "<BUGS>", "#", "if", "HOST_BITS_PER_INT", "==", "<NUM_LIT>", "<BUGE>", "if", "(", "(", "high", "&", "<NUM_LIT>", ")", "!=", "last_bit_value", ")", "last_bit_value", "^=", "<NUM_LIT>", ",", "transitions", "++", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

623,439

[ "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]

[ "(", "compare", ":", "CCFP", "(", "match_operand", ":", "TF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "TF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DF", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DF", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DF", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DF", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DF", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DF", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DF", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DF", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "abs", ":", "DF", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "compare", ":", "CCFP", "(" ]

LLVM

ARM

TD

next_suggestion

CPU

623,440

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "count_zeroes", ";" ]

[ "class", "MVE_VCLSCLZ", "<", "string", "iname", ",", "string", "suffix", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "bit", "count_zeroes", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "MVEIntSingleSrc", "<", "iname", ",", "suffix", ",", "size", ",", "pattern", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Z80old

CPP

stmt_completion

MPU

623,441

[ ")", ";" ]

[ "CCAssignFn", "*", "Z80oldTargetLowering", "::", "getRetCCAssignFn", "(", "CallingConv", "::", "ID", "CallConv", ")", "const", "{", "switch", "(", "CallConv", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported calling convention!", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,442

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "J4_tstbit0_tp0_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_2332b92e", ",", "TypeCJ", ">", ",", "Enc_ad1c74", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

c4x

CPP

next_suggestion

DSP

623,443

[ "return", "<NUM_LIT>", ";" ]

[ "rtx", "op1", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "REG_P", "(", "op0", ")", "&&", "(", "!", "reload_completed", "||", "IS_GROUP1_REG", "(", "op0", ")", ")", ")", "||", "(", "REG_P", "(", "op1", ")", "&&", "(", "!", "reload_completed", "||", "IS_GROUP1_REG", "(", "op1", ")", ")", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "REG_P", "(", "op", ")", ")", "&&", "(", "!", "reload_completed", "||", "IS_GROUP1_REG", "(", "op", ")", ")", ")", "return", "<NUM_LIT>", ";", "}" ]

GCC

sparc

MD

stmt_completion

CPU

623,444

[ ")", "]", ")" ]

[ "(", "define_delay", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "nil", ")", "(", "nil" ]

LLVM

Lanai

CPP

code_generation

CPU

623,445

[ "unsigned", "LanaiTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", "pc", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "sp", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "fp", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "rr1", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "r10", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "rr2", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "r11", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "rca", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "if", "(", "Reg", ")", "return", "Reg", ";", "report_fatal_error", "(", "<STR_LIT>", "Invalid register name global variable", "<STR_LIT>", ")", ";", "}" ]

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,446

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

623,447

[ "{" ]

[ "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "src", ")", "->", "getReg", "(", ")", ";", "int", "Offset", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", "->", "getImm", "(", ")", ";", "const", "TargetRegisterClass", "*", "VecRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "unsigned", "SubReg", ";", "std", "::", "tie", "(", "SubReg", ",", "Offset", ")", "=", "computeIndirectRegAndOffset", "(", "TRI", ",", "VecRC", ",", "SrcReg", ",", "Offset", ")", ";", "const", "bool", "UseGPRIdxMode", "=", "ST", ".", "useVGPRIndexMode", "(", ")", ";", "if", "(", "setM0ToIndexFromSGPR", "(", "TII", ",", "MRI", ",", "MI", ",", "Offset", ",", "UseGPRIdxMode", ",", "true", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_MOV_B32_e32", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "AMDGPU", "::", "M0", ",", "RegState", "::", "Implicit", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_SET_GPR_IDX_OFF", ")", ")", ";", "}", "else" ]

LLVM

ARM64

TD

stmt_completion

CPU

623,448

[ "Rd", ";" ]

[ "class", "BaseSIMDCmpTwoScalar", "<", "bit", "U", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterClass", "regtype", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteV", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">" ]

GCC

mmix

CPP

next_suggestion

CPU

623,449

[ "}" ]

[ "}", "fputs", "(", "<STR_LIT>", "\\tWYDE\\t", "<STR_LIT>", ",", "asm_out_file", ")", ";", "mmix_print_operand", "(", "asm_out_file", ",", "x", ",", "'", "W", "'", ")", ";", "fputc", "(", "'", "\\n", "'", ",", "asm_out_file", ")", ";", "return", "true", ";", "case", "<NUM_LIT>", ":", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_INT", ")", "{", "aligned_p", "=", "<NUM_LIT>", ";", "break", ";", "}", "fputs", "(", "<STR_LIT>", "\\tTETRA\\t", "<STR_LIT>", ",", "asm_out_file", ")", ";", "mmix_print_operand", "(", "asm_out_file", ",", "x", ",", "'", "L", "'", ")", ";", "fputc", "(", "'", "\\n", "'", ",", "asm_out_file", ")", ";", "return", "true", ";", "case", "<NUM_LIT>", ":", "gcc_assert", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_DOUBLE", ")", ";", "assemble_integer_with_op", "(", "<STR_LIT>", "\\tOCTA\\t", "<STR_LIT>", ",", "x", ")", ";", "return", "true", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

623,450

[ "initializeLDTLSCleanupPass", "(", "*", "PR", ")", ";" ]

[ "initializeAArch64ExpandPseudoPass", "(", "*", "PR", ")", ";", "initializeAArch64LoadStoreOptPass", "(", "*", "PR", ")", ";", "initializeAArch64SIMDInstrOptPass", "(", "*", "PR", ")", ";", "initializeAArch64PreLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initializeAArch64PromoteConstantPass", "(", "*", "PR", ")", ";", "initializeAArch64RedundantCopyEliminationPass", "(", "*", "PR", ")", ";", "initializeAArch64StorePairSuppressPass", "(", "*", "PR", ")", ";", "initializeFalkorHWPFFixPass", "(", "*", "PR", ")", ";", "initializeFalkorMarkStridedAccessesLegacyPass", "(", "*", "PR", ")", ";" ]

LLVM

X86

CPP

code_generation

CPU

623,451

[ "bool", "X86InstrInfo", "::", "findCommutedOpIndices", "(", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcOpIdx1", ",", "unsigned", "&", "SrcOpIdx2", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "!", "Desc", ".", "isCommutable", "(", ")", ")", "return", "false", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "X86", "::", "CMPSDrr", ":", "case", "X86", "::", "CMPSSrr", ":", "case", "X86", "::", "CMPPDrri", ":", "case", "X86", "::", "CMPPSrri", ":", "case", "X86", "::", "VCMPSDrr", ":", "case", "X86", "::", "VCMPSSrr", ":", "case", "X86", "::", "VCMPPDrri", ":", "case", "X86", "::", "VCMPPSrri", ":", "case", "X86", "::", "VCMPPDYrri", ":", "case", "X86", "::", "VCMPPSYrri", ":", "case", "X86", "::", "VCMPSDZrr", ":", "case", "X86", "::", "VCMPSSZrr", ":", "case", "X86", "::", "VCMPPDZrri", ":", "case", "X86", "::", "VCMPPSZrri", ":", "case", "X86", "::", "VCMPPDZ128rri", ":", "case", "X86", "::", "VCMPPSZ128rri", ":", "case", "X86", "::", "VCMPPDZ256rri", ":", "case", "X86", "::", "VCMPPSZ256rri", ":", "{", "unsigned", "Imm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ";", "switch", "(", "Imm", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "fixCommutedOpIndices", "(", "SrcOpIdx1", ",", "SrcOpIdx2", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "return", "false", ";", "}", "case", "X86", "::", "MOVSDrr", ":", "case", "X86", "::", "MOVSSrr", ":", "case", "X86", "::", "VMOVSDrr", ":", "case", "X86", "::", "VMOVSSrr", ":", "{", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", ")", "return", "TargetInstrInfo", "::", "findCommutedOpIndices", "(", "MI", ",", "SrcOpIdx1", ",", "SrcOpIdx2", ")", ";", "return", "false", ";", "}", "case", "X86", "::", "VPTERNLOGDZrri", ":", "case", "X86", "::", "VPTERNLOGDZrmi", ":", "case", "X86", "::", "VPTERNLOGDZ128rri", ":", "case", "X86", "::", "VPTERNLOGDZ128rmi", ":", "case", "X86", "::", "VPTERNLOGDZ256rri", ":", "case", "X86", "::", "VPTERNLOGDZ256rmi", ":", "case", "X86", "::", "VPTERNLOGQZrri", ":", "case", "X86", "::", "VPTERNLOGQZrmi", ":", "case", "X86", "::", "VPTERNLOGQZ128rri", ":", "case", "X86", "::", "VPTERNLOGQZ128rmi", ":", "case", "X86", "::", "VPTERNLOGQZ256rri", ":", "case", "X86", "::", "VPTERNLOGQZ256rmi", ":", "case", "X86", "::", "VPTERNLOGDZrrik", ":", "case", "X86", "::", "VPTERNLOGDZ128rrik", ":", "case", "X86", "::", "VPTERNLOGDZ256rrik", ":", "case", "X86", "::", "VPTERNLOGQZrrik", ":", "case", "X86", "::", "VPTERNLOGQZ128rrik", ":", "case", "X86", "::", "VPTERNLOGQZ256rrik", ":", "case", "X86", "::", "VPTERNLOGDZrrikz", ":", "case", "X86", "::", "VPTERNLOGDZrmikz", ":", "case", "X86", "::", "VPTERNLOGDZ128rrikz", ":", "case", "X86", "::", "VPTERNLOGDZ128rmikz", ":", "case", "X86", "::", "VPTERNLOGDZ256rrikz", ":", "case", "X86", "::", "VPTERNLOGDZ256rmikz", ":", "case", "X86", "::", "VPTERNLOGQZrrikz", ":", "case", "X86", "::", "VPTERNLOGQZrmikz", ":", "case", "X86", "::", "VPTERNLOGQZ128rrikz", ":", "case", "X86", "::", "VPTERNLOGQZ128rmikz", ":", "case", "X86", "::", "VPTERNLOGQZ256rrikz", ":", "case", "X86", "::", "VPTERNLOGQZ256rmikz", ":", "case", "X86", "::", "VPTERNLOGDZ128rmbi", ":", "case", "X86", "::", "VPTERNLOGDZ256rmbi", ":", "case", "X86", "::", "VPTERNLOGDZrmbi", ":", "case", "X86", "::", "VPTERNLOGQZ128rmbi", ":", "case", "X86", "::", "VPTERNLOGQZ256rmbi", ":", "case", "X86", "::", "VPTERNLOGQZrmbi", ":", "case", "X86", "::", "VPTERNLOGDZ128rmbikz", ":", "case", "X86", "::", "VPTERNLOGDZ256rmbikz", ":", "case", "X86", "::", "VPTERNLOGDZrmbikz", ":", "case", "X86", "::", "VPTERNLOGQZ128rmbikz", ":", "case", "X86", "::", "VPTERNLOGQZ256rmbikz", ":", "case", "X86", "::", "VPTERNLOGQZrmbikz", ":", "return", "findThreeSrcCommutedOpIndices", "(", "MI", ",", "SrcOpIdx1", ",", "SrcOpIdx2", ")", ";", "case", "X86", "::", "VPMADD52HUQZ128r", ":", "case", "X86", "::", "VPMADD52HUQZ128rk", ":", "case", "X86", "::", "VPMADD52HUQZ128rkz", ":", "case", "X86", "::", "VPMADD52HUQZ256r", ":", "case", "X86", "::", "VPMADD52HUQZ256rk", ":", "case", "X86", "::", "VPMADD52HUQZ256rkz", ":", "case", "X86", "::", "VPMADD52HUQZr", ":", "case", "X86", "::", "VPMADD52HUQZrk", ":", "case", "X86", "::", "VPMADD52HUQZrkz", ":", "case", "X86", "::", "VPMADD52LUQZ128r", ":", "case", "X86", "::", "VPMADD52LUQZ128rk", ":", "case", "X86", "::", "VPMADD52LUQZ128rkz", ":", "case", "X86", "::", "VPMADD52LUQZ256r", ":", "case", "X86", "::", "VPMADD52LUQZ256rk", ":", "case", "X86", "::", "VPMADD52LUQZ256rkz", ":", "case", "X86", "::", "VPMADD52LUQZr", ":", "case", "X86", "::", "VPMADD52LUQZrk", ":", "case", "X86", "::", "VPMADD52LUQZrkz", ":", "{", "unsigned", "CommutableOpIdx1", "=", "<NUM_LIT>", ";", "unsigned", "CommutableOpIdx2", "=", "<NUM_LIT>", ";", "if", "(", "Desc", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "++", "CommutableOpIdx1", ";", "++", "CommutableOpIdx2", ";", "}", "if", "(", "!", "fixCommutedOpIndices", "(", "SrcOpIdx1", ",", "SrcOpIdx2", ",", "CommutableOpIdx1", ",", "CommutableOpIdx2", ")", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "SrcOpIdx1", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "SrcOpIdx2", ")", ".", "isReg", "(", ")", ")", "return", "false", ";", "return", "true", ";", "}", "default", ":", "const", "X86InstrFMA3Group", "*", "FMA3Group", "=", "X86InstrFMA3Info", "::", "getFMA3Group", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "FMA3Group", ")", "return", "findFMA3CommutedOpIndices", "(", "MI", ",", "SrcOpIdx1", ",", "SrcOpIdx2", ",", "*", "FMA3Group", ")", ";", "if", "(", "Desc", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "unsigned", "CommutableOpIdx1", "=", "Desc", ".", "getNumDefs", "(", ")", "+", "<NUM_LIT>", ";", "unsigned", "CommutableOpIdx2", "=", "Desc", ".", "getNumDefs", "(", ")", "+", "<NUM_LIT>", ";", "if", "(", "(", "MI", ".", "getDesc", "(", ")", ".", "getOperandConstraint", "(", "Desc", ".", "getNumDefs", "(", ")", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "<NUM_LIT>", ")", ")", "{", "if", "(", "Desc", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "--", "CommutableOpIdx1", ";", "else", "{", "++", "CommutableOpIdx1", ";", "++", "CommutableOpIdx2", ";", "}", "}", "if", "(", "!", "fixCommutedOpIndices", "(", "SrcOpIdx1", ",", "SrcOpIdx2", ",", "CommutableOpIdx1", ",", "CommutableOpIdx2", ")", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "SrcOpIdx1", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "SrcOpIdx2", ")", ".", "isReg", "(", ")", ")", "return", "false", ";", "return", "true", ";", "}", "return", "TargetInstrInfo", "::", "findCommutedOpIndices", "(", "MI", ",", "SrcOpIdx1", ",", "SrcOpIdx2", ")", ";", "}", "return", "false", ";", "}" ]

[ "Returns", "true", "iff", "the", "routine", "could", "find", "two", "commutable", "operands", "in", "the", "given", "machine", "instruction", "." ]

GCC

bfin

CPP

stmt_completion

DSP

623,452

[ "++", ")", "{" ]

[ "int", "i", ";", "if", "(", "link_size", ">", "<NUM_LIT>", ")", "link_size", "=", "<NUM_LIT>", ";", "insn", "=", "emit_insn", "(", "gen_link", "(", "GEN_INT", "(", "-", "<NUM_LIT>", "-", "link_size", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "XVECLEN", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ")", ";", "i" ]

GCC

m68k

CPP

program_repair

MPU

623,453

[ "<FIXS>", "if", "(", "m68k_save_reg", "(", "regno", ")", ")", "<FIXE>" ]

[ "if", "(", "TARGET_68881", ")", "{", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<NUM_LIT>", ";", "regno", "++", ")", "<BUGS>", "if", "(", "regs_ever_live", "[", "regno", "]", "&&", "!", "call_used_regs", "[", "regno", "]", ")", "<BUGE>", "{", "nregs", "++", ";", "fmask", "|=", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "-", "regno", ")", ";" ]

LLVM

X86

CPP

code_generation

CPU

623,454

[ "void", "X86FrameLowering", "::", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "int64_t", "NumBytes", ",", "bool", "InEpilogue", ")", "const", "{", "bool", "isSub", "=", "NumBytes", "<", "<NUM_LIT>", ";", "uint64_t", "Offset", "=", "isSub", "?", "-", "NumBytes", ":", "NumBytes", ";", "MachineInstr", "::", "MIFlag", "Flag", "=", "isSub", "?", "MachineInstr", "::", "FrameSetup", ":", "MachineInstr", "::", "FrameDestroy", ";", "uint64_t", "Chunk", "=", "(", "<NUM_LIT>", "LL", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "X86Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "const", "X86TargetLowering", "&", "TLI", "=", "*", "STI", ".", "getTargetLowering", "(", ")", ";", "const", "bool", "EmitInlineStackProbe", "=", "TLI", ".", "hasInlineStackProbe", "(", "MF", ")", ";", "if", "(", "EmitInlineStackProbe", "&&", "!", "InEpilogue", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "STACKALLOC_W_PROBING", ")", ")", ".", "addImm", "(", "Offset", ")", ";", "return", ";", "}", "else", "if", "(", "Offset", ">", "Chunk", ")", "{", "unsigned", "Reg", "=", "<NUM_LIT>", ";", "unsigned", "Rax", "=", "(", "unsigned", ")", "(", "Is64Bit", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ")", ";", "if", "(", "isSub", "&&", "!", "isEAXLiveIn", "(", "MBB", ")", ")", "Reg", "=", "Rax", ";", "else", "Reg", "=", "TRI", "->", "findDeadCallerSavedReg", "(", "MBB", ",", "MBBI", ")", ";", "unsigned", "MovRIOpc", "=", "Is64Bit", "?", "X86", "::", "MOV64ri", ":", "X86", "::", "MOV32ri", ";", "unsigned", "AddSubRROpc", "=", "isSub", "?", "getSUBrrOpcode", "(", "Is64Bit", ")", ":", "getADDrrOpcode", "(", "Is64Bit", ")", ";", "if", "(", "Reg", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "MovRIOpc", ")", ",", "Reg", ")", ".", "addImm", "(", "Offset", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "AddSubRROpc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addReg", "(", "Reg", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "return", ";", "}", "else", "if", "(", "Offset", ">", "<NUM_LIT>", "*", "Chunk", ")", "{", "assert", "(", "Is64Bit", "&&", "<STR_LIT>", "can't have 32-bit 16GB stack frame", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "PUSH64r", ")", ")", ".", "addReg", "(", "Rax", ",", "RegState", "::", "Kill", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "if", "(", "isSub", ")", "Offset", "=", "-", "(", "Offset", "-", "SlotSize", ")", ";", "else", "Offset", "=", "Offset", "+", "SlotSize", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "MovRIOpc", ")", ",", "Rax", ")", ".", "addImm", "(", "Offset", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "ADD64rr", ")", ",", "Rax", ")", ".", "addReg", "(", "Rax", ")", ".", "addReg", "(", "StackPtr", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "addRegOffset", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "XCHG64rm", ")", ",", "Rax", ")", ".", "addReg", "(", "Rax", ")", ",", "StackPtr", ",", "false", ",", "<NUM_LIT>", ")", ";", "addRegOffset", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "MOV64rm", ")", ",", "StackPtr", ")", ",", "StackPtr", ",", "false", ",", "<NUM_LIT>", ")", ";", "return", ";", "}", "}", "while", "(", "Offset", ")", "{", "uint64_t", "ThisVal", "=", "std", "::", "min", "(", "Offset", ",", "Chunk", ")", ";", "if", "(", "ThisVal", "==", "SlotSize", ")", "{", "unsigned", "Reg", "=", "isSub", "?", "(", "unsigned", ")", "(", "Is64Bit", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ")", ":", "TRI", "->", "findDeadCallerSavedReg", "(", "MBB", ",", "MBBI", ")", ";", "if", "(", "Reg", ")", "{", "unsigned", "Opc", "=", "isSub", "?", "(", "Is64Bit", "?", "X86", "::", "PUSH64r", ":", "X86", "::", "PUSH32r", ")", ":", "(", "Is64Bit", "?", "X86", "::", "POP64r", ":", "X86", "::", "POP32r", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "!", "isSub", ")", "|", "getUndefRegState", "(", "isSub", ")", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "Offset", "-=", "ThisVal", ";", "continue", ";", "}", "}", "BuildStackAdjustment", "(", "MBB", ",", "MBBI", ",", "DL", ",", "isSub", "?", "-", "ThisVal", ":", "ThisVal", ",", "InEpilogue", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "Offset", "-=", "ThisVal", ";", "}", "}" ]

[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]

LLVM

Hexagon

CPP

stmt_completion

DSP

623,455

[ ",", "MCB", ",", "MCI", ")", ";" ]

[ "if", "(", "isConstExtended", "(", "MCII", ",", "MCI", ")", "||", "MustExtend", ")", "addConstExtender", "(", "Context", ",", "MCII" ]

GCC

frv

MD

next_suggestion

VLIW

623,456

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "[", "(", "cond_exec", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "div", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

XCore

CPP

next_suggestion

MPU

623,457

[ "}" ]

[ "SDValue", "Res", ";", "if", "(", "CP", "->", "isMachineConstantPoolEntry", "(", ")", ")", "{", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getMachineCPVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";", "}", "else", "{", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,458

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

623,459

[ "+", "Size", ";" ]

[ "unsigned", "postOffset", "(", "unsigned", "LogAlign", "=", "<NUM_LIT>", ")", "const", "{", "unsigned", "PO", "=", "Offset" ]

LLVM

XCore

CPP

next_suggestion

MPU

623,460

[ "}" ]

[ "AscizDirective", "=", "<STR_LIT>", ".asciiz", "<STR_LIT>", ";", "HiddenVisibilityAttr", "=", "MCSA_Invalid", ";", "HiddenDeclarationVisibilityAttr", "=", "MCSA_Invalid", ";", "ProtectedVisibilityAttr", "=", "MCSA_Invalid", ";", "HasLEB128", "=", "true", ";" ]

LLVM

ARM64

TD

next_suggestion

CPU

623,461

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

623,462

[ "case", "XOP9_MAP", ":" ]

[ "decision", "=", "&", "ONEBYTE_SYM", ";", "break", ";", "case", "TWOBYTE", ":", "decision", "=", "&", "TWOBYTE_SYM", ";", "break", ";", "case", "THREEBYTE_38", ":", "decision", "=", "&", "THREEBYTE38_SYM", ";", "break", ";", "case", "THREEBYTE_3A", ":", "decision", "=", "&", "THREEBYTE3A_SYM", ";", "break", ";", "case", "XOP8_MAP", ":", "decision", "=", "&", "XOP8_MAP_SYM", ";", "break", ";" ]

GCC

aarch64

CPP

next_suggestion

CPU

623,463

[ "}" ]

[ "static", "inline", "bool", "aarch64_can_use_per_function_literal_pools_p", "(", "void", ")", "{", "return", "(", "aarch64_pcrelative_literal_loads", "||", "aarch64_cmodel", "==", "AARCH64_CMODEL_LARGE", ")", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

623,464

[ "addPass", "(", "createCheriRangeChecker", "(", ")", ")", ";" ]

[ "void", "MipsPassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "getMipsSubtarget", "(", ")", ".", "os16", "(", ")", ")", "addPass", "(", "createMipsOs16Pass", "(", ")", ")", ";", "if", "(", "getMipsSubtarget", "(", ")", ".", "inMips16HardFloat", "(", ")", ")", "addPass", "(", "createMips16HardFloatPass", "(", ")", ")", ";", "if", "(", "getMipsSubtarget", "(", ")", ".", "isCheri", "(", ")", ")", "{", "addPass", "(", "createCheriLoopPointerDecanonicalize", "(", ")", ")", ";", "addPass", "(", "createAggressiveDCEPass", "(", ")", ")", ";" ]

GCC

mep

MD

next_suggestion

CPU

623,465

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AArch64

TD

next_suggestion

CPU

623,466

[ "}" ]

[ "def", "simm7s16", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=", "SImm7s16Operand", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

GCC

frv

MD

next_suggestion

VLIW

623,467

[ "UNSPEC_ADDSS", ")", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

LLVM

PowerPC

TD

program_repair

CPU

623,468

[ "<FIXS>", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "P9_DIV_5C", ",", "IP_EXECE_1C", ",", "IP_EXECO_1C", ",", "DISP_EVEN_1C", "]", ",", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "P9_DIV_12C", ",", "IP_EXECE_1C", ",", "IP_EXECO_1C", ",", "DISP_EVEN_1C", "]", ",", "<FIXE>" ]

[ ")", ">", ";", "<BUGS>", "<BUGE>", "<BUGS>", "def", ":", "InstRW", "[", "P9_DIV_5C", ",", "IP_EXECE_1C", ",", "IP_EXECO_1C", ",", "DISP_1C", ",", "DISP_1C", ",", "DISP_1C", "]", ",", "<BUGE>", "(", "instrs", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ")", ">", ";", "<BUGS>", "<BUGE>", "<BUGS>", "def", ":", "InstRW", "[", "P9_DIV_12C", ",", "IP_EXECE_1C", ",", "IP_EXECO_1C", ",", "DISP_1C", ",", "DISP_1C", ",", "DISP_1C", "]", ",", "<BUGE>", "(", "instrs", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", "," ]

LLVM

PowerPC

CPP

program_repair

CPU

623,469

[ "<FIXS>", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "PPC", "::", "RLWINM", ")", ",", "Shift1Reg", ")", ".", "addReg", "(", "Ptr1Reg", ",", "<NUM_LIT>", ",", "is64bit", "?", "PPC", "::", "sub_32", ":", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "PPC", "::", "XORI", ")", ",", "ShiftReg", ")", "<FIXE>" ]

[ "}", "else", "{", "Ptr1Reg", "=", "ptrB", ";", "}", "<BUGS>", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "PPC", "::", "RLWINM", ")", ",", "Shift1Reg", ")", ".", "addReg", "(", "Ptr1Reg", ")", "<BUGE>", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "is8bit", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "!", "isLittleEndian", ")", "<BUGS>", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "is64bit", "?", "PPC", "::", "XORI8", ":", "PPC", "::", "XORI", ")", ",", "ShiftReg", ")", "<BUGE>", ".", "addReg", "(", "Shift1Reg", ")", ".", "addImm", "(", "is8bit", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "is64bit", ")", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "PPC", "::", "RLDICR", ")", ",", "PtrReg", ")" ]

GCC

i386

CPP

stmt_completion

CPU

623,470

[ ":" ]

[ "enum", "reg_class", "ix86_insn_index_reg_class", "(", "rtx_insn", "*", "insn", ")", "{", "switch", "(", "ix86_memory_address_reg_class", "(", "insn", ")", ")", "{", "case", "ADDR_GPR8", ":", "return", "LEGACY_INDEX_REGS", ";", "case", "ADDR_GPR16", ":", "return", "INDEX_GPR16", ";", "case", "ADDR_GPR32" ]

GCC

iq2000

CPP

code_generation

CPU

623,471

[ "int", "iq2000_can_use_return_insn", "(", "void", ")", "{", "if", "(", "!", "reload_completed", ")", "return", "<NUM_LIT>", ";", "if", "(", "regs_ever_live", "[", "<NUM_LIT>", "]", "||", "profile_flag", ")", "return", "<NUM_LIT>", ";", "if", "(", "cfun", "->", "machine", "->", "initialized", ")", "return", "cfun", "->", "machine", "->", "total_size", "==", "<NUM_LIT>", ";", "return", "compute_frame_size", "(", "get_frame_size", "(", ")", ")", "==", "<NUM_LIT>", ";", "}" ]

[ "Return", "nonzero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", ".", "This", "allows", "the", "optimizer", "to", "omit", "jumps", "to", "jumps", "if", "no", "stack", "was", "created", "." ]

GCC

i386

CPP

stmt_completion

CPU

623,472

[ "mmask16", ")", "_", "_", "U", ")", ";" ]

[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_compresssi512_mask", "(", "(", "_", "_", "v16si", ")", "_", "_", "A", ",", "(", "_", "_", "v16si", ")", "_", "_", "W", ",", "(", "_", "_" ]

LLVM

AArch64

TD

next_suggestion

CPU

623,473

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "type", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rmode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "scale", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

GCC

nds32

CPP

next_suggestion

CPU

623,474

[ "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "src", ")", ";" ]

[ "void", "nds32_expand_pic_move", "(", "rtx", "*", "operands", ")", "{", "rtx", "src", ";", "src", "=", "nds32_legitimize_pic_address", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

623,475

[ "}" ]

[ "N", "->", "getMask", "(", "M", ")", ";", "return", "::", "isPSHUFHWMask", "(", "M", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

623,476

[ "SP_REG", ")", "code", "=", "'", "q", "'", ";" ]

[ "scale", "=", "parts", ".", "scale", ";", "if", "(", "ADDR_SPACE_GENERIC_P", "(", "as", ")", ")", "as", "=", "parts", ".", "seg", ";", "else", "gcc_assert", "(", "ADDR_SPACE_GENERIC_P", "(", "parts", ".", "seg", ")", ")", ";", "if", "(", "!", "ADDR_SPACE_GENERIC_P", "(", "as", ")", ")", "{", "const", "char", "*", "string", ";", "if", "(", "as", "==", "ADDR_SPACE_SEG_FS", ")", "string", "=", "(", "ASSEMBLER_DIALECT", "==", "ASM_ATT", "?", "<STR_LIT>", "%fs:", "<STR_LIT>", ":", "<STR_LIT>", "fs:", "<STR_LIT>", ")", ";", "else", "if", "(", "as", "==", "ADDR_SPACE_SEG_GS", ")", "string", "=", "(", "ASSEMBLER_DIALECT", "==", "ASM_ATT", "?", "<STR_LIT>", "%gs:", "<STR_LIT>", ":", "<STR_LIT>", "gs:", "<STR_LIT>", ")", ";", "else", "gcc_unreachable", "(", ")", ";", "fputs", "(", "string", ",", "file", ")", ";", "}", "if", "(", "TARGET_64BIT", "&&", "!", "base", "&&", "!", "index", "&&", "!", "no_rip", ")", "{", "rtx", "symbol", "=", "disp", ";", "if", "(", "GET_CODE", "(", "disp", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "symbol", "=", "XEXP", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "symbol", ")", "==", "LABEL_REF", "||", "(", "GET_CODE", "(", "symbol", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "symbol", ")", "==", "<NUM_LIT>", ")", ")", "base", "=", "pc_rtx", ";", "}", "if", "(", "!", "base", "&&", "!", "index", ")", "{", "if", "(", "CONST_INT_P", "(", "disp", ")", ")", "{", "if", "(", "ASSEMBLER_DIALECT", "==", "ASM_INTEL", "&&", "ADDR_SPACE_GENERIC_P", "(", "as", ")", ")", "fputs", "(", "<STR_LIT>", "ds:", "<STR_LIT>", ",", "file", ")", ";", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "INTVAL", "(", "disp", ")", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "disp", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", "&&", "(", "XINT", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_GOTPCREL", "||", "XINT", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_GOT", ")", "&&", "ix86_force_load_from_GOT_p", "(", "XVECEXP", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "output_pic_addr_const", "(", "file", ",", "disp", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "flag_pic", ")", "output_pic_addr_const", "(", "file", ",", "disp", ",", "<NUM_LIT>", ")", ";", "else", "output_addr_const", "(", "file", ",", "disp", ")", ";", "}", "else", "{", "if", "(", "SImode_address_operand", "(", "addr", ",", "VOIDmode", ")", ")", "{", "if", "(", "flag_checking", ")", "{", "gcc_assert", "(", "TARGET_64BIT", ")", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "SUBREG", ":", "gcc_assert", "(", "GET_MODE", "(", "addr", ")", "==", "SImode", ")", ";", "gcc_assert", "(", "GET_MODE", "(", "SUBREG_REG", "(", "addr", ")", ")", "==", "DImode", ")", ";", "break", ";", "case", "ZERO_EXTEND", ":", "case", "AND", ":", "gcc_assert", "(", "GET_MODE", "(", "addr", ")", "==", "DImode", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "gcc_assert", "(", "!", "code", ")", ";", "code", "=", "'", "k", "'", ";", "}", "else", "if", "(", "code", "==", "<NUM_LIT>", "&&", "TARGET_X32", "&&", "disp", "&&", "CONST_INT_P", "(", "disp", ")", "&&", "INTVAL", "(", "disp", ")", "<", "-", "<NUM_LIT>", "*", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "{", "code", "=", "'", "k", "'", ";", "}", "if", "(", "TARGET_X32", "&&", "Pmode", "==", "SImode", "&&", "!", "index", "&&", "base", "&&", "REG_P", "(", "base", ")", "&&", "REGNO", "(", "base", ")", "==" ]

LLVM

X86

TD

program_repair

CPU

623,477

[ "<FIXS>", "Sched", "[", "sched", ",", "ReadDefault", ",", "ReadInt2Fpu", "]", ">", ";", "<FIXE>" ]

[ "let", "hasSideEffects", "=", "<NUM_LIT>", ",", "Predicates", "=", "[", "UseAVX", "]", "in", "{", "def", "rr", ":", "SI", "opc", ",", "MRMSrcReg", ",", "(", "outs", "DstRC", ":", "$", "dst", ")", ",", "(", "ins", "DstRC", ":", "$", "src1", ",", "SrcRC", ":", "$", "src", ")", ",", "!", "strconcat", "(", "asm", ",", "<STR_LIT>", ")", ",", "[", "]", ">", ",", "<BUGS>", "Sched", "[", "sched", "]", ">", ";", "<BUGE>", "let", "mayLoad", "=", "<NUM_LIT>", "indef", "rm", ":", "SI", "opc", ",", "MRMSrcMem", ",", "(", "outs", "DstRC", ":", "$", "dst", ")", ",", "(", "ins", "DstRC", ":", "$", "src1", ",", "x86memop", ":", "$", "src", ")", "," ]

LLVM

AArch64

TD

next_suggestion

CPU

623,478

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Pn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz8_64", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pn", ";" ]

GCC

arm

CPP

next_suggestion

CPU

623,479

[ "}" ]

[ "_", "_", "arm_vqdmladhq_m_s8", "(", "int8x16_t", "_", "_", "inactive", ",", "int8x16_t", "_", "_", "a", ",", "int8x16_t", "_", "_", "b", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vqdmladhq_m_sv16qi", "(", "_", "_", "inactive", ",", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "p", ")", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

623,480

[ "Vec", "MQPR", ":", "$", "Qm", ")", ",", "(", "i32", "rGPR", ":", "$", "val", ")", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "VTI", ".", "DblVec", "(", "int_arm_mve_vqdmull", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "Qm", ")", ",", "(", "VTI", ".", "Vec", "(", "ARMvdup", "rGPR", ":", "$", "val", ")", ")", ",", "(", "i32", "T", ")", ")", ")", ",", "(", "VTI", ".", "DblVec", "(", "Inst", "(", "VTI", "." ]

LLVM

SystemZ

CPP

stmt_completion

CPU

623,481

[ "Chain", ")", ";" ]

[ "uint64_t", "Bytes", "=", "CSize", "->", "getZExtValue", "(", ")", ";", "assert", "(", "Bytes", ">", "<NUM_LIT>", "&&", "<STR_LIT>", "Caller should have handled 0-size case", "<STR_LIT>", ")", ";", "SDValue", "CCReg", "=", "emitCLC", "(", "DAG", ",", "DL", ",", "Chain", ",", "Src1", ",", "Src2", ",", "Bytes", ")", ";", "Chain", "=", "CCReg", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "addIPMSequence", "(", "DL", ",", "CCReg", ",", "DAG", ")", "," ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

623,482

[ "EndCf", "=", "Intrinsic", "::", "getDeclaration", "(", "&", "M", ",", "Intrinsic", "::", "amdgcn_end_cf", ",", "{", "IntMask", "}", ")", ";" ]

[ "LLVMContext", "&", "Context", "=", "M", ".", "getContext", "(", ")", ";", "Void", "=", "Type", "::", "getVoidTy", "(", "Context", ")", ";", "Boolean", "=", "Type", "::", "getInt1Ty", "(", "Context", ")", ";", "IntMask", "=", "ST", ".", "isWave32", "(", ")", "?", "Type", "::", "getInt32Ty", "(", "Context", ")", ":", "Type", "::", "getInt64Ty", "(", "Context", ")", ";", "ReturnStruct", "=", "StructType", "::", "get", "(", "Boolean", ",", "IntMask", ")", ";", "BoolTrue", "=", "ConstantInt", "::", "getTrue", "(", "Context", ")", ";", "BoolFalse", "=", "ConstantInt", "::", "getFalse", "(", "Context", ")", ";", "BoolUndef", "=", "PoisonValue", "::", "get", "(", "Boolean", ")", ";", "IntMaskZero", "=", "ConstantInt", "::", "get", "(", "IntMask", ",", "<NUM_LIT>", ")", ";", "If", "=", "Intrinsic", "::", "getDeclaration", "(", "&", "M", ",", "Intrinsic", "::", "amdgcn_if", ",", "{", "IntMask", "}", ")", ";", "Else", "=", "Intrinsic", "::", "getDeclaration", "(", "&", "M", ",", "Intrinsic", "::", "amdgcn_else", ",", "{", "IntMask", ",", "IntMask", "}", ")", ";", "IfBreak", "=", "Intrinsic", "::", "getDeclaration", "(", "&", "M", ",", "Intrinsic", "::", "amdgcn_if_break", ",", "{", "IntMask", "}", ")", ";", "Loop", "=", "Intrinsic", "::", "getDeclaration", "(", "&", "M", ",", "Intrinsic", "::", "amdgcn_loop", ",", "{", "IntMask", "}", ")", ";" ]

GCC

m32c

CPP

next_suggestion

MPU

623,483

[ "if", "(", "TARGET_A16", ")", "emit_insn", "(", "gen_pophi_16", "(", "gen_rtx_REG", "(", "HImode", ",", "FP_REGNO", ")", ")", ")", ";" ]

[ "if", "(", "popm_count", ">", "<NUM_LIT>", ")", "m32c_pushm_popm", "(", "PP_popm", ")", ";", "if", "(", "cfun", "->", "machine", "->", "is_interrupt", ")", "{", "machine_mode", "spmode", "=", "TARGET_A16", "?", "HImode", ":", "PSImode", ";", "if", "(", "!", "cfun", "->", "machine", "->", "use_rts", ")", "{", "emit_move_insn", "(", "gen_rtx_REG", "(", "spmode", ",", "A0_REGNO", ")", ",", "gen_rtx_REG", "(", "spmode", ",", "FP_REGNO", ")", ")", ";", "emit_move_insn", "(", "gen_rtx_REG", "(", "spmode", ",", "SP_REGNO", ")", ",", "gen_rtx_REG", "(", "spmode", ",", "A0_REGNO", ")", ")", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

623,484

[ "}" ]

[ "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "true", ";" ]

LLVM

AVR

TD

stmt_completion

MPU

623,485

[ "FamilyAVR5", ",", "ELFArchAVR5", ">", ";" ]

[ "def", ":", "Device", "<", "<STR_LIT>", "," ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

623,486

[ "(", "<NUM_LIT>", ")", ";" ]

[ "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Fold", ".", "ImmToFold", ")", ")", "{", "if", "(", "!", "(", "Fold", ".", "ImmToFold", "&", "<NUM_LIT>", ")", ")", "{", "Mod", ".", "setImm", "(", "Mod", ".", "getImm", "(", ")", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Mod", ".", "setImm", "(", "Mod", ".", "getImm", "(", ")", "&", "~", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Old", ".", "ChangeToImmediate", "(", "(", "Fold", ".", "ImmToFold", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "Mod", ".", "setImm", "(", "Mod", ".", "getImm", "(", ")", "&", "~", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Old", ".", "ChangeToImmediate", "(", "Fold", ".", "ImmToFold", "&", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "break", ";", "default", ":", "break", ";", "}", "}", "}", "}", "if", "(", "(", "Fold", ".", "isImm", "(", ")", "||", "Fold", ".", "isFI", "(", ")", "||", "Fold", ".", "isGlobal", "(", ")", ")", "&&", "Fold", ".", "needsShrink", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "auto", "Liveness", "=", "MBB", "->", "computeRegisterLiveness", "(", "&", "TRI", ",", "AMDGPU", "::", "VCC", ",", "MI", ",", "<NUM_LIT>", ")", ";", "if", "(", "Liveness", "!=", "MachineBasicBlock", "::", "LQR_Dead", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Not shrinking ", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", " due to vcc liveness\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "int", "Op32", "=", "Fold", ".", "getShrinkOpcode", "(", ")", ";", "MachineOperand", "&", "Dst0", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Dst1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "Dst0", ".", "isDef", "(", ")", "&&", "Dst1", ".", "isDef", "(", ")", ")", ";", "bool", "HaveNonDbgCarryUse", "=", "!", "MRI", ".", "use_nodbg_empty", "(", "Dst1", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "Dst0RC", "=", "MRI", ".", "getRegClass", "(", "Dst0", ".", "getReg", "(", ")", ")", ";", "Register", "NewReg0", "=", "MRI", ".", "createVirtualRegister", "(", "Dst0RC", ")", ";", "MachineInstr", "*", "Inst32", "=", "TII", ".", "buildShrunkInst", "(", "*", "MI", ",", "Op32", ")", ";", "if", "(", "HaveNonDbgCarryUse", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "Dst1", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "AMDGPU", "::", "VCC", ",", "RegState", "::", "Kill", ")", ";", "}", "Dst0", ".", "setReg", "(", "NewReg0", ")", ";", "for", "(", "unsigned", "I", "=", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "I", ">", "<NUM_LIT>", ";", "--", "I", ")", "MI", "->", "removeOperand", "(", "I", ")", ";", "MI", "->", "setDesc", "(", "TII", ".", "get", "(", "AMDGPU", "::", "IMPLICIT_DEF", ")", ")", ";", "if", "(", "Fold", ".", "isCommuted", "(", ")", ")", "TII", ".", "commuteInstruction", "(", "*", "Inst32", ",", "false", ")", ";", "return", "true", ";", "}", "assert", "(", "!", "Fold", ".", "needsShrink", "(", ")", "&&", "<STR_LIT>", "not handled", "<STR_LIT>", ")", ";", "if", "(", "Fold", ".", "isImm", "(", ")", ")", "{", "if", "(", "Old", ".", "isTied", "(", ")", ")", "{", "int", "NewMFMAOpc", "=", "AMDGPU", "::", "getMFMAEarlyClobberOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "NewMFMAOpc", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "MI", "->", "setDesc", "(", "TII", ".", "get", "(", "NewMFMAOpc", ")", ")", ";", "MI", "->", "untieRegOperand" ]

GCC

tilegx

MD

next_suggestion

VLIW

623,487

[ "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "IVMODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "not", ":", "IVMODE", "(", "match_operand", ":", "IVMODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

HSAIL

CPP

next_suggestion

Virtual ISA

623,488

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "return", "HSAIL", "::", "rd_imgf_1da_f32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgf_1da_s32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgf_2d_f32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgf_2d_s32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgf_2da_f32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgf_2da_s32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgf_3d_f32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgf_3d_s32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgi_1d_f32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgi_1d_s32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgi_1da_f32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgi_1da_s32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgi_2d_f32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgi_2d_s32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgi_2da_f32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgi_2da_s32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgi_3d_f32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgi_3d_s32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgui_1d_f32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgui_1d_s32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgui_1da_f32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgui_1da_s32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgui_2d_f32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgui_2d_s32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgui_2da_f32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgui_2da_s32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgui_3d_f32", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HSAIL", "::", "rd_imgui_3d_s32", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

623,489

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "MVE_VMVN", ":", "MVE_bit_arith", "<", "(", "outs", "MQPR", ":", "$", "Qd", ")", ",", "(", "ins", "MQPR", ":", "$", "Qm", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

rx

MD

next_suggestion

CPU

623,490

[ "<STR_LIT>" ]

[ "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<STR_LIT>" ]

LLVM

MSP430

CPP

next_suggestion

MPU

623,491

[ "SDValue", "Result", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ")", ";" ]

[ "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

623,492

[ "{" ]

[ "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "VMOVS", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "}", "else", "if", "(", "DestRC", "==", "ARM", "::", "DPRRegisterClass", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "VMOVD", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "}", "else", "if", "(", "DestRC", "==", "ARM", "::", "DPR_VFP2RegisterClass", "||", "DestRC", "==", "ARM", "::", "DPR_8RegisterClass", "||", "SrcRC", "==", "ARM", "::", "DPR_VFP2RegisterClass", "||", "SrcRC", "==", "ARM", "::", "DPR_8RegisterClass", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "VMOVDneon", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "}", "else", "if", "(", "DestRC", "==", "ARM", "::", "QPRRegisterClass", "||", "DestRC", "==", "ARM", "::", "QPR_VFP2RegisterClass", "||", "DestRC", "==", "ARM", "::", "QPR_8RegisterClass", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "VMOVQ", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "}", "else" ]

LLVM

X86

TD

stmt_completion

CPU

623,493

[ "extloadf32", "addr", ":", "$", "src", ")", ")", "]", ">", ",", "XS", ",", "Requires", "<", "[", "UseSSE2", ",", "OptForSize", "]", ">", ",", "Sched", "<", "[", "WriteCvtSS2SD", ".", "Folded", "]", ">", ";" ]

[ "def", "CVTSS2SDrm", ":", "I", "<", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "FR64", ":", "$", "dst", ")", ",", "(", "ins", "f32mem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "FR64", ":", "$", "dst", ",", "(" ]

GCC

mips

MD

next_suggestion

CPU

623,494

[ "(", "const_int", "<NUM_LIT>", ")" ]

[ "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr_alternative", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "if_then_else", "(", "match_operand", ":", "VOID", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

s390

MD

stmt_completion

MPU

623,495

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,496

[ "let", "accessSize", "=", "HalfWordAccess", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";" ]

GCC

alpha

CPP

stmt_completion

MPU

623,497

[ ")", ";" ]

[ "const", "unsigned", "HOST_WIDE_INT", "SWCR_STATUS_MASK", "=", "(", "<NUM_LIT>", "UL", "<<", "<NUM_LIT>", ")", ";", "tree", "fenv_var", ",", "get_fpscr", ",", "set_fpscr", ",", "mask", ",", "ld_fenv", ",", "masked_fenv", ";", "tree", "new", "_", "fenv_var", ",", "reload_fenv", ",", "restore_fnenv", ";", "tree", "update_call", ",", "atomic_feraiseexcept", ",", "hold_fnclex", ";", "if", "(", "!", "TARGET_ABI_OSF", ")", "return", ";", "fenv_var", "=", "create_tmp_var_raw", "(", "long_unsigned_type_node", ")", ";", "get_fpscr", "=", "build_fn_decl", "(", "<STR_LIT>", "__ieee_get_fp_control", "<STR_LIT>", ",", "build_function_type_list", "(", "long_unsigned_type_node", ",", "NULL", ")", ")", ";", "set_fpscr", "=", "build_fn_decl", "(", "<STR_LIT>", "__ieee_set_fp_control", "<STR_LIT>", ",", "build_function_type_list", "(", "void_type_node", ",", "NULL", ")", ")", ";", "mask", "=", "build_int_cst", "(", "long_unsigned_type_node", ",", "~", "SWCR_STATUS_MASK" ]

GCC

sparc

MD

next_suggestion

CPU

623,498

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "reg", ":", "CC", "CC_REG", ")", "(", "compare", ":", "CC", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Mips

CPP

code_generation

CPU

623,499

[ "unsigned", "MipsSEInstrInfo", "::", "loadImmediate", "(", "int64_t", "Imm", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "II", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "*", "NewImm", ")", "const", "{", "MipsAnalyzeImmediate", "AnalyzeImm", ";", "const", "MipsSubtarget", "&", "STI", "=", "Subtarget", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Size", "=", "STI", ".", "isABI_N64", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "LUi", "=", "STI", ".", "isABI_N64", "(", ")", "?", "Mips", "::", "LUi64", ":", "Mips", "::", "LUi", ";", "unsigned", "ZEROReg", "=", "STI", ".", "isABI_N64", "(", ")", "?", "Mips", "::", "ZERO_64", ":", "Mips", "::", "ZERO", ";", "const", "TargetRegisterClass", "*", "RC", "=", "STI", ".", "isABI_N64", "(", ")", "?", "&", "Mips", "::", "GPR64RegClass", ":", "&", "Mips", "::", "GPR32RegClass", ";", "bool", "LastInstrIsADDiu", "=", "NewImm", ";", "const", "MipsAnalyzeImmediate", "::", "InstSeq", "&", "Seq", "=", "AnalyzeImm", ".", "Analyze", "(", "Imm", ",", "Size", ",", "LastInstrIsADDiu", ")", ";", "MipsAnalyzeImmediate", "::", "InstSeq", "::", "const_iterator", "Inst", "=", "Seq", ".", "begin", "(", ")", ";", "assert", "(", "Seq", ".", "size", "(", ")", "&&", "(", "!", "LastInstrIsADDiu", "||", "(", "Seq", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", ")", ")", ";", "Register", "Reg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "if", "(", "Inst", "->", "Opc", "==", "LUi", ")", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "LUi", ")", ",", "Reg", ")", ".", "addImm", "(", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Inst", "->", "ImmOpnd", ")", ")", ";", "else", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "Inst", "->", "Opc", ")", ",", "Reg", ")", ".", "addReg", "(", "ZEROReg", ")", ".", "addImm", "(", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Inst", "->", "ImmOpnd", ")", ")", ";", "for", "(", "++", "Inst", ";", "Inst", "!=", "Seq", ".", "end", "(", ")", "-", "LastInstrIsADDiu", ";", "++", "Inst", ")", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "Inst", "->", "Opc", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Inst", "->", "ImmOpnd", ")", ")", ";", "if", "(", "LastInstrIsADDiu", ")", "*", "NewImm", "=", "Inst", "->", "ImmOpnd", ";", "return", "Reg", ";", "}" ]

[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]